薄膜トランジスタ及びそれを利用した圧力センサー
【課題】本発明は、薄膜トランジスタ及びそれを利用した圧力センサーに関する。
ものである。
【解決手段】本発明の薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む。前記ソース電極は、前記ドレイン電極と間隔をあけて設置される。前記半導体層は、前記ソース電極及び前記ドレイン電極にそれぞれ電気的に接続される。前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置する。前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置される。前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。
ものである。
【解決手段】本発明の薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む。前記ソース電極は、前記ドレイン電極と間隔をあけて設置される。前記半導体層は、前記ソース電極及び前記ドレイン電極にそれぞれ電気的に接続される。前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置する。前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置される。前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びそれを利用した圧力センサーに関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、パネル表示装置に広く応用される。従来の薄膜トランジスタは、主に、ゲート電極、絶縁層、半導体層、ソース電極及びドレイン電極を含む。前記ソース電極及び前記ドレイン電極は、互いに間隔を開けて設置され、前記半導体層と電気的にそれぞれ接続される。前記ゲート電極は、前記絶縁層を通して、前記半導体層と間隔を開けて設置される。また、前記半導体層の、前記ソース電極とドレイン電極との間に位置する領域には、チャネル領域が形成される。
【０００３】
前記薄膜トランジスタのゲート電極、ソース電極及びドレイン電極は、導電材料からなる。該導電材料は、金属又は合金である。前記ゲート電極に電圧を印加すると、前記絶縁層により該ゲート電極と間隔をあけて設置された前記半導体層におけるチャネル領域に、キャリアを蓄積することができる。該キャリアが所定の程度まで蓄積すると、前記半導体層に、電気的に接続された前記ソース電極及び前記ドレイン電極が、電気的に接続されるので、前記ソース電極から前記ドレイン電極に流れる電流が発生する。
【０００４】
しかしながら、前記薄膜トランジスタの複数のパラメータ（例えば、前記ソース電極とドレイン電極との間に生じた電流、ゲート電極の静電容量等）は、固定値であるため、前記複数のパラメータを調整することはできない。従って、前記薄膜トランジスタの応用範囲が制限される。
【０００５】
モス・エフイーティー圧力マイクロセンサー（ＭＯＳ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ ｐｒｅｓｓｕｒｅ ｍｉｃｒｏｓｅｎｓｏｒ）は、圧力によって、該モス・エフイーティー圧力マイクロセンサーの上述した複数のパラメータを調整することができることは、非特許文献１に記載されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】ＹＡＮ Ｈｕａｎｇ −ｐｉｎｇ ｅｔ ａｌ．，ＭＯＳ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ ｐｒｅｓｓｕｒｅ ｍｉｃｒｏｓｅｎｓｏｒ Ｊｏｕｒｎａｌ ｏｆ Ｔｒａｎｓｄｕｃｅｒ Ｔｅｃｈｎｏｌｏｇｙ．，２０（５）１９， ２００１
【非特許文献２】Ｋａｉｌｉ Ｊｉａｎｇ、Ｑｕｎｑｉｎｇ Ｌｉ、Ｓｈｏｕｓｈａｎ Ｆａｎ、“Ｓｐｉｎｎｉｎｇ ｃｏｎｔｉｎｕｏｕｓ ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ ｙａｒｎｓ”、Ｎａｔｕｒｅ、２００２年、第４１９巻、ｐ．８０１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、モス・エフイーティー圧力マイクロセンサーは、構造及び製造工程が複雑であり、生産性が低く、コストが高い。
【課題を解決するための手段】
【０００８】
従って、前記課題を解決するために、本発明は、構造及び製造工程が簡単で、感度が高い薄膜トランジスタ及びそれを利用した圧力センサーを提供する。
【０００９】
本発明の薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む。前記ソース電極は、前記ドレイン電極と間隔をあけて設置される。前記半導体層は、前記ソース電極及び前記ドレイン電極に、それぞれ電気的に接続される。前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置する。前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置される。前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。
【００１０】
本発明の圧力センサーは、圧力発生ユニットと、薄膜トランジスタと、を含む。前記圧力発生ユニットは、圧力を発生する。前記薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む。前記ソース電極は、前記ドレイン電極と間隔をあけて設置される。前記半導体層は、それぞれ前記ソース電極及び前記ドレイン電極に電気的に接続される。前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置する。前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置される。前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。
【発明の効果】
【００１１】
従来の技術と比べて、本発明の薄膜トランジスタは、以下の優れた点がある。第一に、構造が簡単であり、該薄膜トランジスタにおける絶縁層の厚さは薄い。第二に、本発明の薄膜トランジスタにおいて、高分子材料で作られた絶縁層の誘電率は大きいので、小さい圧力でもゲート電極の静電容量Ｃｏｘは大きく変化し、ソース電極とドレイン電極との間の電流Ｉｄｓも、広範囲に流れることができる。これによって、前記薄膜トランジスタの感度は高くなり、医療機器、レギュレータ、電子機器のキーストローク、流量自動制御、産業用制御装置及び監視装置に利用することができる。第三に、本発明の薄膜トランジスタの製造工程において、窒化ケイ素（Ｓｉ３Ｎ４）が発生しないため、該薄膜トランジスタは、製造工程が簡単で、コストが低い。そのため、大量生産にも適する。第四に、本発明の薄膜トランジスタにおける絶縁層は、優れたフレキシブル性を有するので、該薄膜トランジスタは、フレキシブル電子デバイスにも利用することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係る薄膜トランジスタの構造の断面図である。
【図２】本発明の実施例１に係る薄膜トランジスタで利用されるカーボンナノチューブフィルムの走査型電子顕微鏡写真である。
【図３】本発明の実施例１に係る薄膜トランジスタの作動時における構造を示す図である。
【図４】本発明の実施例１に係る薄膜トランジスタにおけるソース電極とドレイン電極との間に流れる電流と圧力との関係を示すグラフである。
【図５】本発明の実施例１に係る薄膜トランジスタの製造方法のフローチャートである。
【図６】本発明の実施例２に係る薄膜トランジスタの構造の断面図である。
【図７】本発明の実施例３に係る薄膜トランジスタの構造を利用した圧力センサーの構造の断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施例について説明する。
【００１４】
（実施例１）
図１を参照すると、本発明の薄膜トランジスタ１０は、トップゲート型薄膜トランジスタであり、ゲート電極１２０と、絶縁層１３０と、半導体層１４０と、ソース電極１５１と、ドレイン電極１５２と、を含む。前記薄膜トランジスタ１０は、絶縁基板１１０の一つの表面に設置される。また、前記絶縁層１３０は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。
【００１５】
前記半導体層１４０は、前記絶縁基板１１０の一つの表面に設置される。前記ソース電極１５１及びドレイン電極１５２は、間隔をあけて、前記半導体層１４０の、前記絶縁基板１１０に隣接する表面とは反対の表面に設置され、且つ前記半導体層１４０と電気的にそれぞれ接続される。前記半導体層１４０は、前記ソース電極１５１及び前記ドレイン電極１５２の間に位置する一つのチャネル１５６を含む。前記絶縁層１３０は、前記ソース電極１５１、前記ドレイン電極１５２及び前記半導体層１４０を、被覆するように設置されている。前記ゲート電極１２０は、前記絶縁層１３０の前記半導体層１４０に接触する表面とは反対の表面に設置され、且つ前記ソース電極１５１及び前記ドレイン電極１５２の間に設置される。前記ゲート電極１２０は、前記チャネル１５６に対向する、前記絶縁層１３０の、前記半導体層１４０に接触する表面とは反対の表面に設置されることが好ましい。
【００１６】
該絶縁層１３０により、前記ゲート電極１２０を、前記半導体層１４０、前記ソース電極１５１及び前記ドレイン電極１５２と絶縁状態にさせる。また、前記半導体層１４０の、前記ソース電極１５１とドレイン電極１５２との間に位置する領域には、前記チャネル１５６が形成される。
【００１７】
前記ソース電極１５１と前記ドレイン電極１５２は、前記半導体層１４０の、前記絶縁基板１１０に隣接する表面とは反対の表面に間隔をあけて設置され、且つ前記絶縁層１３０と前記半導体層１４０との間に位置する。前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０が、前記半導体層１４０の同じ側に位置する場合、コープレーナー型（Ｃｏｐｌａｎａｒ Ｔｙｐｅ）薄膜トランジスタ１０を形成することができる。或いは、前記ソース電極１５１と前記ドレイン電極１５２が、それぞれ前記絶縁基板１１０及び前記半導体層１４０の間に間隔をあけて設置され、前記ソース電極１５１及び前記ドレイン電極１５２と、前記ゲート電極１２０とが、前記半導体層１４０の異なる側に位置する場合は、スタガード型（Ｓｔａｇｇｅｒｅｄ Ｔｙｐｅ）薄膜トランジスタ１０を形成することができる。前記ソース電極１５１と前記ドレイン電極１５２の位置は制限されず、該ソース電極１５１と該ドレイン電極１５２とが間隔をあけて設置され、前記半導体層１４０と電気的に接続することができる。例えば、前記ソース電極１５１と前記ドレイン電極１５２は前記半導体層１４０と同じ平面に設置することができる。
【００１８】
前記絶縁基板１１０の材料は、例えば、シリコン、石英、セラミック、ガラス及びダイヤモンドなどの硬性材料、又はプラスチック及び樹脂などの柔性材料である。本実施例において、前記絶縁基板１１０の材料は、ガラスであることが好ましい。該絶縁基板１１０は、前記薄膜トランジスタ１０を支持するために用いられる。更に、前記複数の薄膜トランジスタ１０は、前記絶縁基板１１０の一つの表面に設置され、薄膜トランジスタパネル又は薄膜トランジスタ半導体素子に形成されることができる。
【００１９】
前記半導体層１４０は、非晶質シリコン（ａ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）、有機半導体の重合体又は半導体性を有するカーボンナノチューブ構造体からなる。該カーボンナノチューブ構造体は、シート状の自立構造を有するカーボンナノチューブ構造体である。ここで、自立構造とは、支持体を利用せず、前記カーボンナノチューブ構造体を独立的に利用するというものである。
【００２０】
前記カーボンナノチューブ構造体は、複数のカーボンナノチューブのみからなり、且つ、前記複数のカーボンナノチューブが均一に分散されている。前記複数のカーボンナノチューブの大部分は、前記カーボンナノチューブ構造体の表面に平行している。前記カーボンナノチューブ構造体は、配向型のカーボンナノチューブ構造体である。即ち、前記カーボンナノチューブ構造体における前記複数のカーボンナノチューブが同じ方向に沿って配列されている。又は、前記配向型のカーボンナノチューブ構造体が二つ以上の領域に分割される場合、各々の領域における複数のカーボンナノチューブは同じ方向に沿って配列されている。この場合、異なる領域におけるカーボンナノチューブの配列方向は異なる。前記カーボンナノチューブは、単層カーボンナノチューブ、二層カーボンナノチューブ又は多層カーボンナノチューブである。前記カーボンナノチューブが単層カーボンナノチューブである場合、直径は０．５ｎｍ〜５０ｎｍに設定され、前記カーボンナノチューブが二層カーボンナノチューブである場合、直径は１ｎｍ〜５０ｎｍに設定され、前記カーボンナノチューブが多層カーボンナノチューブである場合、直径は１．５ｎｍ〜５０ｎｍに設定される。
【００２１】
例えば、前記カーボンナノチューブ構造体は、少なくとも一枚の、厚さが０．５ｎｍ〜１０μｍであるカーボンナノチューブフィルム、少なくとも一本の、直径が０．５ｎｍ〜１０μｍであるカーボンナノチューブワイヤ、又は前記カーボンナノチューブフィルム及びカーボンナノチューブワイヤの組み合わせにより形成される物である。前記カーボンナノチューブフィルムは、超配列カーボンナノチューブアレイ（非特許文献２を参照）から引き出して得られたドローン構造カーボンナノチューブフィルム（ｄｒａｗｎ ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ ｆｉｌｍ）であることができる。前記カーボンナノチューブ構造体が、積層された複数のカーボンナノチューブフィルムからなる場合、隣接する前記カーボンナノチューブフィルムは、分子間力で結合されている。隣接する前記カーボンナノチューブフィルムにおけるカーボンナノチューブは、それぞれ０°〜９０°の角度で交差している。隣接する前記カーボンナノチューブフィルムにおけるカーボンナノチューブが０°以上の角度で交差する場合、前記カーボンナノチューブ構造体に複数の微孔が形成される。図２を参照すると、前記カーボンナノチューブフィルムにおけるカーボンナノチューブは、前記カーボンナノチューブフィルムの表面に平行している。
【００２２】
前記半導体層１４０の長さは１マイクロメートル〜１００マイクロメートルであり、幅は１マイクロメートル〜１ミリメートルであり、厚さは０．５ナノメートル〜１００マイクロメートルである。前記チャネル１５６の長さは１マイクロメートル〜１００マイクロメートルであり、幅は１マイクロメートル〜１ミリメートルである。本実施例において、前記カーボンナノチューブ構造体（即ち半導体層１４０）の長さは５０マイクロメートルであり、幅は３００マイクロメートルであり、厚さは１マイクロメートルである。前記チャネル１５６の長さは４０マイクロメートルであり、幅は３００マイクロメートルである。
【００２３】
前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０は、導電性フィルムである。前記導電性フィルムの材料は、金属、合金、インジウムスズ酸化物（ＩＴＯ）、アンチモンスズ酸化物（ＡＴＯ）、銀ペースト、導電性ポリマー、金属性カーボンナノチューブ、カーボンナノチューブの金属複合材料の一種または多種である。具体的に、前記金属は、アルミ、銅、タングステン、モリブデン、金、セシウム、またはパラジウムである。前記合金は、アルミニウム、銅、タングステン、モリブデン、金、セシウム、パラジウムのうち選択された少なくとも二つの金属からなる。前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０の厚さは、０．５ｎｍ〜１００μｍである。前記ドレイン電極１５２及び前記ゲート電極１２０の間の距離は、１μｍ〜１００μｍである。本実施例において、前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０は、パラジウム薄膜であり、その厚さは、５ｎｍである。
【００２４】
本実施例において、前記半導体層１４０は、積層された複数のカーボンナノチューブフィルムを含む。前記積層された複数のカーボンナノチューブフィルムにおいて、複数のカーボンナノチューブは、同じ方向に沿って配列している。つまり、前記カーボンナノチューブは、前記ソース電極１５１からドレイン電極１５２の方向に沿って配列される。
【００２５】
前記絶縁層１３０は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。前記絶縁層１３０は、例えば、ポリジメチルシロキサン（ＰＤＭＳ）、ポリウレタン（ＰＵ）、ポリエステル、スチレンブタジエンゴム、フッ素ゴム又はシリコンゴム等の材料からなる。前記絶縁層１３０の厚さは、１ナノメートル〜１００マイクロメートルである。例えば、前記絶縁層１３０の厚さは、１ｎｍ、１０ｎｍ、５０ｎｍ、１００ｎｍ、５００ｎｍ、１ｍｍ、５ｍｍ、１０ｍｍであるが、５０ｎｍ〜１ｍｍであることが好ましい。本実施例において、前記絶縁層１３０は、弾性率が５００ＫＰａのポリジメチルシロキサンからなり、その厚さは５００ｎｍである。勿論、前記半導体層１４０、前記ソース電極１５１、及び前記ドレイン電極１５２と、ゲート電極１２０とを絶縁状態に保持できれば、前記絶縁層１３０は、前記ソース電極１５１、前記ドレイン電極１５２及び半導体層１４０を完全に被覆しないように設置してもよい。例えば、前記ソース電極１５１及び前記ドレイン電極１５２が、前記半導体層１４０の前記絶縁基板１１０と隣接する表面とは反対の表面に設置される場合、前記絶縁層１３０を、前記ソース電極１５１と前記ドレイン電極１５２との間に設置し、前記半導体層１４０だけを被覆してもよい。
【００２６】
前記薄膜トランジスタ１０の前記ゲート電極１２０に圧力を印加すると、前記絶縁層１３０も、その圧力を受けて押される。また、前記絶縁層１３０は優れた靱性を有するので、その厚さは前記圧力によって変化する。これによって、前記ゲート電極１２０の静電容量ＣＯＸ及び、前記ソース電極から前記チャネルを通して前記ドレイン電極に流れる電流Ｉｄｓも変化する。従って、前記絶縁層１３０に印加する圧力を制御することによって、前記薄膜トランジスタ１０に印加する圧力を制御することができる。
【００２７】
図３を参照すると、前記薄膜トランジスタ１０を作動させる際は、前記ゲート電極１２０に電圧Ｖｇを印加し、同時に、前記ソース電極１５１を接地し、前記ドレイン電極１５２にも電圧Ｖｄｓを印加すると、前記電圧Ｖｇにより、前記半導体層の前記チャネル１５６に電場が発生し、また、前記チャネル領域１５６の表面にはキャリアが生じる。次いで、前記電圧Ｖｇが、前記ソース電極１５１と前記ドレイン電極１５２との閾値電圧ＨＴＨまで達すると、前記チャネル１５６は導通し、前記ソース電極１５１と前記ドレイン電極１５２との間に電流が流れる。前記電流は、前記ソース電極１５１から、前記チャネル１５６を通して、前記ドレイン電極１５２まで流れ、前記薄膜トランジスタ１０を作動させる。
【００２８】
本実施例において、前記薄膜トランジスタ１０における前記ソース電極１５１と、前記ドレイン電極１５２との間の電流Ｉｄｓは、次の関係式を満たす。
【００２９】
【数１】
【００３０】
前記μｎは、キャリア移動度であり、前記Ｗは、前記チャネル１５６の幅であり、Ｌは、前記チャネル１５６の長さであり、前記ソース電極１５１と前記ドレイン電極１５２との間に生じた前記電流Ｉｄｓは、前記ゲート電極１２０の静電容量ＣＯＸと正比例の関係にある。
【００３１】
前記ゲート電極１２０の静電容量ＣＯＸは、次の関係式を満たす。
【００３２】
【数２】
【００３３】
前記εは、前記絶縁層１３０の誘電率であり、前記Ｓは、前記チャネル１５６の面積であり、前記Ｄは、前記絶縁層１３０の厚さである。
【００３４】
前記ゲート電極１２０に対して、垂直に、均一な圧力を印加すると、前記絶縁層１３０も、垂直に、均一な圧力を受ける。前記圧力は、プレス機械又は他の方法によって、印加することができる。前記絶縁層１３０は、高分子材料層である。前記圧力の作用によって、前記絶縁層１３０の、前記圧力方向に対して垂直する方向の寸法は増加するが、前記チャネル１５６に対応する前記絶縁層１３０の有効面積は変化しない。また、この場合、前記絶縁層１３０の厚さは小さくなるので、前記ゲート電極１２０の静電容量ＣＯＸは、大きくなり、前記電流Ｉｄｓは、前記ゲート電極１２０の静電容量ＣＯＸと正比例の関係にあるので、該電流Ｉｄｓも大きくなる。
【００３５】
前記圧力が大きいほど、前記電流Ｉｄｓは大きくなる。逆に、前記圧力が小さいほど、前記電流Ｉｄｓは小さくなる。上述のように、前記電流Ｉｄｓは、前記ゲート電極１２０の静電容量ＣＯＸと正比例の関係にあるので、前記ゲート電極１２０の静電容量ＣＯＸを前記圧力の変化によって変化させると、前記電流Ｉｄｓも変化させることができる。つまり、前記圧力を調整することによって前記電流Ｉｄｓを調整することができる（図４を参照）。即ち、前記圧力によって、前記薄膜トランジスタ１０のパラメータを調整することができる。これによって、前記薄膜トランジスタ１０は、様々な電子デバイスに広く用いることができる。
【００３６】
本実施例において、前記絶縁層１３０に１００ＫＰａの圧力を垂直に印加すると、前記絶縁層１３０の厚さは８０％まで減少し、前記ゲート電極１２０の静電容量ＣＯＸは、その元の静電容量の１．２５倍になる。従って、前記電流Ｉｄｓも、その元の電流の１．２５倍になる。
【００３７】
前記絶縁層１３０は、弾性を有するポリマー層である。圧力によって、前記ゲート電極１２０の静電容量ＣＯＸを調整することができる。従って、前記ポリマー層の弾性率が大きい場合、小さな圧力でも前記ゲート電極１２０の静電容量ＣＯＸを大きくすることができ、前記電流Ｉｄｓも広範囲で変化させることができる。結果として、前記薄膜トランジスタ１０の精確度は高くなる。
【００３８】
図５を参照すると、前記薄膜トランジスタ１０の製造方法は、前記絶縁基板１１０を提供するステップＳ１０と、前記半導体層１４０を前記絶縁基板１１０の一つの表面に設置させるステップＳ２０と、前記ソース電極１５１及び前記ソース電極１５２を、相互に間隔をあけて、前記半導体層１４０の、前記絶縁基板１１０に隣接する表面とは反対の表面に形成して、前記半導体層１４０にそれぞれ電気的に接続させるステップＳ３０と、前記絶縁層１３０を前記半導体層１４０の、前記絶縁基板１１０に隣接する表面とは反対の表面に設置させるステップＳ４０と、前記ゲート電極１２０を前記絶縁層１３０の、前記半導体層１４０に隣接する表面とは反対の表面に設置させるステップＳ５０と、を含む。
【００３９】
前記ステップＳ４０において、前記絶縁層１３０は、接着剤で直接前記半導体層１４０の表面に設置される。
【００４０】
本実施例において、前記絶縁層１３０は、前記半導体層１４０の表面に溶融状態又は液体状態の高分子材料を被覆して形成したものである。
【００４１】
（実施例２）
図６を参照すると、実施例１の薄膜トランジスタ１０と比べて、本実施例の薄膜トランジスタ２０のゲート電極２２０は、絶縁基板２１０と絶縁層２３０との間に設置される。具体的には、前記薄膜トランジスタ２０は、絶縁基板２１０と、ゲート電極２２０と、絶縁層２３０と、半導体層２４０と、ソース電極２５１と、ドレイン電極２５２と、を含む。前記ゲート電極２２０は、前記絶縁基板２１０の一つの表面に設置される。前記絶縁層２３０は、前記ゲート電極２２０の、前記絶縁基板２１０の一つの表面に隣接する表面とは反対の表面に設置される。前記半導体層２４０は、前記絶縁層２３０の、前記ゲート電極２２０に隣接する表面とは反対の表面に設置される。前記ソース電極２５１及び前記ドレイン電極２５２は、前記半導体層２４０の、前記絶縁層２３０に隣接する表面とは反対の表面に設置される。前記ソース電極２５１及び前記ドレイン電極２５２は、前記半導体層２４０にそれぞれ電気的に接続される。
【００４２】
前記薄膜トランジスタ２０を作動させる際、前記半導体層２４０に圧力を印加させると、前記絶縁層２３０も、その圧力を受けて押される。
【００４３】
本実施例において、前記薄膜トランジスタ２０における前記ゲート電極２２０、前記ソース電極２５１、前記ドレイン電極２５２及び前記絶縁層２３０の材料は、実施例１における前記薄膜トランジスタ１０の前記ゲート電極１２０、前記ソース電極１５１、前記ドレイン電極１５２及び前記絶縁層１３０の材料と同じである。前記薄膜トランジスタ２０のチャネル２５６及び前記半導体層２４０の形状及び面積は、実施例１の前記チャネル１５６及び前記半導体層１４０の形状及び面積と同じである。
【００４４】
（実施例３）
図７を参照すると、本実施例の圧力センサー１００は、圧力生成ユニット１７０（ｐｒｅｓｓ ｐｒｏｄｕｃｉｎｇ ｕｎｉｔ）と、実施例１における前記薄膜トランジスタ１０と、を含む。前記圧力生成ユニット１７０は、前記薄膜トランジスタ１０に対して、垂直な圧力を印加する。特に、前記薄膜トランジスタ１０の絶縁層１３０に対して、垂直な圧力を印加する。
【００４５】
固体、気体又は液体の手段によって、前記圧力生成ユニット１７０は、圧力を生成することができる。固体によって生成される圧力は、指や重い物体で押すことによって得られる圧力であり、気体によって生成される圧力は、気体の圧力の変化によって発生する圧力であり、液体によって生成される圧力は、溶融状態の金属又は流体の流れによって起こる圧力である。前記圧力センサー１００は、給水機又はガス圧力の自動制御システムであることができる。
【００４６】
本実施例において、前記圧力生成ユニット１７０は、流体１７２と、通路１７４と、を含む。前記流体１７２は、前記通路１７４の内壁に接触し、該通路１７４を通じて流れる。前記薄膜トランジスタ１０は、前記圧力生成ユニット１７０の外壁に設置される。図７に示すように、前記通路１７４における前記流体１７２は方向Ｉに沿って流れ、且つ方向ＩＩに沿って、前記薄膜トランジスタ１０に圧力Ｐを印加する。前記通路１７４は、ポリマー又は金属材料からなる。例えば、前記ポリマーは、ポリエチレンまたはポリプロピレンであり、前記金属材料は、鋼である。前記ゲート電極１２０の静電容量ＣＯＸと、前記ソース電極１５１から前記チャネルを介して前記ドレイン電極１５２に流れる電流Ｉｄｓの変化は、前記流体１７２からの圧力に関係しており、前記流体１７２で生成した圧力Ｐは、前記ゲート電極１２０の静電容量ＣＯＸ及び前記電流Ｉｄｓによって計算することができる。前記圧力Ｐと前記流体１７２の流速ｖとは次の関係式を満たす。
【００４７】
【数３】
【００４８】
前記ρは前記流体１７２の密度で、前記ｇは重力加速度で、ｈは前記流体が前記方向ＩＩに沿って圧力をかけた時の高さで、前記Ｃｏｎｓｔは定数である。従って、前記圧力Ｐによって、前記流体１７２の流速を計算することができる。
【００４９】
前記薄膜トランジスタ１０と前記圧力生成ユニット１７０とは絶縁された状態で設置される。更に、前記圧力センサー１００は、封止層１６０を含み、前記圧力生成ユニット１７０、前記封止層１６０及び前記薄膜トランジスタ１０は積層している。これにより、前記封止層１６０は、前記通路１７４の外壁及び前記ゲート電極１２０の間に設置される。前記封止層１６０は、樹脂又はプラスチック等のフレキシブル電気絶縁材料からなる。本実施例において、前記封止層１６０は、プラスチックからなり、その厚さは２００ｎｍである。
【００５０】
本実施例において、前記薄膜トランジスタ１０は、前記封止層１６０によって、完全に被覆される。更に、前記薄膜トランジスタ１０は、前記通路１７４の内壁に設置されることもできる。この場合、前記薄膜トランジスタ１０の前記絶縁基板１１０は、前記通路１７４の内壁に隣接して設置され、前記封止層１６０によって、前記薄膜トランジスタ１０と前記流体１７２とは電気的に絶縁された状態で設置される。
【００５１】
更に、前記薄膜トランジスタ１０は、センサデータユニット（ｓｅｎｓｉｎｇ ｄａｔａ ｕｎｉｔ）を含む。前記センサデータユニットは、前記薄膜トランジスタ１０に印加する圧力によって、生成した電流の変化から変換された信号を表示することができる。
【００５２】
実施例２の前記薄膜トランジスタ２０は、前記薄膜トランジスタ１０に代わって、前記圧力センサー１００に利用することができる。
【符号の説明】
【００５３】
１０、２０ 薄膜トランジスタ
１００ 圧力センサー
１１０、２１０ 絶縁基板
１３０、２３０ 絶縁層
１４０、２４０ 半導体層
１５１、２５１ ソース電極
１５２、２５２ ドレイン電極
１２０、２２０ ゲート電極
１５６、２５６ チャネル
１６０ 封止層
１７０ 圧力生成ユニット
１７２ 流体
１７４ 通路
Ｉ 流体が流れる方向
ＩＩ 圧力が印加される方向
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びそれを利用した圧力センサーに関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、パネル表示装置に広く応用される。従来の薄膜トランジスタは、主に、ゲート電極、絶縁層、半導体層、ソース電極及びドレイン電極を含む。前記ソース電極及び前記ドレイン電極は、互いに間隔を開けて設置され、前記半導体層と電気的にそれぞれ接続される。前記ゲート電極は、前記絶縁層を通して、前記半導体層と間隔を開けて設置される。また、前記半導体層の、前記ソース電極とドレイン電極との間に位置する領域には、チャネル領域が形成される。
【０００３】
前記薄膜トランジスタのゲート電極、ソース電極及びドレイン電極は、導電材料からなる。該導電材料は、金属又は合金である。前記ゲート電極に電圧を印加すると、前記絶縁層により該ゲート電極と間隔をあけて設置された前記半導体層におけるチャネル領域に、キャリアを蓄積することができる。該キャリアが所定の程度まで蓄積すると、前記半導体層に、電気的に接続された前記ソース電極及び前記ドレイン電極が、電気的に接続されるので、前記ソース電極から前記ドレイン電極に流れる電流が発生する。
【０００４】
しかしながら、前記薄膜トランジスタの複数のパラメータ（例えば、前記ソース電極とドレイン電極との間に生じた電流、ゲート電極の静電容量等）は、固定値であるため、前記複数のパラメータを調整することはできない。従って、前記薄膜トランジスタの応用範囲が制限される。
【０００５】
モス・エフイーティー圧力マイクロセンサー（ＭＯＳ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ ｐｒｅｓｓｕｒｅ ｍｉｃｒｏｓｅｎｓｏｒ）は、圧力によって、該モス・エフイーティー圧力マイクロセンサーの上述した複数のパラメータを調整することができることは、非特許文献１に記載されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】ＹＡＮ Ｈｕａｎｇ −ｐｉｎｇ ｅｔ ａｌ．，ＭＯＳ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ ｐｒｅｓｓｕｒｅ ｍｉｃｒｏｓｅｎｓｏｒ Ｊｏｕｒｎａｌ ｏｆ Ｔｒａｎｓｄｕｃｅｒ Ｔｅｃｈｎｏｌｏｇｙ．，２０（５）１９， ２００１
【非特許文献２】Ｋａｉｌｉ Ｊｉａｎｇ、Ｑｕｎｑｉｎｇ Ｌｉ、Ｓｈｏｕｓｈａｎ Ｆａｎ、“Ｓｐｉｎｎｉｎｇ ｃｏｎｔｉｎｕｏｕｓ ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ ｙａｒｎｓ”、Ｎａｔｕｒｅ、２００２年、第４１９巻、ｐ．８０１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、モス・エフイーティー圧力マイクロセンサーは、構造及び製造工程が複雑であり、生産性が低く、コストが高い。
【課題を解決するための手段】
【０００８】
従って、前記課題を解決するために、本発明は、構造及び製造工程が簡単で、感度が高い薄膜トランジスタ及びそれを利用した圧力センサーを提供する。
【０００９】
本発明の薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む。前記ソース電極は、前記ドレイン電極と間隔をあけて設置される。前記半導体層は、前記ソース電極及び前記ドレイン電極に、それぞれ電気的に接続される。前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置する。前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置される。前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。
【００１０】
本発明の圧力センサーは、圧力発生ユニットと、薄膜トランジスタと、を含む。前記圧力発生ユニットは、圧力を発生する。前記薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む。前記ソース電極は、前記ドレイン電極と間隔をあけて設置される。前記半導体層は、それぞれ前記ソース電極及び前記ドレイン電極に電気的に接続される。前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置する。前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置される。前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。
【発明の効果】
【００１１】
従来の技術と比べて、本発明の薄膜トランジスタは、以下の優れた点がある。第一に、構造が簡単であり、該薄膜トランジスタにおける絶縁層の厚さは薄い。第二に、本発明の薄膜トランジスタにおいて、高分子材料で作られた絶縁層の誘電率は大きいので、小さい圧力でもゲート電極の静電容量Ｃｏｘは大きく変化し、ソース電極とドレイン電極との間の電流Ｉｄｓも、広範囲に流れることができる。これによって、前記薄膜トランジスタの感度は高くなり、医療機器、レギュレータ、電子機器のキーストローク、流量自動制御、産業用制御装置及び監視装置に利用することができる。第三に、本発明の薄膜トランジスタの製造工程において、窒化ケイ素（Ｓｉ３Ｎ４）が発生しないため、該薄膜トランジスタは、製造工程が簡単で、コストが低い。そのため、大量生産にも適する。第四に、本発明の薄膜トランジスタにおける絶縁層は、優れたフレキシブル性を有するので、該薄膜トランジスタは、フレキシブル電子デバイスにも利用することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係る薄膜トランジスタの構造の断面図である。
【図２】本発明の実施例１に係る薄膜トランジスタで利用されるカーボンナノチューブフィルムの走査型電子顕微鏡写真である。
【図３】本発明の実施例１に係る薄膜トランジスタの作動時における構造を示す図である。
【図４】本発明の実施例１に係る薄膜トランジスタにおけるソース電極とドレイン電極との間に流れる電流と圧力との関係を示すグラフである。
【図５】本発明の実施例１に係る薄膜トランジスタの製造方法のフローチャートである。
【図６】本発明の実施例２に係る薄膜トランジスタの構造の断面図である。
【図７】本発明の実施例３に係る薄膜トランジスタの構造を利用した圧力センサーの構造の断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施例について説明する。
【００１４】
（実施例１）
図１を参照すると、本発明の薄膜トランジスタ１０は、トップゲート型薄膜トランジスタであり、ゲート電極１２０と、絶縁層１３０と、半導体層１４０と、ソース電極１５１と、ドレイン電極１５２と、を含む。前記薄膜トランジスタ１０は、絶縁基板１１０の一つの表面に設置される。また、前記絶縁層１３０は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。
【００１５】
前記半導体層１４０は、前記絶縁基板１１０の一つの表面に設置される。前記ソース電極１５１及びドレイン電極１５２は、間隔をあけて、前記半導体層１４０の、前記絶縁基板１１０に隣接する表面とは反対の表面に設置され、且つ前記半導体層１４０と電気的にそれぞれ接続される。前記半導体層１４０は、前記ソース電極１５１及び前記ドレイン電極１５２の間に位置する一つのチャネル１５６を含む。前記絶縁層１３０は、前記ソース電極１５１、前記ドレイン電極１５２及び前記半導体層１４０を、被覆するように設置されている。前記ゲート電極１２０は、前記絶縁層１３０の前記半導体層１４０に接触する表面とは反対の表面に設置され、且つ前記ソース電極１５１及び前記ドレイン電極１５２の間に設置される。前記ゲート電極１２０は、前記チャネル１５６に対向する、前記絶縁層１３０の、前記半導体層１４０に接触する表面とは反対の表面に設置されることが好ましい。
【００１６】
該絶縁層１３０により、前記ゲート電極１２０を、前記半導体層１４０、前記ソース電極１５１及び前記ドレイン電極１５２と絶縁状態にさせる。また、前記半導体層１４０の、前記ソース電極１５１とドレイン電極１５２との間に位置する領域には、前記チャネル１５６が形成される。
【００１７】
前記ソース電極１５１と前記ドレイン電極１５２は、前記半導体層１４０の、前記絶縁基板１１０に隣接する表面とは反対の表面に間隔をあけて設置され、且つ前記絶縁層１３０と前記半導体層１４０との間に位置する。前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０が、前記半導体層１４０の同じ側に位置する場合、コープレーナー型（Ｃｏｐｌａｎａｒ Ｔｙｐｅ）薄膜トランジスタ１０を形成することができる。或いは、前記ソース電極１５１と前記ドレイン電極１５２が、それぞれ前記絶縁基板１１０及び前記半導体層１４０の間に間隔をあけて設置され、前記ソース電極１５１及び前記ドレイン電極１５２と、前記ゲート電極１２０とが、前記半導体層１４０の異なる側に位置する場合は、スタガード型（Ｓｔａｇｇｅｒｅｄ Ｔｙｐｅ）薄膜トランジスタ１０を形成することができる。前記ソース電極１５１と前記ドレイン電極１５２の位置は制限されず、該ソース電極１５１と該ドレイン電極１５２とが間隔をあけて設置され、前記半導体層１４０と電気的に接続することができる。例えば、前記ソース電極１５１と前記ドレイン電極１５２は前記半導体層１４０と同じ平面に設置することができる。
【００１８】
前記絶縁基板１１０の材料は、例えば、シリコン、石英、セラミック、ガラス及びダイヤモンドなどの硬性材料、又はプラスチック及び樹脂などの柔性材料である。本実施例において、前記絶縁基板１１０の材料は、ガラスであることが好ましい。該絶縁基板１１０は、前記薄膜トランジスタ１０を支持するために用いられる。更に、前記複数の薄膜トランジスタ１０は、前記絶縁基板１１０の一つの表面に設置され、薄膜トランジスタパネル又は薄膜トランジスタ半導体素子に形成されることができる。
【００１９】
前記半導体層１４０は、非晶質シリコン（ａ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）、有機半導体の重合体又は半導体性を有するカーボンナノチューブ構造体からなる。該カーボンナノチューブ構造体は、シート状の自立構造を有するカーボンナノチューブ構造体である。ここで、自立構造とは、支持体を利用せず、前記カーボンナノチューブ構造体を独立的に利用するというものである。
【００２０】
前記カーボンナノチューブ構造体は、複数のカーボンナノチューブのみからなり、且つ、前記複数のカーボンナノチューブが均一に分散されている。前記複数のカーボンナノチューブの大部分は、前記カーボンナノチューブ構造体の表面に平行している。前記カーボンナノチューブ構造体は、配向型のカーボンナノチューブ構造体である。即ち、前記カーボンナノチューブ構造体における前記複数のカーボンナノチューブが同じ方向に沿って配列されている。又は、前記配向型のカーボンナノチューブ構造体が二つ以上の領域に分割される場合、各々の領域における複数のカーボンナノチューブは同じ方向に沿って配列されている。この場合、異なる領域におけるカーボンナノチューブの配列方向は異なる。前記カーボンナノチューブは、単層カーボンナノチューブ、二層カーボンナノチューブ又は多層カーボンナノチューブである。前記カーボンナノチューブが単層カーボンナノチューブである場合、直径は０．５ｎｍ〜５０ｎｍに設定され、前記カーボンナノチューブが二層カーボンナノチューブである場合、直径は１ｎｍ〜５０ｎｍに設定され、前記カーボンナノチューブが多層カーボンナノチューブである場合、直径は１．５ｎｍ〜５０ｎｍに設定される。
【００２１】
例えば、前記カーボンナノチューブ構造体は、少なくとも一枚の、厚さが０．５ｎｍ〜１０μｍであるカーボンナノチューブフィルム、少なくとも一本の、直径が０．５ｎｍ〜１０μｍであるカーボンナノチューブワイヤ、又は前記カーボンナノチューブフィルム及びカーボンナノチューブワイヤの組み合わせにより形成される物である。前記カーボンナノチューブフィルムは、超配列カーボンナノチューブアレイ（非特許文献２を参照）から引き出して得られたドローン構造カーボンナノチューブフィルム（ｄｒａｗｎ ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ ｆｉｌｍ）であることができる。前記カーボンナノチューブ構造体が、積層された複数のカーボンナノチューブフィルムからなる場合、隣接する前記カーボンナノチューブフィルムは、分子間力で結合されている。隣接する前記カーボンナノチューブフィルムにおけるカーボンナノチューブは、それぞれ０°〜９０°の角度で交差している。隣接する前記カーボンナノチューブフィルムにおけるカーボンナノチューブが０°以上の角度で交差する場合、前記カーボンナノチューブ構造体に複数の微孔が形成される。図２を参照すると、前記カーボンナノチューブフィルムにおけるカーボンナノチューブは、前記カーボンナノチューブフィルムの表面に平行している。
【００２２】
前記半導体層１４０の長さは１マイクロメートル〜１００マイクロメートルであり、幅は１マイクロメートル〜１ミリメートルであり、厚さは０．５ナノメートル〜１００マイクロメートルである。前記チャネル１５６の長さは１マイクロメートル〜１００マイクロメートルであり、幅は１マイクロメートル〜１ミリメートルである。本実施例において、前記カーボンナノチューブ構造体（即ち半導体層１４０）の長さは５０マイクロメートルであり、幅は３００マイクロメートルであり、厚さは１マイクロメートルである。前記チャネル１５６の長さは４０マイクロメートルであり、幅は３００マイクロメートルである。
【００２３】
前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０は、導電性フィルムである。前記導電性フィルムの材料は、金属、合金、インジウムスズ酸化物（ＩＴＯ）、アンチモンスズ酸化物（ＡＴＯ）、銀ペースト、導電性ポリマー、金属性カーボンナノチューブ、カーボンナノチューブの金属複合材料の一種または多種である。具体的に、前記金属は、アルミ、銅、タングステン、モリブデン、金、セシウム、またはパラジウムである。前記合金は、アルミニウム、銅、タングステン、モリブデン、金、セシウム、パラジウムのうち選択された少なくとも二つの金属からなる。前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０の厚さは、０．５ｎｍ〜１００μｍである。前記ドレイン電極１５２及び前記ゲート電極１２０の間の距離は、１μｍ〜１００μｍである。本実施例において、前記ソース電極１５１、前記ドレイン電極１５２及び前記ゲート電極１２０は、パラジウム薄膜であり、その厚さは、５ｎｍである。
【００２４】
本実施例において、前記半導体層１４０は、積層された複数のカーボンナノチューブフィルムを含む。前記積層された複数のカーボンナノチューブフィルムにおいて、複数のカーボンナノチューブは、同じ方向に沿って配列している。つまり、前記カーボンナノチューブは、前記ソース電極１５１からドレイン電極１５２の方向に沿って配列される。
【００２５】
前記絶縁層１３０は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなる。前記絶縁層１３０は、例えば、ポリジメチルシロキサン（ＰＤＭＳ）、ポリウレタン（ＰＵ）、ポリエステル、スチレンブタジエンゴム、フッ素ゴム又はシリコンゴム等の材料からなる。前記絶縁層１３０の厚さは、１ナノメートル〜１００マイクロメートルである。例えば、前記絶縁層１３０の厚さは、１ｎｍ、１０ｎｍ、５０ｎｍ、１００ｎｍ、５００ｎｍ、１ｍｍ、５ｍｍ、１０ｍｍであるが、５０ｎｍ〜１ｍｍであることが好ましい。本実施例において、前記絶縁層１３０は、弾性率が５００ＫＰａのポリジメチルシロキサンからなり、その厚さは５００ｎｍである。勿論、前記半導体層１４０、前記ソース電極１５１、及び前記ドレイン電極１５２と、ゲート電極１２０とを絶縁状態に保持できれば、前記絶縁層１３０は、前記ソース電極１５１、前記ドレイン電極１５２及び半導体層１４０を完全に被覆しないように設置してもよい。例えば、前記ソース電極１５１及び前記ドレイン電極１５２が、前記半導体層１４０の前記絶縁基板１１０と隣接する表面とは反対の表面に設置される場合、前記絶縁層１３０を、前記ソース電極１５１と前記ドレイン電極１５２との間に設置し、前記半導体層１４０だけを被覆してもよい。
【００２６】
前記薄膜トランジスタ１０の前記ゲート電極１２０に圧力を印加すると、前記絶縁層１３０も、その圧力を受けて押される。また、前記絶縁層１３０は優れた靱性を有するので、その厚さは前記圧力によって変化する。これによって、前記ゲート電極１２０の静電容量ＣＯＸ及び、前記ソース電極から前記チャネルを通して前記ドレイン電極に流れる電流Ｉｄｓも変化する。従って、前記絶縁層１３０に印加する圧力を制御することによって、前記薄膜トランジスタ１０に印加する圧力を制御することができる。
【００２７】
図３を参照すると、前記薄膜トランジスタ１０を作動させる際は、前記ゲート電極１２０に電圧Ｖｇを印加し、同時に、前記ソース電極１５１を接地し、前記ドレイン電極１５２にも電圧Ｖｄｓを印加すると、前記電圧Ｖｇにより、前記半導体層の前記チャネル１５６に電場が発生し、また、前記チャネル領域１５６の表面にはキャリアが生じる。次いで、前記電圧Ｖｇが、前記ソース電極１５１と前記ドレイン電極１５２との閾値電圧ＨＴＨまで達すると、前記チャネル１５６は導通し、前記ソース電極１５１と前記ドレイン電極１５２との間に電流が流れる。前記電流は、前記ソース電極１５１から、前記チャネル１５６を通して、前記ドレイン電極１５２まで流れ、前記薄膜トランジスタ１０を作動させる。
【００２８】
本実施例において、前記薄膜トランジスタ１０における前記ソース電極１５１と、前記ドレイン電極１５２との間の電流Ｉｄｓは、次の関係式を満たす。
【００２９】
【数１】
【００３０】
前記μｎは、キャリア移動度であり、前記Ｗは、前記チャネル１５６の幅であり、Ｌは、前記チャネル１５６の長さであり、前記ソース電極１５１と前記ドレイン電極１５２との間に生じた前記電流Ｉｄｓは、前記ゲート電極１２０の静電容量ＣＯＸと正比例の関係にある。
【００３１】
前記ゲート電極１２０の静電容量ＣＯＸは、次の関係式を満たす。
【００３２】
【数２】
【００３３】
前記εは、前記絶縁層１３０の誘電率であり、前記Ｓは、前記チャネル１５６の面積であり、前記Ｄは、前記絶縁層１３０の厚さである。
【００３４】
前記ゲート電極１２０に対して、垂直に、均一な圧力を印加すると、前記絶縁層１３０も、垂直に、均一な圧力を受ける。前記圧力は、プレス機械又は他の方法によって、印加することができる。前記絶縁層１３０は、高分子材料層である。前記圧力の作用によって、前記絶縁層１３０の、前記圧力方向に対して垂直する方向の寸法は増加するが、前記チャネル１５６に対応する前記絶縁層１３０の有効面積は変化しない。また、この場合、前記絶縁層１３０の厚さは小さくなるので、前記ゲート電極１２０の静電容量ＣＯＸは、大きくなり、前記電流Ｉｄｓは、前記ゲート電極１２０の静電容量ＣＯＸと正比例の関係にあるので、該電流Ｉｄｓも大きくなる。
【００３５】
前記圧力が大きいほど、前記電流Ｉｄｓは大きくなる。逆に、前記圧力が小さいほど、前記電流Ｉｄｓは小さくなる。上述のように、前記電流Ｉｄｓは、前記ゲート電極１２０の静電容量ＣＯＸと正比例の関係にあるので、前記ゲート電極１２０の静電容量ＣＯＸを前記圧力の変化によって変化させると、前記電流Ｉｄｓも変化させることができる。つまり、前記圧力を調整することによって前記電流Ｉｄｓを調整することができる（図４を参照）。即ち、前記圧力によって、前記薄膜トランジスタ１０のパラメータを調整することができる。これによって、前記薄膜トランジスタ１０は、様々な電子デバイスに広く用いることができる。
【００３６】
本実施例において、前記絶縁層１３０に１００ＫＰａの圧力を垂直に印加すると、前記絶縁層１３０の厚さは８０％まで減少し、前記ゲート電極１２０の静電容量ＣＯＸは、その元の静電容量の１．２５倍になる。従って、前記電流Ｉｄｓも、その元の電流の１．２５倍になる。
【００３７】
前記絶縁層１３０は、弾性を有するポリマー層である。圧力によって、前記ゲート電極１２０の静電容量ＣＯＸを調整することができる。従って、前記ポリマー層の弾性率が大きい場合、小さな圧力でも前記ゲート電極１２０の静電容量ＣＯＸを大きくすることができ、前記電流Ｉｄｓも広範囲で変化させることができる。結果として、前記薄膜トランジスタ１０の精確度は高くなる。
【００３８】
図５を参照すると、前記薄膜トランジスタ１０の製造方法は、前記絶縁基板１１０を提供するステップＳ１０と、前記半導体層１４０を前記絶縁基板１１０の一つの表面に設置させるステップＳ２０と、前記ソース電極１５１及び前記ソース電極１５２を、相互に間隔をあけて、前記半導体層１４０の、前記絶縁基板１１０に隣接する表面とは反対の表面に形成して、前記半導体層１４０にそれぞれ電気的に接続させるステップＳ３０と、前記絶縁層１３０を前記半導体層１４０の、前記絶縁基板１１０に隣接する表面とは反対の表面に設置させるステップＳ４０と、前記ゲート電極１２０を前記絶縁層１３０の、前記半導体層１４０に隣接する表面とは反対の表面に設置させるステップＳ５０と、を含む。
【００３９】
前記ステップＳ４０において、前記絶縁層１３０は、接着剤で直接前記半導体層１４０の表面に設置される。
【００４０】
本実施例において、前記絶縁層１３０は、前記半導体層１４０の表面に溶融状態又は液体状態の高分子材料を被覆して形成したものである。
【００４１】
（実施例２）
図６を参照すると、実施例１の薄膜トランジスタ１０と比べて、本実施例の薄膜トランジスタ２０のゲート電極２２０は、絶縁基板２１０と絶縁層２３０との間に設置される。具体的には、前記薄膜トランジスタ２０は、絶縁基板２１０と、ゲート電極２２０と、絶縁層２３０と、半導体層２４０と、ソース電極２５１と、ドレイン電極２５２と、を含む。前記ゲート電極２２０は、前記絶縁基板２１０の一つの表面に設置される。前記絶縁層２３０は、前記ゲート電極２２０の、前記絶縁基板２１０の一つの表面に隣接する表面とは反対の表面に設置される。前記半導体層２４０は、前記絶縁層２３０の、前記ゲート電極２２０に隣接する表面とは反対の表面に設置される。前記ソース電極２５１及び前記ドレイン電極２５２は、前記半導体層２４０の、前記絶縁層２３０に隣接する表面とは反対の表面に設置される。前記ソース電極２５１及び前記ドレイン電極２５２は、前記半導体層２４０にそれぞれ電気的に接続される。
【００４２】
前記薄膜トランジスタ２０を作動させる際、前記半導体層２４０に圧力を印加させると、前記絶縁層２３０も、その圧力を受けて押される。
【００４３】
本実施例において、前記薄膜トランジスタ２０における前記ゲート電極２２０、前記ソース電極２５１、前記ドレイン電極２５２及び前記絶縁層２３０の材料は、実施例１における前記薄膜トランジスタ１０の前記ゲート電極１２０、前記ソース電極１５１、前記ドレイン電極１５２及び前記絶縁層１３０の材料と同じである。前記薄膜トランジスタ２０のチャネル２５６及び前記半導体層２４０の形状及び面積は、実施例１の前記チャネル１５６及び前記半導体層１４０の形状及び面積と同じである。
【００４４】
（実施例３）
図７を参照すると、本実施例の圧力センサー１００は、圧力生成ユニット１７０（ｐｒｅｓｓ ｐｒｏｄｕｃｉｎｇ ｕｎｉｔ）と、実施例１における前記薄膜トランジスタ１０と、を含む。前記圧力生成ユニット１７０は、前記薄膜トランジスタ１０に対して、垂直な圧力を印加する。特に、前記薄膜トランジスタ１０の絶縁層１３０に対して、垂直な圧力を印加する。
【００４５】
固体、気体又は液体の手段によって、前記圧力生成ユニット１７０は、圧力を生成することができる。固体によって生成される圧力は、指や重い物体で押すことによって得られる圧力であり、気体によって生成される圧力は、気体の圧力の変化によって発生する圧力であり、液体によって生成される圧力は、溶融状態の金属又は流体の流れによって起こる圧力である。前記圧力センサー１００は、給水機又はガス圧力の自動制御システムであることができる。
【００４６】
本実施例において、前記圧力生成ユニット１７０は、流体１７２と、通路１７４と、を含む。前記流体１７２は、前記通路１７４の内壁に接触し、該通路１７４を通じて流れる。前記薄膜トランジスタ１０は、前記圧力生成ユニット１７０の外壁に設置される。図７に示すように、前記通路１７４における前記流体１７２は方向Ｉに沿って流れ、且つ方向ＩＩに沿って、前記薄膜トランジスタ１０に圧力Ｐを印加する。前記通路１７４は、ポリマー又は金属材料からなる。例えば、前記ポリマーは、ポリエチレンまたはポリプロピレンであり、前記金属材料は、鋼である。前記ゲート電極１２０の静電容量ＣＯＸと、前記ソース電極１５１から前記チャネルを介して前記ドレイン電極１５２に流れる電流Ｉｄｓの変化は、前記流体１７２からの圧力に関係しており、前記流体１７２で生成した圧力Ｐは、前記ゲート電極１２０の静電容量ＣＯＸ及び前記電流Ｉｄｓによって計算することができる。前記圧力Ｐと前記流体１７２の流速ｖとは次の関係式を満たす。
【００４７】
【数３】
【００４８】
前記ρは前記流体１７２の密度で、前記ｇは重力加速度で、ｈは前記流体が前記方向ＩＩに沿って圧力をかけた時の高さで、前記Ｃｏｎｓｔは定数である。従って、前記圧力Ｐによって、前記流体１７２の流速を計算することができる。
【００４９】
前記薄膜トランジスタ１０と前記圧力生成ユニット１７０とは絶縁された状態で設置される。更に、前記圧力センサー１００は、封止層１６０を含み、前記圧力生成ユニット１７０、前記封止層１６０及び前記薄膜トランジスタ１０は積層している。これにより、前記封止層１６０は、前記通路１７４の外壁及び前記ゲート電極１２０の間に設置される。前記封止層１６０は、樹脂又はプラスチック等のフレキシブル電気絶縁材料からなる。本実施例において、前記封止層１６０は、プラスチックからなり、その厚さは２００ｎｍである。
【００５０】
本実施例において、前記薄膜トランジスタ１０は、前記封止層１６０によって、完全に被覆される。更に、前記薄膜トランジスタ１０は、前記通路１７４の内壁に設置されることもできる。この場合、前記薄膜トランジスタ１０の前記絶縁基板１１０は、前記通路１７４の内壁に隣接して設置され、前記封止層１６０によって、前記薄膜トランジスタ１０と前記流体１７２とは電気的に絶縁された状態で設置される。
【００５１】
更に、前記薄膜トランジスタ１０は、センサデータユニット（ｓｅｎｓｉｎｇ ｄａｔａ ｕｎｉｔ）を含む。前記センサデータユニットは、前記薄膜トランジスタ１０に印加する圧力によって、生成した電流の変化から変換された信号を表示することができる。
【００５２】
実施例２の前記薄膜トランジスタ２０は、前記薄膜トランジスタ１０に代わって、前記圧力センサー１００に利用することができる。
【符号の説明】
【００５３】
１０、２０ 薄膜トランジスタ
１００ 圧力センサー
１１０、２１０ 絶縁基板
１３０、２３０ 絶縁層
１４０、２４０ 半導体層
１５１、２５１ ソース電極
１５２、２５２ ドレイン電極
１２０、２２０ ゲート電極
１５６、２５６ チャネル
１６０ 封止層
１７０ 圧力生成ユニット
１７２ 流体
１７４ 通路
Ｉ 流体が流れる方向
ＩＩ 圧力が印加される方向
【特許請求の範囲】
【請求項１】
ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む薄膜トランジスタにおいて、
前記ソース電極は、前記ドレイン電極と間隔をあけて設置され、
前記半導体層は、前記ソース電極及び前記ドレイン電極にそれぞれ電気的に接続され、
前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置し、
前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置され、
前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなることを特徴とする薄膜トランジスタ。
【請求項２】
圧力発生ユニットと、薄膜トランジスタと、を含み、
前記圧力発生ユニットは、圧力を発生し、
前記薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含み、
前記ソース電極は、前記ドレイン電極と間隔をあけて設置され、
前記半導体層は、前記ソース電極及び前記ドレイン電極にそれぞれ電気的に接続され、
前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置し、
前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置され、
前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなることを特徴とする圧力センサー。
【請求項１】
ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含む薄膜トランジスタにおいて、
前記ソース電極は、前記ドレイン電極と間隔をあけて設置され、
前記半導体層は、前記ソース電極及び前記ドレイン電極にそれぞれ電気的に接続され、
前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置し、
前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置され、
前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなることを特徴とする薄膜トランジスタ。
【請求項２】
圧力発生ユニットと、薄膜トランジスタと、を含み、
前記圧力発生ユニットは、圧力を発生し、
前記薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、絶縁層と、を含み、
前記ソース電極は、前記ドレイン電極と間隔をあけて設置され、
前記半導体層は、前記ソース電極及び前記ドレイン電極にそれぞれ電気的に接続され、
前記半導体層は一つのチャネルを有し、該チャネルは前記ソース電極及び前記ドレイン電極の間に位置し、
前記ゲート電極は、前記絶縁層により、前記ソース電極、前記ドレイン電極及び前記半導体層と絶縁状態で設置され、
前記絶縁層は、弾性率が０．１ＭＰａ〜１０ＭＰａである高分子材料からなることを特徴とする圧力センサー。
【図１】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【公開番号】特開２０１３−１６７７７（Ｐ２０１３−１６７７７Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１２−５６９０５（Ｐ２０１２−５６９０５）
【出願日】平成２４年３月１４日（２０１２．３．１４）
【出願人】（５９８０９８３３１）ツィンファ ユニバーシティ (534)
【出願人】（５０００８０５４６）鴻海精密工業股▲ふん▼有限公司 (1,018)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２４年３月１４日（２０１２．３．１４）
【出願人】（５９８０９８３３１）ツィンファ ユニバーシティ (534)
【出願人】（５０００８０５４６）鴻海精密工業股▲ふん▼有限公司 (1,018)
【Ｆターム（参考）】
[ Back to top ]