電気光学装置の製造方法及び接触抵抗の検査方法
【課題】 所定の電気配線構造を備えた電気光学装置における接触抵抗の上昇を防止して、表示不良の発生を少なくすることができる電気光学装置の製造方法及び検査方法を提供する。
【解決手段】 所定構造の二端子型非線形素子を含むオーバーレイヤー構造の電気光学装置の製造方法において、基板上に、二端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された、画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成する工程と、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定し、二端子型非線形素子と画素電極との間の接触抵抗を検証する工程と、を含む。
【解決手段】 所定構造の二端子型非線形素子を含むオーバーレイヤー構造の電気光学装置の製造方法において、基板上に、二端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された、画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成する工程と、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定し、二端子型非線形素子と画素電極との間の接触抵抗を検証する工程と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法及び接触抵抗の検査方法に関する。特に、駆動用半導体素子への書き込み速度が速くて、表示不良の発生率が少ない電気光学装置の製造方法、及びそのような電気光学装置の接触抵抗の検査方法に関する。
【背景技術】
【０００２】
従来、電気光学装置の一態様である液晶表示装置は、それぞれ電極を備えた一対の基板を対向配置するとともに、当該一対の基板の間に液晶材料を注入して構成されている。かかる液晶表示装置において、アクティブマトリクス型構造を有する場合には、いずれか一方の基板は、平行配置された複数本のデータ線と、当該データ線に対して、例えば、薄膜ダイオード（ＴＦＤ素子）や薄膜トランジスタ（ＴＦＴ素子）等のスイッチング素子を介して接続された複数の画素電極と、を備えている。そして、それぞれの基板上の電極が平面的に重なる領域である複数の画素がマトリクス状に配列されるとともに、所望の画素に電圧を印加することにより、当該画素における光を変調させ、表示領域全体として文字や図形等の画像を表示させている。
ここで、かかる素子基板において、スイッチング素子として、ＴＦＤ素子を備える場合には、一般的に、表面に酸化絶縁膜が形成された、タンタル合金からなる素子第１電極と、クロムからなる素子第２電極と、ＩＴＯ（インジウムスズ酸化物）等からなる画素電極と、を順次に形成することにより構成されている。
【０００３】
一方、かかるアクティブマトリクス型構造の素子基板において、近年、配線設計の高精細化により、それぞれの画素面積が小さくなるとともに、それぞれのデータ線のピッチ間隔が狭くなりつつある。かかる場合に、データ線と画素電極との距離が近接することになり、所定のデータ線に電圧を印加した際に、当該データ線に近接する、本来選択していない画素領域に対しても電界を生じさせてしまうという問題があった。したがって、表示される画像がボケたり、糸引き現象が生じたりする、いわゆるクロストークの問題が生じていた。
【０００４】
そこで、かかるクロストークの問題を改善するために、液晶表示装置における素子基板として、図１２に示すように、データ線と、画素電極との間に絶縁膜が介在しており、データ線と画素電極の一部が重なるように配置された素子基板がある。かかる素子基板は、絶縁膜を備えることにより、データ線のピッチ間隔が狭い場合であっても、画素の開口率の低下を防ぐとともに、データ線と画素電極との電気絶縁性を確保して、表示される画像の表示特性の低下を防止することができる（例えば、特許文献１参照）。
【特許文献１】特開２００４−１１８２１６号公報 （請求項１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された素子基板における絶縁膜は、アクリル樹脂等からなるために、素子基板の製造段階において、ＴＦＤ素子の特性を合わせこむための熱処理（２５０℃程度）に耐えられるものではない。そのために、かかる絶縁膜を備えた素子基板を製造する際には、スイッチング素子における素子第２電極を形成した後、絶縁膜の形成前に、かかる熱処理を実施する必要があった。したがって、素子第２電極がクロムから形成されている場合には、かかる熱処理によって、クロムの表面に酸化膜が形成されてしまい、クロムからなる素子第２電極と、ＩＴＯからなる画素電極との間の接触抵抗が上昇するという問題が見られた。よって、その接触抵抗の上昇に関連して、素子基板に搭載された駆動用半導体素子への、外部からの書き込み速度が遅くなり、適切に光学表示することができないという問題が見られた。
一方、素子第２電極と、画素電極との間の接触抵抗の値が所定値を超える場合には、線欠陥等の表示不良の原因ともなるために、製造段階において検査した上で、製品に組み込むことを中止する必要があるが、検査システム上、形成した画素電極等に直接プローブ等を接触させて、接触抵抗を検査することはできなかった。
【０００６】
そこで、本発明の発明者らは、上記問題点を鋭意検討した結果、特定構造の電気光学装置の製造方法において、二端子型非線型素子と、画素電極との間の接触抵抗を、基板上に形成した検査用パターンを用いて検証することとした。すなわち、本発明は、かかる接触抵抗の検証結果をもとにして、駆動用半導体素子への書き込み速度が速くて、画像表示に関する不良率を少なくした電気光学装置の製造方法及びそのような電気光学装置における接触抵抗の検査方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明によれば、基板上に、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極と、を備えた電気光学装置の製造方法であって、基板上に、二端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された、画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成する工程と、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定し、二端子型非線形素子と画素電極との間の接触抵抗を検証する工程と、を含むことを特徴とする電気光学装置の製造方法が提供され、上述した問題を解決することができる。
すなわち、基板の一部に形成した検査用パターンにおける第１の導電層と第２の導電層との間の接触抵抗の値を測定することにより、通常のプローブ等の検査装置では測定困難な、表示領域内の二端子型非線型素子と画素電極との接触抵抗を、精度良くかつ効率的に検証することができる。したがって、接触抵抗の上昇による駆動用半導体素子への書き込み速度遅延やその結果としての表示不良が少ない電気光学装置を効率的に製造することができる。
【０００８】
また、本発明の電気光学装置の製造方法を実施するにあたり、第１の導電層を形成した後に、不活性ガス中で熱処理を行なう工程を含むことが好ましい。
このように実施することにより、画素電極と、二端子型非線型素子との間の接触信頼性をさらに向上させることができるとともに、二端子型非線型素子の特性を向上させることができる。
【０００９】
また、本発明の電気光学装置の製造方法を実施するにあたり、第１の導電層と、第２の導電層と、の接続箇所を複数箇所介在させて、接触抵抗を測定することが好ましい。
このように実施することにより、画素電極と、二端子型非線型素子との間の接触抵抗の検証結果の信頼性を向上させることができる。
【００１０】
また、本発明の電気光学装置の製造方法を実施するにあたり、検査用パターンを複数箇所形成することが好ましい。
このように実施することにより、画素電極と、二端子型非線型素子との間の接触抵抗の検証結果の信頼性をさらに向上させることができる。
【００１１】
また、本発明の電気光学装置の製造方法を実施するにあたり、検査用パターンを、基板上における、単品加工した際に除去される領域に形成することが好ましい。
このように実施することにより、製造される電気光学装置に検査用パターンを残存させることがないために、検査用パターンによるショートや表示不良の発生を防止することができる。
【００１２】
また、本発明の電気光学装置の製造方法を実施するにあたり、検査用パターンは、基板上に形成された検査用パターン群の一部として形成することが好ましい。
このように実施することにより、他の検査用パターンと同一条件で形成したり、検査したりすることができるために、画素電極と、二端子型非線型素子との間の接触抵抗をより効率的に検証することができる。
【００１３】
また、本発明の電気光学装置の製造方法を実施するにあたり、測定された接触抵抗の値が所定値を超える場合には、基板を次工程に移送することを中止することが好ましい。
このように実施することにより、良品としての電気光学装置の製造効率をより向上させることができる。
【００１４】
また、本発明の電気光学装置の製造方法を実施するにあたり、接触抵抗の測定を、プローブを用いて実施することが好ましい。
このように実施することにより、検査用パターンを用いた接触抵抗の測定を、効率的かつ精度良く実施することができる。
【００１５】
また、本発明の別の態様は、電気光学装置用基板上に形成された、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極との間の接触抵抗の検査方法であって、電気光学装置用基板上に、ニ端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成するとともに、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定することにより、二端子型非線形素子と画素電極との間の接触抵抗を検証することを特徴とする接触抵抗の検査方法である。
すなわち、基板の一部に形成した検査用パターンにおける第１の導電層と第２の導電層との間の接触抵抗を測定することにより、通常の検査装置では測定困難な、表示領域内の二端子型非線型素子と画素電極との接触抵抗を、精度良くかつ効率的に検証することができる。
【００１６】
また、本発明の接触抵抗の検査方法を実施するにあたり、電気光学装置用基板上に駆動用半導体素子が搭載されており、第１の導電層と、第２の導電層と、の間の接触抵抗をもとに、当該駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることが好ましい。
このように実施することにより、駆動用半導体素子の書き込み速度遅延を有効に防止することができ、画像表示に関する不良率が少ない電気光学装置用基板あるいはそれを用いた電気光学装置を効率的に提供することができる。
【発明を実施するための最良の形態】
【００１７】
[第１実施形態]
第１実施形態は、基板上に、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極と、を備えた電気光学装置の製造方法である。そして、基板上に、二端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された、画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成する工程と、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定し、二端子型非線形素子と画素電極との間の接触抵抗を検証する工程と、を含むことを特徴とする。
以下、第１実施形態の電気光学装置の製造方法として、所定構造の二端子型非線型素子及び画素電極を有する素子基板と、対向基板としての着色層を有するカラーフィルタ基板と、を備えた液晶表示装置の製造方法を例に採って説明する。ただし、かかる実施形態の説明は、本発明の一態様を示すものであって、本発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
【００１８】
１．液晶表示装置
（１）基本構成
まず、本実施形態に係る液晶表示装置の製造方法によって製造される液晶表示装置について説明する。図１は液晶表示装置に使用される液晶パネル２０の概略断面図である。
かかる液晶パネル２０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶パネル２０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを必要に応じて適宜取付けることにより電気光学装置となる。
また、液晶パネル２０は、透明なガラス基板を第２の基体６１とする素子基板６０と、透明なガラス基板を第１の基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部（図示せず）を介して液晶材料２１を注入した後、封止材（図示せず）にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
【００１９】
また、第１の基体６１の内面、すなわち、第２の基体３１に対向する表面上に、画素電極６３をマトリクス状に形成し、第２の基体３１の内面、すなわち、第１の基体６１に対向する表面上には、走査電極３３が形成されている。また、画素電極６３は、スイッチング素子６９を介してデータ線６５に対して電気的に接続されるとともに、もう一方の走査電極３３は、導電性粒子を含むシール材２３を介して素子基板６０上の引回し配線６６に対して電気的に接続されている。このように構成された画素電極６３と走査電極３３との交差領域がマトリクス状に配列された多数の画素（以下、画素領域と称する場合がある。）を構成し、これら多数の画素の配列が、全体として表示領域を構成することになる。したがって、所望の画素に対して電圧を印加することにより、当該画素領域の液晶材料２１に電界を発生させ、表示領域全体として文字、図形等の画像を表示させることができる。
【００２０】
また、素子基板６０は、カラーフィルタ基板３０の外形よりも外側に張り出してなる基板張出部６０Ｔを有し、この基板張出部６０Ｔ上には、データ線６５、引回し配線６６及び、独立して形成された複数の配線からなるドライバ接続配線６７が形成されている。
そして、表示領域側に配置され、データ線６５又は引回し配線６６から延設されたドライバ接続配線６７の端部には、液晶駆動回路等を内蔵した駆動用半導体素子（駆動用ＩＣ）９１が実装されている。さらに、表示領域側とは反対側に配置されたドライバ接続配線６７のうちの一方の端部にも、駆動用半導体素子（駆動用ＩＣ）９１が実装されているとともに、他方の端部には、フレキシブル基板９３が実装されている。
【００２１】
（２）素子基板
（２）−１ 基本構成
また、図２（ａ）〜（ｂ）に示すように、素子基板６０は、基本的に、透明なガラス基板等からなる第１の基体６１と、データ線６５と、所定構造の二端子型非線型素子６９と、層間絶縁膜６８と、画素電極６３と、から構成されている。また、画素電極６３が形成された層間絶縁膜６８上には、ポリイミド樹脂等からなる第１の配向膜７５が形成されている。さらに、第１の基体６１の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。
ここで、素子基板６０上のデータ線６５は、複数の配線が並列したストライプ状に構成されている。また、ドライバ９１等が実装領域側の辺に対して垂直方向に延びる辺側には、導電性粒子を含むシール材２３を介してカラーフィルタ基板３０上の走査電極３３と電気的に接続される引回し配線６６が設けられている。
また、画素電極６３は、それぞれのデータ線６５の間に、マトリクス状に配置されるとともに、データ線６５と画素電極６３とは、二端子型非線型素子６９を介して電気的に接続されている。
【００２２】
また、データ線６５と、画素電極６３との間には、それらの間の電気絶縁性を確保するための層間絶縁膜６８を備えている。すなわち、本実施形態にかかる電気光学装置の製造方法によって製造される液晶表示装置は、データ線６５と、画素電極６３との間に、層間絶縁膜６８が形成されるとともに、データ線６５と画素電極６３とが層間絶縁膜６８に設けられたコンタクトホール６８ａを介して接続された、いわゆるオーバーレイヤー構造の液晶表示装置である。
したがって、配線設計が高精細となって、データ線６５のピッチ間隔が狭くなっている場合であっても、データ線６５と、画素電極６３との間の電気絶縁性を確保して、クロストークの問題が生じることを確実に防止することができる。また、データ線６５と画素電極６３とを平面的に重ねて配置することができるために、データ線６５のピッチ間隔が狭くなっている場合であっても、画素面積を広く確保することができる。
【００２３】
（２）−２ 二端子型非線型素子
また、図３（ａ）〜（ｂ）に示すように、データ線６５と画素電極６３とは、二端子型非線形素子６９を介して電気的に接続されている。かかる二端子型非線形素子としてはＴＦＤ素子６９が典型的である。また、ＴＦＤ素子６９は、一般的に、タンタル（Ｔａ）合金からなる素子第１電極７１、酸化タンタル（Ｔａ2Ｏ5）からなる絶縁膜７２、及びクロム（Ｃｒ）からなる素子第２電極７３、７４が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第１電極７１及び素子第２電極７３、７４の両端子間に印加されると導通状態となるアクティブ素子である。
【００２４】
また、二個のＴＦＤ素子６９ａ、６９ｂは、データ線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子６９ａ及び第２のＴＦＤ素子６９ｂから構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶表示装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子６９ａ、６９ｂを逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
【００２５】
（２）−３ 画素電極
また、二個のＴＦＤ素子６９の一方には、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）、アルミニウム等の導電材料からなる画素電極６３が電気的に接続されている。
すなわち、図２（ｂ）に示すように、画素電極６３に反射機能を持たせない場合には、光の透過率を低下させることがないように、透明導電材料からなる画素電極６３として構成することができる。かかる透明導電材料としては、ＩＴＯ（インジウムスズ酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等を使用することができる。一方、図４に示すように、画素電極６３を、光反射膜８０を兼ねた反射機能を有する反射画素電極として構成する場合には、アルミニウム（Ａｌ）や銀（Ａｇ）からなる画素電極６３として構成することができる。
このように、ＴＦＤ素子６９を備えた素子基板６０の場合、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線型素子としてのＴＦＤ素子６９と、画素電極６３とは、ＴＦＤ素子６９におけるクロム層からなる素子第２電極７４を介して、電気的に接続されることとなる。
【００２６】
（２）−４ ドライバ接続配線
一方、素子基板６０は、図２（ｂ）に示すように、基板張出部６０Ｔにドライバ接続配線６７を備えており、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電材料層１７が順次積層されて構成されている。すなわち、上述のような構成のＴＦＤ素子６９及び画素電極６３を備えた素子基板６３を製造する際に、製造工程の簡略化の観点から、ＴＦＤ素子６９及び画素電極６３と、一部の電気配線６５等と、を同時工程で形成する場合がある。かかる場合において、タンタル層１１やクロム層１５、導電材料層１７等、それぞれの層のみでは膜厚が薄く、抵抗値が高くなってしまうために、複数の層を重ねて形成する。特に、対向するカラーフィルタ基板３０よりも張り出している基板張出部６０Ｔに形成されるドライバ接続配線６７においては、セル領域内に比べて、配線の厚さの影響が少ないために、すべての層を重ねて形成する。
したがって、上述したＴＦＤ素子６９と、ドライバ接続配線６７とを同時形成した場合、図２（ｂ）に示すように、ドライバ接続配線６７は、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電材料層１７が順次積層された構成となる。
【００２７】
また、ドライバ接続配線６７は、基板張出部６０Ｔに搭載された駆動用半導体素子９１に電気接続されている。
ここで、後述するように、検査用パターンにおける第１の導電層と、第２の導電層との間で測定される接触抵抗をもとに、当該駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることが好ましい。
この理由は、駆動用半導体素子の入力側グランド間抵抗が１００Ω／ｍ2を超えると、駆動用半導体素子の書き込み速度が著しく遅延するためである。よって、駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値、より好ましくは、２０Ω／ｍ2以下の値とすることにより、書き込み速度の遅延を有効に防止することができ、画像表示に関する不良率が少ない電気光学装置用基板あるいはそれを用いた電気光学装置を効率的に提供することができる。
なお、検査用パターンにおいて測定される接触抵抗と、駆動用半導体素子の入力側グランド間抵抗とは、所定の相関関係があることが判明しており、駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下にするには、検査用パターンにおいて測定される接触抵抗を５×１０4Ω／ｍ2以下の値とすることが好ましく、より好ましくは、１×１０4Ω／ｍ2以下の値とすることであり、さらに好ましくは、１×１０3Ω／ｍ2以下の値とすることである。
【００２８】
（３）カラーフィルタ基板
また、図１に示すように、素子基板６０と対向するカラーフィルタ基板３０は、一例として、透明なガラス基板等からなる第２の基体３１と、遮光膜３９と、着色層３７と、表面保護層４１と、走査電極３３と、から構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための第２の配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
また、カラーフィルタ基板３０に形成された遮光膜３９は、隣接する画素間において色材が混色することを防止して、コントラストに優れた画像表示を得るための膜である。このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を重ね合わせることにより、遮光膜を形成することもできる。
【００２９】
また、着色層３７は、通常、透明樹脂中に顔料や染料等の着色材を分散させて所定の色調を呈するものとされている。着色層３７の色調の一例としては原色系フィルタとしてＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の組合せからなるものがあるが、これに限定されるものではなく、Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）等の補色系や、その他の種々の色調で形成することができる。
また、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
【００３０】
また、着色層３７や遮光膜３９上には、基板表面の平坦化を図るとともに、遮光膜３９等の導電性の材料からなる部材と、走査電極３３との電気絶縁性を図るために、アクリル樹脂やエポキシ樹脂などの光硬化性又は熱硬化性の樹脂材料からなる表面保護層４１が形成されている。
また、表面保護層４１の上には、ＩＴＯ（インジウムスズ酸化物）等の透明導電体からなる走査電極３３が形成されている。かかる走査電極３３は、複数の透明電極が並列したストライプ状に構成されている。そして、この走査電極３３の上には、ポリイミド樹脂等からなる第２の配向膜４５が形成されている。
【００３１】
２．製造方法
（１）素子基板の製造工程
（１）−１ タンタル層の形成
オーバーレイヤー構造の素子基板６０を製造するにあたり、まず、図５（ａ）に示すように、ガラス基板等の基体６１上に、素子第１電極７１として、所定形状にパターニングされたタンタル層７１を形成する。
かかるタンタル層７１の形成方法は特に制限されるものではないが、例えば、蒸着法やスパッタリング法、あるいはラミネート法を用いて全面的にタンタル層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより形成することができる。
また、かかるタンタル層７１は、ＴＦＤ素子６９を構成する素子第１電極７１としてのタンタル層としてのみならず、データ線６５やドライバ接続配線６７の一部としてのタンタル層１１としても使用することができる。さらに、製造工程の簡略化の観点から、ＴＦＤ素子６９を構成するタンタル層７１と、ドライバ接続配線６７の一部としてのタンタル層１１等とを同時工程で形成することが好ましい。
なお、かかるタンタル層の厚さを、通常１８０ｎｍ程度にすることが好ましい。
【００３２】
（１）−２ 酸化タンタル層の形成
次いで、図５（ｂ）に示すように、所定形状にパターニングされたタンタル層７１の表面を陽極酸化法によって酸化することにより、絶縁膜としての酸化タンタル層７２を形成する。
より具体的には、酸化タンタル層７２は、タンタル層７１が形成されたガラス基板６１をクエン酸溶液等の電解液中に浸漬した後、かかる電解液と、タンタル層７１との間に所定電圧を印加して、タンタル層７１の表面を酸化させて形成することができる。
また、このとき、同一基板上に形成されたドライバ接続配線６７の一部としてのタンタル層１１上にも、酸化タンタル層１３が形成されることとなる。
なお、かかる酸化タンタル層７２の厚さを、通常２０ｎｍ程度にすることが好ましい。
【００３３】
（１）−３ クロム層の形成
次いで、図５（ｃ）に示すように、表面にタンタル層７１及び酸化タンタル層７２が形成された基板上に、蒸着法やスパッタリング法を用いて全面的にクロム層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、酸化タンタル層７２の少なくとも一部と重なるように、素子第２電極として、所定形状にパターニングされたクロム層７４を形成する。
かかるクロム層は、ＴＦＤ素子６９を構成する素子第２電極７３、７４としてのクロム層のみならず、データ線６５やドライバ接続配線６７の一部としてのクロム層１５として使用することができる。また、タンタル層や酸化タンタル層と同様に、製造工程の簡略化の観点から、ＴＦＤ素子６９を構成するクロム層と、ドライバ接続配線６７の一部としてのクロム層１５等とを同時工程で形成することが好ましい。
なお、かかるクロム層１５の厚さを、通常３００ｎｍ程度にすることが好ましい。
【００３４】
（１）−４ 熱処理
次いで、図５（ｄ）に示すように、タンタル層７１、酸化タンタル層７２、及びクロム層７４が形成された基板に対して、不活性ガス１８中で熱処理を実施することが好ましい。この理由は、ＴＦＤ素子６９を構成する素子第２電極としてのクロム層７４と、当該クロム層７４と電気的に接続される導電材料からなる画素電極６３との接触抵抗を上昇させることなく、ＴＦＤ素子６９の特性を向上させるためである。
より詳細には、製造する素子基板６０が、層間絶縁膜を備えておらず、データ線６５と画素電極６３とが同一平面状に形成される構成の素子基板６０である場合には、画素電極６３の形成工程後であっても、かかる熱処理工程を実施することが可能である。しかし、本実施形態において製造する液晶表示装置は、データ線６５と、画素電極６３との間に層間絶縁膜６８を備える、いわゆるオーバーレイヤー構造の液晶表示装置であるために、後述する導電材料からなる画素電極６３を形成した後に、かかる熱処理を実施した場合には、既に層間絶縁膜６８も形成されており、当該層間絶縁膜６８が熱に耐えることができずに、絶縁不良等の原因となってしまう。そのため、クロム層の形成工程後、層間絶縁膜６８の形成工程前に、かかる熱処理を実施する必要がある。ところが、酸素等の活性ガスを含む環境下でかかる熱処理を実施すると、クロム層の表面が酸化され、酸化クロム（ＣｒＯx）層が形成され、クロム層からなる素子第２電極７４と、導電材料からなる画素電極６３との間の接触抵抗が上昇してしまう。
したがって、かかる熱処理工程を不活性ガス１８中で実施することにより、クロム層７４の表面に酸化膜が形成されることを有効に防止することができ、クロムからなるＴＦＤ素子６９における素子第２電極７４と、導電材料からなる画素電極６３と、の間の接触抵抗が上昇することを防ぐことができる。
なお、好適な不活性ガス１８として、窒素ガス、アルゴンガス、又はフッ素含有炭化水素ガス等を使用することができる。
【００３５】
また、かかる熱処理を不活性ガス１８中で実施することにより、ドライバ接続配線６７においても、かかる接触抵抗の上昇がなくなるために、配線抵抗を低くすることができる。
すなわち、図７（ａ）に示すように、クロム層１５上に酸化クロム層１６が形成されている場合には、導電材料層１７と、クロム層１５との間の接触抵抗が高いために、電流は、高抵抗ではあるが、導電材料層１７を主として流れることとなる。一方、図７（ｂ）に示すように、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電材料層１７が順次積層されたドライバ接続配線６７上にドライバを実装した場合に、電流は、低抵抗のクロム層１５を主として流れることになる。したがって、クロム層１５と、導電材料層１７との間に酸化クロム層１６が存在しなければ、ドライバ配線抵抗を低下させることができる。
【００３６】
なお、かかる熱処理工程の条件に関し、素子の特性を十分に合わせこむことができるとともに、クロム層１５と、導電材料層１７との間の接触抵抗が上昇することを有効に防止できることから、熱処理の温度を２００〜２８０℃の範囲内の値とするとともに、熱処理の時間を５〜２５分の範囲内で実施することが好ましい。
【００３７】
（１）−５ 層間絶縁膜の形成
次いで、図６（ａ）に示すように、クロム層７４が形成された基板上に、スリットコータやスピンコータ等を用いて透明絶縁材料を塗布した後、フォトリソグラフィ法等を用いて、少なくとも表示領域に相当する領域に層間絶縁膜６８を形成する。すなわち、表示領域内においては、データ線６５のピッチ間隔が狭い場合であっても、データ線６５と、画素電極６３との間の電気絶縁性を高めることができる一方、表示領域外においては、そのような電気絶縁性の問題が少ないために形成する必要がない。
このとき、ＴＦＤ素子６９における素子第２電極７３としてのクロム層と平面的に重なる位置に、当該クロム層と、導電材料からなる画素電極６３とを電気的に接続するためのコンタクトホール６８ａを形成する。
かかる層間絶縁膜６８を形成するための透明絶縁材料としては、アクリル樹脂やエポキシ樹脂等の光硬化性樹脂や、熱硬化性樹脂を使用することができる。
なお、かかる層間絶縁膜６８の厚さを、通常２，５００ｎｍ程度に形成することが好ましい。
【００３８】
（１）−６ 導電材料層の形成
次いで、図６（ｂ）に示すように、層間絶縁膜６８が形成された基板上に、スパッタリング法等を用いて全面的に導電材料層を形成した後、フォトリソグラフィ法やエッチング法を用いてパターニングすることにより、所定形状の画素電極６３を形成する。なお、かかる導電材料としては、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）、アルミニウム（Ａｌ）、銀（Ａｇ）等を使用することができる。
また、かかる導電材料層は、表示領域内においては、層間絶縁膜６８におけるコンタクトホール６８ａを介して、クロムからなる素子第２電極７４と電気的に接続される画素電極６３となる。また、表示領域外においては層間絶縁膜６８が存在しないために、クロム層１５上に積層されて、ドライバ接続配線６７の一部となる。そして、タンタル層１１やクロム層１５等と同様に、製造工程の簡略化の観点から、それらを同時工程で形成することが好ましい。
ここで、ドライバ接続配線６７において、熱処理工程を不活性ガス１８、例えば、アルゴンガス、窒素ガス、フッ素含有炭化水素ガス等の中で実施した場合には、クロム層１５と、導電材料層１７との間に酸化膜が実質的に存在しないために、接触抵抗の上昇が抑制される。
なお、かかる導電材料層１７の厚さに関し、画素電極６３と同時形成する場合には、通常５０ｎｍ程度に形成することが好ましい。
【００３９】
（１）−７ 検査用パターンの形成
また、上述したクロム層、層間絶縁膜、及び導電材料層を形成する際に、図８（ａ）〜（ｃ）に示すように、検査用パターン９０の一部として、素子第２電極７４と同一のクロム層からなる第１の導電層９７、コンタクトホールを有する層間絶縁膜９８、及び画素電極６３と同一の導電材料からなる第２の導電層９９を同時に形成することにより、基板上の一部に、検査用パターン９０を形成する。
かかる検査用パターン９０は、後述するように、接触信頼性をより向上させることができることから、図１０に示すように、基板上において、複数箇所に形成することが好ましい。
なお、検査用パターンの詳細については、第２実施形態で説明する。
【００４０】
（１）−８ 接触抵抗の測定
次いで、図９に示すように、基板上の一部に形成した検査用パターンにおける第１の導電層９７と、第２の導電層９９との間の接触抵抗を測定する。すなわち、かかる接触抵抗の値を測定することにより、表示領域内におけるＴＦＤ素子６９と、画素電極６３との間の接触抵抗を検証するためである。
より具体的には、図９に示すような検査用パターン９０を形成した場合には、クロム層からなる独立した二つの第１の導電層９７にそれぞれプローブ９５を接触させることにより、第１の導電層９７と第２の導電層９９との接続箇所を二箇所含む場合の接触抵抗の値を測定することができる。
そして、第２実施形態で詳細に説明するように、接触抵抗の値が所定値以下であることを検証することになる。
【００４１】
（１）−９ 配向膜の形成
次いで、図６（ｃ）に示すように、画素電極６３が形成された基板６１上に、ポリイミド樹脂等からなる第１の配向膜７５を配置する。すなわち、以上のようにして、基本的な素子基板を製造することができる。
【００４２】
（２）カラーフィルタ基板の製造工程
カラーフィルタ基板は、図１１（ａ）に示すように、ソーダライムガラス、ホウ珪酸ガラス、無アルカリガラス等からなる第２の基体３１上に、それぞれの画素領域に対応する複数の開口部３９ａを備えた遮光膜３９を形成して構成される。
このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。ただし、膜厚が薄い場合であっても遮光性を確保することができるとともに、遮光膜３９による段差を小さくすることができることから、クロム等の金属膜を遮光膜として使用することが好ましい。
かかる金属膜を用いて遮光膜３９を形成する場合には、例えば、クロム（Ｃｒ）等の金属材料を蒸着法等により第１の基体３１上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
【００４３】
次いで、図１１（ｂ）に示すように、遮光膜３９が形成された基板上に、着色層３７を形成する。
かかる着色層３７は、例えば、顔料や染料等の着色材を分散させた透明樹脂等からなる感光性樹脂を、遮光膜３９が形成された基板３１上に、スピンコータやスリットコータを用いて塗布し、これにパターン露光、現像処理を順次施すことによって形成することができる。そして、色毎に上記工程を繰り返すことにより、複数色の着色層３７ｒ、３７ｇ、３７ｂを配列形成する。
なお、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
【００４４】
次いで、図１１（ｃ）に示すように、基板３１上に全面的に光硬化性又は熱硬化性の樹脂材料を塗布するとともに、フォトリソグラフィ法を用いてパターニングを施し、少なくとも表示領域に相当する領域に表面保護層４１を形成する。すなわち、基板表面を平坦化することにより、当該表面保護層上に形成される第１の電極３３を平坦化したり、セルギャップの均一化を図ったりできるために、表示ムラの発生を低減することができるためである。
かかる樹脂材料としては、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂などで構成することができる。これらの樹脂は流動性を有する未硬化状態で基板上に塗布され、乾燥、光硬化、熱硬化などの適宜の手段で硬化される。塗布方法としては、スピンコータやスリットコータなどを用いて塗布することができる。
【００４５】
次いで、図１１（ｄ）に示すように、表面保護層４１上に全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電体材料からなる透明導電層を、一例として、スパッタリング法により形成するとともに、フォトリソグラフィ法を用いてパターニングを施し、第１の電極３３を形成する。次いで、図１１（ｅ）に示すように、当該第１の電極３３を形成した基板上に、ポリイミド樹脂等からなる配向膜を形成する。
【００４６】
（３）貼り合わせ工程
次いで、図示しないものの、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
その後、セル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
【００４７】
（４）後工程
次いで、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置したり、ドライバを実装したりすることにより、液晶表示装置を基本的に構成することができる。
【００４８】
[第２実施形態]
第２実施形態は、電気光学装置用基板上に形成された、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極との間の接触抵抗の検査方法である。そして、電気光学装置用基板上に、ニ端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された、画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成するとともに、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定することにより、二端子型非線形素子と画素電極との間の接触抵抗を検証することを特徴とする。
以下、第１実施形態と異なる点を中心に、第２実施形態の内容を説明する。
【００４９】
１．検査対象
接触抵抗の検査方法の対象については、第１実施形態で説明したオーバーレイヤー構造を備えた電気光学装置と同様の内容とすることができる。よって、ここでの再度の説明は省略する。
【００５０】
２．検査方法
（１）検査用パターン
図８（ａ）〜（ｃ）に示すように、検査用パターン９０の一部としての、クロム層からなる第１の導電層９７、層間絶縁膜９８、及び導電材料からなる第２の導電層９９を、ＴＦＤ素子６９及び画素電極６３と同時に形成することにより、基板上の一部に検査用パターン９０を形成することができる。
すなわち、表示領域内に形成されたＴＦＤ素子６９及び画素電極６３の大きさでは、それらの間の接触抵抗を、プローブ等を用いて検査することが困難である。そのため、プローブ等の検査器具の大きさに合わせて検査用パターン９０を形成して、検査用パターン９０における第１の導電層９７と、第２の導電層９９との間の接触抵抗を測定することにより、ＴＦＤ素子６９と、画素電極６３との間の接触抵抗を効率的に検査することができる。
【００５１】
また、かかる検査用パターン９０は、図８（ｃ）に示すように、第１の導電層９７と第２の導電層９９との接続箇所であるコンタクトホール９８ａを複数箇所介在させてあることが好ましい。
この理由は、第１の導電層９７と、第２の導電層９９との接続箇所が一箇所である場合と比較して、より測定結果の信頼性を向上させることができるためである。より具体的には、図９に示すように、検査用パターン９０において、クロム層からなる二つの独立した第１の導電層９７にプローブ９５を接触させて検査することにより、二箇所のコンタクトホール９８ａにおける第１の導電層９７と、第２の導電層９９との接触抵抗の値を測定することができる。
【００５２】
また、かかる検査用パターン９０は、図１０に示すように、基板上において、複数形成されることが好ましい。この理由は、かかる検査用パターン９０における接触抵抗の測定を複数箇所で行うことにより、表示領域内におけるＴＦＤ素子６９と、画素電極６３との間の接触信頼性をより向上させることができるためである。
また、かかる検査用パターン９０は、図１０に示すように、基板における、後に単品仕上げする際に、分断して切り捨てられる領域に形成することが好ましい。この理由は、かかる検査用パターン９０が液晶表示装置に組み込まれた後においても基板上に残存すると、ショート等の原因になる場合があるためである。
さらに、かかる検査用パターン９０を、基板上に形成される検査用パターン群の一部として形成することが好ましい。この理由は、すべての検査用パターンを効率的に形成することができるとともに、他の部材間における抵抗値の測定を効率的に測定することができるためである。
【００５３】
（２）取り扱い
また、検査用パターン９０における第１の導電層９７と、第２の導電層９９との間の接触抵抗を測定した際に、測定される接触抵抗の値が所定値以上となった場合には、検査対象の基板を次工程に移送することを中止するように制御することが好ましい。
この理由は、検査用パターン９０における接触抵抗が所定値よりも高い場合には、表示領域におけるＴＦＤ素子６９と、画素電極６３との間の接触抵抗も高い可能性が高いためである。すなわち、不良表示の原因となる素子基板の次工程への移送を中止することによって、かかる素子基板が液晶表示装置に組み込まれることを確実に防止することができるためである。
したがって、表示不良の発生の少ない液晶表示装置の製造における歩留まりを著しく向上させることができる。また、不良品でないカラーフィルタ基板３０やドライバ９１等の部品が組み込まれた液晶表示装置全体として、廃棄等する必要がなくなるために、液晶表示装置の製造効率を有効に向上させることもできる。
なお、かかる検査用パターン９０における接触抵抗の値を測定することにより、上述したドライバ接続配線６７における配線抵抗についても検証することができる。
【産業上の利用可能性】
【００５４】
本発明の電気光学装置の製造方法及びそれに用いられる接触抵抗の検査方法によれば、所定の検査用パターンを形成することにより、オーバーレイヤー構造の電気光学装置における画素電極と、二端子型非線型素子との間の接触抵抗を精度良くかつ効率的に検証することができるようになった。
したがって表示不良の発生の少ない電気光学装置の製造における歩留まりを著しく向上させることができ、液晶表示装置等の電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置（ＦＥＤ:Field Emission DisplayやＳＣＥＥＤ：Surface-Conduction Electron-Emitter Display）などに適用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の電気光学装置の製造方法により製造することができる電気光学装置の一例としての液晶表示装置を示す概略断面図である。
【図２】（ａ）〜（ｂ）は、それぞれ電気配線構造を備えた素子基板を示す平面図及び断面図である。
【図３】（ａ）〜（ｂ）は、それぞれ電気配線構造の一例としてのＴＦＤ素子と画素電極との接続構造を説明するために供する平面図及び断面図である。
【図４】電気配線構造の一例としてのドライバ接続配線を説明するために供する図である。
【図５】（ａ）〜（ｄ）は、本発明の電気光学装置の製造方法にかかる素子基板の製造工程を説明するために供する図である（その１）。
【図６】（ａ）〜（ｃ）は、本発明の電気光学装置の製造方法にかかる素子基板の製造工程を説明するために供する図である（その２）。
【図７】接触抵抗と配線抵抗との関係を説明するために供する図である。
【図８】（ａ）〜（ｃ）は、検査用パターンの形成工程を示す図である。
【図９】プローブを用いた検査用パターンの接触抵抗の測定を説明するために供する図である。
【図１０】検査用パターンの配置について説明するために供する図である。
【図１１】（ａ）〜（ｅ）は、カラーフィルタ基板の製造工程を説明するために供する図である。
【図１２】従来のオーバーレイヤー構造の電気光学装置を説明するために供する図である。
【符号の説明】
【００５６】
１１：タンタル層、１３：酸化タンタル層、１５：クロム層、１６：酸化クロム層、１７：導電材料層、１８：不活性ガス、３０：カラーフィルタ基板、６０：素子基板、６３：画素電極、６５：データ線、６７：ドライバ接続配線、６８：層間絶縁膜、６８ａ：コンタクトホール、６９：二端子型非線型素子（ＴＦＤ素子）、７１：素子第１電極、７２：絶縁膜、７３・７４：素子第２電極、７５：配向膜、８０：反射画素電極、９０：検査用パターン、９１：半導体素子、９３：フレキシブル回路基板、９５：プローブ、９７：第１の導電層、９８：層間絶縁膜、９８ａ：コンタクトホール、９９：第２の導電層
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法及び接触抵抗の検査方法に関する。特に、駆動用半導体素子への書き込み速度が速くて、表示不良の発生率が少ない電気光学装置の製造方法、及びそのような電気光学装置の接触抵抗の検査方法に関する。
【背景技術】
【０００２】
従来、電気光学装置の一態様である液晶表示装置は、それぞれ電極を備えた一対の基板を対向配置するとともに、当該一対の基板の間に液晶材料を注入して構成されている。かかる液晶表示装置において、アクティブマトリクス型構造を有する場合には、いずれか一方の基板は、平行配置された複数本のデータ線と、当該データ線に対して、例えば、薄膜ダイオード（ＴＦＤ素子）や薄膜トランジスタ（ＴＦＴ素子）等のスイッチング素子を介して接続された複数の画素電極と、を備えている。そして、それぞれの基板上の電極が平面的に重なる領域である複数の画素がマトリクス状に配列されるとともに、所望の画素に電圧を印加することにより、当該画素における光を変調させ、表示領域全体として文字や図形等の画像を表示させている。
ここで、かかる素子基板において、スイッチング素子として、ＴＦＤ素子を備える場合には、一般的に、表面に酸化絶縁膜が形成された、タンタル合金からなる素子第１電極と、クロムからなる素子第２電極と、ＩＴＯ（インジウムスズ酸化物）等からなる画素電極と、を順次に形成することにより構成されている。
【０００３】
一方、かかるアクティブマトリクス型構造の素子基板において、近年、配線設計の高精細化により、それぞれの画素面積が小さくなるとともに、それぞれのデータ線のピッチ間隔が狭くなりつつある。かかる場合に、データ線と画素電極との距離が近接することになり、所定のデータ線に電圧を印加した際に、当該データ線に近接する、本来選択していない画素領域に対しても電界を生じさせてしまうという問題があった。したがって、表示される画像がボケたり、糸引き現象が生じたりする、いわゆるクロストークの問題が生じていた。
【０００４】
そこで、かかるクロストークの問題を改善するために、液晶表示装置における素子基板として、図１２に示すように、データ線と、画素電極との間に絶縁膜が介在しており、データ線と画素電極の一部が重なるように配置された素子基板がある。かかる素子基板は、絶縁膜を備えることにより、データ線のピッチ間隔が狭い場合であっても、画素の開口率の低下を防ぐとともに、データ線と画素電極との電気絶縁性を確保して、表示される画像の表示特性の低下を防止することができる（例えば、特許文献１参照）。
【特許文献１】特開２００４−１１８２１６号公報 （請求項１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された素子基板における絶縁膜は、アクリル樹脂等からなるために、素子基板の製造段階において、ＴＦＤ素子の特性を合わせこむための熱処理（２５０℃程度）に耐えられるものではない。そのために、かかる絶縁膜を備えた素子基板を製造する際には、スイッチング素子における素子第２電極を形成した後、絶縁膜の形成前に、かかる熱処理を実施する必要があった。したがって、素子第２電極がクロムから形成されている場合には、かかる熱処理によって、クロムの表面に酸化膜が形成されてしまい、クロムからなる素子第２電極と、ＩＴＯからなる画素電極との間の接触抵抗が上昇するという問題が見られた。よって、その接触抵抗の上昇に関連して、素子基板に搭載された駆動用半導体素子への、外部からの書き込み速度が遅くなり、適切に光学表示することができないという問題が見られた。
一方、素子第２電極と、画素電極との間の接触抵抗の値が所定値を超える場合には、線欠陥等の表示不良の原因ともなるために、製造段階において検査した上で、製品に組み込むことを中止する必要があるが、検査システム上、形成した画素電極等に直接プローブ等を接触させて、接触抵抗を検査することはできなかった。
【０００６】
そこで、本発明の発明者らは、上記問題点を鋭意検討した結果、特定構造の電気光学装置の製造方法において、二端子型非線型素子と、画素電極との間の接触抵抗を、基板上に形成した検査用パターンを用いて検証することとした。すなわち、本発明は、かかる接触抵抗の検証結果をもとにして、駆動用半導体素子への書き込み速度が速くて、画像表示に関する不良率を少なくした電気光学装置の製造方法及びそのような電気光学装置における接触抵抗の検査方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明によれば、基板上に、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極と、を備えた電気光学装置の製造方法であって、基板上に、二端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された、画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成する工程と、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定し、二端子型非線形素子と画素電極との間の接触抵抗を検証する工程と、を含むことを特徴とする電気光学装置の製造方法が提供され、上述した問題を解決することができる。
すなわち、基板の一部に形成した検査用パターンにおける第１の導電層と第２の導電層との間の接触抵抗の値を測定することにより、通常のプローブ等の検査装置では測定困難な、表示領域内の二端子型非線型素子と画素電極との接触抵抗を、精度良くかつ効率的に検証することができる。したがって、接触抵抗の上昇による駆動用半導体素子への書き込み速度遅延やその結果としての表示不良が少ない電気光学装置を効率的に製造することができる。
【０００８】
また、本発明の電気光学装置の製造方法を実施するにあたり、第１の導電層を形成した後に、不活性ガス中で熱処理を行なう工程を含むことが好ましい。
このように実施することにより、画素電極と、二端子型非線型素子との間の接触信頼性をさらに向上させることができるとともに、二端子型非線型素子の特性を向上させることができる。
【０００９】
また、本発明の電気光学装置の製造方法を実施するにあたり、第１の導電層と、第２の導電層と、の接続箇所を複数箇所介在させて、接触抵抗を測定することが好ましい。
このように実施することにより、画素電極と、二端子型非線型素子との間の接触抵抗の検証結果の信頼性を向上させることができる。
【００１０】
また、本発明の電気光学装置の製造方法を実施するにあたり、検査用パターンを複数箇所形成することが好ましい。
このように実施することにより、画素電極と、二端子型非線型素子との間の接触抵抗の検証結果の信頼性をさらに向上させることができる。
【００１１】
また、本発明の電気光学装置の製造方法を実施するにあたり、検査用パターンを、基板上における、単品加工した際に除去される領域に形成することが好ましい。
このように実施することにより、製造される電気光学装置に検査用パターンを残存させることがないために、検査用パターンによるショートや表示不良の発生を防止することができる。
【００１２】
また、本発明の電気光学装置の製造方法を実施するにあたり、検査用パターンは、基板上に形成された検査用パターン群の一部として形成することが好ましい。
このように実施することにより、他の検査用パターンと同一条件で形成したり、検査したりすることができるために、画素電極と、二端子型非線型素子との間の接触抵抗をより効率的に検証することができる。
【００１３】
また、本発明の電気光学装置の製造方法を実施するにあたり、測定された接触抵抗の値が所定値を超える場合には、基板を次工程に移送することを中止することが好ましい。
このように実施することにより、良品としての電気光学装置の製造効率をより向上させることができる。
【００１４】
また、本発明の電気光学装置の製造方法を実施するにあたり、接触抵抗の測定を、プローブを用いて実施することが好ましい。
このように実施することにより、検査用パターンを用いた接触抵抗の測定を、効率的かつ精度良く実施することができる。
【００１５】
また、本発明の別の態様は、電気光学装置用基板上に形成された、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極との間の接触抵抗の検査方法であって、電気光学装置用基板上に、ニ端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成するとともに、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定することにより、二端子型非線形素子と画素電極との間の接触抵抗を検証することを特徴とする接触抵抗の検査方法である。
すなわち、基板の一部に形成した検査用パターンにおける第１の導電層と第２の導電層との間の接触抵抗を測定することにより、通常の検査装置では測定困難な、表示領域内の二端子型非線型素子と画素電極との接触抵抗を、精度良くかつ効率的に検証することができる。
【００１６】
また、本発明の接触抵抗の検査方法を実施するにあたり、電気光学装置用基板上に駆動用半導体素子が搭載されており、第１の導電層と、第２の導電層と、の間の接触抵抗をもとに、当該駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることが好ましい。
このように実施することにより、駆動用半導体素子の書き込み速度遅延を有効に防止することができ、画像表示に関する不良率が少ない電気光学装置用基板あるいはそれを用いた電気光学装置を効率的に提供することができる。
【発明を実施するための最良の形態】
【００１７】
[第１実施形態]
第１実施形態は、基板上に、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極と、を備えた電気光学装置の製造方法である。そして、基板上に、二端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された、画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成する工程と、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定し、二端子型非線形素子と画素電極との間の接触抵抗を検証する工程と、を含むことを特徴とする。
以下、第１実施形態の電気光学装置の製造方法として、所定構造の二端子型非線型素子及び画素電極を有する素子基板と、対向基板としての着色層を有するカラーフィルタ基板と、を備えた液晶表示装置の製造方法を例に採って説明する。ただし、かかる実施形態の説明は、本発明の一態様を示すものであって、本発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
【００１８】
１．液晶表示装置
（１）基本構成
まず、本実施形態に係る液晶表示装置の製造方法によって製造される液晶表示装置について説明する。図１は液晶表示装置に使用される液晶パネル２０の概略断面図である。
かかる液晶パネル２０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶パネル２０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを必要に応じて適宜取付けることにより電気光学装置となる。
また、液晶パネル２０は、透明なガラス基板を第２の基体６１とする素子基板６０と、透明なガラス基板を第１の基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部（図示せず）を介して液晶材料２１を注入した後、封止材（図示せず）にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
【００１９】
また、第１の基体６１の内面、すなわち、第２の基体３１に対向する表面上に、画素電極６３をマトリクス状に形成し、第２の基体３１の内面、すなわち、第１の基体６１に対向する表面上には、走査電極３３が形成されている。また、画素電極６３は、スイッチング素子６９を介してデータ線６５に対して電気的に接続されるとともに、もう一方の走査電極３３は、導電性粒子を含むシール材２３を介して素子基板６０上の引回し配線６６に対して電気的に接続されている。このように構成された画素電極６３と走査電極３３との交差領域がマトリクス状に配列された多数の画素（以下、画素領域と称する場合がある。）を構成し、これら多数の画素の配列が、全体として表示領域を構成することになる。したがって、所望の画素に対して電圧を印加することにより、当該画素領域の液晶材料２１に電界を発生させ、表示領域全体として文字、図形等の画像を表示させることができる。
【００２０】
また、素子基板６０は、カラーフィルタ基板３０の外形よりも外側に張り出してなる基板張出部６０Ｔを有し、この基板張出部６０Ｔ上には、データ線６５、引回し配線６６及び、独立して形成された複数の配線からなるドライバ接続配線６７が形成されている。
そして、表示領域側に配置され、データ線６５又は引回し配線６６から延設されたドライバ接続配線６７の端部には、液晶駆動回路等を内蔵した駆動用半導体素子（駆動用ＩＣ）９１が実装されている。さらに、表示領域側とは反対側に配置されたドライバ接続配線６７のうちの一方の端部にも、駆動用半導体素子（駆動用ＩＣ）９１が実装されているとともに、他方の端部には、フレキシブル基板９３が実装されている。
【００２１】
（２）素子基板
（２）−１ 基本構成
また、図２（ａ）〜（ｂ）に示すように、素子基板６０は、基本的に、透明なガラス基板等からなる第１の基体６１と、データ線６５と、所定構造の二端子型非線型素子６９と、層間絶縁膜６８と、画素電極６３と、から構成されている。また、画素電極６３が形成された層間絶縁膜６８上には、ポリイミド樹脂等からなる第１の配向膜７５が形成されている。さらに、第１の基体６１の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。
ここで、素子基板６０上のデータ線６５は、複数の配線が並列したストライプ状に構成されている。また、ドライバ９１等が実装領域側の辺に対して垂直方向に延びる辺側には、導電性粒子を含むシール材２３を介してカラーフィルタ基板３０上の走査電極３３と電気的に接続される引回し配線６６が設けられている。
また、画素電極６３は、それぞれのデータ線６５の間に、マトリクス状に配置されるとともに、データ線６５と画素電極６３とは、二端子型非線型素子６９を介して電気的に接続されている。
【００２２】
また、データ線６５と、画素電極６３との間には、それらの間の電気絶縁性を確保するための層間絶縁膜６８を備えている。すなわち、本実施形態にかかる電気光学装置の製造方法によって製造される液晶表示装置は、データ線６５と、画素電極６３との間に、層間絶縁膜６８が形成されるとともに、データ線６５と画素電極６３とが層間絶縁膜６８に設けられたコンタクトホール６８ａを介して接続された、いわゆるオーバーレイヤー構造の液晶表示装置である。
したがって、配線設計が高精細となって、データ線６５のピッチ間隔が狭くなっている場合であっても、データ線６５と、画素電極６３との間の電気絶縁性を確保して、クロストークの問題が生じることを確実に防止することができる。また、データ線６５と画素電極６３とを平面的に重ねて配置することができるために、データ線６５のピッチ間隔が狭くなっている場合であっても、画素面積を広く確保することができる。
【００２３】
（２）−２ 二端子型非線型素子
また、図３（ａ）〜（ｂ）に示すように、データ線６５と画素電極６３とは、二端子型非線形素子６９を介して電気的に接続されている。かかる二端子型非線形素子としてはＴＦＤ素子６９が典型的である。また、ＴＦＤ素子６９は、一般的に、タンタル（Ｔａ）合金からなる素子第１電極７１、酸化タンタル（Ｔａ2Ｏ5）からなる絶縁膜７２、及びクロム（Ｃｒ）からなる素子第２電極７３、７４が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第１電極７１及び素子第２電極７３、７４の両端子間に印加されると導通状態となるアクティブ素子である。
【００２４】
また、二個のＴＦＤ素子６９ａ、６９ｂは、データ線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子６９ａ及び第２のＴＦＤ素子６９ｂから構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶表示装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子６９ａ、６９ｂを逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
【００２５】
（２）−３ 画素電極
また、二個のＴＦＤ素子６９の一方には、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）、アルミニウム等の導電材料からなる画素電極６３が電気的に接続されている。
すなわち、図２（ｂ）に示すように、画素電極６３に反射機能を持たせない場合には、光の透過率を低下させることがないように、透明導電材料からなる画素電極６３として構成することができる。かかる透明導電材料としては、ＩＴＯ（インジウムスズ酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等を使用することができる。一方、図４に示すように、画素電極６３を、光反射膜８０を兼ねた反射機能を有する反射画素電極として構成する場合には、アルミニウム（Ａｌ）や銀（Ａｇ）からなる画素電極６３として構成することができる。
このように、ＴＦＤ素子６９を備えた素子基板６０の場合、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線型素子としてのＴＦＤ素子６９と、画素電極６３とは、ＴＦＤ素子６９におけるクロム層からなる素子第２電極７４を介して、電気的に接続されることとなる。
【００２６】
（２）−４ ドライバ接続配線
一方、素子基板６０は、図２（ｂ）に示すように、基板張出部６０Ｔにドライバ接続配線６７を備えており、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電材料層１７が順次積層されて構成されている。すなわち、上述のような構成のＴＦＤ素子６９及び画素電極６３を備えた素子基板６３を製造する際に、製造工程の簡略化の観点から、ＴＦＤ素子６９及び画素電極６３と、一部の電気配線６５等と、を同時工程で形成する場合がある。かかる場合において、タンタル層１１やクロム層１５、導電材料層１７等、それぞれの層のみでは膜厚が薄く、抵抗値が高くなってしまうために、複数の層を重ねて形成する。特に、対向するカラーフィルタ基板３０よりも張り出している基板張出部６０Ｔに形成されるドライバ接続配線６７においては、セル領域内に比べて、配線の厚さの影響が少ないために、すべての層を重ねて形成する。
したがって、上述したＴＦＤ素子６９と、ドライバ接続配線６７とを同時形成した場合、図２（ｂ）に示すように、ドライバ接続配線６７は、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電材料層１７が順次積層された構成となる。
【００２７】
また、ドライバ接続配線６７は、基板張出部６０Ｔに搭載された駆動用半導体素子９１に電気接続されている。
ここで、後述するように、検査用パターンにおける第１の導電層と、第２の導電層との間で測定される接触抵抗をもとに、当該駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることが好ましい。
この理由は、駆動用半導体素子の入力側グランド間抵抗が１００Ω／ｍ2を超えると、駆動用半導体素子の書き込み速度が著しく遅延するためである。よって、駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値、より好ましくは、２０Ω／ｍ2以下の値とすることにより、書き込み速度の遅延を有効に防止することができ、画像表示に関する不良率が少ない電気光学装置用基板あるいはそれを用いた電気光学装置を効率的に提供することができる。
なお、検査用パターンにおいて測定される接触抵抗と、駆動用半導体素子の入力側グランド間抵抗とは、所定の相関関係があることが判明しており、駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下にするには、検査用パターンにおいて測定される接触抵抗を５×１０4Ω／ｍ2以下の値とすることが好ましく、より好ましくは、１×１０4Ω／ｍ2以下の値とすることであり、さらに好ましくは、１×１０3Ω／ｍ2以下の値とすることである。
【００２８】
（３）カラーフィルタ基板
また、図１に示すように、素子基板６０と対向するカラーフィルタ基板３０は、一例として、透明なガラス基板等からなる第２の基体３１と、遮光膜３９と、着色層３７と、表面保護層４１と、走査電極３３と、から構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための第２の配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
また、カラーフィルタ基板３０に形成された遮光膜３９は、隣接する画素間において色材が混色することを防止して、コントラストに優れた画像表示を得るための膜である。このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を重ね合わせることにより、遮光膜を形成することもできる。
【００２９】
また、着色層３７は、通常、透明樹脂中に顔料や染料等の着色材を分散させて所定の色調を呈するものとされている。着色層３７の色調の一例としては原色系フィルタとしてＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の組合せからなるものがあるが、これに限定されるものではなく、Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）等の補色系や、その他の種々の色調で形成することができる。
また、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
【００３０】
また、着色層３７や遮光膜３９上には、基板表面の平坦化を図るとともに、遮光膜３９等の導電性の材料からなる部材と、走査電極３３との電気絶縁性を図るために、アクリル樹脂やエポキシ樹脂などの光硬化性又は熱硬化性の樹脂材料からなる表面保護層４１が形成されている。
また、表面保護層４１の上には、ＩＴＯ（インジウムスズ酸化物）等の透明導電体からなる走査電極３３が形成されている。かかる走査電極３３は、複数の透明電極が並列したストライプ状に構成されている。そして、この走査電極３３の上には、ポリイミド樹脂等からなる第２の配向膜４５が形成されている。
【００３１】
２．製造方法
（１）素子基板の製造工程
（１）−１ タンタル層の形成
オーバーレイヤー構造の素子基板６０を製造するにあたり、まず、図５（ａ）に示すように、ガラス基板等の基体６１上に、素子第１電極７１として、所定形状にパターニングされたタンタル層７１を形成する。
かかるタンタル層７１の形成方法は特に制限されるものではないが、例えば、蒸着法やスパッタリング法、あるいはラミネート法を用いて全面的にタンタル層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより形成することができる。
また、かかるタンタル層７１は、ＴＦＤ素子６９を構成する素子第１電極７１としてのタンタル層としてのみならず、データ線６５やドライバ接続配線６７の一部としてのタンタル層１１としても使用することができる。さらに、製造工程の簡略化の観点から、ＴＦＤ素子６９を構成するタンタル層７１と、ドライバ接続配線６７の一部としてのタンタル層１１等とを同時工程で形成することが好ましい。
なお、かかるタンタル層の厚さを、通常１８０ｎｍ程度にすることが好ましい。
【００３２】
（１）−２ 酸化タンタル層の形成
次いで、図５（ｂ）に示すように、所定形状にパターニングされたタンタル層７１の表面を陽極酸化法によって酸化することにより、絶縁膜としての酸化タンタル層７２を形成する。
より具体的には、酸化タンタル層７２は、タンタル層７１が形成されたガラス基板６１をクエン酸溶液等の電解液中に浸漬した後、かかる電解液と、タンタル層７１との間に所定電圧を印加して、タンタル層７１の表面を酸化させて形成することができる。
また、このとき、同一基板上に形成されたドライバ接続配線６７の一部としてのタンタル層１１上にも、酸化タンタル層１３が形成されることとなる。
なお、かかる酸化タンタル層７２の厚さを、通常２０ｎｍ程度にすることが好ましい。
【００３３】
（１）−３ クロム層の形成
次いで、図５（ｃ）に示すように、表面にタンタル層７１及び酸化タンタル層７２が形成された基板上に、蒸着法やスパッタリング法を用いて全面的にクロム層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、酸化タンタル層７２の少なくとも一部と重なるように、素子第２電極として、所定形状にパターニングされたクロム層７４を形成する。
かかるクロム層は、ＴＦＤ素子６９を構成する素子第２電極７３、７４としてのクロム層のみならず、データ線６５やドライバ接続配線６７の一部としてのクロム層１５として使用することができる。また、タンタル層や酸化タンタル層と同様に、製造工程の簡略化の観点から、ＴＦＤ素子６９を構成するクロム層と、ドライバ接続配線６７の一部としてのクロム層１５等とを同時工程で形成することが好ましい。
なお、かかるクロム層１５の厚さを、通常３００ｎｍ程度にすることが好ましい。
【００３４】
（１）−４ 熱処理
次いで、図５（ｄ）に示すように、タンタル層７１、酸化タンタル層７２、及びクロム層７４が形成された基板に対して、不活性ガス１８中で熱処理を実施することが好ましい。この理由は、ＴＦＤ素子６９を構成する素子第２電極としてのクロム層７４と、当該クロム層７４と電気的に接続される導電材料からなる画素電極６３との接触抵抗を上昇させることなく、ＴＦＤ素子６９の特性を向上させるためである。
より詳細には、製造する素子基板６０が、層間絶縁膜を備えておらず、データ線６５と画素電極６３とが同一平面状に形成される構成の素子基板６０である場合には、画素電極６３の形成工程後であっても、かかる熱処理工程を実施することが可能である。しかし、本実施形態において製造する液晶表示装置は、データ線６５と、画素電極６３との間に層間絶縁膜６８を備える、いわゆるオーバーレイヤー構造の液晶表示装置であるために、後述する導電材料からなる画素電極６３を形成した後に、かかる熱処理を実施した場合には、既に層間絶縁膜６８も形成されており、当該層間絶縁膜６８が熱に耐えることができずに、絶縁不良等の原因となってしまう。そのため、クロム層の形成工程後、層間絶縁膜６８の形成工程前に、かかる熱処理を実施する必要がある。ところが、酸素等の活性ガスを含む環境下でかかる熱処理を実施すると、クロム層の表面が酸化され、酸化クロム（ＣｒＯx）層が形成され、クロム層からなる素子第２電極７４と、導電材料からなる画素電極６３との間の接触抵抗が上昇してしまう。
したがって、かかる熱処理工程を不活性ガス１８中で実施することにより、クロム層７４の表面に酸化膜が形成されることを有効に防止することができ、クロムからなるＴＦＤ素子６９における素子第２電極７４と、導電材料からなる画素電極６３と、の間の接触抵抗が上昇することを防ぐことができる。
なお、好適な不活性ガス１８として、窒素ガス、アルゴンガス、又はフッ素含有炭化水素ガス等を使用することができる。
【００３５】
また、かかる熱処理を不活性ガス１８中で実施することにより、ドライバ接続配線６７においても、かかる接触抵抗の上昇がなくなるために、配線抵抗を低くすることができる。
すなわち、図７（ａ）に示すように、クロム層１５上に酸化クロム層１６が形成されている場合には、導電材料層１７と、クロム層１５との間の接触抵抗が高いために、電流は、高抵抗ではあるが、導電材料層１７を主として流れることとなる。一方、図７（ｂ）に示すように、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電材料層１７が順次積層されたドライバ接続配線６７上にドライバを実装した場合に、電流は、低抵抗のクロム層１５を主として流れることになる。したがって、クロム層１５と、導電材料層１７との間に酸化クロム層１６が存在しなければ、ドライバ配線抵抗を低下させることができる。
【００３６】
なお、かかる熱処理工程の条件に関し、素子の特性を十分に合わせこむことができるとともに、クロム層１５と、導電材料層１７との間の接触抵抗が上昇することを有効に防止できることから、熱処理の温度を２００〜２８０℃の範囲内の値とするとともに、熱処理の時間を５〜２５分の範囲内で実施することが好ましい。
【００３７】
（１）−５ 層間絶縁膜の形成
次いで、図６（ａ）に示すように、クロム層７４が形成された基板上に、スリットコータやスピンコータ等を用いて透明絶縁材料を塗布した後、フォトリソグラフィ法等を用いて、少なくとも表示領域に相当する領域に層間絶縁膜６８を形成する。すなわち、表示領域内においては、データ線６５のピッチ間隔が狭い場合であっても、データ線６５と、画素電極６３との間の電気絶縁性を高めることができる一方、表示領域外においては、そのような電気絶縁性の問題が少ないために形成する必要がない。
このとき、ＴＦＤ素子６９における素子第２電極７３としてのクロム層と平面的に重なる位置に、当該クロム層と、導電材料からなる画素電極６３とを電気的に接続するためのコンタクトホール６８ａを形成する。
かかる層間絶縁膜６８を形成するための透明絶縁材料としては、アクリル樹脂やエポキシ樹脂等の光硬化性樹脂や、熱硬化性樹脂を使用することができる。
なお、かかる層間絶縁膜６８の厚さを、通常２，５００ｎｍ程度に形成することが好ましい。
【００３８】
（１）−６ 導電材料層の形成
次いで、図６（ｂ）に示すように、層間絶縁膜６８が形成された基板上に、スパッタリング法等を用いて全面的に導電材料層を形成した後、フォトリソグラフィ法やエッチング法を用いてパターニングすることにより、所定形状の画素電極６３を形成する。なお、かかる導電材料としては、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）、アルミニウム（Ａｌ）、銀（Ａｇ）等を使用することができる。
また、かかる導電材料層は、表示領域内においては、層間絶縁膜６８におけるコンタクトホール６８ａを介して、クロムからなる素子第２電極７４と電気的に接続される画素電極６３となる。また、表示領域外においては層間絶縁膜６８が存在しないために、クロム層１５上に積層されて、ドライバ接続配線６７の一部となる。そして、タンタル層１１やクロム層１５等と同様に、製造工程の簡略化の観点から、それらを同時工程で形成することが好ましい。
ここで、ドライバ接続配線６７において、熱処理工程を不活性ガス１８、例えば、アルゴンガス、窒素ガス、フッ素含有炭化水素ガス等の中で実施した場合には、クロム層１５と、導電材料層１７との間に酸化膜が実質的に存在しないために、接触抵抗の上昇が抑制される。
なお、かかる導電材料層１７の厚さに関し、画素電極６３と同時形成する場合には、通常５０ｎｍ程度に形成することが好ましい。
【００３９】
（１）−７ 検査用パターンの形成
また、上述したクロム層、層間絶縁膜、及び導電材料層を形成する際に、図８（ａ）〜（ｃ）に示すように、検査用パターン９０の一部として、素子第２電極７４と同一のクロム層からなる第１の導電層９７、コンタクトホールを有する層間絶縁膜９８、及び画素電極６３と同一の導電材料からなる第２の導電層９９を同時に形成することにより、基板上の一部に、検査用パターン９０を形成する。
かかる検査用パターン９０は、後述するように、接触信頼性をより向上させることができることから、図１０に示すように、基板上において、複数箇所に形成することが好ましい。
なお、検査用パターンの詳細については、第２実施形態で説明する。
【００４０】
（１）−８ 接触抵抗の測定
次いで、図９に示すように、基板上の一部に形成した検査用パターンにおける第１の導電層９７と、第２の導電層９９との間の接触抵抗を測定する。すなわち、かかる接触抵抗の値を測定することにより、表示領域内におけるＴＦＤ素子６９と、画素電極６３との間の接触抵抗を検証するためである。
より具体的には、図９に示すような検査用パターン９０を形成した場合には、クロム層からなる独立した二つの第１の導電層９７にそれぞれプローブ９５を接触させることにより、第１の導電層９７と第２の導電層９９との接続箇所を二箇所含む場合の接触抵抗の値を測定することができる。
そして、第２実施形態で詳細に説明するように、接触抵抗の値が所定値以下であることを検証することになる。
【００４１】
（１）−９ 配向膜の形成
次いで、図６（ｃ）に示すように、画素電極６３が形成された基板６１上に、ポリイミド樹脂等からなる第１の配向膜７５を配置する。すなわち、以上のようにして、基本的な素子基板を製造することができる。
【００４２】
（２）カラーフィルタ基板の製造工程
カラーフィルタ基板は、図１１（ａ）に示すように、ソーダライムガラス、ホウ珪酸ガラス、無アルカリガラス等からなる第２の基体３１上に、それぞれの画素領域に対応する複数の開口部３９ａを備えた遮光膜３９を形成して構成される。
このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。ただし、膜厚が薄い場合であっても遮光性を確保することができるとともに、遮光膜３９による段差を小さくすることができることから、クロム等の金属膜を遮光膜として使用することが好ましい。
かかる金属膜を用いて遮光膜３９を形成する場合には、例えば、クロム（Ｃｒ）等の金属材料を蒸着法等により第１の基体３１上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
【００４３】
次いで、図１１（ｂ）に示すように、遮光膜３９が形成された基板上に、着色層３７を形成する。
かかる着色層３７は、例えば、顔料や染料等の着色材を分散させた透明樹脂等からなる感光性樹脂を、遮光膜３９が形成された基板３１上に、スピンコータやスリットコータを用いて塗布し、これにパターン露光、現像処理を順次施すことによって形成することができる。そして、色毎に上記工程を繰り返すことにより、複数色の着色層３７ｒ、３７ｇ、３７ｂを配列形成する。
なお、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
【００４４】
次いで、図１１（ｃ）に示すように、基板３１上に全面的に光硬化性又は熱硬化性の樹脂材料を塗布するとともに、フォトリソグラフィ法を用いてパターニングを施し、少なくとも表示領域に相当する領域に表面保護層４１を形成する。すなわち、基板表面を平坦化することにより、当該表面保護層上に形成される第１の電極３３を平坦化したり、セルギャップの均一化を図ったりできるために、表示ムラの発生を低減することができるためである。
かかる樹脂材料としては、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂などで構成することができる。これらの樹脂は流動性を有する未硬化状態で基板上に塗布され、乾燥、光硬化、熱硬化などの適宜の手段で硬化される。塗布方法としては、スピンコータやスリットコータなどを用いて塗布することができる。
【００４５】
次いで、図１１（ｄ）に示すように、表面保護層４１上に全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電体材料からなる透明導電層を、一例として、スパッタリング法により形成するとともに、フォトリソグラフィ法を用いてパターニングを施し、第１の電極３３を形成する。次いで、図１１（ｅ）に示すように、当該第１の電極３３を形成した基板上に、ポリイミド樹脂等からなる配向膜を形成する。
【００４６】
（３）貼り合わせ工程
次いで、図示しないものの、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
その後、セル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
【００４７】
（４）後工程
次いで、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置したり、ドライバを実装したりすることにより、液晶表示装置を基本的に構成することができる。
【００４８】
[第２実施形態]
第２実施形態は、電気光学装置用基板上に形成された、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極との間の接触抵抗の検査方法である。そして、電気光学装置用基板上に、ニ端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して第１の導電層と電気的に接続された、画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成するとともに、当該検査用パターンにおける第１の導電層と、第２の導電層と、の間の接触抵抗を測定することにより、二端子型非線形素子と画素電極との間の接触抵抗を検証することを特徴とする。
以下、第１実施形態と異なる点を中心に、第２実施形態の内容を説明する。
【００４９】
１．検査対象
接触抵抗の検査方法の対象については、第１実施形態で説明したオーバーレイヤー構造を備えた電気光学装置と同様の内容とすることができる。よって、ここでの再度の説明は省略する。
【００５０】
２．検査方法
（１）検査用パターン
図８（ａ）〜（ｃ）に示すように、検査用パターン９０の一部としての、クロム層からなる第１の導電層９７、層間絶縁膜９８、及び導電材料からなる第２の導電層９９を、ＴＦＤ素子６９及び画素電極６３と同時に形成することにより、基板上の一部に検査用パターン９０を形成することができる。
すなわち、表示領域内に形成されたＴＦＤ素子６９及び画素電極６３の大きさでは、それらの間の接触抵抗を、プローブ等を用いて検査することが困難である。そのため、プローブ等の検査器具の大きさに合わせて検査用パターン９０を形成して、検査用パターン９０における第１の導電層９７と、第２の導電層９９との間の接触抵抗を測定することにより、ＴＦＤ素子６９と、画素電極６３との間の接触抵抗を効率的に検査することができる。
【００５１】
また、かかる検査用パターン９０は、図８（ｃ）に示すように、第１の導電層９７と第２の導電層９９との接続箇所であるコンタクトホール９８ａを複数箇所介在させてあることが好ましい。
この理由は、第１の導電層９７と、第２の導電層９９との接続箇所が一箇所である場合と比較して、より測定結果の信頼性を向上させることができるためである。より具体的には、図９に示すように、検査用パターン９０において、クロム層からなる二つの独立した第１の導電層９７にプローブ９５を接触させて検査することにより、二箇所のコンタクトホール９８ａにおける第１の導電層９７と、第２の導電層９９との接触抵抗の値を測定することができる。
【００５２】
また、かかる検査用パターン９０は、図１０に示すように、基板上において、複数形成されることが好ましい。この理由は、かかる検査用パターン９０における接触抵抗の測定を複数箇所で行うことにより、表示領域内におけるＴＦＤ素子６９と、画素電極６３との間の接触信頼性をより向上させることができるためである。
また、かかる検査用パターン９０は、図１０に示すように、基板における、後に単品仕上げする際に、分断して切り捨てられる領域に形成することが好ましい。この理由は、かかる検査用パターン９０が液晶表示装置に組み込まれた後においても基板上に残存すると、ショート等の原因になる場合があるためである。
さらに、かかる検査用パターン９０を、基板上に形成される検査用パターン群の一部として形成することが好ましい。この理由は、すべての検査用パターンを効率的に形成することができるとともに、他の部材間における抵抗値の測定を効率的に測定することができるためである。
【００５３】
（２）取り扱い
また、検査用パターン９０における第１の導電層９７と、第２の導電層９９との間の接触抵抗を測定した際に、測定される接触抵抗の値が所定値以上となった場合には、検査対象の基板を次工程に移送することを中止するように制御することが好ましい。
この理由は、検査用パターン９０における接触抵抗が所定値よりも高い場合には、表示領域におけるＴＦＤ素子６９と、画素電極６３との間の接触抵抗も高い可能性が高いためである。すなわち、不良表示の原因となる素子基板の次工程への移送を中止することによって、かかる素子基板が液晶表示装置に組み込まれることを確実に防止することができるためである。
したがって、表示不良の発生の少ない液晶表示装置の製造における歩留まりを著しく向上させることができる。また、不良品でないカラーフィルタ基板３０やドライバ９１等の部品が組み込まれた液晶表示装置全体として、廃棄等する必要がなくなるために、液晶表示装置の製造効率を有効に向上させることもできる。
なお、かかる検査用パターン９０における接触抵抗の値を測定することにより、上述したドライバ接続配線６７における配線抵抗についても検証することができる。
【産業上の利用可能性】
【００５４】
本発明の電気光学装置の製造方法及びそれに用いられる接触抵抗の検査方法によれば、所定の検査用パターンを形成することにより、オーバーレイヤー構造の電気光学装置における画素電極と、二端子型非線型素子との間の接触抵抗を精度良くかつ効率的に検証することができるようになった。
したがって表示不良の発生の少ない電気光学装置の製造における歩留まりを著しく向上させることができ、液晶表示装置等の電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置（ＦＥＤ:Field Emission DisplayやＳＣＥＥＤ：Surface-Conduction Electron-Emitter Display）などに適用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の電気光学装置の製造方法により製造することができる電気光学装置の一例としての液晶表示装置を示す概略断面図である。
【図２】（ａ）〜（ｂ）は、それぞれ電気配線構造を備えた素子基板を示す平面図及び断面図である。
【図３】（ａ）〜（ｂ）は、それぞれ電気配線構造の一例としてのＴＦＤ素子と画素電極との接続構造を説明するために供する平面図及び断面図である。
【図４】電気配線構造の一例としてのドライバ接続配線を説明するために供する図である。
【図５】（ａ）〜（ｄ）は、本発明の電気光学装置の製造方法にかかる素子基板の製造工程を説明するために供する図である（その１）。
【図６】（ａ）〜（ｃ）は、本発明の電気光学装置の製造方法にかかる素子基板の製造工程を説明するために供する図である（その２）。
【図７】接触抵抗と配線抵抗との関係を説明するために供する図である。
【図８】（ａ）〜（ｃ）は、検査用パターンの形成工程を示す図である。
【図９】プローブを用いた検査用パターンの接触抵抗の測定を説明するために供する図である。
【図１０】検査用パターンの配置について説明するために供する図である。
【図１１】（ａ）〜（ｅ）は、カラーフィルタ基板の製造工程を説明するために供する図である。
【図１２】従来のオーバーレイヤー構造の電気光学装置を説明するために供する図である。
【符号の説明】
【００５６】
１１：タンタル層、１３：酸化タンタル層、１５：クロム層、１６：酸化クロム層、１７：導電材料層、１８：不活性ガス、３０：カラーフィルタ基板、６０：素子基板、６３：画素電極、６５：データ線、６７：ドライバ接続配線、６８：層間絶縁膜、６８ａ：コンタクトホール、６９：二端子型非線型素子（ＴＦＤ素子）、７１：素子第１電極、７２：絶縁膜、７３・７４：素子第２電極、７５：配向膜、８０：反射画素電極、９０：検査用パターン、９１：半導体素子、９３：フレキシブル回路基板、９５：プローブ、９７：第１の導電層、９８：層間絶縁膜、９８ａ：コンタクトホール、９９：第２の導電層
【特許請求の範囲】
【請求項１】
基板上に、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、前記クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極と、を備えた電気光学装置の製造方法において、
前記基板上に、前記二端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して前記第１の導電層と電気的に接続された、前記画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成する工程と、
当該検査用パターンにおける前記第１の導電層と、前記第２の導電層と、の間の接触抵抗を測定し、前記二端子型非線形素子と画素電極との間の接触抵抗を検証する工程と、
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
前記第１の導電層を形成した後に、不活性ガス中で熱処理を行なう工程を含むことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第１の導電層と、第２の導電層と、の接続箇所を複数箇所介在させて、接触抵抗を測定することを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記検査用パターンを複数箇所形成することを特徴とする請求項１〜３のいずれか一項に記載の電気光学装置の製造方法。
【請求項５】
前記検査用パターンを、基板上における、単品加工した際に除去される領域に形成することを特徴とする請求項１〜４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記検査用パターンは、前記基板上に形成された検査用パターン群の一部として形成することを特徴とする請求項１〜５のいずれか一項に記載の電気光学装置の製造方法。
【請求項７】
測定された前記接触抵抗の値が所定値を超える場合には、前記基板を次工程に移送することを中止することを特徴とする請求項１〜６のいずれか一項に記載の電気光学装置の製造方法。
【請求項８】
前記接触抵抗の測定を、プローブを用いて実施することを特徴とする請求項１〜７のいずれか一項に記載の電気光学装置の製造方法。
【請求項９】
電気光学装置用基板上に形成された、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、前記クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極との間の接触抵抗の検査方法において、
前記電気光学装置用基板上に、前記ニ端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して前記第１の導電層と電気的に接続された、前記画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成するとともに、
当該検査用パターンにおける前記第１の導電層と、前記第２の導電層と、の間の接触抵抗を測定することにより、前記二端子型非線形素子と画素電極との間の接触抵抗を検証することを特徴とする接触抵抗の検査方法。
【請求項１０】
前記電気光学装置用基板上に駆動用半導体素子が搭載されており、前記第１の導電層と、前記第２の導電層と、の間の接触抵抗をもとに、当該駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることを特徴とする請求項９に記載の接触抵抗の検査方法。
【請求項１】
基板上に、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、前記クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極と、を備えた電気光学装置の製造方法において、
前記基板上に、前記二端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して前記第１の導電層と電気的に接続された、前記画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成する工程と、
当該検査用パターンにおける前記第１の導電層と、前記第２の導電層と、の間の接触抵抗を測定し、前記二端子型非線形素子と画素電極との間の接触抵抗を検証する工程と、
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
前記第１の導電層を形成した後に、不活性ガス中で熱処理を行なう工程を含むことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第１の導電層と、第２の導電層と、の接続箇所を複数箇所介在させて、接触抵抗を測定することを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記検査用パターンを複数箇所形成することを特徴とする請求項１〜３のいずれか一項に記載の電気光学装置の製造方法。
【請求項５】
前記検査用パターンを、基板上における、単品加工した際に除去される領域に形成することを特徴とする請求項１〜４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記検査用パターンは、前記基板上に形成された検査用パターン群の一部として形成することを特徴とする請求項１〜５のいずれか一項に記載の電気光学装置の製造方法。
【請求項７】
測定された前記接触抵抗の値が所定値を超える場合には、前記基板を次工程に移送することを中止することを特徴とする請求項１〜６のいずれか一項に記載の電気光学装置の製造方法。
【請求項８】
前記接触抵抗の測定を、プローブを用いて実施することを特徴とする請求項１〜７のいずれか一項に記載の電気光学装置の製造方法。
【請求項９】
電気光学装置用基板上に形成された、タンタル層、酸化タンタル層、及びクロム層からなる二端子型非線形素子と、前記クロム層に対して、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続された導電材料からなる画素電極との間の接触抵抗の検査方法において、
前記電気光学装置用基板上に、前記ニ端子型非線型素子と同一のクロム層からなる第１の導電層と、コンタクトホールを有する層間絶縁膜と、当該コンタクトホールを介して前記第１の導電層と電気的に接続された、前記画素電極と同一の導電材料からなる第２の導電層と、を順次に積層して、検査用パターンを形成するとともに、
当該検査用パターンにおける前記第１の導電層と、前記第２の導電層と、の間の接触抵抗を測定することにより、前記二端子型非線形素子と画素電極との間の接触抵抗を検証することを特徴とする接触抵抗の検査方法。
【請求項１０】
前記電気光学装置用基板上に駆動用半導体素子が搭載されており、前記第１の導電層と、前記第２の導電層と、の間の接触抵抗をもとに、当該駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることを特徴とする請求項９に記載の接触抵抗の検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−７８８１９（Ｐ２００６−７８８１９Ａ）
【公開日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願番号】特願２００４−２６３３６１（Ｐ２００４−２６３３６１）
【出願日】平成１６年９月１０日（２００４．９．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願日】平成１６年９月１０日（２００４．９．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]