電気光学装置及び電子機器
【課題】液晶装置等の電気光学装置において、画素内のTFTにおける光リーク電流の発生をより有効に且つより簡易な構成により低減する。
【解決手段】TFT30において、ゲート電極3aの第1延設部分3a1は、第1絶縁膜31の表面における第2の接合領域1cの直上に位置する上面部分から連続的に、第2の接合領域1cの脇に位置する側面部分を少なくとも覆うように形成されると共に、ゲート電極3aの第2延設部分3a2は、半導体層1aに対して少なくとも第2の接合領域1cに沿って開口された溝801と重なるように配置されると共に溝801内に形成された溝内部分812を有する。
【解決手段】TFT30において、ゲート電極3aの第1延設部分3a1は、第1絶縁膜31の表面における第2の接合領域1cの直上に位置する上面部分から連続的に、第2の接合領域1cの脇に位置する側面部分を少なくとも覆うように形成されると共に、ゲート電極3aの第2延設部分3a2は、半導体層1aに対して少なくとも第2の接合領域1cに沿って開口された溝801と重なるように配置されると共に溝801内に形成された溝内部分812を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【0002】
この種の電気光学装置では、基板上にデータ線及び走査線が互いに交差して配線され、両配線の交差に対応して画素電極がマトリクス状に設けられると共に、画素電極は画素毎にスイッチング制御される。各画素には、画素電極をスイッチング制御する画素スイッチング素子として、例えばLDD(Lightly Doped Drain)構造を有する薄膜トランジスタ(TFT:Thin Film Transistor)が設けられる。
【0003】
他方で、この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内のTFTがリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。
【0004】
このような遮光手段或いは遮光膜について、例えば特許文献1又は2では、平面的に見て、トランジスタの半導体層の幅よりも、ゲート電極の幅を広くすることによってチャネル領域を遮光する技術が開示されている。また、特許文献3から7によれば、半導体層の両脇にコンタクトホール、或いは単に半導体層の遮光のためのダミーコンタクトホールが開孔され、このコンタクトホール或いはダミーコンタクトホール内に成膜された遮光膜によって、半導体層の側面側から進行してくる光を遮光する。このような遮光膜は例えばゲート電極と同一の導電膜によりこれと一体的に形成されるか、或いは特許文献8によれば、ゲート電極とは別層に設けられる。
【0005】
【特許文献1】特許3731447号
【特許文献2】特開2004−4722号公報
【特許文献3】特開2005−45017号公報
【特許文献4】特許3307144号
【特許文献5】特開2000−356787号公報
【特許文献6】特開2004−170656号公報
【特許文献7】特開2006−171136号公報
【特許文献8】特開2003−307725号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ここに、画素スイッチング素子としてLDD構造を有するTFTが設けられる場合、TFTの半導体層において、特に画素電極と電気的に接続される側のLDD領域は、データ線と電気的に接続される側のLDD領域と比較して、相対的に光リーク電流が発生し易い傾向がある。上述した特許文献1から7は、このようなLDD領域に対する遮光について開示するものではなく、画素電極と電気的に接続される側のLDD領域に光が入射してしまうことにより、TFTにおける光リーク電流が発生してしまうおそれがある。このようなTFTにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。また、特許文献8の遮光構造によれば、各画素において遮光膜の配置面積が大きいうえに、遮光膜を含めた各種膜を多数層に積層させる複雑な構成を有しており、その製造プロセスもより煩雑となるおそれがあるという技術的問題点がある。
【0007】
本発明は上記問題点等に鑑みてなされたものであり、画素スイッチング用のTFTにおける光リーク電流をより有効に且つより簡易な構成により低減でき、高品質な画像を表示可能な電気光学装置、及びこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【0008】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上で互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、前記データ線及び前記走査線のうちいずれか一方の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層と、前記第1及び第2の接合領域のうち、少なくとも前記第2の接合領域を覆うように、且つ前記チャネル領域に重ならないように島状に設けられた第1絶縁膜と、前記チャネル領域にゲート絶縁膜を介して重なる本体部分、該本体部分から前記第1絶縁膜上に延設された第1延設部分、及び該第1延設部分から前記半導体層の脇で前記延在方向に沿って延設された第2延設部分を有するゲート電極と、前記半導体層より下層側に、前記基板上で平面的に見て前記第1絶縁膜の脇において、前記半導体層に対して少なくとも前記第2の接合領域に沿って延在する溝が形成された第2絶縁膜とを備え、前記第1延設部分は、前記第1絶縁膜の表面における前記第2の接合領域の直上に位置する上面部分から連続的に、前記第2の接合領域の脇に位置する側面部分を少なくとも覆うように形成され、前記第2延設部分は、前記溝と重なるように配置されると共に前記溝内に形成された溝内部分を有する。
【0009】
本発明の電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばITO(Indium Tin Oxide)等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【0010】
上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、並びにチャネル領域及びデータ線側ソースドレイン領域間に形成された第1の接合領域、チャネル領域及び画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層と、チャネル領域に重なるゲート電極と、半導体層及びゲート電極間に配置されたゲート絶縁膜とによって構築されている。尚、トランジスタは、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタとして構築されてもよい。更に、三つ以上のゲート電極があってもよい。
【0011】
本発明では、半導体層より上層側に第1絶縁膜が設けられる。第1絶縁膜は、第1及び第2の接合領域のうち少なくとも第2の接合領域に対して島状のパターン形状で設けられる。第1絶縁膜は、少なくとも第2の接合領域についてその表面、より具体的には、その下地に対向する側と反対側の上面部分、更には側面部分を、第2の接合領域上で覆うように形成される。
【0012】
また、半導体層におけるチャネル領域には、ゲート絶縁膜を介してゲート電極が設けられる。ゲート電極は、平面的に見てチャネル領域に重なる本体部分と、該本体部分から第1絶縁膜上に延設された第1延設部分と、該第1延設部分から半導体層の脇に、半導体層に沿って延設された第2延設部分を有する。
【0013】
第1延設部分は、チャネル領域に重なる本体部分から少なくとも第2の接合領域を覆う第1絶縁膜上にまで延設される。第1延設部分は、第1絶縁膜の表面における、半導体層に対向する側と反対側の上面部分から、半導体層の脇における側面部分を少なくとも覆うように設けられる。これにより、半導体層のうち少なくとも第2の接合領域は、その直上から側面側が連続的に第1延設部分によって覆われる。
【0014】
従って、第1及び第2の接合領域のうち少なくとも第2の接合領域に対して、それよりも上層側及び側面側から入射しようとする光を、第1部分によって遮光することが可能である。特に、既に説明したように半導体層における第2の接合領域は、光リーク電流が発生し易いとされている。従って、第2の接合領域に入射しようとする光を遮光することで、より効果的に光リーク電流の発生を防止することができる。
【0015】
また、第1延設部は、半導体層より上層側に、第1絶縁膜を介して、或いは第1絶縁膜に加えてゲート絶縁膜等の絶縁膜を介して配置される。第1絶縁膜は、ゲート絶縁膜より大きい膜厚で形成されるのが好ましい。このように構成すれば、ゲート電極の本体部分を、半導体層に対して、チャネル領域において局所的に近接するように配置すると共に、ゲート電極の第1延設部分を、第1及び第2の接合領域において、第1絶縁膜が存在する分離れた位置に配置することができる。
【0016】
仮に、第1延設部分を、第1及び第2の接合領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分又は配線部分が接合領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、接合領域でも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されているトランジスタにおける、リーク電流の発生、オンオフ閾値の変化等につながってしまう。
【0017】
しかるに本発明では特に、第1絶縁膜が設けられているため、第1延設部分と第1及び第2の接合領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。
【0018】
また、半導体層より下層側には、半導体層をそれよりも下層側から層間絶縁する第2絶縁膜が形成される。第2絶縁膜には、半導体層の脇であって且つ第1絶縁膜の脇に、半導体層に対して少なくとも第2の接合領域に沿う溝が開口される。ゲート電極の第2延設部分は、平面的に見て半導体層の脇で、第2絶縁膜に開口された溝と重なるように配置され、この溝内の壁部及び底部の少なくとも一部に形成された溝内部分を有する。
【0019】
従って、半導体層において少なくとも第2の接合領域の側面側には、その上層側から下層側にかけて連続的に溝内部分が、壁状の遮光体として設けられる。よって、半導体層における少なくとも第2の接合領域の側面側に対して、それよりも上層側又は下層側、更には同層において入射する光を、溝内部分によって遮ることができる。従って、ゲート電極における第1延設部分に加えて第2延設部分によっても、半導体層の少なくとも第2の接合領域の側面側に対して入射する光を遮ることができるため、半導体層、特に第2の接合領域に対する遮光性を強化することが可能となる。
【0020】
ここに、本発明のゲート電極の遮光構造によれば、上述したような優れた半導体層に対する遮光性能により、ゲート電極とは別途遮光膜等を設けなくとも(このような遮光膜等を設けるのはより好ましい)十分な遮光を行なうことができる。よって、例えば上述したような特許文献8に開示された構成と比較して、より遮光構造の構成を簡易なものとすることができる。その結果、製造プロセスを簡略化することができると共に、各画素の非開口領域(即ち、画像を表示するのに用いられる光が通過しない領域)の配置面積が広くなり、非開口領域を除いた開口領域が、より小さくなるのを防止することができる。従って、各画素を微細化しても、比較的高い開口率を維持することが可能となる。
【0021】
以上説明したように、本発明に係る電気光学装置によれば、トランジスタの動作不良を防止しつつ、トランジスタにおける光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、本発明の電気光学装置によれば、高品位な画像表示が可能となる。
【0022】
本発明の電気光学装置の一態様では、前記第2延設部分は、前記半導体層を挟んでその両側に配置される。
【0023】
この態様によれば、半導体層において少なくとも第2の接合領域に対して、その両側の各々に対して、第2絶縁膜には溝が開口され、且つゲート電極の第2延設部分が隣接するように配置されると共に溝内部分が設けられる。よって、半導体層において少なくとも第2の接合領域の側面側に対して入射する光に対する遮光性を、より向上させることが可能となる。従って、トランジスタの半導体層における光リーク電流をより効果的に低減することが可能となる。
【0024】
本発明の電気光学装置の他の態様では、前記走査線と、前記ゲート電極のうち少なくとも前記第2延設部分とが同一膜により一体的に形成される。
【0025】
この態様によれば、電気光学装置の製造プロセスにおいて、ゲート電極において少なくとも第2延設部分と走査線とを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。
【0026】
本発明の電気光学装置の他の態様では、前記基板上において前記第2絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備え、前記溝は、前記第2絶縁膜を貫通して前記下側遮光膜の表面に至るように形成され、前記溝内部分は、前記溝内において前記下側遮光膜と電気的に接続されるように形成される。
【0027】
この態様によれば、下側遮光膜によって、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などである、基板側から装置内に入射する戻り光からトランジスタを遮光できる。よって、トランジスタにおける光リーク電流の発生をより確実に低減できる。
【0028】
また、下側遮光膜が溝内部分と電気的に接続されることで、第2延設部分を介して走査線もまた下側遮光膜と電気的に接続される。このような下側遮光膜により走査線(第1の走査線)に対する冗長的な配線(第2の走査線)を形成するのが好ましい。このように構成すれば、走査線における電気的な抵抗をより低くすることが可能となる。
【0029】
本発明の電気光学装置の他の態様では、前記基板上で平面的に見て、前記第1絶縁膜は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、前記第1延設部分は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部と重なるように延設されている。
【0030】
この態様によれば、第1絶縁膜は、基板上で平面的に見て、第1及び第2の接合領域のうち、少なくとも第2の接合領域からこれに対応する画素電極側ソースドレイン領域の少なくとも一部には重ならないように設けられる。加えて、第1の接合領域からこれに対応するデータ線側ソースドレイン領域の少なくとも一部には重ならないように設けられることもある。
【0031】
ゲート電極における第1部分は、第1及び第2の接合領域のうち、少なくとも第2の接合領域からこれに対応する画素電極側ソースドレイン領域の少なくとも一部と重なるように、チャネル領域上から延設される。従って、第1絶縁膜の表面は、半導体層の少なくとも第2の接合領域の直上の上面部分、及びその脇から半導体層上に位置する側面部分にかけて、第1部分によって覆われる。
【0032】
ここに、この態様では、半導体層における少なくとも第2の接合領域に対して、第1絶縁膜を介して離れた位置に配置された第1延設部分は、少なくとも画素電極側ソースドレイン領域に対して、例えばゲート絶縁膜の膜厚程度まで近接するように配置される。
【0033】
データ線側ソースドレイン領域及び画素電極側ソースドレイン領域は、高濃度にドープされた導電層である。このため、上述したように、ゲート電極の第1延設部分がデータ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域に近接するように配置されたとしても、ゲート電極に生じる電界が、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に電気的な影響を与えて、トランジスタに動作不良が生じることは殆ど又は実用上全くない。
【0034】
従って、この態様では、半導体層における少なくとも第2の接合領域の側面側を、その脇、及び対応する少なくとも画素電極側ソースドレイン領域の側から、第1延設部分によって覆うことが可能となる。従って、第1延設部分によって、例えばデータ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域の側から、第1及び第2の接合領域に対して斜めに入射しようとする光をも遮光することが可能となる。よって、半導体層における第2の接合領域に対する遮光性を高めて、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。
【0035】
本発明の電気光学装置の他の態様では、前記第1絶縁膜は、前記ゲート絶縁膜よりも膜厚が大きくなるように形成される。
【0036】
この態様によれば、第1絶縁膜をゲート絶縁膜より大きい膜厚で形成することで、ゲート電極における本体部分とチャネル領域とを近接させると共にゲート電極における第1延設部分と第1又は第2の接合領域とを第1絶縁膜により、より離して形成することができる。これにより、第1又は第2の接合領域に対する第1延設部分からの電気的な影響を小さくして、トランジスタの動作不良が生じるのを防止することができる。
【0037】
本発明の電気光学装置の他の態様では、前記第2の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されている。
【0038】
この態様によれば、走査線及びデータ線を交差させることで、交差領域における遮光性能は向上する。よって、光リーク電流が発生し易いとされている第2の接合領域を、遮光性能が高い交差領域内に配置することで、より効果的に光リークの電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。
【0039】
本発明の電気光学装置の他の態様では、前記第2の接合領域は、LDD領域である。
【0040】
この態様によれば、半導体層がLDD領域(即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域)を有しており、LDD型の薄膜トランジスタとして構築される。尚、第2の接合領域に加えて、第1の接合領域もLDD領域であってよい。
【0041】
仮に、第2の接合領域として形成されたLDD領域(以下、適宜「画素電極側LDD領域」と称する)に光リーク電流が発生すると、LDD構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流(即ち、オフ電流)が増加する。
【0042】
しかるに本態様では特に、画素電極側LDD領域に入射する光を、ゲート電極によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。
【0043】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【0044】
本発明の電子機器によれば、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【0045】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【0046】
以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図8を参照して説明する。
【0047】
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに、図1は、TFTアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図2は、図1のH−H’断面図である。
【0048】
図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。TFTアレイ基板10は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる透明基板である。TFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
【0049】
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【0050】
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
【0051】
TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、サンプリング回路7、走査線駆動回路104及び外部回路接続端子102がそれぞれ形成される。
【0052】
TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置される。
【0053】
走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
【0054】
また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられる。
【0055】
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜16が形成されている。尚、本実施形態では、画素スイッチング素子はTFTのほか、各種トランジスタ或いはTFD等により構成されてもよい。
【0056】
他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。
【0057】
液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。
【0058】
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【0059】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【0060】
図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
【0061】
TFT30のゲートには走査線11(好ましくは二重配線(後に詳述))が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
【0062】
液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【0063】
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量に対して電気的に並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと電気的に並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。
【0064】
次に、上述の動作を実現する画素部の具体的な構成について、図1から図3に加えて図4から図8を参照して説明する。ここに図4は、相隣接する複数の画素部を示す平面図であって、図5は、トランジスタに着目してその構成を示す平面図である。また図6は、図4のA−A’線断面図、図7は、図4のB−B’線断面図、図8は、図5のC−C’線における断面部分の拡大図である。
【0065】
尚、図4から図8では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図4から図8では、図1又は図2を参照して説明した構成中、TFTアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極9aより上側に位置する部分の図示を省略している。
【0066】
図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。画素電極9aの縦横の境界にそれぞれ沿って、データ線6a及び走査線11が設けられている。即ち、走査線11は、X方向に沿って延びており、データ線6aは、走査線11と交差するように、Y方向に沿って延びている。なお、図4中において、画素電極9aは、任意の一画素についてその構成を概略的に図示してある。
【0067】
走査線11は、ゲート電極3aと一体的に形成された第1の走査線11aと、下側遮光膜を兼ねる第2の走査線11bとを含み、X方向に沿って二重配線されてなる。走査線11及びデータ線6aが互いに交差する個所の各々には画素スイッチング用のTFT30が設けられている。このように、第1及び第2の走査線11a及び11bが二重配線されるため、走査線11の電気的な抵抗を全体的に低くすることが可能となる。また、第1及び第2の走査線11a及び11bの一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、液晶装置の信頼性を向上させることができる。
【0068】
走査線11、データ線6a、蓄積容量70、TFT30及び中継層93等は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域99a(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域99b内に配置されている。即ち、これらの走査線11、データ線6a、蓄積容量70、TFT30及び中継層93等は、表示の妨げとならないように、各画素の開口領域99aではなく、非開口領域99b内に配置されている。
【0069】
非開口領域99bは、例えば、TFTアレイ基板10側のデータ線6aや走査線11、或いは蓄積容量70を構成する導電膜の少なくとも一部が遮光性を有する材料により形成され、このような遮光膜により各画素に入射される光を遮光可能な領域として、TFTアレイ基板10側において規定される。より具体的には、非開口領域99bは、Y方向に沿う第1領域99ba及びX方向に沿う第2領域99bbを含む。また、好ましくは、図2を参照して説明したように、対向基板20側において形成された遮光膜23によっても、TFTアレイ基板10側の遮光膜と共に非開口領域99bが規定される。
【0070】
以下では、図6から図8に示されている画素部の構成要素を、下層側から順に説明する。
【0071】
図6において、第2の走査線11bは、TFTアレイ基板10上に配置され、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。また第2の走査線11bは、上述したように、図4又は図5中、第1の走査線11aと共にX方向に沿って、画像表示領域10aにストライプ状に形成される。また、第2の走査線11bは、図4又は図5に示すように、TFT30のチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに対向する領域を含むように、好ましくは形成される。このような第2の走査線11bによれば、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちTFT30に進行する光を遮光することができる。
【0072】
図6又は図7において、本発明に係る「第2絶縁膜」の一例である下地絶縁膜12は、例えばシリコン酸化膜等からなる。下地絶縁膜12は、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
【0073】
図4から図6において、TFT30は、半導体層1a及びゲート電極3aを含んで構成されている。
【0074】
半導体層1aは、例えばポリシリコンからなり、図4又は図5中Y方向に沿ったチャネル長を有するチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、データ線側LDD領域1bは、本発明の「第1の接合領域」の一例であり、画素電極側LDD領域1cは、本発明の「第2の接合領域」の一例である。
【0075】
データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、図4又は図5に示すようにY方向に沿ってほぼミラー対称に形成されている。即ち、データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【0076】
本実施形態では、図4から図6によく示されるように、半導体層1aにおける2種のLDD領域1b及び1cのうち、少なくとも画素電極側LDD領域1cに対して第1絶縁膜31が設けられる。図6又は図8に示すように、第1絶縁膜31は、画素電極側LDD領域1cに対して、その表面、より具体的には下地絶縁膜12と対向する側と反対側の上面部分を覆うと共に、上面部分と連続的に少なくとも半導体層1aの脇において側面部分をも覆うように、それよりも上層側に形成される。また、第1絶縁膜31は平面的に見て、半導体層1aのチャネル領域1a'とは重ならないような島状のパターン形状で形成される。好ましくは、第1絶縁膜31は、データ線側LDD領域1bに対しても、画素電極側LDD領域1c側と同様に設けられる。第1絶縁膜31は、例えば二酸化ケイ素(SiO2)から構成される。
【0077】
図6又は図8において、第1の走査線11aは、半導体層1aよりも上層側に、例えばシリコン酸化膜等からなる絶縁膜202を介して配置される。第1の走査線11aは、例えば導電性ポリシリコンからなり、図4又は図5に示すように、第2の走査線11bと共にX方向に延在するように形成される。第1の走査線11aには、好ましくはその一部として遮光性を有するゲート電極3aが形成されている。
【0078】
ゲート電極3aは、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極3aの材料に若干なりとも遮光能力(即ち、光反射能力又は光吸収能力)が備わっていれば、後述するような独自の形状及び配置を有する限りにおいて、データ線側LDD領域1b及び画素電極側LDD領域1cに対して入射しようとする光を遮光する機能は相応に得られる。
【0079】
図4から図6において、ゲート電極3aは、チャネル領域1a’に重なるゲート電極本体部分3a0と、ゲート電極本体部分3a0から第1絶縁膜31上に延設された第1延設部分3a1と、第1延設部分3a1から半導体層1aの脇にY方向に沿って延設された第2延設部分3a2とを有する。尚、好ましくは、図4や図5に示すようにゲート電極3aが第1の走査線11aと一体的に形成される構成に限られず、ゲート電極3aの少なくとも第2延設部分3a2が第1の走査線11aと一体的に形成されるようにしてもよい。このように構成すれば、液晶装置の製造プロセスにおいて、ゲート電極3aにおいて少なくとも第2延設部分3a2と第1の走査線11aとを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。更には、ゲート電極3a自体が第1の走査線11aとは個別に異なる導電膜により形成するようにしてもよい。
【0080】
図5及び図6において、第1延設部分3a1は、第1絶縁膜31上に、画素電極側LDD領域1c及びデータ線側LDD領域1bに重なるように形成されている。詳細には、図6に示されるように、第1延設部分3a1は、第1絶縁膜31及び絶縁膜202を介して、画素電極側LDD領域1c及びデータ線側LDD領域1bに対して配置される。
【0081】
図5及び図8において、本実施形態では特に、第1延設部分3a1は、第1絶縁膜31の表面における、半導体層1aに対向する側と反対側の上面部分から、半導体層1aの脇における側面部分を少なくとも覆うように設けられる。これにより、図8において、半導体層1aのうち少なくとも画素電極側LDD領域1cは、その直上から側面側が連続的に第1延設部分3a1によって覆われる。従って、半導体層1aのうち少なくとも画素電極側LDD領域1cに対して、図8中、例えば矢印P2で示される方向に沿ってそれよりも上層側及び側面側から入射しようとする光を、第1延設部分3a1によって遮光することが可能である。尚、図5及び図6に示されるように、第1延設部分3a1が第1絶縁膜31上に、半導体層1aのうち画素電極側LDD領域1cと同様に、データ線側LDD領域1bに対しても延設されることにより、データ線側LDD領域1bについても第1延設部分3a1によって遮光することが可能である。
【0082】
また、図6に示すように、第1延設部分3a1は、第1絶縁膜31及び絶縁膜202を介し配置される。ここに、第1絶縁膜31は、絶縁膜202において少なくともゲート絶縁膜を構成する一部より大きい膜厚で形成されるのが好ましい。このように構成すれば、ゲート電極本体部分3a0を、半導体層1aに対して、チャネル領域1a’において局所的に近接するように配置すると共に、第1延設部分3a1を、画素電極側LDD領域1c及びデータ線側LDD領域1bに対して、第1絶縁膜31が存在する分だけ離れた位置に配置することができる。
【0083】
仮に、第1延設部分3a1を、画素電極側LDD領域1c及びデータ線側LDD領域1bに対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分がLDD領域1b又は1cに対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、画素電極側LDD領域1c及びデータ線側LDD領域1bでも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域1a’にゲート電圧が印加されてチャネルが形成されることが想定されているTFT30における、リーク電流の発生、オンオフ閾値の変化等につながってしまう。
【0084】
しかるに本実施形態では特に、第1絶縁膜31が設けられているため、第1延設部分3a1と画素電極側LDD領域1c及びデータ線側LDD領域1bとが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、TFT30における動作不良を効果的に防止することが可能である。
【0085】
図4又は図5において、下地絶縁膜12において、半導体層1aの脇であって且つ第1絶縁膜31の脇には溝801が開口される。図5又は図8において、ゲート電極3aの第2延設部分3a2は、平面的に見て溝801に重なるように配置され、溝801内の壁部及び底部の少なくとも一部に形成された溝内部分812(図8参照)を有する。本実施形態では、図8に示すように、溝801は、例えば第2延設部分3a2と第2の走査線11bとを電気的に接続するためのコンタクトホールとして下地絶縁膜12を貫通して開口される。溝801内において、第2部分3abの溝内部分812が第2の走査線11bと電気的に接続される。よって、第1及び第2の走査線11a及び11bは、ゲート電極3aの第2延設部分3a2を介して電気的に接続される。
【0086】
溝801は、半導体層1aに対して、好ましくはその両脇において少なくとも画素電極側LDD領域1cに沿うように、下地絶縁膜12に開口される。よって、第2延設部分3a2において溝内部分812は、図8に示すように画素電極側LDD領域1cの両脇において、画素電極側LDD領域1cよりも上層側から下層側にかけて連続的に壁状の遮光体として設けられる。よって、半導体層1aの両脇において、少なくとも画素電極側LDD領域1cの側面側に対して、図8中、例えば矢印P0やP2に沿う方向から進行し、それよりも上層側又は下層側、更には同層において入射する光を、溝内部分812によって遮ることができる。尚、画素電極側LDD領域1cに対して、図8中例えば矢印P1で示される方向に沿って進行し、それよりも下層側から入射する光は、これを覆うように配置された第2の走査線11bによって遮光することが可能である。
【0087】
従って、以上説明したようなゲート電極3aの構成によれば、第1延設部分3a1及び第2延設部分3a2によって、半導体層1aにおける少なくとも画素電極側LDD領域1cに対して入射する光に対する遮光性を向上させることが可能となる。既に説明したように半導体層1aにおける画素電極側LDD領域1cは、特にチャネル領域1a’に加えて光リーク電流が発生し易い傾向がある。従って、画素電極側LDD領域1cに入射しようとする光を遮光することで、より効果的に光リーク電流の発生を防止することができる。
【0088】
尚、図5及び図6に示すように、半導体層1aにおけるチャネル領域1a’の直上から側面側にかけては、ゲート電極3aの本体部分3a0によって覆われると共に、チャネル領域1a’の下層側には、上述したように第2の走査線11bが重なるように配置される。従って、画素電極側LDD領域1cと同様に、チャネル領域1a’についても遮光性を確保し、光リーク電流の発生を防止することが可能となる。
【0089】
従って、本実施形態のゲート電極3aの遮光構造によれば、上述したような優れた半導体層1aに対する遮光性能により、ゲート電極3aとは別途遮光膜等を設けなくとも(このような遮光膜等を設けるのはより好ましい)十分な遮光を行なうことができる。よって、例えば上述したような特許文献8に開示された構成と比較して、より遮光構造の構成を簡易なものとすることができる。その結果、製造プロセスを簡略化することができると共に、各画素の非開口領域99bの配置面積が広くなり、非開口領域99bを除いた開口領域99aが、より小さくなるのを防止することができる。従って、各画素を微細化しても、比較的高い開口率を維持することが可能となる。
【0090】
また、図4又は図5において、好ましくは、半導体層1aの画素電極側LDD領域1cは、非開口領域99bにおいて第1領域99ba及び第2領域99bbが互いに交差する交差領域99crに配置される。交差領域99crにおいては、画素電極側LDD領域1cに対してそれよりも上層側から入射する光のうち、図5において矢印Pyで示す進行方向に沿って進行する光は第1領域99baによって遮光することが可能であり、図5において矢印Pxで示す進行方向に沿って進行する光は第2領域99bbによって遮光することが可能である。尚、図5において、矢印Pyは、Y方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Pxは、X方向に沿って進行する成分を有する光の進行方向の一例を示したものである。
【0091】
従って、交差領域99crでは、ゲート電極3aに加えて、第1領域99ba及び第2領域99bbによって、画素電極側LDD領域1cに対して進行する光を遮光することができる。よって、画素電極側LDD領域1cに入射される光を効果的に低減することが可能となる。
【0092】
また、本実施形態では、画素電極側LDD領域1cに対して交差領域99crとは別に遮光領域を設けなくても、ピンポイントで画素電極側LDD領域1cに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域99bの配置面積が広くなり、開口領域99aがより小さくなるのを防止することが可能となる。
【0093】
図6において、TFTアレイ基板10上のTFT30よりも層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。
【0094】
蓄積容量70は、下部容量電極71と上部容量電極300が誘電体膜75を介して対向配置されることにより形成されている。
【0095】
上部容量電極は、図4に示すように、容量線300の一部として形成されている。その構成については図示を省略してあるが、容量線300は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極300は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極300は、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光膜(内蔵遮光膜)としても機能する。尚、上部容量電極300は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【0096】
図4、図6又は図7において、下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83(図4及び図6参照)を介して画素電極側ソースドレイン領域1eと電気的に接続されると共に、コンタクトホール84(図4及び図7参照)を介して中継層93に電気的に接続されている。更に、中継層93は、コンタクトホール85(図4及び図7参照)を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、中継層93と共に画素電極側ソースドレイン領域1e及び画素電極9a間の電気的な接続を中継する。下部容量電極71は、例えば導電性のポリシリコン、或いは例えばAl(アルミニウム)等の金属又は合金を含んだ非透明な金属膜から形成されている。
【0097】
ここに、下部容量電極71は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極300とTFT30との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域99crにおいて、画素電極側LDD領域1cに対してそれよりも上層側から入射する光について、上部容量電極300及び下部容量電極71の各々によっても、遮光することが可能である。
【0098】
誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【0099】
図6及び図7において、TFTアレイ基板10上の蓄積容量70よりも層間絶縁膜42を介して上層側には、データ線6a及び中継層93が設けられている。
【0100】
データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、絶縁膜202、層間絶縁膜41、誘電体膜75及び層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、TFT30を遮光する機能も有している。
【0101】
図4において、データ線6aは、交差領域99cr(図5参照)において、ゲート電極3aと重なるように形成される。よって、交差領域99crにおいて、画素電極側LDD領域1cに対してそれよりも上層側から入射する光について、データ線6aによっても遮光することが可能となる。
【0102】
図4及び図7において、中継層93は、層間絶縁膜42上においてデータ線6a(図6参照)と同層に形成されている。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【0103】
図6及び図7において、画素電極9aは、データ線6aよりも層間絶縁膜43を介して上層側に形成されている。画素電極9aは、下部容量電極71、コンタクトホール83、84及び85、並びに中継層93を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。コンタクトホール85は、層間絶縁層43を貫通するように形成された孔部の内壁にITO等の画素電極9aを構成する導電材料が成膜されることによって形成されている。画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜16(図2参照)が設けられている。
【0104】
以上に説明した画素部の構成は、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。
【0105】
以上説明したように、本実施形態の液晶装置によれば、TFT30において、その動作不良を防止しつつ、光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。その結果、液晶装置では高品位な画像表示が可能となる。
【0106】
図9及び図10に変形例として示すように、ゲート電極3aの第1延設部分3a1が、第1絶縁膜31における画素電極側ソースドレイン領域1e側の側面部分31eにも形成されるようにしてもよい。ここに図9は、変形例における図5と同趣旨の平面図であり、図10は、図9のE−E’線断面図である。尚、図10では、第1実施形態を示す図6に対応して、TFT30と共に、蓄積容量70、データ線6a及び画素電極9a等も示されている。
【0107】
図9において、第1絶縁膜31は、図5に示す構成と同様に、平面的に見て、データ線側LDD領域1b及び画素電極側LDD領域1cのうち、少なくとも画素電極側LDD領域1cからこれに対応する画素電極側ソースドレイン領域1eの少なくとも一部には重ならないように設けられる。加えて、データ線側LDD領域1bからこれに対応するデータ線側ソースドレイン領域1dの少なくとも一部には重ならないように設けられる。
【0108】
ゲート電極3aにおける第1延設部分3a1は、データ線側LDD領域1b及び画素電極側LDD領域1cのうち、少なくとも画素電極側LDD領域1cからこれに対応する画素電極側ソースドレイン領域1eの少なくとも一部と重なるように、チャネル領域1a’上から延設される。従って、第1絶縁膜31の表面は、半導体層1aの少なくとも画素電極側LDD領域1cの直上の上面部分、及びその脇から半導体層1a上に位置する側面部分にかけて、第1延設部分3a1によって覆われる。
【0109】
ここに、本変形例では、半導体層1aにおける少なくとも画素電極側LDD領域1cに対して、第1絶縁膜31を介して離れた位置に配置された第1延設部分3a1は、少なくとも画素電極側ソースドレイン領域1eに対して、例えば絶縁膜202の一部であるゲート絶縁膜の膜厚程度まで近接するように配置される。
【0110】
データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、高濃度にドープされた導電層である。このため、上述したように、ゲート電極3aの第1延設部分3a1がデータ線側ソースドレイン領域1d、或いは画素電極側ソースドレイン領域1eに近接するように配置されたとしても、ゲート電極3aに生じる電界が、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに電気的な影響を与えて、TFT30に動作不良が生じることは殆ど又は実用上全くない。
【0111】
尚、第1延設部分3a1がデータ線側ソースドレイン領域1d、或いは画素電極側ソースドレイン領域1eに対して重なるように配置されることで、TFT30における寄生容量が大きくなり、画素における表示に不具合が生じる場合には、蓄積容量70の容量値を調整するとよい。例えば、TFT30における寄生容量に伴って、蓄積容量70の容量値を増加させるようにするとよい。
【0112】
図9及び図10に示すように、本変形例によれば、半導体層1aにおける少なくとも画素電極側LDD領域1cの側面側を、その脇、及び対応する少なくとも画素電極側ソースドレイン領域1eの側から、第1延設部分3a1によって覆うことが可能となる。つまり、本変形例によれば、第1延設部分3a1が、第1絶縁膜31における上面部分や画素電極LDD領域1cの両脇側の側面部分に加えて、第1絶縁膜31における画素電極側ソースドレイン領域1e側の側面部分31eにも形成される。従って、第1延設部分3a1によって、例えば図9中矢印Pyで示される方向に沿って進行し、画素電極側ソースドレイン領域1eの側から、画素電極側LDD領域1cに対して斜めに入射しようとする光をも遮光することが可能となる。よって、半導体層1aにおける画素電極側LDD領域1cに対する遮光性を高めて、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。
【0113】
ここで、上述したTFT30の動作時に、画素電極側LDD領域1cにおいて、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすい理由について、図11から図16を参照して、詳細に説明する。
【0114】
先ず、テスト用のTFTに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図11を参照して説明する。ここに図11は、テスト用のTFTにおける光照射位置とドレイン電流との関係を示すグラフである。
【0115】
図11において、データE1は、テスト用の単体のTFT、即ちTEG(Test Element Group)に対して、光スポット(約2.4umの可視光レーザ)をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。TEGは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【0116】
尚、図11の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図11の縦軸は、ドレイン電流の大きさ(但し、所定の値で規格化された相対値)を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値(即ち、プラスの値)を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値(即ち、マイナスの値)を示す。
【0117】
図11において、データE1は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データE1は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流(或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、TEGのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流)と光リーク電流(或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、)とから構成されている。
【0118】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図12及び図13を参照して説明する。ここに図12は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図13は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図12及び図13では、上述したTFT30が電気的に接続された画素電極9aにおける中間階調の表示を想定して、ソース電位(即ち、ソース領域の電位)を4.5V、ゲート電位(即ち、チャネル領域の電位)を0V、ドレイン電位(即ち、ドレイン領域の電位)を9.5Vとしている。図12及び図13の横軸は、TEGを構成する半導体層における各領域を示している。図12及び図13の縦軸は、電子のポテンシャル(フェルミレベル)を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【0119】
図12は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【0120】
図12において、光リーク電流は、2つの電流成分からなると推定できる。
【0121】
即ち、第1の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子(図中、「e」参照)が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)である。
【0122】
第2の電流成分として、光励起によって生じたホール(即ち、正孔、図中、「h」参照)の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い(即ち、電子のポテンシャルとしてはより高い)チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルLc1からポテンシャルLc2へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)である。よって、ドレイン側接合領域において光励起が生じる場合において、第1及び第2の電流成分はいずれもドレイン電流(言い換えれば、コレクタ電流)を増大させる方向(即ち、ドレイン領域からソース領域へ流れる方向)に発生する。
【0123】
図13は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【0124】
図13において、光リーク電流は、図12を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い(即ち、電子のポテンシャルとしてはより高い)チャネル領域へ移動するバイポーラ効果に起因した第2の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子(図中、「e」参照)が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第1の電流成分(この電流成分は、ソース領域からドレイン領域へ流れる)は、バイポーラ効果に起因した第2の電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)よりも少ないと推定できる。
【0125】
図13において、バイポーラ効果に起因した第2の電流成分(即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルLc1からポテンシャルLc3へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分)は、ドレイン領域からソース領域へと流れる。一方、上述した第1の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第1の電流成分と第2の電流成分とは互いに反対方向に流れる。ここで、再び図11において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流(データE1参照)は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第1の電流成分は、暗電流や第2の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【0126】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域(即ち、ソース側接合領域)は、ドレイン領域側の空乏化領域(即ち、ドレイン側接合領域)よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【0127】
以上、図12及び図13を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第1及び第2の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第1の電流成分が第2の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる(即ち、光リーク電流が大きくなる)。
【0128】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図14及び図15を参照して説明する。ここに図14は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図15は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【0129】
以下では、画素スイッチング用のTFTを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなTEGを想定した場合と異なる点は、画素スイッチング用のTFTの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のTFTの画素電極側には、蓄積容量70の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したTEGを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【0130】
図14及び図15において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、7Vを基準電位として、4.5Vのマイナスフィールドの電荷と9.5Vのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のTFTのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図14に示すように、画素電極にマイナスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合)には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図15に示すように、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合)には、画素電極側ソースドレイン領域は、ドレインとなる。
【0131】
図14において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース(或いはエミッタ)となり、データ線側ソースドレイン領域が、ドレイン(或いはコレクタ)となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第1の電流成分とバイポーラ効果に起因する第2の電流成分が発生する。ここで、バイポーラ効果に起因する第2の電流成分が生じると(即ち、ベースポテンシャルがポテンシャルLc1からポテンシャルLc2へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると)、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルLs1からポテンシャルLs2へと低下する(電位は、上昇する)。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流(即ち、コレクタ電流)が、抑制されることになる。
【0132】
一方、図15において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース(或いはエミッタ)となり、画素電極側ソースドレイン領域が、ドレイン(或いはコレクタ)となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第1の電流成分とバイポーラ効果に起因する第2の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第2の電流成分が生じると(即ち、ベースポテンシャルがポテンシャルLc1からポテンシャルLc2へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると)、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルLd1からポテンシャルLd2へと上昇する(電位は、低下する)。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流(即ち、コレクタ電流)は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【0133】
以上、図14及び図15を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域が、ドレインとなる場合)には、バイポーラ効果に起因した第2の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合(即ち、データ側ソースドレイン領域が、ドレインとなる場合)には、バイポーラ効果に起因した第2の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【0134】
ここで、図16は、画素スイッチング用のTFT全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【0135】
図16において、データE2は、画素電極にプラスフィールドの電荷が保持される場合(画素電極電位が電位V1とされる場合)における画素電極電位の変動Δ1は、画素電極にマイナスフィールドの電荷が保持される場合(画素電極電位が電位V2とされる場合)における画素電極電位の変動Δ2よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい(つまり、光リークが発生しやすい)ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域が、ドレインとなる場合)の方が、画素電極にマイナスフィールドの電荷が保持される場合(即ち、データ線側ソースドレイン領域が、ドレインとなる場合)よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【0136】
以上、図11から図16を参照して詳細に説明したように、画素スイッチング用のTFTにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい(逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている)。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側LDD領域1cに対する遮光性を、データ線側接合領域であるデータ線側LDD領域1bに対する遮光性よりも高めることで、高い開口率を維持しつつTFT30における光リーク電流を極めて効果的に低減できる。
【0137】
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図17は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【0138】
図17に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
【0139】
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0140】
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
【0141】
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【0142】
尚、図17を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【0143】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
【0144】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【0145】
【図1】本実施形態に係る液晶装置の構成を概略的に示す平面図である。
【図2】図1のH−H’線断面図である。
【図3】第1実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図4】相隣接する複数の画素部の平面図である。
【図5】トランジスタに着目してその構成を示す平面図である。
【図6】図4のA−A’線断面図である。
【図7】図4のB−B’線断面図である。
【図8】図5のC−C’線における断面部分の拡大図である。
【図9】変形例における図5と同趣旨の平面図である。
【図10】図9のE−E’線断面図である。
【図11】テスト用のTFTにおける光照射位置とドレイン電流との関係を示すグラフである。
【図12】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図13】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図14】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図15】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図16】画素スイッチング用のTFT全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図17】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【0146】
1a…半導体層、1a’…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、202…絶縁膜、3a…ゲート電極、3a0…ゲート電極本体部、3a1…第1延設部分、3a2…第2延設部分、6a…データ線、9a…画素電極、10…TFTアレイ基板、11…走査線、12…下地絶縁膜、30…TFT、31…第1絶縁膜、801…溝、812…溝内部分
【技術分野】
【0001】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【0002】
この種の電気光学装置では、基板上にデータ線及び走査線が互いに交差して配線され、両配線の交差に対応して画素電極がマトリクス状に設けられると共に、画素電極は画素毎にスイッチング制御される。各画素には、画素電極をスイッチング制御する画素スイッチング素子として、例えばLDD(Lightly Doped Drain)構造を有する薄膜トランジスタ(TFT:Thin Film Transistor)が設けられる。
【0003】
他方で、この種の電気光学装置の一例である液晶装置は、直視型ディスプレイのみならず、例えば投射型表示装置の光変調手段(ライトバルブ)としても多用されている。特に投射型表示装置の場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブ内のTFTがリーク電流の増大や誤動作等を生じないよう、入射光を遮る遮光手段としての遮光膜が液晶ライトバルブに内蔵されている。
【0004】
このような遮光手段或いは遮光膜について、例えば特許文献1又は2では、平面的に見て、トランジスタの半導体層の幅よりも、ゲート電極の幅を広くすることによってチャネル領域を遮光する技術が開示されている。また、特許文献3から7によれば、半導体層の両脇にコンタクトホール、或いは単に半導体層の遮光のためのダミーコンタクトホールが開孔され、このコンタクトホール或いはダミーコンタクトホール内に成膜された遮光膜によって、半導体層の側面側から進行してくる光を遮光する。このような遮光膜は例えばゲート電極と同一の導電膜によりこれと一体的に形成されるか、或いは特許文献8によれば、ゲート電極とは別層に設けられる。
【0005】
【特許文献1】特許3731447号
【特許文献2】特開2004−4722号公報
【特許文献3】特開2005−45017号公報
【特許文献4】特許3307144号
【特許文献5】特開2000−356787号公報
【特許文献6】特開2004−170656号公報
【特許文献7】特開2006−171136号公報
【特許文献8】特開2003−307725号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ここに、画素スイッチング素子としてLDD構造を有するTFTが設けられる場合、TFTの半導体層において、特に画素電極と電気的に接続される側のLDD領域は、データ線と電気的に接続される側のLDD領域と比較して、相対的に光リーク電流が発生し易い傾向がある。上述した特許文献1から7は、このようなLDD領域に対する遮光について開示するものではなく、画素電極と電気的に接続される側のLDD領域に光が入射してしまうことにより、TFTにおける光リーク電流が発生してしまうおそれがある。このようなTFTにおける光リーク電流に起因して、フリッカ、画素ムラ等の表示不良が生じ、表示画像の品質が低下してしまうおそれがあるという技術的問題点がある。また、特許文献8の遮光構造によれば、各画素において遮光膜の配置面積が大きいうえに、遮光膜を含めた各種膜を多数層に積層させる複雑な構成を有しており、その製造プロセスもより煩雑となるおそれがあるという技術的問題点がある。
【0007】
本発明は上記問題点等に鑑みてなされたものであり、画素スイッチング用のTFTにおける光リーク電流をより有効に且つより簡易な構成により低減でき、高品質な画像を表示可能な電気光学装置、及びこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【0008】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上で互いに交差して延在するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、前記データ線及び前記走査線のうちいずれか一方の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層と、前記第1及び第2の接合領域のうち、少なくとも前記第2の接合領域を覆うように、且つ前記チャネル領域に重ならないように島状に設けられた第1絶縁膜と、前記チャネル領域にゲート絶縁膜を介して重なる本体部分、該本体部分から前記第1絶縁膜上に延設された第1延設部分、及び該第1延設部分から前記半導体層の脇で前記延在方向に沿って延設された第2延設部分を有するゲート電極と、前記半導体層より下層側に、前記基板上で平面的に見て前記第1絶縁膜の脇において、前記半導体層に対して少なくとも前記第2の接合領域に沿って延在する溝が形成された第2絶縁膜とを備え、前記第1延設部分は、前記第1絶縁膜の表面における前記第2の接合領域の直上に位置する上面部分から連続的に、前記第2の接合領域の脇に位置する側面部分を少なくとも覆うように形成され、前記第2延設部分は、前記溝と重なるように配置されると共に前記溝内に形成された溝内部分を有する。
【0009】
本発明の電気光学装置によれば、その動作時に、例えばデータ線から画素電極への画像信号の供給が制御されつつ走査線から走査信号が供給され、所謂アクティブマトリクス方式による画像表示が可能となる。尚、画像信号は、データ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが走査線から供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。画素電極は、例えばITO(Indium Tin Oxide)等の透明導電材料からなる透明電極であり、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。
【0010】
上述したトランジスタは、チャネル領域、データ線側ソースドレイン領域、画素電極側ソースドレイン領域、並びにチャネル領域及びデータ線側ソースドレイン領域間に形成された第1の接合領域、チャネル領域及び画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層と、チャネル領域に重なるゲート電極と、半導体層及びゲート電極間に配置されたゲート絶縁膜とによって構築されている。尚、トランジスタは、半導体層を上下から二つのゲート電極が挟持する若しくは二つの直列に接続されたチャネル領域に対して二つのゲート電極が夫々存在するダブルゲート型の薄膜トランジスタとして構築されてもよい。更に、三つ以上のゲート電極があってもよい。
【0011】
本発明では、半導体層より上層側に第1絶縁膜が設けられる。第1絶縁膜は、第1及び第2の接合領域のうち少なくとも第2の接合領域に対して島状のパターン形状で設けられる。第1絶縁膜は、少なくとも第2の接合領域についてその表面、より具体的には、その下地に対向する側と反対側の上面部分、更には側面部分を、第2の接合領域上で覆うように形成される。
【0012】
また、半導体層におけるチャネル領域には、ゲート絶縁膜を介してゲート電極が設けられる。ゲート電極は、平面的に見てチャネル領域に重なる本体部分と、該本体部分から第1絶縁膜上に延設された第1延設部分と、該第1延設部分から半導体層の脇に、半導体層に沿って延設された第2延設部分を有する。
【0013】
第1延設部分は、チャネル領域に重なる本体部分から少なくとも第2の接合領域を覆う第1絶縁膜上にまで延設される。第1延設部分は、第1絶縁膜の表面における、半導体層に対向する側と反対側の上面部分から、半導体層の脇における側面部分を少なくとも覆うように設けられる。これにより、半導体層のうち少なくとも第2の接合領域は、その直上から側面側が連続的に第1延設部分によって覆われる。
【0014】
従って、第1及び第2の接合領域のうち少なくとも第2の接合領域に対して、それよりも上層側及び側面側から入射しようとする光を、第1部分によって遮光することが可能である。特に、既に説明したように半導体層における第2の接合領域は、光リーク電流が発生し易いとされている。従って、第2の接合領域に入射しようとする光を遮光することで、より効果的に光リーク電流の発生を防止することができる。
【0015】
また、第1延設部は、半導体層より上層側に、第1絶縁膜を介して、或いは第1絶縁膜に加えてゲート絶縁膜等の絶縁膜を介して配置される。第1絶縁膜は、ゲート絶縁膜より大きい膜厚で形成されるのが好ましい。このように構成すれば、ゲート電極の本体部分を、半導体層に対して、チャネル領域において局所的に近接するように配置すると共に、ゲート電極の第1延設部分を、第1及び第2の接合領域において、第1絶縁膜が存在する分離れた位置に配置することができる。
【0016】
仮に、第1延設部分を、第1及び第2の接合領域に対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分又は配線部分が接合領域に対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、接合領域でも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域にゲート電圧が印加されてチャネルが形成されることが想定されているトランジスタにおける、リーク電流の発生、オンオフ閾値の変化等につながってしまう。
【0017】
しかるに本発明では特に、第1絶縁膜が設けられているため、第1延設部分と第1及び第2の接合領域とが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、トランジスタにおける動作不良を効果的に防止することが可能である。
【0018】
また、半導体層より下層側には、半導体層をそれよりも下層側から層間絶縁する第2絶縁膜が形成される。第2絶縁膜には、半導体層の脇であって且つ第1絶縁膜の脇に、半導体層に対して少なくとも第2の接合領域に沿う溝が開口される。ゲート電極の第2延設部分は、平面的に見て半導体層の脇で、第2絶縁膜に開口された溝と重なるように配置され、この溝内の壁部及び底部の少なくとも一部に形成された溝内部分を有する。
【0019】
従って、半導体層において少なくとも第2の接合領域の側面側には、その上層側から下層側にかけて連続的に溝内部分が、壁状の遮光体として設けられる。よって、半導体層における少なくとも第2の接合領域の側面側に対して、それよりも上層側又は下層側、更には同層において入射する光を、溝内部分によって遮ることができる。従って、ゲート電極における第1延設部分に加えて第2延設部分によっても、半導体層の少なくとも第2の接合領域の側面側に対して入射する光を遮ることができるため、半導体層、特に第2の接合領域に対する遮光性を強化することが可能となる。
【0020】
ここに、本発明のゲート電極の遮光構造によれば、上述したような優れた半導体層に対する遮光性能により、ゲート電極とは別途遮光膜等を設けなくとも(このような遮光膜等を設けるのはより好ましい)十分な遮光を行なうことができる。よって、例えば上述したような特許文献8に開示された構成と比較して、より遮光構造の構成を簡易なものとすることができる。その結果、製造プロセスを簡略化することができると共に、各画素の非開口領域(即ち、画像を表示するのに用いられる光が通過しない領域)の配置面積が広くなり、非開口領域を除いた開口領域が、より小さくなるのを防止することができる。従って、各画素を微細化しても、比較的高い開口率を維持することが可能となる。
【0021】
以上説明したように、本発明に係る電気光学装置によれば、トランジスタの動作不良を防止しつつ、トランジスタにおける光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。従って、本発明の電気光学装置によれば、高品位な画像表示が可能となる。
【0022】
本発明の電気光学装置の一態様では、前記第2延設部分は、前記半導体層を挟んでその両側に配置される。
【0023】
この態様によれば、半導体層において少なくとも第2の接合領域に対して、その両側の各々に対して、第2絶縁膜には溝が開口され、且つゲート電極の第2延設部分が隣接するように配置されると共に溝内部分が設けられる。よって、半導体層において少なくとも第2の接合領域の側面側に対して入射する光に対する遮光性を、より向上させることが可能となる。従って、トランジスタの半導体層における光リーク電流をより効果的に低減することが可能となる。
【0024】
本発明の電気光学装置の他の態様では、前記走査線と、前記ゲート電極のうち少なくとも前記第2延設部分とが同一膜により一体的に形成される。
【0025】
この態様によれば、電気光学装置の製造プロセスにおいて、ゲート電極において少なくとも第2延設部分と走査線とを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。
【0026】
本発明の電気光学装置の他の態様では、前記基板上において前記第2絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備え、前記溝は、前記第2絶縁膜を貫通して前記下側遮光膜の表面に至るように形成され、前記溝内部分は、前記溝内において前記下側遮光膜と電気的に接続されるように形成される。
【0027】
この態様によれば、下側遮光膜によって、基板における裏面反射や、複板式のプロジェクタ等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などである、基板側から装置内に入射する戻り光からトランジスタを遮光できる。よって、トランジスタにおける光リーク電流の発生をより確実に低減できる。
【0028】
また、下側遮光膜が溝内部分と電気的に接続されることで、第2延設部分を介して走査線もまた下側遮光膜と電気的に接続される。このような下側遮光膜により走査線(第1の走査線)に対する冗長的な配線(第2の走査線)を形成するのが好ましい。このように構成すれば、走査線における電気的な抵抗をより低くすることが可能となる。
【0029】
本発明の電気光学装置の他の態様では、前記基板上で平面的に見て、前記第1絶縁膜は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、前記第1延設部分は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部と重なるように延設されている。
【0030】
この態様によれば、第1絶縁膜は、基板上で平面的に見て、第1及び第2の接合領域のうち、少なくとも第2の接合領域からこれに対応する画素電極側ソースドレイン領域の少なくとも一部には重ならないように設けられる。加えて、第1の接合領域からこれに対応するデータ線側ソースドレイン領域の少なくとも一部には重ならないように設けられることもある。
【0031】
ゲート電極における第1部分は、第1及び第2の接合領域のうち、少なくとも第2の接合領域からこれに対応する画素電極側ソースドレイン領域の少なくとも一部と重なるように、チャネル領域上から延設される。従って、第1絶縁膜の表面は、半導体層の少なくとも第2の接合領域の直上の上面部分、及びその脇から半導体層上に位置する側面部分にかけて、第1部分によって覆われる。
【0032】
ここに、この態様では、半導体層における少なくとも第2の接合領域に対して、第1絶縁膜を介して離れた位置に配置された第1延設部分は、少なくとも画素電極側ソースドレイン領域に対して、例えばゲート絶縁膜の膜厚程度まで近接するように配置される。
【0033】
データ線側ソースドレイン領域及び画素電極側ソースドレイン領域は、高濃度にドープされた導電層である。このため、上述したように、ゲート電極の第1延設部分がデータ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域に近接するように配置されたとしても、ゲート電極に生じる電界が、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に電気的な影響を与えて、トランジスタに動作不良が生じることは殆ど又は実用上全くない。
【0034】
従って、この態様では、半導体層における少なくとも第2の接合領域の側面側を、その脇、及び対応する少なくとも画素電極側ソースドレイン領域の側から、第1延設部分によって覆うことが可能となる。従って、第1延設部分によって、例えばデータ線側ソースドレイン領域、或いは画素電極側ソースドレイン領域の側から、第1及び第2の接合領域に対して斜めに入射しようとする光をも遮光することが可能となる。よって、半導体層における第2の接合領域に対する遮光性を高めて、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。
【0035】
本発明の電気光学装置の他の態様では、前記第1絶縁膜は、前記ゲート絶縁膜よりも膜厚が大きくなるように形成される。
【0036】
この態様によれば、第1絶縁膜をゲート絶縁膜より大きい膜厚で形成することで、ゲート電極における本体部分とチャネル領域とを近接させると共にゲート電極における第1延設部分と第1又は第2の接合領域とを第1絶縁膜により、より離して形成することができる。これにより、第1又は第2の接合領域に対する第1延設部分からの電気的な影響を小さくして、トランジスタの動作不良が生じるのを防止することができる。
【0037】
本発明の電気光学装置の他の態様では、前記第2の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されている。
【0038】
この態様によれば、走査線及びデータ線を交差させることで、交差領域における遮光性能は向上する。よって、光リーク電流が発生し易いとされている第2の接合領域を、遮光性能が高い交差領域内に配置することで、より効果的に光リークの電流の発生を防止することができる。従って、高品質な画像を表示することが可能となる。
【0039】
本発明の電気光学装置の他の態様では、前記第2の接合領域は、LDD領域である。
【0040】
この態様によれば、半導体層がLDD領域(即ち、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層に不純物を打ち込んでなる不純物領域)を有しており、LDD型の薄膜トランジスタとして構築される。尚、第2の接合領域に加えて、第1の接合領域もLDD領域であってよい。
【0041】
仮に、第2の接合領域として形成されたLDD領域(以下、適宜「画素電極側LDD領域」と称する)に光リーク電流が発生すると、LDD構造を有するトランジスタの特性上、トランジスタがオフとされている際に、データ線側ソースドレイン領域及び画素電極側ソースドレイン領域に流れる電流(即ち、オフ電流)が増加する。
【0042】
しかるに本態様では特に、画素電極側LDD領域に入射する光を、ゲート電極によって効果的に遮光することができる。従って、上述したような、オフ電流の増加を効果的に防止することができ、高品質な画像を表示することが可能となる。
【0043】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【0044】
本発明の電子機器によれば、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【0045】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【0046】
以下では、本発明の各実施形態について図を参照しつつ説明する。以下の実施形態では、それぞれ、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図8を参照して説明する。
【0047】
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに、図1は、TFTアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図2は、図1のH−H’断面図である。
【0048】
図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。TFTアレイ基板10は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる透明基板である。TFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
【0049】
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【0050】
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
【0051】
TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、サンプリング回路7、走査線駆動回路104及び外部回路接続端子102がそれぞれ形成される。
【0052】
TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置される。
【0053】
走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
【0054】
また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられる。
【0055】
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜16が形成されている。尚、本実施形態では、画素スイッチング素子はTFTのほか、各種トランジスタ或いはTFD等により構成されてもよい。
【0056】
他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。
【0057】
液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。
【0058】
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
【0059】
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
【0060】
図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
【0061】
TFT30のゲートには走査線11(好ましくは二重配線(後に詳述))が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
【0062】
液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【0063】
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量に対して電気的に並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと電気的に並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。
【0064】
次に、上述の動作を実現する画素部の具体的な構成について、図1から図3に加えて図4から図8を参照して説明する。ここに図4は、相隣接する複数の画素部を示す平面図であって、図5は、トランジスタに着目してその構成を示す平面図である。また図6は、図4のA−A’線断面図、図7は、図4のB−B’線断面図、図8は、図5のC−C’線における断面部分の拡大図である。
【0065】
尚、図4から図8では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図4から図8では、図1又は図2を参照して説明した構成中、TFTアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極9aより上側に位置する部分の図示を省略している。
【0066】
図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。画素電極9aの縦横の境界にそれぞれ沿って、データ線6a及び走査線11が設けられている。即ち、走査線11は、X方向に沿って延びており、データ線6aは、走査線11と交差するように、Y方向に沿って延びている。なお、図4中において、画素電極9aは、任意の一画素についてその構成を概略的に図示してある。
【0067】
走査線11は、ゲート電極3aと一体的に形成された第1の走査線11aと、下側遮光膜を兼ねる第2の走査線11bとを含み、X方向に沿って二重配線されてなる。走査線11及びデータ線6aが互いに交差する個所の各々には画素スイッチング用のTFT30が設けられている。このように、第1及び第2の走査線11a及び11bが二重配線されるため、走査線11の電気的な抵抗を全体的に低くすることが可能となる。また、第1及び第2の走査線11a及び11bの一方に断線等の不具合が生じても、他方を冗長的に機能させることができるため、液晶装置の信頼性を向上させることができる。
【0068】
走査線11、データ線6a、蓄積容量70、TFT30及び中継層93等は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域99a(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域99b内に配置されている。即ち、これらの走査線11、データ線6a、蓄積容量70、TFT30及び中継層93等は、表示の妨げとならないように、各画素の開口領域99aではなく、非開口領域99b内に配置されている。
【0069】
非開口領域99bは、例えば、TFTアレイ基板10側のデータ線6aや走査線11、或いは蓄積容量70を構成する導電膜の少なくとも一部が遮光性を有する材料により形成され、このような遮光膜により各画素に入射される光を遮光可能な領域として、TFTアレイ基板10側において規定される。より具体的には、非開口領域99bは、Y方向に沿う第1領域99ba及びX方向に沿う第2領域99bbを含む。また、好ましくは、図2を参照して説明したように、対向基板20側において形成された遮光膜23によっても、TFTアレイ基板10側の遮光膜と共に非開口領域99bが規定される。
【0070】
以下では、図6から図8に示されている画素部の構成要素を、下層側から順に説明する。
【0071】
図6において、第2の走査線11bは、TFTアレイ基板10上に配置され、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等の高融点金属材料等の遮光性の導電材料からなる。また第2の走査線11bは、上述したように、図4又は図5中、第1の走査線11aと共にX方向に沿って、画像表示領域10aにストライプ状に形成される。また、第2の走査線11bは、図4又は図5に示すように、TFT30のチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに対向する領域を含むように、好ましくは形成される。このような第2の走査線11bによれば、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちTFT30に進行する光を遮光することができる。
【0072】
図6又は図7において、本発明に係る「第2絶縁膜」の一例である下地絶縁膜12は、例えばシリコン酸化膜等からなる。下地絶縁膜12は、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
【0073】
図4から図6において、TFT30は、半導体層1a及びゲート電極3aを含んで構成されている。
【0074】
半導体層1aは、例えばポリシリコンからなり、図4又は図5中Y方向に沿ったチャネル長を有するチャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、データ線側LDD領域1bは、本発明の「第1の接合領域」の一例であり、画素電極側LDD領域1cは、本発明の「第2の接合領域」の一例である。
【0075】
データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a’を基準として、図4又は図5に示すようにY方向に沿ってほぼミラー対称に形成されている。即ち、データ線側LDD領域1bは、チャネル領域1a’及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a’及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【0076】
本実施形態では、図4から図6によく示されるように、半導体層1aにおける2種のLDD領域1b及び1cのうち、少なくとも画素電極側LDD領域1cに対して第1絶縁膜31が設けられる。図6又は図8に示すように、第1絶縁膜31は、画素電極側LDD領域1cに対して、その表面、より具体的には下地絶縁膜12と対向する側と反対側の上面部分を覆うと共に、上面部分と連続的に少なくとも半導体層1aの脇において側面部分をも覆うように、それよりも上層側に形成される。また、第1絶縁膜31は平面的に見て、半導体層1aのチャネル領域1a'とは重ならないような島状のパターン形状で形成される。好ましくは、第1絶縁膜31は、データ線側LDD領域1bに対しても、画素電極側LDD領域1c側と同様に設けられる。第1絶縁膜31は、例えば二酸化ケイ素(SiO2)から構成される。
【0077】
図6又は図8において、第1の走査線11aは、半導体層1aよりも上層側に、例えばシリコン酸化膜等からなる絶縁膜202を介して配置される。第1の走査線11aは、例えば導電性ポリシリコンからなり、図4又は図5に示すように、第2の走査線11bと共にX方向に延在するように形成される。第1の走査線11aには、好ましくはその一部として遮光性を有するゲート電極3aが形成されている。
【0078】
ゲート電極3aは、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極3aの材料に若干なりとも遮光能力(即ち、光反射能力又は光吸収能力)が備わっていれば、後述するような独自の形状及び配置を有する限りにおいて、データ線側LDD領域1b及び画素電極側LDD領域1cに対して入射しようとする光を遮光する機能は相応に得られる。
【0079】
図4から図6において、ゲート電極3aは、チャネル領域1a’に重なるゲート電極本体部分3a0と、ゲート電極本体部分3a0から第1絶縁膜31上に延設された第1延設部分3a1と、第1延設部分3a1から半導体層1aの脇にY方向に沿って延設された第2延設部分3a2とを有する。尚、好ましくは、図4や図5に示すようにゲート電極3aが第1の走査線11aと一体的に形成される構成に限られず、ゲート電極3aの少なくとも第2延設部分3a2が第1の走査線11aと一体的に形成されるようにしてもよい。このように構成すれば、液晶装置の製造プロセスにおいて、ゲート電極3aにおいて少なくとも第2延設部分3a2と第1の走査線11aとを同一工程において同一膜により同一機会に形成することが可能となるため、当該製造プロセスをより簡略化することができる。更には、ゲート電極3a自体が第1の走査線11aとは個別に異なる導電膜により形成するようにしてもよい。
【0080】
図5及び図6において、第1延設部分3a1は、第1絶縁膜31上に、画素電極側LDD領域1c及びデータ線側LDD領域1bに重なるように形成されている。詳細には、図6に示されるように、第1延設部分3a1は、第1絶縁膜31及び絶縁膜202を介して、画素電極側LDD領域1c及びデータ線側LDD領域1bに対して配置される。
【0081】
図5及び図8において、本実施形態では特に、第1延設部分3a1は、第1絶縁膜31の表面における、半導体層1aに対向する側と反対側の上面部分から、半導体層1aの脇における側面部分を少なくとも覆うように設けられる。これにより、図8において、半導体層1aのうち少なくとも画素電極側LDD領域1cは、その直上から側面側が連続的に第1延設部分3a1によって覆われる。従って、半導体層1aのうち少なくとも画素電極側LDD領域1cに対して、図8中、例えば矢印P2で示される方向に沿ってそれよりも上層側及び側面側から入射しようとする光を、第1延設部分3a1によって遮光することが可能である。尚、図5及び図6に示されるように、第1延設部分3a1が第1絶縁膜31上に、半導体層1aのうち画素電極側LDD領域1cと同様に、データ線側LDD領域1bに対しても延設されることにより、データ線側LDD領域1bについても第1延設部分3a1によって遮光することが可能である。
【0082】
また、図6に示すように、第1延設部分3a1は、第1絶縁膜31及び絶縁膜202を介し配置される。ここに、第1絶縁膜31は、絶縁膜202において少なくともゲート絶縁膜を構成する一部より大きい膜厚で形成されるのが好ましい。このように構成すれば、ゲート電極本体部分3a0を、半導体層1aに対して、チャネル領域1a’において局所的に近接するように配置すると共に、第1延設部分3a1を、画素電極側LDD領域1c及びデータ線側LDD領域1bに対して、第1絶縁膜31が存在する分だけ離れた位置に配置することができる。
【0083】
仮に、第1延設部分3a1を、画素電極側LDD領域1c及びデータ線側LDD領域1bに対して、例えばゲート絶縁膜の膜厚程度まで近接させると、この電極部分がLDD領域1b又は1cに対して、大なり小なりゲート電圧と同電位を印加する電極として機能してしまう。即ち、画素電極側LDD領域1c及びデータ線側LDD領域1bでも想定外のキャリア密度の変化が発生してしまう。このため、本来は、チャネル領域1a’にゲート電圧が印加されてチャネルが形成されることが想定されているTFT30における、リーク電流の発生、オンオフ閾値の変化等につながってしまう。
【0084】
しかるに本実施形態では特に、第1絶縁膜31が設けられているため、第1延設部分3a1と画素電極側LDD領域1c及びデータ線側LDD領域1bとが、上述したようなリーク電流の発生、オンオフ閾値の変化等を生ずるまでに近接されない。よって、TFT30における動作不良を効果的に防止することが可能である。
【0085】
図4又は図5において、下地絶縁膜12において、半導体層1aの脇であって且つ第1絶縁膜31の脇には溝801が開口される。図5又は図8において、ゲート電極3aの第2延設部分3a2は、平面的に見て溝801に重なるように配置され、溝801内の壁部及び底部の少なくとも一部に形成された溝内部分812(図8参照)を有する。本実施形態では、図8に示すように、溝801は、例えば第2延設部分3a2と第2の走査線11bとを電気的に接続するためのコンタクトホールとして下地絶縁膜12を貫通して開口される。溝801内において、第2部分3abの溝内部分812が第2の走査線11bと電気的に接続される。よって、第1及び第2の走査線11a及び11bは、ゲート電極3aの第2延設部分3a2を介して電気的に接続される。
【0086】
溝801は、半導体層1aに対して、好ましくはその両脇において少なくとも画素電極側LDD領域1cに沿うように、下地絶縁膜12に開口される。よって、第2延設部分3a2において溝内部分812は、図8に示すように画素電極側LDD領域1cの両脇において、画素電極側LDD領域1cよりも上層側から下層側にかけて連続的に壁状の遮光体として設けられる。よって、半導体層1aの両脇において、少なくとも画素電極側LDD領域1cの側面側に対して、図8中、例えば矢印P0やP2に沿う方向から進行し、それよりも上層側又は下層側、更には同層において入射する光を、溝内部分812によって遮ることができる。尚、画素電極側LDD領域1cに対して、図8中例えば矢印P1で示される方向に沿って進行し、それよりも下層側から入射する光は、これを覆うように配置された第2の走査線11bによって遮光することが可能である。
【0087】
従って、以上説明したようなゲート電極3aの構成によれば、第1延設部分3a1及び第2延設部分3a2によって、半導体層1aにおける少なくとも画素電極側LDD領域1cに対して入射する光に対する遮光性を向上させることが可能となる。既に説明したように半導体層1aにおける画素電極側LDD領域1cは、特にチャネル領域1a’に加えて光リーク電流が発生し易い傾向がある。従って、画素電極側LDD領域1cに入射しようとする光を遮光することで、より効果的に光リーク電流の発生を防止することができる。
【0088】
尚、図5及び図6に示すように、半導体層1aにおけるチャネル領域1a’の直上から側面側にかけては、ゲート電極3aの本体部分3a0によって覆われると共に、チャネル領域1a’の下層側には、上述したように第2の走査線11bが重なるように配置される。従って、画素電極側LDD領域1cと同様に、チャネル領域1a’についても遮光性を確保し、光リーク電流の発生を防止することが可能となる。
【0089】
従って、本実施形態のゲート電極3aの遮光構造によれば、上述したような優れた半導体層1aに対する遮光性能により、ゲート電極3aとは別途遮光膜等を設けなくとも(このような遮光膜等を設けるのはより好ましい)十分な遮光を行なうことができる。よって、例えば上述したような特許文献8に開示された構成と比較して、より遮光構造の構成を簡易なものとすることができる。その結果、製造プロセスを簡略化することができると共に、各画素の非開口領域99bの配置面積が広くなり、非開口領域99bを除いた開口領域99aが、より小さくなるのを防止することができる。従って、各画素を微細化しても、比較的高い開口率を維持することが可能となる。
【0090】
また、図4又は図5において、好ましくは、半導体層1aの画素電極側LDD領域1cは、非開口領域99bにおいて第1領域99ba及び第2領域99bbが互いに交差する交差領域99crに配置される。交差領域99crにおいては、画素電極側LDD領域1cに対してそれよりも上層側から入射する光のうち、図5において矢印Pyで示す進行方向に沿って進行する光は第1領域99baによって遮光することが可能であり、図5において矢印Pxで示す進行方向に沿って進行する光は第2領域99bbによって遮光することが可能である。尚、図5において、矢印Pyは、Y方向に沿って進行する成分を有する光の進行方向の一例を示し、矢印Pxは、X方向に沿って進行する成分を有する光の進行方向の一例を示したものである。
【0091】
従って、交差領域99crでは、ゲート電極3aに加えて、第1領域99ba及び第2領域99bbによって、画素電極側LDD領域1cに対して進行する光を遮光することができる。よって、画素電極側LDD領域1cに入射される光を効果的に低減することが可能となる。
【0092】
また、本実施形態では、画素電極側LDD領域1cに対して交差領域99crとは別に遮光領域を設けなくても、ピンポイントで画素電極側LDD領域1cに対する遮光性を高めることができる。よって、このようなピンポイントに遮光性を高めるための領域を設けることで、各画素の非開口領域99bの配置面積が広くなり、開口領域99aがより小さくなるのを防止することが可能となる。
【0093】
図6において、TFTアレイ基板10上のTFT30よりも層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。
【0094】
蓄積容量70は、下部容量電極71と上部容量電極300が誘電体膜75を介して対向配置されることにより形成されている。
【0095】
上部容量電極は、図4に示すように、容量線300の一部として形成されている。その構成については図示を省略してあるが、容量線300は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極300は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極300は、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光膜(内蔵遮光膜)としても機能する。尚、上部容量電極300は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。
【0096】
図4、図6又は図7において、下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83(図4及び図6参照)を介して画素電極側ソースドレイン領域1eと電気的に接続されると共に、コンタクトホール84(図4及び図7参照)を介して中継層93に電気的に接続されている。更に、中継層93は、コンタクトホール85(図4及び図7参照)を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、中継層93と共に画素電極側ソースドレイン領域1e及び画素電極9a間の電気的な接続を中継する。下部容量電極71は、例えば導電性のポリシリコン、或いは例えばAl(アルミニウム)等の金属又は合金を含んだ非透明な金属膜から形成されている。
【0097】
ここに、下部容量電極71は、好ましくは画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極300とTFT30との間に配置される、光吸収層或いは遮光膜としての機能も有する。従って、交差領域99crにおいて、画素電極側LDD領域1cに対してそれよりも上層側から入射する光について、上部容量電極300及び下部容量電極71の各々によっても、遮光することが可能である。
【0098】
誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。
【0099】
図6及び図7において、TFTアレイ基板10上の蓄積容量70よりも層間絶縁膜42を介して上層側には、データ線6a及び中継層93が設けられている。
【0100】
データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、絶縁膜202、層間絶縁膜41、誘電体膜75及び層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、TFT30を遮光する機能も有している。
【0101】
図4において、データ線6aは、交差領域99cr(図5参照)において、ゲート電極3aと重なるように形成される。よって、交差領域99crにおいて、画素電極側LDD領域1cに対してそれよりも上層側から入射する光について、データ線6aによっても遮光することが可能となる。
【0102】
図4及び図7において、中継層93は、層間絶縁膜42上においてデータ線6a(図6参照)と同層に形成されている。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
【0103】
図6及び図7において、画素電極9aは、データ線6aよりも層間絶縁膜43を介して上層側に形成されている。画素電極9aは、下部容量電極71、コンタクトホール83、84及び85、並びに中継層93を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。コンタクトホール85は、層間絶縁層43を貫通するように形成された孔部の内壁にITO等の画素電極9aを構成する導電材料が成膜されることによって形成されている。画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜16(図2参照)が設けられている。
【0104】
以上に説明した画素部の構成は、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。
【0105】
以上説明したように、本実施形態の液晶装置によれば、TFT30において、その動作不良を防止しつつ、光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。その結果、液晶装置では高品位な画像表示が可能となる。
【0106】
図9及び図10に変形例として示すように、ゲート電極3aの第1延設部分3a1が、第1絶縁膜31における画素電極側ソースドレイン領域1e側の側面部分31eにも形成されるようにしてもよい。ここに図9は、変形例における図5と同趣旨の平面図であり、図10は、図9のE−E’線断面図である。尚、図10では、第1実施形態を示す図6に対応して、TFT30と共に、蓄積容量70、データ線6a及び画素電極9a等も示されている。
【0107】
図9において、第1絶縁膜31は、図5に示す構成と同様に、平面的に見て、データ線側LDD領域1b及び画素電極側LDD領域1cのうち、少なくとも画素電極側LDD領域1cからこれに対応する画素電極側ソースドレイン領域1eの少なくとも一部には重ならないように設けられる。加えて、データ線側LDD領域1bからこれに対応するデータ線側ソースドレイン領域1dの少なくとも一部には重ならないように設けられる。
【0108】
ゲート電極3aにおける第1延設部分3a1は、データ線側LDD領域1b及び画素電極側LDD領域1cのうち、少なくとも画素電極側LDD領域1cからこれに対応する画素電極側ソースドレイン領域1eの少なくとも一部と重なるように、チャネル領域1a’上から延設される。従って、第1絶縁膜31の表面は、半導体層1aの少なくとも画素電極側LDD領域1cの直上の上面部分、及びその脇から半導体層1a上に位置する側面部分にかけて、第1延設部分3a1によって覆われる。
【0109】
ここに、本変形例では、半導体層1aにおける少なくとも画素電極側LDD領域1cに対して、第1絶縁膜31を介して離れた位置に配置された第1延設部分3a1は、少なくとも画素電極側ソースドレイン領域1eに対して、例えば絶縁膜202の一部であるゲート絶縁膜の膜厚程度まで近接するように配置される。
【0110】
データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、高濃度にドープされた導電層である。このため、上述したように、ゲート電極3aの第1延設部分3a1がデータ線側ソースドレイン領域1d、或いは画素電極側ソースドレイン領域1eに近接するように配置されたとしても、ゲート電極3aに生じる電界が、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに電気的な影響を与えて、TFT30に動作不良が生じることは殆ど又は実用上全くない。
【0111】
尚、第1延設部分3a1がデータ線側ソースドレイン領域1d、或いは画素電極側ソースドレイン領域1eに対して重なるように配置されることで、TFT30における寄生容量が大きくなり、画素における表示に不具合が生じる場合には、蓄積容量70の容量値を調整するとよい。例えば、TFT30における寄生容量に伴って、蓄積容量70の容量値を増加させるようにするとよい。
【0112】
図9及び図10に示すように、本変形例によれば、半導体層1aにおける少なくとも画素電極側LDD領域1cの側面側を、その脇、及び対応する少なくとも画素電極側ソースドレイン領域1eの側から、第1延設部分3a1によって覆うことが可能となる。つまり、本変形例によれば、第1延設部分3a1が、第1絶縁膜31における上面部分や画素電極LDD領域1cの両脇側の側面部分に加えて、第1絶縁膜31における画素電極側ソースドレイン領域1e側の側面部分31eにも形成される。従って、第1延設部分3a1によって、例えば図9中矢印Pyで示される方向に沿って進行し、画素電極側ソースドレイン領域1eの側から、画素電極側LDD領域1cに対して斜めに入射しようとする光をも遮光することが可能となる。よって、半導体層1aにおける画素電極側LDD領域1cに対する遮光性を高めて、より効果的に光リーク電流の発生に起因するフリッカ等の表示不良の発生を低減或いは防止できる。
【0113】
ここで、上述したTFT30の動作時に、画素電極側LDD領域1cにおいて、データ線側LDD領域1bに比べて光リーク電流が相対的に発生しやすい理由について、図11から図16を参照して、詳細に説明する。
【0114】
先ず、テスト用のTFTに光を照射した場合における、ドレイン電流の大きさを測定した測定結果について、図11を参照して説明する。ここに図11は、テスト用のTFTにおける光照射位置とドレイン電流との関係を示すグラフである。
【0115】
図11において、データE1は、テスト用の単体のTFT、即ちTEG(Test Element Group)に対して、光スポット(約2.4umの可視光レーザ)をドレイン領域側からソース領域側へ順に走査しつつ照射した場合におけるドレイン電流の大きさを測定した結果を示している。TEGは、チャネル領域、ソース領域及びドレイン領域に加え、チャネル領域とソース領域との接合部に形成されたソース側接合領域、及びチャネル領域とドレイン領域との接合部に形成されたドレイン側接合領域を有している。
【0116】
尚、図11の横軸は、光スポットが照射された光照射位置を示しており、チャネル領域とドレイン側接合領域との境界及びチャネル領域とソース側接合領域との境界、更にチャネル領域をゼロとしている。図11の縦軸は、ドレイン電流の大きさ(但し、所定の値で規格化された相対値)を示しており、ドレイン電流がドレイン領域からソース領域へ向かって流れている場合には、正の値(即ち、プラスの値)を示し、ドレイン電流がソース領域からドレイン領域へ向かって流れている場合には、負の値(即ち、マイナスの値)を示す。
【0117】
図11において、データE1は、いずれの光照射位置でもプラスの値を示している。即ち、ドレイン電流が、ドレイン領域からソース領域へ向かって流れていることを示している。また、データE1は、ドレイン側接合領域内において、ソース側接合領域内におけるよりも大きな値を示している。即ち、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなることを示している。つまり、ドレイン側接合領域内に光スポットが照射された場合には、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなることを示している。尚、ドレイン電流は、暗電流(或いはサブスレッショルドリーク、即ち、光を照射しない状態でも、TEGのオフ状態においてソース領域及びドレイン領域間に流れる漏れ電流)と光リーク電流(或いは光励起電流、即ち、光が照射されることによる電子の励起に起因して生じる電流、)とから構成されている。
【0118】
次に、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図12及び図13を参照して説明する。ここに図12は、ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。図13は、ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。尚、図12及び図13では、上述したTFT30が電気的に接続された画素電極9aにおける中間階調の表示を想定して、ソース電位(即ち、ソース領域の電位)を4.5V、ゲート電位(即ち、チャネル領域の電位)を0V、ドレイン電位(即ち、ドレイン領域の電位)を9.5Vとしている。図12及び図13の横軸は、TEGを構成する半導体層における各領域を示している。図12及び図13の縦軸は、電子のポテンシャル(フェルミレベル)を示している。電子は負の電荷を有するため、各領域における電位が高いほど、電子のポテンシャルは低くなり、各領域における電位が低いほど、電子のポテンシャルは高くなる。
【0119】
図12は、チャネル領域及びドレイン領域間に形成されたドレイン側接合領域に光スポットが照射され、ドレイン側接合領域において光励起が生じる場合におけるキャリアの振舞いを示している。
【0120】
図12において、光リーク電流は、2つの電流成分からなると推定できる。
【0121】
即ち、第1の電流成分として、光励起によって生じた電子の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じた電子(図中、「e」参照)が、ドレイン側接合領域からポテンシャルのより低いドレイン領域へ移動することにより生じる電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)である。
【0122】
第2の電流成分として、光励起によって生じたホール(即ち、正孔、図中、「h」参照)の移動による電流成分がある。より具体的には、ドレイン側接合領域における光励起によって生じたホールが、ドレイン側接合領域からポテンシャルのより低い(即ち、電子のポテンシャルとしてはより高い)チャネル領域へ移動することによって発生するバイポーラ効果に起因する電流成分である。つまり、チャネル領域へ移動したホールの正電荷によって、チャネル領域のポテンシャル(即ち、いわゆるベースポテンシャル)がポテンシャルLc1からポテンシャルLc2へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)である。よって、ドレイン側接合領域において光励起が生じる場合において、第1及び第2の電流成分はいずれもドレイン電流(言い換えれば、コレクタ電流)を増大させる方向(即ち、ドレイン領域からソース領域へ流れる方向)に発生する。
【0123】
図13は、チャネル領域及びソース領域間に形成されたソース側接合領域に光スポットが照射され、ソース側接合領域において光励起が生じる場合にキャリアの振舞いを示している。
【0124】
図13において、光リーク電流は、図12を参照して上述したドレイン側接合領域において光励起が生じる場合とは異なり、ホールがソース側接合領域からポテンシャルのより低い(即ち、電子のポテンシャルとしてはより高い)チャネル領域へ移動するバイポーラ効果に起因した第2の電流成分が支配的であると推定できる。即ち、ソース側接合領域における光励起によって生じた電子(図中、「e」参照)が、ソース側接合領域からポテンシャルのより低いソース領域へ移動することにより生じる第1の電流成分(この電流成分は、ソース領域からドレイン領域へ流れる)は、バイポーラ効果に起因した第2の電流成分(この電流成分は、ドレイン領域からソース領域へ流れる)よりも少ないと推定できる。
【0125】
図13において、バイポーラ効果に起因した第2の電流成分(即ち、チャネル領域へ移動したホールの正電荷によって、ベースポテンシャルがポテンシャルLc1からポテンシャルLc3へと引き下げられるため、ソース領域からドレイン領域へと向かう電子が増大するという効果による電流成分)は、ドレイン領域からソース領域へと流れる。一方、上述した第1の電流成分は、ソース領域からドレイン領域へと流れる。即ち、第1の電流成分と第2の電流成分とは互いに反対方向に流れる。ここで、再び図11において、ソース側接合領域に光スポットを照射した場合には、ドレイン電流(データE1参照)は正の値を示している。即ち、この場合には、ドレイン電流はドレイン領域からソース領域へ向かって流れている。よって、第1の電流成分は、暗電流や第2の電流成分であるバイポーラ効果による電流成分を抑制するのみで、ドレイン電流の流れをソース領域からドレイン領域へ向かわせる程度までは大きくないといえる。
【0126】
更に、チャネル領域及びソース領域間の電位差は、チャネル領域及びドレイン領域間の電位差よりも小さいため、ソース領域側の空乏化領域(即ち、ソース側接合領域)は、ドレイン領域側の空乏化領域(即ち、ドレイン側接合領域)よりも狭い。このため、ソース側接合領域に光スポットを照射した場合には、ドレイン側接合領域に光スポットを照射した場合と比較して、光励起の絶対量が少ない。
【0127】
以上、図12及び図13を参照して説明したように、ドレイン側接合領域において光励起が生じる場合、第1及び第2の電流成分はいずれもドレイン電流を増大させる方向に発生する。一方、ソース側接合領域において光励起が生じる場合、第1の電流成分が第2の電流成分を抑制する。よって、ドレイン側接合領域内に光スポットが照射された場合の方が、ソース側接合領域内に光スポットが照射された場合よりも、ドレイン電流が大きくなる(即ち、光リーク電流が大きくなる)。
【0128】
次に、画素電極側ソースドレイン領域がドレイン電位とされると共に画素電極側接合領域内に光スポットが照射された場合の方が、データ線側ソースドレイン領域がドレイン電位とされると共にデータ線側接合領域内に光スポットが照射された場合よりも、光リーク電流が大きくなるメカニズムについて、図14及び図15を参照して説明する。ここに図14は、データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。図15は、画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【0129】
以下では、画素スイッチング用のTFTを含む画素部に電荷が保持され、光励起が生じた場合を考える。上述したようなTEGを想定した場合と異なる点は、画素スイッチング用のTFTの画素電極側は、フローティング状態になり得る点である。画素スイッチング用のTFTの画素電極側には、蓄積容量70の如き保持容量が接続される場合もあり、容量値が十分に大きければ、上述したTEGを用いた場合と同様に固定電極に近い状態となるが、容量が十分に大きくなければ、フローティング状態或いはこれに近い状態になる。尚、ここでは、容量値は十分には大きくないものと仮定する。
【0130】
図14及び図15において、液晶装置では、いわゆる焼き付きを防止するために交流駆動が採用される。ここでは、中間階調の表示を想定して、画素電極に、7Vを基準電位として、4.5Vのマイナスフィールドの電荷と9.5Vのプラスフィールドの電荷とが交互に保持される場合を想定する。このため画素スイッチング用のTFTのソース及びドレインは、画素電極側ソースドレイン領域とデータ線側ソースドレイン領域との間で、固定ではなく変化する。即ち、図14に示すように、画素電極にマイナスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも低くなる場合)には、画素電極側ソースドレイン領域は、ソースとなるのに対し、図15に示すように、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域の電位がデータ線側ソースドレイン領域の電位よりも高くなる場合)には、画素電極側ソースドレイン領域は、ドレインとなる。
【0131】
図14において、画素電極にマイナスフィールドの電荷が保持される場合には、画素電極側ソースドレイン領域が、ソース(或いはエミッタ)となり、データ線側ソースドレイン領域が、ドレイン(或いはコレクタ)となる。ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第1の電流成分とバイポーラ効果に起因する第2の電流成分が発生する。ここで、バイポーラ効果に起因する第2の電流成分が生じると(即ち、ベースポテンシャルがポテンシャルLc1からポテンシャルLc2へと引き下げられ、ソースである画素電極側ソースドレイン領域からドレインであるデータ線側ソースドレイン領域へ電子が移動すると)、フローティング状態である画素電極側ソースドレイン領域から電子が抜き取られることになり、エミッタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルLs1からポテンシャルLs2へと低下する(電位は、上昇する)。即ち、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベースポテンシャルが低下すると共にエミッタとしての画素電極側ソースドレイン領域のポテンシャルも低下する。言い換えれば、ドレイン側接合領域であるデータ線側接合領域において光励起が生じた場合、ベース電位の上昇に伴ってエミッタ電位も上昇する。このため、ドレイン電流(即ち、コレクタ電流)が、抑制されることになる。
【0132】
一方、図15において、画素電極にプラスフィールドの電荷が保持される場合には、データ電極側ソースドレイン領域が、ソース(或いはエミッタ)となり、画素電極側ソースドレイン領域が、ドレイン(或いはコレクタ)となる。ドレイン側接合領域である画素電極側接合領域において光励起が生じた場合、上述したように、光励起によって生じた電子の移動による第1の電流成分とバイポーラ効果に起因する第2の電流成分が発生する。ここで、ソースとなるデータ線側ソースドレイン領域は、データ線と接続されているため、画素電極とは異なりフローティング状態ではなく、電位に変化は生じない。バイポーラ効果に起因する第2の電流成分が生じると(即ち、ベースポテンシャルがポテンシャルLc1からポテンシャルLc2へと引き下げられ、ソースであるデータ線側ソースドレイン領域からドレインである画素電極ソースドレイン領域へ電子が移動すると)、フローティング状態である画素電極側ソースドレイン領域へ電子が流れ込むことになり、コレクタとしての画素電極側ソースドレイン領域のポテンシャルが、ポテンシャルLd1からポテンシャルLd2へと上昇する(電位は、低下する)。しかし、コレクタとしての画素電極側ソースドレイン領域のポテンシャルの上昇は、上述したソースとしての画素電極側ソースドレイン領域のポテンシャルの低下とは異なり、ドレイン電流を抑制する働きは殆どない。ドレイン電流(即ち、コレクタ電流)は、エミッタ電位に対するベース電位の大きさよって殆ど決まるため、コレクタ電位が低下してもドレイン電流を抑制する働きは殆ど生じない、言い換えれば、バイポーラトランジスタの飽和領域に入った状態である。
【0133】
以上、図14及び図15を参照して説明したように、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域が、ドレインとなる場合)には、バイポーラ効果に起因した第2の電流成分は殆ど抑制されないのに対し、画素電極にマイナスフィールドの電荷が保持される場合(即ち、データ側ソースドレイン領域が、ドレインとなる場合)には、バイポーラ効果に起因した第2の電流成分は、フローティング状態である画素電極側ソースドレイン領域の電位の上昇に起因して抑制される。つまり、画素電極側ソースドレイン領域がドレインとなる場合の方が、データ側ソースドレイン領域がドレインとなる場合よりも、光リーク電流に起因してドレイン電流が増加する。
【0134】
ここで、図16は、画素スイッチング用のTFT全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【0135】
図16において、データE2は、画素電極にプラスフィールドの電荷が保持される場合(画素電極電位が電位V1とされる場合)における画素電極電位の変動Δ1は、画素電極にマイナスフィールドの電荷が保持される場合(画素電極電位が電位V2とされる場合)における画素電極電位の変動Δ2よりも大きいことを示している。即ち、画素電極において、プラスフィールドの電荷は、マイナスフィールドの電荷よりも保持されにくい(つまり、光リークが発生しやすい)ことを示している。これは、画素電極にプラスフィールドの電荷が保持される場合(即ち、画素電極側ソースドレイン領域が、ドレインとなる場合)の方が、画素電極にマイナスフィールドの電荷が保持される場合(即ち、データ線側ソースドレイン領域が、ドレインとなる場合)よりも光リーク電流が生じやすいという上述したメカニズムと一致している。
【0136】
以上、図11から図16を参照して詳細に説明したように、画素スイッチング用のTFTにおけるドレイン側接合領域において光励起が生じる場合にドレイン電流が増加しやすい。更に、画素電極側ソースドレイン領域がドレインとなる場合においてドレイン電流が増加しやすい(逆に言えば、データ線側ソースドレイン領域がドレインとなる場合には、バイポーラ効果に起因した電流成分が抑制されている)。よって、本実施形態に係る液晶装置のように、画素電極側接合領域である画素電極側LDD領域1cに対する遮光性を、データ線側接合領域であるデータ線側LDD領域1bに対する遮光性よりも高めることで、高い開口率を維持しつつTFT30における光リーク電流を極めて効果的に低減できる。
【0137】
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図17は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【0138】
図17に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
【0139】
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0140】
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
【0141】
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【0142】
尚、図17を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【0143】
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
【0144】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、並びに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【0145】
【図1】本実施形態に係る液晶装置の構成を概略的に示す平面図である。
【図2】図1のH−H’線断面図である。
【図3】第1実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図4】相隣接する複数の画素部の平面図である。
【図5】トランジスタに着目してその構成を示す平面図である。
【図6】図4のA−A’線断面図である。
【図7】図4のB−B’線断面図である。
【図8】図5のC−C’線における断面部分の拡大図である。
【図9】変形例における図5と同趣旨の平面図である。
【図10】図9のE−E’線断面図である。
【図11】テスト用のTFTにおける光照射位置とドレイン電流との関係を示すグラフである。
【図12】ドレイン側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図13】ソース側接合領域において光励起が発生した場合におけるキャリアの振る舞いを示す概念図である。
【図14】データ線側ソースドレイン領域がドレイン電位とされる場合において、データ線側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図15】画素電極側ソースドレイン領域がドレイン電位とされる場合において、画素電極側接合領域(言い換えれば、ドレイン側接合領域)において光励起が発生したときにおけるキャリアの振る舞いを示す概念図である。
【図16】画素スイッチング用のTFT全体に、比較的強い光を照射した際の画素電極電位の波形を示している。
【図17】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【0146】
1a…半導体層、1a’…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、202…絶縁膜、3a…ゲート電極、3a0…ゲート電極本体部、3a1…第1延設部分、3a2…第2延設部分、6a…データ線、9a…画素電極、10…TFTアレイ基板、11…走査線、12…下地絶縁膜、30…TFT、31…第1絶縁膜、801…溝、812…溝内部分
【特許請求の範囲】
【請求項1】
基板と、
該基板上で互いに交差して延在するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
前記データ線及び前記走査線のうちいずれか一方の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層と、
前記第1及び第2の接合領域のうち、少なくとも前記第2の接合領域を覆うように、且つ前記チャネル領域に重ならないように島状に設けられた第1絶縁膜と、
前記チャネル領域にゲート絶縁膜を介して重なる本体部分、該本体部分から前記第1絶縁膜上に延設された第1延設部分、及び該第1延設部分から前記半導体層の脇で前記延在方向に沿って延設された第2延設部分を有するゲート電極と、
前記半導体層より下層側に、前記基板上で平面的に見て前記第1絶縁膜の脇において、前記半導体層に対して少なくとも前記第2の接合領域に沿って延在する溝が形成された第2絶縁膜と
を備え、
前記第1延設部分は、前記第1絶縁膜の表面における前記第2の接合領域の直上に位置する上面部分から連続的に、前記第2の接合領域の脇に位置する側面部分を少なくとも覆うように形成され、
前記第2延設部分は、前記溝と重なるように配置されると共に前記溝内に形成された溝内部分を有する
ことを特徴とする電気光学装置。
【請求項2】
前記第2延設部分は、前記半導体層を挟んでその両側に配置されることを特徴とする請求項1に記載の電気光学装置。
【請求項3】
前記走査線と、前記ゲート電極のうち少なくとも前記第2延設部分とが同一膜により一体的に形成されることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項4】
前記基板上において前記第2絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備え、
前記溝は、前記第2絶縁膜を貫通して前記下側遮光膜の表面に至るように形成され、
前記溝内部分は、前記溝内において前記下側遮光膜と電気的に接続されるように形成される
ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
【請求項5】
前記基板上で平面的に見て、
前記第1絶縁膜は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、
前記第1延設部分は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部と重なるように延設されている
ことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
【請求項6】
前記第1絶縁膜は、前記ゲート絶縁膜よりも膜厚が大きくなるように形成されることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
【請求項7】
前記第2の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されていることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。
【請求項8】
前記第2の接合領域は、LDD領域であることを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。
【請求項9】
請求項1から8のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項1】
基板と、
該基板上で互いに交差して延在するデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して設けられた画素電極と、
前記データ線及び前記走査線のうちいずれか一方の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、並びに前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層と、
前記第1及び第2の接合領域のうち、少なくとも前記第2の接合領域を覆うように、且つ前記チャネル領域に重ならないように島状に設けられた第1絶縁膜と、
前記チャネル領域にゲート絶縁膜を介して重なる本体部分、該本体部分から前記第1絶縁膜上に延設された第1延設部分、及び該第1延設部分から前記半導体層の脇で前記延在方向に沿って延設された第2延設部分を有するゲート電極と、
前記半導体層より下層側に、前記基板上で平面的に見て前記第1絶縁膜の脇において、前記半導体層に対して少なくとも前記第2の接合領域に沿って延在する溝が形成された第2絶縁膜と
を備え、
前記第1延設部分は、前記第1絶縁膜の表面における前記第2の接合領域の直上に位置する上面部分から連続的に、前記第2の接合領域の脇に位置する側面部分を少なくとも覆うように形成され、
前記第2延設部分は、前記溝と重なるように配置されると共に前記溝内に形成された溝内部分を有する
ことを特徴とする電気光学装置。
【請求項2】
前記第2延設部分は、前記半導体層を挟んでその両側に配置されることを特徴とする請求項1に記載の電気光学装置。
【請求項3】
前記走査線と、前記ゲート電極のうち少なくとも前記第2延設部分とが同一膜により一体的に形成されることを特徴とする請求項1又は2に記載の電気光学装置。
【請求項4】
前記基板上において前記第2絶縁膜よりも下層側に配置され、前記半導体層に少なくとも部分的に重なると共に、遮光性材料を含んでなる下側遮光膜を備え、
前記溝は、前記第2絶縁膜を貫通して前記下側遮光膜の表面に至るように形成され、
前記溝内部分は、前記溝内において前記下側遮光膜と電気的に接続されるように形成される
ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
【請求項5】
前記基板上で平面的に見て、
前記第1絶縁膜は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部に重ならないように設けられており、
前記第1延設部分は、前記データ線側ソースドレイン領域又は前記画素電極側ソースドレイン領域の少なくとも一部と重なるように延設されている
ことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
【請求項6】
前記第1絶縁膜は、前記ゲート絶縁膜よりも膜厚が大きくなるように形成されることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
【請求項7】
前記第2の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されていることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。
【請求項8】
前記第2の接合領域は、LDD領域であることを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。
【請求項9】
請求項1から8のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2009−122250(P2009−122250A)
【公開日】平成21年6月4日(2009.6.4)
【国際特許分類】
【出願番号】特願2007−294308(P2007−294308)
【出願日】平成19年11月13日(2007.11.13)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成21年6月4日(2009.6.4)
【国際特許分類】
【出願日】平成19年11月13日(2007.11.13)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]