電源電流による検査容易化論理回路
【課題】本発明は回路をより容易に検査できる検査容易化回路を提供することを目的とする。
【解決手段】本発明での検査容易化回路は電源電流による検査を容易とするもので、電源電流異常検出による検査容易化ICを用いて構成する。そのICでは、IC内に実現したい論理機能をもつ論理回路の入力に入力ドライバ回路を、また出力に出力ドライバ回路を接続し、実現したい論理機能をもつその論理回路、入力ドライバ回路、出力ドライバ回路の３種類の電源電流のいずれか、もしくはそれらを組み合わせた電源電流の異常によりその検査容易化回路を検査できるようにする。この検査容易化回路は必ずしも検査に先立って外部入力信号線に印加する検査入力を生成し検査時に与えなくても故障を発見できるという特長を持っている。
【解決手段】本発明での検査容易化回路は電源電流による検査を容易とするもので、電源電流異常検出による検査容易化ICを用いて構成する。そのICでは、IC内に実現したい論理機能をもつ論理回路の入力に入力ドライバ回路を、また出力に出力ドライバ回路を接続し、実現したい論理機能をもつその論理回路、入力ドライバ回路、出力ドライバ回路の３種類の電源電流のいずれか、もしくはそれらを組み合わせた電源電流の異常によりその検査容易化回路を検査できるようにする。この検査容易化回路は必ずしも検査に先立って外部入力信号線に印加する検査入力を生成し検査時に与えなくても故障を発見できるという特長を持っている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理ICの入出力端子およびそれにつながる論理ゲートに発生する故障の存在ならびに故障箇所の発見を電源電流異常検出により容易とする論理回路に関するものである。
【背景技術】
【０００２】
論理ICの入出力端子に発生する故障の存在を見つける、また故障箇所の特定を論理値測定で行うためには、論理値異常を発生させることができる検査入力を検査前に求めておき、それを検査時に印加し、発生する論理値異常を論理値観測可能端子まで伝搬させる必要がある。それを容易にする検査容易化法としてバウンダリスキャン法がある。
【０００３】
バウンダリスキャン法を用い論理ICおよび論理回路を作製しても、論理回路内に実現したい論理機能の複雑化・高機能化に伴いICの入出力端子数が増大し、発生させた論理値異常を論理値観測可能端子まで伝搬させるのが困難となっている。また回路の小型化に伴い発生しやすくなっている断線故障が回路内に発生した場合、故障でどのような論理値異常が生じるか予想できない上に、論理値異常が現れない場合があるため、論理値測定による検査ではバウンダリスキャン法を用いたとしても断線故障を見逃す場合があり大きな問題となっている。
【０００４】
論理値異常を検出し回路を検査する方法以外に、論理回路に流れる電源電流を測定し、電源電流異常により回路内の故障を検出する検査法も提案されている。その検査法はCMOS論理ICを用いて作製された論理回路に特に有効とされている検査法である。その検査法は、発生させた異常を必ずしも伝搬させる必要がないという、検査を容易とする特長を持っている。その検査法では短絡故障など論理値異常が必ず現れる故障では大きな電源電流異常が必ず現れ容易に検出できる。しかし、論理値異常が必ずしも現れるとは限らない断線故障においては必ずしも電源電流異常が現れないため、電源電流による検査法でも断線故障を見逃す可能性がある。
【０００５】
断線故障を電源電流で必ず検出できるようにするために、回路外部から交流電界や交流磁界を印加し、それによって流れる電源電流で検査する検査装置が特開2001-166012で提案されている。その検査装置により断線故障の検出は確実に行えるものの、電源電流値異常を発生させられる検査入力を生成し、検査時に印加しなければならない。それらの作業はIC内に実現される回路が複雑になるにつれて困難となる。そのため、断線故障検出のための検査入力生成を不要とする論理回路の開発が求められている。
【特許文献１】特開2001-166012号
【非特許文献１】坂巻佳壽美著、JTAGテストの基礎と応用、CQ出版社
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明はディジタル回路、アナログディジタル混在回路において、検査対象回路の外部入力端子に特別な検査用信号を必ずしも与えなくても、また検査対象回路の観測可能端子の信号を測定しなくても、ICの入出力端子およびそれにつながる論理ゲートに発生する故障の存在の発見、故障箇所の特定が容易に行える検査容易化回路の開発を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明による検査容易化回路では電源電流による検査を容易とするICを使用し作製する。そのICでは、IC内に実現したい論理機能を実現した回路（以後、「コア回路」と呼ぶ）の入力に入力ドライバ回路を、また出力に出力ドライバ回路を接続し、コア回路の電源電流、入力ドライバ回路の電源電流、出力ドライバ回路の電源電流のいずれか、もしくはそれらを組み合わせた電源電流の異常によりそのICを検査できるようにする。
【０００８】
その検査容易化ICを用いた論理回路の検査を容易とするため、各検査容易化ICの入力ドライバ回路の電源電流、コア回路の電源電流、出力ドライバ回路の電源電流、検査容易化IC以外の使用ICの電源電流の、各電源電流の異常もしくはそれらを組み合わせた電源電流の異常で検査できるような回路構造にする。
【発明の効果】
【０００９】
希望する機能を持つ回路を本発明の回路で実現することで、実現回路が容易にかつ短時間で検査でき、故障を含まない回路を市場に提供できるという効果が得られる。
【発明を実施するための最良の形態】
【００１０】
本発明は電源電流により検査が容易となる論理回路を開発しようとするものである。その実施形態として、電源電流異常を検出する回路（以後、「電源電流異常検出回路」と呼ぶ）をIC内や検査対象回路内に設ける形態と、検査対象回路外に設ける形態の２種類の実施形態がある。以下ではその実施形態毎に実施例を述べる。
【実施例１】
【００１１】
実施例１は電源電流異常検出回路をIC内や検査対象回路内に設けずに検査容易化回路を実現しようとするものである。その検査容易化回路で使用する検査容易化ICの代表的な実現形態としては次の３種類のものがある。
【００１２】
図１は第１の形態の検査容易化ICのブロック図である。第１の形態の検査容易化ICでは、検査を容易とするため、コア回路１０、入力ドライバ回路１１、出力ドライバ回路１２の各電源電流が測定できるように、別々に電源端子を設けそれらに電源電圧を供給する。図１では入力ドライバ回路１１、出力ドライバ回路１２はバッファゲートで構成しているが、それらのドライバ回路はインバーターゲートや他の基本論理ゲートでもよい。入力ドライバ回路１１、出力ドライバ回路１２の電源電流が測定できるように、それらのドライバ回路内のゲートの電源電圧は図１の入力ドライバ回路１１、出力ドライバ回路１２のように共通の端子から供給する。
【００１３】
コア回路がSSI内のように回路規模が小さいICの場合、その正常ICの静的電源電流はほとんど流れない。そのためSSIの入出力端子に故障が発生し、ICに異常電流が流れると、異常が電源電流に顕著に現れ、その故障は確実に発見することができる。しかしIC内の回路規模が増大すると正常ICの静的電源電流が増加するため、故障の影響が電源電流異常として現れてもICの静的電源電流のばらつきで埋もれてしまい、故障を発見できなくなる可能性がある。そのため、図１の検査容易化ICでは回路規模が大きいコア回路１０の電源電流供給端子を入力ドライバ回路１１、出力ドライバ回路１２のものと別々に設けている。SSIのようなコア回路が小規模で正常時の静的電源電流がほとんど流れないICには入力ドライバ回路、出力ドライバ回路を設けなくてもよい。
【００１４】
図２は実施例１で使用する第２の形態の検査容易化ICの回路ブロック図である。入力ドライバ回路、出力ドライバ回路はコア回路の入出力端子数に比例した数のゲートから構成されるので、それらには正常時には静的電源電流はほとんど流れない。そのため図２では入力ドライバ回路１１、出力ドライバ回路１２の電源端子を共通にしその端子から電源電圧を供給している。
【００１５】
論理値テストでの検査を容易とするために開発されたバウンダリスキャン法に従って作製されたICを電源電流による検査が容易となるように作製することができる。図３は第３の形態の検査容易化ICの回路ブロック図であり、バウンダリスキャン設計を行った回路に対し第２の形態に従って電源電流による検査が容易となるようにしたものである。図３のICでは入力端子につながる全ゲートには入力ドライバ回路１１を、出力端子につながる全ゲートには出力ドライバ回路１２を接続し、その電源を同一の電源端子から供給しその電源電流異常で検査するようにしている。またわざわざ入力ドライバ回路１１、出力ドライバ回路１２を追加せずに、バウンダリスキャン法で作られたICの入出力端子につながるバウンダリスキャンセル１４などのバウンダリスキャンに必要な回路の電源電圧をICの電源電圧供給端子とは別の端子から供給し、そこに流れる電源電流異常でそのICを検査するようにしてもよい。
【００１６】
本発明では図１、図２、図３のような電源電流による検査を容易としたICを用いて、検査を容易とする回路を作製することを目的としている。図４は図１の第１の形態の検査容易化ICを用いて検査容易化にした回路１６に、その回路に対する交流電界印加時の電源電流測定による検査回路をつないだ時の回路である。図４の検査対象回路は２種類の第１の形態の検査容易化IC、LSIａ１７、LSIｂ１８と、２種類のSSI、SSIａ１９、SSIｂ２０から構成する回路を電源電流測定により検査容易にした回路である。SSIの正常時静的電源電流は検査容易化LSIの入力ドライバ回路、出力ドライバ回路と同様に小さく、そのICの静的電源電流に異常が現れると容易に検出できる。それに対しLSI内のコア回路の正常時静的電源電流は大きく、その電源電流とSSI、検査容易化LSIの入力ドライバ回路、出力ドライバ回路の電源電流といっしょにして測定するように電源配線を行うと、コア回路の正常時静的電源電流のばらつきで異常電源電流が埋もれてしまう可能性がある。そのため図４ではコア回路の電源電圧とそれ以外の回路の電源電圧は別々に供給し、SSIと入力ドライバ回路、出力ドライバ回路の電源電流iDDio(t)の異常で検査できるようにしている。
【００１７】
図４で入力端子間の短絡故障の検査はその入力端子に相異なる論理値を出力するような検査入力を検査対象回路１６に印加する。それによりその入力端子に信号を供給するICの電源電流に異常を発生させ、その故障の存在を発見する。たとえば図４のLSIb１８の入力端子mとn間の短絡故障は端子eとfに相異なる論理値を出力するような検査入力を検査対象回路１６に印加する。それによりLSIa１７の出力ドライバ回路１２に過電流が流れる。その結果、図４のiDDio(t)に異常が現れる。その異常でその故障は検出する。同様に、検査対象回路の外部出力端子の短絡故障はそれにつながるICの出力ドライバ回路の電源電流異常で検出する。たとえば外部出力端子ｑとｒの短絡故障はLSIｂ１８の出力ドライバ回路１２の電源電流異常で検出する。
【００１８】
検査対象回路の外部入力端子間の短絡故障はその故障を励起しても過電流は故障励起信号を供給する回路の電源電流にしか異常が現れないので、図４では検査対象回路の外部入力端子に外部入力ドライバ回路２１を接続し、その電源を検査容易化ICの入力ドライバ回路、出力ドライバ回路に電源を供給する電源端子から供給している。それにより検査対象回路１６の外部入力端子ａとbの短絡故障は外部入力ドライバ回路２１の電源電流異常で発見する。
【００１９】
断線故障が発生した場合、必ずしも電源電流異常が現れるとは限らない。そのため特開2001-166012では断線故障を検出するために回路外部から交流電界もしくは交流磁界を印加する。図４では電極２３間に交流電圧２４を印加し、検査対象回路１６の外部から交流電界を印加している。それにより、断線故障の発生箇所の電圧を変化させることができる。CMOS論理ゲートにおいては、その入力電圧が電源電圧VDDや0Vではそのゲートにほとんど静的電源電流が流れない。しかし、その入力電圧がVDDと0Vの間の電圧になれば大きな電源電流がそのゲートに流れる。そのため、特開2001-166012では交流電界・交流磁界の印加により、断線箇所の電圧をVDDと0V間の電圧にすることで、正常時には流れない電源電流を流させ、その異常によってその断線故障を検出する。
【００２０】
しかし、その検査では交流電界・交流磁界以外に検査時に検査入力を印加しなければならない。IC内のコア回路が複雑になると検査入力生成と検査入力印加が困難となるという欠点がある。
【００２１】
それに対し本発明の検査容易化ICでは入力ドライバ回路がコア回路の入力端子につながっているので、断線故障のための検査入力を前もって用意する必要がないという特長を本検査容易化回路は持っている。たとえば図４でLSIｂ１８の入力端子ｈの断線故障はLSIａ１７の出力端子ｄにH、Lのどちらの信号を出力させても、検査対象回路１６の外から交流電界・交流磁界を印加することでLSIb１８の入力ドライバ回路１０に異常電流を流すことができる。検査対象回路の外部入力端子の断線故障も交流電界・交流磁界の印加でその端子につながるICの入力ドライバ回路の電源電流に異常を発生させ発見することができる。たとえば図４のLSIa１７の入力端子cのような外部入力端子の断線故障は交流電界・交流磁界の印加でLSIａ１７の入力ドライバ回路１０の電源電流に異常を発生させ発見することができる。それに対して外部出力端子の断線故障は交流電界・交流磁界を印加しても電源電流異常を発生させることができない。外部出力端子の断線故障を電源電流異常で検出できるように図４では外部出力ドライバ回路２２を検査対象回路の外部出力端子に接続し、外部出力ドライバ回路の電源電流に異常を発生させそれらの故障を発見する。
【実施例２】
【００２２】
図５は入力ドライバ回路１１、出力ドライバ回路１２に異常電流が流れるとH信号を、それ以外の時はL信号を出力する電源電流異常検出回路２５をICに内蔵した検査容易化ICである。図５では入力ドライバ回路１１の電源電流と出力ドライバ回路の電源電流１２の和の異常を検出する電源電流異常検出回路２５を内蔵している。図６は図５とは異なり、入力ドライバ回路１１、出力ドライバ回路１２の各々に電源電流異常検出回路２５を設けている。図６では電源電流異常検出回路の出力信号のOR演算結果を検査結果信号としfs端子２６から出力している。また、図５、図６では電源電流異常検出回路２５をVDD電圧供給側に設けているが、GND側に設けてもよい。その電源電流異常検出回路は図５、図６のようにICに内蔵しなくても、検査対象回路内のICの外部に設けてもよい。
【００２３】
図７は図５の検査容易化ICを用いて検査を容易となるようにした検査対象回路１６に、それを検査するための交流電界印加時の電源電流測定による検査回路をつないだ時の回路である。図７の外部入力ドライバ回路３３、外部出力ドライバ回路３４はその内部に電源電流異常検出回路２５を設けた回路である。図８は外部入力ドライバ回路に電源電流異常検出回路２５を設けた外部入力ドライバ回路である。図８と同様な方法で外部出力ドライバ回路にも電源電流異常検出回路２５を設けることができる。その異常検出回路を設けた外部出力ドライバ回路３４を図７では使用している。SSIの正常時静的電源電流はほとんど流れないため、SSIの電源は同一箇所から供給し、その箇所に電源電流異常検出回路２５を図７の検査対象回路１６内に設けている。LSIｃ２８、LSIｄ２９、LSIｅ３０は電源電流異常検出回路２５を内蔵させたものであるので、この回路はORゲートｂ３５でLSIｃ２８、LSIｄ２９、LSIｅ３０の電源電流異常検出回路の出力信号と、SSIc３１、SSIｄ３２で構成された回路の電源電流異常検出回路２５の出力信号のOR演算結果を検査対象回路１６から出力している。また図７では外部入力ドライバ回路３３、外部出力ドライバ回路３４内においても電源電流異常検出回路を内蔵しているので、それらの電源電流異常検出回路の出力信号のOR演算をORゲートc３６で行い、回路全体の検査結果を生成している。なお、図７のORゲートc３６と外部入力ドライバ回路３３、外部出力ドライバ回路３４との間に発生する故障は、検査対象回路が非常に単純となるので、既存の論理値測定による検査法で容易に発見することができる。
【００２４】
なお本発明の実施の形態を実施例１および実施例２で個別に説明しているが、個々の組み合わせた検査容易化回路も本発明に含まれる。またここでは検査対象回路１６として論理回路を例として説明しているが、アナログ／ディジタル混在回路の論理回路部の検査容易化回路も本発明に含まれる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の形態の検査容易化ICのブロック図である。
【図２】本発明の第２の形態の検査容易化ICのブロック図である。
【図３】バウンダリスキャン法に従って作られたICを検査容易化にした本発明の第３の形態である検査容易化ICのブロック図である。
【図４】本発明の第１の形態の検査容易化ICを用いて作られた検査容易化回路に交流電界印加時の電源電流測定による検査回路をつないだ時の回路である。
【図５】電源電流異常検出回路を内蔵した本発明の検査容易化ICの内部構成である。
【図６】入力ドライバ回路、出力ドライバ回路の各々に電源電流異常検出回路を内蔵させた本発明の検査容易化ICの内部構成である。
【図７】電源電流異常検出回路を内蔵した検査容易化ICを用いて作られた検査容易化回路に交流電界印加時の電源電流測定による検査回路をつないだ時の回路である。
【図８】電源電流異常検出回路を内蔵した外部入力ドライバ回路である。
【符号の説明】
【００２６】
１０ コア回路、
１１ 入力ドライバ回路、
１２ 出力ドライバ回路、
１３ ICのピン、
１４ バウンダリスキャンセル、
１５ 検査制御回路、
１６ 検査対象回路、
１７ 検査容易化LSIａ、
１８ 検査容易化LSIｂ、
１９ SSIａ、
２０ SSIｂ、
２１ 外部入力ドライバ回路、
２２ 外部出力ドライバ回路、
２３ 電極
２４ 交流電界発生用交流電源
２５ 電源電流異常検出回路
２６ 電源電流異常発生信号出力ピン
２７ ORゲートａ
２８ 電源電流異常検出回路を内蔵した検査容易化LSIc
２９ 電源電流異常検出回路を内蔵した検査容易化LSId
３０ 電源電流異常検出回路を内蔵した検査容易化LSIe
３１ SSIｃ
３２ SSIｄ
３３ 電源電流異常検出回路を内蔵した外部入力ドライバ回路
３４ 電源電流異常検出回路を内蔵した外部出力ドライバ回路
３５ ORゲートｂ
３６ ORゲートｃ
【技術分野】
【０００１】
本発明は、論理ICの入出力端子およびそれにつながる論理ゲートに発生する故障の存在ならびに故障箇所の発見を電源電流異常検出により容易とする論理回路に関するものである。
【背景技術】
【０００２】
論理ICの入出力端子に発生する故障の存在を見つける、また故障箇所の特定を論理値測定で行うためには、論理値異常を発生させることができる検査入力を検査前に求めておき、それを検査時に印加し、発生する論理値異常を論理値観測可能端子まで伝搬させる必要がある。それを容易にする検査容易化法としてバウンダリスキャン法がある。
【０００３】
バウンダリスキャン法を用い論理ICおよび論理回路を作製しても、論理回路内に実現したい論理機能の複雑化・高機能化に伴いICの入出力端子数が増大し、発生させた論理値異常を論理値観測可能端子まで伝搬させるのが困難となっている。また回路の小型化に伴い発生しやすくなっている断線故障が回路内に発生した場合、故障でどのような論理値異常が生じるか予想できない上に、論理値異常が現れない場合があるため、論理値測定による検査ではバウンダリスキャン法を用いたとしても断線故障を見逃す場合があり大きな問題となっている。
【０００４】
論理値異常を検出し回路を検査する方法以外に、論理回路に流れる電源電流を測定し、電源電流異常により回路内の故障を検出する検査法も提案されている。その検査法はCMOS論理ICを用いて作製された論理回路に特に有効とされている検査法である。その検査法は、発生させた異常を必ずしも伝搬させる必要がないという、検査を容易とする特長を持っている。その検査法では短絡故障など論理値異常が必ず現れる故障では大きな電源電流異常が必ず現れ容易に検出できる。しかし、論理値異常が必ずしも現れるとは限らない断線故障においては必ずしも電源電流異常が現れないため、電源電流による検査法でも断線故障を見逃す可能性がある。
【０００５】
断線故障を電源電流で必ず検出できるようにするために、回路外部から交流電界や交流磁界を印加し、それによって流れる電源電流で検査する検査装置が特開2001-166012で提案されている。その検査装置により断線故障の検出は確実に行えるものの、電源電流値異常を発生させられる検査入力を生成し、検査時に印加しなければならない。それらの作業はIC内に実現される回路が複雑になるにつれて困難となる。そのため、断線故障検出のための検査入力生成を不要とする論理回路の開発が求められている。
【特許文献１】特開2001-166012号
【非特許文献１】坂巻佳壽美著、JTAGテストの基礎と応用、CQ出版社
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明はディジタル回路、アナログディジタル混在回路において、検査対象回路の外部入力端子に特別な検査用信号を必ずしも与えなくても、また検査対象回路の観測可能端子の信号を測定しなくても、ICの入出力端子およびそれにつながる論理ゲートに発生する故障の存在の発見、故障箇所の特定が容易に行える検査容易化回路の開発を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明による検査容易化回路では電源電流による検査を容易とするICを使用し作製する。そのICでは、IC内に実現したい論理機能を実現した回路（以後、「コア回路」と呼ぶ）の入力に入力ドライバ回路を、また出力に出力ドライバ回路を接続し、コア回路の電源電流、入力ドライバ回路の電源電流、出力ドライバ回路の電源電流のいずれか、もしくはそれらを組み合わせた電源電流の異常によりそのICを検査できるようにする。
【０００８】
その検査容易化ICを用いた論理回路の検査を容易とするため、各検査容易化ICの入力ドライバ回路の電源電流、コア回路の電源電流、出力ドライバ回路の電源電流、検査容易化IC以外の使用ICの電源電流の、各電源電流の異常もしくはそれらを組み合わせた電源電流の異常で検査できるような回路構造にする。
【発明の効果】
【０００９】
希望する機能を持つ回路を本発明の回路で実現することで、実現回路が容易にかつ短時間で検査でき、故障を含まない回路を市場に提供できるという効果が得られる。
【発明を実施するための最良の形態】
【００１０】
本発明は電源電流により検査が容易となる論理回路を開発しようとするものである。その実施形態として、電源電流異常を検出する回路（以後、「電源電流異常検出回路」と呼ぶ）をIC内や検査対象回路内に設ける形態と、検査対象回路外に設ける形態の２種類の実施形態がある。以下ではその実施形態毎に実施例を述べる。
【実施例１】
【００１１】
実施例１は電源電流異常検出回路をIC内や検査対象回路内に設けずに検査容易化回路を実現しようとするものである。その検査容易化回路で使用する検査容易化ICの代表的な実現形態としては次の３種類のものがある。
【００１２】
図１は第１の形態の検査容易化ICのブロック図である。第１の形態の検査容易化ICでは、検査を容易とするため、コア回路１０、入力ドライバ回路１１、出力ドライバ回路１２の各電源電流が測定できるように、別々に電源端子を設けそれらに電源電圧を供給する。図１では入力ドライバ回路１１、出力ドライバ回路１２はバッファゲートで構成しているが、それらのドライバ回路はインバーターゲートや他の基本論理ゲートでもよい。入力ドライバ回路１１、出力ドライバ回路１２の電源電流が測定できるように、それらのドライバ回路内のゲートの電源電圧は図１の入力ドライバ回路１１、出力ドライバ回路１２のように共通の端子から供給する。
【００１３】
コア回路がSSI内のように回路規模が小さいICの場合、その正常ICの静的電源電流はほとんど流れない。そのためSSIの入出力端子に故障が発生し、ICに異常電流が流れると、異常が電源電流に顕著に現れ、その故障は確実に発見することができる。しかしIC内の回路規模が増大すると正常ICの静的電源電流が増加するため、故障の影響が電源電流異常として現れてもICの静的電源電流のばらつきで埋もれてしまい、故障を発見できなくなる可能性がある。そのため、図１の検査容易化ICでは回路規模が大きいコア回路１０の電源電流供給端子を入力ドライバ回路１１、出力ドライバ回路１２のものと別々に設けている。SSIのようなコア回路が小規模で正常時の静的電源電流がほとんど流れないICには入力ドライバ回路、出力ドライバ回路を設けなくてもよい。
【００１４】
図２は実施例１で使用する第２の形態の検査容易化ICの回路ブロック図である。入力ドライバ回路、出力ドライバ回路はコア回路の入出力端子数に比例した数のゲートから構成されるので、それらには正常時には静的電源電流はほとんど流れない。そのため図２では入力ドライバ回路１１、出力ドライバ回路１２の電源端子を共通にしその端子から電源電圧を供給している。
【００１５】
論理値テストでの検査を容易とするために開発されたバウンダリスキャン法に従って作製されたICを電源電流による検査が容易となるように作製することができる。図３は第３の形態の検査容易化ICの回路ブロック図であり、バウンダリスキャン設計を行った回路に対し第２の形態に従って電源電流による検査が容易となるようにしたものである。図３のICでは入力端子につながる全ゲートには入力ドライバ回路１１を、出力端子につながる全ゲートには出力ドライバ回路１２を接続し、その電源を同一の電源端子から供給しその電源電流異常で検査するようにしている。またわざわざ入力ドライバ回路１１、出力ドライバ回路１２を追加せずに、バウンダリスキャン法で作られたICの入出力端子につながるバウンダリスキャンセル１４などのバウンダリスキャンに必要な回路の電源電圧をICの電源電圧供給端子とは別の端子から供給し、そこに流れる電源電流異常でそのICを検査するようにしてもよい。
【００１６】
本発明では図１、図２、図３のような電源電流による検査を容易としたICを用いて、検査を容易とする回路を作製することを目的としている。図４は図１の第１の形態の検査容易化ICを用いて検査容易化にした回路１６に、その回路に対する交流電界印加時の電源電流測定による検査回路をつないだ時の回路である。図４の検査対象回路は２種類の第１の形態の検査容易化IC、LSIａ１７、LSIｂ１８と、２種類のSSI、SSIａ１９、SSIｂ２０から構成する回路を電源電流測定により検査容易にした回路である。SSIの正常時静的電源電流は検査容易化LSIの入力ドライバ回路、出力ドライバ回路と同様に小さく、そのICの静的電源電流に異常が現れると容易に検出できる。それに対しLSI内のコア回路の正常時静的電源電流は大きく、その電源電流とSSI、検査容易化LSIの入力ドライバ回路、出力ドライバ回路の電源電流といっしょにして測定するように電源配線を行うと、コア回路の正常時静的電源電流のばらつきで異常電源電流が埋もれてしまう可能性がある。そのため図４ではコア回路の電源電圧とそれ以外の回路の電源電圧は別々に供給し、SSIと入力ドライバ回路、出力ドライバ回路の電源電流iDDio(t)の異常で検査できるようにしている。
【００１７】
図４で入力端子間の短絡故障の検査はその入力端子に相異なる論理値を出力するような検査入力を検査対象回路１６に印加する。それによりその入力端子に信号を供給するICの電源電流に異常を発生させ、その故障の存在を発見する。たとえば図４のLSIb１８の入力端子mとn間の短絡故障は端子eとfに相異なる論理値を出力するような検査入力を検査対象回路１６に印加する。それによりLSIa１７の出力ドライバ回路１２に過電流が流れる。その結果、図４のiDDio(t)に異常が現れる。その異常でその故障は検出する。同様に、検査対象回路の外部出力端子の短絡故障はそれにつながるICの出力ドライバ回路の電源電流異常で検出する。たとえば外部出力端子ｑとｒの短絡故障はLSIｂ１８の出力ドライバ回路１２の電源電流異常で検出する。
【００１８】
検査対象回路の外部入力端子間の短絡故障はその故障を励起しても過電流は故障励起信号を供給する回路の電源電流にしか異常が現れないので、図４では検査対象回路の外部入力端子に外部入力ドライバ回路２１を接続し、その電源を検査容易化ICの入力ドライバ回路、出力ドライバ回路に電源を供給する電源端子から供給している。それにより検査対象回路１６の外部入力端子ａとbの短絡故障は外部入力ドライバ回路２１の電源電流異常で発見する。
【００１９】
断線故障が発生した場合、必ずしも電源電流異常が現れるとは限らない。そのため特開2001-166012では断線故障を検出するために回路外部から交流電界もしくは交流磁界を印加する。図４では電極２３間に交流電圧２４を印加し、検査対象回路１６の外部から交流電界を印加している。それにより、断線故障の発生箇所の電圧を変化させることができる。CMOS論理ゲートにおいては、その入力電圧が電源電圧VDDや0Vではそのゲートにほとんど静的電源電流が流れない。しかし、その入力電圧がVDDと0Vの間の電圧になれば大きな電源電流がそのゲートに流れる。そのため、特開2001-166012では交流電界・交流磁界の印加により、断線箇所の電圧をVDDと0V間の電圧にすることで、正常時には流れない電源電流を流させ、その異常によってその断線故障を検出する。
【００２０】
しかし、その検査では交流電界・交流磁界以外に検査時に検査入力を印加しなければならない。IC内のコア回路が複雑になると検査入力生成と検査入力印加が困難となるという欠点がある。
【００２１】
それに対し本発明の検査容易化ICでは入力ドライバ回路がコア回路の入力端子につながっているので、断線故障のための検査入力を前もって用意する必要がないという特長を本検査容易化回路は持っている。たとえば図４でLSIｂ１８の入力端子ｈの断線故障はLSIａ１７の出力端子ｄにH、Lのどちらの信号を出力させても、検査対象回路１６の外から交流電界・交流磁界を印加することでLSIb１８の入力ドライバ回路１０に異常電流を流すことができる。検査対象回路の外部入力端子の断線故障も交流電界・交流磁界の印加でその端子につながるICの入力ドライバ回路の電源電流に異常を発生させ発見することができる。たとえば図４のLSIa１７の入力端子cのような外部入力端子の断線故障は交流電界・交流磁界の印加でLSIａ１７の入力ドライバ回路１０の電源電流に異常を発生させ発見することができる。それに対して外部出力端子の断線故障は交流電界・交流磁界を印加しても電源電流異常を発生させることができない。外部出力端子の断線故障を電源電流異常で検出できるように図４では外部出力ドライバ回路２２を検査対象回路の外部出力端子に接続し、外部出力ドライバ回路の電源電流に異常を発生させそれらの故障を発見する。
【実施例２】
【００２２】
図５は入力ドライバ回路１１、出力ドライバ回路１２に異常電流が流れるとH信号を、それ以外の時はL信号を出力する電源電流異常検出回路２５をICに内蔵した検査容易化ICである。図５では入力ドライバ回路１１の電源電流と出力ドライバ回路の電源電流１２の和の異常を検出する電源電流異常検出回路２５を内蔵している。図６は図５とは異なり、入力ドライバ回路１１、出力ドライバ回路１２の各々に電源電流異常検出回路２５を設けている。図６では電源電流異常検出回路の出力信号のOR演算結果を検査結果信号としfs端子２６から出力している。また、図５、図６では電源電流異常検出回路２５をVDD電圧供給側に設けているが、GND側に設けてもよい。その電源電流異常検出回路は図５、図６のようにICに内蔵しなくても、検査対象回路内のICの外部に設けてもよい。
【００２３】
図７は図５の検査容易化ICを用いて検査を容易となるようにした検査対象回路１６に、それを検査するための交流電界印加時の電源電流測定による検査回路をつないだ時の回路である。図７の外部入力ドライバ回路３３、外部出力ドライバ回路３４はその内部に電源電流異常検出回路２５を設けた回路である。図８は外部入力ドライバ回路に電源電流異常検出回路２５を設けた外部入力ドライバ回路である。図８と同様な方法で外部出力ドライバ回路にも電源電流異常検出回路２５を設けることができる。その異常検出回路を設けた外部出力ドライバ回路３４を図７では使用している。SSIの正常時静的電源電流はほとんど流れないため、SSIの電源は同一箇所から供給し、その箇所に電源電流異常検出回路２５を図７の検査対象回路１６内に設けている。LSIｃ２８、LSIｄ２９、LSIｅ３０は電源電流異常検出回路２５を内蔵させたものであるので、この回路はORゲートｂ３５でLSIｃ２８、LSIｄ２９、LSIｅ３０の電源電流異常検出回路の出力信号と、SSIc３１、SSIｄ３２で構成された回路の電源電流異常検出回路２５の出力信号のOR演算結果を検査対象回路１６から出力している。また図７では外部入力ドライバ回路３３、外部出力ドライバ回路３４内においても電源電流異常検出回路を内蔵しているので、それらの電源電流異常検出回路の出力信号のOR演算をORゲートc３６で行い、回路全体の検査結果を生成している。なお、図７のORゲートc３６と外部入力ドライバ回路３３、外部出力ドライバ回路３４との間に発生する故障は、検査対象回路が非常に単純となるので、既存の論理値測定による検査法で容易に発見することができる。
【００２４】
なお本発明の実施の形態を実施例１および実施例２で個別に説明しているが、個々の組み合わせた検査容易化回路も本発明に含まれる。またここでは検査対象回路１６として論理回路を例として説明しているが、アナログ／ディジタル混在回路の論理回路部の検査容易化回路も本発明に含まれる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の形態の検査容易化ICのブロック図である。
【図２】本発明の第２の形態の検査容易化ICのブロック図である。
【図３】バウンダリスキャン法に従って作られたICを検査容易化にした本発明の第３の形態である検査容易化ICのブロック図である。
【図４】本発明の第１の形態の検査容易化ICを用いて作られた検査容易化回路に交流電界印加時の電源電流測定による検査回路をつないだ時の回路である。
【図５】電源電流異常検出回路を内蔵した本発明の検査容易化ICの内部構成である。
【図６】入力ドライバ回路、出力ドライバ回路の各々に電源電流異常検出回路を内蔵させた本発明の検査容易化ICの内部構成である。
【図７】電源電流異常検出回路を内蔵した検査容易化ICを用いて作られた検査容易化回路に交流電界印加時の電源電流測定による検査回路をつないだ時の回路である。
【図８】電源電流異常検出回路を内蔵した外部入力ドライバ回路である。
【符号の説明】
【００２６】
１０ コア回路、
１１ 入力ドライバ回路、
１２ 出力ドライバ回路、
１３ ICのピン、
１４ バウンダリスキャンセル、
１５ 検査制御回路、
１６ 検査対象回路、
１７ 検査容易化LSIａ、
１８ 検査容易化LSIｂ、
１９ SSIａ、
２０ SSIｂ、
２１ 外部入力ドライバ回路、
２２ 外部出力ドライバ回路、
２３ 電極
２４ 交流電界発生用交流電源
２５ 電源電流異常検出回路
２６ 電源電流異常発生信号出力ピン
２７ ORゲートａ
２８ 電源電流異常検出回路を内蔵した検査容易化LSIc
２９ 電源電流異常検出回路を内蔵した検査容易化LSId
３０ 電源電流異常検出回路を内蔵した検査容易化LSIe
３１ SSIｃ
３２ SSIｄ
３３ 電源電流異常検出回路を内蔵した外部入力ドライバ回路
３４ 電源電流異常検出回路を内蔵した外部出力ドライバ回路
３５ ORゲートｂ
３６ ORゲートｃ
【特許請求の範囲】
【請求項１】
ICの入出力端子およびそれにつながる論理ゲートに発生する故障の存在、故障箇所の発見を容易とするIC。
【請求項２】
請求項１のICを使用した検査を容易とする論理回路。
【請求項１】
ICの入出力端子およびそれにつながる論理ゲートに発生する故障の存在、故障箇所の発見を容易とするIC。
【請求項２】
請求項１のICを使用した検査を容易とする論理回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−１１２８８５（Ｐ２００６−１１２８８５Ａ）
【公開日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願番号】特願２００４−２９９５６７（Ｐ２００４−２９９５６７）
【出願日】平成１６年１０月１４日（２００４．１０．１４）
【出願人】（３０４０１５６１２）
【出願人】（５０４１２７３０４）
【Ｆターム（参考）】
【公開日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願日】平成１６年１０月１４日（２００４．１０．１４）
【出願人】（３０４０１５６１２）
【出願人】（５０４１２７３０４）
【Ｆターム（参考）】
[ Back to top ]