非晶質シリコン膜の結晶化方法、また薄膜トランジスタおよびその製造方法
【課題】本発明は非晶質シリコン膜の結晶化方法、またこれを適用した薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタに関する。
【解決手段】本発明の実施形態に係る結晶化方法は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。
【解決手段】本発明の実施形態に係る結晶化方法は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は非晶質シリコン膜の結晶化方法、これを適用した薄膜トランジスタの製造方法および、これによって製造された薄膜トランジスタに関する。
【背景技術】
【0002】
能動駆動型液晶表示装置、有機発光表示装置などのような表示装置は薄膜トランジスタを備えるようになるが、電界効果移動度が優れていて温度および光に対する安定性が優れている多結晶シリコン膜を薄膜トランジスタの半導体層として利用することが一般的である。
【0003】
このような多結晶シリコン膜は非晶質シリコン膜を結晶化して形成されるが、結晶化方法としてはレーザビームを照射するレーザ工程などが広く用いられている。このようなレーザ工程としては、高出力のパルスレーザのエキシマレーザを瞬間的に照射するレーザアニーリング(eximer laser annealing、ELA)法、シリコン結晶の側面成長を誘導する順次的側面結晶化(sequential lateral solidification、SLS)法、金属触媒の拡散を利用した金属誘導結晶化(metal induced crystallization、MIC)法、結晶化触媒の拡散を利用してシリコン結晶の側面成長を誘導する金属誘導側面結晶化(metal induced crystallization、MILC)法などがある。
【0004】
このうち、金属誘導結晶化法または金属誘導側面結晶化法は微細なシリコン多結晶を得ることができるという点において有利であるが、結晶化に利用された結晶化触媒が半導体層に残留する量が多い場合には漏洩電流が発生し、薄膜トランジスタの特性が低下するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一実施形態は上述した問題点を解決するためのものであって、金属触媒の拡散を利用して多結晶シリコンを含む半導体層で形成しても、金属触媒を効果的にゲッタリングして半導体層内に残留する金属触媒の量を低減することができる非晶質シリコン膜の結晶化方法を提供することを目的とする。これと共に、この非晶質シリコン膜の結晶化方法を適用した薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタを提供することを他の目的とする。
【課題を解決するための手段】
【0006】
本発明の実施形態に係る結晶化方法は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。
【0007】
結晶化する段階において、結晶化された結晶化領域は、結晶化触媒粒子の下部に位置してSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域と、この第1領域の両側に位置して金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域とを含んでもよい。
【0008】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。
結晶化触媒粒子を選択的に除去する段階は、結晶化触媒粒子を覆うように絶縁層を形成する段階と、絶縁層をパターニングする段階とを含んでもよい。
【0009】
非晶質シリコン膜を形成する段階と結晶化触媒粒子を位置させる段階の間に、非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含んでもよい。
絶縁層をパターニングする段階において、絶縁層と同じパターンで補助絶縁層を共にパターニングしてもよい。または、非晶質シリコン膜を結晶化する段階の後に、絶縁層と同じパターンで補助絶縁層をパターニングしてもよい。
【0010】
結晶化触媒粒子はニッケル(Ni)を含み、結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が1011〜1015個/cm2の量で蒸着してもよい。
非晶質シリコン膜を結晶化する段階における熱処理温度が200℃〜900℃であってもよい。
【0011】
一方、本発明の実施形態に係る薄膜トランジスタの製造方法は、チャネル領域、ソース、およびドレイン領域が定義される半導体層と、ゲート絶縁層を間においてチャネル領域に対応して形成されるゲート電極と、ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極とを含む薄膜トランジスタの製造方法に関する。ここで、半導体層を形成する段階は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。
【0012】
結晶化する段階において、結晶化された結晶化領域は、結晶化触媒粒子の下部に位置してSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域と、この第1領域の両側に位置して金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域とを含んでもよい。
非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。
【0013】
結晶化触媒粒子を選択的に除去する段階は、結晶化触媒粒子を覆うように絶縁層を形成する段階と、絶縁層をパターニングする段階とを含んでもよい。
非晶質シリコン膜を形成する段階と結晶化触媒粒子を位置させる段階の間に、非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含んでもよい。
【0014】
絶縁層をパターニングする段階において、絶縁層と同じパターンで補助絶縁層を共にパターニングしてもよい。または、非晶質シリコン膜を結晶化する段階の後に、チャネル領域に対応するように補助絶縁層をパターニングしてもよい。このとき、絶縁層と補助絶縁層が互いに異なるエッチング選択比を有してもよい。
【0015】
非晶質シリコン膜を結晶化する段階の後に、絶縁層、または絶縁層および補助絶縁層を除去してもよい。
結晶化触媒粒子を選択的に位置させる段階では、結晶化触媒粒子を前記チャネル領域に対応する位置に位置させてもよい。これにより、チャネル領域が第1領域を含み、ソースおよびドレイン領域が第2領域を含むことができる。
【0016】
このとき、非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。ここで、未結晶化領域を除去する段階において、ソースおよびドレイン領域が第2領域のみを含むように未結晶化領域をすべて除去してもよい。または、未結晶化領域を除去する段階において、ソースおよびドレイン領域が第2領域と共に未結晶化領域の一部を備えるように未結晶化領域の一部のみを除去してもよい。
【0017】
結晶化触媒粒子を選択的に位置させる段階では、結晶化触媒粒子を前記ソースおよびドレイン領域の一部またはすべてに対応する位置に位置させてもよい。これにより、チャネル領域が第2領域を含み、ソースおよびドレイン領域が第1領域を含むことができる。
【0018】
このとき、非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。ここで、未結晶化領域を除去する段階において、前記ソースおよびドレイン領域が第1領域のみを含むように未結晶化領域と共に第1領域の外側に位置する第2領域を共に除去してもよい。または、未結晶化領域を除去する段階では、ソースおよびドレイン領域が第1領域と共に前記第2領域を備えるように未結晶化領域を除去してもよい。
【0019】
半導体層を形成する段階の前にゲート電極を形成する段階およびゲート電極上に前記ゲート絶縁層を形成する段階を含み、半導体層を形成する段階の後にソースおよびドレイン電極を形成する段階を含んでもよい。これにより、下部ゲート構造の薄膜トランジスタを製造することができる。
【0020】
半導体層を形成する段階の後に、ソースおよびドレイン電極を形成する段階と、絶縁層およびソースおよびドレイン電極上に前記ゲート絶縁層を形成する段階と、ゲート絶縁層上にゲート電極を形成する段階とを含んでもよい。これにより、上部ゲート構造の薄膜トランジスタを製造することができる。
【0021】
絶縁層がソースおよびドレイン電極のエッチング終了層として機能してもよい。
結晶化触媒粒子はニッケル(Ni)を含み、結晶化触媒粒子を位置させる段階では、結晶化触媒粒子が1011〜1015個/cm2の量で蒸着されてもよい。
【0022】
非晶質シリコン膜を結晶化する段階における熱処理温度が200℃〜900℃であってもよい。
【0023】
一方、本発明の実施形態に係る薄膜トランジスタは、チャネル領域、ソースおよびドレイン領域が定義される半導体層と、ゲート絶縁層を間においてチャネル領域に対応して形成されるゲート電極と、ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極とを含む。チャネル領域がSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域を含み、ソースおよびドレイン領域が金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域を含む。
【0024】
ソースおよびドレイン領域が第2領域のみを含んでもよい。または、ソースおよびドレイン領域が第2領域と共に非晶質シリコンで構成された未結晶化領域を含んでもよい。
チャネル領域に対応して形成された絶縁層をさらに含んでもよい。絶縁層と前記半導体層の間に補助絶縁層をさらに含んでもよい。
【0025】
本実施形態の薄膜トランジスタは、ゲート電極上にゲート絶縁層が位置し、ゲート絶縁層上に半導体層が位置し、半導体層上に絶縁層が位置し、半導体層上にソースおよびドレイン電極が位置する、下部ゲート構造であってもよい。
半導体層上に絶縁層が位置し、半導体層上にソースおよびドレイン電極が位置し、ソースおよびドレイン電極上にゲート絶縁層が位置し、ゲート絶縁層上にゲート電極が位置する、上部ゲート構造であってもよい。
【0026】
絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能してもよい。
本実施形態の薄膜トランジスタは、絶縁層と半導体層の界面において、結晶化触媒粒子の含有量が絶縁層または半導体層内部における結晶化触媒粒子の含有量よりも高くてもよい。
本実施形態の薄膜トランジスタは、絶縁層と補助絶縁層の界面において、結晶化触媒粒子の含有量が絶縁層または補助絶縁層内部における結晶化触媒粒子の含有量よりも高くてもよい。
【発明の効果】
【0027】
本実施形態に係る非晶質シリコン膜の結晶化方法は、結晶化触媒粒子を非晶質シリコン膜上において選択的な領域にのみ位置するようにした状態で熱処理を行い、結晶化触媒粒子が形成されない非晶質シリコン膜の領域に結晶化触媒粒子を拡散させる。すなわち、結晶化触媒粒子が形成されない非晶質シリコン膜の領域が結晶化触媒粒子のゲッタリング(gattering)に利用され、半導体層内に残留する結晶化触媒粒子の量を効果的に低減することができる。
【0028】
一方、本発明の実施形態に係る薄膜トランジスタの製造方法は、上述した本実施形態に係る非晶質シリコン膜の結晶化方法を適用することにより、半導体層内に残留する結晶化触媒粒子の量を低減することができる。これにより、製造された薄膜トランジスタにおいて漏洩電流を最小化することができ、結果的に薄膜トランジスタの特性を向上させることができる。
【図面の簡単な説明】
【0029】
【図1】本発明の一実施形態に係る非晶質シリコン膜の結晶化方法を示すフローチャートである。
【図2A】図1の結晶化方法に係る工程を順に示す断面図である。
【図2B】図1の結晶化方法に係る工程を順に示す断面図である。
【図2C】図1の結晶化方法に係る工程を順に示す断面図である。
【図2D】図1の結晶化方法に係る工程を順に示す断面図である。
【図2E】図1の結晶化方法に係る工程を順に示す断面図である。
【図2F】図1の結晶化方法に係る工程を順に示す断面図である。
【図3A】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3B】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3C】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3D】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3E】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3F】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3G】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3H】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4A】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4B】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4C】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4D】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4E】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4F】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4G】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図5】本発明の第1実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。
【図6A】本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図6B】本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図6C】本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図6D】本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図7】本発明の第2実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図8】本発明の第3実施形態に係る薄膜トランジスタの製造方法において未結晶化領域を除去する段階を示す断面図である。
【図9】本発明の第3実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図10A】本発明の第4実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図10B】本発明の第4実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図10C】本発明の第4実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図11】本発明の第4実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図12A】本発明の第5実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図12B】本発明の第5実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図12C】本発明の第5実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図13】本発明の第5実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図14】本発明の第6実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階のうちで結晶化触媒粒子を選択的に除去する段階を示す断面図である。
【図15】本発明の第7実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図16】本発明の第8実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。
【図17】本発明の第8実施形態によって製造された薄膜トランジスタの断面図である。
【図18】本発明の第9実施形態に係る薄膜トランジスタを示す断面図である。
【図19】本発明の実験例および比較例において半導体層と絶縁層における2次イオン質量分析法(SIMS)のプロファイルを示すグラフである。
【発明を実施するための形態】
【0030】
以下、添付の図面を参照しながら、本発明が属する技術分野において通常の知識を有する者が容易に実施することができるように本発明の実施形態を詳細に説明する。本発明は多様に相違する状態で実現することができ、ここで説明する実施形態に限定されることはない。本発明の実施形態を明確に説明するために説明と関係ない部分は省略し、明細書全体に渡って同一または類似した構成要素については同一の参照符号を用いる。また、図面において説明の便宜のために各構成の大きさおよび厚さを任意に示したが、本発明はこれに限定されることはない。
【0031】
図面において、多様な層および領域を明確に表現するために厚さを拡大して示した。また、図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分の「上」にあるとするとき、これは他の部分の「直ぐ上に」ある場合だけではなく、その中間にさらに他の部分がある場合も含む。また、明細書全体において「上に」という表現は、対象の部分の上または下に位置することを意味するものであり、必ずしも重力方向を基準として上側に位置することを意味するものではない。
【0032】
さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、これは特に反対となる記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに含むことを意味する。
【0033】
以下、図1及び図2A〜図2Fを参照しながら、本発明の一実施形態に係るシリコン膜の結晶化方法について説明する。
図1は、本発明の一実施形態に係る非晶質シリコン膜の結晶化方法を示すフローチャートであり、図2A〜図2Fは、図1の結晶化方法に係る工程を順に示す断面図である。
【0034】
図1を参照すれば、本実施形態に係る非晶質シリコン膜の結晶化方法は、非晶質シリコン膜を形成する段階(ST1)と、結晶化触媒粒子を位置させる段階(ST2)と、絶縁層を形成する段階(ST3)と、結晶化触媒粒子を選択的に除去する段階(ST4)と、非晶質シリコン膜を結晶化する段階(ST5)と、未結晶化領域を除去する段階(ST6)とを含む。
【0035】
まず、図2Aに示すように、非晶質シリコン膜を形成する段階(ST1)では、基板10のバッファ層12上に非晶質シリコン膜200を形成する。
バッファ層12は、不純元素の浸透を防いで表面を平坦化する役割を果たすことができる多様な物質からなってもよい。一例として、バッファ層12は、シリコンナイトライド(SiNx)膜、シリコンオキサイド(SiO2)膜、シリコンオキシナイトライド(SiOxNy)膜などからなってもよい。しかしながら、このようなバッファ層12が必ずしも必要なのではなく、基板10の種類および工程条件などを考慮して形成しないこともある。
【0036】
非晶質シリコン膜200は蒸着によって形成してもよい。一例として、プラズマ化学気相蒸着法(plasma enhanced chemical vapor deposition、PECVD)、低圧化学気相蒸着法(low pressure chemiCl vapor deposition、LPCVD)、熱線化学気相蒸着法(hot wire chemiCl vapor deposition、HWCVD)などの気相蒸着法によって非晶質シリコン膜200を形成してもよい。しかしながら、本発明がこれに限定されるものではなく、多様な方法によって非晶質シリコン膜200を形成してもよいことはもちろんである。
【0037】
続いて、図2Bに示すように、結晶化触媒粒子を位置させる段階(ST2)において、蒸着などによって非晶質シリコン膜200上に結晶化触媒粒子22を位置させる。
本実施形態において、結晶化触媒粒子22は微量のみが蒸着され、膜の形態をなさずに粒子単位で互いに離隔して形成されたり、複数の粒子がなす群が互いに離隔して形成される形態で形成されてもよい。図面においては、一例として、結晶化触媒粒子22が粒子単位で互いに離隔して形成された場合を示した。
【0038】
結晶化触媒粒子22としては、ニッケル(Ni)、パラジウム(Pd)、チタニウム(Ti)、銀(Ag)、金(Au)、アルミニウム(Al)、スズ(Sn)、アンチモン(Sb)、銅(Cu)、コバルト(Co)、クロム(Cr)、モリブデン(Mo)、テルビウム(Tb)、ルテニウム(Ru)、カドミウム(Cd)、白金(Pd)などのような多様な金属物質のうちの1つまたは2つ以上を用いてもよい。
【0039】
一例として、結晶化触媒粒子22としてニッケル(Ni)を用いる場合に、結晶化触媒粒子22は1011〜1015個/cm2だけが蒸着されてもよい。結晶化触媒粒子22が1011個/cm2未満で蒸着される場合、結晶化の核であるシード(seed)の量が少なく、結晶化触媒を利用した方法によって結晶化するのに困難がある。結晶化触媒粒子22が1015個/cm2を超過して蒸着される場合、非晶質シリコン膜200に拡散される量が多くなって非晶質シリコン膜200に残留する量が多くなり、結晶化された後のシリコン層の特性が低下する。
【0040】
続いて、図2Cおよび図2Dに示すように、結晶化触媒粒子22を選択的に除去する。
すなわち、まず、図2Cに示すように、絶縁層を形成する段階(ST3)において、結晶化触媒粒子22を覆うように絶縁層24aを形成する。このような絶縁層24aは多様な物質で構成してもよいが、本実施形態では一例としてシリコンオキサイドを蒸着して形成する。
【0041】
次に、図2Dに示すように、結晶化触媒粒子を選択的に除去する段階(ST4)において、絶縁層(図2Cの参照符号24a)をパターニングして触媒粒子22を選択的に除去する。すなわち、パターニングによって絶縁層24aの一部を除去すれば、除去される部分で絶縁層24aと共に結晶化触媒粒子22が除去される。
【0042】
このとき、絶縁層24aの一部はエッチングなどによって除去してもよい。しかしながら、本発明はこれに限定されるものではなく、多様な方法によって絶縁層24aの一部を除去することができることはもちろんである。
続いて、図2Eに示すように、非晶質シリコン膜を結晶化する段階(ST5)において、熱処理を行って非晶質シリコン膜(図2Dの参照符号200、以下同じ)の一部を結晶化して多結晶シリコン領域20を形成する。
【0043】
ここで、熱処理は、200℃〜900℃の温度で数秒〜数時間行って結晶化触媒粒子22を非晶質シリコン膜200内に拡散させてもよい。熱処理温度が200℃未満であったり熱処理時間が極めて短い場合には結晶化触媒粒子22の拡散が円滑でないことがあり、熱処理温度が900℃を超過したり熱処理時間が極めて長い場合には基板10が変形することがある。すなわち、本実施形態の熱処理温度および時間は、結晶化効率、収率、および製造費用などを考慮したものである。このとき、400℃〜750℃の温度で5分内〜120分程度で熱処理を行ってもよい。
【0044】
結晶化触媒粒子22は熱処理によって絶縁層24と非晶質シリコン膜200内に拡散する。非晶質シリコン膜200に拡散する結晶化触媒粒子22は、シリコン(Si)と結合して結晶化のシードとして作用するようになり、このシードを中心として非晶質シリコン膜200内で結晶が成長することによって多結晶シリコン領域20を形成するようになる。
【0045】
このように結晶化された多結晶シリコン領域20は、結晶化触媒粒子22の下部に位置する第1領域20aとこの第1領域20aの両側に位置する第2領域20bが、互いに異なる結晶化メカニズムによって結晶化される。すなわち、相対的に多量の結晶化触媒粒子22が拡散された第1領域20aはSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaiton、MIC)によって結晶化され、この両側に位置する第2領域20bは金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される。
【0046】
このように、本実施形態では、SGS、金属誘導結晶化、または金属誘導側面結晶化によって結晶化がなされるため、形成された多結晶シリコンが微細な結晶粒を有することができ、製造された多結晶シリコン領域20が優れた特性を有することができる。
【0047】
本実施形態では、熱処理を行う前に結晶化触媒粒子22を選択的に除去するため、熱処理工程において結晶化触媒粒子22が位置しない領域の非晶質シリコン膜200に結晶化触媒粒子22を簡単に拡散することができる。すなわち、結晶化触媒粒子22が位置しない領域の非晶質シリコン膜200が結晶化触媒粒子をゲッタリング(gattering)し、結晶化によって形成された多結晶シリコン領域20内の結晶化触媒粒子22の濃度を低めることができる。
【0048】
多結晶シリコン領域20を半導体層として利用した薄膜トランジスタにおいて、多結晶シリコン領域20内に残存する結晶化触媒粒子22によって漏洩電流が発生することがある。本実施形態では、多結晶シリコン領域20内に残存する結晶化触媒粒子22の濃度を低め、薄膜トランジスタに適用されたときの漏洩電流を最小化することができ、これによって薄膜トランジスタの特性を向上させることができる。
【0049】
続いて、図2Fに示すように、未結晶化領域を除去する段階(ST6)において、エッチングなどの方法によって非晶質シリコン膜200のうちの未結晶化された領域(図2Eの参照符号200’、以下同じ)を除去する。
図面においては、多結晶シリコン領域20を除いた未結晶化領域200’のみを除去したものとして示したが、所望する半導体層の形状により、多結晶シリコン領域20の一部を共に除去したり未結晶化非晶質シリコン膜200’の一部を残存させることも可能である。
【0050】
絶縁層24はエッチングなどによって除去してもよく、または、除去せずに薄膜トランジスタにおいてエッチング終了層(etch stopper)またはゲート絶縁層などとして用いてもよい。絶縁層24をエッチング終了層またはゲート絶縁層として用いる場合については、後述する薄膜トランジスタの製造方法においてより詳細に説明する。
【0051】
このように、本実施形態では、結晶化触媒粒子22を選択的に形成し、結晶化触媒粒子22が位置しない領域の非晶質シリコン膜200が結晶化触媒粒子22をゲッタリングできるようにする。これにより、製造された多結晶シリコン領域20内の結晶化触媒粒子の濃度を低めることができ、結果的に薄膜トランジスタの特性を向上させることができる。
【0052】
以下、上述した実施形態の変形例に係る結晶化方法を、図3A〜図3Hまたは図4A〜図4Gを参照しながらそれぞれ説明する。明確な説明のために、上述した実施形態と同じまたは極めて類似した構成の詳細な説明は省略し、異なる部分のみを説明する。
図3A〜図3Hは、本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【0053】
本変形例では、図3Aに示す非晶質シリコン膜を形成する段階(ST1)と図3Cに示す結晶化触媒粒子を位置させる段階(ST2)の間に、図3Bに示すように、補助絶縁層26を形成する段階(ST7)をさらに含む。したがって、結晶化触媒粒子を位置させる段階(ST2)において、結晶化触媒粒子22は補助絶縁層26上に位置する。
続いて、図3Dの絶縁層を形成する段階(ST3)、図3Eの結晶化触媒粒子を選択的に除去する段階(ST4)、図3Fの非晶質シリコン膜を結晶化する段階(ST5)を順に実行する。これは図2C〜図2Eと関連して説明した段階と同じであるため、これについての詳細な説明は省略する。
【0054】
図3Bに示すように、本実施形態では、結晶化触媒粒子22下に補助絶縁層26が位置するため、図3Fの結晶化する段階(ST5)において結晶化触媒粒子22が拡散するとき、補助絶縁層26が結晶化触媒粒子22をゲッタリング(gattering)することができる。これにより、多結晶シリコン領域20内に残存する結晶化触媒の量をさらに低減させることができる。
【0055】
続いて、図3Gに示すように、絶縁層24aと同じパターンで補助絶縁層26をパターニングする段階(ST8)をさらに実行してもよい。このとき、絶縁層24は、補助絶縁層26をパターニングするときにマスクとして利用してもよいが、この場合には絶縁層24と補助絶縁層26が互いに異なるエッチング選択比を有してもよい。しかしながら、本発明がこれに限定されるものではなく、絶縁層24と補助絶縁層26が互いに同じエッチング選択比を有してもよい。
【0056】
残存した絶縁層24および補助絶縁層26を薄膜トランジスタにおいてエッチング終了層などとして用いてもよい。絶縁層24および補助絶縁層26を薄膜トランジスタにおいてエッチング終了層として用いる場合については、後述する薄膜トランジスタの製造方法においてより詳細に説明する。
【0057】
図4A〜図4Gは、本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
本変形例では、図4Aに示すように、基板10にバッファ層12と非晶質シリコン膜200を形成する。続いて、図4Bに示すように、非晶質シリコン膜200の上に補助絶縁層26を形成する。続いて、図4Cに示すように、非晶質シリコン膜200上に結晶化触媒粒子22を位置させる。続いて、図4Dに示すように絶縁層24aを形成した後、図4Eに示すように絶縁層24aと補助絶縁層26をパターニングして結晶化触媒粒子22を選択的に除去する。続いて、図4Fに示すように非晶質シリコン膜200を結晶化して多結晶シリコン領域20を形成し、図4Gに示すように未結晶化領域(図4Fの参照符号200)を除去する。
【0058】
すなわち、本変形例は、図4Eの絶縁層を選択的に除去する段階(ST4)において、絶縁層(図4Dの参照符号24a、以下同じ)と共にこれと同じパターンで補助絶縁層26をパターニングし、別途に補助絶縁層26をパターニングする段階(図3Gの参照符号ST8)を省略したことを除いては第1変形例と同じである。
本変形例では、絶縁層24aと共に補助絶縁層26を除去するため、第1変形例に比べて工程数を減らすことができ、工程を単純化して製造費用を節減することができる。
【0059】
以下、上述した非晶質シリコン膜の結晶化方法を適用した薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタについてより詳細に説明する。
後述する薄膜トランジスタの製造方法は、上述した非晶質シリコン膜の結晶化方法を適用して半導体層を形成し、これと共にゲート電極、ソースおよびドレイン電極をさらに形成するものである。したがって、明確な説明のために既に説明した部分(すなわち、非晶質シリコン膜の結晶化方法)についての説明は省略し、非晶質シリコン膜の結晶化方法に対応する段階は上述した図面を参照しながら説明する。図面において、同一または極めて類似する構成については同一する参照符号を説明する。
【0060】
図5は、本発明の第1実施形態に係る薄膜トランジスタの製造方法を示すフローチャートであり、図6A〜図6Dは、本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
本実施形態では、図5に示すように、本実施形態に係る薄膜トランジスタの製造方法は、ゲート電極を形成する段階(ST11)と、ゲート絶縁層を形成する段階(ST13)と、半導体層を形成する段階(ST15)と、ソースおよびドレイン電極を形成する段階(ST17)とを含む。これを図6A〜図6Dを参照しながらより詳細に説明する。
【0061】
まず、図6Aに示すように、ゲート電極を形成する段階(ST11)において、基板10のバッファ層12上にゲート電極30を形成する。上述したように、このようなバッファ層12が必ずしも必要なのではなく、基板10の種類および工程条件などを考慮して形成しないこともある。
【0062】
ゲート電極30は導電性に優れた金属からなってもよいが、一例として、モリタングステン(MoW)、アルミニウム(Al)、またはこれらの合金などからなってもよい。このようなゲート電極30は、一例として、金属膜を形成した後にこれをパターニングして形成してもよい。しかしながら、本発明はこれに限定されるものではなく、公知された多様な方法によってゲート電極30を形成してもよいことはもちろんである。
【0063】
続いて、図6Bに示すように、ゲート絶縁層を形成する段階(ST13)において、ゲート電極30を覆うようにゲート絶縁層32を形成する。一例として、ゲート絶縁層32は、シリコンオキサイドまたはシリコンナイトライドなどを蒸着して形成してもよい。
【0064】
続いて、図6Cに示すように、半導体層を形成する段階(ST15)において、多結晶シリコンを含む半導体層20と絶縁層24を形成する。半導体層20と絶縁層24は、図2A〜図2Fに示すような方法で形成される。これにより、半導体層20は、SGSまたは金属誘導結晶化によって結晶化された第1領域20aと、金属誘導側面結晶化によって結晶化された第2領域20bとを含む。
【0065】
図2Bを参照すれば、半導体層20と絶縁層24の間に結晶化触媒粒子22が位置するため、図2Eに示す結晶化する段階(ST5)を経た薄膜トランジスタ100は、半導体層20と絶縁層24の間に結晶化触媒粒子の含有量が半導体層20または絶縁層24内部における結晶化触媒粒子の含有量よりも高い。
【0066】
続いて、図6Dに示すように、ソースおよびドレイン電極を形成する段階(ST17)において、半導体層20のソースおよびドレイン領域に対応して電気的に連結するようにソースおよびドレイン電極35、36を形成する。本実施形態において、ソースおよびドレイン領域(S、D)は、図に示すように、高濃度にドーピングされた非晶質シリコン層37、38を別途に形成して形成されてもよい。または、別途の高濃度にドーピングされた非晶質シリコン層37、38を形成せずに、イオンドーピングなどの方法によって半導体層20の両側領域を高濃度にドーピングしてソースおよびドレイン領域を形成してもよい。
【0067】
このような高濃度にドーピングされた非晶質シリコン層37、38およびソースおよびドレイン電極35、36は、構成物質を蒸着した後にパターニングして形成されてもよい。しかしながら、本発明はこれに限定されるものではなく、多様な物質を利用した多様な方法によって高濃度にドーピングされた非晶質シリコン層37、38、またはソースおよびドレイン電極35、36を形成してもよい。
【0068】
本実施形態では、高濃度にドーピングされた非晶質シリコン層37、38およびソースおよびドレイン電極35、36のパターニング工程において、絶縁層24をエッチング終了層(etch stopper)として用いてもよい。すなわち、半導体を形成する段階(ST13)で形成された絶縁層24をエッチング終了層として利用してもよいため、別途の工程が追加されない。これにより、工程を単純化することができて製造費用を節減することができる。
【0069】
しかしながら、本発明はこれに限定されるものではなく、半導体を形成する段階(ST13)で形成された絶縁層24を除去して別途のエッチング終了層を形成することも可能であり、これも本発明の範囲に属する。
【0070】
このとき、本実施形態では、結晶化触媒粒子(図2Dの参照符号22、以下同じ)と絶縁層24がチャネル領域(C)に対応するように位置した状態で結晶化を行う。これにより、半導体層20においてチャネル領域(C)に対応する領域はSGSまたは金属誘導結晶化によって結晶化された第1領域20aで構成され、ソースおよびドレイン領域(S、D)が金属誘導側面結晶化によって結晶化された第2領域20bで構成される。
【0071】
本実施形態では、結晶化触媒粒子22がチャネル領域(C)のみに対応するように位置した状態で結晶化する段階を実行するため、結晶化触媒粒子22が位置しない非晶質シリコン膜(図2Dの参照符号200、以下同じ)の領域が結晶化触媒粒子22をゲッタリングする領域として利用される。したがって、形成された半導体層20内に残存する結晶化触媒粒子22の濃度を低めることができ、これによって漏洩電流を最小化することができる。
【0072】
図7は、本発明の第2実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態において、ゲート電極を形成する段階(図5の参照符号ST11および図6A)、ゲート絶縁層を形成する段階(図5の参照符号ST13および図6B)、ソースおよびドレイン電極を形成する段階(図5の参照符号ST15および図6D)は第1実施形態と基本的に同じであり、半導体層を形成する段階(図5の参照符号ST17)において差があるため、これを中心として説明する。
【0073】
図7を参照すれば、本実施形態に係る薄膜トランジスタ102は、絶縁層24と半導体層20の間に補助絶縁層26がさらに形成される。この補助絶縁層26は、図3Bまたは図4Bに示すように、非晶質シリコン膜を形成する段階(ST1)と結晶化触媒粒子を位置させる段階(ST2)の間で実行される補助絶縁層26を形成する段階(ST7)で形成される。
【0074】
また、非晶質シリコン膜(図3Bまたは図4Dの参照符号20a)の前面に形成された補助絶縁層26は、図3Gに示すように、非晶質シリコン膜を結晶化する段階(ST5)または/および未結晶化領域を除去する段階(ST6)の後に絶縁層24に対応するようにパターニングされてもよい。または、図4Dに示すように、結晶化触媒粒子を選択する段階(ST4)において、絶縁層24と補助絶縁層26を共にパターニングしてもよい。
【0075】
図3Bまたは図4Bを参照すれば、補助絶縁層26と絶縁層24の間に結晶化触媒粒子22が位置するため、図3Fまたは図4Fに示す結晶化する段階(ST5)の後にも補助絶縁層26と絶縁層24の間に結晶化触媒粒子の含有量が補助絶縁層26または絶縁層24内部における結晶化触媒粒子の含有量よりも高い。
【0076】
本図面においては、絶縁層24を共にエッチング終了層として用いたことを示したが、本発明はこれに限定されるものではない。したがって、絶縁層24を除去して補助絶縁層26のみをエッチング終了層として用いたり、絶縁層24と補助絶縁層26をすべて除去して別途のエッチング終了層を形成することも可能である。
【0077】
図8は、本発明の第3実施形態に係る薄膜トランジスタの製造方法において未結晶化領域を除去する段階を示す断面図であり、図9は、本発明の第3実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【0078】
本実施形態において、ゲート電極を形成する段階(図5の参照符号ST11および図6A)、ゲート絶縁層を形成する段階(図5の参照符号ST13および図6B)、ソースおよびドレイン電極を形成する段階(図5の参照符号ST15および図6D)は第1実施形態と基本的に同じであり、半導体層を形成する段階(図5の参照符号ST17)において差があるため、これを中心として説明する。
【0079】
本実施形態では、半導体層を形成する段階(ST17)のうちの未結晶化領域を除去する段階(ST6)において、未結晶化領域200’全体を除去せずに未結晶化領域200’の一部を残すという点においてのみ第1実施形態と差がある。
【0080】
これによれば、図9に示すように、薄膜トランジスタ104のソースおよびドレイン領域(S、D)は、金属誘導側面結晶化によって結晶化された領域である第2領域20bと共に未結晶化領域200’を含む。これにより、薄膜トランジスタ104はオフ(off)状態で流れる電流を低減することができ、これによってオフの状態における特性を向上させることができる。
【0081】
チャネル領域(C)は、第1実施形態のように金属誘導結晶化によって結晶化された領域で構成される。
図10A〜図10Cは、本発明の第4実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図であり、図11は、本発明の第4実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【0082】
本実施形態は、第1実施形態と半導体層形成段階(図5の参照符号ST17)においてのみ差があるため、これを重点的に説明する。特に、半導体層形成段階(ST17)において、絶縁層24および結晶化触媒粒子22が選択的に形成された位置にのみ差があるため、以下ではこれに関する段階のみを詳細に説明し、他の説明を省略する。
【0083】
本実施形態では、非晶質シリコン膜を形成する段階(ST1)、結晶化触媒粒子を位置させる段階(ST2)、絶縁層を形成する段階(ST3)を順に実行する。これについての説明は図1および図2A〜図2C、図3A〜図3C、または図4A〜図4Cに関する説明に記載されているため、詳細な説明を省略する。
【0084】
続いて、図10Aに示すように、結晶化触媒粒子22を選択的に除去する段階(ST4)において、ソースおよびドレイン領域(S、D)が定義される部分を除いた一部分の絶縁層24および結晶化触媒粒子22を除去する。
続いて、図10Bに示すように、非晶質シリコン膜を結晶化する段階(ST5)において熱処理を行うようになれば、絶縁層22および結晶化触媒粒子24が位置したソースおよびドレイン領域(S、D)がSGSまたは金属誘導結晶化によって結晶化される第1領域20aで構成され、第1領域20aの両側には金属誘導側面結晶化によって結晶化される第2領域20bが形成され、残りの部分は未結晶化領域200’として残るようになる。
【0085】
続いて、図10Cに示すように、未結晶化領域を除去する段階(ST6)において、ソースおよびドレイン領域(S、D)の外側に形成された未結晶化領域200’と第2領域20bを除去する。
本実施形態では、絶縁層24がソースおよびドレイン領域(S、D)に対応して形成されるためにエッチング終了層として機能することが困難であるため、未結晶化領域を除去する段階(ST6)の前または後に絶縁層24を除去して別途のエッチング終了層(図11の参照符号40)を形成してもよい。
【0086】
本実施形態によって製造された薄膜トランジスタ106は、図11に示すように、チャネル領域(C)が金属誘導側面結晶化によって結晶化された第2領域20bで構成され、ソースおよびドレイン領域(S、D)がSGSまたは金属誘導結晶化によって結晶化された第1領域20aで構成される。これによれば、チャネル領域(C)で結晶化触媒粒子22の量を低め、薄膜トランジスタ106の特性を向上させることができる。
【0087】
図12A〜図12Cは、本発明の第5実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。図13は、本発明の第5実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態は、第4実施形態と半導体層形成段階(図5の参照符号ST17)においてのみ差があるため、これを重点的に説明する。本実施形態では、絶縁層24と半導体層20の間に補助絶縁層26がさらに形成される。非晶質シリコン膜を形成する段階(ST1)の後に、図12Aに示すように、補助絶縁層を形成する段階(ST7)を実施して非晶質シリコン膜200上に補助絶縁層26を形成する。このような補助絶縁層26は、結晶化触媒粒子22をゲッタリングする役割を果たすことができる。
【0088】
続いて、結晶化触媒粒子を位置させる段階(ST2)および絶縁層を形成する段階(ST3)を順に実行する。
続いて、図12Bに示すように、結晶化触媒粒子を選択的に除去する段階(ST4)において、ソースおよびドレイン領域(S、D)以外の領域の絶縁層24を除去する。
続いて、非晶質シリコン膜を結晶化する段階(ST5)において熱処理を実行した後、図12Cに示すように、残りの絶縁層24を除去する。
【0089】
そして、補助絶縁層26をチャネル領域(C)に対応するようにパターニングしてもよい。このような補助絶縁層26は、ソースおよびドレイン電極(図13の参照符号35、36)のエッチング終了層として機能してもよい。本実施形態においては、ゲッタリング役割を果たす補助絶縁層26をエッチング終了層としても用いることができるようにし、別途のエッチング終了層を形成しなくてもよいため、工程の効率性を向上することができる。
【0090】
続いて、未結晶化領域を除去する段階(ST6)を実行した後、高濃度にドーピングされた非晶質層37、38およびソースおよびドレイン電極35、36を形成し、図13に示すような薄膜トランジスタ108を形成してもよい。
本実施形態では、非晶質シリコン膜を結晶化する段階(ST5)と未結晶化領域を除去する段階(ST6)の間で補助絶縁層26の一部を除去したが、本発明がこれに限定されるものではない。したがって、未結晶化領域を除去する段階(ST6)の後に補助絶縁層26の一部を除去することも可能である。
【0091】
図14は、本発明の第6実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階のうちの結晶化触媒粒子を選択的に除去する段階を示す断面図である。
本実施形態は、結晶化触媒粒子を選択的に除去する段階(ST4)において、ソースおよびドレイン領域(S、D)を除いた領域から絶縁層24と共に補助絶縁層26を除去するという点のみを除けば、第5実施形態の製造方法と同じである。
本実施形態において、絶縁層24と補助絶縁層26はソースおよびドレイン領域(S、D)に対応して形成されるため、エッチング終了層などとして用いられることが困難であるため、非晶質シリコン膜を結晶化する段階(ST5)の後に絶縁層24と補助絶縁層26を除去して別途のエッチング終了層を形成してもよい。
【0092】
図15は、本発明の第7実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態では、半導体層を形成する段階(ST15)のうちの未結晶化領域を除去する段階(ST6)において、ソースおよびドレイン領域(S、D)が金属誘導側面結晶化によって結晶化された第1領域20aだけでなく、SGSまたは金属誘導結晶化によって結晶化された第2領域20bを含むようにするという点においてのみ第4実施形態と差がある。
【0093】
図に示してはいないが、ソースおよびドレイン領域(S、D)が未結晶化領域200’の一部を含むようにすることも可能であり、これも本発明の範囲に属する。
図16は、本発明の第8実施形態に係る薄膜トランジスタの製造方法を示すフローチャートであり、図17は、本発明の第8実施形態によって製造された薄膜トランジスタの断面図である。
【0094】
本実施形態では、図16に示すように、本実施形態に係る製造方法は、半導体層を形成する段階(ST21)と、ソースおよびドレイン電極を形成する段階(ST23)と、前記半導体層およびソースおよびドレイン電極上にゲート絶縁層を形成する段階(ST25)と、ゲート電極を形成する段階(ST27)とを含む。すなわち、本実施形態は、ゲート電極が半導体層上に位置した上部ゲート(top gate)構造を有する。
【0095】
本実施形態の半導体層を形成する段階(ST21)、ソースおよびドレイン電極を形成する段階(ST23)、ゲート絶縁層を形成する段階(ST25)、ゲート電極を形成する段階(ST27)はそれぞれ、上述した実施形態において、半導体層を形成する段階(ST15)、ソースおよびドレイン電極を形成する段階(ST17)、ゲート絶縁層を形成する段階(ST13)、ゲート電極を形成する段階(ST11)に対応する。したがって、これに関する詳細な説明は省略する。
【0096】
図17を参照すれば、これによって製造された本実施形態の薄膜トランジスタ112は、基板10のバッファ層12上に第1領域20aと第2領域20bを備えた半導体層20が形成され、この半導体層20上に絶縁層24(エッチング終了層)が形成される。この絶縁層24上に半導体層20のソースおよびドレイン領域(S、D)に対応して高濃度にドーピングされた非晶質層370、368とソースおよびドレイン電極350、360が順に形成される。ソースおよびドレイン電極350、360を覆うようにゲート絶縁層320が形成され、このゲート絶縁層320上にチャネル領域(A)に対応してゲート電極300が形成される。
【0097】
図面においては、チャネル領域(C)が第1領域20aで構成され、ソースおよびドレイン領域(S、D)が第2領域20bで構成されることを示しているが、本発明がこれに限定されるものではない。すなわち、上述した第1〜第7実施形態に対応する下部ゲート構造の薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタが本発明の範囲に属する。
【0098】
図18は、本発明の第9実施形態に係る薄膜トランジスタを示す断面図である。
本実施形態は上部ゲート構造の他の例であって、絶縁層24をゲート絶縁層として用いる。すなわち、チャネル領域(C)に対応して形成された絶縁層24をゲート絶縁層として用い、この上に絶縁層24と同じ幅または小さい幅を有するゲート電極302を形成し、半導体層20と絶縁層24を覆いながら層間絶縁膜322を形成する。層間絶縁膜332にコンタクトホール322aを形成し、層間絶縁膜332上にこのコンタクトホール332aによってソースおよびドレイン領域(S、D)に電気的に連結するソースおよびドレイン電極352、362を形成する。
【0099】
図面においては、チャネル領域(C)が第1領域20aで構成され、ソースおよびドレイン領域(S、D)が第2領域20bで構成されることを示しているが、本発明がこれに限定されるものではない。すなわち、上述した第1〜第7実施形態に対応する下部ゲート構造の薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタが本発明の範囲に属する。
【0100】
上述した本実施形態によって製造された薄膜トランジスタは、能動駆動型液晶表示装置、有機発光表示装置などのような表示装置に適用してもよい。しかしながら、本発明がこれに限定されるものではなく、多様な電子機器に適用してもよいことはもちろんである。
【0101】
以下、本発明の実験例および比較例を参照しながら、本発明をより詳細に説明する。
<実験例>
基板に形成されたバッファ層上に蒸着によって非晶質シリコン膜を形成した。非晶質シリコン膜の前面に結晶化触媒粒子としてニッケル粒子を位置させた。ニッケル粒子を覆いながら非晶質シリコン膜を形成した。その後、一部領域を除いた絶縁層の領域を除去してニッケル粒子を選択的に位置させた。熱処理を行って非晶質シリコン膜を結晶化して半導体層を形成した。
【0102】
<比較例>
一部領域を除いた絶縁層の領域を除去する工程を実行しないという点を除いては、実験例と同じ工程によって非晶質シリコン膜を結晶化して半導体層を形成した。
実験例および比較例において、半導体層と絶縁層におけるニッケル粒子の分布を2次イオン質量分析法(SIMS)プロファイルを通じて図19に示した。図19において、y軸の強度(intensity)を参照すれば、本発明の実験例の絶縁層および半導体層におけるニッケル粒子の濃度が、比較例の絶縁層および半導体層におけるニッケル粒子の濃度よりも著しく低いことが分かる。これは、本発明の実験例において、ニッケル粒子が形成されない非晶質シリコン膜部分がゲッタリングサイト(gattering site)として作用したためである。
【0103】
以上、本発明の好ましい実施形態について説明したが、本発明がこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明および添付した図面の範囲内で多様に変形して実施することが可能であり、これも本発明の範囲に属することは当然である。
【符号の説明】
【0104】
10:基板
12:バッファ層
20:多結晶シリコン領域または半導体層
20a:第1領域
20b:第2領域
22:結晶化触媒粒子
24、24a:絶縁層
26:補助絶縁層
32、320、32:ゲート電極
35、350、352:ソース電極
36:360、362:ドレイン電極
【技術分野】
【0001】
本発明は非晶質シリコン膜の結晶化方法、これを適用した薄膜トランジスタの製造方法および、これによって製造された薄膜トランジスタに関する。
【背景技術】
【0002】
能動駆動型液晶表示装置、有機発光表示装置などのような表示装置は薄膜トランジスタを備えるようになるが、電界効果移動度が優れていて温度および光に対する安定性が優れている多結晶シリコン膜を薄膜トランジスタの半導体層として利用することが一般的である。
【0003】
このような多結晶シリコン膜は非晶質シリコン膜を結晶化して形成されるが、結晶化方法としてはレーザビームを照射するレーザ工程などが広く用いられている。このようなレーザ工程としては、高出力のパルスレーザのエキシマレーザを瞬間的に照射するレーザアニーリング(eximer laser annealing、ELA)法、シリコン結晶の側面成長を誘導する順次的側面結晶化(sequential lateral solidification、SLS)法、金属触媒の拡散を利用した金属誘導結晶化(metal induced crystallization、MIC)法、結晶化触媒の拡散を利用してシリコン結晶の側面成長を誘導する金属誘導側面結晶化(metal induced crystallization、MILC)法などがある。
【0004】
このうち、金属誘導結晶化法または金属誘導側面結晶化法は微細なシリコン多結晶を得ることができるという点において有利であるが、結晶化に利用された結晶化触媒が半導体層に残留する量が多い場合には漏洩電流が発生し、薄膜トランジスタの特性が低下するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一実施形態は上述した問題点を解決するためのものであって、金属触媒の拡散を利用して多結晶シリコンを含む半導体層で形成しても、金属触媒を効果的にゲッタリングして半導体層内に残留する金属触媒の量を低減することができる非晶質シリコン膜の結晶化方法を提供することを目的とする。これと共に、この非晶質シリコン膜の結晶化方法を適用した薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタを提供することを他の目的とする。
【課題を解決するための手段】
【0006】
本発明の実施形態に係る結晶化方法は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。
【0007】
結晶化する段階において、結晶化された結晶化領域は、結晶化触媒粒子の下部に位置してSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域と、この第1領域の両側に位置して金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域とを含んでもよい。
【0008】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。
結晶化触媒粒子を選択的に除去する段階は、結晶化触媒粒子を覆うように絶縁層を形成する段階と、絶縁層をパターニングする段階とを含んでもよい。
【0009】
非晶質シリコン膜を形成する段階と結晶化触媒粒子を位置させる段階の間に、非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含んでもよい。
絶縁層をパターニングする段階において、絶縁層と同じパターンで補助絶縁層を共にパターニングしてもよい。または、非晶質シリコン膜を結晶化する段階の後に、絶縁層と同じパターンで補助絶縁層をパターニングしてもよい。
【0010】
結晶化触媒粒子はニッケル(Ni)を含み、結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が1011〜1015個/cm2の量で蒸着してもよい。
非晶質シリコン膜を結晶化する段階における熱処理温度が200℃〜900℃であってもよい。
【0011】
一方、本発明の実施形態に係る薄膜トランジスタの製造方法は、チャネル領域、ソース、およびドレイン領域が定義される半導体層と、ゲート絶縁層を間においてチャネル領域に対応して形成されるゲート電極と、ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極とを含む薄膜トランジスタの製造方法に関する。ここで、半導体層を形成する段階は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。
【0012】
結晶化する段階において、結晶化された結晶化領域は、結晶化触媒粒子の下部に位置してSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域と、この第1領域の両側に位置して金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域とを含んでもよい。
非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。
【0013】
結晶化触媒粒子を選択的に除去する段階は、結晶化触媒粒子を覆うように絶縁層を形成する段階と、絶縁層をパターニングする段階とを含んでもよい。
非晶質シリコン膜を形成する段階と結晶化触媒粒子を位置させる段階の間に、非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含んでもよい。
【0014】
絶縁層をパターニングする段階において、絶縁層と同じパターンで補助絶縁層を共にパターニングしてもよい。または、非晶質シリコン膜を結晶化する段階の後に、チャネル領域に対応するように補助絶縁層をパターニングしてもよい。このとき、絶縁層と補助絶縁層が互いに異なるエッチング選択比を有してもよい。
【0015】
非晶質シリコン膜を結晶化する段階の後に、絶縁層、または絶縁層および補助絶縁層を除去してもよい。
結晶化触媒粒子を選択的に位置させる段階では、結晶化触媒粒子を前記チャネル領域に対応する位置に位置させてもよい。これにより、チャネル領域が第1領域を含み、ソースおよびドレイン領域が第2領域を含むことができる。
【0016】
このとき、非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。ここで、未結晶化領域を除去する段階において、ソースおよびドレイン領域が第2領域のみを含むように未結晶化領域をすべて除去してもよい。または、未結晶化領域を除去する段階において、ソースおよびドレイン領域が第2領域と共に未結晶化領域の一部を備えるように未結晶化領域の一部のみを除去してもよい。
【0017】
結晶化触媒粒子を選択的に位置させる段階では、結晶化触媒粒子を前記ソースおよびドレイン領域の一部またはすべてに対応する位置に位置させてもよい。これにより、チャネル領域が第2領域を含み、ソースおよびドレイン領域が第1領域を含むことができる。
【0018】
このとき、非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。ここで、未結晶化領域を除去する段階において、前記ソースおよびドレイン領域が第1領域のみを含むように未結晶化領域と共に第1領域の外側に位置する第2領域を共に除去してもよい。または、未結晶化領域を除去する段階では、ソースおよびドレイン領域が第1領域と共に前記第2領域を備えるように未結晶化領域を除去してもよい。
【0019】
半導体層を形成する段階の前にゲート電極を形成する段階およびゲート電極上に前記ゲート絶縁層を形成する段階を含み、半導体層を形成する段階の後にソースおよびドレイン電極を形成する段階を含んでもよい。これにより、下部ゲート構造の薄膜トランジスタを製造することができる。
【0020】
半導体層を形成する段階の後に、ソースおよびドレイン電極を形成する段階と、絶縁層およびソースおよびドレイン電極上に前記ゲート絶縁層を形成する段階と、ゲート絶縁層上にゲート電極を形成する段階とを含んでもよい。これにより、上部ゲート構造の薄膜トランジスタを製造することができる。
【0021】
絶縁層がソースおよびドレイン電極のエッチング終了層として機能してもよい。
結晶化触媒粒子はニッケル(Ni)を含み、結晶化触媒粒子を位置させる段階では、結晶化触媒粒子が1011〜1015個/cm2の量で蒸着されてもよい。
【0022】
非晶質シリコン膜を結晶化する段階における熱処理温度が200℃〜900℃であってもよい。
【0023】
一方、本発明の実施形態に係る薄膜トランジスタは、チャネル領域、ソースおよびドレイン領域が定義される半導体層と、ゲート絶縁層を間においてチャネル領域に対応して形成されるゲート電極と、ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極とを含む。チャネル領域がSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域を含み、ソースおよびドレイン領域が金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域を含む。
【0024】
ソースおよびドレイン領域が第2領域のみを含んでもよい。または、ソースおよびドレイン領域が第2領域と共に非晶質シリコンで構成された未結晶化領域を含んでもよい。
チャネル領域に対応して形成された絶縁層をさらに含んでもよい。絶縁層と前記半導体層の間に補助絶縁層をさらに含んでもよい。
【0025】
本実施形態の薄膜トランジスタは、ゲート電極上にゲート絶縁層が位置し、ゲート絶縁層上に半導体層が位置し、半導体層上に絶縁層が位置し、半導体層上にソースおよびドレイン電極が位置する、下部ゲート構造であってもよい。
半導体層上に絶縁層が位置し、半導体層上にソースおよびドレイン電極が位置し、ソースおよびドレイン電極上にゲート絶縁層が位置し、ゲート絶縁層上にゲート電極が位置する、上部ゲート構造であってもよい。
【0026】
絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能してもよい。
本実施形態の薄膜トランジスタは、絶縁層と半導体層の界面において、結晶化触媒粒子の含有量が絶縁層または半導体層内部における結晶化触媒粒子の含有量よりも高くてもよい。
本実施形態の薄膜トランジスタは、絶縁層と補助絶縁層の界面において、結晶化触媒粒子の含有量が絶縁層または補助絶縁層内部における結晶化触媒粒子の含有量よりも高くてもよい。
【発明の効果】
【0027】
本実施形態に係る非晶質シリコン膜の結晶化方法は、結晶化触媒粒子を非晶質シリコン膜上において選択的な領域にのみ位置するようにした状態で熱処理を行い、結晶化触媒粒子が形成されない非晶質シリコン膜の領域に結晶化触媒粒子を拡散させる。すなわち、結晶化触媒粒子が形成されない非晶質シリコン膜の領域が結晶化触媒粒子のゲッタリング(gattering)に利用され、半導体層内に残留する結晶化触媒粒子の量を効果的に低減することができる。
【0028】
一方、本発明の実施形態に係る薄膜トランジスタの製造方法は、上述した本実施形態に係る非晶質シリコン膜の結晶化方法を適用することにより、半導体層内に残留する結晶化触媒粒子の量を低減することができる。これにより、製造された薄膜トランジスタにおいて漏洩電流を最小化することができ、結果的に薄膜トランジスタの特性を向上させることができる。
【図面の簡単な説明】
【0029】
【図1】本発明の一実施形態に係る非晶質シリコン膜の結晶化方法を示すフローチャートである。
【図2A】図1の結晶化方法に係る工程を順に示す断面図である。
【図2B】図1の結晶化方法に係る工程を順に示す断面図である。
【図2C】図1の結晶化方法に係る工程を順に示す断面図である。
【図2D】図1の結晶化方法に係る工程を順に示す断面図である。
【図2E】図1の結晶化方法に係る工程を順に示す断面図である。
【図2F】図1の結晶化方法に係る工程を順に示す断面図である。
【図3A】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3B】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3C】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3D】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3E】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3F】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3G】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図3H】本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4A】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4B】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4C】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4D】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4E】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4F】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図4G】本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図5】本発明の第1実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。
【図6A】本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図6B】本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図6C】本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図6D】本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図7】本発明の第2実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図8】本発明の第3実施形態に係る薄膜トランジスタの製造方法において未結晶化領域を除去する段階を示す断面図である。
【図9】本発明の第3実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図10A】本発明の第4実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図10B】本発明の第4実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図10C】本発明の第4実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図11】本発明の第4実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図12A】本発明の第5実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図12B】本発明の第5実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図12C】本発明の第5実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図13】本発明の第5実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図14】本発明の第6実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階のうちで結晶化触媒粒子を選択的に除去する段階を示す断面図である。
【図15】本発明の第7実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図16】本発明の第8実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。
【図17】本発明の第8実施形態によって製造された薄膜トランジスタの断面図である。
【図18】本発明の第9実施形態に係る薄膜トランジスタを示す断面図である。
【図19】本発明の実験例および比較例において半導体層と絶縁層における2次イオン質量分析法(SIMS)のプロファイルを示すグラフである。
【発明を実施するための形態】
【0030】
以下、添付の図面を参照しながら、本発明が属する技術分野において通常の知識を有する者が容易に実施することができるように本発明の実施形態を詳細に説明する。本発明は多様に相違する状態で実現することができ、ここで説明する実施形態に限定されることはない。本発明の実施形態を明確に説明するために説明と関係ない部分は省略し、明細書全体に渡って同一または類似した構成要素については同一の参照符号を用いる。また、図面において説明の便宜のために各構成の大きさおよび厚さを任意に示したが、本発明はこれに限定されることはない。
【0031】
図面において、多様な層および領域を明確に表現するために厚さを拡大して示した。また、図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分の「上」にあるとするとき、これは他の部分の「直ぐ上に」ある場合だけではなく、その中間にさらに他の部分がある場合も含む。また、明細書全体において「上に」という表現は、対象の部分の上または下に位置することを意味するものであり、必ずしも重力方向を基準として上側に位置することを意味するものではない。
【0032】
さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、これは特に反対となる記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに含むことを意味する。
【0033】
以下、図1及び図2A〜図2Fを参照しながら、本発明の一実施形態に係るシリコン膜の結晶化方法について説明する。
図1は、本発明の一実施形態に係る非晶質シリコン膜の結晶化方法を示すフローチャートであり、図2A〜図2Fは、図1の結晶化方法に係る工程を順に示す断面図である。
【0034】
図1を参照すれば、本実施形態に係る非晶質シリコン膜の結晶化方法は、非晶質シリコン膜を形成する段階(ST1)と、結晶化触媒粒子を位置させる段階(ST2)と、絶縁層を形成する段階(ST3)と、結晶化触媒粒子を選択的に除去する段階(ST4)と、非晶質シリコン膜を結晶化する段階(ST5)と、未結晶化領域を除去する段階(ST6)とを含む。
【0035】
まず、図2Aに示すように、非晶質シリコン膜を形成する段階(ST1)では、基板10のバッファ層12上に非晶質シリコン膜200を形成する。
バッファ層12は、不純元素の浸透を防いで表面を平坦化する役割を果たすことができる多様な物質からなってもよい。一例として、バッファ層12は、シリコンナイトライド(SiNx)膜、シリコンオキサイド(SiO2)膜、シリコンオキシナイトライド(SiOxNy)膜などからなってもよい。しかしながら、このようなバッファ層12が必ずしも必要なのではなく、基板10の種類および工程条件などを考慮して形成しないこともある。
【0036】
非晶質シリコン膜200は蒸着によって形成してもよい。一例として、プラズマ化学気相蒸着法(plasma enhanced chemical vapor deposition、PECVD)、低圧化学気相蒸着法(low pressure chemiCl vapor deposition、LPCVD)、熱線化学気相蒸着法(hot wire chemiCl vapor deposition、HWCVD)などの気相蒸着法によって非晶質シリコン膜200を形成してもよい。しかしながら、本発明がこれに限定されるものではなく、多様な方法によって非晶質シリコン膜200を形成してもよいことはもちろんである。
【0037】
続いて、図2Bに示すように、結晶化触媒粒子を位置させる段階(ST2)において、蒸着などによって非晶質シリコン膜200上に結晶化触媒粒子22を位置させる。
本実施形態において、結晶化触媒粒子22は微量のみが蒸着され、膜の形態をなさずに粒子単位で互いに離隔して形成されたり、複数の粒子がなす群が互いに離隔して形成される形態で形成されてもよい。図面においては、一例として、結晶化触媒粒子22が粒子単位で互いに離隔して形成された場合を示した。
【0038】
結晶化触媒粒子22としては、ニッケル(Ni)、パラジウム(Pd)、チタニウム(Ti)、銀(Ag)、金(Au)、アルミニウム(Al)、スズ(Sn)、アンチモン(Sb)、銅(Cu)、コバルト(Co)、クロム(Cr)、モリブデン(Mo)、テルビウム(Tb)、ルテニウム(Ru)、カドミウム(Cd)、白金(Pd)などのような多様な金属物質のうちの1つまたは2つ以上を用いてもよい。
【0039】
一例として、結晶化触媒粒子22としてニッケル(Ni)を用いる場合に、結晶化触媒粒子22は1011〜1015個/cm2だけが蒸着されてもよい。結晶化触媒粒子22が1011個/cm2未満で蒸着される場合、結晶化の核であるシード(seed)の量が少なく、結晶化触媒を利用した方法によって結晶化するのに困難がある。結晶化触媒粒子22が1015個/cm2を超過して蒸着される場合、非晶質シリコン膜200に拡散される量が多くなって非晶質シリコン膜200に残留する量が多くなり、結晶化された後のシリコン層の特性が低下する。
【0040】
続いて、図2Cおよび図2Dに示すように、結晶化触媒粒子22を選択的に除去する。
すなわち、まず、図2Cに示すように、絶縁層を形成する段階(ST3)において、結晶化触媒粒子22を覆うように絶縁層24aを形成する。このような絶縁層24aは多様な物質で構成してもよいが、本実施形態では一例としてシリコンオキサイドを蒸着して形成する。
【0041】
次に、図2Dに示すように、結晶化触媒粒子を選択的に除去する段階(ST4)において、絶縁層(図2Cの参照符号24a)をパターニングして触媒粒子22を選択的に除去する。すなわち、パターニングによって絶縁層24aの一部を除去すれば、除去される部分で絶縁層24aと共に結晶化触媒粒子22が除去される。
【0042】
このとき、絶縁層24aの一部はエッチングなどによって除去してもよい。しかしながら、本発明はこれに限定されるものではなく、多様な方法によって絶縁層24aの一部を除去することができることはもちろんである。
続いて、図2Eに示すように、非晶質シリコン膜を結晶化する段階(ST5)において、熱処理を行って非晶質シリコン膜(図2Dの参照符号200、以下同じ)の一部を結晶化して多結晶シリコン領域20を形成する。
【0043】
ここで、熱処理は、200℃〜900℃の温度で数秒〜数時間行って結晶化触媒粒子22を非晶質シリコン膜200内に拡散させてもよい。熱処理温度が200℃未満であったり熱処理時間が極めて短い場合には結晶化触媒粒子22の拡散が円滑でないことがあり、熱処理温度が900℃を超過したり熱処理時間が極めて長い場合には基板10が変形することがある。すなわち、本実施形態の熱処理温度および時間は、結晶化効率、収率、および製造費用などを考慮したものである。このとき、400℃〜750℃の温度で5分内〜120分程度で熱処理を行ってもよい。
【0044】
結晶化触媒粒子22は熱処理によって絶縁層24と非晶質シリコン膜200内に拡散する。非晶質シリコン膜200に拡散する結晶化触媒粒子22は、シリコン(Si)と結合して結晶化のシードとして作用するようになり、このシードを中心として非晶質シリコン膜200内で結晶が成長することによって多結晶シリコン領域20を形成するようになる。
【0045】
このように結晶化された多結晶シリコン領域20は、結晶化触媒粒子22の下部に位置する第1領域20aとこの第1領域20aの両側に位置する第2領域20bが、互いに異なる結晶化メカニズムによって結晶化される。すなわち、相対的に多量の結晶化触媒粒子22が拡散された第1領域20aはSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaiton、MIC)によって結晶化され、この両側に位置する第2領域20bは金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される。
【0046】
このように、本実施形態では、SGS、金属誘導結晶化、または金属誘導側面結晶化によって結晶化がなされるため、形成された多結晶シリコンが微細な結晶粒を有することができ、製造された多結晶シリコン領域20が優れた特性を有することができる。
【0047】
本実施形態では、熱処理を行う前に結晶化触媒粒子22を選択的に除去するため、熱処理工程において結晶化触媒粒子22が位置しない領域の非晶質シリコン膜200に結晶化触媒粒子22を簡単に拡散することができる。すなわち、結晶化触媒粒子22が位置しない領域の非晶質シリコン膜200が結晶化触媒粒子をゲッタリング(gattering)し、結晶化によって形成された多結晶シリコン領域20内の結晶化触媒粒子22の濃度を低めることができる。
【0048】
多結晶シリコン領域20を半導体層として利用した薄膜トランジスタにおいて、多結晶シリコン領域20内に残存する結晶化触媒粒子22によって漏洩電流が発生することがある。本実施形態では、多結晶シリコン領域20内に残存する結晶化触媒粒子22の濃度を低め、薄膜トランジスタに適用されたときの漏洩電流を最小化することができ、これによって薄膜トランジスタの特性を向上させることができる。
【0049】
続いて、図2Fに示すように、未結晶化領域を除去する段階(ST6)において、エッチングなどの方法によって非晶質シリコン膜200のうちの未結晶化された領域(図2Eの参照符号200’、以下同じ)を除去する。
図面においては、多結晶シリコン領域20を除いた未結晶化領域200’のみを除去したものとして示したが、所望する半導体層の形状により、多結晶シリコン領域20の一部を共に除去したり未結晶化非晶質シリコン膜200’の一部を残存させることも可能である。
【0050】
絶縁層24はエッチングなどによって除去してもよく、または、除去せずに薄膜トランジスタにおいてエッチング終了層(etch stopper)またはゲート絶縁層などとして用いてもよい。絶縁層24をエッチング終了層またはゲート絶縁層として用いる場合については、後述する薄膜トランジスタの製造方法においてより詳細に説明する。
【0051】
このように、本実施形態では、結晶化触媒粒子22を選択的に形成し、結晶化触媒粒子22が位置しない領域の非晶質シリコン膜200が結晶化触媒粒子22をゲッタリングできるようにする。これにより、製造された多結晶シリコン領域20内の結晶化触媒粒子の濃度を低めることができ、結果的に薄膜トランジスタの特性を向上させることができる。
【0052】
以下、上述した実施形態の変形例に係る結晶化方法を、図3A〜図3Hまたは図4A〜図4Gを参照しながらそれぞれ説明する。明確な説明のために、上述した実施形態と同じまたは極めて類似した構成の詳細な説明は省略し、異なる部分のみを説明する。
図3A〜図3Hは、本発明の第1変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【0053】
本変形例では、図3Aに示す非晶質シリコン膜を形成する段階(ST1)と図3Cに示す結晶化触媒粒子を位置させる段階(ST2)の間に、図3Bに示すように、補助絶縁層26を形成する段階(ST7)をさらに含む。したがって、結晶化触媒粒子を位置させる段階(ST2)において、結晶化触媒粒子22は補助絶縁層26上に位置する。
続いて、図3Dの絶縁層を形成する段階(ST3)、図3Eの結晶化触媒粒子を選択的に除去する段階(ST4)、図3Fの非晶質シリコン膜を結晶化する段階(ST5)を順に実行する。これは図2C〜図2Eと関連して説明した段階と同じであるため、これについての詳細な説明は省略する。
【0054】
図3Bに示すように、本実施形態では、結晶化触媒粒子22下に補助絶縁層26が位置するため、図3Fの結晶化する段階(ST5)において結晶化触媒粒子22が拡散するとき、補助絶縁層26が結晶化触媒粒子22をゲッタリング(gattering)することができる。これにより、多結晶シリコン領域20内に残存する結晶化触媒の量をさらに低減させることができる。
【0055】
続いて、図3Gに示すように、絶縁層24aと同じパターンで補助絶縁層26をパターニングする段階(ST8)をさらに実行してもよい。このとき、絶縁層24は、補助絶縁層26をパターニングするときにマスクとして利用してもよいが、この場合には絶縁層24と補助絶縁層26が互いに異なるエッチング選択比を有してもよい。しかしながら、本発明がこれに限定されるものではなく、絶縁層24と補助絶縁層26が互いに同じエッチング選択比を有してもよい。
【0056】
残存した絶縁層24および補助絶縁層26を薄膜トランジスタにおいてエッチング終了層などとして用いてもよい。絶縁層24および補助絶縁層26を薄膜トランジスタにおいてエッチング終了層として用いる場合については、後述する薄膜トランジスタの製造方法においてより詳細に説明する。
【0057】
図4A〜図4Gは、本発明の第2変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
本変形例では、図4Aに示すように、基板10にバッファ層12と非晶質シリコン膜200を形成する。続いて、図4Bに示すように、非晶質シリコン膜200の上に補助絶縁層26を形成する。続いて、図4Cに示すように、非晶質シリコン膜200上に結晶化触媒粒子22を位置させる。続いて、図4Dに示すように絶縁層24aを形成した後、図4Eに示すように絶縁層24aと補助絶縁層26をパターニングして結晶化触媒粒子22を選択的に除去する。続いて、図4Fに示すように非晶質シリコン膜200を結晶化して多結晶シリコン領域20を形成し、図4Gに示すように未結晶化領域(図4Fの参照符号200)を除去する。
【0058】
すなわち、本変形例は、図4Eの絶縁層を選択的に除去する段階(ST4)において、絶縁層(図4Dの参照符号24a、以下同じ)と共にこれと同じパターンで補助絶縁層26をパターニングし、別途に補助絶縁層26をパターニングする段階(図3Gの参照符号ST8)を省略したことを除いては第1変形例と同じである。
本変形例では、絶縁層24aと共に補助絶縁層26を除去するため、第1変形例に比べて工程数を減らすことができ、工程を単純化して製造費用を節減することができる。
【0059】
以下、上述した非晶質シリコン膜の結晶化方法を適用した薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタについてより詳細に説明する。
後述する薄膜トランジスタの製造方法は、上述した非晶質シリコン膜の結晶化方法を適用して半導体層を形成し、これと共にゲート電極、ソースおよびドレイン電極をさらに形成するものである。したがって、明確な説明のために既に説明した部分(すなわち、非晶質シリコン膜の結晶化方法)についての説明は省略し、非晶質シリコン膜の結晶化方法に対応する段階は上述した図面を参照しながら説明する。図面において、同一または極めて類似する構成については同一する参照符号を説明する。
【0060】
図5は、本発明の第1実施形態に係る薄膜トランジスタの製造方法を示すフローチャートであり、図6A〜図6Dは、本発明の第1実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
本実施形態では、図5に示すように、本実施形態に係る薄膜トランジスタの製造方法は、ゲート電極を形成する段階(ST11)と、ゲート絶縁層を形成する段階(ST13)と、半導体層を形成する段階(ST15)と、ソースおよびドレイン電極を形成する段階(ST17)とを含む。これを図6A〜図6Dを参照しながらより詳細に説明する。
【0061】
まず、図6Aに示すように、ゲート電極を形成する段階(ST11)において、基板10のバッファ層12上にゲート電極30を形成する。上述したように、このようなバッファ層12が必ずしも必要なのではなく、基板10の種類および工程条件などを考慮して形成しないこともある。
【0062】
ゲート電極30は導電性に優れた金属からなってもよいが、一例として、モリタングステン(MoW)、アルミニウム(Al)、またはこれらの合金などからなってもよい。このようなゲート電極30は、一例として、金属膜を形成した後にこれをパターニングして形成してもよい。しかしながら、本発明はこれに限定されるものではなく、公知された多様な方法によってゲート電極30を形成してもよいことはもちろんである。
【0063】
続いて、図6Bに示すように、ゲート絶縁層を形成する段階(ST13)において、ゲート電極30を覆うようにゲート絶縁層32を形成する。一例として、ゲート絶縁層32は、シリコンオキサイドまたはシリコンナイトライドなどを蒸着して形成してもよい。
【0064】
続いて、図6Cに示すように、半導体層を形成する段階(ST15)において、多結晶シリコンを含む半導体層20と絶縁層24を形成する。半導体層20と絶縁層24は、図2A〜図2Fに示すような方法で形成される。これにより、半導体層20は、SGSまたは金属誘導結晶化によって結晶化された第1領域20aと、金属誘導側面結晶化によって結晶化された第2領域20bとを含む。
【0065】
図2Bを参照すれば、半導体層20と絶縁層24の間に結晶化触媒粒子22が位置するため、図2Eに示す結晶化する段階(ST5)を経た薄膜トランジスタ100は、半導体層20と絶縁層24の間に結晶化触媒粒子の含有量が半導体層20または絶縁層24内部における結晶化触媒粒子の含有量よりも高い。
【0066】
続いて、図6Dに示すように、ソースおよびドレイン電極を形成する段階(ST17)において、半導体層20のソースおよびドレイン領域に対応して電気的に連結するようにソースおよびドレイン電極35、36を形成する。本実施形態において、ソースおよびドレイン領域(S、D)は、図に示すように、高濃度にドーピングされた非晶質シリコン層37、38を別途に形成して形成されてもよい。または、別途の高濃度にドーピングされた非晶質シリコン層37、38を形成せずに、イオンドーピングなどの方法によって半導体層20の両側領域を高濃度にドーピングしてソースおよびドレイン領域を形成してもよい。
【0067】
このような高濃度にドーピングされた非晶質シリコン層37、38およびソースおよびドレイン電極35、36は、構成物質を蒸着した後にパターニングして形成されてもよい。しかしながら、本発明はこれに限定されるものではなく、多様な物質を利用した多様な方法によって高濃度にドーピングされた非晶質シリコン層37、38、またはソースおよびドレイン電極35、36を形成してもよい。
【0068】
本実施形態では、高濃度にドーピングされた非晶質シリコン層37、38およびソースおよびドレイン電極35、36のパターニング工程において、絶縁層24をエッチング終了層(etch stopper)として用いてもよい。すなわち、半導体を形成する段階(ST13)で形成された絶縁層24をエッチング終了層として利用してもよいため、別途の工程が追加されない。これにより、工程を単純化することができて製造費用を節減することができる。
【0069】
しかしながら、本発明はこれに限定されるものではなく、半導体を形成する段階(ST13)で形成された絶縁層24を除去して別途のエッチング終了層を形成することも可能であり、これも本発明の範囲に属する。
【0070】
このとき、本実施形態では、結晶化触媒粒子(図2Dの参照符号22、以下同じ)と絶縁層24がチャネル領域(C)に対応するように位置した状態で結晶化を行う。これにより、半導体層20においてチャネル領域(C)に対応する領域はSGSまたは金属誘導結晶化によって結晶化された第1領域20aで構成され、ソースおよびドレイン領域(S、D)が金属誘導側面結晶化によって結晶化された第2領域20bで構成される。
【0071】
本実施形態では、結晶化触媒粒子22がチャネル領域(C)のみに対応するように位置した状態で結晶化する段階を実行するため、結晶化触媒粒子22が位置しない非晶質シリコン膜(図2Dの参照符号200、以下同じ)の領域が結晶化触媒粒子22をゲッタリングする領域として利用される。したがって、形成された半導体層20内に残存する結晶化触媒粒子22の濃度を低めることができ、これによって漏洩電流を最小化することができる。
【0072】
図7は、本発明の第2実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態において、ゲート電極を形成する段階(図5の参照符号ST11および図6A)、ゲート絶縁層を形成する段階(図5の参照符号ST13および図6B)、ソースおよびドレイン電極を形成する段階(図5の参照符号ST15および図6D)は第1実施形態と基本的に同じであり、半導体層を形成する段階(図5の参照符号ST17)において差があるため、これを中心として説明する。
【0073】
図7を参照すれば、本実施形態に係る薄膜トランジスタ102は、絶縁層24と半導体層20の間に補助絶縁層26がさらに形成される。この補助絶縁層26は、図3Bまたは図4Bに示すように、非晶質シリコン膜を形成する段階(ST1)と結晶化触媒粒子を位置させる段階(ST2)の間で実行される補助絶縁層26を形成する段階(ST7)で形成される。
【0074】
また、非晶質シリコン膜(図3Bまたは図4Dの参照符号20a)の前面に形成された補助絶縁層26は、図3Gに示すように、非晶質シリコン膜を結晶化する段階(ST5)または/および未結晶化領域を除去する段階(ST6)の後に絶縁層24に対応するようにパターニングされてもよい。または、図4Dに示すように、結晶化触媒粒子を選択する段階(ST4)において、絶縁層24と補助絶縁層26を共にパターニングしてもよい。
【0075】
図3Bまたは図4Bを参照すれば、補助絶縁層26と絶縁層24の間に結晶化触媒粒子22が位置するため、図3Fまたは図4Fに示す結晶化する段階(ST5)の後にも補助絶縁層26と絶縁層24の間に結晶化触媒粒子の含有量が補助絶縁層26または絶縁層24内部における結晶化触媒粒子の含有量よりも高い。
【0076】
本図面においては、絶縁層24を共にエッチング終了層として用いたことを示したが、本発明はこれに限定されるものではない。したがって、絶縁層24を除去して補助絶縁層26のみをエッチング終了層として用いたり、絶縁層24と補助絶縁層26をすべて除去して別途のエッチング終了層を形成することも可能である。
【0077】
図8は、本発明の第3実施形態に係る薄膜トランジスタの製造方法において未結晶化領域を除去する段階を示す断面図であり、図9は、本発明の第3実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【0078】
本実施形態において、ゲート電極を形成する段階(図5の参照符号ST11および図6A)、ゲート絶縁層を形成する段階(図5の参照符号ST13および図6B)、ソースおよびドレイン電極を形成する段階(図5の参照符号ST15および図6D)は第1実施形態と基本的に同じであり、半導体層を形成する段階(図5の参照符号ST17)において差があるため、これを中心として説明する。
【0079】
本実施形態では、半導体層を形成する段階(ST17)のうちの未結晶化領域を除去する段階(ST6)において、未結晶化領域200’全体を除去せずに未結晶化領域200’の一部を残すという点においてのみ第1実施形態と差がある。
【0080】
これによれば、図9に示すように、薄膜トランジスタ104のソースおよびドレイン領域(S、D)は、金属誘導側面結晶化によって結晶化された領域である第2領域20bと共に未結晶化領域200’を含む。これにより、薄膜トランジスタ104はオフ(off)状態で流れる電流を低減することができ、これによってオフの状態における特性を向上させることができる。
【0081】
チャネル領域(C)は、第1実施形態のように金属誘導結晶化によって結晶化された領域で構成される。
図10A〜図10Cは、本発明の第4実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図であり、図11は、本発明の第4実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【0082】
本実施形態は、第1実施形態と半導体層形成段階(図5の参照符号ST17)においてのみ差があるため、これを重点的に説明する。特に、半導体層形成段階(ST17)において、絶縁層24および結晶化触媒粒子22が選択的に形成された位置にのみ差があるため、以下ではこれに関する段階のみを詳細に説明し、他の説明を省略する。
【0083】
本実施形態では、非晶質シリコン膜を形成する段階(ST1)、結晶化触媒粒子を位置させる段階(ST2)、絶縁層を形成する段階(ST3)を順に実行する。これについての説明は図1および図2A〜図2C、図3A〜図3C、または図4A〜図4Cに関する説明に記載されているため、詳細な説明を省略する。
【0084】
続いて、図10Aに示すように、結晶化触媒粒子22を選択的に除去する段階(ST4)において、ソースおよびドレイン領域(S、D)が定義される部分を除いた一部分の絶縁層24および結晶化触媒粒子22を除去する。
続いて、図10Bに示すように、非晶質シリコン膜を結晶化する段階(ST5)において熱処理を行うようになれば、絶縁層22および結晶化触媒粒子24が位置したソースおよびドレイン領域(S、D)がSGSまたは金属誘導結晶化によって結晶化される第1領域20aで構成され、第1領域20aの両側には金属誘導側面結晶化によって結晶化される第2領域20bが形成され、残りの部分は未結晶化領域200’として残るようになる。
【0085】
続いて、図10Cに示すように、未結晶化領域を除去する段階(ST6)において、ソースおよびドレイン領域(S、D)の外側に形成された未結晶化領域200’と第2領域20bを除去する。
本実施形態では、絶縁層24がソースおよびドレイン領域(S、D)に対応して形成されるためにエッチング終了層として機能することが困難であるため、未結晶化領域を除去する段階(ST6)の前または後に絶縁層24を除去して別途のエッチング終了層(図11の参照符号40)を形成してもよい。
【0086】
本実施形態によって製造された薄膜トランジスタ106は、図11に示すように、チャネル領域(C)が金属誘導側面結晶化によって結晶化された第2領域20bで構成され、ソースおよびドレイン領域(S、D)がSGSまたは金属誘導結晶化によって結晶化された第1領域20aで構成される。これによれば、チャネル領域(C)で結晶化触媒粒子22の量を低め、薄膜トランジスタ106の特性を向上させることができる。
【0087】
図12A〜図12Cは、本発明の第5実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。図13は、本発明の第5実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態は、第4実施形態と半導体層形成段階(図5の参照符号ST17)においてのみ差があるため、これを重点的に説明する。本実施形態では、絶縁層24と半導体層20の間に補助絶縁層26がさらに形成される。非晶質シリコン膜を形成する段階(ST1)の後に、図12Aに示すように、補助絶縁層を形成する段階(ST7)を実施して非晶質シリコン膜200上に補助絶縁層26を形成する。このような補助絶縁層26は、結晶化触媒粒子22をゲッタリングする役割を果たすことができる。
【0088】
続いて、結晶化触媒粒子を位置させる段階(ST2)および絶縁層を形成する段階(ST3)を順に実行する。
続いて、図12Bに示すように、結晶化触媒粒子を選択的に除去する段階(ST4)において、ソースおよびドレイン領域(S、D)以外の領域の絶縁層24を除去する。
続いて、非晶質シリコン膜を結晶化する段階(ST5)において熱処理を実行した後、図12Cに示すように、残りの絶縁層24を除去する。
【0089】
そして、補助絶縁層26をチャネル領域(C)に対応するようにパターニングしてもよい。このような補助絶縁層26は、ソースおよびドレイン電極(図13の参照符号35、36)のエッチング終了層として機能してもよい。本実施形態においては、ゲッタリング役割を果たす補助絶縁層26をエッチング終了層としても用いることができるようにし、別途のエッチング終了層を形成しなくてもよいため、工程の効率性を向上することができる。
【0090】
続いて、未結晶化領域を除去する段階(ST6)を実行した後、高濃度にドーピングされた非晶質層37、38およびソースおよびドレイン電極35、36を形成し、図13に示すような薄膜トランジスタ108を形成してもよい。
本実施形態では、非晶質シリコン膜を結晶化する段階(ST5)と未結晶化領域を除去する段階(ST6)の間で補助絶縁層26の一部を除去したが、本発明がこれに限定されるものではない。したがって、未結晶化領域を除去する段階(ST6)の後に補助絶縁層26の一部を除去することも可能である。
【0091】
図14は、本発明の第6実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階のうちの結晶化触媒粒子を選択的に除去する段階を示す断面図である。
本実施形態は、結晶化触媒粒子を選択的に除去する段階(ST4)において、ソースおよびドレイン領域(S、D)を除いた領域から絶縁層24と共に補助絶縁層26を除去するという点のみを除けば、第5実施形態の製造方法と同じである。
本実施形態において、絶縁層24と補助絶縁層26はソースおよびドレイン領域(S、D)に対応して形成されるため、エッチング終了層などとして用いられることが困難であるため、非晶質シリコン膜を結晶化する段階(ST5)の後に絶縁層24と補助絶縁層26を除去して別途のエッチング終了層を形成してもよい。
【0092】
図15は、本発明の第7実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態では、半導体層を形成する段階(ST15)のうちの未結晶化領域を除去する段階(ST6)において、ソースおよびドレイン領域(S、D)が金属誘導側面結晶化によって結晶化された第1領域20aだけでなく、SGSまたは金属誘導結晶化によって結晶化された第2領域20bを含むようにするという点においてのみ第4実施形態と差がある。
【0093】
図に示してはいないが、ソースおよびドレイン領域(S、D)が未結晶化領域200’の一部を含むようにすることも可能であり、これも本発明の範囲に属する。
図16は、本発明の第8実施形態に係る薄膜トランジスタの製造方法を示すフローチャートであり、図17は、本発明の第8実施形態によって製造された薄膜トランジスタの断面図である。
【0094】
本実施形態では、図16に示すように、本実施形態に係る製造方法は、半導体層を形成する段階(ST21)と、ソースおよびドレイン電極を形成する段階(ST23)と、前記半導体層およびソースおよびドレイン電極上にゲート絶縁層を形成する段階(ST25)と、ゲート電極を形成する段階(ST27)とを含む。すなわち、本実施形態は、ゲート電極が半導体層上に位置した上部ゲート(top gate)構造を有する。
【0095】
本実施形態の半導体層を形成する段階(ST21)、ソースおよびドレイン電極を形成する段階(ST23)、ゲート絶縁層を形成する段階(ST25)、ゲート電極を形成する段階(ST27)はそれぞれ、上述した実施形態において、半導体層を形成する段階(ST15)、ソースおよびドレイン電極を形成する段階(ST17)、ゲート絶縁層を形成する段階(ST13)、ゲート電極を形成する段階(ST11)に対応する。したがって、これに関する詳細な説明は省略する。
【0096】
図17を参照すれば、これによって製造された本実施形態の薄膜トランジスタ112は、基板10のバッファ層12上に第1領域20aと第2領域20bを備えた半導体層20が形成され、この半導体層20上に絶縁層24(エッチング終了層)が形成される。この絶縁層24上に半導体層20のソースおよびドレイン領域(S、D)に対応して高濃度にドーピングされた非晶質層370、368とソースおよびドレイン電極350、360が順に形成される。ソースおよびドレイン電極350、360を覆うようにゲート絶縁層320が形成され、このゲート絶縁層320上にチャネル領域(A)に対応してゲート電極300が形成される。
【0097】
図面においては、チャネル領域(C)が第1領域20aで構成され、ソースおよびドレイン領域(S、D)が第2領域20bで構成されることを示しているが、本発明がこれに限定されるものではない。すなわち、上述した第1〜第7実施形態に対応する下部ゲート構造の薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタが本発明の範囲に属する。
【0098】
図18は、本発明の第9実施形態に係る薄膜トランジスタを示す断面図である。
本実施形態は上部ゲート構造の他の例であって、絶縁層24をゲート絶縁層として用いる。すなわち、チャネル領域(C)に対応して形成された絶縁層24をゲート絶縁層として用い、この上に絶縁層24と同じ幅または小さい幅を有するゲート電極302を形成し、半導体層20と絶縁層24を覆いながら層間絶縁膜322を形成する。層間絶縁膜332にコンタクトホール322aを形成し、層間絶縁膜332上にこのコンタクトホール332aによってソースおよびドレイン領域(S、D)に電気的に連結するソースおよびドレイン電極352、362を形成する。
【0099】
図面においては、チャネル領域(C)が第1領域20aで構成され、ソースおよびドレイン領域(S、D)が第2領域20bで構成されることを示しているが、本発明がこれに限定されるものではない。すなわち、上述した第1〜第7実施形態に対応する下部ゲート構造の薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタが本発明の範囲に属する。
【0100】
上述した本実施形態によって製造された薄膜トランジスタは、能動駆動型液晶表示装置、有機発光表示装置などのような表示装置に適用してもよい。しかしながら、本発明がこれに限定されるものではなく、多様な電子機器に適用してもよいことはもちろんである。
【0101】
以下、本発明の実験例および比較例を参照しながら、本発明をより詳細に説明する。
<実験例>
基板に形成されたバッファ層上に蒸着によって非晶質シリコン膜を形成した。非晶質シリコン膜の前面に結晶化触媒粒子としてニッケル粒子を位置させた。ニッケル粒子を覆いながら非晶質シリコン膜を形成した。その後、一部領域を除いた絶縁層の領域を除去してニッケル粒子を選択的に位置させた。熱処理を行って非晶質シリコン膜を結晶化して半導体層を形成した。
【0102】
<比較例>
一部領域を除いた絶縁層の領域を除去する工程を実行しないという点を除いては、実験例と同じ工程によって非晶質シリコン膜を結晶化して半導体層を形成した。
実験例および比較例において、半導体層と絶縁層におけるニッケル粒子の分布を2次イオン質量分析法(SIMS)プロファイルを通じて図19に示した。図19において、y軸の強度(intensity)を参照すれば、本発明の実験例の絶縁層および半導体層におけるニッケル粒子の濃度が、比較例の絶縁層および半導体層におけるニッケル粒子の濃度よりも著しく低いことが分かる。これは、本発明の実験例において、ニッケル粒子が形成されない非晶質シリコン膜部分がゲッタリングサイト(gattering site)として作用したためである。
【0103】
以上、本発明の好ましい実施形態について説明したが、本発明がこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明および添付した図面の範囲内で多様に変形して実施することが可能であり、これも本発明の範囲に属することは当然である。
【符号の説明】
【0104】
10:基板
12:バッファ層
20:多結晶シリコン領域または半導体層
20a:第1領域
20b:第2領域
22:結晶化触媒粒子
24、24a:絶縁層
26:補助絶縁層
32、320、32:ゲート電極
35、350、352:ソース電極
36:360、362:ドレイン電極
【特許請求の範囲】
【請求項1】
非晶質シリコン膜を形成する段階;
前記非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階;
前記非晶質シリコン膜で前記結晶化触媒粒子を選択的に除去する段階;および
前記非晶質シリコン膜を熱処理によって結晶化する段階;
を含む結晶化方法。
【請求項2】
前記結晶化する段階において結晶化された結晶化領域は、
前記結晶化触媒粒子の下部に位置してSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域;および
前記第1領域の両側に位置して金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域;
を含む請求項1に記載の結晶化方法。
【請求項3】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含む請求項1に記載の結晶化方法。
【請求項4】
前記結晶化触媒粒子を選択的に除去する段階は、
前記結晶化触媒粒子を覆うように絶縁層を形成する段階;および
前記絶縁層をパターニングする段階;
を含む請求項1に記載の結晶化方法。
【請求項5】
前記非晶質シリコン膜を形成する段階と前記結晶化触媒粒子を位置させる段階の間に、前記非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含む請求項4に記載の結晶化方法。
【請求項6】
前記絶縁層をパターニングする段階において、前記絶縁層と同じパターンで前記補助絶縁層を共にパターニングする請求項5に記載の結晶化方法。
【請求項7】
前記非晶質シリコン膜を結晶化する段階の後に、前記絶縁層と同じパターンで前記補助絶縁層をパターニングする請求項5に記載の結晶化方法。
【請求項8】
前記結晶化触媒粒子はニッケル(Ni)を含み、
前記結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が1011〜1015個/cm2の量で蒸着される請求項1に記載の結晶化方法。
【請求項9】
前記非晶質シリコン膜を結晶化する段階における熱処理温度が200℃〜900℃である請求項1に記載の結晶化方法。
【請求項10】
チャネル領域、ソースおよびドレイン領域が定義される半導体層;ゲート絶縁層を間において前記チャネル領域に対応して形成されるゲート電極;および前記ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極を含む薄膜トランジスタの製造方法であって、
前記半導体層を形成する段階は、
非晶質シリコン膜を形成する段階;
前記非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階;
前記非晶質シリコン膜で前記結晶化触媒粒子を選択的に除去する段階;および
前記非晶質シリコン膜を熱処理によって結晶化する段階;
を含む薄膜トランジスタの製造方法。
【請求項11】
前記結晶化する段階において結晶化された結晶化領域は、
前記結晶化触媒粒子の下部に位置してSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域;および
前記第1領域の両側に位置して金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域;
を含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項12】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項13】
前記結晶化触媒粒子を選択的に除去する段階は、
前記結晶化触媒粒子を覆うように絶縁層を形成する段階;および
前記絶縁層をパターニングする段階;
を含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項14】
前記非晶質シリコン膜を形成する段階と前記結晶化触媒粒子を位置させる段階の間に、前記非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含む請求項13に記載の薄膜トランジスタの製造方法。
【請求項15】
前記絶縁層をパターニングする段階において、前記絶縁層と同じパターンで前記補助絶縁層を共にパターニングする請求項14に記載の薄膜トランジスタの製造方法。
【請求項16】
前記非晶質シリコン膜を結晶化する段階の後に、前記チャネル領域に対応するように前記補助絶縁層をパターニングする請求項14に記載の薄膜トランジスタの製造方法。
【請求項17】
前記絶縁層と前記補助絶縁層が互いに異なるエッチング選択比を有する請求項16に記載の薄膜トランジスタの製造方法。
【請求項18】
前記非晶質シリコン膜を結晶化する段階の後に、前記絶縁層、または前記絶縁層および前記補助絶縁層を除去する請求項14に記載の薄膜トランジスタの製造方法。
【請求項19】
前記結晶化触媒粒子を選択的に位置させる段階では、前記結晶化触媒粒子を前記チャネル領域に対応する位置に位置させ、
前記チャネル領域が前記第1領域を含み、前記ソースおよびドレイン領域が前記第2領域を含む請求項11に記載の薄膜トランジスタの製造方法。
【請求項20】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第2領域のみを含むように前記未結晶化領域をすべて除去する請求項19に記載の薄膜トランジスタの製造方法。
【請求項21】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が前記第2領域と共に前記未結晶化領域の一部を備えるように前記未結晶化領域の一部のみを除去する請求項19に記載の薄膜トランジスタの製造方法。
【請求項22】
前記結晶化触媒粒子を選択的に位置させる段階では、前記結晶化触媒粒子を前記ソースおよびドレイン領域の一部またはすべてに対応する位置に位置させ、
前記チャネル領域が前記第2領域を含み、前記ソースおよびドレイン領域が第1領域を含む請求項11に記載の薄膜トランジスタの製造方法。
【請求項23】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第1領域のみを含むように前記未結晶化領域と共に前記第1領域の外側に位置する第2領域を共に除去する請求項22に記載の薄膜トランジスタの製造方法。
【請求項24】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第1領域と共に前記第2領域を備えるように前記未結晶化領域を除去する請求項22に記載の薄膜トランジスタの製造方法。
【請求項25】
前記半導体層を形成する段階の前に、前記ゲート電極を形成する段階および前記ゲート電極上に前記ゲート絶縁層を形成する段階を含み、
前記半導体層を形成する段階の後に、前記ソースおよびドレイン電極を形成する段階を含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項26】
前記半導体層を形成する段階の後に、
前記ソースおよびドレイン電極を形成する段階;
前記絶縁層および前記ソースおよびドレイン電極上に前記ゲート絶縁層を形成する段階;および
前記ゲート絶縁層上に前記ゲート電極を形成する段階;
を含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項27】
前記絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能する請求項10、25、および26のうちのいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項28】
前記結晶化触媒粒子はニッケル(Ni)を含み、
前記結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が1011〜1015個/cm2の量で蒸着される請求項10に記載の薄膜トランジスタの製造方法。
【請求項29】
前記非晶質シリコン膜を結晶化する段階における熱処理温度が200℃〜900℃である請求項10に記載の薄膜トランジスタの製造方法。
【請求項30】
チャネル領域、ソースおよびドレイン領域が定義される半導体層;
ゲート絶縁層を間において前記チャネル領域に対応して形成されるゲート電極;および
前記ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極を含み、
前記チャネル領域がSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域を含み、前記ソースおよびドレイン領域が金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域を含む薄膜トランジスタ。
【請求項31】
前記ソースおよびドレイン領域が第2領域のみを含む請求項30に記載の薄膜トランジスタ。
【請求項32】
前記ソースおよびドレイン領域が前記第2領域と共に非晶質シリコンで構成された未結晶化領域を含む請求項30に記載の薄膜トランジスタ。
【請求項33】
前記チャネル領域に対応して形成された絶縁層をさらに含む請求項30に記載の薄膜トランジスタ。
【請求項34】
前記絶縁層と前記半導体層の間に補助絶縁層をさらに含む請求項33に記載の薄膜トランジスタ。
【請求項35】
前記ゲート電極上に前記ゲート絶縁層が位置し、
前記ゲート絶縁層上に前記半導体層が位置し、
前記半導体層上に前記絶縁層が位置し、
前記半導体層上に前記ソースおよびドレイン電極が位置する請求項33に記載の薄膜トランジスタ。
【請求項36】
前記半導体層上に前記絶縁層が位置し、
前記半導体層上に前記ソースおよびドレイン電極が位置し、
前記ソースおよびドレイン電極上にゲート絶縁層が位置し、
前記ゲート絶縁層上に前記ゲート電極が位置する請求項33に記載の薄膜トランジスタ。
【請求項37】
前記絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能する請求項33〜36のうちのいずれか一項に記載の薄膜トランジスタ。
【請求項38】
前記絶縁層と前記半導体層の界面において、結晶化触媒粒子の含有量が前記絶縁層または前記半導体層内部における前記結晶化触媒粒子の含有量よりも高い請求項33に記載の薄膜トランジスタ。
【請求項39】
前記絶縁層と前記補助絶縁層の界面において、結晶化触媒粒子の含有量が前記絶縁層または前記補助絶縁層内部における前記結晶化触媒粒子の含有量よりも高い請求項34に記載の薄膜トランジスタ。
【請求項1】
非晶質シリコン膜を形成する段階;
前記非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階;
前記非晶質シリコン膜で前記結晶化触媒粒子を選択的に除去する段階;および
前記非晶質シリコン膜を熱処理によって結晶化する段階;
を含む結晶化方法。
【請求項2】
前記結晶化する段階において結晶化された結晶化領域は、
前記結晶化触媒粒子の下部に位置してSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域;および
前記第1領域の両側に位置して金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域;
を含む請求項1に記載の結晶化方法。
【請求項3】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含む請求項1に記載の結晶化方法。
【請求項4】
前記結晶化触媒粒子を選択的に除去する段階は、
前記結晶化触媒粒子を覆うように絶縁層を形成する段階;および
前記絶縁層をパターニングする段階;
を含む請求項1に記載の結晶化方法。
【請求項5】
前記非晶質シリコン膜を形成する段階と前記結晶化触媒粒子を位置させる段階の間に、前記非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含む請求項4に記載の結晶化方法。
【請求項6】
前記絶縁層をパターニングする段階において、前記絶縁層と同じパターンで前記補助絶縁層を共にパターニングする請求項5に記載の結晶化方法。
【請求項7】
前記非晶質シリコン膜を結晶化する段階の後に、前記絶縁層と同じパターンで前記補助絶縁層をパターニングする請求項5に記載の結晶化方法。
【請求項8】
前記結晶化触媒粒子はニッケル(Ni)を含み、
前記結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が1011〜1015個/cm2の量で蒸着される請求項1に記載の結晶化方法。
【請求項9】
前記非晶質シリコン膜を結晶化する段階における熱処理温度が200℃〜900℃である請求項1に記載の結晶化方法。
【請求項10】
チャネル領域、ソースおよびドレイン領域が定義される半導体層;ゲート絶縁層を間において前記チャネル領域に対応して形成されるゲート電極;および前記ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極を含む薄膜トランジスタの製造方法であって、
前記半導体層を形成する段階は、
非晶質シリコン膜を形成する段階;
前記非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階;
前記非晶質シリコン膜で前記結晶化触媒粒子を選択的に除去する段階;および
前記非晶質シリコン膜を熱処理によって結晶化する段階;
を含む薄膜トランジスタの製造方法。
【請求項11】
前記結晶化する段階において結晶化された結晶化領域は、
前記結晶化触媒粒子の下部に位置してSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域;および
前記第1領域の両側に位置して金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域;
を含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項12】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項13】
前記結晶化触媒粒子を選択的に除去する段階は、
前記結晶化触媒粒子を覆うように絶縁層を形成する段階;および
前記絶縁層をパターニングする段階;
を含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項14】
前記非晶質シリコン膜を形成する段階と前記結晶化触媒粒子を位置させる段階の間に、前記非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含む請求項13に記載の薄膜トランジスタの製造方法。
【請求項15】
前記絶縁層をパターニングする段階において、前記絶縁層と同じパターンで前記補助絶縁層を共にパターニングする請求項14に記載の薄膜トランジスタの製造方法。
【請求項16】
前記非晶質シリコン膜を結晶化する段階の後に、前記チャネル領域に対応するように前記補助絶縁層をパターニングする請求項14に記載の薄膜トランジスタの製造方法。
【請求項17】
前記絶縁層と前記補助絶縁層が互いに異なるエッチング選択比を有する請求項16に記載の薄膜トランジスタの製造方法。
【請求項18】
前記非晶質シリコン膜を結晶化する段階の後に、前記絶縁層、または前記絶縁層および前記補助絶縁層を除去する請求項14に記載の薄膜トランジスタの製造方法。
【請求項19】
前記結晶化触媒粒子を選択的に位置させる段階では、前記結晶化触媒粒子を前記チャネル領域に対応する位置に位置させ、
前記チャネル領域が前記第1領域を含み、前記ソースおよびドレイン領域が前記第2領域を含む請求項11に記載の薄膜トランジスタの製造方法。
【請求項20】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第2領域のみを含むように前記未結晶化領域をすべて除去する請求項19に記載の薄膜トランジスタの製造方法。
【請求項21】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が前記第2領域と共に前記未結晶化領域の一部を備えるように前記未結晶化領域の一部のみを除去する請求項19に記載の薄膜トランジスタの製造方法。
【請求項22】
前記結晶化触媒粒子を選択的に位置させる段階では、前記結晶化触媒粒子を前記ソースおよびドレイン領域の一部またはすべてに対応する位置に位置させ、
前記チャネル領域が前記第2領域を含み、前記ソースおよびドレイン領域が第1領域を含む請求項11に記載の薄膜トランジスタの製造方法。
【請求項23】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第1領域のみを含むように前記未結晶化領域と共に前記第1領域の外側に位置する第2領域を共に除去する請求項22に記載の薄膜トランジスタの製造方法。
【請求項24】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第1領域と共に前記第2領域を備えるように前記未結晶化領域を除去する請求項22に記載の薄膜トランジスタの製造方法。
【請求項25】
前記半導体層を形成する段階の前に、前記ゲート電極を形成する段階および前記ゲート電極上に前記ゲート絶縁層を形成する段階を含み、
前記半導体層を形成する段階の後に、前記ソースおよびドレイン電極を形成する段階を含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項26】
前記半導体層を形成する段階の後に、
前記ソースおよびドレイン電極を形成する段階;
前記絶縁層および前記ソースおよびドレイン電極上に前記ゲート絶縁層を形成する段階;および
前記ゲート絶縁層上に前記ゲート電極を形成する段階;
を含む請求項10に記載の薄膜トランジスタの製造方法。
【請求項27】
前記絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能する請求項10、25、および26のうちのいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項28】
前記結晶化触媒粒子はニッケル(Ni)を含み、
前記結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が1011〜1015個/cm2の量で蒸着される請求項10に記載の薄膜トランジスタの製造方法。
【請求項29】
前記非晶質シリコン膜を結晶化する段階における熱処理温度が200℃〜900℃である請求項10に記載の薄膜トランジスタの製造方法。
【請求項30】
チャネル領域、ソースおよびドレイン領域が定義される半導体層;
ゲート絶縁層を間において前記チャネル領域に対応して形成されるゲート電極;および
前記ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極を含み、
前記チャネル領域がSGS(super grain silicon)または金属誘導結晶化(metal induced crystallizaion、MIC)によって結晶化される第1領域を含み、前記ソースおよびドレイン領域が金属誘導側面結晶化(metal induced lateral crystallization、MILC)によって結晶化される第2領域を含む薄膜トランジスタ。
【請求項31】
前記ソースおよびドレイン領域が第2領域のみを含む請求項30に記載の薄膜トランジスタ。
【請求項32】
前記ソースおよびドレイン領域が前記第2領域と共に非晶質シリコンで構成された未結晶化領域を含む請求項30に記載の薄膜トランジスタ。
【請求項33】
前記チャネル領域に対応して形成された絶縁層をさらに含む請求項30に記載の薄膜トランジスタ。
【請求項34】
前記絶縁層と前記半導体層の間に補助絶縁層をさらに含む請求項33に記載の薄膜トランジスタ。
【請求項35】
前記ゲート電極上に前記ゲート絶縁層が位置し、
前記ゲート絶縁層上に前記半導体層が位置し、
前記半導体層上に前記絶縁層が位置し、
前記半導体層上に前記ソースおよびドレイン電極が位置する請求項33に記載の薄膜トランジスタ。
【請求項36】
前記半導体層上に前記絶縁層が位置し、
前記半導体層上に前記ソースおよびドレイン電極が位置し、
前記ソースおよびドレイン電極上にゲート絶縁層が位置し、
前記ゲート絶縁層上に前記ゲート電極が位置する請求項33に記載の薄膜トランジスタ。
【請求項37】
前記絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能する請求項33〜36のうちのいずれか一項に記載の薄膜トランジスタ。
【請求項38】
前記絶縁層と前記半導体層の界面において、結晶化触媒粒子の含有量が前記絶縁層または前記半導体層内部における前記結晶化触媒粒子の含有量よりも高い請求項33に記載の薄膜トランジスタ。
【請求項39】
前記絶縁層と前記補助絶縁層の界面において、結晶化触媒粒子の含有量が前記絶縁層または前記補助絶縁層内部における前記結晶化触媒粒子の含有量よりも高い請求項34に記載の薄膜トランジスタ。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【図11】
【図12A】
【図12B】
【図12C】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【図11】
【図12A】
【図12B】
【図12C】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2011−222936(P2011−222936A)
【公開日】平成23年11月4日(2011.11.4)
【国際特許分類】
【出願番号】特願2010−181905(P2010−181905)
【出願日】平成22年8月16日(2010.8.16)
【出願人】(308040351)三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Samsung Mobile Display Co., Ltd.
【住所又は居所原語表記】San #24 Nongseo−Dong,Giheung−Gu,Yongin−City,Gyeonggi−Do 446−711 Republic of KOREA
【Fターム(参考)】
【公開日】平成23年11月4日(2011.11.4)
【国際特許分類】
【出願日】平成22年8月16日(2010.8.16)
【出願人】(308040351)三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Samsung Mobile Display Co., Ltd.
【住所又は居所原語表記】San #24 Nongseo−Dong,Giheung−Gu,Yongin−City,Gyeonggi−Do 446−711 Republic of KOREA
【Fターム(参考)】
[ Back to top ]