高速信号伝送配線実装構造

【課題】特に送信側と受信側からなる信号伝送系に関して、送信側半導体装置と受信側半導体装置とを接続する伝送用配線を往復する反射波に起因する信号の時間的揺らぎを抑え、ジッタを低減するための高速信号伝送配線実装構造を提供する。
【解決手段】送信基板１００のインピーダンス不整合個所である半導体装置１５ａの出力回路と出力配線１６ａとの接続点と、受信基板２００のインピーダンス不整合個所である接続点２６との間の距離を、信号伝送時間が信号切替周期の半分の時間の整数倍となるように定める。これにより、送信基板１００及び受信基板２００のそれぞれのインピーダンス不整合個所で反射する信号によるジッタの影響を抑えることができ、その結果高速で信号切替周期の短い信号伝送に耐えうる高速信号伝送配線実装構造を提供できる効果がある。

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は送信側と受信側にそれぞれ信号処理用の半導体素子をもつ信号伝送配線実装構造に係り、特に、送信側及び受信側のそれぞれにインピーダンス不整合個所をもつ高速信号伝送配線実装構造に関する。
【０００２】
【従来の技術】高速信号伝送配線構造で、信号反射を抑え、送信側回路と受信側回路との整合を取るには、通常は送信側信号伝送回路と、受信側信号伝送回路と、伝送用配線の特性インピーダンスを等しくする方法が取られている。信号伝送配線構造に関しては、例えば特開平５−２７６９７号公報に記載のように、広帯域駆動回路を備えた受像管に対する信号伝送回路で、駆動回路基板上の電圧増幅トランジスタの出力インピーダンスと、伝送線のインピーダンスと、受像管基板上の受端インピーダンスとが等しくなる伝送配線構造が報告されている。
【０００３】
【発明が解決しようとする課題】コンピュータ等の電子装置は動作の高速化が求められており、高速で大規模な処理を可能とする信号処理回路、及び処理された信号を高速に伝送するインターフェース及び信号伝送配線構造が必要となっている。特に、高速信号伝送で反射波があると、本来の伝送信号に反射波が重畳し波形の乱れが生じ、ジッタとよばれる信号の時間的な揺らぎが増加する。このジッタは電子装置の誤動作の原因となるため極力小さくする必要がある。そのため、反射波の影響を小さくする信号伝送配線実装構造を設計する必要がある。
【０００４】信号伝送系で、送信した信号を受信側基板に伝送する際には、伝送用配線の長さに比例して伝播する信号に遅延が生じる。伝送系の特性インピーダンスがすべて等しく、整合が取れている回路では波形の乱れを生じることなく信号を伝送することができる。特開平５−２７６９７号公報では、前記理想的な信号伝送系を構成することで、信号反射波を抑えることができることを示している。しかし、例えばＣＭＯＳトランジスタを用いた高速信号伝送系では、ＣＭＯＳトランジスタの出力インピーダンスを、基板配線やケーブル等の伝送系を構成する他の要素の特性インピーダンスと一致させることは難しい。そのため、ＣＭＯＳトランジスタの出力段でインピーダンス不整合となり、信号反射波を完全に抑えることはできない。また、受信側の半導体装置の入力回路は容量性の負荷となり、受信した信号は全反射する。半導体装置の入力回路近傍に終端抵抗を取り付けても、この容量性の負荷があるため完全には信号反射を防止することはできない。
【０００５】本発明の目的は、送信側及び受信側の信号配線基板のそれぞれにインピーダンス不整合個所をもち、両方の信号配線基板が伝送線で接続される高速信号伝送配線実装構造に関し、インピーダンス不整合個所の存在による反射波、特に送信側及び受信側の信号配線基板を接続する伝送線を往復する反射波の影響を小さくするため、送信側及び受信側の信号配線基板を接続する伝送線の構造及び長さを定義し、ジッタを低減できる高速信号伝送配線実装構造を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するために、出力回路を有する第１の半導体装置を搭載し、前記出力回路と接続する出力配線及び前記出力配線に接続する送端手段を設けた第１の基板からなる送信基板と、入力回路を有する第２の半導体装置を搭載し、前記入力回路と接続する入力配線及び前記入力配線に接続する終端手段を設けた第２の基板からなる受信基板と、前記出力配線と前記入力配線を接続したケーブルとからなり、前記出力回路の出力インピーダンスは前記出力配線、前記ケーブル及び前記入力配線の特性インピーダンスと異なる高速信号伝送配線実装構造において、前記送端手段は反射波に対して整合であり、かつ前記出力回路と前記出力配線の接続点と、前記入力配線と前記終端手段の接続点との間を伝播する信号の往復伝送時間は、前記信号の切替周期の整数倍としたものである。
【０００７】また、上記目的を達成するために、前記送端抵抗は反射波に対して不整合であり、かつ前記送端手段と前記出力配線の接続点と、前記入力配線と前記終端手段の接続点との間を伝播する信号の往復伝送時間が、前記信号の切替周期の整数倍としたものである。
【０００８】また、前記送信基板の反射波に対するインピーダンス不整合の最大の点と、前記受信基板の進行波に対するインピーダンス不整合の最大の点との間を伝播する信号の往復伝送時間は、前記信号の切替周期の整数倍としたものである。
【０００９】また、前記出力回路及び送端手段及び配線の接続点のうち、反射波に対するインピーダンス不整合の最大の点と、前記配線と終端抵抗の接続点との間を伝播する信号の往復伝送時間が、前記信号の切替周期の整数倍としたものである。
【００１０】
【発明の実施の形態】以下、本発明の高速信号伝送配線実装構造の一実施例を図１から図３を用いて説明する。まず、本実施例の回路及び構造を、それぞれ図１の回路図及び図２の構造斜視図を用いて説明する。
【００１１】第１の基板１１ａに出力回路２１を設けた第１の半導体装置１５ａを搭載し、第１の基板１１ａ上に配置した出力配線１６ａを介して送端回路２４に接続する。さらに、出力配線１６ａに接続して、送信基板１００を構成する。出力配線１６ａにケーブル３００を介して、受信基板２００を構成している、第２の基板１１ｂ上に配置した受信配線１６ｂに接続する。さらに、受信配線１６ｂに終端手段２５を接続し、受信配線１６ｂを介して第２の半導体装置１５ｂに設けた入力回路２３に接続する。
【００１２】図１に示すように、出力回路２１から送端手段２４及び終端手段２５は、抵抗１８を用いて構成する。送端回路２４は、出力配線１６ａに直列に抵抗１８を配置すると共に、ケーブル３００側の出力配線１６ａとの接続点から基準電位に抵抗１８を配置する。一方、終端手段２５は入力配線１６ｂと基準電位との間を抵抗１８によって接続する構成としている。
【００１３】図２の実装斜視図に示すように、実装しやすいように、第１及び第２の半導体装置１５ａ、１５ｂを半導体パッケージ１４ａ、１４ｂに搭載した。また、送信基板１００とケーブル３００と受信基板２００とを、コネクタ１７を用いて接続しているが、不可欠な構成ではない。
【００１４】次に、本実施例の動作を説明する。出力回路２１より送信されたディジタル信号は、出力配線１６ａ、送端手段２４、出力配線１６ａ、コネクタ１７、ケーブル３００、入力配線１６ｂ、終端手段２５、入力配線１６ｂを通って入力回路２３に伝送される。この間、各部分のインピーダンスの異なる部分で信号の一部が反射されるが、接続点前後の部分のインピーダンスの違いが大きいほど反射波の振幅は大きくなる。特に終端手段２５と入力配線１６ｂとの接続点２６で両者が並列接続となりインピーダンスが大きく低下するため、大きな反射波が送信基板１００に戻ることになる。
【００１５】反射波は逆の経路を戻り出力回路２１に至る。この間、送端手段は反射波に対して整合しており、ここではさらなる反射は発生しない。出力回路２１に至った反射波は、出力回路２１の出力インピーダンスが出力配線１６ａと異なっている。このため、さらにこれらの接続点で反射される。この往復反射波は、同じ時刻に送信されたディジタル信号と重畳して入力回路２３に至り、電圧変動を生じて好ましくないジッタを発生させる。
【００１６】本実施例の高速信号伝送配線実装構造に切替周期、即ち、信号が１から０、あるいは０から１に切替る時の０あるいは１の最小の時間が１ｎｓのディジタル信号を入力したとき、ケーブル３００の長さを１００ｃｍから１１４ｃｍの範囲で変化させてジッタ量を解析した結果の一例を図３に示す。
【００１７】長さ１３ｃｍの周期でジッタが周期的に変化することがわかった。往復長さの周期２６ｃｍは、本実施例で信号が時間１ｎｓの間に伝播する距離に相当する。ジッタが極小となるケーブル１３の長さ１０６ｃｍの場合で、出力回路２１と受信側配線分岐２６との往復経路の信号伝送遅延時間を算出すると、１Ｇｂｉｔ／ｓディジタル信号の切替周期１ｎｓの整数倍の時間となる。すなわち、出力回路２１と受信側配線分岐２６との間の距離を、信号伝送時間が信号切替周期の半分の時間、５００ｐｓの整数倍となるように定めることにより、ジッタを極小にすることができることがわかった。
【００１８】本実施例では送信基板及び受信基板はそれぞれ１つであり、また、出力回路、入力回路も半導体装置に１つある場合を示したが、これに限定されるものではなく、複数の信号配線基板をもち、伝送用配線及びケーブルで接続され、高速な信号を伝送する配線実装構造に適用可能であることは言うまでもない。
【００１９】次に、本発明の他の一実施例を図４の回路図を用いて説明する。この回路図では、図１の回路図と比較すると、送端手段２４の構成のみ異なっているため、重複する説明は省略する。
【００２０】本実施例の送端手段２４では、抵抗の配置を変えて出力回路２１から入力回路２３へ送信する信号波との整合をとっており、反射波に対しては不整合となっている点が異なる。出力回路２１から送信された信号の一部は、先の実施例と同じく終端手段２５と入力配線１６ｂとの接続点２６で反射され、送端手段２４に向かって伝送される。送端手段２４は反射波に対して不整合のため、伝送された反射波は送端手段２４でさらに反射されて入力回路２３に向かって伝送される。この往復反射波は同じ時刻に伝送されるディジタル信号に重畳して入力回路２３に至り、電圧変動を生じて好ましくないジッタを発生させる。
【００２１】本実施例では、ケーブル３００側の出力配線１６ａと送端手段２４との接続点と、受信側配線分岐２６が主な反射点となる。すなわち、送信側配線分岐４１と受信側配線分岐２６との間の距離を、信号伝送時間が信号切替周期の半分の時間の整数倍となるように定めることにより、ジッタを極小にすることができる。本実施例では、送信基板及び受信基板はそれぞれ１つである。また、出力回路、入力回路も半導体装置に１つの場合を示したが、これに限定されるものではなく、複数の信号配線基板をもち、伝送用配線及びケーブルで接続され、高速な信号を伝送する配線実装構造に適用可能であることは言うまでもない。
【００２２】先の２つの実施例で共通であるのは、送信基板１００の反射波に対するインピーダンスの不整合の最大の点と、受信基板２００の進行波に対するインピーダンス不整合の最大となる点との間の距離を、両者の間を伝播する信号の往復伝送時間が信号の切替周期の整数倍とすることによってジッタを低減できると言うことである。
【００２３】次に、本発明の他の一実施例の回路図を図５に示す。図１で説明した実施例と構成及び効果はほとんど同じであるので、図１と同一の部分の説明は省略する。出力回路２１、入力回路２３のそれぞれが実装された半導体装置１５ａ、１５ｂ及び伝送用配線１６、送端手段２４、終端手段２５が同一の実装基板７１に実装されてケーブルが無くなっており、この点を除けば図１の回路図と等しい配置である。本実施例では、出力回路２１と配線１６との接続点が主な反射点となる。すなわち、この接続点と、終端手段２５と配線１６との接続点２６との間の長さを、信号伝送時間が信号切替周期の半分の時間の整数倍となるように定めることにより、ジッタを極小にすることができる。本発明は図７に示す配線実装構造に限定されるものではなく、一般に信号伝送系の送信側及び受信側に反射の原因となるインピーダンス不整合個所をもつ高速信号伝送配線実装構造に適用可能である。
【００２４】次に、先に述べた実施例の共通する別の応用実施例を図６及び図７を用いて説明する。
【００２５】図６の実施例では終端手段２５を基板１１ではなく、第２の半導体装置に設けた構成となっており、他の構造及び効果は先の実施例と同一であるので省略する。本実施例によれば終端手段２５を第２の半導体装置に設けているので、小型の実装が可能となる効果がある。
【００２６】また、図７の実施例では図１の実施例と比較して、送端手段２４と終端手段２５の間にコンデンサ６１ａ、６１ｂを設けている点が異なっている。本実施例によれば図１の実施例の効果に加えて、送信基板１００と受信基板２００とは交流でのみ接続されるため、送信基板１００と受信基板２００の直流電圧を異なる値で使用できる効果がある。
【００２７】
【発明の効果】前述の構成とすることにより、送信側及び受信側の信号配線基板のそれぞれにインピーダンス不整合個所をもち、両方の信号配線基板が伝送線で接続される高速信号伝送配線実装構造に関し、インピーダンス不整合個所の存在による反射波、特に送信側及び受信側の信号配線基板を接続する伝送線を往復する反射波の影響を小さくするため、送信側及び受信側の信号配線基板を接続する伝送線の構造及び長さを定義し、ジッタを低減できる高速信号伝送配線実装構造を実現した。
【図面の簡単な説明】
【図１】本発明の一実施例の回路図である。
【図２】本発明の一実施例の斜視図である。
【図３】本発明の一実施例のケーブル長さとジッタとの関係を表した図である。
【図４】本発明の他の一実施例の回路図である。
【図５】本発明の他の一実施例の回路図である。
【図６】本発明の他の一実施例の回路図である。
【図７】本発明の他の一実施例の回路図である。
【符号の説明】
１１…基板、１１ａ…第１の基板、１１ｂ…第２の基板、１４…半導体パッケージ、１５ａ…第１の半導体装置、１５ｂ…第２の半導体装置、１６…配線、１６ａ…出力配線、１６ｂ…入力配線、１７…コネクタ、１８…チップ抵抗、１９…スルーホール、２１…出力回路、２３…入力回路、２４…送端手段、２５…終端手段、２６…入力配線分岐、４１…出力配線分岐、６１…コンデンサ、７１…実装基板、１００…送信基板、２００…受信基板、３００…ケーブル。

【特許請求の範囲】
【請求項１】出力回路を有する第１の半導体装置を搭載し、前記出力回路と接続する出力配線及び前記出力配線に接続する送端手段を設けた第１の基板からなる送信基板と、入力回路を有する第２の半導体装置を搭載し、前記入力回路と接続する入力配線及び前記入力配線に接続する終端手段を設けた第２の基板からなる受信基板と、前記出力配線と前記入力配線を接続したケーブルとからなり、前記出力回路の出力インピーダンスは前記出力配線、前記ケーブル及び前記入力配線の特性インピーダンスと異なる高速信号伝送配線実装構造において、前記送端手段は反射波に対して整合であり、かつ前記出力回路と前記出力配線の接続点と、前記入力配線と前記終端手段の接続点との間を伝播する信号の往復伝送時間は、前記信号の切替周期の整数倍であることを特徴とする高速信号伝送配線実装構造。
【請求項２】出力回路を有する第１の半導体装置を搭載し、前記出力回路と接続する出力配線及び前記出力配線に接続する送端手段を設けた第１の基板からなる送信基板と、入力回路を有する第２の半導体装置を搭載し、前記入力回路と接続する入力配線及び前記入力配線に接続する終端手段を設けた第２の基板からなる受信基板と、前記出力配線と前記入力配線を接続したケーブルとからなる高速信号伝送配線実装構造において、前記送端抵抗は反射波に対して不整合であり、かつ前記送端手段と前記出力配線の接続点と、前記入力配線と前記終端手段の接続点との間を伝播する信号の往復伝送時間が、前記信号の切替周期の整数倍であることを特徴とする高速信号伝送配線実装構造。
【請求項３】出力回路を有する第１の半導体装置を搭載し、前記出力回路と接続する出力配線及び前記出力配線に接続する送端手段を設けた第１の基板からなる送信基板と、入力回路を有する第２の半導体装置を搭載し、前記入力回路と接続する入力配線及び前記入力配線に接続する終端手段を設けた第２の基板からなる受信基板と、前記出力配線と前記入力配線を接続したケーブルとからなる高速信号伝送配線実装構造において、前記送信基板の反射波に対するインピーダンス不整合の最大の点と、前記受信基板の進行波に対するインピーダンス不整合の最大の点との間を伝播する信号の往復伝送時間は、前記信号の切替周期の整数倍であることを特徴とする高速信号伝送配線実装構造。
【請求項４】出力回路を有する第１の半導体装置と、入力回路を有する第２の半導体装置とを搭載し、前記出力回路と前記入力回路とを接続する配線を設け、前記出力回路近傍に前記配線に接続する送端手段を設け、前記入力回路近傍に前記配線に接続する終端手段を設けた基板とからなる高速信号伝送配線実装構造において、前記出力回路及び送端手段及び配線の接続点のうち、反射波に対するインピーダンス不整合の最大の点と、前記配線と終端抵抗の接続点との間を伝播する信号の往復伝送時間が、前記信号の切替周期の整数倍であることを特徴とする高速信号伝送配線実装構造。

【図１】