ＥＭ保護が施された半導体ダイを形成する方法
【課題】電磁（ＥＭ）妨害あるいはＥＭＩに対してある程度の保護を具備した半導体装置において、低コストで、半導体ウエハからＥＭ保護の施されたダイを形成する方法を提供する。
【解決手段】半導体ダイ１２，１３，１４は、傾斜したサイドウォール３５，３６，３７を有するように形成される。この傾斜サイドウォール上、および、半導体ダイの底部表面上に導体４０が形成される。導電材料である導体４０は、ダイ１２−１４に対しＥＭＩから保護する。
【解決手段】半導体ダイ１２，１３，１４は、傾斜したサイドウォール３５，３６，３７を有するように形成される。この傾斜サイドウォール上、および、半導体ダイの底部表面上に導体４０が形成される。導電材料である導体４０は、ダイ１２−１４に対しＥＭＩから保護する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にエレクトロニクスに関し、より詳しくは、半導体を形成する方法に関する。
【背景技術】
【０００２】
過去において、半導体産業は、電磁（ＥＭ：Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ）妨害あるいはＥＭＩ（ＥＭ Ｉｎｔｅｒｆｅｒｅｎｃｅ）からある程度の保護を具備した半導体装置を形成するために、様々な方法および構造を利用した。典型的には、半導体ダイは、半導体装置を形成するためのパッケージ中に封止され、高周波信号に対する妨害感受性を低減した半導体装置を形成した。そのパッケージは、典型的には、その半導体ダイに対し電磁（ＥＭ）シールドを提供するために、パッケージ材料中の金属を含み、あるいは金属をそのパッケージ材料に接合させていた。パッケージ材料中の金属は、シールドされたパッケージを形成した。一般に、シールドされたパッケージは、ほぼ完成したステージで製造され、その半導体ダイは、そのシールドされたパッケージ中に組み立てられた。そのシールドされたパッケージの生産は、パッケージング・コストを増加させ、その結果完成した半導体装置のコストを増加させた。
【０００３】
従って、ＥＭ保護の施された組み立てパッケージ装置のコストを削減し、よりＥＭ保護の施された半導体ダイを形成し、そのＥＭ保護の施された半導体ダイに対し低コストを有する、半導体ウエハからダイを形成する方法が望まれる。
【図面の簡単な説明】
【０００４】
【図１】本発明に従って、ＥＭ保護の施された複数の半導体ダイの部分拡大断面図を示す。
【図２】本発明に従って、図１の複数の半導体ダイを含む半導体ウエハの実施例の縮小平面図を示す。
【図３】本発明に従って、図１の半導体ダイを形成するプロセス例におけるステージで、図１における半導体ウエハの実施例の部分拡大断面図を示す。
【図４】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図５】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図６】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図７】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図８】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図９】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図１０】本発明に従って、図１のダイを形成するプロセス例における別の後続ステージを示す。
【図１１】本発明に従って、半導体ダイを形成する別の方法の実施例である拡大断面図を示す。
【図１２】本発明に従って、半導体ダイを形成する別の方法の実施例である拡大断面図を示す。
【図１３】本発明に従って、半導体ダイを形成する別の方法の実施例である拡大断面図を示す。
【図１４】本発明に従って、図１および図１１の半導体ダイを使用する組み立て方法の実施例におけるステージを示す。
【図１５】本発明に従って、半導体ダイの一実施例の部分拡大平面図を示す。
【図１６】本発明に従って、図１５の半導体ダイの拡大断面図を示す。
【図１７】本発明に従って、図１５および図１６の半導体ダイを形成するプロセスの一実施例におけるステージ例を示す。
【図１８】本発明に従って、図１５および図１６の半導体ダイを形成するプロセスの一実施例におけるステージ例を示す。
【図１９】本発明に従って、図１５および図１６の半導体ダイを形成するプロセスの一実施例におけるステージ例を示す。
【０００５】
図示を簡略化および明確化するために、図面中の要素は、必ずしも実際の縮尺どおりではなく、また、異なる図面中の同じ参照番号は、同じ要素を示す。加えて、周知のステップおよび要素の記述やその詳細は、記述の簡略化のために省略される。図面の明確化のために、装置の構造におけるドープ領域は、ほぼ直線状のエッジおよび明らかな角度を持ったコーナーで描かれている。しかしながら、ドーパントの拡散および活性化により、当業者は、ドープされた領域があまり直線状でなく、またコーナーが明らかな角度を持たなくなっていることを理解するであろう。
【０００６】
「およそ」とか「実質的に」という語は、要素の値が記述された値や位置に非常に接近していると予想されるパラメータを有していることを意味すると当御者は理解するであろう。しかしながら、当技術において周知であるように、その値や位置が記述された正確さを妨げるぐらいの小さな変動は常にある。少なくとも１０パーセント（１０％）以内（半導体のドープ濃度に対しては２０パーセント（２０％）以内）の変動が記述されたとおりの正確な理想的なゴールからの合理的な変動であることは、当業者において確立されている。
【発明を実施するための形態】
【０００７】
さらに後述にみられるように、本記述は、半導体ダイのサイドウォール上のＥＭシールドとして導体を形成する段階を含む半導体ダイを形成する方法を含む。
【０００８】
ＥＭに対し保護された半導体ダイを形成する方法の一実施例は、半導体基板を有し、かつその半導体基板上に形成され、シンギュレーション・ライン（ｓｉｎｇｕｌａｔｉｏｎ ｌｉｎｅ：個片化ライン）が形成されることになる半導体基板の一部によって互いに分離された複数の半導体ダイを有する半導体ウエハを提供する段階、そのシンギュレーション・ラインの開口を半導体基板の第１表面から半導体基板の一部を通してエッチングし、それによって複数の半導体ダイ間にスペースを作成する段階であって、そのシンギュレーション・ラインは、複数の半導体ダイの１つの半導体ダイ上に傾斜したサイドウォールを形成し、半導体ダイの上部表面は、半導体ダイの底部表面より大きな幅を有する、段階、および、半導体ダイの傾斜サイドウォール上に導体を形成する段階、を含む。
【０００９】
本方法は、上記傾斜サイドウォール上に導体を形成する段階は、半導体ダイを第１共通キャリヤに取り付ける段階、第１コモン・キャリヤが半導体ダイを支持するために半導体ダイを反転する段階、および、傾斜サイドウォールおよび半導体ダイの底部表面上に導体を形成する段階、をさらに含んでもよい。
【００１０】
本方法は、上記半導体ダイの底部表面が第２コモン・キャリヤに隣接している第２コモン・キャリヤに半導体ダイを取り付ける段階、半導体ダイを反転する前に第１コモン・キャリヤを半導体ダイの上部側に当て、その結果、第１コモン・キャリヤが半導体ダイにサポートを提供する、段階、をさらに含んでもよい。
【００１１】
さらに後述にみられるように、半導体ダイを形成する方法の別の実施例は、半導体基板を有し、その半導体基板上に形成され、かつシンギュレーション・ラインが形成されることになる半導体基板の一部によって互いに分離された複数の半導体ダイを有する半導体ウエハを提供する段階、複数の半導体ダイの内の第１半導体ダイを複数の半導体ダイの他の半導体ダイから分離する段階であって、その分離する段階は、少なくとも第１半導体ダイ上にサイドウォールを形成し、前記サイドウォールの少なくとも１つは、傾斜サイドウォールであり、その結果第１半導体ダイの上部表面は、第１半導体ダイの底部表面より大きな幅を有する、段階、および、第１半導体ダイの傾斜サイドウォール上に導体を形成する段階と、を含んでもよい。
【００１２】
本方法は、上記傾斜サイドウォール上に導体を形成する段階は、第１半導体ダイの底部表面から傾斜サイドウォール上へ導体を形成する段階をさらに含んでもよい。
【００１３】
加えて、本方法は、一連の等方性エッチングを使用することを含み、各等方性エッチングは、半導体基板内へのシンギュレーション・ラインの開口に及ぶ一方、またシンギュレーション・ラインの開口の幅を連続的に増加させる。
【００１４】
さらに、半導体ダイの実施例は、上部表面、底部表面、および、上部表面から底部表面へ延びる外面サイドウォールを有する半導体ダイであって、外面サイドウォールの少なくとも１つは、上部表面の幅が底部表面の幅より大きくなるような、傾斜したサイドウォールである、半導体ダイ、および、半導体ダイの傾斜サイドウォール上の導体、を含んでもよい。
【００１５】
ＥＭに保護された半導体ダイの実施例は、また半導体ダイの底部表面上に導体を含んでもよい。
【００１６】
図１は、複数の半導体ダイ１２，１３，１４の実施例の部分拡大断面図を示し、それらは反転あるいはひっくり返された位置で示され、基板１８の上部表面１１上にダイ１２−１４が下方を向いて形成される。さらに後述にみられるように、ダイ１２，１３，１４は、それぞれのダイ１２，１３，１４の底部、およびサイドウォール３５−３７上に形成される導体４０を含む。好適な実施例では、導体４０は、Ａｕを含む金属、またはＴｉ／ＮｉＶ／ＡｕあるいはＴｉ／Ｎｉ／ＡｕあるいはＴｉＷ／Ａｕのような多層金属あるいは他の周知な多層金属である。
【００１７】
図２は、ダイ１２−１４を含む複数の半導体ダイが形成された半導体ウエハ例１０の縮小平面図を示す。ダイ１２−１４は、ウエハ１０のスペースか部分によってウエハ１０上で互いに別個の間隔をもって配置され、シンギュレーション・ライン１５，１６のようなシンギュレーション領域あるいはシンギュレーション・ラインが形成される。当技術において周知であるように、ウエハ１０上の複数の半導体ダイはすべて、一般に、シンギュレーション領域あるいはライン１５，１６のようなシンギュレーション・ラインが形成された領域によって全ての側辺で互いに分離される。
【００１８】
図３は、半導体ダイ１２−１４を形成する方法の実施例中のステージを示す。さらに後述にみられるように、ダイ１２−１４をシンギュレーティングするために用いられるシンギュレーション方法は、ダイ１２−１４のために角度をもったサイドウォールを形成し、ダイ１３のようなあるダイの横幅は、上部表面１１のようなそのダイの上部表面で基板１８の底部表面１７のようなそのダイの底部表面より大きい。
【００１９】
図３に示される図は、図２の切断線３−３に沿って取られたウエハ１０の拡大断面図である。図面および記述の明確化のために、この切断線３−３は、ダイ１３およびダイ１２，１４のみの断面図を示す。ダイ１２−１４は、ダイオード、縦型トランジスタ、横型トランジスタあるいは様々なタイプの半導体装置を含む集積回路を含む任意のタイプの半導体ダイである。ダイ１２−１４は、一般に半導体ダイの能動的（アクティブ）および受動的（パッシブ）な部分を形成するために、基板１８内に形成されたドープ領域を有する半導体基板１８を含む。図３に示される部分断面図は、各々のダイ１２−１４の各々のコンタクト・パッド２４に沿って取られる。コンタクト・パッド２４は、一般に半導体ダイとその半導体ダイの外部の要素との間の電気的な接触を提供するために、半導体ダイ上に形成される金属である。例えば、コンタクト・パッド２４は、パッド２４に次々と取り付けられるボンディング・ワイヤを受け取るために形成され、あるいはパッド２４に次々と取り付けられるはんだボールあるいは他のタイプの相互接続構造を受け取るために形成される。基板１８は、バルク基板１９の表面上に形成されるエピタキシャル層２０を有するバルク基板１９を含む。エピタキシャル層２０の一部は、ドープ領域２１を形成するためにドープされ、その領域は、半導体ダイ１２，１３あるいは１４のアクティブおよびパッシブな部分を形成するために使用される。層２０および／または領域２１は、いくつかの実施例で省略されてもよく、あるいはダイ１２−１４の他の領域にあってもよい。典型的には、誘電体２３は、パッド２４を個々の半導体ダイの他の部分から分離し、かつ各パッド２４を隣接した半導体ダイから分離するために、基板１８の上部表面１１上に形成される。誘電体２３は、通常基板１８の表面上に形成される二酸化シリコンの薄い層であるが、他の実施例では他の誘電体であってもよい。コンタクト・パッド２４は、一般にパッド２４の一部が基板１８と電気的に接触し、その他の部分が誘電体２３の一部上に形成された金属である。ダイ１２−１４がトランジスタあるいは他の回路の内部のあらゆるアクティブまたはパッシブ領域を含めて形成された後、かつ金属接触およびあらゆる関連する中間層誘電体（図示せず）が形成された後、誘電体２６は、複数の半導体ダイのすべてに亘って形成される。誘電体２６は、典型的にはウエハ１０のための、および各個別の半導体ダイ１２−１４のためのパッシベーション層として機能する。誘電体２６は、通常、全面的な誘電体堆積によってウエハ１０の全表面上に形成される。誘電体２６の厚さは、誘電体２３の厚さより一般に厚い。
【００２０】
ダイ１２−１４をシンギュレーティング（個片化）する方法の一実施例では、シンギュレーション・マスクは、誘電体２６の部分のような下位層をエッチングせずに、基板１８を通す開口の形成を促進させるために形成される。好適な実施例では、シンギュレーション・マスクは、アルミニウム窒化物（ＡｌＮ）で形成される。この好適な実施例では、ＡｌＮ層９１は、少なくとも誘電体２６上に形成される。層９１は、一般にウエハ１０をすべてカバーするために加えられる。
【００２１】
図４は、ウエハ１０からダイ１２−１４をシンギュレーティングする方法の実施例の図３の後続ステージにおけるウエハ１０の部分断面図を示す。
【００２２】
ダイ１２−１４をシンギュレーティングする方法の実施例では、シンギュレーション・マスクは、誘電体２６の部分のような下位層をエッチングせずに、基板１８を通る開口の形成を促進させるために形成される。好適な実施例では、シンギュレーション・マスクは、アルミニウム窒化物（ＡｌＮ）で形成される。この好適な実施例では、ＡｌＮ層９１は、少なくとも誘電体２６上に形成される。この好適な実施例では、ＡｌＮ層９１は、少なくとも誘電体２６上に形成される。層９１は、一般にウエハ１０をすべてカバーするために加えられる。ＡｌＮ層９１が形成された後、マスク３２は、基板１８の表面に施され、各パッド２４を覆い、またウエハ１０の一部を覆う誘電体２６の一部を暴露する開口を形成するためにパターン化され、シンギュレーション・ライン１５，１６のようなシンギュレーション・ラインが形成される。
【００２３】
マスク３２を形成するために、写真マスク材料がウエハ１０に加えられ、次に、マスク材料の露出部分の合成物を化学的に変化させるために紫外光のような光を暴露して、シンギュレーション・ラインを形成し、またパッド２４を形成すべき位置上に開口を有するマスク３２を形成する。その後、現像溶液がマスク材料の暴露されていない部分を除去するために使用され、それによってそれぞれのシンギュレーション・ライン１５，１６を形成すべき位置上に開口２８，２９を具備するマスク３２を取り除く。水酸化アンモニウムをベースとする現像溶液の使用により、現像溶液は、マスク材料の暴露されていない部分の下に横たわるＡｌＮ層９１の部分を除去することが分かった。層９１の除去された部分は、破線９２によって示され、また、その層９１の残りの部分は、ＡｌＮ９３として認識される。さらに後述にみられるように、ＡｌＮ９３は、シンギュレーション・マスクとして機能する。
【００２４】
続いて、誘電体２６，２３は、マスク３２およびＡｌＮ９３中の開口を通してエッチングされ、下に横たわるパッド２４および基板１８の表面を露出させる。シンギュレーション・ライン１５，１６のようなシンギュレーション・ラインが形成されるべき領域中のＡｌＮ９３および誘電体２６，２３を通して形成された開口は、シンギュレーション開口２８，２９として機能する。パッド２４の上に横たわる誘電体２６によって形成される開口は、接触開口として機能する。
【００２５】
エッチング工程は、好ましくは、金属をエッチングするより速く誘電体を選択的にエッチングする異方性プロセスで実行される。そのエッチング工程は、一般に金属をエッチングするより少なくとも１０倍速く誘電体をエッチングする。基板１８に好適に使用される材料は、シリコンであり、また、誘電体２６に好適に使用される材料は、二酸化シリコンまたは窒化ケイ素である。誘電体２６の材料は、さらにポリイミドのようなパッド２４の材料をエッチングせずにエッチングすることができる他の誘電材料であってもよい。パッド２４の金属は、エッチ・ストップとして機能し、パッド２４の露出した部分をエッチングするのを防ぐ。好適な実施例では、フッ素ベースの異方性反応イオン・エッチング工程が使用される。マスク３２は、このエッチング動作中ＡｌＮ９３を保護する。
【００２６】
誘電体２６，２３を通る開口を形成した後、マスク３２は、破線によって示されるように、通常削除される。いくつかの実施例では、マスク３２は、マスク３２の代わりに、あるいはそのマスクと共に使用されてもよい。基板１８は、一般に基板１８の底部表面１７から材料を取り除き、かつ破線８６によって示されるように基板１８の厚さを削減するために薄くされる。一般に、基板１８は、約２５から２００ミクロン（２５−２００ ｍｉｃｒｏｎｓ）未満、好ましくは約５０から２００ミクロン（５０−２００ ｍｉｃｒｏｎｓ）の間の厚さに薄くされる。このような薄化プロセスは、当業者には周知である。その後、ウエハ１０は、通常、輸送テープあるいはキャリヤ・テープ３０のような共通キャリヤ基体か共通キャリヤにあてがわれ、シンギュレーション方法における次のステップのために積極的にウエハ１０をサポートする。
【００２７】
図５は、ウエハ１０から半導体ダイ１２−１４をシンギュレーティングする別の方法の実施例における後続ステージでのウエハ１０を示す。ＡｌＮ９３は、シンギュレーション開口２８，２９を通して基板１８をエッチングするためのマスクとして使用される。基板１８の表面の露出に続いて、基板１８および全ての露出パッド２４は、等方性エッチング工程でエッチングされ、それは誘電体または金属よりはるかに速い速度で選択的にシリコンをエッチングし、一般に少なくとも５０倍、好ましくは少なくとも１００倍速い。典型的には、フッ素の化学的性質を備えた下流エッチング剤がこのエッチングのために使用される。例えば、ウエハ１０は、十分な等方性エッチングを使用するアルカテル社の深堀り反応性イオン・エッチング・システムでエッチングされる。このエッチング工程は、開口の幅を横方向へ拡張する深さに開口２８，２９を基板１８中へ拡張する一方、その深さを開口１００を形成するためにさらに基板１８へ拡張するために実行される。このプロセスがダイ１２−１４のために角度のあるサイドウォールを形成するために使用されるので、多数の等方性エッチングが、開口の深さが基板１８へ伸びるとともに、開口２８，２９の幅を連続的に増加させるために使用されるであろう。開口１００の幅が誘電体２３，２６中の開口２８，２９の幅より大きくなると、等方性エッチングは終了する。
【００２８】
その後、炭素ベースのポリマー１０１が開口１００内に露出された基板１８の部分に加えられる。
【００２９】
図６は、図５の記載について説明したステージに続く後続のステージを示す。異方性エッチングは、開口１００のサイドウォール上のポリマー１０１の一部を残す一方で、開口１００の底部にあるポリマー１０１の部分を削除するために使用される。
【００３０】
図７は、図６の記載について説明したステージに続く後続のステージを示す。基板１８の開口１００内に露出した表面、および全ての露出したパッド２４は、図５に関して説明したものに類似する等方性エッチング工程でエッチングされる。この等方性エッチングは、シンギュレーション開口２８，２９の幅を再び横方向に拡張する一方で、基板１８中の開口１０４を生成するためにさらに深さを拡大する。その深さが増加するにつれ開口の幅をより広くすることにより、開口１０４の幅が開口１００の幅より大きくなった後、この等方性エッチングは通常終了する。開口１００のサイドウォールに残されたポリマー１０１の部分は、開口１０４のエッチングが開口１００の幅に影響を与えるのを防ぐために、開口１００のサイドウォールを保護する。
【００３１】
その後、ポリマー１０１に類似する炭素ベースのポリマー１０５が開口１０４内に露出した基板１８の部分に加えられる。ポリマー１０５の形成中、その工程は、通常開口１００のサイドウォール上にポリマー１０１を再び形成する。
【００３２】
図８は、図７の記載について説明したステージに続く後続のステージを示す。異方性エッチングは、開口１０４のサイドウォール上のポリマー１０５の部分を残す一方で、開口１０４の底部にあるポリマー１０５の部分を削除するために使用される。このプロセスの段階は、図６の記載に関して説明したステップに類似する。
【００３３】
図９は、シンギュレーション・ライン１５，１６の開口が完全に基板１８を通って伸びるように形成されるまで、そのシーケンスが繰り返されることを示す。開口（開口１０８，１１２のような）を形成するための異方性エッチング、すなわち開口のサイドウォール上のポリマー（ポリマー１０９のような）を形成すること、および、開口の底部からポリマーを取り除く一方、サイドウォール上のポリマーの一部（ポリマー１０９のような）を残すことのシーケンスが、開口２８，２９を基板１８を通って拡張して基板１８を通るシンギュレーション・ライン１５，１６を完全に形成するまで、繰り返される。
【００３４】
開口１１２を形成するためのエッチングのような最後の等方性エッチングの後は、後続の工程中に基板１８を保護することがほぼ必要とされないので、ポリマーは通常堆積されない。ポリマー１０１，１０５，１０９は、それぞれの開口１００，１０４，１０８のサイドウォール上に示されているが、すべての工程の完了の後、当業者は、対応する開口のサイドウォールからこれらのポリマーを実質的に取り除くために、開口１１２を形成するためのエッチングのような最後の等方性エッチングのステップが使用されてもよいことを認識するであろう。このように、これらのポリマーは、説明の明確化のためにのみ示されている。
【００３５】
図９から分かるように、ダイ１３のサイドウォール３６およびそれぞれのダイ１２，１４のサイドウォール３５，３７が上部表面１１から底部まで内側へ傾斜し、その結果各ダイの底部でのダイ幅がそのダイの上部のダイ幅より小さくなる。このように、基板１８の上部のダイ幅の外側エッジは、基板１８の底部のダイの外側エッジを距離１１６だけ行き過ぎ、ダイ１３の上部表面は、底部表面１７を距離１１６だけ突き出る。一実施例では、距離１１６はダイ１２，１４，１６の厚さのおよそ５から１０パーセント（５−１０％）であると考えられる。一実施例では、距離１１６は、およそ１から２０（１−２０）ミクロンであり、このように基板１８の底部でのダイ１２の底部の幅は、表面１１でのダイ１２の上部の幅未満であるおよそ２から４０（２−４０）ミクロンである。別の実施例では、サイドウォールと基板１８の上部表面に対し直角のラインのような垂直ラインとの間で、およそ１５から４０度（１５°−４０°）の角度を形成すると考えられる。したがって、各エッチングが開口２９の幅を拡張する量が角度３４を形成するために十分であろう。一般に、シンギュレーション・ライン１５，１６の上部は、約５から２０（５−２０）ミクロンで、シンギュレーション・ラインの底部より狭い。当業者は、複数の異方性エッチング工程が各ダイ１２−１４の荒いサイドウォールを形成するために使用され、その結果そのサイドウォールは、サイドウォールに沿ってぎざぎざのあるエッジを有することを認識するであろう。しかしながら、そのぎざぎざのあるエッジの範囲は、説明を明確化するために図５−図９では強調されている。これらのサイドウォールは、続いて滑らかなサイドウォールとして示され、かつみなされる。
【００３６】
ＡｌＮ９３は、図５−図９の記載に関して説明されたステップの間に実行されるエッチングによって、誘電体２６が影響を受けるのを保護する。ＡｌＮ９３は、約５０から３００（５０−３００）オングストロームの厚さを有し、それでも誘電体２６を保護する。好ましくは、ＡｌＮ９３は、約２００（２００）オングストロームの厚さである。ＡｌＮ９３が誘電体であるので、シンギュレーションが完了した後に、ダイ１２−１４に残されてもよい。他の実施例では、ＡｌＮ９３は、例えば現像液の使用によって基板１８を通るエッチング後に削除されてもよく、しかしながら、これは追加の処理ステップを要求する。層９１の露出した部分を削除するためのフォトマスク現像液を使用することにより、処理ステップを省き、製造コストを削減することができる。マスクとしてＡｌＮ９３を使用することにより、エッチング工程によって影響を受けることから誘電体２６を保護する。
【００３７】
他の実施例では、シンギュレーション・マスクは、ＡｌＮの代わりに他の材料から形成される。シンギュレーション・マスクのための他の材料は、基板１８のシリコンをエッチングするために使用されるプロセスによってはほとんどエッチングされない材料である。基板１８をエッチングするために使用されるエッチング工程は、金属より速くシリコンをエッチングするエッチングであるので、金属化合物はシンギュレーション・マスクを形成するための材料として使用されてもよい。このような金属化合物の例には、ＡｌＮ、チタン窒化物、酸化チタン、チタン・オキシナイトライド（ｔｉｔａｎｉｕｍ ｏｘｙｎｉｔｒｉｄｅ）、および他の金属化合物を含む。ＡｌＮ以外の金属化合物を使用する例では、金属化合物の層が層９１に同様に加えられてもよい。その後、マスク３２は、金属化合物中に開口を形成するために金属化合物層をパターン化するために使用される。その後、マスク３２は、削除され、また、金属化合物の残りの部分は、基板１８のエッチング中に、誘電体２６のような下層を保護することができるであろう。これらの金属化合物は、シンギュレーション後のダイに残されてもよく、あるいは完全なシンギュレーションに先立って、例えばテープ３０からダイを分離するに先立って、除去されてもよい。
【００３８】
また、金属−シリコン化合物中の金属は、エッチングが金属−シリコン材料へ進むのを防ぐので、シンギュレーション・マスクを形成するために金属−シリコン化合物を使用してもよい。金属−シリコン化合物のいくつかの例は、チタン・シリサイドやアルミニウム・シリサイドのような金属化合物を含む。金属−シリコン化合物の実施例については、金属−シリコン化合物の層は、金属化合物の例に類似して形成されかつパターン化される。しかしながら、金属−シリコン化合物は一般に導体であるので、典型的には、ダイから取り除かれる、すなわちテープ３０からダイの完全なシンギュレーションに先立って、金属−シリコン化合物を除去する。
【００３９】
また、ポリマーがシンギュレーション・マスクに使用されてもよい。適切なポリマーの１つの例は、ポリイミドである。他の周知なポリマーも使用されてもよい。ポリマーは、金属化合物と同様にパターン化され、次に、削除されるか、あるいはダイに残される。
【００４０】
当業者は、ダイ１２−１４をシンギュレーティングする別の方法の実施例では、シンギュレーション・マスク層が省略されてもよいことを認識するであろう。このような場合では、等方性および異方性エッチング工程は、シリコンを誘電体または金属より速くエッチングするエッチング剤を使用し、誘電体２６は、ダイ１２−１４の各々の下層部分に対する保護を提供する。２００９年２月１２日に公開された発明者がＧｏｒｄｏｎ Ｍ． Ｇｒｉｖｎａである米国特許公開番号２００９／００４２３６６を参照のこと。
【００４１】
図１０は、ウエハ１０からダイ１２−１４をシンギュレーティングする方法の実施例における後続ステージで、図９のウエハ１０の部分断面図を示す。シンギュレーション・ライン１５，１６が基板１８を通して形成された後、ダイ１２−１４は、導体４０が形成されるのを可能にするために反転される。ダイ１２−１４を反転する１つの方法は、輸送テープあるいはキャリヤ・テープ３８のような第２の共通キャリヤ基体か共通キャリヤをテープ３０の反対にあるダイ１２−１４側へあてがうことである。ダイ、ダイの底部上のテープ３０、およびダイの上部上のテープ３８からなる構造は、ダイ１２−１４の上部表面１１が下方に面するように、反転される。その後、キャリヤ・テープ３０は、テープ３０がダイ１２−１４に取り付けられた破線によって示される場所から除去される。テープ３０が除去された後、テープ３８は、ダイを反転するステップの間、ダイ１２−１４のサポートを促進する。好適な実施例では、テープ３０は、紫外線（ＵＶ）リリース・タイプのテープであり、ＵＶ光をテープ３０に照射すると、テープ３０はダイ１２−１４をリリースする。他の実施例では、テープ３０は、ＵＶ光リリース・メカニズムの代わりに他のリリース・メカニズムを有していてもよい。
【００４２】
図１に戻って、テープ３０が除去された後、導体４０は、ダイ１２−１４の底部表面、およびそれぞれのダイ１２−１４のサイドウォール３５−３７上に形成される。ダイ１２−１４がテープ３８に取り付けられているので、一般に低温プロセスが導体４０を形成するために使用される。例えば、金属は、化学的気相堆積法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）あるいは低温スパッタリングまたは蒸着方法を使用して加えられる。導体４０のために使用される材料は、一般に摂氏約３００度（３００°Ｃ）未満の低温を適用することができる材料であり、ドーピング・プロフィールに影響することを防ぐかあるいは半導体ダイの濃度をチャージするために使用される。好ましくは、導体４０は、摂氏ほぼ７５から１３０度（７５−１３０°Ｃ）未満である温度が加えられる。例えば、Ａｕ，ＣＵあるいはＡｌＣＵ，またはＴｉ／ＮｉＶ／Ａｕ，Ｔｉ／Ｎｉ／Ａｕ，ＴｉＷ／Ａｕのような多重層金属構造、または他の周知な多重層金属構造のような金属が使用される。好適な実施例では、Ｔｉ／Ｎｉ／Ａｕの３層金属構造が摂氏約１２５から１５０度（１２５°−１５０°Ｃ）を超えない温度で低温プラズマ気相堆積（ＰＶＤ：Ｐｌａｓｍａ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）プロセスを使用して適用される。シンギュレーション・ライン１５，１６は、ダイ１２−１４に対して角度のあるサイドウォールを形成するので、シンギュレーション・ライン１５，１６は、ライン１５−１６の底部でより広い開口を有する。図１０に示された反転状態で、より広い開口は上部にあり、導体４０の材料がシンギュレーション・ラインによって形成された開口に入り込むことを促進する。傾斜サイドウォールのために、ダイ１２−１４の角度のある、あるいは傾斜サイドウォールは、導体材料がシンギュレーション・ライン１５，１６の開口へ移動するとともに、その導体材料に露出される。このように、導体４０の材料は、サイドウォール３５−３７およびダイ１２−１４の底部に付着することができる。一般に、シンギュレーション・ライン１５−１６の上部は、シンギュレーション・ラインの底部より約５から２０（５−２０）ミクロン狭い。角度３４は、サイドウォール３６のようなサイドウォール上に導体４０を形成するためにサイドウォールに十分な露出を提供するために形成される。このように、角度３４は、導体を形成するために使用される機器のタイプに依存する。上述されているように、１５から４０度（１５°−４０°）の角度で通常十分であると考えられる。好適な実施例では、角度３４は、約３０度（３０°）である。
【００４３】
いくつかの実施例では、ポリマー１０１，１０５は、導体４０をドープ領域２１およびエピタキシャル層２０から電気的に絶縁し、ポリマー１０５，１０８は、基板１８のサイドウォールを導体４０から電気的に分離する。他の実施例では、全てのあるいはいくつかのポリマーは、導体４０を形成する前に削除され、導体４０をドープ領域２１およびエピタキシャル層２０から絶縁するために他の方法が使用されてもよい。例えば、領域２１および層２０は、誘電体２３を形成するに先立って、開口２８，２９に隣接する領域から削除され、あるいは、開口２８，２９が形成されている所に近い領域２１および層２０を通って、分離トレンチが形成され、その結果そのトレンチによって、導体４０に接する領域２１の部分および層２０が領域２１および層２０の他の部分から分離される。他の実施例では、領域２１および層２０は省略されてもよく、また、その絶縁は必要とされない。
【００４４】
所望されるならば、導体４０は、ダイ１３のようなダイの上部の接続に電気的に結合される。例えば、導体４０は、サイドウォールの少なくとも１つに沿って伸び、ダイ１３の上部表面上で、パッド２４のようなコンタクト・パッドに結合される。例えば、導体４０は、サイドウォール３５に沿って基板１８の表面上に、そしてダイ１３の上部表面を横切って、典型的には誘電体２６の下を通り、コンタクト・パッド２４へ延びる。コンタクト・パッドは、接地基準としての共通基準電圧または他の電位に、あるいは信号接続に接続されるように意図される。それに代わり、導体４０は、ドレイン用の裏面接触を形成するためにダイ１３上に形成されるＭＯＳトランジスタのドレイン用コンタクト・パッドに取り付けられてもよい。
【００４５】
ダイをシンギュレーティングする先の方法では、シンギュレーション・ラインは、ほぼ垂直なサイドウォールを有していた。当業者は、そのようなほぼ垂直なサイドウォール上に導体を形成することは非常に困難であることを理解しているであろう。そこで、ダイ１２−１４用の角度のあるサイドウォールを形成する方法によって、サイドウォール上およびダイ１２−１４の底部に導体４０を形成することを容易にする。
【００４６】
導体４０が導電材料であるので、導体４０は、ダイ１２−１４に対しＥＭＩからの保護を提供する。シンギュレーション・プロセスの間に傾斜サイドウォールを形成することにより、ダイを互いに分離するためにダイの１つを他のダイから横方向にあるいは縦方向に移動させることなしに、ダイ１２−１４上に導体４０を形成することを容易にし、それによりアセンブリ・ステップを最小限にし、かつＥＭに対して保護された半導体ダイのコストを削減する。導体４０は、ダイ１２−１４を封止するカプセルに特別の導体を形成することなしにＥＭ保護を提供し、それによりパッケージング・コストを削減する。
【００４７】
ダイ１２−１４への外部接続を形成するために、および／または、ダイ１２−１４を半導体パッケージに組み立てるために、テープ３０に類似する別のキャリヤ・テープがダイ１２−１４の裏面に再び当てがわれる。その後、テープ３８は、通常、ＵＶ光をテープ３８に照射することによって削除される。その後、ダイ１２−１４は、標準的なピックアンドプレイス機器によってキャリヤ・テープから取り除かれる。
【００４８】
図１１は、図１−図１０の記載に関して説明された、半導体ダイ１２−１４をシンギュレーティングする段階、および角度のある傾斜サイドウォールを形成する段階の方法の別の代替実施例におけるステージを示す。図１１の説明は、図４で説明されたように、ウエハ１０およびダイ１２−１４から始まる。
【００４９】
その後、基板１８の上部表面から基板１８への第１距離１２０を有する開口２８，２９を形成するために異方性エッチングが使用される。異方性エッチングが使用されるので、サイドウォールのこの第１距離は、ほぼ直線状のサイドウォールを有する。続いて、図５−図１０の記載に関して説明されたシンギュレーション方法は、このシンギュレーションを完成するために使用される。第１距離の深さは、ダイの厚さに依存するが、典型的にはダイの厚さの少なくとも５０パーセント（５０％）になるであろう。その後、開口（開口１０８，１１２のような）を形成するための複数の異方性エッチングのシーケンス、すなわち開口のサイドウォール上にポリマーを形成する段階、および開口の底部からポリマーを取り除く一方、サイドウォール上のポリマーの一部（ポリマー１０９，１１３のような）を残す段階が、基板１８を通してシンギュレーション・ライン１５，１６を完全に形成するために開口２８，２９が基板１８に拡張されるまで、繰り返すことができる。
【００５０】
図１２−図１３は、半導体ダイ１２−１４をシンギュレーティングする段階、および角度のある傾斜サイドウォールを形成する段階による方法の別の代替実施例におけるステージを示す。この代替実施例の記述では、図１２は、開口１５，１６が基板１８中にある距離だけ形成されるが、基板１８を通して底部表面１７まで拡張されないことを示す。例えば、開口１００，１０５，１０８は、開口２８，２９を基板１８中へある距離形成するために形成される。その距離は、ウエハ１８の厚さを縮小して開口１５，１６を露出させる距離に通常選択される。例えば、その距離は、基板１８を通る距離のおよそ３分の２から３分の１である。基板１０の上部表面がキャリヤ９５に接するように、テープ・キャリヤ９５は、ウエハ１０の上部に取り付けられる。
【００５１】
図１３を参照して、ウエハ１０が反転され、開口１５，１６が横断するまで、基板１８およびウエハ１０の厚さが縮小され、それによって基板１８を通る開口１５，１６を形成する。基板１８の除去された部分は、破線によって示される。基板１８の厚さは、裏面研磨、化学的機械的研摩（ＣＭＰ）などの技術に関連する方法を含む様々な周知の方法によって縮小される。
【００５２】
図１４は、ピックアンドプレイス動作中の内部に傾斜したサイドウォールを備えるダイ１２−１６を示す。傾斜サイドウォールは、さらに、ピックアンドプレイス部分のアセンブル動作中、ダイ１２−１４に対する損傷を最小限にするのを支援する。図示されるように、ダイ１２−１４の傾斜サイドウォールによって、ピックアンドプレイスのプランジ４４は、ダイがダイ１２または１４のような他のダイへ衝突することなしに、ダイ１３のようなダイのうちの１つを上方へ移動させることを可能にする。これは、ピックアンドプレイス動作中にダイ１２−１４を削ったり他の損害を与えたりするのを低減する。
【００５３】
図１５は、半導体ダイ１３０の一実施例の一部の拡大平面図を示す。いくつかの実施例では、ダイ１３０はウエハ１０上に形成され、かつダイ１３に類似する。ダイ１３０は、ダイ１３０の上部側の導体１３３を含み、それはダイ１３０の底部表面への電気的な接続を形成する。導体１３３は、また、トランジスタ、あるいは抵抗器のようなパッシブな電気的要素などに電気的に接続されるように、基板１８の表面上に形成された電気的要素の一部に電気的に接続される。導体１３３は、また、経路導体１３４に接続され、導体１３３をダイ１３０の他の電気的要素へ経路付けることができる。導体１３４は、選択的（オプション）であるので、破線で示される。ダイ１３０は、また、ビア１３７も含んでいてもよく、それは、ダイ１３０の上部側からダイ１３０の裏面側へ電気的な接続を形成する。ビア１３７は、一般に導体を含み、導体材料による開口１３６を有する。ビア１３７の材料は、一般に金属である。また、開口１３６は、ビア１３７の外側エッジに沿う位置、あるいはビア１３７のコーナーに位置するように、ビア１３７の本体とは異なる関係に位置していてもよい。ビア１３７は、また、トランジスタ、あるいは抵抗器のようなパッシブな電気的要素などに電気的に接続されるように、ダイ１３０上あるいは基板１８の上部表面上に形成された電気的要素の一部に電気的に接続される。ビア１３７は、また、オプショナルな導体１３８のような経路導体に接続され、ビア１３７をダイ１３０の他の電気的要素へ経路付けることができる。いくつかの実施例では、導体１３３およびビア１３７のいずれかあるいは両方が省略されてもよい。
【００５４】
図１６は、ダイ１３０の拡大断面図を示す。ビア１３７の材料は、ダイ１３０の上部表面からダイ１３０の底部表面に電気的な接続を形成するために、導体４０のような開口１３６のサイドウォールに沿う導体に電気的に接続するために形成される。ビア１３７は、基板１８の上部表面に重なるが、一般に誘電体２６の上部のようなダイ１３０の上部表面上にはない。
【００５５】
図１７は、ダイ１３０が形成されるウエハ１０の拡大断面図を示す。ウエハ１０は、また、通常ダイ１４５のような他のダイを含み、それはシンギュレーション・ラインが形成されることになる領域によってダイ１３０で分離される。誘電体２３を形成した後に、導体材料が導体１３３およびダイ１３０の上部部分にある少なくともビア１３７の本体部分を形成するために加えられ、かつパターン化される。典型的には、金属が加えられ、その後導体１３３およびビア１３７を形成するためにパターン化される。導体１３３は、シンギュレーション・ライン１５のようなシンギュレーション・ラインが形成されることになっている領域に隣接するかあるいは伸びる１つのエッジを有するようにパターン化され、それにより、開口２８は、開口２８の少なくとも１つのサイドに沿った導体１３３で形成される。そのパターン化は、また、ビア１３７の材料を通る開口１３６を形成し、誘電体２３の下層部分を露出させる。導体１３３は、ライン１５が形成されることになっている領域内にある誘電体２３を露出させるためにパターン化される。いくつかの実施例では、異なる材料が露出されるように、誘電体２３がこの領域内に形成されていなくてもよい。典型的には、導体１３３およびビア１３７の材料が加えられ、次に、マスク（図示せず）が導体１３３およびビア１３７を形成するためにその材料をパターン化するために使用される。
【００５６】
続いて、誘電体２６は、開口１３６および開口２８のようなライン１５が形成されることになっている領域に重なる開口を有するパターンで形成される。誘電体２６中のパターンは、遠位端１３５を含む導体１３３の一部を露出し、遠位端１３５は、ライン１５が開口２８に隣接するように形成されることになっている場所に隣接する。誘電体２６のパターンは、また、開口１３６に隣接するビア１３７の材料の一部を露出する。典型的には、誘電体２６の材料が加えられ、その後、マスク３２は、誘電体２６のパターンを形成するためのマスクとして加えられ、かつ使用される。マスク３２は、誘電体２６のパターンの形成を促進させる開口を有するように形成される。マスク３２、導体１３３、およびビア１３７は、前述されるように誘電体２３をエッチングし、かつ誘電体２３を通る開口２８，１３６を拡張するためのマスクとして使用される。好適な実施例では、そのエッチングは、異方性のプロセスであり、前述されたように、金属あるいはシリコンをエッチングするより速く誘電体を選択的にエッチングする。そのエッチング工程は、前述されたように、一般に金属およびシリコンをエッチングするより少なくとも１０倍速く誘電体をエッチングする。そのエッチングは、開口２８，１３６内の基板１８の表面の一部を露出させる。
【００５７】
図１８は、ダイ１３０を形成する方法の一実施例の後続の状態におけるウエハ１０を示す。基板１８および導体１３３やビア１３７のあらゆる露出部分は、前述のように、誘電体または金属よりはるかに速い速度でシリコンを選択的にエッチングする等方性エッチング工程でエッチングされる。そのエッチング工程は、開口の幅を横方向に拡張する深さへ開口２８，１３６を基板１８へ拡張する一方、基板１８の開口１００を形成するための深さを拡張するために行われる。そのエッチングは、導体１３３のエッジ１３５および開口１３６に隣接するビア１３７のエッジの下に横たわる基板１８の一部を削除する。上述のように、このプロセスは、開口１００を形成する。
【００５８】
図１９は、ダイ１３０を形成する方法の一実施例の後続のステージのウエハ１０を示す。開口２８，１３６は、基板１８中へさらに拡張され、前述のように、好ましくは開口１０４，１０８，１１２を形成することにより、基板１８へ拡張される。開口１３６を延伸するために、開口１０４，１０８，１１２を形成することにより、開口１３６のサイドウォール１３９が形成される。
【００５９】
図１５，１６に戻って、導体４０が基板１８およびダイ１３０のサイドウォール３６上に形成され、前述のように、さらに開口１３６のサイドウォール１３９上にも形成される。開口２８を延伸するための開口１０４，１０８，１１２を形成することにより、導体１３３のサイドウォールが露出し、好ましくは開口２８内に導体１３３の下側部分を露出させる。導体１３３の一部が開口２８内に露出されるので、導体４０の形成によって、導体４０は少なくともサイドウォール、好ましくは導体１３３の下側に接触し、それによって導体４０，１３３間に電気的な接続を形成させる。このように、基板１８の底部表面と基板１８の上部表面上の要素との間に電気的な接続が形成される。また、開口１３６を延伸するための開口１０４，１０８，１１２を形成することにより、開口１３６に隣接するビア１３７の本体のサイドウォールを露出させ、好ましくは開口１００内のビア１３７の下側部分を露出させる。ビア１３７の一部が開口１００により露出されるので、導体４０を形成することにより、導体４０は、少なくともサイドウォール、好ましくはビア１３７の材料の下側に接触し、それによってビア１３７と導体４０との間に電気的な接続を形成させる。ビア１３７と基板１８の底部表面との間に電気的な接続を形成することにより、基板１８の上部表面上の要素と基板１８の底部上の要素との間に低抵抗の電気的な関係を形成する。このような関係は、基板１８の上部および底部間の電気的な関係を形成するために、基板１８のドープ領域を使用する接続よりはるかに低い抵抗を有し、また、その低い抵抗接続は、より低いキャパシタンスおよびインダクタンスをもたらすことができる。
【００６０】
加えて、当業者であれば、基板１８内の層２０の領域や基板１８内に埋め込まれた（破線によって示された）オプショナルなドープ領域１４１のような他のドープ領域あるいは基板１８内の埋込層への電気的な接続を形成するために、導体４０が使用されてもよいことを認識するであろう。
【００６１】
さらに、当業者であれば、ビア１３７、開口１３６およびサイドウォール１３９上の導体１３６は、基板１８の底部表面あるいはサイドウォール３６の上のいずれかに導体４０を形成せずに形成されることを認識するであろう。加えて、開口１３６が底部表面から基板１８を通して形成され、その結果導体１３７での開口１３６の終端が基板１８の底部での終端より広くなるであろう。
【００６２】
当業者であれば、半導体ダイを形成する方法の実施例は、ウエハ１０のような半導体ウエハを提供する段階であって、そのウエハは、基板１８のような半導体基板を有し、その半導体基板上に形成されかつその半導体基板の一部によって互いに分離されたダイ１２−１４のような複数の半導体ダイを有し、シンギュレーション・ライン、例えばシンギュレーション・ライン１３，１５が形成されることになっているその半導体基板は、第１表面および第２表面を有する、段階と、
【００６３】
複数の半導体ダイの内の、例えばダイ１３０である第１半導体ダイを通して開口１３６を形成する段階であって、その開口は、傾斜したサイドウォールを有し、その結果その開口の幅は、その開口の一方端でその開口の他方端での幅より広い、段階と、その開口の傾斜サイドウォール上に導体４０のような第１導体を形成する段階と、を含むことを理解するであろう。
【００６４】
これに代えて、その方法は、導体１３７をアンダーカットするように、導体１３７のような第２導体の第１部分の下から半導体基板の一部をアンダーカットする段階と、傾斜サイドウォール上に第１導体を形成し、導体１３７の突出（オーバーハング）部分のような第１導体の第２部分に接する段階と、を含んでもよい。
【００６５】
当業者であれば、本明細書が記述する半導体ダイの実施例は、第１表面および第２表面を有する半導体基板、基板１８のような半導体基板を通して延伸する例えば開口１３６のような開口であって、その開口は、サイドウォールを有し、サイドウォール１３９のような少なくとも１つのサイドウォールは、傾斜サイドウォールであり、その結果その開口の第１端の幅がその開口の反対端の幅より広い、開口、および、導体４０のような傾斜サイドウォール上の第１導体を含むことを理解するであろう。
【００６６】
上記のすべてを考慮して、新規な装置および方法が記述されていることは明白である。他の特徴とともに、複数の半導体ダイを含む半導体ウエハを完全に通すシンギュレーション開口が形成されている。典型的には、ドライ・エッチング工程は、シンギュレーション開口を形成するために使用される。このようなドライ・エッチング工程は、プラズマ・エッチングあるいは反応性イオン・エッチング（ＲＩＥ）と一般に呼ばれる。半導体ダイ上に傾斜サイドウォールを形成することにより、サイドウォール上に導体を形成することが促進される。サイドウォール上の導体は、ＥＭプロテクションを提供し、半導体ダイを使用する装置のコストを削減する。ダイ１３０の実施例のように、ダイの上部側から底部表面への電気的な接続は、さらにダイの上部側の要素から底部側への低い抵抗接続を提供する。シンギュレーション・ラインのすべては、一般に同時に形成され、その傾斜サイドウォールは、通常すべてのダイ上で同時に形成される。しかしながら、いくつかの実施例では、サイドウォールのうちのいくつかは、傾斜がなくてもよい。
【００６７】
本発明の主題が特定の好適な実施例で記述される一方で、多くの代替および変更は、半導体技術分野における当業者に明白である。例えば、層２０および／または２１は、基板１８から省略されてもよい。代わりに、シンギュレーション開口は、パッド２４上の接触開口の形成の前あるいは続いて、形成されてもよい。また、そのシンギュレーション開口は、ウエハ１０を薄化させる前に形成されてもよく、例えば、シンギュレーション開口は、基板１８を通して部分的に形成されてもよく、さらに、その薄化プロセスは、シンギュレーション開口の底部を露出させるために使用されてもよい。その代りに、導体が半導体ダイの底部ではなくサイドウォール上に形成されてもよい。
【符号の説明】
【００６８】
１０：ウエハ
１２，１３，１４，１３０：半導体ダイ
１５，１６：シンギュレーション・ライン
１７：底部表面
１８：基板
２３，２６：誘電体
２４：コンタクト・パッド
２８，２９，１００，１０４，１０８，１１２，１３６：開口
３０，３８：テープ
３２：マスク
４０，１３３：導体
３５，３６，３７，１３９：サイドウォール
１３７：ビア
【技術分野】
【０００１】
本発明は、一般にエレクトロニクスに関し、より詳しくは、半導体を形成する方法に関する。
【背景技術】
【０００２】
過去において、半導体産業は、電磁（ＥＭ：Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ）妨害あるいはＥＭＩ（ＥＭ Ｉｎｔｅｒｆｅｒｅｎｃｅ）からある程度の保護を具備した半導体装置を形成するために、様々な方法および構造を利用した。典型的には、半導体ダイは、半導体装置を形成するためのパッケージ中に封止され、高周波信号に対する妨害感受性を低減した半導体装置を形成した。そのパッケージは、典型的には、その半導体ダイに対し電磁（ＥＭ）シールドを提供するために、パッケージ材料中の金属を含み、あるいは金属をそのパッケージ材料に接合させていた。パッケージ材料中の金属は、シールドされたパッケージを形成した。一般に、シールドされたパッケージは、ほぼ完成したステージで製造され、その半導体ダイは、そのシールドされたパッケージ中に組み立てられた。そのシールドされたパッケージの生産は、パッケージング・コストを増加させ、その結果完成した半導体装置のコストを増加させた。
【０００３】
従って、ＥＭ保護の施された組み立てパッケージ装置のコストを削減し、よりＥＭ保護の施された半導体ダイを形成し、そのＥＭ保護の施された半導体ダイに対し低コストを有する、半導体ウエハからダイを形成する方法が望まれる。
【図面の簡単な説明】
【０００４】
【図１】本発明に従って、ＥＭ保護の施された複数の半導体ダイの部分拡大断面図を示す。
【図２】本発明に従って、図１の複数の半導体ダイを含む半導体ウエハの実施例の縮小平面図を示す。
【図３】本発明に従って、図１の半導体ダイを形成するプロセス例におけるステージで、図１における半導体ウエハの実施例の部分拡大断面図を示す。
【図４】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図５】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図６】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図７】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図８】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図９】本発明に従って、図１の半導体ダイを形成するプロセス例における後続のステージを示す。
【図１０】本発明に従って、図１のダイを形成するプロセス例における別の後続ステージを示す。
【図１１】本発明に従って、半導体ダイを形成する別の方法の実施例である拡大断面図を示す。
【図１２】本発明に従って、半導体ダイを形成する別の方法の実施例である拡大断面図を示す。
【図１３】本発明に従って、半導体ダイを形成する別の方法の実施例である拡大断面図を示す。
【図１４】本発明に従って、図１および図１１の半導体ダイを使用する組み立て方法の実施例におけるステージを示す。
【図１５】本発明に従って、半導体ダイの一実施例の部分拡大平面図を示す。
【図１６】本発明に従って、図１５の半導体ダイの拡大断面図を示す。
【図１７】本発明に従って、図１５および図１６の半導体ダイを形成するプロセスの一実施例におけるステージ例を示す。
【図１８】本発明に従って、図１５および図１６の半導体ダイを形成するプロセスの一実施例におけるステージ例を示す。
【図１９】本発明に従って、図１５および図１６の半導体ダイを形成するプロセスの一実施例におけるステージ例を示す。
【０００５】
図示を簡略化および明確化するために、図面中の要素は、必ずしも実際の縮尺どおりではなく、また、異なる図面中の同じ参照番号は、同じ要素を示す。加えて、周知のステップおよび要素の記述やその詳細は、記述の簡略化のために省略される。図面の明確化のために、装置の構造におけるドープ領域は、ほぼ直線状のエッジおよび明らかな角度を持ったコーナーで描かれている。しかしながら、ドーパントの拡散および活性化により、当業者は、ドープされた領域があまり直線状でなく、またコーナーが明らかな角度を持たなくなっていることを理解するであろう。
【０００６】
「およそ」とか「実質的に」という語は、要素の値が記述された値や位置に非常に接近していると予想されるパラメータを有していることを意味すると当御者は理解するであろう。しかしながら、当技術において周知であるように、その値や位置が記述された正確さを妨げるぐらいの小さな変動は常にある。少なくとも１０パーセント（１０％）以内（半導体のドープ濃度に対しては２０パーセント（２０％）以内）の変動が記述されたとおりの正確な理想的なゴールからの合理的な変動であることは、当業者において確立されている。
【発明を実施するための形態】
【０００７】
さらに後述にみられるように、本記述は、半導体ダイのサイドウォール上のＥＭシールドとして導体を形成する段階を含む半導体ダイを形成する方法を含む。
【０００８】
ＥＭに対し保護された半導体ダイを形成する方法の一実施例は、半導体基板を有し、かつその半導体基板上に形成され、シンギュレーション・ライン（ｓｉｎｇｕｌａｔｉｏｎ ｌｉｎｅ：個片化ライン）が形成されることになる半導体基板の一部によって互いに分離された複数の半導体ダイを有する半導体ウエハを提供する段階、そのシンギュレーション・ラインの開口を半導体基板の第１表面から半導体基板の一部を通してエッチングし、それによって複数の半導体ダイ間にスペースを作成する段階であって、そのシンギュレーション・ラインは、複数の半導体ダイの１つの半導体ダイ上に傾斜したサイドウォールを形成し、半導体ダイの上部表面は、半導体ダイの底部表面より大きな幅を有する、段階、および、半導体ダイの傾斜サイドウォール上に導体を形成する段階、を含む。
【０００９】
本方法は、上記傾斜サイドウォール上に導体を形成する段階は、半導体ダイを第１共通キャリヤに取り付ける段階、第１コモン・キャリヤが半導体ダイを支持するために半導体ダイを反転する段階、および、傾斜サイドウォールおよび半導体ダイの底部表面上に導体を形成する段階、をさらに含んでもよい。
【００１０】
本方法は、上記半導体ダイの底部表面が第２コモン・キャリヤに隣接している第２コモン・キャリヤに半導体ダイを取り付ける段階、半導体ダイを反転する前に第１コモン・キャリヤを半導体ダイの上部側に当て、その結果、第１コモン・キャリヤが半導体ダイにサポートを提供する、段階、をさらに含んでもよい。
【００１１】
さらに後述にみられるように、半導体ダイを形成する方法の別の実施例は、半導体基板を有し、その半導体基板上に形成され、かつシンギュレーション・ラインが形成されることになる半導体基板の一部によって互いに分離された複数の半導体ダイを有する半導体ウエハを提供する段階、複数の半導体ダイの内の第１半導体ダイを複数の半導体ダイの他の半導体ダイから分離する段階であって、その分離する段階は、少なくとも第１半導体ダイ上にサイドウォールを形成し、前記サイドウォールの少なくとも１つは、傾斜サイドウォールであり、その結果第１半導体ダイの上部表面は、第１半導体ダイの底部表面より大きな幅を有する、段階、および、第１半導体ダイの傾斜サイドウォール上に導体を形成する段階と、を含んでもよい。
【００１２】
本方法は、上記傾斜サイドウォール上に導体を形成する段階は、第１半導体ダイの底部表面から傾斜サイドウォール上へ導体を形成する段階をさらに含んでもよい。
【００１３】
加えて、本方法は、一連の等方性エッチングを使用することを含み、各等方性エッチングは、半導体基板内へのシンギュレーション・ラインの開口に及ぶ一方、またシンギュレーション・ラインの開口の幅を連続的に増加させる。
【００１４】
さらに、半導体ダイの実施例は、上部表面、底部表面、および、上部表面から底部表面へ延びる外面サイドウォールを有する半導体ダイであって、外面サイドウォールの少なくとも１つは、上部表面の幅が底部表面の幅より大きくなるような、傾斜したサイドウォールである、半導体ダイ、および、半導体ダイの傾斜サイドウォール上の導体、を含んでもよい。
【００１５】
ＥＭに保護された半導体ダイの実施例は、また半導体ダイの底部表面上に導体を含んでもよい。
【００１６】
図１は、複数の半導体ダイ１２，１３，１４の実施例の部分拡大断面図を示し、それらは反転あるいはひっくり返された位置で示され、基板１８の上部表面１１上にダイ１２−１４が下方を向いて形成される。さらに後述にみられるように、ダイ１２，１３，１４は、それぞれのダイ１２，１３，１４の底部、およびサイドウォール３５−３７上に形成される導体４０を含む。好適な実施例では、導体４０は、Ａｕを含む金属、またはＴｉ／ＮｉＶ／ＡｕあるいはＴｉ／Ｎｉ／ＡｕあるいはＴｉＷ／Ａｕのような多層金属あるいは他の周知な多層金属である。
【００１７】
図２は、ダイ１２−１４を含む複数の半導体ダイが形成された半導体ウエハ例１０の縮小平面図を示す。ダイ１２−１４は、ウエハ１０のスペースか部分によってウエハ１０上で互いに別個の間隔をもって配置され、シンギュレーション・ライン１５，１６のようなシンギュレーション領域あるいはシンギュレーション・ラインが形成される。当技術において周知であるように、ウエハ１０上の複数の半導体ダイはすべて、一般に、シンギュレーション領域あるいはライン１５，１６のようなシンギュレーション・ラインが形成された領域によって全ての側辺で互いに分離される。
【００１８】
図３は、半導体ダイ１２−１４を形成する方法の実施例中のステージを示す。さらに後述にみられるように、ダイ１２−１４をシンギュレーティングするために用いられるシンギュレーション方法は、ダイ１２−１４のために角度をもったサイドウォールを形成し、ダイ１３のようなあるダイの横幅は、上部表面１１のようなそのダイの上部表面で基板１８の底部表面１７のようなそのダイの底部表面より大きい。
【００１９】
図３に示される図は、図２の切断線３−３に沿って取られたウエハ１０の拡大断面図である。図面および記述の明確化のために、この切断線３−３は、ダイ１３およびダイ１２，１４のみの断面図を示す。ダイ１２−１４は、ダイオード、縦型トランジスタ、横型トランジスタあるいは様々なタイプの半導体装置を含む集積回路を含む任意のタイプの半導体ダイである。ダイ１２−１４は、一般に半導体ダイの能動的（アクティブ）および受動的（パッシブ）な部分を形成するために、基板１８内に形成されたドープ領域を有する半導体基板１８を含む。図３に示される部分断面図は、各々のダイ１２−１４の各々のコンタクト・パッド２４に沿って取られる。コンタクト・パッド２４は、一般に半導体ダイとその半導体ダイの外部の要素との間の電気的な接触を提供するために、半導体ダイ上に形成される金属である。例えば、コンタクト・パッド２４は、パッド２４に次々と取り付けられるボンディング・ワイヤを受け取るために形成され、あるいはパッド２４に次々と取り付けられるはんだボールあるいは他のタイプの相互接続構造を受け取るために形成される。基板１８は、バルク基板１９の表面上に形成されるエピタキシャル層２０を有するバルク基板１９を含む。エピタキシャル層２０の一部は、ドープ領域２１を形成するためにドープされ、その領域は、半導体ダイ１２，１３あるいは１４のアクティブおよびパッシブな部分を形成するために使用される。層２０および／または領域２１は、いくつかの実施例で省略されてもよく、あるいはダイ１２−１４の他の領域にあってもよい。典型的には、誘電体２３は、パッド２４を個々の半導体ダイの他の部分から分離し、かつ各パッド２４を隣接した半導体ダイから分離するために、基板１８の上部表面１１上に形成される。誘電体２３は、通常基板１８の表面上に形成される二酸化シリコンの薄い層であるが、他の実施例では他の誘電体であってもよい。コンタクト・パッド２４は、一般にパッド２４の一部が基板１８と電気的に接触し、その他の部分が誘電体２３の一部上に形成された金属である。ダイ１２−１４がトランジスタあるいは他の回路の内部のあらゆるアクティブまたはパッシブ領域を含めて形成された後、かつ金属接触およびあらゆる関連する中間層誘電体（図示せず）が形成された後、誘電体２６は、複数の半導体ダイのすべてに亘って形成される。誘電体２６は、典型的にはウエハ１０のための、および各個別の半導体ダイ１２−１４のためのパッシベーション層として機能する。誘電体２６は、通常、全面的な誘電体堆積によってウエハ１０の全表面上に形成される。誘電体２６の厚さは、誘電体２３の厚さより一般に厚い。
【００２０】
ダイ１２−１４をシンギュレーティング（個片化）する方法の一実施例では、シンギュレーション・マスクは、誘電体２６の部分のような下位層をエッチングせずに、基板１８を通す開口の形成を促進させるために形成される。好適な実施例では、シンギュレーション・マスクは、アルミニウム窒化物（ＡｌＮ）で形成される。この好適な実施例では、ＡｌＮ層９１は、少なくとも誘電体２６上に形成される。層９１は、一般にウエハ１０をすべてカバーするために加えられる。
【００２１】
図４は、ウエハ１０からダイ１２−１４をシンギュレーティングする方法の実施例の図３の後続ステージにおけるウエハ１０の部分断面図を示す。
【００２２】
ダイ１２−１４をシンギュレーティングする方法の実施例では、シンギュレーション・マスクは、誘電体２６の部分のような下位層をエッチングせずに、基板１８を通る開口の形成を促進させるために形成される。好適な実施例では、シンギュレーション・マスクは、アルミニウム窒化物（ＡｌＮ）で形成される。この好適な実施例では、ＡｌＮ層９１は、少なくとも誘電体２６上に形成される。この好適な実施例では、ＡｌＮ層９１は、少なくとも誘電体２６上に形成される。層９１は、一般にウエハ１０をすべてカバーするために加えられる。ＡｌＮ層９１が形成された後、マスク３２は、基板１８の表面に施され、各パッド２４を覆い、またウエハ１０の一部を覆う誘電体２６の一部を暴露する開口を形成するためにパターン化され、シンギュレーション・ライン１５，１６のようなシンギュレーション・ラインが形成される。
【００２３】
マスク３２を形成するために、写真マスク材料がウエハ１０に加えられ、次に、マスク材料の露出部分の合成物を化学的に変化させるために紫外光のような光を暴露して、シンギュレーション・ラインを形成し、またパッド２４を形成すべき位置上に開口を有するマスク３２を形成する。その後、現像溶液がマスク材料の暴露されていない部分を除去するために使用され、それによってそれぞれのシンギュレーション・ライン１５，１６を形成すべき位置上に開口２８，２９を具備するマスク３２を取り除く。水酸化アンモニウムをベースとする現像溶液の使用により、現像溶液は、マスク材料の暴露されていない部分の下に横たわるＡｌＮ層９１の部分を除去することが分かった。層９１の除去された部分は、破線９２によって示され、また、その層９１の残りの部分は、ＡｌＮ９３として認識される。さらに後述にみられるように、ＡｌＮ９３は、シンギュレーション・マスクとして機能する。
【００２４】
続いて、誘電体２６，２３は、マスク３２およびＡｌＮ９３中の開口を通してエッチングされ、下に横たわるパッド２４および基板１８の表面を露出させる。シンギュレーション・ライン１５，１６のようなシンギュレーション・ラインが形成されるべき領域中のＡｌＮ９３および誘電体２６，２３を通して形成された開口は、シンギュレーション開口２８，２９として機能する。パッド２４の上に横たわる誘電体２６によって形成される開口は、接触開口として機能する。
【００２５】
エッチング工程は、好ましくは、金属をエッチングするより速く誘電体を選択的にエッチングする異方性プロセスで実行される。そのエッチング工程は、一般に金属をエッチングするより少なくとも１０倍速く誘電体をエッチングする。基板１８に好適に使用される材料は、シリコンであり、また、誘電体２６に好適に使用される材料は、二酸化シリコンまたは窒化ケイ素である。誘電体２６の材料は、さらにポリイミドのようなパッド２４の材料をエッチングせずにエッチングすることができる他の誘電材料であってもよい。パッド２４の金属は、エッチ・ストップとして機能し、パッド２４の露出した部分をエッチングするのを防ぐ。好適な実施例では、フッ素ベースの異方性反応イオン・エッチング工程が使用される。マスク３２は、このエッチング動作中ＡｌＮ９３を保護する。
【００２６】
誘電体２６，２３を通る開口を形成した後、マスク３２は、破線によって示されるように、通常削除される。いくつかの実施例では、マスク３２は、マスク３２の代わりに、あるいはそのマスクと共に使用されてもよい。基板１８は、一般に基板１８の底部表面１７から材料を取り除き、かつ破線８６によって示されるように基板１８の厚さを削減するために薄くされる。一般に、基板１８は、約２５から２００ミクロン（２５−２００ ｍｉｃｒｏｎｓ）未満、好ましくは約５０から２００ミクロン（５０−２００ ｍｉｃｒｏｎｓ）の間の厚さに薄くされる。このような薄化プロセスは、当業者には周知である。その後、ウエハ１０は、通常、輸送テープあるいはキャリヤ・テープ３０のような共通キャリヤ基体か共通キャリヤにあてがわれ、シンギュレーション方法における次のステップのために積極的にウエハ１０をサポートする。
【００２７】
図５は、ウエハ１０から半導体ダイ１２−１４をシンギュレーティングする別の方法の実施例における後続ステージでのウエハ１０を示す。ＡｌＮ９３は、シンギュレーション開口２８，２９を通して基板１８をエッチングするためのマスクとして使用される。基板１８の表面の露出に続いて、基板１８および全ての露出パッド２４は、等方性エッチング工程でエッチングされ、それは誘電体または金属よりはるかに速い速度で選択的にシリコンをエッチングし、一般に少なくとも５０倍、好ましくは少なくとも１００倍速い。典型的には、フッ素の化学的性質を備えた下流エッチング剤がこのエッチングのために使用される。例えば、ウエハ１０は、十分な等方性エッチングを使用するアルカテル社の深堀り反応性イオン・エッチング・システムでエッチングされる。このエッチング工程は、開口の幅を横方向へ拡張する深さに開口２８，２９を基板１８中へ拡張する一方、その深さを開口１００を形成するためにさらに基板１８へ拡張するために実行される。このプロセスがダイ１２−１４のために角度のあるサイドウォールを形成するために使用されるので、多数の等方性エッチングが、開口の深さが基板１８へ伸びるとともに、開口２８，２９の幅を連続的に増加させるために使用されるであろう。開口１００の幅が誘電体２３，２６中の開口２８，２９の幅より大きくなると、等方性エッチングは終了する。
【００２８】
その後、炭素ベースのポリマー１０１が開口１００内に露出された基板１８の部分に加えられる。
【００２９】
図６は、図５の記載について説明したステージに続く後続のステージを示す。異方性エッチングは、開口１００のサイドウォール上のポリマー１０１の一部を残す一方で、開口１００の底部にあるポリマー１０１の部分を削除するために使用される。
【００３０】
図７は、図６の記載について説明したステージに続く後続のステージを示す。基板１８の開口１００内に露出した表面、および全ての露出したパッド２４は、図５に関して説明したものに類似する等方性エッチング工程でエッチングされる。この等方性エッチングは、シンギュレーション開口２８，２９の幅を再び横方向に拡張する一方で、基板１８中の開口１０４を生成するためにさらに深さを拡大する。その深さが増加するにつれ開口の幅をより広くすることにより、開口１０４の幅が開口１００の幅より大きくなった後、この等方性エッチングは通常終了する。開口１００のサイドウォールに残されたポリマー１０１の部分は、開口１０４のエッチングが開口１００の幅に影響を与えるのを防ぐために、開口１００のサイドウォールを保護する。
【００３１】
その後、ポリマー１０１に類似する炭素ベースのポリマー１０５が開口１０４内に露出した基板１８の部分に加えられる。ポリマー１０５の形成中、その工程は、通常開口１００のサイドウォール上にポリマー１０１を再び形成する。
【００３２】
図８は、図７の記載について説明したステージに続く後続のステージを示す。異方性エッチングは、開口１０４のサイドウォール上のポリマー１０５の部分を残す一方で、開口１０４の底部にあるポリマー１０５の部分を削除するために使用される。このプロセスの段階は、図６の記載に関して説明したステップに類似する。
【００３３】
図９は、シンギュレーション・ライン１５，１６の開口が完全に基板１８を通って伸びるように形成されるまで、そのシーケンスが繰り返されることを示す。開口（開口１０８，１１２のような）を形成するための異方性エッチング、すなわち開口のサイドウォール上のポリマー（ポリマー１０９のような）を形成すること、および、開口の底部からポリマーを取り除く一方、サイドウォール上のポリマーの一部（ポリマー１０９のような）を残すことのシーケンスが、開口２８，２９を基板１８を通って拡張して基板１８を通るシンギュレーション・ライン１５，１６を完全に形成するまで、繰り返される。
【００３４】
開口１１２を形成するためのエッチングのような最後の等方性エッチングの後は、後続の工程中に基板１８を保護することがほぼ必要とされないので、ポリマーは通常堆積されない。ポリマー１０１，１０５，１０９は、それぞれの開口１００，１０４，１０８のサイドウォール上に示されているが、すべての工程の完了の後、当業者は、対応する開口のサイドウォールからこれらのポリマーを実質的に取り除くために、開口１１２を形成するためのエッチングのような最後の等方性エッチングのステップが使用されてもよいことを認識するであろう。このように、これらのポリマーは、説明の明確化のためにのみ示されている。
【００３５】
図９から分かるように、ダイ１３のサイドウォール３６およびそれぞれのダイ１２，１４のサイドウォール３５，３７が上部表面１１から底部まで内側へ傾斜し、その結果各ダイの底部でのダイ幅がそのダイの上部のダイ幅より小さくなる。このように、基板１８の上部のダイ幅の外側エッジは、基板１８の底部のダイの外側エッジを距離１１６だけ行き過ぎ、ダイ１３の上部表面は、底部表面１７を距離１１６だけ突き出る。一実施例では、距離１１６はダイ１２，１４，１６の厚さのおよそ５から１０パーセント（５−１０％）であると考えられる。一実施例では、距離１１６は、およそ１から２０（１−２０）ミクロンであり、このように基板１８の底部でのダイ１２の底部の幅は、表面１１でのダイ１２の上部の幅未満であるおよそ２から４０（２−４０）ミクロンである。別の実施例では、サイドウォールと基板１８の上部表面に対し直角のラインのような垂直ラインとの間で、およそ１５から４０度（１５°−４０°）の角度を形成すると考えられる。したがって、各エッチングが開口２９の幅を拡張する量が角度３４を形成するために十分であろう。一般に、シンギュレーション・ライン１５，１６の上部は、約５から２０（５−２０）ミクロンで、シンギュレーション・ラインの底部より狭い。当業者は、複数の異方性エッチング工程が各ダイ１２−１４の荒いサイドウォールを形成するために使用され、その結果そのサイドウォールは、サイドウォールに沿ってぎざぎざのあるエッジを有することを認識するであろう。しかしながら、そのぎざぎざのあるエッジの範囲は、説明を明確化するために図５−図９では強調されている。これらのサイドウォールは、続いて滑らかなサイドウォールとして示され、かつみなされる。
【００３６】
ＡｌＮ９３は、図５−図９の記載に関して説明されたステップの間に実行されるエッチングによって、誘電体２６が影響を受けるのを保護する。ＡｌＮ９３は、約５０から３００（５０−３００）オングストロームの厚さを有し、それでも誘電体２６を保護する。好ましくは、ＡｌＮ９３は、約２００（２００）オングストロームの厚さである。ＡｌＮ９３が誘電体であるので、シンギュレーションが完了した後に、ダイ１２−１４に残されてもよい。他の実施例では、ＡｌＮ９３は、例えば現像液の使用によって基板１８を通るエッチング後に削除されてもよく、しかしながら、これは追加の処理ステップを要求する。層９１の露出した部分を削除するためのフォトマスク現像液を使用することにより、処理ステップを省き、製造コストを削減することができる。マスクとしてＡｌＮ９３を使用することにより、エッチング工程によって影響を受けることから誘電体２６を保護する。
【００３７】
他の実施例では、シンギュレーション・マスクは、ＡｌＮの代わりに他の材料から形成される。シンギュレーション・マスクのための他の材料は、基板１８のシリコンをエッチングするために使用されるプロセスによってはほとんどエッチングされない材料である。基板１８をエッチングするために使用されるエッチング工程は、金属より速くシリコンをエッチングするエッチングであるので、金属化合物はシンギュレーション・マスクを形成するための材料として使用されてもよい。このような金属化合物の例には、ＡｌＮ、チタン窒化物、酸化チタン、チタン・オキシナイトライド（ｔｉｔａｎｉｕｍ ｏｘｙｎｉｔｒｉｄｅ）、および他の金属化合物を含む。ＡｌＮ以外の金属化合物を使用する例では、金属化合物の層が層９１に同様に加えられてもよい。その後、マスク３２は、金属化合物中に開口を形成するために金属化合物層をパターン化するために使用される。その後、マスク３２は、削除され、また、金属化合物の残りの部分は、基板１８のエッチング中に、誘電体２６のような下層を保護することができるであろう。これらの金属化合物は、シンギュレーション後のダイに残されてもよく、あるいは完全なシンギュレーションに先立って、例えばテープ３０からダイを分離するに先立って、除去されてもよい。
【００３８】
また、金属−シリコン化合物中の金属は、エッチングが金属−シリコン材料へ進むのを防ぐので、シンギュレーション・マスクを形成するために金属−シリコン化合物を使用してもよい。金属−シリコン化合物のいくつかの例は、チタン・シリサイドやアルミニウム・シリサイドのような金属化合物を含む。金属−シリコン化合物の実施例については、金属−シリコン化合物の層は、金属化合物の例に類似して形成されかつパターン化される。しかしながら、金属−シリコン化合物は一般に導体であるので、典型的には、ダイから取り除かれる、すなわちテープ３０からダイの完全なシンギュレーションに先立って、金属−シリコン化合物を除去する。
【００３９】
また、ポリマーがシンギュレーション・マスクに使用されてもよい。適切なポリマーの１つの例は、ポリイミドである。他の周知なポリマーも使用されてもよい。ポリマーは、金属化合物と同様にパターン化され、次に、削除されるか、あるいはダイに残される。
【００４０】
当業者は、ダイ１２−１４をシンギュレーティングする別の方法の実施例では、シンギュレーション・マスク層が省略されてもよいことを認識するであろう。このような場合では、等方性および異方性エッチング工程は、シリコンを誘電体または金属より速くエッチングするエッチング剤を使用し、誘電体２６は、ダイ１２−１４の各々の下層部分に対する保護を提供する。２００９年２月１２日に公開された発明者がＧｏｒｄｏｎ Ｍ． Ｇｒｉｖｎａである米国特許公開番号２００９／００４２３６６を参照のこと。
【００４１】
図１０は、ウエハ１０からダイ１２−１４をシンギュレーティングする方法の実施例における後続ステージで、図９のウエハ１０の部分断面図を示す。シンギュレーション・ライン１５，１６が基板１８を通して形成された後、ダイ１２−１４は、導体４０が形成されるのを可能にするために反転される。ダイ１２−１４を反転する１つの方法は、輸送テープあるいはキャリヤ・テープ３８のような第２の共通キャリヤ基体か共通キャリヤをテープ３０の反対にあるダイ１２−１４側へあてがうことである。ダイ、ダイの底部上のテープ３０、およびダイの上部上のテープ３８からなる構造は、ダイ１２−１４の上部表面１１が下方に面するように、反転される。その後、キャリヤ・テープ３０は、テープ３０がダイ１２−１４に取り付けられた破線によって示される場所から除去される。テープ３０が除去された後、テープ３８は、ダイを反転するステップの間、ダイ１２−１４のサポートを促進する。好適な実施例では、テープ３０は、紫外線（ＵＶ）リリース・タイプのテープであり、ＵＶ光をテープ３０に照射すると、テープ３０はダイ１２−１４をリリースする。他の実施例では、テープ３０は、ＵＶ光リリース・メカニズムの代わりに他のリリース・メカニズムを有していてもよい。
【００４２】
図１に戻って、テープ３０が除去された後、導体４０は、ダイ１２−１４の底部表面、およびそれぞれのダイ１２−１４のサイドウォール３５−３７上に形成される。ダイ１２−１４がテープ３８に取り付けられているので、一般に低温プロセスが導体４０を形成するために使用される。例えば、金属は、化学的気相堆積法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）あるいは低温スパッタリングまたは蒸着方法を使用して加えられる。導体４０のために使用される材料は、一般に摂氏約３００度（３００°Ｃ）未満の低温を適用することができる材料であり、ドーピング・プロフィールに影響することを防ぐかあるいは半導体ダイの濃度をチャージするために使用される。好ましくは、導体４０は、摂氏ほぼ７５から１３０度（７５−１３０°Ｃ）未満である温度が加えられる。例えば、Ａｕ，ＣＵあるいはＡｌＣＵ，またはＴｉ／ＮｉＶ／Ａｕ，Ｔｉ／Ｎｉ／Ａｕ，ＴｉＷ／Ａｕのような多重層金属構造、または他の周知な多重層金属構造のような金属が使用される。好適な実施例では、Ｔｉ／Ｎｉ／Ａｕの３層金属構造が摂氏約１２５から１５０度（１２５°−１５０°Ｃ）を超えない温度で低温プラズマ気相堆積（ＰＶＤ：Ｐｌａｓｍａ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）プロセスを使用して適用される。シンギュレーション・ライン１５，１６は、ダイ１２−１４に対して角度のあるサイドウォールを形成するので、シンギュレーション・ライン１５，１６は、ライン１５−１６の底部でより広い開口を有する。図１０に示された反転状態で、より広い開口は上部にあり、導体４０の材料がシンギュレーション・ラインによって形成された開口に入り込むことを促進する。傾斜サイドウォールのために、ダイ１２−１４の角度のある、あるいは傾斜サイドウォールは、導体材料がシンギュレーション・ライン１５，１６の開口へ移動するとともに、その導体材料に露出される。このように、導体４０の材料は、サイドウォール３５−３７およびダイ１２−１４の底部に付着することができる。一般に、シンギュレーション・ライン１５−１６の上部は、シンギュレーション・ラインの底部より約５から２０（５−２０）ミクロン狭い。角度３４は、サイドウォール３６のようなサイドウォール上に導体４０を形成するためにサイドウォールに十分な露出を提供するために形成される。このように、角度３４は、導体を形成するために使用される機器のタイプに依存する。上述されているように、１５から４０度（１５°−４０°）の角度で通常十分であると考えられる。好適な実施例では、角度３４は、約３０度（３０°）である。
【００４３】
いくつかの実施例では、ポリマー１０１，１０５は、導体４０をドープ領域２１およびエピタキシャル層２０から電気的に絶縁し、ポリマー１０５，１０８は、基板１８のサイドウォールを導体４０から電気的に分離する。他の実施例では、全てのあるいはいくつかのポリマーは、導体４０を形成する前に削除され、導体４０をドープ領域２１およびエピタキシャル層２０から絶縁するために他の方法が使用されてもよい。例えば、領域２１および層２０は、誘電体２３を形成するに先立って、開口２８，２９に隣接する領域から削除され、あるいは、開口２８，２９が形成されている所に近い領域２１および層２０を通って、分離トレンチが形成され、その結果そのトレンチによって、導体４０に接する領域２１の部分および層２０が領域２１および層２０の他の部分から分離される。他の実施例では、領域２１および層２０は省略されてもよく、また、その絶縁は必要とされない。
【００４４】
所望されるならば、導体４０は、ダイ１３のようなダイの上部の接続に電気的に結合される。例えば、導体４０は、サイドウォールの少なくとも１つに沿って伸び、ダイ１３の上部表面上で、パッド２４のようなコンタクト・パッドに結合される。例えば、導体４０は、サイドウォール３５に沿って基板１８の表面上に、そしてダイ１３の上部表面を横切って、典型的には誘電体２６の下を通り、コンタクト・パッド２４へ延びる。コンタクト・パッドは、接地基準としての共通基準電圧または他の電位に、あるいは信号接続に接続されるように意図される。それに代わり、導体４０は、ドレイン用の裏面接触を形成するためにダイ１３上に形成されるＭＯＳトランジスタのドレイン用コンタクト・パッドに取り付けられてもよい。
【００４５】
ダイをシンギュレーティングする先の方法では、シンギュレーション・ラインは、ほぼ垂直なサイドウォールを有していた。当業者は、そのようなほぼ垂直なサイドウォール上に導体を形成することは非常に困難であることを理解しているであろう。そこで、ダイ１２−１４用の角度のあるサイドウォールを形成する方法によって、サイドウォール上およびダイ１２−１４の底部に導体４０を形成することを容易にする。
【００４６】
導体４０が導電材料であるので、導体４０は、ダイ１２−１４に対しＥＭＩからの保護を提供する。シンギュレーション・プロセスの間に傾斜サイドウォールを形成することにより、ダイを互いに分離するためにダイの１つを他のダイから横方向にあるいは縦方向に移動させることなしに、ダイ１２−１４上に導体４０を形成することを容易にし、それによりアセンブリ・ステップを最小限にし、かつＥＭに対して保護された半導体ダイのコストを削減する。導体４０は、ダイ１２−１４を封止するカプセルに特別の導体を形成することなしにＥＭ保護を提供し、それによりパッケージング・コストを削減する。
【００４７】
ダイ１２−１４への外部接続を形成するために、および／または、ダイ１２−１４を半導体パッケージに組み立てるために、テープ３０に類似する別のキャリヤ・テープがダイ１２−１４の裏面に再び当てがわれる。その後、テープ３８は、通常、ＵＶ光をテープ３８に照射することによって削除される。その後、ダイ１２−１４は、標準的なピックアンドプレイス機器によってキャリヤ・テープから取り除かれる。
【００４８】
図１１は、図１−図１０の記載に関して説明された、半導体ダイ１２−１４をシンギュレーティングする段階、および角度のある傾斜サイドウォールを形成する段階の方法の別の代替実施例におけるステージを示す。図１１の説明は、図４で説明されたように、ウエハ１０およびダイ１２−１４から始まる。
【００４９】
その後、基板１８の上部表面から基板１８への第１距離１２０を有する開口２８，２９を形成するために異方性エッチングが使用される。異方性エッチングが使用されるので、サイドウォールのこの第１距離は、ほぼ直線状のサイドウォールを有する。続いて、図５−図１０の記載に関して説明されたシンギュレーション方法は、このシンギュレーションを完成するために使用される。第１距離の深さは、ダイの厚さに依存するが、典型的にはダイの厚さの少なくとも５０パーセント（５０％）になるであろう。その後、開口（開口１０８，１１２のような）を形成するための複数の異方性エッチングのシーケンス、すなわち開口のサイドウォール上にポリマーを形成する段階、および開口の底部からポリマーを取り除く一方、サイドウォール上のポリマーの一部（ポリマー１０９，１１３のような）を残す段階が、基板１８を通してシンギュレーション・ライン１５，１６を完全に形成するために開口２８，２９が基板１８に拡張されるまで、繰り返すことができる。
【００５０】
図１２−図１３は、半導体ダイ１２−１４をシンギュレーティングする段階、および角度のある傾斜サイドウォールを形成する段階による方法の別の代替実施例におけるステージを示す。この代替実施例の記述では、図１２は、開口１５，１６が基板１８中にある距離だけ形成されるが、基板１８を通して底部表面１７まで拡張されないことを示す。例えば、開口１００，１０５，１０８は、開口２８，２９を基板１８中へある距離形成するために形成される。その距離は、ウエハ１８の厚さを縮小して開口１５，１６を露出させる距離に通常選択される。例えば、その距離は、基板１８を通る距離のおよそ３分の２から３分の１である。基板１０の上部表面がキャリヤ９５に接するように、テープ・キャリヤ９５は、ウエハ１０の上部に取り付けられる。
【００５１】
図１３を参照して、ウエハ１０が反転され、開口１５，１６が横断するまで、基板１８およびウエハ１０の厚さが縮小され、それによって基板１８を通る開口１５，１６を形成する。基板１８の除去された部分は、破線によって示される。基板１８の厚さは、裏面研磨、化学的機械的研摩（ＣＭＰ）などの技術に関連する方法を含む様々な周知の方法によって縮小される。
【００５２】
図１４は、ピックアンドプレイス動作中の内部に傾斜したサイドウォールを備えるダイ１２−１６を示す。傾斜サイドウォールは、さらに、ピックアンドプレイス部分のアセンブル動作中、ダイ１２−１４に対する損傷を最小限にするのを支援する。図示されるように、ダイ１２−１４の傾斜サイドウォールによって、ピックアンドプレイスのプランジ４４は、ダイがダイ１２または１４のような他のダイへ衝突することなしに、ダイ１３のようなダイのうちの１つを上方へ移動させることを可能にする。これは、ピックアンドプレイス動作中にダイ１２−１４を削ったり他の損害を与えたりするのを低減する。
【００５３】
図１５は、半導体ダイ１３０の一実施例の一部の拡大平面図を示す。いくつかの実施例では、ダイ１３０はウエハ１０上に形成され、かつダイ１３に類似する。ダイ１３０は、ダイ１３０の上部側の導体１３３を含み、それはダイ１３０の底部表面への電気的な接続を形成する。導体１３３は、また、トランジスタ、あるいは抵抗器のようなパッシブな電気的要素などに電気的に接続されるように、基板１８の表面上に形成された電気的要素の一部に電気的に接続される。導体１３３は、また、経路導体１３４に接続され、導体１３３をダイ１３０の他の電気的要素へ経路付けることができる。導体１３４は、選択的（オプション）であるので、破線で示される。ダイ１３０は、また、ビア１３７も含んでいてもよく、それは、ダイ１３０の上部側からダイ１３０の裏面側へ電気的な接続を形成する。ビア１３７は、一般に導体を含み、導体材料による開口１３６を有する。ビア１３７の材料は、一般に金属である。また、開口１３６は、ビア１３７の外側エッジに沿う位置、あるいはビア１３７のコーナーに位置するように、ビア１３７の本体とは異なる関係に位置していてもよい。ビア１３７は、また、トランジスタ、あるいは抵抗器のようなパッシブな電気的要素などに電気的に接続されるように、ダイ１３０上あるいは基板１８の上部表面上に形成された電気的要素の一部に電気的に接続される。ビア１３７は、また、オプショナルな導体１３８のような経路導体に接続され、ビア１３７をダイ１３０の他の電気的要素へ経路付けることができる。いくつかの実施例では、導体１３３およびビア１３７のいずれかあるいは両方が省略されてもよい。
【００５４】
図１６は、ダイ１３０の拡大断面図を示す。ビア１３７の材料は、ダイ１３０の上部表面からダイ１３０の底部表面に電気的な接続を形成するために、導体４０のような開口１３６のサイドウォールに沿う導体に電気的に接続するために形成される。ビア１３７は、基板１８の上部表面に重なるが、一般に誘電体２６の上部のようなダイ１３０の上部表面上にはない。
【００５５】
図１７は、ダイ１３０が形成されるウエハ１０の拡大断面図を示す。ウエハ１０は、また、通常ダイ１４５のような他のダイを含み、それはシンギュレーション・ラインが形成されることになる領域によってダイ１３０で分離される。誘電体２３を形成した後に、導体材料が導体１３３およびダイ１３０の上部部分にある少なくともビア１３７の本体部分を形成するために加えられ、かつパターン化される。典型的には、金属が加えられ、その後導体１３３およびビア１３７を形成するためにパターン化される。導体１３３は、シンギュレーション・ライン１５のようなシンギュレーション・ラインが形成されることになっている領域に隣接するかあるいは伸びる１つのエッジを有するようにパターン化され、それにより、開口２８は、開口２８の少なくとも１つのサイドに沿った導体１３３で形成される。そのパターン化は、また、ビア１３７の材料を通る開口１３６を形成し、誘電体２３の下層部分を露出させる。導体１３３は、ライン１５が形成されることになっている領域内にある誘電体２３を露出させるためにパターン化される。いくつかの実施例では、異なる材料が露出されるように、誘電体２３がこの領域内に形成されていなくてもよい。典型的には、導体１３３およびビア１３７の材料が加えられ、次に、マスク（図示せず）が導体１３３およびビア１３７を形成するためにその材料をパターン化するために使用される。
【００５６】
続いて、誘電体２６は、開口１３６および開口２８のようなライン１５が形成されることになっている領域に重なる開口を有するパターンで形成される。誘電体２６中のパターンは、遠位端１３５を含む導体１３３の一部を露出し、遠位端１３５は、ライン１５が開口２８に隣接するように形成されることになっている場所に隣接する。誘電体２６のパターンは、また、開口１３６に隣接するビア１３７の材料の一部を露出する。典型的には、誘電体２６の材料が加えられ、その後、マスク３２は、誘電体２６のパターンを形成するためのマスクとして加えられ、かつ使用される。マスク３２は、誘電体２６のパターンの形成を促進させる開口を有するように形成される。マスク３２、導体１３３、およびビア１３７は、前述されるように誘電体２３をエッチングし、かつ誘電体２３を通る開口２８，１３６を拡張するためのマスクとして使用される。好適な実施例では、そのエッチングは、異方性のプロセスであり、前述されたように、金属あるいはシリコンをエッチングするより速く誘電体を選択的にエッチングする。そのエッチング工程は、前述されたように、一般に金属およびシリコンをエッチングするより少なくとも１０倍速く誘電体をエッチングする。そのエッチングは、開口２８，１３６内の基板１８の表面の一部を露出させる。
【００５７】
図１８は、ダイ１３０を形成する方法の一実施例の後続の状態におけるウエハ１０を示す。基板１８および導体１３３やビア１３７のあらゆる露出部分は、前述のように、誘電体または金属よりはるかに速い速度でシリコンを選択的にエッチングする等方性エッチング工程でエッチングされる。そのエッチング工程は、開口の幅を横方向に拡張する深さへ開口２８，１３６を基板１８へ拡張する一方、基板１８の開口１００を形成するための深さを拡張するために行われる。そのエッチングは、導体１３３のエッジ１３５および開口１３６に隣接するビア１３７のエッジの下に横たわる基板１８の一部を削除する。上述のように、このプロセスは、開口１００を形成する。
【００５８】
図１９は、ダイ１３０を形成する方法の一実施例の後続のステージのウエハ１０を示す。開口２８，１３６は、基板１８中へさらに拡張され、前述のように、好ましくは開口１０４，１０８，１１２を形成することにより、基板１８へ拡張される。開口１３６を延伸するために、開口１０４，１０８，１１２を形成することにより、開口１３６のサイドウォール１３９が形成される。
【００５９】
図１５，１６に戻って、導体４０が基板１８およびダイ１３０のサイドウォール３６上に形成され、前述のように、さらに開口１３６のサイドウォール１３９上にも形成される。開口２８を延伸するための開口１０４，１０８，１１２を形成することにより、導体１３３のサイドウォールが露出し、好ましくは開口２８内に導体１３３の下側部分を露出させる。導体１３３の一部が開口２８内に露出されるので、導体４０の形成によって、導体４０は少なくともサイドウォール、好ましくは導体１３３の下側に接触し、それによって導体４０，１３３間に電気的な接続を形成させる。このように、基板１８の底部表面と基板１８の上部表面上の要素との間に電気的な接続が形成される。また、開口１３６を延伸するための開口１０４，１０８，１１２を形成することにより、開口１３６に隣接するビア１３７の本体のサイドウォールを露出させ、好ましくは開口１００内のビア１３７の下側部分を露出させる。ビア１３７の一部が開口１００により露出されるので、導体４０を形成することにより、導体４０は、少なくともサイドウォール、好ましくはビア１３７の材料の下側に接触し、それによってビア１３７と導体４０との間に電気的な接続を形成させる。ビア１３７と基板１８の底部表面との間に電気的な接続を形成することにより、基板１８の上部表面上の要素と基板１８の底部上の要素との間に低抵抗の電気的な関係を形成する。このような関係は、基板１８の上部および底部間の電気的な関係を形成するために、基板１８のドープ領域を使用する接続よりはるかに低い抵抗を有し、また、その低い抵抗接続は、より低いキャパシタンスおよびインダクタンスをもたらすことができる。
【００６０】
加えて、当業者であれば、基板１８内の層２０の領域や基板１８内に埋め込まれた（破線によって示された）オプショナルなドープ領域１４１のような他のドープ領域あるいは基板１８内の埋込層への電気的な接続を形成するために、導体４０が使用されてもよいことを認識するであろう。
【００６１】
さらに、当業者であれば、ビア１３７、開口１３６およびサイドウォール１３９上の導体１３６は、基板１８の底部表面あるいはサイドウォール３６の上のいずれかに導体４０を形成せずに形成されることを認識するであろう。加えて、開口１３６が底部表面から基板１８を通して形成され、その結果導体１３７での開口１３６の終端が基板１８の底部での終端より広くなるであろう。
【００６２】
当業者であれば、半導体ダイを形成する方法の実施例は、ウエハ１０のような半導体ウエハを提供する段階であって、そのウエハは、基板１８のような半導体基板を有し、その半導体基板上に形成されかつその半導体基板の一部によって互いに分離されたダイ１２−１４のような複数の半導体ダイを有し、シンギュレーション・ライン、例えばシンギュレーション・ライン１３，１５が形成されることになっているその半導体基板は、第１表面および第２表面を有する、段階と、
【００６３】
複数の半導体ダイの内の、例えばダイ１３０である第１半導体ダイを通して開口１３６を形成する段階であって、その開口は、傾斜したサイドウォールを有し、その結果その開口の幅は、その開口の一方端でその開口の他方端での幅より広い、段階と、その開口の傾斜サイドウォール上に導体４０のような第１導体を形成する段階と、を含むことを理解するであろう。
【００６４】
これに代えて、その方法は、導体１３７をアンダーカットするように、導体１３７のような第２導体の第１部分の下から半導体基板の一部をアンダーカットする段階と、傾斜サイドウォール上に第１導体を形成し、導体１３７の突出（オーバーハング）部分のような第１導体の第２部分に接する段階と、を含んでもよい。
【００６５】
当業者であれば、本明細書が記述する半導体ダイの実施例は、第１表面および第２表面を有する半導体基板、基板１８のような半導体基板を通して延伸する例えば開口１３６のような開口であって、その開口は、サイドウォールを有し、サイドウォール１３９のような少なくとも１つのサイドウォールは、傾斜サイドウォールであり、その結果その開口の第１端の幅がその開口の反対端の幅より広い、開口、および、導体４０のような傾斜サイドウォール上の第１導体を含むことを理解するであろう。
【００６６】
上記のすべてを考慮して、新規な装置および方法が記述されていることは明白である。他の特徴とともに、複数の半導体ダイを含む半導体ウエハを完全に通すシンギュレーション開口が形成されている。典型的には、ドライ・エッチング工程は、シンギュレーション開口を形成するために使用される。このようなドライ・エッチング工程は、プラズマ・エッチングあるいは反応性イオン・エッチング（ＲＩＥ）と一般に呼ばれる。半導体ダイ上に傾斜サイドウォールを形成することにより、サイドウォール上に導体を形成することが促進される。サイドウォール上の導体は、ＥＭプロテクションを提供し、半導体ダイを使用する装置のコストを削減する。ダイ１３０の実施例のように、ダイの上部側から底部表面への電気的な接続は、さらにダイの上部側の要素から底部側への低い抵抗接続を提供する。シンギュレーション・ラインのすべては、一般に同時に形成され、その傾斜サイドウォールは、通常すべてのダイ上で同時に形成される。しかしながら、いくつかの実施例では、サイドウォールのうちのいくつかは、傾斜がなくてもよい。
【００６７】
本発明の主題が特定の好適な実施例で記述される一方で、多くの代替および変更は、半導体技術分野における当業者に明白である。例えば、層２０および／または２１は、基板１８から省略されてもよい。代わりに、シンギュレーション開口は、パッド２４上の接触開口の形成の前あるいは続いて、形成されてもよい。また、そのシンギュレーション開口は、ウエハ１０を薄化させる前に形成されてもよく、例えば、シンギュレーション開口は、基板１８を通して部分的に形成されてもよく、さらに、その薄化プロセスは、シンギュレーション開口の底部を露出させるために使用されてもよい。その代りに、導体が半導体ダイの底部ではなくサイドウォール上に形成されてもよい。
【符号の説明】
【００６８】
１０：ウエハ
１２，１３，１４，１３０：半導体ダイ
１５，１６：シンギュレーション・ライン
１７：底部表面
１８：基板
２３，２６：誘電体
２４：コンタクト・パッド
２８，２９，１００，１０４，１０８，１１２，１３６：開口
３０，３８：テープ
３２：マスク
４０，１３３：導体
３５，３６，３７，１３９：サイドウォール
１３７：ビア
【特許請求の範囲】
【請求項１】
半導体ダイを形成する方法において、
半導体基板を有し、かつ前記半導体基板上に形成され、シンギュレーション・ラインが形成されることになる前記半導体基板の一部によって互いに分離される複数の半導体ダイを有する半導体ウエハを提供する段階であって、前記半導体基板は、第１表面および第２表面を有する、半導体ウエハを提供する段階と、
前記複数の半導体ダイの内の第１半導体ダイを通して開口を形成する段階であって、前記開口は、傾斜したサイドウォールを有し、その結果前記開口の幅は、前記開口の他方端より前記開口の一方端の方が大きい、段階と、
前記開口の傾斜サイドウォール上に第１導体を形成する段階と、
を含むことを特徴とする方法。
【請求項２】
前記半導体基板の第１表面上に第２導体を形成する段階と、前記第２導体に接する前記傾斜サイドウォール上に第１導体を形成し、それらの間に電気的接続を形成する段階と、をさらに含むことを特徴とする請求項１記載の方法。
【請求項３】
前記開口を形成する段階は、前記第２導体の第１部分の下から前記半導体基板の一部をアンダーカットする段階と、前記第１導体の第２部分に接するために前記傾斜サイドウォール上に前記第１導体を形成する段階と、をさらに含むことを特徴とする請求項２記載の方法。
【請求項４】
前記半導体基板の前記第１表面上に第３導体を形成する段階であって、前記第３導体の一部は、第１シンギュレーション・ラインが形成されことになる前記半導体ウエハの第１部分中に延伸する、前記第３導体を形成する段階、および、前記第３導体に接し、かつそれらの間に電気的接続を形成するための前記第１導体を形成する段階、をさらに含むことを特徴とする請求項１記載の方法。
【請求項５】
半導体ダイにおいて、
第１表面、および、第２表面を有する半導体基板と、
前記半導体基板を通って延びるサイドウォールを有する開口であって、少なくとも１つの開口は、傾斜したサイドウォールを有し、その結果前記開口の第１端の幅は、前記開口の反対端の幅より大きい、開口と、
前記傾斜サイドウォール上にある第１導体と、
を含むことを特徴とする半導体ダイ。
【請求項１】
半導体ダイを形成する方法において、
半導体基板を有し、かつ前記半導体基板上に形成され、シンギュレーション・ラインが形成されることになる前記半導体基板の一部によって互いに分離される複数の半導体ダイを有する半導体ウエハを提供する段階であって、前記半導体基板は、第１表面および第２表面を有する、半導体ウエハを提供する段階と、
前記複数の半導体ダイの内の第１半導体ダイを通して開口を形成する段階であって、前記開口は、傾斜したサイドウォールを有し、その結果前記開口の幅は、前記開口の他方端より前記開口の一方端の方が大きい、段階と、
前記開口の傾斜サイドウォール上に第１導体を形成する段階と、
を含むことを特徴とする方法。
【請求項２】
前記半導体基板の第１表面上に第２導体を形成する段階と、前記第２導体に接する前記傾斜サイドウォール上に第１導体を形成し、それらの間に電気的接続を形成する段階と、をさらに含むことを特徴とする請求項１記載の方法。
【請求項３】
前記開口を形成する段階は、前記第２導体の第１部分の下から前記半導体基板の一部をアンダーカットする段階と、前記第１導体の第２部分に接するために前記傾斜サイドウォール上に前記第１導体を形成する段階と、をさらに含むことを特徴とする請求項２記載の方法。
【請求項４】
前記半導体基板の前記第１表面上に第３導体を形成する段階であって、前記第３導体の一部は、第１シンギュレーション・ラインが形成されことになる前記半導体ウエハの第１部分中に延伸する、前記第３導体を形成する段階、および、前記第３導体に接し、かつそれらの間に電気的接続を形成するための前記第１導体を形成する段階、をさらに含むことを特徴とする請求項１記載の方法。
【請求項５】
半導体ダイにおいて、
第１表面、および、第２表面を有する半導体基板と、
前記半導体基板を通って延びるサイドウォールを有する開口であって、少なくとも１つの開口は、傾斜したサイドウォールを有し、その結果前記開口の第１端の幅は、前記開口の反対端の幅より大きい、開口と、
前記傾斜サイドウォール上にある第１導体と、
を含むことを特徴とする半導体ダイ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１１−１４６７２０（Ｐ２０１１−１４６７２０Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１１−７５２５（Ｐ２０１１−７５２５）
【出願日】平成２３年１月１８日（２０１１．１．１８）
【出願人】（３０００５７２３０）セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー (119)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２３年１月１８日（２０１１．１．１８）
【出願人】（３０００５７２３０）セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー (119)
【Ｆターム（参考）】
[ Back to top ]