MEMSデバイスアセンブリ及びそのパッケージング方法
【課題】パッケージング応力による基板変形が無く、かつ安価なパッケージングが可能なMEMSデバイスアセンブリを提供する。
【解決手段】MEMSデバイスアセンブリ20は、MEMSダイ22と、集積回路ダイ24とを備える。また、MEMSダイは、基板38に形成されたMEMSデバイス36とキャップ層34とを備える。パッケージング処理は、基板38にMEMSデバイス36を形成することとMEMSデバイスが存在するカンチレバー基板台を形成するためにMEMSデバイスを包囲する基板の一部分を除去することを含み、キャップ層34は基板に接続される。MEMSダイは集積回路ダイに電気接続され、MEMSダイ、集積回路ダイ、およびそれらを電気的に相互接続する相互接続部30を実質的に封止するためにモールド成形化合物32が施される。キャップ層はモールド成形化合物がMEMSデバイスと接触することを防止する。
【解決手段】MEMSデバイスアセンブリ20は、MEMSダイ22と、集積回路ダイ24とを備える。また、MEMSダイは、基板38に形成されたMEMSデバイス36とキャップ層34とを備える。パッケージング処理は、基板38にMEMSデバイス36を形成することとMEMSデバイスが存在するカンチレバー基板台を形成するためにMEMSデバイスを包囲する基板の一部分を除去することを含み、キャップ層34は基板に接続される。MEMSダイは集積回路ダイに電気接続され、MEMSダイ、集積回路ダイ、およびそれらを電気的に相互接続する相互接続部30を実質的に封止するためにモールド成形化合物32が施される。キャップ層はモールド成形化合物がMEMSデバイスと接触することを防止する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は微小電子機械システム(MEMS)デバイスアセンブリに関する。より詳細には、本発明はMEMSデバイスアセンブリ及び改善された応力分離のためのパッケージングの方法に関する。
【背景技術】
【0002】
微小電子機械システム(MEMS)デバイスは、埋め込んだ機械部品を有する半導体デバイスである。MEMSデバイスは、例えば、圧力センサ、加速度センサ、ジャイロスコープ、マイクロホン、デジタルミラー表示装置、マイクロ流体デバイス等を含む。MEMSデバイスは、例えば、自動車エアバッグシステム、自動車における制御応用、ナビゲーション、ディスプレイシステム、インクジェット・カートリッジのような種々な商品に使用される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第7,475,597号
【特許文献2】米国特許第7,661,318号
【特許文献3】米国特許出願出願公開第2008/0022777号
【発明の概要】
【発明が解決しようとする課題】
【0004】
少なくとも部分的に、MEMSデバイスを外部環境と互いに作用させる必要性、種々のタイプのMEMSデバイスの脆弱性、及び深刻なコスト制約のせいで、MEMSデバイスのパッケージングには克服すべき重要な課題がある。実際、競争的コスト目標を満たすために多くのMEMSデバイス応用はより小型で安価なパッケージングを要する。MEMSセンサ応用のパッケージングは、しばしば異なる熱膨張係数を有する材料を使用する。従って、MEMSデバイス製造及び動作の間に、高熱により引き起こされる応力が発生する可能性がある。この熱応力と共に、湿気及び組立工程による応力により、下にある基板の変形(以下に「パッケージング応力」という)が生じる可能性がある。パッケージング応力の変化は、MEMSデバイスの不安定性及びMEMSデバイスにおける出力の変化を引き起こし得る。
【図面の簡単な説明】
【0005】
【図1】1つの実施形態による、微小電子機械システム(MEMS)チップの上面図である。
【図2】MEMSチップの側断面図である。
【図3】別の実施形態による、図1及び2のMEMSチップを製造及びパッケージングするためのパッケージング処理のフローチャートである。
【図4】(a)処理の初期段階の、部分的MEMSウェハの上面図である。(b)図4(a)の部分的MEMSウェハの4−4線における側断面図である。
【図5】処理の後の段階の、マスクの上面図である。
【図6】(a)処理の後の段階の、図4の構造の上面図である。(b)図6(a)の構造の6−6線における側断面図である。
【図7】(a)処理の後の段階の、図6の構造の上面図である。(b)図7(a)の構造の7−7線における側断面図である。
【図8】処理の後の段階の、マスクの上面図である。
【図9】(a)処理の後の段階の、図7の構造の上面図である。(b)図7(a)の構造の9−9線における側断面図である。
【図10】(a)図1のMEMSチップを形成するために使用される第2基板の上面図である。(b)図10(a)の構造の10−10線における側断面図である。
【図11】処理の後の段階の、図9の構造の側面図である。
【図12】(a)処理の後の段階の、図11の構造の上面図である。(b)図12(a)の構造の12−12線における側断面図である。側断面図及び上面図である。
【図13】(a)処理の後の段階の、図12の構造の上面図である。(b)図13(a)の構造の13−13線における側断面図である。
【図14】(a)処理の後の段階の、図13の構造の上面図である。(b)図14(a)の構造の14−14線における側断面図である。
【図15】(a)別の実施形態による、MEMSチップの上面図である。(b)図15(a)のMEMSチップのA−A線における側断面図である。
【図16】(a)別の更なる実施形態による、MEMSチップの上面図である。(b)図16(a)のMEMSチップのC−C線における側断面図である。
【発明を実施するための形態】
【0006】
MEMSデバイスの使用が発展し、多様化し続けるほど、部品の性能を犠牲にしない、より小型で安価なパッケージングの重要性が増加している。MEMSデバイスパッケージングにおける別の継続的課題は、MEMSデバイスの繊細な移動部分の機械的移動に影響しない、該繊細な移動部分のための環境保護を提供する。実施形態は、微小電子機械システム(MEMS)デバイスアセンブリ及び改善された応力分離のためのMEMSデバイスアセンブリをパッケージングする方法を含む。特に、MEMSデバイスは、改善されたパッケージング応力分離を提供するカンチレバー構造のような比較的簡単な技術の実施により形成される。この技術は更に、MEMSデバイスの移動部分の機械的移動に影響しないMEMSデバイスの適切な環境保護を提供する、安価なオーバーモールドされたパッケージングの使用を可能にする。
【0007】
図1及び2を参照すると、図1は、1つの実施形態による、微小電子機械システム(MEMS)チップ20の上面図を示し、図2はMEMSチップ20の側断面図を示す。図1に示されたMEMSチップ20の上面図は、図2の切断線1−1に沿って切り取ったものであり、図2示されたMEMSチップ20の側断面図は、図1の切断線2−2に沿って切り取ったものである。以下に説明するように、MEMSチップ20の異なる要素を識別するために、図1〜2及び後の図3〜16は、種々なシェーディングまたは斜め線を用いて示される。構造層内のこれらの異なる要素は、堆積、パターニング、エッチング、等の現在及び将来の微小機械技術を利用して製造可能である。
【0008】
MEMSチップ20は、MEMSダイ22及び集積回路ダイ24を備えたMEMSデバイスアセンブリである。MEMSダイ22はボンドワイヤパッド26を有する。同様に、集積回路ダイ24はボンドワイヤパッド28を有する。MEMS22及び集積回路ダイ24は、ボンドワイヤパッド26とボンドワイヤパッド28との間にまたがる導電性相互接続部30を介して電気的に相互接続される。MEMSダイ22、集積回路ダイ24、ボンドワイヤパッド26、ボンドワイヤパッド28、相互接続部30はモールド成形化合物32を用いてオーバーモールドされる。すなわち、モールド成形化合物32が、MEMSダイ22、集積回路ダイ24、ボンドワイヤパッド26、ボンドワイヤパッド28、相互接続部30を実質的に封止する。しかし、MEMSダイ22は、MEMSデバイス36の上にキャップ層34を含むMEMSパッケージである。キャップ層34が、モールド成形化合物32がキャップ層34の下にあるMEMSデバイス36に接触することを防止する。
【0009】
MEMSダイ22は、正面40と、基板厚44の分だけ正面40から離れた裏面42とを有する第1基板38を更に含む。MEMSデバイス36は、第1基板38の正面40の上に、または代替的には正面40に、形成される。MEMSデバイス36が存在するカンチレバー(片持ち梁)基板台46を形成するために、MEMSデバイス36を包囲する第1基板38の材料部分は除去される。カンチレバー基板台46は、基板台46から延在するアーム48を含む。アーム48の第1端部50は第1基板38に固定され、アーム48の第2端部52は基板台46に固定される。従って、第1基板38の材料部分が除去された後、開口54は第1基板38の基板厚44を貫通して延び、カンチレバー基板台46を部分的に包囲し、アーム48の第1端部50は周囲の第1基板38に対するカンチレバー基板台46の唯一の取付点である。また、アーム48には導電性トレース55が形成される可能である。トレース55が、カンチレバー基板台46に存在するMEMSデバイス36にボンドワイヤパッド26を電気接続する。特に明記しない限り、「第1」及び「第2」等の用語は、一連の可算な要素内の要素のの順序又は優先順位付けを示そうとするものではなく、議論を明確にするための特定の要素を区別するために用いている。
【0010】
図示された実施形態では、第1基板38が、第1基板38の裏面42からMEMSデバイス36のアクティブ領域58まで延びる孔であるアパーチャ56を含む。MEMSデバイス36は、第1基板38の裏面42に取付けられた第2基板60を更に含む。図10に示すように、別のカンチレバー基板台62を形成するために、第2基板60の材料部分が第2基板60から除去される。第2基板60の材料部分が除去された後、開口64が第2基板60を貫通して延び、カンチレバー基板台62を部分的に包囲する。
【0011】
積み重ね型(スタック型)カンチレバー台構造66を形成するためにカンチレバー基板台62(図10)が第1基板38のカンチレバー基板台46と垂直に積み重なるように、第2基板60が第1基板38の裏面42に取り付けられる。この構成において、MEMSデバイスのアクティブ領域下に密封されたキャビティ68を形成するために、第2基板60のダイ62がアパーチャ56を覆う。MEMSデバイス36のアクティブ領域58がMEMSチップ20の外部の環境70に露出されるように基板38、60のそれぞれの開口54、64はポートとして働く。代替え実施形態において、第2基板60は必要ではない(以下に説明する)。また更なる実施形態において、MEMSデバイスは環境70へ到るポートを要しなくてもよい。従って、基板60はシールまたはキャップとして働き得る(これも以下に説明する)。
【0012】
MEMSデバイス36は、MEMSチップ20の外部の環境70からの圧力刺激を感知するように構成可能である。アクティブ領域58は、それぞれの基板38、60を貫通して延びる一直線上に整列された開口54、64を介して外部環境70に露出される。代表的実施形態において、MEMSデバイス36はピエゾ抵抗型圧力センサでもよい。ピエゾ抵抗型圧力センサは、圧力感知デバイスとしてのシリコンダイアフラムのピエゾ抵抗効果の手段により、外部圧力を感知する。例えば、ピエゾ抵抗材料(図示せず)は、移動可能なダイアフラムとして働くアクティブ領域58の位置で、第1基板38の正面40の上または中に堆積、拡散、または形成される。ピエゾ抵抗素子は拡散レジスタとして典型的に実現され、この拡散レジスタはブリッジ回路に典型的に接続される。ダイアフラム、例えばアクティブ領域58、の変位により引き起こされる拡散レジスタの抵抗値の変化に従って、圧力信号がブリッジ回路から取出される。
【0013】
特定の実施形態では、MEMSデバイス36はピエゾ圧力センサであり、アクティブ領域58は移動可能ダイアフラムでもよいが、MEMSデバイス36は種々のMEMSチップ20の1つまたは複数のMEMS部品(例えば、マイクロスイッチまたはマイクロセンサ)を表すことを理解されるべきである。マイクロセンサは、例えば、圧力センサ、加速度計、ジャイロスクープ、マイクロホン、マイクロ流体デバイス等を含む。従って、アクティブ領域58は、特定MEMS部品の任意の感知または移動可能素子を表す。集積回路ダイ24は、MEMSデバイス36からデータを処理する中央ユニット(例えばマイクロプロセッサ)を表す。従って、集積回路ダイ24が、MEMSチップ20に組み込んだ「知能」を提供する。MEMSチップ20は、1つのMEMSデバイス及び1つの集積回路ダイ24のみを含むように図示されているが、MEMSチップ20の特定設計要件に従ってMEMSチップ20はいかなる数のMEMSダイ22及び集積回路ダイ24をも含む可能であることを理解されるべきである。
【0014】
一般に、MEMSダイ22は、MEMSデバイス36の改善されたパッケージ応力分離を達成するウェハレベルパッケージング技術に従って作成される。MEMSダイ22及び集積回路ダイ24は導電性相互接続部30を介して相互接続され、以下の技術を説明するように、得られた構造はモールド成形化合物32に封止される。
【0015】
図3は、別の実施形態に従って、MEMSチップ20(図1及び2)を製造及びパッケージングするためのパッケージング処理72のフローチャートを示す。処理72は、改善されたパッケージ応力分離を有する少なくとも1つのMEMSダイ22を備えたMEMSチップ20を費用効率的に生成する公知及び開発中のMEMSマイクロ機械を実行する。MEMS20が製造及びパッケージングされる単一処理が示されているが、複数の存在が処理72の特定動作を実行できることを理解すべきである。例としてであるが、MEMSチップ20を生じるために、1つの製造者がMEMSダイ22を製造し、別の製造者が次にMEMSダイ22をパッケージングすることが可能である。処理72は、幾つかのMEMSダイ22及び幾つかのMEMSチップ20のみの作成及びパッケージングに関連して以下に記載される。しかし、当業者は、以下の処理が複数のMEMSダイ22の同時ウェハレベル製造を可能にすることを理解すべきである。この個別MEMSダイ22は次に、集積回路ダイ24を含むエンドアプリケーションへとパッケージングまたは集積される。
【0016】
MEMSチップパッケージング処理72はタスク74で始まる。タスク74で、MEMSデバイス36、ボンドワイヤパッド26、およびトレース55の形成に関連する組立処理が実行される。
【0017】
タスク74に関連する図4(a)および(b)を参照すると、図4(a)および(b)は、MEMSチップ20(図1)を製造するための処理80の初期段階の、部分的ウェハの上面図76及び側断面図78を示す。側断面図78は上面図76の切断線4−4に沿って切り取ったものである。1実施形態において、組立処理はシリコン・オン・インシュレータ技術(SOI)を実行する可能である。SOI技術は、従来シリコン基板の代わりにシリコン・インシュレータ・シリコン基板の使用を意味する。SOIベースデバイスは、シリコン接合部が通常二酸化ケイ素である電気絶縁体上に存在する点で、従来のシリコンより形成されたデバイスとは異なる。MEMSデバイスでは、SOIウェハを使用してピエゾ抵抗圧力センサを作成することが可能であるが、その理由は、圧力が印加された時に圧力センサの反り可能なダイアフラムを形成するために薄いシリコン接合部または層が使用可能であるためである。他のMEMSセンサ構成において、センサのアクティブ(移動)部分を形成するために薄いシリコン接合部を使用してもよい。
【0018】
図示されるように、第1基板38は、シリコン(例えば、単一結晶シリコン)ベース層82、二酸化ケイ素絶縁層84、およびシリコン(例えば、ポリシリコン)頂部層86を有するSOIベースのウェハである。拡散レジスタを有するMEMSデバイス36のアクティブ領域58を形成するために、組立処理は、ピエゾ抵抗材料(図示せず)を第1基板38の正面49、特に、シリコン頂部層86に拡散または注入することを含む。次に、ボンドワイヤパッド26とトレース55を形成するために、金属堆積、パターニング、及びエッチングが実行され得る。適切な電気的接続部を形成するためにトレース55は少なくとも拡散レジスタと部分的に重なり得る。本明細書を明確にするために本明細書では説明または図示していない他の組立作業を、従来技術に従って実行してもよい。
【0019】
戻って図3を参照すると、パッケージング処理はタスク88に続く。タスク88では、1つまたは複数の正面エッチング処理が第1基板38に実行される。
タスク88に関連する図5、図6(a),(b)、図7(a),(b)を参照すると、図5は、タスク88によって代表された後の段階の処理に関連して使用されたマスク92の上面図90を示す。図6(a),(b)は、処理98の後の段階の、図4の構造の上面図94及び側断面図96を示し、図7(a),(b)は、処理104の後の段階の、図6の構造の上面図100及び側断面図102を示す。側断面図96は、図6における上面図94の切断線6−6に沿って切り取られたものであり、同様に、側断面図102は、図7における上面図100の切断7−7に沿って切り取られたものである。
【0020】
タスク88は、1つまたは複数のエッチング処理を第1基板38の正面40から第1基板38の裏面42へ向かって実行することに関する。マスク92は、エッチングされる予定ではない正面40の領域を覆うかまたは保護するために使用される。従って、マスク92が、第1基板38を貫通する開口54(図1)を形成するためであると共に、カンチレバー基板台46(図1)を製造するためのパターンを提供する。図解のために、マスク92は別の要素として示されているが、1実施形態において、マスク92は、正面40におけるマスク92のパターンを製造するために絶縁材料を正面40に堆積し、絶縁材料を適切にパターニングすることによって形成されてもよい。図6(a),(b)が第1正面除去(すなわち、エッチング)処理の結果を表し、該処理が、埋め込んだ二酸化ケイ素絶縁層84を露出するようにシリコン頂部層86の材料部分を除去する。図7(a),(b)が第2正面除去(すなわち、エッチング)処理を表し、該処理が、埋め込んだシリコンベース層82を露出するように二酸化ケイ素絶縁層84の材料部分を除去する。
【0021】
第1基板の総合材料部分から除去された区画108の厚さ106が第1基板38の厚さ44より小さいように、第1及び第2正面の除去処理は、例えば、深堀り反応性イオン・エッチング(DRIE)技術、水酸化カリウム(KOH)エッチング技術、または任意の他の適切な技術を用いて実行可能である。
【0022】
戻って図3を参照すると、タスク88の後で、パッケージング処理72がタスク110に続く。タスク110では、1つまたは複数の裏面エッチング処理が第1基板38に実行される。
【0023】
タスク110に関連する図8及び9(a),(b)を参照すると、図8はタスク110によって代表された後の段階の処理に使用されるマスク114の上面図112を示し、図9(a),(b)は処理120の後の段階の、図7の構造の上面図116及び側断面図118を示す。側断面図118は図9(a)における上面図116の切断線9−9に沿って切り取られたものである。
【0024】
タスク110は、1つまたは複数のエッチング処理を第1基板38の裏面42から第1基板38の正面40に向かって実行することに関する。マスク114は、除去されない予定の裏面42の領域を覆うかまたは保護するために使用される。従って、カンチレバー基板台46(図1)を生じるために、マスク114が第1基板38を貫通する開口54(図1)を形成するためのパターンを提供する。また、マスク114が、MEMSデバイス36のアクティブ領域48下の基板38を貫通するアパーチャ56を形成するためのパターンを提供する。
【0025】
図9(a),(b)は、タスク110で実行された裏面除去(すなわち、エッチング)処理の結果を表す。該裏面除去処理は、第1基板38の全体を貫通して延びる開口54を形成するように第1基板38の材料部分の残りを除去し、従ってカンチレバー基板台46を生成する。また、裏面除去処理は第1基板38の別の材料部分を同時に除去し、第1基板38を貫通してアクティブ領域58まで延びるアパーチャ56を生じさせる。裏面除去処理は、例えば、深堀り反応性イオン・エッチング(DRIE)技術、水酸化カリウム(KOH)エッチング技術、または任意の他の適切な技術を用いて実行可能である。幾つかのMEMSデバイス実施形態がアパーチャ56を要しないことに注意すべきである。従って、カンチレバー基板台46を生じさせるための第1基板38における開口54は、正面エッチング処理または、代替え的に、裏面エッチング処理のみを実行することによって形成可能である。
【0026】
戻って図3を参照すると、タスク110の後で、パッケージング処理72がタスク122で続く。タスク122では、第2基板60は提供および/またはエッチングされる。
タスク122に関連する図10(a),(b)を参照すると、図10(a),(b)は、MEMSチップ20(図1)を形成するために使用される第2基板60の上面図124及び側断面図126を示す。側断面図126は図10(a)における上面図124の切断線10−10に沿って切り取られたものである。第2基板60は、カンチレバー基板台62を生じさせるために内部に既に形成された開口64を有する、外部提供者によって供給されたウェハでも良い。或いは、第2基板60は、カンチレバー基板台62を少なくとも部分的に包囲する開口64を形成するために後にエッチングまたは処理される、外部提供者によって供給されたウェハでも良い。
【0027】
戻って図3を参照すると、タスク122の後で、パッケージング処理72がタスク128に続く。タスク128では、第2基板60が第1基板38の裏面42に取り付けられる。
タスク122に関連する図11を参照すると、図11は、処理132の後の段階の、図9(a),(b)の構造の側断面図130を示す。図11は、処理72の取り付けタスク128の結果を表す。
【0028】
図示されるように、積み重ね型カンチレバー台構造66(図2)を形成するために第1及び第2基板38、60のそれぞれの開口54、64が一直線上に整列されるよう、カンチレバーが垂直に積み重なるように第2基板60の正面133は第1基板38の裏面42に取り付けられる。この構成において、密封されたキャビティ68を生じさせるために第2基板60のカンチレバー基板台62(図10)がアパーチャ56を覆う。当業者に周知の任意の適切な取り付け処理または材料(例えば、ガラスフリット接着、シリコン融解接着、金属共晶接着、陽極接着、熱圧縮接着、等)を用いて第2基板60は第1基板38に取付け可能である。アパーチャ56及び密封されたキャビティ68を要しないMEMSデバイス実施形態では、MEMSダイ22(図1)に第2基板60を含むことを要しないことに注意すべきである。更に他の実施形態は第2基板60の変形バージョンを要してもよい。
【0029】
戻って図3を参照すると、タスク128の後で、パッケージング処理72はタスク134に続く。タスク134では、MEMSデバイス36の下の第1基板38にキャップ層34が結合される。
【0030】
タスク134に関連して図12(a),(b)を参照すると、図12(a),(b)は処理140の後の段階での図11の構造の上面図136および側断面図138を示す。側断面図138は図12(a)の上面図136の切断線12−12に沿って切り取られたものである。1実施形態において、キャップ層34は、キャビティ142を備えるように適切にエッチング、機械加工、または処理されたウエハ構造であってよい。キャップ層34は、処理の後の段階中および動作中、MEMSデバイス36に対する保護を提供し、キャビティ142は、キャップ層34の内壁がMEMSデバイス36のいかなる可動部分にも接触しないようMEMSデバイス36に対する自由空間を提供する。図には示されていないが、キャップ層34は、キャップ層34の内壁がボンドワイヤパッド26に接触しないようボンドワイヤパッド26上にキャビエィを更に備えてもよい。第1基板構造38に対するキャップ層34の結合は、ガラスフリット接着、金属共晶接着等を用いて達成可能である。
【0031】
戻って図3を参照すると、タスク134の後で、パッケージング処理72はタスク142に続く。タスク142では、ボンドワイヤパッド26がキャップ層34の外に露出される。
【0032】
タスク142に関連して図13(a),(b)を参照すると、図13(a),(b)は処理148の後の段階での図12(a),(b)の構造の上面図144および側断面図146を示す。側断面図146は図13(a)の上面図144の切断線13−13に沿って切り取られたものである。1実施形態において、キャップ層34の一部分が、ボンドワイヤパッド26を露出させるために切断、エッチング、または除去される。上述のタスクの実行により、各々が少なくとも一つのMEMSデバイス36を備えたMEMSダイ22のパネル150が生産される。
【0033】
戻って図3を参照すると、タスク142の後で、パッケージング処理72はタスク152に続く。タスク152では、MEMSダイ22のパネル150が、各々が少なくとも一つのMEMSデバイス36を備えた個々のMEMSダイ22を形成するよう分離される。
【0034】
タスク152に関連して図14(a),(b)を参照すると、図14(a),(b)は処理158の後の段階での図13(a),(b)の構造の上面図154および側断面図156を示す。側断面図156は図14(a)の上面図154の切断線14−14に沿って切り取られたものである。図14(a),(b)はタスク152で実施されたパネル分離処理の結果を表す。図示されるように、パネル150(図13(a),(b))は、各々がキャップ層34により保護された少なくとも一つのMEMSデバイス36を備えた個々のMEMSダイ22を形成するよう切断、ダイス型に裁断、または分離される。
【0035】
戻って図3を参照すると、パッケージング処理72はタスク160に続く。タスク160では、各MEMSダイ22(図1)が導電性相互接続部30(図1)を介してMEMSダイ122の集積回路ダイ24(図1)に電気的に相互接続される。例えば、図1に示すように、導電性相互接続部30を用いて集積回路ダイ24のボンドワイヤパッド28とMEMSダイ22のボンドワイヤパッド26との間の外部接続部を形成するために、ワイヤボンディング処理が実行されても良い。
【0036】
タスク160に続いて、タスク162が実行される。MEMSチップ20(図1)はモールド成形化合物32に封止されることを思い出せる。しかし、一直線上に整列された開口64、54はモールド成形化合物によって充填またはブロックできない。従って、タスク162では、開口64をブロックし、従って開口54をブロックするために第2基板60の裏面にプラグ要素が配置される。図14を簡潔に参照すると、プラグ要素164は、1つのMEMSダイ22の第2基板60の裏面166に痕跡の形で示される。プラグ要素164はテープ、リードフレームの一部分、または開口64をブロックするいかなる要素でもよい。図14に示されたプラグ要素164は例示のためであることを理解すべきである。実際の使用では、MEMSダイ22のボンドワイヤパッド26(図1)が既に集積回路ダイ24のボンドワイヤパッド28(図1)に相互接続された後で、開口64をブロックするためにプラグ要素164が適切に配置され得る。
【0037】
タスク162に続いて、タスク168が実行される。タスク168で、モールド成形化合物32は、集積回路ダイ24が取り付けられたMEMS22に施される。モールド成形化合物32は、MEMSダイ22、集積回路ダイ24、ボンドワイヤ26,28、導電性相互接続部30を実質的に封止する。しかし、MEMSデバイス36の上のMEMSダイ22のキャップ層34は、モールド成形化合物32がMEMSデバイス36に直接接触することを防止する。また、開口64をブロックするプラグ要素164(図14(b))は、モールド成形化合物32が開口64に流れるのを防止する。
【0038】
幾つかの従来技術の設計では、MEMSデバイスはシリコン・ゲル・コーティング処理を受け、次に、MEMSダイ及び関連する集積回路ダイはモールド成形化合物を用いて後にオーバーモールドされる。ゲルコーティングの応力はMEMSデバイスをモールド成形化合物から分離する。このような構成では、MEMSダイと集積回路ダイとの間の電気的相互接続部は、シリコン・ゲル・コーティング及びモールド成形化合物の両方を通過することが可能である。あいにくシリコン・ゲル・コーティングは、MEMSチップの材料コスト及びパッケージング複雑さを増大させる。また、電気相互接続部はゲルコーティングとモールド成形化合物との間の境界で応力及び破壊を受ける。この問題は、従来技術の設計では、電気相互接続部により大きな直径なワイヤを用いることによって少なくとも部分的に対応された。当然ながら、より大きな直径ワイヤは更に高価になり、MEMSダイ全体がより大きくなり得る。キャップ層34及びモールド成形化合物32の実行は、いくつかの実施形態におけるシリコン・ゲル・コーティングの必要及びいくつかの実施形態におけるより大きな直径ワイヤの必要を除去し、従って、組立処理を簡略化し、材料コスト及び作成コストを減少する。
【0039】
タスク168における封止に続いて、タスク170が実行される。タスク170で、プラグ要素164が除去されて、MEMSチップ20(図1)が生じる。パッケージング処理72はタスク170の後に終了する。パッケージング処理72から得られたMEMSチップ20は、カンチレバー基板台46に自在に保持された1つまたは複数のMEMSデバイス36を備えている。従って、MEMSデバイス36はパッケージング応力の変化に対する感度が低い。更に、MEMSチップ20の素子は、環境保護を提供するために安価なオーバーモールド成形化合物のパッケージでパッケージング(すなわち、モールド成形化合物32で封止)される。しかし、MEMSデバイス36上にキャップ層34をカップリングすることにより、MEMSデバイス36がパネル分離による残留物のような粒子汚染から保護される。更に、モールド成形化合物32がMEMSデバイス36に接触しないようにキャップ層34がMEMSデバイス36の繊細な移動部分を保護する。
【0040】
図15(a),(b)は、別の実施形態における、MEMSチップ176の上面図172及び側断面図174を示す。MEMSチップ176の上面図172は側断面図174の切断線B−Bに沿って切り取ったものである。同様に、側断面図174は上面図172の切断線A−Aに沿って切り取ったものである。パッケージング処理72はMEMSチップ176を生じるように適合される。MEMSチップ176は、相互接続部182を介して電気接続された集積回路ダイ178とMEMSダイ180を備える。MEMSダイ180は、第1基板186に表面マイクロ機械加工され、かつキャップ層188によって保護されたMEMSデバイス184を有する。代表的実施形態において、第1基板186はSOI出発材料ではなく、従来のシリコンウェハでもよく、該従来シリコンウェハに、MEMSデバイス184を形成するためにポリシリコン及び金属層を表面マイクロ機械加工されていてもよい(詳細は記載しない)。MEMSダイ180は、第1基板186に取り付けられた第2基板190を更に含んでもよい。MEMSデバイス184が存在する積み重ね型(スタック型)カンチレバー台構造192を生じるために、それぞれの第1基板186及び第2基板190はパッケージング処理72(図3)に従って形成される。当然ながら、他の実施形態において、第2基板90は要しなくてもよい。それに関わらず、この代替え実施形態は、改善されたパッケージング応力分離及び安価なオーバーモールドされたパッケージの利点を達成する。
【0041】
図16(a),(b)は、また更なる実施形態による、MEMSチップ198の上面図194及び側断面図196を示す。MEMSチップ198の上面図194は側断面図196の切断線D−Dに沿って切り取ったものである。同様に、側断面図196は上面図194の切断線C−Cに沿って切り取ったものである。パッケージング処理72もMEMSチップ198を生じるように適合される。MEMS198は、相互接続部204を介して電気接続された集積回路ダイ200とMEMSダイ202を含む。MEMSダイ202は、基板208に表面マイクロ機械加工されたMEMSデバイス206を含み、MEMSデバイス206は、MEMS206が収容された密封されたパッケージを形成するために第1キャップ層210及び第2キャップ層212によって保護される。代表的実施形態において、MEMSデバイス206は、加速度計のような慣性センサでも良い。このようなセンサは、外部環境に露出するためのポートを要しなくてもよい。しかし、このようなセンサが、MEMSデバイス206を粒子、湿気等の影響から保護するために密封されたキャビティ設計(この実施形態において、キャップ層210及び212を用いる)を要する場合がある。MEMSデバイス206の機械移動を可能にする自由空間を達成するために、キャップ層210及び212がキャビティ214及び216をそれぞれ提供する。
【0042】
上記の代表的実施形態において、基板208は処理フローに依存してSOI出発材料ではなくてもよく、むしろ、従来のシリコンウェハでもよく、この場合、従来シリコンウェハに、MEMSデバイス184を形成するためにポリシリコン及び金属層が表面マイクロ機械加工される(詳細は記載されない)。MEMSデバイス206が存在するカンチレバー基板台218を形成するために、基板208が処理される。しかし、第2キャップ層212は、基板208に取り付けられた第2基板として機能するが、基板208のカンチレバー基板台218下のキャビティ216を含むように構成される。第2キャップ層212は、パッケージング処理72(図3)に従って基板208に後に取り付けられる。上述に記載された実施形態と同様に、この代替え実施形態が、改善されたパッケージング応力分離及び安価なオーバーモールドされたパッケージの利点を達成する。
【0043】
本明細書に記載された実施形態は小型のMEMSデバイスアセンブリ、すなわち、1つまたは複数の集積回路ダイ及び1つまたは複数のMEMSダイを備えたMEMSチップを含む。MEMSダイは、MEMSデバイスが存在するカンチレバー台構造を含む。このカンチレバー台構造が、改善されたパッケージング応力分離及び安価なオーバーモールドされたパッケージの利点を達成する。パッケージング技術は、基板にカンチレバー台構造を形成するステップ、キャップ層にMEMSデバイスをキャップするステップ、MEMSダイを関連する集積回路ダイとワイヤボンディングするステップ、および後に、構造をモールド成形化合物で封止してMEMSチップのようなオーバーモールドされたパッケージ(例えばMEMSチップ)を形成するステップを含む。この技術は、種々のMEMSデバイスアセンブリをパッケージングするために適合可能である。従って、MEMSデバイスアセンブリ及びパッケージング技術は、優れたデバイス性能、小型のデバイスサイズ、安価なオーバーモールドされたパッケージング、ならびに種々のMEMSパッケージング要求に適合する、という利点を達成する。
【技術分野】
【0001】
本発明は微小電子機械システム(MEMS)デバイスアセンブリに関する。より詳細には、本発明はMEMSデバイスアセンブリ及び改善された応力分離のためのパッケージングの方法に関する。
【背景技術】
【0002】
微小電子機械システム(MEMS)デバイスは、埋め込んだ機械部品を有する半導体デバイスである。MEMSデバイスは、例えば、圧力センサ、加速度センサ、ジャイロスコープ、マイクロホン、デジタルミラー表示装置、マイクロ流体デバイス等を含む。MEMSデバイスは、例えば、自動車エアバッグシステム、自動車における制御応用、ナビゲーション、ディスプレイシステム、インクジェット・カートリッジのような種々な商品に使用される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第7,475,597号
【特許文献2】米国特許第7,661,318号
【特許文献3】米国特許出願出願公開第2008/0022777号
【発明の概要】
【発明が解決しようとする課題】
【0004】
少なくとも部分的に、MEMSデバイスを外部環境と互いに作用させる必要性、種々のタイプのMEMSデバイスの脆弱性、及び深刻なコスト制約のせいで、MEMSデバイスのパッケージングには克服すべき重要な課題がある。実際、競争的コスト目標を満たすために多くのMEMSデバイス応用はより小型で安価なパッケージングを要する。MEMSセンサ応用のパッケージングは、しばしば異なる熱膨張係数を有する材料を使用する。従って、MEMSデバイス製造及び動作の間に、高熱により引き起こされる応力が発生する可能性がある。この熱応力と共に、湿気及び組立工程による応力により、下にある基板の変形(以下に「パッケージング応力」という)が生じる可能性がある。パッケージング応力の変化は、MEMSデバイスの不安定性及びMEMSデバイスにおける出力の変化を引き起こし得る。
【図面の簡単な説明】
【0005】
【図1】1つの実施形態による、微小電子機械システム(MEMS)チップの上面図である。
【図2】MEMSチップの側断面図である。
【図3】別の実施形態による、図1及び2のMEMSチップを製造及びパッケージングするためのパッケージング処理のフローチャートである。
【図4】(a)処理の初期段階の、部分的MEMSウェハの上面図である。(b)図4(a)の部分的MEMSウェハの4−4線における側断面図である。
【図5】処理の後の段階の、マスクの上面図である。
【図6】(a)処理の後の段階の、図4の構造の上面図である。(b)図6(a)の構造の6−6線における側断面図である。
【図7】(a)処理の後の段階の、図6の構造の上面図である。(b)図7(a)の構造の7−7線における側断面図である。
【図8】処理の後の段階の、マスクの上面図である。
【図9】(a)処理の後の段階の、図7の構造の上面図である。(b)図7(a)の構造の9−9線における側断面図である。
【図10】(a)図1のMEMSチップを形成するために使用される第2基板の上面図である。(b)図10(a)の構造の10−10線における側断面図である。
【図11】処理の後の段階の、図9の構造の側面図である。
【図12】(a)処理の後の段階の、図11の構造の上面図である。(b)図12(a)の構造の12−12線における側断面図である。側断面図及び上面図である。
【図13】(a)処理の後の段階の、図12の構造の上面図である。(b)図13(a)の構造の13−13線における側断面図である。
【図14】(a)処理の後の段階の、図13の構造の上面図である。(b)図14(a)の構造の14−14線における側断面図である。
【図15】(a)別の実施形態による、MEMSチップの上面図である。(b)図15(a)のMEMSチップのA−A線における側断面図である。
【図16】(a)別の更なる実施形態による、MEMSチップの上面図である。(b)図16(a)のMEMSチップのC−C線における側断面図である。
【発明を実施するための形態】
【0006】
MEMSデバイスの使用が発展し、多様化し続けるほど、部品の性能を犠牲にしない、より小型で安価なパッケージングの重要性が増加している。MEMSデバイスパッケージングにおける別の継続的課題は、MEMSデバイスの繊細な移動部分の機械的移動に影響しない、該繊細な移動部分のための環境保護を提供する。実施形態は、微小電子機械システム(MEMS)デバイスアセンブリ及び改善された応力分離のためのMEMSデバイスアセンブリをパッケージングする方法を含む。特に、MEMSデバイスは、改善されたパッケージング応力分離を提供するカンチレバー構造のような比較的簡単な技術の実施により形成される。この技術は更に、MEMSデバイスの移動部分の機械的移動に影響しないMEMSデバイスの適切な環境保護を提供する、安価なオーバーモールドされたパッケージングの使用を可能にする。
【0007】
図1及び2を参照すると、図1は、1つの実施形態による、微小電子機械システム(MEMS)チップ20の上面図を示し、図2はMEMSチップ20の側断面図を示す。図1に示されたMEMSチップ20の上面図は、図2の切断線1−1に沿って切り取ったものであり、図2示されたMEMSチップ20の側断面図は、図1の切断線2−2に沿って切り取ったものである。以下に説明するように、MEMSチップ20の異なる要素を識別するために、図1〜2及び後の図3〜16は、種々なシェーディングまたは斜め線を用いて示される。構造層内のこれらの異なる要素は、堆積、パターニング、エッチング、等の現在及び将来の微小機械技術を利用して製造可能である。
【0008】
MEMSチップ20は、MEMSダイ22及び集積回路ダイ24を備えたMEMSデバイスアセンブリである。MEMSダイ22はボンドワイヤパッド26を有する。同様に、集積回路ダイ24はボンドワイヤパッド28を有する。MEMS22及び集積回路ダイ24は、ボンドワイヤパッド26とボンドワイヤパッド28との間にまたがる導電性相互接続部30を介して電気的に相互接続される。MEMSダイ22、集積回路ダイ24、ボンドワイヤパッド26、ボンドワイヤパッド28、相互接続部30はモールド成形化合物32を用いてオーバーモールドされる。すなわち、モールド成形化合物32が、MEMSダイ22、集積回路ダイ24、ボンドワイヤパッド26、ボンドワイヤパッド28、相互接続部30を実質的に封止する。しかし、MEMSダイ22は、MEMSデバイス36の上にキャップ層34を含むMEMSパッケージである。キャップ層34が、モールド成形化合物32がキャップ層34の下にあるMEMSデバイス36に接触することを防止する。
【0009】
MEMSダイ22は、正面40と、基板厚44の分だけ正面40から離れた裏面42とを有する第1基板38を更に含む。MEMSデバイス36は、第1基板38の正面40の上に、または代替的には正面40に、形成される。MEMSデバイス36が存在するカンチレバー(片持ち梁)基板台46を形成するために、MEMSデバイス36を包囲する第1基板38の材料部分は除去される。カンチレバー基板台46は、基板台46から延在するアーム48を含む。アーム48の第1端部50は第1基板38に固定され、アーム48の第2端部52は基板台46に固定される。従って、第1基板38の材料部分が除去された後、開口54は第1基板38の基板厚44を貫通して延び、カンチレバー基板台46を部分的に包囲し、アーム48の第1端部50は周囲の第1基板38に対するカンチレバー基板台46の唯一の取付点である。また、アーム48には導電性トレース55が形成される可能である。トレース55が、カンチレバー基板台46に存在するMEMSデバイス36にボンドワイヤパッド26を電気接続する。特に明記しない限り、「第1」及び「第2」等の用語は、一連の可算な要素内の要素のの順序又は優先順位付けを示そうとするものではなく、議論を明確にするための特定の要素を区別するために用いている。
【0010】
図示された実施形態では、第1基板38が、第1基板38の裏面42からMEMSデバイス36のアクティブ領域58まで延びる孔であるアパーチャ56を含む。MEMSデバイス36は、第1基板38の裏面42に取付けられた第2基板60を更に含む。図10に示すように、別のカンチレバー基板台62を形成するために、第2基板60の材料部分が第2基板60から除去される。第2基板60の材料部分が除去された後、開口64が第2基板60を貫通して延び、カンチレバー基板台62を部分的に包囲する。
【0011】
積み重ね型(スタック型)カンチレバー台構造66を形成するためにカンチレバー基板台62(図10)が第1基板38のカンチレバー基板台46と垂直に積み重なるように、第2基板60が第1基板38の裏面42に取り付けられる。この構成において、MEMSデバイスのアクティブ領域下に密封されたキャビティ68を形成するために、第2基板60のダイ62がアパーチャ56を覆う。MEMSデバイス36のアクティブ領域58がMEMSチップ20の外部の環境70に露出されるように基板38、60のそれぞれの開口54、64はポートとして働く。代替え実施形態において、第2基板60は必要ではない(以下に説明する)。また更なる実施形態において、MEMSデバイスは環境70へ到るポートを要しなくてもよい。従って、基板60はシールまたはキャップとして働き得る(これも以下に説明する)。
【0012】
MEMSデバイス36は、MEMSチップ20の外部の環境70からの圧力刺激を感知するように構成可能である。アクティブ領域58は、それぞれの基板38、60を貫通して延びる一直線上に整列された開口54、64を介して外部環境70に露出される。代表的実施形態において、MEMSデバイス36はピエゾ抵抗型圧力センサでもよい。ピエゾ抵抗型圧力センサは、圧力感知デバイスとしてのシリコンダイアフラムのピエゾ抵抗効果の手段により、外部圧力を感知する。例えば、ピエゾ抵抗材料(図示せず)は、移動可能なダイアフラムとして働くアクティブ領域58の位置で、第1基板38の正面40の上または中に堆積、拡散、または形成される。ピエゾ抵抗素子は拡散レジスタとして典型的に実現され、この拡散レジスタはブリッジ回路に典型的に接続される。ダイアフラム、例えばアクティブ領域58、の変位により引き起こされる拡散レジスタの抵抗値の変化に従って、圧力信号がブリッジ回路から取出される。
【0013】
特定の実施形態では、MEMSデバイス36はピエゾ圧力センサであり、アクティブ領域58は移動可能ダイアフラムでもよいが、MEMSデバイス36は種々のMEMSチップ20の1つまたは複数のMEMS部品(例えば、マイクロスイッチまたはマイクロセンサ)を表すことを理解されるべきである。マイクロセンサは、例えば、圧力センサ、加速度計、ジャイロスクープ、マイクロホン、マイクロ流体デバイス等を含む。従って、アクティブ領域58は、特定MEMS部品の任意の感知または移動可能素子を表す。集積回路ダイ24は、MEMSデバイス36からデータを処理する中央ユニット(例えばマイクロプロセッサ)を表す。従って、集積回路ダイ24が、MEMSチップ20に組み込んだ「知能」を提供する。MEMSチップ20は、1つのMEMSデバイス及び1つの集積回路ダイ24のみを含むように図示されているが、MEMSチップ20の特定設計要件に従ってMEMSチップ20はいかなる数のMEMSダイ22及び集積回路ダイ24をも含む可能であることを理解されるべきである。
【0014】
一般に、MEMSダイ22は、MEMSデバイス36の改善されたパッケージ応力分離を達成するウェハレベルパッケージング技術に従って作成される。MEMSダイ22及び集積回路ダイ24は導電性相互接続部30を介して相互接続され、以下の技術を説明するように、得られた構造はモールド成形化合物32に封止される。
【0015】
図3は、別の実施形態に従って、MEMSチップ20(図1及び2)を製造及びパッケージングするためのパッケージング処理72のフローチャートを示す。処理72は、改善されたパッケージ応力分離を有する少なくとも1つのMEMSダイ22を備えたMEMSチップ20を費用効率的に生成する公知及び開発中のMEMSマイクロ機械を実行する。MEMS20が製造及びパッケージングされる単一処理が示されているが、複数の存在が処理72の特定動作を実行できることを理解すべきである。例としてであるが、MEMSチップ20を生じるために、1つの製造者がMEMSダイ22を製造し、別の製造者が次にMEMSダイ22をパッケージングすることが可能である。処理72は、幾つかのMEMSダイ22及び幾つかのMEMSチップ20のみの作成及びパッケージングに関連して以下に記載される。しかし、当業者は、以下の処理が複数のMEMSダイ22の同時ウェハレベル製造を可能にすることを理解すべきである。この個別MEMSダイ22は次に、集積回路ダイ24を含むエンドアプリケーションへとパッケージングまたは集積される。
【0016】
MEMSチップパッケージング処理72はタスク74で始まる。タスク74で、MEMSデバイス36、ボンドワイヤパッド26、およびトレース55の形成に関連する組立処理が実行される。
【0017】
タスク74に関連する図4(a)および(b)を参照すると、図4(a)および(b)は、MEMSチップ20(図1)を製造するための処理80の初期段階の、部分的ウェハの上面図76及び側断面図78を示す。側断面図78は上面図76の切断線4−4に沿って切り取ったものである。1実施形態において、組立処理はシリコン・オン・インシュレータ技術(SOI)を実行する可能である。SOI技術は、従来シリコン基板の代わりにシリコン・インシュレータ・シリコン基板の使用を意味する。SOIベースデバイスは、シリコン接合部が通常二酸化ケイ素である電気絶縁体上に存在する点で、従来のシリコンより形成されたデバイスとは異なる。MEMSデバイスでは、SOIウェハを使用してピエゾ抵抗圧力センサを作成することが可能であるが、その理由は、圧力が印加された時に圧力センサの反り可能なダイアフラムを形成するために薄いシリコン接合部または層が使用可能であるためである。他のMEMSセンサ構成において、センサのアクティブ(移動)部分を形成するために薄いシリコン接合部を使用してもよい。
【0018】
図示されるように、第1基板38は、シリコン(例えば、単一結晶シリコン)ベース層82、二酸化ケイ素絶縁層84、およびシリコン(例えば、ポリシリコン)頂部層86を有するSOIベースのウェハである。拡散レジスタを有するMEMSデバイス36のアクティブ領域58を形成するために、組立処理は、ピエゾ抵抗材料(図示せず)を第1基板38の正面49、特に、シリコン頂部層86に拡散または注入することを含む。次に、ボンドワイヤパッド26とトレース55を形成するために、金属堆積、パターニング、及びエッチングが実行され得る。適切な電気的接続部を形成するためにトレース55は少なくとも拡散レジスタと部分的に重なり得る。本明細書を明確にするために本明細書では説明または図示していない他の組立作業を、従来技術に従って実行してもよい。
【0019】
戻って図3を参照すると、パッケージング処理はタスク88に続く。タスク88では、1つまたは複数の正面エッチング処理が第1基板38に実行される。
タスク88に関連する図5、図6(a),(b)、図7(a),(b)を参照すると、図5は、タスク88によって代表された後の段階の処理に関連して使用されたマスク92の上面図90を示す。図6(a),(b)は、処理98の後の段階の、図4の構造の上面図94及び側断面図96を示し、図7(a),(b)は、処理104の後の段階の、図6の構造の上面図100及び側断面図102を示す。側断面図96は、図6における上面図94の切断線6−6に沿って切り取られたものであり、同様に、側断面図102は、図7における上面図100の切断7−7に沿って切り取られたものである。
【0020】
タスク88は、1つまたは複数のエッチング処理を第1基板38の正面40から第1基板38の裏面42へ向かって実行することに関する。マスク92は、エッチングされる予定ではない正面40の領域を覆うかまたは保護するために使用される。従って、マスク92が、第1基板38を貫通する開口54(図1)を形成するためであると共に、カンチレバー基板台46(図1)を製造するためのパターンを提供する。図解のために、マスク92は別の要素として示されているが、1実施形態において、マスク92は、正面40におけるマスク92のパターンを製造するために絶縁材料を正面40に堆積し、絶縁材料を適切にパターニングすることによって形成されてもよい。図6(a),(b)が第1正面除去(すなわち、エッチング)処理の結果を表し、該処理が、埋め込んだ二酸化ケイ素絶縁層84を露出するようにシリコン頂部層86の材料部分を除去する。図7(a),(b)が第2正面除去(すなわち、エッチング)処理を表し、該処理が、埋め込んだシリコンベース層82を露出するように二酸化ケイ素絶縁層84の材料部分を除去する。
【0021】
第1基板の総合材料部分から除去された区画108の厚さ106が第1基板38の厚さ44より小さいように、第1及び第2正面の除去処理は、例えば、深堀り反応性イオン・エッチング(DRIE)技術、水酸化カリウム(KOH)エッチング技術、または任意の他の適切な技術を用いて実行可能である。
【0022】
戻って図3を参照すると、タスク88の後で、パッケージング処理72がタスク110に続く。タスク110では、1つまたは複数の裏面エッチング処理が第1基板38に実行される。
【0023】
タスク110に関連する図8及び9(a),(b)を参照すると、図8はタスク110によって代表された後の段階の処理に使用されるマスク114の上面図112を示し、図9(a),(b)は処理120の後の段階の、図7の構造の上面図116及び側断面図118を示す。側断面図118は図9(a)における上面図116の切断線9−9に沿って切り取られたものである。
【0024】
タスク110は、1つまたは複数のエッチング処理を第1基板38の裏面42から第1基板38の正面40に向かって実行することに関する。マスク114は、除去されない予定の裏面42の領域を覆うかまたは保護するために使用される。従って、カンチレバー基板台46(図1)を生じるために、マスク114が第1基板38を貫通する開口54(図1)を形成するためのパターンを提供する。また、マスク114が、MEMSデバイス36のアクティブ領域48下の基板38を貫通するアパーチャ56を形成するためのパターンを提供する。
【0025】
図9(a),(b)は、タスク110で実行された裏面除去(すなわち、エッチング)処理の結果を表す。該裏面除去処理は、第1基板38の全体を貫通して延びる開口54を形成するように第1基板38の材料部分の残りを除去し、従ってカンチレバー基板台46を生成する。また、裏面除去処理は第1基板38の別の材料部分を同時に除去し、第1基板38を貫通してアクティブ領域58まで延びるアパーチャ56を生じさせる。裏面除去処理は、例えば、深堀り反応性イオン・エッチング(DRIE)技術、水酸化カリウム(KOH)エッチング技術、または任意の他の適切な技術を用いて実行可能である。幾つかのMEMSデバイス実施形態がアパーチャ56を要しないことに注意すべきである。従って、カンチレバー基板台46を生じさせるための第1基板38における開口54は、正面エッチング処理または、代替え的に、裏面エッチング処理のみを実行することによって形成可能である。
【0026】
戻って図3を参照すると、タスク110の後で、パッケージング処理72がタスク122で続く。タスク122では、第2基板60は提供および/またはエッチングされる。
タスク122に関連する図10(a),(b)を参照すると、図10(a),(b)は、MEMSチップ20(図1)を形成するために使用される第2基板60の上面図124及び側断面図126を示す。側断面図126は図10(a)における上面図124の切断線10−10に沿って切り取られたものである。第2基板60は、カンチレバー基板台62を生じさせるために内部に既に形成された開口64を有する、外部提供者によって供給されたウェハでも良い。或いは、第2基板60は、カンチレバー基板台62を少なくとも部分的に包囲する開口64を形成するために後にエッチングまたは処理される、外部提供者によって供給されたウェハでも良い。
【0027】
戻って図3を参照すると、タスク122の後で、パッケージング処理72がタスク128に続く。タスク128では、第2基板60が第1基板38の裏面42に取り付けられる。
タスク122に関連する図11を参照すると、図11は、処理132の後の段階の、図9(a),(b)の構造の側断面図130を示す。図11は、処理72の取り付けタスク128の結果を表す。
【0028】
図示されるように、積み重ね型カンチレバー台構造66(図2)を形成するために第1及び第2基板38、60のそれぞれの開口54、64が一直線上に整列されるよう、カンチレバーが垂直に積み重なるように第2基板60の正面133は第1基板38の裏面42に取り付けられる。この構成において、密封されたキャビティ68を生じさせるために第2基板60のカンチレバー基板台62(図10)がアパーチャ56を覆う。当業者に周知の任意の適切な取り付け処理または材料(例えば、ガラスフリット接着、シリコン融解接着、金属共晶接着、陽極接着、熱圧縮接着、等)を用いて第2基板60は第1基板38に取付け可能である。アパーチャ56及び密封されたキャビティ68を要しないMEMSデバイス実施形態では、MEMSダイ22(図1)に第2基板60を含むことを要しないことに注意すべきである。更に他の実施形態は第2基板60の変形バージョンを要してもよい。
【0029】
戻って図3を参照すると、タスク128の後で、パッケージング処理72はタスク134に続く。タスク134では、MEMSデバイス36の下の第1基板38にキャップ層34が結合される。
【0030】
タスク134に関連して図12(a),(b)を参照すると、図12(a),(b)は処理140の後の段階での図11の構造の上面図136および側断面図138を示す。側断面図138は図12(a)の上面図136の切断線12−12に沿って切り取られたものである。1実施形態において、キャップ層34は、キャビティ142を備えるように適切にエッチング、機械加工、または処理されたウエハ構造であってよい。キャップ層34は、処理の後の段階中および動作中、MEMSデバイス36に対する保護を提供し、キャビティ142は、キャップ層34の内壁がMEMSデバイス36のいかなる可動部分にも接触しないようMEMSデバイス36に対する自由空間を提供する。図には示されていないが、キャップ層34は、キャップ層34の内壁がボンドワイヤパッド26に接触しないようボンドワイヤパッド26上にキャビエィを更に備えてもよい。第1基板構造38に対するキャップ層34の結合は、ガラスフリット接着、金属共晶接着等を用いて達成可能である。
【0031】
戻って図3を参照すると、タスク134の後で、パッケージング処理72はタスク142に続く。タスク142では、ボンドワイヤパッド26がキャップ層34の外に露出される。
【0032】
タスク142に関連して図13(a),(b)を参照すると、図13(a),(b)は処理148の後の段階での図12(a),(b)の構造の上面図144および側断面図146を示す。側断面図146は図13(a)の上面図144の切断線13−13に沿って切り取られたものである。1実施形態において、キャップ層34の一部分が、ボンドワイヤパッド26を露出させるために切断、エッチング、または除去される。上述のタスクの実行により、各々が少なくとも一つのMEMSデバイス36を備えたMEMSダイ22のパネル150が生産される。
【0033】
戻って図3を参照すると、タスク142の後で、パッケージング処理72はタスク152に続く。タスク152では、MEMSダイ22のパネル150が、各々が少なくとも一つのMEMSデバイス36を備えた個々のMEMSダイ22を形成するよう分離される。
【0034】
タスク152に関連して図14(a),(b)を参照すると、図14(a),(b)は処理158の後の段階での図13(a),(b)の構造の上面図154および側断面図156を示す。側断面図156は図14(a)の上面図154の切断線14−14に沿って切り取られたものである。図14(a),(b)はタスク152で実施されたパネル分離処理の結果を表す。図示されるように、パネル150(図13(a),(b))は、各々がキャップ層34により保護された少なくとも一つのMEMSデバイス36を備えた個々のMEMSダイ22を形成するよう切断、ダイス型に裁断、または分離される。
【0035】
戻って図3を参照すると、パッケージング処理72はタスク160に続く。タスク160では、各MEMSダイ22(図1)が導電性相互接続部30(図1)を介してMEMSダイ122の集積回路ダイ24(図1)に電気的に相互接続される。例えば、図1に示すように、導電性相互接続部30を用いて集積回路ダイ24のボンドワイヤパッド28とMEMSダイ22のボンドワイヤパッド26との間の外部接続部を形成するために、ワイヤボンディング処理が実行されても良い。
【0036】
タスク160に続いて、タスク162が実行される。MEMSチップ20(図1)はモールド成形化合物32に封止されることを思い出せる。しかし、一直線上に整列された開口64、54はモールド成形化合物によって充填またはブロックできない。従って、タスク162では、開口64をブロックし、従って開口54をブロックするために第2基板60の裏面にプラグ要素が配置される。図14を簡潔に参照すると、プラグ要素164は、1つのMEMSダイ22の第2基板60の裏面166に痕跡の形で示される。プラグ要素164はテープ、リードフレームの一部分、または開口64をブロックするいかなる要素でもよい。図14に示されたプラグ要素164は例示のためであることを理解すべきである。実際の使用では、MEMSダイ22のボンドワイヤパッド26(図1)が既に集積回路ダイ24のボンドワイヤパッド28(図1)に相互接続された後で、開口64をブロックするためにプラグ要素164が適切に配置され得る。
【0037】
タスク162に続いて、タスク168が実行される。タスク168で、モールド成形化合物32は、集積回路ダイ24が取り付けられたMEMS22に施される。モールド成形化合物32は、MEMSダイ22、集積回路ダイ24、ボンドワイヤ26,28、導電性相互接続部30を実質的に封止する。しかし、MEMSデバイス36の上のMEMSダイ22のキャップ層34は、モールド成形化合物32がMEMSデバイス36に直接接触することを防止する。また、開口64をブロックするプラグ要素164(図14(b))は、モールド成形化合物32が開口64に流れるのを防止する。
【0038】
幾つかの従来技術の設計では、MEMSデバイスはシリコン・ゲル・コーティング処理を受け、次に、MEMSダイ及び関連する集積回路ダイはモールド成形化合物を用いて後にオーバーモールドされる。ゲルコーティングの応力はMEMSデバイスをモールド成形化合物から分離する。このような構成では、MEMSダイと集積回路ダイとの間の電気的相互接続部は、シリコン・ゲル・コーティング及びモールド成形化合物の両方を通過することが可能である。あいにくシリコン・ゲル・コーティングは、MEMSチップの材料コスト及びパッケージング複雑さを増大させる。また、電気相互接続部はゲルコーティングとモールド成形化合物との間の境界で応力及び破壊を受ける。この問題は、従来技術の設計では、電気相互接続部により大きな直径なワイヤを用いることによって少なくとも部分的に対応された。当然ながら、より大きな直径ワイヤは更に高価になり、MEMSダイ全体がより大きくなり得る。キャップ層34及びモールド成形化合物32の実行は、いくつかの実施形態におけるシリコン・ゲル・コーティングの必要及びいくつかの実施形態におけるより大きな直径ワイヤの必要を除去し、従って、組立処理を簡略化し、材料コスト及び作成コストを減少する。
【0039】
タスク168における封止に続いて、タスク170が実行される。タスク170で、プラグ要素164が除去されて、MEMSチップ20(図1)が生じる。パッケージング処理72はタスク170の後に終了する。パッケージング処理72から得られたMEMSチップ20は、カンチレバー基板台46に自在に保持された1つまたは複数のMEMSデバイス36を備えている。従って、MEMSデバイス36はパッケージング応力の変化に対する感度が低い。更に、MEMSチップ20の素子は、環境保護を提供するために安価なオーバーモールド成形化合物のパッケージでパッケージング(すなわち、モールド成形化合物32で封止)される。しかし、MEMSデバイス36上にキャップ層34をカップリングすることにより、MEMSデバイス36がパネル分離による残留物のような粒子汚染から保護される。更に、モールド成形化合物32がMEMSデバイス36に接触しないようにキャップ層34がMEMSデバイス36の繊細な移動部分を保護する。
【0040】
図15(a),(b)は、別の実施形態における、MEMSチップ176の上面図172及び側断面図174を示す。MEMSチップ176の上面図172は側断面図174の切断線B−Bに沿って切り取ったものである。同様に、側断面図174は上面図172の切断線A−Aに沿って切り取ったものである。パッケージング処理72はMEMSチップ176を生じるように適合される。MEMSチップ176は、相互接続部182を介して電気接続された集積回路ダイ178とMEMSダイ180を備える。MEMSダイ180は、第1基板186に表面マイクロ機械加工され、かつキャップ層188によって保護されたMEMSデバイス184を有する。代表的実施形態において、第1基板186はSOI出発材料ではなく、従来のシリコンウェハでもよく、該従来シリコンウェハに、MEMSデバイス184を形成するためにポリシリコン及び金属層を表面マイクロ機械加工されていてもよい(詳細は記載しない)。MEMSダイ180は、第1基板186に取り付けられた第2基板190を更に含んでもよい。MEMSデバイス184が存在する積み重ね型(スタック型)カンチレバー台構造192を生じるために、それぞれの第1基板186及び第2基板190はパッケージング処理72(図3)に従って形成される。当然ながら、他の実施形態において、第2基板90は要しなくてもよい。それに関わらず、この代替え実施形態は、改善されたパッケージング応力分離及び安価なオーバーモールドされたパッケージの利点を達成する。
【0041】
図16(a),(b)は、また更なる実施形態による、MEMSチップ198の上面図194及び側断面図196を示す。MEMSチップ198の上面図194は側断面図196の切断線D−Dに沿って切り取ったものである。同様に、側断面図196は上面図194の切断線C−Cに沿って切り取ったものである。パッケージング処理72もMEMSチップ198を生じるように適合される。MEMS198は、相互接続部204を介して電気接続された集積回路ダイ200とMEMSダイ202を含む。MEMSダイ202は、基板208に表面マイクロ機械加工されたMEMSデバイス206を含み、MEMSデバイス206は、MEMS206が収容された密封されたパッケージを形成するために第1キャップ層210及び第2キャップ層212によって保護される。代表的実施形態において、MEMSデバイス206は、加速度計のような慣性センサでも良い。このようなセンサは、外部環境に露出するためのポートを要しなくてもよい。しかし、このようなセンサが、MEMSデバイス206を粒子、湿気等の影響から保護するために密封されたキャビティ設計(この実施形態において、キャップ層210及び212を用いる)を要する場合がある。MEMSデバイス206の機械移動を可能にする自由空間を達成するために、キャップ層210及び212がキャビティ214及び216をそれぞれ提供する。
【0042】
上記の代表的実施形態において、基板208は処理フローに依存してSOI出発材料ではなくてもよく、むしろ、従来のシリコンウェハでもよく、この場合、従来シリコンウェハに、MEMSデバイス184を形成するためにポリシリコン及び金属層が表面マイクロ機械加工される(詳細は記載されない)。MEMSデバイス206が存在するカンチレバー基板台218を形成するために、基板208が処理される。しかし、第2キャップ層212は、基板208に取り付けられた第2基板として機能するが、基板208のカンチレバー基板台218下のキャビティ216を含むように構成される。第2キャップ層212は、パッケージング処理72(図3)に従って基板208に後に取り付けられる。上述に記載された実施形態と同様に、この代替え実施形態が、改善されたパッケージング応力分離及び安価なオーバーモールドされたパッケージの利点を達成する。
【0043】
本明細書に記載された実施形態は小型のMEMSデバイスアセンブリ、すなわち、1つまたは複数の集積回路ダイ及び1つまたは複数のMEMSダイを備えたMEMSチップを含む。MEMSダイは、MEMSデバイスが存在するカンチレバー台構造を含む。このカンチレバー台構造が、改善されたパッケージング応力分離及び安価なオーバーモールドされたパッケージの利点を達成する。パッケージング技術は、基板にカンチレバー台構造を形成するステップ、キャップ層にMEMSデバイスをキャップするステップ、MEMSダイを関連する集積回路ダイとワイヤボンディングするステップ、および後に、構造をモールド成形化合物で封止してMEMSチップのようなオーバーモールドされたパッケージ(例えばMEMSチップ)を形成するステップを含む。この技術は、種々のMEMSデバイスアセンブリをパッケージングするために適合可能である。従って、MEMSデバイスアセンブリ及びパッケージング技術は、優れたデバイス性能、小型のデバイスサイズ、安価なオーバーモールドされたパッケージング、ならびに種々のMEMSパッケージング要求に適合する、という利点を達成する。
【特許請求の範囲】
【請求項1】
微小電子機械システム(MEMS)デバイスを形成する方法であって、
MEMSデバイスを基板に形成するステップと、
MEMSデバイスが存在するカンチレバー基板台を形成するために、前記MEMSデバイスを部分的に包囲する前記基板の一部分を除去するステップと、
前記MEMSデバイス上を覆うキャップ層を接続するステップと、
からなる方法。
【請求項2】
前記除去するステップが、前記台から延在するアームを有する前記カンチレバー基板台を形成することを含み、前記アームの第1端部は前記基板に固定され、前記アームの第2端部は前記カンチレバー基板台に固定され、前記アームは前記基板に対する前記カンチレバー基板台の唯一の取付点である、
請求項1記載の方法。
【請求項3】
前記カンチレバー基板台を形成するために、前記除去するステップが前記基板の厚さの全体を貫通するように前記一部分をエッチングすることを含む、
請求項1記載の方法。
【請求項4】
前記基板が正面と、前記基板の厚さの分だけ前記正面から離れた裏面とを備え、
前記MEMSデバイスは前記正面に形成され、
前記除去するステップが、前記基板の一部分の少なくとも1つの区画を前記正面から裏面に除去することを含む、
請求項1記載の方法。
【請求項5】
前記一部分の少なくとも1つの区画が前記基板の前記厚さより短い区画厚さを有し、
前記方法が、前記基板の前記一部分の残りを前記裏麺から前記正面に除去することを更に含む、
請求項4記載の方法。
【請求項6】
前記一部分は第1部分であり、前記MEMSデバイスがアクティブ領域を有し、
前記除去するステップは、前記アクティブ領域まで前記基板を貫通するアパーチャを形成するために、前記アクティブ領域下の前記基板の第2部分を除去する、
請求項1記載の方法。
【請求項7】
前記基板が正面と、前記基板の厚さの分だけ前記正面から離れた裏面とを備え、
前記MEMSデバイスは前記正面に形成され、
前記除去するステップが、
前記基板の前記第1部分の区画を除去するために前記正面から前記裏面まで第1除去工程を実行することであって、前記区画は前記基板の前記厚さより短い区画厚さを有することと、
前記カンチレバー基板台を形成するため、かつ前記アパーチャを形成するように前記第2部分を同時に除去するために、前記正面から前記裏面まで第2除去工程を実行すること
を含む、
請求項6記載の方法。
【請求項8】
前記基板は第1前記基板であり、
前記一部分は第1部分であり、
前記MEMSデバイスは前記第1基板の第1正面に形成され、
前記方法が、
第2基板を提供するステップと、
第2カンチレバー基板台を形成するために前記第2基板の第2部分を除去するステップと、
積み重ね型カンチレバー台構造を形成するために前記第2カンチレバー基板台を前記カンチレバー基板台に垂直積み重ねるように前記第2基板の第2正面を前記第1基板の第1裏面に取り付けるステップと、
を含む、
請求項1記載の方法。
【請求項9】
MEMSデバイスがアクティブ領域を有し、
前記除去するステップが、
前記第1部分の区画を除去するために、前記第1基板の前記第1正面から前記第1基板の前記第1裏面まで第1除去工程を実行するステップであって、前記区画は前記第1基板の厚さより短い区画厚さを有することと、
前記第1部分の残りを除去するために、かつ前記第1基板を貫通するアパーチャを形成するように前記アクティブ領域の下の前記第1基板の第3部分を同時に除去するために、前記第1基板の前記第1裏面から前記第1基板の第1正面まで第2除去工程を実行するステップと、
を含み、
前記方法は更に、
前記第2除去工程後、前記取り付けるステップを実行するステップを更に含み、
前記MEMS装置の前記アクティブ領域下に密封されたキャビティを形成するために前記第2基板が前記アパーチャを覆う、
請求項8記載の方法。
【請求項10】
前記第1部分及び前記第2部分を除去するステップが、前記積み重ね型カンチレバー台構造を部分的に包囲する前記第1基板及び前記第2基板を貫通する開口を生じ、
前記方法が、
前記開口をブロックするようにプラグ部材を前記第2基板の第2裏面に配置するステップと、
前記MEMSデバイス及び前記接続されたキャップ層を実質的に封止するようにモールド成形化合物を施すステップであって、前記施すステップは前記配置するステップの後に実行されるステップと、
前記施すステップの後に、前記開口の少なくとも一部分を露出するために前記プラグ部材を除去するステップと
を更に含む、
請求項8記載の方法。
【請求項11】
前記方法が、
前記MEMSデバイス及び前記接続されたキャップ層を実質的に封止するためにモールド成形化合物を施すステップであって、前記キャップ層は、モールド成形化合物が前記MEMSデバイスに接触することを防止するステップ
を更に含む、
請求項1記載の方法。
【請求項12】
前記形成するステップが、前記基板にボンドワイヤパッドを形成し、
前記ボンドワイヤパッドはトレースを介して前記MEMSデバイスに電気接続し、
前記方法が、
前記MEMSデバイスの前記ボンドワイヤパッドを前記キャップ層の外部に露出するステップと、
前記ボンドワイヤパッドを導電性相互接続部を介して集積回路ダイに電気的に相互接続するステップと、を更に含み、
前記施すステップが前記モールド成形化合物を用いて前記集積回路ダイ、前記導電性相互接続部、前記ボンドワイヤパッド、前記MEMSデバイス、および前記キャップ層を同時に封止する、請求項11記載の方法。
【請求項13】
前記形成ステップが、MEMSデバイスのパネルを形成するために複数のMEMSデバイス及びボンドワイヤパッドを前記基板に形成し、
前記ボンドワイヤパッドの個別の組は前記複数のMEMSデバイスの各々に接続され、
前記除去するステップは、複数のカンチレバー基板台を形成するために前記MEMSデバイスを包囲する前記基板の前記一部分を除去し、
前記MEMSデバイスの少なくとも1つは前記カンチレバー基板台の各々に存在し、
前記キャップ層が複数のMEMSデバイスを覆い、
前記露出するステップが前記複数のMEMSデバイスの各々の前記ボンドワイヤパッドを露出し、
前記方法が、
前記パネルの前記複数のMEMSデバイスを分割してMEMSデバイスを形成するステップであって、前記MEMSデバイスは前記複数のMEMSデバイスの1つであるステップと、
を更に含む、
請求項12記載の方法。
【請求項14】
アセンブリであって、
基板と、前記基板が内部にカンチレバー基板台を含み、前記カンチレバー基板台が前記台から延びるアームを含み、前記アームの第1端部は前記基板に固定され、前記アームの第2端部はカンチレバー基板台に固定され、前記アームは前記カンチレバー基板台に対する前記基板の唯一取付点であることと、
前記カンチレバー基板台に存在する前記微小電子機械(MEMS)デバイスと、
前記MEMSデバイスの上を覆うキャップ層と、
を備えたアセンブリ。
【請求項15】
前記基板は第1基板であり、
前記MEMSデバイスは前記第1基板の正面に形成され、
前記アセンブリが、前記第1基板の裏面に取り付けられた第2基板を更に備え、
前記第2基板が、積み重ね型カンチレバー台構造を形成するために前記カンチレバー基板台と共に垂直に積み重ねられた第2カンチレバー基板台を有する、
請求項14記載のアセンブリ。
【請求項16】
前記MEMSデバイスがアクティブ領域を備え、
前記第1基板が、前記アクティブ領域下に配置されると共に、前記アクティブ領域まで前記第1基板を貫通して延びるアパーチャを有し、
前記MEMSデバイスの前記アクティブ領域下に密封されたキャビティを形成するために前記第2カンチレバー基板台が前記アパーチャを覆うように、前記第2基板が前記第1基板に取り付けられる、
請求項15記載のアセンブリ。
【請求項17】
前記MEMSデバイス及び前記キャップ層を実質的に封止するモールド成形化合物を更に備え、前記キャップ層はモールド成形化合物が前記MEMSデバイスに接触するのを防止する、
請求項14記載のアセンブリ。
【請求項18】
前記MEMSデバイスが、前記基板に形成されたボンドワイヤパッドと、前記アームに形成されたトレースとを備え、
前記トレースは前記ボンドワイヤパッドを前記MEMSデバイスと電気接続し、
前記アセンブリが、導電性相互接続部を介してボンドワイヤパッドに相互接続された集積回路ダイを更に備え、
前記モールド成形化合物が、前記集積回路ダイ、前記導電性相互接続部、前記ボンドワイヤパッド、前記MEMSデバイス、および前記キャップ層を実質的に封止する、
請求項17記載のアセンブリ。
【請求項19】
微小電子機械システム(MEMS)アセンブリをパッケージングする方法であって、
前記MEMSアセンブリがカンチレバー基板台に形成されたMEMSデバイスと、前記MEMSデバイスの上を覆うキャップ層とを備え、前記カンチレバー基板台が前記カンチレバー基板台から延びるアームを有し、前記アームの第1端部は前記基板に固定され、前記アームの第2アームは前記カンチレバー基板台に固定され、前記アームは前記基板に対する前記カンチレバー基板台の唯一の取付点であり、
前記方法は、
前記MEMSデバイス及び前記キャップ層を実質的に封止するためにモールド成形化合物を施すステップであって、前記キャップ層は、モールド成形化合物が前記MEMSデバイスに接触することを防止するステップ
を含む方法。
【請求項20】
前記MEMSアセンブリが、
前記MEMSデバイスに電気接続され、かつ前記キャップ層の外部に露出されたボンドワイヤパッドを更に含み、
前記方法が、
前記施すステップ前に、導電性相互接続部を介して前記ボンドワイヤパッドを集積回路ダイに電気接続するステップを更に含み、
前記施すステップが前記集積回路ダイ、前記導電性相互接続部、および前記MEMSアセンブリを実質的に封止する、
請求項19記載の方法。
【請求項1】
微小電子機械システム(MEMS)デバイスを形成する方法であって、
MEMSデバイスを基板に形成するステップと、
MEMSデバイスが存在するカンチレバー基板台を形成するために、前記MEMSデバイスを部分的に包囲する前記基板の一部分を除去するステップと、
前記MEMSデバイス上を覆うキャップ層を接続するステップと、
からなる方法。
【請求項2】
前記除去するステップが、前記台から延在するアームを有する前記カンチレバー基板台を形成することを含み、前記アームの第1端部は前記基板に固定され、前記アームの第2端部は前記カンチレバー基板台に固定され、前記アームは前記基板に対する前記カンチレバー基板台の唯一の取付点である、
請求項1記載の方法。
【請求項3】
前記カンチレバー基板台を形成するために、前記除去するステップが前記基板の厚さの全体を貫通するように前記一部分をエッチングすることを含む、
請求項1記載の方法。
【請求項4】
前記基板が正面と、前記基板の厚さの分だけ前記正面から離れた裏面とを備え、
前記MEMSデバイスは前記正面に形成され、
前記除去するステップが、前記基板の一部分の少なくとも1つの区画を前記正面から裏面に除去することを含む、
請求項1記載の方法。
【請求項5】
前記一部分の少なくとも1つの区画が前記基板の前記厚さより短い区画厚さを有し、
前記方法が、前記基板の前記一部分の残りを前記裏麺から前記正面に除去することを更に含む、
請求項4記載の方法。
【請求項6】
前記一部分は第1部分であり、前記MEMSデバイスがアクティブ領域を有し、
前記除去するステップは、前記アクティブ領域まで前記基板を貫通するアパーチャを形成するために、前記アクティブ領域下の前記基板の第2部分を除去する、
請求項1記載の方法。
【請求項7】
前記基板が正面と、前記基板の厚さの分だけ前記正面から離れた裏面とを備え、
前記MEMSデバイスは前記正面に形成され、
前記除去するステップが、
前記基板の前記第1部分の区画を除去するために前記正面から前記裏面まで第1除去工程を実行することであって、前記区画は前記基板の前記厚さより短い区画厚さを有することと、
前記カンチレバー基板台を形成するため、かつ前記アパーチャを形成するように前記第2部分を同時に除去するために、前記正面から前記裏面まで第2除去工程を実行すること
を含む、
請求項6記載の方法。
【請求項8】
前記基板は第1前記基板であり、
前記一部分は第1部分であり、
前記MEMSデバイスは前記第1基板の第1正面に形成され、
前記方法が、
第2基板を提供するステップと、
第2カンチレバー基板台を形成するために前記第2基板の第2部分を除去するステップと、
積み重ね型カンチレバー台構造を形成するために前記第2カンチレバー基板台を前記カンチレバー基板台に垂直積み重ねるように前記第2基板の第2正面を前記第1基板の第1裏面に取り付けるステップと、
を含む、
請求項1記載の方法。
【請求項9】
MEMSデバイスがアクティブ領域を有し、
前記除去するステップが、
前記第1部分の区画を除去するために、前記第1基板の前記第1正面から前記第1基板の前記第1裏面まで第1除去工程を実行するステップであって、前記区画は前記第1基板の厚さより短い区画厚さを有することと、
前記第1部分の残りを除去するために、かつ前記第1基板を貫通するアパーチャを形成するように前記アクティブ領域の下の前記第1基板の第3部分を同時に除去するために、前記第1基板の前記第1裏面から前記第1基板の第1正面まで第2除去工程を実行するステップと、
を含み、
前記方法は更に、
前記第2除去工程後、前記取り付けるステップを実行するステップを更に含み、
前記MEMS装置の前記アクティブ領域下に密封されたキャビティを形成するために前記第2基板が前記アパーチャを覆う、
請求項8記載の方法。
【請求項10】
前記第1部分及び前記第2部分を除去するステップが、前記積み重ね型カンチレバー台構造を部分的に包囲する前記第1基板及び前記第2基板を貫通する開口を生じ、
前記方法が、
前記開口をブロックするようにプラグ部材を前記第2基板の第2裏面に配置するステップと、
前記MEMSデバイス及び前記接続されたキャップ層を実質的に封止するようにモールド成形化合物を施すステップであって、前記施すステップは前記配置するステップの後に実行されるステップと、
前記施すステップの後に、前記開口の少なくとも一部分を露出するために前記プラグ部材を除去するステップと
を更に含む、
請求項8記載の方法。
【請求項11】
前記方法が、
前記MEMSデバイス及び前記接続されたキャップ層を実質的に封止するためにモールド成形化合物を施すステップであって、前記キャップ層は、モールド成形化合物が前記MEMSデバイスに接触することを防止するステップ
を更に含む、
請求項1記載の方法。
【請求項12】
前記形成するステップが、前記基板にボンドワイヤパッドを形成し、
前記ボンドワイヤパッドはトレースを介して前記MEMSデバイスに電気接続し、
前記方法が、
前記MEMSデバイスの前記ボンドワイヤパッドを前記キャップ層の外部に露出するステップと、
前記ボンドワイヤパッドを導電性相互接続部を介して集積回路ダイに電気的に相互接続するステップと、を更に含み、
前記施すステップが前記モールド成形化合物を用いて前記集積回路ダイ、前記導電性相互接続部、前記ボンドワイヤパッド、前記MEMSデバイス、および前記キャップ層を同時に封止する、請求項11記載の方法。
【請求項13】
前記形成ステップが、MEMSデバイスのパネルを形成するために複数のMEMSデバイス及びボンドワイヤパッドを前記基板に形成し、
前記ボンドワイヤパッドの個別の組は前記複数のMEMSデバイスの各々に接続され、
前記除去するステップは、複数のカンチレバー基板台を形成するために前記MEMSデバイスを包囲する前記基板の前記一部分を除去し、
前記MEMSデバイスの少なくとも1つは前記カンチレバー基板台の各々に存在し、
前記キャップ層が複数のMEMSデバイスを覆い、
前記露出するステップが前記複数のMEMSデバイスの各々の前記ボンドワイヤパッドを露出し、
前記方法が、
前記パネルの前記複数のMEMSデバイスを分割してMEMSデバイスを形成するステップであって、前記MEMSデバイスは前記複数のMEMSデバイスの1つであるステップと、
を更に含む、
請求項12記載の方法。
【請求項14】
アセンブリであって、
基板と、前記基板が内部にカンチレバー基板台を含み、前記カンチレバー基板台が前記台から延びるアームを含み、前記アームの第1端部は前記基板に固定され、前記アームの第2端部はカンチレバー基板台に固定され、前記アームは前記カンチレバー基板台に対する前記基板の唯一取付点であることと、
前記カンチレバー基板台に存在する前記微小電子機械(MEMS)デバイスと、
前記MEMSデバイスの上を覆うキャップ層と、
を備えたアセンブリ。
【請求項15】
前記基板は第1基板であり、
前記MEMSデバイスは前記第1基板の正面に形成され、
前記アセンブリが、前記第1基板の裏面に取り付けられた第2基板を更に備え、
前記第2基板が、積み重ね型カンチレバー台構造を形成するために前記カンチレバー基板台と共に垂直に積み重ねられた第2カンチレバー基板台を有する、
請求項14記載のアセンブリ。
【請求項16】
前記MEMSデバイスがアクティブ領域を備え、
前記第1基板が、前記アクティブ領域下に配置されると共に、前記アクティブ領域まで前記第1基板を貫通して延びるアパーチャを有し、
前記MEMSデバイスの前記アクティブ領域下に密封されたキャビティを形成するために前記第2カンチレバー基板台が前記アパーチャを覆うように、前記第2基板が前記第1基板に取り付けられる、
請求項15記載のアセンブリ。
【請求項17】
前記MEMSデバイス及び前記キャップ層を実質的に封止するモールド成形化合物を更に備え、前記キャップ層はモールド成形化合物が前記MEMSデバイスに接触するのを防止する、
請求項14記載のアセンブリ。
【請求項18】
前記MEMSデバイスが、前記基板に形成されたボンドワイヤパッドと、前記アームに形成されたトレースとを備え、
前記トレースは前記ボンドワイヤパッドを前記MEMSデバイスと電気接続し、
前記アセンブリが、導電性相互接続部を介してボンドワイヤパッドに相互接続された集積回路ダイを更に備え、
前記モールド成形化合物が、前記集積回路ダイ、前記導電性相互接続部、前記ボンドワイヤパッド、前記MEMSデバイス、および前記キャップ層を実質的に封止する、
請求項17記載のアセンブリ。
【請求項19】
微小電子機械システム(MEMS)アセンブリをパッケージングする方法であって、
前記MEMSアセンブリがカンチレバー基板台に形成されたMEMSデバイスと、前記MEMSデバイスの上を覆うキャップ層とを備え、前記カンチレバー基板台が前記カンチレバー基板台から延びるアームを有し、前記アームの第1端部は前記基板に固定され、前記アームの第2アームは前記カンチレバー基板台に固定され、前記アームは前記基板に対する前記カンチレバー基板台の唯一の取付点であり、
前記方法は、
前記MEMSデバイス及び前記キャップ層を実質的に封止するためにモールド成形化合物を施すステップであって、前記キャップ層は、モールド成形化合物が前記MEMSデバイスに接触することを防止するステップ
を含む方法。
【請求項20】
前記MEMSアセンブリが、
前記MEMSデバイスに電気接続され、かつ前記キャップ層の外部に露出されたボンドワイヤパッドを更に含み、
前記方法が、
前記施すステップ前に、導電性相互接続部を介して前記ボンドワイヤパッドを集積回路ダイに電気接続するステップを更に含み、
前記施すステップが前記集積回路ダイ、前記導電性相互接続部、および前記MEMSアセンブリを実質的に封止する、
請求項19記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2012−51102(P2012−51102A)
【公開日】平成24年3月15日(2012.3.15)
【国際特許分類】
【出願番号】特願2011−186665(P2011−186665)
【出願日】平成23年8月30日(2011.8.30)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】
【公開日】平成24年3月15日(2012.3.15)
【国際特許分類】
【出願日】平成23年8月30日(2011.8.30)
【出願人】(504199127)フリースケール セミコンダクター インコーポレイテッド (806)
【Fターム(参考)】
[ Back to top ]