【課題】半導体装置の製造歩留まりを向上させる。
【解決手段】ゲート電極の側壁絶縁膜形成用の絶縁膜１１を半導体ウエハ１の主面上に堆積した後、絶縁膜１１の膜厚分布を均一化する処理を行う。この処理では、エッチング装置３１の回転ステージ３２に固定されて回転する半導体ウエハ１の上方でエッチング液用ノズル３６を半導体ウエハ１の主面の外周部側から中心部側に移動させながら、エッチング液用ノズル３６からエッチング液３７を半導体ウエハ１の主面に供給する。エッチング液用ノズル３６の移動速度は、半導体ウエハ１における絶縁膜１１の膜厚分布に応じて制御し、半導体ウエハ１の半径方向における絶縁膜１１の膜厚の変化率が大きい領域では、変化率が小さい領域よりも、エッチング液用ノズル３６の移動速度を遅くする。 （もっと読む）

【課題】スクライブラインにプロセスモニタ用電極パッドを備えた半導体ウエハにおいて、半導体チップサイズ及びスクライブライン幅を大きくすることなく、メタルバリの発生を低減する。
【解決手段】複数の半導体チップ３がスクライブライン５によって互いに分離されてマトリクス状に配置されている。プロセスモニタ用電極パッド１１は、ポリシリコン層１８上に形成されたポリ−メタル層間絶縁膜１９上に形成された１層目メタル配線層２１−１を少なくとも含む３層のメタル配線層からなり、スクライブライン５の切断領域１３を含んで切断領域１３よりも広い幅をもってスクライブライン５に配置されている。プロセスモニタ用電極パッド１１下のポリ−メタル層間絶縁膜１９に１層目メタル配線層２１−１とポリシリコン層１８を接続するための接続孔２０が形成されている。 （もっと読む）

【課題】金属配線の熱安定性を確保し、イメージセンサの暗電流特性を改善させるためのイメージセンサの金属配線形成方法を提供すること。
【解決手段】半導体基板上にコンタクトプラグを備える第１の層間絶縁膜を形成するステップと、該第１の層間絶縁膜上に拡散防止膜を形成するステップと、フォーミングガスアニールを行うステップと、前記拡散防止膜上に第２の層間絶縁膜を形成するステップと、該第２の層間絶縁膜及び拡散防止膜を選択的にエッチングしてトレンチを形成するステップと、該トレンチを埋め込むまで導電物質層を形成するステップと、該導電物質層を平坦化してコンタクトプラグと電気的に接続する金属配線を形成するステップとを含み、上記した本発明は、 金属配線を形成する工程の前に拡散防止膜を形成した後、アニール処理を行って金属配線の熱安定性を確保し、イメージセンサの暗電流特性を改善させて金属配線の信頼性及び素子の信頼性を向上させるという効果がある。 （もっと読む）

【課題】プロセス変動に耐性を有するダイオード及びダイオード接続薄膜トランジスタ（ＴＦＴ）を提供する。
【解決手段】ダイオード又はＴＦＴを含む印刷又はパターニング構造（例えば、回路）、これらを製造する方法、並びに、これらの識別タグ及びセンサへの応用を開示する。相補型のダイオード対又はダイオード接続ＴＦＴを直列に含む印刷された構造は、印刷又はレーザ描画技術を用いて製造したダイオードの閾値電圧（Ｖ_ｔ）を安定化することができる。ＮＭＯＳ ＴＦＴのＶ_ｔ（Ｖ_ｔｎ）とＰＭＯＳ ＴＦＴのＶ_ｔ（Ｖ_ｔｐ）の間の分離を利用して、印刷又はレーザ描画のダイオードの順方向電圧降下の安定性を確立又は向上する。更なる応用は、参照電圧発生器、電圧クランプ回路、参照又は差動信号伝送ラインにおける電圧を制御する方法、並びにＲＦＩＤ及びＥＡＳタグ及びセンサに関する。 （もっと読む）

【課題】ビア・配線間の重ね合わせがずれた場合にもＴＤＤＢを抑制できる半導体装置およびその製造方法を提供する。
【解決手段】順次積層された絶縁膜１，２内に形成された溝１１内には、バリアメタル３およびＣｕからなる配線４が埋め込まれている。配線４上にはメタルキャップ９が配置され、メタルキャップ９上には、絶縁膜５，６が順次積層されている。絶縁膜５，６内に形成された溝１４内には、バリアメタル７およびＣｕからなる配線８が埋め込まれている。この絶縁膜５は、Ｃｕが拡散されないものとする。バリアメタル７は、ビア・配線間の重ね合わせにおいて位置ずれが生じた場合にも、メタルキャップ９には接触するが配線層２１の絶縁膜２やバリアメタル３には接触しないように形成される。 （もっと読む）

【課題】異なる高さのコンタクト線を有する高密度ＭＯＳＦＥＴ回路を製造するための構造、方法などを提示すること。
【解決手段】このＭＯＳＦＥＴ回路は、コンタクト線（５００、１３００）と、コンタクト線（５００、１３００）の近くに位置するゲート（３１０、１２１０）とを含む。コンタクト線（５００、１３００）は、ゲート（３１０、１２１０）の高さよりも低い高さを含む。このＭＯＳＦＥＴ回路はさらに、ゲート（３１０、１２１０）の近くに位置するゲート・スペーサ（７１０、７１５、１６１０、１６１５）を含み、コンタクト線（５００、１３００）とゲート（３１０、１２１０）との間のコンタクト線（５００、１３００）の近くに位置するコンタクト線スペーサを含まない。 （もっと読む）

【課題】半導体装置の低抵抗化を図る。
【解決手段】本発明の半導体装置は、第１金属膜１８に当接するように半導体層に形成された貫通孔１０と、前記貫通孔１０の側壁部に形成された絶縁膜１２と、前記絶縁膜１２が形成されていない前記貫通孔１０の底部の第１金属膜１８上と前記半導体層上に形成された第２金属膜１３と、前記貫通孔１０内の前記絶縁膜１２及び第１金属膜１８上に形成されたバリアメタル膜１４と、前記バリアメタル膜１４を介して前記貫通孔内に形成された配線層１５とを具備することを特徴とする。 （もっと読む）

【課題】フリップチップ工法等による実装に於いてもＳＯＩ構造の支持基板の電位を安定的に固定可能にすると共に、低抵抗な基板コンタクトを形成する。
【解決手段】ＳＯＩ構造の支持基板１と最上層配線１３とを接続する複数の導電層と複数の配線層は、最上層配線１３と共にチップ周縁部に沿って形成され、以ってトランジスタＴｒが形成されるトランジスタ形成領域ＴＲの周囲に形成される。 （もっと読む）

【課題】半導体製造用に改善された誘電体及び機械的特性を有する絶縁体材料を供する。
【解決手段】材料は酸素、シリコン及び水素を含み、２ｇ／ccより小さい密度を特徴とする。あるいは多孔質絶縁体材料は６３３ｎｍないし６７３ｎｍの波長の光に対する１．４５より小さい屈折率又は４５ＧＰａより小さいヤングモジュラスを特徴とする。半導体デバイスの作製方法は、デバイス形成のための上部表面を有する半導体層を供すること及び半導体層上に複数のレベルの相互接続を形成し、各レベルは複数の部分を含むことを含む。部分は少なくともいくつかの部分間に多孔質層を形成するため、ＴＥＯＳを分解することにより、他の部分から電気的に分離される。 （もっと読む）

無電解堆積および電気堆積プロセスをインサイチュで実行することによって、非常に信頼性のあるメタライゼーションが供給され、その際に、シード層を形成する、従来の化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）ならびに物理気相堆積（ＰＶＤ）技術にみられるような、汚染物質ならびにデバイススケーリングに関する欠点を克服することができる。ある実施例では、バリア層はさらに、ウェット堆積プロセスに基づいて堆積される。
（もっと読む）

【課題】歩留り良く製造可能で、かつ高い信頼性を有する半導体装置とその製造方法を提供する。
【解決手段】半導体装置の製造方法は、第１の層間絶縁膜１に形成された第１の配線溝内にバリアメタル３、シード膜４および配線材料膜５からなる第１の配線を形成する工程と、第１の層間絶縁膜１上に第２の層間絶縁膜７を形成した後に第２の層間絶縁膜７内にビアホール８および第２の配線溝９を形成し、配線材料膜５を露出させる工程と、半導体装置上にバリアメタル１０ａを形成する工程と、リスパッタリングなどにより配線材料膜５上のバリアメタル１０ａを除去した後、配線材料膜５上にバリアメタル２１を形成する工程とを含む。リスパッタリングによって配線材料膜５上に形成されたシード膜４中の不純物金属の酸化膜１３を除去することができる。 （もっと読む）

【課題】本発明は、配線パターンがプラズマ処理により形成される半導体装置及びその製造方法に関し、プラズマ処理によるゲート酸化膜の破損を防止することを課題とする。
【解決手段】半導体基板１１に、回路形成領域Ａに対応する半導体層１６と、回路形成領域Ａを囲むように設けられた非形成領域Ｂに対応する半導体層１６とを電気的に分離する絶縁部材１８を設け、絶縁部材１８が設けられた半導体基板１１の回路形成領域Ａに複数の半導体集積回路１２を形成した。 （もっと読む）

【課題】半導体埋込型配線の製造に用いられる金属薄膜であって、高温高圧処理時に優れた高温流動性を示すと共に、電気抵抗率が低く、高品質を安定して発揮する半導体装置用配線を得ることのできる半導体装置の配線用金属薄膜、およびこれを用いて得られる半導体装置用配線を提供する。
【解決手段】Ｎを０．４ａｔ%以上２．０ａｔ%以下含むＣｕ合金からなるものであることを特徴とする半導体装置の配線用金属薄膜、および半導体基板上の凹部を有する絶縁膜上に、上記金属薄膜を形成後、高温高圧処理して該金属薄膜を上記凹部内に埋め込むことにより形成されることを特徴とする半導体装置用配線。 （もっと読む）

【課題】高温環境下における配線層内でのボイドの発生を抑制して配線層の導通不良を抑制し、半導体装置の信頼性を向上しうる半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜３４に、配線溝３８を形成する工程と、配線溝３８内に、Ｃｕを主材料とする配線層４４を形成する工程と、配線溝３８内に埋め込まれた配線層４４の表面に対して、アンモニア及び水素が溶解された純水と窒素ガスとを同時に吹き付ける窒素二流体処理を行う工程とを有する。 （もっと読む）

【課題】配線やビアの構成材料として銅を含む半導体装置の信頼性を高める。
【解決手段】半導体装置１００は、半導体基板（不図示）と、その上に形成された第１の絶縁層１０２と、第１の絶縁層１０２上に形成され、銅を主成分として含むビア１０４（第１の金属膜１０８）と、第１の絶縁層１０２上に第１の金属膜１０８に接して設けられ、Ｒｕ、ＴａまたはＴｉを含む第４の層１１８ａ、Ｗを含む第５の層１１８ｂ、およびＲｕ、ＴａまたはＴｉを含む第６の層１１８ｃがこの順で形成された第２のバリアメタル膜１１８と、第２のバリアメタル膜１１８上に第６の層１１８ｃに接して設けられ、銅を主成分として含む第２の金属膜１２０とを含む。 （もっと読む）

【課題】半導体記憶装置におけるコンタクト抵抗を低減すること。
【解決手段】本発明に係る半導体記憶装置は、基板１上に形成されたメモリセルと、基板１上に形成された周辺トランジスタとを備える。メモリセルは、基板１上に形成された選択トランジスタと、その選択トランジスタに接続されたキャパシタとを備える。周辺トランジスタの拡散層５は第１コンタクトＣ１を介して上層配線に接続される。ゲート電極３は第２コンタクトＣ２を介してワード線や上層配線に接続される。選択トランジスタの拡散層４は第３コンタクトＣ３を介してビット線あるいはキャパシタに接続される。第１〜第３コンタクトＣ１〜Ｃ３のうち、第１コンタクトＣ１の底部にのみシリサイド２１が選択的に形成される。 （もっと読む）

【課題】基板に形成された溝部に配線材料を埋め込むダマシン配線の形成方法であって、カバレッジの悪いシード層を修理することができ、電解めっき時に配線材料を安定的に成長させ、ボイド等の不具合発生を抑制することのできるダマシン配線の形成方法を提供する。
【解決手段】スパッタ成膜されたシード層５に、分散剤に溶かした配線材料のナノパーティクル含有溶液７を塗布するステップと、前記ナノパーティクル含有溶液７上に有機溶媒を塗布しエッチバックするステップと、前記ナノパーティクルの溶媒と前記有機溶媒とを蒸発させるベーク処理を行うステップと、前記分散剤を蒸発させナノパーティクルを金属膜にするアニール処理を行うステップとを実行する。 （もっと読む）

【課題】ＲＣ遅延が抑制された半導体装置の製造方法を提供する。
【解決手段】まず、基板上に設けられた層間絶縁膜７に、配線溝８ａと接続孔８ｂとからなるデュアルダマシン開口部８を形成する工程を行う。次に、デュアルダマシン開口部８の内壁を覆う状態で、層間絶縁膜７上にＭｎからなる金属膜２１を形成する工程を行う。次いで、熱処理を行い、金属膜２１中の金属を層間絶縁膜７の構成成分と反応させて、金属膜２１と層間絶縁膜７との界面に、Ｍｎ化合物からなる自己形成バリア膜１１を形成する工程を行う。続いて、金属膜２１の未反応部分を選択的に除去する工程を行う。その後、デュアルダマシン開口部８に、Ｃｕを含む導電層を埋め込んで、配線溝８ａと接続孔８ｂとに上層配線１２とヴィア１３とをそれぞれ形成する工程を行うことを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】高周波特性を低下させることなくＬＤＭＯＳＦＥＴを有するチップの面積を縮小する。
【解決手段】ＬＤＭＯＳＦＥＴのソース領域と基板１の裏面に形成されたソース裏面電極３６とを電気的に接続するｐ型打ち抜き層４を不純物を高濃度でドープした低抵抗のｐ型多結晶シリコン膜もしくは低抵抗の金属膜から形成する。そして、ＬＤＭＯＳＦＥＴの基本セルのソース同士を電気的に接続するソース配線は配線２４Ａのみとし、ソース配線を形成する配線層数は、ドレイン配線（配線２４Ｂ、２９Ｂ、３３）を形成する配線層数より少なくする。 （もっと読む）

【課題】Ｃ_５Ｆ_８ガスをエッチングガスとして使用するエッチング処理時において、Ｃ_５Ｆ_８ガスの使用量を削減できる技術を提供する。
【解決手段】Ｃ_５Ｆ_８ガスをエッチングガスとして用いて酸化シリコン系膜をドライエッチングするドライエッチング装置において、実際にエッチング処理を行う処理ステップ（ＳＴＥＰ３）の直前の安定化ステップを、Ｃ_５Ｆ_８ガスの導入を行わないＳＴＥＰ１とＣ_５Ｆ_８ガスの導入を行うＳＴＥＰ２との２段階に分けて行う。ＳＴＥＰ２でのＣ_５Ｆ_８ガスの流量は、ＳＴＥＰ３でのＣ_５Ｆ_８ガスの流量と同じとする。 （もっと読む）