【課題】 データ信号とクロック信号がどのような位相差であっても位相差に応じたパルス幅の位相差信号を出力する。
【解決手段】 データ信号および反転した信号Ｙを入力し、反転した信号Ｙをデータ信号の遷移タイミングで保持して信号Ｘを出力する第１の保持手段と、クロック信号および信号Ｘを入力し、信号Ｘをクロック信号の遷移タイミングで保持して信号Ｙを出力する第２の保持手段と、信号Ｘおよび信号Ｙを入力し、その位相差に応じたパルス幅を有する位相差信号を生成し、データ信号とクロック信号の位相差に応じたパルス幅を有する位相差信号として出力する比較手段とを備える。 （もっと読む）

【解決手段】 時間ディジタル・コンバータ（ＴＤＣ）がサブ・インバータ遅延分解能でサンプリングすることを可能にするための手法が開示されている。一実施形態では、ＴＤＣ中の差動型Ｄ−Ｑフリップフロップへの入力は、シングルエンド型信号、およびこの信号の遅延された形態および反転された形態に接続されてこの信号の時間補間を可能にする。さらに、ＴＤＣ中の第１遅延ラインおよび相補な遅延ラインの負荷の平衡を保つための手法が開示されている。 （もっと読む）

【課題】発振回路からの連続信号のレベル調整を行う場合であっても、送信電力を制御することが可能な信号変調回路を提供する。
【解決手段】信号変調回路の一例であるパルス生成回路は、発振回路と、制御信号発生回路と、逓倍回路と、フィルタと、制御部からなる。発振回路、及び逓倍回路は能動素子で構成されるアクティブ回路である。発振回路から連続信号が出力されて逓倍回路に入力され、制御信号発生回路から出力される制御信号によって逓倍回路が間欠的に動作することでパルス信号を生成し、制御部からの信号により電力レベルを簡易に調整する。 （もっと読む）

【課題】被測定信号の位相を、基準信号の位相に精度よく合わせることができる位相調整回路を提供する。
【解決手段】被測定信号の位相を調整する位相調整回路であって、トリガ信号を生成するトリガ発生部と、基準信号を受け取り、共通の前記トリガ信号のタイミングで、被測定信号および基準信号を測定し、被測定信号および基準信号のそれぞれの信号レベルの差分に応じた測定結果を出力するレベル比較部と、レベル比較部が出力する信号レベルの差分が略零となるように、被測定信号の位相を調整する信号位相調整部とを備える位相調整回路を提供する。 （もっと読む）

【課題】インバータの温度を感知する感温ダイオードＳＤの温度に関する情報をマイコン２０に伝達する際に、マイコン２０のタイマ機能やＡ／Ｄ変換機能を備えたポートを使用すると、そのリソースが低減すること。
【解決手段】感温ダイオードＳＤの出力電圧に基づき周波数変調回路３４にて周波数変調された信号は、フォトカプラ３６に取り込まれる。フォトカプラ３６の出力は、マイコン２０に取り込まれる。マイコン２０においては、フォトカプラ３６の出力電圧が閾値電圧以上であるなら論理「Ｈ」と認識し、閾値電圧未満であるなら論理「Ｌ」と認識する処理を、ハードウェアにて行う。一方、論理「Ｈ」である期間や論理「Ｌ」である期間に基づく温度情報の復調処理を、ソフトウェア処理とする。 （もっと読む）

【課題】波形整形回路の周波数特性の測定を可能にする。
【解決手段】波形整形回路１１は、入力差動信号ＩＮＮ，ＩＮＰを波形整形する。出力切換回路１２は、通常モードのときには、波形整形回路１１からの整形差動信号ＳＰ，ＳＮを２値化して出力する。一方、出力切換回路１２は、テストモードのときには、波形整形回路１１からの整形差動信号ＳＮ，ＳＰを正弦波信号として出力する。 （もっと読む）

【課題】基準信号の周波数を逓倍又は分周したクロック信号を生成するクロック生成回路において、一つの基準信号から任意周波数のクロック信号を発生可能とする。
【解決手段】クロック生成回路１は、リング状に連結したｍ個の遅延素子ＤＵからなるパルス遅延回路１０と、各遅延素子ＤＵから順次出力される通過信号Ｐ１〜Ｐｍに基づき、基準信号ＣＫＩの周期を遅延素子ＤＵでの遅延時間を単位として表した周期データＤＴを生成する周期測定部２０と、除数又は乗数として使用される設定値ＭＮを格納する設定値レジスタ５０と、周期データＤＴに、設定値ＭＮを乗・除してクロック信号の出力周期を表す制御データＣＤを生成する制御部３０と、制御データＣＤと通過信号Ｐ１〜Ｐｍとに基づき、基準信号ＣＫＩを分周又は逓倍したクロック信号ＣＫＯを出力する出力部４０とを備え、実数で表された設定値ＭＮを用いる。 （もっと読む）

【課題】クロック発生回路において、コストの増大を回避すること。
【解決手段】ディジタル位相比較器１、ディジタルループフィルタ２、ＤＤＳ３、バンドパスフィルタ４、増幅器５、ＯＣＸＯ６および第１分周器７は、ディジタルＰＬＬを構成する。ＯＣＸＯ６から与えられるＤＤＳ３の動作周波数をｆ_Sとし、ＤＤＳ３の出力設定周波数をｆ_Oとし、ｎを自然数とすると、ＤＤＳ３からは、ディジタル／アナログ変換のイメージ成分として、［ｎ×ｆ_S±ｆ_O］の周波数の信号が出力される。バンドパスフィルタ４は、このイメージ成分の周波数を通過帯域とする特性を有する。 （もっと読む）

【課題】ＣＲ発振回路に温度変化や経年変化が生じても正確な周波数を持つクロック信号を生成する。
【解決手段】ＣＲ発振器１２の温度を示すＡ／Ｄ変換値とＣＲ発振回路８の逓倍数を決める逓倍数設定値ＦＭＵＬＲとを対応付けてＥＥＰＲＯＭ３に記憶し、Ａ／Ｄ変換値（検出温度Ｔ）に応じた逓倍数設定値ＦＭＵＬＲを読み出してＣＲ発振回路８のレジスタに設定する。通信回路７が同期信号を受信するごとにクロック信号ＣＬＫを計数して１ビット長を計測し、その計数値ＸＡと正規の１ビット時間に対する基準周期に基づく基準計数値ＸＢとに基づいて逓倍数設定値ＦＭＵＬＲを補正し、補正後の逓倍数設定値ＦＭＵＬＲを検出温度Ｔに対応させてＥＥＰＲＯＭ３に書き込む。 （もっと読む）

【課題】ダブルエッジトリガ型フリップフロップ回路に対するクロック信号の供給を停止させるとき、当該フリップフロップ回路が保持するデータが不必要に更新されてしまうことがある。
【解決手段】エッジ検出回路６１は、第１クロック信号を受け、そのエッジを検出すると、所定幅のパルス信号を出力する。論理ゲートは、エッジ検出回路６１の出力信号と、ダブルエッジトリガ型フリップフロップ回路の使用状態を示すイネーブル信号とを受け、イネーブル信号が有意な期間、エッジ検出回路６１の出力信号に追従する信号を出力し、イネーブル信号が非有意な期間、非有意なレベルの信号を出力する。トグル型フリップフロップ回路は、論理ゲートの出力信号を受け、所定幅のパルス信号を検出するたびに、論理レベルが反転する信号を、第２クロック信号として出力する。 （もっと読む）

【課題】一つのシステムに複数のリレーが存在する場合のリレーへの電流を制御するための方法、システムを提供する。
【解決手段】出力分配システムは、少なくとも２つのリレーと等位相間隔にパルス信号を発信する等位相間隔パルス発生器と、パルス信号に基づき、少なくとも２つのリレーへの電流を制御する、少なくとも２つのリレーのそれぞれに１つずつ接続され、パルス信号に基づき、少なくとも２つのリレーに送り込む電流を制御する少なくとも２つのドライバを備える。 （もっと読む）

【課題】回路規模の増大を抑制しつつ、受信したデータ信号の等化量を調整することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路１００は、イコライザと、イコライザにより等化されたデータ信号の位相を検出しこのデータ信号の位相と復元クロック信号の位相とを比較し、等化されたデータ信号のビット幅が復元クロック信号の周期よりも小さいときは第１の比較信号を出力し、一方、大きいときは第２の比較信号を出力し、復元クロック信号の位相がデータ信号の位相よりも進んでいる場合には第３の比較信号を出力し、遅れている場合には第４の比較信号を出力する位相比較回路と、第３、第４の比較信号および基準クロック信号に基づいて、復元クロック信号を生成する復元クロック生成回路と、少なくとも第１、第２の比較信号に基づいて、イコライザのピーキング量を制御する制御回路と、を備える。 （もっと読む）

【課題】Ｉ／Ｏバッファの実際の配置場所及び実際の動作タイミングにおけるＩ／Ｏバッファの同時スイッチングによる出力バッファの遅延変動を容易に検出し、オーバーマージンな設計を回避できるようにした半導体集積回路装置を提供する。
【解決手段】差動アンプ１５２で、ＶＳＳ変動の影響を受けている出力バッファ１５１の遅延を出力バッファ遅延変動検出用信号ＳＡＭＰ１として求める。差動アンプ１５３で、ＶＤＥ変動の影響を受けている出力バッファ１５１の遅延を出力バッファ遅延変動検出用信号ＳＡＭＰ２として求める。差動アンプ１５４で、ＶＤＥ・ＶＳＳ変動の影響を受けていない状態での出力バッファ１５１の遅延を出力バッファ遅延変動検出用信号ＳＡＭＰ３として求める。 （もっと読む）

【課題】自由振動波の位相ズレ成分を簡単な回路構成で精度良く検出する。
【解決手段】検出コイルＬとコンデンサＣとを接続してなる共振回路２を駆動し、該共振回路２から出力される振動波の位相ズレ成分にもとづいて検出を行う検出装置（近接センサ１０）であって、共振回路２に対して所定数の駆動信号を出力し、駆動信号出力停止後に共振回路２から減衰状に出力される自由振動波を、該自由振動波の電圧０地点を検出するゼロクロス回路１１に入力し、該ゼロクロス回路１１の出力に基づいて自由振動波の数をカウントし、該カウント数が所定数に達したか否かを判断する自由振動波カウント処理を行い、該自由振動波カウント処理に要した時間測定にもとづいて自由振動波の位相ズレ成分を検出する。 （もっと読む）

【課題】比較的低速かつ小規模のディジタル回路により精度の高い位相差検出を行う。
【解決手段】トラッキングサーボ回路１０において、入力部のローパスフィルタ（ＬＰＦ）１２〜１８および利得制御増幅器（ＧＣＡ）２０〜２６はアナログ回路であり、Ａ／Ｄ変換器２８〜３４より後段のオフセット・キャンセル回路３６〜４２、イコライザ（ＥＱ）４４〜５０、位相差検出器５２，５４、加算器５６、ＬＰＦ５８、利得制御増幅器（ＧＣＡ）６０およびサーボＤＳＰ１５４はすべてディジタル回路で構成される。両位相差検出器５２，５４は本発明の位相差検出方法にしたがって両入力信号の位相差を検出する。 （もっと読む）

【課題】製造プロセスにおけるばらつきが原因による同期期間や同期期間終了後の自走期間において、周波数が変動することがなく、安定した動作を実現し、また安価な半導体装置を提供する。
【解決手段】第１の基準クロック信号を生成する基準クロック信号生成回路と、第１基準クロックの信号及び同期信号を用いて第１の基準クロック信号の立ち上がりのエッジ数を計数する第１のカウンタ回路と、第１のカウンタ回路の計数値を用いて第１の基準クロック信号の立ち上がりのエッジ数を計数する第２のカウンタ回路と、第１のカウンタ回路の計数値を用いて第１の基準クロック信号を分周し、第２の基準クロック信号を生成する第１の分周回路と、第２の基準クロック信号を分周し、クロック信号を生成する第２の分周回路と、を有するクロック生成回路を半導体装置に搭載する。 （もっと読む）

【課題】 利用者による手動操作及び画面目視によりパルス列信号のＰＲＩを高精度に測定する。
【解決手段】 測定器本体に設けられた入力端子部と、この入力端子部を介して入力されたパルス列信号のパルス波形を表示する表示部と、この表示部に表示されるパルス波形の表示周期を制御する基準パルス信号を出力する基準信号発生部と、この基準パルス信号発生部から出力された基準パルス信号が入力され、その入力された基準パルス信号の発生周波数に基づいて前記表示部に表示されるパルス列信号の表示データを生成する表示制御部と、この表示制御部により生成された表示データに基づき表示されるパルス波形の表示周期が前記入力端子部を介して入力されたパルス列信号のパルス繰り返し周期と同じになるように前記基準信号発生部に基準パルス信号の発生周波数を指示する操作部とを備えた。 （もっと読む）

【課題】入力レベルに対してヒステリシス特性を持たせる。
【解決手段】第１トランジスタＭ１は、ソースが接地端子Ｐ２に接続され、ゲートに入力デジタル信号Ｓ１が入力される。第２トランジスタＭ２は、ソースが電源端子Ｐ１に接続され、そのドレインが第１トランジスタＭ１のドレインに接続される。第２トランジスタＭ２はデプレッション型で構成する。第１インバータ１２は、第１トランジスタＭ１、第２トランジスタＭ２の接続点Ｐ３、すなわちドレイン電位Ｖｘを反転し、第２トランジスタＭ２のゲートに出力する。入力回路１０は、接続点Ｐ３のドレイン電位Ｖｘに応じたレベルを出力する。 （もっと読む）

【課題】入力信号の断、回復状態でも出力の周波数変動を抑制し、周波数精度を維持するＰＬＬ回路の提供。
【解決手段】入力を所望周波数に分周する第１分周手段３と、電圧制御発振器７出力を所望周波数に分周する第２分周手段８と、前記第１分周手段３出力と前記第２分周手段出力８間の第１位相比較手段４と、前記第１分周手段３出力と前記第２分周手段８出力の反転の一方の第１選択手段１１と、前記第２分周手段８出力と前記第１選択手段１１出力間の第２位相比較手段１２と、前記第１位相比較手段４出力と、前記第２位相比較手段１２出力の一方の第２選択手段６と、入力信号監視手段９と、前記入力信号監視手段９からの監視結果に対して一定時間のタイミングを生成するタイミング生成手段１０と、を備え、前記第１選択手段１１及び前記第２選択手段６は、前記タイミング生成手段１０からの信号状態に従って選択する。 （もっと読む）

【課題】テスト中に所望の位相に対して追随できるテスト回路を備え、安価にDDRifのテストを行うことを目的としている。
【解決手段】本発明における半導体装置は、位相シフト量を決定するDLL２００と、テストモード時に所定位相ずらす演算回路３００と、位相シフト量を設定するレジスタ１１〜１６と、設定した位相にシフトして信号の送受信を行う伝送回路１０とを備える。伝送回路１０は、第１の信号を設定した位相にシフトする位相シフタ１と、テストモード時に第１の信号をループバックする双方向バッファ２１と、双方向バッファ２１から出力された信号の位相をシフトする位相シフタ２と、第３の信号の位相をシフトする位相シフタ３と、テストモード時に第３の信号をループバックする双方向バッファ２２と、双方向バッファ２２から出力された信号の位相をシフトする位相シフタ４と、位相シフタ２，４の出力信号を取り出すFIFO３０とを備える。 （もっと読む）