【課題】高温通電時にはバイアスジャンプを回避し、実運用時には外部電源を製品によらず共通化し、かつ端子数を削減する。
【解決手段】半導体装置２４と、入力整合回路１７と、出力整合回路１８と、運用時用ゲートバイアス回路７０と、運用時用ゲートバイアス回路７０に接続された運用時用ゲートバイアス端子４１ａと、入力整合回路１７に接続された高周波入力端子兼高温動作時用ゲートバイアス端子２１ａと、出力整合回路１８に接続されたドレインバイアス回路８０と、ドレインバイアス回路８０に接続されたドレインバイアス端子４１ｂと、出力整合回路１８に接続された高周波出力端子２１ｂとを備え、１つのパッケージに収納された高周波モジュール１およびその動作方法。 （もっと読む）

【課題】出力電流を増やすことなくセトリング時間を短縮することが可能なスイッチドキャパシタ利得段、及び、これを用いたパイプライン型Ａ／Ｄ変換器を提供する。
【解決手段】スイッチドキャパシタ利得段は、第１フェーズではサンプル／ホールド回路（キャパシタＣｆ及びＣｓ、並びに、スイッチＳＷａ〜ＳＷｃ）を用いて入力電圧Ｖｉｎのサンプリングを行い、第２フェーズでは増幅器（ＡＭＰ１及びＡＭＰ２）を用いてサンプリング済み入力電圧の増幅出力を行うスイッチドキャパシタ利得段において、入力電圧Ｖｉｎのサンプリング動作時にのみ、前記増幅器のミラー補償を行うミラー補償部（Ｃｍ、ＳＷｇ）を有する構成とする。 （もっと読む）

【課題】 複数の増幅手段を接地電位と直流電源との間に接続していても、電源の省電力化を図る
【解決手段】 高周波信号を順に増幅するように増幅器６、８、集積増幅回路１２の入出力が接続され、集積増幅回路１２の出力信号をエミッタ共通接続のダブルエミッタトランジスタ２０がベース電極に受けて増幅し、コレクタ電極から出力し、エミッタ電極２０ｅ１、２０ｅ２が接地電位点に接続されている。エミッタ電極２０ｅ１と接地電位点との間に、増幅器６及び集積増幅回路１２の電源端子Ａ、Ｂ、Ｃ、Ｄが、直列に接続され、エミッタ電極２０ｅ２と接地電位点との間に、増幅器８の２つの電源端子Ｅ、Ｆが接続されている。 （もっと読む）

【課題】大信号入力後に小信号が入力される際の自動利得制御応答時間を短縮する。
【解決手段】利得可変増幅器は、フォトダイオード（ＰＤ）から入力される電流信号ＩＮを帰還抵抗ＲＦの値に比例する利得によって増幅すると同時に電圧信号に変換するインピーダンス変換増幅器コア回路（ＴＩＡＣＯＲＥ）と、ＴＩＡＣＯＲＥの出力を入力として出力信号ＯＵＴを出力する出力バッファ（ＢＵＦ）と、ＴＩＡＣＯＲＥの出力電圧に基づいてＴＩＡＣＯＲＥの利得が所望の値になるようにフィードバック制御し、外部から与えられるリセット信号ＲｅｓｅｔをトリガとしてＴＩＡＣＯＲＥの状態を初期化してＴＩＡＣＯＲＥの利得が最大になるように制御する外部リセット端子付き利得制御回路（ＣＴＲＬ）とを有する。 （もっと読む）

【課題】利得制御信号の分配配線を簡素化し、回路の高周波化・広帯域化を実現し、負方向の利得可変幅を増大させる。
【解決手段】利得可変回路は、入力信号Ｉｎを増幅する可変利得増幅器（ＶＧＡ）１と、ＶＧＡ１の出力信号Ｏｕｔ１を増幅する固定利得増幅器（Ａｍｐ）２と、Ａｍｐ２の出力信号Ｏｕｔ２の振幅を検出して、検出した振幅と予め設定された振幅設定値とが等しくなるようにＶＧＡ１の利得を制御する自動利得調整回路（ＡＧＣ）３とを備える。ＶＧＡ１は、ギルバートセル型の可変利得増幅器である。 （もっと読む）

【課題】高出力と専有面積の縮小とを両立させた電力増幅装置を提供する。
【解決手段】基板上に形成された電力増幅装置３００であって、全体で環状の一次インダクタ１，２と、グランドパターン４〜８と、トランジスタ対（Ｑ１ｐ，Ｑ１ｎ）および（Ｑ２ｐ，Ｑ２ｎ）と、二次インダクタ３とを備える。グランドパターン４〜８は、基板に垂直な方向から見て、環状の一次インダクタ１，２の内側の領域の一部から外側の領域に及ぶように設けられ、外側の領域の複数箇所で接地される。各一次インダクタ１，２の両端には、対応のトランジスタ対を構成する第１および第２のトランジスタの第１の主電極がそれぞれ接続される。第１および第２のトランジスタの各第２の主電極は、一次インダクタの内側の領域でグランドパターンに接続されるとともに、上記の接地された複数箇所のいずれとも電気的に導通する。 （もっと読む）

【課題】広帯域特性の改善と隣接セルからの干渉問題の抑制を両立できる増幅器を得る。
【解決手段】３セル以上のユニットセルトランジスタ（１１）が等間隔に配置されたマルチセルトランジスタ（１０）と、スリット（２３）で区切られたオープンスタブ（２２）により、基本波の整数倍の周波数で短絡状態を形成するように各ユニットセルトランジスタに対応して設けられた高調波処理回路（２１）を複数有し、各高調波処理回路がトーナメント構成となるように線路構成された出力整合回路（２０）とを備えた増幅器であって、各高調波処理回路（２１）は、マルチセルトランジスタを構成する各ユニットセルトランジスタのゲートまたはドレイン端子の少なくとも一方から、電気長で１／２波長未満の距離に配置され、オープンスタブ（２２）が、主線路と平行して片側に１本で配置されている。 （もっと読む）

【課題】ＭＯＳ技術を使ったパワー素子を用いなくても、正確な負荷電流を供給しうる電流源を提供する。
【解決手段】電流源１０が、制御端子および制御パスを有するバイポーラトランジスタ１と、バイポーラトランジスタ１の制御パス上にあって、電気負荷Ｄ１と接続される第１の端子と、抵抗器４経由で基準電源端子と接続される第２の端子と、バイポーラトランジスタ１の制御端子に接続され、この制御端子に送られる制御電流を測定する測定装置２と、バイポーラトランジスタ１の制御電流が制御パス上に位置する第１の端子において補償されるように、測定装置２およびバイポーラトランジスタ１に接続された補償電流源３とを備える。 （もっと読む）

【課題】 不要波の出力を抑制することのできる小型なバイアス回路を得ることを目的とする。
【解決手段】 半導体素子３に電力を供給するバイアス回路において、インダクタ５及びキャパシタ６が直列に接続された直列回路と、直列回路に並列に接続されて並列回路を構成するインダクタ７と、接地されたキャパシタ８とインダクタ７との間に接続され、外部から電力が供給されるバイアス端子９を備えて、直列回路および並列回路の共振により、半導体素子３の不要波を除去し所望の周波数のみを伝達する。 （もっと読む）

【課題】差動出力信号間のオフセット電圧を充分に抑圧し、出力信号のデューティ比の悪化を防ぐこと。
【解決手段】差動振幅制限増幅器３０と、該差動振幅制限増幅器の出力差動信号をオフセット電圧抑制のために前記差動振幅制限幅器の入力側にフィードバックする差動アクティブ・ローパスフィルタ回路４０と、からなる回路を、２段以上に亘って縦続接続したて構成する。 （もっと読む）

【課題】最終変換利得を低減させることなく、変換デバイスを制御する方法を提供する。
【解決手段】本発明は、増幅器と、増幅器の入力と出力の間に負帰還で取り付けられた少なくとも1つのキャパシタとを含み、それによって前記増幅器を、前記増幅器から電荷を受け取る少なくとも1つの入力段と前記増幅器へ電圧を送る少なくとも1つの出力段との間に接続でき、前記電圧が、入力で受け取った電荷を表す、電荷を電圧に変換するデバイスを制御する方法であって、前記方法が、入力で受け取った電荷の電圧変換を含む少なくとも1つの段階(62)を含む、方法に関する。本発明によれば、変換段階は少なくとも、増幅器が入力段に接続され、また増幅器が出力段から切断される、1つの第1の副段階(64)と、増幅器が入力段から切断され、また増幅器が出力段に接続される、その後の第2の副段階(66)とを含む。 （もっと読む）

【課題】簡易な構成で、Ｄ級増幅回路の出力電流を反転可能にする。
【解決手段】本発明に係るＤ級増幅回路１００は、入力信号AINに応じて第１状態と第２状態とが切り替えられる。第１状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第１ノードND1から第２ノードND2へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第１ノードND1から第２ノードND2へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。第２状態では、コイルＬと負荷３０とが電気的に切り離された状態で、第２ノードND2から第１ノードND1へ向かう電流がコイルＬに流れた後、コイルＬと負荷３０とが電気的に接続されて、第２ノードND2から第１ノードND1へ向かう電流が負荷３０を流れるとともに容量素子Ｃに充電される。 （もっと読む）

【課題】 Ｄ級増幅回路においてゲイン切替を好適に行う。また、それに伴って発生する弊害（周波数特性の変動等）を防止する。
【解決手段】 Ｄ級増幅回路は、入力信号（Ｖｉｎ＋，Ｖｉｎ−）とフィードバック信号（ＦＢａ，ＦＢｂ）を合成した信号を積分して積分信号（Ｘａ，Ｘｂ）を出力する演算手段（１０）と、積分信号と三角波信号（ＴＲＩ）との比較結果に基づいてパルス幅変調信号（Ｐａ，Ｐｂ）を生成する信号生成手段（４０）と、演算手段と信号生成手段との間を接続する第１・第２帰還経路（１９ａ，１９ｂ）上の第１・第２ノード（Ｎ１，Ｎ２）にその両端が接続された帰還抵抗値切替回路（５１）と、を備える。この回路は、自身の抵抗値を変更することによって、全差動オペアンプ（１１）からみた帰還抵抗値を変更する。Ｄ級増幅回路は、このほか、帰還抵抗間容量切替回路（５２）、あるいは積分定数切替回路（５３ａ，５３ｂ）を備える。 （もっと読む）

【課題】バッテリ電圧が低下してアンプの電流が増大し、ヒューズ切れ等を生じることがなく、且つアンプ全体の出力の大きな低下を生じない「車載用アンプの低バッテリ電圧時制御方法及び装置」とする。
【解決手段】複数チャンネルのオーディオ信号を入力して各チャンネルの出力レベルを算出し、その出力レベルにより、最も出力レベルの高いチャンネルを選択し、アンプの昇圧用出力電圧を、最も出力レベルの高いチャンネルの出力が得られるように設定する。この出力電圧で作動するバッテリ電流を算出し、その電流がヒューズの容量を超えるかを判別する。超えないときはアンプからスピーカへの出力を行い、超えるときは前記選択した最も出力レベルの高いチャンネルの出力レベルを所定量低下させ、低下させた出力レベルでのバッテリ電流がヒューズの容量を超えないとき、アンプからスピーカへの出力を行う。 （もっと読む）

アンプのバイアス電流をモニタリングおよび制御するための技術が説明される。典型的な設計において、装置は、アンプとバイアス回路を含むとしてもよい。アンプは、インダクタに連結された少なくとも一つのトランジスタを含むとしてもよい。バイアス回路は、アンプに対するターゲットバイアス電流を得るために、アンプの少なくとも一つのトランジスタに対する少なくとも一つのバイアス電圧を生成してもよい。バイアス回路は、アンプのインダクタを横切る電圧、または、アンプの少なくとも一つのトランジスタの一つを用いて形成されたカレントミラーによる電流、または、アンプの少なくとも一つのトランジスタのうちの一つのゲート−ソース間電圧、または、アンプを模倣するレプリカ回路の電圧、または、無効化されたスイッチモード電源を用いてアンプに適用される電流、に基づいて少なくとも一つのバイアス電圧を生成してもよい。 （もっと読む）

入力信号電圧を複数の入力信号電流に変換するための複数の電圧−電流トランスデューサとカスコード段とを備える例示的装置が開示される。カスコード段は、増幅器利得制御を実現するように電圧−電流トランスデューサに結合される。カスコード段は、薄ゲート酸化膜トランジスタと厚ゲート酸化膜トランジスタとを備える。
（もっと読む）

【課題】ＴＤＤ方式や送信信号の平均電力が時間的に変化する通信方式であっても、高い歪補償性能を有し、かつ歪補償の追従に要する収束時間を短縮できる歪補償装置を提供する。
【解決手段】歪補償前の送信信号及び高出力増幅器２がオンとなる送信時間に増幅された当該送信信号を取得するデータサンプル部４と、データサンプル部４によって取得された信号に基づいて、高出力増幅器２の逆歪み特性データを算出するＬＵＴ計算部５と、ＬＵＴ計算部５によって算出された逆歪み特性データを用いて、送信信号に対して高出力増幅器２で発生する歪みを補償するプリディストータ１と、高出力増幅器２がオンして送信時間が開始された当初の区間に対応する信号が連続して取得されないように、データサンプル部４による信号取得の時間位置を制御するサンプル位置制御部６とを備える。 （もっと読む）

【課題】
パルス又は連続波形で増幅出力を発生する改良型のカスケード電圧増幅器を提供する。
【解決手段】
本発明による増幅器は、スイッチング増幅およびクラスＡ又はＣ増幅構造として構成された電子管を用いる少なくとも一つの非最終ステージを含む。最終ステージはクラスＡ又はＣ増幅構造として構成された電子管を含む。前記少なくとも一つの非最終ステージと前記最終ステージは直列に接続してあり、増幅された出力は少なくとも１０００ボルトの電圧を有する。更に共通の真空エンクロージャ内部で複数のカスケード電子管ステージを起動させる方法を開示する。有利にも、充分な量のエネルギーが第１ステージに供給されると何らかの中間ステージを通って最終ステージまで直列に伝搬し全部の真空間断の起動が容易に行なえる。 （もっと読む）