【課題】利用されるトランジスタの特性によらず、ドハティ増幅器を含む増幅装置の故障を簡易な構成で確実に検出する技術を提供する。
【解決手段】キャリア増幅器及びピーク増幅器を有し、入力信号を増幅して出力信号として出力する増幅装置において、ピーク増幅器のゲートバイアス回路に配置された抵抗の両端電位差を所定の閾値と比較する比較器と、この比較器から出力される信号に基づいて故障の有無を示す信号を出力する故障検出回路と、を備える増幅装置に関する。 （もっと読む）

【課題】差動回路の入力トランジスタのホットキャリア劣化を遅らすことができる差動制御回路を提供する。
【解決手段】動作モード設定回路をなすアップダウンカウンタ２４は、最上位ビット出力信号Ｓ０を動作モード設定信号として出力する。第１の分配回路２８は、最上位ビット出力信号Ｓ０がＨレベルとされる第１の動作モード時には、入力信号ＳＩＮを第１の入力トランジスタ１９のゲートに与えると共に、基準電圧ＶＲＥＦを第２の入力トランジスタ２０のゲートに与え、最上位ビット出力信号Ｓ０がＬレベルとされる第２の動作モード時には、入力信号ＳＩＮを第２の入力トランジスタ２０のゲートに与えると共に、基準電圧ＶＲＥＦを第１の入力トランジスタ１９のゲートに与える。 （もっと読む）

【課題】高周波帯域でも優れた安定係数を有する増幅回路を提供すること。
【解決手段】増幅回路は、エミッタ接地された第１のバイポーラトランジスタと、第１のバイポーラトランジスタのバイアス回路と、を備える。バイアス回路は、第１のバイポーラトランジスタとカレントミラー回路を構成する第２のバイポーラトランジスタと、第２のバイポーラトランジスタのエミッタに接続された抵抗と、第２のバイポーラトランジスタのエミッタに、抵抗と並列に接続された第１のコンデンサと、第１のバイポーラトランジスタ及び第２のバイポーラトランジスタの各ベースにエミッタが接続され、第２のバイポーラトランジスタのコレクタにベースが接続された第３のバイポーラトランジスタと、を有する。第１のバイポーラトランジスタは、当該第１のバイポーラトランジスタのベースに入力された信号を増幅して第１のバイポーラトランジスタのコレクタから出力する。 （もっと読む）

【課題】本発明は、出力信号が入力Ｉ信号及び入力Ｑ信号の形成する入力信号に近づくように、電力又は位相の歪補償量を変化させる方向を決定することを目的とする。
【解決手段】上記目的を達成するために、本発明に係る歪補償装置は、歪補償装置への入力Ｉ信号及び入力Ｑ信号の信号振幅を入力信号点１０１のＩ座標Ｉａ及びＱ座標Ｑａの値と、歪補償装置からの出力信号を復調した復調Ｉ信号及び復調Ｑ信号の信号振幅を復調信号点１０２のＩ座標Ｉｂ及びＱ座標Ｑｂの値と捉え、歪補償量を変化させる電力の増減方向又は位相の回転方向を、復調信号点１０２が入力信号点１０１に近づく方向に決定することを特徴とする。 （もっと読む）

【課題】入力信号に含まれるジッタを増幅するジッタ増幅回路１５０。
【解決手段】入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路。 （もっと読む）

【課題】エラーレートを低減する。
【解決手段】ＴＭＤＳドライバ１０は、差動信号を一対の差動信号線２０を介して出力する。入力差動対１２は、一端が共通に接続された第１トランジスタＭ１、第２トランジスタＭ２を含み、差動信号線２０を介して接続される差動レシーバ１１０側の終端抵抗ＲＴを負荷の一部として動作する。テール電流源１４は、入力差動対１２に定電流Ｉｃを供給する。インピーダンス調節部１６は、入力差動対１２と差動信号線２０の間に設けられ、第１トランジスタＭ１、第２トランジスタＭ２の負荷インピーダンスを調節する。 （もっと読む）

【課題】電流サンプリング方法と回路を提供する。
【解決手段】電流サンプリング回路は、電流サンプリングトランジスタ、電流サンプリングトランジスタのゲートとソース間のキャパシタ、電流サンプリングトランジスタのゲートとソース間にフィードバックループを提供する増幅器、からなる。スイッチは回路を制御して、キャパシタ上でサンプリングされる電流に対応するゲートーソース電圧をサンプリングする。キャパシタは、第一サンプリング期間でゲートソース電圧をサンプリングする第一キャパシタ回路と、第二キャパシタ回路と、を有する。第一、第二キャパシタ回路は直列されて、第二サンプリング期間でゲートソース電圧をサンプリングする。増幅器の操作点は、第一サンプリング期間でサンプリングされるゲートソース電圧に基づいて、第一、第二期間でシフトする。 （もっと読む）

【課題】 出力回路設定信号のアイソレータを必要としないアナログ出力装置を実現する。
【解決手段】 上位装置から送信されるアナログ値を表すＰＷＭ信号を、アイソレータを介して受信して電圧または電流値に変換すると共に、前記上位装置より出力される制御信号を受信する出力回路を備えるアナログ出力装置において、
前記上位装置は、前記制御信号を前記ＰＷＭ信号に重畳させて前記出力回路に送信する。 （もっと読む）

【課題】大きな突入電流の発生を確実に防止し、更に出力電圧にオーバーシュートが発生することを抑制できる定電圧回路を得る。
【解決手段】起動信号ＣＥがローレベルからハイレベルに変化すると、誤差増幅回路３と演算増幅回路４が作動し、同時にスイッチＳＷ１がオンして導通状態になると共にスイッチＳＷ２はオフして遮断状態になり、コンデンサＣ１は定電流源５からの定電流ｉ１によって充電され、ランプ電圧ＶＡは一定の傾斜で上昇する。また、誤差増幅回路３が動作を開始したことから、出力電圧Ｖｏｕｔも上昇を始めるが、出力電圧Ｖｏｕｔがランプ電圧ＶＡを超えると、演算増幅回路４の出力電圧が上昇して出力トランジスタＭ１のゲート電圧を上昇させ、出力トランジスタＭ１のインピーダンスが増加して出力電圧Ｖｏｕｔを低下させるようにした。 （もっと読む）

【課題】入力電圧に対する出力精度の高い電圧電流変換回路、及び電圧制御発振回路を提供する。
【解決手段】電圧電流変換回路は、入力端子１に入力された入力電圧を電流に変換して、出力する電圧電流変換回路であって、入力端子１に接続されたゲートを有するＮＭＯＳ４を含み、ＮＭＯＳ４に流れる電流に応じた出力電流を発生する第一電流発生回路１１と、ソース、及びドレインと異なる電位となるゲートを有するＮＭＯＳ８を含み、ＮＭＯＳ８に流れる電流に応じた重畳電流を発生して、ＮＭＯＳ４に供給する第二電流発生回路と、を備えたものである。 （もっと読む）

【課題】供給電源の容量が低くても、駆動停止等の異常状態を頻発させることなく動作し続ける電子機器を提供する。
【解決手段】ＣＰＵ２１は、パワーアンプ２４のパワー段２４２の電源電圧レベルを検出し、ゲイン減衰閾値以下になったことを検出すると、パワーアンプ２４への入力ゲインを半固定的に低下させる制御を行う。この処理と並行して、ＣＰＵ２１は、パワーアンプ２４のパワー段２４２の電源電圧レベルがゲイン補正閾値以下になったことを検出すると、パワーアンプ２４への入力ゲインを変動的に低下させる補正を行う。これらの入力ゲイン低下補正は、パワー段２４２の電源電圧レベルに応じて行われ、パワー段２４２の電源電圧レベルが復帰すれば、これらのゲイン低下補正も解除される。 （もっと読む）

【課題】増幅器を構成する直列に接続されたＦＥＴの少なくとも１つのバイアスの安定化を図り、増幅器の利得の安定化を図ること。
【解決手段】増幅装置は、負荷抵抗、第１及び第２ＦＥＴが直列に接続された構造を有する増幅器と、第１ＦＥＴに第１バイアス電流を供給する第１バイアス回路と、第２ＦＥＴに第２バイアス電流を供給する第２バイアス回路とを有する。第２バイアス回路は、第１及び第２ＦＥＴの接続ノードにおけるバイアス電圧と、第１バイアス回路の出力電圧とが等しくなるように、第２ＦＥＴのゲートに制御信号を与える比較装置を有する。 （もっと読む）

【課題】増幅器を構成するＦＥＴのバイアスの安定化を図り、増幅器の利得の安定化を図ること。
【解決手段】増幅器を構成するＦＥＴのバイアスを提供するＧｍ補償バイアス回路は、基準電流が流れる第１電極及び第２電極を有し、第１電極に接続されたゲートを有する第１ＦＥＴと、バイアス電流が流れる第１電極及び第２電極を有し、第１ＦＥＴのゲートに接続されたゲートを有する第２ＦＥＴと、第１ＦＥＴの第１電極の第１電位及び第２ＦＥＴの第１電極の第２電位の比較結果に応じた信号を出力する比較器とを有する。比較器から出力される信号により、基準電流及びバイアス電流が等しくなるように制御される。 （もっと読む）

【課題】 カスコード接続されたトランジスタを有する増幅器や定電流発生回路の電源電圧マージンを大きくする。
【解決手段】 カスコード型カレントミラー回路５０には、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１１、ＮＭＴ１２、ＮＭＴ２１、ＮＭＴ２２、ＮＭＴ３１、ＮＭＴ３２、ＮＭＴ４１、ＮＭＴ４２、ＮＭＴ５１、及びＮＭＴ５２が設けられる。Ｎｃｈ ＭＯＳトランジスタＮＭＴ１２のドレインは、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１１、ＮＭＴ１２、ＮＭＴ２１、ＮＭＴ２２、ＮＭＴ３１、ＮＭＴ３２、ＮＭＴ４１、ＮＭＴ４２、ＮＭＴ５１、及びＮＭＴ５２のゲートに接続される。低電位側電源（接地電位）Ｖｓｓ側に設けられるＮｃｈ ＭＯＳトランジスタＮＭＴ１１、ＮＭＴ２１、ＮＭＴ３１、ＮＭＴ４１、及びＮＭＴ５１の閾値電圧はＮｃｈ ＭＯＳトランジスタＮＭＴ１２、ＮＭＴ２２、ＮＭＴ３２、ＮＭＴ４２、及びＮＭＴ５１の閾値電圧よりも大きく設定される。 （もっと読む）

【課題】出力端に接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる増幅回路を提供する。
【解決手段】本発明による増幅回路１ａは、増幅部（オペアンプ１０＋帰還回路）と、増幅部からの出力信号を外部に出力する出力端子ＯＴと、出力端子ＯＴに接続される負荷の容量を制御する負荷容量制御手段１２ａと、を含むことを特徴とする。これにより、増幅回路１ａ内に負荷容量制御手段１２ａを設けたので、出力端子ＯＴに接続される容量性負荷の容量値によるカットオフ周波数の変動を抑制できる。 （もっと読む）

【課題】Ｄクラスアンプを利用した２つのアンプ回路の発振を同期する。
【解決手段】コンパレータ１４−１，１４−２によりパルス幅変調を行うとともにスピーカＳＰに向けた出力を入力側にフィードバックする自励発振回路を用いるＤクラスアンプを２つ設ける。２つのＤクラスアンプのコンパレータ１４−１，１４−２の入力間を、中間点が基準電源Ｖｒｅｆに接続された２つのコンデンサＣ１，Ｃ２の直列接続によって接続するとともに、２つの抵抗の直列接続Ｒ３，Ｒ４で接続する。そして、このようなアンプ回路を２つ設ける。そして、抵抗Ｒ３，Ｒ４の直列接続の中間点Ａ同士を接続する。これによって、２つのアンプの発振を同期する。 （もっと読む）

【課題】出力回路の設計が容易な増幅回路及びこれを備える光ピックアップを提供する。
【解決手段】本発明による増幅回路は、入力信号が供給される差動増幅回路２０と、差動増幅回路２０の出力をそれぞれ受ける複数の出力回路３０−１〜３と、を備える。これによれば、出力回路を複数用意したので、用途別に出力回路を設計することができる。したがって、増幅回路において出力回路の設計が容易化されている。また、光ピックアップ内の増幅回路において、出力回路の設計が容易化される。 （もっと読む）

【課題】Ｄクラスアンプの発振周波数を制御する。
【解決手段】コンパレータ１４−１，１４−２によりパルス幅変調を行うとともにスピーカＳＰに向けた出力を入力側にフィードバックする自励発振回路を用いるＤクラスアンプを２つ設ける。２つのＤクラスアンプのコンパレータ１４−１，１４−２の入力間を、中間点が基準電源Ｖｒｅｆに接続された２つのコンデンサＣ１，Ｃ２の直列接続によって接続するとともに、２つの抵抗の直列接続Ｒ３，Ｒ４で接続する。そして、抵抗Ｒ３，Ｒ４の直列接続の中間点を外付け用の接続端子Ｐに接続し、この接続端子Ｐを介し任意抵抗の外付け抵抗Ｒ５により、基準電源Ｖｒｅｆと接続可能とする。 （もっと読む）

【課題】積分回路の充電が開始されるときのオフセット電圧を抑制することにより、適切なパルス幅変調信号を出力する。
【解決手段】パルス幅変調回路１は、入力信号に基づく電流に基づいて所定のクロック信号の半周期である第１期間Ｔ１において第１積分回路Ｃ１を充電させ、一定のバイアス電流に基づいて第２期間Ｔ２において第１積分回路Ｃ１で蓄積された充電電圧を放電バイアス電流源１３に向けて放電させ、第２期間Ｔ２が開始されてから第１積分回路Ｃ１における電圧が所定の基準電圧に到達するまでの時間を検出し、クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するものである。 （もっと読む）

【課題】入力インピーダンスを一定に維持しつつ、ゲインを変化させることができる増幅回路を提供することを課題とする。
【解決手段】ソース接地型アンプ（１０１）と、前記ソース接地型アンプの出力端子に接続される出力負荷（１０２）と、前記ソース接地型アンプの前記出力端子に接続されるバッファ回路（１０３）と、前記バッファ回路の出力端子及び前記ソース接地型アンプの入力端子間に接続されるフィードバック回路（１０４）と、前記ソース接地型アンプのゲインに応じて前記フィードバック回路のインピーダンスを制御する制御回路（１０５）とを有することを特徴とする増幅回路が提供される。 （もっと読む）