ナノロッドを利用した窒化物系半導体素子及びその製造方法
【課題】シリコン基板上に形成された良質のＧａＮ層を含む窒化物系半導体素子及びその製造方法を開示する。
【解決手段】本発明の窒化物系半導体素子によると、シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、上記マトリックス層上に形成されたＧａＮ層を含む。
【解決手段】本発明の窒化物系半導体素子によると、シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、上記マトリックス層上に形成されたＧａＮ層を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化物系半導体素子及びその製造方法に関する。より詳しくは、基板上にナノロッドと非晶質マトリックス層を具備してクラックの発生を抑制することが可能な窒化物系半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
一般に発光ダイオード（Light Emiting Diode;LED）は、窒化物系半導体を利用した青色、緑色及び紫外線ＬＥＤと、ガリウム砒素（ＧａＡｓ）またはガリウムリン（ＧａＰ）半導体物質を利用した緑色及び赤色ＬＥＤとに分類される。最近、ガリウム窒化物などの窒化物系半導体を利用した青色ＬＥＤが開発されながら光の三原色がＬＥＤにより具現され、全色のディスプレイが可能になった。また、ＬＥＤの輝度が向上し、ＬＥＤを照明に使用する試みが世界中で活発に進んでいる。
【０００３】
現在のところ、窒化物系ＬＥＤを含んだ殆どの窒化物系半導体素子を具現するために単結晶サファイア（Ａｌ２Ｏ３）基板またはシリコンカーバイド（ＳｉＣ）基板が使用されている。しかし、こうした基板は価格が高いばかりでなく基板サイズが２インチまたは３インチほどに制限され大口径の基板作製が困難なので、量産に適さないといった問題がある。
【０００４】
既に半導体関連業界と学界では、窒化物系半導体分野において真なる量産体制を築き上げるためにはシリコン（Ｓｉ）基板を使用することが最も好ましいことに同意しており、シリコン基板を使用して窒化物系半導体素子を具現しようとする研究が進んでいる。しかし、Ｓｉ基板とＧａＮなどのIII族窒化物系半導体同士に格子定数の差及び熱膨張係数の差が大変大きい。このことから、Ｓｉ基板上に形成されたＧａＮ層にクラックが深刻に発生する。このようなＧａＮ層に形成されるクラックは、ＧａＮ層を基に製造される素子の性能を著しく低下させ、素子の寿命にも致命的な影響を及ぼす。こうした問題を解決すべく世界中で多くの研究が進められている。
【０００５】
上記問題を解決しようとする一方案として、Ｓｉ基板上にＡｌＸＧａ１−ＸＮバッファ層を形成した後、その上にＧａＮ層を成長させる方法がある。米国特許第６,６４９,２８７号には、シリコン基板とＧａＮ層との格子定数及び熱膨張係数の差を和らげるために厚さ方向にＡｌ組成が変化するＡｌＸＧａ１−ＸＮの転移層（transition layer）をシリコン基板上に形成する方法が開示されている。
【０００６】
図１はＳｉ基板上に形成されたＧａＮ層を含む従来の窒化物系半導体素子の一例を示す断面図である。図１によると、Ｓｉ基板（１１） 上にＡｌＸＧａ１−ＸＮバッファ層（１３）が形成され、その上にｎ型ＧａＮ層（１５）が形成されている。上記ＡｌＸＧａ１-ＸＮバッファ層（１３）はシリコン基板上にＧａＮ層を形成する際発生するストレスまたはクラックを減少させる役目を果たす。上記ＡｌＸＧａ１−ＸＮバッファ層（１３）はＳｉとＧａＮとの格子定数の差及び熱膨張係数の差をある程度和らげるために、厚さ方向に沿って異なるＡｌ組成を有する。即ち、ＡｌＸＧａ１−ＸＮバッファ層（１３）のＡｌ組成をＳｉ基板（１１）側には相対的に高くし、ＧａＮ層（１５）側には相対的に低くすることにより、ＳｉとＧａＮとの結晶構造の差違によるストレスを緩和することになる。これにより、ＡｌＸＧａ１−ＸＮバッファ層（１３）上に成長されたＧａＮ層（１５）にはクラックの発生（cracking）が減少する。
【０００７】
しかし、このようにＡｌＸＧａ１‐ＸＮバッファ層（１３）を形成しても、Ｓｉ基板（１１）とＧａＮ層（１５）との熱膨張係数の差による引張応力を効果的に緩和することはできないので、成長したＧａＮ層（１５）表面にクラック網（crack network）を引き起こす。こうしたクラック網はＧａＮ層（１５）を基に製造されたＬＥＤなどの光素子の性能を低下させるばかりでなく、素子の寿命にも致命的な働きをする。
【０００８】
Ｓｉ基板上にＧａＮ層形成時発生するクラック問題を解決しようとする他の方案として、シリコン基板上にＺｎＯバッファ層を形成し、その上にＧａＮ層を形成する方法がある。しかし、この場合にもクラック発生の問題を根本的に解決することはできない。したがって、Ｓｉ基板とＧａＮ層との格子定数の差及び熱膨張係数の差によるクラックの発生を根本的に解決して良質のＧａＮ層をＳｉ基板上に形成させる方案が要される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記した問題を解決するためのもので、シリコン基板上にクラックがほぼ無く平坦な表面を有する良質のＧａＮ層を含んだ窒化物系半導体素子を提供する。
【００１０】
さらに、シリコン基板上にＧａＮ層を形成する際発生するクラックを効果的に抑制することが可能な窒化物系半導体素子の製造方法を提供する。
【課題を解決するための手段】
【００１１】
上述した技術的課題を成し遂げるために、本発明による窒化物系半導体素子は、シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、上記マトリックス層上に形成されたＧａＮ層とを含む。
【００１２】
本発明の一実施形態によると、上記窒化物系半導体素子は上記シリコン基板と上記ナノロッドとの間にＺｎＯバッファ層をさらに含むことが可能である。
【００１３】
上記ナノロッドはＺｎＯ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、またはＡｌＧａＩｎＮから成るナノロッドであり得る。好ましくは、上記ナノロッド同士の間隔は約１００ないし２００nmである。上記ナノロッドの直径は約１０ないし２０nmであることが好ましい。また、上記ナノロッドの長さは約５０ないし９００nmであることが好ましい。また、上記非晶質マトリックス層から突出した上記ナノロッドの上端一部の高さは約２０ないし１００nmであることが好ましい。
【００１４】
上記非晶質マトリックス層はシリコン酸化物またはシリコン窒化物から成ることが好ましい。こうしたナノロッド‐非晶質マトリックス層の複合層を含む窒化物系半導体素子を利用して無クラック（crack-free）で良質のＧａＮ層を含んだＬＥＤなどの半導体光素子を製造することが可能である。
【００１５】
本発明の他技術的課題を成し遂げるために、本発明による窒化物系半導体素子の製造方法は、シリコン基板上に垂直方向に整列された多数のナノロッドを形成する段階と、上記ナノロッド同士の空間を充填する非晶質のマトリックス層を形成して上記ナノロッドの上端一部が上記非晶質マトリックス層の上面から突出するようにする段階と、上記ナノロッドの上端一部をシードとして上記マトリックス層上にＧａＮ層を成長させる段階とを含む。
【００１６】
本発明の一実施形態によれば、上記製造方法は、上記多数のナノロッドを形成する段階前に上記シリコン基板上にＺｎＯバッファ層を形成する段階をさらに含むことが可能である。
【００１７】
さらに、上記製造方法は、上記シリコン基板、ナノロッド及びマトリックス層を上記ＧａＮ層から分離する段階をさらに含むことが可能である。こうしてＧａＮ層を含む薄膜が得られる。この場合、上記分離段階はウェットエッチングにより容易に行われる。こうした分離段階によりＧａＮ層からシリコン基板を除去することにより、シリコン基板が光を吸収する問題を除去し得る。即ち、上記本発明により形成されたＧａＮ層をＬＥＤに使用する際活性層から発生する光がシリコン基板に吸収されることが起こらないよう上記シリコン基板を容易に除去し得るのである。
【００１８】
好ましくは、上記ナノロッドを形成する段階は有機金属ＣＶＤ（Metal Organic Chemical Vapor Deposition:MOCVD）法を使用して行う。ＭＯＣＶＤ法を使用してＺｎＯナノロッドを形成する場合、上記ＺｎＯナノロッド形成のためのＺｎソースにはジエチル亜鉛（diethylzinc:DEZn）を使用し、Ｏソースには酸素ガスを使用し得る。さらに、上記ＺｎＯナノロッドの形成時工程温度は４００ないし５００℃であることが好ましい。好ましくは、上記ＧａＮ層を成長させる段階は、側方向の成長が成されるよう１１００℃以上の温度と約１０ないし３００Ｔｏｒｒの圧力下で行われることが好ましい。
【００１９】
本発明によれば、Ｓｉ基板上に垂直方向に整列された多数のナノロッドと非晶質のマトリックス層を下部のＳｉ基板と上部のＧａＮ層との間に介在させることにより、Ｓｉ基板とＧａＮ層との熱膨張係数の差による熱的ストレスを効果的に緩和させるようになる。即ち、マトリックス層上に一部突出したナノロッドをシード（seed）に用いＧａＮ層を高温において成長させても、ＧａＮ層冷却時ＧａＮ層は熱膨張係数の差による熱的ストレスの影響を殆ど受けなくなる。これは、上記ナノロッド及び非晶質マトリックス層がＧａＮ層とＳｉ基板との間でストレスを吸収するスポンジの役目を果たすからである。こうして、上部に形成されたＧａＮ層にはクラックが殆ど見つからなくなる。
【発明の効果】
【００２０】
本発明によると、Ｓｉ基板上に形成されたナノロッド-マトリックス層の複合層を利用してＧａＮ層を成長させることによりクラックの無い良質のＧａＮ層を得ることになる。したがって、これを利用して半導体光素子を製造すると素子の性能及び寿命を向上することが可能になる。さらに、ナノロッド‐マトリックス層の複合層がウェットエッチングにより容易に除去され得るので、Ｓｉ基板の無い薄膜のＧａＮ ＬＥＤを容易に製造することが可能である。
【発明を実施するための最良の形態】
【００２１】
以下、添付の図を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は多様な他形態に変形可能で、本発明の範囲が以下説明する実施形態に限定されるわけではない。本発明の実施形態は当業界において平均的な知識を有する者に対し本発明をより完全に説明するために提供されるものである。したがって、図における要素の形状及び大きさなどはより明確な説明のため誇張されることもあり、図面上の同一符合で表示される要素は同一要素である。
【００２２】
図２は本発明の一実施形態による窒化物系半導体素子の断面構造を概略的に示した図である。図２によると、Ｓｉ基板（１０１）上に低温成長させて得たＺｎＯバッファ層（１０２）が形成されている。ＺｎＯバッファ層（１０２）上にはＺｎＯから成る多数のナノロッド（１０４）がＳｉ基板表面に垂直方向に整列されている。ナノロッド（１０４）はＺｎＯバッファ層（１０２）上に均一な分布を有するよう形成されることが好ましく、ナノロッド（１０４）同士の間隔は約１００ないし２００nmであることが好ましい。上記ナノロッド（１０４）の直径は約１０ないし２０nmであることが好ましく、ナノロッド（１０４）の長さは約５０ないし９００nmであることが好ましい。
【００２３】
ＺｎＯナノロッド（１０４）同士の空間はＳｉＯ２またはＳｉＮなどから成る非晶質のマトリックス層（１０６）で充填される。この際、ＺｎＯナノロッド（１０４）の上端一部が上記非晶質マトリックス層（１０６）の上面から突出するよう、上記非晶質マトリックス層（１０４）はＺｎＯナノロッド（１０４）の平均的な長さより寸法の小さい厚さで上記ナノロッド（１０４）同士の空間を充填する。このように一部突出したＺｎＯナノロッド（１０４）の上端部位はＧａＮ層成長のためのシード（ｓｅｅｄ）に用いられる。
【００２４】
上記ナノロッド（１０４）及び非晶質マトリックス層（１０６）上にはＧａＮ層（１０８）が形成されている。このＧａＮ層（１０８）は、III族窒化物系ＬＥＤ素子などに使用され得る。例えば、上記ＧａＮ層（１０８）上に、ＧａＮ及び/またはＡｌＧａＮから成るｎ型クラッド層、活性層、p型クラッド層を順次積層してＧａＮ系ＬＥＤを構成することが可能である。
【００２５】
上記したような構成を有する窒化物系半導体素子においては、ＧａＮ層（１０８）が極少数のクラックのみを有する。これはナノロッド（１０４）と非晶質マトリックス層（１０６）がＧａＮ層（１０８）とＳｉ基板（１０１）同士の熱膨張係数の差から発生する熱的ストレスを効果的に遮断する役目を果たすからである。
【００２６】
ナノロッド（１０４）とＧａＮ層（１０８）との接触面積はＧａＮ層（１０８）全体の面積に比して大変小さい。したがって、ナノロッドを通したＳｉ基板（１０１）とＧａＮ層（１０８）間のストレス伝達は大変小さくなる。さらに、非晶質マトリックス層（１０６）はその上にあるＧａＮ層（１０８）とは化学的結合または反応を起こさない。したがって、上記ナノロッド‐マトリックス層の複合層は冷却による熱的ストレスを緩和し、一種の応力を吸収するスポンジの役目を果たす。結局、ＧａＮの熱膨張係数とＳｉの熱膨張係数とは約５５％ほど差があるにも拘らず、上記ナノロッド‐非晶質マトリックス層の複合層（１４、１６）は上記熱膨張係数の差による熱的ストレスを効果的に遮断するようになる。
【００２７】
したがって、上記ナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）上に形成されているＧａＮ層（１０８）の表面上にはクラックが殆ど見つからない。こうしてＧａＮ層（１０８）は良質の単結晶内部構造を成し、これにより優れた性能のＧａＮ系半導体光素子が得られるようになる。
【００２８】
図３は本発明の他実施形態による窒化物系半導体素子の断面構造を示す図である。この実施形態においてはＳｉ基板（１０１）上にＺｎＯバッファ層が形成されず、Ｓｉ基板（１０１）上に直接ＺｎＯナノロッド（１０４）が形成されている。ＺｎＯバッファ層無しでもＭＯＣＶＤ法を利用してＺｎＯナノロッド（１０４）をＳｉ基板（１０１）上に成長させることが可能である。残りの層、即ち非晶質マトリックス層（１０６）及びＧａＮ層（１０８）は図２を参照に説明した実施形態と同一な方法により形成される。こうしてＺｎＯバッファ層を省かせると、ナノロッドの成長により多く時間が費やされかねないが、工程数を減少させ得るといった利点がある。
【００２９】
次に、図４ないし図７を参照に本発明の一実施形態による窒化物系半導体素子の製造方法を説明する。
【００３０】
先ず、図４によると、反応チェンバーにシリコン単結晶から成るＳｉ基板（１０１）を準備する。次に、図５（ａ）及び図５（ｂ）に示したように、基板（１０１）上にＺｎＯ薄膜を低温において成長させＺｎＯバッファ層（１０２）を形成した後、ＭＯＣＶＤによりＺｎＯナノロッド（１０４）をＳｉ基板（１０１）上面に垂直方向（縦方向）に成長させる。代案として、ＺｎＯバッファ層（１０２）を形成させず、Ｓｉ基板（１０１）上にＺｎＯナノロッド（１０４）を直接成長させてもよい。
【００３１】
ＺｎＯナノロッド（１０４）は以下に説明するＭＯＣＶＤ法を利用して成長させ得る。即ち、上記基板（１０１）を収容しているＭＯＣＶＤ用反応チェンバー内にソースガスとして酸素とジエチル亜鉛（diethylzinc:DEZn）を約２０：１ないし４０：１の流量比で供給する。この際、Ｚｎナノロッド（１０４）成長温度は４００ないし５００℃を維持することが好ましい。これにより、ＺｎＯバッファ層（１０２）上にはＳｉ基板（１０１）に垂直に配列されたＺｎＯナノロッド（１０４）が大変均一な密度と高さで形成される。この際、ＺｎＯナノロッドの直径及び高さ（長さ）が各々１０ないし２０nm程度及び５０ないし９００nm程度になるようＺｎＯナノロッドの成長時間を調節する。成長したナノロッド（１０４）は約１００ないし２００ nmの間隔を維持する。
【００３２】
次いで、図６（ａ）及び図６（ｂ）に示したように、上記ナノロッド（１０４）同士の空間を充填するようＳｉＮ（またはＳｉＯ２）から成る非晶質のマトリックス層（１０６）を形成する。この際、マトリックス層（１０６）はＺｎＯナノロッド（１０４）の高さより寸法の小さい厚さで形成する。即ち、ナノロッド（１０４）の高さより寸法の小さい厚さでマトリックス層（１０６）を形成し、ナノロッド（１０４）の上端一部がマトリックス層（１０６）の上面に突出するようにする。この突出したナノロッド（１０４）の上端一部は後続のＧａＮ層成長のためのシードの役目を果たす。上記ナノロッド（１０４）の突出した上端一部はマトリックス層（１０６）の上面から約２０ないし１００nm程突出することが好ましい。
【００３３】
次いで、図７（ａ）及び図７（ｂ）に示したように、上記ナノロッド（１０４）の突出した上端一部をシードとしＧａＮ層（１０８）を成長させる。ＧａＮはＺｎＯシードからは容易に成長するがＳｉＮやＳｉＯ２からは成長しないので、上記ＧａＮ層（１０８）は一種の選択的エピタキシャルで成長する。したがって、上記突出したナノロッド上端部位からＧａＮが成長し上記ナノロッド‐マトリックス層の複合層（１０４、１０６）を完全に包囲するためには側方向への成長（lateral growth）が要される。こうして、ＺｎＯシード（上記ナノロッドの突出した上端部位）から側方向成長モードでＧａＮ層（１０８）を成長させるために、ＧａＮ層は１１００℃以上の高温と１０ないし３００Ｔｏｒｒの低圧下において成長させることが有利となる。
【００３４】
以上説明した工程によりナノロッド‐マトリックス層の複合層上にＧａＮ層（１０８）を形成させる場合、クラックなどの欠陥が大変小さいＧａＮ単結晶が得られる。これはナノロッド‐マトリックス層の複合層が下部のＳｉ基板（１０１）と上部のＧａＮ層（１０８）間の熱膨張係数の差による熱的ストレスを吸収する役目を果たすからである。したがって、ＧａＮ層（１０８）の成長後常温に冷却しても、熱的ストレスがシリコン基板（１０１）からＧａＮ層へ伝達されなくなる。
【００３５】
こうしたナノロッド‐マトリックス層の複合層による熱的ストレス吸収現象は、ナノロッドとＧａＮ層との接触面積、そして非晶質マトリックス層（１０６）とＧａＮ層との結合状態に起因する。即ち、多数のナノロッド（１０４）とＧａＮ層との接触面積はＧａＮ層全体面積に比して大変小さい。したがって、ナノロッド（１０４）を通したＳｉ基板（１０１）とＧａＮ層（１０８）間の熱的ストレス伝達は大変少ない。さらに、非晶質マトリックス層（１０６）とＧａＮ層（１０８）間には化学的または結晶学的結合が形成されない。したがって、非晶質マトリックス層（１０６）を通しては熱膨張係数の差による熱的ストレスがＧａＮ層へ伝達され難くなる。したがって、上記ナノロッド‐マトリックス層の複合層は熱的ストレスを遮断するので、その上に形成されたＧａＮ層（１０８）にはクラックなどの欠陥が殆ど生じなくなる。
【００３６】
図７（ａ）及び図７（ｂ）に示した本発明による構造物において、上記ＧａＮ層（１０８）下方にある非晶質マトリックス層（１０６）及びＺｎＯナノロッド（１０４）は特定の溶媒により容易にエッチングされる特性を有する。したがって、ウェットエッチングによりＧａＮ層（１０８）をその下方のナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）及びＳｉ基板から容易に取り除くことが可能である。このようにＧａＮ層（１０８）からＳｉ基板を容易に分離可能であることは、とりわけＳｉ基板が光を吸収する問題を解消するといった点において大変有用である。例えば、上記ＧａＮ層（１０８）上にｎ型クラッド層、活性層及びｐ型クラッド層を順次に形成した後、ナノロッド（１０４）及び非晶質マトリックス層（１０６）をウェットエッチングしてＧａＮ層（１０８）からＳｉ基板（１０１）を分離し、ｐ型クラッド層上に反射層を形成することにより、Ｓｉ基板を有さない薄膜ＧａＮ ＬＥＤを製造することが可能である。
【００３７】
本発明の製造方法を利用してＬＥＤなどの半導体光素子を製造すると、クラックが無く良質のＧａＮ層を使用するので素子性能が向上し、素子の寿命も延びる。例えば、図８に示したような窒化物系半導体発光素子は従来のＡｌＮバッファ層またはＡｌＸＧａ１‐ＸＮ転移層を利用したＬＥＤ素子に比して優れた性能と寿命を奏することができる。図８によると、シリコン基板（１０１）上のＺｎＯバッファ層（１０２）、ＺｎＯナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）及びＧａＮ層（１０８）を含む本発明の構造物上に、ｎ型ＧａＮ層（１０９）、ｎ型ＡｌＧａＮ層（１１０）、ＩｎＧａＮ活性層（１１２）、ｐ型ＡｌＧａＮ層（１１４）、ｐ型ＧａＮ層（１１６）が積層されメサ構造を成している。ｐ型ＧａＮ層（１１６）上にはｐ側電極構造（１２２）が形成され、露出したｎ型ＧａＮ層（１０９）上にはｎ側電極構造（１２０）が形成されている。このように本発明によるナノロッド‐マトリックス層の複合層（１０４、１０６）を利用して半導体発光素子を構成すると、良質のＧａＮ層を利用し得るので素子性能と寿命を向上することが可能になる。
【００３８】
以上説明した実施形態においてはナノロッド材料としてＺｎＯを使用しているが、他材料を使用してもよい。例えば、ＧａＮナノロッド、ＡｌＧａＮナノロッドまたはＡｌＧａＩｎＮナノロッドを使用することも可能である。とりわけ、このようにIII族窒化物系ナノロッドを使用する場合にはナノロッド成長前にＺｎＯバッファ層を形成することが好ましい。
【００３９】
本発明は上述した実施形態及び添付の図に限定されるものではなく、添付の請求範囲に限定される。さらに、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることを当技術分野において通常の知識を有する者には自明なことであろう。
【図面の簡単な説明】
【００４０】
【図１】従来の窒化物系半導体素子の断面図である。
【図２】本発明の一実施形態による窒化物系半導体素子の断面図である。
【図３】本発明の他実施形態による窒化物系半導体素子の断面図である。
【図４】本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。
【図５】（ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。
【図６】（ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。
【図７】（ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。
【図８】本発明の一実施形態による窒化物系半導体素子の製造方法を利用して製造した窒化物系半導体発光素子の断面図である。
【符号の説明】
【００４１】
１０１ シリコン基板
１０２ ＺｎＯバッファ層
１０４ ナノロッド
１０６ 非晶質マトリックス層
１０８ ＧａＮ層
【技術分野】
【０００１】
本発明は窒化物系半導体素子及びその製造方法に関する。より詳しくは、基板上にナノロッドと非晶質マトリックス層を具備してクラックの発生を抑制することが可能な窒化物系半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
一般に発光ダイオード（Light Emiting Diode;LED）は、窒化物系半導体を利用した青色、緑色及び紫外線ＬＥＤと、ガリウム砒素（ＧａＡｓ）またはガリウムリン（ＧａＰ）半導体物質を利用した緑色及び赤色ＬＥＤとに分類される。最近、ガリウム窒化物などの窒化物系半導体を利用した青色ＬＥＤが開発されながら光の三原色がＬＥＤにより具現され、全色のディスプレイが可能になった。また、ＬＥＤの輝度が向上し、ＬＥＤを照明に使用する試みが世界中で活発に進んでいる。
【０００３】
現在のところ、窒化物系ＬＥＤを含んだ殆どの窒化物系半導体素子を具現するために単結晶サファイア（Ａｌ２Ｏ３）基板またはシリコンカーバイド（ＳｉＣ）基板が使用されている。しかし、こうした基板は価格が高いばかりでなく基板サイズが２インチまたは３インチほどに制限され大口径の基板作製が困難なので、量産に適さないといった問題がある。
【０００４】
既に半導体関連業界と学界では、窒化物系半導体分野において真なる量産体制を築き上げるためにはシリコン（Ｓｉ）基板を使用することが最も好ましいことに同意しており、シリコン基板を使用して窒化物系半導体素子を具現しようとする研究が進んでいる。しかし、Ｓｉ基板とＧａＮなどのIII族窒化物系半導体同士に格子定数の差及び熱膨張係数の差が大変大きい。このことから、Ｓｉ基板上に形成されたＧａＮ層にクラックが深刻に発生する。このようなＧａＮ層に形成されるクラックは、ＧａＮ層を基に製造される素子の性能を著しく低下させ、素子の寿命にも致命的な影響を及ぼす。こうした問題を解決すべく世界中で多くの研究が進められている。
【０００５】
上記問題を解決しようとする一方案として、Ｓｉ基板上にＡｌＸＧａ１−ＸＮバッファ層を形成した後、その上にＧａＮ層を成長させる方法がある。米国特許第６,６４９,２８７号には、シリコン基板とＧａＮ層との格子定数及び熱膨張係数の差を和らげるために厚さ方向にＡｌ組成が変化するＡｌＸＧａ１−ＸＮの転移層（transition layer）をシリコン基板上に形成する方法が開示されている。
【０００６】
図１はＳｉ基板上に形成されたＧａＮ層を含む従来の窒化物系半導体素子の一例を示す断面図である。図１によると、Ｓｉ基板（１１） 上にＡｌＸＧａ１−ＸＮバッファ層（１３）が形成され、その上にｎ型ＧａＮ層（１５）が形成されている。上記ＡｌＸＧａ１-ＸＮバッファ層（１３）はシリコン基板上にＧａＮ層を形成する際発生するストレスまたはクラックを減少させる役目を果たす。上記ＡｌＸＧａ１−ＸＮバッファ層（１３）はＳｉとＧａＮとの格子定数の差及び熱膨張係数の差をある程度和らげるために、厚さ方向に沿って異なるＡｌ組成を有する。即ち、ＡｌＸＧａ１−ＸＮバッファ層（１３）のＡｌ組成をＳｉ基板（１１）側には相対的に高くし、ＧａＮ層（１５）側には相対的に低くすることにより、ＳｉとＧａＮとの結晶構造の差違によるストレスを緩和することになる。これにより、ＡｌＸＧａ１−ＸＮバッファ層（１３）上に成長されたＧａＮ層（１５）にはクラックの発生（cracking）が減少する。
【０００７】
しかし、このようにＡｌＸＧａ１‐ＸＮバッファ層（１３）を形成しても、Ｓｉ基板（１１）とＧａＮ層（１５）との熱膨張係数の差による引張応力を効果的に緩和することはできないので、成長したＧａＮ層（１５）表面にクラック網（crack network）を引き起こす。こうしたクラック網はＧａＮ層（１５）を基に製造されたＬＥＤなどの光素子の性能を低下させるばかりでなく、素子の寿命にも致命的な働きをする。
【０００８】
Ｓｉ基板上にＧａＮ層形成時発生するクラック問題を解決しようとする他の方案として、シリコン基板上にＺｎＯバッファ層を形成し、その上にＧａＮ層を形成する方法がある。しかし、この場合にもクラック発生の問題を根本的に解決することはできない。したがって、Ｓｉ基板とＧａＮ層との格子定数の差及び熱膨張係数の差によるクラックの発生を根本的に解決して良質のＧａＮ層をＳｉ基板上に形成させる方案が要される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記した問題を解決するためのもので、シリコン基板上にクラックがほぼ無く平坦な表面を有する良質のＧａＮ層を含んだ窒化物系半導体素子を提供する。
【００１０】
さらに、シリコン基板上にＧａＮ層を形成する際発生するクラックを効果的に抑制することが可能な窒化物系半導体素子の製造方法を提供する。
【課題を解決するための手段】
【００１１】
上述した技術的課題を成し遂げるために、本発明による窒化物系半導体素子は、シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、上記マトリックス層上に形成されたＧａＮ層とを含む。
【００１２】
本発明の一実施形態によると、上記窒化物系半導体素子は上記シリコン基板と上記ナノロッドとの間にＺｎＯバッファ層をさらに含むことが可能である。
【００１３】
上記ナノロッドはＺｎＯ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、またはＡｌＧａＩｎＮから成るナノロッドであり得る。好ましくは、上記ナノロッド同士の間隔は約１００ないし２００nmである。上記ナノロッドの直径は約１０ないし２０nmであることが好ましい。また、上記ナノロッドの長さは約５０ないし９００nmであることが好ましい。また、上記非晶質マトリックス層から突出した上記ナノロッドの上端一部の高さは約２０ないし１００nmであることが好ましい。
【００１４】
上記非晶質マトリックス層はシリコン酸化物またはシリコン窒化物から成ることが好ましい。こうしたナノロッド‐非晶質マトリックス層の複合層を含む窒化物系半導体素子を利用して無クラック（crack-free）で良質のＧａＮ層を含んだＬＥＤなどの半導体光素子を製造することが可能である。
【００１５】
本発明の他技術的課題を成し遂げるために、本発明による窒化物系半導体素子の製造方法は、シリコン基板上に垂直方向に整列された多数のナノロッドを形成する段階と、上記ナノロッド同士の空間を充填する非晶質のマトリックス層を形成して上記ナノロッドの上端一部が上記非晶質マトリックス層の上面から突出するようにする段階と、上記ナノロッドの上端一部をシードとして上記マトリックス層上にＧａＮ層を成長させる段階とを含む。
【００１６】
本発明の一実施形態によれば、上記製造方法は、上記多数のナノロッドを形成する段階前に上記シリコン基板上にＺｎＯバッファ層を形成する段階をさらに含むことが可能である。
【００１７】
さらに、上記製造方法は、上記シリコン基板、ナノロッド及びマトリックス層を上記ＧａＮ層から分離する段階をさらに含むことが可能である。こうしてＧａＮ層を含む薄膜が得られる。この場合、上記分離段階はウェットエッチングにより容易に行われる。こうした分離段階によりＧａＮ層からシリコン基板を除去することにより、シリコン基板が光を吸収する問題を除去し得る。即ち、上記本発明により形成されたＧａＮ層をＬＥＤに使用する際活性層から発生する光がシリコン基板に吸収されることが起こらないよう上記シリコン基板を容易に除去し得るのである。
【００１８】
好ましくは、上記ナノロッドを形成する段階は有機金属ＣＶＤ（Metal Organic Chemical Vapor Deposition:MOCVD）法を使用して行う。ＭＯＣＶＤ法を使用してＺｎＯナノロッドを形成する場合、上記ＺｎＯナノロッド形成のためのＺｎソースにはジエチル亜鉛（diethylzinc:DEZn）を使用し、Ｏソースには酸素ガスを使用し得る。さらに、上記ＺｎＯナノロッドの形成時工程温度は４００ないし５００℃であることが好ましい。好ましくは、上記ＧａＮ層を成長させる段階は、側方向の成長が成されるよう１１００℃以上の温度と約１０ないし３００Ｔｏｒｒの圧力下で行われることが好ましい。
【００１９】
本発明によれば、Ｓｉ基板上に垂直方向に整列された多数のナノロッドと非晶質のマトリックス層を下部のＳｉ基板と上部のＧａＮ層との間に介在させることにより、Ｓｉ基板とＧａＮ層との熱膨張係数の差による熱的ストレスを効果的に緩和させるようになる。即ち、マトリックス層上に一部突出したナノロッドをシード（seed）に用いＧａＮ層を高温において成長させても、ＧａＮ層冷却時ＧａＮ層は熱膨張係数の差による熱的ストレスの影響を殆ど受けなくなる。これは、上記ナノロッド及び非晶質マトリックス層がＧａＮ層とＳｉ基板との間でストレスを吸収するスポンジの役目を果たすからである。こうして、上部に形成されたＧａＮ層にはクラックが殆ど見つからなくなる。
【発明の効果】
【００２０】
本発明によると、Ｓｉ基板上に形成されたナノロッド-マトリックス層の複合層を利用してＧａＮ層を成長させることによりクラックの無い良質のＧａＮ層を得ることになる。したがって、これを利用して半導体光素子を製造すると素子の性能及び寿命を向上することが可能になる。さらに、ナノロッド‐マトリックス層の複合層がウェットエッチングにより容易に除去され得るので、Ｓｉ基板の無い薄膜のＧａＮ ＬＥＤを容易に製造することが可能である。
【発明を実施するための最良の形態】
【００２１】
以下、添付の図を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は多様な他形態に変形可能で、本発明の範囲が以下説明する実施形態に限定されるわけではない。本発明の実施形態は当業界において平均的な知識を有する者に対し本発明をより完全に説明するために提供されるものである。したがって、図における要素の形状及び大きさなどはより明確な説明のため誇張されることもあり、図面上の同一符合で表示される要素は同一要素である。
【００２２】
図２は本発明の一実施形態による窒化物系半導体素子の断面構造を概略的に示した図である。図２によると、Ｓｉ基板（１０１）上に低温成長させて得たＺｎＯバッファ層（１０２）が形成されている。ＺｎＯバッファ層（１０２）上にはＺｎＯから成る多数のナノロッド（１０４）がＳｉ基板表面に垂直方向に整列されている。ナノロッド（１０４）はＺｎＯバッファ層（１０２）上に均一な分布を有するよう形成されることが好ましく、ナノロッド（１０４）同士の間隔は約１００ないし２００nmであることが好ましい。上記ナノロッド（１０４）の直径は約１０ないし２０nmであることが好ましく、ナノロッド（１０４）の長さは約５０ないし９００nmであることが好ましい。
【００２３】
ＺｎＯナノロッド（１０４）同士の空間はＳｉＯ２またはＳｉＮなどから成る非晶質のマトリックス層（１０６）で充填される。この際、ＺｎＯナノロッド（１０４）の上端一部が上記非晶質マトリックス層（１０６）の上面から突出するよう、上記非晶質マトリックス層（１０４）はＺｎＯナノロッド（１０４）の平均的な長さより寸法の小さい厚さで上記ナノロッド（１０４）同士の空間を充填する。このように一部突出したＺｎＯナノロッド（１０４）の上端部位はＧａＮ層成長のためのシード（ｓｅｅｄ）に用いられる。
【００２４】
上記ナノロッド（１０４）及び非晶質マトリックス層（１０６）上にはＧａＮ層（１０８）が形成されている。このＧａＮ層（１０８）は、III族窒化物系ＬＥＤ素子などに使用され得る。例えば、上記ＧａＮ層（１０８）上に、ＧａＮ及び/またはＡｌＧａＮから成るｎ型クラッド層、活性層、p型クラッド層を順次積層してＧａＮ系ＬＥＤを構成することが可能である。
【００２５】
上記したような構成を有する窒化物系半導体素子においては、ＧａＮ層（１０８）が極少数のクラックのみを有する。これはナノロッド（１０４）と非晶質マトリックス層（１０６）がＧａＮ層（１０８）とＳｉ基板（１０１）同士の熱膨張係数の差から発生する熱的ストレスを効果的に遮断する役目を果たすからである。
【００２６】
ナノロッド（１０４）とＧａＮ層（１０８）との接触面積はＧａＮ層（１０８）全体の面積に比して大変小さい。したがって、ナノロッドを通したＳｉ基板（１０１）とＧａＮ層（１０８）間のストレス伝達は大変小さくなる。さらに、非晶質マトリックス層（１０６）はその上にあるＧａＮ層（１０８）とは化学的結合または反応を起こさない。したがって、上記ナノロッド‐マトリックス層の複合層は冷却による熱的ストレスを緩和し、一種の応力を吸収するスポンジの役目を果たす。結局、ＧａＮの熱膨張係数とＳｉの熱膨張係数とは約５５％ほど差があるにも拘らず、上記ナノロッド‐非晶質マトリックス層の複合層（１４、１６）は上記熱膨張係数の差による熱的ストレスを効果的に遮断するようになる。
【００２７】
したがって、上記ナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）上に形成されているＧａＮ層（１０８）の表面上にはクラックが殆ど見つからない。こうしてＧａＮ層（１０８）は良質の単結晶内部構造を成し、これにより優れた性能のＧａＮ系半導体光素子が得られるようになる。
【００２８】
図３は本発明の他実施形態による窒化物系半導体素子の断面構造を示す図である。この実施形態においてはＳｉ基板（１０１）上にＺｎＯバッファ層が形成されず、Ｓｉ基板（１０１）上に直接ＺｎＯナノロッド（１０４）が形成されている。ＺｎＯバッファ層無しでもＭＯＣＶＤ法を利用してＺｎＯナノロッド（１０４）をＳｉ基板（１０１）上に成長させることが可能である。残りの層、即ち非晶質マトリックス層（１０６）及びＧａＮ層（１０８）は図２を参照に説明した実施形態と同一な方法により形成される。こうしてＺｎＯバッファ層を省かせると、ナノロッドの成長により多く時間が費やされかねないが、工程数を減少させ得るといった利点がある。
【００２９】
次に、図４ないし図７を参照に本発明の一実施形態による窒化物系半導体素子の製造方法を説明する。
【００３０】
先ず、図４によると、反応チェンバーにシリコン単結晶から成るＳｉ基板（１０１）を準備する。次に、図５（ａ）及び図５（ｂ）に示したように、基板（１０１）上にＺｎＯ薄膜を低温において成長させＺｎＯバッファ層（１０２）を形成した後、ＭＯＣＶＤによりＺｎＯナノロッド（１０４）をＳｉ基板（１０１）上面に垂直方向（縦方向）に成長させる。代案として、ＺｎＯバッファ層（１０２）を形成させず、Ｓｉ基板（１０１）上にＺｎＯナノロッド（１０４）を直接成長させてもよい。
【００３１】
ＺｎＯナノロッド（１０４）は以下に説明するＭＯＣＶＤ法を利用して成長させ得る。即ち、上記基板（１０１）を収容しているＭＯＣＶＤ用反応チェンバー内にソースガスとして酸素とジエチル亜鉛（diethylzinc:DEZn）を約２０：１ないし４０：１の流量比で供給する。この際、Ｚｎナノロッド（１０４）成長温度は４００ないし５００℃を維持することが好ましい。これにより、ＺｎＯバッファ層（１０２）上にはＳｉ基板（１０１）に垂直に配列されたＺｎＯナノロッド（１０４）が大変均一な密度と高さで形成される。この際、ＺｎＯナノロッドの直径及び高さ（長さ）が各々１０ないし２０nm程度及び５０ないし９００nm程度になるようＺｎＯナノロッドの成長時間を調節する。成長したナノロッド（１０４）は約１００ないし２００ nmの間隔を維持する。
【００３２】
次いで、図６（ａ）及び図６（ｂ）に示したように、上記ナノロッド（１０４）同士の空間を充填するようＳｉＮ（またはＳｉＯ２）から成る非晶質のマトリックス層（１０６）を形成する。この際、マトリックス層（１０６）はＺｎＯナノロッド（１０４）の高さより寸法の小さい厚さで形成する。即ち、ナノロッド（１０４）の高さより寸法の小さい厚さでマトリックス層（１０６）を形成し、ナノロッド（１０４）の上端一部がマトリックス層（１０６）の上面に突出するようにする。この突出したナノロッド（１０４）の上端一部は後続のＧａＮ層成長のためのシードの役目を果たす。上記ナノロッド（１０４）の突出した上端一部はマトリックス層（１０６）の上面から約２０ないし１００nm程突出することが好ましい。
【００３３】
次いで、図７（ａ）及び図７（ｂ）に示したように、上記ナノロッド（１０４）の突出した上端一部をシードとしＧａＮ層（１０８）を成長させる。ＧａＮはＺｎＯシードからは容易に成長するがＳｉＮやＳｉＯ２からは成長しないので、上記ＧａＮ層（１０８）は一種の選択的エピタキシャルで成長する。したがって、上記突出したナノロッド上端部位からＧａＮが成長し上記ナノロッド‐マトリックス層の複合層（１０４、１０６）を完全に包囲するためには側方向への成長（lateral growth）が要される。こうして、ＺｎＯシード（上記ナノロッドの突出した上端部位）から側方向成長モードでＧａＮ層（１０８）を成長させるために、ＧａＮ層は１１００℃以上の高温と１０ないし３００Ｔｏｒｒの低圧下において成長させることが有利となる。
【００３４】
以上説明した工程によりナノロッド‐マトリックス層の複合層上にＧａＮ層（１０８）を形成させる場合、クラックなどの欠陥が大変小さいＧａＮ単結晶が得られる。これはナノロッド‐マトリックス層の複合層が下部のＳｉ基板（１０１）と上部のＧａＮ層（１０８）間の熱膨張係数の差による熱的ストレスを吸収する役目を果たすからである。したがって、ＧａＮ層（１０８）の成長後常温に冷却しても、熱的ストレスがシリコン基板（１０１）からＧａＮ層へ伝達されなくなる。
【００３５】
こうしたナノロッド‐マトリックス層の複合層による熱的ストレス吸収現象は、ナノロッドとＧａＮ層との接触面積、そして非晶質マトリックス層（１０６）とＧａＮ層との結合状態に起因する。即ち、多数のナノロッド（１０４）とＧａＮ層との接触面積はＧａＮ層全体面積に比して大変小さい。したがって、ナノロッド（１０４）を通したＳｉ基板（１０１）とＧａＮ層（１０８）間の熱的ストレス伝達は大変少ない。さらに、非晶質マトリックス層（１０６）とＧａＮ層（１０８）間には化学的または結晶学的結合が形成されない。したがって、非晶質マトリックス層（１０６）を通しては熱膨張係数の差による熱的ストレスがＧａＮ層へ伝達され難くなる。したがって、上記ナノロッド‐マトリックス層の複合層は熱的ストレスを遮断するので、その上に形成されたＧａＮ層（１０８）にはクラックなどの欠陥が殆ど生じなくなる。
【００３６】
図７（ａ）及び図７（ｂ）に示した本発明による構造物において、上記ＧａＮ層（１０８）下方にある非晶質マトリックス層（１０６）及びＺｎＯナノロッド（１０４）は特定の溶媒により容易にエッチングされる特性を有する。したがって、ウェットエッチングによりＧａＮ層（１０８）をその下方のナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）及びＳｉ基板から容易に取り除くことが可能である。このようにＧａＮ層（１０８）からＳｉ基板を容易に分離可能であることは、とりわけＳｉ基板が光を吸収する問題を解消するといった点において大変有用である。例えば、上記ＧａＮ層（１０８）上にｎ型クラッド層、活性層及びｐ型クラッド層を順次に形成した後、ナノロッド（１０４）及び非晶質マトリックス層（１０６）をウェットエッチングしてＧａＮ層（１０８）からＳｉ基板（１０１）を分離し、ｐ型クラッド層上に反射層を形成することにより、Ｓｉ基板を有さない薄膜ＧａＮ ＬＥＤを製造することが可能である。
【００３７】
本発明の製造方法を利用してＬＥＤなどの半導体光素子を製造すると、クラックが無く良質のＧａＮ層を使用するので素子性能が向上し、素子の寿命も延びる。例えば、図８に示したような窒化物系半導体発光素子は従来のＡｌＮバッファ層またはＡｌＸＧａ１‐ＸＮ転移層を利用したＬＥＤ素子に比して優れた性能と寿命を奏することができる。図８によると、シリコン基板（１０１）上のＺｎＯバッファ層（１０２）、ＺｎＯナノロッド‐非晶質マトリックス層の複合層（１０４、１０６）及びＧａＮ層（１０８）を含む本発明の構造物上に、ｎ型ＧａＮ層（１０９）、ｎ型ＡｌＧａＮ層（１１０）、ＩｎＧａＮ活性層（１１２）、ｐ型ＡｌＧａＮ層（１１４）、ｐ型ＧａＮ層（１１６）が積層されメサ構造を成している。ｐ型ＧａＮ層（１１６）上にはｐ側電極構造（１２２）が形成され、露出したｎ型ＧａＮ層（１０９）上にはｎ側電極構造（１２０）が形成されている。このように本発明によるナノロッド‐マトリックス層の複合層（１０４、１０６）を利用して半導体発光素子を構成すると、良質のＧａＮ層を利用し得るので素子性能と寿命を向上することが可能になる。
【００３８】
以上説明した実施形態においてはナノロッド材料としてＺｎＯを使用しているが、他材料を使用してもよい。例えば、ＧａＮナノロッド、ＡｌＧａＮナノロッドまたはＡｌＧａＩｎＮナノロッドを使用することも可能である。とりわけ、このようにIII族窒化物系ナノロッドを使用する場合にはナノロッド成長前にＺｎＯバッファ層を形成することが好ましい。
【００３９】
本発明は上述した実施形態及び添付の図に限定されるものではなく、添付の請求範囲に限定される。さらに、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることを当技術分野において通常の知識を有する者には自明なことであろう。
【図面の簡単な説明】
【００４０】
【図１】従来の窒化物系半導体素子の断面図である。
【図２】本発明の一実施形態による窒化物系半導体素子の断面図である。
【図３】本発明の他実施形態による窒化物系半導体素子の断面図である。
【図４】本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。
【図５】（ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。
【図６】（ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。
【図７】（ａ），（ｂ）本発明の一実施形態による窒化物系半導体素子の製造方法を説明するための断面図及び斜視図である。
【図８】本発明の一実施形態による窒化物系半導体素子の製造方法を利用して製造した窒化物系半導体発光素子の断面図である。
【符号の説明】
【００４１】
１０１ シリコン基板
１０２ ＺｎＯバッファ層
１０４ ナノロッド
１０６ 非晶質マトリックス層
１０８ ＧａＮ層
【特許請求の範囲】
【請求項１】
シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、
上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、
上記マトリックス層上に形成されたＧａＮ層とを含む窒化物系半導体素子。
【請求項２】
上記シリコン基板と上記ナノロッドとの間にＺｎＯバッファ層をさらに含む請求項１に記載の窒化物系半導体素子。
【請求項３】
上記ナノロッドはＺｎＯ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、またはＡｌＧａＩｎＮから成る請求項１に記載の窒化物系半導体素子。
【請求項４】
上記ナノロッド同士の間隔は１００ないし２００nmである請求項１に記載の窒化物系半導体素子。
【請求項５】
上記ナノロッドの直径は１０ないし２０nmである請求項１に記載の窒化物系半導体素子。
【請求項６】
上記ナノロッドの長さは約５０ないし９００nmである請求項１に記載の窒化物系半導体素子。
【請求項７】
上記非晶質マトリックス層から突出した上記ナノロッドの上端一部の高さは約２０ないし１００nmである請求項１に記載の窒化物系半導体素子。
【請求項８】
上記非晶質マトリックス層はシリコン酸化物またはシリコン窒化物から成る請求項１に記載の窒化物系半導体素子。
【請求項９】
シリコン基板上に垂直方向に整列された多数のナノロッドを形成する段階と、
上記ナノロッド同士の空間を充填する非晶質のマトリックス層を形成し上記ナノロッドの上端一部が上記非晶質マトリックス層上面から突出するようにする段階と、
上記ナノロッドの上端一部をシードとして上記マトリックス層上にＧａＮ層を成長させる段階とを含む窒化物系半導体素子の製造方法。
【請求項１０】
上記多数のナノロッドを形成する段階前に上記シリコン基板上にＺｎＯバッファ層を形成する段階をさらに含む請求項９に記載の窒化物系半導体素子の製造方法。
【請求項１１】
上記シリコン基板、ナノロッド及びマトリックス層を上記ＧａＮ層から分離する段階をさらに含む請求項９に記載の窒化物系半導体素子の製造方法。
【請求項１２】
上記分離段階は上記ナノロッド及びマトリックス層のウェットエッチングにより行われる請求項１１に記載の窒化物系半導体素子の製造方法。
【請求項１３】
上記ナノロッドを形成する段階は、有機金属ＣＶＤ法を使用して行われる請求項９に記載の窒化物系半導体素子の製造方法。
【請求項１４】
上記ナノロッドを形成する段階において、上記ナノロッド形成のためのソースとしてジエチル亜鉛及び酸素ガスを使用する請求項１３に記載の窒化物系半導体素子の製造方法。
【請求項１５】
上記ナノロッドを形成する段階は４００ないし５００℃の温度で行われる請求項１４に記載の窒化物系半導体素子の製造方法。
【請求項１６】
上記ＧａＮ層を成長させる段階は１１００℃以上の温度及び１０ないし３００ Ｔｏｒｒの圧力下で行われる請求項９に記載の窒化物系半導体素子の製造方法。
【請求項１】
シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、
上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、
上記マトリックス層上に形成されたＧａＮ層とを含む窒化物系半導体素子。
【請求項２】
上記シリコン基板と上記ナノロッドとの間にＺｎＯバッファ層をさらに含む請求項１に記載の窒化物系半導体素子。
【請求項３】
上記ナノロッドはＺｎＯ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、またはＡｌＧａＩｎＮから成る請求項１に記載の窒化物系半導体素子。
【請求項４】
上記ナノロッド同士の間隔は１００ないし２００nmである請求項１に記載の窒化物系半導体素子。
【請求項５】
上記ナノロッドの直径は１０ないし２０nmである請求項１に記載の窒化物系半導体素子。
【請求項６】
上記ナノロッドの長さは約５０ないし９００nmである請求項１に記載の窒化物系半導体素子。
【請求項７】
上記非晶質マトリックス層から突出した上記ナノロッドの上端一部の高さは約２０ないし１００nmである請求項１に記載の窒化物系半導体素子。
【請求項８】
上記非晶質マトリックス層はシリコン酸化物またはシリコン窒化物から成る請求項１に記載の窒化物系半導体素子。
【請求項９】
シリコン基板上に垂直方向に整列された多数のナノロッドを形成する段階と、
上記ナノロッド同士の空間を充填する非晶質のマトリックス層を形成し上記ナノロッドの上端一部が上記非晶質マトリックス層上面から突出するようにする段階と、
上記ナノロッドの上端一部をシードとして上記マトリックス層上にＧａＮ層を成長させる段階とを含む窒化物系半導体素子の製造方法。
【請求項１０】
上記多数のナノロッドを形成する段階前に上記シリコン基板上にＺｎＯバッファ層を形成する段階をさらに含む請求項９に記載の窒化物系半導体素子の製造方法。
【請求項１１】
上記シリコン基板、ナノロッド及びマトリックス層を上記ＧａＮ層から分離する段階をさらに含む請求項９に記載の窒化物系半導体素子の製造方法。
【請求項１２】
上記分離段階は上記ナノロッド及びマトリックス層のウェットエッチングにより行われる請求項１１に記載の窒化物系半導体素子の製造方法。
【請求項１３】
上記ナノロッドを形成する段階は、有機金属ＣＶＤ法を使用して行われる請求項９に記載の窒化物系半導体素子の製造方法。
【請求項１４】
上記ナノロッドを形成する段階において、上記ナノロッド形成のためのソースとしてジエチル亜鉛及び酸素ガスを使用する請求項１３に記載の窒化物系半導体素子の製造方法。
【請求項１５】
上記ナノロッドを形成する段階は４００ないし５００℃の温度で行われる請求項１４に記載の窒化物系半導体素子の製造方法。
【請求項１６】
上記ＧａＮ層を成長させる段階は１１００℃以上の温度及び１０ないし３００ Ｔｏｒｒの圧力下で行われる請求項９に記載の窒化物系半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−１２８６２７（Ｐ２００６−１２８６２７Ａ）
【公開日】平成１８年５月１８日（２００６．５．１８）
【国際特許分類】
【出願番号】特願２００５−２３８３５９（Ｐ２００５−２３８３５９）
【出願日】平成１７年８月１９日（２００５．８．１９）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
【公開日】平成１８年５月１８日（２００６．５．１８）
【国際特許分類】
【出願日】平成１７年８月１９日（２００５．８．１９）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]