プリント配線基板、電源装置、画像形成装置およびプリント配線基板の製造方法
【課題】安価かつ確実な方法で、フロー半田付け工程において焦電効果により圧電素子の一次側端子間に発生する焦電電圧を低減することで半導体部品の静電気破壊を防ぐ。
【解決手段】圧電トランス１０１は、圧電素子５０６を備えている。圧電素子５０６の一次側には２つの一次側電極５０７Ａ、５０７Ｂが存在する。一次側電極５０７Ａ、５０７Ｂを、導電性塗料により形成された抵抗体５１５によって接続する。これにより、放電電流が抵抗体５１５を通して放電されるため、半導体部品を放電電流から保護できる。また、ショート端子や導電性治具が不要となるため、安価な構成で、半導体部品の静電気破壊を防ぐことができる。
【解決手段】圧電トランス１０１は、圧電素子５０６を備えている。圧電素子５０６の一次側には２つの一次側電極５０７Ａ、５０７Ｂが存在する。一次側電極５０７Ａ、５０７Ｂを、導電性塗料により形成された抵抗体５１５によって接続する。これにより、放電電流が抵抗体５１５を通して放電されるため、半導体部品を放電電流から保護できる。また、ショート端子や導電性治具が不要となるため、安価な構成で、半導体部品の静電気破壊を防ぐことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電素子を搭載したプリント配線基、プリント配線基板を用いた電源装置、および、電源装置を備えた画像形成装置、ならびに、プリント配線基板の製造方法に関する。
【背景技術】
【０００２】
電子装置に電子部品を半田付けするための方法として、フロー半田付け法が知られている。フロー半田付け法は、電子部品を実装したプリント配線基板にフラックスを塗布した後、溶融半田を収容した半田フロー槽に当該基板を浸漬することで半田付けを行う方法である。より具体的には、半田フロー槽に溶融半田の噴流（半田噴流）を形成し、半田噴流の頂部と基板とを接触させることで、半田付けが行われる。
【０００３】
このフロー半田付け工程における予備加熱過程や半田フロー槽を通過させる過程において、圧電トランスは、数百度まで熱せられるため、焦電効果によってその端子に高電圧が発生する。すなわち、圧電トランスの駆動側である一次側端子と半田付けランドとの間に生じたギャップに火花放電が発生する。このときの放電電圧は概ね数百〜数千Ｖに達する。これに対して、ＬＳＩやトランジスタなど半導体部品の端子の静電耐圧は、概ね数十Ｖから数百Ｖ程度である。このため、焦電効果による放電が発生した際に、圧電トランスの一次側端子における半田付けランドの延長上に繋がっている半導体部品が静電耐圧破壊を起こす可能性がある。
【０００４】
特許文献１は、圧電トランスの２つの一次側端子にそれぞれショート用端子を設け、ショート用端子を導電性治具で一時的に短絡させることを提案している。これにより、フロー半田付け工程における焦電効果による高電圧の発生を抑制できるという。
【０００５】
特許文献２は、圧電トランスの一次側端子間に並列に抵抗素子を半田付けすることで、焦電効果による高電圧の発生を抑制する方法を提案している。これは、焦電効果によって発生した焦電電流を、抵抗素子を介して放電させることにより、圧電トランスの一次側端子間の電圧上昇を低減し、圧電トランスの一次側に接続される半導体部品に印加される電圧を抑制するものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１３０３１１号公報
【特許文献２】特開２０００−３０７１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の発明は、導電性治具がフロー半田実装中に脱落したり、接触不良を起こしたりしないよう、確実に一次端子間に装着させる必要がある。そのため、高温環境下で繰返し短絡するために耐熱性及び耐久性に優れ、かつ取り付け及び取り外しの容易な導電性治具が必須となる。さらに、フロー半田付け工程の温度や搬送速度の条件によっては、焦電効果によって発生する焦電電圧が半導体部品のもつ静電エネルギー耐電圧を越えるため、焦電電圧を抑制する条件の定義が必要であった。
【０００８】
特許文献２に記載された抵抗素子は、半田付け工程の半田フロー槽を通過することで初めて基板上の回路に半田付けされる。そのため、半田付け工程の予備加熱過程や半田フロー槽を通過する際の圧電素子の急激な温度上昇に伴う焦電電圧の発生を抑制するには不十分である。したがって、予備加熱過程及び半田フロー槽に至るまでに圧電トランスの一次側端子の電極間を抵抗体で確実に接続することが必要であった。
【０００９】
そこで、本発明は、このような課題を解決することを目的とする。例えば、本発明は、安価かつ確実な方法で、フロー半田付け工程において焦電効果により圧電素子の一次側端子間に発生する焦電電圧を低減することで半導体部品の静電気破壊を防ぐことを目的とする。
【課題を解決するための手段】
【００１０】
本発明によれば、半田噴流を用いて半田付けされたプリント配線基板であって、
導電性の抵抗体により接続された一次側電極対を有する圧電素子と、
前記圧電素子を駆動する半導体部品と
を備えることを特徴とするプリント配線基板が提供される。
【発明の効果】
【００１１】
本発明によれば、半田噴流を用いる半田付け工程において発生する焦電電流を、圧電素子の一次側に設けられた２つの電極を接続する、導電性塗料により形成された抵抗体を通して放電することができる。したがって、半田フロー工程での半導体部品の破壊を防ぐことができる。さらに、本発明では、従来において必要とされてきたショート端子や導電性治具が不要となるため、製造コストを削減できる。
【図面の簡単な説明】
【００１２】
【図１】実施例１に係るプリント配線基板に嵌挿された圧電トランス１０１を示した図である。
【図２】圧電素子の表面温度及び昇温速度を示した図である。
【図３】実施例２に係るプリント配線基板に嵌挿された圧電トランスを示した図である。
【図４】（Ａ）は実施例２に係る圧電トランス近傍の基板スリットの寸法と位置を示すプリント配線基板の半田面から見た透視図であり、（Ｂ）は圧電トランス近傍の基板スリットの寸法と位置を示すプリント配線基板の半田面から見た透視図であり、（Ｃ）は圧電トランス近傍の基板スリットの寸法と位置を示すプリント配線基板の半田面から見た透視図である。
【図５】基板スリットの寸法及び位置が異なるプリント配線基板を用いて、圧電トランスを半田フロー実装したときの、各々の圧電素子の表面温度を示した図である。
【図６】基板スリットの寸法及び位置が異なるプリント配線基板を用いて、圧電トランスを半田フロー実装したときの、各々の圧電素子の昇温速度を示した図である。
【図７】基板スリットの寸法及び位置が異なるプリント配線基板を用いて、圧電トランスを半田フロー実装したときの昇温速度と、焦電電流及び抵抗体の抵抗値Ｒｘの条件を示した図である。
【図８】画像形成装置に用いられる圧電トランス式の電源装置の回路図である。
【図９】プリント配線基板に嵌挿された圧電トランスを示した図である。
【図１０】圧電トランスの一次側端子と、紙フェノール基板の半田付けランド付近の拡大図である。
【図１１】画像形成装置の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下に本発明の一実施例を示す。以下で説明される個別の実施例は、本発明の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施例によって限定されるわけではない。なお、図面及び明細書において共通する部分には同一の参照符号を付すことで、説明を簡潔にする。
【００１４】
［基本構成］
図８を用いて電子装置の一例として正電圧を出力する電源装置１００について説明する。電源装置１００は、例えば、電子写真方式の画像形成装置に使用される。図１１は、画像形成装置１１００を示している。電源装置１００は、転写バイアスを用いてトナー像を記録媒体Ｓに転写する転写部１１０１の転写ローラに対して高圧（商用電源電圧よりも高い数百Ｖ以上の電圧）の転写バイアスを供給する。なお、電源装置１００は、像担持体１１０２を一様に帯電させる帯電部１１０３に対して帯電バイアスを供給してもよい。画像形成装置１１００では、帯電部１１０３により帯電した像担持体１１０２を画像情報にしたがって露光して静電潜像を形成する静電潜像形成部（露光装置１１０４）と、静電潜像を現像してトナー像を形成する現像部１１０５も備えている。
【００１５】
圧電トランス１０１は、従来の巻線式の電磁トランスに代えて採用されている。圧電トランス１０１の２次側端子の出力は、整流部として機能する整流平滑回路によって正電圧に整流平滑される。整流平滑回路は、整流用のダイオード１０２、１０３及び高圧コンデンサ１０４によって構成されている。圧電トランス１０１の出力電圧は、圧電トランス１０１から延伸した経路に接続された出力端子１１７から出力され、負荷（例えば転写部１１０１の転写ローラ）など）に供給される。なお、出力電圧は、抵抗１０５、１０６、１０７によって分圧され、コンデンサ１１５及び保護用抵抗１０８を介してオペアンプ１０９の非反転入力端子（＋端子）に入力される。
【００１６】
他方、オペアンプ１０９の反転入力端子（−端子）には、入力端子１１８から入力されたアナログ信号（電源装置１００の制御信号（Ｖｃｏｎｔ））が、抵抗１１４を介して入力される。オペアンプ１０９、抵抗１１４及びコンデンサ１１３は、積分回路として機能する。すなわち、抵抗１１４とコンデンサ１１３の部品定数によって決まる積分時定数に応じて平滑化された制御信号Ｖｃｏｎｔが、オペアンプ１０９に入力される。オペアンプ１０９の出力端は、電圧制御発振器（ＶＣＯ）１１０に接続されている。電圧制御発振器１１０は、入力した制御信号に応じて出力信号の周波数を可変設定する発振器の一例である。
【００１７】
また、電圧制御発振器１１０の出力端は、電界効果トランジスタ１１１のゲートに接続される。電界効果トランジスタ１１１は、発振器の出力信号により駆動されるスイッチング素子であり、圧電素子を駆動する半導体部品（駆動素子）の一例である。電界効果トランジスタ１１１のドレインは、インダクタ１１２を介して電源Ｖｃｃ（例えば＋２４Ｖなど）に接続されるとともに、コンデンサ１１６を介して接地されている。インダクタ１１２は、スイッチング素子と電源との間に接続された素子であって、スイッチング素子の駆動により断続的に電圧が印加されるインダクタンス成分を有する素子の一例である。さらに、ドレインは、圧電トランス１０１の一次側電極の一方に接続される。圧電トランス１０１の一次側電極の他方は接地される。また、電界効果トランジスタ１１１のソースも接地される。
【００１８】
電圧制御発振器１１０は、オペアンプ１０９の出力電圧に応じた周波数で電界効果トランジスタ１１１をスイッチングする。インダクタ１１２及びコンデンサ１１６は、共振回路を形成している。この共振回路により増幅された電圧が、圧電トランス１０１の一次側に供給される。このように、圧電トランス１０１は、スイッチング素子とインダクタンス成分を有する素子との接続点に接続され、所定の共振周波数で振動する信号が加えられるとその周波数特性に応じた電圧を出力する。
【００１９】
ここで示したように、圧電トランス１０１を動作させるために、電界効果トランジスタ１１１やオペアンプ１０９、電圧制御発振器（ＶＣＯ）１１０など複数の半導体部品が使用される。また、画像形成装置などに使われる圧電トランス式の電源装置１００では、１枚のプリント配線基板上に複数の高圧生成回路が形成される場合が多く、その配線レイアウトは非常に複雑になることが多い。
【００２０】
圧電トランス１０１として用いる圧電素子は、高温で焼き固めた多結晶の強誘電体に数百度の温度を加えつつ直流強電界を加え、強誘電体内部の電気双極子を一定方向に揃えることにより製造される。強誘電性の性質により、電界を取り去った後も双極子モーメントが残るので、常温では大きな圧電性を持つことになる。
【００２１】
図９に断面図で示した圧電トランス１０１の構造は一例であり、他の構造の圧電素子であってもよい。圧電素子５０６には、一次側電極５０７及び二次側電極５０８が銀ペーストにより蒸着されている。一次側電極５０７及び二次側電極５０８は金属製の一次側端子５０４と二次側端子５０５に各々金糸線５０９、５１１を用いて接続されており、これらの接続部は半田を介して導通している。
【００２２】
プリント配線基板２１０は、一般的に用いられる単層の紙フェノール基板を例にとって説明する。紙フェノール基板は、紙フェノール樹脂板６０１の表面に配線としての銅箔６０２とレジスト６０３とを有する。紙フェノール基板のうち部品端子と配線部とを接続する接続部分は、孔が開けられている。孔の周囲には、半田付けを可能とするために、半田付けランド６０４を形成する。半田付けランド６０４は、レジスト６０３をエッチングで剥ぎ取り、銅箔６０２を露出させることで形成される。
【００２３】
先に説明したように、半田フロー槽に圧電トランス１０１を装填されたプリント配線基板を搬送させる際に、予備加熱工程のヒータ及び半田フロー槽の半田噴流の熱で圧電セラミック素体である圧電素子５０６が熱せられる。熱を加えられた圧電素子５０６の一次側電極５０７及び二次側電極５０８には、焦電効果により電荷が発生する。すなわち、一次側端子５０４及び二次側端子５０５に電圧が発生する。焦電効果とは、結晶を加熱もしくは冷却すると電気分極する現象のことである。圧電素子などの焦電体は温度変化があると自発分極を起こすが、温度変化がないと分極は中和する。この分極を起こすと素子の両端に取り付けられた電極に内部に蓄えられた電荷が発生する。
【００２４】
一次側端子５０４と半田付けランド６０４との間にギャップ（以下、放電ギャップ）が存在すると、焦電効果により発生する高電圧が火花放電６１４となってギャップを伝達する。すなわち、半田付けランド６０４及び銅箔６０２に電荷が移動し、一次側端子５０４と半田付けランド６０４との間の電位が急激に変動する。
【００２５】
図１０によれば、プリント配線基板２１０の所定位置には、圧電トランス１０１Ａ、１０１Ｂ、半導体部品である電界効果トランジスタ１１１Ａ、１１１Ｂ、インダクタ１１２Ａ、１１２Ｂが予め自動嵌挿機もしくは手嵌挿により搭載されている。半田フロー実装工程において、プリント配線基板２１０は、矢印２１１が示す進行方向に搬送され、上記の電子部品が半田噴流を用いて半田付けされる。プリント配線基板２１０は、まず、ヒータ７０３によって予備加熱され、その後、半田フロー槽４０２の半田噴流４０１を通過する。これにより半田付けが実行される。
【００２６】
圧電トランス１０１Ａ、１０１Ｂに基準電位を付与するパターンと電界効果トランジスタ１１１Ａ、１１１Ｂのソース端子のパターンは、プリント配線基板２１０上で配線２０２を介して接続され、共通電位となっているものとする。
【００２７】
回路ブロック２０１Ａに属する圧電トランス１０１Ａ、電界効果トランジスタ１１１Ａ、インダクタ１１２Ａは、既に半田噴流４０１を通過し、半田付け２０６が完了しているものとする。また、回路ブロック２０１Ｂに属する電界効果トランジスタ１１１Ｂ及びインダクタ１１２Ｂは半田噴流４０１を通過中であるものとする。さらに、回路ブロック２０１Ｂに属する圧電トランス１０１Ｂは、半田噴流前の予備加熱過程にあるものとする。
【００２８】
予備加熱過程にある圧電トランス１０１Ｂがヒータ７０３からの熱風ＨＡで急激に温められると、焦電効果により、まだ半田付けされていない状態の圧電トランス１０１Ｂの端子からランドに対して火花放電２０３が発生する。火花放電２０３の電荷（放電電流）は、半田噴流４０１を通過中のインダクタ１１２Ｂの端子及びランドに伝達する。さらに、火花放電２０３による電荷は、同じく半田噴流４０１を通過中の電界効果トランジスタ１１１Ｂのゲート端子に半田噴流４０１を介して伝達する。
【００２９】
なお、火花放電２０３の電荷が電界効果トランジスタ１１１Ｂのゲート端子に伝達する経路は様々である。他の例としては、電界効果トランジスタ１１１Ｂが既に回路上に形成されていれば、火花放電２０３の電荷は回路パターンを介して電界効果トランジスタ１１１Ｂのドレイン端子に伝達する。そして、半田噴流４０１によりドレイン端子とゲート端子が接続されていれば、火花放電２０３の電荷はゲート端子に伝達する。
【００３０】
このようにして、電界効果トランジスタ１１１Ｂを通過した電荷は、配線２０２を介して伝達し、火花放電２０５となり、圧電トランス１０１Ｂの基準端子に戻る。以上が放電により圧電トランス１０１Ｂから飛び出した電荷が移動するルート（放電経路）である。電界効果トランジスタ１１１Ｂにおいては、プリント配線基板２１０の基準電位に接続したソース端子に対してゲート端子の電位が急激に持ち上がる。通常、ゲート−ソース端子間の静電エネルギー耐電圧（静電気耐圧や静電耐量と呼ぶこともある）は、数Ｖ〜数十Ｖと低い。よって、焦電電圧によるゲート−ソース端子間の電位がその静電エネルギー耐電圧を越えると、電界効果トランジスタ１１１Ｂが耐電圧破壊に至る。
【００３１】
その他のモデルとして、圧電トランス１０１の端子用の半田付けランドと半導体部品とが直接パターンで繋がっていなくても、半田噴流４０１を介して放電経路が形成される可能性がある。一般的に半田フロー槽４０２は、アースに対して接地されており、半田噴流４０１も大局的に見ればアースに接地されていると考えられる。しかし、半田フロー槽４０２を通過中のプリント配線基板２１０の基準電位が直接アースに接地するかまたは半田フロー槽４０２に接触させない限り、基準電位はフロート状態である。このため、焦電効果により圧電トランス１０１から放電が発生すると、よりインピーダンスの低いパターンまたは部品端子を介して放電電流が流れ、電界効果トランジスタ１１１Ｂ以外の半導体部品も破壊される可能性がある。
【００３２】
そこで、以下で説明する実施例では、電源装置の半田フロー工程において、安価かつ簡単な方法で焦電効果により発生する焦電電圧を抑制し、半導体部品の破壊から保護するために必要な条件を定義する方法について提案する。
【００３３】
本発明は、圧電トランス１０１と半導体部品とを搭載するプリント配線基板２１０を備えた電子装置であれば適用できるため、電源装置以外の電子機器にも適用可能である。また、本発明は、正電圧又は負電圧どちらを出力する電源装置に対しても有効である。ここでは一例として、正電圧を出力する電源装置について説明する。また、本発明では、一例として焦電効果による破壊対象が電界効果トランジスタの場合について説明するが、その他の半導体部品でも同様のことが説明できる。
【００３４】
図１（Ａ）に、本発明の実施例に用いる圧電トランス１０１の断面を表す。図１（Ｂ）に圧電トランス１０１の底面を示す。なお、すでに説明した個所には同一の参照符号を付与することで説明の簡潔化を図る。とりわけ、圧電素子５０６の一次側端子５０４Ａに接続された一次側電極５０７Ａと、一次側端子５０４Ｂに接続された一次側電極５０７Ｂとが抵抗体５１５を用いて接続されている。このように、圧電素子５０６は、一次側に設けられた２つの一次側電極５０７Ａ、５０７Ｂを接続する、導電性塗料により形成された抵抗体５１５を備えている。一次側端子５０４Ａおよび一次側端子５０４Ｂは一次側電極対である。
【００３５】
ここで、抵抗体５１５を備えた構成について詳細に説明する。抵抗体５１５の一例として、例えば、酸化亜鉛を基材としてエポキシ系樹脂を混合した導電性塗料などがある。圧電トランス１０１を製造する際に、抵抗体５１５を一次側端子間に塗布して乾燥させることによって、抵抗体５１５はある範囲の初期抵抗値をもつことになる。そして、抵抗体５１５を備えた圧電トランス１０１を、半田フロー工程においてプリント配線基板２１０に挿入し、半田フロー実装を行うことになる。
【００３６】
ここでは、抵抗体５１５の抵抗値をＲｘとする。一定の焦電電流が発生したときに、抵抗値Ｒｘはなるべく小さい方が焦電電圧は低くなる。つまり、抵抗値Ｒｘが大きいほど、焦電電圧が高くなり、半導体部品の静電気破壊の危険性が高まる。これに対して、半田フロー実装が済んで電源装置として動作させる場合、抵抗値Ｒｘは大きい方が圧電トランス１０１の一次側回路でのロスが少なくなる。逆に抵抗値Ｒｘを小さくし過ぎると、ロスが大きくなり、十分な回路特性を得られなくなる可能性がある。したがって、これらの要求をすべて満たすように抵抗値Ｒｘを決定する必要がある。
【００３７】
その際、抵抗値Ｒｘが前述した初期抵抗値と必ずしも同一であるとは限らない。なぜならば、酸化亜鉛を基材としてエポキシ系樹脂を混合した導電性塗料の場合、それ自体の温度変化に依存して抵抗値が変化するからである。具体的には、圧電素子５０６が温度上昇することにより、圧電素子５０６に塗布した抵抗体５１５も温度上昇し、抵抗値Ｒｘも上昇する。温度が一定もしくは低下する場合は、抵抗値Ｒｘは変化しない。酸化亜鉛を基材としてエポキシ系樹脂を混合した導電性塗料は抵抗体の一例であり、使用する抵抗体によって、様々な特性や性質をもつ。そこで、抵抗体５１５の特性、特に抵抗値の温度変化を加味して、抵抗体５１５の抵抗値Ｒｘを決定する。
【００３８】
（１）焦電電圧の求め方
圧電素子５０６の焦電効果により発生する焦電電流Ｉｐは、以下の式で表現される。
【００３９】
Ｉｐ＝Ｐ・（Ａ・ΔＴ／Δｔ） ・・・式１．１
ここで、Ｐは焦電係数［Ｃ／（ｍ２・℃）］、Ａは圧電素子の一次側電極の面積［ｍ２］、ΔＴ／Δｔは圧電素子５０６の単位時間あたりの温度変化［℃／ｓｅｃ］（以下、これを昇温速度と記す）である。焦電係数Ｐは、単位面積当たりの単位温度変化が与える分極変化の度合いを表す数値である。焦電係数Ｐの数値が大きいほど、温度変化に伴う圧電素子５０６の内部における電荷の動きが活発になる。
【００４０】
圧電素子５０６の一次側電極５０７Ａ、５０７Ｂ間に発生する焦電電圧Ｖｐは、抵抗体５１５の抵抗値Ｒｘと焦電電流Ｉｐから、
Ｖｐ＝Ｉｐ・Ｒｘ ・・・式１．２
と表せる。このように、焦電電圧Ｖｐは、半田噴流を用いる半田付け工程において焦電効果によって圧電素子５０６に発生する焦電電流Ｉｐと、抵抗体５１５の抵抗値Ｒｘとの積である。式１．２に式１．１を代入すると、以下の式が得られる。
【００４１】
Ｖｐ＝Ｐ・（Ａ・ΔＴ／Δｔ）・Ｒｘ ・・・式１．３
式１．３からわかるように、焦電電圧Ｖｐを低減する手法として、４つの手法が存在する。１つ目は焦電係数Ｐを低くする手法である。２つ目は圧電素子５０６の一次側電極の面積Ａを小さくする手法である。３つ目は昇温速度ΔＴ／Δｔを小さくする手法である。そして、４つ目は抵抗値Ｒｘを小さくする手法である。
【００４２】
１つ目の焦電係数Ｐを低くする手法は、圧電素子５０６の熱容量を大きくすることで実現できる。しかし、圧電素子５０６の体積を増やすと部品の大型化やコスト上昇につながる。また、成分配合を変えると特性に大きな変更が生じる可能性もある。２つ目の圧電素子５０６の一次側電極の面積Ａを小さくする手法は、圧電素子５０６の昇圧能力を下げてしまう。そのため、２つ目の手法は高い昇圧能力が必要な回路に対しては不向きであろう。これらに対して、３つ目の圧電素子５０６の昇温速度ΔＴ／Δｔを低くする手法と４つ目の抵抗体５１５の抵抗値Ｒｘを低くする手法は比較的容易に実現できる。
【００４３】
圧電素子５０６の昇温速度ΔＴ／Δｔは、以下のようなパラメータにより変化する。パラメータとしては、半田フロー工程の条件設定である、ヒータ７０３及び半田フロー槽４０２の温度設定や、プリント配線基板２１０の搬送速度などである。さらに、プリント配線基板２１０における圧電トランス１０１の配置位置や、基板スリットの有無、位置および寸法なども、昇温速度ΔＴ／Δｔを変更するパラメータである。
【００４４】
（２）電界効果トランジスタへの印加電圧の求め方
半田フロー槽４０２において、電界効果トランジスタ１１１のゲートとドレインが半田噴流４０１により接続される場合において、電界効果トランジスタ１１１の静電気破壊に対する余裕度を求める方法について説明する。その際、圧電素子５０６の焦電効果により発生した焦電電圧Ｖｐをもとに、焦電効果による放電エネルギーＥｐを求める。そして、その放電エネルギーＥｐが電界効果トランジスタ１１１に供給されたときの印加電圧を求める。さらに、電界効果トランジスタ１１１が持つゲート−ソース間の静電エネルギー耐電圧と印加電圧を比較する。
【００４５】
圧電素子５０６の焦電効果による放電エネルギーＥｐは、次式で表される。
【００４６】
Ｅｐ ＝ （（Ｃ１＋Ｃ２）・Ｖｐ２）／２ ・・・式１．４
ここで、Ｃ１は圧電素子５０６の２つの一次側端子５０４Ａ、５０４Ｂがもつ静電容量［ｐＦ］である。Ｃ２はプリント配線基板２１０上に圧電素子５０６の一次側容量と並列に実装されたコンデンサ１１６の静電容量［ｐＦ］である。一般的に、Ｃ１及びＣ２は、どちらも数百〜千ｐＦ程度が用いられる。
【００４７】
電界効果トランジスタ１１１のゲート−ソース間の静電エネルギーＥｇｓは、次式で表される。
【００４８】
Ｅｇｓ ＝ Ｃｉｓｓ・Ｖｇｓ２／２ ・・・式１．５
ここで、Ｖｇｓは電界効果トランジスタ１１１のゲート−ソース間の印加電圧［Ｖ］である。Ｃｉｓｓは電界効果トランジスタ１１１のゲート−ソース間の静電容量［ｐＦ］である。一般的に、Ｃｉｓｓは１００ｐＦ程度である。圧電素子５０６から発生する放電エネルギーＥｐと、電界効果トランジスタ１１１の静電エネルギーＥｇｓは、本実施例における焦電電圧Ｖｐの印加モデルにおいて等しくなる。
【００４９】
Ｅｇｓ ＝ Ｅｐ ・・・式１．６
すなわち、式１．６に式１．４および式１．５を代入して整理すると、
Ｃｉｓｓ・Ｖｇｓ２ ＝ （Ｃ１＋Ｃ２）・Ｖｐ２ ・・・式１．７
が得られる。したがって、電界効果トランジスタ１１１のゲート−ソース間への印加電圧Ｖｇｓは、
【００５０】
【数１】
・・・式１．８
【００５１】
【数２】
・・・式１．９
で表すことができる。このように、印加電圧Ｖｇｓは、焦電電圧Ｖｐと、圧電素子５０６の一次側に設けられた２つの電極の間における静電容量（Ｃ１＋Ｃ２）と、半導体部品が有する静電容量Ｃｉｓｓとから決定される。
【００５２】
（３）電界効果トランジスタの静電気破壊を防ぐ条件式
電界効果トランジスタ１１１の静電気破壊を防ぐには、焦電効果によるゲート−ソース間への印加電圧Ｖｇｓが電界効果トランジスタ１１１のゲート−ソース間の静電エネルギー耐電圧以下であればよい。すなわち、
Ｖｅ ≧ Ｖｇｓ ・・・式１．１０
の関係を満足させればよい。
すなわち、式１．１０は、
【００５３】
【数３】
・・・式１．１１
と置き換えられる。
【００５４】
式１．１１を変形し、抵抗体５１５の抵抗値Ｒｘの式に変換すると、
【００５５】
【数４】
・・・式１．１２
が得られる。
【００５６】
抵抗体５１５の抵抗値Ｒｘは、この式１．１２を満足するように求めればよい。式１．１２の右辺は、抵抗値Ｒｘの上限値を示している。つまり、抵抗体５１５の抵抗値Ｒｘの上限値は、半田噴流を用いる半田付け工程において焦電効果によって圧電素子に発生する焦電電圧Ｖｐに比例して半導体部品に印加される印加電圧Ｖｇｓが、半導体部品の静電エネルギー耐電圧Ｖｅ以下となるように設計される。ここで、抵抗値Ｒｘはできるだけ高い方が条件としては緩やかなものとなる。一方で、抵抗値Ｒｘが低すぎると、圧電素子５０６の一次側でのロスが増大する。よって、抵抗値Ｒｘの下限の条件は、圧電素子５０６の一次側で許容されるロスに依存して決定される。
【００５７】
式１．１２が示すように、抵抗体５１５の抵抗値Ｒｘは、半田フロー工程のヒータ７０３や半田噴流４０１の温度条件、プリント配線基板２１０の搬送速度によって決定される。また、圧電素子５０６の一次側端子５０４Ａ、５０４Ｂに接続されるコンデンサ１１６の静電容量Ｃ２によっても決定される。さらには、電界効果トランジスタ１１１としては、より静電エネルギー耐電圧Ｖｅの高いものを用いると有利である。
【００５８】
上記の関係式を満たすため、半田フロー工程において、例えば、以下のような確認を行うことが有効である。圧電素子５０６の表面温度を測定し、表面温度の測定結果から単位時間当たりの温度変化を昇温速度ΔＴ／Δｔとして求める。
【００５９】
図２は、予備加熱工程から半田フロー槽を通過するまでの、圧電素子５０６の表面温度Ｔと、その昇温速度ｖの変化を示している。また、破線は圧電素子５０６の一次側端子５０４Ａ、５０４Ｂが半田噴流４０１に進入するタイミングｔ１を表す。
【００６０】
昇温速度ｖは、半田噴流４０１へ進入したタイミングｔ１の後に最大値を迎える。タイミングｔ１以降では、既に圧電トランス１０１の一次側端子５０４Ａ、５０４Ｂを含めた周辺の電気部品は基板パターンに半田実装済みとなる。つまり、タイミングｔ１以降では、焦電電流を十分放電することが可能な経路が形成されている。これは、電界効果トランジスタ１１１を静電気破壊するような放電は発生しないことを意味する。したがって、ここでは圧電素子５０６が半田噴流４０１に突入するタイミングｔ１を含め、それより以前の昇温速度ｖを考慮すればよい。
【００６１】
具体的に、各静電容量の定数を、Ｃ１＝５００ｐＦ、Ｃ２＝４７０ｐＦ、Ｃｉｓｓ＝１４０ｐＦとする。タイミングｔ１以前における昇温速度ｖの最大値から求めた焦電電流Ｉｐを８ｎＡとする。さらに電界効果トランジスタ１１１のゲート−ソース間の静電エネルギー耐電圧Ｖｅが４０Ｖとする。これらを式１．１２に代入すると、
【００６２】
【数５】
・・・式１．１３
Ｒｘ ≦ １９００ＭΩ ・・・式１．１４
が得られる。
【００６３】
抵抗体５１５の抵抗値Ｒｘは、半田フロー工程における温度上昇に依存して増大したときにも、式１．１４の条件を満たす必要がある。つまり、抵抗値Ｒｘは、その抵抗上昇分を加味して決定すればよい。たとえば、抵抗体５１５自体の昇温で抵抗値が２００ＭΩ上昇するのであれば、抵抗体５１５の初期抵抗値は１７００ＭΩ以下にしておく必要がある。このように、抵抗体５１５の初期抵抗値は、半田付け工程において抵抗体５１５が昇温して増加する抵抗値をマージンとして上限値から差し引いて設計される。これにより、焦電効果による電界効果トランジスタ１１１の静電気破壊を防ぐことができる。
【００６４】
このように、圧電素子５０６の一次側端子５０４Ａ、５０４Ｂの一次側電極５０７Ａ、５０７Ｂの間に、導電性塗料により抵抗体５１５を形成する。これにより、特許文献１のようなショート端子が不要となり、また、導電性治具をショート端子に取り付ける作業も不要となる。また、特許文献２では、抵抗素子を圧電素子の一次側端子に半田付けしていたため、半導体部品の静電気破壊を防ぐことが不十分であった。一方、本実施例では、圧電素子５０６の一次側電極５０７Ａ、５０７Ｂの間に導電性塗料により抵抗体５１５を形成されるため、半田付けが不要である。つまり、半田噴流４０１にプリント配線基板２１０が突入する前に、抵抗体５１５が形成されている。よって、本実施例は、特許文献２に記載の発明よりも、半導体部品の静電気破壊を防ぐ上で有利である。このように、本実施例は、安価かつ確実に、フロー半田付け工程において焦電効果により圧電素子の一次側端子間に発生する焦電電圧を低減して、半導体部品の静電気破壊を防ぐことが可能となる。
【００６５】
また、本実施例では、放電エネルギーによる半導体部品のゲート−ソース間への印加電圧Ｖｇｓが、半導体部品の静電エネルギー耐電圧Ｖｅ以下となるように、抵抗体５１５の抵抗値Ｒｘが決定される。なお、印加電圧Ｖｇｓは、圧電素子５０６自体の昇温速度ΔＴ／Δｔなどから決定される。
【００６６】
抵抗体５１５の抵抗値Ｒｘは温度に依存して増大するため、初期抵抗値を管理することが重要である。なお、抵抗体５１５の材料として温度依存性のなるべく小さい材料を選択すると、温度による抵抗値の上昇分を加味する必要性を小さくできる。つまり、抵抗体５１５の初期抵抗値を大きくでき、抵抗体５１５による電力のロスを小さくできる利点がある。
【００６７】
また、抵抗値Ｒｘの条件をより緩和する方法の一つとしては、昇温速度を低下させることが有効である。その例としては、半田フロー槽４０２の温度設定を低くしたり、プリント配線基板２１０の搬送速度を低くしたりする手法が考えられる。
【００６８】
本実施例は、プリント配線基板２１０上の１つの回路を構成する圧電トランス１０１と半導体部品でのモデルを用いた。しかし、少なくとも１つの圧電トランス１０１と少なくとも１つの半導体部品が存在するプリント配線基板２１０であれば、本実施例と同様の効果を得られる。これは、複数の圧電トランス１０１と複数の半導体部品が存在する場合、複数の圧電トランス１０１のそれぞれに抵抗体５１５を設ければ良いからである。
【００６９】
本実施例では、例えば、圧電トランス１０１の一次側端子５０４を含む基板パターンと、二次側端子５０５を含む基板パターンとの電位差が大きいケースについて検討する。このようなケースでは、圧電素子５０６に接する位置のプリント配線基板２１０に基板スリットが配置される。そこで、本実施例は、基板スリットの寸法及び位置を規定することにより、フロー半田付け工程における圧電素子５０６及び抵抗体５１５の温度上昇を抑制して、焦電電圧を低減する。
【００７０】
まず、基板スリットを配置する目的を、図３を用いて説明する。図３は、図１で示した圧電トランス１０１の断面図に対して、一次側端子５０４及び二次側端子５０５の間に基板スリット６１０を設けたことを示している。本実施例では一次側端子５０４に発生する焦電電流について説明しているので、一次側端子５０４に接する位置に基板スリット６１０を設けると焦電電流を増大させてしまう。さらに、基板スリット６１０は、一次側端子５０４に設けられた抵抗体５１５の温度にも影響を与えてしまう。
【００７１】
数百〜数千Ｖの高電圧が出力される圧電トランス１０１の二次側端子５０５及びそれを含むランド６０４Ｂまたはパターンと、接地（ＧＮＤ）及び数十〜数百Ｖの入力電圧回路に接続する一次側端子５０４及びそれを含むランド６０４Ａまたはパターンとの間の距離Ｇは、リーク防止のために適切に確保される必要がある。圧電トランス１０１の１次側と２次側の電位差が大きすぎれば、一次側端子５０４と二次側端子５０５の間の距離Ｇでは、リーク防止のための距離として十分でないことがある。このような場合、一般的にはそのランド間に基板スリット６１０が配置される。
【００７２】
図４（Ａ）〜図４（Ｃ）は、図３で説明した圧電トランス１０１を、プリント配線基板２１０の半田面側からみた透視図である。図４（Ａ）〜図４（Ｃ）は、基板スリット６１０の寸法及び位置が各々異なることが特徴である。具体的に、図４（Ａ）ではプリント配線基板２１０Ａに圧電素子５０６の二次側端子５０５寄りに１．５ｍｍ×８ｍｍの基板スリット６１０Ａが配置されている。図４（Ｂ）ではプリント配線基板２１０Ｂに圧電素子５０６の二次側端子５０５寄りに３ｍｍ×８ｍｍの基板スリット６１０Ｂが配置されている。図４（Ｃ）ではプリント配線基板２１０Ｃに圧電素子５０６の全面に１５ｍｍ×４ｍｍの基板スリット６１０Ｃが配置されている。
【００７３】
図４（Ａ）〜図４（Ｃ）がそれぞれ示すように、圧電素子５０６の一次側の対向する２つの面にはそれぞれ一次側電極５０７Ａ、５０７Ｂが蒸着されている。また、一次側電極５０７Ａ、５０７Ｂを接続するように導電性塗料により抵抗体５１５が形成されている。
【００７４】
図５は、３つの異なる形状の基板スリット６１０Ａ〜６１０Ｃを用いたプリント配線基板２１０Ａ〜２１０Ｃ及び基板スリットの無いプリント配線基板２１０を、同一条件の半田フロー工程で実装した際の、圧電素子５０６の表面温度を示した図である。図５において、基板スリットの無いプリント配線基板２１０での圧電素子５０６の表面温度ＴＮとする。図４（Ａ）で示す基板スリット６１０Ａを用いた際の圧電素子５０６の表面温度ＴＡとする。図４（Ｂ）で示す基板スリット６１０Ｂを用いた際の圧電素子５０６の表面温度ＴＢとする。図４（Ｃ）で示す基板スリット６１０Ｃを用いた際の圧電素子５０６の表面温度ＴＣとする。破線は圧電素子５０６の一次側端子５０４が半田噴流４０１に進入するタイミングｔ１を表す。
【００７５】
図５からわかるように、基板スリット６１０の寸法が大きいほど、圧電素子５０６の表面温度は予備加熱の影響をより大きく受けて温度上昇する傾向にある。圧電素子５０６が半田噴流４０１を通過した後では、基板スリット６１０が無いもしくは小さい寸法の基板スリット６１０Ａ、６１０Ｂは、より大きさ寸法の基板スリット６１０Ｃよりも温度上昇する傾向にある。これは、基板スリット６１０が冷却効果を有しているからである。
【００７６】
図６は、図５で示した異なる基板スリット寸法における圧電素子５０６の表面温度の測定結果をもとに、単位時間当たりの温度変化を算出して昇温速度を描いたものである。図６において、基板スリットの無いプリント配線基板２１０での圧電素子５０６の昇温速度ｖＮとする。図４（Ａ）で示す基板スリット６１０Ａを用いた際の圧電素子５０６の昇温速度ｖＡとする。図４（Ｂ）で示す基板スリット６１０Ｂを用いた際の圧電素子５０６の昇温速度ｖＢとする。図４（Ｃ）で示す基板スリット６１０Ｃを用いた際の圧電素子５０６の昇温速度ｖＣとする。また、破線は圧電素子５０６の一次側端子が半田噴流４０１に進入するタイミングｔ１を表す。
【００７７】
図６から、寸法が最も大きい基板スリット６１０Ｃの昇温速度ｖＣが顕著に高いことがわかる。逆に、基板スリット６１０の寸法が小さいほど、昇温速度は低くなることもかわる。圧電素子５０６の表面温度が上昇すれば、圧電素子５０６に塗布した抵抗体５１５の温度も高くなる。抵抗体５１５の温度が上昇すると抵抗値Ｒｘも上昇するような導電性塗料を用いた場合、焦電電圧Ｖｐもそれに比例して高くなる。
【００７８】
ここで、基板スリット６１０Ａ〜６１０Ｃを用いて半田フロー実装した場合にタイミングｔ１より前における最大の昇温速度と、焦電電流Ｉｐと、式１．１２から計算された抵抗値Ｒｘを図７に示す。ここでは例示のために各静電容量の定数を、Ｃ１＝５００ｐＦ、Ｃ２＝４７０ｐＦ、Ｃｉｓｓ＝１４０ｐＦとし、電界効果トランジスタ１１１にゲート−ソース間の静電エネルギー耐電圧Ｖｅを４０Ｖと仮定する。
【００７９】
図７から、基板スリット６１０の寸法により、抵抗体の抵抗値Ｒｘの条件が大きく変化することが分かる。特に、図４（Ｃ）に示すような、圧電素子５０６を全て覆うような寸法の基板スリット６１０Ｃでは、抵抗値Ｒｘの条件が極端に厳しくなる。さらに、抵抗体５１５自体の温度上昇により抵抗値Ｒｘが増加する場合は、その抵抗値上昇分も大きいものとなる。例えば、図４（Ｂ）に示した基板スリット６１０Ｂについて抵抗上昇分が４００ＭΩならば、必要な初期抵抗値の条件は１０００ＭΩ以下であることである。これに対して、図４（Ｃ）に示した基板スリット６１０Ｃの場合、抵抗上昇分を６００ＭΩとするならば、必要な初期抵抗値の条件は３００ＭΩ以下になる。ただし、前述したように、抵抗値Ｒｘが低すぎると、圧電素子５０６の一次側でのロスが増大するため、抵抗値Ｒｘの下限の条件も考慮する必要がある。
【００８０】
このように、基板スリット６１０の寸法が大きいと、抵抗体５１５の製造上の管理条件が厳しくなる。さらに、本実施例のような導電性塗料で抵抗体５１５を形成した場合には、圧電素子５０６への導電性塗料の塗布量などの管理条件も厳しくなろう。
【００８１】
以上の考察から、基板スリット６１０を圧電素子５０６に接する位置に設ける場合は、その寸法をできるだけ小さくすることが必要である。さらに、圧電素子５０６の一次側端子５０４や抵抗体５１５に接しない位置、すなわち、圧電素子５０６の二次側端子５０５に近い位置に配置する。このように、圧電素子５０６の一次側端子５０４の配置位置からずれた位置に基板スリット６１０を配置することで、圧電素子５０６及び抵抗体５１５の温度上昇に起因した焦電電圧Ｖｐの低減効果が高まる。
【００８２】
本実施例では、説明しやすいように長方形の基板スリットを用いて説明したが、それ以外の形状の基板スリットを用いる場合や、複数の基板スリットを用いる場合でも、同様のことが言える。また、圧電素子５０６の一次側端子５０４の一次側電極５０７Ａ、５０７Ｂ間を接続する抵抗体５１５として、導電性塗料を用いて説明したが、抵抗値を持った導電性部材であれば同様に説明できる。
【技術分野】
【０００１】
本発明は、圧電素子を搭載したプリント配線基、プリント配線基板を用いた電源装置、および、電源装置を備えた画像形成装置、ならびに、プリント配線基板の製造方法に関する。
【背景技術】
【０００２】
電子装置に電子部品を半田付けするための方法として、フロー半田付け法が知られている。フロー半田付け法は、電子部品を実装したプリント配線基板にフラックスを塗布した後、溶融半田を収容した半田フロー槽に当該基板を浸漬することで半田付けを行う方法である。より具体的には、半田フロー槽に溶融半田の噴流（半田噴流）を形成し、半田噴流の頂部と基板とを接触させることで、半田付けが行われる。
【０００３】
このフロー半田付け工程における予備加熱過程や半田フロー槽を通過させる過程において、圧電トランスは、数百度まで熱せられるため、焦電効果によってその端子に高電圧が発生する。すなわち、圧電トランスの駆動側である一次側端子と半田付けランドとの間に生じたギャップに火花放電が発生する。このときの放電電圧は概ね数百〜数千Ｖに達する。これに対して、ＬＳＩやトランジスタなど半導体部品の端子の静電耐圧は、概ね数十Ｖから数百Ｖ程度である。このため、焦電効果による放電が発生した際に、圧電トランスの一次側端子における半田付けランドの延長上に繋がっている半導体部品が静電耐圧破壊を起こす可能性がある。
【０００４】
特許文献１は、圧電トランスの２つの一次側端子にそれぞれショート用端子を設け、ショート用端子を導電性治具で一時的に短絡させることを提案している。これにより、フロー半田付け工程における焦電効果による高電圧の発生を抑制できるという。
【０００５】
特許文献２は、圧電トランスの一次側端子間に並列に抵抗素子を半田付けすることで、焦電効果による高電圧の発生を抑制する方法を提案している。これは、焦電効果によって発生した焦電電流を、抵抗素子を介して放電させることにより、圧電トランスの一次側端子間の電圧上昇を低減し、圧電トランスの一次側に接続される半導体部品に印加される電圧を抑制するものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１３０３１１号公報
【特許文献２】特開２０００−３０７１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の発明は、導電性治具がフロー半田実装中に脱落したり、接触不良を起こしたりしないよう、確実に一次端子間に装着させる必要がある。そのため、高温環境下で繰返し短絡するために耐熱性及び耐久性に優れ、かつ取り付け及び取り外しの容易な導電性治具が必須となる。さらに、フロー半田付け工程の温度や搬送速度の条件によっては、焦電効果によって発生する焦電電圧が半導体部品のもつ静電エネルギー耐電圧を越えるため、焦電電圧を抑制する条件の定義が必要であった。
【０００８】
特許文献２に記載された抵抗素子は、半田付け工程の半田フロー槽を通過することで初めて基板上の回路に半田付けされる。そのため、半田付け工程の予備加熱過程や半田フロー槽を通過する際の圧電素子の急激な温度上昇に伴う焦電電圧の発生を抑制するには不十分である。したがって、予備加熱過程及び半田フロー槽に至るまでに圧電トランスの一次側端子の電極間を抵抗体で確実に接続することが必要であった。
【０００９】
そこで、本発明は、このような課題を解決することを目的とする。例えば、本発明は、安価かつ確実な方法で、フロー半田付け工程において焦電効果により圧電素子の一次側端子間に発生する焦電電圧を低減することで半導体部品の静電気破壊を防ぐことを目的とする。
【課題を解決するための手段】
【００１０】
本発明によれば、半田噴流を用いて半田付けされたプリント配線基板であって、
導電性の抵抗体により接続された一次側電極対を有する圧電素子と、
前記圧電素子を駆動する半導体部品と
を備えることを特徴とするプリント配線基板が提供される。
【発明の効果】
【００１１】
本発明によれば、半田噴流を用いる半田付け工程において発生する焦電電流を、圧電素子の一次側に設けられた２つの電極を接続する、導電性塗料により形成された抵抗体を通して放電することができる。したがって、半田フロー工程での半導体部品の破壊を防ぐことができる。さらに、本発明では、従来において必要とされてきたショート端子や導電性治具が不要となるため、製造コストを削減できる。
【図面の簡単な説明】
【００１２】
【図１】実施例１に係るプリント配線基板に嵌挿された圧電トランス１０１を示した図である。
【図２】圧電素子の表面温度及び昇温速度を示した図である。
【図３】実施例２に係るプリント配線基板に嵌挿された圧電トランスを示した図である。
【図４】（Ａ）は実施例２に係る圧電トランス近傍の基板スリットの寸法と位置を示すプリント配線基板の半田面から見た透視図であり、（Ｂ）は圧電トランス近傍の基板スリットの寸法と位置を示すプリント配線基板の半田面から見た透視図であり、（Ｃ）は圧電トランス近傍の基板スリットの寸法と位置を示すプリント配線基板の半田面から見た透視図である。
【図５】基板スリットの寸法及び位置が異なるプリント配線基板を用いて、圧電トランスを半田フロー実装したときの、各々の圧電素子の表面温度を示した図である。
【図６】基板スリットの寸法及び位置が異なるプリント配線基板を用いて、圧電トランスを半田フロー実装したときの、各々の圧電素子の昇温速度を示した図である。
【図７】基板スリットの寸法及び位置が異なるプリント配線基板を用いて、圧電トランスを半田フロー実装したときの昇温速度と、焦電電流及び抵抗体の抵抗値Ｒｘの条件を示した図である。
【図８】画像形成装置に用いられる圧電トランス式の電源装置の回路図である。
【図９】プリント配線基板に嵌挿された圧電トランスを示した図である。
【図１０】圧電トランスの一次側端子と、紙フェノール基板の半田付けランド付近の拡大図である。
【図１１】画像形成装置の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下に本発明の一実施例を示す。以下で説明される個別の実施例は、本発明の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施例によって限定されるわけではない。なお、図面及び明細書において共通する部分には同一の参照符号を付すことで、説明を簡潔にする。
【００１４】
［基本構成］
図８を用いて電子装置の一例として正電圧を出力する電源装置１００について説明する。電源装置１００は、例えば、電子写真方式の画像形成装置に使用される。図１１は、画像形成装置１１００を示している。電源装置１００は、転写バイアスを用いてトナー像を記録媒体Ｓに転写する転写部１１０１の転写ローラに対して高圧（商用電源電圧よりも高い数百Ｖ以上の電圧）の転写バイアスを供給する。なお、電源装置１００は、像担持体１１０２を一様に帯電させる帯電部１１０３に対して帯電バイアスを供給してもよい。画像形成装置１１００では、帯電部１１０３により帯電した像担持体１１０２を画像情報にしたがって露光して静電潜像を形成する静電潜像形成部（露光装置１１０４）と、静電潜像を現像してトナー像を形成する現像部１１０５も備えている。
【００１５】
圧電トランス１０１は、従来の巻線式の電磁トランスに代えて採用されている。圧電トランス１０１の２次側端子の出力は、整流部として機能する整流平滑回路によって正電圧に整流平滑される。整流平滑回路は、整流用のダイオード１０２、１０３及び高圧コンデンサ１０４によって構成されている。圧電トランス１０１の出力電圧は、圧電トランス１０１から延伸した経路に接続された出力端子１１７から出力され、負荷（例えば転写部１１０１の転写ローラ）など）に供給される。なお、出力電圧は、抵抗１０５、１０６、１０７によって分圧され、コンデンサ１１５及び保護用抵抗１０８を介してオペアンプ１０９の非反転入力端子（＋端子）に入力される。
【００１６】
他方、オペアンプ１０９の反転入力端子（−端子）には、入力端子１１８から入力されたアナログ信号（電源装置１００の制御信号（Ｖｃｏｎｔ））が、抵抗１１４を介して入力される。オペアンプ１０９、抵抗１１４及びコンデンサ１１３は、積分回路として機能する。すなわち、抵抗１１４とコンデンサ１１３の部品定数によって決まる積分時定数に応じて平滑化された制御信号Ｖｃｏｎｔが、オペアンプ１０９に入力される。オペアンプ１０９の出力端は、電圧制御発振器（ＶＣＯ）１１０に接続されている。電圧制御発振器１１０は、入力した制御信号に応じて出力信号の周波数を可変設定する発振器の一例である。
【００１７】
また、電圧制御発振器１１０の出力端は、電界効果トランジスタ１１１のゲートに接続される。電界効果トランジスタ１１１は、発振器の出力信号により駆動されるスイッチング素子であり、圧電素子を駆動する半導体部品（駆動素子）の一例である。電界効果トランジスタ１１１のドレインは、インダクタ１１２を介して電源Ｖｃｃ（例えば＋２４Ｖなど）に接続されるとともに、コンデンサ１１６を介して接地されている。インダクタ１１２は、スイッチング素子と電源との間に接続された素子であって、スイッチング素子の駆動により断続的に電圧が印加されるインダクタンス成分を有する素子の一例である。さらに、ドレインは、圧電トランス１０１の一次側電極の一方に接続される。圧電トランス１０１の一次側電極の他方は接地される。また、電界効果トランジスタ１１１のソースも接地される。
【００１８】
電圧制御発振器１１０は、オペアンプ１０９の出力電圧に応じた周波数で電界効果トランジスタ１１１をスイッチングする。インダクタ１１２及びコンデンサ１１６は、共振回路を形成している。この共振回路により増幅された電圧が、圧電トランス１０１の一次側に供給される。このように、圧電トランス１０１は、スイッチング素子とインダクタンス成分を有する素子との接続点に接続され、所定の共振周波数で振動する信号が加えられるとその周波数特性に応じた電圧を出力する。
【００１９】
ここで示したように、圧電トランス１０１を動作させるために、電界効果トランジスタ１１１やオペアンプ１０９、電圧制御発振器（ＶＣＯ）１１０など複数の半導体部品が使用される。また、画像形成装置などに使われる圧電トランス式の電源装置１００では、１枚のプリント配線基板上に複数の高圧生成回路が形成される場合が多く、その配線レイアウトは非常に複雑になることが多い。
【００２０】
圧電トランス１０１として用いる圧電素子は、高温で焼き固めた多結晶の強誘電体に数百度の温度を加えつつ直流強電界を加え、強誘電体内部の電気双極子を一定方向に揃えることにより製造される。強誘電性の性質により、電界を取り去った後も双極子モーメントが残るので、常温では大きな圧電性を持つことになる。
【００２１】
図９に断面図で示した圧電トランス１０１の構造は一例であり、他の構造の圧電素子であってもよい。圧電素子５０６には、一次側電極５０７及び二次側電極５０８が銀ペーストにより蒸着されている。一次側電極５０７及び二次側電極５０８は金属製の一次側端子５０４と二次側端子５０５に各々金糸線５０９、５１１を用いて接続されており、これらの接続部は半田を介して導通している。
【００２２】
プリント配線基板２１０は、一般的に用いられる単層の紙フェノール基板を例にとって説明する。紙フェノール基板は、紙フェノール樹脂板６０１の表面に配線としての銅箔６０２とレジスト６０３とを有する。紙フェノール基板のうち部品端子と配線部とを接続する接続部分は、孔が開けられている。孔の周囲には、半田付けを可能とするために、半田付けランド６０４を形成する。半田付けランド６０４は、レジスト６０３をエッチングで剥ぎ取り、銅箔６０２を露出させることで形成される。
【００２３】
先に説明したように、半田フロー槽に圧電トランス１０１を装填されたプリント配線基板を搬送させる際に、予備加熱工程のヒータ及び半田フロー槽の半田噴流の熱で圧電セラミック素体である圧電素子５０６が熱せられる。熱を加えられた圧電素子５０６の一次側電極５０７及び二次側電極５０８には、焦電効果により電荷が発生する。すなわち、一次側端子５０４及び二次側端子５０５に電圧が発生する。焦電効果とは、結晶を加熱もしくは冷却すると電気分極する現象のことである。圧電素子などの焦電体は温度変化があると自発分極を起こすが、温度変化がないと分極は中和する。この分極を起こすと素子の両端に取り付けられた電極に内部に蓄えられた電荷が発生する。
【００２４】
一次側端子５０４と半田付けランド６０４との間にギャップ（以下、放電ギャップ）が存在すると、焦電効果により発生する高電圧が火花放電６１４となってギャップを伝達する。すなわち、半田付けランド６０４及び銅箔６０２に電荷が移動し、一次側端子５０４と半田付けランド６０４との間の電位が急激に変動する。
【００２５】
図１０によれば、プリント配線基板２１０の所定位置には、圧電トランス１０１Ａ、１０１Ｂ、半導体部品である電界効果トランジスタ１１１Ａ、１１１Ｂ、インダクタ１１２Ａ、１１２Ｂが予め自動嵌挿機もしくは手嵌挿により搭載されている。半田フロー実装工程において、プリント配線基板２１０は、矢印２１１が示す進行方向に搬送され、上記の電子部品が半田噴流を用いて半田付けされる。プリント配線基板２１０は、まず、ヒータ７０３によって予備加熱され、その後、半田フロー槽４０２の半田噴流４０１を通過する。これにより半田付けが実行される。
【００２６】
圧電トランス１０１Ａ、１０１Ｂに基準電位を付与するパターンと電界効果トランジスタ１１１Ａ、１１１Ｂのソース端子のパターンは、プリント配線基板２１０上で配線２０２を介して接続され、共通電位となっているものとする。
【００２７】
回路ブロック２０１Ａに属する圧電トランス１０１Ａ、電界効果トランジスタ１１１Ａ、インダクタ１１２Ａは、既に半田噴流４０１を通過し、半田付け２０６が完了しているものとする。また、回路ブロック２０１Ｂに属する電界効果トランジスタ１１１Ｂ及びインダクタ１１２Ｂは半田噴流４０１を通過中であるものとする。さらに、回路ブロック２０１Ｂに属する圧電トランス１０１Ｂは、半田噴流前の予備加熱過程にあるものとする。
【００２８】
予備加熱過程にある圧電トランス１０１Ｂがヒータ７０３からの熱風ＨＡで急激に温められると、焦電効果により、まだ半田付けされていない状態の圧電トランス１０１Ｂの端子からランドに対して火花放電２０３が発生する。火花放電２０３の電荷（放電電流）は、半田噴流４０１を通過中のインダクタ１１２Ｂの端子及びランドに伝達する。さらに、火花放電２０３による電荷は、同じく半田噴流４０１を通過中の電界効果トランジスタ１１１Ｂのゲート端子に半田噴流４０１を介して伝達する。
【００２９】
なお、火花放電２０３の電荷が電界効果トランジスタ１１１Ｂのゲート端子に伝達する経路は様々である。他の例としては、電界効果トランジスタ１１１Ｂが既に回路上に形成されていれば、火花放電２０３の電荷は回路パターンを介して電界効果トランジスタ１１１Ｂのドレイン端子に伝達する。そして、半田噴流４０１によりドレイン端子とゲート端子が接続されていれば、火花放電２０３の電荷はゲート端子に伝達する。
【００３０】
このようにして、電界効果トランジスタ１１１Ｂを通過した電荷は、配線２０２を介して伝達し、火花放電２０５となり、圧電トランス１０１Ｂの基準端子に戻る。以上が放電により圧電トランス１０１Ｂから飛び出した電荷が移動するルート（放電経路）である。電界効果トランジスタ１１１Ｂにおいては、プリント配線基板２１０の基準電位に接続したソース端子に対してゲート端子の電位が急激に持ち上がる。通常、ゲート−ソース端子間の静電エネルギー耐電圧（静電気耐圧や静電耐量と呼ぶこともある）は、数Ｖ〜数十Ｖと低い。よって、焦電電圧によるゲート−ソース端子間の電位がその静電エネルギー耐電圧を越えると、電界効果トランジスタ１１１Ｂが耐電圧破壊に至る。
【００３１】
その他のモデルとして、圧電トランス１０１の端子用の半田付けランドと半導体部品とが直接パターンで繋がっていなくても、半田噴流４０１を介して放電経路が形成される可能性がある。一般的に半田フロー槽４０２は、アースに対して接地されており、半田噴流４０１も大局的に見ればアースに接地されていると考えられる。しかし、半田フロー槽４０２を通過中のプリント配線基板２１０の基準電位が直接アースに接地するかまたは半田フロー槽４０２に接触させない限り、基準電位はフロート状態である。このため、焦電効果により圧電トランス１０１から放電が発生すると、よりインピーダンスの低いパターンまたは部品端子を介して放電電流が流れ、電界効果トランジスタ１１１Ｂ以外の半導体部品も破壊される可能性がある。
【００３２】
そこで、以下で説明する実施例では、電源装置の半田フロー工程において、安価かつ簡単な方法で焦電効果により発生する焦電電圧を抑制し、半導体部品の破壊から保護するために必要な条件を定義する方法について提案する。
【００３３】
本発明は、圧電トランス１０１と半導体部品とを搭載するプリント配線基板２１０を備えた電子装置であれば適用できるため、電源装置以外の電子機器にも適用可能である。また、本発明は、正電圧又は負電圧どちらを出力する電源装置に対しても有効である。ここでは一例として、正電圧を出力する電源装置について説明する。また、本発明では、一例として焦電効果による破壊対象が電界効果トランジスタの場合について説明するが、その他の半導体部品でも同様のことが説明できる。
【００３４】
図１（Ａ）に、本発明の実施例に用いる圧電トランス１０１の断面を表す。図１（Ｂ）に圧電トランス１０１の底面を示す。なお、すでに説明した個所には同一の参照符号を付与することで説明の簡潔化を図る。とりわけ、圧電素子５０６の一次側端子５０４Ａに接続された一次側電極５０７Ａと、一次側端子５０４Ｂに接続された一次側電極５０７Ｂとが抵抗体５１５を用いて接続されている。このように、圧電素子５０６は、一次側に設けられた２つの一次側電極５０７Ａ、５０７Ｂを接続する、導電性塗料により形成された抵抗体５１５を備えている。一次側端子５０４Ａおよび一次側端子５０４Ｂは一次側電極対である。
【００３５】
ここで、抵抗体５１５を備えた構成について詳細に説明する。抵抗体５１５の一例として、例えば、酸化亜鉛を基材としてエポキシ系樹脂を混合した導電性塗料などがある。圧電トランス１０１を製造する際に、抵抗体５１５を一次側端子間に塗布して乾燥させることによって、抵抗体５１５はある範囲の初期抵抗値をもつことになる。そして、抵抗体５１５を備えた圧電トランス１０１を、半田フロー工程においてプリント配線基板２１０に挿入し、半田フロー実装を行うことになる。
【００３６】
ここでは、抵抗体５１５の抵抗値をＲｘとする。一定の焦電電流が発生したときに、抵抗値Ｒｘはなるべく小さい方が焦電電圧は低くなる。つまり、抵抗値Ｒｘが大きいほど、焦電電圧が高くなり、半導体部品の静電気破壊の危険性が高まる。これに対して、半田フロー実装が済んで電源装置として動作させる場合、抵抗値Ｒｘは大きい方が圧電トランス１０１の一次側回路でのロスが少なくなる。逆に抵抗値Ｒｘを小さくし過ぎると、ロスが大きくなり、十分な回路特性を得られなくなる可能性がある。したがって、これらの要求をすべて満たすように抵抗値Ｒｘを決定する必要がある。
【００３７】
その際、抵抗値Ｒｘが前述した初期抵抗値と必ずしも同一であるとは限らない。なぜならば、酸化亜鉛を基材としてエポキシ系樹脂を混合した導電性塗料の場合、それ自体の温度変化に依存して抵抗値が変化するからである。具体的には、圧電素子５０６が温度上昇することにより、圧電素子５０６に塗布した抵抗体５１５も温度上昇し、抵抗値Ｒｘも上昇する。温度が一定もしくは低下する場合は、抵抗値Ｒｘは変化しない。酸化亜鉛を基材としてエポキシ系樹脂を混合した導電性塗料は抵抗体の一例であり、使用する抵抗体によって、様々な特性や性質をもつ。そこで、抵抗体５１５の特性、特に抵抗値の温度変化を加味して、抵抗体５１５の抵抗値Ｒｘを決定する。
【００３８】
（１）焦電電圧の求め方
圧電素子５０６の焦電効果により発生する焦電電流Ｉｐは、以下の式で表現される。
【００３９】
Ｉｐ＝Ｐ・（Ａ・ΔＴ／Δｔ） ・・・式１．１
ここで、Ｐは焦電係数［Ｃ／（ｍ２・℃）］、Ａは圧電素子の一次側電極の面積［ｍ２］、ΔＴ／Δｔは圧電素子５０６の単位時間あたりの温度変化［℃／ｓｅｃ］（以下、これを昇温速度と記す）である。焦電係数Ｐは、単位面積当たりの単位温度変化が与える分極変化の度合いを表す数値である。焦電係数Ｐの数値が大きいほど、温度変化に伴う圧電素子５０６の内部における電荷の動きが活発になる。
【００４０】
圧電素子５０６の一次側電極５０７Ａ、５０７Ｂ間に発生する焦電電圧Ｖｐは、抵抗体５１５の抵抗値Ｒｘと焦電電流Ｉｐから、
Ｖｐ＝Ｉｐ・Ｒｘ ・・・式１．２
と表せる。このように、焦電電圧Ｖｐは、半田噴流を用いる半田付け工程において焦電効果によって圧電素子５０６に発生する焦電電流Ｉｐと、抵抗体５１５の抵抗値Ｒｘとの積である。式１．２に式１．１を代入すると、以下の式が得られる。
【００４１】
Ｖｐ＝Ｐ・（Ａ・ΔＴ／Δｔ）・Ｒｘ ・・・式１．３
式１．３からわかるように、焦電電圧Ｖｐを低減する手法として、４つの手法が存在する。１つ目は焦電係数Ｐを低くする手法である。２つ目は圧電素子５０６の一次側電極の面積Ａを小さくする手法である。３つ目は昇温速度ΔＴ／Δｔを小さくする手法である。そして、４つ目は抵抗値Ｒｘを小さくする手法である。
【００４２】
１つ目の焦電係数Ｐを低くする手法は、圧電素子５０６の熱容量を大きくすることで実現できる。しかし、圧電素子５０６の体積を増やすと部品の大型化やコスト上昇につながる。また、成分配合を変えると特性に大きな変更が生じる可能性もある。２つ目の圧電素子５０６の一次側電極の面積Ａを小さくする手法は、圧電素子５０６の昇圧能力を下げてしまう。そのため、２つ目の手法は高い昇圧能力が必要な回路に対しては不向きであろう。これらに対して、３つ目の圧電素子５０６の昇温速度ΔＴ／Δｔを低くする手法と４つ目の抵抗体５１５の抵抗値Ｒｘを低くする手法は比較的容易に実現できる。
【００４３】
圧電素子５０６の昇温速度ΔＴ／Δｔは、以下のようなパラメータにより変化する。パラメータとしては、半田フロー工程の条件設定である、ヒータ７０３及び半田フロー槽４０２の温度設定や、プリント配線基板２１０の搬送速度などである。さらに、プリント配線基板２１０における圧電トランス１０１の配置位置や、基板スリットの有無、位置および寸法なども、昇温速度ΔＴ／Δｔを変更するパラメータである。
【００４４】
（２）電界効果トランジスタへの印加電圧の求め方
半田フロー槽４０２において、電界効果トランジスタ１１１のゲートとドレインが半田噴流４０１により接続される場合において、電界効果トランジスタ１１１の静電気破壊に対する余裕度を求める方法について説明する。その際、圧電素子５０６の焦電効果により発生した焦電電圧Ｖｐをもとに、焦電効果による放電エネルギーＥｐを求める。そして、その放電エネルギーＥｐが電界効果トランジスタ１１１に供給されたときの印加電圧を求める。さらに、電界効果トランジスタ１１１が持つゲート−ソース間の静電エネルギー耐電圧と印加電圧を比較する。
【００４５】
圧電素子５０６の焦電効果による放電エネルギーＥｐは、次式で表される。
【００４６】
Ｅｐ ＝ （（Ｃ１＋Ｃ２）・Ｖｐ２）／２ ・・・式１．４
ここで、Ｃ１は圧電素子５０６の２つの一次側端子５０４Ａ、５０４Ｂがもつ静電容量［ｐＦ］である。Ｃ２はプリント配線基板２１０上に圧電素子５０６の一次側容量と並列に実装されたコンデンサ１１６の静電容量［ｐＦ］である。一般的に、Ｃ１及びＣ２は、どちらも数百〜千ｐＦ程度が用いられる。
【００４７】
電界効果トランジスタ１１１のゲート−ソース間の静電エネルギーＥｇｓは、次式で表される。
【００４８】
Ｅｇｓ ＝ Ｃｉｓｓ・Ｖｇｓ２／２ ・・・式１．５
ここで、Ｖｇｓは電界効果トランジスタ１１１のゲート−ソース間の印加電圧［Ｖ］である。Ｃｉｓｓは電界効果トランジスタ１１１のゲート−ソース間の静電容量［ｐＦ］である。一般的に、Ｃｉｓｓは１００ｐＦ程度である。圧電素子５０６から発生する放電エネルギーＥｐと、電界効果トランジスタ１１１の静電エネルギーＥｇｓは、本実施例における焦電電圧Ｖｐの印加モデルにおいて等しくなる。
【００４９】
Ｅｇｓ ＝ Ｅｐ ・・・式１．６
すなわち、式１．６に式１．４および式１．５を代入して整理すると、
Ｃｉｓｓ・Ｖｇｓ２ ＝ （Ｃ１＋Ｃ２）・Ｖｐ２ ・・・式１．７
が得られる。したがって、電界効果トランジスタ１１１のゲート−ソース間への印加電圧Ｖｇｓは、
【００５０】
【数１】
・・・式１．８
【００５１】
【数２】
・・・式１．９
で表すことができる。このように、印加電圧Ｖｇｓは、焦電電圧Ｖｐと、圧電素子５０６の一次側に設けられた２つの電極の間における静電容量（Ｃ１＋Ｃ２）と、半導体部品が有する静電容量Ｃｉｓｓとから決定される。
【００５２】
（３）電界効果トランジスタの静電気破壊を防ぐ条件式
電界効果トランジスタ１１１の静電気破壊を防ぐには、焦電効果によるゲート−ソース間への印加電圧Ｖｇｓが電界効果トランジスタ１１１のゲート−ソース間の静電エネルギー耐電圧以下であればよい。すなわち、
Ｖｅ ≧ Ｖｇｓ ・・・式１．１０
の関係を満足させればよい。
すなわち、式１．１０は、
【００５３】
【数３】
・・・式１．１１
と置き換えられる。
【００５４】
式１．１１を変形し、抵抗体５１５の抵抗値Ｒｘの式に変換すると、
【００５５】
【数４】
・・・式１．１２
が得られる。
【００５６】
抵抗体５１５の抵抗値Ｒｘは、この式１．１２を満足するように求めればよい。式１．１２の右辺は、抵抗値Ｒｘの上限値を示している。つまり、抵抗体５１５の抵抗値Ｒｘの上限値は、半田噴流を用いる半田付け工程において焦電効果によって圧電素子に発生する焦電電圧Ｖｐに比例して半導体部品に印加される印加電圧Ｖｇｓが、半導体部品の静電エネルギー耐電圧Ｖｅ以下となるように設計される。ここで、抵抗値Ｒｘはできるだけ高い方が条件としては緩やかなものとなる。一方で、抵抗値Ｒｘが低すぎると、圧電素子５０６の一次側でのロスが増大する。よって、抵抗値Ｒｘの下限の条件は、圧電素子５０６の一次側で許容されるロスに依存して決定される。
【００５７】
式１．１２が示すように、抵抗体５１５の抵抗値Ｒｘは、半田フロー工程のヒータ７０３や半田噴流４０１の温度条件、プリント配線基板２１０の搬送速度によって決定される。また、圧電素子５０６の一次側端子５０４Ａ、５０４Ｂに接続されるコンデンサ１１６の静電容量Ｃ２によっても決定される。さらには、電界効果トランジスタ１１１としては、より静電エネルギー耐電圧Ｖｅの高いものを用いると有利である。
【００５８】
上記の関係式を満たすため、半田フロー工程において、例えば、以下のような確認を行うことが有効である。圧電素子５０６の表面温度を測定し、表面温度の測定結果から単位時間当たりの温度変化を昇温速度ΔＴ／Δｔとして求める。
【００５９】
図２は、予備加熱工程から半田フロー槽を通過するまでの、圧電素子５０６の表面温度Ｔと、その昇温速度ｖの変化を示している。また、破線は圧電素子５０６の一次側端子５０４Ａ、５０４Ｂが半田噴流４０１に進入するタイミングｔ１を表す。
【００６０】
昇温速度ｖは、半田噴流４０１へ進入したタイミングｔ１の後に最大値を迎える。タイミングｔ１以降では、既に圧電トランス１０１の一次側端子５０４Ａ、５０４Ｂを含めた周辺の電気部品は基板パターンに半田実装済みとなる。つまり、タイミングｔ１以降では、焦電電流を十分放電することが可能な経路が形成されている。これは、電界効果トランジスタ１１１を静電気破壊するような放電は発生しないことを意味する。したがって、ここでは圧電素子５０６が半田噴流４０１に突入するタイミングｔ１を含め、それより以前の昇温速度ｖを考慮すればよい。
【００６１】
具体的に、各静電容量の定数を、Ｃ１＝５００ｐＦ、Ｃ２＝４７０ｐＦ、Ｃｉｓｓ＝１４０ｐＦとする。タイミングｔ１以前における昇温速度ｖの最大値から求めた焦電電流Ｉｐを８ｎＡとする。さらに電界効果トランジスタ１１１のゲート−ソース間の静電エネルギー耐電圧Ｖｅが４０Ｖとする。これらを式１．１２に代入すると、
【００６２】
【数５】
・・・式１．１３
Ｒｘ ≦ １９００ＭΩ ・・・式１．１４
が得られる。
【００６３】
抵抗体５１５の抵抗値Ｒｘは、半田フロー工程における温度上昇に依存して増大したときにも、式１．１４の条件を満たす必要がある。つまり、抵抗値Ｒｘは、その抵抗上昇分を加味して決定すればよい。たとえば、抵抗体５１５自体の昇温で抵抗値が２００ＭΩ上昇するのであれば、抵抗体５１５の初期抵抗値は１７００ＭΩ以下にしておく必要がある。このように、抵抗体５１５の初期抵抗値は、半田付け工程において抵抗体５１５が昇温して増加する抵抗値をマージンとして上限値から差し引いて設計される。これにより、焦電効果による電界効果トランジスタ１１１の静電気破壊を防ぐことができる。
【００６４】
このように、圧電素子５０６の一次側端子５０４Ａ、５０４Ｂの一次側電極５０７Ａ、５０７Ｂの間に、導電性塗料により抵抗体５１５を形成する。これにより、特許文献１のようなショート端子が不要となり、また、導電性治具をショート端子に取り付ける作業も不要となる。また、特許文献２では、抵抗素子を圧電素子の一次側端子に半田付けしていたため、半導体部品の静電気破壊を防ぐことが不十分であった。一方、本実施例では、圧電素子５０６の一次側電極５０７Ａ、５０７Ｂの間に導電性塗料により抵抗体５１５を形成されるため、半田付けが不要である。つまり、半田噴流４０１にプリント配線基板２１０が突入する前に、抵抗体５１５が形成されている。よって、本実施例は、特許文献２に記載の発明よりも、半導体部品の静電気破壊を防ぐ上で有利である。このように、本実施例は、安価かつ確実に、フロー半田付け工程において焦電効果により圧電素子の一次側端子間に発生する焦電電圧を低減して、半導体部品の静電気破壊を防ぐことが可能となる。
【００６５】
また、本実施例では、放電エネルギーによる半導体部品のゲート−ソース間への印加電圧Ｖｇｓが、半導体部品の静電エネルギー耐電圧Ｖｅ以下となるように、抵抗体５１５の抵抗値Ｒｘが決定される。なお、印加電圧Ｖｇｓは、圧電素子５０６自体の昇温速度ΔＴ／Δｔなどから決定される。
【００６６】
抵抗体５１５の抵抗値Ｒｘは温度に依存して増大するため、初期抵抗値を管理することが重要である。なお、抵抗体５１５の材料として温度依存性のなるべく小さい材料を選択すると、温度による抵抗値の上昇分を加味する必要性を小さくできる。つまり、抵抗体５１５の初期抵抗値を大きくでき、抵抗体５１５による電力のロスを小さくできる利点がある。
【００６７】
また、抵抗値Ｒｘの条件をより緩和する方法の一つとしては、昇温速度を低下させることが有効である。その例としては、半田フロー槽４０２の温度設定を低くしたり、プリント配線基板２１０の搬送速度を低くしたりする手法が考えられる。
【００６８】
本実施例は、プリント配線基板２１０上の１つの回路を構成する圧電トランス１０１と半導体部品でのモデルを用いた。しかし、少なくとも１つの圧電トランス１０１と少なくとも１つの半導体部品が存在するプリント配線基板２１０であれば、本実施例と同様の効果を得られる。これは、複数の圧電トランス１０１と複数の半導体部品が存在する場合、複数の圧電トランス１０１のそれぞれに抵抗体５１５を設ければ良いからである。
【００６９】
本実施例では、例えば、圧電トランス１０１の一次側端子５０４を含む基板パターンと、二次側端子５０５を含む基板パターンとの電位差が大きいケースについて検討する。このようなケースでは、圧電素子５０６に接する位置のプリント配線基板２１０に基板スリットが配置される。そこで、本実施例は、基板スリットの寸法及び位置を規定することにより、フロー半田付け工程における圧電素子５０６及び抵抗体５１５の温度上昇を抑制して、焦電電圧を低減する。
【００７０】
まず、基板スリットを配置する目的を、図３を用いて説明する。図３は、図１で示した圧電トランス１０１の断面図に対して、一次側端子５０４及び二次側端子５０５の間に基板スリット６１０を設けたことを示している。本実施例では一次側端子５０４に発生する焦電電流について説明しているので、一次側端子５０４に接する位置に基板スリット６１０を設けると焦電電流を増大させてしまう。さらに、基板スリット６１０は、一次側端子５０４に設けられた抵抗体５１５の温度にも影響を与えてしまう。
【００７１】
数百〜数千Ｖの高電圧が出力される圧電トランス１０１の二次側端子５０５及びそれを含むランド６０４Ｂまたはパターンと、接地（ＧＮＤ）及び数十〜数百Ｖの入力電圧回路に接続する一次側端子５０４及びそれを含むランド６０４Ａまたはパターンとの間の距離Ｇは、リーク防止のために適切に確保される必要がある。圧電トランス１０１の１次側と２次側の電位差が大きすぎれば、一次側端子５０４と二次側端子５０５の間の距離Ｇでは、リーク防止のための距離として十分でないことがある。このような場合、一般的にはそのランド間に基板スリット６１０が配置される。
【００７２】
図４（Ａ）〜図４（Ｃ）は、図３で説明した圧電トランス１０１を、プリント配線基板２１０の半田面側からみた透視図である。図４（Ａ）〜図４（Ｃ）は、基板スリット６１０の寸法及び位置が各々異なることが特徴である。具体的に、図４（Ａ）ではプリント配線基板２１０Ａに圧電素子５０６の二次側端子５０５寄りに１．５ｍｍ×８ｍｍの基板スリット６１０Ａが配置されている。図４（Ｂ）ではプリント配線基板２１０Ｂに圧電素子５０６の二次側端子５０５寄りに３ｍｍ×８ｍｍの基板スリット６１０Ｂが配置されている。図４（Ｃ）ではプリント配線基板２１０Ｃに圧電素子５０６の全面に１５ｍｍ×４ｍｍの基板スリット６１０Ｃが配置されている。
【００７３】
図４（Ａ）〜図４（Ｃ）がそれぞれ示すように、圧電素子５０６の一次側の対向する２つの面にはそれぞれ一次側電極５０７Ａ、５０７Ｂが蒸着されている。また、一次側電極５０７Ａ、５０７Ｂを接続するように導電性塗料により抵抗体５１５が形成されている。
【００７４】
図５は、３つの異なる形状の基板スリット６１０Ａ〜６１０Ｃを用いたプリント配線基板２１０Ａ〜２１０Ｃ及び基板スリットの無いプリント配線基板２１０を、同一条件の半田フロー工程で実装した際の、圧電素子５０６の表面温度を示した図である。図５において、基板スリットの無いプリント配線基板２１０での圧電素子５０６の表面温度ＴＮとする。図４（Ａ）で示す基板スリット６１０Ａを用いた際の圧電素子５０６の表面温度ＴＡとする。図４（Ｂ）で示す基板スリット６１０Ｂを用いた際の圧電素子５０６の表面温度ＴＢとする。図４（Ｃ）で示す基板スリット６１０Ｃを用いた際の圧電素子５０６の表面温度ＴＣとする。破線は圧電素子５０６の一次側端子５０４が半田噴流４０１に進入するタイミングｔ１を表す。
【００７５】
図５からわかるように、基板スリット６１０の寸法が大きいほど、圧電素子５０６の表面温度は予備加熱の影響をより大きく受けて温度上昇する傾向にある。圧電素子５０６が半田噴流４０１を通過した後では、基板スリット６１０が無いもしくは小さい寸法の基板スリット６１０Ａ、６１０Ｂは、より大きさ寸法の基板スリット６１０Ｃよりも温度上昇する傾向にある。これは、基板スリット６１０が冷却効果を有しているからである。
【００７６】
図６は、図５で示した異なる基板スリット寸法における圧電素子５０６の表面温度の測定結果をもとに、単位時間当たりの温度変化を算出して昇温速度を描いたものである。図６において、基板スリットの無いプリント配線基板２１０での圧電素子５０６の昇温速度ｖＮとする。図４（Ａ）で示す基板スリット６１０Ａを用いた際の圧電素子５０６の昇温速度ｖＡとする。図４（Ｂ）で示す基板スリット６１０Ｂを用いた際の圧電素子５０６の昇温速度ｖＢとする。図４（Ｃ）で示す基板スリット６１０Ｃを用いた際の圧電素子５０６の昇温速度ｖＣとする。また、破線は圧電素子５０６の一次側端子が半田噴流４０１に進入するタイミングｔ１を表す。
【００７７】
図６から、寸法が最も大きい基板スリット６１０Ｃの昇温速度ｖＣが顕著に高いことがわかる。逆に、基板スリット６１０の寸法が小さいほど、昇温速度は低くなることもかわる。圧電素子５０６の表面温度が上昇すれば、圧電素子５０６に塗布した抵抗体５１５の温度も高くなる。抵抗体５１５の温度が上昇すると抵抗値Ｒｘも上昇するような導電性塗料を用いた場合、焦電電圧Ｖｐもそれに比例して高くなる。
【００７８】
ここで、基板スリット６１０Ａ〜６１０Ｃを用いて半田フロー実装した場合にタイミングｔ１より前における最大の昇温速度と、焦電電流Ｉｐと、式１．１２から計算された抵抗値Ｒｘを図７に示す。ここでは例示のために各静電容量の定数を、Ｃ１＝５００ｐＦ、Ｃ２＝４７０ｐＦ、Ｃｉｓｓ＝１４０ｐＦとし、電界効果トランジスタ１１１にゲート−ソース間の静電エネルギー耐電圧Ｖｅを４０Ｖと仮定する。
【００７９】
図７から、基板スリット６１０の寸法により、抵抗体の抵抗値Ｒｘの条件が大きく変化することが分かる。特に、図４（Ｃ）に示すような、圧電素子５０６を全て覆うような寸法の基板スリット６１０Ｃでは、抵抗値Ｒｘの条件が極端に厳しくなる。さらに、抵抗体５１５自体の温度上昇により抵抗値Ｒｘが増加する場合は、その抵抗値上昇分も大きいものとなる。例えば、図４（Ｂ）に示した基板スリット６１０Ｂについて抵抗上昇分が４００ＭΩならば、必要な初期抵抗値の条件は１０００ＭΩ以下であることである。これに対して、図４（Ｃ）に示した基板スリット６１０Ｃの場合、抵抗上昇分を６００ＭΩとするならば、必要な初期抵抗値の条件は３００ＭΩ以下になる。ただし、前述したように、抵抗値Ｒｘが低すぎると、圧電素子５０６の一次側でのロスが増大するため、抵抗値Ｒｘの下限の条件も考慮する必要がある。
【００８０】
このように、基板スリット６１０の寸法が大きいと、抵抗体５１５の製造上の管理条件が厳しくなる。さらに、本実施例のような導電性塗料で抵抗体５１５を形成した場合には、圧電素子５０６への導電性塗料の塗布量などの管理条件も厳しくなろう。
【００８１】
以上の考察から、基板スリット６１０を圧電素子５０６に接する位置に設ける場合は、その寸法をできるだけ小さくすることが必要である。さらに、圧電素子５０６の一次側端子５０４や抵抗体５１５に接しない位置、すなわち、圧電素子５０６の二次側端子５０５に近い位置に配置する。このように、圧電素子５０６の一次側端子５０４の配置位置からずれた位置に基板スリット６１０を配置することで、圧電素子５０６及び抵抗体５１５の温度上昇に起因した焦電電圧Ｖｐの低減効果が高まる。
【００８２】
本実施例では、説明しやすいように長方形の基板スリットを用いて説明したが、それ以外の形状の基板スリットを用いる場合や、複数の基板スリットを用いる場合でも、同様のことが言える。また、圧電素子５０６の一次側端子５０４の一次側電極５０７Ａ、５０７Ｂ間を接続する抵抗体５１５として、導電性塗料を用いて説明したが、抵抗値を持った導電性部材であれば同様に説明できる。
【特許請求の範囲】
【請求項１】
半田噴流を用いて半田付けされたプリント配線基板であって、
導電性の抵抗体により接続された一次側電極対を有する圧電素子と、
前記圧電素子を駆動する半導体部品と
を備えることを特徴とするプリント配線基板。
【請求項２】
前記抵抗体の抵抗値の上限値は、
前記半田噴流を用いる半田付け工程において焦電効果によって前記圧電素子に発生する焦電電圧に比例して前記半導体部品に印加される印加電圧が、前記半導体部品の静電エネルギー耐電圧以下となる値であり、
前記焦電電圧は、前記半田噴流を用いる半田付け工程において焦電効果によって前記圧電素子に発生する焦電電流と、前記抵抗体の抵抗値との積であることを特徴する請求項１に記載のプリント配線基板。
【請求項３】
前記抵抗体の抵抗値は、前記抵抗体の温度変化により変化し、
前記抵抗体の初期抵抗値は、前記半田付け工程において前記抵抗体が昇温して増加する抵抗値を前記上限値から差し引いた値であることを特徴とする請求項２に記載のプリント配線基板。
【請求項４】
前記印加電圧は、前記焦電電圧と、前記圧電素子の前記一次側電極対における静電容量と、前記半導体部品が有する静電容量とから決定されることを特徴とする請求項２または３に記載のプリント配線基板。
【請求項５】
前記プリント配線基板において、前記圧電素子の前記一次側電極対の配置位置からずれた位置に配置された基板スリットをさらに備えることを特徴とする請求項１ないし４のいずれか１項に記載のプリント配線基板。
【請求項６】
前記導電性の抵抗体は、導電性塗料により形成された抵抗体であることを特徴とする請求項１ないし５のいずれか１項に記載のプリント配線基板。
【請求項７】
半田噴流を用いて半田付けされるプリント配線基板と、
導電性の抵抗体により接続された一次側電極対を有する圧電素子と、
前記プリント配線基板に設けられ、前記圧電素子を駆動する半導体部品と、
前記圧電素子の２次側端子の出力を整流する整流部と
を備えたことを特徴とする電源装置。
【請求項８】
前記導電性の抵抗体は、導電性塗料により形成された抵抗体であることを特徴とする請求項７に記載の電源装置。
【請求項９】
像担持体と、
前記像担持体を帯電させる帯電部と、
前記帯電部により帯電した前記像担持体に静電潜像を形成する静電潜像形成部と、
前記静電潜像を現像してトナー像を形成する現像部と、
前記トナー像を記録媒体に転写する転写部と、
前記帯電部および前記転写部のうち少なくとも一方に電圧を供給する、請求項７または８に記載された電源装置と
を備えることを特徴とする画像形成装置。
【請求項１０】
半田噴流を用いて素子が半田付けされたプリント配線基板であって、
導電性の抵抗体により接続された一次側電極対を有する圧電素子と、
前記圧電素子に対向した位置に設けられたスリットと、
を備え、
前記スリットは、前記導電性の抵抗体と対向する位置とは異なる位置に配置されることを特徴とするプリント配線基板。
【請求項１１】
前記圧電素子は、電圧を出力するための二次側電極を備え、
前記スリットは、前記一次側電極対と対向する位置と前記二次側電極に対向する位置の間の位置に配置されることを特徴とする請求項１０に記載のプリント配線基板。
【請求項１２】
前記一次側電極対に接続されており、前記圧電素子を駆動する駆動素子を備えることを特徴とする請求項１０又は１１に記載のプリント配線基板。
【請求項１３】
プリント配線基板上において、導電性の抵抗体により接続された一次側電極対を有する圧電トランスの前記一次側電極対と対向する位置とは異なる位置にスリットを形成し、
前記圧電トランスが装填された前記プリント配線基板を半田噴流に搬送する
ことを特徴とするプリント配線基板の製造方法。
【請求項１４】
前記スリットは、前記一次側電極対と対向する位置と前記圧電トランスの二次側電極に対向する位置の間に形成することを特徴とする請求項１３に記載の製造方法。
【請求項１５】
前記プリント配線基板には、前記圧電トランスを駆動する駆動素子が装填されることを特徴とする請求項１３又は１４に記載の製造方法。
【請求項１】
半田噴流を用いて半田付けされたプリント配線基板であって、
導電性の抵抗体により接続された一次側電極対を有する圧電素子と、
前記圧電素子を駆動する半導体部品と
を備えることを特徴とするプリント配線基板。
【請求項２】
前記抵抗体の抵抗値の上限値は、
前記半田噴流を用いる半田付け工程において焦電効果によって前記圧電素子に発生する焦電電圧に比例して前記半導体部品に印加される印加電圧が、前記半導体部品の静電エネルギー耐電圧以下となる値であり、
前記焦電電圧は、前記半田噴流を用いる半田付け工程において焦電効果によって前記圧電素子に発生する焦電電流と、前記抵抗体の抵抗値との積であることを特徴する請求項１に記載のプリント配線基板。
【請求項３】
前記抵抗体の抵抗値は、前記抵抗体の温度変化により変化し、
前記抵抗体の初期抵抗値は、前記半田付け工程において前記抵抗体が昇温して増加する抵抗値を前記上限値から差し引いた値であることを特徴とする請求項２に記載のプリント配線基板。
【請求項４】
前記印加電圧は、前記焦電電圧と、前記圧電素子の前記一次側電極対における静電容量と、前記半導体部品が有する静電容量とから決定されることを特徴とする請求項２または３に記載のプリント配線基板。
【請求項５】
前記プリント配線基板において、前記圧電素子の前記一次側電極対の配置位置からずれた位置に配置された基板スリットをさらに備えることを特徴とする請求項１ないし４のいずれか１項に記載のプリント配線基板。
【請求項６】
前記導電性の抵抗体は、導電性塗料により形成された抵抗体であることを特徴とする請求項１ないし５のいずれか１項に記載のプリント配線基板。
【請求項７】
半田噴流を用いて半田付けされるプリント配線基板と、
導電性の抵抗体により接続された一次側電極対を有する圧電素子と、
前記プリント配線基板に設けられ、前記圧電素子を駆動する半導体部品と、
前記圧電素子の２次側端子の出力を整流する整流部と
を備えたことを特徴とする電源装置。
【請求項８】
前記導電性の抵抗体は、導電性塗料により形成された抵抗体であることを特徴とする請求項７に記載の電源装置。
【請求項９】
像担持体と、
前記像担持体を帯電させる帯電部と、
前記帯電部により帯電した前記像担持体に静電潜像を形成する静電潜像形成部と、
前記静電潜像を現像してトナー像を形成する現像部と、
前記トナー像を記録媒体に転写する転写部と、
前記帯電部および前記転写部のうち少なくとも一方に電圧を供給する、請求項７または８に記載された電源装置と
を備えることを特徴とする画像形成装置。
【請求項１０】
半田噴流を用いて素子が半田付けされたプリント配線基板であって、
導電性の抵抗体により接続された一次側電極対を有する圧電素子と、
前記圧電素子に対向した位置に設けられたスリットと、
を備え、
前記スリットは、前記導電性の抵抗体と対向する位置とは異なる位置に配置されることを特徴とするプリント配線基板。
【請求項１１】
前記圧電素子は、電圧を出力するための二次側電極を備え、
前記スリットは、前記一次側電極対と対向する位置と前記二次側電極に対向する位置の間の位置に配置されることを特徴とする請求項１０に記載のプリント配線基板。
【請求項１２】
前記一次側電極対に接続されており、前記圧電素子を駆動する駆動素子を備えることを特徴とする請求項１０又は１１に記載のプリント配線基板。
【請求項１３】
プリント配線基板上において、導電性の抵抗体により接続された一次側電極対を有する圧電トランスの前記一次側電極対と対向する位置とは異なる位置にスリットを形成し、
前記圧電トランスが装填された前記プリント配線基板を半田噴流に搬送する
ことを特徴とするプリント配線基板の製造方法。
【請求項１４】
前記スリットは、前記一次側電極対と対向する位置と前記圧電トランスの二次側電極に対向する位置の間に形成することを特徴とする請求項１３に記載の製造方法。
【請求項１５】
前記プリント配線基板には、前記圧電トランスを駆動する駆動素子が装填されることを特徴とする請求項１３又は１４に記載の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−３３９２９（Ｐ２０１３−３３９２９Ａ）
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願番号】特願２０１２−１１０９２４（Ｐ２０１２−１１０９２４）
【出願日】平成２４年５月１４日（２０１２．５．１４）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年２月１４日（２０１３．２．１４）
【国際特許分類】
【出願日】平成２４年５月１４日（２０１２．５．１４）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]