位相調整装置
【課題】設計時以降に生じる位相差の変動を内部で自動的に調整することで、予め設定された位相差を有する２つの信号を出力する。
【解決手段】２つのクロック信号の位相差を予め定められた位相差に調整する位相調整装置であって、第１クロック信号に対する第２クロック信号の遅延量を選択的に変更可能な遅延部１１と、前記遅延量を制御する制御部１２とを備え、前記制御部１２は、準備モードにおいて、前記遅延量を第１の時間間隔で段階的に増加又は減少させ、遅れ期間、又は、進み期間を検出し、調整モードにおいて、前記遅れ期間又は前記進み期間と同じ長さの期間において第２の時間間隔で前記遅延量を段階的に変化させることで、前記第２クロック信号の位相差を予め定められた位相差に調整し、前記第２の時間間隔と前記第１の時間間隔との比は、１８０度と予め定められた位相差との比に等しい。
【解決手段】２つのクロック信号の位相差を予め定められた位相差に調整する位相調整装置であって、第１クロック信号に対する第２クロック信号の遅延量を選択的に変更可能な遅延部１１と、前記遅延量を制御する制御部１２とを備え、前記制御部１２は、準備モードにおいて、前記遅延量を第１の時間間隔で段階的に増加又は減少させ、遅れ期間、又は、進み期間を検出し、調整モードにおいて、前記遅れ期間又は前記進み期間と同じ長さの期間において第２の時間間隔で前記遅延量を段階的に変化させることで、前記第２クロック信号の位相差を予め定められた位相差に調整し、前記第２の時間間隔と前記第１の時間間隔との比は、１８０度と予め定められた位相差との比に等しい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のインターフェースに関する信号のタイミングを調整する装置に関する。
【背景技術】
【０００２】
半導体集積回路において高速にデータ送受信を行うために、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）インターフェース技術が用いられる。ＤＤＲインターフェースとは、クロック信号の立上りエッジと立下りエッジの両方に同期させることで、クロック信号の２倍のデータレートでデータを出力する技術である。
【０００３】
ＤＤＲインターフェースでは、同じ周波数で位相の異なる２つのクロック信号が必要である。このため、正しくデータの送受信を行うためには、２つのクロック信号を所望のタイミングに調整する必要がある。
【０００４】
従来、タイミングを調整するために、半導体集積回路の設計段階においてシミュレーションにより２つのクロック信号の位相差を調整している。または、ＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）を用いて、タイミングの調整を実施している（特許文献１）。ＤＬＬは、入力されたクロック信号に対する遅延量を制御して調整することで、所望の位相差を有する信号を出力する回路技術である。
【特許文献１】特開２０００−３１９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術では以下の課題がある。すなわち、半導体集積回路のプロセスのばらつきの影響、或いは、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の大チップ化及び大電流化によるＩＲドロップの影響により、設計時に調整した２つの信号の位相差が変動する。これにより、ＤＤＲインターフェースのタイミングがずれ、データの送受信が行えない場合が生じる。
【０００６】
そこで、本発明は、上記課題を解決するためになされたもので、設計時以降に生じる位相差の変動を内部で自動的に調整することで、予め定められた位相差を有する信号を出力することのできる位相調整装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る位相調整装置は、第１クロック信号に対する第２クロック信号の位相差を予め定められた位相差に調整する位相調整装置であって、前記第１クロック信号に対する前記第２クロック信号の遅延量を選択的に変更可能な遅延手段と、前記遅延量を制御する制御手段とを備え、前記制御手段は、準備モードにおいて、前記遅延量を第１の時間間隔で段階的に変化させ、前記第２クロック信号の位相が、進み状態から遅れ状態になった時点から再度進み状態になるまでの期間である遅れ期間、又は、遅れ状態から進み状態になった時点から再度遅れ状態になるまでの期間である進み期間を検出し、調整モードにおいて、前記遅れ期間又は前記進み期間と同じ長さの期間において第２の時間間隔で前記遅延量を段階的に増加又は減少させることで、前記第１クロック信号に対する前記第２クロック信号の位相差を予め定められた位相差に調整し、前記第２の時間間隔と前記第１の時間間隔との比は、１８０度と予め定められた位相差との比に等しい。これにより、設計時以降に生じる位相差の変動を内部で自動的に調整することで、予め定められた位相差を有する信号を出力することができる。
【０００８】
また、前記制御手段は、前記準備モードにおいて前記第１の時間間隔を周期とするクロック信号を、前記調整モードにおいて前記第２の時間間隔を周期とするクロック信号を選択する選択部と、選択されたクロック信号に同期してカウントし、遅延量を指示する制御信号としてカウント値を前記遅延手段に出力する第１カウンタ部と、前記準備モードにおいて前記第１クロック信号に対する前記第２クロック信号の位相が進み状態であるか遅れ状態であるかを判定する位相判定部と、前記位相判定部の判定結果に基づいて前記遅れ期間又は前記進み期間を検出する検出部とを備え、前記制御手段は、前記調整モードにおいて、前記遅れ期間又は前記進み期間の開始時におけるカウント値を初期値とし、当該期間と同じ長さの期間だけ前記第１カウンタ部にカウント動作させてもよい。これにより、カウンタのカウント値と遅延量を対応させることができ、簡単な構成で位相差の調整を実行することができる。
【０００９】
また、前記制御手段は、さらに、前記第１の時間間隔を周期とするクロック信号を分周することで、前記第２の時間間隔を周期とするクロック信号を出力する分周部を備え、前記選択部は、前記調整モードにおいて前記分周部によって分周されたクロック信号を選択してもよい。これにより、１つのクロック信号を用いるだけで、位相差の調整を実行することができる。
【００１０】
また、前記検出部は、出力端子が次段の入力端子に接続される複数段のフリップフロップを備え、前記第１の時間間隔を周期とするクロック信号が各フリップフロップのクロック端子に入力され、初段のフリップフロップの入力端子に前記位相判定部の判定結果が入力され、最終段のフリップフロップから出力されるパルス幅は、前記遅れ期間又は前記進み期間を示し、前記フリップフロップの個数は、少なくとも前記遅延手段が変更可能な遅延量の数であるとしてもよい。これにより、準備期間と調整期間とを分けることができ、確実に位相の遅れ状態又は進み状態を検出することができる。
【００１１】
また、前記制御手段は、前記準備モードにおいて前記第１の時間間隔毎にカウントする第１カウンタ部と、前記調整モードにおいて前記第２の時間間隔毎にカウントする第２カウンタ部と、前記準備モード及び前記調整モードにおいて第１カウンタ部のカウント値を選択し、前記調整モードの完了時に、第２カウンタ部のカウント値を選択し、選択したカウント値を、遅延量を指示する制御信号として前記遅延手段に出力する選択部と、前記準備モードにおいて、前記第１クロック信号に対する前記第２クロック信号の位相が進み状態であるか遅れ状態であるかを判定することで、前記遅れ期間又は前記進み期間を検出する位相判定部とを備え、前記制御手段は、前記調整モードの動作として、前記遅れ期間又は前記進み期間の開始時点における第１カウンタ部のカウント値を初期値として前記第２の時間間隔毎に前記第２カウンタ部にカウント動作をさせ、当該期間の終了時点で前記第２カウンタ部のカウント動作を停止させてもよい。これにより、２つの信号の位相差を、より短期間で予め定められた位相差に調整することができる。
【００１２】
また、前記制御手段は、前記遅れ期間または前記進み期間の開始時点までは、第２カウンタ部に第１カウンタ部と同じカウント動作をさせてもよい。これにより、２つのカウンタの動作を同期させることができ、位相の調整時に誤差を生じない。
【００１３】
また、前記第１カウンタ部は、前記第１の時間間隔を周期とするクロック信号に同期してカウントし、前記制御手段は、さらに、前記第１の時間間隔を周期とするクロック信号を分周することで、前記第２の時間間隔を周期とするクロック信号を出力する分周部を備え、前記第２カウンタ部は、前記分周部によって分周されたクロック信号に同期してカウントしてもよい。これにより、１つのクロック信号を用いるだけで、位相差の調整を実行することができる。
【００１４】
また、前記分周部は、前記予め定められた位相差が１８０／ｎ度である場合、前記第１の時間間隔を周期とするクロック信号をｎ分周してもよい。これにより、様々な位相差に設定することができる。
【発明の効果】
【００１５】
本発明によれば、設計時以降に生じる位相差の変動を内部で自動的に調整することで、予め設定された位相差を有する２つの信号を出力することができる位相調整装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１７】
図１は、本実施の形態の位相調整装置の構成図である。本実施の形態の位相調整装置は、入力された１つのクロック信号を基にして、予め定められた位相差を有する２つのクロック信号を出力する装置である。図１の位相調整装置１は、遅延部１１及び制御部１２を備える。
【００１８】
遅延部１１は、基準信号に対する調整信号の遅延量を選択的に変更することができる処理部である。遅延部１１は、入力されたクロック信号ＣＬＫに基づいて、位相差を調整するための基準となる基準信号ＣＫ１と、基準信号ＣＫ１に対して予め定められた位相差を有する調整信号ＣＫ２とを出力する。また、遅延部１１は、後述する制御信号ＣＴＬに基づいて位相差を選択して調整可能であり、制御信号ＣＴＬを受け取ることで、制御信号ＣＴＬに含まれるカウント値に対応する位相差を有する調整信号ＣＫ２を出力する。
【００１９】
図２は、遅延部１１の一例を示す図である。遅延部１１は、複数のバッファと複数のスイッチとを含む。本実施の形態では、遅延部１１の分解能は８段階である。すなわち、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差を、８個のバッファを用いることにより、８段階で調整することができる。例えば、スイッチ２０が閉じられている場合、バッファ２１０を通過した入力信号ＣＬＫはバッファ２００のみを通過し、入力信号ＣＬＫより少し遅れた信号ＣＫ２が出力される。スイッチ２１が閉じられている場合、バッファ２１０を通過した入力信号ＣＬＫは、バッファ２００及びバッファ２０１を通過し、前述のバッファ２００のみを通過した信号より遅れた信号ＣＫ２が出力される。以下同様に、より番号が大きいスイッチを閉じることで、入力信号ＣＬＫからより遅れた位相を持つ信号ＣＫ２が出力される。したがって、スイッチ２０からスイッチ２７までを順に閉じていくことで、遅延部１１は、段階的に位相の遅れた信号ＣＫ２を出力することができる。また逆に、スイッチ２７からスイッチ２０までを順に閉じていくことで、遅延部１１は、段階的に位相の遅れた調整信号ＣＫ２を出力することができる。
【００２０】
制御部１２は、遅延部１１が選択的に変更できる遅延量を制御する処理部である。制御部１２は、図１に示されるように位相判定部１３、検出部１４及び位相設定部１５を備える。
【００２１】
位相判定部１３は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が進み状態であるか遅れ状態であるかを判定する処理部である。図３は、位相判定部１３の一例を示す図である。同図に示されるように、位相判定部１３はフリップフロップで構成される。フリップフロップのクロック端子Ｃｌｋには調整信号ＣＫ２が入力され、データ端子Ｄには基準信号ＣＫ１が入力される。これにより、フリップフロップの出力端子Ｑから、基準信号ＣＫ１を調整信号ＣＫ２の立上り時に読み出した信号ＤＡＴＡが出力される。フリップフロップの出力端子Ｑから出力されるデータ信号ＤＡＴＡがＨｉである場合、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が遅れ状態であることを示す。一方、データ信号ＤＡＴＡがＬｏである場合、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が進み状態であることを示す。
【００２２】
図４は、検出部１４及び位相設定部１５の一例を示す図である。
検出部１４は、位相判定部１３の判定結果に基づいて遅れ期間又は進み期間を検出する処理部である。ここで、遅れ期間は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が進み状態から遅れ状態になった時点から再度進み状態になるまでの期間である。例として、図５に示されるデータ信号ＤＡＴＡのＨｉ期間が遅れ期間である。進み期間は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が遅れ状態から進み状態になった時点から再度遅れ状態になるまでの期間である。図４に示されるように、検出部１４は、８個のフリップフロップ４０１〜４０８を多段に構成したものである。フリップフロップの個数は、少なくとも遅延部１１の分解能、すなわち、遅延部１１が選択可能な遅延量の個数である。各フリップフロップのクロック端子ｃｌｋ１〜ｃｌｋ８には、基準信号ＣＫ１と同じ周波数の信号ＣＫ３が入力される。初段のフリップフロップ４０１のデータ端子Ｄ１には、データ信号ＤＡＴＡが入力される。フリップフロップ４０２のデータ端子Ｄ２には、フリップフロップ４０１の出力端子Ｑ１から出力される信号が入力される。以下同様にして、全てのフリップフロップは直列に接続される。最終段のフリップフロップ４０８の出力端子Ｑ８から出力されるパルス幅は、遅れ期間又は進み期間を示す。
【００２３】
位相設定部１５は、遅延部１１が遅延量を選択するための制御信号ＣＴＬを出力する処理部である。図４に示されるように、位相設定部１５は、分周器４１１、セレクタ４１２及びカウンタ４１３を備える。
【００２４】
分周器４１１は、入力された信号の１／ｎ倍の周波数を持つ信号を出力する。本実施の形態では、分周器４１１はクロック信号ＣＫ３を、１／ｎ倍の周波数を持つ信号に変換し、セレクタ４１２に出力する。分周器４１１は、予め設定された位相差が何度であるかによって何分周するかが設定される。すなわち、予め設定された位相差が１８０／ｎ度である場合、分周器４１１はクロック信号ＣＫ３をｎ分周した信号を出力する。例えば、予め設定された位相差が９０度である場合、分周器４１１はクロック信号ＣＫ３を１／２分周した信号を出力すればよい。予め設定された位相差が６０度又は４５度である場合、分周器４１１はそれぞれクロック信号ＣＫ３を１／３分周又は１／４分周した信号を出力すればよい。なお、設定可能な位相差の精度は、遅延部１１の分解能によって決定される。すなわち、遅延部１１の分解能が高い程、設定可能な位相差の精度も向上する。なお、請求項に記載された第１の時間間隔は、クロック信号ＣＫ３の周期である。第２の時間間隔は、分周器４１１によって分周された信号の周期である。以上のようにクロック信号ＣＫ３を分周することで、第２の時間間隔と第１の時間間隔とは、１８０度と予め定められた位相差との比に等しくなる。
【００２５】
セレクタ４１２は、クロック信号ＣＫ３と分周器４１１によってｎ分周された信号とのいずれかを選択し、カウンタに信号ＣＫ４として出力する。セレクタ４１２の制御信号として、フリップフロップ４０８から出力される信号Ｑ８が入力される。セレクタ４１２は、後述する準備期間においてクロック信号ＣＫ３を選択し、後述する調整期間において分周器４１１によってｎ分周された信号を選択する。
【００２６】
カウンタ４１３は、セレクタ４１２から入力された信号ＣＫ４に同期してカウントし、遅延量を指示する制御信号ＣＴＬとしてカウント値を遅延部１１に出力する。後述するように、カウント値は０〜７の値である。カウンタ４１３は、カウンタ４１３の停止指示を受け取るまで０〜７までのカウントを繰り返す。遅延部１１は制御信号ＣＴＬを受け取ると、該制御信号ＣＴＬに対応するスイッチを閉じる。例えば、制御信号ＣＴＬに含まれるカウント値が０である場合、スイッチ２０を閉じる。
【００２７】
なお、遅れ期間中に第１の時間間隔でカウントすることで、遅れ期間終了時のカウント値は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差が１８０度であることを示す。これに対し、第２の時間間隔が第１の時間間隔の２倍である場合では、遅れ期間中に第２の時間間隔でカウントすることで、遅れ期間終了時のカウント値は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差が９０度であることを示す。本実施の形態の位相調整装置は、上記の関係を利用することで、予め定められた位相差を有する２つの信号を出力することができる。
【００２８】
以下では、本実施の形態の位相調整装置の動作について図５に示すタイムチャートに沿って説明する。なお、例として、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差を９０度に設定する。また、図５は、遅れ期間を検出する場合のタイムチャートである。
【００２９】
本実施の形態の位相調整装置の動作は、準備期間５０１、調整期間５０２及び保持期間５０３に分けられる。準備期間５０１は、遅延部１１が調整可能な位相差を段階的に変化させ、遅れ期間又は進み期間を検出するのに必要な期間である。調整期間５０２は、遅れ期間又は進み期間と同じ長さの期間において第２の時間間隔で遅延量を段階的に変化させることで、遅延部１１が予め定められた位相差に調整信号ＣＫ２を調整するための制御信号ＣＴＬを生成する期間である。保持期間５０３は、カウント値を保持することで、遅延部１１が常に一定の位相差を有する２つのクロック信号を出力する期間である。また、図５に示すように、準備期間５０１は、フリップフロップ４０８の出力信号Ｑ８がＬｏである期間である。調整期間５０２は、準備期間５０１に続く期間であって、出力信号Ｑ８がＨｉである期間である。保持期間５０３は、調整期間５０２に続く期間である。
【００３０】
図５の△ｔ０から△ｔ７は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相の遅れ量又は進み量を示す。データ信号ＤＡＴＡは、調整信号ＣＫ２のクロックの立上り時に基準信号ＣＫ１を検出した信号である。データ信号ＤＡＴＡのＨｉ期間は、調整信号ＣＫ２が基準信号ＣＫ１に対して遅れていることを示す。Ｑ１は、フリップフロップ４０１の出力信号であり、データ信号ＤＡＴＡをクロック信号ＣＫ３で検出した信号である。Ｑ８は、フリップフロップ４０８の出力信号であり、フリップフロップ４０１の出力信号を７クロック分遅延させた信号である。クロック信号ＣＫ３は、基準信号ＣＫ１と同じ周波数であり、位相が反転した信号である。信号ＣＫ４は、フリップフロップ４０８の出力信号がＨｉである期間のみクロック信号ＣＫ３を２分周した信号である。カウント値は、カウンタ４１３が入力されるクロック信号に同期してカウントした値を示す。
【００３１】
準備期間５０１において、セレクタ４１２はクロック信号ＣＫ３を選択し、カウンタ４１３に信号ＣＫ４として出力する。カウンタ４１３は、入力される信号ＣＫ４をカウントし得られたカウント値を含む制御信号ＣＴＬを遅延部１１に出力する。例えば、最初のクロック信号ＣＫ３がＨｉになることで、カウント値が０となる。これにより、制御信号ＣＴＬとして遅延部１１に出力されるカウント値は０となり、遅延部１１はスイッチ２０を閉じる。図２に示される遅延部１１では、調整信号ＣＫ２はバッファ２００のみを通過した信号であるのに対して、基準信号ＣＫ１はバッファ２１１、２１２、２１３の３つを通過した信号である。これにより、図５に示されるように調整信号ＣＫ２は、基準信号ＣＫ１より△ｔ０だけ進んだ信号となる。同様に、ＣＫ３に同期してカウント値が増加するごとに、調整信号ＣＫ２が通過するバッファの数が増加し、基準信号ＣＫ１に対して徐々に遅れた信号として調整信号ＣＫ２が出力される。以上のようにして、図５に示される調整信号ＣＫ２が得られる。
【００３２】
また、遅延部１１から出力された基準信号ＣＫ１と調整信号ＣＫ２とは、位相判定部１３に入力される。位相判定部１３は、前述したようにフリップフロップで構成され、調整信号ＣＫ２の立ち上がり時の基準信号ＣＫ１の値を保持し出力する。これにより、図５に示されるデータ信号ＤＡＴＡが得られる。データ信号ＤＡＴＡの立上り時は、基準信号ＣＫ１と調整信号ＣＫ２との位相差がほぼ０度であることを示す。データ信号ＤＡＴＡの立下り時は、基準信号ＣＫ１と調整信号ＣＫ２との位相差がほぼ１８０度であることを示す。遅延部１１は基準信号ＣＫ１に対して徐々に遅れるように調整信号ＣＫ２を出力させたことから、データ信号ＤＡＴＡのＨｉ期間の中間地点が、位相差９０度であることを示す。
【００３３】
位相判定部１３から出力されるデータ信号ＤＡＴＡは、検出部１４に入力される。検出部１４は、遅延部１１の分解能と同じ個数のフリップフロップが多段に構成される。
【００３４】
フリップフロップ４０８の出力信号Ｑ８がＬｏからＨｉに変わる時点で、準備期間５０１が終了し、調整期間５０２が開始される。セレクタ４１２は、調整期間５０２において、クロック信号ＣＫ３が２分周された信号を選択することで、信号ＣＫ４は図５に示される通りになる。カウンタ４１３は、準備期間５０１が終了された時点のカウント値を保持しており、調整期間５０２においても、保持されたカウント値を初期値としてカウント動作を続ける。
【００３５】
出力信号Ｑ８がＨｉからＬｏに変わる時点で、調整期間５０２が終了し、保持期間５０３が開始される。保持期間５０３が開始されると、カウンタ４１３は信号ＣＫ４に同期してカウントするのを停止し、保持期間５０３の開始時に得られているカウント値を保持する。
【００３６】
図５に示される例では、保持期間５０３において、カウンタ４１３が保持するカウント値は４である。これにより、遅延部１１は、制御信号ＣＴＬとしてカウント値４を受け取り、スイッチ２４を閉じる。以後、カウント値は４で保持されるので、遅延部１１は、スイッチ２４を閉じたままであり、互いの位相差がおよそ９０度の基準信号ＣＫ１と調整信号ＣＫ２とを出力し続ける。
【００３７】
以上のように、遅れ期間中に第１の時間間隔を周期とするクロック信号ＣＫ３に同期してカウントすると、遅れ期間終了時のカウント値は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差が１８０度であることを示す。一方で、第２の時間間隔を周期とする、クロック信号ＣＫ３を２分周した信号に同期して、遅れ期間中すなわち調整期間中にカウントすると、遅れ期間終了時のカウント値が、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差が９０度であることを示す。したがって、調整期間終了時のカウント値に対応する位相差を選択することで、遅延部１１は、予め定められた位相差を有する２つのクロック信号を出力することができる。これにより、本実施の形態の位相調整装置によると、２つの信号の位相差を自動で調整することが可能となる。
【００３８】
（実施の形態２）
本実施の形態の位相調整装置は、実施の形態１の位相調整装置に比べてより短い期間で位相差の調整を行い、予め定められた位相差を有する２つのクロック信号を出力する装置である。
【００３９】
図６は、本実施の形態の位相調整装置が備える制御部の構成図である。本実施の形態の位相調整装置は、図１の位相調整装置に比べて制御部の構成が異なっている。位相判定部は、図１に示される位相判定部１３と同様であり、省略されている。図６の制御部６００は、図４の制御部１２と比べて、検出部１４が削除され、カウンタ４１３の代わりに第１カウンタ６０１、第２カウンタ６０２及びセレクタ６０３が追加された点が異なる。以下では、図４の制御部１２と同様の構成については説明を省略し、異なる点を中心に説明する。
【００４０】
第１カウンタ６０１は、第１の時間間隔を周期とするクロック信号ＣＫ３が入力され、クロック信号ＣＫ３に同期してカウントする。
【００４１】
第２カウンタ６０２は、第２の時間間隔を周期とする信号ＣＫ４が入力され、信号ＣＫ４に同期してカウントする。また、後述する準備・調整期間が終了時にカウント動作を停止する。
【００４２】
セレクタ６０３は、後述する準備・調整期間において、第１カウンタ６０１から入力されるカウント値を選択し、制御信号ＣＴＬとして遅延部１１に出力する。また、準備・調整期間が完了時に、第２カウンタ６０２から入力されるカウント値を選択し、以後、選択されたカウント値を保持し、制御信号ＣＴＬとして保持されたカウント値を遅延部１１に出力し続ける。
【００４３】
以下では、本実施の形態の位相調整装置の動作について、図７のタイムチャートを用いて説明する。
【００４４】
本実施の形態の位相調整装置の動作は、準備・調整期間７０１及び保持期間７０２に分けられる。準備・調整期間７０１は、遅延部１１が調整可能な位相差を段階的に変化させ、遅れ期間又は進み期間を検出し、かつ、該遅れ期間又は進み期間において、第２の時間間隔で遅延量を段階的に変化させることで、遅延部１１が予め定められた位相差に調整信号ＣＫ２を調整するための制御信号ＣＴＬを生成する期間である。保持期間７０２は、カウント値を保持することで、遅延部１１が常に一定の位相差を有する２つのクロック信号を出力する期間である。
【００４５】
また、図７に示される第１カウント値は、第１カウンタ６０１のカウント値である。第２カウント値は、第２カウンタのカウント値である。
【００４６】
準備・調整期間７０１において、第１カウンタ６０１はクロック信号ＣＫ３に同期してカウントする。準備・調整期間７０１では、セレクタ６０３は、第１カウント値を選択し、制御信号ＣＴＬとして遅延部１１に第１カウント値を出力する。第１カウント値がクロック信号ＣＫ３に同期して増加することにより、遅延部１１はスイッチ２０〜２７を順に閉じていく。これにより、図７に示されるように、調整信号ＣＫ２は、基準信号ＣＫ１に対して徐々に遅れた信号となる。
【００４７】
また、遅延部１１から出力された基準信号ＣＫ１と調整信号ＣＫ２とは、位相判定部１３に入力される。位相判定部１３は、前述したようにフリップフロップで構成され、調整信号ＣＫ２の立ち上がり時の基準信号ＣＫ１の値を保持し出力する。これにより、図７に示されるデータ信号ＤＡＴＡが得られる。
【００４８】
準備・調整期間７０１において、セレクタ４１２は、データ信号ＤＡＴＡがＬｏである場合、クロック信号ＣＫ３を選択し、データ信号ＤＡＴＡがＨｉである場合、分周器４１１によって分周された信号を選択する。これにより、信号ＣＫ４として第２カウンタ６０２に出力された信号ＣＫ４は、図７に示される通りになる。第２カウンタ６０２は、入力される信号ＣＫ４に同期してカウントする。これにより、得られる第２カウント値は図７に示される通りになる。
【００４９】
データ信号ＤＡＴＡがＨｉからＬｏに切り替わった時点で準備・調整期間７０１は終了され、保持期間７０２が開始される。
【００５０】
保持期間７０２において、セレクタ６０３は、第２カウント値を選択する。また、第２カウンタは、保持期間７０２においてカウントを停止し、第２カウント値を保持する。図７の例では、第１カウント値は４で保持されるので、遅延部１１はスイッチ２４を閉じることで、基準信号ＣＫ１に対する位相差が９０度である調整信号ＣＫ２を出力し続ける。
【００５１】
以上のように、本実施の形態の自動調整装置は、カウンタを２つ備えることで、遅れ期間又は進み期間の検出と、予め定められた位相差へ調整するための制御信号の生成とを同時に実行することができる。これにより、実施の形態１に比べて、短い期間で位相差の調整を行うことができ、予め定められた位相差を有する２つのクロック信号を出力することができる。
【００５２】
以上、本発明の自動調整装置について実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲に含まれる。
【００５３】
例えば、本実施の形態ではカウンタ４１３としてアップカウンタが用いられたが、ダウンカウンタとしてもよい。これにより、カウント値が段階的に減少することで、遅延部１１が選択する遅延量が段階的に小さくなる。すなわち、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が段階的に進むような調整信号ＣＫ２を、遅延部１１は出力することができる。
【産業上の利用可能性】
【００５４】
本発明は、２つのクロック信号の位相差のずれを内部で自動的に調整する自動調整装置であって、例えば、ＤＤＲ−ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの半導体集積回路に利用される。
【図面の簡単な説明】
【００５５】
【図１】実施の形態１の位相調整装置の構成図である。
【図２】遅延部１１の一例を示す図である。
【図３】位相判定部１３の一例を示す図である。
【図４】制御部１２の一例を示す図である。
【図５】実施の形態１の位相調整装置の動作を示すタイムチャートである。
【図６】実施の形態２の制御部１２の一例を示す図である。
【図７】実施の形態２の位相調整装置の動作を示すタイムチャートである。
【符号の説明】
【００５６】
１ 位相調整装置
１１ 遅延部
１２、６００ 制御部
１３ 位相判定部
１４ 検出部
１５ 位相設定部
２０、２１、２２、２３、２４、２５、２６、２７ スイッチ
２００、２０１、２０２、２０３、２０４、２０５、２０６、２０７、２１０、２１１、２１２、２１３ バッファ
４０１、４０２、４０３、４０４、４０５、４０６、４０７、４０８ フリップフロップ
４１１ 分周器
４１２、６０３ セレクタ
４１３ カウンタ
５０１ 準備期間
５０２ 調整期間
５０３、７０２ 保持期間
６０１ 第１カウンタ
６０２ 第２カウンタ
７０１ 準備・調整期間
【技術分野】
【０００１】
本発明は、半導体集積回路のインターフェースに関する信号のタイミングを調整する装置に関する。
【背景技術】
【０００２】
半導体集積回路において高速にデータ送受信を行うために、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）インターフェース技術が用いられる。ＤＤＲインターフェースとは、クロック信号の立上りエッジと立下りエッジの両方に同期させることで、クロック信号の２倍のデータレートでデータを出力する技術である。
【０００３】
ＤＤＲインターフェースでは、同じ周波数で位相の異なる２つのクロック信号が必要である。このため、正しくデータの送受信を行うためには、２つのクロック信号を所望のタイミングに調整する必要がある。
【０００４】
従来、タイミングを調整するために、半導体集積回路の設計段階においてシミュレーションにより２つのクロック信号の位相差を調整している。または、ＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）を用いて、タイミングの調整を実施している（特許文献１）。ＤＬＬは、入力されたクロック信号に対する遅延量を制御して調整することで、所望の位相差を有する信号を出力する回路技術である。
【特許文献１】特開２０００−３１９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術では以下の課題がある。すなわち、半導体集積回路のプロセスのばらつきの影響、或いは、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の大チップ化及び大電流化によるＩＲドロップの影響により、設計時に調整した２つの信号の位相差が変動する。これにより、ＤＤＲインターフェースのタイミングがずれ、データの送受信が行えない場合が生じる。
【０００６】
そこで、本発明は、上記課題を解決するためになされたもので、設計時以降に生じる位相差の変動を内部で自動的に調整することで、予め定められた位相差を有する信号を出力することのできる位相調整装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る位相調整装置は、第１クロック信号に対する第２クロック信号の位相差を予め定められた位相差に調整する位相調整装置であって、前記第１クロック信号に対する前記第２クロック信号の遅延量を選択的に変更可能な遅延手段と、前記遅延量を制御する制御手段とを備え、前記制御手段は、準備モードにおいて、前記遅延量を第１の時間間隔で段階的に変化させ、前記第２クロック信号の位相が、進み状態から遅れ状態になった時点から再度進み状態になるまでの期間である遅れ期間、又は、遅れ状態から進み状態になった時点から再度遅れ状態になるまでの期間である進み期間を検出し、調整モードにおいて、前記遅れ期間又は前記進み期間と同じ長さの期間において第２の時間間隔で前記遅延量を段階的に増加又は減少させることで、前記第１クロック信号に対する前記第２クロック信号の位相差を予め定められた位相差に調整し、前記第２の時間間隔と前記第１の時間間隔との比は、１８０度と予め定められた位相差との比に等しい。これにより、設計時以降に生じる位相差の変動を内部で自動的に調整することで、予め定められた位相差を有する信号を出力することができる。
【０００８】
また、前記制御手段は、前記準備モードにおいて前記第１の時間間隔を周期とするクロック信号を、前記調整モードにおいて前記第２の時間間隔を周期とするクロック信号を選択する選択部と、選択されたクロック信号に同期してカウントし、遅延量を指示する制御信号としてカウント値を前記遅延手段に出力する第１カウンタ部と、前記準備モードにおいて前記第１クロック信号に対する前記第２クロック信号の位相が進み状態であるか遅れ状態であるかを判定する位相判定部と、前記位相判定部の判定結果に基づいて前記遅れ期間又は前記進み期間を検出する検出部とを備え、前記制御手段は、前記調整モードにおいて、前記遅れ期間又は前記進み期間の開始時におけるカウント値を初期値とし、当該期間と同じ長さの期間だけ前記第１カウンタ部にカウント動作させてもよい。これにより、カウンタのカウント値と遅延量を対応させることができ、簡単な構成で位相差の調整を実行することができる。
【０００９】
また、前記制御手段は、さらに、前記第１の時間間隔を周期とするクロック信号を分周することで、前記第２の時間間隔を周期とするクロック信号を出力する分周部を備え、前記選択部は、前記調整モードにおいて前記分周部によって分周されたクロック信号を選択してもよい。これにより、１つのクロック信号を用いるだけで、位相差の調整を実行することができる。
【００１０】
また、前記検出部は、出力端子が次段の入力端子に接続される複数段のフリップフロップを備え、前記第１の時間間隔を周期とするクロック信号が各フリップフロップのクロック端子に入力され、初段のフリップフロップの入力端子に前記位相判定部の判定結果が入力され、最終段のフリップフロップから出力されるパルス幅は、前記遅れ期間又は前記進み期間を示し、前記フリップフロップの個数は、少なくとも前記遅延手段が変更可能な遅延量の数であるとしてもよい。これにより、準備期間と調整期間とを分けることができ、確実に位相の遅れ状態又は進み状態を検出することができる。
【００１１】
また、前記制御手段は、前記準備モードにおいて前記第１の時間間隔毎にカウントする第１カウンタ部と、前記調整モードにおいて前記第２の時間間隔毎にカウントする第２カウンタ部と、前記準備モード及び前記調整モードにおいて第１カウンタ部のカウント値を選択し、前記調整モードの完了時に、第２カウンタ部のカウント値を選択し、選択したカウント値を、遅延量を指示する制御信号として前記遅延手段に出力する選択部と、前記準備モードにおいて、前記第１クロック信号に対する前記第２クロック信号の位相が進み状態であるか遅れ状態であるかを判定することで、前記遅れ期間又は前記進み期間を検出する位相判定部とを備え、前記制御手段は、前記調整モードの動作として、前記遅れ期間又は前記進み期間の開始時点における第１カウンタ部のカウント値を初期値として前記第２の時間間隔毎に前記第２カウンタ部にカウント動作をさせ、当該期間の終了時点で前記第２カウンタ部のカウント動作を停止させてもよい。これにより、２つの信号の位相差を、より短期間で予め定められた位相差に調整することができる。
【００１２】
また、前記制御手段は、前記遅れ期間または前記進み期間の開始時点までは、第２カウンタ部に第１カウンタ部と同じカウント動作をさせてもよい。これにより、２つのカウンタの動作を同期させることができ、位相の調整時に誤差を生じない。
【００１３】
また、前記第１カウンタ部は、前記第１の時間間隔を周期とするクロック信号に同期してカウントし、前記制御手段は、さらに、前記第１の時間間隔を周期とするクロック信号を分周することで、前記第２の時間間隔を周期とするクロック信号を出力する分周部を備え、前記第２カウンタ部は、前記分周部によって分周されたクロック信号に同期してカウントしてもよい。これにより、１つのクロック信号を用いるだけで、位相差の調整を実行することができる。
【００１４】
また、前記分周部は、前記予め定められた位相差が１８０／ｎ度である場合、前記第１の時間間隔を周期とするクロック信号をｎ分周してもよい。これにより、様々な位相差に設定することができる。
【発明の効果】
【００１５】
本発明によれば、設計時以降に生じる位相差の変動を内部で自動的に調整することで、予め設定された位相差を有する２つの信号を出力することができる位相調整装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１７】
図１は、本実施の形態の位相調整装置の構成図である。本実施の形態の位相調整装置は、入力された１つのクロック信号を基にして、予め定められた位相差を有する２つのクロック信号を出力する装置である。図１の位相調整装置１は、遅延部１１及び制御部１２を備える。
【００１８】
遅延部１１は、基準信号に対する調整信号の遅延量を選択的に変更することができる処理部である。遅延部１１は、入力されたクロック信号ＣＬＫに基づいて、位相差を調整するための基準となる基準信号ＣＫ１と、基準信号ＣＫ１に対して予め定められた位相差を有する調整信号ＣＫ２とを出力する。また、遅延部１１は、後述する制御信号ＣＴＬに基づいて位相差を選択して調整可能であり、制御信号ＣＴＬを受け取ることで、制御信号ＣＴＬに含まれるカウント値に対応する位相差を有する調整信号ＣＫ２を出力する。
【００１９】
図２は、遅延部１１の一例を示す図である。遅延部１１は、複数のバッファと複数のスイッチとを含む。本実施の形態では、遅延部１１の分解能は８段階である。すなわち、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差を、８個のバッファを用いることにより、８段階で調整することができる。例えば、スイッチ２０が閉じられている場合、バッファ２１０を通過した入力信号ＣＬＫはバッファ２００のみを通過し、入力信号ＣＬＫより少し遅れた信号ＣＫ２が出力される。スイッチ２１が閉じられている場合、バッファ２１０を通過した入力信号ＣＬＫは、バッファ２００及びバッファ２０１を通過し、前述のバッファ２００のみを通過した信号より遅れた信号ＣＫ２が出力される。以下同様に、より番号が大きいスイッチを閉じることで、入力信号ＣＬＫからより遅れた位相を持つ信号ＣＫ２が出力される。したがって、スイッチ２０からスイッチ２７までを順に閉じていくことで、遅延部１１は、段階的に位相の遅れた信号ＣＫ２を出力することができる。また逆に、スイッチ２７からスイッチ２０までを順に閉じていくことで、遅延部１１は、段階的に位相の遅れた調整信号ＣＫ２を出力することができる。
【００２０】
制御部１２は、遅延部１１が選択的に変更できる遅延量を制御する処理部である。制御部１２は、図１に示されるように位相判定部１３、検出部１４及び位相設定部１５を備える。
【００２１】
位相判定部１３は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が進み状態であるか遅れ状態であるかを判定する処理部である。図３は、位相判定部１３の一例を示す図である。同図に示されるように、位相判定部１３はフリップフロップで構成される。フリップフロップのクロック端子Ｃｌｋには調整信号ＣＫ２が入力され、データ端子Ｄには基準信号ＣＫ１が入力される。これにより、フリップフロップの出力端子Ｑから、基準信号ＣＫ１を調整信号ＣＫ２の立上り時に読み出した信号ＤＡＴＡが出力される。フリップフロップの出力端子Ｑから出力されるデータ信号ＤＡＴＡがＨｉである場合、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が遅れ状態であることを示す。一方、データ信号ＤＡＴＡがＬｏである場合、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が進み状態であることを示す。
【００２２】
図４は、検出部１４及び位相設定部１５の一例を示す図である。
検出部１４は、位相判定部１３の判定結果に基づいて遅れ期間又は進み期間を検出する処理部である。ここで、遅れ期間は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が進み状態から遅れ状態になった時点から再度進み状態になるまでの期間である。例として、図５に示されるデータ信号ＤＡＴＡのＨｉ期間が遅れ期間である。進み期間は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が遅れ状態から進み状態になった時点から再度遅れ状態になるまでの期間である。図４に示されるように、検出部１４は、８個のフリップフロップ４０１〜４０８を多段に構成したものである。フリップフロップの個数は、少なくとも遅延部１１の分解能、すなわち、遅延部１１が選択可能な遅延量の個数である。各フリップフロップのクロック端子ｃｌｋ１〜ｃｌｋ８には、基準信号ＣＫ１と同じ周波数の信号ＣＫ３が入力される。初段のフリップフロップ４０１のデータ端子Ｄ１には、データ信号ＤＡＴＡが入力される。フリップフロップ４０２のデータ端子Ｄ２には、フリップフロップ４０１の出力端子Ｑ１から出力される信号が入力される。以下同様にして、全てのフリップフロップは直列に接続される。最終段のフリップフロップ４０８の出力端子Ｑ８から出力されるパルス幅は、遅れ期間又は進み期間を示す。
【００２３】
位相設定部１５は、遅延部１１が遅延量を選択するための制御信号ＣＴＬを出力する処理部である。図４に示されるように、位相設定部１５は、分周器４１１、セレクタ４１２及びカウンタ４１３を備える。
【００２４】
分周器４１１は、入力された信号の１／ｎ倍の周波数を持つ信号を出力する。本実施の形態では、分周器４１１はクロック信号ＣＫ３を、１／ｎ倍の周波数を持つ信号に変換し、セレクタ４１２に出力する。分周器４１１は、予め設定された位相差が何度であるかによって何分周するかが設定される。すなわち、予め設定された位相差が１８０／ｎ度である場合、分周器４１１はクロック信号ＣＫ３をｎ分周した信号を出力する。例えば、予め設定された位相差が９０度である場合、分周器４１１はクロック信号ＣＫ３を１／２分周した信号を出力すればよい。予め設定された位相差が６０度又は４５度である場合、分周器４１１はそれぞれクロック信号ＣＫ３を１／３分周又は１／４分周した信号を出力すればよい。なお、設定可能な位相差の精度は、遅延部１１の分解能によって決定される。すなわち、遅延部１１の分解能が高い程、設定可能な位相差の精度も向上する。なお、請求項に記載された第１の時間間隔は、クロック信号ＣＫ３の周期である。第２の時間間隔は、分周器４１１によって分周された信号の周期である。以上のようにクロック信号ＣＫ３を分周することで、第２の時間間隔と第１の時間間隔とは、１８０度と予め定められた位相差との比に等しくなる。
【００２５】
セレクタ４１２は、クロック信号ＣＫ３と分周器４１１によってｎ分周された信号とのいずれかを選択し、カウンタに信号ＣＫ４として出力する。セレクタ４１２の制御信号として、フリップフロップ４０８から出力される信号Ｑ８が入力される。セレクタ４１２は、後述する準備期間においてクロック信号ＣＫ３を選択し、後述する調整期間において分周器４１１によってｎ分周された信号を選択する。
【００２６】
カウンタ４１３は、セレクタ４１２から入力された信号ＣＫ４に同期してカウントし、遅延量を指示する制御信号ＣＴＬとしてカウント値を遅延部１１に出力する。後述するように、カウント値は０〜７の値である。カウンタ４１３は、カウンタ４１３の停止指示を受け取るまで０〜７までのカウントを繰り返す。遅延部１１は制御信号ＣＴＬを受け取ると、該制御信号ＣＴＬに対応するスイッチを閉じる。例えば、制御信号ＣＴＬに含まれるカウント値が０である場合、スイッチ２０を閉じる。
【００２７】
なお、遅れ期間中に第１の時間間隔でカウントすることで、遅れ期間終了時のカウント値は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差が１８０度であることを示す。これに対し、第２の時間間隔が第１の時間間隔の２倍である場合では、遅れ期間中に第２の時間間隔でカウントすることで、遅れ期間終了時のカウント値は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差が９０度であることを示す。本実施の形態の位相調整装置は、上記の関係を利用することで、予め定められた位相差を有する２つの信号を出力することができる。
【００２８】
以下では、本実施の形態の位相調整装置の動作について図５に示すタイムチャートに沿って説明する。なお、例として、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差を９０度に設定する。また、図５は、遅れ期間を検出する場合のタイムチャートである。
【００２９】
本実施の形態の位相調整装置の動作は、準備期間５０１、調整期間５０２及び保持期間５０３に分けられる。準備期間５０１は、遅延部１１が調整可能な位相差を段階的に変化させ、遅れ期間又は進み期間を検出するのに必要な期間である。調整期間５０２は、遅れ期間又は進み期間と同じ長さの期間において第２の時間間隔で遅延量を段階的に変化させることで、遅延部１１が予め定められた位相差に調整信号ＣＫ２を調整するための制御信号ＣＴＬを生成する期間である。保持期間５０３は、カウント値を保持することで、遅延部１１が常に一定の位相差を有する２つのクロック信号を出力する期間である。また、図５に示すように、準備期間５０１は、フリップフロップ４０８の出力信号Ｑ８がＬｏである期間である。調整期間５０２は、準備期間５０１に続く期間であって、出力信号Ｑ８がＨｉである期間である。保持期間５０３は、調整期間５０２に続く期間である。
【００３０】
図５の△ｔ０から△ｔ７は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相の遅れ量又は進み量を示す。データ信号ＤＡＴＡは、調整信号ＣＫ２のクロックの立上り時に基準信号ＣＫ１を検出した信号である。データ信号ＤＡＴＡのＨｉ期間は、調整信号ＣＫ２が基準信号ＣＫ１に対して遅れていることを示す。Ｑ１は、フリップフロップ４０１の出力信号であり、データ信号ＤＡＴＡをクロック信号ＣＫ３で検出した信号である。Ｑ８は、フリップフロップ４０８の出力信号であり、フリップフロップ４０１の出力信号を７クロック分遅延させた信号である。クロック信号ＣＫ３は、基準信号ＣＫ１と同じ周波数であり、位相が反転した信号である。信号ＣＫ４は、フリップフロップ４０８の出力信号がＨｉである期間のみクロック信号ＣＫ３を２分周した信号である。カウント値は、カウンタ４１３が入力されるクロック信号に同期してカウントした値を示す。
【００３１】
準備期間５０１において、セレクタ４１２はクロック信号ＣＫ３を選択し、カウンタ４１３に信号ＣＫ４として出力する。カウンタ４１３は、入力される信号ＣＫ４をカウントし得られたカウント値を含む制御信号ＣＴＬを遅延部１１に出力する。例えば、最初のクロック信号ＣＫ３がＨｉになることで、カウント値が０となる。これにより、制御信号ＣＴＬとして遅延部１１に出力されるカウント値は０となり、遅延部１１はスイッチ２０を閉じる。図２に示される遅延部１１では、調整信号ＣＫ２はバッファ２００のみを通過した信号であるのに対して、基準信号ＣＫ１はバッファ２１１、２１２、２１３の３つを通過した信号である。これにより、図５に示されるように調整信号ＣＫ２は、基準信号ＣＫ１より△ｔ０だけ進んだ信号となる。同様に、ＣＫ３に同期してカウント値が増加するごとに、調整信号ＣＫ２が通過するバッファの数が増加し、基準信号ＣＫ１に対して徐々に遅れた信号として調整信号ＣＫ２が出力される。以上のようにして、図５に示される調整信号ＣＫ２が得られる。
【００３２】
また、遅延部１１から出力された基準信号ＣＫ１と調整信号ＣＫ２とは、位相判定部１３に入力される。位相判定部１３は、前述したようにフリップフロップで構成され、調整信号ＣＫ２の立ち上がり時の基準信号ＣＫ１の値を保持し出力する。これにより、図５に示されるデータ信号ＤＡＴＡが得られる。データ信号ＤＡＴＡの立上り時は、基準信号ＣＫ１と調整信号ＣＫ２との位相差がほぼ０度であることを示す。データ信号ＤＡＴＡの立下り時は、基準信号ＣＫ１と調整信号ＣＫ２との位相差がほぼ１８０度であることを示す。遅延部１１は基準信号ＣＫ１に対して徐々に遅れるように調整信号ＣＫ２を出力させたことから、データ信号ＤＡＴＡのＨｉ期間の中間地点が、位相差９０度であることを示す。
【００３３】
位相判定部１３から出力されるデータ信号ＤＡＴＡは、検出部１４に入力される。検出部１４は、遅延部１１の分解能と同じ個数のフリップフロップが多段に構成される。
【００３４】
フリップフロップ４０８の出力信号Ｑ８がＬｏからＨｉに変わる時点で、準備期間５０１が終了し、調整期間５０２が開始される。セレクタ４１２は、調整期間５０２において、クロック信号ＣＫ３が２分周された信号を選択することで、信号ＣＫ４は図５に示される通りになる。カウンタ４１３は、準備期間５０１が終了された時点のカウント値を保持しており、調整期間５０２においても、保持されたカウント値を初期値としてカウント動作を続ける。
【００３５】
出力信号Ｑ８がＨｉからＬｏに変わる時点で、調整期間５０２が終了し、保持期間５０３が開始される。保持期間５０３が開始されると、カウンタ４１３は信号ＣＫ４に同期してカウントするのを停止し、保持期間５０３の開始時に得られているカウント値を保持する。
【００３６】
図５に示される例では、保持期間５０３において、カウンタ４１３が保持するカウント値は４である。これにより、遅延部１１は、制御信号ＣＴＬとしてカウント値４を受け取り、スイッチ２４を閉じる。以後、カウント値は４で保持されるので、遅延部１１は、スイッチ２４を閉じたままであり、互いの位相差がおよそ９０度の基準信号ＣＫ１と調整信号ＣＫ２とを出力し続ける。
【００３７】
以上のように、遅れ期間中に第１の時間間隔を周期とするクロック信号ＣＫ３に同期してカウントすると、遅れ期間終了時のカウント値は、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差が１８０度であることを示す。一方で、第２の時間間隔を周期とする、クロック信号ＣＫ３を２分周した信号に同期して、遅れ期間中すなわち調整期間中にカウントすると、遅れ期間終了時のカウント値が、基準信号ＣＫ１に対する調整信号ＣＫ２の位相差が９０度であることを示す。したがって、調整期間終了時のカウント値に対応する位相差を選択することで、遅延部１１は、予め定められた位相差を有する２つのクロック信号を出力することができる。これにより、本実施の形態の位相調整装置によると、２つの信号の位相差を自動で調整することが可能となる。
【００３８】
（実施の形態２）
本実施の形態の位相調整装置は、実施の形態１の位相調整装置に比べてより短い期間で位相差の調整を行い、予め定められた位相差を有する２つのクロック信号を出力する装置である。
【００３９】
図６は、本実施の形態の位相調整装置が備える制御部の構成図である。本実施の形態の位相調整装置は、図１の位相調整装置に比べて制御部の構成が異なっている。位相判定部は、図１に示される位相判定部１３と同様であり、省略されている。図６の制御部６００は、図４の制御部１２と比べて、検出部１４が削除され、カウンタ４１３の代わりに第１カウンタ６０１、第２カウンタ６０２及びセレクタ６０３が追加された点が異なる。以下では、図４の制御部１２と同様の構成については説明を省略し、異なる点を中心に説明する。
【００４０】
第１カウンタ６０１は、第１の時間間隔を周期とするクロック信号ＣＫ３が入力され、クロック信号ＣＫ３に同期してカウントする。
【００４１】
第２カウンタ６０２は、第２の時間間隔を周期とする信号ＣＫ４が入力され、信号ＣＫ４に同期してカウントする。また、後述する準備・調整期間が終了時にカウント動作を停止する。
【００４２】
セレクタ６０３は、後述する準備・調整期間において、第１カウンタ６０１から入力されるカウント値を選択し、制御信号ＣＴＬとして遅延部１１に出力する。また、準備・調整期間が完了時に、第２カウンタ６０２から入力されるカウント値を選択し、以後、選択されたカウント値を保持し、制御信号ＣＴＬとして保持されたカウント値を遅延部１１に出力し続ける。
【００４３】
以下では、本実施の形態の位相調整装置の動作について、図７のタイムチャートを用いて説明する。
【００４４】
本実施の形態の位相調整装置の動作は、準備・調整期間７０１及び保持期間７０２に分けられる。準備・調整期間７０１は、遅延部１１が調整可能な位相差を段階的に変化させ、遅れ期間又は進み期間を検出し、かつ、該遅れ期間又は進み期間において、第２の時間間隔で遅延量を段階的に変化させることで、遅延部１１が予め定められた位相差に調整信号ＣＫ２を調整するための制御信号ＣＴＬを生成する期間である。保持期間７０２は、カウント値を保持することで、遅延部１１が常に一定の位相差を有する２つのクロック信号を出力する期間である。
【００４５】
また、図７に示される第１カウント値は、第１カウンタ６０１のカウント値である。第２カウント値は、第２カウンタのカウント値である。
【００４６】
準備・調整期間７０１において、第１カウンタ６０１はクロック信号ＣＫ３に同期してカウントする。準備・調整期間７０１では、セレクタ６０３は、第１カウント値を選択し、制御信号ＣＴＬとして遅延部１１に第１カウント値を出力する。第１カウント値がクロック信号ＣＫ３に同期して増加することにより、遅延部１１はスイッチ２０〜２７を順に閉じていく。これにより、図７に示されるように、調整信号ＣＫ２は、基準信号ＣＫ１に対して徐々に遅れた信号となる。
【００４７】
また、遅延部１１から出力された基準信号ＣＫ１と調整信号ＣＫ２とは、位相判定部１３に入力される。位相判定部１３は、前述したようにフリップフロップで構成され、調整信号ＣＫ２の立ち上がり時の基準信号ＣＫ１の値を保持し出力する。これにより、図７に示されるデータ信号ＤＡＴＡが得られる。
【００４８】
準備・調整期間７０１において、セレクタ４１２は、データ信号ＤＡＴＡがＬｏである場合、クロック信号ＣＫ３を選択し、データ信号ＤＡＴＡがＨｉである場合、分周器４１１によって分周された信号を選択する。これにより、信号ＣＫ４として第２カウンタ６０２に出力された信号ＣＫ４は、図７に示される通りになる。第２カウンタ６０２は、入力される信号ＣＫ４に同期してカウントする。これにより、得られる第２カウント値は図７に示される通りになる。
【００４９】
データ信号ＤＡＴＡがＨｉからＬｏに切り替わった時点で準備・調整期間７０１は終了され、保持期間７０２が開始される。
【００５０】
保持期間７０２において、セレクタ６０３は、第２カウント値を選択する。また、第２カウンタは、保持期間７０２においてカウントを停止し、第２カウント値を保持する。図７の例では、第１カウント値は４で保持されるので、遅延部１１はスイッチ２４を閉じることで、基準信号ＣＫ１に対する位相差が９０度である調整信号ＣＫ２を出力し続ける。
【００５１】
以上のように、本実施の形態の自動調整装置は、カウンタを２つ備えることで、遅れ期間又は進み期間の検出と、予め定められた位相差へ調整するための制御信号の生成とを同時に実行することができる。これにより、実施の形態１に比べて、短い期間で位相差の調整を行うことができ、予め定められた位相差を有する２つのクロック信号を出力することができる。
【００５２】
以上、本発明の自動調整装置について実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも本発明の範囲に含まれる。
【００５３】
例えば、本実施の形態ではカウンタ４１３としてアップカウンタが用いられたが、ダウンカウンタとしてもよい。これにより、カウント値が段階的に減少することで、遅延部１１が選択する遅延量が段階的に小さくなる。すなわち、基準信号ＣＫ１に対する調整信号ＣＫ２の位相が段階的に進むような調整信号ＣＫ２を、遅延部１１は出力することができる。
【産業上の利用可能性】
【００５４】
本発明は、２つのクロック信号の位相差のずれを内部で自動的に調整する自動調整装置であって、例えば、ＤＤＲ−ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの半導体集積回路に利用される。
【図面の簡単な説明】
【００５５】
【図１】実施の形態１の位相調整装置の構成図である。
【図２】遅延部１１の一例を示す図である。
【図３】位相判定部１３の一例を示す図である。
【図４】制御部１２の一例を示す図である。
【図５】実施の形態１の位相調整装置の動作を示すタイムチャートである。
【図６】実施の形態２の制御部１２の一例を示す図である。
【図７】実施の形態２の位相調整装置の動作を示すタイムチャートである。
【符号の説明】
【００５６】
１ 位相調整装置
１１ 遅延部
１２、６００ 制御部
１３ 位相判定部
１４ 検出部
１５ 位相設定部
２０、２１、２２、２３、２４、２５、２６、２７ スイッチ
２００、２０１、２０２、２０３、２０４、２０５、２０６、２０７、２１０、２１１、２１２、２１３ バッファ
４０１、４０２、４０３、４０４、４０５、４０６、４０７、４０８ フリップフロップ
４１１ 分周器
４１２、６０３ セレクタ
４１３ カウンタ
５０１ 準備期間
５０２ 調整期間
５０３、７０２ 保持期間
６０１ 第１カウンタ
６０２ 第２カウンタ
７０１ 準備・調整期間
【特許請求の範囲】
【請求項１】
第１クロック信号に対する第２クロック信号の位相差を予め定められた位相差に調整する位相調整装置であって、
前記第１クロック信号に対する前記第２クロック信号の遅延量を選択的に変更可能な遅延手段と、
前記遅延量を制御する制御手段とを備え、
前記制御手段は、
準備モードにおいて、前記遅延量を第１の時間間隔で段階的に変化させ、前記第２クロック信号の位相が、進み状態から遅れ状態になった時点から再度進み状態になるまでの期間である遅れ期間、又は、遅れ状態から進み状態になった時点から再度遅れ状態になるまでの期間である進み期間を検出し、
調整モードにおいて、前記遅れ期間又は前記進み期間と同じ長さの期間において第２の時間間隔で前記遅延量を段階的に増加又は減少させることで、前記第１クロック信号に対する前記第２クロック信号の位相差を予め定められた位相差に調整し、
前記第２の時間間隔と前記第１の時間間隔との比は、１８０度と予め定められた位相差との比に等しい
ことを特徴とする位相調整装置。
【請求項２】
前記制御手段は、
前記準備モードにおいて前記第１の時間間隔を周期とするクロック信号を、前記調整モードにおいて前記第２の時間間隔を周期とするクロック信号を選択する選択部と、
選択されたクロック信号に同期してカウントし、遅延量を指示する制御信号としてカウント値を前記遅延手段に出力する第１カウンタ部と、
前記準備モードにおいて前記第１クロック信号に対する前記第２クロック信号の位相が進み状態であるか遅れ状態であるかを判定する位相判定部と、
前記位相判定部の判定結果に基づいて前記遅れ期間又は前記進み期間を検出する検出部とを備え、
前記制御手段は、前記調整モードにおいて、前記遅れ期間又は前記進み期間の開始時におけるカウント値を初期値とし、当該期間と同じ長さの期間だけ前記第１カウンタ部にカウント動作させる
ことを特徴とする請求項１記載の位相調整装置。
【請求項３】
前記制御手段は、さらに、
前記第１の時間間隔を周期とするクロック信号を分周することで、前記第２の時間間隔を周期とするクロック信号を出力する分周部を備え、
前記選択部は、前記調整モードにおいて前記分周部によって分周されたクロック信号を選択する
ことを特徴とする請求項２記載の位相調整装置。
【請求項４】
前記検出部は、出力端子が次段の入力端子に接続される複数段のフリップフロップを備え、
前記第１の時間間隔を周期とするクロック信号が各フリップフロップのクロック端子に入力され、初段のフリップフロップの入力端子に前記位相判定部の判定結果が入力され、最終段のフリップフロップから出力されるパルス幅は、前記遅れ期間又は前記進み期間を示し、
前記フリップフロップの個数は、少なくとも前記遅延手段が変更可能な遅延量の数である
ことを特徴とする請求項２記載の位相調整装置。
【請求項５】
前記制御手段は、
前記準備モードにおいて前記第１の時間間隔毎にカウントする第１カウンタ部と、
前記調整モードにおいて前記第２の時間間隔毎にカウントする第２カウンタ部と、
前記準備モード及び前記調整モードにおいて第１カウンタ部のカウント値を選択し、前記調整モードの完了時に、第２カウンタ部のカウント値を選択し、選択したカウント値を、遅延量を指示する制御信号として前記遅延手段に出力する選択部と、
前記準備モードにおいて、前記第１クロック信号に対する前記第２クロック信号の位相が進み状態であるか遅れ状態であるかを判定することで、前記遅れ期間又は前記進み期間を検出する位相判定部とを備え、
前記制御手段は、
前記調整モードの動作として、前記遅れ期間又は前記進み期間の開始時点における第１カウンタ部のカウント値を初期値として前記第２の時間間隔毎に前記第２カウンタ部にカウント動作をさせ、当該期間の終了時点で前記第２カウンタ部のカウント動作を停止させる
ことを特徴とする請求項１記載の位相調整装置。
【請求項６】
前記制御手段は、前記遅れ期間または前記進み期間の開始時点までは、第２カウンタ部に第１カウンタ部と同じカウント動作をさせる
ことを特徴とする請求項５記載の位相調整装置。
【請求項７】
前記第１カウンタ部は、前記第１の時間間隔を周期とするクロック信号に同期してカウントし、
前記制御手段は、さらに、
前記第１の時間間隔を周期とするクロック信号を分周することで、前記第２の時間間隔を周期とするクロック信号を出力する分周部を備え、
前記第２カウンタ部は、前記分周部によって分周されたクロック信号に同期してカウントする
ことを特徴とする請求項５記載の位相調整装置。
【請求項８】
前記分周部は、前記予め定められた位相差が１８０／ｎ度である場合、前記第１の時間間隔を周期とするクロック信号をｎ分周する
ことを特徴とする請求項３又は７記載の位相調整装置。
【請求項１】
第１クロック信号に対する第２クロック信号の位相差を予め定められた位相差に調整する位相調整装置であって、
前記第１クロック信号に対する前記第２クロック信号の遅延量を選択的に変更可能な遅延手段と、
前記遅延量を制御する制御手段とを備え、
前記制御手段は、
準備モードにおいて、前記遅延量を第１の時間間隔で段階的に変化させ、前記第２クロック信号の位相が、進み状態から遅れ状態になった時点から再度進み状態になるまでの期間である遅れ期間、又は、遅れ状態から進み状態になった時点から再度遅れ状態になるまでの期間である進み期間を検出し、
調整モードにおいて、前記遅れ期間又は前記進み期間と同じ長さの期間において第２の時間間隔で前記遅延量を段階的に増加又は減少させることで、前記第１クロック信号に対する前記第２クロック信号の位相差を予め定められた位相差に調整し、
前記第２の時間間隔と前記第１の時間間隔との比は、１８０度と予め定められた位相差との比に等しい
ことを特徴とする位相調整装置。
【請求項２】
前記制御手段は、
前記準備モードにおいて前記第１の時間間隔を周期とするクロック信号を、前記調整モードにおいて前記第２の時間間隔を周期とするクロック信号を選択する選択部と、
選択されたクロック信号に同期してカウントし、遅延量を指示する制御信号としてカウント値を前記遅延手段に出力する第１カウンタ部と、
前記準備モードにおいて前記第１クロック信号に対する前記第２クロック信号の位相が進み状態であるか遅れ状態であるかを判定する位相判定部と、
前記位相判定部の判定結果に基づいて前記遅れ期間又は前記進み期間を検出する検出部とを備え、
前記制御手段は、前記調整モードにおいて、前記遅れ期間又は前記進み期間の開始時におけるカウント値を初期値とし、当該期間と同じ長さの期間だけ前記第１カウンタ部にカウント動作させる
ことを特徴とする請求項１記載の位相調整装置。
【請求項３】
前記制御手段は、さらに、
前記第１の時間間隔を周期とするクロック信号を分周することで、前記第２の時間間隔を周期とするクロック信号を出力する分周部を備え、
前記選択部は、前記調整モードにおいて前記分周部によって分周されたクロック信号を選択する
ことを特徴とする請求項２記載の位相調整装置。
【請求項４】
前記検出部は、出力端子が次段の入力端子に接続される複数段のフリップフロップを備え、
前記第１の時間間隔を周期とするクロック信号が各フリップフロップのクロック端子に入力され、初段のフリップフロップの入力端子に前記位相判定部の判定結果が入力され、最終段のフリップフロップから出力されるパルス幅は、前記遅れ期間又は前記進み期間を示し、
前記フリップフロップの個数は、少なくとも前記遅延手段が変更可能な遅延量の数である
ことを特徴とする請求項２記載の位相調整装置。
【請求項５】
前記制御手段は、
前記準備モードにおいて前記第１の時間間隔毎にカウントする第１カウンタ部と、
前記調整モードにおいて前記第２の時間間隔毎にカウントする第２カウンタ部と、
前記準備モード及び前記調整モードにおいて第１カウンタ部のカウント値を選択し、前記調整モードの完了時に、第２カウンタ部のカウント値を選択し、選択したカウント値を、遅延量を指示する制御信号として前記遅延手段に出力する選択部と、
前記準備モードにおいて、前記第１クロック信号に対する前記第２クロック信号の位相が進み状態であるか遅れ状態であるかを判定することで、前記遅れ期間又は前記進み期間を検出する位相判定部とを備え、
前記制御手段は、
前記調整モードの動作として、前記遅れ期間又は前記進み期間の開始時点における第１カウンタ部のカウント値を初期値として前記第２の時間間隔毎に前記第２カウンタ部にカウント動作をさせ、当該期間の終了時点で前記第２カウンタ部のカウント動作を停止させる
ことを特徴とする請求項１記載の位相調整装置。
【請求項６】
前記制御手段は、前記遅れ期間または前記進み期間の開始時点までは、第２カウンタ部に第１カウンタ部と同じカウント動作をさせる
ことを特徴とする請求項５記載の位相調整装置。
【請求項７】
前記第１カウンタ部は、前記第１の時間間隔を周期とするクロック信号に同期してカウントし、
前記制御手段は、さらに、
前記第１の時間間隔を周期とするクロック信号を分周することで、前記第２の時間間隔を周期とするクロック信号を出力する分周部を備え、
前記第２カウンタ部は、前記分周部によって分周されたクロック信号に同期してカウントする
ことを特徴とする請求項５記載の位相調整装置。
【請求項８】
前記分周部は、前記予め定められた位相差が１８０／ｎ度である場合、前記第１の時間間隔を周期とするクロック信号をｎ分周する
ことを特徴とする請求項３又は７記載の位相調整装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−４４６６０（Ｐ２００９−４４６６０Ａ）
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願番号】特願２００７−２０９９６８（Ｐ２００７−２０９９６８）
【出願日】平成１９年８月１０日（２００７．８．１０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願日】平成１９年８月１０日（２００７．８．１０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]