信号の較正方法および装置
信号較正方式において、一連の複数の信号の間で所望の位相関係が維持される。たとえば、いくつかの態様では、高速度の基準クロック信号から発生したクロックツリーの所望の位相を、低速度の基準クロック信号と、クロックツリーの様々な位相に関連付けられた低速度のクロック信号との間の位相差を検出することにより、維持することが可能である。いくつかの態様では、クロックツリーの使用中に発生するフレーミングオフセットを検出することにより、クロックツリーの所望の位相を維持することが可能である。
【発明の詳細な説明】
【技術分野】
【0001】
優先権の主張
本出願は、本出願人が所有する、参照によって開示が本明細書に組み込まれている、2008年9月30日に出願した米国特許仮特許出願第61/101342号に対する利益および優先権を主張するものである。
【0002】
本出願は、主に信号処理に関し、より具体的には(ただし、排他的ではなく)タイミング信号の較正に関する。
【背景技術】
【0003】
電子装置には、互いの位相関係が規定されている複数の信号によって制御されたり、そのような信号を利用したりする回路が含まれる場合がある。たとえば、電子装置には、互いに異なる速度で動作する様々な回路が含まれる場合がある。このような場合は、これらの様々な回路の動作を制御するために、複数のクロック信号のセット(たとえば、クロックツリー)を装置に与える場合がある。さらに、回路同士が指定の様式で相互に作用するように、これらのクロック信号の間に特定の位相関係を規定する場合がある。
【0004】
特定の状況下では、時間が経つにつれて、電子装置が、信号のセットの所望の位相関係を維持できなくなる場合がある。たとえば、電子装置の電源オン後に存在する、クロックツリーの異なる信号間の位相関係が、電子装置の電源オフ前に存在していた位相関係と異なる場合がある。
【0005】
このような位相関係を時間の経過に対して維持するために、電子装置のタイミング回路を電源オンのままにしておいたり、比較的複雑なタイミング制御機構(位相ロックループなど)を電子装置に用いたりする場合がある。しかしながら、これらのようなタイミング制御方式は、電子装置がデータ処理を行っていない場合でも消費電力量が比較的多い場合がある。
【0006】
以下に続く、発明を実施するための形態および添付の特許請求の範囲、ならびに添付図面において、本開示の例示的な特徴、態様、および利点を示す。
【図面の簡単な説明】
【0007】
【図1】本発明の教示に従って構築された信号処理システムの一実施形態の簡略ブロック図である。
【図2】本発明の教示に従って構築された信号処理システムの一実施形態の簡略ブロック図である。
【図3】本発明の教示に従って構築されたクロック発生回路の一実施形態の簡略ブロック図である。
【図4】本発明の教示に従ってクロック信号を発生させるように実効可能な動作の一実施形態のフローチャートである。
【図5】本発明の教示に従って構築されたデータ処理システムの一実施形態の簡略ブロック図である。
【図6】本発明の教示に従ってデータを処理するように実効可能な動作の一実施形態のフローチャートである。
【図7】本発明の教示に従って構築されたデータ処理およびクロック発生回路の一実施形態の簡略ブロック図である。
【図8】複数のクロック信号のセットの位相を調節するために使用可能なタイミング動作の一実施形態の簡略図である。
【図9】本発明の教示に従って構築されたデータ処理およびクロック発生回路の一実施形態の簡略ブロック図である。
【図10】複数の信号のセットを較正するために使用可能なタイミング動作の一実施形態の簡略図である。
【図11】複数の信号のセットを較正するために使用可能なタイミング動作の一実施形態の簡略図である。
【0008】
一般にそうであるように、図面に示した各種の特徴は、寸法どおりには描かれていない場合がある。したがって、各種特徴の寸法は、明確さのために、任意に拡大または縮小されている場合がある。さらに、いくつかの図面は、明確さのために簡略化されている場合がある。したがって、図面には、所与の装置または方法の構成要素がすべて描かれているわけではない。最後に、明細書および図面の全体を通して、類似の特徴を表すために類似の参照符号を使用している場合がある。
【発明を実施するための形態】
【0009】
以下の説明では、1つ以上の例示的実施形態を示す。当然のことながら、本発明の教示は、様々な形態で実施可能であり、本明細書で開示した実施形態は、代表的なものに過ぎない。たとえば、当業者であれば本発明の教示に基づいて理解されるように、ある特定の構造的または機能的詳細を、他のどの構造的または機能的詳細にも依存せずに、一実施形態に組み込むことが可能である。したがって、開示された任意の実施形態に示されている、任意の好適な数の構造的または機能的詳細を用いて、装置を実装したり、方法を実践したりすることが可能である。また、開示された任意の実施形態に示されている、その構造的または機能的詳細に加えて(またはそれら以外の)他の構造的または機能的詳細を用いて、装置を実装したり、方法を実践したりすることも可能である。
【0010】
本開示は、いくつかの態様において、位相誤差または他の、信号に関連する同様の誤差の検出に基づいて信号を較正することに関する。このような誤差は、様々な方法で検出可能である。たとえば、高速度の基準信号に基づいてクロック信号のセットを発生させる装置では、クロック信号セットのうちの最低速度のクロック信号の位相と、高速度の基準クロック信号に関連付けられた低速度の基準クロック信号の位相との比較に基づいて、クロック信号セットのうちの1つ以上の低速度の信号の位相を規定(たとえば、選択)する。さらに、データのフレーミングにクロック信号のセットを用いる装置では、フレーミングされたデータの中でフレーミングオフセットが検出された場合に、クロック信号セットのうちの1つ以上の低速度の信号の位相を規定(たとえば、調節)する。本開示のこれらおよび他の態様について、図1および2を参照しながら、簡単に説明する。
【0011】
図1に示すシステム100では、クロック源102を、1つ以上の装置(たとえば、装置104および106)から物理的に分離することが可能である。たとえば、クロック源102は、装置104および106とは別の装置として実施可能である。便宜上、以下の説明では、装置106ではなく装置104の動作に注目する。しかしながら、当然のこととして、装置106およびシステム100内の他の装置(図示せず)も、装置104と同様に動作可能である。
【0012】
装置104は、たとえば、システム100内の1つ以上の装置(たとえば、クロック源102と関連付けられた、図示されていないデータ処理コンポーネント)との間でのデータ送信および/またはデータ受信を容易にするために、局部発生クロック信号を用いることが可能である。より具体的な(ただし、限定的ではない)例として、高速度の基準クロック信号108に同期したシリアル化データを、クロック源102と装置104との間で転送することが可能である。
【0013】
このようなデータの受信および送信を容易にするために、装置104は、クロック源102から受信したクロック信号108および低速度の基準クロック信号110に基づいて、局部タイミング信号を発生させる。典型的な実装では、装置102は、クロック信号108を分周することにより、クロック信号110を発生させる。装置104が発生させた局部タイミングは、それぞれの周波数が異なる複数のクロック信号を含むことが可能である。たとえば、クロック分周器112が、(たとえば、公称周波数がf0である)クロック信号108を連続的に分周して、公称周波数がf0の約数(たとえば、f0/2、f0/4、…、f0/n)であるクロック信号のセットを出力することが可能である。便宜上、本明細書では、このようなクロック信号のセットを、分周クロックツリーと呼ぶことにする。ここで、約数(すなわち、因数)という用語は、ある量(整数値でも非整数値でもよい)を割り切れる(すなわち、整数除算できる)量(整数値でも非整数値でもよい)を意味する。たとえば、1.5Hzは6.0Hzの約数である。
【0014】
動作によっては、分周クロックツリーのブランチ間で特定の位相関係を維持することが必要になる。たとえば、最高速度のブランチ(たとえば、f0)の特定の立ち上がりエッジにおいては、2番目に高速度のブランチ(たとえば、f0/2)がロー状態からハイ状態に遷移し、3番目に高速度のブランチ(たとえば、f0/3)がハイ状態からロー状態に遷移することが必要な場合がある。
【0015】
装置104は、装置104またはそのクロッキング回路の電源をオフにし、再度オンにした場合や、他のなんらかの事象(たとえば、信号グリッチ)によって局部発生クロック信号のうちの1つ以上の信号の位相が変化した場合でも、局部発生クロック信号が所望の位相関係を自動的に再取得するように、信号較正を有利に行う。簡単に言うと、較正動作は、クロック信号110の位相を、クロック信号110と同じ公称周波数(たとえば、f0/n)を有する一連の低速度の局部発生クロック信号の位相と比較することを含む。これらの位相比較結果に基づいて、装置104は、所望の位相関係を有する、クロック信号のサブセットを識別する。
【0016】
後で詳述するように、クロック分周器112は、分周クロックツリーのすべてのブランチに対して、あらゆる可能な位相でクロック信号を発生させる。たとえば、f0/2に対応する、可能なそれぞれの位相で2つの信号を発生させ、f0/4に対応する、可能なそれぞれの位相で4つの信号を発生させる。その他のブランチについても同様である。したがって、n=4の場合には、4つの位相組み合わせを発生させる。各位相組み合わせは、f0/2に関連付けられた信号と、f0/4と関連付けられた信号とを有する。したがって、これらの位相組み合わせのそれぞれは、対応する、信号のサブセットに関連付けられる。
【0017】
次に、位相選択器114が、クロック信号110の位相と、各サブセットの最低速度のクロック信号の位相とを比較する。最小位相誤差に関連付けられたサブセットが、所望の位相関係を与えるサブセットとして識別される。したがって、装置104は、このサブセットを、クロック信号108とともに、較正済みクロックツリーとして出力する。
【0018】
次に図2を参照すると、システム200が、装置204(たとえば、周辺装置)から物理的に分離可能なクロック/データ源202を含んでいる。たとえば、クロック/データ源202は、装置204とは別の装置として実施可能である。前述の場合と同様に、装置204は、システム200内の1つ以上の装置(たとえば、クロック/データ源202と関連付けられた、図示されていないデータ処理コンポーネント)との間でのデータ送信および/またはデータ受信を容易にするために、(f0、…、f0/nと指定された)局部発生クロック信号を出力するクロック発生器206を含む。また、前述のように、装置204は、装置204またはそのクロッキング回路の電源をオフにし、再度オンにした場合や、他のなんらかの事象(たとえば、信号グリッチ)によって局部発生クロック信号のうちの1つ以上の信号の位相が変化した場合でも、局部発生クロック信号が所望の位相関係を自動的に再取得するように、信号較正を行う。
【0019】
図2の例では、クロック/データ源202から受信したデータをフレーミングするために、局部発生クロック信号を用いる。たとえば、タイミング/データ源202が、シリアル化データストリームを装置204に送信し、装置204では、受信データフレーマ208がそのシリアル化データを(たとえば、パラレルデータを出力するために)フレーミングする。態様によっては、フレーミングは、(たとえば、定義された語境界に従って)データボリューム内の開始点および終了点を定義することを含む。ここで、クロック発生器206からのクロック信号の位相に誤差があれば、その誤差は、フレーミングされたデータのフレーミング誤差となって現れる。
【0020】
簡単に言えば、システム200の位相較正動作では、クロック/データ源202が較正データパターンを装置204に送信し、装置204が、これを受けて、フレーミング誤差が検出された場合に、自身の局部発生クロック信号の位相を調節する。後で詳述するように、フレーミングオフセットがあれば、フレーミングオフセット検出器210が、フレーミングされた較正データパターンを処理して、フレーミングオフセットを特定する。このようなオフセットは、たとえば、(たとえば、フレーミングされたデータパターンの中の)フレーム内でフレーミングビットが配置された位置と、フレーム内でフレーミングビットが配置されると予想された位置との間のビット位置の数を表すことが可能である。次に、フレームオフセット検出器210は、このオフセット情報を位相規定器212に与え、位相規定器212は、クロック発生器206と連係して、局部発生クロック信号の位相を規定(たとえば、調節または選択)する。
【0021】
上述の概要を踏まえて、以下では、位相較正済み信号を与えることに関するさらなる詳細を、図3〜11を参照しながら説明する。簡単に言うと、図3および4は、システム100の機能性と同様の機能性を実現するために用いることが可能なコンポーネントおよび動作の例に関する。図5〜11は、システム200の機能性と同様の機能性を実現するために用いることが可能なコンポーネントおよび動作の例に関する。
【0022】
図3は、位相較正済み信号を与える装置300の一実施形態を示す。態様によっては、装置300は、図1の装置104に関して前述した機能性を実現する。
【0023】
装置300の動作例を、図4のフローチャートと併せて説明する。便宜上、図4の動作(または他の任意の、本明細書で説明または教示される動作)については、特定のコンポーネント(たとえば、システム100および/または装置300のコンポーネント)によって実行されるものとして説明する。しかしながら、当然のこととして、これらの動作は、他のタイプのコンポーネントによっても実行可能であり、コンポーネントの数が異なっても実行可能である。また、当然のこととして、実施態様によっては、本明細書に記載の動作のうちの1つ以上の動作を用いなくてもよい。
【0024】
図4のブロック402で示したように、装置300は、図3において公称周波数F0を有するものとして示された第1のクロック信号302を(たとえば、図示されていないシグナリングインタフェースを介して)受信する。第1のクロック信号302は、(たとえば、図示されていないが)バッファリングされて、装置300から出力される分周クロックツリーの最高速度のクロックを与えることが可能である。したがって、第1のクロック信号302は、図1のクロック信号108に対応する。
【0025】
ブロック404で示したように、装置300はまた、図3において公称周波数F0/4を有するものとして示された第2のクロック信号304を(たとえば、図示されていないシグナリングインタフェースを介して)受信する。図3の例では、クロックツリーは、3つのブランチ(f0、f0/2、およびf0/4)を有する。したがって、第2のクロック信号304は、分周クロックツリーの最低速度のクロックに対応する(たとえば、図1のクロック信号110に対応する)。当然のことながら、他の実施態様では別の数のクロックツリーブランチを用いてもよい。
【0026】
ブロック406で示したように、装置300は、第1のクロック信号302をベースとして複数のクロック信号を発生させる。たとえば、第1のクロック信号302は、最初に分周器306で分周されて、公称周波数f0/2の信号を与え、分周器306の出力は、分周器308で分周されて、公称周波数f0/4の信号を与える。さらに、装置300は、複数の位相反転器310および適切な信号経路を用いて、分周クロックツリーの各ブランチごとに可能なすべての位相を発生させる。態様によっては、分周器306および308、位相反転器310、ならびに関連する信号経路は、図1のクロック分周器112に対応する。
【0027】
上記信号は、一対の多重化器312および314に与えられる。多重化器312は、計数器318からの一対の制御信号に基づいて、4つの入力信号のうちの1つを出力信号316として選択する。同様に、多重化器314は、計数器318からの別の制御信号(たとえば、最上位ビット)に基づいて、2つの入力信号のうちの1つを出力信号320として選択する。したがって、当然のことながら、計数器318(たとえば、3ビット計数器)の計数が(たとえば、0から7に)進むにつれ、多重化器312および314は、信号316および320に関して起こりうる8つの異なる位相関係を連続的に出力する。
【0028】
ブロック408で示したように、パルス発生器322が、第2のクロック信号304と現在の信号316との間の位相差を測定する。ここで、当然のことながら、これらの信号の公称周波数は同じである(たとえば、f0/4)。いくつかの実施形態では、パルス発生器322は、2つの信号の間の位相差が規定のスキュー許容値より大きい場合に、パルスを発生させる。このスキュー許容値は、たとえば、クロック302の周期に対する固定比率として規定できる。
【0029】
パルスが発生すると、計数器318がインクリメントされ、これによって、多重化器312および314から出力されるクロック信号のサブセットが変化する(すなわち、別の位相関係を有するサブセットに変わる)。次に、パルス発生器322は、新しい信号316と第2の信号304との位相を比較し、位相差が規定のスキュー許容値より大きい場合には、再度パルスを発生させる。上記動作は、パルス発生器322からパルスを発生させないクロック信号サブセットが計数器318の出力によって選択されるまで(たとえば、現在の信号316の位相が第2のクロック信号304の位相の規定のスキュー許容値以内になるまで)繰り返される。有利なことに、(たとえば、装置300の電源がオフにされた結果として)信号316および320の位相関係が所望の位相関係から外れるような事象が発生した場合には、装置300は、分周クロックツリーを自動的に較正する。
【0030】
ブロック410で示したように、装置300は、信号304と信号316との間の位相差に基づいて、所望の位相関係を与える発生クロック信号316および320のサブセットを選択する。したがって、態様によっては、パルス発生器322および計数器318は、図1の位相選択器114に対応する。これらのコンポーネントは、様々な様式で(たとえば、状態機械として)実装可能である。
【0031】
図1、3、および4の教示に従って実装されるクロック較正方式によれば、1つ以上の態様において、他の較正方式より効果的な較正を行うことが可能である。たとえば、本開示の方式は、クロックツリーのすべてのブランチを中央のクロック発生器から各周辺装置へ単純に引き回す方式に比べて、信号の必要な相互接続の数が少なくなる。
【0032】
さらに、本開示の方式によれば、分散している各装置のクロック発生器を、リセット信号を用いて較正する方式に比べて、実装が容易になり、パフォーマンスが良好になる。たとえば、リセット信号を用いる方式は、起動シーケンスがより複雑である可能性があり、タイミング要件がより厳しい可能性があり、リセット可能フリップフロップを使用する可能性がある(たとえば、リセット可能フリップフロップは非リセット可能フリップフロップより低速になる場合がある)。これに対し、本開示の方式は、制御信号(たとえば、リセット信号)によって制御されない多重化器および分周フリップフロップを使用することが可能である。したがって、本開示の方式のほうが、セットアップ時間の制約が緩やかである。さらに、本開示の方式であれば、リセット可能フリップフロップを使用しなくてよい。
【0033】
図5は、較正済み信号を与えるシステムの別の実施形態を示す。ここでは、システム500が、(たとえば、図示されていないクロック源を含む)制御装置502と、関連付けられた装置504(たとえば、メモリ装置などの周辺装置)とを含んでいる。態様によっては、システム500は、図2と併せて前述した機能性と同様の機能性を実現する。装置500の動作例を、図6のフローチャートの文脈で説明する。
【0034】
ブロック602で示したように、制御装置502は、装置504においてタイミング(たとえば、位相)較正動作を開始する。このような動作は、装置504の電力状態(またはモード)の変更と併せて、または、制御装置502によって起動される較正動作と併せて開始可能である。
【0035】
前者の場合の一例として、周辺電力制御装置506が、装置504の電力モード制御装置508と連係して、装置504の電力状態を制御することが可能である。具体的な例として、制御装置502は、装置504との間でデータが送信も受信もされないアイドルモードの間は、装置504の1つ以上の部分(たとえば、クロック発生器部分)の電源を一時的に落とすことを選択することが可能である。その後、しばらく経ってから、周辺電力制御装置506は、電力制御信号を電力モード制御装置508に送信して、装置504を低電力モード(たとえば、アイドルモード)から高電力モード(たとえば、アクティブモード)に変更する。
【0036】
上述の較正動作の一例として、較正制御装置510が、較正メッセージを装置504に繰り返し(たとえば、周期的に)送信することが可能である。たとえば、これらの動作は、制御装置502と装置504との間でデータ転送が行われていないアイドル期間の間に実行可能である。このようにして、制御装置502は、装置504が時間の経過に対して適切なタイミング較正を確実に継続するようにすることが可能である。
【0037】
図5に示したように、制御装置502は、装置504との通信のために通信インタフェース512(たとえば、シグナリングインタフェース、通信プロセッサ、または他の好適なコンポーネント)を含む。装置504も、同様の回路(図示せず)を含む。
【0038】
ブロック604で示したように、装置504は、所与の刺激に対する応答として、タイミング較正動作を開始する。たとえば、上述のように、これらの動作は、制御装置502からメッセージを受信した後に開始される。代替として、装置504は、これらの動作を、電源投入後、リセット後、または他の何らかの事象に対する応答として、(たとえば、較正パターンを連続的に監視することにより)自動的に開始することが可能である。
【0039】
ブロック606で示したように、較正制御装置510は、較正パターンデータを装置504に送信する。このために、較正制御装置510は、定義された語境界(たとえば、バイト境界)においてデータパターンを発生させる較正パターン発生器514を含むか、これと連係することが可能である。当然のことながら、このようなデータパターンは、様々な形態をとりうる。たとえば、比較的シンプルな例では、データパターンが、語境界内部の1つ以上のビット位置に位置するデータ値(たとえば、「1」)を含むことが可能である。本明細書に記載のように、制御装置502は、このデータをシリアル化フォーマットで装置504に送信することが可能である。較正制御装置510は、制御装置502が較正信号または電力制御信号を送信してから、規定の時間以内に較正パターンデータを送信することが可能である。
【0040】
ブロック608で示したように、装置504(たとえば、フレーマ516)は、制御装置502から受信した較正パターンデータを処理する。後で図7および8と併せて詳述するように、このフレーミング動作は、シリアル化解除動作を含むことが可能であり、シリアル化解除動作によって、フレーマ516は、受信したシリアルデータをパラレルデータに変換する。態様によっては、フレーミング動作は、クロック発生器518が発生させるクロック信号のセットに基づくことが可能である。また、フレーマ516は、定義された語境界に従って、フレーミングされたパラレルデータを出力することが可能である。
【0041】
ブロック610で示したように、較正パターンオフセット判定器520が、フレーミングされたデータパターンを処理して、フレーミング動作に関連付けられたフレーミング誤差が存在するかどうかを判定する。たとえば、較正パターンオフセット判定器520は、フレーミングされたデータパターンの値を、予想されるデータ値と比較する。上述のように、この動作は、フレーミングされたデータパターンの中の、1つ以上のデータ値の実際の位置(たとえば、クロック信号のエッジを基準として定義されている語境界に関連付けられた位置)を、フレーミングされたデータパターンの中の各データ値ごとの予想される位置と比較することを含む。
【0042】
そして、較正パターンオフセット判定器520は、ブロック610で検出されたオフセットに関する表示522を発生させる。たとえば、フレーミング誤差がない場合には、較正パターンオフセット判定器520は、オフセット値「0」を出力する。フレーミングが1ビットずれた場合、較正パターンオフセット判定器520は、オフセット値「1」を出力する。2ビット以上ずれた場合も相応の出力がなされる。
【0043】
ブロック612で示したように、較正回路524が、オフセット522に基づいて、装置504の信号タイミングを較正する。たとえば、後で図7および8と併せて詳述するように、較正回路524は、フレーマ516が受信データを正しくフレーミングできるように、クロック発生器518が発生させたクロック信号のうちの1つ以上のクロック信号の位相を規定する。
【0044】
ブロック614で示したように、装置504の較正が完了すると、制御装置502およびメモリ装置504がデータ転送動作を開始する。後述するように、装置504は、有利なことに、(たとえば、低電力モードへの遷移に起因する)位相誤差があれば、これを1つの動作で補償することが可能である。したがって、制御装置502および装置504は、装置504が較正パターンデータを受信してから比較的短時間のうちに(たとえば、送信されたデータに関連付けられた最高速度のクロックの4クロック周期以内に)データ転送動作を開始することが可能である。
【0045】
図7は、位相較正済み信号を与える装置700(たとえば、回路)の一実施形態を示す。態様によっては、装置700は、図2の装置504に関して前述した機能性のうちのいくつかを実現する。たとえば、フレーマ516に対応する機能性をシリアル化解除器702が実現し、クロック発生器518に対応する機能性をクロック発生器704が実現し、較正パターンオフセット判定器520に対応する機能性を状態機械706が実現することが可能である。
【0046】
シリアル化解除器702は、(たとえば、制御装置502からの)データ受信を容易にする信号インタフェースコンポーネントを複数含む。ここで、信号は、(DIで示された)1つ以上のパッドを介して受信され、信号バッファなどの(RDで示された)受信器コンポーネントに与えられる。図7はまた、受信クロック(この例では、バッファリングされたクロックRC1B)の両エッジでデータをクロックインするデュアルデータレート(「DDR」)シグナリングコンポーネントを組み込んだ実施態様を示している。
【0047】
シリアル化解除器702はさらに、2ビット幅のデータ(RD1XおよびRD1Y)を16ビット幅のデータ(RD4XおよびRD4Y)に変換するシリアルパラレル変換コンポーネントを含んでいる。ここで、図からわかるように、シリアルパラレル動作は、3つの段階で行う。第1の段階では、RC1の半分の周波数で動作するクロックRC2の動作により、2ビット幅のデータ(RD1XおよびRD1Y)を4ビット幅のデータ(RD2XおよびRD2Y)に変換する。第2の段階では、RC2の半分の周波数で動作するクロックRC3の動作により、4ビット幅のデータ(RD2XおよびRD2Y)を8ビット幅のデータ(RD3XおよびRD3Y)に変換する。第3の段階では、RC3の半分の周波数で動作するクロックRC4(たとえば、RC4A)の動作により、8ビット幅のデータ(RD3XおよびRD3Y)を16ビット幅のデータ(RD4XおよびRD4Y)に変換する。
【0048】
クロック発生器704は、(INCで示された)インクリメント器コンポーネントと(それぞれが2つのフリップフロップを含む)3つのレジスタ段とを含む制御ループを用いて、分周クロックツリーRC1〜RC4を出力する。インクリメント器は、3つのレジスタ段に対して入力信号を発生させる。たとえば、インクリメント器は、0から7までを繰り返し計数する3ビット計数器を含み、これによって、装置700の語アライメント状態を維持する。ここで、計数の最上位ビットが右端(第3)の段階に与えられ、計数の最下位ビットが左端(第1)の段階に与えられる。したがって、第1の段階は、RC1のクロックレートの半分のクロックレートでクロックRC2を発生させる。第2の段階は、RC2のクロックレートの半分のクロックレートでクロックRC3を発生させる。第3の段階は、RC3のクロックレートの半分のクロックレートでクロックRC4を発生させる。
【0049】
クロック発生器704はさらに、(ADDで示された)加算器コンポーネントを含んでおり、加算器コンポーネントは、分周クロックツリーの位相を、状態機械706から与えられる語アライメントオフセット信号708の値に基づいて規定することを可能にする。これらのコンポーネントの動作例を、図8の簡略タイミング図と併せて説明する。
【0050】
図8の複雑さを減らすために、これらの動作を、図7に示した4ビット分周クロックツリーではなく、3ビット分周クロックツリー(たとえば、RC1〜RC3のみ)の文脈で説明する。したがって、図8では、インクリメント器は、0から3までを繰り返し計数するものとして示してある。また、(たとえば、状態機械706内の語アライメントレジスタからの出力である)語アライメントオフセット信号708は、2ビット信号である。
【0051】
図8の左側のタイミングで示したように、フレーミング誤差がない場合(たとえば、語アライメントレジスタの出力が「00」の場合)、加算器の出力は、インクリメント器の出力に追従する。図8は、このような条件の下でのRC1〜RC3の位相関係の一例を示している。
【0052】
図8の上側の受信パターンデータで示したように、ある時点で、シリアル化解除器702は、較正データを受信する。この簡略化された例では、データは、4ビット語境界において定義される。
【0053】
図8の上側の出力データで示したように、フレーミング動作中に、クロック信号RC1〜RC3の位相関係が正しくないことに起因してフレーミング誤差が発生する場合がある。ここでは、フレーミング誤差は2ビットである。これに応じて、状態機械706は、語アライメントレジスタの値を「10」に変更し、この値が加算器に与えられる。図8の右側に示したように、加算器の出力は、インクリメント器からの計数に語アライメントオフセット信号708が加算されたことを反映するように調節される。さらに、レジスタ段(たとえば、クロック分周器)に与えられた、結果的に調節された計数値は、クロック信号(たとえば、RC2およびRC3)に対して所望の位相変化を引き起こす。結果として、その後のフレーミング動作でフレーミング誤差は発生しなくなる。これは、(たとえば、引き続いて行われる較正試験において)新たなフレーミング誤差が検出されるまでオフセット値は変更されないためである。
【0054】
有利なことに、装置700は、1回のアライメント測定および1回のアライメント調節で、位相較正(ならびに関連付けられた語アライメントまたはフレーミング調節)を行うことが可能である。結果として、装置700は、較正動作を非常に迅速に行うことが可能である。たとえば、新たなオフセット値が算出されると、最高速度のクロック(たとえば、RC1)の1クロック周期以内にクロック位相を調節することが可能である。
【0055】
図7はまた、装置700の語アライメント状態が語アライメントオフセットから実質的に分離されていることを示している。図8に示したように、(語アライメント状態に関連付けられた)インクリメント器出力は、語アライメントオフセット信号708の変化の影響を受けない。したがって、語アライメントオフセットを変更する場合には、語アライメントオフセットの変更が現在の語アライメント状態に与えうる影響をまったく考慮しなくてよい。結果として、語アライメントオフセットの実装は、たとえば、語アライメント状態が、あらゆるオフセット変更を語アライメント状態におけるタイミング事象と同期させなければならない実装と比較すると、複雑さが小さい。このような同期は、更新ロジック(たとえば、オフセット値を更新する状態機械706)が比較的低速のクロック領域(たとえば、RC4B)で動作し、語アライメントロジック(たとえば、インクリメント器)がかなり高速のクロック領域(たとえば、RC1)で動作する場合には、特に複雑になる可能性がある。
【0056】
較正回路の別の例を、図9を参照しながら説明する。ここでは、装置900が、シリアルパラレルロジック(RDQ_SPブロック902)と、クロック発生器および位相較正回路(RCK_SPブロック904)とを含んでいる。
【0057】
関連するタイミング図である図10を参照すると、受信DDRシリアルストリームDQ±がクロックCK±によってクロックインされることにより、入力データDW0〜DZ0(図9の左側)がブロック902に与えられる。このデータは、クロックCK1によりラッチされ、多重化器段に与えられる。多重化器段は、制御信号ADJCおよびADJTで制御されて、4つの入力データ信号のうちの1つをデータD1として出力する。このデータは、次にパラレル化段(ブロック902の右側)に与えられる。パラレル化段は、クロックF0およびF2によって制御される。
【0058】
クロック発生器ブロック904は、いくつかの態様において装置700の語アライメントロジックと同様である語アライメント状態ロジックを含んでいる。たとえば、インクリメント器(INC)ループが計数(E1およびE0)を発生させ、これは、クロック信号F0〜F3の発生に用いられる。
【0059】
クロック発生器904は、陰を付けて示した回路と連係して動作する較正ロジック906を含んでいる。ここでは、クロックF0〜F3の位相を調節するために、クリア信号CLRFおよびセット信号SETFが、それぞれ、ANDゲートおよびORゲートを介してインクリメントループに組み込まれている。図10は、装置900内のデータの動きの一例を示す。図11は、(DW0〜DZ0で示される)アライメント誤差を検出し、所望の同期が達成されるように位相を調節する調節サイクルの一例を示す。
【0060】
上記を鑑みると、当然のこととして、信号較正は、リモート装置において達成可能であり、全体がリモート装置において実装される制御ループ(たとえば、フレーミング誤差検出→オフセット発生→フレーミングクロック位相調節)を用いることにより達成可能である。さらに、このような制御ループは、時間の経過に対して所望の信号同期を維持するために、繰り返しを前提として閉じていてよい。
【0061】
さらに、本発明の教示は、位相ロックループのような、比較的複雑な(かつ高電力の)クロック回路を含まない、低電力かつ/または低コストの装置で効果的に使用可能である。むしろ、本発明の教示は、フレーミングまたは他の動作に関連付けられたタイミング(たとえば、データアライメント)変動が(たとえば、最高速度のクロックの)ビット時間より大きい場合に効果的な較正を行うために使用可能である。
【0062】
当然のことながら、開示された実施形態に対して、本発明の教示に基づく様々な修正を施すことが可能である。たとえば、実施形態が異なれば、利用するクロック信号の数は異なってよい。そのような場合は、所望の機能性を実現するために、回路を適宜増やしたり減らしたりしてよい。さらに、本発明の教示は、上述の目的以外の目的に使用するクロック信号を発生することにも使用可能である。たとえば、本発明の教示は、シリアル化動作(たとえば、別の装置への送信のためにパラレルデータをシリアルデータに変換することに関するフレーミング動作)または他の動作に用いるクロック信号を発生させる装置にも適用可能である。
【0063】
本発明の教示は、様々な用途で使用可能である。実施形態によっては、本発明の教示は、メモリシステムにおいて使用可能である。たとえば、図1のクロック源102の機能性は、メモリ制御装置において実装可能であり、装置104および装置300の機能性は、1つ以上のメモリ装置において実装可能である。同様に、クロック/データ源202および制御装置502の機能性は、メモリ制御装置において実装可能であり、装置204および装置504の機能性(ならびに図7および9の機能性)は、1つ以上のメモリ装置において実装可能である。ここで、メモリ装置は、たとえば、データをメモリ装置にクロックインすること、および/またはメモリ装置からクロックアウトすることのために較正済みクロック信号を発生させることが可能である。
【0064】
態様によっては、メモリ装置は、記憶セルのセットを含む半導体集積回路素子を含むことが可能であり、記憶セルのセットは、ひとまとまりとしてメモリアレイまたはメモリアレイの一部分を形成することが可能である。このようなメモリ装置として、たとえば、揮発性メモリ装置、不揮発性メモリ装置、DRAM、SRAM、およびフラッシュメモリ装置がある。態様によっては、メモリ装置は、(たとえば、1つ以上のDRAMまたは他のメモリコンポーネントを含む)メモリモジュールを含んでよい。
【0065】
メモリシステムは、様々な用途で使用可能である。たとえば、メモリシステムは、コンピュータグラフィックスカード、ビデオゲームコンソール、プリンタ、パーソナルコンピュータ、サーバ、または他の何らかの、データ記憶装置を利用する装置に組み込むことが可能である。
【0066】
また、当然のことながら、本明細書に記載の様々な構造および機能を、様々な様式で、様々な装置を用いて実装することが可能である。たとえば、処理装置、制御装置、状態機械、ロジック、またはこれらのコンポーネントのうちの1つ以上のコンポーネントの何らかの組み合わせなど、様々なハードウェアコンポーネントにより、装置を実装することが可能である。
【0067】
実施形態によっては、本明細書に記載の機能またはコンポーネントのうちの1つ以上を実装するために、1つ以上の処理装置上で、命令を含むコード(たとえば、ソフトウェア、ファームウェア、ミドルウェアなど)を実行することが可能である。これらのコードおよび関連コンポーネント(たとえば、コードによる(またはコードを実行するための)データ構造体および他のコンポーネント)は、処理装置が読み取り可能な(たとえば、一般にコンピュータ可読媒体と呼ばれる)適切なデータメモリに記憶させることが可能である。
【0068】
本明細書で開示された処理におけるブロックの列挙順序は、好適なアプローチの一例に過ぎない。したがって、そのような各ブロックに関連付けられた各動作は、本開示の範囲から逸脱することなく、並べ替えが可能である。同様に、添付の方法クレームは、例示的順序での動作を示しており、必ずしも、示された特定の順序に限定されない。
【0069】
本明細書に記載のコンポーネント同士および機能同士を、様々な様式で接続または結合することが可能である。これを行う様式は、部分的には、各コンポーネントが他のコンポーネントから分離されているかどうか、ならびに、どのように分離されているかに依存する場合がある。実施形態によっては、図面においてリード線に示された接続または結合のうちのいくつかが、集積回路の形であってもよく、回路基板上にあってもよく、ディスクリートワイヤとして実装されてもよく、他の何らかの様式で実装されてもよい。
【0070】
本明細書で説明した信号は、様々な形態をとることが可能である。たとえば、実施形態によっては、信号は、ワイヤで送信される電気信号、光ファイバのような光媒体または空気を通って送信される光パルス、または空気などの媒体を通って送信されるRF波などを含んでよい。さらに、複数の信号をまとめて、本明細書における信号としてもよい。上述の信号も、データの形態をとることが可能である。たとえば、実施形態によっては、あるアプリケーションプログラムが信号を別のアプリケーションプログラムに送信することが可能である。このような信号は、データメモリに記憶させることが可能である。
【0071】
また、当然のことながら、「第1の」、「第2の」などの指定により、本発明の要素を参照する場合、この参照は、それらの要素の数量または順序を一般的に限定しない。むしろ、これらの指定は、本明細書においては、2つ以上の要素、または要素の2つ以上の段階を区別する簡便な方法として用いるものとする。したがって、第1および第2の要素を参照することは、そこでは2つの要素だけを用いることを意味するものではなく、また、何らかの様式で第1の要素が第2の要素に先行しなければならないことを意味するものでもない。また、特に断らない限り、要素のセットは、1つ以上の要素を含むものとする。
【0072】
特定の例示的実施形態について詳細に説明し、添付図面で示したが、当然のことながら、このような実施形態は、本発明の教示の例示に過ぎず、本発明の教示を限定するものではない。特に、本発明の教示は、様々な装置および方法に適用可能であることを認識されたい。したがって、本発明の広い発明範囲から逸脱することなく、本明細書で教示された例示的実施形態および他の実施形態に様々な修正を施すことが可能であることが認識されるであろう。上記を鑑みて理解されるように、本発明の教示は、開示された特定の実施形態または構成に限定されず、むしろ、添付の特許請求の範囲に含まれるあらゆる変更、適応、または修正を包含するものとする。
【技術分野】
【0001】
優先権の主張
本出願は、本出願人が所有する、参照によって開示が本明細書に組み込まれている、2008年9月30日に出願した米国特許仮特許出願第61/101342号に対する利益および優先権を主張するものである。
【0002】
本出願は、主に信号処理に関し、より具体的には(ただし、排他的ではなく)タイミング信号の較正に関する。
【背景技術】
【0003】
電子装置には、互いの位相関係が規定されている複数の信号によって制御されたり、そのような信号を利用したりする回路が含まれる場合がある。たとえば、電子装置には、互いに異なる速度で動作する様々な回路が含まれる場合がある。このような場合は、これらの様々な回路の動作を制御するために、複数のクロック信号のセット(たとえば、クロックツリー)を装置に与える場合がある。さらに、回路同士が指定の様式で相互に作用するように、これらのクロック信号の間に特定の位相関係を規定する場合がある。
【0004】
特定の状況下では、時間が経つにつれて、電子装置が、信号のセットの所望の位相関係を維持できなくなる場合がある。たとえば、電子装置の電源オン後に存在する、クロックツリーの異なる信号間の位相関係が、電子装置の電源オフ前に存在していた位相関係と異なる場合がある。
【0005】
このような位相関係を時間の経過に対して維持するために、電子装置のタイミング回路を電源オンのままにしておいたり、比較的複雑なタイミング制御機構(位相ロックループなど)を電子装置に用いたりする場合がある。しかしながら、これらのようなタイミング制御方式は、電子装置がデータ処理を行っていない場合でも消費電力量が比較的多い場合がある。
【0006】
以下に続く、発明を実施するための形態および添付の特許請求の範囲、ならびに添付図面において、本開示の例示的な特徴、態様、および利点を示す。
【図面の簡単な説明】
【0007】
【図1】本発明の教示に従って構築された信号処理システムの一実施形態の簡略ブロック図である。
【図2】本発明の教示に従って構築された信号処理システムの一実施形態の簡略ブロック図である。
【図3】本発明の教示に従って構築されたクロック発生回路の一実施形態の簡略ブロック図である。
【図4】本発明の教示に従ってクロック信号を発生させるように実効可能な動作の一実施形態のフローチャートである。
【図5】本発明の教示に従って構築されたデータ処理システムの一実施形態の簡略ブロック図である。
【図6】本発明の教示に従ってデータを処理するように実効可能な動作の一実施形態のフローチャートである。
【図7】本発明の教示に従って構築されたデータ処理およびクロック発生回路の一実施形態の簡略ブロック図である。
【図8】複数のクロック信号のセットの位相を調節するために使用可能なタイミング動作の一実施形態の簡略図である。
【図9】本発明の教示に従って構築されたデータ処理およびクロック発生回路の一実施形態の簡略ブロック図である。
【図10】複数の信号のセットを較正するために使用可能なタイミング動作の一実施形態の簡略図である。
【図11】複数の信号のセットを較正するために使用可能なタイミング動作の一実施形態の簡略図である。
【0008】
一般にそうであるように、図面に示した各種の特徴は、寸法どおりには描かれていない場合がある。したがって、各種特徴の寸法は、明確さのために、任意に拡大または縮小されている場合がある。さらに、いくつかの図面は、明確さのために簡略化されている場合がある。したがって、図面には、所与の装置または方法の構成要素がすべて描かれているわけではない。最後に、明細書および図面の全体を通して、類似の特徴を表すために類似の参照符号を使用している場合がある。
【発明を実施するための形態】
【0009】
以下の説明では、1つ以上の例示的実施形態を示す。当然のことながら、本発明の教示は、様々な形態で実施可能であり、本明細書で開示した実施形態は、代表的なものに過ぎない。たとえば、当業者であれば本発明の教示に基づいて理解されるように、ある特定の構造的または機能的詳細を、他のどの構造的または機能的詳細にも依存せずに、一実施形態に組み込むことが可能である。したがって、開示された任意の実施形態に示されている、任意の好適な数の構造的または機能的詳細を用いて、装置を実装したり、方法を実践したりすることが可能である。また、開示された任意の実施形態に示されている、その構造的または機能的詳細に加えて(またはそれら以外の)他の構造的または機能的詳細を用いて、装置を実装したり、方法を実践したりすることも可能である。
【0010】
本開示は、いくつかの態様において、位相誤差または他の、信号に関連する同様の誤差の検出に基づいて信号を較正することに関する。このような誤差は、様々な方法で検出可能である。たとえば、高速度の基準信号に基づいてクロック信号のセットを発生させる装置では、クロック信号セットのうちの最低速度のクロック信号の位相と、高速度の基準クロック信号に関連付けられた低速度の基準クロック信号の位相との比較に基づいて、クロック信号セットのうちの1つ以上の低速度の信号の位相を規定(たとえば、選択)する。さらに、データのフレーミングにクロック信号のセットを用いる装置では、フレーミングされたデータの中でフレーミングオフセットが検出された場合に、クロック信号セットのうちの1つ以上の低速度の信号の位相を規定(たとえば、調節)する。本開示のこれらおよび他の態様について、図1および2を参照しながら、簡単に説明する。
【0011】
図1に示すシステム100では、クロック源102を、1つ以上の装置(たとえば、装置104および106)から物理的に分離することが可能である。たとえば、クロック源102は、装置104および106とは別の装置として実施可能である。便宜上、以下の説明では、装置106ではなく装置104の動作に注目する。しかしながら、当然のこととして、装置106およびシステム100内の他の装置(図示せず)も、装置104と同様に動作可能である。
【0012】
装置104は、たとえば、システム100内の1つ以上の装置(たとえば、クロック源102と関連付けられた、図示されていないデータ処理コンポーネント)との間でのデータ送信および/またはデータ受信を容易にするために、局部発生クロック信号を用いることが可能である。より具体的な(ただし、限定的ではない)例として、高速度の基準クロック信号108に同期したシリアル化データを、クロック源102と装置104との間で転送することが可能である。
【0013】
このようなデータの受信および送信を容易にするために、装置104は、クロック源102から受信したクロック信号108および低速度の基準クロック信号110に基づいて、局部タイミング信号を発生させる。典型的な実装では、装置102は、クロック信号108を分周することにより、クロック信号110を発生させる。装置104が発生させた局部タイミングは、それぞれの周波数が異なる複数のクロック信号を含むことが可能である。たとえば、クロック分周器112が、(たとえば、公称周波数がf0である)クロック信号108を連続的に分周して、公称周波数がf0の約数(たとえば、f0/2、f0/4、…、f0/n)であるクロック信号のセットを出力することが可能である。便宜上、本明細書では、このようなクロック信号のセットを、分周クロックツリーと呼ぶことにする。ここで、約数(すなわち、因数)という用語は、ある量(整数値でも非整数値でもよい)を割り切れる(すなわち、整数除算できる)量(整数値でも非整数値でもよい)を意味する。たとえば、1.5Hzは6.0Hzの約数である。
【0014】
動作によっては、分周クロックツリーのブランチ間で特定の位相関係を維持することが必要になる。たとえば、最高速度のブランチ(たとえば、f0)の特定の立ち上がりエッジにおいては、2番目に高速度のブランチ(たとえば、f0/2)がロー状態からハイ状態に遷移し、3番目に高速度のブランチ(たとえば、f0/3)がハイ状態からロー状態に遷移することが必要な場合がある。
【0015】
装置104は、装置104またはそのクロッキング回路の電源をオフにし、再度オンにした場合や、他のなんらかの事象(たとえば、信号グリッチ)によって局部発生クロック信号のうちの1つ以上の信号の位相が変化した場合でも、局部発生クロック信号が所望の位相関係を自動的に再取得するように、信号較正を有利に行う。簡単に言うと、較正動作は、クロック信号110の位相を、クロック信号110と同じ公称周波数(たとえば、f0/n)を有する一連の低速度の局部発生クロック信号の位相と比較することを含む。これらの位相比較結果に基づいて、装置104は、所望の位相関係を有する、クロック信号のサブセットを識別する。
【0016】
後で詳述するように、クロック分周器112は、分周クロックツリーのすべてのブランチに対して、あらゆる可能な位相でクロック信号を発生させる。たとえば、f0/2に対応する、可能なそれぞれの位相で2つの信号を発生させ、f0/4に対応する、可能なそれぞれの位相で4つの信号を発生させる。その他のブランチについても同様である。したがって、n=4の場合には、4つの位相組み合わせを発生させる。各位相組み合わせは、f0/2に関連付けられた信号と、f0/4と関連付けられた信号とを有する。したがって、これらの位相組み合わせのそれぞれは、対応する、信号のサブセットに関連付けられる。
【0017】
次に、位相選択器114が、クロック信号110の位相と、各サブセットの最低速度のクロック信号の位相とを比較する。最小位相誤差に関連付けられたサブセットが、所望の位相関係を与えるサブセットとして識別される。したがって、装置104は、このサブセットを、クロック信号108とともに、較正済みクロックツリーとして出力する。
【0018】
次に図2を参照すると、システム200が、装置204(たとえば、周辺装置)から物理的に分離可能なクロック/データ源202を含んでいる。たとえば、クロック/データ源202は、装置204とは別の装置として実施可能である。前述の場合と同様に、装置204は、システム200内の1つ以上の装置(たとえば、クロック/データ源202と関連付けられた、図示されていないデータ処理コンポーネント)との間でのデータ送信および/またはデータ受信を容易にするために、(f0、…、f0/nと指定された)局部発生クロック信号を出力するクロック発生器206を含む。また、前述のように、装置204は、装置204またはそのクロッキング回路の電源をオフにし、再度オンにした場合や、他のなんらかの事象(たとえば、信号グリッチ)によって局部発生クロック信号のうちの1つ以上の信号の位相が変化した場合でも、局部発生クロック信号が所望の位相関係を自動的に再取得するように、信号較正を行う。
【0019】
図2の例では、クロック/データ源202から受信したデータをフレーミングするために、局部発生クロック信号を用いる。たとえば、タイミング/データ源202が、シリアル化データストリームを装置204に送信し、装置204では、受信データフレーマ208がそのシリアル化データを(たとえば、パラレルデータを出力するために)フレーミングする。態様によっては、フレーミングは、(たとえば、定義された語境界に従って)データボリューム内の開始点および終了点を定義することを含む。ここで、クロック発生器206からのクロック信号の位相に誤差があれば、その誤差は、フレーミングされたデータのフレーミング誤差となって現れる。
【0020】
簡単に言えば、システム200の位相較正動作では、クロック/データ源202が較正データパターンを装置204に送信し、装置204が、これを受けて、フレーミング誤差が検出された場合に、自身の局部発生クロック信号の位相を調節する。後で詳述するように、フレーミングオフセットがあれば、フレーミングオフセット検出器210が、フレーミングされた較正データパターンを処理して、フレーミングオフセットを特定する。このようなオフセットは、たとえば、(たとえば、フレーミングされたデータパターンの中の)フレーム内でフレーミングビットが配置された位置と、フレーム内でフレーミングビットが配置されると予想された位置との間のビット位置の数を表すことが可能である。次に、フレームオフセット検出器210は、このオフセット情報を位相規定器212に与え、位相規定器212は、クロック発生器206と連係して、局部発生クロック信号の位相を規定(たとえば、調節または選択)する。
【0021】
上述の概要を踏まえて、以下では、位相較正済み信号を与えることに関するさらなる詳細を、図3〜11を参照しながら説明する。簡単に言うと、図3および4は、システム100の機能性と同様の機能性を実現するために用いることが可能なコンポーネントおよび動作の例に関する。図5〜11は、システム200の機能性と同様の機能性を実現するために用いることが可能なコンポーネントおよび動作の例に関する。
【0022】
図3は、位相較正済み信号を与える装置300の一実施形態を示す。態様によっては、装置300は、図1の装置104に関して前述した機能性を実現する。
【0023】
装置300の動作例を、図4のフローチャートと併せて説明する。便宜上、図4の動作(または他の任意の、本明細書で説明または教示される動作)については、特定のコンポーネント(たとえば、システム100および/または装置300のコンポーネント)によって実行されるものとして説明する。しかしながら、当然のこととして、これらの動作は、他のタイプのコンポーネントによっても実行可能であり、コンポーネントの数が異なっても実行可能である。また、当然のこととして、実施態様によっては、本明細書に記載の動作のうちの1つ以上の動作を用いなくてもよい。
【0024】
図4のブロック402で示したように、装置300は、図3において公称周波数F0を有するものとして示された第1のクロック信号302を(たとえば、図示されていないシグナリングインタフェースを介して)受信する。第1のクロック信号302は、(たとえば、図示されていないが)バッファリングされて、装置300から出力される分周クロックツリーの最高速度のクロックを与えることが可能である。したがって、第1のクロック信号302は、図1のクロック信号108に対応する。
【0025】
ブロック404で示したように、装置300はまた、図3において公称周波数F0/4を有するものとして示された第2のクロック信号304を(たとえば、図示されていないシグナリングインタフェースを介して)受信する。図3の例では、クロックツリーは、3つのブランチ(f0、f0/2、およびf0/4)を有する。したがって、第2のクロック信号304は、分周クロックツリーの最低速度のクロックに対応する(たとえば、図1のクロック信号110に対応する)。当然のことながら、他の実施態様では別の数のクロックツリーブランチを用いてもよい。
【0026】
ブロック406で示したように、装置300は、第1のクロック信号302をベースとして複数のクロック信号を発生させる。たとえば、第1のクロック信号302は、最初に分周器306で分周されて、公称周波数f0/2の信号を与え、分周器306の出力は、分周器308で分周されて、公称周波数f0/4の信号を与える。さらに、装置300は、複数の位相反転器310および適切な信号経路を用いて、分周クロックツリーの各ブランチごとに可能なすべての位相を発生させる。態様によっては、分周器306および308、位相反転器310、ならびに関連する信号経路は、図1のクロック分周器112に対応する。
【0027】
上記信号は、一対の多重化器312および314に与えられる。多重化器312は、計数器318からの一対の制御信号に基づいて、4つの入力信号のうちの1つを出力信号316として選択する。同様に、多重化器314は、計数器318からの別の制御信号(たとえば、最上位ビット)に基づいて、2つの入力信号のうちの1つを出力信号320として選択する。したがって、当然のことながら、計数器318(たとえば、3ビット計数器)の計数が(たとえば、0から7に)進むにつれ、多重化器312および314は、信号316および320に関して起こりうる8つの異なる位相関係を連続的に出力する。
【0028】
ブロック408で示したように、パルス発生器322が、第2のクロック信号304と現在の信号316との間の位相差を測定する。ここで、当然のことながら、これらの信号の公称周波数は同じである(たとえば、f0/4)。いくつかの実施形態では、パルス発生器322は、2つの信号の間の位相差が規定のスキュー許容値より大きい場合に、パルスを発生させる。このスキュー許容値は、たとえば、クロック302の周期に対する固定比率として規定できる。
【0029】
パルスが発生すると、計数器318がインクリメントされ、これによって、多重化器312および314から出力されるクロック信号のサブセットが変化する(すなわち、別の位相関係を有するサブセットに変わる)。次に、パルス発生器322は、新しい信号316と第2の信号304との位相を比較し、位相差が規定のスキュー許容値より大きい場合には、再度パルスを発生させる。上記動作は、パルス発生器322からパルスを発生させないクロック信号サブセットが計数器318の出力によって選択されるまで(たとえば、現在の信号316の位相が第2のクロック信号304の位相の規定のスキュー許容値以内になるまで)繰り返される。有利なことに、(たとえば、装置300の電源がオフにされた結果として)信号316および320の位相関係が所望の位相関係から外れるような事象が発生した場合には、装置300は、分周クロックツリーを自動的に較正する。
【0030】
ブロック410で示したように、装置300は、信号304と信号316との間の位相差に基づいて、所望の位相関係を与える発生クロック信号316および320のサブセットを選択する。したがって、態様によっては、パルス発生器322および計数器318は、図1の位相選択器114に対応する。これらのコンポーネントは、様々な様式で(たとえば、状態機械として)実装可能である。
【0031】
図1、3、および4の教示に従って実装されるクロック較正方式によれば、1つ以上の態様において、他の較正方式より効果的な較正を行うことが可能である。たとえば、本開示の方式は、クロックツリーのすべてのブランチを中央のクロック発生器から各周辺装置へ単純に引き回す方式に比べて、信号の必要な相互接続の数が少なくなる。
【0032】
さらに、本開示の方式によれば、分散している各装置のクロック発生器を、リセット信号を用いて較正する方式に比べて、実装が容易になり、パフォーマンスが良好になる。たとえば、リセット信号を用いる方式は、起動シーケンスがより複雑である可能性があり、タイミング要件がより厳しい可能性があり、リセット可能フリップフロップを使用する可能性がある(たとえば、リセット可能フリップフロップは非リセット可能フリップフロップより低速になる場合がある)。これに対し、本開示の方式は、制御信号(たとえば、リセット信号)によって制御されない多重化器および分周フリップフロップを使用することが可能である。したがって、本開示の方式のほうが、セットアップ時間の制約が緩やかである。さらに、本開示の方式であれば、リセット可能フリップフロップを使用しなくてよい。
【0033】
図5は、較正済み信号を与えるシステムの別の実施形態を示す。ここでは、システム500が、(たとえば、図示されていないクロック源を含む)制御装置502と、関連付けられた装置504(たとえば、メモリ装置などの周辺装置)とを含んでいる。態様によっては、システム500は、図2と併せて前述した機能性と同様の機能性を実現する。装置500の動作例を、図6のフローチャートの文脈で説明する。
【0034】
ブロック602で示したように、制御装置502は、装置504においてタイミング(たとえば、位相)較正動作を開始する。このような動作は、装置504の電力状態(またはモード)の変更と併せて、または、制御装置502によって起動される較正動作と併せて開始可能である。
【0035】
前者の場合の一例として、周辺電力制御装置506が、装置504の電力モード制御装置508と連係して、装置504の電力状態を制御することが可能である。具体的な例として、制御装置502は、装置504との間でデータが送信も受信もされないアイドルモードの間は、装置504の1つ以上の部分(たとえば、クロック発生器部分)の電源を一時的に落とすことを選択することが可能である。その後、しばらく経ってから、周辺電力制御装置506は、電力制御信号を電力モード制御装置508に送信して、装置504を低電力モード(たとえば、アイドルモード)から高電力モード(たとえば、アクティブモード)に変更する。
【0036】
上述の較正動作の一例として、較正制御装置510が、較正メッセージを装置504に繰り返し(たとえば、周期的に)送信することが可能である。たとえば、これらの動作は、制御装置502と装置504との間でデータ転送が行われていないアイドル期間の間に実行可能である。このようにして、制御装置502は、装置504が時間の経過に対して適切なタイミング較正を確実に継続するようにすることが可能である。
【0037】
図5に示したように、制御装置502は、装置504との通信のために通信インタフェース512(たとえば、シグナリングインタフェース、通信プロセッサ、または他の好適なコンポーネント)を含む。装置504も、同様の回路(図示せず)を含む。
【0038】
ブロック604で示したように、装置504は、所与の刺激に対する応答として、タイミング較正動作を開始する。たとえば、上述のように、これらの動作は、制御装置502からメッセージを受信した後に開始される。代替として、装置504は、これらの動作を、電源投入後、リセット後、または他の何らかの事象に対する応答として、(たとえば、較正パターンを連続的に監視することにより)自動的に開始することが可能である。
【0039】
ブロック606で示したように、較正制御装置510は、較正パターンデータを装置504に送信する。このために、較正制御装置510は、定義された語境界(たとえば、バイト境界)においてデータパターンを発生させる較正パターン発生器514を含むか、これと連係することが可能である。当然のことながら、このようなデータパターンは、様々な形態をとりうる。たとえば、比較的シンプルな例では、データパターンが、語境界内部の1つ以上のビット位置に位置するデータ値(たとえば、「1」)を含むことが可能である。本明細書に記載のように、制御装置502は、このデータをシリアル化フォーマットで装置504に送信することが可能である。較正制御装置510は、制御装置502が較正信号または電力制御信号を送信してから、規定の時間以内に較正パターンデータを送信することが可能である。
【0040】
ブロック608で示したように、装置504(たとえば、フレーマ516)は、制御装置502から受信した較正パターンデータを処理する。後で図7および8と併せて詳述するように、このフレーミング動作は、シリアル化解除動作を含むことが可能であり、シリアル化解除動作によって、フレーマ516は、受信したシリアルデータをパラレルデータに変換する。態様によっては、フレーミング動作は、クロック発生器518が発生させるクロック信号のセットに基づくことが可能である。また、フレーマ516は、定義された語境界に従って、フレーミングされたパラレルデータを出力することが可能である。
【0041】
ブロック610で示したように、較正パターンオフセット判定器520が、フレーミングされたデータパターンを処理して、フレーミング動作に関連付けられたフレーミング誤差が存在するかどうかを判定する。たとえば、較正パターンオフセット判定器520は、フレーミングされたデータパターンの値を、予想されるデータ値と比較する。上述のように、この動作は、フレーミングされたデータパターンの中の、1つ以上のデータ値の実際の位置(たとえば、クロック信号のエッジを基準として定義されている語境界に関連付けられた位置)を、フレーミングされたデータパターンの中の各データ値ごとの予想される位置と比較することを含む。
【0042】
そして、較正パターンオフセット判定器520は、ブロック610で検出されたオフセットに関する表示522を発生させる。たとえば、フレーミング誤差がない場合には、較正パターンオフセット判定器520は、オフセット値「0」を出力する。フレーミングが1ビットずれた場合、較正パターンオフセット判定器520は、オフセット値「1」を出力する。2ビット以上ずれた場合も相応の出力がなされる。
【0043】
ブロック612で示したように、較正回路524が、オフセット522に基づいて、装置504の信号タイミングを較正する。たとえば、後で図7および8と併せて詳述するように、較正回路524は、フレーマ516が受信データを正しくフレーミングできるように、クロック発生器518が発生させたクロック信号のうちの1つ以上のクロック信号の位相を規定する。
【0044】
ブロック614で示したように、装置504の較正が完了すると、制御装置502およびメモリ装置504がデータ転送動作を開始する。後述するように、装置504は、有利なことに、(たとえば、低電力モードへの遷移に起因する)位相誤差があれば、これを1つの動作で補償することが可能である。したがって、制御装置502および装置504は、装置504が較正パターンデータを受信してから比較的短時間のうちに(たとえば、送信されたデータに関連付けられた最高速度のクロックの4クロック周期以内に)データ転送動作を開始することが可能である。
【0045】
図7は、位相較正済み信号を与える装置700(たとえば、回路)の一実施形態を示す。態様によっては、装置700は、図2の装置504に関して前述した機能性のうちのいくつかを実現する。たとえば、フレーマ516に対応する機能性をシリアル化解除器702が実現し、クロック発生器518に対応する機能性をクロック発生器704が実現し、較正パターンオフセット判定器520に対応する機能性を状態機械706が実現することが可能である。
【0046】
シリアル化解除器702は、(たとえば、制御装置502からの)データ受信を容易にする信号インタフェースコンポーネントを複数含む。ここで、信号は、(DIで示された)1つ以上のパッドを介して受信され、信号バッファなどの(RDで示された)受信器コンポーネントに与えられる。図7はまた、受信クロック(この例では、バッファリングされたクロックRC1B)の両エッジでデータをクロックインするデュアルデータレート(「DDR」)シグナリングコンポーネントを組み込んだ実施態様を示している。
【0047】
シリアル化解除器702はさらに、2ビット幅のデータ(RD1XおよびRD1Y)を16ビット幅のデータ(RD4XおよびRD4Y)に変換するシリアルパラレル変換コンポーネントを含んでいる。ここで、図からわかるように、シリアルパラレル動作は、3つの段階で行う。第1の段階では、RC1の半分の周波数で動作するクロックRC2の動作により、2ビット幅のデータ(RD1XおよびRD1Y)を4ビット幅のデータ(RD2XおよびRD2Y)に変換する。第2の段階では、RC2の半分の周波数で動作するクロックRC3の動作により、4ビット幅のデータ(RD2XおよびRD2Y)を8ビット幅のデータ(RD3XおよびRD3Y)に変換する。第3の段階では、RC3の半分の周波数で動作するクロックRC4(たとえば、RC4A)の動作により、8ビット幅のデータ(RD3XおよびRD3Y)を16ビット幅のデータ(RD4XおよびRD4Y)に変換する。
【0048】
クロック発生器704は、(INCで示された)インクリメント器コンポーネントと(それぞれが2つのフリップフロップを含む)3つのレジスタ段とを含む制御ループを用いて、分周クロックツリーRC1〜RC4を出力する。インクリメント器は、3つのレジスタ段に対して入力信号を発生させる。たとえば、インクリメント器は、0から7までを繰り返し計数する3ビット計数器を含み、これによって、装置700の語アライメント状態を維持する。ここで、計数の最上位ビットが右端(第3)の段階に与えられ、計数の最下位ビットが左端(第1)の段階に与えられる。したがって、第1の段階は、RC1のクロックレートの半分のクロックレートでクロックRC2を発生させる。第2の段階は、RC2のクロックレートの半分のクロックレートでクロックRC3を発生させる。第3の段階は、RC3のクロックレートの半分のクロックレートでクロックRC4を発生させる。
【0049】
クロック発生器704はさらに、(ADDで示された)加算器コンポーネントを含んでおり、加算器コンポーネントは、分周クロックツリーの位相を、状態機械706から与えられる語アライメントオフセット信号708の値に基づいて規定することを可能にする。これらのコンポーネントの動作例を、図8の簡略タイミング図と併せて説明する。
【0050】
図8の複雑さを減らすために、これらの動作を、図7に示した4ビット分周クロックツリーではなく、3ビット分周クロックツリー(たとえば、RC1〜RC3のみ)の文脈で説明する。したがって、図8では、インクリメント器は、0から3までを繰り返し計数するものとして示してある。また、(たとえば、状態機械706内の語アライメントレジスタからの出力である)語アライメントオフセット信号708は、2ビット信号である。
【0051】
図8の左側のタイミングで示したように、フレーミング誤差がない場合(たとえば、語アライメントレジスタの出力が「00」の場合)、加算器の出力は、インクリメント器の出力に追従する。図8は、このような条件の下でのRC1〜RC3の位相関係の一例を示している。
【0052】
図8の上側の受信パターンデータで示したように、ある時点で、シリアル化解除器702は、較正データを受信する。この簡略化された例では、データは、4ビット語境界において定義される。
【0053】
図8の上側の出力データで示したように、フレーミング動作中に、クロック信号RC1〜RC3の位相関係が正しくないことに起因してフレーミング誤差が発生する場合がある。ここでは、フレーミング誤差は2ビットである。これに応じて、状態機械706は、語アライメントレジスタの値を「10」に変更し、この値が加算器に与えられる。図8の右側に示したように、加算器の出力は、インクリメント器からの計数に語アライメントオフセット信号708が加算されたことを反映するように調節される。さらに、レジスタ段(たとえば、クロック分周器)に与えられた、結果的に調節された計数値は、クロック信号(たとえば、RC2およびRC3)に対して所望の位相変化を引き起こす。結果として、その後のフレーミング動作でフレーミング誤差は発生しなくなる。これは、(たとえば、引き続いて行われる較正試験において)新たなフレーミング誤差が検出されるまでオフセット値は変更されないためである。
【0054】
有利なことに、装置700は、1回のアライメント測定および1回のアライメント調節で、位相較正(ならびに関連付けられた語アライメントまたはフレーミング調節)を行うことが可能である。結果として、装置700は、較正動作を非常に迅速に行うことが可能である。たとえば、新たなオフセット値が算出されると、最高速度のクロック(たとえば、RC1)の1クロック周期以内にクロック位相を調節することが可能である。
【0055】
図7はまた、装置700の語アライメント状態が語アライメントオフセットから実質的に分離されていることを示している。図8に示したように、(語アライメント状態に関連付けられた)インクリメント器出力は、語アライメントオフセット信号708の変化の影響を受けない。したがって、語アライメントオフセットを変更する場合には、語アライメントオフセットの変更が現在の語アライメント状態に与えうる影響をまったく考慮しなくてよい。結果として、語アライメントオフセットの実装は、たとえば、語アライメント状態が、あらゆるオフセット変更を語アライメント状態におけるタイミング事象と同期させなければならない実装と比較すると、複雑さが小さい。このような同期は、更新ロジック(たとえば、オフセット値を更新する状態機械706)が比較的低速のクロック領域(たとえば、RC4B)で動作し、語アライメントロジック(たとえば、インクリメント器)がかなり高速のクロック領域(たとえば、RC1)で動作する場合には、特に複雑になる可能性がある。
【0056】
較正回路の別の例を、図9を参照しながら説明する。ここでは、装置900が、シリアルパラレルロジック(RDQ_SPブロック902)と、クロック発生器および位相較正回路(RCK_SPブロック904)とを含んでいる。
【0057】
関連するタイミング図である図10を参照すると、受信DDRシリアルストリームDQ±がクロックCK±によってクロックインされることにより、入力データDW0〜DZ0(図9の左側)がブロック902に与えられる。このデータは、クロックCK1によりラッチされ、多重化器段に与えられる。多重化器段は、制御信号ADJCおよびADJTで制御されて、4つの入力データ信号のうちの1つをデータD1として出力する。このデータは、次にパラレル化段(ブロック902の右側)に与えられる。パラレル化段は、クロックF0およびF2によって制御される。
【0058】
クロック発生器ブロック904は、いくつかの態様において装置700の語アライメントロジックと同様である語アライメント状態ロジックを含んでいる。たとえば、インクリメント器(INC)ループが計数(E1およびE0)を発生させ、これは、クロック信号F0〜F3の発生に用いられる。
【0059】
クロック発生器904は、陰を付けて示した回路と連係して動作する較正ロジック906を含んでいる。ここでは、クロックF0〜F3の位相を調節するために、クリア信号CLRFおよびセット信号SETFが、それぞれ、ANDゲートおよびORゲートを介してインクリメントループに組み込まれている。図10は、装置900内のデータの動きの一例を示す。図11は、(DW0〜DZ0で示される)アライメント誤差を検出し、所望の同期が達成されるように位相を調節する調節サイクルの一例を示す。
【0060】
上記を鑑みると、当然のこととして、信号較正は、リモート装置において達成可能であり、全体がリモート装置において実装される制御ループ(たとえば、フレーミング誤差検出→オフセット発生→フレーミングクロック位相調節)を用いることにより達成可能である。さらに、このような制御ループは、時間の経過に対して所望の信号同期を維持するために、繰り返しを前提として閉じていてよい。
【0061】
さらに、本発明の教示は、位相ロックループのような、比較的複雑な(かつ高電力の)クロック回路を含まない、低電力かつ/または低コストの装置で効果的に使用可能である。むしろ、本発明の教示は、フレーミングまたは他の動作に関連付けられたタイミング(たとえば、データアライメント)変動が(たとえば、最高速度のクロックの)ビット時間より大きい場合に効果的な較正を行うために使用可能である。
【0062】
当然のことながら、開示された実施形態に対して、本発明の教示に基づく様々な修正を施すことが可能である。たとえば、実施形態が異なれば、利用するクロック信号の数は異なってよい。そのような場合は、所望の機能性を実現するために、回路を適宜増やしたり減らしたりしてよい。さらに、本発明の教示は、上述の目的以外の目的に使用するクロック信号を発生することにも使用可能である。たとえば、本発明の教示は、シリアル化動作(たとえば、別の装置への送信のためにパラレルデータをシリアルデータに変換することに関するフレーミング動作)または他の動作に用いるクロック信号を発生させる装置にも適用可能である。
【0063】
本発明の教示は、様々な用途で使用可能である。実施形態によっては、本発明の教示は、メモリシステムにおいて使用可能である。たとえば、図1のクロック源102の機能性は、メモリ制御装置において実装可能であり、装置104および装置300の機能性は、1つ以上のメモリ装置において実装可能である。同様に、クロック/データ源202および制御装置502の機能性は、メモリ制御装置において実装可能であり、装置204および装置504の機能性(ならびに図7および9の機能性)は、1つ以上のメモリ装置において実装可能である。ここで、メモリ装置は、たとえば、データをメモリ装置にクロックインすること、および/またはメモリ装置からクロックアウトすることのために較正済みクロック信号を発生させることが可能である。
【0064】
態様によっては、メモリ装置は、記憶セルのセットを含む半導体集積回路素子を含むことが可能であり、記憶セルのセットは、ひとまとまりとしてメモリアレイまたはメモリアレイの一部分を形成することが可能である。このようなメモリ装置として、たとえば、揮発性メモリ装置、不揮発性メモリ装置、DRAM、SRAM、およびフラッシュメモリ装置がある。態様によっては、メモリ装置は、(たとえば、1つ以上のDRAMまたは他のメモリコンポーネントを含む)メモリモジュールを含んでよい。
【0065】
メモリシステムは、様々な用途で使用可能である。たとえば、メモリシステムは、コンピュータグラフィックスカード、ビデオゲームコンソール、プリンタ、パーソナルコンピュータ、サーバ、または他の何らかの、データ記憶装置を利用する装置に組み込むことが可能である。
【0066】
また、当然のことながら、本明細書に記載の様々な構造および機能を、様々な様式で、様々な装置を用いて実装することが可能である。たとえば、処理装置、制御装置、状態機械、ロジック、またはこれらのコンポーネントのうちの1つ以上のコンポーネントの何らかの組み合わせなど、様々なハードウェアコンポーネントにより、装置を実装することが可能である。
【0067】
実施形態によっては、本明細書に記載の機能またはコンポーネントのうちの1つ以上を実装するために、1つ以上の処理装置上で、命令を含むコード(たとえば、ソフトウェア、ファームウェア、ミドルウェアなど)を実行することが可能である。これらのコードおよび関連コンポーネント(たとえば、コードによる(またはコードを実行するための)データ構造体および他のコンポーネント)は、処理装置が読み取り可能な(たとえば、一般にコンピュータ可読媒体と呼ばれる)適切なデータメモリに記憶させることが可能である。
【0068】
本明細書で開示された処理におけるブロックの列挙順序は、好適なアプローチの一例に過ぎない。したがって、そのような各ブロックに関連付けられた各動作は、本開示の範囲から逸脱することなく、並べ替えが可能である。同様に、添付の方法クレームは、例示的順序での動作を示しており、必ずしも、示された特定の順序に限定されない。
【0069】
本明細書に記載のコンポーネント同士および機能同士を、様々な様式で接続または結合することが可能である。これを行う様式は、部分的には、各コンポーネントが他のコンポーネントから分離されているかどうか、ならびに、どのように分離されているかに依存する場合がある。実施形態によっては、図面においてリード線に示された接続または結合のうちのいくつかが、集積回路の形であってもよく、回路基板上にあってもよく、ディスクリートワイヤとして実装されてもよく、他の何らかの様式で実装されてもよい。
【0070】
本明細書で説明した信号は、様々な形態をとることが可能である。たとえば、実施形態によっては、信号は、ワイヤで送信される電気信号、光ファイバのような光媒体または空気を通って送信される光パルス、または空気などの媒体を通って送信されるRF波などを含んでよい。さらに、複数の信号をまとめて、本明細書における信号としてもよい。上述の信号も、データの形態をとることが可能である。たとえば、実施形態によっては、あるアプリケーションプログラムが信号を別のアプリケーションプログラムに送信することが可能である。このような信号は、データメモリに記憶させることが可能である。
【0071】
また、当然のことながら、「第1の」、「第2の」などの指定により、本発明の要素を参照する場合、この参照は、それらの要素の数量または順序を一般的に限定しない。むしろ、これらの指定は、本明細書においては、2つ以上の要素、または要素の2つ以上の段階を区別する簡便な方法として用いるものとする。したがって、第1および第2の要素を参照することは、そこでは2つの要素だけを用いることを意味するものではなく、また、何らかの様式で第1の要素が第2の要素に先行しなければならないことを意味するものでもない。また、特に断らない限り、要素のセットは、1つ以上の要素を含むものとする。
【0072】
特定の例示的実施形態について詳細に説明し、添付図面で示したが、当然のことながら、このような実施形態は、本発明の教示の例示に過ぎず、本発明の教示を限定するものではない。特に、本発明の教示は、様々な装置および方法に適用可能であることを認識されたい。したがって、本発明の広い発明範囲から逸脱することなく、本明細書で教示された例示的実施形態および他の実施形態に様々な修正を施すことが可能であることが認識されるであろう。上記を鑑みて理解されるように、本発明の教示は、開示された特定の実施形態または構成に限定されず、むしろ、添付の特許請求の範囲に含まれるあらゆる変更、適応、または修正を包含するものとする。
【特許請求の範囲】
【請求項1】
第1の公称周波数を有する第1のクロック信号を受信するステップと、
前記第1の公称周波数の約数である第2の公称周波数を有する第2のクロック信号を受信するステップと、
前記第1のクロック信号をベースとして複数のクロック信号を発生させるステップであって、前記発生した複数のクロック信号は、前記第2の公称周波数を有する第3のクロック信号を含むステップと、
前記第2のクロック信号と前記第3のクロック信号との間の位相差を測定するステップと、
前記発生した複数のクロック信号の複数のサブセットから、前記位相差に基づいて、1つのサブセットを選択するステップと、
を含む信号較正方法。
【請求項2】
前記複数のサブセットは、それぞれ異なるクロック位相関係を規定する、請求項1に記載の方法。
【請求項3】
前記位相差が規定のスキュー許容値以下である場合、前記選択されるサブセットは、前記第3のクロック信号を含むサブセットである、請求項1に記載の方法。
【請求項4】
前記位相差が規定のスキュー許容値以上である場合、前記選択されるサブセットは、前記第3のクロック信号を含まないサブセットである、請求項1に記載の方法。
【請求項5】
前記複数のクロック信号の周波数は、前記第1の公称周波数の約数である、請求項1に記載の方法。
【請求項6】
前記位相差が規定のスキュー許容値より大きい場合にはパルスを発生させるステップをさらに含み、
前記パルスは、計数器をインクリメントし、
前記計数器の出力は、前記1つのサブセットを選択するために与えられる、
請求項1に記載の方法。
【請求項7】
前記発生したクロック信号は、少なくとも1つの多重化器の入力に与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために、前記少なくとも1つの多重化器に与えられる、
請求項6に記載の方法。
【請求項8】
前記複数のサブセットから所望のサブセットが選択されて較正済みクロック信号が与えられるまで、前記パルスを発生させて前記計数器の出力を変更することを繰り返すステップをさらに含む、請求項6に記載の方法。
【請求項9】
前記複数のクロック信号を、データをメモリ装置にクロックインすること、および/または前記メモリ装置からクロックアウトすることのために、前記メモリ装置において発生させる、請求項1に記載の方法。
【請求項10】
前記メモリ装置はDRAMを備える、請求項9に記載の方法。
【請求項11】
前記メモリ装置はメモリモジュールを備える、請求項9に記載の方法。
【請求項12】
クロック分周器であって、
第1の公称周波数を有する第1のクロック信号を受信すること、および、
前記第1のクロック信号をベースとして複数のクロック信号を発生させることであって、前記発生した複数のクロック信号は、前記第1の公称周波数の約数である第2の公称周波数を有する第3のクロック信号を含むこと、
を行うように構成されるクロック分周器と、
位相選択器であって、
前記第2の公称周波数を有する第2のクロック信号を受信すること、
前記第2のクロック信号と前記第3のクロック信号との間の位相差を測定すること、および、
前記発生した複数のクロック信号の複数のサブセットから、前記位相差に基づいて、1つのサブセットを選択すること、
を行うように構成される位相選択器と、
を備える信号較正装置。
【請求項13】
前記複数のサブセットは、それぞれ異なるクロック位相関係を規定する、請求項12に記載の信号較正装置。
【請求項14】
前記位相選択器はさらに、前記位相差が規定のスキュー許容値より小さい場合に、前記第3のクロック信号を含むサブセットを選択するように構成される、請求項12に記載の信号較正装置。
【請求項15】
前記位相選択器はさらに、前記位相差が規定のスキュー許容値より大きい場合に、前記第3のクロック信号を含まないサブセットを選択するように構成される、請求項12に記載の信号較正装置。
【請求項16】
前記複数のクロック信号の周波数は、前記第1の公称周波数の約数である、請求項12に記載の信号較正装置。
【請求項17】
前記位相選択器はさらに、前記位相差が規定のスキュー許容値より大きい場合にはパルスを発生させるように構成され、
前記位相選択器は、計数器を備え、
前記パルスは、前記計数器をインクリメントするために与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために与えられる、
請求項12に記載の信号較正装置。
【請求項18】
前記発生したクロック信号は、前記位相選択器の少なくとも1つの多重化器の入力に与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために、前記少なくとも1つの多重化器に与えられる、
請求項17に記載の信号較正装置。
【請求項19】
前記位相選択器はさらに、前記複数のサブセットから所望のサブセットが選択されて較正済みクロック信号が与えられるまで、前記パルスを発生させて前記計数器の出力を変更することを繰り返すように構成される、請求項17に記載の信号較正装置。
【請求項20】
メモリ装置を備え、
前記複数のクロック信号を、データを前記メモリ装置にクロックインすること、および/または前記メモリ装置からクロックアウトすることのために発生させる、
請求項12に記載の信号較正装置。
【請求項21】
前記メモリ装置はDRAMを備える、請求項20に記載の信号較正装置。
【請求項22】
前記メモリ装置はメモリモジュールを備える、請求項20に記載の信号較正装置。
【請求項23】
第1の公称周波数を有する第1のクロック信号を受信する手段と、
前記第1の公称周波数の約数である第2の公称周波数を有する第2のクロック信号を受信する手段と、
前記第1のクロック信号をベースとして複数のクロック信号を発生させる手段であって、前記発生した複数のクロック信号は、前記第2の公称周波数を有する第3のクロック信号を含む手段と、
前記第2のクロック信号と前記第3のクロック信号との間の位相差を測定する手段と、
前記発生した複数のクロック信号の複数のサブセットから、前記位相差に基づいて、1つのサブセットを選択する手段と、
を備える信号較正装置。
【請求項24】
前記複数のサブセットは、それぞれ異なるクロック位相関係を規定する、請求項23に記載の信号較正装置。
【請求項25】
前記選択する手段は、前記位相差が規定のスキュー許容値より小さい場合に、前記第3のクロック信号を含むサブセットを選択するように構成される、請求項23に記載の信号較正装置。
【請求項26】
前記選択する手段は、前記位相差が規定のスキュー許容値より大きい場合に、前記第3のクロック信号を含まないサブセットを選択するように構成される、請求項23に記載の信号較正装置。
【請求項27】
前記複数のクロック信号の周波数は、前記第1の公称周波数の約数である、請求項23に記載の信号較正装置。
【請求項28】
前記測定する手段は、前記位相差が規定のスキュー許容値より大きい場合にはパルスを発生させるように構成され、
前記選択する手段は、計数器を備え、
前記パルスは、前記計数器をインクリメントするために与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために与えられる、
請求項23に記載の信号較正装置。
【請求項29】
前記発生したクロック信号は、前記選択する手段の少なくとも1つの多重化器の入力に与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために、前記少なくとも1つの多重化器に与えられる、
請求項28に記載の信号較正装置。
【請求項30】
前記測定する手段はさらに、前記複数のサブセットから所望のサブセットが選択されて較正済みクロック信号が与えられるまで、前記パルスを発生させて前記計数器の出力を変更することを繰り返すように構成される、請求項28に記載の信号較正装置。
【請求項31】
メモリ装置を備え、
前記複数のクロック信号を、データを前記メモリ装置にクロックインすること、および/または前記メモリ装置からクロックアウトすることのために発生させる、
請求項23に記載の信号較正装置。
【請求項32】
前記メモリ装置はDRAMを備える、請求項31に記載の信号較正装置。
【請求項33】
前記メモリ装置はメモリモジュールを備える、請求項31に記載の信号較正装置。
【請求項34】
複数のクロック信号を用いて受信データパターンをフレーミングするステップと、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定するステップと、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定するステップと、
を含む信号較正方法。
【請求項35】
前記位相を前記規定するステップは、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることを含む、請求項34に記載の方法。
【請求項36】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるレジスタのセットの少なくとも1つの入力に与えられる、請求項35に記載の方法。
【請求項37】
前記レジスタセットは、前記受信データパターンに関連付けられた基準クロック信号を分周するクロックツリーを備える、請求項36に記載の方法。
【請求項38】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項34に記載の方法。
【請求項39】
前記オフセットを測定するステップは、
前記フレーミングされたデータパターンの中の前記値のビット位置を測定することと、
前記オフセットを、前記ビット位置と、前記フレーミングされたデータパターンの中の前記値について予想されるビット位置との間の差として規定することと、
を含む、請求項34に記載の装置。
【請求項40】
前記オフセットは、前記複数のクロック信号のうちの最低速度のクロック信号に関連付けられた時間領域で測定され、
前記位相は、前記複数のクロック信号のうちの最高速度のクロック信号に関連付けられた時間領域で規定される、
請求項34に記載の方法。
【請求項41】
前記オフセットは、いったん規定されると、少なくとも次のデータパターンが受信されるまで、変更されないままになる、請求項34に記載の方法。
【請求項42】
前記位相は、前記オフセットが規定されてから、前記複数のクロック信号のうちの最高速度のクロック信号の1周期以内に規定される、請求項41に記載の方法。
【請求項43】
前記位相を前記規定するステップは、前記データパターンをフレーミングする装置の制御ループを、複数回、周期的に閉じることを含む、請求項34に記載の方法。
【請求項44】
前記データパターンは、低電力モードまたはアイドルモードの終了と併せて受信される、請求項34に記載の方法。
【請求項45】
前記データパターンは、電力制御コマンドの受信と併せて受信される、請求項34に記載の方法。
【請求項46】
前記データパターンは、周期的較正コマンドの受信と併せて受信される、請求項34に記載の方法。
【請求項47】
前記フレーミングは、シリアル化解除またはシリアル化を含む、請求項34に記載の方法。
【請求項48】
前記フレーミングに関連付けられたタイミング変動が、前記複数のクロック信号のうちの最高速度のクロック信号のビット時間より大きい、請求項34に記載の方法。
【請求項49】
前記データパターンの受信後、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以内に有効なデータを受信するステップをさらに含む、請求項34に記載の方法。
【請求項50】
前記複数のクロック信号を、データをメモリ装置にクロックインすること、および/または前記メモリ装置からクロックアウトすることのために、前記メモリ装置において発生させる、請求項34に記載の方法。
【請求項51】
前記メモリ装置はDRAMを備える、請求項50に記載の方法。
【請求項52】
前記メモリ装置はメモリモジュールを備える、請求項50に記載の方法。
【請求項53】
複数のクロック信号を用いて受信データパターンをフレーミングするように構成されたフレーマと、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定するように構成されたオフセット検出器と、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定するように構成された位相規定器と、
を備える信号較正装置。
【請求項54】
前記位相規定器はさらに、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることによって、前記位相を規定するように構成される、請求項53に記載の信号較正装置。
【請求項55】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるように構成されたレジスタのセットの少なくとも1つの入力に与えられる、請求項54に記載の信号較正装置。
【請求項56】
前記レジスタセットは、前記受信データパターンに関連付けられた基準クロック信号を分周するように構成されたクロックツリーを備える、請求項55に記載の信号較正装置。
【請求項57】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項53に記載の信号較正装置。
【請求項58】
前記オフセット検出器はさらに、
前記フレーミングされたデータパターンの中の前記値のビット位置を測定することと、
前記オフセットを、前記ビット位置と、前記フレーミングされたデータパターンの中の前記値について予想されるビット位置との間の差として規定することと、
を行うことによって前記オフセットを測定するように構成される、請求項53に記載の信号較正装置。
【請求項59】
前記オフセット検出器はさらに、前記オフセットを、前記複数のクロック信号のうちの最低速度のクロック信号に関連付けられた時間領域で測定するように構成され、
前記位相規定器はさらに、前記位相を、前記複数のクロック信号のうちの最高速度のクロック信号に関連付けられた時間領域で規定するように構成される、
請求項53に記載の信号較正装置。
【請求項60】
前記オフセット検出器はさらに、前記オフセットがいったん決定されると、少なくとも次のデータパターンが受信されるまで前記オフセットを変更しないままにするように構成される、請求項53に記載の信号較正装置。
【請求項61】
前記位相規定器はさらに、前記位相を、前記オフセットが規定されてから、前記複数のクロック信号のうちの最高速度のクロック信号の1周期以内に規定するように構成される、請求項60に記載の信号較正装置。
【請求項62】
前記位相を前記規定することは、前記信号較正装置の制御ループを、複数回、周期的に閉じることを含む、請求項53に記載の信号較正装置。
【請求項63】
前記データパターンは、低電力モードまたはアイドルモードの終了と併せて受信される、請求項53に記載の信号較正装置。
【請求項64】
前記データパターンは、電力制御コマンドの受信と併せて受信される、請求項53に記載の信号較正装置。
【請求項65】
前記データパターンは、周期的較正コマンドの受信と併せて受信される、請求項53に記載の信号較正装置。
【請求項66】
前記フレーミングは、シリアル化解除またはシリアル化を含む、請求項53に記載の信号較正装置。
【請求項67】
前記フレーミングに関連付けられたタイミング変動が、前記複数のクロック信号のうちの最高速度のクロック信号のビット時間より大きい、請求項53に記載の信号較正装置。
【請求項68】
前記フレーマはさらに、前記データパターンの受信後、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以内に有効なデータを受信するように構成される、請求項53に記載の信号較正装置。
【請求項69】
メモリ装置を備え、
前記複数のクロック信号は、データを前記メモリ装置にクロックインするか、かつ/または、前記メモリ装置からクロックアウトする、
請求項53に記載の信号較正装置。
【請求項70】
前記メモリ装置はDRAMを備える、請求項69に記載の信号較正装置。
【請求項71】
前記メモリ装置はメモリモジュールを備える、請求項69に記載の信号較正装置。
【請求項72】
複数のクロック信号を用いて受信データパターンをフレーミングする手段と、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定する手段と、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定する手段と、
を備える信号較正装置。
【請求項73】
前記規定する手段は、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることによって、前記位相を規定するように構成される、請求項53に記載の信号較正装置。
【請求項74】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるように構成されたレジスタのセットの少なくとも1つの入力に与えられる、請求項73に記載の信号較正装置。
【請求項75】
前記レジスタセットは、前記受信データパターンに関連付けられた基準クロック信号を分周するように構成されたクロックツリーを備える、請求項74に記載の信号較正装置。
【請求項76】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項53に記載の信号較正装置。
【請求項77】
前記測定する手段はさらに、
前記フレーミングされたデータパターンの中の前記値のビット位置を測定することと、
前記オフセットを、前記ビット位置と、前記フレーミングされたデータパターンの中の前記値について予想されるビット位置との間の差として規定することと、
を行うことによって前記オフセットを測定するように構成される、請求項53に記載の信号較正装置。
【請求項78】
前記測定する手段は、前記オフセットを、前記複数のクロック信号のうちの最低速度のクロック信号に関連付けられた時間領域で測定するように構成され、
前記規定する手段は、前記位相を、前記複数のクロック信号のうちの最高速度のクロック信号に関連付けられた時間領域で規定するように構成される、
請求項53に記載の信号較正装置。
【請求項79】
前記測定する手段は、前記オフセットがいったん決定されると、少なくとも次のデータパターンが受信されるまで前記オフセットを変更しないままにするように構成される、請求項53に記載の信号較正装置。
【請求項80】
前記規定する手段は、前記位相を、前記オフセットが規定されてから、前記複数のクロック信号のうちの最高速度のクロック信号の1周期以内に規定するように構成される、請求項79に記載の信号較正装置。
【請求項81】
前記位相を前記規定することは、前記信号較正装置の制御ループを、複数回、周期的に閉じることを含む、請求項53に記載の信号較正装置。
【請求項82】
前記データパターンは、低電力モードまたはアイドルモードの終了と併せて受信される、請求項53に記載の信号較正装置。
【請求項83】
前記データパターンは、電力制御コマンドの受信と併せて受信される、請求項53に記載の信号較正装置。
【請求項84】
前記データパターンは、周期的較正コマンドの受信と併せて受信される、請求項53に記載の信号較正装置。
【請求項85】
前記フレーミングは、シリアル化解除またはシリアル化を含む、請求項53に記載の信号較正装置。
【請求項86】
前記フレーミングに関連付けられたタイミング変動が、前記複数のクロック信号のうちの最高速度のクロック信号のビット時間より大きい、請求項53に記載の信号較正装置。
【請求項87】
前記フレーミングする手段は、前記データパターンの受信後、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以内に有効なデータを受信するように構成される、請求項53に記載の信号較正装置。
【請求項88】
メモリ装置を備え、
前記複数のクロック信号は、データを前記メモリ装置にクロックインするか、かつ/または、前記メモリ装置からクロックアウトする、
請求項53に記載の信号較正装置。
【請求項89】
前記メモリ装置はDRAMを備える、請求項88に記載の信号較正装置。
【請求項90】
前記メモリ装置はメモリモジュールを備える、請求項88に記載の信号較正装置。
【請求項91】
装置内で電力モード遷移を引き起こす信号を与えるステップと、
前記電力モード遷移後に前記装置がタイミング信号を較正することを可能にするために較正データパターンを語境界上で与えるステップと、
を含む信号較正方法。
【請求項92】
前記遷移は、低電力モードから高電力モードへの遷移である、請求項91に記載の方法。
【請求項93】
前記装置が前記タイミング信号を繰り返し較正することを可能にするために、較正コマンドおよび前記較正データパターンを前記装置に繰り返し送信するステップをさらに含む、請求項91に記載の方法。
【請求項94】
前記較正データパターンは、前記信号が前記装置に送信されてから、規定の時間以内に前記装置に送信される、請求項91に記載の方法。
【請求項95】
前記較正データパターンが前記装置に送信されてから、規定の時間以内にデータ転送動作を開始するステップをさらに含む、請求項91に記載の方法。
【請求項96】
前記規定の時間は、前記較正データパターンを与えるのに用いられるビットクロックの4周期以下である、請求項95に記載の方法。
【請求項97】
前記信号および前記較正データパターンは、メモリ制御装置によって与えられる、請求項91に記載の方法。
【請求項98】
装置内で電力モード遷移を引き起こす信号を与えるように構成された電力制御装置と、
前記電力モード遷移後に前記装置がタイミング信号を較正することを可能にするために較正データパターンを語境界上で与えるように構成された較正制御装置と、
を備える信号較正装置。
【請求項99】
前記遷移は、低電力モードから高電力モードへの遷移である、請求項98に記載の信号較正装置。
【請求項100】
前記較正制御装置はさらに、前記装置が前記タイミング信号を繰り返し較正することを可能にするために、較正コマンドおよび前記較正データパターンを前記装置に繰り返し送信するように構成される、請求項98に記載の信号較正装置。
【請求項101】
前記較正制御装置はさらに、前記較正データパターンを、前記信号が前記装置に送信されてから規定の時間以内に前記装置に送信するように構成される、請求項98に記載の信号較正装置。
【請求項102】
前記較正データパターンが前記装置に送信されてから、規定の時間以内にデータ転送動作を開始するように構成された通信インタフェースをさらに備える、請求項98に記載の信号較正装置。
【請求項103】
前記規定の時間は、前記較正データパターンを与えるのに用いられるビットクロックの4周期以下である、請求項102に記載の信号較正装置。
【請求項104】
メモリ制御装置を備える、請求項98に記載の信号較正装置。
【請求項105】
装置内で電力モード遷移を引き起こす信号を与える手段と、
前記電力モード遷移後に前記装置がタイミング信号を較正することを可能にするために較正データパターンを語境界上で与える手段と、
を備える信号較正装置。
【請求項106】
前記遷移は、低電力モードから高電力モードへの遷移である、請求項105に記載の信号較正装置。
【請求項107】
較正データパターンを与える前記手段は、前記装置が前記タイミング信号を繰り返し較正することを可能にするために、較正コマンドおよび前記較正データパターンを前記装置に繰り返し送信する、請求項105に記載の信号較正装置。
【請求項108】
較正データパターンを与える前記手段は、前記較正データパターンを、前記信号が前記装置に送信されてから規定の時間以内に前記装置に繰り返し送信する、請求項105に記載の信号較正装置。
【請求項109】
前記較正データパターンが前記装置に送信されてから、規定の時間以内にデータ転送動作を開始する手段をさらに含む、請求項105に記載の信号較正装置。
【請求項110】
前記規定の時間は、前記較正データパターンを与えるのに用いられるビットクロックの4周期以下である、請求項109に記載の信号較正装置。
【請求項111】
メモリ制御装置を備える、請求項105に記載の信号較正装置。
【請求項112】
データパターンを第1の装置から第2の装置へ送信するステップと、
第2の装置において前記データパターンを受信するステップと、
複数のクロック信号を用いて前記受信データパターンをフレーミングするステップと、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定するステップと、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定するステップと、
を含む信号較正方法。
【請求項113】
前記位相を前記規定するステップは、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることを含む、請求項112に記載の方法。
【請求項114】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるレジスタのセットの少なくとも1つの入力に与えられる、請求項113に記載の方法。
【請求項115】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項112に記載の方法。
【請求項116】
前記オフセットは、いったん決定されると、少なくとも前記第1の装置が次のデータパターンを前記第2の装置に送信するまで、変更されないままになる、請求項112に記載の方法。
【請求項117】
前記第1の装置は、前記データパターンをコマンドと併せて前記第2の装置に送信して、低電力モードまたはアイドルモードを終了する、請求項112に記載の方法。
【請求項118】
前記第1の装置は、前記コマンドが前記第2の装置に送信されてから規定の時間以内に前記データパターンを前記第2の装置に送信する、請求項117に記載の方法。
【請求項119】
前記第1の装置は、前記第2の装置が前記少なくとも1つのクロック信号の位相を繰り返し較正することを可能にするために、較正コマンドおよび前記データパターンを前記第2の装置に繰り返し送信する、請求項112に記載の方法。
【請求項120】
前記第1の装置が前記データパターンを前記第2の装置に送信してから、規定の時間以内に前記第1および第2の装置がデータ転送動作を開始する、請求項112に記載の方法。
【請求項121】
前記規定の時間は、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以下である、請求項120に記載の方法。
【請求項122】
前記第1の装置はメモリ制御装置を備え、
前記第2の装置はメモリ装置を備える、
請求項112に記載の方法。
【請求項123】
前記メモリ装置はDRAMを備える、請求項122に記載の方法。
【請求項124】
前記メモリ装置はメモリモジュールを備える、請求項122に記載の方法。
【請求項125】
データパターンを与えるように構成された較正制御装置を備える、第1の装置と、
第2の装置であって、
前記第1の装置から前記データパターンを受信するように構成された信号インタフェースと、
複数のクロック信号を用いて前記受信データパターンをフレーミングするように構成されたフレーマと、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定するように構成されたオフセット検出器と、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定するように構成された位相規定器と、
を備える第2の装置と、
を備える信号較正システム。
【請求項126】
前記位相規定器はさらに、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることによって、前記位相を規定するように構成される、請求項125に記載のシステム。
【請求項127】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるように構成されたレジスタのセットの少なくとも1つの入力に与えられる、請求項126に記載のシステム。
【請求項128】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項125に記載のシステム。
【請求項129】
前記オフセット検出器はさらに、前記オフセットがいったん決定されると、少なくとも前記第1の装置が次のデータパターンを前記第2の装置に送信するまで、前記オフセットを変更しないままにするように構成される、請求項125に記載のシステム。
【請求項130】
前記較正制御装置はさらに、前記データパターンをコマンドと併せて前記第2の装置に送信して、低電力モードまたはアイドルモードを終了するように構成される、請求項125に記載のシステム。
【請求項131】
前記較正制御装置はさらに、前記データパターンを、前記コマンドが前記第2の装置に送信されてから規定の時間以内に前記第2の装置に送信するように構成される、請求項130に記載のシステム。
【請求項132】
前記較正制御装置はさらに、前記第2の装置が前記少なくとも1つのクロック信号の位相を繰り返し較正することを可能にするために、較正コマンドおよび前記データパターンを前記第2の装置に繰り返し送信するように構成される、請求項125に記載のシステム。
【請求項133】
前記較正制御装置が前記データパターンを前記第2の装置に送信してから、規定の時間以内に前記第1および第2の装置がデータ転送動作を開始する、請求項125に記載のシステム。
【請求項134】
前記規定の時間は、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以下である、請求項133に記載のシステム。
【請求項135】
前記第1の装置はメモリ制御装置を備え、
前記第2の装置はメモリ装置を備える、
請求項125に記載のシステム。
【請求項136】
前記メモリ装置はDRAMを備える、請求項135に記載のシステム。
【請求項137】
前記メモリ装置はメモリモジュールを備える、請求項135に記載のシステム。
【請求項138】
データパターンを与える手段を備える、第1の装置と、
第2の装置であって、
前記第1の装置から前記データパターンを受信する手段と、
複数のクロック信号を用いて前記受信データパターンをフレーミングする手段と、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定する手段と、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定する手段と、
を備える第2の装置と、
を備える信号較正システム。
【請求項139】
前記規定する手段は、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることによって、前記位相を規定するように構成される、請求項138に記載のシステム。
【請求項140】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるように構成されたレジスタのセットの少なくとも1つの入力に与えられる、請求項139に記載のシステム。
【請求項141】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項138に記載のシステム。
【請求項142】
前記測定する手段は、前記オフセットがいったん決定されると、少なくとも前記第1の装置が次のデータパターンを前記第2の装置に送信するまで、前記オフセットを変更しないままにするように構成される、請求項138に記載のシステム。
【請求項143】
前記与える手段は、前記データパターンをコマンドと併せて前記第2の装置に送信して、低電力モードまたはアイドルモードを終了するように構成される、請求項138に記載のシステム。
【請求項144】
前記与える手段は、前記データパターンを、前記コマンドが前記第2の装置に送信されてから規定の時間以内に、前記第2の装置に送信するように構成される、請求項143に記載のシステム。
【請求項145】
前記与える手段は、前記第2の装置が前記少なくとも1つのクロック信号の位相を繰り返し較正することを可能にするために、較正コマンドおよび前記データパターンを前記第2の装置に繰り返し送信するように構成される、請求項138に記載のシステム。
【請求項146】
前記第1および第2の装置は、前記与える手段が前記データパターンを前記第2の装置に送信してから、規定の時間以内にデータ転送動作を開始するように構成される、請求項138に記載のシステム。
【請求項147】
前記規定の時間は、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以下である、請求項146に記載のシステム。
【請求項148】
前記第1の装置はメモリ制御装置を備え、
前記第2の装置はメモリ装置を備える、
請求項138に記載のシステム。
【請求項149】
前記メモリ装置はDRAMを備える、請求項148に記載のシステム。
【請求項150】
前記メモリ装置はメモリモジュールを備える、請求項148に記載のシステム。
【請求項1】
第1の公称周波数を有する第1のクロック信号を受信するステップと、
前記第1の公称周波数の約数である第2の公称周波数を有する第2のクロック信号を受信するステップと、
前記第1のクロック信号をベースとして複数のクロック信号を発生させるステップであって、前記発生した複数のクロック信号は、前記第2の公称周波数を有する第3のクロック信号を含むステップと、
前記第2のクロック信号と前記第3のクロック信号との間の位相差を測定するステップと、
前記発生した複数のクロック信号の複数のサブセットから、前記位相差に基づいて、1つのサブセットを選択するステップと、
を含む信号較正方法。
【請求項2】
前記複数のサブセットは、それぞれ異なるクロック位相関係を規定する、請求項1に記載の方法。
【請求項3】
前記位相差が規定のスキュー許容値以下である場合、前記選択されるサブセットは、前記第3のクロック信号を含むサブセットである、請求項1に記載の方法。
【請求項4】
前記位相差が規定のスキュー許容値以上である場合、前記選択されるサブセットは、前記第3のクロック信号を含まないサブセットである、請求項1に記載の方法。
【請求項5】
前記複数のクロック信号の周波数は、前記第1の公称周波数の約数である、請求項1に記載の方法。
【請求項6】
前記位相差が規定のスキュー許容値より大きい場合にはパルスを発生させるステップをさらに含み、
前記パルスは、計数器をインクリメントし、
前記計数器の出力は、前記1つのサブセットを選択するために与えられる、
請求項1に記載の方法。
【請求項7】
前記発生したクロック信号は、少なくとも1つの多重化器の入力に与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために、前記少なくとも1つの多重化器に与えられる、
請求項6に記載の方法。
【請求項8】
前記複数のサブセットから所望のサブセットが選択されて較正済みクロック信号が与えられるまで、前記パルスを発生させて前記計数器の出力を変更することを繰り返すステップをさらに含む、請求項6に記載の方法。
【請求項9】
前記複数のクロック信号を、データをメモリ装置にクロックインすること、および/または前記メモリ装置からクロックアウトすることのために、前記メモリ装置において発生させる、請求項1に記載の方法。
【請求項10】
前記メモリ装置はDRAMを備える、請求項9に記載の方法。
【請求項11】
前記メモリ装置はメモリモジュールを備える、請求項9に記載の方法。
【請求項12】
クロック分周器であって、
第1の公称周波数を有する第1のクロック信号を受信すること、および、
前記第1のクロック信号をベースとして複数のクロック信号を発生させることであって、前記発生した複数のクロック信号は、前記第1の公称周波数の約数である第2の公称周波数を有する第3のクロック信号を含むこと、
を行うように構成されるクロック分周器と、
位相選択器であって、
前記第2の公称周波数を有する第2のクロック信号を受信すること、
前記第2のクロック信号と前記第3のクロック信号との間の位相差を測定すること、および、
前記発生した複数のクロック信号の複数のサブセットから、前記位相差に基づいて、1つのサブセットを選択すること、
を行うように構成される位相選択器と、
を備える信号較正装置。
【請求項13】
前記複数のサブセットは、それぞれ異なるクロック位相関係を規定する、請求項12に記載の信号較正装置。
【請求項14】
前記位相選択器はさらに、前記位相差が規定のスキュー許容値より小さい場合に、前記第3のクロック信号を含むサブセットを選択するように構成される、請求項12に記載の信号較正装置。
【請求項15】
前記位相選択器はさらに、前記位相差が規定のスキュー許容値より大きい場合に、前記第3のクロック信号を含まないサブセットを選択するように構成される、請求項12に記載の信号較正装置。
【請求項16】
前記複数のクロック信号の周波数は、前記第1の公称周波数の約数である、請求項12に記載の信号較正装置。
【請求項17】
前記位相選択器はさらに、前記位相差が規定のスキュー許容値より大きい場合にはパルスを発生させるように構成され、
前記位相選択器は、計数器を備え、
前記パルスは、前記計数器をインクリメントするために与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために与えられる、
請求項12に記載の信号較正装置。
【請求項18】
前記発生したクロック信号は、前記位相選択器の少なくとも1つの多重化器の入力に与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために、前記少なくとも1つの多重化器に与えられる、
請求項17に記載の信号較正装置。
【請求項19】
前記位相選択器はさらに、前記複数のサブセットから所望のサブセットが選択されて較正済みクロック信号が与えられるまで、前記パルスを発生させて前記計数器の出力を変更することを繰り返すように構成される、請求項17に記載の信号較正装置。
【請求項20】
メモリ装置を備え、
前記複数のクロック信号を、データを前記メモリ装置にクロックインすること、および/または前記メモリ装置からクロックアウトすることのために発生させる、
請求項12に記載の信号較正装置。
【請求項21】
前記メモリ装置はDRAMを備える、請求項20に記載の信号較正装置。
【請求項22】
前記メモリ装置はメモリモジュールを備える、請求項20に記載の信号較正装置。
【請求項23】
第1の公称周波数を有する第1のクロック信号を受信する手段と、
前記第1の公称周波数の約数である第2の公称周波数を有する第2のクロック信号を受信する手段と、
前記第1のクロック信号をベースとして複数のクロック信号を発生させる手段であって、前記発生した複数のクロック信号は、前記第2の公称周波数を有する第3のクロック信号を含む手段と、
前記第2のクロック信号と前記第3のクロック信号との間の位相差を測定する手段と、
前記発生した複数のクロック信号の複数のサブセットから、前記位相差に基づいて、1つのサブセットを選択する手段と、
を備える信号較正装置。
【請求項24】
前記複数のサブセットは、それぞれ異なるクロック位相関係を規定する、請求項23に記載の信号較正装置。
【請求項25】
前記選択する手段は、前記位相差が規定のスキュー許容値より小さい場合に、前記第3のクロック信号を含むサブセットを選択するように構成される、請求項23に記載の信号較正装置。
【請求項26】
前記選択する手段は、前記位相差が規定のスキュー許容値より大きい場合に、前記第3のクロック信号を含まないサブセットを選択するように構成される、請求項23に記載の信号較正装置。
【請求項27】
前記複数のクロック信号の周波数は、前記第1の公称周波数の約数である、請求項23に記載の信号較正装置。
【請求項28】
前記測定する手段は、前記位相差が規定のスキュー許容値より大きい場合にはパルスを発生させるように構成され、
前記選択する手段は、計数器を備え、
前記パルスは、前記計数器をインクリメントするために与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために与えられる、
請求項23に記載の信号較正装置。
【請求項29】
前記発生したクロック信号は、前記選択する手段の少なくとも1つの多重化器の入力に与えられ、
前記計数器の出力は、前記1つのサブセットを選択するために、前記少なくとも1つの多重化器に与えられる、
請求項28に記載の信号較正装置。
【請求項30】
前記測定する手段はさらに、前記複数のサブセットから所望のサブセットが選択されて較正済みクロック信号が与えられるまで、前記パルスを発生させて前記計数器の出力を変更することを繰り返すように構成される、請求項28に記載の信号較正装置。
【請求項31】
メモリ装置を備え、
前記複数のクロック信号を、データを前記メモリ装置にクロックインすること、および/または前記メモリ装置からクロックアウトすることのために発生させる、
請求項23に記載の信号較正装置。
【請求項32】
前記メモリ装置はDRAMを備える、請求項31に記載の信号較正装置。
【請求項33】
前記メモリ装置はメモリモジュールを備える、請求項31に記載の信号較正装置。
【請求項34】
複数のクロック信号を用いて受信データパターンをフレーミングするステップと、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定するステップと、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定するステップと、
を含む信号較正方法。
【請求項35】
前記位相を前記規定するステップは、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることを含む、請求項34に記載の方法。
【請求項36】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるレジスタのセットの少なくとも1つの入力に与えられる、請求項35に記載の方法。
【請求項37】
前記レジスタセットは、前記受信データパターンに関連付けられた基準クロック信号を分周するクロックツリーを備える、請求項36に記載の方法。
【請求項38】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項34に記載の方法。
【請求項39】
前記オフセットを測定するステップは、
前記フレーミングされたデータパターンの中の前記値のビット位置を測定することと、
前記オフセットを、前記ビット位置と、前記フレーミングされたデータパターンの中の前記値について予想されるビット位置との間の差として規定することと、
を含む、請求項34に記載の装置。
【請求項40】
前記オフセットは、前記複数のクロック信号のうちの最低速度のクロック信号に関連付けられた時間領域で測定され、
前記位相は、前記複数のクロック信号のうちの最高速度のクロック信号に関連付けられた時間領域で規定される、
請求項34に記載の方法。
【請求項41】
前記オフセットは、いったん規定されると、少なくとも次のデータパターンが受信されるまで、変更されないままになる、請求項34に記載の方法。
【請求項42】
前記位相は、前記オフセットが規定されてから、前記複数のクロック信号のうちの最高速度のクロック信号の1周期以内に規定される、請求項41に記載の方法。
【請求項43】
前記位相を前記規定するステップは、前記データパターンをフレーミングする装置の制御ループを、複数回、周期的に閉じることを含む、請求項34に記載の方法。
【請求項44】
前記データパターンは、低電力モードまたはアイドルモードの終了と併せて受信される、請求項34に記載の方法。
【請求項45】
前記データパターンは、電力制御コマンドの受信と併せて受信される、請求項34に記載の方法。
【請求項46】
前記データパターンは、周期的較正コマンドの受信と併せて受信される、請求項34に記載の方法。
【請求項47】
前記フレーミングは、シリアル化解除またはシリアル化を含む、請求項34に記載の方法。
【請求項48】
前記フレーミングに関連付けられたタイミング変動が、前記複数のクロック信号のうちの最高速度のクロック信号のビット時間より大きい、請求項34に記載の方法。
【請求項49】
前記データパターンの受信後、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以内に有効なデータを受信するステップをさらに含む、請求項34に記載の方法。
【請求項50】
前記複数のクロック信号を、データをメモリ装置にクロックインすること、および/または前記メモリ装置からクロックアウトすることのために、前記メモリ装置において発生させる、請求項34に記載の方法。
【請求項51】
前記メモリ装置はDRAMを備える、請求項50に記載の方法。
【請求項52】
前記メモリ装置はメモリモジュールを備える、請求項50に記載の方法。
【請求項53】
複数のクロック信号を用いて受信データパターンをフレーミングするように構成されたフレーマと、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定するように構成されたオフセット検出器と、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定するように構成された位相規定器と、
を備える信号較正装置。
【請求項54】
前記位相規定器はさらに、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることによって、前記位相を規定するように構成される、請求項53に記載の信号較正装置。
【請求項55】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるように構成されたレジスタのセットの少なくとも1つの入力に与えられる、請求項54に記載の信号較正装置。
【請求項56】
前記レジスタセットは、前記受信データパターンに関連付けられた基準クロック信号を分周するように構成されたクロックツリーを備える、請求項55に記載の信号較正装置。
【請求項57】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項53に記載の信号較正装置。
【請求項58】
前記オフセット検出器はさらに、
前記フレーミングされたデータパターンの中の前記値のビット位置を測定することと、
前記オフセットを、前記ビット位置と、前記フレーミングされたデータパターンの中の前記値について予想されるビット位置との間の差として規定することと、
を行うことによって前記オフセットを測定するように構成される、請求項53に記載の信号較正装置。
【請求項59】
前記オフセット検出器はさらに、前記オフセットを、前記複数のクロック信号のうちの最低速度のクロック信号に関連付けられた時間領域で測定するように構成され、
前記位相規定器はさらに、前記位相を、前記複数のクロック信号のうちの最高速度のクロック信号に関連付けられた時間領域で規定するように構成される、
請求項53に記載の信号較正装置。
【請求項60】
前記オフセット検出器はさらに、前記オフセットがいったん決定されると、少なくとも次のデータパターンが受信されるまで前記オフセットを変更しないままにするように構成される、請求項53に記載の信号較正装置。
【請求項61】
前記位相規定器はさらに、前記位相を、前記オフセットが規定されてから、前記複数のクロック信号のうちの最高速度のクロック信号の1周期以内に規定するように構成される、請求項60に記載の信号較正装置。
【請求項62】
前記位相を前記規定することは、前記信号較正装置の制御ループを、複数回、周期的に閉じることを含む、請求項53に記載の信号較正装置。
【請求項63】
前記データパターンは、低電力モードまたはアイドルモードの終了と併せて受信される、請求項53に記載の信号較正装置。
【請求項64】
前記データパターンは、電力制御コマンドの受信と併せて受信される、請求項53に記載の信号較正装置。
【請求項65】
前記データパターンは、周期的較正コマンドの受信と併せて受信される、請求項53に記載の信号較正装置。
【請求項66】
前記フレーミングは、シリアル化解除またはシリアル化を含む、請求項53に記載の信号較正装置。
【請求項67】
前記フレーミングに関連付けられたタイミング変動が、前記複数のクロック信号のうちの最高速度のクロック信号のビット時間より大きい、請求項53に記載の信号較正装置。
【請求項68】
前記フレーマはさらに、前記データパターンの受信後、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以内に有効なデータを受信するように構成される、請求項53に記載の信号較正装置。
【請求項69】
メモリ装置を備え、
前記複数のクロック信号は、データを前記メモリ装置にクロックインするか、かつ/または、前記メモリ装置からクロックアウトする、
請求項53に記載の信号較正装置。
【請求項70】
前記メモリ装置はDRAMを備える、請求項69に記載の信号較正装置。
【請求項71】
前記メモリ装置はメモリモジュールを備える、請求項69に記載の信号較正装置。
【請求項72】
複数のクロック信号を用いて受信データパターンをフレーミングする手段と、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定する手段と、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定する手段と、
を備える信号較正装置。
【請求項73】
前記規定する手段は、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることによって、前記位相を規定するように構成される、請求項53に記載の信号較正装置。
【請求項74】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるように構成されたレジスタのセットの少なくとも1つの入力に与えられる、請求項73に記載の信号較正装置。
【請求項75】
前記レジスタセットは、前記受信データパターンに関連付けられた基準クロック信号を分周するように構成されたクロックツリーを備える、請求項74に記載の信号較正装置。
【請求項76】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項53に記載の信号較正装置。
【請求項77】
前記測定する手段はさらに、
前記フレーミングされたデータパターンの中の前記値のビット位置を測定することと、
前記オフセットを、前記ビット位置と、前記フレーミングされたデータパターンの中の前記値について予想されるビット位置との間の差として規定することと、
を行うことによって前記オフセットを測定するように構成される、請求項53に記載の信号較正装置。
【請求項78】
前記測定する手段は、前記オフセットを、前記複数のクロック信号のうちの最低速度のクロック信号に関連付けられた時間領域で測定するように構成され、
前記規定する手段は、前記位相を、前記複数のクロック信号のうちの最高速度のクロック信号に関連付けられた時間領域で規定するように構成される、
請求項53に記載の信号較正装置。
【請求項79】
前記測定する手段は、前記オフセットがいったん決定されると、少なくとも次のデータパターンが受信されるまで前記オフセットを変更しないままにするように構成される、請求項53に記載の信号較正装置。
【請求項80】
前記規定する手段は、前記位相を、前記オフセットが規定されてから、前記複数のクロック信号のうちの最高速度のクロック信号の1周期以内に規定するように構成される、請求項79に記載の信号較正装置。
【請求項81】
前記位相を前記規定することは、前記信号較正装置の制御ループを、複数回、周期的に閉じることを含む、請求項53に記載の信号較正装置。
【請求項82】
前記データパターンは、低電力モードまたはアイドルモードの終了と併せて受信される、請求項53に記載の信号較正装置。
【請求項83】
前記データパターンは、電力制御コマンドの受信と併せて受信される、請求項53に記載の信号較正装置。
【請求項84】
前記データパターンは、周期的較正コマンドの受信と併せて受信される、請求項53に記載の信号較正装置。
【請求項85】
前記フレーミングは、シリアル化解除またはシリアル化を含む、請求項53に記載の信号較正装置。
【請求項86】
前記フレーミングに関連付けられたタイミング変動が、前記複数のクロック信号のうちの最高速度のクロック信号のビット時間より大きい、請求項53に記載の信号較正装置。
【請求項87】
前記フレーミングする手段は、前記データパターンの受信後、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以内に有効なデータを受信するように構成される、請求項53に記載の信号較正装置。
【請求項88】
メモリ装置を備え、
前記複数のクロック信号は、データを前記メモリ装置にクロックインするか、かつ/または、前記メモリ装置からクロックアウトする、
請求項53に記載の信号較正装置。
【請求項89】
前記メモリ装置はDRAMを備える、請求項88に記載の信号較正装置。
【請求項90】
前記メモリ装置はメモリモジュールを備える、請求項88に記載の信号較正装置。
【請求項91】
装置内で電力モード遷移を引き起こす信号を与えるステップと、
前記電力モード遷移後に前記装置がタイミング信号を較正することを可能にするために較正データパターンを語境界上で与えるステップと、
を含む信号較正方法。
【請求項92】
前記遷移は、低電力モードから高電力モードへの遷移である、請求項91に記載の方法。
【請求項93】
前記装置が前記タイミング信号を繰り返し較正することを可能にするために、較正コマンドおよび前記較正データパターンを前記装置に繰り返し送信するステップをさらに含む、請求項91に記載の方法。
【請求項94】
前記較正データパターンは、前記信号が前記装置に送信されてから、規定の時間以内に前記装置に送信される、請求項91に記載の方法。
【請求項95】
前記較正データパターンが前記装置に送信されてから、規定の時間以内にデータ転送動作を開始するステップをさらに含む、請求項91に記載の方法。
【請求項96】
前記規定の時間は、前記較正データパターンを与えるのに用いられるビットクロックの4周期以下である、請求項95に記載の方法。
【請求項97】
前記信号および前記較正データパターンは、メモリ制御装置によって与えられる、請求項91に記載の方法。
【請求項98】
装置内で電力モード遷移を引き起こす信号を与えるように構成された電力制御装置と、
前記電力モード遷移後に前記装置がタイミング信号を較正することを可能にするために較正データパターンを語境界上で与えるように構成された較正制御装置と、
を備える信号較正装置。
【請求項99】
前記遷移は、低電力モードから高電力モードへの遷移である、請求項98に記載の信号較正装置。
【請求項100】
前記較正制御装置はさらに、前記装置が前記タイミング信号を繰り返し較正することを可能にするために、較正コマンドおよび前記較正データパターンを前記装置に繰り返し送信するように構成される、請求項98に記載の信号較正装置。
【請求項101】
前記較正制御装置はさらに、前記較正データパターンを、前記信号が前記装置に送信されてから規定の時間以内に前記装置に送信するように構成される、請求項98に記載の信号較正装置。
【請求項102】
前記較正データパターンが前記装置に送信されてから、規定の時間以内にデータ転送動作を開始するように構成された通信インタフェースをさらに備える、請求項98に記載の信号較正装置。
【請求項103】
前記規定の時間は、前記較正データパターンを与えるのに用いられるビットクロックの4周期以下である、請求項102に記載の信号較正装置。
【請求項104】
メモリ制御装置を備える、請求項98に記載の信号較正装置。
【請求項105】
装置内で電力モード遷移を引き起こす信号を与える手段と、
前記電力モード遷移後に前記装置がタイミング信号を較正することを可能にするために較正データパターンを語境界上で与える手段と、
を備える信号較正装置。
【請求項106】
前記遷移は、低電力モードから高電力モードへの遷移である、請求項105に記載の信号較正装置。
【請求項107】
較正データパターンを与える前記手段は、前記装置が前記タイミング信号を繰り返し較正することを可能にするために、較正コマンドおよび前記較正データパターンを前記装置に繰り返し送信する、請求項105に記載の信号較正装置。
【請求項108】
較正データパターンを与える前記手段は、前記較正データパターンを、前記信号が前記装置に送信されてから規定の時間以内に前記装置に繰り返し送信する、請求項105に記載の信号較正装置。
【請求項109】
前記較正データパターンが前記装置に送信されてから、規定の時間以内にデータ転送動作を開始する手段をさらに含む、請求項105に記載の信号較正装置。
【請求項110】
前記規定の時間は、前記較正データパターンを与えるのに用いられるビットクロックの4周期以下である、請求項109に記載の信号較正装置。
【請求項111】
メモリ制御装置を備える、請求項105に記載の信号較正装置。
【請求項112】
データパターンを第1の装置から第2の装置へ送信するステップと、
第2の装置において前記データパターンを受信するステップと、
複数のクロック信号を用いて前記受信データパターンをフレーミングするステップと、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定するステップと、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定するステップと、
を含む信号較正方法。
【請求項113】
前記位相を前記規定するステップは、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることを含む、請求項112に記載の方法。
【請求項114】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるレジスタのセットの少なくとも1つの入力に与えられる、請求項113に記載の方法。
【請求項115】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項112に記載の方法。
【請求項116】
前記オフセットは、いったん決定されると、少なくとも前記第1の装置が次のデータパターンを前記第2の装置に送信するまで、変更されないままになる、請求項112に記載の方法。
【請求項117】
前記第1の装置は、前記データパターンをコマンドと併せて前記第2の装置に送信して、低電力モードまたはアイドルモードを終了する、請求項112に記載の方法。
【請求項118】
前記第1の装置は、前記コマンドが前記第2の装置に送信されてから規定の時間以内に前記データパターンを前記第2の装置に送信する、請求項117に記載の方法。
【請求項119】
前記第1の装置は、前記第2の装置が前記少なくとも1つのクロック信号の位相を繰り返し較正することを可能にするために、較正コマンドおよび前記データパターンを前記第2の装置に繰り返し送信する、請求項112に記載の方法。
【請求項120】
前記第1の装置が前記データパターンを前記第2の装置に送信してから、規定の時間以内に前記第1および第2の装置がデータ転送動作を開始する、請求項112に記載の方法。
【請求項121】
前記規定の時間は、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以下である、請求項120に記載の方法。
【請求項122】
前記第1の装置はメモリ制御装置を備え、
前記第2の装置はメモリ装置を備える、
請求項112に記載の方法。
【請求項123】
前記メモリ装置はDRAMを備える、請求項122に記載の方法。
【請求項124】
前記メモリ装置はメモリモジュールを備える、請求項122に記載の方法。
【請求項125】
データパターンを与えるように構成された較正制御装置を備える、第1の装置と、
第2の装置であって、
前記第1の装置から前記データパターンを受信するように構成された信号インタフェースと、
複数のクロック信号を用いて前記受信データパターンをフレーミングするように構成されたフレーマと、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定するように構成されたオフセット検出器と、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定するように構成された位相規定器と、
を備える第2の装置と、
を備える信号較正システム。
【請求項126】
前記位相規定器はさらに、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることによって、前記位相を規定するように構成される、請求項125に記載のシステム。
【請求項127】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるように構成されたレジスタのセットの少なくとも1つの入力に与えられる、請求項126に記載のシステム。
【請求項128】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項125に記載のシステム。
【請求項129】
前記オフセット検出器はさらに、前記オフセットがいったん決定されると、少なくとも前記第1の装置が次のデータパターンを前記第2の装置に送信するまで、前記オフセットを変更しないままにするように構成される、請求項125に記載のシステム。
【請求項130】
前記較正制御装置はさらに、前記データパターンをコマンドと併せて前記第2の装置に送信して、低電力モードまたはアイドルモードを終了するように構成される、請求項125に記載のシステム。
【請求項131】
前記較正制御装置はさらに、前記データパターンを、前記コマンドが前記第2の装置に送信されてから規定の時間以内に前記第2の装置に送信するように構成される、請求項130に記載のシステム。
【請求項132】
前記較正制御装置はさらに、前記第2の装置が前記少なくとも1つのクロック信号の位相を繰り返し較正することを可能にするために、較正コマンドおよび前記データパターンを前記第2の装置に繰り返し送信するように構成される、請求項125に記載のシステム。
【請求項133】
前記較正制御装置が前記データパターンを前記第2の装置に送信してから、規定の時間以内に前記第1および第2の装置がデータ転送動作を開始する、請求項125に記載のシステム。
【請求項134】
前記規定の時間は、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以下である、請求項133に記載のシステム。
【請求項135】
前記第1の装置はメモリ制御装置を備え、
前記第2の装置はメモリ装置を備える、
請求項125に記載のシステム。
【請求項136】
前記メモリ装置はDRAMを備える、請求項135に記載のシステム。
【請求項137】
前記メモリ装置はメモリモジュールを備える、請求項135に記載のシステム。
【請求項138】
データパターンを与える手段を備える、第1の装置と、
第2の装置であって、
前記第1の装置から前記データパターンを受信する手段と、
複数のクロック信号を用いて前記受信データパターンをフレーミングする手段と、
前記複数のクロック信号のうちの1つのクロック信号のエッジを基準にして、前記フレーミングされたデータパターンの中の値のオフセットを測定する手段と、
前記オフセットに基づいて、前記複数のクロック信号のうちの少なくとも1つのクロック信号の位相を規定する手段と、
を備える第2の装置と、
を備える信号較正システム。
【請求項139】
前記規定する手段は、前記オフセットを計数値に追加して、前記少なくとも1つのクロック信号が導出される調節済み計数値を与えることによって、前記位相を規定するように構成される、請求項138に記載のシステム。
【請求項140】
前記調節済み計数値は、前記少なくとも1つのクロック信号を発生させるように構成されたレジスタのセットの少なくとも1つの入力に与えられる、請求項139に記載のシステム。
【請求項141】
前記オフセットは、前記フレーミングされたデータパターンにおけるフレーミング誤差の大きさを示す、請求項138に記載のシステム。
【請求項142】
前記測定する手段は、前記オフセットがいったん決定されると、少なくとも前記第1の装置が次のデータパターンを前記第2の装置に送信するまで、前記オフセットを変更しないままにするように構成される、請求項138に記載のシステム。
【請求項143】
前記与える手段は、前記データパターンをコマンドと併せて前記第2の装置に送信して、低電力モードまたはアイドルモードを終了するように構成される、請求項138に記載のシステム。
【請求項144】
前記与える手段は、前記データパターンを、前記コマンドが前記第2の装置に送信されてから規定の時間以内に、前記第2の装置に送信するように構成される、請求項143に記載のシステム。
【請求項145】
前記与える手段は、前記第2の装置が前記少なくとも1つのクロック信号の位相を繰り返し較正することを可能にするために、較正コマンドおよび前記データパターンを前記第2の装置に繰り返し送信するように構成される、請求項138に記載のシステム。
【請求項146】
前記第1および第2の装置は、前記与える手段が前記データパターンを前記第2の装置に送信してから、規定の時間以内にデータ転送動作を開始するように構成される、請求項138に記載のシステム。
【請求項147】
前記規定の時間は、前記複数のクロック信号のうちの最高速度のクロック信号の4周期以下である、請求項146に記載のシステム。
【請求項148】
前記第1の装置はメモリ制御装置を備え、
前記第2の装置はメモリ装置を備える、
請求項138に記載のシステム。
【請求項149】
前記メモリ装置はDRAMを備える、請求項148に記載のシステム。
【請求項150】
前記メモリ装置はメモリモジュールを備える、請求項148に記載のシステム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2012−504369(P2012−504369A)
【公表日】平成24年2月16日(2012.2.16)
【国際特許分類】
【出願番号】特願2011−529055(P2011−529055)
【出願日】平成21年8月27日(2009.8.27)
【国際出願番号】PCT/US2009/055106
【国際公開番号】WO2010/039365
【国際公開日】平成22年4月8日(2010.4.8)
【出願人】(501055961)ラムバス・インコーポレーテッド (89)
【Fターム(参考)】
【公表日】平成24年2月16日(2012.2.16)
【国際特許分類】
【出願日】平成21年8月27日(2009.8.27)
【国際出願番号】PCT/US2009/055106
【国際公開番号】WO2010/039365
【国際公開日】平成22年4月8日(2010.4.8)
【出願人】(501055961)ラムバス・インコーポレーテッド (89)
【Fターム(参考)】
[ Back to top ]