個人情報管理システム及び不揮発性メモリカード
【課題】情報の漏洩の問題を解決する個人情報管理システム及び当該個人情報管理システムに適用する不揮発性メモリカードを提供することを目的とする。
【解決手段】端末と情報の送受信を行う通信制御手段と受信した情報を暗号化する暗号化手段と暗号化された情報を記憶する不揮発性メモリとを具備する個人情報記録媒体と、個人情報記録媒体及びサーバーと情報の送受信を行う通信制御手段と受信した情報を表示する表示部と入力手段とを具備する端末と、端末と情報の送受信を行う通信制御手段と暗号化された情報を復号化する復号化手段と暗証データ記録部と復号化された情報と暗証データ記録部の情報とを比較参照する手段とを具備するサーバーとを設ける。
【解決手段】端末と情報の送受信を行う通信制御手段と受信した情報を暗号化する暗号化手段と暗号化された情報を記憶する不揮発性メモリとを具備する個人情報記録媒体と、個人情報記録媒体及びサーバーと情報の送受信を行う通信制御手段と受信した情報を表示する表示部と入力手段とを具備する端末と、端末と情報の送受信を行う通信制御手段と暗号化された情報を復号化する復号化手段と暗証データ記録部と復号化された情報と暗証データ記録部の情報とを比較参照する手段とを具備するサーバーとを設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、個人情報管理システム及び当該個人情報管理システムに適用可能な不揮発性メモリカードに関する。
【背景技術】
【０００２】
近年、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグ（ＩＤタグ、ＩＣタグ、無線タグ、無線チップともよばれる）の実用化に向け、規格の標準化、様々な用途に向けた試験運用等が始まってきている。ＲＦＩＤタグは、運用される周波数帯によりそれぞれ通信距離、使用プロトコル等に特徴を有しているが、いずれも非接触での応答が可能である点が大きな利点であり、その利便性の高さから、各種個人認証、運賃支払、ゲーム分野といった広範囲な展開が期待されている（例えば、特許文献１）。
【０００３】
ところで、現在のキャッシュカード、会員証等を用いての認証方式は、一般的には、カード内に記録されている口座番号あるいは会員番号および暗証番号を用いて、サーバーに保存されている複数の個人情報の内の唯一つとの対応を得ることで行われている。この方式において、ユーザーが所有するキャッシュカード、会員証は、サーバーに保存されている個人情報を呼び出すための鍵となっており、さらにセキュリティ面での対策として、暗証番号の入力等が併用される場合が多い。
【０００４】
つまり、例えば第三者が拾得したカードを不正に使用しようとしても、カードと暗証番号の両方が揃っていない限りは認証されないことから、古くからある認証方式であるが、現在も個人認証方式の主流の一つに挙げられる。
【特許文献１】特開２００２−５６１７１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、キャッシュカード、会員証を発行している企業においては、大量の個人情報が保存されたサーバーの運用が必要であり、かつ常に何らかのネットワークに接続された状態におかなければならないが、これには、情報の漏洩等に備えた細心の注意が必要となる。特に、特許文献１で開示されているように個人情報を複数の店舗で共有して利用する場合には、情報の漏洩する恐れが高くなる。
【０００６】
また、コンピュータネットワークの整備が進み、一般家庭で気軽にインターネット環境への接続が可能となっている状況では、不特定多数のコンピュータが接続された環境にサーバーがさらされている場合もあり、不正アクセスによる大量の個人情報漏洩が頻発する問題を抱えている。ユーザー側の立場においては、自らの過失が無く、かつ管理が届かない所での個人情報漏洩は、企業に対する信用を低下させるに十分な問題となる。
【０００７】
本発明は上記問題を鑑み、情報の漏洩の問題を解決する個人情報管理システム及び当該個人情報管理システムに適用する不揮発性メモリカードを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の個人情報管理システムは、個人情報記録媒体と、端末と、サーバーとを有している。個人情報記録媒体は、端末と情報の送受信を行う第１の通信制御手段と、受信した情報を暗号化する暗号化手段と、暗号化された情報を記憶する不揮発性メモリとを有する構成とすることができる。端末は、個人情報記録媒体及びサーバーと情報の送受信を行う第２の通信制御手段と、受信した情報を表示する表示部と、入力手段とを有する構成とすることができる。サーバーは、端末と情報の送受信を行う第３の通信制御手段と、暗号化された情報を復号化する復号化手段と、暗証データ記録部と、復号化された情報と暗証データ記録部の情報とを比較参照する手段とを有する構成とすることができる。
【０００９】
また、個人情報記録媒体は、例えば、不揮発性メモリを有するＲＦＩＤタグが設けられたカード（不揮発性メモリカード）を利用することができ、当該ＲＦＩＤタグに設けられた不揮発性メモリに氏名や住所等の個人情報を始めとする各種情報を暗号化された状態で記憶させておくことを特徴とする。つまり、氏名や住所等の個人情報は不揮発性メモリカードに記憶させ、サーバー側には当該個人情報を保管させず、個人認証に用いる鍵となる暗証データを保管させることを特徴としている。
【００１０】
また、個人情報記録媒体と端末との情報の送受信、又は端末とサーバーとの情報の送受信は、無線通信若しくは有線通信で行うことを特徴としている。一方を無線通信で行い他方を有線通信で行ってもよいし、双方を無線通信で行ってもよい。
【００１１】
本発明の不揮発性メモリカードは、リーダ／ライタと情報の送受信を行う通信制御手段と、受信した情報を暗号化する暗号化手段と、暗号化された情報を処理する情報処理手段と、暗号化された情報を記憶する不揮発性メモリとを有し、通信制御手段はアンテナを有し、且つリーダ／ライタとの情報の送受信を無線通信で行うことを特徴としている。また、不揮発性メモリカードの通信制御手段は、暗号化された情報をリーダ／ライタに送信し、暗号化されていない原通信文（平文）をリーダ／ライタから受信することを特徴としている。
【発明の効果】
【００１２】
本発明の個人情報管理システムを利用することにより、漏洩に対して危険度の高い個人情報は、サーバー側には通常格納されておらず、ユーザーが所有する不揮発性メモリカード等の個人情報記録媒体内に保管される。従って、ネットワークを介したサーバーへの不正アクセス、企業内部での手違いや不正によるデータの読み出し等によって、大量の個人情報が漏洩するという危険が解消される。
【００１３】
また、仮に、サーバー内に格納されている暗証データが流出したとしても、それらは単独では意味を成さない乱数に過ぎず、データを悪用される危険性も低いため、本発明は、大規模な顧客を抱える企業において、安全かつ新しい顧客管理の形態として提供されるものである。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００１５】
まず、本発明の個人情報管理システムの認証方式について図２を参照して簡単に説明する。
【００１６】
本発明は、ユーザーが所有する個人情報記録媒体５００に、暗号化、復号化等の機能を有するＣＰＵ及び書き込み、消去可能な不揮発性メモリを設け、個人情報を始めとする各種情報を、サーバー５２０ではなく個人情報記録媒体の不揮発性メモリに暗号化された状態で格納することを特徴とする。一方、サーバー５２０側には個人情報ではなく個人認証に用いる鍵となる暗証データを格納する。
【００１７】
端末５１０で個人情報記録媒体が認識されると、暗号化された個人情報が個人情報記録媒体から読み出され、サーバー５２０において復号化される。続いて、サーバー５２０に格納された暗証データを用い、個人情報記録媒体５００から読み出された情報と比較を行う。そして、個人情報記録媒体５００から読み出された情報に対応する暗証データが存在したときに認証される。
【００１８】
以上のような認証方式を用いることにより、漏洩に対して危険度の高い個人情報は、サーバー５２０側には通常格納されておらず、ユーザーが所有する個人情報記録媒体５００に格納される。その結果、ネットワークを介したサーバー５２０への不正アクセス、企業内部での手違いによるデータの読み出し等によって、大量の個人情報が漏洩する危険を防止することができる。仮に、サーバー５２０内に格納されている暗証データが流出した場合であっても、それらは単独では意味をなさない乱数に過ぎず、データを悪用される危険性も低い。
【００１９】
以下、本発明の個人情報管理システム関する具体的な構成について説明を行う。
【００２０】
（実施の形態１）
本実施の形態では、本発明の不揮発性メモリカード及び当該不揮発性メモリカードを用いた個人情報管理システムの一例に関して図面を参照して説明する。
【００２１】
本実施の形態で示す個人情報管理システムは、個人情報記録媒体５００、端末５１０、サーバー５２０により構成されている（図１）。
【００２２】
個人情報記録媒体５００は、通信制御手段５０１と、暗号化手段５０２と、情報処理手段５０３と、不揮発性メモリを有する記憶回路５０４とを有している。ここでは、暗号化手段５０２を情報処理手段５０３の一部として設けた例を示している。
【００２３】
通信制御手段５０１は、端末５１０と情報の送受信が行えるものであればよい。ここでは、個人情報記録媒体５００の通信制御手段５０１にアンテナを設け、無線通信により端末５１０との情報の送受信を行う構成とする。また、通信制御手段５０１は、共振回路、復調回路、変調回路、符号化回路、復号化回路、情報判定回路等を設けた構造とすることができる。
【００２４】
情報処理手段５０３は、外部との情報の送受信をした際にデータを処理する回路を有しており、例えば、暗号化、復号化の機能を有するＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）で設けることができる。また、記憶回路５０４には、個人情報（氏名、住所、電話番号、生年月日等）等が記録されている。さらに、これらの個人情報は、暗号化手段５０２により暗号化された状態で記憶回路５０４に記録されている。記憶回路５０４は、書き換え可能な不揮発性メモリ等で設けることができる。また、記憶回路５０４に暗号化して記録される情報は、個人の氏名等の情報に加えて、サーバー５２０とやりとりを行うことによって、ユーザーが提供されたサービス等（ある店舗の会員情報、オンラインゲームに参加するユーザー情報等）の履歴等も暗号化して記録することができる。
【００２５】
端末５１０は、通信制御手段５１１と、制御回路５１２と、表示部５１３と、入力手段５１４とを有している。
【００２６】
端末５１０の通信制御手段５１１は、個人情報記録媒体５００及びサーバー５２０と情報の送受信が行えるものであればよく、有線のネットワークでも、無線のネットワークのいずれのネットワークでも構築することができる。ここでは、端末５１０と個人情報記録媒体５００との情報の送受信には無線通信によって行い、端末５１０とサーバー５２０との情報の送受信には有線通信で行う。
【００２７】
表示部５１３は、個人情報記録媒体５００又はサーバー５２０から受信した情報を表示するものである。表示部５１３は、例えば、液晶ディスプレー、有機ＥＬや無機ＥＬ等の自発光素子、電子ペーパー等で設けることができる。入力手段５１４は、表示部５１３に表示された内容を参照して、各ユーザーによる情報の入力や、選択する際に用いるものである。入力手段として、例えば、キーボードや表示部に直接接触するタッチセンサー等を用いることができる。なお、本実施の形態において端末５１０には、個人情報記録媒体５００と情報の送受信を行うリーダ／ライタが含まれた構成となっているが、リーダ／ライタを別途設けコンピュータ等の端末と接続させてもよい。
【００２８】
サーバー５２０は、通信制御手段５２１と、復号化手段５２２と、比較参照手段５２３と、情報処理プログラム５２４と、暗証データ記録部５２５とを有している。
【００２９】
サーバー５２０の通信制御手段５２１は、端末５１０と情報の送受信が行えるものであればよく、有線のネットワークでも、無線のネットワークのいずれのネットワークでも構築することができる。ここでは、端末５１０との情報の送受信に有線通信を用いて行う。復号化手段５２２は、端末５１０を介して個人情報記録媒体５００から受信した暗号化された情報を原通信文（平文）に変換する。
【００３０】
比較参照手段５２３は、復号化された情報と暗証データ記録部５２５に記録されたデータとの比較を行い所定の条件を満たすか（データの認証に合致するか否か）の判定を行う。暗証データ記録部５２５に記録されるデータは、個人認証に用いる鍵となる暗証データとし個人を特定しうる情報は記録させない。また、情報処理プログラム５２４は、比較参照手段５２３を駆動するためのプログラムを有している。なお、比較参照手段５２３におけるデータの比較は、暗号化されたデータを復号化手段５２２により復号化する前に行ってもよい。
【００３１】
次に、個人情報記録媒体５００、端末５１０及びサーバー５２０とのやりとりに関して説明する。
【００３２】
ユーザーが個人情報記録媒体５００を端末５１０に設けられたリーダ／ライタにかざすと、端末の通信制御手段５１１が認識し、個人情報記録媒体５００と端末５１０との間で情報の送受信が行われる。具体的には、個人情報記録媒体５００の記憶回路５０４に暗号化されて記録された個人情報が暗号化された状態で端末５１０に送信される。そして、当該暗号化された個人情報は端末５１０の通信制御手段５１１から有線のネットワークを介してサーバー５２０の通信制御手段５２１に送信される。
【００３３】
次に、暗号化された個人情報は、サーバー５２０の復号化手段５２２により復号化された後、サーバー５２０の暗証データ記録部５２５に格納された暗証データを用い、復号化されたデータとの比較が行われ所定の条件を満たすか否かの判定が行われる。個人情報記録媒体５００から読み出されたデータに対応する暗証データがサーバー５２０の暗証データ記録部５２５に存在したときに、はじめて認証が完了する。つまり、暗証データ記録部５２５には個人情報を認証するための鍵となる情報が保管されている。
【００３４】
サーバー５２０において認証が完了した場合、通信制御手段５２１から有線のネットワークを介して端末５１０の通信制御手段５１１に復号化された情報（平文）が送信され、制御回路５１２を介して表示部５１３に情報が表示されることにより、ユーザーは個人情報記録媒体５００に記録された情報を確認することができる。なお、表示部５１３に情報を表示する前に、パスワードを要求する構成としてもよい。パスワードを要求することによって、不正に他人の個人情報記録媒体５００を取得した第三者の利用を効果的に防止することが可能となる。また、パスワードとして持ち主の生体情報（指紋、声紋、静脈）を用いることによって、より効果的に第三者の不正利用を防止することができる。もちろん、生体情報は個人にとって極めて重要な情報であるため、個人の管理責任の及ばない端末５１０やサーバー５２０に記録しておくのではなく、個人情報記録媒体５００の記憶回路５０４に記録しておくことが好ましい。
【００３５】
また、表示部５１３に表示された情報に基づいて、ユーザーが新たに情報を入力する場合や情報の修正等を行ったりする場合には、最新の情報が個人情報記録媒体５００の記憶回路５０４に暗号化されて記録される。具体的には、修正後の情報が端末５１０の通信制御手段５１１から無線通信により個人情報記録媒体５００の通信制御手段５０１に送信され、情報処理手段５０３に含まれる暗号化手段５０２により暗号化された後に記憶回路５０４に記憶される。
【００３６】
その後、端末５１０の表示部５１３に表示された情報が消去され、サーバー５２０にも個人情報が残らない。
【００３７】
以上のような認証方式を用いることにより、漏洩に対して危険度の高い個人情報は、サーバー側には通常格納されておらず、ユーザーが所有する個人情報記録媒体５００に格納される。その結果、ネットワークを介したサーバー５２０への不正アクセス、企業内部での手違いや不正によるデータの読み出し等によって、大量の個人情報が漏洩する危険を防止することができる。仮に、サーバー５２０内に格納されている暗証データが流出した場合であっても、それらは単独では意味をなさない乱数に過ぎず、データを悪用される危険性も低い。
【００３８】
また、ユーザーが個人情報記録媒体５００を紛失した場合、当該個人情報記録媒体５００に格納されたデータを不正に読み出される可能性はあるが、個人情報記録媒体５００内に暗合化されて格納された情報の復号化は容易でなく、セキュリティ面でも高い安全性を確保することができる。
【００３９】
（実施の形態２）
本実施の形態では、上記実施の形態で示した個人情報記録媒体の具体的な構造の一例に関して図３を参照して説明する。ここでは、カードに不揮発性メモリを有するＲＦＩＤタグ（ＩＣタグ、ＩＤタグ、無線タグ、無線チップともいう）を設けた構造（以下、「不揮発性メモリカード」とも記す）について説明する。
【００４０】
本実施の形態で示す不揮発性メモリカードは、アンテナと共振容量を有する共振回路７０２、電源回路７０３、クロック発生回路７０４、復調回路７０５、情報処理回路７０６、不揮発性メモリ等のメモリ素子が設けられる記憶回路７０７、変調回路７０９、Ａ／Ｄ変換回路７０８、ＣＰＵ７１３、ＲＦ回路７１６を有する。
【００４１】
ＲＦ回路７１６は、共振回路７０２を有し、共振回路７０２は電源回路７０３、クロック発生回路７０４、復調回路７０５、変調回路７０９と接続され、信号や電力のやり取りを行う。電源回路７０３、クロック発生回路７０４、復調回路７０５からの信号は、情報処理回路７０６に入力され、情報処理回路７０６に設けられたＣＰＵ７１３を動作させることができる。また変調回路７０９は、情報処理回路７０６から受け取った信号を共振回路７０２に出力する（信号は共振回路７０２に入力される）。また、情報処理回路７０６と記憶回路７０７は、双方に信号のやり取りを行う。またＡ／Ｄ変換回路７０８からの信号が情報処理回路７０６へ入力され、アナログ信号とデジタル信号の変換を行うことができる。
【００４２】
なお、本実施の形態で示す不揮発性メモリカード７０１は上記構成に制限されず、輻輳制御回路等を有することもある。不揮発性メモリとしては、書き換え可能なフラッシュメモリ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、強誘電体メモリ等不揮発性メモリを用いることができる。また、他にも、書き換えが不可能であるマスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｉｙ）、電極間に有機物や無機物を設けた追記可能なライトワンスメモリ等を用いてもよい。書き換え不可能な不揮発性メモリは、固有情報の改ざんを防止することができる。
【００４３】
不揮発性メモリカード７０１が有する記憶回路７０７には、氏名、住所、電話番号、生年月日等の個人情報を暗号化して記憶させる。また、他にも個人の生体的特徴（指紋、声紋、ＤＮＡ情報）をデータとして記憶させることも可能である。なお、生体的特徴は二次元パターンデータとして処理され、氏名、住所等と比較して情報量が大きいため、十分に容量が確保できる記憶素子を搭載することが好ましい。
【００４４】
ＲＦ回路７１６は、リーダ／ライタ７１５との間で電波の送受信をする機能を有し、さらに不揮発性メモリカード７０１の供給電力を生成することができる。
【００４５】
ＣＰＵ７１３はＲＦ回路７１６から送られる情報を基に記憶回路７０７にアクセスする。さらに、ＣＰＵ７１３は暗号機能を有しており、記憶回路７０７に個人情報を記録する場合に平文で記憶させるのではなく、暗号化して記憶させる。
【００４６】
リーダ／ライタ７１５は、コンピュータ等の表示部を有する端末７１２と接続された構成となっている。リーダ／ライタ７１５と端末７１２の接続は、無線通信で行ってもいし、有線通信で行ってもよい。また、端末７１２も有線又は無線のネットワークを利用してサーバー７１４と接続されている。
【００４７】
次に、不揮発性メモリカード７０１と、リーダ／ライタ７１５とのやり取りについて説明する。リーダ／ライタ７１５は、携帯型、又は固定型のものを適用することができる。
【００４８】
図３に示すリーダ／ライタ７１５は、アンテナを有する。リーダ／ライタ７１５と接続された端末７１２は、リーダ／ライタ７１５を制御することができる。また、不揮発性メモリカード７０１は、共振回路７０２で、リーダ／ライタ７１５のアンテナより発せられる電波を受信すると、電源回路７０３で電源電位が生成される。また、復調回路７０５にて受信した電波から情報を復調する。リーダ／ライタ７１５への情報の送信は、変調回路７０９によって行われる。このようにしてリーダ／ライタ７１５と不揮発性メモリカード７０１は無線通信で情報の送受信を行うことができる。なお、端末７１２は、記憶装置を有していてもよい。
【００４９】
リーダ／ライタ７１５は通信回線７１１を介して端末７１２と接続され、当該端末７１２の制御のもとに不揮発性メモリカード７０１との情報の送受信を行うことができる。なお、リーダ／ライタ７１５と端末７１２との通信回線７１１として、赤外線通信等の無線通信回線を用い、これによって情報のやり取りを行ってもよい。
【００５０】
共振回路７０２は、リーダ／ライタ７１５のアンテナより発せられる電波を受信し、アンテナ両端に交流信号を発生する機能を有する。発生した交流信号は、不揮発性メモリカード７０１の電力になるほか、リーダ／ライタ７１５のアンテナから送信される命令等の情報を含んでいる。電源回路７０３は、共振回路７０２に発生した交流信号をダイオードで整流し、容量を用いて平滑化することで、電源電位を生成し、各回路へ供給する機能を有する。クロック発生回路７０４は、共振回路７０２に発生した交流信号を基に、様々な周波数のクロック信号を生成する機能を有する。復調回路７０５は、共振回路７０２に発生した交流信号に含まれる情報を復調する機能を有する。
【００５１】
情報処理回路７０６は、復調した信号から命令を抽出し、記憶回路７０７、およびＡ／Ｄ変換回路７０８を制御することで、命令に従った一連の動作を実行する機能を有する。また情報処理回路７０６は、復調した信号に誤りが無いかをチェックする機能を有してもよい。また、情報処理回路７０６は、記憶回路７０７へ書き込み命令を送り、レジスタなどに格納した情報を記憶回路７０７の記憶領域に格納する機能を有する。勿論、レジスタを介さずに行うこともできる。同様に情報処理回路７０６は、記憶回路７０７へ読み出し命令を送り、データを読み出すことができる。そして情報処理回路７０６内の符号化回路によって符号化した信号を生成し、変調回路７０９へ出力する。
【００５２】
記憶回路７０７には、フラッシュメモリ、ＥＥＰＲＯＭ、強誘電体メモリ等の書き換え可能な不揮発性メモリを設けることができる。また、記憶回路７０７には、ライトワンスメモリが設けられていてもよい。ライトワンスメモリは、追記型であり、書き換え不可能な不揮発性メモリである。このような記憶回路７０７によって、不揮発性メモリカード７０１固有の情報を保持することができる。
【００５３】
変調回路７０９は、符号化信号を基に搬送波を変調する機能を有する。
【００５４】
本実施の形態では、不揮発性メモリカード７０１がリーダ／ライタ７１５のアンテナから電力供給を受ける例を示したが、本発明はこの形態に限定されない。例えば、不揮発性メモリカード７０１は、内部に電池等を有して電力供給を行うことができ、リーダ／ライタ７１５のアンテナとは無線で情報の送受信のみを行うことも可能である。また、不揮発性メモリカード７０１に搭載する電池として充電式の電池を設け、リーダ／ライタ７１５からの無線信号により充電可能な電池を設けることも可能である。
【００５５】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【００５６】
（実施の形態３）
本実施の形態では、本発明の個人情報管理システムの具体的な使用形態に関して図面を参照して説明する。
【００５７】
まず、上記実施の形態に示した不揮発性メモリカードに記録されたユーザーの情報に応じてサービス等を提供する場合に関して図４を参照して説明する。
【００５８】
不揮発性メモリカード５００の記憶回路５０４には、暗号化されたユーザー情報（氏名、住所、性別、年齢、身長、体重等）が記録されているものとする。
【００５９】
ユーザーが不揮発性メモリカード５００をリーダ／ライタを搭載した端末５１０にかざすと、端末５１０を介して暗号化された情報がサーバー５２０へ送信される。続いて、サーバー５２０において暗号化された情報が復号化手段５２２により復号化された後、比較参照手段５２３を用いて判断することにより当該情報の鍵となる暗証データがサーバー５２０の暗証データ記録部５２５に記録されていた場合に認証される。
【００６０】
サーバー５２０において認証が完了した後、サーバー５２０から端末５１０に復号化された情報が送信され、端末５１０の表示部５１３にユーザーの個人情報を参考にしたサービス情報が表示される。サービス情報は、不揮発性メモリカードに記録された個人情報に応じて企業等がそのユーザーにあったサービス等を端末の表示部を介して提供することができる。また、過去にユーザーが利用したサービス等の情報を不揮発性メモリカード５００に履歴として記録させておくことによって、よりいっそうユーザー毎に適切なサービスの提供が可能となる。
【００６１】
特に、ゲームセンターやテーマパーク等において、何回も同様のゲーム等を行っている場合、これまで経験した情報等を不揮発性メモリカードに記録させておくことにより、ユーザー毎に最適化された様々なサービスの提供が可能となる。例えば、同じオンラインゲームに複数回参加する場合に、過去のユーザーの取得した情報を不揮発性メモリカードに記録させておくことが挙げられる。この場合、前回の情報を引き継いでオンラインゲームへの参加が可能となる。
【００６２】
また、不揮発性メモリカードに、個人の氏名、住所、年齢等に加えて生体情報（指紋、声紋、静脈、網膜、ＤＮＡ等の情報）を記録させることにより、医療分野において、本発明の個人情報管理システムを適用することができる。その場合について図４を参照して説明する。
【００６３】
ユーザーが不揮発性メモリカード５００をリーダ／ライタを搭載した端末５１０にかざすと、不揮発性メモリカード５００に記録された情報は暗号化された状態のまま端末５１０を介してサーバー５２０に送信される。そして、サーバー５２０で暗号化された個人情報が復号化された後、比較参照手段５２３において当該情報に対応する暗証データがサーバー５２０の暗証データ記録部５２５に記録されていた場合に認証が完了する。
【００６４】
認証が完了した後、サーバー５２０から端末５１０に復号化された情報が送信され、端末５１０の表示部５１３により個人の生体情報を確認することが可能となる。また、表示部５１３に生体情報を表示する前にパスワードを要求する構成としてもよい。パスワードを要求することによって、不正に他人の不揮発性メモリカードを取得した第三者の利用を効果的に防止することが可能となる。また、パスワードとしてここでは、不揮発性メモリカードに記録されたユーザーの生体情報（指紋、声紋、静脈）を利用することが好ましい。
【００６５】
また、病院等において、治療データや処方した薬の情報等を記録したい場合には、端末５１０に設けられた入力手段５１４により情報を更新し、不揮発性メモリカード５００に更新された情報を暗号化して記憶させておくことができる。つまり、ユーザー自身がカルテ（電子カルテ）を所有し管理することが可能となる。
【００６６】
近年、指紋や声紋等の生体情報により個人認証を行うことにより第三者による不正利用を防止する試みが行われている。その一方で、個人の生体的特徴は唯一個人を特定できてしまうため、情報が漏洩した場合の損害は計り知れない。従って、大量の個人の生体情報を一括して管理する場合には管理方法等の様々な問題を含んでいる。しかし、上述した管理システムを利用することにより、ネットワークを介したサーバーへの不正アクセス、企業内部での不正なデータの読み出し等によって、大量の個人情報が漏洩する危険を防止することができる。仮に、サーバー内に格納されている暗証データが流出した場合であっても、それらは単独では意味をなさない乱数に過ぎず、データを悪用される危険性も低い。また、ユーザーが不揮発性メモリカード５００を紛失した場合、当該不揮発性メモリカード５００に格納されたデータを不正に読み出される可能性はあるが、不揮発性メモリカード５００内に暗合化されて格納された情報の復号化は容易でなく、セキュリティ面でも高い安全性を確保することができる。
【００６７】
次に、不揮発性メモリカードを用いて、金融機関とのやりとりにおける管理システムについて図５を参照して説明する。
【００６８】
図５において、ユーザーが所有する不揮発性メモリカード５００の記憶回路５０４には、氏名、住所、年齢、電話番号等の個人情報に加え、預金残高等の預金情報、不揮発性メモリカード５００の固有ＩＤ番号等が記録されている。また、サーバー５２０には、暗証データ記録部５２５に暗証データが記録され、暗証データ記録部５２５とは別に預金情報記録部５２７に個人情報を含まない預金情報が記録されている。氏名等の個人情報や預金情報は暗号化されて保存されている。
【００６９】
ユーザーが不揮発性メモリカード５００をリーダ／ライタを搭載した端末５１０にかざすと、端末５１０は不揮発性メモリカード５００に記録された固有のＩＤ番号を認識し、サーバー５２０へ当該ＩＤ番号を送信する。続いて、サーバー５２０において、暗証データ記録部５２５に記録された暗証コードと受信したＩＤ番号が比較され、該当するＩＤ番号がサーバー５２０の暗証データ記録部５２５に格納されていた場合に、不揮発性メモリカード５００の記憶回路５０４に暗号化されて記憶されていた氏名等の個人情報や預金情報等が復号化手段５２２により復号化される。そして、復号化された預金情報と、サーバー５２０の預金情報記録部５２７に格納された預金情報とが一致するか比較参照手段５２６により判定される。不揮発性メモリカード５００から読み出された預金情報に対応する預金情報が預金情報記録部５２７に存在したときに、はじめて認証が完了する。
【００７０】
認証が完了した後、サーバー５２０から端末５１０に復号化された情報が送信され、端末５１０の表示部５１３に預金情報等が表示される。ユーザーは、表示部５１３に表示された情報を参照して、入力手段５１４を用いて入金や引き出し等の処理を行うことができる。続いて、入金や引き出し等の処理により情報が更新された場合、更新された情報が端末５１０から不揮発性メモリカード５００に送信され、暗号化手段５０２によって暗号化された後に情報処理手段５０３を介して記憶回路５０４に記録される。一方、記憶回路５０４に記録された情報は、端末５１０を介してサーバー５２０に送信され、サーバー５２０の預金情報記録部５２７に記録された預金情報も更新される。なお、端末５１０で更新された情報を不揮発性メモリカード５００に送信すると同時に、サーバー５２０にも送信してサーバー５２０の預金情報記録部５２７に記録された預金情報の更新を行ってもよい。
【００７１】
図５に示した個人情報管理システムは、企業側も預金情報等の情報を保管したい場合に有効となる。預金情報等を個人の不揮発性メモリカードにのみ記憶させる場合、不正に書き換えが行われた際に企業側も把握できずに損害を受ける可能性があるためである。ただし、サーバー５２０の預金情報記録部５２７に記録される預金情報は、個人情報を含まない情報とする。その結果、預金情報が漏洩した場合であっても個人が特定されることはなく、データを悪用される危険性も低い。
【００７２】
また、サーバーに格納されている暗証コードと預金情報とは互いにリンクしない状態としておく。つまり、ユーザーの使用により暗号化された情報が復号化された場合にはじめて、復号化された情報に基づいて預金情報記録部５２７に記録された預金情報と比較が行われるようにすることが好ましい。この場合、仮にサーバーへの不正アクセスによって、ＩＤ番号と預金情報が漏洩した場合であっても、個人の特定できる恐れが減少する。
【００７３】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【００７４】
（実施の形態４）
本実施の形態では、不揮発性メモリカードが有する記憶回路に含まれる不揮発性メモリ素子の構造、及びその動作方法について説明する。
【００７５】
図１６は本発明に係る不揮発性メモリカードが有する記憶回路の主要な構成を説明するための断面図である。図１６は、特に記憶回路に含まれる不揮発性メモリ素子の要部を示している。この不揮発性メモリ素子は、絶縁表面を有する基板１０を用いて作製されている。絶縁表面を有する基板１０としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁膜が形成された金属基板などを用いることができる。
【００７６】
この絶縁表面を有する基板１０上に半導体層１４が形成されている。基板１０と半導体層１４の間には、下地絶縁膜１２を設けても良い。この下地絶縁膜１２は、基板１０から半導体層１４へアルカリ金属などの不純物が拡散して汚染することを防ぐものであり、ブロッキング層として適宜設ければ良い。
【００７７】
下地絶縁膜１２としては、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。例えば、下地絶縁膜１２を２構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。
【００７８】
半導体層１４は、単結晶半導体又は多結晶半導体で形成されたものを用いることが好ましい。例えば、基板１０上にスパッタリング法、プラズマＣＶＤ法若しくは減圧ＣＶＤ法によって基板１０の全面に形成された半導体層を結晶化させた後、選択的にエッチングして半導体層１４を形成することができる。すなわち、素子分離の目的から、絶縁表面に島状の半導体層を形成し、該半導体層に一又は複数の不揮発性メモリ素子を形成することが好ましい。半導体材料としては、シリコンが好ましく、その他にシリコンゲルマニウム半導体を用いることもできる。半導体層の結晶化法としては、レーザー結晶化法、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いた熱処理による結晶化法、結晶化を助長する金属元素を用いる結晶化法又はこれら方法を組み合わせて行う方法を採用することができる。また、このような薄膜プロセスに換えて、絶縁表面に単結晶半導体層を形成した所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いても良い。
【００７９】
このように、絶縁表面に形成された半導体層を島状に分離形成することで、同一基板上にメモリ素子アレイと周辺回路を形成した場合にも、有効に素子分離をすることができる。すなわち、１０Ｖ〜２０Ｖ程度の電圧で書き込みや消去を行う必要のあるメモリ素子アレイと、３Ｖ〜７Ｖ程度の電圧で動作してデータの入出力や命令の制御を主として行う周辺回路を同一基板上に形成した場合でも、各素子に印加する電圧の違いによる相互の干渉を防ぐことができる。
【００８０】
半導体層１４にはｐ型不純物が注入されていても良い。ｐ型不純物として、例えばホウ素が用いられ、５×１０１５ａｔｏｍｓ／ｃｍ３〜１×１０１６ａｔｏｍｓ／ｃｍ３程度の濃度で添加されていても良い。これは、トランジスタのしきい値電圧を制御するためのものであり、チャネル形成領域に添加されることで有効に作用する。チャネル形成領域は、後述するゲート２６と略一致する領域に形成されるものであり、半導体層１４の一対の不純物領域１８の間に位置するものである。
【００８１】
一対の不純物領域１８は不揮発性メモリ素子においてソース領域及びドレイン領域として機能する領域である。一対の不純物領域１８はｎ型不純物であるリン若しくはヒ素をピーク濃度で約１０２１ａｔｏｍｓ／ｃｍ３で添加することで形成される。
【００８２】
半導体層１４上には第１の絶縁膜１６、浮遊ゲート電極２０、第２の絶縁膜２２、制御ゲート電極２４が形成されるが、本明細書では、浮遊ゲート電極２０から制御ゲート電極２４までの積層構造をゲート２６と呼ぶことがある。
【００８３】
第１の絶縁膜１６は酸化シリコン若しくは酸化シリコンと酸窒化シリコンの積層構造で形成する。第１の絶縁膜１６は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いが、好ましくはプラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層（代表的にはシリコン層）を、プラズマ処理により酸化又は窒化することにより形成した絶縁膜は、緻密で絶縁耐圧が高く信頼性に優れているためである。第１の絶縁膜１６は、浮遊ゲート電極２０に電荷を注入するためのトンネル絶縁膜として用いるので、このように丈夫であるものが好ましい。この第１の絶縁膜１６は１ｎｍ〜２０ｎｍ、好ましくは３ｎｍ〜６ｎｍの厚さに形成することが好ましい。例えば、ゲート長を６００ｎｍとする場合、第１の絶縁膜１６は３ｎｍ〜６ｎｍの厚さに形成することができる。
【００８４】
プラズマ処理による固相酸化処理若しくは固相窒化処理として、マイクロ波（代表的には２．４５ＧＨｚ）で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。固相酸化処理若しくは固相窒化処理において、５００℃以下の温度において、緻密な絶縁膜を形成すると共に実用的な反応速度を得るためである。
【００８５】
このプラズマ処理により半導体層１４の表面を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ２）と希ガス雰囲気下）で行う。また、プラズマ処理により窒化をする場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。
【００８６】
図１５にプラズマ処理を行うための装置の構成例を示す。このプラズマ処理装置は、基板１０を配置するための支持台８８と、ガスを導入するためのガス供給部８４、ガスを排気するために真空ポンプに接続する排気口８６、アンテナ８０、誘電体板８２、プラズマ発生用のマイクロ波を供給するマイクロ波供給部９２を有している。また、支持台８８に温度制御部９０を設けることによって、基板１０の温度を制御することも可能である。
【００８７】
以下に、プラズマ処理について説明する。なお、プラズマ処理とは、半導体層、絶縁膜、導電膜に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理を含んでいる。これらの処理は、その目的に応じて、ガス供給部８４から供給するガスを選択すれば良い。
【００８８】
酸化処理若しくは窒化処理を行うには以下のようにすれば良い。まず、処理室内を真空にし、ガス供給部８４から酸素又は窒素を含むプラズマ処理用ガスを導入する。基板１０は室温若しくは温度制御部９０により１００℃〜５５０℃に加熱する。なお、基板１０と誘電体板８２との間隔は、２０ｍｍ〜８０ｍｍ（好ましくは２０ｍｍから６０ｍｍ）程度である。次に、マイクロ波供給部９２からアンテナ８０にマイクロ波を供給する。そしてマイクロ波をアンテナ８０から誘電体板８２を通して処理室内に導入することによって、プラズマ９４を生成する。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）及び／又は窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化又は窒化することができる。プラズマ処理用ガスにアルゴンなどの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率良く生成することができる。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化若しくは酸化窒化を行うことができる。
【００８９】
図１６において、プラズマ処理により形成される好適な第１の絶縁膜１６の一例は、酸化雰囲気下のプラズマ処理により半導体層１４を３ｎｍ〜６ｎｍの厚さで酸化シリコン層１６ａを形成し、その後窒素雰囲気下でその酸化シリコン層の表面を窒化して酸素と窒素を含むシリコン層（酸窒化シリコン層１６ｂ）を形成した積層構造である。半導体層１４の代表例としてのシリコン層の表面をプラズマ処理で酸化することで、界面に歪みのない緻密な酸化膜を形成することができる。また、当該酸化膜をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化処理層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁膜を形成することができる。
【００９０】
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃〜１０５０℃で形成される熱酸化膜と同等な絶縁膜を得ることができる。すなわち、不揮発性メモリ素子のトンネル絶縁膜として信頼性の高いトンネル絶縁膜を形成することができる。
【００９１】
浮遊ゲート電極２０は第１の絶縁膜１６上に形成される。浮遊ゲート電極２０はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半導体材料で形成することが好ましい。また、浮遊ゲート電極２０として、電荷を蓄積できる窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ（ｘ＞ｙ））、窒化ゲルマニウム（ＧｅＮｘ）等の絶縁膜を用いてもよい。
【００９２】
また、浮遊ゲート電極２０を形成する半導体材料のバンドギャップが、半導体層１４のバンドギャップより小さいことが好ましい。例えば、浮遊ゲートを形成する半導体材料のバンドギャップと、半導体層のバンドギャップは、０．１ｅＶ以上の差があって、前者の方が小さいことが好ましい。半導体層１４の伝導帯の底のエネルギーレベルより、浮遊ゲート電極２０の伝導帯の底のエネルギーレベルを低くすることにより、電荷（電子）の注入性を向上させ、電荷保持特性を向上させるためである。
【００９３】
浮遊ゲート電極２０を形成する半導体材料は、第１の絶縁膜１６により形成される半導体層１４の電子に対する障壁エネルギーに対し、第１の絶縁膜１６により形成される浮遊ゲート電極２０の電子に対する障壁エネルギーが高くなるものであることが好ましい。半導体層１４から浮遊ゲートへの電荷（電子）を注入しやすくし、浮遊ゲート電極２０から電荷が消失することを防ぐためである。
【００９４】
このような条件を満たすものとして、代表的にはゲルマニウム若しくはゲルマニウム化合物で浮遊ゲート電極２０を形成することができる。ゲルマニウム化合物の代表例としては、シリコンゲルマニウムであり、この場合シリコンに対してゲルマニウムが１０原子％以上含まれていることが好ましい。ゲルマニウムの濃度が１０原子％未満であると、構成元素としての効果が薄れ、バンドギャップが有効に小さくならないためである。
【００９５】
浮遊ゲートは電荷を蓄積する目的で、本発明に係る不揮発性メモリカードに適用されるが、同様の機能を備えるものであれば他の半導体材料を適用することもできる。例えば、ゲルマニウムを含む三元系の半導体であっても良い。また、当該半導体材料が水素化されていても良い。また、不揮発性メモリ素子の電荷蓄積層としての機能を持つものとして、当該ゲルマニウム若しくはゲルマニウム化合物の酸化物若しくは窒化物、又は当該ゲルマニウム若しくはゲルマニウム化合物を含む酸化物若しくは窒化物の層で置き換えることもできる。
【００９６】
第２の絶縁膜２２は、酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化シリコン（ＳｉＮｘ）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）、酸化アルミニウム（ＡｌｘＯｙ）などの一層若しくは複数層を、減圧ＣＶＤ法やプラズマＣＶＤ法などで形成する。第２の絶縁膜２２の厚さは１ｎｍ〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。例えば、窒化シリコン層２２ａを３ｎｍの厚さに堆積し、酸化シリコン層２２ｂの厚さを５ｎｍの厚さに堆積したものを用いることができる。また、浮遊ゲート電極２０にプラズマ処理を行い、浮遊ゲート電極２０の表面を窒化処理した窒化膜（例えば、浮遊ゲート電極２０としてゲルマニウムを用いた場合には窒化ゲルマニウム）を形成してもよい。いずれにしても、第１の絶縁膜１６と第２の絶縁膜２２が、浮遊ゲート電極２０と接する側の一方又は双方を窒化膜若しくは窒化処理された層とすることで、浮遊ゲート電極２０の酸化を防ぐことができる。
【００９７】
制御ゲート電極２４はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された金属、又はこれらの金属を主成分とする合金材料若しくは化合物材料で形成することが好ましい。また、リン等の不純物元素を添加した多結晶シリコンを用いることができる。また、一層又は複数層の金属窒化物層２４ａと上記の金属層２４ｂの積層構造で制御ゲート電極２４を形成しても良い。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物層２４ａを設けることにより、金属層２４ｂの密着性を向上させることができ、剥離を防止することができる。また、窒化タンタルなどの金属窒化物は仕事関数が高いので、第２の絶縁膜２２との相乗効果により、第１の絶縁膜１６の厚さを厚くすることができる。
【００９８】
ところで、浮遊ゲート電極２０に電子を注入するには、熱電子を利用する方法と、Ｆ−Ｎ型トンネル電流を利用する方法がある。熱電子を利用する場合には、正の電圧を制御ゲート電極２４に印加して、ドレインに高電圧を印加して熱電子を発生させる。それにより、熱電子を浮遊ゲート電極２０に注入することができる。Ｆ−Ｎ型トンネル電流を利用する場合には、正の電圧を制御ゲート電極２４に印加して半導体層１４からＦ−Ｎ型トンネル電流により浮遊ゲート電極２０に注入する。
【００９９】
図６（Ａ）はＦ−Ｎ型トンネル電流により浮遊ゲート電極２０に注入するときの印加電圧を示している。制御ゲート電極２４に正の高電圧（１０Ｖ〜２０Ｖ）を印加すると共に、ソース領域１８ａとドレイン領域１８ｂは０Ｖとしておく。高電界により半導体層１４の電子は第１の絶縁膜１６に注入され、Ｆ−Ｎ型トンネル電流が流れる。
【０１００】
このデータ”０”の検出は、浮遊ゲート電極２０に電荷が保持されていない状態で不揮発性メモリ素子がオンとなるゲート電圧を印加したとき、トランジスタがオンしないことをセンス回路によって検出することで可能である。又は、図６（Ｂ）に示すようにソース領域１８ａとドレイン領域１８ｂ間にバイアスを印加して、制御ゲート電極２４を０Ｖとしたときに不揮発性メモリ素子が導通するか否かで判断することができる。
【０１０１】
図７（Ａ）は浮遊ゲート電極２０から電荷を放出させ、不揮発性メモリ素子からデータを消去する状態を示している。この場合、制御ゲート電極２４に負のバイアスを印加して、半導体層１４と浮遊ゲート電極２０の間にＦ−Ｎ型トンネル電流を流すことにより行う。或いは、図７（Ｂ）に示すように、制御ゲート電極２４に負のバイアスを印加し、ソース領域１８ａに正の高電圧を印加することにより、Ｆ−Ｎ型トンネル電流を発生させ、ソース領域１８ａ側に電子を引き抜いても良い。
【０１０２】
このような不揮発性メモリ素子を用いて、様々な態様の記憶回路を得ることができる。図８に不揮発性メモリセルアレイの等価回路の一例を示す。１ビットの情報を記憶するメモリセルＭＳ０１は、選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１で構成されている。選択トランジスタＳ０１は、ビット線ＢＬ０と不揮発性メモリ素子Ｍ０１の間に直列に挿入され、ゲートがワード線ＷＬ１に接続されている。不揮発性メモリ素子Ｍ０１のゲートはワード線ＷＬ１１に接続されている。不揮発性メモリ素子Ｍ０１にデータの書き込むときは、ワード線ＷＬ１とビット線ＢＬ０をＨレベル、ＢＬ１をＬレベルとして、ワード線ＷＬ１１に高電圧を印加すると、前述のように浮遊ゲートに電荷が蓄積される。データを消去する場合には、ワード線ＷＬ１とビット線ＢＬ０をＨレベルとし、ワード線ＷＬ１１に負の高電圧を印加すれば良い。
【０１０３】
このメモリセルＭＳ０１において、選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１をそれぞれ、絶縁表面に島状に分離して形成された半導体層３０、３２で形成することにより、素子分離領域を特段設けなくても、他の選択トランジスタ若しくは不揮発性メモリ素子との干渉を防ぐことができる。また、メモリセルＭＳ０１内の選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１は共にｎチャネル型なので、この両者を一つの島状に分離した半導体層で形成することにより、この二つの素子を接続する配線を省略することができる。
【０１０４】
図９は、ビット線に不揮発性メモリ素子を直接接続したＮＯＲ型の等価回路を示している。このメモリセルアレイは、ワード線ＷＬとビット線ＢＬが互いに交差して配設し、各交差部に不揮発性メモリ素子を配置している。ＮＯＲ型は、個々の不揮発性メモリ素子のドレインをビット線ＢＬに接続する。ソース線ＳＬには不揮発性メモリ素子のソースが共通接続される。
【０１０５】
この場合もこのメモリセルＭＳ０１において、不揮発性メモリ素子Ｍ０１を絶縁表面に島状に分離して形成された半導体層３２で形成することにより、素子分離領域を特段設けなくても、他の不揮発性メモリ素子との干渉を防ぐことができる。また、複数の不揮発性メモリ素子（例えば、図９に示すＭ０１〜Ｍ２３）を一つのブロックとして扱い、これらの不揮発性メモリ素子を一つの島状に分離した半導体層で形成することにより、ブロック単位で消去動作を行うことができる。
【０１０６】
ＮＯＲ型の動作は、例えば、次の通りである。データ書き込みは、ソース線ＳＬを０Ｖとし、データを書込むために選択されたワード線ＷＬに高電圧を与え、ビット線ＢＬにはデータ”０”と”１”に応じた電位を与える。例えば、”０”と”１”に対してそれぞれＨレベル、Ｌレベルの電位をビット線ＢＬに付与する。”０”データを書き込むべく、Ｈレベルが与えられた不揮発性メモリ素子ではドレイン近傍でホットエレクトロンが発生し、これが浮遊ゲートに注入される。”１”データの場合この様な電子注入は生じない。
【０１０７】
”０”データが与えられたメモリセルでは、ドレインとソースとの間の強い横方向電界により、ドレインの近傍でホットエレクトロンが生成され、これが浮遊ゲート電極に注入される。これにより、浮遊ゲートに電子が注入されてしきい値電圧が高くなった状態が”０”である。”１”データの場合はホットエレクトロンが生成されず、浮遊ゲートに電子が注入されずしきい値電圧の低い状態、すなわち消去状態が保持される。
【０１０８】
データを消去するときは、ソース線ＳＬに１０Ｖ程度の正の電圧を印加し、ビット線ＢＬは浮遊状態としておく。そしてワード線に負の高電圧を印加して（制御ゲートに負の高電圧を印加して）、浮遊ゲートから電子を引き抜く。これにより、データ”１”の消去状態になる。
【０１０９】
データ読み出しは、ソース線ＳＬを０Ｖにすると共にビット線ＢＬを０．８Ｖ程度とし、選択されたワード線ＷＬに、データ”０”と”１”のしきい値の中間値に設定された読み出し電圧を与え、不揮発性メモリ素子の電流引き込みの有無を、ビット線ＢＬに接続されるセンスアンプで判定することにより行う。
【０１１０】
図１０は、ＮＡＮＤ型メモリセルアレイの等価回路を示す。ビット線ＢＬには、複数の不揮発性メモリ素子を直列に接続したＮＡＮＤセルＮＳ１が接続されている。複数のＮＡＮＤセルが集まってブロックＢＬＫを構成している。図１０で示すブロックＢＬＫ１のワード線は３２本である（ワード線ＷＬ０〜ＷＬ３１）。ブロックＢＬＫ１の同一行に位置する不揮発性メモリ素子には、この行に対応するワード線が共通接続されている。
【０１１１】
この場合、選択トランジスタＳ１、Ｓ２と不揮発性メモリ素子Ｍ０〜Ｍ３１が直列に接続されているので、これらを一つのまとまりとして一つの半導体層３４で形成しても良い。それにより不揮発性メモリ素子を繋ぐ配線を省略することが出来るので、集積化を図ることができる。また、隣接するＮＡＮＤセルとの分離を容易に行うことができる。また、選択トランジスタＳ１、Ｓ２の半導体層３６とＮＡＮＤセルの半導体層３８を分離して形成しても良い。不揮発性メモリ素子Ｍ０〜Ｍ３１の浮遊ゲートから電荷を引き抜く消去動作を行うときに、そのＮＡＮＤセルの単位で消去動作を行うことができる。また、一つのワード線に共通接続する不揮発性メモリ素子（例えばＭ３０の行）を一つの半導体層４０で形成しても良い。
【０１１２】
書込み動作では、ＮＡＮＤセルＮＳ１が消去状態、つまりＮＡＮＤセルＮＳ１の各不揮発性メモリ素子のしきい値が負電圧の状態にしてから実行される。書込みは、ソース線ＳＬ側のメモリ素子Ｍ０から順に行う。メモリ素子Ｍ０への書込みを例として説明すると概略以下のようになる。
【０１１３】
図１１（Ａ）は、”０”書込みをする場合、選択ゲート線ＳＧ２に例えばＶｃｃ（電源電圧）を印加して選択トランジスタＳ２をオンにすると共にビット線ＢＬ０を０Ｖ（接地電圧）にする。選択ゲート線ＳＧ１は０Ｖとして、選択トランジスタＳ１はオフとする。次に、メモリ素子Ｍ０のワード線ＷＬ０を高電圧Ｖｐｇｍ（２０Ｖ程度）とし、これ以外のワード線を中間電圧Ｖｐａｓｓ（１０Ｖ程度）にする。ビット線ＢＬの電圧は０Ｖなので、選択されたメモリ素子Ｍ０のチャネル形成領域の電位は０Ｖとなる。ワード線ＷＬ０とチャネル形成領域との間の電位差が大きいため、メモリ素子Ｍ０の浮遊ゲートには前述のようにＦ−Ｎトンネル電流により電子が注入される。これにより、メモリ素子Ｍ０のしきい値電圧が正の状態（”０”が書込まれた状態）となる。
【０１１４】
一方”１”書込みをする場合は、図１１（Ｂ）に示すように、ビット線ＢＬを例えばＶｃｃ（電源電圧）にする。選択ゲート線ＳＧ２の電圧がＶｃｃであるため、選択トランジスタＳ２のしきい値電圧Ｖｔｈに対して、ＶｃｃマイナスＶｔｈ（Ｖｃｃ−Ｖｔｈ）になると、選択トランジスタＳ２がカットオフする。従って、メモリ素子Ｍ０のチャネル形成領域はフローティング状態となる。次に、ワード線ＷＬ０に高電圧Ｖｐｇｍ（２０Ｖ）、それ以外のワード線に中間電圧Ｖｐａｓｓ（１０Ｖ）の電圧を印加すると、各ワード線とチャネル形成領域との容量カップリングにより、チャネル形成領域の電圧がＶｃｃ−Ｖｔｈから上昇し例えば８Ｖ程度となる。チャネル形成領域の電圧が高電圧に昇圧されるため、”０”の書込みの場合と異なり、ワード線ＷＬ０とチャネル形成領域の間の電位差が小さい。したがって、メモリ素子Ｍ０の浮遊ゲートには、Ｆ−Ｎトンネル電流による電子注入が起こらない。よって、メモリ素子Ｍ１のしきい値は、負の状態（”１”が書込まれた状態）に保たれる。
【０１１５】
消去動作をする場合は、図１２（Ａ）に示すように、選択されたブロック内の全てのワード線に負の高電圧（Ｖｅｒｓ）を印加する。ビット線ＢＬ、ソース線ＳＬをフローティング状態とする。これにより、ブロックの全てのメモリ素子において浮遊ゲート中の電子がトンネル電流により半導体層に放出される。この結果、これらのメモリ素子のしきい値電圧が負方向にシフトする。
【０１１６】
図１２（Ｂ）に示す読み出し動作では、読出しの選択がされたメモリ素子Ｍ０のワード線ＷＬ０の電圧Ｖｒ（例えば０Ｖ）とし、非選択のメモリ素子のワード線ＷＬ１〜３１及び選択ゲート線ＳＧ１、ＳＧ２を電源電圧より少し高い読出し用中間電圧Ｖｒｅａｄとする。すなわち、図１３に示すように、選択メモリ素子以外のメモリ素子はトランスファートランジスタとして働く。これにより、読出しの選択がされたメモリ素子Ｍ０に電流が流れるか否かを検出する。つまり、メモリ素子Ｍ０に記憶されたデータが”０”の場合、メモリ素子Ｍ０はオフなので、ビット線ＢＬは放電しない。一方、”１”の場合、メモリ素子Ｍ０はオンするので、ビット線ＢＬが放電する。
【０１１７】
図１４は、不揮発性メモリカードにおける記憶回路のブロック図の一例を示している。記憶回路は、メモリセルアレイ５２と周辺回路５４が同一の基板上に形成されている。メモリセルアレイ５２は、図８、図９、図１０で示すような構成を有している。周辺回路５４の構成は以下の通りである。
【０１１８】
ワード線選択のためにロウデコーダ６２と、ビット線選択のためにカラムデコーダ６４が、メモリセルアレイ５２の周囲に設けられている。アドレスは、アドレスバッファ５６を介してコントロール回路５８に送られ、内部ロウアドレス信号及び内部カラムアドレス信号がそれぞれロウデコーダ６２及びカラムデコーダ６４に転送される。
【０１１９】
データ書き込み及び消去には、電源電位を昇圧した電位が用いられる。このため、コントロール回路５８により動作モードに応じて制御される昇圧回路６０が設けられている。昇圧回路６０の出力はロウデコーダ６２やカラムデコーダ６４を介して、ワード線Ｗやビット線ＢＬに供給される。センスアンプ６６はカラムデコーダ６４から出力されたデータが入力される。センスアンプ６６により読み出されたデータは、データバッファ６８に保持され、コントロール回路５８からの制御により、データがランダムアクセスされ、データ入出力バッファ７０を介して出力されるようになっている。書き込みデータは、データ入出力バッファ７０を介してデータバッファ６８に一旦保持され、コントロール回路５８の制御によりカラムデコーダ６４に転送される。
【０１２０】
このように、メモリセルアレイ５２において、電源電位とは異なる電位を用いる必要がある。そのため、少なくともメモリセルアレイ５２と周辺回路５４の間は、電気的に絶縁分離されているこことが望ましい。この場合、以下で説明する実施の形態のように、不揮発性メモリ素子及び周辺回路のトランジスタを絶縁表面に形成した半導体層で形成することにより、容易に絶縁分離をすることができる。それにより、誤動作を無くし、消費電力の低い不揮発性メモリカードを得ることができる。
【０１２１】
以下、本発明に係る不揮発性メモリカードについて、以下の実施の形態により詳細に説明する。以下に説明する本発明の構成において、同じ要素を指す符号は異なる図面で共通して用い、その場合における繰り返しの説明は省略する場合がある。
【０１２２】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【０１２３】
（実施の形態５）
本実施の形態では、不揮発性メモリカードの一例に関して図面を参照して説明する。なお、ここでは、不揮発性メモリカードにおいて、メモリ部を構成する不揮発性メモリ素子と、当該メモリ部と同一の基板上に設けられメモリ部の制御等を行うロジック部を構成するトランジスタ等の素子とを同時に形成する場合を示す。
【０１２４】
まず、不揮発性メモリカードにおけるメモリ部の模式図を図８に示す。
【０１２５】
本実施の形態で示すメモリ部は、制御用トランジスタＳと不揮発性メモリ素子Ｍを有するメモリセルが複数設けられている。図８では、制御用トランジスタＳ０１と不揮発性メモリ素子Ｍ０１により一つのメモリセルが形成されている。また、同様に、制御用トランジスタＳ０２と不揮発性メモリ素子Ｍ０２、制御用トランジスタＳ０３と不揮発性メモリ素子Ｍ０３、制御用トランジスタＳ１１と不揮発性メモリ素子Ｍ１１、制御用トランジスタＳ１２と不揮発性メモリ素子Ｍ１２、制御用トランジスタＳ１３と不揮発性メモリ素子Ｍ１３とによりメモリセルが形成されている。
【０１２６】
制御用トランジスタＳ０１のゲート電極はワード線ＷＬ１に接続され、ソース又はドレインの一方はビット線ＢＬ０に接続され、他方は不揮発性メモリ素子Ｍ０１のソース又はドレインに接続されている。また、不揮発性メモリ素子Ｍ０１のゲート電極はワード線ＷＬ１１に接続され、ソース又はドレインの一方は制御用トランジスタＳ０１のソース又はドレインに接続され、他方はソース線ＳＬに接続されている。
【０１２７】
なお、メモリ部に設けられる制御用トランジスタは、ロジック部に設けられるトランジスタと比較して駆動電圧が高いため、メモリ部に設けるトランジスタとロジック部に設けるトランジスタのゲート絶縁膜等を異なる厚さで形成することが好ましい。例えば、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい場合にはゲート絶縁膜が薄い薄膜トランジスタを設けることが好ましく、駆動電圧が大きくゲート絶縁膜の耐圧性が求められる場合にはゲート絶縁膜が厚い薄膜トランジスタを設けることが好ましい。
【０１２８】
従って、本実施の形態では、駆動電圧が小さくしきい値電圧のばらつきを小さくしたいロジック部のトランジスタに対しては膜厚が小さい絶縁膜を形成し、駆動電圧が大きくゲート絶縁膜の耐圧性が求められるメモリ部のトランジスタに対しては膜厚が大きい絶縁膜を形成する場合に関して以下に図面を参照して説明する。なお、図２２〜２４は上面図を示し、図１８〜２１は図２２〜２４におけるＡ−Ｂ間、Ｃ−Ｄ間、Ｅ−Ｆ間及びＧ−Ｈ間の断面図を示している。また、Ａ−Ｂ間及びＣ−Ｄ間はロジック部に設けられる薄膜トランジスタを示し、Ｅ−Ｆ間はメモリ部に設けられる不揮発性メモリ素子を示し、Ｇ−Ｈ間はメモリ部に設けられる薄膜トランジスタを示している。また、本実施の形態では、Ａ−Ｂ間に設ける薄膜トランジスタをｐチャネル型、Ｃ−Ｄ間、Ｇ−Ｈ間に設ける薄膜トランジスタをｎチャネル型、Ｅ−Ｆ間に設けられる不揮発性メモリ素子のキャリアの移動を電子で行う場合に関して説明するが、本発明の不揮発性メモリカードはこれに限られるものでない。
【０１２９】
まず、基板１００上に絶縁膜１０２を介して島状の半導体層１０４、１０６、１０８、１１０を形成し、当該島状の半導体層１０４、１０６、１０８、１１０を覆うように第１の絶縁膜１１２、１１４、１１６、１１８をそれぞれ形成する。そして、第１の絶縁膜１１２、１１４、１１６、１１８を覆うように不揮発性メモリ素子において浮遊ゲートとして機能する電荷蓄積層（ここでは、ゲルマニウム（Ｇｅ）を主成分とする膜）１２０を形成する（図１８（Ａ）参照）。島状の半導体層１０４、１０６、１０８、１１０は、基板１００上にあらかじめ形成された絶縁膜１０２上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用いて非晶質半導体層を形成し、当該非晶質半導体層を結晶化させた後に選択的にエッチングすることにより設けることができる。なお、非晶質半導体層の結晶化は、レーザー結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。
【０１３０】
また、レーザー光の照射によって半導体層の結晶化若しくは再結晶化を行う場合には、レーザー光の光源としてＬＤ励起の連続発振（ＣＷ）レーザー（ＹＶＯ４、第２高調波（波長５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザーを半導体層に照射すると、連続的に半導体層にエネルギーが与えられるため、一旦半導体層を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザーを走査することによって半導体層の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザーに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体層が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、常に半導体層を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体層を形成することができる。その他のＣＷレーザー及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー等がある。固体レーザーとして、ＹＡＧレーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー等がある。また、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＧｄＶＯ４レーザー、ＹＶＯ４レーザーなどのセラミックスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レーザー光をＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。
【０１３１】
基板１００は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。
【０１３２】
絶縁膜１０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。例えば、絶縁膜１０２を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。このように、ブロッキング層として機能する絶縁膜１０２を形成することによって、基板１００からＮａなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１００として石英を用いるような場合には絶縁膜１０２を省略してもよい。
【０１３３】
第１の絶縁膜１１２、１１４、１１６、１１８は、半導体層１０４、１０６、１０８、１１０に熱処理又はプラズマ処理等を行うことによって形成することができる。例えば、高密度プラズマ処理により当該半導体層１０４、１０６、１０８、１１０に酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体層１０４、１０６、１０８、１１０上にそれぞれ酸化膜、窒化膜又は酸窒化膜となる第１の絶縁膜１１２、１１４、１１６、１１８を形成する。なお、プラズマＣＶＤ法やスパッタ法により形成してもよい。
【０１３４】
例えば、半導体層１０４、１０６、１０８、１１０としてＳｉを主成分とする半導体層を用いて高密度プラズマ処理により酸化処理又は窒化処理を行った場合、第１の絶縁膜１１２、１１４、１１６、１１８として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜が形成される。また、高密度プラズマ処理により半導体層１０４、１０６、１０８、１１０に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、半導体層１０４、１０６、１０８、１１０に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸素と窒素を有する膜（以下、「酸窒化シリコン膜」と記す）が形成され、第１の絶縁膜１１２、１１４、１１６、１１８は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。
【０１３５】
ここでは、第１の絶縁膜１１２、１１４、１１６、１１８を１〜１０ｎｍ、好ましくは１〜５ｎｍで形成する。例えば、高密度プラズマ処理により半導体層１０４、１０６、１０８、１１０に酸化処理を行い当該半導体層１０４、１０６、１０８、１１０の表面に概略５ｎｍの酸化シリコン膜を形成した後、高密度プラズマ処理により窒化処理を行い酸化シリコン膜の表面に概略２ｎｍの酸窒化シリコン膜を形成する。この場合、半導体層１０４、１０６、１０８、１１０の表面に形成された酸化シリコン膜の膜厚は、概略３ｎｍとなっている。これは、酸窒化シリコン膜が形成された分だけ減少するためである。また、このとき、高密度プラズマ処理による酸化処理と窒化処理は大気に一度も曝されることなく連続して行うことが好ましい。高密度プラズマ処理を連続して行うことによって、汚染物の混入の防止や生産効率の向上を実現することができる。
【０１３６】
なお、高密度プラズマ処理により半導体層を酸化する場合には、酸素を含む雰囲気下（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ２）と希ガス雰囲気下）で行う。一方、高密度プラズマ処理により半導体層を窒化する場合には、窒素を含む雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。
【０１３７】
希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。高密度プラズマ処理を希ガス雰囲気中で行った場合、第１の絶縁膜１１２、１１４、１１６、１１８は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合があり、Ａｒを用いた場合には第１の絶縁膜１１２、１１４、１１６、１１８にＡｒが含まれている場合がある。
【０１３８】
また、高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板１００上に形成された被処理物（ここでは、半導体層１０４、１０６、１０８、１１０）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。プラズマを形成するための周波数としては、マイクロ波（例えば、２．４５ＧＨｚ）等の高周波を用いることができる。
【０１３９】
本実施の形態では、高密度プラズマ処理により被処理物の酸化処理を行う場合、酸素（Ｏ２）、水素（Ｈ２）とアルゴン（Ａｒ）との混合ガスを導入する。ここで用いる混合ガスは、酸素を０．１〜１００ｓｃｃｍ、水素を０．１〜１００ｓｃｃｍ、アルゴンを１００〜５０００ｓｃｃｍとして導入すればよい。なお、酸素：水素：アルゴン＝１：１：１００の比率で混合ガスを導入することが好ましい。例えば、酸素を５ｓｃｃｍ、水素を５ｓｃｃｍ、アルゴンを５００ｓｃｃｍとして導入すればよい。
【０１４０】
また、高密度プラズマ処理により窒化処理を行う場合、窒素（Ｎ２）とアルゴン（Ａｒ）との混合ガスを導入する。ここで用いる混合ガスは、窒素を２０〜２０００ｓｃｃｍ、アルゴンを１００〜１００００ｓｃｃｍとして導入すればよい。例えば、窒素を２００ｓｃｃｍ、アルゴンを１０００ｓｃｃｍとして導入すればよい。
【０１４１】
本実施の形態において、メモリ部に設けられた半導体層１０８上に形成される第１の絶縁膜１１６は、後に完成する不揮発性メモリ素子において、トンネル酸化膜として機能する。従って、第１の絶縁膜１１６の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、第１の絶縁膜１１６の膜厚が薄いほど、後に形成される浮遊ゲートに低電圧で電荷を蓄積させることが可能となるため、不揮発性メモリカードの消費電力を低減することができる。そのため、第１の絶縁膜１１２、１１４、１１６、１１８は、膜厚を薄く形成することが好ましい。
【０１４２】
一般的に、半導体層上に絶縁膜を薄く形成する方法として熱酸化法があるが、基板１００としてガラス基板等の融点が十分に高くない基板を用いる場合には、熱酸化法により第１の絶縁膜１１２、１１４、１１６、１１８を形成することは非常に困難である。また、ＣＶＤ法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため膜質が十分でなく、膜厚を薄く形成した場合にはピンホール等の欠陥が生じる問題がある。また、ＣＶＤ法やスパッタ法により絶縁膜を形成した場合には、半導体層の端部の被覆が十分でなく、後に第１の絶縁膜１１６上に形成される導電膜等と半導体層とがリークする場合がある。従って、本実施の形態で示すように、高密度プラズマ処理により第１の絶縁膜１１２、１１４、１１６、１１８を形成することによって、ＣＶＤ法やスパッタ法等により形成した絶縁膜より緻密な絶縁膜を形成することができ、また、半導体層１０４、１０６、１０８、１１０の端部を第１の絶縁膜１１２、１１４、１１６、１１８で十分に被覆することができる。その結果、メモリとして高速動作や電荷保持特性を向上させることができる。なお、ＣＶＤ法やスパッタ法により第１の絶縁膜１１２、１１４、１１６、１１８を形成した場合には、絶縁膜を形成した後に高密度プラズマ処理を行い当該絶縁膜の表面に酸化処理、窒化処理又は酸窒化処理を行うことが好ましい。
【０１４３】
電荷蓄積層１２０は、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金等のゲルマニウムを含む膜で形成することができる。ここでは、電荷蓄積層１２０として、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜を１〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。このように、半導体層としてＳｉを主成分とする材料を用いて形成し、当該半導体層上にトンネル酸化膜として機能する第１の絶縁膜を介してＳｉよりエネルギーギャップの小さいゲルマニウムを含む膜を電荷蓄積層として設けた場合、半導体層の電荷に対する絶縁膜により形成される第１の障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第２の障壁がエネルギー的に高くなる。その結果、半導体層から電荷蓄積層へ電荷を注入しやすくすることができ、電荷蓄積層から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。また、メモリ部に設けられた半導体層１０８上に形成される電荷蓄積層１２０は、後に完成する不揮発性メモリ素子において、浮遊ゲートとして機能する。
【０１４４】
次に、半導体層１０４、１０６、１１０上に形成された、第１の絶縁膜１１２、１１４、１１８と電荷蓄積層１２０を選択的に除去し、半導体層１０８上に形成された、第１の絶縁膜１１６と電荷蓄積層１２０を残存させる。ここでは、メモリ部に設けられた半導体層１０８、第１の絶縁膜１１６、電荷蓄積層１２０を選択的にレジストで覆い、半導体層１０４、１０６、１１０上に形成された、第１の絶縁膜１１２、１１４、１１８と電荷蓄積層１２０をエッチングすることによって選択的に除去する（図１８（Ｂ）参照）。
【０１４５】
次に、半導体層１０４、１０６、１１０と、半導体層１０８の上方に形成された電荷蓄積層１２０の一部を選択的に覆うようにレジスト１２２を形成し、当該レジスト１２２に覆われていない電荷蓄積層１２０をエッチングして選択的に除去することによって、電荷蓄積層１２０の一部を残存させ、電荷蓄積層１２１を形成する（図１８（Ｃ）、図２４参照）。
【０１４６】
次に、半導体層１１０の特定の領域に不純物領域を形成する。ここでは、レジスト１２２を除去後、半導体層１０４、１０６、１０８と、半導体層１１０の一部を選択的に覆うようにレジスト１２４を形成し、当該レジスト１２４に覆われていない半導体層１１０に不純物元素を導入することによって、不純物領域１２６を形成する（図１９（Ａ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を半導体層１１０に導入する。
【０１４７】
次に、半導体層１０４、１０６、１１０と、半導体層１０８の上方に形成された第１の絶縁膜１１６と電荷蓄積層１２１を覆うように第２の絶縁膜１２８を形成する（図１９（Ｂ）参照）。
【０１４８】
第２の絶縁膜１２８は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて単層又は積層して形成する。例えば、第２の絶縁膜１２８を単層で設ける場合には、ＣＶＤ法により酸化窒化シリコン膜又は窒化酸化シリコン膜を５〜５０ｎｍの膜厚で形成する。また、第２の絶縁膜１２８を３層構造で設ける場合には、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２の絶縁膜として窒化シリコン膜を形成し、第３の絶縁膜として酸化窒化シリコン膜を形成する。また、他にも第２の絶縁膜１２８として、ゲルマニウムの酸化物又は窒化物を用いてもよい。
【０１４９】
なお、半導体層１０８の上方に形成された第２の絶縁膜１２８は、後に完成する不揮発性メモリ素子においてコントロール絶縁膜として機能し、半導体層１１０の上方に形成された第２の絶縁膜１２８は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１５０】
次に、半導体層１０８、１１０の上方に形成された第２の絶縁膜１２８を覆うようにレジスト１３０を選択的に形成し、半導体層１０４、１０６上に形成された第２の絶縁膜１２８を選択的に除去する（図１９（Ｃ）参照）。
【０１５１】
次に、半導体層１０４、１０６を覆うように第３の絶縁膜１３２、１３４をそれぞれ形成する（図２０（Ａ）参照）。
【０１５２】
第３の絶縁膜１３２、１３４は、上記第１の絶縁膜１１２、１１４、１１６、１１８の形成方法で示したいずれかの方法を用いて形成する。例えば、高密度プラズマ処理により半導体層１０４、１０６、１０８、１１０に酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体層１０４、１０６上にそれぞれシリコンの酸化膜、窒化膜又は酸窒化膜となる第３の絶縁膜１３２、１３４を形成する。
【０１５３】
ここでは、第３の絶縁膜１３２、１３４を１〜２０ｎｍ、好ましくは１〜１０ｎｍで形成する。例えば、高密度プラズマ処理により半導体層１０４、１０６に酸化処理を行い当該半導体層１０４、１０６の表面に酸化シリコン膜を形成した後、高密度プラズマ処理により窒化処理を行い酸化シリコン膜の表面に酸窒化シリコン膜を形成する。また、この場合、半導体層１０８、１１０の上方に形成された第２の絶縁膜１２８の表面にも酸化処理又は窒化処理が行われ、酸化膜又は酸窒化膜が形成される。半導体層１０４、１０６の上方に形成された第３の絶縁膜１３２、１３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１５４】
次に、半導体層１０４、１０６の上方に形成された第３の絶縁膜１３２、１３４、半導体層１０８、１１０の上方に形成された第２の絶縁膜１２８を覆うように導電膜を形成する（図２０（Ｂ）参照）。ここでは、導電膜として、導電膜１３６と導電膜１３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１５５】
導電膜１３６、１３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０１５６】
ここでは、導電膜１３６として窒化タンタルを用いて形成し、その上に導電膜１３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜１３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜１３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１５７】
次に、積層して設けられた導電膜１３６、１３８を選択的にエッチングして除去することによって、半導体層１０４、１０６、１０８、１１０の上方の一部に導電膜１３６、１３８を残存させ、それぞれゲート電極として機能する導電膜１４０、１４２、１４４、１４６を形成する（図２０（Ｃ）、図２３参照）。なお、メモリ部に設けられた半導体層１０８の上方に形成される導電膜１４４は、後に完成する不揮発性メモリ素子において制御ゲートとして機能する。また、導電膜１４０、１４２、１４６は、後に完成するトランジスタにおいてゲート電極として機能する。
【０１５８】
次に、半導体層１０４を覆うようにレジスト１４８を選択的に形成し、当該レジスト１４８、導電膜１４２、１４４、１４６をマスクとして半導体層１０６、１０８、１１０に不純物元素を導入することによって不純物領域を形成する（図２１（Ａ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０１５９】
図２１（Ａ）においては、不純物元素を導入することによって、半導体層１０６にソース領域又はドレイン領域を形成する不純物領域１５２とチャネル形成領域１５０が形成される。また、半導体層１０８には、ソース領域又はドレイン領域を形成する不純物領域１５６とＬＤＤ領域を形成する低濃度不純物領域１５８とチャネル形成領域１５４が形成される。また、半導体層１１０には、ソース領域又はドレイン領域を形成する不純物領域１６２とＬＤＤ領域を形成する低濃度不純物領域１６４とチャネル形成領域１６０が形成される。
【０１６０】
また、半導体層１０８に形成される低濃度不純物領域１５８は、図２１（Ａ）において導入された不純物元素が浮遊ゲートとして機能する電荷蓄積層１２１を突き抜けることによって形成される。従って、半導体層１０８において、導電膜１４４及び電荷蓄積層１２１の双方と重なる領域にチャネル形成領域１５４が形成され、電荷蓄積層１２１と重なり導電膜１４４と重ならない領域に低濃度不純物領域１５８が形成され、電荷蓄積層１２１及び導電膜１４４の双方と重ならない領域に高濃度不純物領域１５６が形成される。
【０１６１】
次に、半導体層１０６、１０８、１１０を覆うようにレジスト１６６を選択的に形成し、当該レジスト１６６、導電膜１４０をマスクとして半導体層１０４に不純物元素を導入することによって不純物領域を形成する（図２１（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図２１（Ａ）で半導体層１０６、１０８、１１０に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、半導体層１０４にソース領域又はドレイン領域を形成する不純物領域１７０とチャネル形成領域１６８を形成される。
【０１６２】
次に、第２の絶縁膜１２８、第３の絶縁膜１３２、１３４、導電膜１４０、１４２、１４４、１４６を覆うように絶縁膜１７２を形成し、当該絶縁膜１７２上に半導体層１０４、１０６、１０８、１１０にそれぞれ形成された不純物領域１５２、１５６、１６２、１７０と電気的に接続する導電膜１７４を形成する（図２１（Ｃ）、図２２参照）。
【０１６３】
絶縁膜１７２は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１６４】
導電膜１７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜１７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【０１６５】
次に、導電膜１７４を覆うように絶縁膜１７６を形成し、当該絶縁膜１７６上にアンテナとして機能する導電膜１７８を形成する（図３６参照）。
【０１６６】
アンテナとして機能する導電膜１７８は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１６７】
絶縁膜１７６は、上記絶縁膜１７２の説明で示したいずれかの材料を用いることができる。
【０１６８】
また、本発明の不揮発性メモリカードにおける信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【０１６９】
なお、上述した構造において、一つの島状の半導体層に複数の不揮発性メモリ素子を設けた構造としてもよい。この場合に関して図１７、図２５を参照して説明する。なお、図１７は上面図を示し、図２５は図１７におけるＥ−Ｆ間、Ｇ−Ｈ間の断面図を示している。
【０１７０】
図１７、図２５で示す不揮発性メモリカードの記憶回路は、ビット線ＢＬ０、ＢＬ１にそれぞれ電気的に接続された島状の半導体層２００ａ、２００ｂが設けられており、島状の半導体層２００ａ、２００ｂの各々に複数の不揮発性メモリ素子が設けられている（図１７、２５参照）。具体的には、半導体層２００ａにおいて、選択トランジスタＳ０１、Ｓ０２の間に複数の不揮発性メモリ素子Ｍ０〜Ｍ３０、Ｍ３１を有するＮＡＮＤセル２０２ａが設けられている。また、半導体層２００ｂにおいても、選択トランジスタの間に複数の不揮発性メモリ素子を有するＮＡＮＤセル２０２ｂが設けられている。また、半導体層２００ａ、２００ｂを分離して設けることによって、隣接するＮＡＮＤセル２０２ａとＮＡＮＤセル２０２ｂを絶縁分離することが可能となる。
【０１７１】
また、一つの島状の半導体層に複数の不揮発性メモリ素子を設けることによって、より不揮発性メモリ素子の集積化が可能となり、大容量の不揮発性メモリカードを形成することができる。
【０１７２】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【０１７３】
（実施の形態６）
本実施の形態では、上記実施の形態と異なる不揮発性メモリカードの作製方法に関して図面を参照して説明する。なお、図２６〜図２８は上面図を示し、図３０〜図３５は図２６〜図２８におけるＡ−Ｂ間、Ｅ−Ｆ間の断面図を示しており、図２９は図２６〜図２８におけるＣ−Ｄ間の断面図を示している。また、Ａ−Ｂ間はメモリ部に設けられるトランジスタと不揮発性メモリ素子を示し、Ｃ−Ｄ間はメモリ部に設けられる不揮発性メモリ素子を示し、Ｅ−Ｆ間はロジック部に設けられるトランジスタを示している。また、本実施の形態では、Ｅ−Ｆ間に示す基板２００の領域２１２に設けられるトランジスタをｐチャネル型、領域２１３に設けられるトランジスタをｎチャネル型とし、Ａ−Ｂ間に示す基板２００の領域２１４に設けられるトランジスタをｎチャネル型、不揮発性メモリ素子のキャリアの移動を電子で行う場合に関して説明するが、本発明の不揮発性メモリカードはこれに限られるものでない。
【０１７４】
まず、基板２００上に絶縁膜を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉを基板２００として用い、当該基板２００上に絶縁膜２０２と絶縁膜２０４を形成する（図３０（Ａ）参照）。例えば、基板２００に熱処理を行うことにより絶縁膜２０２として酸化シリコン（ＳｉＯｘ）を形成し、当該絶縁膜２０２上にＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）を成膜する。
【０１７５】
また、基板２００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１７６】
また、絶縁膜２０４は、絶縁膜２０２を形成した後に高密度プラズマ処理により当該絶縁膜２０２を窒化することにより設けてもよい。なお、基板２００上に設ける絶縁膜は単層又は３層以上の積層構造で設けてもよい。
【０１７７】
次に、絶縁膜２０４上に選択的にレジストマスク２０６のパターンを形成し、当該レジストマスク２０６をマスクとして選択的にエッチングを行うことによって、基板２００に選択的に凹部２０８を形成する（図３０（Ｂ）参照）。基板２００、絶縁膜２０２、２０４のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。
【０１７８】
次に、レジストマスク２０６のパターンを除去した後、基板２００に形成された凹部２０８を充填するように絶縁膜２１０を形成する（図３０（Ｃ）参照）。
【０１７９】
絶縁膜２１０は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。ここでは、絶縁膜２１０として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガスを用いて酸化シリコン膜を形成する。
【０１８０】
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、基板２００の表面を露出させる。ここでは、基板２００の表面を露出させることにより、基板２００の凹部２０８に形成された絶縁膜２１１間に領域２１２、２１３、２１４が設けられる。なお、絶縁膜２１１は、基板２００の表面に形成された絶縁膜２１０が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、ｐ型の導電型を有する不純物元素を選択的に導入することによって、基板２００の領域２１３、２１４にｐウェル２１５を形成する（図３１（Ａ）、図２８（Ａ）、（Ｂ）、図２９（Ａ）参照）。
【０１８１】
ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域２１３、２１４に導入する。
【０１８２】
なお、本実施の形態では、基板２００としてｎ型の導電型を有する半導体基板を用いているため、領域２１２には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２１２にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０１８３】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２１２にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２１３、２１４には不純物元素の導入を行わない構成としてもよい。
【０１８４】
次に、基板２００に設けられた領域２１２、２１３、２１４上に第１の絶縁膜２１６、２１８、２２０を形成する。そして、第１の絶縁膜２１６、２１８、２２０を覆うように浮遊ゲート電極（ゲルマニウム（Ｇｅ）を主成分とする膜）２２２を形成する（図３１（Ｂ）参照）。
【０１８５】
第１の絶縁膜２１６、２１８、２２０は、熱処理を行い基板２００に設けられた領域２１２、２１３、２１４の表面を酸化させることにより酸化シリコン膜で形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有する膜（酸窒化シリコン膜）との積層構造で形成することができる。
【０１８６】
他にも、上述したように、プラズマ処理を用いて第１の絶縁膜２１６、２１８、２２０を形成してもよい。例えば、基板２００に設けられた領域２１２、２１３、２１４の表面に高密度プラズマ処理により酸化処理又は窒化処理を行った場合、第１の絶縁膜２１６、２１８、２２０として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜が形成される。また、高密度プラズマ処理により領域２１２、２１３、２１４の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２１２、２１３、２１４の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸窒化シリコン膜が形成され、第１の絶縁膜２１６、２１８、２２０は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域２１２、２１３、２１４の表面に酸化シリコン膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１８７】
本実施の形態において、基板２００においてメモリ部に設けられた領域２１４上に形成される第１の絶縁膜２２０は、後に完成する不揮発性メモリ素子において、トンネル酸化膜として機能する。従って、第１の絶縁膜２２０の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、第１の絶縁膜２２０の膜厚が薄いほど、浮遊ゲート電極２２２に低電圧で電荷を蓄積させることが可能となるため、不揮発性メモリカードの消費電力を低減することができる。そのため、第１の絶縁膜２２０は、膜厚を薄く形成することが好ましい。
【０１８８】
浮遊ゲート電極２２２は、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金等のゲルマニウムを含む膜で形成することができる。ここでは、浮遊ゲート電極２２２として、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜で形成する。このように、基板２００として単結晶Ｓｉ基板を用い、当該Ｓｉ基板のある領域上にトンネル酸化膜として機能する第１の絶縁膜を介してＳｉよりエネルギーギャップの小さいゲルマニウムを含む膜を浮遊ゲート電極として設けた場合、Ｓｉ基板のある領域の電荷に対する絶縁膜により形成される第１の障壁に対して浮遊ゲート電極の電荷に対する絶縁膜により形成される第２の障壁がエネルギー的に高くなる。その結果、Ｓｉ基板のある領域から浮遊ゲート電極へ電荷を注入しやすくすることができ、浮遊ゲート電極から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。また、基板２００においてメモリ部に設けられた領域２１４の上方に形成される浮遊ゲート電極２２２は、後に完成する不揮発性メモリ素子において、フローティングゲートとして機能する。
【０１８９】
次に、浮遊ゲート電極２２２上にレジストマスク２２３を形成し、当該レジストマスク２２３をマスクとして浮遊ゲート電極２２２と、第１の絶縁膜２１６、２１８、２２０を選択的に除去する。ここでは、基板２００において領域２１４の一部を覆うようにレジストマスク２２３を形成し、当該レジストマスク２２３に覆われていない浮遊ゲート電極２２２、第１の絶縁膜２１６、２１８、２２０を除去することによって、領域２１４に設けられた一部の第１の絶縁膜２２０と浮遊ゲート電極２２２を残存させ、第１の絶縁膜２２４、浮遊ゲート電極２２６とする（図３１（Ｃ）参照）。具体的には、領域２１４のうち、後に不揮発性メモリ素子が形成される領域に設けられた第１の絶縁膜２２０と浮遊ゲート電極２２２を残存させる。また、基板２００の領域２１２、２１３と領域２１４の一部の表面が露出する。
【０１９０】
次に、基板２００の領域２１２、２１３、２１４、浮遊ゲート電極２２２を覆うように第２の絶縁膜２２８を形成する（図３２（Ａ）参照）。
【０１９１】
第２の絶縁膜２２８は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて単層又は積層して形成する。例えば、第２の絶縁膜２２８を単層で設ける場合には、ＣＶＤ法により酸化窒化シリコン膜又は窒化酸化シリコン膜を５〜５０ｎｍの膜厚で形成する。また、第２の絶縁膜２２８を３層構造で設ける場合には、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２の絶縁膜として窒化シリコン膜を形成し、第３の絶縁膜として酸化窒化シリコン膜を形成する。
【０１９２】
なお、基板２００の領域２１４における浮遊ゲート電極２２２上に形成された第２の絶縁膜２２８は、後に完成する不揮発性メモリ素子においてコントロール絶縁膜として機能し、一部の露出した領域２１４に形成された第２の絶縁膜は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１９３】
次に、基板２００の領域２１４に形成された第２の絶縁膜２２８を覆うようにレジストマスク２３０を選択的に形成し、基板２００の領域２１２、２１３に形成された第２の絶縁膜２２８を選択的に除去する（図３２（Ｂ）参照）。
【０１９４】
次に、基板２００の領域２１２、２１３の表面上に第３の絶縁膜２３２、２３４をそれぞれ形成する（図３２（Ｃ）参照）。
【０１９５】
第３の絶縁膜２３２、２３４は、上記第１の絶縁膜２１６、２１８、２２０の形成方法で示したいずれかの方法を用いて形成する。例えば、熱処理を行い基板２００に設けられた領域２１２、２１３の表面を酸化させることにより酸化シリコン膜で第３の絶縁膜２３２、２３４を形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有する膜（酸窒化シリコン膜）との積層構造で形成してもよい。
【０１９６】
他にも、上述したように、プラズマ処理を用いて第３の絶縁膜２３２、２３４を形成してもよい。例えば、基板２００に設けられた領域２１２、２１３の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、第３の絶縁膜２３２、２３４として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域２１２、２１３の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２１２、２１３の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸窒化シリコン膜が形成され、第３の絶縁膜２３２、２３４は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域２１２、２１３の表面に酸化シリコン膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１９７】
なお、第３の絶縁膜２３２、２３４を熱酸化法や高密度プラズマ処理で形成する際に、基板２００の領域２１４の上方に形成された第２の絶縁膜２２８の表面にも、酸化膜又は酸窒化膜が形成される場合がある。また、基板２００の領域２１２、２１３に形成された第３の絶縁膜２３２、２３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１９８】
次に、基板２００に設けられた領域２１２、２１３の上方に形成された第３の絶縁膜２３２、２３４、領域２１４の上方に形成された第２の絶縁膜２２８を覆うように導電膜を形成する（図３３（Ａ）参照）。ここでは、導電膜として、導電膜２３６と導電膜２３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１９９】
導電膜２３６、２３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０２００】
ここでは、導電膜２３６として窒化タンタルを用いて形成し、その上に導電膜２３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２３６として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２３８として、タングステン、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０２０１】
次に、積層して設けられた導電膜２３６、２３８を選択的にエッチングして除去することによって、基板２００の領域２１２、２１３、２１４の上方の一部に導電膜２３６、２３８を残存させ、それぞれゲート電極として機能する導電膜２４０、２４２、２４４、２４６を形成する（図３３（Ｂ）、図２９（Ｂ）参照）。また、ここでは、基板２００において、導電膜２４０、２４２、２４４、２４６と重ならない領域２１２、２１３、２１４の表面が露出するようにする。なお、ゲート電極として機能する導電膜２４４は、後に完成する不揮発性メモリ素子において制御ゲートとして機能する。
【０２０２】
具体的には、基板２００の領域２１２において、導電膜２４０の下方に形成された第３の絶縁膜２３２のうち当該導電膜２４０と重ならない部分を選択的に除去し、導電膜２４０と第３の絶縁膜２３２の端部が概略一致するように形成する。また、基板２００の領域２１４において、導電膜２４２の下方に形成された第３の絶縁膜２３４のうち当該導電膜２４２と重ならない部分を選択的に除去し、導電膜２４２と第３の絶縁膜２３４の端部が概略一致するように形成する。また、基板２００の領域２１４において、導電膜２４４の下方に形成された第２の絶縁膜２２８うち当該導電膜２４４と重ならない部分を選択的に除去し、導電膜２４４と第２の絶縁膜２２８の端部が概略一致するように形成する。また、基板２００の領域２１４において、導電膜２４６の下方に形成された第２の絶縁膜２２８、浮遊ゲート電極２２６、第１の絶縁膜２２４のうち当該導電膜２４６と重ならない部分を選択的に除去し、導電膜２４６と第２の絶縁膜２２８、浮遊ゲート電極２２６及び第１の絶縁膜２２４の端部が概略一致するように形成する。
【０２０３】
この場合、導電膜２４０、２４２、２４４、２４６の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜２４０、２４２、２４４、２４６を形成後残存したレジストマスク又は当該導電膜２４０、２４２、２４４、２４６をマスクとして重ならない部分の絶縁膜等を除去してもよい。
【０２０４】
次に、基板２００の領域２１２、２１３、２１４に不純物元素を選択的に導入する（図３３（Ｃ）参照）。ここでは、領域２１３、２１４に導電膜２４２、２４４、２４６をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入し、領域２１２に導電膜２４０をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に導入する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０２０５】
次に、導電膜２４０、２４２、２４４、２４６の側面に接する絶縁膜２５４（サイドウォールともよばれる）を形成する。具体的には、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜２４０、２４２、２４４、２４６の側面に接するように形成することができる。なお、絶縁膜２５４は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、絶縁膜２５４は、導電膜２４０、２４２、２４４、２４６の下方に形成された絶縁膜や浮遊ゲート電極の側面にも接するように形成されている。
【０２０６】
続いて、当該絶縁膜２５４、導電膜２４０、２４２、２４４、２４６をマスクとして基板２００の領域２１２、２１３、２１４に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図３４（Ａ）、図２７（Ａ）、（Ｂ）参照）。ここでは、基板２００の領域２１３、２１４に絶縁膜２５４と導電膜２４２、２４４、２４６をマスクとして高濃度のｎ型を付与する不純物元素を導入し、領域２１２に絶縁膜２５４と導電膜２４０をマスクとして高濃度のｐ型を付与する不純物元素を導入する。
【０２０７】
その結果、基板２００の領域２１２には、ソース領域又はドレイン領域を形成する不純物領域２５８と、ＬＤＤ領域を形成する低濃度不純物領域２６０と、チャネル形成領域２５６が形成される。また、基板２００の領域２１３には、ソース領域又はドレイン領域を形成する不純物領域２６４と、ＬＤＤ領域を形成する低濃度不純物領域２６６と、チャネル形成領域２６２が形成される。また、基板２００の領域２１４には、ソース領域又はドレイン領域を形成する不純物領域２７０と、ＬＤＤ領域を形成する低濃度不純物領域２７２、２７６と、チャネル形成領域２６８、２７４が形成される。
【０２０８】
なお、本実施の形態では、導電膜２４０、２４２、２４４、２４６と重ならない基板２００の領域２１２、２１３、２１４を露出させた状態で不純物元素の導入を行っている。従って、基板２００の領域２１２、２１３、２１４にそれぞれ形成されるチャネル形成領域２５６、２６２、２６８、２７４は導電膜２４０、２４２、２４４、２４６と自己整合的に形成することができる。
【０２０９】
次に、基板２００の領域２１２、２１３、２１４上に設けられた絶縁膜や導電膜等を覆うように絶縁膜２７７を形成し、当該絶縁膜２７７に開口部２７８を形成する（図３４（Ｂ）参照）。
【０２１０】
絶縁膜２７７は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２１１】
次に、ＣＶＤ法を用いて開口部２７８に導電膜２８０を形成し、当該導電膜２８０と電気的に接続するように絶縁膜２７７上に導電膜２８２ａ〜２８２ｄを選択的に形成する（図３５、図２６（Ａ）、（Ｂ）、図２９（Ｃ）参照）。
【０２１２】
導電膜２８０、２８２ａ〜２８２ｄは、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜２８０、２８２ａ〜２８２ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜２８０、２８２ａ〜２８２ｄを形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。ここでは、導電膜２８０はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することができる。
【０２１３】
以上の工程により、基板２００の領域２１２に形成されたｐ型のトランジスタと、領域２１３に形成されたｎ型のトランジスタと、領域２１４に形成されたｎ型のトランジスタ及び不揮発性メモリ素子とを具備する不揮発性メモリカードを得ることができる。
【０２１４】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０２１５】
【図１】本発明の個人情報管理システムの一例を示す図。
【図２】本発明の個人情報管理システムの一例を示す図。
【図３】本発明の不揮発性メモリカードの一例を示す図。
【図４】本発明の個人情報管理システムの一例を示す図。
【図５】本発明の個人情報管理システムの一例を示す図。
【図６】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図７】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図８】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図９】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１０】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１１】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１２】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１３】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１４】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１５】プラズマ装置の一例を示す図。
【図１６】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１７】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１８】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１９】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２０】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２１】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２２】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２３】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２４】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２５】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２６】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２７】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２８】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２９】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３０】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３１】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３２】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３３】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３４】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３５】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３６】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【符号の説明】
【０２１６】
１０ 基板
１２ 絶縁膜
１４ 半導体層
１６ 絶縁膜
１８ 不純物領域
２０ 浮遊ゲート電極
２２ 絶縁膜
２４ 制御ゲート電極
２６ ゲート
３０ 半導体層
３２ 半導体層
３４ 半導体層
３６ 半導体層
３８ 半導体層
４０ 半導体層
５２ メモリセルアレイ
５４ 周辺回路
５６ アドレスバッファ
５８ コントロール回路
６０ 昇圧回路
６２ ロウデコーダ
６４ カラムデコーダ
６６ センスアンプ
６８ データバッファ
７０ データ入出力バッファ
８０ アンテナ
８２ 誘電体板
８４ ガス供給部
８６ 排気口
８８ 支持台
９０ 温度制御部
９２ マイクロ波供給部
９４ プラズマ
１００ 基板
１０１ 基板
１０２ 絶縁膜
１０４ 半導体層
１０６ 半導体層
１０８ 半導体層
１１０ 半導体層
１１２ 絶縁膜
１１６ 絶縁膜
１２０ 電荷蓄積層
１２１ 電荷蓄積層
１２２ レジスト
１２４ レジスト
１２６ 不純物領域
１２８ 絶縁膜
１３０ レジスト
１３２ 絶縁膜
１３６ 導電膜
１３８ 導電膜
１４０ 導電膜
１４２ 導電膜
１４４ 導電膜
１４８ レジスト
１５０ チャネル形成領域
１５２ 不純物領域
１５４ チャネル形成領域
１５６ 不純物領域
１５８ 低濃度不純物領域
１６０ チャネル形成領域
１６２ 不純物領域
１６４ 低濃度不純物領域
１６６ レジスト
１６８ チャネル形成領域
１６ａ 酸化シリコン層
１６ｂ 酸窒化シリコン層
１７０ 不純物領域
１７２ 絶縁膜
１７４ 導電膜
１７６ 絶縁膜
１７８ 導電膜
１８ａ ソース領域
１８ｂ ドレイン領域
２００ 基板
２０２ 絶縁膜
２０４ 絶縁膜
２０６ レジストマスク
２０８ 凹部
２１０ 絶縁膜
２１１ 絶縁膜
２１２ 領域
２１３ 領域
２１４ 領域
２１５ ｐウェル
２１６ 絶縁膜
２２０ 絶縁膜
２２２ 浮遊ゲート電極
２２３ レジストマスク
２２４ 絶縁膜
２２６ 浮遊ゲート電極
２２８ 絶縁膜
２２ａ 窒化シリコン層
２２ｂ 酸化シリコン層
２３０ レジストマスク
２３２ 絶縁膜
２３４ 絶縁膜
２３６ 導電膜
２３８ 導電膜
２４０ 導電膜
２４２ 導電膜
２４４ 導電膜
２４６ 導電膜
２４ａ 金属窒化物層
２４ｂ 金属層
２５４ 絶縁膜
２５６ チャネル形成領域
２５８ 不純物領域
２６０ 低濃度不純物領域
２６２ チャネル形成領域
２６４ 不純物領域
２６６ 低濃度不純物領域
２６８ チャネル形成領域
２７０ 不純物領域
２７２ 低濃度不純物領域
２７７ 絶縁膜
２７８ 開口部
２８０ 導電膜
５００ 個人情報記録媒体
５００ 不揮発性メモリカード
５０１ 通信制御手段
５０２ 暗号化手段
５０３ 情報処理手段
５０４ 記憶回路
５１０ 端末
５１１ 通信制御手段
５１２ 制御回路
５１３ 表示部
５１４ 入力手段
５２０ サーバー
５２１ 通信制御手段
５２２ 復号化手段
５２３ 比較参照手段
５２４ 情報処理プログラム
５２５ 暗証データ記録部
５２６ 比較参照手段
５２７ 預金情報記録部
７０１ 不揮発性メモリカード
７０２ 共振回路
７０３ 電源回路
７０４ クロック発生回路
７０５ 復調回路
７０６ 情報処理回路
７０７ 記憶回路
７０８ Ａ／Ｄ変換回路
７０９ 変調回路
７１０ アンテナ
７１１ 通信回線
７１２ 端末
７１３ ＣＰＵ
７１４ サーバー
７１５ リーダ／ライタ
７１６ ＲＦ回路
２００ａ 半導体層
２００ｂ 半導体層
２０２ａ ＮＡＮＤセル
２０２ｂ ＮＡＮＤセル
２８２ａ 導電膜
【技術分野】
【０００１】
本発明は、個人情報管理システム及び当該個人情報管理システムに適用可能な不揮発性メモリカードに関する。
【背景技術】
【０００２】
近年、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグ（ＩＤタグ、ＩＣタグ、無線タグ、無線チップともよばれる）の実用化に向け、規格の標準化、様々な用途に向けた試験運用等が始まってきている。ＲＦＩＤタグは、運用される周波数帯によりそれぞれ通信距離、使用プロトコル等に特徴を有しているが、いずれも非接触での応答が可能である点が大きな利点であり、その利便性の高さから、各種個人認証、運賃支払、ゲーム分野といった広範囲な展開が期待されている（例えば、特許文献１）。
【０００３】
ところで、現在のキャッシュカード、会員証等を用いての認証方式は、一般的には、カード内に記録されている口座番号あるいは会員番号および暗証番号を用いて、サーバーに保存されている複数の個人情報の内の唯一つとの対応を得ることで行われている。この方式において、ユーザーが所有するキャッシュカード、会員証は、サーバーに保存されている個人情報を呼び出すための鍵となっており、さらにセキュリティ面での対策として、暗証番号の入力等が併用される場合が多い。
【０００４】
つまり、例えば第三者が拾得したカードを不正に使用しようとしても、カードと暗証番号の両方が揃っていない限りは認証されないことから、古くからある認証方式であるが、現在も個人認証方式の主流の一つに挙げられる。
【特許文献１】特開２００２−５６１７１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、キャッシュカード、会員証を発行している企業においては、大量の個人情報が保存されたサーバーの運用が必要であり、かつ常に何らかのネットワークに接続された状態におかなければならないが、これには、情報の漏洩等に備えた細心の注意が必要となる。特に、特許文献１で開示されているように個人情報を複数の店舗で共有して利用する場合には、情報の漏洩する恐れが高くなる。
【０００６】
また、コンピュータネットワークの整備が進み、一般家庭で気軽にインターネット環境への接続が可能となっている状況では、不特定多数のコンピュータが接続された環境にサーバーがさらされている場合もあり、不正アクセスによる大量の個人情報漏洩が頻発する問題を抱えている。ユーザー側の立場においては、自らの過失が無く、かつ管理が届かない所での個人情報漏洩は、企業に対する信用を低下させるに十分な問題となる。
【０００７】
本発明は上記問題を鑑み、情報の漏洩の問題を解決する個人情報管理システム及び当該個人情報管理システムに適用する不揮発性メモリカードを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の個人情報管理システムは、個人情報記録媒体と、端末と、サーバーとを有している。個人情報記録媒体は、端末と情報の送受信を行う第１の通信制御手段と、受信した情報を暗号化する暗号化手段と、暗号化された情報を記憶する不揮発性メモリとを有する構成とすることができる。端末は、個人情報記録媒体及びサーバーと情報の送受信を行う第２の通信制御手段と、受信した情報を表示する表示部と、入力手段とを有する構成とすることができる。サーバーは、端末と情報の送受信を行う第３の通信制御手段と、暗号化された情報を復号化する復号化手段と、暗証データ記録部と、復号化された情報と暗証データ記録部の情報とを比較参照する手段とを有する構成とすることができる。
【０００９】
また、個人情報記録媒体は、例えば、不揮発性メモリを有するＲＦＩＤタグが設けられたカード（不揮発性メモリカード）を利用することができ、当該ＲＦＩＤタグに設けられた不揮発性メモリに氏名や住所等の個人情報を始めとする各種情報を暗号化された状態で記憶させておくことを特徴とする。つまり、氏名や住所等の個人情報は不揮発性メモリカードに記憶させ、サーバー側には当該個人情報を保管させず、個人認証に用いる鍵となる暗証データを保管させることを特徴としている。
【００１０】
また、個人情報記録媒体と端末との情報の送受信、又は端末とサーバーとの情報の送受信は、無線通信若しくは有線通信で行うことを特徴としている。一方を無線通信で行い他方を有線通信で行ってもよいし、双方を無線通信で行ってもよい。
【００１１】
本発明の不揮発性メモリカードは、リーダ／ライタと情報の送受信を行う通信制御手段と、受信した情報を暗号化する暗号化手段と、暗号化された情報を処理する情報処理手段と、暗号化された情報を記憶する不揮発性メモリとを有し、通信制御手段はアンテナを有し、且つリーダ／ライタとの情報の送受信を無線通信で行うことを特徴としている。また、不揮発性メモリカードの通信制御手段は、暗号化された情報をリーダ／ライタに送信し、暗号化されていない原通信文（平文）をリーダ／ライタから受信することを特徴としている。
【発明の効果】
【００１２】
本発明の個人情報管理システムを利用することにより、漏洩に対して危険度の高い個人情報は、サーバー側には通常格納されておらず、ユーザーが所有する不揮発性メモリカード等の個人情報記録媒体内に保管される。従って、ネットワークを介したサーバーへの不正アクセス、企業内部での手違いや不正によるデータの読み出し等によって、大量の個人情報が漏洩するという危険が解消される。
【００１３】
また、仮に、サーバー内に格納されている暗証データが流出したとしても、それらは単独では意味を成さない乱数に過ぎず、データを悪用される危険性も低いため、本発明は、大規模な顧客を抱える企業において、安全かつ新しい顧客管理の形態として提供されるものである。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００１５】
まず、本発明の個人情報管理システムの認証方式について図２を参照して簡単に説明する。
【００１６】
本発明は、ユーザーが所有する個人情報記録媒体５００に、暗号化、復号化等の機能を有するＣＰＵ及び書き込み、消去可能な不揮発性メモリを設け、個人情報を始めとする各種情報を、サーバー５２０ではなく個人情報記録媒体の不揮発性メモリに暗号化された状態で格納することを特徴とする。一方、サーバー５２０側には個人情報ではなく個人認証に用いる鍵となる暗証データを格納する。
【００１７】
端末５１０で個人情報記録媒体が認識されると、暗号化された個人情報が個人情報記録媒体から読み出され、サーバー５２０において復号化される。続いて、サーバー５２０に格納された暗証データを用い、個人情報記録媒体５００から読み出された情報と比較を行う。そして、個人情報記録媒体５００から読み出された情報に対応する暗証データが存在したときに認証される。
【００１８】
以上のような認証方式を用いることにより、漏洩に対して危険度の高い個人情報は、サーバー５２０側には通常格納されておらず、ユーザーが所有する個人情報記録媒体５００に格納される。その結果、ネットワークを介したサーバー５２０への不正アクセス、企業内部での手違いによるデータの読み出し等によって、大量の個人情報が漏洩する危険を防止することができる。仮に、サーバー５２０内に格納されている暗証データが流出した場合であっても、それらは単独では意味をなさない乱数に過ぎず、データを悪用される危険性も低い。
【００１９】
以下、本発明の個人情報管理システム関する具体的な構成について説明を行う。
【００２０】
（実施の形態１）
本実施の形態では、本発明の不揮発性メモリカード及び当該不揮発性メモリカードを用いた個人情報管理システムの一例に関して図面を参照して説明する。
【００２１】
本実施の形態で示す個人情報管理システムは、個人情報記録媒体５００、端末５１０、サーバー５２０により構成されている（図１）。
【００２２】
個人情報記録媒体５００は、通信制御手段５０１と、暗号化手段５０２と、情報処理手段５０３と、不揮発性メモリを有する記憶回路５０４とを有している。ここでは、暗号化手段５０２を情報処理手段５０３の一部として設けた例を示している。
【００２３】
通信制御手段５０１は、端末５１０と情報の送受信が行えるものであればよい。ここでは、個人情報記録媒体５００の通信制御手段５０１にアンテナを設け、無線通信により端末５１０との情報の送受信を行う構成とする。また、通信制御手段５０１は、共振回路、復調回路、変調回路、符号化回路、復号化回路、情報判定回路等を設けた構造とすることができる。
【００２４】
情報処理手段５０３は、外部との情報の送受信をした際にデータを処理する回路を有しており、例えば、暗号化、復号化の機能を有するＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）で設けることができる。また、記憶回路５０４には、個人情報（氏名、住所、電話番号、生年月日等）等が記録されている。さらに、これらの個人情報は、暗号化手段５０２により暗号化された状態で記憶回路５０４に記録されている。記憶回路５０４は、書き換え可能な不揮発性メモリ等で設けることができる。また、記憶回路５０４に暗号化して記録される情報は、個人の氏名等の情報に加えて、サーバー５２０とやりとりを行うことによって、ユーザーが提供されたサービス等（ある店舗の会員情報、オンラインゲームに参加するユーザー情報等）の履歴等も暗号化して記録することができる。
【００２５】
端末５１０は、通信制御手段５１１と、制御回路５１２と、表示部５１３と、入力手段５１４とを有している。
【００２６】
端末５１０の通信制御手段５１１は、個人情報記録媒体５００及びサーバー５２０と情報の送受信が行えるものであればよく、有線のネットワークでも、無線のネットワークのいずれのネットワークでも構築することができる。ここでは、端末５１０と個人情報記録媒体５００との情報の送受信には無線通信によって行い、端末５１０とサーバー５２０との情報の送受信には有線通信で行う。
【００２７】
表示部５１３は、個人情報記録媒体５００又はサーバー５２０から受信した情報を表示するものである。表示部５１３は、例えば、液晶ディスプレー、有機ＥＬや無機ＥＬ等の自発光素子、電子ペーパー等で設けることができる。入力手段５１４は、表示部５１３に表示された内容を参照して、各ユーザーによる情報の入力や、選択する際に用いるものである。入力手段として、例えば、キーボードや表示部に直接接触するタッチセンサー等を用いることができる。なお、本実施の形態において端末５１０には、個人情報記録媒体５００と情報の送受信を行うリーダ／ライタが含まれた構成となっているが、リーダ／ライタを別途設けコンピュータ等の端末と接続させてもよい。
【００２８】
サーバー５２０は、通信制御手段５２１と、復号化手段５２２と、比較参照手段５２３と、情報処理プログラム５２４と、暗証データ記録部５２５とを有している。
【００２９】
サーバー５２０の通信制御手段５２１は、端末５１０と情報の送受信が行えるものであればよく、有線のネットワークでも、無線のネットワークのいずれのネットワークでも構築することができる。ここでは、端末５１０との情報の送受信に有線通信を用いて行う。復号化手段５２２は、端末５１０を介して個人情報記録媒体５００から受信した暗号化された情報を原通信文（平文）に変換する。
【００３０】
比較参照手段５２３は、復号化された情報と暗証データ記録部５２５に記録されたデータとの比較を行い所定の条件を満たすか（データの認証に合致するか否か）の判定を行う。暗証データ記録部５２５に記録されるデータは、個人認証に用いる鍵となる暗証データとし個人を特定しうる情報は記録させない。また、情報処理プログラム５２４は、比較参照手段５２３を駆動するためのプログラムを有している。なお、比較参照手段５２３におけるデータの比較は、暗号化されたデータを復号化手段５２２により復号化する前に行ってもよい。
【００３１】
次に、個人情報記録媒体５００、端末５１０及びサーバー５２０とのやりとりに関して説明する。
【００３２】
ユーザーが個人情報記録媒体５００を端末５１０に設けられたリーダ／ライタにかざすと、端末の通信制御手段５１１が認識し、個人情報記録媒体５００と端末５１０との間で情報の送受信が行われる。具体的には、個人情報記録媒体５００の記憶回路５０４に暗号化されて記録された個人情報が暗号化された状態で端末５１０に送信される。そして、当該暗号化された個人情報は端末５１０の通信制御手段５１１から有線のネットワークを介してサーバー５２０の通信制御手段５２１に送信される。
【００３３】
次に、暗号化された個人情報は、サーバー５２０の復号化手段５２２により復号化された後、サーバー５２０の暗証データ記録部５２５に格納された暗証データを用い、復号化されたデータとの比較が行われ所定の条件を満たすか否かの判定が行われる。個人情報記録媒体５００から読み出されたデータに対応する暗証データがサーバー５２０の暗証データ記録部５２５に存在したときに、はじめて認証が完了する。つまり、暗証データ記録部５２５には個人情報を認証するための鍵となる情報が保管されている。
【００３４】
サーバー５２０において認証が完了した場合、通信制御手段５２１から有線のネットワークを介して端末５１０の通信制御手段５１１に復号化された情報（平文）が送信され、制御回路５１２を介して表示部５１３に情報が表示されることにより、ユーザーは個人情報記録媒体５００に記録された情報を確認することができる。なお、表示部５１３に情報を表示する前に、パスワードを要求する構成としてもよい。パスワードを要求することによって、不正に他人の個人情報記録媒体５００を取得した第三者の利用を効果的に防止することが可能となる。また、パスワードとして持ち主の生体情報（指紋、声紋、静脈）を用いることによって、より効果的に第三者の不正利用を防止することができる。もちろん、生体情報は個人にとって極めて重要な情報であるため、個人の管理責任の及ばない端末５１０やサーバー５２０に記録しておくのではなく、個人情報記録媒体５００の記憶回路５０４に記録しておくことが好ましい。
【００３５】
また、表示部５１３に表示された情報に基づいて、ユーザーが新たに情報を入力する場合や情報の修正等を行ったりする場合には、最新の情報が個人情報記録媒体５００の記憶回路５０４に暗号化されて記録される。具体的には、修正後の情報が端末５１０の通信制御手段５１１から無線通信により個人情報記録媒体５００の通信制御手段５０１に送信され、情報処理手段５０３に含まれる暗号化手段５０２により暗号化された後に記憶回路５０４に記憶される。
【００３６】
その後、端末５１０の表示部５１３に表示された情報が消去され、サーバー５２０にも個人情報が残らない。
【００３７】
以上のような認証方式を用いることにより、漏洩に対して危険度の高い個人情報は、サーバー側には通常格納されておらず、ユーザーが所有する個人情報記録媒体５００に格納される。その結果、ネットワークを介したサーバー５２０への不正アクセス、企業内部での手違いや不正によるデータの読み出し等によって、大量の個人情報が漏洩する危険を防止することができる。仮に、サーバー５２０内に格納されている暗証データが流出した場合であっても、それらは単独では意味をなさない乱数に過ぎず、データを悪用される危険性も低い。
【００３８】
また、ユーザーが個人情報記録媒体５００を紛失した場合、当該個人情報記録媒体５００に格納されたデータを不正に読み出される可能性はあるが、個人情報記録媒体５００内に暗合化されて格納された情報の復号化は容易でなく、セキュリティ面でも高い安全性を確保することができる。
【００３９】
（実施の形態２）
本実施の形態では、上記実施の形態で示した個人情報記録媒体の具体的な構造の一例に関して図３を参照して説明する。ここでは、カードに不揮発性メモリを有するＲＦＩＤタグ（ＩＣタグ、ＩＤタグ、無線タグ、無線チップともいう）を設けた構造（以下、「不揮発性メモリカード」とも記す）について説明する。
【００４０】
本実施の形態で示す不揮発性メモリカードは、アンテナと共振容量を有する共振回路７０２、電源回路７０３、クロック発生回路７０４、復調回路７０５、情報処理回路７０６、不揮発性メモリ等のメモリ素子が設けられる記憶回路７０７、変調回路７０９、Ａ／Ｄ変換回路７０８、ＣＰＵ７１３、ＲＦ回路７１６を有する。
【００４１】
ＲＦ回路７１６は、共振回路７０２を有し、共振回路７０２は電源回路７０３、クロック発生回路７０４、復調回路７０５、変調回路７０９と接続され、信号や電力のやり取りを行う。電源回路７０３、クロック発生回路７０４、復調回路７０５からの信号は、情報処理回路７０６に入力され、情報処理回路７０６に設けられたＣＰＵ７１３を動作させることができる。また変調回路７０９は、情報処理回路７０６から受け取った信号を共振回路７０２に出力する（信号は共振回路７０２に入力される）。また、情報処理回路７０６と記憶回路７０７は、双方に信号のやり取りを行う。またＡ／Ｄ変換回路７０８からの信号が情報処理回路７０６へ入力され、アナログ信号とデジタル信号の変換を行うことができる。
【００４２】
なお、本実施の形態で示す不揮発性メモリカード７０１は上記構成に制限されず、輻輳制御回路等を有することもある。不揮発性メモリとしては、書き換え可能なフラッシュメモリ、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、強誘電体メモリ等不揮発性メモリを用いることができる。また、他にも、書き換えが不可能であるマスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｉｙ）、電極間に有機物や無機物を設けた追記可能なライトワンスメモリ等を用いてもよい。書き換え不可能な不揮発性メモリは、固有情報の改ざんを防止することができる。
【００４３】
不揮発性メモリカード７０１が有する記憶回路７０７には、氏名、住所、電話番号、生年月日等の個人情報を暗号化して記憶させる。また、他にも個人の生体的特徴（指紋、声紋、ＤＮＡ情報）をデータとして記憶させることも可能である。なお、生体的特徴は二次元パターンデータとして処理され、氏名、住所等と比較して情報量が大きいため、十分に容量が確保できる記憶素子を搭載することが好ましい。
【００４４】
ＲＦ回路７１６は、リーダ／ライタ７１５との間で電波の送受信をする機能を有し、さらに不揮発性メモリカード７０１の供給電力を生成することができる。
【００４５】
ＣＰＵ７１３はＲＦ回路７１６から送られる情報を基に記憶回路７０７にアクセスする。さらに、ＣＰＵ７１３は暗号機能を有しており、記憶回路７０７に個人情報を記録する場合に平文で記憶させるのではなく、暗号化して記憶させる。
【００４６】
リーダ／ライタ７１５は、コンピュータ等の表示部を有する端末７１２と接続された構成となっている。リーダ／ライタ７１５と端末７１２の接続は、無線通信で行ってもいし、有線通信で行ってもよい。また、端末７１２も有線又は無線のネットワークを利用してサーバー７１４と接続されている。
【００４７】
次に、不揮発性メモリカード７０１と、リーダ／ライタ７１５とのやり取りについて説明する。リーダ／ライタ７１５は、携帯型、又は固定型のものを適用することができる。
【００４８】
図３に示すリーダ／ライタ７１５は、アンテナを有する。リーダ／ライタ７１５と接続された端末７１２は、リーダ／ライタ７１５を制御することができる。また、不揮発性メモリカード７０１は、共振回路７０２で、リーダ／ライタ７１５のアンテナより発せられる電波を受信すると、電源回路７０３で電源電位が生成される。また、復調回路７０５にて受信した電波から情報を復調する。リーダ／ライタ７１５への情報の送信は、変調回路７０９によって行われる。このようにしてリーダ／ライタ７１５と不揮発性メモリカード７０１は無線通信で情報の送受信を行うことができる。なお、端末７１２は、記憶装置を有していてもよい。
【００４９】
リーダ／ライタ７１５は通信回線７１１を介して端末７１２と接続され、当該端末７１２の制御のもとに不揮発性メモリカード７０１との情報の送受信を行うことができる。なお、リーダ／ライタ７１５と端末７１２との通信回線７１１として、赤外線通信等の無線通信回線を用い、これによって情報のやり取りを行ってもよい。
【００５０】
共振回路７０２は、リーダ／ライタ７１５のアンテナより発せられる電波を受信し、アンテナ両端に交流信号を発生する機能を有する。発生した交流信号は、不揮発性メモリカード７０１の電力になるほか、リーダ／ライタ７１５のアンテナから送信される命令等の情報を含んでいる。電源回路７０３は、共振回路７０２に発生した交流信号をダイオードで整流し、容量を用いて平滑化することで、電源電位を生成し、各回路へ供給する機能を有する。クロック発生回路７０４は、共振回路７０２に発生した交流信号を基に、様々な周波数のクロック信号を生成する機能を有する。復調回路７０５は、共振回路７０２に発生した交流信号に含まれる情報を復調する機能を有する。
【００５１】
情報処理回路７０６は、復調した信号から命令を抽出し、記憶回路７０７、およびＡ／Ｄ変換回路７０８を制御することで、命令に従った一連の動作を実行する機能を有する。また情報処理回路７０６は、復調した信号に誤りが無いかをチェックする機能を有してもよい。また、情報処理回路７０６は、記憶回路７０７へ書き込み命令を送り、レジスタなどに格納した情報を記憶回路７０７の記憶領域に格納する機能を有する。勿論、レジスタを介さずに行うこともできる。同様に情報処理回路７０６は、記憶回路７０７へ読み出し命令を送り、データを読み出すことができる。そして情報処理回路７０６内の符号化回路によって符号化した信号を生成し、変調回路７０９へ出力する。
【００５２】
記憶回路７０７には、フラッシュメモリ、ＥＥＰＲＯＭ、強誘電体メモリ等の書き換え可能な不揮発性メモリを設けることができる。また、記憶回路７０７には、ライトワンスメモリが設けられていてもよい。ライトワンスメモリは、追記型であり、書き換え不可能な不揮発性メモリである。このような記憶回路７０７によって、不揮発性メモリカード７０１固有の情報を保持することができる。
【００５３】
変調回路７０９は、符号化信号を基に搬送波を変調する機能を有する。
【００５４】
本実施の形態では、不揮発性メモリカード７０１がリーダ／ライタ７１５のアンテナから電力供給を受ける例を示したが、本発明はこの形態に限定されない。例えば、不揮発性メモリカード７０１は、内部に電池等を有して電力供給を行うことができ、リーダ／ライタ７１５のアンテナとは無線で情報の送受信のみを行うことも可能である。また、不揮発性メモリカード７０１に搭載する電池として充電式の電池を設け、リーダ／ライタ７１５からの無線信号により充電可能な電池を設けることも可能である。
【００５５】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【００５６】
（実施の形態３）
本実施の形態では、本発明の個人情報管理システムの具体的な使用形態に関して図面を参照して説明する。
【００５７】
まず、上記実施の形態に示した不揮発性メモリカードに記録されたユーザーの情報に応じてサービス等を提供する場合に関して図４を参照して説明する。
【００５８】
不揮発性メモリカード５００の記憶回路５０４には、暗号化されたユーザー情報（氏名、住所、性別、年齢、身長、体重等）が記録されているものとする。
【００５９】
ユーザーが不揮発性メモリカード５００をリーダ／ライタを搭載した端末５１０にかざすと、端末５１０を介して暗号化された情報がサーバー５２０へ送信される。続いて、サーバー５２０において暗号化された情報が復号化手段５２２により復号化された後、比較参照手段５２３を用いて判断することにより当該情報の鍵となる暗証データがサーバー５２０の暗証データ記録部５２５に記録されていた場合に認証される。
【００６０】
サーバー５２０において認証が完了した後、サーバー５２０から端末５１０に復号化された情報が送信され、端末５１０の表示部５１３にユーザーの個人情報を参考にしたサービス情報が表示される。サービス情報は、不揮発性メモリカードに記録された個人情報に応じて企業等がそのユーザーにあったサービス等を端末の表示部を介して提供することができる。また、過去にユーザーが利用したサービス等の情報を不揮発性メモリカード５００に履歴として記録させておくことによって、よりいっそうユーザー毎に適切なサービスの提供が可能となる。
【００６１】
特に、ゲームセンターやテーマパーク等において、何回も同様のゲーム等を行っている場合、これまで経験した情報等を不揮発性メモリカードに記録させておくことにより、ユーザー毎に最適化された様々なサービスの提供が可能となる。例えば、同じオンラインゲームに複数回参加する場合に、過去のユーザーの取得した情報を不揮発性メモリカードに記録させておくことが挙げられる。この場合、前回の情報を引き継いでオンラインゲームへの参加が可能となる。
【００６２】
また、不揮発性メモリカードに、個人の氏名、住所、年齢等に加えて生体情報（指紋、声紋、静脈、網膜、ＤＮＡ等の情報）を記録させることにより、医療分野において、本発明の個人情報管理システムを適用することができる。その場合について図４を参照して説明する。
【００６３】
ユーザーが不揮発性メモリカード５００をリーダ／ライタを搭載した端末５１０にかざすと、不揮発性メモリカード５００に記録された情報は暗号化された状態のまま端末５１０を介してサーバー５２０に送信される。そして、サーバー５２０で暗号化された個人情報が復号化された後、比較参照手段５２３において当該情報に対応する暗証データがサーバー５２０の暗証データ記録部５２５に記録されていた場合に認証が完了する。
【００６４】
認証が完了した後、サーバー５２０から端末５１０に復号化された情報が送信され、端末５１０の表示部５１３により個人の生体情報を確認することが可能となる。また、表示部５１３に生体情報を表示する前にパスワードを要求する構成としてもよい。パスワードを要求することによって、不正に他人の不揮発性メモリカードを取得した第三者の利用を効果的に防止することが可能となる。また、パスワードとしてここでは、不揮発性メモリカードに記録されたユーザーの生体情報（指紋、声紋、静脈）を利用することが好ましい。
【００６５】
また、病院等において、治療データや処方した薬の情報等を記録したい場合には、端末５１０に設けられた入力手段５１４により情報を更新し、不揮発性メモリカード５００に更新された情報を暗号化して記憶させておくことができる。つまり、ユーザー自身がカルテ（電子カルテ）を所有し管理することが可能となる。
【００６６】
近年、指紋や声紋等の生体情報により個人認証を行うことにより第三者による不正利用を防止する試みが行われている。その一方で、個人の生体的特徴は唯一個人を特定できてしまうため、情報が漏洩した場合の損害は計り知れない。従って、大量の個人の生体情報を一括して管理する場合には管理方法等の様々な問題を含んでいる。しかし、上述した管理システムを利用することにより、ネットワークを介したサーバーへの不正アクセス、企業内部での不正なデータの読み出し等によって、大量の個人情報が漏洩する危険を防止することができる。仮に、サーバー内に格納されている暗証データが流出した場合であっても、それらは単独では意味をなさない乱数に過ぎず、データを悪用される危険性も低い。また、ユーザーが不揮発性メモリカード５００を紛失した場合、当該不揮発性メモリカード５００に格納されたデータを不正に読み出される可能性はあるが、不揮発性メモリカード５００内に暗合化されて格納された情報の復号化は容易でなく、セキュリティ面でも高い安全性を確保することができる。
【００６７】
次に、不揮発性メモリカードを用いて、金融機関とのやりとりにおける管理システムについて図５を参照して説明する。
【００６８】
図５において、ユーザーが所有する不揮発性メモリカード５００の記憶回路５０４には、氏名、住所、年齢、電話番号等の個人情報に加え、預金残高等の預金情報、不揮発性メモリカード５００の固有ＩＤ番号等が記録されている。また、サーバー５２０には、暗証データ記録部５２５に暗証データが記録され、暗証データ記録部５２５とは別に預金情報記録部５２７に個人情報を含まない預金情報が記録されている。氏名等の個人情報や預金情報は暗号化されて保存されている。
【００６９】
ユーザーが不揮発性メモリカード５００をリーダ／ライタを搭載した端末５１０にかざすと、端末５１０は不揮発性メモリカード５００に記録された固有のＩＤ番号を認識し、サーバー５２０へ当該ＩＤ番号を送信する。続いて、サーバー５２０において、暗証データ記録部５２５に記録された暗証コードと受信したＩＤ番号が比較され、該当するＩＤ番号がサーバー５２０の暗証データ記録部５２５に格納されていた場合に、不揮発性メモリカード５００の記憶回路５０４に暗号化されて記憶されていた氏名等の個人情報や預金情報等が復号化手段５２２により復号化される。そして、復号化された預金情報と、サーバー５２０の預金情報記録部５２７に格納された預金情報とが一致するか比較参照手段５２６により判定される。不揮発性メモリカード５００から読み出された預金情報に対応する預金情報が預金情報記録部５２７に存在したときに、はじめて認証が完了する。
【００７０】
認証が完了した後、サーバー５２０から端末５１０に復号化された情報が送信され、端末５１０の表示部５１３に預金情報等が表示される。ユーザーは、表示部５１３に表示された情報を参照して、入力手段５１４を用いて入金や引き出し等の処理を行うことができる。続いて、入金や引き出し等の処理により情報が更新された場合、更新された情報が端末５１０から不揮発性メモリカード５００に送信され、暗号化手段５０２によって暗号化された後に情報処理手段５０３を介して記憶回路５０４に記録される。一方、記憶回路５０４に記録された情報は、端末５１０を介してサーバー５２０に送信され、サーバー５２０の預金情報記録部５２７に記録された預金情報も更新される。なお、端末５１０で更新された情報を不揮発性メモリカード５００に送信すると同時に、サーバー５２０にも送信してサーバー５２０の預金情報記録部５２７に記録された預金情報の更新を行ってもよい。
【００７１】
図５に示した個人情報管理システムは、企業側も預金情報等の情報を保管したい場合に有効となる。預金情報等を個人の不揮発性メモリカードにのみ記憶させる場合、不正に書き換えが行われた際に企業側も把握できずに損害を受ける可能性があるためである。ただし、サーバー５２０の預金情報記録部５２７に記録される預金情報は、個人情報を含まない情報とする。その結果、預金情報が漏洩した場合であっても個人が特定されることはなく、データを悪用される危険性も低い。
【００７２】
また、サーバーに格納されている暗証コードと預金情報とは互いにリンクしない状態としておく。つまり、ユーザーの使用により暗号化された情報が復号化された場合にはじめて、復号化された情報に基づいて預金情報記録部５２７に記録された預金情報と比較が行われるようにすることが好ましい。この場合、仮にサーバーへの不正アクセスによって、ＩＤ番号と預金情報が漏洩した場合であっても、個人の特定できる恐れが減少する。
【００７３】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【００７４】
（実施の形態４）
本実施の形態では、不揮発性メモリカードが有する記憶回路に含まれる不揮発性メモリ素子の構造、及びその動作方法について説明する。
【００７５】
図１６は本発明に係る不揮発性メモリカードが有する記憶回路の主要な構成を説明するための断面図である。図１６は、特に記憶回路に含まれる不揮発性メモリ素子の要部を示している。この不揮発性メモリ素子は、絶縁表面を有する基板１０を用いて作製されている。絶縁表面を有する基板１０としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁膜が形成された金属基板などを用いることができる。
【００７６】
この絶縁表面を有する基板１０上に半導体層１４が形成されている。基板１０と半導体層１４の間には、下地絶縁膜１２を設けても良い。この下地絶縁膜１２は、基板１０から半導体層１４へアルカリ金属などの不純物が拡散して汚染することを防ぐものであり、ブロッキング層として適宜設ければ良い。
【００７７】
下地絶縁膜１２としては、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。例えば、下地絶縁膜１２を２構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。
【００７８】
半導体層１４は、単結晶半導体又は多結晶半導体で形成されたものを用いることが好ましい。例えば、基板１０上にスパッタリング法、プラズマＣＶＤ法若しくは減圧ＣＶＤ法によって基板１０の全面に形成された半導体層を結晶化させた後、選択的にエッチングして半導体層１４を形成することができる。すなわち、素子分離の目的から、絶縁表面に島状の半導体層を形成し、該半導体層に一又は複数の不揮発性メモリ素子を形成することが好ましい。半導体材料としては、シリコンが好ましく、その他にシリコンゲルマニウム半導体を用いることもできる。半導体層の結晶化法としては、レーザー結晶化法、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いた熱処理による結晶化法、結晶化を助長する金属元素を用いる結晶化法又はこれら方法を組み合わせて行う方法を採用することができる。また、このような薄膜プロセスに換えて、絶縁表面に単結晶半導体層を形成した所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いても良い。
【００７９】
このように、絶縁表面に形成された半導体層を島状に分離形成することで、同一基板上にメモリ素子アレイと周辺回路を形成した場合にも、有効に素子分離をすることができる。すなわち、１０Ｖ〜２０Ｖ程度の電圧で書き込みや消去を行う必要のあるメモリ素子アレイと、３Ｖ〜７Ｖ程度の電圧で動作してデータの入出力や命令の制御を主として行う周辺回路を同一基板上に形成した場合でも、各素子に印加する電圧の違いによる相互の干渉を防ぐことができる。
【００８０】
半導体層１４にはｐ型不純物が注入されていても良い。ｐ型不純物として、例えばホウ素が用いられ、５×１０１５ａｔｏｍｓ／ｃｍ３〜１×１０１６ａｔｏｍｓ／ｃｍ３程度の濃度で添加されていても良い。これは、トランジスタのしきい値電圧を制御するためのものであり、チャネル形成領域に添加されることで有効に作用する。チャネル形成領域は、後述するゲート２６と略一致する領域に形成されるものであり、半導体層１４の一対の不純物領域１８の間に位置するものである。
【００８１】
一対の不純物領域１８は不揮発性メモリ素子においてソース領域及びドレイン領域として機能する領域である。一対の不純物領域１８はｎ型不純物であるリン若しくはヒ素をピーク濃度で約１０２１ａｔｏｍｓ／ｃｍ３で添加することで形成される。
【００８２】
半導体層１４上には第１の絶縁膜１６、浮遊ゲート電極２０、第２の絶縁膜２２、制御ゲート電極２４が形成されるが、本明細書では、浮遊ゲート電極２０から制御ゲート電極２４までの積層構造をゲート２６と呼ぶことがある。
【００８３】
第１の絶縁膜１６は酸化シリコン若しくは酸化シリコンと酸窒化シリコンの積層構造で形成する。第１の絶縁膜１６は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いが、好ましくはプラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層（代表的にはシリコン層）を、プラズマ処理により酸化又は窒化することにより形成した絶縁膜は、緻密で絶縁耐圧が高く信頼性に優れているためである。第１の絶縁膜１６は、浮遊ゲート電極２０に電荷を注入するためのトンネル絶縁膜として用いるので、このように丈夫であるものが好ましい。この第１の絶縁膜１６は１ｎｍ〜２０ｎｍ、好ましくは３ｎｍ〜６ｎｍの厚さに形成することが好ましい。例えば、ゲート長を６００ｎｍとする場合、第１の絶縁膜１６は３ｎｍ〜６ｎｍの厚さに形成することができる。
【００８４】
プラズマ処理による固相酸化処理若しくは固相窒化処理として、マイクロ波（代表的には２．４５ＧＨｚ）で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。固相酸化処理若しくは固相窒化処理において、５００℃以下の温度において、緻密な絶縁膜を形成すると共に実用的な反応速度を得るためである。
【００８５】
このプラズマ処理により半導体層１４の表面を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ２）と希ガス雰囲気下）で行う。また、プラズマ処理により窒化をする場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。
【００８６】
図１５にプラズマ処理を行うための装置の構成例を示す。このプラズマ処理装置は、基板１０を配置するための支持台８８と、ガスを導入するためのガス供給部８４、ガスを排気するために真空ポンプに接続する排気口８６、アンテナ８０、誘電体板８２、プラズマ発生用のマイクロ波を供給するマイクロ波供給部９２を有している。また、支持台８８に温度制御部９０を設けることによって、基板１０の温度を制御することも可能である。
【００８７】
以下に、プラズマ処理について説明する。なお、プラズマ処理とは、半導体層、絶縁膜、導電膜に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理を含んでいる。これらの処理は、その目的に応じて、ガス供給部８４から供給するガスを選択すれば良い。
【００８８】
酸化処理若しくは窒化処理を行うには以下のようにすれば良い。まず、処理室内を真空にし、ガス供給部８４から酸素又は窒素を含むプラズマ処理用ガスを導入する。基板１０は室温若しくは温度制御部９０により１００℃〜５５０℃に加熱する。なお、基板１０と誘電体板８２との間隔は、２０ｍｍ〜８０ｍｍ（好ましくは２０ｍｍから６０ｍｍ）程度である。次に、マイクロ波供給部９２からアンテナ８０にマイクロ波を供給する。そしてマイクロ波をアンテナ８０から誘電体板８２を通して処理室内に導入することによって、プラズマ９４を生成する。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）及び／又は窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化又は窒化することができる。プラズマ処理用ガスにアルゴンなどの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率良く生成することができる。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化若しくは酸化窒化を行うことができる。
【００８９】
図１６において、プラズマ処理により形成される好適な第１の絶縁膜１６の一例は、酸化雰囲気下のプラズマ処理により半導体層１４を３ｎｍ〜６ｎｍの厚さで酸化シリコン層１６ａを形成し、その後窒素雰囲気下でその酸化シリコン層の表面を窒化して酸素と窒素を含むシリコン層（酸窒化シリコン層１６ｂ）を形成した積層構造である。半導体層１４の代表例としてのシリコン層の表面をプラズマ処理で酸化することで、界面に歪みのない緻密な酸化膜を形成することができる。また、当該酸化膜をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化処理層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁膜を形成することができる。
【００９０】
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃〜１０５０℃で形成される熱酸化膜と同等な絶縁膜を得ることができる。すなわち、不揮発性メモリ素子のトンネル絶縁膜として信頼性の高いトンネル絶縁膜を形成することができる。
【００９１】
浮遊ゲート電極２０は第１の絶縁膜１６上に形成される。浮遊ゲート電極２０はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半導体材料で形成することが好ましい。また、浮遊ゲート電極２０として、電荷を蓄積できる窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ（ｘ＞ｙ））、窒化ゲルマニウム（ＧｅＮｘ）等の絶縁膜を用いてもよい。
【００９２】
また、浮遊ゲート電極２０を形成する半導体材料のバンドギャップが、半導体層１４のバンドギャップより小さいことが好ましい。例えば、浮遊ゲートを形成する半導体材料のバンドギャップと、半導体層のバンドギャップは、０．１ｅＶ以上の差があって、前者の方が小さいことが好ましい。半導体層１４の伝導帯の底のエネルギーレベルより、浮遊ゲート電極２０の伝導帯の底のエネルギーレベルを低くすることにより、電荷（電子）の注入性を向上させ、電荷保持特性を向上させるためである。
【００９３】
浮遊ゲート電極２０を形成する半導体材料は、第１の絶縁膜１６により形成される半導体層１４の電子に対する障壁エネルギーに対し、第１の絶縁膜１６により形成される浮遊ゲート電極２０の電子に対する障壁エネルギーが高くなるものであることが好ましい。半導体層１４から浮遊ゲートへの電荷（電子）を注入しやすくし、浮遊ゲート電極２０から電荷が消失することを防ぐためである。
【００９４】
このような条件を満たすものとして、代表的にはゲルマニウム若しくはゲルマニウム化合物で浮遊ゲート電極２０を形成することができる。ゲルマニウム化合物の代表例としては、シリコンゲルマニウムであり、この場合シリコンに対してゲルマニウムが１０原子％以上含まれていることが好ましい。ゲルマニウムの濃度が１０原子％未満であると、構成元素としての効果が薄れ、バンドギャップが有効に小さくならないためである。
【００９５】
浮遊ゲートは電荷を蓄積する目的で、本発明に係る不揮発性メモリカードに適用されるが、同様の機能を備えるものであれば他の半導体材料を適用することもできる。例えば、ゲルマニウムを含む三元系の半導体であっても良い。また、当該半導体材料が水素化されていても良い。また、不揮発性メモリ素子の電荷蓄積層としての機能を持つものとして、当該ゲルマニウム若しくはゲルマニウム化合物の酸化物若しくは窒化物、又は当該ゲルマニウム若しくはゲルマニウム化合物を含む酸化物若しくは窒化物の層で置き換えることもできる。
【００９６】
第２の絶縁膜２２は、酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化シリコン（ＳｉＮｘ）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）、酸化アルミニウム（ＡｌｘＯｙ）などの一層若しくは複数層を、減圧ＣＶＤ法やプラズマＣＶＤ法などで形成する。第２の絶縁膜２２の厚さは１ｎｍ〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。例えば、窒化シリコン層２２ａを３ｎｍの厚さに堆積し、酸化シリコン層２２ｂの厚さを５ｎｍの厚さに堆積したものを用いることができる。また、浮遊ゲート電極２０にプラズマ処理を行い、浮遊ゲート電極２０の表面を窒化処理した窒化膜（例えば、浮遊ゲート電極２０としてゲルマニウムを用いた場合には窒化ゲルマニウム）を形成してもよい。いずれにしても、第１の絶縁膜１６と第２の絶縁膜２２が、浮遊ゲート電極２０と接する側の一方又は双方を窒化膜若しくは窒化処理された層とすることで、浮遊ゲート電極２０の酸化を防ぐことができる。
【００９７】
制御ゲート電極２４はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された金属、又はこれらの金属を主成分とする合金材料若しくは化合物材料で形成することが好ましい。また、リン等の不純物元素を添加した多結晶シリコンを用いることができる。また、一層又は複数層の金属窒化物層２４ａと上記の金属層２４ｂの積層構造で制御ゲート電極２４を形成しても良い。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物層２４ａを設けることにより、金属層２４ｂの密着性を向上させることができ、剥離を防止することができる。また、窒化タンタルなどの金属窒化物は仕事関数が高いので、第２の絶縁膜２２との相乗効果により、第１の絶縁膜１６の厚さを厚くすることができる。
【００９８】
ところで、浮遊ゲート電極２０に電子を注入するには、熱電子を利用する方法と、Ｆ−Ｎ型トンネル電流を利用する方法がある。熱電子を利用する場合には、正の電圧を制御ゲート電極２４に印加して、ドレインに高電圧を印加して熱電子を発生させる。それにより、熱電子を浮遊ゲート電極２０に注入することができる。Ｆ−Ｎ型トンネル電流を利用する場合には、正の電圧を制御ゲート電極２４に印加して半導体層１４からＦ−Ｎ型トンネル電流により浮遊ゲート電極２０に注入する。
【００９９】
図６（Ａ）はＦ−Ｎ型トンネル電流により浮遊ゲート電極２０に注入するときの印加電圧を示している。制御ゲート電極２４に正の高電圧（１０Ｖ〜２０Ｖ）を印加すると共に、ソース領域１８ａとドレイン領域１８ｂは０Ｖとしておく。高電界により半導体層１４の電子は第１の絶縁膜１６に注入され、Ｆ−Ｎ型トンネル電流が流れる。
【０１００】
このデータ”０”の検出は、浮遊ゲート電極２０に電荷が保持されていない状態で不揮発性メモリ素子がオンとなるゲート電圧を印加したとき、トランジスタがオンしないことをセンス回路によって検出することで可能である。又は、図６（Ｂ）に示すようにソース領域１８ａとドレイン領域１８ｂ間にバイアスを印加して、制御ゲート電極２４を０Ｖとしたときに不揮発性メモリ素子が導通するか否かで判断することができる。
【０１０１】
図７（Ａ）は浮遊ゲート電極２０から電荷を放出させ、不揮発性メモリ素子からデータを消去する状態を示している。この場合、制御ゲート電極２４に負のバイアスを印加して、半導体層１４と浮遊ゲート電極２０の間にＦ−Ｎ型トンネル電流を流すことにより行う。或いは、図７（Ｂ）に示すように、制御ゲート電極２４に負のバイアスを印加し、ソース領域１８ａに正の高電圧を印加することにより、Ｆ−Ｎ型トンネル電流を発生させ、ソース領域１８ａ側に電子を引き抜いても良い。
【０１０２】
このような不揮発性メモリ素子を用いて、様々な態様の記憶回路を得ることができる。図８に不揮発性メモリセルアレイの等価回路の一例を示す。１ビットの情報を記憶するメモリセルＭＳ０１は、選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１で構成されている。選択トランジスタＳ０１は、ビット線ＢＬ０と不揮発性メモリ素子Ｍ０１の間に直列に挿入され、ゲートがワード線ＷＬ１に接続されている。不揮発性メモリ素子Ｍ０１のゲートはワード線ＷＬ１１に接続されている。不揮発性メモリ素子Ｍ０１にデータの書き込むときは、ワード線ＷＬ１とビット線ＢＬ０をＨレベル、ＢＬ１をＬレベルとして、ワード線ＷＬ１１に高電圧を印加すると、前述のように浮遊ゲートに電荷が蓄積される。データを消去する場合には、ワード線ＷＬ１とビット線ＢＬ０をＨレベルとし、ワード線ＷＬ１１に負の高電圧を印加すれば良い。
【０１０３】
このメモリセルＭＳ０１において、選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１をそれぞれ、絶縁表面に島状に分離して形成された半導体層３０、３２で形成することにより、素子分離領域を特段設けなくても、他の選択トランジスタ若しくは不揮発性メモリ素子との干渉を防ぐことができる。また、メモリセルＭＳ０１内の選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０１は共にｎチャネル型なので、この両者を一つの島状に分離した半導体層で形成することにより、この二つの素子を接続する配線を省略することができる。
【０１０４】
図９は、ビット線に不揮発性メモリ素子を直接接続したＮＯＲ型の等価回路を示している。このメモリセルアレイは、ワード線ＷＬとビット線ＢＬが互いに交差して配設し、各交差部に不揮発性メモリ素子を配置している。ＮＯＲ型は、個々の不揮発性メモリ素子のドレインをビット線ＢＬに接続する。ソース線ＳＬには不揮発性メモリ素子のソースが共通接続される。
【０１０５】
この場合もこのメモリセルＭＳ０１において、不揮発性メモリ素子Ｍ０１を絶縁表面に島状に分離して形成された半導体層３２で形成することにより、素子分離領域を特段設けなくても、他の不揮発性メモリ素子との干渉を防ぐことができる。また、複数の不揮発性メモリ素子（例えば、図９に示すＭ０１〜Ｍ２３）を一つのブロックとして扱い、これらの不揮発性メモリ素子を一つの島状に分離した半導体層で形成することにより、ブロック単位で消去動作を行うことができる。
【０１０６】
ＮＯＲ型の動作は、例えば、次の通りである。データ書き込みは、ソース線ＳＬを０Ｖとし、データを書込むために選択されたワード線ＷＬに高電圧を与え、ビット線ＢＬにはデータ”０”と”１”に応じた電位を与える。例えば、”０”と”１”に対してそれぞれＨレベル、Ｌレベルの電位をビット線ＢＬに付与する。”０”データを書き込むべく、Ｈレベルが与えられた不揮発性メモリ素子ではドレイン近傍でホットエレクトロンが発生し、これが浮遊ゲートに注入される。”１”データの場合この様な電子注入は生じない。
【０１０７】
”０”データが与えられたメモリセルでは、ドレインとソースとの間の強い横方向電界により、ドレインの近傍でホットエレクトロンが生成され、これが浮遊ゲート電極に注入される。これにより、浮遊ゲートに電子が注入されてしきい値電圧が高くなった状態が”０”である。”１”データの場合はホットエレクトロンが生成されず、浮遊ゲートに電子が注入されずしきい値電圧の低い状態、すなわち消去状態が保持される。
【０１０８】
データを消去するときは、ソース線ＳＬに１０Ｖ程度の正の電圧を印加し、ビット線ＢＬは浮遊状態としておく。そしてワード線に負の高電圧を印加して（制御ゲートに負の高電圧を印加して）、浮遊ゲートから電子を引き抜く。これにより、データ”１”の消去状態になる。
【０１０９】
データ読み出しは、ソース線ＳＬを０Ｖにすると共にビット線ＢＬを０．８Ｖ程度とし、選択されたワード線ＷＬに、データ”０”と”１”のしきい値の中間値に設定された読み出し電圧を与え、不揮発性メモリ素子の電流引き込みの有無を、ビット線ＢＬに接続されるセンスアンプで判定することにより行う。
【０１１０】
図１０は、ＮＡＮＤ型メモリセルアレイの等価回路を示す。ビット線ＢＬには、複数の不揮発性メモリ素子を直列に接続したＮＡＮＤセルＮＳ１が接続されている。複数のＮＡＮＤセルが集まってブロックＢＬＫを構成している。図１０で示すブロックＢＬＫ１のワード線は３２本である（ワード線ＷＬ０〜ＷＬ３１）。ブロックＢＬＫ１の同一行に位置する不揮発性メモリ素子には、この行に対応するワード線が共通接続されている。
【０１１１】
この場合、選択トランジスタＳ１、Ｓ２と不揮発性メモリ素子Ｍ０〜Ｍ３１が直列に接続されているので、これらを一つのまとまりとして一つの半導体層３４で形成しても良い。それにより不揮発性メモリ素子を繋ぐ配線を省略することが出来るので、集積化を図ることができる。また、隣接するＮＡＮＤセルとの分離を容易に行うことができる。また、選択トランジスタＳ１、Ｓ２の半導体層３６とＮＡＮＤセルの半導体層３８を分離して形成しても良い。不揮発性メモリ素子Ｍ０〜Ｍ３１の浮遊ゲートから電荷を引き抜く消去動作を行うときに、そのＮＡＮＤセルの単位で消去動作を行うことができる。また、一つのワード線に共通接続する不揮発性メモリ素子（例えばＭ３０の行）を一つの半導体層４０で形成しても良い。
【０１１２】
書込み動作では、ＮＡＮＤセルＮＳ１が消去状態、つまりＮＡＮＤセルＮＳ１の各不揮発性メモリ素子のしきい値が負電圧の状態にしてから実行される。書込みは、ソース線ＳＬ側のメモリ素子Ｍ０から順に行う。メモリ素子Ｍ０への書込みを例として説明すると概略以下のようになる。
【０１１３】
図１１（Ａ）は、”０”書込みをする場合、選択ゲート線ＳＧ２に例えばＶｃｃ（電源電圧）を印加して選択トランジスタＳ２をオンにすると共にビット線ＢＬ０を０Ｖ（接地電圧）にする。選択ゲート線ＳＧ１は０Ｖとして、選択トランジスタＳ１はオフとする。次に、メモリ素子Ｍ０のワード線ＷＬ０を高電圧Ｖｐｇｍ（２０Ｖ程度）とし、これ以外のワード線を中間電圧Ｖｐａｓｓ（１０Ｖ程度）にする。ビット線ＢＬの電圧は０Ｖなので、選択されたメモリ素子Ｍ０のチャネル形成領域の電位は０Ｖとなる。ワード線ＷＬ０とチャネル形成領域との間の電位差が大きいため、メモリ素子Ｍ０の浮遊ゲートには前述のようにＦ−Ｎトンネル電流により電子が注入される。これにより、メモリ素子Ｍ０のしきい値電圧が正の状態（”０”が書込まれた状態）となる。
【０１１４】
一方”１”書込みをする場合は、図１１（Ｂ）に示すように、ビット線ＢＬを例えばＶｃｃ（電源電圧）にする。選択ゲート線ＳＧ２の電圧がＶｃｃであるため、選択トランジスタＳ２のしきい値電圧Ｖｔｈに対して、ＶｃｃマイナスＶｔｈ（Ｖｃｃ−Ｖｔｈ）になると、選択トランジスタＳ２がカットオフする。従って、メモリ素子Ｍ０のチャネル形成領域はフローティング状態となる。次に、ワード線ＷＬ０に高電圧Ｖｐｇｍ（２０Ｖ）、それ以外のワード線に中間電圧Ｖｐａｓｓ（１０Ｖ）の電圧を印加すると、各ワード線とチャネル形成領域との容量カップリングにより、チャネル形成領域の電圧がＶｃｃ−Ｖｔｈから上昇し例えば８Ｖ程度となる。チャネル形成領域の電圧が高電圧に昇圧されるため、”０”の書込みの場合と異なり、ワード線ＷＬ０とチャネル形成領域の間の電位差が小さい。したがって、メモリ素子Ｍ０の浮遊ゲートには、Ｆ−Ｎトンネル電流による電子注入が起こらない。よって、メモリ素子Ｍ１のしきい値は、負の状態（”１”が書込まれた状態）に保たれる。
【０１１５】
消去動作をする場合は、図１２（Ａ）に示すように、選択されたブロック内の全てのワード線に負の高電圧（Ｖｅｒｓ）を印加する。ビット線ＢＬ、ソース線ＳＬをフローティング状態とする。これにより、ブロックの全てのメモリ素子において浮遊ゲート中の電子がトンネル電流により半導体層に放出される。この結果、これらのメモリ素子のしきい値電圧が負方向にシフトする。
【０１１６】
図１２（Ｂ）に示す読み出し動作では、読出しの選択がされたメモリ素子Ｍ０のワード線ＷＬ０の電圧Ｖｒ（例えば０Ｖ）とし、非選択のメモリ素子のワード線ＷＬ１〜３１及び選択ゲート線ＳＧ１、ＳＧ２を電源電圧より少し高い読出し用中間電圧Ｖｒｅａｄとする。すなわち、図１３に示すように、選択メモリ素子以外のメモリ素子はトランスファートランジスタとして働く。これにより、読出しの選択がされたメモリ素子Ｍ０に電流が流れるか否かを検出する。つまり、メモリ素子Ｍ０に記憶されたデータが”０”の場合、メモリ素子Ｍ０はオフなので、ビット線ＢＬは放電しない。一方、”１”の場合、メモリ素子Ｍ０はオンするので、ビット線ＢＬが放電する。
【０１１７】
図１４は、不揮発性メモリカードにおける記憶回路のブロック図の一例を示している。記憶回路は、メモリセルアレイ５２と周辺回路５４が同一の基板上に形成されている。メモリセルアレイ５２は、図８、図９、図１０で示すような構成を有している。周辺回路５４の構成は以下の通りである。
【０１１８】
ワード線選択のためにロウデコーダ６２と、ビット線選択のためにカラムデコーダ６４が、メモリセルアレイ５２の周囲に設けられている。アドレスは、アドレスバッファ５６を介してコントロール回路５８に送られ、内部ロウアドレス信号及び内部カラムアドレス信号がそれぞれロウデコーダ６２及びカラムデコーダ６４に転送される。
【０１１９】
データ書き込み及び消去には、電源電位を昇圧した電位が用いられる。このため、コントロール回路５８により動作モードに応じて制御される昇圧回路６０が設けられている。昇圧回路６０の出力はロウデコーダ６２やカラムデコーダ６４を介して、ワード線Ｗやビット線ＢＬに供給される。センスアンプ６６はカラムデコーダ６４から出力されたデータが入力される。センスアンプ６６により読み出されたデータは、データバッファ６８に保持され、コントロール回路５８からの制御により、データがランダムアクセスされ、データ入出力バッファ７０を介して出力されるようになっている。書き込みデータは、データ入出力バッファ７０を介してデータバッファ６８に一旦保持され、コントロール回路５８の制御によりカラムデコーダ６４に転送される。
【０１２０】
このように、メモリセルアレイ５２において、電源電位とは異なる電位を用いる必要がある。そのため、少なくともメモリセルアレイ５２と周辺回路５４の間は、電気的に絶縁分離されているこことが望ましい。この場合、以下で説明する実施の形態のように、不揮発性メモリ素子及び周辺回路のトランジスタを絶縁表面に形成した半導体層で形成することにより、容易に絶縁分離をすることができる。それにより、誤動作を無くし、消費電力の低い不揮発性メモリカードを得ることができる。
【０１２１】
以下、本発明に係る不揮発性メモリカードについて、以下の実施の形態により詳細に説明する。以下に説明する本発明の構成において、同じ要素を指す符号は異なる図面で共通して用い、その場合における繰り返しの説明は省略する場合がある。
【０１２２】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【０１２３】
（実施の形態５）
本実施の形態では、不揮発性メモリカードの一例に関して図面を参照して説明する。なお、ここでは、不揮発性メモリカードにおいて、メモリ部を構成する不揮発性メモリ素子と、当該メモリ部と同一の基板上に設けられメモリ部の制御等を行うロジック部を構成するトランジスタ等の素子とを同時に形成する場合を示す。
【０１２４】
まず、不揮発性メモリカードにおけるメモリ部の模式図を図８に示す。
【０１２５】
本実施の形態で示すメモリ部は、制御用トランジスタＳと不揮発性メモリ素子Ｍを有するメモリセルが複数設けられている。図８では、制御用トランジスタＳ０１と不揮発性メモリ素子Ｍ０１により一つのメモリセルが形成されている。また、同様に、制御用トランジスタＳ０２と不揮発性メモリ素子Ｍ０２、制御用トランジスタＳ０３と不揮発性メモリ素子Ｍ０３、制御用トランジスタＳ１１と不揮発性メモリ素子Ｍ１１、制御用トランジスタＳ１２と不揮発性メモリ素子Ｍ１２、制御用トランジスタＳ１３と不揮発性メモリ素子Ｍ１３とによりメモリセルが形成されている。
【０１２６】
制御用トランジスタＳ０１のゲート電極はワード線ＷＬ１に接続され、ソース又はドレインの一方はビット線ＢＬ０に接続され、他方は不揮発性メモリ素子Ｍ０１のソース又はドレインに接続されている。また、不揮発性メモリ素子Ｍ０１のゲート電極はワード線ＷＬ１１に接続され、ソース又はドレインの一方は制御用トランジスタＳ０１のソース又はドレインに接続され、他方はソース線ＳＬに接続されている。
【０１２７】
なお、メモリ部に設けられる制御用トランジスタは、ロジック部に設けられるトランジスタと比較して駆動電圧が高いため、メモリ部に設けるトランジスタとロジック部に設けるトランジスタのゲート絶縁膜等を異なる厚さで形成することが好ましい。例えば、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい場合にはゲート絶縁膜が薄い薄膜トランジスタを設けることが好ましく、駆動電圧が大きくゲート絶縁膜の耐圧性が求められる場合にはゲート絶縁膜が厚い薄膜トランジスタを設けることが好ましい。
【０１２８】
従って、本実施の形態では、駆動電圧が小さくしきい値電圧のばらつきを小さくしたいロジック部のトランジスタに対しては膜厚が小さい絶縁膜を形成し、駆動電圧が大きくゲート絶縁膜の耐圧性が求められるメモリ部のトランジスタに対しては膜厚が大きい絶縁膜を形成する場合に関して以下に図面を参照して説明する。なお、図２２〜２４は上面図を示し、図１８〜２１は図２２〜２４におけるＡ−Ｂ間、Ｃ−Ｄ間、Ｅ−Ｆ間及びＧ−Ｈ間の断面図を示している。また、Ａ−Ｂ間及びＣ−Ｄ間はロジック部に設けられる薄膜トランジスタを示し、Ｅ−Ｆ間はメモリ部に設けられる不揮発性メモリ素子を示し、Ｇ−Ｈ間はメモリ部に設けられる薄膜トランジスタを示している。また、本実施の形態では、Ａ−Ｂ間に設ける薄膜トランジスタをｐチャネル型、Ｃ−Ｄ間、Ｇ−Ｈ間に設ける薄膜トランジスタをｎチャネル型、Ｅ−Ｆ間に設けられる不揮発性メモリ素子のキャリアの移動を電子で行う場合に関して説明するが、本発明の不揮発性メモリカードはこれに限られるものでない。
【０１２９】
まず、基板１００上に絶縁膜１０２を介して島状の半導体層１０４、１０６、１０８、１１０を形成し、当該島状の半導体層１０４、１０６、１０８、１１０を覆うように第１の絶縁膜１１２、１１４、１１６、１１８をそれぞれ形成する。そして、第１の絶縁膜１１２、１１４、１１６、１１８を覆うように不揮発性メモリ素子において浮遊ゲートとして機能する電荷蓄積層（ここでは、ゲルマニウム（Ｇｅ）を主成分とする膜）１２０を形成する（図１８（Ａ）参照）。島状の半導体層１０４、１０６、１０８、１１０は、基板１００上にあらかじめ形成された絶縁膜１０２上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用いて非晶質半導体層を形成し、当該非晶質半導体層を結晶化させた後に選択的にエッチングすることにより設けることができる。なお、非晶質半導体層の結晶化は、レーザー結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。
【０１３０】
また、レーザー光の照射によって半導体層の結晶化若しくは再結晶化を行う場合には、レーザー光の光源としてＬＤ励起の連続発振（ＣＷ）レーザー（ＹＶＯ４、第２高調波（波長５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザーを半導体層に照射すると、連続的に半導体層にエネルギーが与えられるため、一旦半導体層を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザーを走査することによって半導体層の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザーに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体層が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、常に半導体層を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体層を形成することができる。その他のＣＷレーザー及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー等がある。固体レーザーとして、ＹＡＧレーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー等がある。また、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＧｄＶＯ４レーザー、ＹＶＯ４レーザーなどのセラミックスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レーザー光をＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。
【０１３１】
基板１００は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。
【０１３２】
絶縁膜１０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。例えば、絶縁膜１０２を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。このように、ブロッキング層として機能する絶縁膜１０２を形成することによって、基板１００からＮａなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１００として石英を用いるような場合には絶縁膜１０２を省略してもよい。
【０１３３】
第１の絶縁膜１１２、１１４、１１６、１１８は、半導体層１０４、１０６、１０８、１１０に熱処理又はプラズマ処理等を行うことによって形成することができる。例えば、高密度プラズマ処理により当該半導体層１０４、１０６、１０８、１１０に酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体層１０４、１０６、１０８、１１０上にそれぞれ酸化膜、窒化膜又は酸窒化膜となる第１の絶縁膜１１２、１１４、１１６、１１８を形成する。なお、プラズマＣＶＤ法やスパッタ法により形成してもよい。
【０１３４】
例えば、半導体層１０４、１０６、１０８、１１０としてＳｉを主成分とする半導体層を用いて高密度プラズマ処理により酸化処理又は窒化処理を行った場合、第１の絶縁膜１１２、１１４、１１６、１１８として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜が形成される。また、高密度プラズマ処理により半導体層１０４、１０６、１０８、１１０に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、半導体層１０４、１０６、１０８、１１０に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸素と窒素を有する膜（以下、「酸窒化シリコン膜」と記す）が形成され、第１の絶縁膜１１２、１１４、１１６、１１８は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。
【０１３５】
ここでは、第１の絶縁膜１１２、１１４、１１６、１１８を１〜１０ｎｍ、好ましくは１〜５ｎｍで形成する。例えば、高密度プラズマ処理により半導体層１０４、１０６、１０８、１１０に酸化処理を行い当該半導体層１０４、１０６、１０８、１１０の表面に概略５ｎｍの酸化シリコン膜を形成した後、高密度プラズマ処理により窒化処理を行い酸化シリコン膜の表面に概略２ｎｍの酸窒化シリコン膜を形成する。この場合、半導体層１０４、１０６、１０８、１１０の表面に形成された酸化シリコン膜の膜厚は、概略３ｎｍとなっている。これは、酸窒化シリコン膜が形成された分だけ減少するためである。また、このとき、高密度プラズマ処理による酸化処理と窒化処理は大気に一度も曝されることなく連続して行うことが好ましい。高密度プラズマ処理を連続して行うことによって、汚染物の混入の防止や生産効率の向上を実現することができる。
【０１３６】
なお、高密度プラズマ処理により半導体層を酸化する場合には、酸素を含む雰囲気下（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ２）と希ガス雰囲気下）で行う。一方、高密度プラズマ処理により半導体層を窒化する場合には、窒素を含む雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。
【０１３７】
希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。高密度プラズマ処理を希ガス雰囲気中で行った場合、第１の絶縁膜１１２、１１４、１１６、１１８は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合があり、Ａｒを用いた場合には第１の絶縁膜１１２、１１４、１１６、１１８にＡｒが含まれている場合がある。
【０１３８】
また、高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板１００上に形成された被処理物（ここでは、半導体層１０４、１０６、１０８、１１０）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。プラズマを形成するための周波数としては、マイクロ波（例えば、２．４５ＧＨｚ）等の高周波を用いることができる。
【０１３９】
本実施の形態では、高密度プラズマ処理により被処理物の酸化処理を行う場合、酸素（Ｏ２）、水素（Ｈ２）とアルゴン（Ａｒ）との混合ガスを導入する。ここで用いる混合ガスは、酸素を０．１〜１００ｓｃｃｍ、水素を０．１〜１００ｓｃｃｍ、アルゴンを１００〜５０００ｓｃｃｍとして導入すればよい。なお、酸素：水素：アルゴン＝１：１：１００の比率で混合ガスを導入することが好ましい。例えば、酸素を５ｓｃｃｍ、水素を５ｓｃｃｍ、アルゴンを５００ｓｃｃｍとして導入すればよい。
【０１４０】
また、高密度プラズマ処理により窒化処理を行う場合、窒素（Ｎ２）とアルゴン（Ａｒ）との混合ガスを導入する。ここで用いる混合ガスは、窒素を２０〜２０００ｓｃｃｍ、アルゴンを１００〜１００００ｓｃｃｍとして導入すればよい。例えば、窒素を２００ｓｃｃｍ、アルゴンを１０００ｓｃｃｍとして導入すればよい。
【０１４１】
本実施の形態において、メモリ部に設けられた半導体層１０８上に形成される第１の絶縁膜１１６は、後に完成する不揮発性メモリ素子において、トンネル酸化膜として機能する。従って、第１の絶縁膜１１６の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、第１の絶縁膜１１６の膜厚が薄いほど、後に形成される浮遊ゲートに低電圧で電荷を蓄積させることが可能となるため、不揮発性メモリカードの消費電力を低減することができる。そのため、第１の絶縁膜１１２、１１４、１１６、１１８は、膜厚を薄く形成することが好ましい。
【０１４２】
一般的に、半導体層上に絶縁膜を薄く形成する方法として熱酸化法があるが、基板１００としてガラス基板等の融点が十分に高くない基板を用いる場合には、熱酸化法により第１の絶縁膜１１２、１１４、１１６、１１８を形成することは非常に困難である。また、ＣＶＤ法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため膜質が十分でなく、膜厚を薄く形成した場合にはピンホール等の欠陥が生じる問題がある。また、ＣＶＤ法やスパッタ法により絶縁膜を形成した場合には、半導体層の端部の被覆が十分でなく、後に第１の絶縁膜１１６上に形成される導電膜等と半導体層とがリークする場合がある。従って、本実施の形態で示すように、高密度プラズマ処理により第１の絶縁膜１１２、１１４、１１６、１１８を形成することによって、ＣＶＤ法やスパッタ法等により形成した絶縁膜より緻密な絶縁膜を形成することができ、また、半導体層１０４、１０６、１０８、１１０の端部を第１の絶縁膜１１２、１１４、１１６、１１８で十分に被覆することができる。その結果、メモリとして高速動作や電荷保持特性を向上させることができる。なお、ＣＶＤ法やスパッタ法により第１の絶縁膜１１２、１１４、１１６、１１８を形成した場合には、絶縁膜を形成した後に高密度プラズマ処理を行い当該絶縁膜の表面に酸化処理、窒化処理又は酸窒化処理を行うことが好ましい。
【０１４３】
電荷蓄積層１２０は、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金等のゲルマニウムを含む膜で形成することができる。ここでは、電荷蓄積層１２０として、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜を１〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。このように、半導体層としてＳｉを主成分とする材料を用いて形成し、当該半導体層上にトンネル酸化膜として機能する第１の絶縁膜を介してＳｉよりエネルギーギャップの小さいゲルマニウムを含む膜を電荷蓄積層として設けた場合、半導体層の電荷に対する絶縁膜により形成される第１の障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第２の障壁がエネルギー的に高くなる。その結果、半導体層から電荷蓄積層へ電荷を注入しやすくすることができ、電荷蓄積層から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。また、メモリ部に設けられた半導体層１０８上に形成される電荷蓄積層１２０は、後に完成する不揮発性メモリ素子において、浮遊ゲートとして機能する。
【０１４４】
次に、半導体層１０４、１０６、１１０上に形成された、第１の絶縁膜１１２、１１４、１１８と電荷蓄積層１２０を選択的に除去し、半導体層１０８上に形成された、第１の絶縁膜１１６と電荷蓄積層１２０を残存させる。ここでは、メモリ部に設けられた半導体層１０８、第１の絶縁膜１１６、電荷蓄積層１２０を選択的にレジストで覆い、半導体層１０４、１０６、１１０上に形成された、第１の絶縁膜１１２、１１４、１１８と電荷蓄積層１２０をエッチングすることによって選択的に除去する（図１８（Ｂ）参照）。
【０１４５】
次に、半導体層１０４、１０６、１１０と、半導体層１０８の上方に形成された電荷蓄積層１２０の一部を選択的に覆うようにレジスト１２２を形成し、当該レジスト１２２に覆われていない電荷蓄積層１２０をエッチングして選択的に除去することによって、電荷蓄積層１２０の一部を残存させ、電荷蓄積層１２１を形成する（図１８（Ｃ）、図２４参照）。
【０１４６】
次に、半導体層１１０の特定の領域に不純物領域を形成する。ここでは、レジスト１２２を除去後、半導体層１０４、１０６、１０８と、半導体層１１０の一部を選択的に覆うようにレジスト１２４を形成し、当該レジスト１２４に覆われていない半導体層１１０に不純物元素を導入することによって、不純物領域１２６を形成する（図１９（Ａ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を半導体層１１０に導入する。
【０１４７】
次に、半導体層１０４、１０６、１１０と、半導体層１０８の上方に形成された第１の絶縁膜１１６と電荷蓄積層１２１を覆うように第２の絶縁膜１２８を形成する（図１９（Ｂ）参照）。
【０１４８】
第２の絶縁膜１２８は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて単層又は積層して形成する。例えば、第２の絶縁膜１２８を単層で設ける場合には、ＣＶＤ法により酸化窒化シリコン膜又は窒化酸化シリコン膜を５〜５０ｎｍの膜厚で形成する。また、第２の絶縁膜１２８を３層構造で設ける場合には、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２の絶縁膜として窒化シリコン膜を形成し、第３の絶縁膜として酸化窒化シリコン膜を形成する。また、他にも第２の絶縁膜１２８として、ゲルマニウムの酸化物又は窒化物を用いてもよい。
【０１４９】
なお、半導体層１０８の上方に形成された第２の絶縁膜１２８は、後に完成する不揮発性メモリ素子においてコントロール絶縁膜として機能し、半導体層１１０の上方に形成された第２の絶縁膜１２８は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１５０】
次に、半導体層１０８、１１０の上方に形成された第２の絶縁膜１２８を覆うようにレジスト１３０を選択的に形成し、半導体層１０４、１０６上に形成された第２の絶縁膜１２８を選択的に除去する（図１９（Ｃ）参照）。
【０１５１】
次に、半導体層１０４、１０６を覆うように第３の絶縁膜１３２、１３４をそれぞれ形成する（図２０（Ａ）参照）。
【０１５２】
第３の絶縁膜１３２、１３４は、上記第１の絶縁膜１１２、１１４、１１６、１１８の形成方法で示したいずれかの方法を用いて形成する。例えば、高密度プラズマ処理により半導体層１０４、１０６、１０８、１１０に酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体層１０４、１０６上にそれぞれシリコンの酸化膜、窒化膜又は酸窒化膜となる第３の絶縁膜１３２、１３４を形成する。
【０１５３】
ここでは、第３の絶縁膜１３２、１３４を１〜２０ｎｍ、好ましくは１〜１０ｎｍで形成する。例えば、高密度プラズマ処理により半導体層１０４、１０６に酸化処理を行い当該半導体層１０４、１０６の表面に酸化シリコン膜を形成した後、高密度プラズマ処理により窒化処理を行い酸化シリコン膜の表面に酸窒化シリコン膜を形成する。また、この場合、半導体層１０８、１１０の上方に形成された第２の絶縁膜１２８の表面にも酸化処理又は窒化処理が行われ、酸化膜又は酸窒化膜が形成される。半導体層１０４、１０６の上方に形成された第３の絶縁膜１３２、１３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１５４】
次に、半導体層１０４、１０６の上方に形成された第３の絶縁膜１３２、１３４、半導体層１０８、１１０の上方に形成された第２の絶縁膜１２８を覆うように導電膜を形成する（図２０（Ｂ）参照）。ここでは、導電膜として、導電膜１３６と導電膜１３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１５５】
導電膜１３６、１３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０１５６】
ここでは、導電膜１３６として窒化タンタルを用いて形成し、その上に導電膜１３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜１３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜１３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１５７】
次に、積層して設けられた導電膜１３６、１３８を選択的にエッチングして除去することによって、半導体層１０４、１０６、１０８、１１０の上方の一部に導電膜１３６、１３８を残存させ、それぞれゲート電極として機能する導電膜１４０、１４２、１４４、１４６を形成する（図２０（Ｃ）、図２３参照）。なお、メモリ部に設けられた半導体層１０８の上方に形成される導電膜１４４は、後に完成する不揮発性メモリ素子において制御ゲートとして機能する。また、導電膜１４０、１４２、１４６は、後に完成するトランジスタにおいてゲート電極として機能する。
【０１５８】
次に、半導体層１０４を覆うようにレジスト１４８を選択的に形成し、当該レジスト１４８、導電膜１４２、１４４、１４６をマスクとして半導体層１０６、１０８、１１０に不純物元素を導入することによって不純物領域を形成する（図２１（Ａ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０１５９】
図２１（Ａ）においては、不純物元素を導入することによって、半導体層１０６にソース領域又はドレイン領域を形成する不純物領域１５２とチャネル形成領域１５０が形成される。また、半導体層１０８には、ソース領域又はドレイン領域を形成する不純物領域１５６とＬＤＤ領域を形成する低濃度不純物領域１５８とチャネル形成領域１５４が形成される。また、半導体層１１０には、ソース領域又はドレイン領域を形成する不純物領域１６２とＬＤＤ領域を形成する低濃度不純物領域１６４とチャネル形成領域１６０が形成される。
【０１６０】
また、半導体層１０８に形成される低濃度不純物領域１５８は、図２１（Ａ）において導入された不純物元素が浮遊ゲートとして機能する電荷蓄積層１２１を突き抜けることによって形成される。従って、半導体層１０８において、導電膜１４４及び電荷蓄積層１２１の双方と重なる領域にチャネル形成領域１５４が形成され、電荷蓄積層１２１と重なり導電膜１４４と重ならない領域に低濃度不純物領域１５８が形成され、電荷蓄積層１２１及び導電膜１４４の双方と重ならない領域に高濃度不純物領域１５６が形成される。
【０１６１】
次に、半導体層１０６、１０８、１１０を覆うようにレジスト１６６を選択的に形成し、当該レジスト１６６、導電膜１４０をマスクとして半導体層１０４に不純物元素を導入することによって不純物領域を形成する（図２１（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図２１（Ａ）で半導体層１０６、１０８、１１０に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、半導体層１０４にソース領域又はドレイン領域を形成する不純物領域１７０とチャネル形成領域１６８を形成される。
【０１６２】
次に、第２の絶縁膜１２８、第３の絶縁膜１３２、１３４、導電膜１４０、１４２、１４４、１４６を覆うように絶縁膜１７２を形成し、当該絶縁膜１７２上に半導体層１０４、１０６、１０８、１１０にそれぞれ形成された不純物領域１５２、１５６、１６２、１７０と電気的に接続する導電膜１７４を形成する（図２１（Ｃ）、図２２参照）。
【０１６３】
絶縁膜１７２は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１６４】
導電膜１７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜１７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【０１６５】
次に、導電膜１７４を覆うように絶縁膜１７６を形成し、当該絶縁膜１７６上にアンテナとして機能する導電膜１７８を形成する（図３６参照）。
【０１６６】
アンテナとして機能する導電膜１７８は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１６７】
絶縁膜１７６は、上記絶縁膜１７２の説明で示したいずれかの材料を用いることができる。
【０１６８】
また、本発明の不揮発性メモリカードにおける信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【０１６９】
なお、上述した構造において、一つの島状の半導体層に複数の不揮発性メモリ素子を設けた構造としてもよい。この場合に関して図１７、図２５を参照して説明する。なお、図１７は上面図を示し、図２５は図１７におけるＥ−Ｆ間、Ｇ−Ｈ間の断面図を示している。
【０１７０】
図１７、図２５で示す不揮発性メモリカードの記憶回路は、ビット線ＢＬ０、ＢＬ１にそれぞれ電気的に接続された島状の半導体層２００ａ、２００ｂが設けられており、島状の半導体層２００ａ、２００ｂの各々に複数の不揮発性メモリ素子が設けられている（図１７、２５参照）。具体的には、半導体層２００ａにおいて、選択トランジスタＳ０１、Ｓ０２の間に複数の不揮発性メモリ素子Ｍ０〜Ｍ３０、Ｍ３１を有するＮＡＮＤセル２０２ａが設けられている。また、半導体層２００ｂにおいても、選択トランジスタの間に複数の不揮発性メモリ素子を有するＮＡＮＤセル２０２ｂが設けられている。また、半導体層２００ａ、２００ｂを分離して設けることによって、隣接するＮＡＮＤセル２０２ａとＮＡＮＤセル２０２ｂを絶縁分離することが可能となる。
【０１７１】
また、一つの島状の半導体層に複数の不揮発性メモリ素子を設けることによって、より不揮発性メモリ素子の集積化が可能となり、大容量の不揮発性メモリカードを形成することができる。
【０１７２】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【０１７３】
（実施の形態６）
本実施の形態では、上記実施の形態と異なる不揮発性メモリカードの作製方法に関して図面を参照して説明する。なお、図２６〜図２８は上面図を示し、図３０〜図３５は図２６〜図２８におけるＡ−Ｂ間、Ｅ−Ｆ間の断面図を示しており、図２９は図２６〜図２８におけるＣ−Ｄ間の断面図を示している。また、Ａ−Ｂ間はメモリ部に設けられるトランジスタと不揮発性メモリ素子を示し、Ｃ−Ｄ間はメモリ部に設けられる不揮発性メモリ素子を示し、Ｅ−Ｆ間はロジック部に設けられるトランジスタを示している。また、本実施の形態では、Ｅ−Ｆ間に示す基板２００の領域２１２に設けられるトランジスタをｐチャネル型、領域２１３に設けられるトランジスタをｎチャネル型とし、Ａ−Ｂ間に示す基板２００の領域２１４に設けられるトランジスタをｎチャネル型、不揮発性メモリ素子のキャリアの移動を電子で行う場合に関して説明するが、本発明の不揮発性メモリカードはこれに限られるものでない。
【０１７４】
まず、基板２００上に絶縁膜を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉを基板２００として用い、当該基板２００上に絶縁膜２０２と絶縁膜２０４を形成する（図３０（Ａ）参照）。例えば、基板２００に熱処理を行うことにより絶縁膜２０２として酸化シリコン（ＳｉＯｘ）を形成し、当該絶縁膜２０２上にＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）を成膜する。
【０１７５】
また、基板２００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１７６】
また、絶縁膜２０４は、絶縁膜２０２を形成した後に高密度プラズマ処理により当該絶縁膜２０２を窒化することにより設けてもよい。なお、基板２００上に設ける絶縁膜は単層又は３層以上の積層構造で設けてもよい。
【０１７７】
次に、絶縁膜２０４上に選択的にレジストマスク２０６のパターンを形成し、当該レジストマスク２０６をマスクとして選択的にエッチングを行うことによって、基板２００に選択的に凹部２０８を形成する（図３０（Ｂ）参照）。基板２００、絶縁膜２０２、２０４のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。
【０１７８】
次に、レジストマスク２０６のパターンを除去した後、基板２００に形成された凹部２０８を充填するように絶縁膜２１０を形成する（図３０（Ｃ）参照）。
【０１７９】
絶縁膜２１０は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。ここでは、絶縁膜２１０として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガスを用いて酸化シリコン膜を形成する。
【０１８０】
次に、研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、基板２００の表面を露出させる。ここでは、基板２００の表面を露出させることにより、基板２００の凹部２０８に形成された絶縁膜２１１間に領域２１２、２１３、２１４が設けられる。なお、絶縁膜２１１は、基板２００の表面に形成された絶縁膜２１０が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、ｐ型の導電型を有する不純物元素を選択的に導入することによって、基板２００の領域２１３、２１４にｐウェル２１５を形成する（図３１（Ａ）、図２８（Ａ）、（Ｂ）、図２９（Ａ）参照）。
【０１８１】
ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域２１３、２１４に導入する。
【０１８２】
なお、本実施の形態では、基板２００としてｎ型の導電型を有する半導体基板を用いているため、領域２１２には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２１２にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０１８３】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２１２にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２１３、２１４には不純物元素の導入を行わない構成としてもよい。
【０１８４】
次に、基板２００に設けられた領域２１２、２１３、２１４上に第１の絶縁膜２１６、２１８、２２０を形成する。そして、第１の絶縁膜２１６、２１８、２２０を覆うように浮遊ゲート電極（ゲルマニウム（Ｇｅ）を主成分とする膜）２２２を形成する（図３１（Ｂ）参照）。
【０１８５】
第１の絶縁膜２１６、２１８、２２０は、熱処理を行い基板２００に設けられた領域２１２、２１３、２１４の表面を酸化させることにより酸化シリコン膜で形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有する膜（酸窒化シリコン膜）との積層構造で形成することができる。
【０１８６】
他にも、上述したように、プラズマ処理を用いて第１の絶縁膜２１６、２１８、２２０を形成してもよい。例えば、基板２００に設けられた領域２１２、２１３、２１４の表面に高密度プラズマ処理により酸化処理又は窒化処理を行った場合、第１の絶縁膜２１６、２１８、２２０として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜が形成される。また、高密度プラズマ処理により領域２１２、２１３、２１４の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２１２、２１３、２１４の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸窒化シリコン膜が形成され、第１の絶縁膜２１６、２１８、２２０は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域２１２、２１３、２１４の表面に酸化シリコン膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１８７】
本実施の形態において、基板２００においてメモリ部に設けられた領域２１４上に形成される第１の絶縁膜２２０は、後に完成する不揮発性メモリ素子において、トンネル酸化膜として機能する。従って、第１の絶縁膜２２０の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、第１の絶縁膜２２０の膜厚が薄いほど、浮遊ゲート電極２２２に低電圧で電荷を蓄積させることが可能となるため、不揮発性メモリカードの消費電力を低減することができる。そのため、第１の絶縁膜２２０は、膜厚を薄く形成することが好ましい。
【０１８８】
浮遊ゲート電極２２２は、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金等のゲルマニウムを含む膜で形成することができる。ここでは、浮遊ゲート電極２２２として、ゲルマニウム元素を含む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜で形成する。このように、基板２００として単結晶Ｓｉ基板を用い、当該Ｓｉ基板のある領域上にトンネル酸化膜として機能する第１の絶縁膜を介してＳｉよりエネルギーギャップの小さいゲルマニウムを含む膜を浮遊ゲート電極として設けた場合、Ｓｉ基板のある領域の電荷に対する絶縁膜により形成される第１の障壁に対して浮遊ゲート電極の電荷に対する絶縁膜により形成される第２の障壁がエネルギー的に高くなる。その結果、Ｓｉ基板のある領域から浮遊ゲート電極へ電荷を注入しやすくすることができ、浮遊ゲート電極から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。また、基板２００においてメモリ部に設けられた領域２１４の上方に形成される浮遊ゲート電極２２２は、後に完成する不揮発性メモリ素子において、フローティングゲートとして機能する。
【０１８９】
次に、浮遊ゲート電極２２２上にレジストマスク２２３を形成し、当該レジストマスク２２３をマスクとして浮遊ゲート電極２２２と、第１の絶縁膜２１６、２１８、２２０を選択的に除去する。ここでは、基板２００において領域２１４の一部を覆うようにレジストマスク２２３を形成し、当該レジストマスク２２３に覆われていない浮遊ゲート電極２２２、第１の絶縁膜２１６、２１８、２２０を除去することによって、領域２１４に設けられた一部の第１の絶縁膜２２０と浮遊ゲート電極２２２を残存させ、第１の絶縁膜２２４、浮遊ゲート電極２２６とする（図３１（Ｃ）参照）。具体的には、領域２１４のうち、後に不揮発性メモリ素子が形成される領域に設けられた第１の絶縁膜２２０と浮遊ゲート電極２２２を残存させる。また、基板２００の領域２１２、２１３と領域２１４の一部の表面が露出する。
【０１９０】
次に、基板２００の領域２１２、２１３、２１４、浮遊ゲート電極２２２を覆うように第２の絶縁膜２２８を形成する（図３２（Ａ）参照）。
【０１９１】
第２の絶縁膜２２８は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて単層又は積層して形成する。例えば、第２の絶縁膜２２８を単層で設ける場合には、ＣＶＤ法により酸化窒化シリコン膜又は窒化酸化シリコン膜を５〜５０ｎｍの膜厚で形成する。また、第２の絶縁膜２２８を３層構造で設ける場合には、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２の絶縁膜として窒化シリコン膜を形成し、第３の絶縁膜として酸化窒化シリコン膜を形成する。
【０１９２】
なお、基板２００の領域２１４における浮遊ゲート電極２２２上に形成された第２の絶縁膜２２８は、後に完成する不揮発性メモリ素子においてコントロール絶縁膜として機能し、一部の露出した領域２１４に形成された第２の絶縁膜は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１９３】
次に、基板２００の領域２１４に形成された第２の絶縁膜２２８を覆うようにレジストマスク２３０を選択的に形成し、基板２００の領域２１２、２１３に形成された第２の絶縁膜２２８を選択的に除去する（図３２（Ｂ）参照）。
【０１９４】
次に、基板２００の領域２１２、２１３の表面上に第３の絶縁膜２３２、２３４をそれぞれ形成する（図３２（Ｃ）参照）。
【０１９５】
第３の絶縁膜２３２、２３４は、上記第１の絶縁膜２１６、２１８、２２０の形成方法で示したいずれかの方法を用いて形成する。例えば、熱処理を行い基板２００に設けられた領域２１２、２１３の表面を酸化させることにより酸化シリコン膜で第３の絶縁膜２３２、２３４を形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有する膜（酸窒化シリコン膜）との積層構造で形成してもよい。
【０１９６】
他にも、上述したように、プラズマ処理を用いて第３の絶縁膜２３２、２３４を形成してもよい。例えば、基板２００に設けられた領域２１２、２１３の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、第３の絶縁膜２３２、２３４として酸化シリコン（ＳｉＯｘ）膜又は窒化シリコン（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域２１２、２１３の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２１２、２１３の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸窒化シリコン膜が形成され、第３の絶縁膜２３２、２３４は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域２１２、２１３の表面に酸化シリコン膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１９７】
なお、第３の絶縁膜２３２、２３４を熱酸化法や高密度プラズマ処理で形成する際に、基板２００の領域２１４の上方に形成された第２の絶縁膜２２８の表面にも、酸化膜又は酸窒化膜が形成される場合がある。また、基板２００の領域２１２、２１３に形成された第３の絶縁膜２３２、２３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０１９８】
次に、基板２００に設けられた領域２１２、２１３の上方に形成された第３の絶縁膜２３２、２３４、領域２１４の上方に形成された第２の絶縁膜２２８を覆うように導電膜を形成する（図３３（Ａ）参照）。ここでは、導電膜として、導電膜２３６と導電膜２３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１９９】
導電膜２３６、２３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０２００】
ここでは、導電膜２３６として窒化タンタルを用いて形成し、その上に導電膜２３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２３６として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２３８として、タングステン、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０２０１】
次に、積層して設けられた導電膜２３６、２３８を選択的にエッチングして除去することによって、基板２００の領域２１２、２１３、２１４の上方の一部に導電膜２３６、２３８を残存させ、それぞれゲート電極として機能する導電膜２４０、２４２、２４４、２４６を形成する（図３３（Ｂ）、図２９（Ｂ）参照）。また、ここでは、基板２００において、導電膜２４０、２４２、２４４、２４６と重ならない領域２１２、２１３、２１４の表面が露出するようにする。なお、ゲート電極として機能する導電膜２４４は、後に完成する不揮発性メモリ素子において制御ゲートとして機能する。
【０２０２】
具体的には、基板２００の領域２１２において、導電膜２４０の下方に形成された第３の絶縁膜２３２のうち当該導電膜２４０と重ならない部分を選択的に除去し、導電膜２４０と第３の絶縁膜２３２の端部が概略一致するように形成する。また、基板２００の領域２１４において、導電膜２４２の下方に形成された第３の絶縁膜２３４のうち当該導電膜２４２と重ならない部分を選択的に除去し、導電膜２４２と第３の絶縁膜２３４の端部が概略一致するように形成する。また、基板２００の領域２１４において、導電膜２４４の下方に形成された第２の絶縁膜２２８うち当該導電膜２４４と重ならない部分を選択的に除去し、導電膜２４４と第２の絶縁膜２２８の端部が概略一致するように形成する。また、基板２００の領域２１４において、導電膜２４６の下方に形成された第２の絶縁膜２２８、浮遊ゲート電極２２６、第１の絶縁膜２２４のうち当該導電膜２４６と重ならない部分を選択的に除去し、導電膜２４６と第２の絶縁膜２２８、浮遊ゲート電極２２６及び第１の絶縁膜２２４の端部が概略一致するように形成する。
【０２０３】
この場合、導電膜２４０、２４２、２４４、２４６の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜２４０、２４２、２４４、２４６を形成後残存したレジストマスク又は当該導電膜２４０、２４２、２４４、２４６をマスクとして重ならない部分の絶縁膜等を除去してもよい。
【０２０４】
次に、基板２００の領域２１２、２１３、２１４に不純物元素を選択的に導入する（図３３（Ｃ）参照）。ここでは、領域２１３、２１４に導電膜２４２、２４４、２４６をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入し、領域２１２に導電膜２４０をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に導入する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０２０５】
次に、導電膜２４０、２４２、２４４、２４６の側面に接する絶縁膜２５４（サイドウォールともよばれる）を形成する。具体的には、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜２４０、２４２、２４４、２４６の側面に接するように形成することができる。なお、絶縁膜２５４は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、絶縁膜２５４は、導電膜２４０、２４２、２４４、２４６の下方に形成された絶縁膜や浮遊ゲート電極の側面にも接するように形成されている。
【０２０６】
続いて、当該絶縁膜２５４、導電膜２４０、２４２、２４４、２４６をマスクとして基板２００の領域２１２、２１３、２１４に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図３４（Ａ）、図２７（Ａ）、（Ｂ）参照）。ここでは、基板２００の領域２１３、２１４に絶縁膜２５４と導電膜２４２、２４４、２４６をマスクとして高濃度のｎ型を付与する不純物元素を導入し、領域２１２に絶縁膜２５４と導電膜２４０をマスクとして高濃度のｐ型を付与する不純物元素を導入する。
【０２０７】
その結果、基板２００の領域２１２には、ソース領域又はドレイン領域を形成する不純物領域２５８と、ＬＤＤ領域を形成する低濃度不純物領域２６０と、チャネル形成領域２５６が形成される。また、基板２００の領域２１３には、ソース領域又はドレイン領域を形成する不純物領域２６４と、ＬＤＤ領域を形成する低濃度不純物領域２６６と、チャネル形成領域２６２が形成される。また、基板２００の領域２１４には、ソース領域又はドレイン領域を形成する不純物領域２７０と、ＬＤＤ領域を形成する低濃度不純物領域２７２、２７６と、チャネル形成領域２６８、２７４が形成される。
【０２０８】
なお、本実施の形態では、導電膜２４０、２４２、２４４、２４６と重ならない基板２００の領域２１２、２１３、２１４を露出させた状態で不純物元素の導入を行っている。従って、基板２００の領域２１２、２１３、２１４にそれぞれ形成されるチャネル形成領域２５６、２６２、２６８、２７４は導電膜２４０、２４２、２４４、２４６と自己整合的に形成することができる。
【０２０９】
次に、基板２００の領域２１２、２１３、２１４上に設けられた絶縁膜や導電膜等を覆うように絶縁膜２７７を形成し、当該絶縁膜２７７に開口部２７８を形成する（図３４（Ｂ）参照）。
【０２１０】
絶縁膜２７７は、ＣＶＤ法やスパッタ法等により、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２１１】
次に、ＣＶＤ法を用いて開口部２７８に導電膜２８０を形成し、当該導電膜２８０と電気的に接続するように絶縁膜２７７上に導電膜２８２ａ〜２８２ｄを選択的に形成する（図３５、図２６（Ａ）、（Ｂ）、図２９（Ｃ）参照）。
【０２１２】
導電膜２８０、２８２ａ〜２８２ｄは、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜２８０、２８２ａ〜２８２ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜２８０、２８２ａ〜２８２ｄを形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。ここでは、導電膜２８０はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することができる。
【０２１３】
以上の工程により、基板２００の領域２１２に形成されたｐ型のトランジスタと、領域２１３に形成されたｎ型のトランジスタと、領域２１４に形成されたｎ型のトランジスタ及び不揮発性メモリ素子とを具備する不揮発性メモリカードを得ることができる。
【０２１４】
なお、本実施の形態は、本明細書の他の実施の形態と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０２１５】
【図１】本発明の個人情報管理システムの一例を示す図。
【図２】本発明の個人情報管理システムの一例を示す図。
【図３】本発明の不揮発性メモリカードの一例を示す図。
【図４】本発明の個人情報管理システムの一例を示す図。
【図５】本発明の個人情報管理システムの一例を示す図。
【図６】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図７】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図８】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図９】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１０】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１１】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１２】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１３】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１４】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１５】プラズマ装置の一例を示す図。
【図１６】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１７】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１８】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図１９】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２０】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２１】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２２】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２３】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２４】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２５】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２６】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２７】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２８】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図２９】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３０】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３１】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３２】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３３】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３４】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３５】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【図３６】本発明の不揮発性メモリカードにおける記憶素子を説明する図。
【符号の説明】
【０２１６】
１０ 基板
１２ 絶縁膜
１４ 半導体層
１６ 絶縁膜
１８ 不純物領域
２０ 浮遊ゲート電極
２２ 絶縁膜
２４ 制御ゲート電極
２６ ゲート
３０ 半導体層
３２ 半導体層
３４ 半導体層
３６ 半導体層
３８ 半導体層
４０ 半導体層
５２ メモリセルアレイ
５４ 周辺回路
５６ アドレスバッファ
５８ コントロール回路
６０ 昇圧回路
６２ ロウデコーダ
６４ カラムデコーダ
６６ センスアンプ
６８ データバッファ
７０ データ入出力バッファ
８０ アンテナ
８２ 誘電体板
８４ ガス供給部
８６ 排気口
８８ 支持台
９０ 温度制御部
９２ マイクロ波供給部
９４ プラズマ
１００ 基板
１０１ 基板
１０２ 絶縁膜
１０４ 半導体層
１０６ 半導体層
１０８ 半導体層
１１０ 半導体層
１１２ 絶縁膜
１１６ 絶縁膜
１２０ 電荷蓄積層
１２１ 電荷蓄積層
１２２ レジスト
１２４ レジスト
１２６ 不純物領域
１２８ 絶縁膜
１３０ レジスト
１３２ 絶縁膜
１３６ 導電膜
１３８ 導電膜
１４０ 導電膜
１４２ 導電膜
１４４ 導電膜
１４８ レジスト
１５０ チャネル形成領域
１５２ 不純物領域
１５４ チャネル形成領域
１５６ 不純物領域
１５８ 低濃度不純物領域
１６０ チャネル形成領域
１６２ 不純物領域
１６４ 低濃度不純物領域
１６６ レジスト
１６８ チャネル形成領域
１６ａ 酸化シリコン層
１６ｂ 酸窒化シリコン層
１７０ 不純物領域
１７２ 絶縁膜
１７４ 導電膜
１７６ 絶縁膜
１７８ 導電膜
１８ａ ソース領域
１８ｂ ドレイン領域
２００ 基板
２０２ 絶縁膜
２０４ 絶縁膜
２０６ レジストマスク
２０８ 凹部
２１０ 絶縁膜
２１１ 絶縁膜
２１２ 領域
２１３ 領域
２１４ 領域
２１５ ｐウェル
２１６ 絶縁膜
２２０ 絶縁膜
２２２ 浮遊ゲート電極
２２３ レジストマスク
２２４ 絶縁膜
２２６ 浮遊ゲート電極
２２８ 絶縁膜
２２ａ 窒化シリコン層
２２ｂ 酸化シリコン層
２３０ レジストマスク
２３２ 絶縁膜
２３４ 絶縁膜
２３６ 導電膜
２３８ 導電膜
２４０ 導電膜
２４２ 導電膜
２４４ 導電膜
２４６ 導電膜
２４ａ 金属窒化物層
２４ｂ 金属層
２５４ 絶縁膜
２５６ チャネル形成領域
２５８ 不純物領域
２６０ 低濃度不純物領域
２６２ チャネル形成領域
２６４ 不純物領域
２６６ 低濃度不純物領域
２６８ チャネル形成領域
２７０ 不純物領域
２７２ 低濃度不純物領域
２７７ 絶縁膜
２７８ 開口部
２８０ 導電膜
５００ 個人情報記録媒体
５００ 不揮発性メモリカード
５０１ 通信制御手段
５０２ 暗号化手段
５０３ 情報処理手段
５０４ 記憶回路
５１０ 端末
５１１ 通信制御手段
５１２ 制御回路
５１３ 表示部
５１４ 入力手段
５２０ サーバー
５２１ 通信制御手段
５２２ 復号化手段
５２３ 比較参照手段
５２４ 情報処理プログラム
５２５ 暗証データ記録部
５２６ 比較参照手段
５２７ 預金情報記録部
７０１ 不揮発性メモリカード
７０２ 共振回路
７０３ 電源回路
７０４ クロック発生回路
７０５ 復調回路
７０６ 情報処理回路
７０７ 記憶回路
７０８ Ａ／Ｄ変換回路
７０９ 変調回路
７１０ アンテナ
７１１ 通信回線
７１２ 端末
７１３ ＣＰＵ
７１４ サーバー
７１５ リーダ／ライタ
７１６ ＲＦ回路
２００ａ 半導体層
２００ｂ 半導体層
２０２ａ ＮＡＮＤセル
２０２ｂ ＮＡＮＤセル
２８２ａ 導電膜
【特許請求の範囲】
【請求項１】
個人情報記録媒体と、端末と、サーバーとを有し、
前記個人情報記録媒体は、
前記端末と情報の送受信を行う第１の通信制御手段と、
受信した情報を暗号化する暗号化手段と、
前記暗号化された情報を記憶する不揮発性メモリとを有し、
前記端末は、
前記個人情報記録媒体及び前記サーバーと情報の送受信を行う第２の通信制御手段と、
受信した情報を表示する表示部と、
入力手段とを有し、
前記サーバーは、
前記端末と情報の送受信を行う第３の通信制御手段と、
暗号化された情報を復号化する復号化手段と、
暗証データ記録部と、
前記復号化された情報と暗証データ記録部の情報とを比較参照する手段とを有することを特徴とする個人情報管理システム。
【請求項２】
請求項１において、
前記個人情報記録媒体に設けられた第１の通信制御手段と、前記端末に設けられた第２の通信制御手段はアンテナを有しており、
前記個人情報記録媒体に設けられた第１の通信制御手段と前記端末に設けられた第２の通信制御手段との情報の送受信を無線通信で行うことを特徴とする個人情報管理システム。
【請求項３】
請求項１又は請求項２において、
前記端末に設けられた第２の通信制御手段と前記サーバーに設けられた第３の通信制御手段との情報の送受信を有線通信で行うことを特徴とする個人情報管理システム。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記個人情報記録媒体は、暗号化された情報を前記端末に送信し、且つ前記端末から平文を受信することを特徴とする個人情報管理システム。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記個人情報管理システムに暗号化されて記憶された情報は、前記サーバーには保管されないことを特徴とする個人情報管理システム。
【請求項６】
リーダ／ライタと情報の送受信を行う通信制御手段と、
受信した情報を暗号化する暗号化手段と、
前記暗号化された情報を処理する情報処理手段と、
前記暗号化された情報を記憶する不揮発性メモリとを有し、
前記通信制御手段はアンテナを有し、且つ前記リーダ／ライタとの情報の送受信を無線通信で行うことを特徴とする不揮発性メモリカード。
【請求項７】
請求項６において、
前記通信制御手段は暗号化された情報を前記リーダ／ライタに送信することを特徴とする不揮発性メモリカード。
【請求項１】
個人情報記録媒体と、端末と、サーバーとを有し、
前記個人情報記録媒体は、
前記端末と情報の送受信を行う第１の通信制御手段と、
受信した情報を暗号化する暗号化手段と、
前記暗号化された情報を記憶する不揮発性メモリとを有し、
前記端末は、
前記個人情報記録媒体及び前記サーバーと情報の送受信を行う第２の通信制御手段と、
受信した情報を表示する表示部と、
入力手段とを有し、
前記サーバーは、
前記端末と情報の送受信を行う第３の通信制御手段と、
暗号化された情報を復号化する復号化手段と、
暗証データ記録部と、
前記復号化された情報と暗証データ記録部の情報とを比較参照する手段とを有することを特徴とする個人情報管理システム。
【請求項２】
請求項１において、
前記個人情報記録媒体に設けられた第１の通信制御手段と、前記端末に設けられた第２の通信制御手段はアンテナを有しており、
前記個人情報記録媒体に設けられた第１の通信制御手段と前記端末に設けられた第２の通信制御手段との情報の送受信を無線通信で行うことを特徴とする個人情報管理システム。
【請求項３】
請求項１又は請求項２において、
前記端末に設けられた第２の通信制御手段と前記サーバーに設けられた第３の通信制御手段との情報の送受信を有線通信で行うことを特徴とする個人情報管理システム。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記個人情報記録媒体は、暗号化された情報を前記端末に送信し、且つ前記端末から平文を受信することを特徴とする個人情報管理システム。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記個人情報管理システムに暗号化されて記憶された情報は、前記サーバーには保管されないことを特徴とする個人情報管理システム。
【請求項６】
リーダ／ライタと情報の送受信を行う通信制御手段と、
受信した情報を暗号化する暗号化手段と、
前記暗号化された情報を処理する情報処理手段と、
前記暗号化された情報を記憶する不揮発性メモリとを有し、
前記通信制御手段はアンテナを有し、且つ前記リーダ／ライタとの情報の送受信を無線通信で行うことを特徴とする不揮発性メモリカード。
【請求項７】
請求項６において、
前記通信制御手段は暗号化された情報を前記リーダ／ライタに送信することを特徴とする不揮発性メモリカード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【公開番号】特開２００８−２７４３０（Ｐ２００８−２７４３０Ａ）
【公開日】平成２０年２月７日（２００８．２．７）
【国際特許分類】
【出願番号】特願２００７−１６２１３３（Ｐ２００７−１６２１３３）
【出願日】平成１９年６月２０日（２００７．６．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２０年２月７日（２００８．２．７）
【国際特許分類】
【出願日】平成１９年６月２０日（２００７．６．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]