半導体基板の再生処理方法及びＳＯＩ基板の作製方法
【課題】半導体膜が分離された後の分離後の半導体基板を、ＳＯＩ基板作製に用いることが可能な再生半導体基板に再生する際に、分離後の半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やす半導体基板の再生処理方法を提供することを課題の一つとする。
【解決手段】半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液を用いて、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することを特徴とする半導体基板の再生処理方法である。なお、イオン注入装置により水素ガスから生成される、Ｈ＋イオンを注入することにより半導体基板に形成する脆化層を用いて、半導体基板から半導体膜を分離する。
【解決手段】半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液を用いて、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することを特徴とする半導体基板の再生処理方法である。なお、イオン注入装置により水素ガスから生成される、Ｈ＋イオンを注入することにより半導体基板に形成する脆化層を用いて、半導体基板から半導体膜を分離する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製において、副生される半導体基板の再生処理方法、及びＳＯＩ基板の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶シリコン層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁表面上に形成された薄い単結晶シリコン膜の特長を活かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができる。またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電圧など付加価値の高い半導体集積回路を実現することができる。
【０００３】
ＳＯＩ基板を製造する方法の１つとして、スマートカット（登録商標）が挙げられる。スマートカットを用いることにより、シリコン基板上だけでなく、ガラス基板等の絶縁基板上に単結晶シリコン膜を有するＳＯＩ基板も作製できる。（例えば、特許文献１参照）。スマートカットを用いた、ガラス基板上に単結晶シリコン薄膜を有するＳＯＩ基板の作製方法の概要は以下のようになる。まず、単結晶シリコン片表面に二酸化珪素膜を形成する。次に、単結晶シリコン片に水素イオンを注入することによって単結晶シリコン片中の所定の深さに水素イオン打ち込み面を形成する。それから、二酸化珪素膜を介して、水素イオンを注入した単結晶シリコン片をガラス基板に接合させる。しかる後熱処理を施すことで、該水素イオン打ち込み面が劈開面となり、水素イオンを注入した単結晶シリコン片が薄膜状に分離し、接合させたガラス基板上に単結晶シリコン薄膜を形成することができる。このスマートカットは水素イオン注入剥離法と呼ぶこともある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−８７６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スマートカットを用いてＳＯＩ基板を作製すると、半導体基板（ボンド基板）をベース基板に貼り合わせた後、半導体基板を分離することによってベース基板上に薄膜の半導体膜が形成される。貼り合わせた半導体基板の大部分はベース基板から分離されてしまう。しかし、ベース基板と分離した半導体基板（分離後の半導体基板）は、再生処理を施すことによって、再びＳＯＩ基板作製用の半導体基板に使用することができる。以上の工程を繰り返すことによって、１枚の半導体基板から複数枚のＳＯＩ基板用の半導体膜を形成することができるので、ＳＯＩ基板作製のコスト削減と高効率化を図ることができる。
【０００６】
しかし、市販の単結晶シリコンウエハ等の半導体基板には、単結晶シリコンウエハの研磨によって、エッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる、中央部より基板の厚さが薄い部分が基板周辺部に存在するので、半導体基板の周辺部はベース基板にうまく貼り合わせることができない。
【０００７】
これによって、ベース基板上の薄膜の半導体膜と分離された半導体基板の周辺部には、本来ベース基板上に貼り合わせられるべき半導体層と絶縁膜が残存した凸部が形成される。
【０００８】
ここで、半導体基板周辺の凸部を除去し、平坦化するための方法としては、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）が挙げられる。しかし、ＣＭＰ法は基板表面を機械的に研磨する方法のため、分離後の半導体基板周辺部に形成された凸部を完全に除去するには、半導体基板の研磨代が大きくなるという問題がある。つまり、再生処理工程における半導体基板の取り代が大きくなり、１枚の半導体基板を再生使用できる回数が減るためにコスト増大につながる。
【０００９】
本発明は上記の問題を鑑み、半導体膜が分離された、分離後の半導体基板を、ＳＯＩ基板作製に用いることが可能な再生半導体基板に再生する際に、分離後の半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やす半導体基板の再生処理方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
分離後の半導体基板の周辺部に残存した脆化層、半導体層、及び絶縁膜に対して、絶縁膜を除去する第１のエッチング処理を行い、脆化層及び半導体層を除去する第２のエッチング処理として、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとして用いて、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することを特徴とする半導体基板の再生処理方法である。
【００１１】
本明細書で開示する発明の構成の一態様は、水素イオン注入剥離法を用いてＨ＋イオンがイオン注入された半導体基板をベース基板に貼り合わせ、半導体基板から分離された半導体膜をベース基板に形成する際に副生される分離後の半導体基板を再生処理する方法であって、分離後の半導体基板の周辺部には残存した脆化層、半導体層及び絶縁膜が形成されており、第１のエッチング処理で残存した絶縁膜を除去し、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で残存した脆化層及び半導体層を除去する。
【００１２】
本明細書で開示する発明の構成の他の一態様は、水素イオン注入剥離法を用いてＨ＋イオンがイオン注入された半導体基板をベース基板に貼り合わせ、半導体基板から分離された半導体膜をベース基板に形成する際に副生される分離後の半導体基板を再生処理する方法であって、分離後の半導体基板の周辺部には残存した脆化層、半導体層及び絶縁膜が形成されており、第１のエッチング処理で残存した絶縁膜を除去し、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で残存した半導体層及び脆化層を除去する。
【００１３】
上記構成において、第２のエッチング処理後に、半導体基板に対してさらに平坦化処理を行ってもよい。平坦化処理としては研磨処理やレーザ照射処理を行うことができる。また研磨処理及びレーザ照射処理を組み合わせて行ってもよく、処理工程の順序も限定されない。
【００１４】
本明細書で開示する発明の構成の他の一態様は、半導体基板上に絶縁膜を形成し、半導体基板の表面から水素イオン注入剥離法を用いてＨ＋イオンをイオン注入することによって脆化層を形成し、半導体基板を、絶縁膜を介してベース基板と貼り合わせ、脆化層において半導体基板を、ベース基板上に絶縁膜を介して貼り合わせられた半導体膜と、分離後の半導体基板と、に分離することを特徴とするＳＯＩ基板の作製方法であって、分離後の半導体基板の周辺部には、残存した脆化層、半導体層、及び絶縁膜が形成されており、第１のエッチング処理で残存した絶縁膜を除去し、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で残存した脆化層、及び半導体層を除去し、分離後の半導体基板に研磨を行って再生半導体基板を形成し、再生半導体基板を再び半導体基板として用いる。
【００１５】
上記構成において、第２のエッチング処理で用いるエッチャントとして、半導体を酸化する酸化剤として機能する物質として硝酸を用い、半導体の酸化物を溶解する物質としてフッ酸を用い、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質として酢酸を用いた混合溶液を適用することができる。また、この場合、混合溶液中の混合比の条件として、フッ酸の体積は、酢酸の体積の０．０１倍より大きく、０．３倍未満とし、硝酸の体積は、酢酸の体積の０．０１倍より大きく、１倍未満とし、かつフッ酸の体積の０．１倍より大きく、１００倍未満とすると好ましい。
【発明の効果】
【００１６】
本発明の一態様は、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することができるので、分離後の半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一態様に係る分離後の半導体基板の再生処理方法を示す図。
【図２】本発明の一態様に係る分離後の半導体基板の再生処理方法を示す図。
【図３】本発明の一態様に係るＳＯＩ基板の作製方法を示す図。
【図４】本発明の一態様に係るＳＯＩ基板の作製方法を示す図。
【図５】本発明の一態様に係るＳＯＩ基板の作製方法を示す図。
【図６】本発明の一態様に係るＳＯＩ基板の作製工程を示す図。
【図７】本発明の一態様に係るＳＯＩ基板を用いた半導体装置を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
【００１９】
（実施の形態１）
本実施の形態では、ＳＯＩ基板を製造する際に副生される、分離後の半導体基板の再生処理方法について、図１を用いて説明する。
【００２０】
ＳＯＩ基板の製造は、ベース基板に半導体基板（ボンド基板）を貼り合わせ、加熱処理を行い、該半導体基板から分離された半導体膜をベース基板上に形成することによって行われる。このとき、半導体膜を分離した分離後の半導体基板は、以下に記載する再生処理を施すことにより、再び半導体基板としてＳＯＩ基板の製造に用いることができる。
【００２１】
まず、分離後の半導体基板が副生される様子について説明する。図１（Ａ）に半導体基板が分離後の半導体基板１２１と、ベース基板１２０上に固定された半導体膜１２４に分離する様子を示す。半導体基板とベース基板１２０とを貼り合わせた後、加熱処理を行うことにより、半導体基板内部に形成された脆化層において、微小ボイド同士が結合して、微小ボイドの体積が増大し、半導体基板は、ベース基板１２０上に固定される半導体膜１２４と分離後の半導体基板１２１に分離される。ここで、分離後の半導体基板１２１上に形成された分離面１２９、及び半導体膜１２４上に形成された分離面１３３は、この半導体基板中の脆化層の一部である。
【００２２】
ここで、分離後の半導体基板１２１及び半導体膜１２４を形成する半導体基板としては、市販の半導体基板を用いることができ、例えば、シリコンなどの単結晶半導体基板または多結晶半導体基板を用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。また、市販のシリコン基板の周辺部には、欠けやひび割れを防ぐための面取り部が存在する。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。
【００２３】
また、図１（Ａ）に示すように、半導体基板の全周囲に絶縁膜を形成しても良い。この場合、分離した後は分離後の半導体基板１２１を覆うように形成される絶縁膜１２３及び半導体膜１２４の下の絶縁膜１２２となる。該絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などを用いることができ、単層の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。特に半導体基板を熱酸化することで得られる酸化膜によって該絶縁膜を形成するのが好ましい。
【００２４】
ここで、半導体基板中の脆化層は、水素イオン注入剥離法を用いてＨ＋イオンをイオン注入して形成される、なお、脆化層を形成するイオン注入の詳細については、後述する実施の形態３で詳細な説明を行う。
【００２５】
また、半導体膜１２４は、絶縁膜１２２を介してベース基板上に形成されている。これは、半導体基板を覆うように絶縁膜１２２を形成し、半導体基板とベース基板１２０の貼り合わせを行ったからである。また、ベース基板１２０上に絶縁膜を形成してもよい。これら、ＳＯＩ基板の製造方法については、後述する実施の形態３で詳細な説明を行う。
【００２６】
ここで、分離後の半導体基板１２１を図１（Ｂ）に示す。分離後の半導体基板１２１の周辺部には凸部１２６が形成されている。ここで、凸部１２６は、半導体基板とベース基板１２０とが貼り合わせられない部分に形成される。これは、半導体基板の周辺部が面取りされていたり、半導体基板周辺にエッジロールオフと呼ばれる中央部より基板の厚さが薄く、平坦性の低い領域が形成されていると半導体基板の周辺部が十分に貼り合わせられないことに起因する。
【００２７】
凸部１２６は、半導体基板側から順に残存した脆化層１２７、半導体層１２５、絶縁膜１２３によって構成されている。半導体層１２５及び脆化層１２７は、上述のイオン注入により結晶欠陥が多く形成されている。また、分離後の半導体基板１２１の分離面１２９にも結晶欠陥が形成され、平坦性が損なわれている。
【００２８】
次に、図１（Ｃ）に示すように、第１のエッチング処理を行って、分離後の半導体基板１２１の絶縁膜１２３を除去する。絶縁膜１２３は、フッ酸を含む溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）を用いるのが望ましい。このウェットエッチング処理は、１２０秒〜１２００秒行うのが好ましく、例えば６００秒程度行うのが望ましい。絶縁膜１２３を第１のエッチング処理で除去することにより、次の工程で行う第２のエッチング処理で分離後の半導体基板１２１の取り代を低減し、ウェットエッチング時間を短くすることができる。また、ウェットエッチング処理は分離後の半導体基板１２１を処理槽内の溶液に浸漬することによって行われるので、複数の分離後の半導体基板１２１を一括処理する、バッチ式の処理が可能である。これにより、半導体基板の再生処理の効率化を図ることができる。
【００２９】
また、絶縁膜１２３を除去する第１のエッチング処理は、絶縁膜１２３が除去できれば、ドライエッチング法を用いてもよく、両方組み合わせて用いてもよい。ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【００３０】
最後に、図１（Ｄ）に示すように、第２のエッチング処理を行って、分離後の半導体基板１２１の凸部１２６を形成する半導体層１２５及び脆化層１２７を選択的に除去し、再生半導体基板１３２を形成する。また、このとき同時に分離面１２９の平坦化も行われる。半導体層１２５及び脆化層１２７は、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質とを含む混合溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。第２のエッチング処理は、１分〜１０分程度行うのが好ましく、例えば、２〜４分程度行うのが望ましい。また、液温は、１０℃〜３０℃程度とするのが好ましく、例えば、室温にするのが望ましい。
【００３１】
ここで、半導体を酸化する酸化剤として機能する物質としては硝酸が好ましい。また、半導体の酸化物を溶解する物質としてはフッ酸が好ましい。また、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質としては酢酸が好ましい。具体的には、７０重量％硝酸の体積は、９７．７重量％酢酸の体積の０．０１倍より大きく、１倍未満とし、かつ５０重量％フッ酸の体積の０．１倍より大きく、１００倍未満とし、５０重量％フッ酸の体積は、９７．７重量％酢酸の体積の０．０１倍より大きく、０．３倍未満とすることで得られる組成を有する混合溶液をエッチャントとして用いるのが好ましい。より好ましくは、７０重量％硝酸の体積は、９７．７重量％酢酸の体積の０．２倍以上、０．５倍以下とし、かつ５０重量％フッ酸の体積の１倍以上、１０倍以下とし、５０重量％フッ酸の体積は、９７．７重量％酢酸の体積の０．１倍以上、０．２倍以下とすることで得られる組成を有する混合溶液をエッチャントとして用いる。例えば、５０重量％フッ酸と７０重量％硝酸と９７．７重量％酢酸の体積比を１：３：１０、１：２：１０、１．５：３：１０、２：２：１０、１：１０：２０、または１：１：１０とすることが望ましい。
【００３２】
ここで、凸部１２６を形成する半導体層１２５及び脆化層１２７は、水素イオンの注入による結晶欠陥や微小ボイドを多く有するため、第２のエッチング処理のエッチャントである混合溶液を容易に浸透させることができる。これにより、半導体層１２５の表面からだけでなく、半導体層１２５及び脆化層１２７の内部からもウェットエッチング処理を行うことができる。ここで、ウェットエッチング処理は、半導体層１２５及び脆化層１２７において、基板平面に垂直な方向に深い縦穴を形成するように進行し、その縦穴を拡大するように行われることが多い。よって、半導体層１２５及び脆化層１２７は、分離後の半導体基板１２１の凸部１２６が形成されていない部分より大きなエッチングレートでウェットエッチング処理が行われる。
【００３３】
つまり、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質とを含む混合溶液をエッチャントとしてウェットエッチング処理を行うことにより、半導体層１２５及び脆化層１２７を選択的に除去することができる。このとき、半導体層１２５及び脆化層１２７にはイオン注入により結晶欠陥が存在するため速やかにエッチングされる。また、分離面１２９も結晶欠陥を有するため、速やかにエッチングされる。しかしながら、分離面１２９、半導体層１２５、及び脆化層１２７が除去されるとこれらの下の結晶欠陥の含有量が少ない半導体層の表面が露出するので、エッチングレートが落ちる。従って、凸部１２６がほぼ選択的にエッチングされることになる。分離後の半導体基板１２１の凸部１２６以外の部分における半導体基板の厚さの低減を抑制できるので、再生半導体基板１３２の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。また、ウェットエッチング処理は、複数の分離後の半導体基板１２１を一括処理するバッチ式の処理で容易に行うことができるので再生処理の効率化を図ることができる。また、第２のエッチング処理は比較的短時間で行うことができるので、再生処理の効率化を図ることができる。
【００３４】
なお、分離面１２９が第２のエッチング処理後に残ることがある。その場合は、実施の形態２に示すような研磨処理などを行って分離面１２９を除去するのが好ましい。
【００３５】
また、第２のエッチング処理の後に、半導体基板に対して上記のような研磨処理や、レーザ照射処理などの平坦化処理を行ってもよい。研磨処理やレーザ照射処理は、複数回行ってもよいし、組み合わせて行ってもよい。また、処理工程の順序も限定されず適宜選択すればよい。レーザ光の代わりにランプ光を用いた光照射処理を行ってもよい。
【００３６】
以上の工程により、分離後の半導体基板１２１は、再生半導体基板１３２へと再生される。
【００３７】
本実施の形態で示したように、第１のエッチング処理で絶縁膜を除去した後、半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液を用いて第２のエッチング処理を行うことにより、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することができるので、再生半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。
【００３８】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【００３９】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる、分離後の半導体基板の再生処理方法について、図２を用いて説明する。
【００４０】
まず、図２（Ａ）に示す、第１のエッチング処理を行い、分離後の半導体基板１２１上の絶縁膜１２３が除去された状態まで、実施の形態１と同様の工程で、再生処理を行う。次に、第２のエッチング処理も実施の形態１と同様に行う。ここで、図２（Ｂ）に示すように、分離後の半導体基板１３０の平坦性が十分でない場合は、本実施の形態に示すように、分離後の半導体基板１３０に平坦化処理を行うことにより再生半導体基板１３２を形成する。また、第２のエッチング処理で分離面１２９を十分に除去することができなかった場合も、平坦化処理により残存した分離面１２９を除去するのが好ましい。
【００４１】
平坦化処理としては、研磨処理やレーザ照射処理を行うことができる。研磨処理やレーザ照射処理は、複数回行ってもよいし、組み合わせて行ってもよい。また、処理工程の順序も限定されず適宜選択すればよい。レーザ光の代わりにランプ光を用いた光照射処理を行ってもよい。本実施の形態では、平坦化処理として研磨処理を行う例を示す。
【００４２】
分離後の半導体基板１３０の研磨方法としては、化学的機械的研磨法（ＣＭＰ法）を用いるのが好ましい。ここで、ＣＭＰ法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
【００４３】
ＣＭＰ法を用いた研磨は、１回行ってもよいし、複数回行ってもよい。複数回に分けて研磨を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。一次研磨としては、研磨布はポリウレタン研磨布を用いるのが好ましく、スラリーの粒径は１２０ｎｍ〜１８０ｎｍとするのが好ましく、例えば、１５０ｎｍ程度とするのが望ましい。仕上げ研磨としては、スウェード地の研磨布を用いるのが好ましく、スラリーの粒径は４５ｎｍ〜７５ｎｍとするのが好ましく、例えば、６０ｎｍ程度とするのが望ましい。このように分離後の半導体基板１３０に研磨を行うことによって、平均表面粗さ０．２ｎｍ〜０．５ｎｍ程度に平坦化及び鏡面化された再生半導体基板１３２を形成することができる。また、このように研磨レートの異なる研磨を組み合わせることによって、短時間に分離後の半導体基板１３０の平坦化及び鏡面化を行うことができる。
【００４４】
このように、第１のエッチング処理及び第２のエッチング処理で分離後の半導体基板１２１の半導体層１２５及び脆化層１２７を除去した後、ＣＭＰ法を用いた研磨を行うことによって、さらに平坦性の高い再生半導体基板を得ることができる。
【００４５】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【００４６】
（実施の形態３）
本実施の形態に係るＳＯＩ基板の製造方法は、ボンド基板である半導体基板をベース基板に接合して、半導体基板から分離させた半導体膜が形成されたＳＯＩ基板を製造する。そして、半導体膜が分離された分離後の半導体基板に再生処理を施して、ボンド基板として再利用する。以下、図３〜図５と図６のＳＯＩ基板作製工程図を参照して、開示する発明の一態様に係るＳＯＩ基板の製造方法の一つについて説明する。
【００４７】
最初に、半導体基板１００に脆化層１０４を形成し、ベース基板１２０との貼り合わせの準備を行う工程について説明する。以下の工程は、図６において工程Ａ（ボンド基板工程）に該当する。
【００４８】
まず図３（Ａ）のような、半導体基板１００を準備する（図６の工程Ａ−１に対応）。半導体基板１００としては、市販の半導体基板を用いることができ、例えば、シリコンなどの単結晶半導体基板または多結晶半導体基板を用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。また、市販のシリコン基板の周辺部には、図３（Ａ）に示すような、欠けやひび割れを防ぐための面取り部が存在する。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板１００として、矩形状の単結晶シリコン基板を用いる場合について示す。
【００４９】
なお、半導体基板１００の表面は、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄しておくのが好ましい。また、希フッ酸とオゾン水を交互に吐出して半導体基板１００の表面を洗浄してもよい。
【００５０】
次に図３（Ｂ）に示すように、半導体基板１００の表面を洗浄した後、半導体基板１００上に絶縁膜１２２を形成する（図６の工程Ａ−２に対応）。絶縁膜１２２は、単層の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化シリコンを絶縁膜１２２として用いる。絶縁膜１２２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いることができる。
【００５１】
なお、本明細書において、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００５２】
酸化シリコンを絶縁膜１２２として用いる場合、絶縁膜１２２はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜１２２の表面を酸素プラズマ処理で緻密化しても良い。
【００５３】
また、有機シランガスを用いて化学気相成長法により作製される酸化シリコンを、絶縁膜１２２として用いても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００５４】
また、半導体基板１００を酸化することで得られる酸化膜で、絶縁膜１２２を形成することもできる。上記酸化膜を形成するための、熱酸化処理には、ドライ酸化を用いても良いが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種ガスを用いることができる。なお、図３（Ｂ）では、半導体基板１００を覆うように絶縁膜が形成されているが、本実施の形態はこれに限定されない。半導体基板１００にＣＶＤ法等を用いて絶縁膜１２２を設ける場合、半導体基板１００の一方の面にのみ絶縁膜１２２が形成されていてもよい。
【００５５】
例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上１１００℃以下の温度で熱処理を行う。例えば９５０℃程度で熱処理を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１０ｎｍ〜１１００ｎｍ（好ましくは５０ｎｍ〜１５０ｎｍ）、例えば１００ｎｍとすることができる。
【００５６】
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で酸化膜に含ませることにより、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を酸化膜中のハロゲンが捕獲するので、後に形成される半導体膜の汚染を防止することができる。
【００５７】
また、絶縁膜１２２中に塩素等のハロゲンを含ませることにより、半導体基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。具体的には、絶縁膜１２２を形成した後に行われる熱処理により、半導体基板１００に含まれる不純物が絶縁膜１２２に析出し、ハロゲン原子（例えば塩素原子）と反応して捕獲されることとなる。それにより絶縁膜１２２中に捕獲した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。
【００５８】
特に、ハロゲンを含む雰囲気下における熱処理により、絶縁膜１２２中に塩素等のハロゲンを含ませることは、半導体基板１００の洗浄が不十分である場合や、繰り返し再生処理を施して用いられる半導体基板の汚染除去において有効である。
【００５９】
また、酸化処理に含まれるハロゲン元素により、半導体基板１００の表面の欠陥が終端化されるため、酸化膜と半導体基板１００との界面の局在準位密度を低減することができる。
【００６０】
また、絶縁膜１２２中に含有されたハロゲンは、絶縁膜１２２に歪みを形成する。その結果、絶縁膜１２２の水分に対する吸収率が向上し、水分の拡散速度が増加する。つまり、絶縁膜１２２の表面に水分が存在する場合に、当該表面に存在する水分を絶縁膜１２２中に素早く吸収し、拡散させることができる。
【００６１】
また、窒化シリコンを絶縁膜１２２として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化シリコンを絶縁膜１２２として用いる場合、シランとアンモニアの混合ガス、またはシランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
【００６２】
例えば、絶縁膜１２２を単層構造のバリア膜として形成する場合、厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜で形成することができる。
【００６３】
絶縁膜１２２を、バリア膜として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、半導体基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜および半導体基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。
【００６４】
例えば、絶縁膜１２２をブロッキング膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁膜１２２を形成すると良い。
【００６５】
次に図３（Ｃ）に示すように、半導体基板１００に、電界で加速されたＨ＋イオンを、矢印で示すように絶縁膜１２２を介して半導体基板１００に注入し、半導体基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０４を形成する（図６の工程Ａ−３に対応）。脆化層１０４が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０４が形成される。そのためイオンを添加する深さによって、後に半導体基板１００から分離される半導体膜１２４の厚さが決定される。脆化層１０４が形成される深さは、例えば半導体基板１００の表面から１０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度とすると良い。なお、本実施の形態では、イオンの注入を絶縁膜１２２の形成後に行っているが、これに限られず、絶縁膜１２２の形成前にイオンの注入を行っても良い。
【００６６】
脆化層１０４の形成は、イオン注入装置を用いて行う。イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に注入する装置である。
【００６７】
イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンを質量分離して、Ｈ＋イオンを加速して、半導体基板１００に照射する。
【００６８】
次に、絶縁膜１２２が形成された半導体基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄や純水と窒素による２流体ジェット洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄や２流体ジェット洗浄の後、半導体基板１００をオゾン水で洗浄してもよい。オゾン水で洗浄することで、有機物の除去と、絶縁膜１２２表面の親水性を向上させる表面の活性化処理を行うことができる。
【００６９】
絶縁膜１２２の表面の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理若しくはラジカル処理で行うことができる（図６の工程Ａ−４に対応）。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。
【００７０】
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
【００７１】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ） （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ （３）
【００７２】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成される。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成される。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００７３】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ） （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ （６）
【００７４】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
【００７５】
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、ベース基板との強固な接合を達成できる。
【００７６】
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
【００７７】
次に、ベース基板１２０の半導体基板１００との貼り合わせの準備を行う工程について説明する。以下の工程は、図６における工程Ｂに該当する。
【００７８】
まず、ベース基板１２０を準備する（図６の工程Ｂ−１に対応）。
ベース基板１２０としては、シリコンウエハやゲルマニウムウエハなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハを適用する。ベース基板１２０も単結晶半導体ウエハを適用するのが好ましいが、多結晶半導体ウエハを適用してもよい。結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体ウエハを用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。また、ベース基板として耐熱温度が高い石英基板を用いてもよい。本実施の形態では、ベース基板１２０としてシリコンウエハを用いる。
【００７９】
また、ベース基板１２０上に絶縁膜を形成しておいてもよい（図６の工程Ｂ−２に対応）。例えば、ベース基板１２０の表面に絶縁膜として、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを形成してもよい。また、このような、絶縁膜は接合層となるために、接合不良を抑制するには絶縁膜の表面を平滑とすることが好ましい。具体的には、絶縁膜の表面の平均面粗さ（Ｒａ）を０．５０ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように絶縁膜を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。
【００８０】
貼り合わせを行う前に、ベース基板１２０の表面を洗浄する。ベース基板１２０の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄や、２流体ジェット洗浄や、オゾン水による洗浄で行うことができる。また、絶縁膜１２２と同様に、ベース基板１２０の表面に、原子ビーム若しくはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理若しくはラジカル処理などの表面活性化処理を行ってから貼り合わせを行うと良い（図６の工程Ｂ−３に対応）。
【００８１】
次に、半導体基板１００とベース基板１２０を貼り合わせ、半導体基板１００を、ＳＯＩ基板となるベース基板１２０に貼り合わせられた半導体膜１２４と、再生処理工程に廻されて再利用される分離後の半導体基板１２１と、に分離する工程について説明する。以下の工程は、図６における工程Ｃ（貼り合わせ工程）に該当する。
【００８２】
次に図４（Ａ）に示すように、絶縁膜１２２がベース基板１２０側を向くように、絶縁膜１２２を介して半導体基板１００とベース基板１２０を貼り合わせる（図６の工程Ｃ−１に対応）。
【００８３】
貼り合わせは、ベース基板１２０の端の一箇所に０．１Ｎ／ｃｍ２〜５００Ｎ／ｃｍ２、好ましくは１Ｎ／ｃｍ２〜２０Ｎ／ｃｍ２程度の圧力を加える。ベース基板１２０の圧力をかけた部分から絶縁膜１２２とベース基板１２０とが接合し始め、自発的に接合が全面におよび、１枚のベース基板１２０と半導体基板１００とが貼り合わされる。
【００８４】
しかし、本実施の形態のように半導体基板１００の周辺部が面取りされている場合、面取り部ではベース基板１２０と半導体基板１００が接触しない。
【００８５】
また、半導体基板１００を作製する際には、仕上げ研磨としてＣＭＰ法などが用いられる。ＣＭＰ法では、スラリー（研磨剤）が半導体基板１００と研磨布との間に入り込み、遠心力によって半導体基板１００と研磨布との間から出てくることによって、半導体基板１００を研磨する。しかし、このときスラリーの入り込みが少ないと、半導体基板１００周辺の研磨が中央部より速く進み、半導体基板１００周辺にエッジロールオフと呼ばれる中央部より基板の厚さが薄く、平坦性の低い領域が形成される。半導体基板１００の端部が面取りされていない場合でも、半導体基板１００周辺部のＥ．Ｒ．Ｏ．領域によって、半導体基板１００周辺部においてベース基板１２０と半導体基板１００が貼り合わせられないことがある。
【００８６】
また、半導体基板１００を移送する際などに、キャリアなどで半導体基板１００周辺部に傷が入ってしまった場合も、半導体基板１００の周辺部において、ベース基板１２０と半導体基板１００が貼り合わせられないことがある。
【００８７】
接合はファン・デル・ワールス力を用いて行われているため、室温でも強固に接合が行われる。さらに、半導体基板１００とベース基板１２０に圧力を加えることで水素結合により強固に接合することが可能である。なお、上記接合は低温で行うことが可能であるため、上述したようにベース基板１２０は様々なものを用いることが可能である。
【００８８】
なお、ベース基板と、複数の半導体基板１００とを貼り合わせる場合、半導体基板１００の厚さの違いにより、絶縁膜１２２の表面がベース基板１２０と接触しない半導体基板１００が生じる場合がある。そのため、圧力をかける場所は一箇所ではなく、各半導体基板１００に圧力をかけるようにすることが好ましい。また、絶縁膜１２２表面の高さが多少違っていても、ベース基板１２０のたわみにより絶縁膜１２２の一部分がベース基板１２０と密着すれば、絶縁膜１２２表面全体に接合を進行させることが可能である。
【００８９】
ベース基板１２０に半導体基板１００を貼り合わせた後、接合界面での結合力を増加させるための加熱処理を行うことが好ましい（図６の工程Ｃ−２に対応）。この処理温度は、脆化層１０４に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板１２０に半導体基板１００を貼り合わせることで、絶縁膜１２２とベース基板１２０との間における接合の結合力を強固にすることができる。接合界面での結合力を増加させるための加熱処理は、貼り合わせを行った装置或いは場所で、そのまま連続して行うことが好ましい。また、接合界面での結合力を増加させるための加熱処理からそのまま連続して、脆化層１０４を境として半導体基板１００を分離する熱処理を行ってもよい。
【００９０】
なお、半導体基板１００とベース基板１２０とを貼り合わせるときに、接合面にパーティクルなどが付着してしまうと、付着部分は接合されなくなる。接合面へのパーティクルの付着を防ぐために、半導体基板１００とベース基板１２０との貼り合わせは、気密な処理室内で行うことが好ましい。さらに、半導体基板１００とベース基板１２０とを貼り合わせるとき、処理室内を例えば５．０×１０−３Ｐａ程度の大気圧より低い状態としても良い。また、接合処理の雰囲気を清浄にするようにしても良い。
【００９１】
次いで図４（Ｂ）に示すように、加熱処理を行うことで、脆化層１０４において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層１０４において、爆発的な反応を伴って、半導体基板１００から半導体膜１２４が分離する（図６の工程Ｃ−３に対応）。絶縁膜１２２の一部はベース基板１２０に接合しているので、ベース基板１２０上には半導体基板１００から分離された半導体膜１２４が固定される。また、半導体膜１２４上には、脆化層１０４が分離することによって分離面１３３が形成される。分離面１３３は、半導体基板１００の分離前は脆化層１０４の一部だったので多くの水素を含み、半導体基板１００の分離により結晶欠陥が形成されている。半導体膜１２４を半導体基板１００から分離するための加熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。なお、半導体膜１２４が分離した半導体基板１００を分離後の半導体基板１２１と呼ぶ。
【００９２】
この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。
【００９３】
ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。
【００９４】
また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波を半導体基板１００に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆化層において微小ボイドを膨張させて、隣接する微小ボイドどうしを結合させ、最終的に半導体基板１００を分離させることができる。
【００９５】
また、分離後の半導体基板１２１の分離面１２９も、半導体膜１２４上の分離面１３３と同様に、半導体基板１００の分離前は脆化層１０４の一部だったので多くの水素を含み、半導体基板１００の分離により結晶欠陥が形成されている。
【００９６】
また、半導体基板１００の周辺部は、半導体基板１００移送時の傷、面取り部、およびＥ．Ｒ．Ｏ．領域などによって、ベース基板１２０と接合されていないことが多い。その状態で半導体基板１００から半導体膜１２４を分離させると、ベース基板１２０と接合されていない半導体基板１００の周辺部が半導体基板１００に残存し、分離後の半導体基板１２１の周辺部に凸部１２６が形成される。凸部１２６は、残存した脆化層１２７、半導体層１２５、絶縁膜１２３によって構成されている。ベース基板１２０には、半導体基板１００よりもサイズの小さい半導体膜１２４が貼り付けられる。
【００９７】
なお、本実施の形態に示す工程Ｃまでの工程を実施の形態１又は実施の形態２に利用して、分離後の半導体基板１２１を形成してもよい。
【００９８】
次に、分離面１３３を除去し、ベース基板１２０に貼り合わせられた半導体膜１２４の表面を平坦化し、結晶性を回復する工程について説明する。以下の工程は、図６における工程Ｄ（ＳＯＩ基板仕上げ工程）に該当する。
【００９９】
ベース基板１２０に密着された半導体膜１２４上の分離面１３３は、脆化層１０４の形成及び脆化層１０４における半導体基板１００の分離によって、結晶欠陥が形成され、平坦性が損なわれている。よって、図４（Ｃ）に示すように、分離面１３３を研磨によって除去し、半導体膜１２４の表面を平坦化しても良い（図６の工程Ｄ−１に対応）。平坦化は必ずしも必須ではないが、平坦化を行うことで、半導体膜と後に形成されるゲート絶縁膜の界面の特性を向上させることが出来る。具体的に研磨は、化学的機械的研磨法（ＣＭＰ法）または液体ジェット研磨などにより、行うことができる。ここで、分離面１３３を除去する際に、半導体膜１２４も研磨され、半導体膜１２４が薄膜化されることもある。
【０１００】
また、分離面１３３をエッチングによって除去し、半導体膜１２４を平坦化することもできる。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。なお、上記研磨と上記エッチングの両方を用いて、分離面１３３を除去し、半導体膜１２４の表面を平坦化してもよい。
【０１０１】
また、上記研磨及び上記エッチングにより、半導体膜１２４の表面の平坦化だけでなく、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１２４を薄膜化することもできる。
【０１０２】
また、結晶欠陥の低減及び平坦性向上のために、分離面１３３及び半導体膜１２４にレーザ光を照射しても良い（図６の工程Ｄ−２に対応）。
【０１０３】
なお、レーザ光を照射する前にドライエッチングにより分離面１３３を除去し、半導体膜１２４の表面を平坦化している場合、ドライエッチングにより半導体膜１２４の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷も補修することが可能である。
【０１０４】
このレーザ光の照射工程では、ベース基板１２０の温度上昇が抑えられるため、耐熱性の低い基板をベース基板１２０として用いることが可能になる。レーザ光の照射によって、分離面１３３を完全溶融し、半導体膜１２４は部分溶融させることが好ましい。半導体膜１２４を完全溶融させると、液相となった半導体膜１２４での無秩序な核発生によって半導体膜１２４が再結晶化することとなり、半導体膜１２４の結晶性が低下するからである。半導体膜１２４を部分溶融させることで、半導体膜１２４では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体膜１２４の結晶欠陥が減少され、結晶性が回復される。なお、半導体膜１２４が完全溶融状態であるとは、半導体膜１２４が絶縁膜１２２との界面まで溶融され、液体状態になっていることをいう。他方、半導体膜１２４が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。
【０１０５】
次に、レーザ光を照射した後に、半導体膜１２４の表面をエッチングしても良い。レーザ光の照射後に半導体膜１２４の表面をエッチングする場合は、必ずしもレーザ光の照射を行う前に半導体膜１２４上の分離面１３３をエッチングする必要はない。また、レーザ光の照射を行う前に半導体膜１２４上の分離面１３３をエッチングした場合は、必ずしもレーザ光の照射後に半導体膜１２４の表面をエッチングする必要はない。また、レーザ光の照射前と照射後の両方のタイミングでエッチングを行っても良い。
【０１０６】
上記エッチングにより、半導体膜１２４の表面を平坦化するだけでなく、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１２４を薄膜化できる。
【０１０７】
レーザ光を照射した後、半導体膜１２４に加熱処理を行うことが好ましい（図６の工程Ｄ−３に対応）。この加熱処理によって、レーザ光の照射で回復されなかった、半導体膜１２４の欠陥を消滅させ、半導体膜１２４の歪みを緩和させることができる。この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。以上により、作製されたＳＯＩ基板を図４（Ｃ）に示す。
【０１０８】
本実施の形態は、半導体基板１００及びベース基板１２０に耐熱温度が高いシリコンウエハを用いるので、１０００℃以上の（代表的には１０００℃〜１３００℃）加熱処理を行うことができる。脆化層を形成するために行うイオン注入工程において、半導体基板１００の半導体層は注入されるイオンによりダメージを受けてしまうが、上記半導体基板１００及びベース基板１２０との接合強度を高める熱処理において、イオン注入工程による単結晶半導体層へのダメージの回復も行っている。さらに、ベース基板１２０上の単結晶半導体層に高温の加熱処理を行うことで表面の結晶性や平坦性の向上を行うことができる。
【０１０９】
このように作製されたＳＯＩ基板を用いて半導体装置を作製する例を、図７を用いて説明する。以下の工程は、図６における工程Ｆ（デバイス工程）に該当する。
【０１１０】
図７は、ｎチャネル型薄膜トランジスタであるトランジスタ２８０、およびｐチャネル型薄膜トランジスタであるトランジスタ２８１を有する半導体装置の例である。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
【０１１１】
ＳＯＩ基板として、本実施の形態に示す方法で作製したＳＯＩ基板を用いることができる。トランジスタ２８０、トランジスタ２８１は、絶縁膜１２２を介してベース基板１２０上に形成されている。
【０１１２】
以下、図７に示す半導体装置の作製方法を説明する。
【０１１３】
上記実施の形態に示すように、絶縁膜１２２を介してベース基板１２０上に半導体膜が形成されたＳＯＩ基板を作製する。
【０１１４】
半導体膜及び絶縁膜１２２を一部エッチングし、素子分離層２８３を形成して、半導体膜を素子分離層２８３によって素子分離して、図７に示すように素子領域２５１、素子領域２５２を形成する。素子領域２５１はｎチャネル型のＴＦＴを構成し、素子領域２５２はｐチャネル型のＴＦＴを構成する。素子分離層２８３は例えば酸化シリコン膜を用いればよい。
【０１１５】
素子領域２５１、素子領域２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して素子領域２５１上にゲート電極２５５を形成し、素子領域２５２上にゲート電極２５６を形成する。
【０１１６】
なお、半導体膜のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素をＳＯＩ基板の半導体膜に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にアクセプタとなる不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にドナーとなる不純物元素を添加する。
【０１１７】
次に、素子領域２５１にｎ型の低濃度不純物領域２５７を形成し、素子領域２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、素子領域２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる素子領域２５２をレジストでマスクし、不純物元素を素子領域２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、素子領域２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。素子領域２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。
【０１１８】
次に、素子領域２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる素子領域２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を素子領域２５２に添加する。不純物元素として、ホウ素、アルミニウム、ガリウム等を添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、素子領域２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。素子領域２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
【０１１９】
次に、素子領域２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、ゲート電極２５５、ゲート電極２５６の側面に接するサイドウォール絶縁膜２６１、サイドウォール絶縁膜２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。
【０１２０】
次に、素子領域２５２をレジストで覆い、素子領域２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、素子領域２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための加熱処理を行う。
【０１２１】
活性化の加熱処理の後、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を素子領域２５１、素子領域２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。素子領域２５１、素子領域２５２に水素を供給することで、素子領域２５１、素子領域２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
【０１２２】
その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
【０１２３】
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。本実施の形態の半導体装置に用いるＳＯＩ基板の作製過程で、分離後の半導体基板の再生処理工程を行い、１枚の半導体基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
【０１２４】
図７を参照して半導体装置及びその作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。
【０１２５】
なお本実施の形態で示されたＳＯＩ基板は、マイクロプロセッサ、画像処理回路などの集積回路や、質問器とデータの送受信が非接触でできるＲＦタグ、半導体表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。
【０１２６】
次に、分離後の半導体基板１２１に再生処理を施し、再生半導体基板として繰り返し利用する工程について説明する。以下の工程は、図６における工程Ｅ（ボンド基板再生処理工程）に該当する。
【０１２７】
まず、図５（Ａ）で示される分離後の半導体基板１２１を取り出す。分離後の半導体基板１２１の周辺部には凸部１２６が形成されている。凸部１２６は、半導体基板側から順に残存した脆化層１２７、半導体層１２５、絶縁膜１２３によって構成されている。半導体層１２５及び脆化層１２７は、上述のイオン注入により結晶欠陥が多く形成されている。また、分離後の半導体基板１２１の分離面１２９にも結晶欠陥が形成され、平坦性が損なわれている。
【０１２８】
次に、図５（Ｂ）に示すように、第１のエッチング処理を行って、分離後の半導体基板１２１の絶縁膜１２３を除去する（図６の工程Ｅ−１に対応）。本実施の形態では、第１のエッチング処理として、ウェットエッチング処理を行う例を示すが、絶縁膜１２３が除去できればよく、ドライエッチング処理を行ってもよい。絶縁膜１２３は、フッ酸を含む溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）を用いるのが望ましい。この第１のエッチング処理は、１２０秒〜１２００秒行うのが好ましく、例えば６００秒程度行うのが望ましい。また、ウェットエッチングは分離後の半導体基板１２１を処理槽内の溶液に浸漬することによって行われるので、複数の分離後の半導体基板１２１を一括処理することが可能である。絶縁膜１２３をウェットエッチングで除去することにより、次の工程で行う第２のエッチング処理で分離後の半導体基板１２１の取り代を低減し、ウェットエッチング時間を短くすることができる。また、ウェットエッチング処理は、複数の分離後の半導体基板１２１を一括処理するバッチ式の処理で容易に行うことができるので再生処理の効率化を図ることができる。
【０１２９】
次に、図５（Ｃ）に示すように、第２のエッチング処理を行って、分離後の半導体基板１２１の凸部１２６を形成する半導体層１２５及び脆化層１２７を選択的に除去し、再生半導体基板１３２を形成する（図６の工程Ｅ−２に対応）。また、このとき同時に分離面１２９の除去も行われる。半導体層１２５及び脆化層１２７は、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質とを含む混合溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。このウェットエッチング処理は、１分〜１０分程度行うのが好ましく、例えば、２〜４分程度行うのが望ましい。また、液温は、１０℃〜３０℃程度とするのが好ましく、例えば、室温にするのが望ましい。
【０１３０】
ここで、半導体を酸化する酸化剤として機能する物質としては硝酸が好ましい。また、半導体の酸化物を溶解する物質としてはフッ酸が好ましい。また、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質としては酢酸が好ましい。具体的には、７０重量％硝酸の体積は、９７．７重量％酢酸の体積の０．０１倍より大きく、１倍未満とし、かつ５０重量％フッ酸の体積の０．１倍より大きく、１００倍未満とし、５０重量％フッ酸の体積は、９７．７重量％酢酸の体積の０．０１倍より大きく、０．３倍未満とすることで得られる組成を有する混合溶液をエッチャントとして用いるのが好ましい。より好ましくは、７０重量％硝酸の体積は、９７．７重量％酢酸の体積の０．２倍以上、０．５倍以下とし、かつ５０重量％フッ酸の体積の１倍以上、１０倍以下とし、５０重量％フッ酸の体積は、９７．７重量％酢酸の体積の０．１倍以上、０．２倍以下とすることで得られる組成を有する混合溶液をエッチャントとして用いる。例えば、５０重量％フッ酸と７０重量％硝酸と９７．７重量％酢酸の体積比を１：３：１０、１：２：１０、１．５：３：１０、２：２：１０、１：１０：２０、または１：１：１０とすることが望ましい。
【０１３１】
ここで、凸部１２６を形成する半導体層１２５及び脆化層１２７は、水素イオンの注入による結晶欠陥や微小ボイドを多く有するため、第２のエッチング処理のエッチャントである混合溶液を容易に浸透させることができる。これにより、半導体層１２５の表面からだけでなく、半導体層１２５及び脆化層１２７の内部からもウェットエッチングを行うことができる。ここで、ウェットエッチングは、半導体層１２５及び脆化層１２７において、基板平面に垂直な方向に深い縦穴を形成するように進行し、その縦穴を拡大するように行われることが多い。よって、半導体層１２５及び脆化層１２７は、分離後の半導体基板１２１の凸部１２６が形成されていない部分より大きなエッチングレートでウェットエッチングが行われる。
【０１３２】
つまり、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質とを含む混合溶液をエッチャントとしてウェットエッチング処理を行うことにより、半導体層１２５及び脆化層１２７を選択的に除去することができる。このとき、半導体層１２５及び脆化層１２７にはイオン照射により結晶欠陥が存在するため速やかにエッチングされる。また、分離面１２９も結晶欠陥を有するため、速やかにエッチングされる。しかしながら、分離面１２９、半導体層１２５、及び脆化層１２７が除去されるとこれらの下の結晶欠陥の含有量が少ない半導体層の表面が露出するので、エッチングレートが落ちる。従って、凸部１２６がほぼ選択的にエッチングされることになる。分離後の半導体基板１２１の凸部１２６以外の部分における半導体基板の厚さの低減を抑制できるので、再生半導体基板１３２の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。また、ウェットエッチング処理は、複数の分離後の半導体基板１２１を一括処理するバッチ式の処理で容易に行うことができるので再生処理の効率化を図ることができる。また、第２のエッチング処理は比較的短時間で行うことができるので、再生処理の効率化を図ることができる。
【０１３３】
また、ウェットエッチング処理は、複数の分離後の半導体基板１２１を一括処理するバッチ式の処理で容易に行うことができるので再生処理の効率化を図ることができる。また、第２のエッチング処理は比較的短時間で行うことができるので、再生処理の効率化を図ることができる。
【０１３４】
ここで、分離後の半導体基板の平坦性が十分でない場合は、さらに分離後の半導体基板に研磨を行うことにより再生半導体基板１３２の平坦性を向上することができる（図６の工程Ｅ−３に対応）。また、第２のエッチング処理で分離面１２９を十分に除去することができなかった場合も、研磨により残存した分離面１２９を除去するのが好ましい。
【０１３５】
分離後の半導体基板１２１の研磨方法としては、化学的機械的研磨法（ＣＭＰ法）を用いるのが好ましい。ここで、ＣＭＰ法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
【０１３６】
ＣＭＰ法を用いた研磨は、１回行ってもよいし、複数回行ってもよい。複数回に分けて研磨を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。一次研磨としては、研磨布はポリウレタン研磨布を用いるのが好ましく、スラリーの粒径は１２０ｎｍ〜１８０ｎｍとするのが好ましく、例えば、１５０ｎｍ程度とするのが望ましい。仕上げ研磨としては、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は４５ｎｍ〜７５ｎｍとするのが好ましく、例えば、６０ｎｍ程度とするのが望ましい。このように分離後の半導体基板に研磨を行うことによって、平均表面粗さ０．２ｎｍ〜０．５ｎｍ程度に平坦化及び鏡面化された再生半導体基板１３２を形成することができる。また、このように研磨レートの異なる研磨を組み合わせることによって、短時間に分離後の半導体基板の平坦化及び鏡面化を行うことができる。
【０１３７】
このように、第１のエッチング処理及び第２のエッチング処理で分離後の半導体基板１２１の半導体層１２５及び脆化層１２７を除去した後、ＣＭＰ法を用いた研磨を行うことによって、さらに平坦性の高い再生半導体基板１３２を得ることができる。
【０１３８】
以上の工程により、分離後の半導体基板は、再生半導体基板１３２へと再生される。得られた再生半導体基板１３２は工程Ａにおいて半導体基板１００として再度利用する。
【０１３９】
本実施の形態で示したように、半導体基板の再生処理工程により半導体基板を繰り返し利用することによって、ＳＯＩ基板作製のコストダウンを図ることができる。特に、第１のエッチング処理で絶縁膜を除去した後、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液を用いて第２のエッチング処理を行うことにより、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することができるので、分離後の半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。
【０１４０】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【符号の説明】
【０１４１】
１００ 半導体基板
１０４ 脆化層
１２０ ベース基板
１２１ 分離後の半導体基板
１２２ 絶縁膜
１２３ 絶縁膜
１２４ 半導体膜
１２５ 半導体層
１２６ 凸部
１２７ 脆化層
１２９ 分離面
１３０ 分離後の半導体基板
１３２ 再生半導体基板
１３３ 分離面
２５１ 素子領域
２５２ 素子領域
２５４ 絶縁膜
２５５ ゲート電極
２５６ ゲート電極
２５７ 低濃度不純物領域
２５８ チャネル形成領域
２５９ 高濃度不純物領域
２６０ チャネル形成領域
２６１ サイドウォール絶縁膜
２６２ サイドウォール絶縁膜
２６７ 高濃度不純物領域
２６８ 絶縁膜
２６９ 層間絶縁膜
２７０ 配線
２８０ トランジスタ
２８１ トランジスタ
２８３ 素子分離層
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製において、副生される半導体基板の再生処理方法、及びＳＯＩ基板の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶シリコン層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁表面上に形成された薄い単結晶シリコン膜の特長を活かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができる。またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電圧など付加価値の高い半導体集積回路を実現することができる。
【０００３】
ＳＯＩ基板を製造する方法の１つとして、スマートカット（登録商標）が挙げられる。スマートカットを用いることにより、シリコン基板上だけでなく、ガラス基板等の絶縁基板上に単結晶シリコン膜を有するＳＯＩ基板も作製できる。（例えば、特許文献１参照）。スマートカットを用いた、ガラス基板上に単結晶シリコン薄膜を有するＳＯＩ基板の作製方法の概要は以下のようになる。まず、単結晶シリコン片表面に二酸化珪素膜を形成する。次に、単結晶シリコン片に水素イオンを注入することによって単結晶シリコン片中の所定の深さに水素イオン打ち込み面を形成する。それから、二酸化珪素膜を介して、水素イオンを注入した単結晶シリコン片をガラス基板に接合させる。しかる後熱処理を施すことで、該水素イオン打ち込み面が劈開面となり、水素イオンを注入した単結晶シリコン片が薄膜状に分離し、接合させたガラス基板上に単結晶シリコン薄膜を形成することができる。このスマートカットは水素イオン注入剥離法と呼ぶこともある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−８７６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スマートカットを用いてＳＯＩ基板を作製すると、半導体基板（ボンド基板）をベース基板に貼り合わせた後、半導体基板を分離することによってベース基板上に薄膜の半導体膜が形成される。貼り合わせた半導体基板の大部分はベース基板から分離されてしまう。しかし、ベース基板と分離した半導体基板（分離後の半導体基板）は、再生処理を施すことによって、再びＳＯＩ基板作製用の半導体基板に使用することができる。以上の工程を繰り返すことによって、１枚の半導体基板から複数枚のＳＯＩ基板用の半導体膜を形成することができるので、ＳＯＩ基板作製のコスト削減と高効率化を図ることができる。
【０００６】
しかし、市販の単結晶シリコンウエハ等の半導体基板には、単結晶シリコンウエハの研磨によって、エッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ Ｏｆｆ：Ｅ．Ｒ．Ｏ．）と呼ばれる、中央部より基板の厚さが薄い部分が基板周辺部に存在するので、半導体基板の周辺部はベース基板にうまく貼り合わせることができない。
【０００７】
これによって、ベース基板上の薄膜の半導体膜と分離された半導体基板の周辺部には、本来ベース基板上に貼り合わせられるべき半導体層と絶縁膜が残存した凸部が形成される。
【０００８】
ここで、半導体基板周辺の凸部を除去し、平坦化するための方法としては、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）が挙げられる。しかし、ＣＭＰ法は基板表面を機械的に研磨する方法のため、分離後の半導体基板周辺部に形成された凸部を完全に除去するには、半導体基板の研磨代が大きくなるという問題がある。つまり、再生処理工程における半導体基板の取り代が大きくなり、１枚の半導体基板を再生使用できる回数が減るためにコスト増大につながる。
【０００９】
本発明は上記の問題を鑑み、半導体膜が分離された、分離後の半導体基板を、ＳＯＩ基板作製に用いることが可能な再生半導体基板に再生する際に、分離後の半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やす半導体基板の再生処理方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
分離後の半導体基板の周辺部に残存した脆化層、半導体層、及び絶縁膜に対して、絶縁膜を除去する第１のエッチング処理を行い、脆化層及び半導体層を除去する第２のエッチング処理として、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとして用いて、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することを特徴とする半導体基板の再生処理方法である。
【００１１】
本明細書で開示する発明の構成の一態様は、水素イオン注入剥離法を用いてＨ＋イオンがイオン注入された半導体基板をベース基板に貼り合わせ、半導体基板から分離された半導体膜をベース基板に形成する際に副生される分離後の半導体基板を再生処理する方法であって、分離後の半導体基板の周辺部には残存した脆化層、半導体層及び絶縁膜が形成されており、第１のエッチング処理で残存した絶縁膜を除去し、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で残存した脆化層及び半導体層を除去する。
【００１２】
本明細書で開示する発明の構成の他の一態様は、水素イオン注入剥離法を用いてＨ＋イオンがイオン注入された半導体基板をベース基板に貼り合わせ、半導体基板から分離された半導体膜をベース基板に形成する際に副生される分離後の半導体基板を再生処理する方法であって、分離後の半導体基板の周辺部には残存した脆化層、半導体層及び絶縁膜が形成されており、第１のエッチング処理で残存した絶縁膜を除去し、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で残存した半導体層及び脆化層を除去する。
【００１３】
上記構成において、第２のエッチング処理後に、半導体基板に対してさらに平坦化処理を行ってもよい。平坦化処理としては研磨処理やレーザ照射処理を行うことができる。また研磨処理及びレーザ照射処理を組み合わせて行ってもよく、処理工程の順序も限定されない。
【００１４】
本明細書で開示する発明の構成の他の一態様は、半導体基板上に絶縁膜を形成し、半導体基板の表面から水素イオン注入剥離法を用いてＨ＋イオンをイオン注入することによって脆化層を形成し、半導体基板を、絶縁膜を介してベース基板と貼り合わせ、脆化層において半導体基板を、ベース基板上に絶縁膜を介して貼り合わせられた半導体膜と、分離後の半導体基板と、に分離することを特徴とするＳＯＩ基板の作製方法であって、分離後の半導体基板の周辺部には、残存した脆化層、半導体層、及び絶縁膜が形成されており、第１のエッチング処理で残存した絶縁膜を除去し、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で残存した脆化層、及び半導体層を除去し、分離後の半導体基板に研磨を行って再生半導体基板を形成し、再生半導体基板を再び半導体基板として用いる。
【００１５】
上記構成において、第２のエッチング処理で用いるエッチャントとして、半導体を酸化する酸化剤として機能する物質として硝酸を用い、半導体の酸化物を溶解する物質としてフッ酸を用い、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質として酢酸を用いた混合溶液を適用することができる。また、この場合、混合溶液中の混合比の条件として、フッ酸の体積は、酢酸の体積の０．０１倍より大きく、０．３倍未満とし、硝酸の体積は、酢酸の体積の０．０１倍より大きく、１倍未満とし、かつフッ酸の体積の０．１倍より大きく、１００倍未満とすると好ましい。
【発明の効果】
【００１６】
本発明の一態様は、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することができるので、分離後の半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一態様に係る分離後の半導体基板の再生処理方法を示す図。
【図２】本発明の一態様に係る分離後の半導体基板の再生処理方法を示す図。
【図３】本発明の一態様に係るＳＯＩ基板の作製方法を示す図。
【図４】本発明の一態様に係るＳＯＩ基板の作製方法を示す図。
【図５】本発明の一態様に係るＳＯＩ基板の作製方法を示す図。
【図６】本発明の一態様に係るＳＯＩ基板の作製工程を示す図。
【図７】本発明の一態様に係るＳＯＩ基板を用いた半導体装置を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
【００１９】
（実施の形態１）
本実施の形態では、ＳＯＩ基板を製造する際に副生される、分離後の半導体基板の再生処理方法について、図１を用いて説明する。
【００２０】
ＳＯＩ基板の製造は、ベース基板に半導体基板（ボンド基板）を貼り合わせ、加熱処理を行い、該半導体基板から分離された半導体膜をベース基板上に形成することによって行われる。このとき、半導体膜を分離した分離後の半導体基板は、以下に記載する再生処理を施すことにより、再び半導体基板としてＳＯＩ基板の製造に用いることができる。
【００２１】
まず、分離後の半導体基板が副生される様子について説明する。図１（Ａ）に半導体基板が分離後の半導体基板１２１と、ベース基板１２０上に固定された半導体膜１２４に分離する様子を示す。半導体基板とベース基板１２０とを貼り合わせた後、加熱処理を行うことにより、半導体基板内部に形成された脆化層において、微小ボイド同士が結合して、微小ボイドの体積が増大し、半導体基板は、ベース基板１２０上に固定される半導体膜１２４と分離後の半導体基板１２１に分離される。ここで、分離後の半導体基板１２１上に形成された分離面１２９、及び半導体膜１２４上に形成された分離面１３３は、この半導体基板中の脆化層の一部である。
【００２２】
ここで、分離後の半導体基板１２１及び半導体膜１２４を形成する半導体基板としては、市販の半導体基板を用いることができ、例えば、シリコンなどの単結晶半導体基板または多結晶半導体基板を用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。また、市販のシリコン基板の周辺部には、欠けやひび割れを防ぐための面取り部が存在する。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。
【００２３】
また、図１（Ａ）に示すように、半導体基板の全周囲に絶縁膜を形成しても良い。この場合、分離した後は分離後の半導体基板１２１を覆うように形成される絶縁膜１２３及び半導体膜１２４の下の絶縁膜１２２となる。該絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などを用いることができ、単層の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。特に半導体基板を熱酸化することで得られる酸化膜によって該絶縁膜を形成するのが好ましい。
【００２４】
ここで、半導体基板中の脆化層は、水素イオン注入剥離法を用いてＨ＋イオンをイオン注入して形成される、なお、脆化層を形成するイオン注入の詳細については、後述する実施の形態３で詳細な説明を行う。
【００２５】
また、半導体膜１２４は、絶縁膜１２２を介してベース基板上に形成されている。これは、半導体基板を覆うように絶縁膜１２２を形成し、半導体基板とベース基板１２０の貼り合わせを行ったからである。また、ベース基板１２０上に絶縁膜を形成してもよい。これら、ＳＯＩ基板の製造方法については、後述する実施の形態３で詳細な説明を行う。
【００２６】
ここで、分離後の半導体基板１２１を図１（Ｂ）に示す。分離後の半導体基板１２１の周辺部には凸部１２６が形成されている。ここで、凸部１２６は、半導体基板とベース基板１２０とが貼り合わせられない部分に形成される。これは、半導体基板の周辺部が面取りされていたり、半導体基板周辺にエッジロールオフと呼ばれる中央部より基板の厚さが薄く、平坦性の低い領域が形成されていると半導体基板の周辺部が十分に貼り合わせられないことに起因する。
【００２７】
凸部１２６は、半導体基板側から順に残存した脆化層１２７、半導体層１２５、絶縁膜１２３によって構成されている。半導体層１２５及び脆化層１２７は、上述のイオン注入により結晶欠陥が多く形成されている。また、分離後の半導体基板１２１の分離面１２９にも結晶欠陥が形成され、平坦性が損なわれている。
【００２８】
次に、図１（Ｃ）に示すように、第１のエッチング処理を行って、分離後の半導体基板１２１の絶縁膜１２３を除去する。絶縁膜１２３は、フッ酸を含む溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）を用いるのが望ましい。このウェットエッチング処理は、１２０秒〜１２００秒行うのが好ましく、例えば６００秒程度行うのが望ましい。絶縁膜１２３を第１のエッチング処理で除去することにより、次の工程で行う第２のエッチング処理で分離後の半導体基板１２１の取り代を低減し、ウェットエッチング時間を短くすることができる。また、ウェットエッチング処理は分離後の半導体基板１２１を処理槽内の溶液に浸漬することによって行われるので、複数の分離後の半導体基板１２１を一括処理する、バッチ式の処理が可能である。これにより、半導体基板の再生処理の効率化を図ることができる。
【００２９】
また、絶縁膜１２３を除去する第１のエッチング処理は、絶縁膜１２３が除去できれば、ドライエッチング法を用いてもよく、両方組み合わせて用いてもよい。ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【００３０】
最後に、図１（Ｄ）に示すように、第２のエッチング処理を行って、分離後の半導体基板１２１の凸部１２６を形成する半導体層１２５及び脆化層１２７を選択的に除去し、再生半導体基板１３２を形成する。また、このとき同時に分離面１２９の平坦化も行われる。半導体層１２５及び脆化層１２７は、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質とを含む混合溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。第２のエッチング処理は、１分〜１０分程度行うのが好ましく、例えば、２〜４分程度行うのが望ましい。また、液温は、１０℃〜３０℃程度とするのが好ましく、例えば、室温にするのが望ましい。
【００３１】
ここで、半導体を酸化する酸化剤として機能する物質としては硝酸が好ましい。また、半導体の酸化物を溶解する物質としてはフッ酸が好ましい。また、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質としては酢酸が好ましい。具体的には、７０重量％硝酸の体積は、９７．７重量％酢酸の体積の０．０１倍より大きく、１倍未満とし、かつ５０重量％フッ酸の体積の０．１倍より大きく、１００倍未満とし、５０重量％フッ酸の体積は、９７．７重量％酢酸の体積の０．０１倍より大きく、０．３倍未満とすることで得られる組成を有する混合溶液をエッチャントとして用いるのが好ましい。より好ましくは、７０重量％硝酸の体積は、９７．７重量％酢酸の体積の０．２倍以上、０．５倍以下とし、かつ５０重量％フッ酸の体積の１倍以上、１０倍以下とし、５０重量％フッ酸の体積は、９７．７重量％酢酸の体積の０．１倍以上、０．２倍以下とすることで得られる組成を有する混合溶液をエッチャントとして用いる。例えば、５０重量％フッ酸と７０重量％硝酸と９７．７重量％酢酸の体積比を１：３：１０、１：２：１０、１．５：３：１０、２：２：１０、１：１０：２０、または１：１：１０とすることが望ましい。
【００３２】
ここで、凸部１２６を形成する半導体層１２５及び脆化層１２７は、水素イオンの注入による結晶欠陥や微小ボイドを多く有するため、第２のエッチング処理のエッチャントである混合溶液を容易に浸透させることができる。これにより、半導体層１２５の表面からだけでなく、半導体層１２５及び脆化層１２７の内部からもウェットエッチング処理を行うことができる。ここで、ウェットエッチング処理は、半導体層１２５及び脆化層１２７において、基板平面に垂直な方向に深い縦穴を形成するように進行し、その縦穴を拡大するように行われることが多い。よって、半導体層１２５及び脆化層１２７は、分離後の半導体基板１２１の凸部１２６が形成されていない部分より大きなエッチングレートでウェットエッチング処理が行われる。
【００３３】
つまり、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質とを含む混合溶液をエッチャントとしてウェットエッチング処理を行うことにより、半導体層１２５及び脆化層１２７を選択的に除去することができる。このとき、半導体層１２５及び脆化層１２７にはイオン注入により結晶欠陥が存在するため速やかにエッチングされる。また、分離面１２９も結晶欠陥を有するため、速やかにエッチングされる。しかしながら、分離面１２９、半導体層１２５、及び脆化層１２７が除去されるとこれらの下の結晶欠陥の含有量が少ない半導体層の表面が露出するので、エッチングレートが落ちる。従って、凸部１２６がほぼ選択的にエッチングされることになる。分離後の半導体基板１２１の凸部１２６以外の部分における半導体基板の厚さの低減を抑制できるので、再生半導体基板１３２の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。また、ウェットエッチング処理は、複数の分離後の半導体基板１２１を一括処理するバッチ式の処理で容易に行うことができるので再生処理の効率化を図ることができる。また、第２のエッチング処理は比較的短時間で行うことができるので、再生処理の効率化を図ることができる。
【００３４】
なお、分離面１２９が第２のエッチング処理後に残ることがある。その場合は、実施の形態２に示すような研磨処理などを行って分離面１２９を除去するのが好ましい。
【００３５】
また、第２のエッチング処理の後に、半導体基板に対して上記のような研磨処理や、レーザ照射処理などの平坦化処理を行ってもよい。研磨処理やレーザ照射処理は、複数回行ってもよいし、組み合わせて行ってもよい。また、処理工程の順序も限定されず適宜選択すればよい。レーザ光の代わりにランプ光を用いた光照射処理を行ってもよい。
【００３６】
以上の工程により、分離後の半導体基板１２１は、再生半導体基板１３２へと再生される。
【００３７】
本実施の形態で示したように、第１のエッチング処理で絶縁膜を除去した後、半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液を用いて第２のエッチング処理を行うことにより、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することができるので、再生半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。
【００３８】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【００３９】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる、分離後の半導体基板の再生処理方法について、図２を用いて説明する。
【００４０】
まず、図２（Ａ）に示す、第１のエッチング処理を行い、分離後の半導体基板１２１上の絶縁膜１２３が除去された状態まで、実施の形態１と同様の工程で、再生処理を行う。次に、第２のエッチング処理も実施の形態１と同様に行う。ここで、図２（Ｂ）に示すように、分離後の半導体基板１３０の平坦性が十分でない場合は、本実施の形態に示すように、分離後の半導体基板１３０に平坦化処理を行うことにより再生半導体基板１３２を形成する。また、第２のエッチング処理で分離面１２９を十分に除去することができなかった場合も、平坦化処理により残存した分離面１２９を除去するのが好ましい。
【００４１】
平坦化処理としては、研磨処理やレーザ照射処理を行うことができる。研磨処理やレーザ照射処理は、複数回行ってもよいし、組み合わせて行ってもよい。また、処理工程の順序も限定されず適宜選択すればよい。レーザ光の代わりにランプ光を用いた光照射処理を行ってもよい。本実施の形態では、平坦化処理として研磨処理を行う例を示す。
【００４２】
分離後の半導体基板１３０の研磨方法としては、化学的機械的研磨法（ＣＭＰ法）を用いるのが好ましい。ここで、ＣＭＰ法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
【００４３】
ＣＭＰ法を用いた研磨は、１回行ってもよいし、複数回行ってもよい。複数回に分けて研磨を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。一次研磨としては、研磨布はポリウレタン研磨布を用いるのが好ましく、スラリーの粒径は１２０ｎｍ〜１８０ｎｍとするのが好ましく、例えば、１５０ｎｍ程度とするのが望ましい。仕上げ研磨としては、スウェード地の研磨布を用いるのが好ましく、スラリーの粒径は４５ｎｍ〜７５ｎｍとするのが好ましく、例えば、６０ｎｍ程度とするのが望ましい。このように分離後の半導体基板１３０に研磨を行うことによって、平均表面粗さ０．２ｎｍ〜０．５ｎｍ程度に平坦化及び鏡面化された再生半導体基板１３２を形成することができる。また、このように研磨レートの異なる研磨を組み合わせることによって、短時間に分離後の半導体基板１３０の平坦化及び鏡面化を行うことができる。
【００４４】
このように、第１のエッチング処理及び第２のエッチング処理で分離後の半導体基板１２１の半導体層１２５及び脆化層１２７を除去した後、ＣＭＰ法を用いた研磨を行うことによって、さらに平坦性の高い再生半導体基板を得ることができる。
【００４５】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【００４６】
（実施の形態３）
本実施の形態に係るＳＯＩ基板の製造方法は、ボンド基板である半導体基板をベース基板に接合して、半導体基板から分離させた半導体膜が形成されたＳＯＩ基板を製造する。そして、半導体膜が分離された分離後の半導体基板に再生処理を施して、ボンド基板として再利用する。以下、図３〜図５と図６のＳＯＩ基板作製工程図を参照して、開示する発明の一態様に係るＳＯＩ基板の製造方法の一つについて説明する。
【００４７】
最初に、半導体基板１００に脆化層１０４を形成し、ベース基板１２０との貼り合わせの準備を行う工程について説明する。以下の工程は、図６において工程Ａ（ボンド基板工程）に該当する。
【００４８】
まず図３（Ａ）のような、半導体基板１００を準備する（図６の工程Ａ−１に対応）。半導体基板１００としては、市販の半導体基板を用いることができ、例えば、シリコンなどの単結晶半導体基板または多結晶半導体基板を用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。また、市販のシリコン基板の周辺部には、図３（Ａ）に示すような、欠けやひび割れを防ぐための面取り部が存在する。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板１００として、矩形状の単結晶シリコン基板を用いる場合について示す。
【００４９】
なお、半導体基板１００の表面は、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄しておくのが好ましい。また、希フッ酸とオゾン水を交互に吐出して半導体基板１００の表面を洗浄してもよい。
【００５０】
次に図３（Ｂ）に示すように、半導体基板１００の表面を洗浄した後、半導体基板１００上に絶縁膜１２２を形成する（図６の工程Ａ−２に対応）。絶縁膜１２２は、単層の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化シリコンを絶縁膜１２２として用いる。絶縁膜１２２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いることができる。
【００５１】
なお、本明細書において、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００５２】
酸化シリコンを絶縁膜１２２として用いる場合、絶縁膜１２２はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜１２２の表面を酸素プラズマ処理で緻密化しても良い。
【００５３】
また、有機シランガスを用いて化学気相成長法により作製される酸化シリコンを、絶縁膜１２２として用いても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００５４】
また、半導体基板１００を酸化することで得られる酸化膜で、絶縁膜１２２を形成することもできる。上記酸化膜を形成するための、熱酸化処理には、ドライ酸化を用いても良いが、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種ガスを用いることができる。なお、図３（Ｂ）では、半導体基板１００を覆うように絶縁膜が形成されているが、本実施の形態はこれに限定されない。半導体基板１００にＣＶＤ法等を用いて絶縁膜１２２を設ける場合、半導体基板１００の一方の面にのみ絶縁膜１２２が形成されていてもよい。
【００５５】
例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上１１００℃以下の温度で熱処理を行う。例えば９５０℃程度で熱処理を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１０ｎｍ〜１１００ｎｍ（好ましくは５０ｎｍ〜１５０ｎｍ）、例えば１００ｎｍとすることができる。
【００５６】
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で酸化膜に含ませることにより、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を酸化膜中のハロゲンが捕獲するので、後に形成される半導体膜の汚染を防止することができる。
【００５７】
また、絶縁膜１２２中に塩素等のハロゲンを含ませることにより、半導体基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。具体的には、絶縁膜１２２を形成した後に行われる熱処理により、半導体基板１００に含まれる不純物が絶縁膜１２２に析出し、ハロゲン原子（例えば塩素原子）と反応して捕獲されることとなる。それにより絶縁膜１２２中に捕獲した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。
【００５８】
特に、ハロゲンを含む雰囲気下における熱処理により、絶縁膜１２２中に塩素等のハロゲンを含ませることは、半導体基板１００の洗浄が不十分である場合や、繰り返し再生処理を施して用いられる半導体基板の汚染除去において有効である。
【００５９】
また、酸化処理に含まれるハロゲン元素により、半導体基板１００の表面の欠陥が終端化されるため、酸化膜と半導体基板１００との界面の局在準位密度を低減することができる。
【００６０】
また、絶縁膜１２２中に含有されたハロゲンは、絶縁膜１２２に歪みを形成する。その結果、絶縁膜１２２の水分に対する吸収率が向上し、水分の拡散速度が増加する。つまり、絶縁膜１２２の表面に水分が存在する場合に、当該表面に存在する水分を絶縁膜１２２中に素早く吸収し、拡散させることができる。
【００６１】
また、窒化シリコンを絶縁膜１２２として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化シリコンを絶縁膜１２２として用いる場合、シランとアンモニアの混合ガス、またはシランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
【００６２】
例えば、絶縁膜１２２を単層構造のバリア膜として形成する場合、厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜で形成することができる。
【００６３】
絶縁膜１２２を、バリア膜として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、半導体基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜および半導体基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。
【００６４】
例えば、絶縁膜１２２をブロッキング膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁膜１２２を形成すると良い。
【００６５】
次に図３（Ｃ）に示すように、半導体基板１００に、電界で加速されたＨ＋イオンを、矢印で示すように絶縁膜１２２を介して半導体基板１００に注入し、半導体基板１００の表面から一定の深さの領域に、微小ボイドを有する脆化層１０４を形成する（図６の工程Ａ−３に対応）。脆化層１０４が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層１０４が形成される。そのためイオンを添加する深さによって、後に半導体基板１００から分離される半導体膜１２４の厚さが決定される。脆化層１０４が形成される深さは、例えば半導体基板１００の表面から１０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下、例えば１００ｎｍ程度とすると良い。なお、本実施の形態では、イオンの注入を絶縁膜１２２の形成後に行っているが、これに限られず、絶縁膜１２２の形成前にイオンの注入を行っても良い。
【００６６】
脆化層１０４の形成は、イオン注入装置を用いて行う。イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に注入する装置である。
【００６７】
イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンを質量分離して、Ｈ＋イオンを加速して、半導体基板１００に照射する。
【００６８】
次に、絶縁膜１２２が形成された半導体基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄や純水と窒素による２流体ジェット洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄や２流体ジェット洗浄の後、半導体基板１００をオゾン水で洗浄してもよい。オゾン水で洗浄することで、有機物の除去と、絶縁膜１２２表面の親水性を向上させる表面の活性化処理を行うことができる。
【００６９】
絶縁膜１２２の表面の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理若しくはラジカル処理で行うことができる（図６の工程Ａ−４に対応）。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。
【００７０】
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
【００７１】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ） （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ （３）
【００７２】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成される。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成される。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００７３】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ） （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ （６）
【００７４】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
【００７５】
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、ベース基板との強固な接合を達成できる。
【００７６】
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
【００７７】
次に、ベース基板１２０の半導体基板１００との貼り合わせの準備を行う工程について説明する。以下の工程は、図６における工程Ｂに該当する。
【００７８】
まず、ベース基板１２０を準備する（図６の工程Ｂ−１に対応）。
ベース基板１２０としては、シリコンウエハやゲルマニウムウエハなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハを適用する。ベース基板１２０も単結晶半導体ウエハを適用するのが好ましいが、多結晶半導体ウエハを適用してもよい。結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体ウエハを用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。また、ベース基板として耐熱温度が高い石英基板を用いてもよい。本実施の形態では、ベース基板１２０としてシリコンウエハを用いる。
【００７９】
また、ベース基板１２０上に絶縁膜を形成しておいてもよい（図６の工程Ｂ−２に対応）。例えば、ベース基板１２０の表面に絶縁膜として、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを形成してもよい。また、このような、絶縁膜は接合層となるために、接合不良を抑制するには絶縁膜の表面を平滑とすることが好ましい。具体的には、絶縁膜の表面の平均面粗さ（Ｒａ）を０．５０ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように絶縁膜を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。
【００８０】
貼り合わせを行う前に、ベース基板１２０の表面を洗浄する。ベース基板１２０の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄や、２流体ジェット洗浄や、オゾン水による洗浄で行うことができる。また、絶縁膜１２２と同様に、ベース基板１２０の表面に、原子ビーム若しくはイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理若しくはラジカル処理などの表面活性化処理を行ってから貼り合わせを行うと良い（図６の工程Ｂ−３に対応）。
【００８１】
次に、半導体基板１００とベース基板１２０を貼り合わせ、半導体基板１００を、ＳＯＩ基板となるベース基板１２０に貼り合わせられた半導体膜１２４と、再生処理工程に廻されて再利用される分離後の半導体基板１２１と、に分離する工程について説明する。以下の工程は、図６における工程Ｃ（貼り合わせ工程）に該当する。
【００８２】
次に図４（Ａ）に示すように、絶縁膜１２２がベース基板１２０側を向くように、絶縁膜１２２を介して半導体基板１００とベース基板１２０を貼り合わせる（図６の工程Ｃ−１に対応）。
【００８３】
貼り合わせは、ベース基板１２０の端の一箇所に０．１Ｎ／ｃｍ２〜５００Ｎ／ｃｍ２、好ましくは１Ｎ／ｃｍ２〜２０Ｎ／ｃｍ２程度の圧力を加える。ベース基板１２０の圧力をかけた部分から絶縁膜１２２とベース基板１２０とが接合し始め、自発的に接合が全面におよび、１枚のベース基板１２０と半導体基板１００とが貼り合わされる。
【００８４】
しかし、本実施の形態のように半導体基板１００の周辺部が面取りされている場合、面取り部ではベース基板１２０と半導体基板１００が接触しない。
【００８５】
また、半導体基板１００を作製する際には、仕上げ研磨としてＣＭＰ法などが用いられる。ＣＭＰ法では、スラリー（研磨剤）が半導体基板１００と研磨布との間に入り込み、遠心力によって半導体基板１００と研磨布との間から出てくることによって、半導体基板１００を研磨する。しかし、このときスラリーの入り込みが少ないと、半導体基板１００周辺の研磨が中央部より速く進み、半導体基板１００周辺にエッジロールオフと呼ばれる中央部より基板の厚さが薄く、平坦性の低い領域が形成される。半導体基板１００の端部が面取りされていない場合でも、半導体基板１００周辺部のＥ．Ｒ．Ｏ．領域によって、半導体基板１００周辺部においてベース基板１２０と半導体基板１００が貼り合わせられないことがある。
【００８６】
また、半導体基板１００を移送する際などに、キャリアなどで半導体基板１００周辺部に傷が入ってしまった場合も、半導体基板１００の周辺部において、ベース基板１２０と半導体基板１００が貼り合わせられないことがある。
【００８７】
接合はファン・デル・ワールス力を用いて行われているため、室温でも強固に接合が行われる。さらに、半導体基板１００とベース基板１２０に圧力を加えることで水素結合により強固に接合することが可能である。なお、上記接合は低温で行うことが可能であるため、上述したようにベース基板１２０は様々なものを用いることが可能である。
【００８８】
なお、ベース基板と、複数の半導体基板１００とを貼り合わせる場合、半導体基板１００の厚さの違いにより、絶縁膜１２２の表面がベース基板１２０と接触しない半導体基板１００が生じる場合がある。そのため、圧力をかける場所は一箇所ではなく、各半導体基板１００に圧力をかけるようにすることが好ましい。また、絶縁膜１２２表面の高さが多少違っていても、ベース基板１２０のたわみにより絶縁膜１２２の一部分がベース基板１２０と密着すれば、絶縁膜１２２表面全体に接合を進行させることが可能である。
【００８９】
ベース基板１２０に半導体基板１００を貼り合わせた後、接合界面での結合力を増加させるための加熱処理を行うことが好ましい（図６の工程Ｃ−２に対応）。この処理温度は、脆化層１０４に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板１２０に半導体基板１００を貼り合わせることで、絶縁膜１２２とベース基板１２０との間における接合の結合力を強固にすることができる。接合界面での結合力を増加させるための加熱処理は、貼り合わせを行った装置或いは場所で、そのまま連続して行うことが好ましい。また、接合界面での結合力を増加させるための加熱処理からそのまま連続して、脆化層１０４を境として半導体基板１００を分離する熱処理を行ってもよい。
【００９０】
なお、半導体基板１００とベース基板１２０とを貼り合わせるときに、接合面にパーティクルなどが付着してしまうと、付着部分は接合されなくなる。接合面へのパーティクルの付着を防ぐために、半導体基板１００とベース基板１２０との貼り合わせは、気密な処理室内で行うことが好ましい。さらに、半導体基板１００とベース基板１２０とを貼り合わせるとき、処理室内を例えば５．０×１０−３Ｐａ程度の大気圧より低い状態としても良い。また、接合処理の雰囲気を清浄にするようにしても良い。
【００９１】
次いで図４（Ｂ）に示すように、加熱処理を行うことで、脆化層１０４において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層１０４において、爆発的な反応を伴って、半導体基板１００から半導体膜１２４が分離する（図６の工程Ｃ−３に対応）。絶縁膜１２２の一部はベース基板１２０に接合しているので、ベース基板１２０上には半導体基板１００から分離された半導体膜１２４が固定される。また、半導体膜１２４上には、脆化層１０４が分離することによって分離面１３３が形成される。分離面１３３は、半導体基板１００の分離前は脆化層１０４の一部だったので多くの水素を含み、半導体基板１００の分離により結晶欠陥が形成されている。半導体膜１２４を半導体基板１００から分離するための加熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。なお、半導体膜１２４が分離した半導体基板１００を分離後の半導体基板１２１と呼ぶ。
【００９２】
この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。
【００９３】
ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。
【００９４】
また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波を半導体基板１００に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆化層において微小ボイドを膨張させて、隣接する微小ボイドどうしを結合させ、最終的に半導体基板１００を分離させることができる。
【００９５】
また、分離後の半導体基板１２１の分離面１２９も、半導体膜１２４上の分離面１３３と同様に、半導体基板１００の分離前は脆化層１０４の一部だったので多くの水素を含み、半導体基板１００の分離により結晶欠陥が形成されている。
【００９６】
また、半導体基板１００の周辺部は、半導体基板１００移送時の傷、面取り部、およびＥ．Ｒ．Ｏ．領域などによって、ベース基板１２０と接合されていないことが多い。その状態で半導体基板１００から半導体膜１２４を分離させると、ベース基板１２０と接合されていない半導体基板１００の周辺部が半導体基板１００に残存し、分離後の半導体基板１２１の周辺部に凸部１２６が形成される。凸部１２６は、残存した脆化層１２７、半導体層１２５、絶縁膜１２３によって構成されている。ベース基板１２０には、半導体基板１００よりもサイズの小さい半導体膜１２４が貼り付けられる。
【００９７】
なお、本実施の形態に示す工程Ｃまでの工程を実施の形態１又は実施の形態２に利用して、分離後の半導体基板１２１を形成してもよい。
【００９８】
次に、分離面１３３を除去し、ベース基板１２０に貼り合わせられた半導体膜１２４の表面を平坦化し、結晶性を回復する工程について説明する。以下の工程は、図６における工程Ｄ（ＳＯＩ基板仕上げ工程）に該当する。
【００９９】
ベース基板１２０に密着された半導体膜１２４上の分離面１３３は、脆化層１０４の形成及び脆化層１０４における半導体基板１００の分離によって、結晶欠陥が形成され、平坦性が損なわれている。よって、図４（Ｃ）に示すように、分離面１３３を研磨によって除去し、半導体膜１２４の表面を平坦化しても良い（図６の工程Ｄ−１に対応）。平坦化は必ずしも必須ではないが、平坦化を行うことで、半導体膜と後に形成されるゲート絶縁膜の界面の特性を向上させることが出来る。具体的に研磨は、化学的機械的研磨法（ＣＭＰ法）または液体ジェット研磨などにより、行うことができる。ここで、分離面１３３を除去する際に、半導体膜１２４も研磨され、半導体膜１２４が薄膜化されることもある。
【０１００】
また、分離面１３３をエッチングによって除去し、半導体膜１２４を平坦化することもできる。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。なお、上記研磨と上記エッチングの両方を用いて、分離面１３３を除去し、半導体膜１２４の表面を平坦化してもよい。
【０１０１】
また、上記研磨及び上記エッチングにより、半導体膜１２４の表面の平坦化だけでなく、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１２４を薄膜化することもできる。
【０１０２】
また、結晶欠陥の低減及び平坦性向上のために、分離面１３３及び半導体膜１２４にレーザ光を照射しても良い（図６の工程Ｄ−２に対応）。
【０１０３】
なお、レーザ光を照射する前にドライエッチングにより分離面１３３を除去し、半導体膜１２４の表面を平坦化している場合、ドライエッチングにより半導体膜１２４の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷も補修することが可能である。
【０１０４】
このレーザ光の照射工程では、ベース基板１２０の温度上昇が抑えられるため、耐熱性の低い基板をベース基板１２０として用いることが可能になる。レーザ光の照射によって、分離面１３３を完全溶融し、半導体膜１２４は部分溶融させることが好ましい。半導体膜１２４を完全溶融させると、液相となった半導体膜１２４での無秩序な核発生によって半導体膜１２４が再結晶化することとなり、半導体膜１２４の結晶性が低下するからである。半導体膜１２４を部分溶融させることで、半導体膜１２４では、溶融されていない固相部分から結晶成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体膜１２４の結晶欠陥が減少され、結晶性が回復される。なお、半導体膜１２４が完全溶融状態であるとは、半導体膜１２４が絶縁膜１２２との界面まで溶融され、液体状態になっていることをいう。他方、半導体膜１２４が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。
【０１０５】
次に、レーザ光を照射した後に、半導体膜１２４の表面をエッチングしても良い。レーザ光の照射後に半導体膜１２４の表面をエッチングする場合は、必ずしもレーザ光の照射を行う前に半導体膜１２４上の分離面１３３をエッチングする必要はない。また、レーザ光の照射を行う前に半導体膜１２４上の分離面１３３をエッチングした場合は、必ずしもレーザ光の照射後に半導体膜１２４の表面をエッチングする必要はない。また、レーザ光の照射前と照射後の両方のタイミングでエッチングを行っても良い。
【０１０６】
上記エッチングにより、半導体膜１２４の表面を平坦化するだけでなく、後に形成される半導体素子にとって最適となる膜厚まで半導体膜１２４を薄膜化できる。
【０１０７】
レーザ光を照射した後、半導体膜１２４に加熱処理を行うことが好ましい（図６の工程Ｄ−３に対応）。この加熱処理によって、レーザ光の照射で回復されなかった、半導体膜１２４の欠陥を消滅させ、半導体膜１２４の歪みを緩和させることができる。この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。以上により、作製されたＳＯＩ基板を図４（Ｃ）に示す。
【０１０８】
本実施の形態は、半導体基板１００及びベース基板１２０に耐熱温度が高いシリコンウエハを用いるので、１０００℃以上の（代表的には１０００℃〜１３００℃）加熱処理を行うことができる。脆化層を形成するために行うイオン注入工程において、半導体基板１００の半導体層は注入されるイオンによりダメージを受けてしまうが、上記半導体基板１００及びベース基板１２０との接合強度を高める熱処理において、イオン注入工程による単結晶半導体層へのダメージの回復も行っている。さらに、ベース基板１２０上の単結晶半導体層に高温の加熱処理を行うことで表面の結晶性や平坦性の向上を行うことができる。
【０１０９】
このように作製されたＳＯＩ基板を用いて半導体装置を作製する例を、図７を用いて説明する。以下の工程は、図６における工程Ｆ（デバイス工程）に該当する。
【０１１０】
図７は、ｎチャネル型薄膜トランジスタであるトランジスタ２８０、およびｐチャネル型薄膜トランジスタであるトランジスタ２８１を有する半導体装置の例である。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
【０１１１】
ＳＯＩ基板として、本実施の形態に示す方法で作製したＳＯＩ基板を用いることができる。トランジスタ２８０、トランジスタ２８１は、絶縁膜１２２を介してベース基板１２０上に形成されている。
【０１１２】
以下、図７に示す半導体装置の作製方法を説明する。
【０１１３】
上記実施の形態に示すように、絶縁膜１２２を介してベース基板１２０上に半導体膜が形成されたＳＯＩ基板を作製する。
【０１１４】
半導体膜及び絶縁膜１２２を一部エッチングし、素子分離層２８３を形成して、半導体膜を素子分離層２８３によって素子分離して、図７に示すように素子領域２５１、素子領域２５２を形成する。素子領域２５１はｎチャネル型のＴＦＴを構成し、素子領域２５２はｐチャネル型のＴＦＴを構成する。素子分離層２８３は例えば酸化シリコン膜を用いればよい。
【０１１５】
素子領域２５１、素子領域２５２上に絶縁膜２５４を形成する。次に、絶縁膜２５４を介して素子領域２５１上にゲート電極２５５を形成し、素子領域２５２上にゲート電極２５６を形成する。
【０１１６】
なお、半導体膜のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素をＳＯＩ基板の半導体膜に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にアクセプタとなる不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にドナーとなる不純物元素を添加する。
【０１１７】
次に、素子領域２５１にｎ型の低濃度不純物領域２５７を形成し、素子領域２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、素子領域２５１にｎ型の低濃度不純物領域２５７を形成する。このため、ｐチャネル型ＴＦＴとなる素子領域２５２をレジストでマスクし、不純物元素を素子領域２５１に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極２５５がマスクとなり、素子領域２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。素子領域２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。
【０１１８】
次に、素子領域２５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる素子領域２５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を素子領域２５２に添加する。不純物元素として、ホウ素、アルミニウム、ガリウム等を添加することができる。不純物元素の添加工程では、ゲート電極２５６がマスクとして機能して、素子領域２５２にｐ型の高濃度不純物領域２５９が自己整合的に形成される。高濃度不純物領域２５９はソース領域またはドレイン領域として機能する。素子領域２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
【０１１９】
次に、素子領域２５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、ゲート電極２５５、ゲート電極２５６の側面に接するサイドウォール絶縁膜２６１、サイドウォール絶縁膜２６２を形成する。この異方性エッチングにより、絶縁膜２５４もエッチングされる。
【０１２０】
次に、素子領域２５２をレジストで覆い、素子領域２５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、素子領域２５１に高ドーズ量で不純物元素を添加する。ゲート電極２５５およびサイドウォール絶縁膜２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。次に、不純物元素の活性化のための加熱処理を行う。
【０１２１】
活性化の加熱処理の後、水素を含んだ絶縁膜２６８を形成する。絶縁膜２６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜２６８中に含まれる水素を素子領域２５１、素子領域２５２中に拡散させる。絶縁膜２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。素子領域２５１、素子領域２５２に水素を供給することで、素子領域２５１、素子領域２５２中および絶縁膜２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
【０１２２】
その後、層間絶縁膜２６９を形成する。層間絶縁膜２６９は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜２６９にコンタクトホールを形成した後、配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
【０１２３】
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。本実施の形態の半導体装置に用いるＳＯＩ基板の作製過程で、分離後の半導体基板の再生処理工程を行い、１枚の半導体基板から複数枚の半導体膜を形成しているので、製造コストの低減及び生産性の向上を図ることができる。
【０１２４】
図７を参照して半導体装置及びその作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。
【０１２５】
なお本実施の形態で示されたＳＯＩ基板は、マイクロプロセッサ、画像処理回路などの集積回路や、質問器とデータの送受信が非接触でできるＲＦタグ、半導体表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含まれる。
【０１２６】
次に、分離後の半導体基板１２１に再生処理を施し、再生半導体基板として繰り返し利用する工程について説明する。以下の工程は、図６における工程Ｅ（ボンド基板再生処理工程）に該当する。
【０１２７】
まず、図５（Ａ）で示される分離後の半導体基板１２１を取り出す。分離後の半導体基板１２１の周辺部には凸部１２６が形成されている。凸部１２６は、半導体基板側から順に残存した脆化層１２７、半導体層１２５、絶縁膜１２３によって構成されている。半導体層１２５及び脆化層１２７は、上述のイオン注入により結晶欠陥が多く形成されている。また、分離後の半導体基板１２１の分離面１２９にも結晶欠陥が形成され、平坦性が損なわれている。
【０１２８】
次に、図５（Ｂ）に示すように、第１のエッチング処理を行って、分離後の半導体基板１２１の絶縁膜１２３を除去する（図６の工程Ｅ−１に対応）。本実施の形態では、第１のエッチング処理として、ウェットエッチング処理を行う例を示すが、絶縁膜１２３が除去できればよく、ドライエッチング処理を行ってもよい。絶縁膜１２３は、フッ酸を含む溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）を用いるのが望ましい。この第１のエッチング処理は、１２０秒〜１２００秒行うのが好ましく、例えば６００秒程度行うのが望ましい。また、ウェットエッチングは分離後の半導体基板１２１を処理槽内の溶液に浸漬することによって行われるので、複数の分離後の半導体基板１２１を一括処理することが可能である。絶縁膜１２３をウェットエッチングで除去することにより、次の工程で行う第２のエッチング処理で分離後の半導体基板１２１の取り代を低減し、ウェットエッチング時間を短くすることができる。また、ウェットエッチング処理は、複数の分離後の半導体基板１２１を一括処理するバッチ式の処理で容易に行うことができるので再生処理の効率化を図ることができる。
【０１２９】
次に、図５（Ｃ）に示すように、第２のエッチング処理を行って、分離後の半導体基板１２１の凸部１２６を形成する半導体層１２５及び脆化層１２７を選択的に除去し、再生半導体基板１３２を形成する（図６の工程Ｅ−２に対応）。また、このとき同時に分離面１２９の除去も行われる。半導体層１２５及び脆化層１２７は、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質とを含む混合溶液をエッチャントとしてウェットエッチング処理を行うことで除去することができる。このウェットエッチング処理は、１分〜１０分程度行うのが好ましく、例えば、２〜４分程度行うのが望ましい。また、液温は、１０℃〜３０℃程度とするのが好ましく、例えば、室温にするのが望ましい。
【０１３０】
ここで、半導体を酸化する酸化剤として機能する物質としては硝酸が好ましい。また、半導体の酸化物を溶解する物質としてはフッ酸が好ましい。また、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質としては酢酸が好ましい。具体的には、７０重量％硝酸の体積は、９７．７重量％酢酸の体積の０．０１倍より大きく、１倍未満とし、かつ５０重量％フッ酸の体積の０．１倍より大きく、１００倍未満とし、５０重量％フッ酸の体積は、９７．７重量％酢酸の体積の０．０１倍より大きく、０．３倍未満とすることで得られる組成を有する混合溶液をエッチャントとして用いるのが好ましい。より好ましくは、７０重量％硝酸の体積は、９７．７重量％酢酸の体積の０．２倍以上、０．５倍以下とし、かつ５０重量％フッ酸の体積の１倍以上、１０倍以下とし、５０重量％フッ酸の体積は、９７．７重量％酢酸の体積の０．１倍以上、０．２倍以下とすることで得られる組成を有する混合溶液をエッチャントとして用いる。例えば、５０重量％フッ酸と７０重量％硝酸と９７．７重量％酢酸の体積比を１：３：１０、１：２：１０、１．５：３：１０、２：２：１０、１：１０：２０、または１：１：１０とすることが望ましい。
【０１３１】
ここで、凸部１２６を形成する半導体層１２５及び脆化層１２７は、水素イオンの注入による結晶欠陥や微小ボイドを多く有するため、第２のエッチング処理のエッチャントである混合溶液を容易に浸透させることができる。これにより、半導体層１２５の表面からだけでなく、半導体層１２５及び脆化層１２７の内部からもウェットエッチングを行うことができる。ここで、ウェットエッチングは、半導体層１２５及び脆化層１２７において、基板平面に垂直な方向に深い縦穴を形成するように進行し、その縦穴を拡大するように行われることが多い。よって、半導体層１２５及び脆化層１２７は、分離後の半導体基板１２１の凸部１２６が形成されていない部分より大きなエッチングレートでウェットエッチングが行われる。
【０１３２】
つまり、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化と半導体の酸化物の溶解の減速剤として機能する物質とを含む混合溶液をエッチャントとしてウェットエッチング処理を行うことにより、半導体層１２５及び脆化層１２７を選択的に除去することができる。このとき、半導体層１２５及び脆化層１２７にはイオン照射により結晶欠陥が存在するため速やかにエッチングされる。また、分離面１２９も結晶欠陥を有するため、速やかにエッチングされる。しかしながら、分離面１２９、半導体層１２５、及び脆化層１２７が除去されるとこれらの下の結晶欠陥の含有量が少ない半導体層の表面が露出するので、エッチングレートが落ちる。従って、凸部１２６がほぼ選択的にエッチングされることになる。分離後の半導体基板１２１の凸部１２６以外の部分における半導体基板の厚さの低減を抑制できるので、再生半導体基板１３２の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。また、ウェットエッチング処理は、複数の分離後の半導体基板１２１を一括処理するバッチ式の処理で容易に行うことができるので再生処理の効率化を図ることができる。また、第２のエッチング処理は比較的短時間で行うことができるので、再生処理の効率化を図ることができる。
【０１３３】
また、ウェットエッチング処理は、複数の分離後の半導体基板１２１を一括処理するバッチ式の処理で容易に行うことができるので再生処理の効率化を図ることができる。また、第２のエッチング処理は比較的短時間で行うことができるので、再生処理の効率化を図ることができる。
【０１３４】
ここで、分離後の半導体基板の平坦性が十分でない場合は、さらに分離後の半導体基板に研磨を行うことにより再生半導体基板１３２の平坦性を向上することができる（図６の工程Ｅ−３に対応）。また、第２のエッチング処理で分離面１２９を十分に除去することができなかった場合も、研磨により残存した分離面１２９を除去するのが好ましい。
【０１３５】
分離後の半導体基板１２１の研磨方法としては、化学的機械的研磨法（ＣＭＰ法）を用いるのが好ましい。ここで、ＣＭＰ法とは、被加工物の表面を基準にし、それにならって表面を化学・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
【０１３６】
ＣＭＰ法を用いた研磨は、１回行ってもよいし、複数回行ってもよい。複数回に分けて研磨を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。一次研磨としては、研磨布はポリウレタン研磨布を用いるのが好ましく、スラリーの粒径は１２０ｎｍ〜１８０ｎｍとするのが好ましく、例えば、１５０ｎｍ程度とするのが望ましい。仕上げ研磨としては、研磨布はスウェード地の研磨布を用いるのが好ましく、スラリーの粒径は４５ｎｍ〜７５ｎｍとするのが好ましく、例えば、６０ｎｍ程度とするのが望ましい。このように分離後の半導体基板に研磨を行うことによって、平均表面粗さ０．２ｎｍ〜０．５ｎｍ程度に平坦化及び鏡面化された再生半導体基板１３２を形成することができる。また、このように研磨レートの異なる研磨を組み合わせることによって、短時間に分離後の半導体基板の平坦化及び鏡面化を行うことができる。
【０１３７】
このように、第１のエッチング処理及び第２のエッチング処理で分離後の半導体基板１２１の半導体層１２５及び脆化層１２７を除去した後、ＣＭＰ法を用いた研磨を行うことによって、さらに平坦性の高い再生半導体基板１３２を得ることができる。
【０１３８】
以上の工程により、分離後の半導体基板は、再生半導体基板１３２へと再生される。得られた再生半導体基板１３２は工程Ａにおいて半導体基板１００として再度利用する。
【０１３９】
本実施の形態で示したように、半導体基板の再生処理工程により半導体基板を繰り返し利用することによって、ＳＯＩ基板作製のコストダウンを図ることができる。特に、第１のエッチング処理で絶縁膜を除去した後、半導体基板の半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液を用いて第２のエッチング処理を行うことにより、分離後の半導体基板の周辺部に残存した脆化層及び半導体層を選択的に除去することができるので、分離後の半導体基板の取り代を削減し、１枚の半導体基板を再生使用できる回数を増やすことができる。
【０１４０】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【符号の説明】
【０１４１】
１００ 半導体基板
１０４ 脆化層
１２０ ベース基板
１２１ 分離後の半導体基板
１２２ 絶縁膜
１２３ 絶縁膜
１２４ 半導体膜
１２５ 半導体層
１２６ 凸部
１２７ 脆化層
１２９ 分離面
１３０ 分離後の半導体基板
１３２ 再生半導体基板
１３３ 分離面
２５１ 素子領域
２５２ 素子領域
２５４ 絶縁膜
２５５ ゲート電極
２５６ ゲート電極
２５７ 低濃度不純物領域
２５８ チャネル形成領域
２５９ 高濃度不純物領域
２６０ チャネル形成領域
２６１ サイドウォール絶縁膜
２６２ サイドウォール絶縁膜
２６７ 高濃度不純物領域
２６８ 絶縁膜
２６９ 層間絶縁膜
２７０ 配線
２８０ トランジスタ
２８１ トランジスタ
２８３ 素子分離層
【特許請求の範囲】
【請求項１】
水素イオン注入剥離法を用いてＨ＋イオンがイオン注入された半導体基板をベース基板に貼り合わせ、前記半導体基板から分離された半導体膜を前記ベース基板に形成する際に副生される分離後の半導体基板を再生処理する方法であって、
前記分離後の半導体基板の周辺部には、残存した脆化層、半導体層及び絶縁膜が形成されており、
第１のエッチング処理で前記絶縁膜を除去し、
半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で前記脆化層及び前記半導体層を除去する半導体基板の再生処理方法。
【請求項２】
水素イオン注入剥離法を用いてＨ＋イオンがイオン注入された半導体基板をベース基板に貼り合わせ、前記半導体基板から分離された半導体膜を前記ベース基板に形成する際に副生される分離後の半導体基板を再生処理する方法であって、
前記分離後の半導体基板の周辺部には、残存した脆化層、半導体層及び絶縁膜が形成されており、
第１のエッチング処理で前記絶縁膜を除去し、
半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で前記脆化層及び前記半導体層を除去する半導体基板の再生処理方法。
【請求項３】
請求項１又は請求項２において、
前記第２のエッチング処理の後に、前記半導体基板表面を研磨する半導体基板の再生処理方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記半導体を酸化する酸化剤として機能する物質として硝酸を用い、
前記半導体の酸化物を溶解する物質としてフッ酸を用い、
前記半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質として酢酸を用いる半導体基板の再生処理方法。
【請求項５】
請求項４において、
前記混合溶液は、
前記フッ酸の濃度は５０重量％とし、
前記硝酸の濃度は７０重量％とし、
前記酢酸の濃度は９７．７重量％とし、
前記フッ酸の体積は、前記酢酸の体積の０．０１倍より大きく、０．３倍未満とし、
前記硝酸の体積は、前記酢酸の体積の０．０１倍より大きく、１倍未満とし、かつ前記フッ酸の体積の０．１倍より大きく、１００倍未満とすることで得られる組成を有する半導体基板の再生処理方法。
【請求項６】
請求項５において、
前記フッ酸と前記硝酸と前記酢酸の体積比を１：３：１０とする半導体基板の再生処理方法。
【請求項７】
半導体基板上に絶縁膜を形成し、
前記半導体基板の表面から水素イオン注入剥離法を用いてＨ＋イオンをイオン注入することによって脆化層を形成し、
前記半導体基板を、前記絶縁膜を介してベース基板と貼り合わせ、
前記脆化層において前記半導体基板を、前記ベース基板上に前記絶縁膜を介して貼り合わせられた半導体膜と、分離後の半導体基板と、に分離することを特徴とするＳＯＩ基板の作製方法であって、
前記分離後の半導体基板の周辺部には、残存した脆化層、半導体層及び絶縁膜が形成されており、
第１のエッチング処理で前記絶縁膜を除去し、
半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとし、第２のエッチング処理で前記脆化層及び前記半導体層を除去し、
前記分離後の半導体基板に研磨を行って第２の半導体基板を形成し、
前記第２の半導体基板を再び前記半導体基板として用いるＳＯＩ基板の作製方法。
【請求項８】
請求項７において、
前記半導体を酸化する酸化剤として機能する物質として硝酸を用い、
前記半導体の酸化物を溶解する物質としてフッ酸を用い、
前記半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質として酢酸を用いるＳＯＩ基板の作製方法。
【請求項９】
請求項８において、
前記混合溶液は、
前記フッ酸の濃度は５０重量％とし、
前記硝酸の濃度は７０重量％とし、
前記酢酸の濃度は９７．７重量％とし、
前記フッ酸の体積は、前記酢酸の体積の０．０１倍より大きく、０．３倍未満とし、
前記硝酸の体積は、前記酢酸の体積の０．０１倍より大きく、１倍未満とし、かつ前記フッ酸の体積の０．１倍より大きく、１００倍未満とすることで得られる組成を有するＳＯＩ基板の作製方法。
【請求項１０】
請求項９において、
前記フッ酸と前記硝酸と前記酢酸の体積比を１：３：１０とするＳＯＩ基板の作製方法。
【請求項１】
水素イオン注入剥離法を用いてＨ＋イオンがイオン注入された半導体基板をベース基板に貼り合わせ、前記半導体基板から分離された半導体膜を前記ベース基板に形成する際に副生される分離後の半導体基板を再生処理する方法であって、
前記分離後の半導体基板の周辺部には、残存した脆化層、半導体層及び絶縁膜が形成されており、
第１のエッチング処理で前記絶縁膜を除去し、
半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で前記脆化層及び前記半導体層を除去する半導体基板の再生処理方法。
【請求項２】
水素イオン注入剥離法を用いてＨ＋イオンがイオン注入された半導体基板をベース基板に貼り合わせ、前記半導体基板から分離された半導体膜を前記ベース基板に形成する際に副生される分離後の半導体基板を再生処理する方法であって、
前記分離後の半導体基板の周辺部には、残存した脆化層、半導体層及び絶縁膜が形成されており、
第１のエッチング処理で前記絶縁膜を除去し、
半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとする、第２のエッチング処理で前記脆化層及び前記半導体層を除去する半導体基板の再生処理方法。
【請求項３】
請求項１又は請求項２において、
前記第２のエッチング処理の後に、前記半導体基板表面を研磨する半導体基板の再生処理方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記半導体を酸化する酸化剤として機能する物質として硝酸を用い、
前記半導体の酸化物を溶解する物質としてフッ酸を用い、
前記半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質として酢酸を用いる半導体基板の再生処理方法。
【請求項５】
請求項４において、
前記混合溶液は、
前記フッ酸の濃度は５０重量％とし、
前記硝酸の濃度は７０重量％とし、
前記酢酸の濃度は９７．７重量％とし、
前記フッ酸の体積は、前記酢酸の体積の０．０１倍より大きく、０．３倍未満とし、
前記硝酸の体積は、前記酢酸の体積の０．０１倍より大きく、１倍未満とし、かつ前記フッ酸の体積の０．１倍より大きく、１００倍未満とすることで得られる組成を有する半導体基板の再生処理方法。
【請求項６】
請求項５において、
前記フッ酸と前記硝酸と前記酢酸の体積比を１：３：１０とする半導体基板の再生処理方法。
【請求項７】
半導体基板上に絶縁膜を形成し、
前記半導体基板の表面から水素イオン注入剥離法を用いてＨ＋イオンをイオン注入することによって脆化層を形成し、
前記半導体基板を、前記絶縁膜を介してベース基板と貼り合わせ、
前記脆化層において前記半導体基板を、前記ベース基板上に前記絶縁膜を介して貼り合わせられた半導体膜と、分離後の半導体基板と、に分離することを特徴とするＳＯＩ基板の作製方法であって、
前記分離後の半導体基板の周辺部には、残存した脆化層、半導体層及び絶縁膜が形成されており、
第１のエッチング処理で前記絶縁膜を除去し、
半導体を酸化する酸化剤として機能する物質と、半導体の酸化物を溶解する物質と、半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質と、を含む混合溶液をエッチャントとし、第２のエッチング処理で前記脆化層及び前記半導体層を除去し、
前記分離後の半導体基板に研磨を行って第２の半導体基板を形成し、
前記第２の半導体基板を再び前記半導体基板として用いるＳＯＩ基板の作製方法。
【請求項８】
請求項７において、
前記半導体を酸化する酸化剤として機能する物質として硝酸を用い、
前記半導体の酸化物を溶解する物質としてフッ酸を用い、
前記半導体の酸化及び半導体の酸化物の溶解の減速剤として機能する物質として酢酸を用いるＳＯＩ基板の作製方法。
【請求項９】
請求項８において、
前記混合溶液は、
前記フッ酸の濃度は５０重量％とし、
前記硝酸の濃度は７０重量％とし、
前記酢酸の濃度は９７．７重量％とし、
前記フッ酸の体積は、前記酢酸の体積の０．０１倍より大きく、０．３倍未満とし、
前記硝酸の体積は、前記酢酸の体積の０．０１倍より大きく、１倍未満とし、かつ前記フッ酸の体積の０．１倍より大きく、１００倍未満とすることで得られる組成を有するＳＯＩ基板の作製方法。
【請求項１０】
請求項９において、
前記フッ酸と前記硝酸と前記酢酸の体積比を１：３：１０とするＳＯＩ基板の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２９６１９（Ｐ２０１１−２９６１９Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２０１０−１４２４９６（Ｐ２０１０−１４２４９６）
【出願日】平成２２年６月２３日（２０１０．６．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２２年６月２３日（２０１０．６．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]