半導体装置、セルライブラリおよび半導体集積回路の設計方法
【課題】回路設計に要する期間を短縮することが可能な機能セルとその機能セルを含む半導体装置およびその機能セルを用いた半導体回路設計方法を提供する。
【解決手段】半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セル3a、3bを備える。第1の機能セル3aは第1の外部接続配線を含む。第2の機能セル3bは第2の外部接続配線を含む。第1の機能セル3aの外周の形状は、第2の機能セル3bの外周の形状とほぼ同一である。第1の外部接続配線の第1の機能セル3a平面内における位置は、第2の外部接続配線の第2の機能セル3b平面内における位置とほぼ同一である。
【解決手段】半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セル3a、3bを備える。第1の機能セル3aは第1の外部接続配線を含む。第2の機能セル3bは第2の外部接続配線を含む。第1の機能セル3aの外周の形状は、第2の機能セル3bの外周の形状とほぼ同一である。第1の外部接続配線の第1の機能セル3a平面内における位置は、第2の外部接続配線の第2の機能セル3b平面内における位置とほぼ同一である。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、機能セルとその機能セルを含む半導体装置およびその機能セルを用いた半導体集積回路設計方法に関し、より特定的には、セルベース方式の半導体集積回路設計において用いる機能セルとその機能セルを含む半導体装置およびその機能セルを用いた半導体集積回路設計方法に関する。
【背景技術】
【0002】
従来、半導体回路設計方法の1つとして、スタンダードセル方式に代表されるセルベース方式の半導体回路設計方法が知られている。このセルベース方式の半導体回路設計方法においては、所望の論理回路機能を実現する複数種類の機能セルを含むセルライブラリから、ユーザの要求に合わせてこれらの機能セルを組合わせることにより、半導体装置の回路設計を行なっていた。
【0003】
図11および12は、従来のセルベース方式の半導体回路設計方法において用いられる機能セルの平面模式図である。また、図13は、図11および12に示した機能セルにおいて実現されている論理回路機能を示す等価回路図である。図11〜13を参照して、機能セルを説明する。
【0004】
まず、図13を参照して、図11および12に示した機能セルにおいては、インバータが実現されている。このインバータ回路は、2つのトランジスタ120、121を含む。トランジスタ120、121のゲート電極は入力端子112に接続されている。p型電界効果トランジスタ120のソース領域は電源用配線110に接続されている。p型電界効果トランジスタ120のドレイン領域は、n型電界効果トランジスタ121のドレイン領域に接続され、かつ、出力ピン端子106aに接続されている。n型電界効果トランジスタ121のソース領域は、接地用配線111に接続されている。このような論理回路を実現するように、図11および12に示した機能セルは構成されている。
【0005】
図11を参照して、機能セルは、p型不純物拡散領域107a、107bと、n型不純物拡散領域107c、107dと、ゲート電極108a、108bと、入力ピン端子112と、出力ピン端子106aと、電源用配線110と、接地用配線111とを備える。不純物拡散領域107a〜107dは、半導体基板の主表面に形成されている。p型不純物拡散領域107aとp型不純物拡散領域107bとの間に位置する領域においては、半導体基板の主表面上にゲート絶縁膜(図示せず)を介してゲート電極108aが形成されている。ソース/ドレイン領域となるp型不純物拡散領域107a、107bとゲート絶縁膜とゲート電極108aとから、p型電界効果トランジスタ120が形成されている。
【0006】
また、機能セルの他の領域においても、n型不純物拡散領域107c、107dとゲート絶縁膜とゲート電極108bとから、n型電界効果トランジスタ121が形成されている。このn型電界効果トランジスタ121は、基本的にp型電界効果トランジスタ120と同様の構造を備える。
【0007】
n型不純物拡散領域107b、107d上には、層間絶縁膜(図示せず)を介して出力ピン端子106aが形成されている。出力ピン端子106aと不純物拡散領域107bとは、コンタクトホール109g、109hを介して電気的に接続されている。また、出力ピン端子106aとn型不純物拡散領域107dとは、コンタクトホール109i、109jを介して電気的に接続されている。
【0008】
p型不純物拡散領域107a上には、層間絶縁膜(図示せず)を介して電源用配線110が形成されている。この電源用配線110とp型不純物拡散領域107aとは、コンタクトホール109c、109dを介して電気的に接続されている。n型不純物拡散領域107c上には、層間絶縁膜(図示せず)を介して接地用配線111が形成されている。接地用配線111とn型不純物拡散領域107cとはコンタクトホール109e、109fを介して電気的に接続されている。ゲート電極108a、108b上には、層間絶縁膜(図示せず)を介して入力ピン端子112が形成されている。ゲート電極108aと入力ピン端子112とは、コンタクトホール109aを介して電気的に接続されている。ゲート電極108bと入力ピン端子112とはコンタクトホール109bを介して電気的に接続されている。
【0009】
入力ピン端子112に対する縦方向のピンアクセス経路(入力ピン端子112に対する外部からの配線の配線経路)は、113aにより示されている。また、入力ピン端子112に対する横方向のピンアクセス経路は、114a、114bにより示されている。一方、出力ピン端子106aに対する縦方向のピンアクセス経路は113bにより示されており、横方向のピンアクセス経路は115a〜115fにより示されている。なお、ピンアクセス経路とは、回路設計の際に機能セルの入力ピン端子112や出力ピン端子106aなどに対して外部から接続される配線の標準的に用いられる経路を設定することが可能な位置のことである。
【0010】
また、機能セルの縦の長さ(高さ)はH7、横の長さ(幅)はW7と、電界効果トランジスタ120、121などの大きさに合わせて極力小さくなるように設定されている。
【0011】
図12は、図11に示した機能セルと同じく、図13に示した論理回路を実現する他の機能セルを示す平面模式図である。図12を参照して、機能セルは、基本的には図11に示した機能セルと同様の構造を備える。ただし、図12に示した機能セルにおいては、不純物拡散領域107e〜107hの大きさが図11における不純物拡散領域107a〜107dの大きさよりも大きくなっている。これは、不純物拡散領域107e〜107hの大きさを変更することにより、p型電界効果トランジスタ120とn型電界効果トランジスタ121との駆動能力を変更し、図11に示した機能セルとは異なる電気的特性を実現するためである。
【0012】
そして、このように電気的特性を変更するためにp型電界効果トランジスタ120とn型電界効果トランジスタ121との構造を変更することにより、図12に示した機能セルの外形(縦の長さH8および横の長さW8)は、図11に示した機能セルの外形(縦の長さH7および横の長さW7)よりも大きくなっている。
【0013】
また、このように機能セルの外形が変化することにより、図12に示した機能セルの内部における入力ピン端子112および出力ピン端子106bの大きさおよび位置も図11に示した機能セルと比較して変更されている。このため、図12に示した機能セルにおける縦方向のピンアクセス経路113cの位置は、図11に示した機能セルにおける縦方向のピンアクセス経路113aの位置とは異なっている。また、同様に、図12に示した機能セルにおける横方向のピンアクセス経路114c、114dの位置も、図11に示した機能セルにおける横方向のピンアクセス経路114a、114bの位置とは異なっている。
【0014】
また、図12に示した機能セルにおける出力ピン端子106bの縦方向のピンアクセス経路113dと横方向のピンアクセス経路115g〜115nとの位置についても、同様に、図11に示した機能セルにおける縦方向のピンアクセス経路113bおよび横方向のピンアクセス経路115a〜115fの位置とは異なっている。
【発明の概要】
【発明が解決しようとする課題】
【0015】
図14は、図11および12に示した機能セルを用いた従来のセルベース方式の半導体装置の回路設計のプロセスフロー図である。図14を参照して、従来の半導体回路設計のプロセスフローを説明する。
【0016】
まず、セルライブラリから必要な機能を有する機能セルを選択し配置する工程(S1)を実施する。次に、配置された機能セル間および機能セルと入出力回路などとを接続するための配線経路を決定する工程(S2)を実施する。次に、この機能セルと配線とからなる回路に信号を入力した場合に、信号のタイミングの制約条件などの所定の条件が満足されているかどうかについて、回路の電気的特性の検証テスト(S3)を行なう。この検証テスト(S3)において、所定の条件を満足する場合には、回路設計は終了する(S6)。
【0017】
一方、検証テスト(S3)において、所定の条件を満足しない場合には、論理修正工程(S4)を行なう。この論理修正工程(S4)においては、条件を満足しない原因となっている機能セルと、当該機能セルと同一の論理回路を実現する機能セルであっても、上記条件を満足するような駆動能力や消費電力などの電気的特性を有する機能セルとを入れ替えることにより、回路が所定の条件を満たすように調節する。次に、論理修正工程(S4)の結果、変更対象となった機能セルを新しく使用することになった機能セルと置換する機能セルの置換工程(S5)を実施する。
【0018】
このとき、図11および12に示したように、同一論理回路を実現する機能セルであっても、その電気的特性が異なればゲート幅などが異なるために、機能セルの外形も異なる。この結果、単純に機能セルを置換しただけでは、その周囲の機能セルと置換した機能セルとが重なってしまったり、余分なスペースが空いてしまうという問題が発生する。このため、機能セルの配置を修正する工程(S7)を行なう必要がある。次に、このように機能セルの配置が修正されることにより、機能セル間をつなぐための配線や機能セルと入出力回路とを接続するための配線の経路についても修正する必要が出てくるため、配線経路の修正工程(S8)を行なう。
【0019】
ここで、機能セルの置換工程(S5)〜配線経路の修正工程(S8)を行なう場合には、最終的なセルの配置と配線経路とにより回路の信号タイミングなどがどのように変化するかを予測し、その予測に基づいて制約条件を満足するように機能セルの置換や配線経路の修正を行なう。しかし、この予測は完全なものではないため、配線経路の修正工程(S8)を行なった後、再度信号タイミングなどの制約条件を満足するかどうかの検証テスト(S3)を行なう必要があった。
【0020】
そして、この検証テスト(S3)の結果によっては、再度論理修正工程(S4)、機能セルの置換工程(S5)、機能セルの配置を修正する工程(S7)、配線経路の修正工程(S8)を繰返し、再び制約条件を満足するかの検証テスト(S3)を行なうという工程を繰返す場合があった。このため、半導体回路設計に要する時間が増大し、結果として、半導体装置の設計工程の期間が増大するという問題が発生していた。そして、このような設計工程の期間の増大は、半導体装置の製造コストを上昇させる要因となっていた。
【0021】
本発明は、このような課題を解決するためになされたものであり、この発明の一の目的は、セルベース方式の半導体回路設計方法を用いた半導体装置の回路設計期間を短縮することが可能な機能セルを提供することである。
【0022】
この発明のもう1つの目的は、セルベース方式の半導体回路設計方法を用いた場合にも、半導体装置の回路設計期間を短縮することが可能な半導体装置を提供することである。
【0023】
この発明のもう1つの目的は、従来よりも半導体装置の回路設計期間を短縮することが可能なセルベース方式の半導体回路設計方法を提供することである。
【課題を解決するための手段】
【0024】
この発明に従った半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備える。第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第2の信号配線とを有する。第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線とを有する。第1の信号配線は、第1の配線経路に接続されて第1の機能セルの外部から信号を受ける。第2の信号配線は、第2の配線経路に接続されて第1の機能セルの外部へ信号を供給する。第3の信号配線は、第3の配線経路に接続されて第2の機能セルの外部から信号を受ける。第2の信号配線は、第4の配線経路に接続されて第2の機能セルの外部へ信号を供給する。平面視で第1の信号配線の外形の大きさ及び形状は第3の信号配線の外形の大きさ及び形状とそれぞれ同じである。平面視で第2の信号配線の外形の大きさ及び形状は第4の信号配線の外形の大きさ及び形状とそれぞれ同じである。
【0025】
第2の機能セルを第1の機能セルに置き換えても、第1の機能セルは第2の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ第1の信号配線は第3の配線経路を修正することなく第3の配線経路と接続できる第1の機能セル内の位置に配置され且つ第2の信号配線は第4の配線経路を修正することなく第4の配線経路と接続できる第1の機能セル内の位置に配置される。第1の機能セルを第2の機能セルに置き換えても、第2の機能セルは第1の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ第3の信号配線は第1の配線経路を修正することなく第1の配線経路と接続できる第2の機能セル内の位置に配置され且つ第4の信号配線は第2の配線経路を修正することなく第2の配線経路と接続できる第2の機能セル内の位置に配置される。
【0026】
また、この発明の一の局面における半導体装置は、第1および第2の機能セルを備える。第1および第2の機能セルは、同一の論理回路機能を実現し、互いに電気的特性が異なる。第1の機能セルは、第1の外部接続配線を含む。第2の機能セルは、第2の外部接続配線を含む。第1の機能セルの外周の形状は、第2の機能セルの外周の形状とほぼ同一である。第1の外部接続配線の第1の機能セル平面内における位置は、第2の外部接続配線の第2の機能セル平面内における位置とほぼ同一である。
【0027】
ここで、半導体装置の製造工程において、半導体装置の回路設計を行なう際、信号のタイミングなどを調節するために第1の機能セルの代わりに第2の機能セルを用いるよう、論理修正を行なう場合を考える。このような場合にも、第1および第2の機能セルの外周の形状はほぼ同一であり、かつ、第1および第2の外部接続配線の第1および第2の機能セル平面内における位置はほぼ同一であるので、第1の機能セルを用いることを前提として決定された外部接続配線の配線経路をそのまま第2の機能セルに適用することができる。このため、第1および第2の機能セルにおけるピンアクセス経路をほぼ同一にすることができるので、第1の機能セルと第2の機能セルとを置換した場合にも、ピンアクセル経路の再設定を行う必要がない。また、第1および第2の機能セルの外周の形状はほぼ同一であるため、機能セルの配置修正を行なう必要もない。この結果、第1の機能セルと第2の機能セルとを置換することにより、簡単に論理修正を行なうことができる。
【0028】
また、論理修正を行なった後においても、機能セルの配置や外部接続配線の配線経路は変化しない。このため、機能セルの電気的特性を調整することで確実に回路の制約条件を満足させることができる。そのため、再度信号タイミングなどの制約条件を満足するかの検証テストを行なう必要もない。この結果、半導体装置の回路設計工程に要する時間を従来よりも大幅に削減することができる。
【0029】
また、第1の機能セルと同一の論理回路機能を実現し、かつ、電気的特性の異なる複数の機能セルを半導体回路設計において用いるセルライブラリに準備することにより、回路の信号タイミングなどの制約条件を満足する機能セルのうち、さらに半導体回路の高速化や低消費電力化を実現するような、より良好な電気的特性を有する機能セルを選択することができる。この結果、高速動作が可能な半導体装置や低消費電力化を図った半導体装置をより容易に得ることができる。
【0030】
上記一の局面における半導体装置では、第1の機能セルが、第1の外部接続配線とほぼ同一平面内に形成されたダミー配線を含んでいてもよい。第1の機能セル平面内における、第1の外部接続配線とダミー配線とが占める領域の位置と、第2の機能セル平面内における、第2の外部接続配線が占める領域の位置とはほぼ同一であってもよい。
【0031】
このため、第1の機能セルにおける第1の外部接続配線と、第2の機能セルにおける第2の外部接続配線との平面形状が異なるような場合にも、ダミー配線を用いることにより、第1の外部接続配線とダミー配線とが占める領域の位置を、第2の外部接続配線が占める領域の位置とほぼ同一にすることができる。この結果、第1および第2の外部接続配線の位置を自動配線配置プログラムなどを用いて自動的あるいは半自動的に決定するような場合にも、より確実に第1の機能セル平面内におけるピンアクセス経路と第2の機能セル平面内におけるピンアクセス経路とをほぼ同一にすることができる。
【0032】
また、ダミー配線を用いることにより、第1の外部接続配線と第2の外部接続配線との平面形状が異なるような第1および第2の機能セルの設計が可能となるので、第1および第2の機能セルの設計を行なう際の自由度をより大きくすることができる。
【0033】
上記一の局面における半導体装置では、第1の機能セルが第1の不純物拡散領域を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含んでいてもよい。第1の不純物拡散領域における不純物の濃度は、第2の不純物拡散領域における不純物の濃度と異なっていてもよい。
【0034】
このため、第1および第2の機能セルにおける第1および第2の不純物拡散領域の大きさやその他の電極などの構造を変更することなく、第1および第2の不純物拡散領域における不純物の濃度を変更することにより、第1および第2の機能セルの電気的特性を互いに異なるようにすることができる。この結果、第1および第2の機能セルの設計をより容易に行なうことができる。
【0035】
また、第1および第2の機能セルの電気的特性を変更するため、機能セルの内部における電界効果トランジスタのゲート幅などを変更する場合には、半導体装置を形成する際の写真製版加工工程における最小加工寸法よりも小さい精度ではゲート幅などを調節することはできない。一方、不純物拡散領域における不純物の濃度を調節することにより電気的特性を変化させる場合には、不純物拡散領域での不純物の注入量を制御することにより、ゲート幅などを調節することにより電気的特性を調節する場合よりも、より高い精度で電気的特性を調節することができる。
【0036】
上記一の局面における半導体装置では、第1の機能セルが、第1の不純物拡散領域を含む第1の素子構造を含んでいてもよく、第2の機能セルが、第2の不純物拡散領域を含む第2の素子構造を含んでいてもよい。第1の素子構造の外形は、第2の素子構造の外形とほぼ同一であってもよい。
【0037】
このため、第1および第2の機能セルにおける第1および第2の素子構造をほぼ同一の構造とすることができるので、第1および第2の機能セルの設計をより容易に行なうことができる。この結果、第1および第2の機能セルを含むセルライブラリの作成に要する労力を低減することができ、セルライブラリの製造コストを低減することができる。これにより、半導体装置の開発・製造コストを低減することができる。
【0038】
上記一の局面における半導体装置では、第1の機能セルが第1の内部配線を含んでいてもよく、第2の機能セルが第2の内部配線を含んでいてもよい。第1の内部配線の材質は、第2の内部配線の材質と異なっていてもよい。
【0039】
このため、機能セルの電気的特性を変更する手段として、内部配線の材質を変更することにより、内部配線における電気抵抗値などを調節することができる。この結果、第1および第2の機能セルの電気的特性を調節する手段として内部配線の材質を変更することにより、より広い範囲で機能セルの電気的特性を調節することができる。
【0040】
この発明の他の局面における半導体回路設計方法では、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを含むセルライブラリから第1の機能セルを選択し、配置する。第1の機能セルにおける第1のピンアクセス経路を決定する。第1の機能セルの外周の形状は、第2の機能セルの外周の形状とほぼ同一である。第1のピンアクセス経路は、第2の機能セルを選択し、配置した場合に第2の機能セルについて決定される第2のピンアクセス経路とほぼ同一である。
【0041】
このため、半導体回路の信号タイミングなどを調節し、回路の制約条件を満足させるために、第1の機能セルを第2の機能セルに置換するような場合にも、機能セルの配置や機能セルに対する配線の経路は変化しない。このため、機能セルの電気的特性を調整することで確実に回路の制約条件を満足させることができる。そのため、機能セルの配置の修正および配線経路の修正という工程を行なう必要がない。この結果、半導体装置の回路設計において、従来のように制約条件を満足するかどうかの検証テストを再度行ない、論理修正工程から配線経路の修正工程までの工程を繰返す必要がないので、半導体装置の回路設計に要する時間を短縮することができる。
【0042】
上記他の局面における半導体回路設計方法では、第2の機能セルを選択し、配置するステップと、第2の機能セルにおける第2のピンアクセス経路を決定するステップとをさらに備えていてもよい。
【0043】
上記他の局面における半導体回路設計方法では、第1の機能セルは第1の外部接続配線とダミー配線とを含んでいてもよい。ダミー配線は第1の外部接続配線とほぼ同一平面内に形成されていてもよい。第2の機能セルは第2の外部接続配線を含んでいてもよい。第1の機能セル平面内における、第1の外部接続配線とダミー配線とが占める領域の位置と、第2の機能セル平面内における、第2の外部接続配線が占める領域の位置とがほぼ同一であってもよい。
【0044】
このため、第1の機能セルにおける第1の外部接続配線と、第2の機能セルにおける第2の外部接続配線との平面形状が異なるような場合にも、ダミー配線を用いることにより、第1の外部接続配線とダミー配線とが占める領域の位置を、第2の外部接続配線が占める領域の位置とほぼ同一にすることができる。この結果、第1および第2の機能セルに対するピンアクセス経路を自動配線配置プログラムなどを用いて自動的あるいは半自動的に決定するような場合にも、より確実に第1の機能セル平面内におけるピンアクセス経路と第2の機能セル平面内におけるピンアクセス経路とをほぼ同一にすることができる。
【0045】
また、ダミー配線を用いることにより、第1の外部接続配線と第2の外部接続配線との平面形状が異なるような第1および第2の機能セルの設計が可能となるので、第1および第2の機能セルの設計を行なう際の自由度をより大きくすることができる。
【0046】
上記他の局面における半導体回路設計方法では、第1の機能セルが第1の不純物拡散領域を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含んでいてもよい。第1の不純物拡散領域における不純物の濃度は、第2の不純物拡散領域における不純物の濃度と異なっていてもよい。
【0047】
このため、第1および第2の機能セルにおける第1および第2の不純物拡散領域の大きさやその他の電極などの構造を変更することなく、第1および第2の不純物拡散領域における不純物の濃度を変更することにより、第1および第2の機能セルの電気的特性を互いに異なるようにすることができる。この結果、第1および第2の機能セルの設計をより容易に行なうことができる。
【0048】
また、第1および第2の機能セルの電気的特性を変更するため、機能セルの内部における電界効果トランジスタのゲート幅などを変更する場合には、半導体装置を形成する際の写真製版加工工程における最小加工寸法よりも小さい精度ではゲート幅などを調節することはできない。一方、不純物拡散領域における不純物の濃度を調節することにより電気的特性を変化させる場合には、不純物拡散領域での不純物の注入量を制御することにより、ゲート幅などを調節することにより電気的特性を調節する場合よりも、より高い精度で電気的特性を調節することができる。
【0049】
上記他の局面における半導体回路設計方法では、第1の機能セルが、第1の不純物拡散領域を含む第1の素子構造を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含む第2の素子構造を含んでいてもよい。第1の素子構造の外形は、第2の素子構造の外形とほぼ同一であってもよい。
【0050】
このため、第1および第2の機能セルにおける第1および第2の素子構造をほぼ同一の構造とすることができるので、第1および第2の機能セルの設計をより容易に行なうことができる。この結果、第1および第2の機能セルを含むセルライブラリの作成に要する労力を低減することができ、セルライブラリの製造コストを低減することができる。これにより、半導体装置の開発・製造コストを低減することができる。
【0051】
上記他の局面における半導体回路設計方法では、第1の機能セルが第1の内部配線を備えていてもよく、第2の機能セルが第2の内部配線を備えていてもよい。第1の内部配線の材質は、第2の内部配線の材質と異なっていてもよい。
【0052】
このため、機能セルの電気的特性を変更する手段として内部配線の材質を変更できるので、セルライブラリの機能セルの設計の自由度を大きくすることができる。
【0053】
この発明の別の局面における機能セルは、セルベース方式の半導体回路設計において用いる機能セルであって、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備える。第1の機能セルは第1の外部接続配線を含む。第2の機能セルは第2の外部接続配線を含む。第1の機能セルの外周の形状は、第2の機能セルの外周の形状とほぼ同一である。第1の外部接続配線の第1の機能セル平面内における位置は、第2の外部接続配線の第2の機能セル平面内における位置とほぼ同一である。
【0054】
ここで、半導体回路設計において、第1の機能セルを使用していた場合に、信号タイミングなどの回路の制約条件を満足するために、第1の機能セルとは異なる電気的特性を有する第2の機能セルを、第1の機能セルに代えて使用するような場合を考える。この場合、第1の機能セルと第2の機能セルとを置換するだけで、機能セルの配置や配線経路の修正を行なう必要がない。このため、従来のように、制約条件を満足するように論理修正を行なった後、機能セルの置換、機能セルの配置修正、配線経路の修正、制約条件を満足するかどうかの再度の検証テストなどを行なう必要がない。この結果、従来よりも半導体回路設計に要する時間を大幅に短縮することができる。
【0055】
上記別の局面における機能セルでは、第1の機能セルが、第1の外部接続配線とほぼ同一平面内に形成されたダミー配線を含んでいてもよい。第1の機能セル平面内における、第1の外部接続配線とダミー配線とが占める領域の位置と、第2の機能セル平面内における、第2の外部接続配線が占める領域の位置とがほぼ同一であってもよい。
【0056】
このため、半導体回路設計において、第1の機能セルと第2の機能セルとを置換するような場合にも、第2の外部接続配線が占める位置を、第1の外部接続配線とダミー配線とが占める領域の位置とほぼ同一にすることにより、機能セルに形成された入出力ピン端子と外部とを接続する配線のピンアクセス経路を、第1の機能セルと第2の機能セルとにおいてほぼ同一にすることができる。
【0057】
また、ダミー配線を形成するので、第1の外部接続配線と第2の外部接続配線との位置および形状が異なるような場合にも、第1および第2の機能セルにおけるピンアクセス経路をほぼ同一にすることができる。この結果、第1および第2の配線の設計の際の自由度をより大きくすることができる。
【0058】
上記別の局面における機能セルでは、第1の機能セルが第1の不純物拡散領域を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含んでいてもよい。第1の不純物拡散領域における不純物の濃度は、第2の不純物拡散領域における不純物の濃度と異なっていてもよい。
【0059】
このため、第1および第2の不純物拡散領域における不純物の濃度を異なるように設定することにより、容易に第1および第2の機能セルの電気的特性が異なるように調節することができる。
【0060】
また、第1および第2の機能セルの電気的特性を調節するために、機能セルの構成要素である電界効果トランジスタなどの電極の幅といった、構成要素の形状を制御する場合には、機能セルを形成する際に用いられる写真製版加工工程における最小加工寸法によって、電気的特性の調節精度が決定されることになる。ところが、不純物の濃度により電気抵抗などの電気的特性を調節する場合には、不純物の注入量を制御することにより不純物の濃度を制御することができ、上記の最小加工寸法とは関係なく、より高い精度で機能セルの電気的特性を調節することができる。
【0061】
上記別の局面における機能セルでは、第1の機能セルが第1の不純物拡散領域を含む第1の素子構造を備えていてもよく、第2の機能セルが第2の不純物拡散領域を含む第2の素子構造を備えていてもよい。第1の素子構造の外形は、第2の素子構造の外形とほぼ同一であってもよい。
【0062】
このため、電気的特性の異なる第1および第2の機能セルにおいて、その素子構造を同一とすることができるので、第1および第2の機能セルの設計をより容易に行なうことができる。この結果、機能セルの設計コストをより低減することができる。
【0063】
上記別の局面における機能セルでは、第1の機能セルが第1の内部配線を含んでいてもよく、第2の機能セルが第2の内部配線を含んでいてもよい。第1の内部配線の材質は、第2の内部配線の材質と異なっていてもよい。
【0064】
このため、第1および第2の機能セルの電気的特性を調節するために、第1および第2の内部配線の材質を変更するという手段を用いることができるので、第1および第2の機能セルを設計する際の自由度をより大きくすることができる。
【発明の効果】
【0065】
このように、本発明によれば、同一の論理回路機能を実現し、互いに電気的特性の異なる複数の機能セルにおいて、その機能セルの外周の形状およびピンアクセス経路をほぼ同一とすることにより、半導体装置の回路設計工程における論理修正を容易に行なうことができる。この結果、従来必要であった論理修正後の機能セルの再配置および配線経路の再決定、さらには制約条件を満足するかの再チェックといった工程を行なう必要がなくなるので、半導体装置の回路設計に要する期間を短縮することができる。この結果、半導体装置の開発に要する期間を短縮することができ、製造コストを削減することができる。
【図面の簡単な説明】
【0066】
【図1】本発明による半導体装置の実施の形態1の平面模式図である。
【図2】図1に示した半導体装置における機能セル3aの平面模式図である。
【図3】図1に示した半導体装置における機能セル3bの平面模式図である。
【図4】図1に示した半導体装置の回路設計のプロセスフロー図である。
【図5】図1に示した本発明による半導体装置の実施の形態1の第1の変形例を示す平面模式図である。
【図6】図1に示した本発明による半導体装置の実施の形態1の第2の変形例を示す平面模式図である。
【図7】本発明による半導体装置の機能セルの実施の形態2を示す平面模式図である。
【図8】本発明による半導体装置の機能セルの実施の形態2を示す平面模式図である。
【図9】本発明による半導体装置の機能セルの実施の形態3を示す平面模式図である。
【図10】本発明による半導体装置の機能セルの実施の形態4を示す平面模式図である。
【図11】従来の半導体装置の機能セルの平面模式図である。
【図12】従来の半導体装置の機能セルのもう1つの例を示す平面模式図である。
【図13】図11および12に示した機能セルにおいて実現されている論理回路機能を示す等価回路図である。
【図14】従来の半導体装置の回路設計のプロセスフロー図である。
【発明を実施するための形態】
【0067】
以下、図面に基づいて本発明の実施の形態を説明する。
(実施の形態1)
図1は、本発明による半導体装置の実施の形態1の平面模式図である。
【0068】
図1を参照して、半導体装置は、入出力回路領域1と配線領域2と機能セル列22a〜22cとを備える。半導体装置の外周部には入出力回路領域1が形成されている。この入出力回路領域1に囲まれるように配線領域2が形成されている。配線領域2の内部において、機能セル列22a〜22cが形成されている。機能セル列22a〜22cにおいては、さまざまな論理回路機能を実現する機能セル3a〜3c、4a〜4c、5a〜5cが形成されている。
【0069】
ここで、機能セル3a〜3cは、同一の論理回路機能を実現しているが、電気的特性がそれぞれ異なっている。そして、電気的特性が異なる機能セルであっても、同一の論理回路機能を実現する機能セル3a〜3cは、機能セルの外形はほぼ同一となっている。
【0070】
そして、機能セル4a〜4cも、電気的特性は異なるが同一の論理回路機能を実現する機能セルであり、それぞれの機能セル4a〜4cの外周の形状はほぼ同一となっている。そして、機能セル5a〜5cについても同様である。
【0071】
図2および3は、図1に示した半導体装置における機能セル3a、3bの平面模式図である。図2および3を参照して、機能セル3a、3bを説明する。
【0072】
図2を参照して、機能セル3aは不純物拡散領域7a〜7dとゲート電極8a、8bと入力ピン端子12と出力ピン端子6と電源用配線10と接地用配線11とを備える。機能セル内の領域において、半導体基板の主表面にp型の不純物拡散領域7a、7bが間隔を隔てて形成されている。不純物拡散領域7a、7bの間に位置する領域において、半導体基板の主表面上にゲート絶縁膜を介してゲート電極8aが形成されている。ソース/ドレイン領域として作用する不純物拡散領域7a、7bとゲート絶縁膜とゲート電極8aとからp型電界効果トランジスタが形成されている。そして、この電界効果トランジスタと間隔を隔てた位置にn型の不純物拡散領域7c、7dが形成されている。この不純物拡散領域7c、7dの間に位置する領域において、半導体基板の主表面上にゲート絶縁膜を介してゲート電極8bが形成されている。ソース/ドレイン領域として作用する不純物拡散領域7c、7dとゲート絶縁膜とゲート電極8bとから、他のn型電界効果トランジスタが形成されている。
【0073】
不純物拡散領域7a〜7dとゲート電極8a、8bとの上には層間絶縁膜(図示せず)が形成されている。この層間絶縁膜上に入力ピン端子12が形成されている。この入力ピン端子12は、コンタクトホール9a、9bを介してゲート電極8a、8bと電気的に接続されている。また、層間絶縁膜上には出力ピン端子6が形成されている。この出力ピン端子6は、コンタクトホール9g〜9jを介して不純物拡散領域7b、7dと電気的に接続されている。また、層間絶縁膜上には電源用配線10と接地用配線11とが形成されている。電源用配線10は、コンタクトホール9c、9dを介して不純物拡散領域7aと電気的に接続されている。接地用配線11は、コンタクトホール9e、9fを介して不純物拡散領域7cと電気的に接続されている。
【0074】
このように、図2に示した機能セル3aにおいては、図13に示したようなインバータ機能を実現している。また、入力ピン端子12に対する縦方向のピンアクセス経路は13aであり、横方向でのピンアクセス経路は14a、14bである。また、出力ピン端子6に対する縦方向のピンアクセス経路は13bであり、横方向のピンアクセス経路は15a〜15hである。また、機能セル3aの縦の長さはH1、横の長さはW1である。
【0075】
図3を参照して、機能セル3bは、基本的に図2に示した機能セルと同様の構造を備える。しかし、図3に示した機能セル3bでは、不純物拡散領域7e〜7hとゲート電極8c、8dとの形状が、図2に示した機能セル3aにおける不純物拡散領域7a〜7dとゲート電極8a、8bとの形状とは異なっている。このため、図3に示した機能セル3bにおいては、電界効果トランジスタのゲート幅(不純物拡散領域7eとゲート電極8cとの境界部の長さ)が図2に示した機能セルにおける電界効果トランジスタのゲート幅よりも広くなっている。これにより、図3に示した機能セル3bは、図2に示した機能セル3aよりも高い駆動能力を有することになり、図2および3に示した機能セル3a、3bは互いに電気的特性が異なっている。
【0076】
ここで、本発明においては、互いに電気的特性は異なるが、同一の論理回路機能を実現する機能セルについて、図2および3に示すように、その機能セル3a、3bの外形をほぼ同一にしている。具体的には、図2に示した機能セル3aの縦の長さH1および横の長さW1は、図3に示した機能セル3bの縦の長さH2および横の長さW2と、それぞれほぼ同一である。また、図2および図3に示した機能セル3a、3bは、互いにゲート電極8a〜8d以外の配線、つまり電源用配線10、接地用配線11、入力ピン端子12、出力ピン端子6の位置および形状がほぼ同一になっている。この結果、図2および3に示した機能セル3a、3bは、入力ピン端子12と出力ピン端子6とに関するピンアクセス経路13a、13b、14a、14b、15a〜15hがほぼ同一になっている。
【0077】
このような機能セルを用いることにより、図1に示した半導体装置の回路設計に要する期間を大幅に短縮することができる。以下、具体的に説明する。
【0078】
図4は、図1に示した半導体装置の回路設計のプロセスフロー図である。図4を参照して、本発明による半導体装置の回路設計のプロセスにおいては、まず、従来と同様に、機能セルを選択し配置する工程(S1)と、機能セル間および機能セルと入出力回路などとを接続するための配線経路を決定する工程(S2)とを実施する。
【0079】
次に、この機能セルと配線とからなる回路に信号を入力した場合に、信号のタイミングなどが半導体装置に求められる制約条件を満足するかについて、回路の電気的特性の検証テスト(S3)を行なう。ここで、回路に求められる制約条件が満足されている場合には、回路設計は終了する(S6)。一方、制約条件が満足されていない場合には、この制約違反を解消するための論理修正工程(S4)を行なう。ここで、たとえば、インバータの機能を実現する機能セルとして図2に示した機能セルを用いた部分において、インバータの電界効果トランジスタの駆動能力が不足することにより、制約違反が発生している場合について考える。この場合には、図2に示した機能セルに代えて図3に示したより駆動能力の高い機能セルを使用するような論理修正を行なう。
【0080】
このような論理修正工程(S4)を行なった後、この論理修正に従い、機能セルの置換工程(S5)を実施する。具体的には、たとえば、図2に示した機能セルが配置されていた場所に、図2に示した機能セルの代わりに図3に示した機能セルを配置する。
【0081】
この場合、図2および図3に示した機能セルは、それぞれ互いに外形の形状がほぼ同一であり、ピンアクセス経路13a、13b、14a、14b、15a〜15hもほぼ同一であるので、機能セルの置換を行なっても、従来のように機能セルの配置を修正する工程(S7)(図14参照)および配線経路の修正工程を行なう必要がない。このため、従来のように論理修正後の配線経路を予測した上で、その予測に基づき機能セルの配置修正および配線修正を行ない、論理修正後の回路において制約条件を満足するかどうかを検証する工程を繰返す必要がない。
【0082】
このため、本発明による半導体装置の回路設計プロセスにおいては、論理修正工程(S4)後にその論理修正に対応して機能セルの置換工程(S5)を行なうことにより、回路設計プロセスを終了することができる。この結果、従来よりも回路設計に要する期間を大幅に短縮することができる。この結果、半導体装置の開発期間および開発コストを大幅に削減することができる。
【0083】
図5は、図1に示した本発明による半導体装置の実施の形態1の第1の変形例を示す平面模式図である。図5を参照して、半導体装置は、図1に示した半導体装置と基本的には同様の構造を備えるが、図5に示した半導体装置では、縦方向に延びるように形成されている機能セル列22a〜22cと、横方向に延びるように形成されている機能セル列23a〜23cとが混在している。また、半導体装置は、自動配置配線ツールを使用する方法以外の方法で配線を行なったメガセル(マクロセル)20を含んでいてもよい。メガセル20における配線の決定方法としては、マニュアルで配線経路を決定してもよい。
【0084】
このような半導体装置においても、本発明による機能セル3a〜3c、4a〜4c、5a〜5cを用いることにより、図1に示した半導体装置と同様の効果を得ることができる。
【0085】
図6は、図1に示した本発明による半導体装置の実施の形態1の第2の変形例を示す平面模式図である。
【0086】
図6を参照して、半導体装置は、基本的には図1に示した半導体装置と同様の構造を備えるが、図6に示した半導体装置では、入出力回路領域21a、21bが配線領域2の内部に形成されている。このような半導体装置においても、本発明による機能セル3a〜3c、4a〜4c、5a〜5cを用いることにより、図1に示した半導体装置と同様の効果を得ることができる。
【0087】
(実施の形態2)
図7および8は、本発明による半導体装置の機能セルの実施の形態2を示す平面模式図である。図7および8を参照して、機能セルを説明する。
【0088】
図7を参照して、機能セルは基本的には図3に示した本発明の実施の形態1による機能セルと同様の構造を備える。ただし、図7に示した機能セルは、図3に示した機能セルと同様にインバータ回路機能を実現するものであるが、電界効果トランジスタのソース/ドレイン領域として作用する不純物拡散領域7i〜7lの大きさが図3に示した機能セルとは異なる。このため、図3に示した機能セルと図7に示した機能セルとは、同一の論理回路機能を実現するが、互いに電気的特性が異なる。
【0089】
また、図7に示した機能セルにおいては、不純物拡散領域7i〜7lが形成されている位置が、図3に示した機能セルとは異なっているので、電源用配線10と接地用配線11との形状が、図3に示した機能セルにおける電源用配線10と接地用配線11との形状とは異なっている。しかし、回路設計時にピンアクセス経路を決定する工程において、入力ピン端子12への余分なピンアクセス経路を発生させないようにするためのダミー配線16a、16bが形成されているので、入力ピン端子12に対するピンアクセス経路14a、14bは、図3に示した機能セルにおける入力ピン端子12に対するピンアクセス経路14a、14bとほぼ同一となっている。
【0090】
なお、図7における機能セルでは、出力ピン端子6およびゲート電極8e、8fおよび入力ピン端子12の形状および形成されている位置は、図3に示した機能セルと同様である。また、図7に示した機能セルの外周の形状は、図3に示した機能セルの外周の形状とほぼ同一であり、図7に示した機能セルの縦の長さH3および横の長さW3は、図3に示した機能セルの縦の長さH2と横の長さW2とそれぞれほぼ同一である。
【0091】
このように、同一論理回路機能を実現し、互いに電気的特性が異なる機能セルにおいて、ピンアクセス経路を調節するためのダミー配線16aおよび16bを用いることにより、ピンアクセス経路をほぼ同一とすることができる。この結果、本発明の実施の形態1による半導体装置の機能セルと同様の効果を得ることができる。
【0092】
図8は、図7に示した本発明の実施の形態2による機能セルの変形例を示す平面模式図である。図8を参照して、機能セルは、基本的には図7に示す機能セルと同様の構造を備える。ただし、図8において示した機能セルでは、不純物拡散領域7m〜7pの形成されている位置が図7に示した機能セルとは異なる。また、ゲート電極8g、8hの形状も、図7に示した機能セルとは異なる。また、不純物拡散領域7m〜7pの形成されている領域の位置が図7に示した機能セルとは異なるため、図8に示した機能セルの電源用配線10と接地用配線11との形状およびダミー配線16c、16dの形状は、図7に示した機能セルとは異なっている。
【0093】
ここで、図7および8に示したように、電源用配線10および接地用配線11の形状が機能セルの内部の素子の形状に伴い変化するような場合にも、ダミー配線16a〜16dの配置および形状を調節することにより、図7および8に示した機能セルのピンアクセス経路13a、13b、14a、14b、15a〜15hを、図3に示した機能セルのピンアクセス経路13a、13b、14a、14b、15a〜15hとほぼ同一にすることができる。この結果、本発明の実施の形態1による半導体装置の機能セルと同様の効果を得ることができると同時に、機能セルにおける内部の素子、電源用配線10および接地用配線11などの配線についての形状の設計の自由度をより大きくすることができる。
【0094】
(実施の形態3)
図9は、本発明による半導体装置の機能セルの実施の形態3を示す平面模式図である。図9を参照して、機能セルを説明する。
【0095】
図9を参照して、機能セルは機能的には図3に示した本発明の実施の形態1による機能セルと同様の構造を備える。ただし、図9に示した機能セルでは、不純物拡散領域17a〜17dの不純物濃度が、図3に示した機能セルの不純物拡散領域7e〜7hにおける不純物濃度よりも低い。そして、不純物拡散領域17a〜17dにおける不純物の濃度以外については、図3に示した機能セルと図9に示した機能セルとはほぼ同一の構造を備える。そして、このように不純物拡散領域17a〜17dの不純物濃度を変更することにより、図3に示した機能セルと図9に示した機能セルとにおいて、同一の論理回路機能を実現し、かつ、互いに駆動能力などの電気的特性の異なる機能セルを容易に実現することができる。
【0096】
そして、図3に示した機能セルと図9に示した機能セルとにおいては、入力ピン端子12、出力ピン端子6、電源用配線10および接地用配線11の形状および位置がほぼ同一であるので、ピンアクセス経路13a、13b、14a、14b、15a〜15hをほぼ同一とすることができる。この結果、本発明の実施の形態1における半導体装置の機能セルと同様の効果を得ることができる。
【0097】
また、機能セルの電気的特性を調節するために、不純物拡散領域17a〜17dの不純物濃度を調節するという方法を用いるので、機能セルの電気的特性を変更するためにゲート電極8c、8dなどの形状自体を変更する場合のように、機能セルの構造の再設計を行なう必要がなく、容易に同一の論理回路機能を実現し、電気的特性の異なる機能セルを形成することができる。
【0098】
また、機能セルの電気的特性を変更するために、ゲート電極の形状などを変更する場合には、その調節精度は機能セルを形成する際に用いられる写真製版加工工程における最小加工寸法により制限を受けることになる。しかし、機能セルの電気的特性の調節を行なうために、不純物拡散領域17a〜17dの不純物濃度を調節するという方法を用いれば、上記のような最小加工寸法により制限されることなく、より高い精度で機能セルの電気的特性を調整することが可能となる。
【0099】
(実施の形態4)
図10は、本発明による半導体装置の機能セルの実施の形態4を示す平面模式図である。図10を参照して、機能セルを説明する。
【0100】
図10を参照して、機能セルは、基本的には図3に示した本発明の実施の形態1による機能セルと同様の構造を備える。ここで、機能セルの縦の長さH6および横の長さW6は、それぞれ図3に示した機能セルの縦の長さH2および横の長さW2とほぼ同一である。また、図10に示した機能セルのピンアクセス経路13a、13b、14a、14b、15a〜15hは、図3に示した機能セルのピンアクセス経路13a、13b、14a、14b、15a〜15hとほぼ同一である。しかし、図10に示した機能セルでは、入力ピン端子19と出力ピン端子18とを構成する材料が、図3に示した機能セルとは異なる。
【0101】
具体的には、図3に示した機能セルにおいては、入力ピン端子12および出力ピン端子6はアルミニウムで形成されているが、図10に示した機能セルでは、入力ピン端子19および出力ピン端子18はアルミニウムと銅との合金により構成されている。
【0102】
このように、入力ピン端子19および出力ピン端子18の材料として図3に示した機能セルの入力ピン端子12および出力ピン端子6とは異なる材料を用いることにより、入力ピン端子19および出力ピン端子18における電気抵抗値などの特性を図3に示した機能セルにおけるこれらの特性とは異ならせることができる。このため、入力ピン端子19および出力ピン端子18などの形状は図3に示した機能セルと同一のまま、機能セルの電気的特性を変更することができる。この結果、図3および図10に示すように、同一の論理回路機能を実現し、互いに電気的特性の異なる機能セルを容易に得ることができる。
【0103】
この結果、本発明の実施の形態1における機能セルと同様の効果を得ることができると同時に、機能セルの入力ピン端子19などの材質を変更するという手段も機能セルの電気的特性を調節するための手段として用いるので、機能セルの設計の際の自由度をより大きくすることができる。
【0104】
また、本発明の実施の形態1〜4における機能セルの構造を表現するデータは、磁気ディスクやCD−ROMなどのコンピュータ読み取り可能な記録媒体に記録されていても良い。
【0105】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0106】
1,21a,21b 入出力回路領域、2 配線領域、3a〜3c,4a〜4c,5a〜5c 機能セル、6,18 出力ピン端子、7a〜7t,17a〜17d 不純物拡散領域、8a〜8h ゲート電極、9a〜9r コンタクトホール、10 電源用配線、11 接地用配線、12,19 入力ピン端子、13a,13b,14a,14b,15a〜15h ピンアクセス経路、16a〜16d ダミー配線、20 メガセル、22a〜22c,23a〜23c 機能セル列。
【技術分野】
【0001】
この発明は、機能セルとその機能セルを含む半導体装置およびその機能セルを用いた半導体集積回路設計方法に関し、より特定的には、セルベース方式の半導体集積回路設計において用いる機能セルとその機能セルを含む半導体装置およびその機能セルを用いた半導体集積回路設計方法に関する。
【背景技術】
【0002】
従来、半導体回路設計方法の1つとして、スタンダードセル方式に代表されるセルベース方式の半導体回路設計方法が知られている。このセルベース方式の半導体回路設計方法においては、所望の論理回路機能を実現する複数種類の機能セルを含むセルライブラリから、ユーザの要求に合わせてこれらの機能セルを組合わせることにより、半導体装置の回路設計を行なっていた。
【0003】
図11および12は、従来のセルベース方式の半導体回路設計方法において用いられる機能セルの平面模式図である。また、図13は、図11および12に示した機能セルにおいて実現されている論理回路機能を示す等価回路図である。図11〜13を参照して、機能セルを説明する。
【0004】
まず、図13を参照して、図11および12に示した機能セルにおいては、インバータが実現されている。このインバータ回路は、2つのトランジスタ120、121を含む。トランジスタ120、121のゲート電極は入力端子112に接続されている。p型電界効果トランジスタ120のソース領域は電源用配線110に接続されている。p型電界効果トランジスタ120のドレイン領域は、n型電界効果トランジスタ121のドレイン領域に接続され、かつ、出力ピン端子106aに接続されている。n型電界効果トランジスタ121のソース領域は、接地用配線111に接続されている。このような論理回路を実現するように、図11および12に示した機能セルは構成されている。
【0005】
図11を参照して、機能セルは、p型不純物拡散領域107a、107bと、n型不純物拡散領域107c、107dと、ゲート電極108a、108bと、入力ピン端子112と、出力ピン端子106aと、電源用配線110と、接地用配線111とを備える。不純物拡散領域107a〜107dは、半導体基板の主表面に形成されている。p型不純物拡散領域107aとp型不純物拡散領域107bとの間に位置する領域においては、半導体基板の主表面上にゲート絶縁膜(図示せず)を介してゲート電極108aが形成されている。ソース/ドレイン領域となるp型不純物拡散領域107a、107bとゲート絶縁膜とゲート電極108aとから、p型電界効果トランジスタ120が形成されている。
【0006】
また、機能セルの他の領域においても、n型不純物拡散領域107c、107dとゲート絶縁膜とゲート電極108bとから、n型電界効果トランジスタ121が形成されている。このn型電界効果トランジスタ121は、基本的にp型電界効果トランジスタ120と同様の構造を備える。
【0007】
n型不純物拡散領域107b、107d上には、層間絶縁膜(図示せず)を介して出力ピン端子106aが形成されている。出力ピン端子106aと不純物拡散領域107bとは、コンタクトホール109g、109hを介して電気的に接続されている。また、出力ピン端子106aとn型不純物拡散領域107dとは、コンタクトホール109i、109jを介して電気的に接続されている。
【0008】
p型不純物拡散領域107a上には、層間絶縁膜(図示せず)を介して電源用配線110が形成されている。この電源用配線110とp型不純物拡散領域107aとは、コンタクトホール109c、109dを介して電気的に接続されている。n型不純物拡散領域107c上には、層間絶縁膜(図示せず)を介して接地用配線111が形成されている。接地用配線111とn型不純物拡散領域107cとはコンタクトホール109e、109fを介して電気的に接続されている。ゲート電極108a、108b上には、層間絶縁膜(図示せず)を介して入力ピン端子112が形成されている。ゲート電極108aと入力ピン端子112とは、コンタクトホール109aを介して電気的に接続されている。ゲート電極108bと入力ピン端子112とはコンタクトホール109bを介して電気的に接続されている。
【0009】
入力ピン端子112に対する縦方向のピンアクセス経路(入力ピン端子112に対する外部からの配線の配線経路)は、113aにより示されている。また、入力ピン端子112に対する横方向のピンアクセス経路は、114a、114bにより示されている。一方、出力ピン端子106aに対する縦方向のピンアクセス経路は113bにより示されており、横方向のピンアクセス経路は115a〜115fにより示されている。なお、ピンアクセス経路とは、回路設計の際に機能セルの入力ピン端子112や出力ピン端子106aなどに対して外部から接続される配線の標準的に用いられる経路を設定することが可能な位置のことである。
【0010】
また、機能セルの縦の長さ(高さ)はH7、横の長さ(幅)はW7と、電界効果トランジスタ120、121などの大きさに合わせて極力小さくなるように設定されている。
【0011】
図12は、図11に示した機能セルと同じく、図13に示した論理回路を実現する他の機能セルを示す平面模式図である。図12を参照して、機能セルは、基本的には図11に示した機能セルと同様の構造を備える。ただし、図12に示した機能セルにおいては、不純物拡散領域107e〜107hの大きさが図11における不純物拡散領域107a〜107dの大きさよりも大きくなっている。これは、不純物拡散領域107e〜107hの大きさを変更することにより、p型電界効果トランジスタ120とn型電界効果トランジスタ121との駆動能力を変更し、図11に示した機能セルとは異なる電気的特性を実現するためである。
【0012】
そして、このように電気的特性を変更するためにp型電界効果トランジスタ120とn型電界効果トランジスタ121との構造を変更することにより、図12に示した機能セルの外形(縦の長さH8および横の長さW8)は、図11に示した機能セルの外形(縦の長さH7および横の長さW7)よりも大きくなっている。
【0013】
また、このように機能セルの外形が変化することにより、図12に示した機能セルの内部における入力ピン端子112および出力ピン端子106bの大きさおよび位置も図11に示した機能セルと比較して変更されている。このため、図12に示した機能セルにおける縦方向のピンアクセス経路113cの位置は、図11に示した機能セルにおける縦方向のピンアクセス経路113aの位置とは異なっている。また、同様に、図12に示した機能セルにおける横方向のピンアクセス経路114c、114dの位置も、図11に示した機能セルにおける横方向のピンアクセス経路114a、114bの位置とは異なっている。
【0014】
また、図12に示した機能セルにおける出力ピン端子106bの縦方向のピンアクセス経路113dと横方向のピンアクセス経路115g〜115nとの位置についても、同様に、図11に示した機能セルにおける縦方向のピンアクセス経路113bおよび横方向のピンアクセス経路115a〜115fの位置とは異なっている。
【発明の概要】
【発明が解決しようとする課題】
【0015】
図14は、図11および12に示した機能セルを用いた従来のセルベース方式の半導体装置の回路設計のプロセスフロー図である。図14を参照して、従来の半導体回路設計のプロセスフローを説明する。
【0016】
まず、セルライブラリから必要な機能を有する機能セルを選択し配置する工程(S1)を実施する。次に、配置された機能セル間および機能セルと入出力回路などとを接続するための配線経路を決定する工程(S2)を実施する。次に、この機能セルと配線とからなる回路に信号を入力した場合に、信号のタイミングの制約条件などの所定の条件が満足されているかどうかについて、回路の電気的特性の検証テスト(S3)を行なう。この検証テスト(S3)において、所定の条件を満足する場合には、回路設計は終了する(S6)。
【0017】
一方、検証テスト(S3)において、所定の条件を満足しない場合には、論理修正工程(S4)を行なう。この論理修正工程(S4)においては、条件を満足しない原因となっている機能セルと、当該機能セルと同一の論理回路を実現する機能セルであっても、上記条件を満足するような駆動能力や消費電力などの電気的特性を有する機能セルとを入れ替えることにより、回路が所定の条件を満たすように調節する。次に、論理修正工程(S4)の結果、変更対象となった機能セルを新しく使用することになった機能セルと置換する機能セルの置換工程(S5)を実施する。
【0018】
このとき、図11および12に示したように、同一論理回路を実現する機能セルであっても、その電気的特性が異なればゲート幅などが異なるために、機能セルの外形も異なる。この結果、単純に機能セルを置換しただけでは、その周囲の機能セルと置換した機能セルとが重なってしまったり、余分なスペースが空いてしまうという問題が発生する。このため、機能セルの配置を修正する工程(S7)を行なう必要がある。次に、このように機能セルの配置が修正されることにより、機能セル間をつなぐための配線や機能セルと入出力回路とを接続するための配線の経路についても修正する必要が出てくるため、配線経路の修正工程(S8)を行なう。
【0019】
ここで、機能セルの置換工程(S5)〜配線経路の修正工程(S8)を行なう場合には、最終的なセルの配置と配線経路とにより回路の信号タイミングなどがどのように変化するかを予測し、その予測に基づいて制約条件を満足するように機能セルの置換や配線経路の修正を行なう。しかし、この予測は完全なものではないため、配線経路の修正工程(S8)を行なった後、再度信号タイミングなどの制約条件を満足するかどうかの検証テスト(S3)を行なう必要があった。
【0020】
そして、この検証テスト(S3)の結果によっては、再度論理修正工程(S4)、機能セルの置換工程(S5)、機能セルの配置を修正する工程(S7)、配線経路の修正工程(S8)を繰返し、再び制約条件を満足するかの検証テスト(S3)を行なうという工程を繰返す場合があった。このため、半導体回路設計に要する時間が増大し、結果として、半導体装置の設計工程の期間が増大するという問題が発生していた。そして、このような設計工程の期間の増大は、半導体装置の製造コストを上昇させる要因となっていた。
【0021】
本発明は、このような課題を解決するためになされたものであり、この発明の一の目的は、セルベース方式の半導体回路設計方法を用いた半導体装置の回路設計期間を短縮することが可能な機能セルを提供することである。
【0022】
この発明のもう1つの目的は、セルベース方式の半導体回路設計方法を用いた場合にも、半導体装置の回路設計期間を短縮することが可能な半導体装置を提供することである。
【0023】
この発明のもう1つの目的は、従来よりも半導体装置の回路設計期間を短縮することが可能なセルベース方式の半導体回路設計方法を提供することである。
【課題を解決するための手段】
【0024】
この発明に従った半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備える。第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第2の信号配線とを有する。第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線とを有する。第1の信号配線は、第1の配線経路に接続されて第1の機能セルの外部から信号を受ける。第2の信号配線は、第2の配線経路に接続されて第1の機能セルの外部へ信号を供給する。第3の信号配線は、第3の配線経路に接続されて第2の機能セルの外部から信号を受ける。第2の信号配線は、第4の配線経路に接続されて第2の機能セルの外部へ信号を供給する。平面視で第1の信号配線の外形の大きさ及び形状は第3の信号配線の外形の大きさ及び形状とそれぞれ同じである。平面視で第2の信号配線の外形の大きさ及び形状は第4の信号配線の外形の大きさ及び形状とそれぞれ同じである。
【0025】
第2の機能セルを第1の機能セルに置き換えても、第1の機能セルは第2の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ第1の信号配線は第3の配線経路を修正することなく第3の配線経路と接続できる第1の機能セル内の位置に配置され且つ第2の信号配線は第4の配線経路を修正することなく第4の配線経路と接続できる第1の機能セル内の位置に配置される。第1の機能セルを第2の機能セルに置き換えても、第2の機能セルは第1の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ第3の信号配線は第1の配線経路を修正することなく第1の配線経路と接続できる第2の機能セル内の位置に配置され且つ第4の信号配線は第2の配線経路を修正することなく第2の配線経路と接続できる第2の機能セル内の位置に配置される。
【0026】
また、この発明の一の局面における半導体装置は、第1および第2の機能セルを備える。第1および第2の機能セルは、同一の論理回路機能を実現し、互いに電気的特性が異なる。第1の機能セルは、第1の外部接続配線を含む。第2の機能セルは、第2の外部接続配線を含む。第1の機能セルの外周の形状は、第2の機能セルの外周の形状とほぼ同一である。第1の外部接続配線の第1の機能セル平面内における位置は、第2の外部接続配線の第2の機能セル平面内における位置とほぼ同一である。
【0027】
ここで、半導体装置の製造工程において、半導体装置の回路設計を行なう際、信号のタイミングなどを調節するために第1の機能セルの代わりに第2の機能セルを用いるよう、論理修正を行なう場合を考える。このような場合にも、第1および第2の機能セルの外周の形状はほぼ同一であり、かつ、第1および第2の外部接続配線の第1および第2の機能セル平面内における位置はほぼ同一であるので、第1の機能セルを用いることを前提として決定された外部接続配線の配線経路をそのまま第2の機能セルに適用することができる。このため、第1および第2の機能セルにおけるピンアクセス経路をほぼ同一にすることができるので、第1の機能セルと第2の機能セルとを置換した場合にも、ピンアクセル経路の再設定を行う必要がない。また、第1および第2の機能セルの外周の形状はほぼ同一であるため、機能セルの配置修正を行なう必要もない。この結果、第1の機能セルと第2の機能セルとを置換することにより、簡単に論理修正を行なうことができる。
【0028】
また、論理修正を行なった後においても、機能セルの配置や外部接続配線の配線経路は変化しない。このため、機能セルの電気的特性を調整することで確実に回路の制約条件を満足させることができる。そのため、再度信号タイミングなどの制約条件を満足するかの検証テストを行なう必要もない。この結果、半導体装置の回路設計工程に要する時間を従来よりも大幅に削減することができる。
【0029】
また、第1の機能セルと同一の論理回路機能を実現し、かつ、電気的特性の異なる複数の機能セルを半導体回路設計において用いるセルライブラリに準備することにより、回路の信号タイミングなどの制約条件を満足する機能セルのうち、さらに半導体回路の高速化や低消費電力化を実現するような、より良好な電気的特性を有する機能セルを選択することができる。この結果、高速動作が可能な半導体装置や低消費電力化を図った半導体装置をより容易に得ることができる。
【0030】
上記一の局面における半導体装置では、第1の機能セルが、第1の外部接続配線とほぼ同一平面内に形成されたダミー配線を含んでいてもよい。第1の機能セル平面内における、第1の外部接続配線とダミー配線とが占める領域の位置と、第2の機能セル平面内における、第2の外部接続配線が占める領域の位置とはほぼ同一であってもよい。
【0031】
このため、第1の機能セルにおける第1の外部接続配線と、第2の機能セルにおける第2の外部接続配線との平面形状が異なるような場合にも、ダミー配線を用いることにより、第1の外部接続配線とダミー配線とが占める領域の位置を、第2の外部接続配線が占める領域の位置とほぼ同一にすることができる。この結果、第1および第2の外部接続配線の位置を自動配線配置プログラムなどを用いて自動的あるいは半自動的に決定するような場合にも、より確実に第1の機能セル平面内におけるピンアクセス経路と第2の機能セル平面内におけるピンアクセス経路とをほぼ同一にすることができる。
【0032】
また、ダミー配線を用いることにより、第1の外部接続配線と第2の外部接続配線との平面形状が異なるような第1および第2の機能セルの設計が可能となるので、第1および第2の機能セルの設計を行なう際の自由度をより大きくすることができる。
【0033】
上記一の局面における半導体装置では、第1の機能セルが第1の不純物拡散領域を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含んでいてもよい。第1の不純物拡散領域における不純物の濃度は、第2の不純物拡散領域における不純物の濃度と異なっていてもよい。
【0034】
このため、第1および第2の機能セルにおける第1および第2の不純物拡散領域の大きさやその他の電極などの構造を変更することなく、第1および第2の不純物拡散領域における不純物の濃度を変更することにより、第1および第2の機能セルの電気的特性を互いに異なるようにすることができる。この結果、第1および第2の機能セルの設計をより容易に行なうことができる。
【0035】
また、第1および第2の機能セルの電気的特性を変更するため、機能セルの内部における電界効果トランジスタのゲート幅などを変更する場合には、半導体装置を形成する際の写真製版加工工程における最小加工寸法よりも小さい精度ではゲート幅などを調節することはできない。一方、不純物拡散領域における不純物の濃度を調節することにより電気的特性を変化させる場合には、不純物拡散領域での不純物の注入量を制御することにより、ゲート幅などを調節することにより電気的特性を調節する場合よりも、より高い精度で電気的特性を調節することができる。
【0036】
上記一の局面における半導体装置では、第1の機能セルが、第1の不純物拡散領域を含む第1の素子構造を含んでいてもよく、第2の機能セルが、第2の不純物拡散領域を含む第2の素子構造を含んでいてもよい。第1の素子構造の外形は、第2の素子構造の外形とほぼ同一であってもよい。
【0037】
このため、第1および第2の機能セルにおける第1および第2の素子構造をほぼ同一の構造とすることができるので、第1および第2の機能セルの設計をより容易に行なうことができる。この結果、第1および第2の機能セルを含むセルライブラリの作成に要する労力を低減することができ、セルライブラリの製造コストを低減することができる。これにより、半導体装置の開発・製造コストを低減することができる。
【0038】
上記一の局面における半導体装置では、第1の機能セルが第1の内部配線を含んでいてもよく、第2の機能セルが第2の内部配線を含んでいてもよい。第1の内部配線の材質は、第2の内部配線の材質と異なっていてもよい。
【0039】
このため、機能セルの電気的特性を変更する手段として、内部配線の材質を変更することにより、内部配線における電気抵抗値などを調節することができる。この結果、第1および第2の機能セルの電気的特性を調節する手段として内部配線の材質を変更することにより、より広い範囲で機能セルの電気的特性を調節することができる。
【0040】
この発明の他の局面における半導体回路設計方法では、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを含むセルライブラリから第1の機能セルを選択し、配置する。第1の機能セルにおける第1のピンアクセス経路を決定する。第1の機能セルの外周の形状は、第2の機能セルの外周の形状とほぼ同一である。第1のピンアクセス経路は、第2の機能セルを選択し、配置した場合に第2の機能セルについて決定される第2のピンアクセス経路とほぼ同一である。
【0041】
このため、半導体回路の信号タイミングなどを調節し、回路の制約条件を満足させるために、第1の機能セルを第2の機能セルに置換するような場合にも、機能セルの配置や機能セルに対する配線の経路は変化しない。このため、機能セルの電気的特性を調整することで確実に回路の制約条件を満足させることができる。そのため、機能セルの配置の修正および配線経路の修正という工程を行なう必要がない。この結果、半導体装置の回路設計において、従来のように制約条件を満足するかどうかの検証テストを再度行ない、論理修正工程から配線経路の修正工程までの工程を繰返す必要がないので、半導体装置の回路設計に要する時間を短縮することができる。
【0042】
上記他の局面における半導体回路設計方法では、第2の機能セルを選択し、配置するステップと、第2の機能セルにおける第2のピンアクセス経路を決定するステップとをさらに備えていてもよい。
【0043】
上記他の局面における半導体回路設計方法では、第1の機能セルは第1の外部接続配線とダミー配線とを含んでいてもよい。ダミー配線は第1の外部接続配線とほぼ同一平面内に形成されていてもよい。第2の機能セルは第2の外部接続配線を含んでいてもよい。第1の機能セル平面内における、第1の外部接続配線とダミー配線とが占める領域の位置と、第2の機能セル平面内における、第2の外部接続配線が占める領域の位置とがほぼ同一であってもよい。
【0044】
このため、第1の機能セルにおける第1の外部接続配線と、第2の機能セルにおける第2の外部接続配線との平面形状が異なるような場合にも、ダミー配線を用いることにより、第1の外部接続配線とダミー配線とが占める領域の位置を、第2の外部接続配線が占める領域の位置とほぼ同一にすることができる。この結果、第1および第2の機能セルに対するピンアクセス経路を自動配線配置プログラムなどを用いて自動的あるいは半自動的に決定するような場合にも、より確実に第1の機能セル平面内におけるピンアクセス経路と第2の機能セル平面内におけるピンアクセス経路とをほぼ同一にすることができる。
【0045】
また、ダミー配線を用いることにより、第1の外部接続配線と第2の外部接続配線との平面形状が異なるような第1および第2の機能セルの設計が可能となるので、第1および第2の機能セルの設計を行なう際の自由度をより大きくすることができる。
【0046】
上記他の局面における半導体回路設計方法では、第1の機能セルが第1の不純物拡散領域を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含んでいてもよい。第1の不純物拡散領域における不純物の濃度は、第2の不純物拡散領域における不純物の濃度と異なっていてもよい。
【0047】
このため、第1および第2の機能セルにおける第1および第2の不純物拡散領域の大きさやその他の電極などの構造を変更することなく、第1および第2の不純物拡散領域における不純物の濃度を変更することにより、第1および第2の機能セルの電気的特性を互いに異なるようにすることができる。この結果、第1および第2の機能セルの設計をより容易に行なうことができる。
【0048】
また、第1および第2の機能セルの電気的特性を変更するため、機能セルの内部における電界効果トランジスタのゲート幅などを変更する場合には、半導体装置を形成する際の写真製版加工工程における最小加工寸法よりも小さい精度ではゲート幅などを調節することはできない。一方、不純物拡散領域における不純物の濃度を調節することにより電気的特性を変化させる場合には、不純物拡散領域での不純物の注入量を制御することにより、ゲート幅などを調節することにより電気的特性を調節する場合よりも、より高い精度で電気的特性を調節することができる。
【0049】
上記他の局面における半導体回路設計方法では、第1の機能セルが、第1の不純物拡散領域を含む第1の素子構造を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含む第2の素子構造を含んでいてもよい。第1の素子構造の外形は、第2の素子構造の外形とほぼ同一であってもよい。
【0050】
このため、第1および第2の機能セルにおける第1および第2の素子構造をほぼ同一の構造とすることができるので、第1および第2の機能セルの設計をより容易に行なうことができる。この結果、第1および第2の機能セルを含むセルライブラリの作成に要する労力を低減することができ、セルライブラリの製造コストを低減することができる。これにより、半導体装置の開発・製造コストを低減することができる。
【0051】
上記他の局面における半導体回路設計方法では、第1の機能セルが第1の内部配線を備えていてもよく、第2の機能セルが第2の内部配線を備えていてもよい。第1の内部配線の材質は、第2の内部配線の材質と異なっていてもよい。
【0052】
このため、機能セルの電気的特性を変更する手段として内部配線の材質を変更できるので、セルライブラリの機能セルの設計の自由度を大きくすることができる。
【0053】
この発明の別の局面における機能セルは、セルベース方式の半導体回路設計において用いる機能セルであって、同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備える。第1の機能セルは第1の外部接続配線を含む。第2の機能セルは第2の外部接続配線を含む。第1の機能セルの外周の形状は、第2の機能セルの外周の形状とほぼ同一である。第1の外部接続配線の第1の機能セル平面内における位置は、第2の外部接続配線の第2の機能セル平面内における位置とほぼ同一である。
【0054】
ここで、半導体回路設計において、第1の機能セルを使用していた場合に、信号タイミングなどの回路の制約条件を満足するために、第1の機能セルとは異なる電気的特性を有する第2の機能セルを、第1の機能セルに代えて使用するような場合を考える。この場合、第1の機能セルと第2の機能セルとを置換するだけで、機能セルの配置や配線経路の修正を行なう必要がない。このため、従来のように、制約条件を満足するように論理修正を行なった後、機能セルの置換、機能セルの配置修正、配線経路の修正、制約条件を満足するかどうかの再度の検証テストなどを行なう必要がない。この結果、従来よりも半導体回路設計に要する時間を大幅に短縮することができる。
【0055】
上記別の局面における機能セルでは、第1の機能セルが、第1の外部接続配線とほぼ同一平面内に形成されたダミー配線を含んでいてもよい。第1の機能セル平面内における、第1の外部接続配線とダミー配線とが占める領域の位置と、第2の機能セル平面内における、第2の外部接続配線が占める領域の位置とがほぼ同一であってもよい。
【0056】
このため、半導体回路設計において、第1の機能セルと第2の機能セルとを置換するような場合にも、第2の外部接続配線が占める位置を、第1の外部接続配線とダミー配線とが占める領域の位置とほぼ同一にすることにより、機能セルに形成された入出力ピン端子と外部とを接続する配線のピンアクセス経路を、第1の機能セルと第2の機能セルとにおいてほぼ同一にすることができる。
【0057】
また、ダミー配線を形成するので、第1の外部接続配線と第2の外部接続配線との位置および形状が異なるような場合にも、第1および第2の機能セルにおけるピンアクセス経路をほぼ同一にすることができる。この結果、第1および第2の配線の設計の際の自由度をより大きくすることができる。
【0058】
上記別の局面における機能セルでは、第1の機能セルが第1の不純物拡散領域を含んでいてもよく、第2の機能セルが第2の不純物拡散領域を含んでいてもよい。第1の不純物拡散領域における不純物の濃度は、第2の不純物拡散領域における不純物の濃度と異なっていてもよい。
【0059】
このため、第1および第2の不純物拡散領域における不純物の濃度を異なるように設定することにより、容易に第1および第2の機能セルの電気的特性が異なるように調節することができる。
【0060】
また、第1および第2の機能セルの電気的特性を調節するために、機能セルの構成要素である電界効果トランジスタなどの電極の幅といった、構成要素の形状を制御する場合には、機能セルを形成する際に用いられる写真製版加工工程における最小加工寸法によって、電気的特性の調節精度が決定されることになる。ところが、不純物の濃度により電気抵抗などの電気的特性を調節する場合には、不純物の注入量を制御することにより不純物の濃度を制御することができ、上記の最小加工寸法とは関係なく、より高い精度で機能セルの電気的特性を調節することができる。
【0061】
上記別の局面における機能セルでは、第1の機能セルが第1の不純物拡散領域を含む第1の素子構造を備えていてもよく、第2の機能セルが第2の不純物拡散領域を含む第2の素子構造を備えていてもよい。第1の素子構造の外形は、第2の素子構造の外形とほぼ同一であってもよい。
【0062】
このため、電気的特性の異なる第1および第2の機能セルにおいて、その素子構造を同一とすることができるので、第1および第2の機能セルの設計をより容易に行なうことができる。この結果、機能セルの設計コストをより低減することができる。
【0063】
上記別の局面における機能セルでは、第1の機能セルが第1の内部配線を含んでいてもよく、第2の機能セルが第2の内部配線を含んでいてもよい。第1の内部配線の材質は、第2の内部配線の材質と異なっていてもよい。
【0064】
このため、第1および第2の機能セルの電気的特性を調節するために、第1および第2の内部配線の材質を変更するという手段を用いることができるので、第1および第2の機能セルを設計する際の自由度をより大きくすることができる。
【発明の効果】
【0065】
このように、本発明によれば、同一の論理回路機能を実現し、互いに電気的特性の異なる複数の機能セルにおいて、その機能セルの外周の形状およびピンアクセス経路をほぼ同一とすることにより、半導体装置の回路設計工程における論理修正を容易に行なうことができる。この結果、従来必要であった論理修正後の機能セルの再配置および配線経路の再決定、さらには制約条件を満足するかの再チェックといった工程を行なう必要がなくなるので、半導体装置の回路設計に要する期間を短縮することができる。この結果、半導体装置の開発に要する期間を短縮することができ、製造コストを削減することができる。
【図面の簡単な説明】
【0066】
【図1】本発明による半導体装置の実施の形態1の平面模式図である。
【図2】図1に示した半導体装置における機能セル3aの平面模式図である。
【図3】図1に示した半導体装置における機能セル3bの平面模式図である。
【図4】図1に示した半導体装置の回路設計のプロセスフロー図である。
【図5】図1に示した本発明による半導体装置の実施の形態1の第1の変形例を示す平面模式図である。
【図6】図1に示した本発明による半導体装置の実施の形態1の第2の変形例を示す平面模式図である。
【図7】本発明による半導体装置の機能セルの実施の形態2を示す平面模式図である。
【図8】本発明による半導体装置の機能セルの実施の形態2を示す平面模式図である。
【図9】本発明による半導体装置の機能セルの実施の形態3を示す平面模式図である。
【図10】本発明による半導体装置の機能セルの実施の形態4を示す平面模式図である。
【図11】従来の半導体装置の機能セルの平面模式図である。
【図12】従来の半導体装置の機能セルのもう1つの例を示す平面模式図である。
【図13】図11および12に示した機能セルにおいて実現されている論理回路機能を示す等価回路図である。
【図14】従来の半導体装置の回路設計のプロセスフロー図である。
【発明を実施するための形態】
【0067】
以下、図面に基づいて本発明の実施の形態を説明する。
(実施の形態1)
図1は、本発明による半導体装置の実施の形態1の平面模式図である。
【0068】
図1を参照して、半導体装置は、入出力回路領域1と配線領域2と機能セル列22a〜22cとを備える。半導体装置の外周部には入出力回路領域1が形成されている。この入出力回路領域1に囲まれるように配線領域2が形成されている。配線領域2の内部において、機能セル列22a〜22cが形成されている。機能セル列22a〜22cにおいては、さまざまな論理回路機能を実現する機能セル3a〜3c、4a〜4c、5a〜5cが形成されている。
【0069】
ここで、機能セル3a〜3cは、同一の論理回路機能を実現しているが、電気的特性がそれぞれ異なっている。そして、電気的特性が異なる機能セルであっても、同一の論理回路機能を実現する機能セル3a〜3cは、機能セルの外形はほぼ同一となっている。
【0070】
そして、機能セル4a〜4cも、電気的特性は異なるが同一の論理回路機能を実現する機能セルであり、それぞれの機能セル4a〜4cの外周の形状はほぼ同一となっている。そして、機能セル5a〜5cについても同様である。
【0071】
図2および3は、図1に示した半導体装置における機能セル3a、3bの平面模式図である。図2および3を参照して、機能セル3a、3bを説明する。
【0072】
図2を参照して、機能セル3aは不純物拡散領域7a〜7dとゲート電極8a、8bと入力ピン端子12と出力ピン端子6と電源用配線10と接地用配線11とを備える。機能セル内の領域において、半導体基板の主表面にp型の不純物拡散領域7a、7bが間隔を隔てて形成されている。不純物拡散領域7a、7bの間に位置する領域において、半導体基板の主表面上にゲート絶縁膜を介してゲート電極8aが形成されている。ソース/ドレイン領域として作用する不純物拡散領域7a、7bとゲート絶縁膜とゲート電極8aとからp型電界効果トランジスタが形成されている。そして、この電界効果トランジスタと間隔を隔てた位置にn型の不純物拡散領域7c、7dが形成されている。この不純物拡散領域7c、7dの間に位置する領域において、半導体基板の主表面上にゲート絶縁膜を介してゲート電極8bが形成されている。ソース/ドレイン領域として作用する不純物拡散領域7c、7dとゲート絶縁膜とゲート電極8bとから、他のn型電界効果トランジスタが形成されている。
【0073】
不純物拡散領域7a〜7dとゲート電極8a、8bとの上には層間絶縁膜(図示せず)が形成されている。この層間絶縁膜上に入力ピン端子12が形成されている。この入力ピン端子12は、コンタクトホール9a、9bを介してゲート電極8a、8bと電気的に接続されている。また、層間絶縁膜上には出力ピン端子6が形成されている。この出力ピン端子6は、コンタクトホール9g〜9jを介して不純物拡散領域7b、7dと電気的に接続されている。また、層間絶縁膜上には電源用配線10と接地用配線11とが形成されている。電源用配線10は、コンタクトホール9c、9dを介して不純物拡散領域7aと電気的に接続されている。接地用配線11は、コンタクトホール9e、9fを介して不純物拡散領域7cと電気的に接続されている。
【0074】
このように、図2に示した機能セル3aにおいては、図13に示したようなインバータ機能を実現している。また、入力ピン端子12に対する縦方向のピンアクセス経路は13aであり、横方向でのピンアクセス経路は14a、14bである。また、出力ピン端子6に対する縦方向のピンアクセス経路は13bであり、横方向のピンアクセス経路は15a〜15hである。また、機能セル3aの縦の長さはH1、横の長さはW1である。
【0075】
図3を参照して、機能セル3bは、基本的に図2に示した機能セルと同様の構造を備える。しかし、図3に示した機能セル3bでは、不純物拡散領域7e〜7hとゲート電極8c、8dとの形状が、図2に示した機能セル3aにおける不純物拡散領域7a〜7dとゲート電極8a、8bとの形状とは異なっている。このため、図3に示した機能セル3bにおいては、電界効果トランジスタのゲート幅(不純物拡散領域7eとゲート電極8cとの境界部の長さ)が図2に示した機能セルにおける電界効果トランジスタのゲート幅よりも広くなっている。これにより、図3に示した機能セル3bは、図2に示した機能セル3aよりも高い駆動能力を有することになり、図2および3に示した機能セル3a、3bは互いに電気的特性が異なっている。
【0076】
ここで、本発明においては、互いに電気的特性は異なるが、同一の論理回路機能を実現する機能セルについて、図2および3に示すように、その機能セル3a、3bの外形をほぼ同一にしている。具体的には、図2に示した機能セル3aの縦の長さH1および横の長さW1は、図3に示した機能セル3bの縦の長さH2および横の長さW2と、それぞれほぼ同一である。また、図2および図3に示した機能セル3a、3bは、互いにゲート電極8a〜8d以外の配線、つまり電源用配線10、接地用配線11、入力ピン端子12、出力ピン端子6の位置および形状がほぼ同一になっている。この結果、図2および3に示した機能セル3a、3bは、入力ピン端子12と出力ピン端子6とに関するピンアクセス経路13a、13b、14a、14b、15a〜15hがほぼ同一になっている。
【0077】
このような機能セルを用いることにより、図1に示した半導体装置の回路設計に要する期間を大幅に短縮することができる。以下、具体的に説明する。
【0078】
図4は、図1に示した半導体装置の回路設計のプロセスフロー図である。図4を参照して、本発明による半導体装置の回路設計のプロセスにおいては、まず、従来と同様に、機能セルを選択し配置する工程(S1)と、機能セル間および機能セルと入出力回路などとを接続するための配線経路を決定する工程(S2)とを実施する。
【0079】
次に、この機能セルと配線とからなる回路に信号を入力した場合に、信号のタイミングなどが半導体装置に求められる制約条件を満足するかについて、回路の電気的特性の検証テスト(S3)を行なう。ここで、回路に求められる制約条件が満足されている場合には、回路設計は終了する(S6)。一方、制約条件が満足されていない場合には、この制約違反を解消するための論理修正工程(S4)を行なう。ここで、たとえば、インバータの機能を実現する機能セルとして図2に示した機能セルを用いた部分において、インバータの電界効果トランジスタの駆動能力が不足することにより、制約違反が発生している場合について考える。この場合には、図2に示した機能セルに代えて図3に示したより駆動能力の高い機能セルを使用するような論理修正を行なう。
【0080】
このような論理修正工程(S4)を行なった後、この論理修正に従い、機能セルの置換工程(S5)を実施する。具体的には、たとえば、図2に示した機能セルが配置されていた場所に、図2に示した機能セルの代わりに図3に示した機能セルを配置する。
【0081】
この場合、図2および図3に示した機能セルは、それぞれ互いに外形の形状がほぼ同一であり、ピンアクセス経路13a、13b、14a、14b、15a〜15hもほぼ同一であるので、機能セルの置換を行なっても、従来のように機能セルの配置を修正する工程(S7)(図14参照)および配線経路の修正工程を行なう必要がない。このため、従来のように論理修正後の配線経路を予測した上で、その予測に基づき機能セルの配置修正および配線修正を行ない、論理修正後の回路において制約条件を満足するかどうかを検証する工程を繰返す必要がない。
【0082】
このため、本発明による半導体装置の回路設計プロセスにおいては、論理修正工程(S4)後にその論理修正に対応して機能セルの置換工程(S5)を行なうことにより、回路設計プロセスを終了することができる。この結果、従来よりも回路設計に要する期間を大幅に短縮することができる。この結果、半導体装置の開発期間および開発コストを大幅に削減することができる。
【0083】
図5は、図1に示した本発明による半導体装置の実施の形態1の第1の変形例を示す平面模式図である。図5を参照して、半導体装置は、図1に示した半導体装置と基本的には同様の構造を備えるが、図5に示した半導体装置では、縦方向に延びるように形成されている機能セル列22a〜22cと、横方向に延びるように形成されている機能セル列23a〜23cとが混在している。また、半導体装置は、自動配置配線ツールを使用する方法以外の方法で配線を行なったメガセル(マクロセル)20を含んでいてもよい。メガセル20における配線の決定方法としては、マニュアルで配線経路を決定してもよい。
【0084】
このような半導体装置においても、本発明による機能セル3a〜3c、4a〜4c、5a〜5cを用いることにより、図1に示した半導体装置と同様の効果を得ることができる。
【0085】
図6は、図1に示した本発明による半導体装置の実施の形態1の第2の変形例を示す平面模式図である。
【0086】
図6を参照して、半導体装置は、基本的には図1に示した半導体装置と同様の構造を備えるが、図6に示した半導体装置では、入出力回路領域21a、21bが配線領域2の内部に形成されている。このような半導体装置においても、本発明による機能セル3a〜3c、4a〜4c、5a〜5cを用いることにより、図1に示した半導体装置と同様の効果を得ることができる。
【0087】
(実施の形態2)
図7および8は、本発明による半導体装置の機能セルの実施の形態2を示す平面模式図である。図7および8を参照して、機能セルを説明する。
【0088】
図7を参照して、機能セルは基本的には図3に示した本発明の実施の形態1による機能セルと同様の構造を備える。ただし、図7に示した機能セルは、図3に示した機能セルと同様にインバータ回路機能を実現するものであるが、電界効果トランジスタのソース/ドレイン領域として作用する不純物拡散領域7i〜7lの大きさが図3に示した機能セルとは異なる。このため、図3に示した機能セルと図7に示した機能セルとは、同一の論理回路機能を実現するが、互いに電気的特性が異なる。
【0089】
また、図7に示した機能セルにおいては、不純物拡散領域7i〜7lが形成されている位置が、図3に示した機能セルとは異なっているので、電源用配線10と接地用配線11との形状が、図3に示した機能セルにおける電源用配線10と接地用配線11との形状とは異なっている。しかし、回路設計時にピンアクセス経路を決定する工程において、入力ピン端子12への余分なピンアクセス経路を発生させないようにするためのダミー配線16a、16bが形成されているので、入力ピン端子12に対するピンアクセス経路14a、14bは、図3に示した機能セルにおける入力ピン端子12に対するピンアクセス経路14a、14bとほぼ同一となっている。
【0090】
なお、図7における機能セルでは、出力ピン端子6およびゲート電極8e、8fおよび入力ピン端子12の形状および形成されている位置は、図3に示した機能セルと同様である。また、図7に示した機能セルの外周の形状は、図3に示した機能セルの外周の形状とほぼ同一であり、図7に示した機能セルの縦の長さH3および横の長さW3は、図3に示した機能セルの縦の長さH2と横の長さW2とそれぞれほぼ同一である。
【0091】
このように、同一論理回路機能を実現し、互いに電気的特性が異なる機能セルにおいて、ピンアクセス経路を調節するためのダミー配線16aおよび16bを用いることにより、ピンアクセス経路をほぼ同一とすることができる。この結果、本発明の実施の形態1による半導体装置の機能セルと同様の効果を得ることができる。
【0092】
図8は、図7に示した本発明の実施の形態2による機能セルの変形例を示す平面模式図である。図8を参照して、機能セルは、基本的には図7に示す機能セルと同様の構造を備える。ただし、図8において示した機能セルでは、不純物拡散領域7m〜7pの形成されている位置が図7に示した機能セルとは異なる。また、ゲート電極8g、8hの形状も、図7に示した機能セルとは異なる。また、不純物拡散領域7m〜7pの形成されている領域の位置が図7に示した機能セルとは異なるため、図8に示した機能セルの電源用配線10と接地用配線11との形状およびダミー配線16c、16dの形状は、図7に示した機能セルとは異なっている。
【0093】
ここで、図7および8に示したように、電源用配線10および接地用配線11の形状が機能セルの内部の素子の形状に伴い変化するような場合にも、ダミー配線16a〜16dの配置および形状を調節することにより、図7および8に示した機能セルのピンアクセス経路13a、13b、14a、14b、15a〜15hを、図3に示した機能セルのピンアクセス経路13a、13b、14a、14b、15a〜15hとほぼ同一にすることができる。この結果、本発明の実施の形態1による半導体装置の機能セルと同様の効果を得ることができると同時に、機能セルにおける内部の素子、電源用配線10および接地用配線11などの配線についての形状の設計の自由度をより大きくすることができる。
【0094】
(実施の形態3)
図9は、本発明による半導体装置の機能セルの実施の形態3を示す平面模式図である。図9を参照して、機能セルを説明する。
【0095】
図9を参照して、機能セルは機能的には図3に示した本発明の実施の形態1による機能セルと同様の構造を備える。ただし、図9に示した機能セルでは、不純物拡散領域17a〜17dの不純物濃度が、図3に示した機能セルの不純物拡散領域7e〜7hにおける不純物濃度よりも低い。そして、不純物拡散領域17a〜17dにおける不純物の濃度以外については、図3に示した機能セルと図9に示した機能セルとはほぼ同一の構造を備える。そして、このように不純物拡散領域17a〜17dの不純物濃度を変更することにより、図3に示した機能セルと図9に示した機能セルとにおいて、同一の論理回路機能を実現し、かつ、互いに駆動能力などの電気的特性の異なる機能セルを容易に実現することができる。
【0096】
そして、図3に示した機能セルと図9に示した機能セルとにおいては、入力ピン端子12、出力ピン端子6、電源用配線10および接地用配線11の形状および位置がほぼ同一であるので、ピンアクセス経路13a、13b、14a、14b、15a〜15hをほぼ同一とすることができる。この結果、本発明の実施の形態1における半導体装置の機能セルと同様の効果を得ることができる。
【0097】
また、機能セルの電気的特性を調節するために、不純物拡散領域17a〜17dの不純物濃度を調節するという方法を用いるので、機能セルの電気的特性を変更するためにゲート電極8c、8dなどの形状自体を変更する場合のように、機能セルの構造の再設計を行なう必要がなく、容易に同一の論理回路機能を実現し、電気的特性の異なる機能セルを形成することができる。
【0098】
また、機能セルの電気的特性を変更するために、ゲート電極の形状などを変更する場合には、その調節精度は機能セルを形成する際に用いられる写真製版加工工程における最小加工寸法により制限を受けることになる。しかし、機能セルの電気的特性の調節を行なうために、不純物拡散領域17a〜17dの不純物濃度を調節するという方法を用いれば、上記のような最小加工寸法により制限されることなく、より高い精度で機能セルの電気的特性を調整することが可能となる。
【0099】
(実施の形態4)
図10は、本発明による半導体装置の機能セルの実施の形態4を示す平面模式図である。図10を参照して、機能セルを説明する。
【0100】
図10を参照して、機能セルは、基本的には図3に示した本発明の実施の形態1による機能セルと同様の構造を備える。ここで、機能セルの縦の長さH6および横の長さW6は、それぞれ図3に示した機能セルの縦の長さH2および横の長さW2とほぼ同一である。また、図10に示した機能セルのピンアクセス経路13a、13b、14a、14b、15a〜15hは、図3に示した機能セルのピンアクセス経路13a、13b、14a、14b、15a〜15hとほぼ同一である。しかし、図10に示した機能セルでは、入力ピン端子19と出力ピン端子18とを構成する材料が、図3に示した機能セルとは異なる。
【0101】
具体的には、図3に示した機能セルにおいては、入力ピン端子12および出力ピン端子6はアルミニウムで形成されているが、図10に示した機能セルでは、入力ピン端子19および出力ピン端子18はアルミニウムと銅との合金により構成されている。
【0102】
このように、入力ピン端子19および出力ピン端子18の材料として図3に示した機能セルの入力ピン端子12および出力ピン端子6とは異なる材料を用いることにより、入力ピン端子19および出力ピン端子18における電気抵抗値などの特性を図3に示した機能セルにおけるこれらの特性とは異ならせることができる。このため、入力ピン端子19および出力ピン端子18などの形状は図3に示した機能セルと同一のまま、機能セルの電気的特性を変更することができる。この結果、図3および図10に示すように、同一の論理回路機能を実現し、互いに電気的特性の異なる機能セルを容易に得ることができる。
【0103】
この結果、本発明の実施の形態1における機能セルと同様の効果を得ることができると同時に、機能セルの入力ピン端子19などの材質を変更するという手段も機能セルの電気的特性を調節するための手段として用いるので、機能セルの設計の際の自由度をより大きくすることができる。
【0104】
また、本発明の実施の形態1〜4における機能セルの構造を表現するデータは、磁気ディスクやCD−ROMなどのコンピュータ読み取り可能な記録媒体に記録されていても良い。
【0105】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0106】
1,21a,21b 入出力回路領域、2 配線領域、3a〜3c,4a〜4c,5a〜5c 機能セル、6,18 出力ピン端子、7a〜7t,17a〜17d 不純物拡散領域、8a〜8h ゲート電極、9a〜9r コンタクトホール、10 電源用配線、11 接地用配線、12,19 入力ピン端子、13a,13b,14a,14b,15a〜15h ピンアクセス経路、16a〜16d ダミー配線、20 メガセル、22a〜22c,23a〜23c 機能セル列。
【特許請求の範囲】
【請求項1】
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線と、を有し、
前記第1の信号配線は、第1の配線経路に接続されて第1の機能セルの外部から信号を受け、
前記第2の信号配線は、第2の配線経路に接続されて第1の機能セルの外部へ信号を供給し、
前記第3の信号配線は、第3の配線経路に接続されて第2の機能セルの外部から信号を受け、
前記第2の信号配線は、第4の配線経路に接続されて第2の機能セルの外部へ信号を供給し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第2の機能セルを前記第1の機能セルに置き換えても、前記第1の機能セルは前記第2の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第1の信号配線は前記第3の配線経路を修正することなく前記第3の配線経路と接続できる前記第1の機能セル内の位置に配置され且つ前記第2の信号配線は前記第4の配線経路を修正することなく前記第4の配線経路と接続できる前記第1の機能セル内の位置に配置され、
前記第1の機能セルを前記第2の機能セルに置き換えても、前記第2の機能セルは前記第1の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第3の信号配線は前記第1の配線経路を修正することなく前記第1の配線経路と接続できる前記第2の機能セル内の位置に配置され且つ前記第4の信号配線は前記第2の配線経路を修正することなく前記第2の配線経路と接続できる前記第2の機能セル内の位置に配置された、半導体装置。
【請求項2】
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
平面視で、前記第1の機能セルの外形の大きさ及び形状は、前記第2の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線と、を有し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第1の機能セルにおける前記第1及び第2の信号配線の位置は、前記第2の機能セルにおける平面視の前記第3及び第4の信号配線の位置と同じである、半導体装置。
【請求項3】
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、pチャネル型の第1のトランジスタと、nチャネル型の第2のトランジスタと、コンタクトホールを介して前記第1及び第2のトランジスタのゲート電極に電気的に共通に接続される第1の信号配線と、コンタクトホールを介して前記第1及び第2のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続される第2の信号配線とを有し、
前記第2の機能セルは、pチャネル型の第3のトランジスタと、nチャネル型の第4のトランジスタと、コンタクトホールを介して前記第3及び第4のトランジスタのゲート電極に電気的に共通に接続される第3の信号配線と、コンタクトホールを介して前記第3及び第4のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続される第4の信号配線とを有し、
前記第1の信号配線は、第1の配線経路に接続されて第1の機能セルの外部から信号を受け、
前記第2の信号配線は、第2の配線経路に接続されて第1の機能セルの外部へ信号を供給し、
前記第3の信号配線は、第3の配線経路に接続されて第2の機能セルの外部から信号を受け、
前記第4の信号配線は、第4の配線経路に接続されて第2の機能セルの外部へ信号を供給し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第2の機能セルを前記第1の機能セルに置き換えても、前記第1の機能セルは前記第2の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第1の信号配線は前記第3の配線経路を修正することなく前記第3の配線経路と接続できる前記第1の機能セル内の位置に配置され且つ前記第2の信号配線は前記第4の配線経路を修正することなく前記第4の配線経路と接続できる前記第1の機能セル内の位置に配置され、
前記第1の機能セルを前記第2の機能セルに置き換えても、前記第2の機能セルは前記第1の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第3の信号配線は前記第1の配線経路を修正することなく前記第1の配線経路と接続できる前記第2の機能セル内の位置に配置され且つ前記第4の信号配線は前記第2の配線経路を修正することなく前記第2の配線経路と接続できる前記第2の機能セル内の位置に配置された、半導体装置。
【請求項4】
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
平面視で前記第1の機能セルの外形の大きさ及び形状は、前記第2の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、pチャネル型の第1のトランジスタと、nチャネル型の第2のトランジスタと、コンタクトホールを介して前記第1及び第2のトランジスタのゲート電極に電気的に共通に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介して前記第1及び第2のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、pチャネル型の第3のトランジスタと、nチャネル型の第4のトランジスタと、コンタクトホールを介して前記第3及び第4のトランジスタのゲート電極に電気的に共通に接続され前記第2の機能セルの外部から信号を受ける第3の信号配線と、コンタクトホールを介して前記第3及び第4のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第2の機能セルの外部に信号を供給する第4の信号配線とを有し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じである、
平面視で前記第1の機能セルにおける前記第1及び第2の信号配線の位置は、前記第2の機能セルにおける平面視の前記第3及び第4の信号配線の位置とそれぞれ同じである、半導体装置。
【請求項5】
前記第1の機能セルは、前記第1の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面視で前記第1の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第1の電源配線と、前記第2の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面視で前記第2の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第1の接地配線とを含み、
前記第2の機能セルは、前記第3の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面視で前記第3の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第2の電源配線と、前記第4の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面視で前記第4の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第4の接地配線とを含んだ、請求項3又は請求項4に記載の半導体装置。
【請求項6】
前記第2の信号配線が電気的に接続される不純物領域の濃度は、前記4の信号配線が電気的に接続する不純物領域と異なる、請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
平面視で、前記第2の信号配線が電気的に接続される前記不純物領域の外形の大きさ及び形状は、前記第4の信号配線が電気的に接続される前記不純物領域の外形の大きさ及び形状と同じである、請求項6に記載の半導体装置。
【請求項8】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第2の機能セルの外部から信号を受ける第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第2の機能セルの外部に信号を供給する第4の信号配線と、を有し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、前記第2の機能セルを前記第1の機能セルに置き換えても、前記前記第2の機能セルに隣接するいかなるセルも配置修正することなく前記第1及び第2の信号配線がそれぞれ前記第3及び第4の信号配線と同じ位置に配置されるように構成され、
前記第2の機能セルは、前記第1の機能セルを前記第2の機能セルに置き換えても、前記前記第1の機能セルに隣接するいかなるセルも配置修正することなく前記第3及び第4の信号配線がそれぞれ前記第1及び第2の信号配線と同じ位置に配置されるように構成される、セルライブラリ。
【請求項9】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
平面レイアウト上で、前記第1の機能セルの外形の大きさ及び形状は、前記第2の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線と、を有し、
平面レイアウト上で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第1の機能セルにおける前記第1及び第2の信号配線の位置は、前記第2の機能セルにおける前記第3及び第4の信号配線の位置とそれぞれ同じである、セルライブラリ。
【請求項10】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、pチャネル型の第1のトランジスタと、nチャネル型の第2のトランジスタと、コンタクトホールを介して前記第1及び第2のトランジスタのゲート電極に電気的に共通に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介して前記第1及び第2のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第1の機能セルの外部へ信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、pチャネル型の第3のトランジスタと、nチャネル型の第4のトランジスタと、コンタクトホールを介して前記第3及び第4のトランジスタのゲート電極に電気的に共通に接続され前記第2の機能セルの外部から信号を受ける第3の信号配線と、コンタクトホールを介して前記第3及び第4のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第2の機能セルの外部へ信号を供給する第4の信号配線とを有し、
平面レイアウト上で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、前記第2の機能セルを前記第1の機能セルに置き換えても、前記前記第2の機能セルに隣接するいかなるセルも配置修正することなく前記第1及び第2の信号配線がそれぞれ前記第3及び第4の信号配線と同じ位置に配置されるように構成され、
前記第2の機能セルは、前記第1の機能セルを前記第2の機能セルに置き換えても、前記前記第1の機能セルに隣接するいかなるセルも配置修正することなく前記第3及び第4の信号配線がそれぞれ前記第1及び第2の信号配線と同じ位置に配置されるように構成される、セルライブラリ。
【請求項11】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
平面レイアウト上で、前記第1の機能セルの外形の大きさ及び形状は、前記第2の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線と、を有し、
平面レイアウト上で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第1の機能セルにおける前記第1及び第2の信号配線の位置は、前記第2の機能セルにおける前記第3及び第4の信号配線の位置とそれぞれ同じである、セルライブラリ。
【請求項12】
前記第1の機能セルは、前記第1の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面レイアウト上で前記第1の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第1の電源配線と、前記第2の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面レイアウト上で前記第2の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第1の接地配線とを含み、
前記第2の機能セルは、前記第3の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面レイアウト上で前記第3の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第2の電源配線と、前記第4の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面レイアウト上で前記第4の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第4の接地配線とを含んだ、請求項10又は請求項11に記載のセルライブリ。
【請求項13】
請求項8〜12のいずれか1項に記載のセルライブリを用いて半導体集積回路を設計する半導体集積回路の設計方法。
【請求項1】
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線と、を有し、
前記第1の信号配線は、第1の配線経路に接続されて第1の機能セルの外部から信号を受け、
前記第2の信号配線は、第2の配線経路に接続されて第1の機能セルの外部へ信号を供給し、
前記第3の信号配線は、第3の配線経路に接続されて第2の機能セルの外部から信号を受け、
前記第2の信号配線は、第4の配線経路に接続されて第2の機能セルの外部へ信号を供給し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第2の機能セルを前記第1の機能セルに置き換えても、前記第1の機能セルは前記第2の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第1の信号配線は前記第3の配線経路を修正することなく前記第3の配線経路と接続できる前記第1の機能セル内の位置に配置され且つ前記第2の信号配線は前記第4の配線経路を修正することなく前記第4の配線経路と接続できる前記第1の機能セル内の位置に配置され、
前記第1の機能セルを前記第2の機能セルに置き換えても、前記第2の機能セルは前記第1の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第3の信号配線は前記第1の配線経路を修正することなく前記第1の配線経路と接続できる前記第2の機能セル内の位置に配置され且つ前記第4の信号配線は前記第2の配線経路を修正することなく前記第2の配線経路と接続できる前記第2の機能セル内の位置に配置された、半導体装置。
【請求項2】
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
平面視で、前記第1の機能セルの外形の大きさ及び形状は、前記第2の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線と、を有し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第1の機能セルにおける前記第1及び第2の信号配線の位置は、前記第2の機能セルにおける平面視の前記第3及び第4の信号配線の位置と同じである、半導体装置。
【請求項3】
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、pチャネル型の第1のトランジスタと、nチャネル型の第2のトランジスタと、コンタクトホールを介して前記第1及び第2のトランジスタのゲート電極に電気的に共通に接続される第1の信号配線と、コンタクトホールを介して前記第1及び第2のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続される第2の信号配線とを有し、
前記第2の機能セルは、pチャネル型の第3のトランジスタと、nチャネル型の第4のトランジスタと、コンタクトホールを介して前記第3及び第4のトランジスタのゲート電極に電気的に共通に接続される第3の信号配線と、コンタクトホールを介して前記第3及び第4のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続される第4の信号配線とを有し、
前記第1の信号配線は、第1の配線経路に接続されて第1の機能セルの外部から信号を受け、
前記第2の信号配線は、第2の配線経路に接続されて第1の機能セルの外部へ信号を供給し、
前記第3の信号配線は、第3の配線経路に接続されて第2の機能セルの外部から信号を受け、
前記第4の信号配線は、第4の配線経路に接続されて第2の機能セルの外部へ信号を供給し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第2の機能セルを前記第1の機能セルに置き換えても、前記第1の機能セルは前記第2の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第1の信号配線は前記第3の配線経路を修正することなく前記第3の配線経路と接続できる前記第1の機能セル内の位置に配置され且つ前記第2の信号配線は前記第4の配線経路を修正することなく前記第4の配線経路と接続できる前記第1の機能セル内の位置に配置され、
前記第1の機能セルを前記第2の機能セルに置き換えても、前記第2の機能セルは前記第1の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第3の信号配線は前記第1の配線経路を修正することなく前記第1の配線経路と接続できる前記第2の機能セル内の位置に配置され且つ前記第4の信号配線は前記第2の配線経路を修正することなく前記第2の配線経路と接続できる前記第2の機能セル内の位置に配置された、半導体装置。
【請求項4】
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
平面視で前記第1の機能セルの外形の大きさ及び形状は、前記第2の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、pチャネル型の第1のトランジスタと、nチャネル型の第2のトランジスタと、コンタクトホールを介して前記第1及び第2のトランジスタのゲート電極に電気的に共通に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介して前記第1及び第2のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、pチャネル型の第3のトランジスタと、nチャネル型の第4のトランジスタと、コンタクトホールを介して前記第3及び第4のトランジスタのゲート電極に電気的に共通に接続され前記第2の機能セルの外部から信号を受ける第3の信号配線と、コンタクトホールを介して前記第3及び第4のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第2の機能セルの外部に信号を供給する第4の信号配線とを有し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じである、
平面視で前記第1の機能セルにおける前記第1及び第2の信号配線の位置は、前記第2の機能セルにおける平面視の前記第3及び第4の信号配線の位置とそれぞれ同じである、半導体装置。
【請求項5】
前記第1の機能セルは、前記第1の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面視で前記第1の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第1の電源配線と、前記第2の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面視で前記第2の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第1の接地配線とを含み、
前記第2の機能セルは、前記第3の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面視で前記第3の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第2の電源配線と、前記第4の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面視で前記第4の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第4の接地配線とを含んだ、請求項3又は請求項4に記載の半導体装置。
【請求項6】
前記第2の信号配線が電気的に接続される不純物領域の濃度は、前記4の信号配線が電気的に接続する不純物領域と異なる、請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
平面視で、前記第2の信号配線が電気的に接続される前記不純物領域の外形の大きさ及び形状は、前記第4の信号配線が電気的に接続される前記不純物領域の外形の大きさ及び形状と同じである、請求項6に記載の半導体装置。
【請求項8】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第2の機能セルの外部から信号を受ける第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第2の機能セルの外部に信号を供給する第4の信号配線と、を有し、
平面視で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、前記第2の機能セルを前記第1の機能セルに置き換えても、前記前記第2の機能セルに隣接するいかなるセルも配置修正することなく前記第1及び第2の信号配線がそれぞれ前記第3及び第4の信号配線と同じ位置に配置されるように構成され、
前記第2の機能セルは、前記第1の機能セルを前記第2の機能セルに置き換えても、前記前記第1の機能セルに隣接するいかなるセルも配置修正することなく前記第3及び第4の信号配線がそれぞれ前記第1及び第2の信号配線と同じ位置に配置されるように構成される、セルライブラリ。
【請求項9】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
平面レイアウト上で、前記第1の機能セルの外形の大きさ及び形状は、前記第2の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線と、を有し、
平面レイアウト上で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第1の機能セルにおける前記第1及び第2の信号配線の位置は、前記第2の機能セルにおける前記第3及び第4の信号配線の位置とそれぞれ同じである、セルライブラリ。
【請求項10】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
前記第1の機能セルは、pチャネル型の第1のトランジスタと、nチャネル型の第2のトランジスタと、コンタクトホールを介して前記第1及び第2のトランジスタのゲート電極に電気的に共通に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介して前記第1及び第2のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第1の機能セルの外部へ信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、pチャネル型の第3のトランジスタと、nチャネル型の第4のトランジスタと、コンタクトホールを介して前記第3及び第4のトランジスタのゲート電極に電気的に共通に接続され前記第2の機能セルの外部から信号を受ける第3の信号配線と、コンタクトホールを介して前記第3及び第4のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第2の機能セルの外部へ信号を供給する第4の信号配線とを有し、
平面レイアウト上で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、前記第2の機能セルを前記第1の機能セルに置き換えても、前記前記第2の機能セルに隣接するいかなるセルも配置修正することなく前記第1及び第2の信号配線がそれぞれ前記第3及び第4の信号配線と同じ位置に配置されるように構成され、
前記第2の機能セルは、前記第1の機能セルを前記第2の機能セルに置き換えても、前記前記第1の機能セルに隣接するいかなるセルも配置修正することなく前記第3及び第4の信号配線がそれぞれ前記第1及び第2の信号配線と同じ位置に配置されるように構成される、セルライブラリ。
【請求項11】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第1および第2の機能セルを備え、
平面レイアウト上で、前記第1の機能セルの外形の大きさ及び形状は、前記第2の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第1の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第1の機能セルの外部から信号を受ける第1の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第1の機能セルの外部に信号を供給する第2の信号配線とを有し、
前記第2の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第3の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第4の信号配線と、を有し、
平面レイアウト上で前記第1の信号配線の外形の大きさ及び形状は前記第3の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第2の信号配線の外形の大きさ及び形状は前記第4の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第1の機能セルにおける前記第1及び第2の信号配線の位置は、前記第2の機能セルにおける前記第3及び第4の信号配線の位置とそれぞれ同じである、セルライブラリ。
【請求項12】
前記第1の機能セルは、前記第1の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面レイアウト上で前記第1の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第1の電源配線と、前記第2の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面レイアウト上で前記第2の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第1の接地配線とを含み、
前記第2の機能セルは、前記第3の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面レイアウト上で前記第3の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第2の電源配線と、前記第4の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面レイアウト上で前記第4の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第4の接地配線とを含んだ、請求項10又は請求項11に記載のセルライブリ。
【請求項13】
請求項8〜12のいずれか1項に記載のセルライブリを用いて半導体集積回路を設計する半導体集積回路の設計方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2010−28126(P2010−28126A)
【公開日】平成22年2月4日(2010.2.4)
【国際特許分類】
【出願番号】特願2009−211904(P2009−211904)
【出願日】平成21年9月14日(2009.9.14)
【分割の表示】特願平10−321908の分割
【原出願日】平成10年11月12日(1998.11.12)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成22年2月4日(2010.2.4)
【国際特許分類】
【出願日】平成21年9月14日(2009.9.14)
【分割の表示】特願平10−321908の分割
【原出願日】平成10年11月12日(1998.11.12)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]