半導体装置およびその製造方法
【課題】ＰＯＰ型の半導体装置において、組み合わせる半導体パッケージの自由度を向上できる技術を提供する。
【解決手段】下段の実装基板である配線基板１Ｃに金属製の導電性部材３Ａを設け、上段の実装基板である配線基板２Ｃに金属製の導電性部材３Ｂを設け、これら導電性部材３Ａと導電性部材３Ｂとを対応するもの同士接合することで、配線基板１Ｃと配線基板２Ｃとを電気的に接続する。配線基板２Ｃの主面側には、導電性部材３Ｂと電気的に接続し、上段の半導体部材３２が搭載される電極パッド４Ｂを形成し、電極パッド４Ｂは平面で下段の半導体チップ２２と重なる位置にも配置する。
【解決手段】下段の実装基板である配線基板１Ｃに金属製の導電性部材３Ａを設け、上段の実装基板である配線基板２Ｃに金属製の導電性部材３Ｂを設け、これら導電性部材３Ａと導電性部材３Ｂとを対応するもの同士接合することで、配線基板１Ｃと配線基板２Ｃとを電気的に接続する。配線基板２Ｃの主面側には、導電性部材３Ｂと電気的に接続し、上段の半導体部材３２が搭載される電極パッド４Ｂを形成し、電極パッド４Ｂは平面で下段の半導体チップ２２と重なる位置にも配置する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、半導体チップやチップ部品等を複数混載した半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体パッケージやチップ部品（抵抗、コンデンサおよびインダクタ等）等が搭載される実装基板（マザーボード）の小型化や、半導体システムの高速化等を目的として、様々な品種の半導体チップ（マイコンチップおよびメモリチップ等）やチップ部品を１つの半導体装置に混載するＭＣＭ（Multi Chip Module）型の半導体装置が開発されている。
【０００３】
このようなＭＣＭ型の半導体装置の構成としては、たとえば特開２００７−１２３４５４号公報（特許文献１）が示すように、半導体チップあるいはチップ部品を搭載した配線基板を複数準備し、一方の配線基板上に他方の配線基板を積層する、ＰＯＰ（Package On Package）型の半導体装置などがある。
【０００４】
また、他のＰＯＰ型の半導体装置の構成としては、たとえば特開２００８−２８８４９０号公報（特許文献２）が図２（Ｄ）にて示すように、ボール状の電極を介して、下段の配線基板（第１の基板１０）と上段の配線基板（第２の基板２０）とを電気的に接続し、この上段の配線基板上に別の半導体パッケージを搭載するものがある。
【０００５】
さらに、他のＰＯＰ型の半導体装置の構成としては、たとえば特開２００８−３００４９８号公報（特許文献３）が図１０（ｈ）にて示すように、下段の配線基板（第１配線層１０１）および上段の配線基板（第２配線層１０４）のそれぞれに電極（バンプ１１８）を形成しておき、これらを互いに接合する半導体装置がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３４５４号公報
【特許文献２】特開２００８−２８８４９０号公報
【特許文献３】特開２００８−３００４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＰＯＰ型の半導体装置は、予め良品として選別された半導体パッケージを準備し、要求される機能に応じてこれらの半導体パッケージを組合せるため、半導体装置の歩留まりを向上させることができることから、ＭＣＭ型の半導体装置の構成の一つとして有効とされている。
【０００８】
そこで、本発明者らは、ＰＯＰ型の半導体装置を製造するに当たり、まず上記特許文献１に開示された構成について検討した。
【０００９】
その結果、上記特許文献１に開示された構成の場合、下段側に配置された配線基板上に半導体チップあるいはチップ部品が搭載されているため、上段側に配置される配線基板に形成され、下段の配線基板と電気的に接続するための外部端子の配置箇所に制約が生じることがわかった。
【００１０】
そこで、本発明者らは、上記特許文献２に開示された構成について検討した。
【００１１】
上記特許文献２に開示された構成の場合、下段の配線基板（第１の基板１０）上に別の配線基板（第２の基板２０）を積層し、この配線基板（第２の基板２０）上に別の半導体パッケージ（電子部品５２）を搭載するため、積層する半導体パッケージ（電子部品５２）の外部端子の配置箇所を、下段の配線基板（第１の基板１０）に形成された電極パッドの位置に合わせなくても良い。すなわち、外部端子の配置箇所に制約が生じない。
【００１２】
しかしながら、上記特許文献２に開示された構成は、ボール状の電極を介して、下段の配線基板（第１の基板１０）と上段の配線基板（第２の基板２０）とを電気的に接続するものである。そのため、電極の高さ（大きさ）を、下段の配線基板上に搭載された半導体チップあるいはチップ部品の実装高さよりも高くしなければならない。これにより、隣り合う電極間のピッチも大きくなってしまい、配線基板の外形寸法を小さくすることが困難となる。
【００１３】
そこで、本発明者らは、上記特許文献３に開示された構成について検討した。
【００１４】
上記特許文献３に開示された構成の場合、下段の配線基板（第１配線層１０１）及び上段の配線基板（第２配線層１０４）のそれぞれに、Ａｕめっき膜が形成された電極（バンプ１１８）を設けておき、これらを互いに接合する構成のため、各電極の大きさ（水平方向の幅）を小さくすることができる。
【００１５】
しかしながら、上記特許文献３に開示された製造方法は、空隙（第２空隙１３５）が形成された接着層を準備し、電極がこの空隙内に位置するように接着層を下段及び上段の配線基板間に配置し、これらを加熱および加圧することで、それぞれの電極の接合部をこの接着層で覆うものである。
【００１６】
ところで、近年では、半導体装置の高機能化に伴い、半導体チップと電気的に接続される電極の数も増加する傾向に有る。そのため、複数の電極に対応する空隙を接着層に形成する際と、複数の電極を複数の空隙内にそれぞれ配置する際とに、高い位置合わせ精度が要求される。また、上記特許文献３は、各電極に対応する空隙を形成しなくてもよいことも説明しているが、この場合、下段の電極と上段の電極との間に接着層が介在し、下段の半導体パッケージと上段の半導体パッケージとの導通経路に生じる抵抗成分が高くなってしまう。これにより、半導体装置の動作速度の高速化にも対応することが困難となる。
【００１７】
本発明の１つの目的は、ＭＣＭ型の半導体装置において、組み合わせる半導体パッケージの自由度を向上できる技術を提供することにある。
【００１８】
本発明の他の１つの目的は、ＭＣＭ型の半導体装置の小型化を実現できる技術を提供することにある。
【００１９】
本発明の他の１つの目的は、ＭＣＭ型の半導体装置の信頼性を向上できる技術を提供することにある。
【００２０】
本発明の他の１つの目的は、ＭＣＭ型の半導体装置の動作速度の高速化を実現できる技術を提供することにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
（１）本発明による半導体装置の製造方法は、以下の工程を含むものである。
（ａ）第１主面、前記第１主面に形成された第１電極パッド、前記第１電極パッドよりも前記第１主面の周縁部側に配置された第２電極パッド、前記第２電極パッド上に形成された第１導電性部材、前記第１導電性部材の表面に形成された導電膜、前記第１主面とは反対側の第１裏面、および前記第１裏面に形成された第３電極パッドを有する第１基板を準備する工程；
（ｂ）表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第１基板の前記第１主面に搭載する工程；
（ｃ）前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとを、第２導電性部材を介して電気的に接続する工程；
（ｄ）第２主面、前記第２主面に形成された第４電極パッド、前記第２主面とは反対側の第２裏面、前記第２裏面に形成された第５電極パッド、および前記第５電極パッド上に形成された第３導電性部材を有する第２基板を、前記第２基板の前記第２裏面が前記第１基板の前記第１主面と対向するように、前記第１基板上に配置する工程；
（ｅ）前記（ｄ）工程後、前記導電膜を介して前記第３導電性部材を前記第１導電性部材と電気的に接続する工程；
（ｆ）前記（ｅ）工程後、前記第１基板と前記第２基板との間に樹脂を供給し、前記半導体チップおよび前記第１導電性部材と、前記第３導電性部材との接合部を封止する工程；
（ｇ）前記（ｆ）工程後、前記第１基板の前記第３電極パッドに外部端子を形成する工程。
【００２４】
（２）また、本発明による半導体装置は、
第１主面、前記第１主面に形成された第１電極パッド、前記第１電極パッドよりも前記第１主面の周縁部側に配置された第２電極パッド、前記第２電極パッド上に形成された第１導電性部材、前記第１主面とは反対側の第１裏面、および前記第１裏面に形成された第３電極パッドを有する第１基板と、
表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有し、前記第１基板の前記第１主面に搭載された半導体チップと、
前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとを電気的に接続する第２導電性部材と、
第２主面、前記第２主面に形成された第４電極パッド、前記第２主面とは反対側の第２裏面、前記第２裏面に形成された第５電極パッド、および前記第５電極パッド上に形成された第３導電性部材を有し、前記第２裏面が前記第１基板の前記第１主面と対向するように、前記第１基板上に配置された第２基板と、
前記第１導電性部材と前記第３導電性部材とを電気的に接続する導電膜と、
前記半導体チップ、および前記第１導電性部材と前記第３導電性部材との接合部を封止するように、前記第１基板と前記第２基板との間に形成された樹脂と、
前記第１基板の前記第３電極パッドに形成された外部端子と、
を含み、
前記樹脂は、前記半導体チップと前記第２基板の前記第２裏面との間に形成されているものである。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
（１）ＭＣＭ型の半導体装置において、組み合わせる半導体パッケージの自由度を向上できる。
【００２７】
（２）ＭＣＭ型の半導体装置の小型化を実現できる。
【００２８】
（３）ＭＣＭ型の半導体装置の信頼性を向上できる。
【００２９】
（４）ＭＣＭ型の半導体装置の動作速度の高速化を実現できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施の形態である半導体装置を形成するベース基板となる基板母体の主面側を示す平面図である。
【図２】本発明の一実施の形態である半導体装置を形成するベース基板となる基板母体の裏面側を示す平面図である。
【図３】本発明の一実施の形態である半導体装置を形成するサブ基板となる基板母体の主面側を示す平面図である。
【図４】本発明の一実施の形態である半導体装置を形成するサブ基板となる基板母体の裏面側を示す平面図である。
【図５】図１〜図４に示した基板母体の製造方法を説明する要部断面図である。
【図６】図５に続く基板母体の製造工程中の要部断面図である。
【図７】図６に続く基板母体の製造工程中の要部断面図である。
【図８】図７に続く基板母体の製造工程中の要部断面図である。
【図９】図８に続く基板母体の製造工程中の要部断面図である。
【図１０】図９に続く基板母体の製造工程中の要部断面図である。
【図１１】図１０に続く基板母体の製造工程中の要部断面図である。
【図１２】図１１に続く基板母体の製造工程中の要部断面図である。
【図１３】図１２に続く基板母体の製造工程中の要部断面図である。
【図１４】図１３に続く基板母体の製造工程中の要部断面図である。
【図１５】図１４に続く基板母体の製造工程中の要部断面図である。
【図１６】図１５に続く基板母体の製造工程中の要部断面図である。
【図１７】図１６に続く基板母体の製造工程中の要部断面図である。
【図１８】図１７に続く基板母体の製造工程中の要部断面図である。
【図１９】図１８に続く基板母体の製造工程中の要部断面図である。
【図２０】図１９に続く基板母体の製造工程中の要部断面図である。
【図２１】図２０に続く基板母体の製造工程中の要部断面図である。
【図２２】図２１に続く基板母体の製造工程中の要部断面図である。
【図２３】図２２に続く基板母体の製造工程中の要部断面図である。
【図２４】図２３に続く基板母体の製造工程中の要部断面図である。
【図２５】図２４に続く基板母体の製造工程中の要部断面図である。
【図２６】図１〜図４に示した基板母体の製造工程中の要部断面図である。
【図２７】図２６に続く基板母体の製造工程中の要部断面図である。
【図２８】図２７に続く基板母体の製造工程中の要部断面図である。
【図２９】図２８に続く基板母体の製造工程中の要部断面図である。
【図３０】図２９に続く基板母体の製造工程中の要部断面図である。
【図３１】図３０に続く基板母体の製造工程中の要部断面図である。
【図３２】図３１に続く基板母体の製造工程中の要部断面図である。
【図３３】図３２に続く基板母体の製造工程中の要部断面図である。
【図３４】本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。
【図３５】図３４に続く半導体装置の製造工程中の要部断面図である。
【図３６】本発明の一実施の形態である半導体装置の製造工程中の要部平面図である。
【図３７】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図３８】図３５に続く半導体装置の製造工程中の要部断面図である。
【図３９】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図４０】図３９に続く半導体装置の製造工程中の要部断面図である。
【図４１】図４０に続く半導体装置の製造工程中の要部断面図である。
【図４２】図４１に続く半導体装置の製造工程中の要部断面図である。
【図４３】図４２に続く半導体装置の製造工程中の要部断面図である。
【図４４】図４３に続く半導体装置の製造工程中の要部断面図である。
【図４５】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図４６】本発明の一実施の形態である半導体装置の製造工程中の平面図である。
【図４７】図４５に続く半導体装置の製造工程中の要部断面図である。
【図４８】図４６に続く半導体装置の製造工程中の平面図である。
【図４９】本発明の一実施の形態である半導体装置の要部断面図である。
【図５０】本発明の一実施の形態である半導体装置を外部実装基板に搭載した際のシステムブロック図である。
【図５１】本発明の一実施の形態である半導体装置の要部平面図である。
【図５２】本発明の一実施の形態である半導体装置の要部平面図である。
【図５３】本発明の一実施の形態である半導体装置の要部断面図である。
【図５４】本発明の一実施の形態である半導体装置に含まれる半導体チップの上面側の平面図である。
【図５５】本発明の一実施の形態である半導体装置に含まれる半導体チップの下面側の平面図である。
【図５６】図５４のＡ−Ａ線における断面図である。
【発明を実施するための形態】
【００３１】
［１］ ＜＜本願における記載形式、基本的用語および用語の説明＞＞
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００３３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００３４】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３５】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００３６】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３７】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００３８】
［２］ ＜＜半導体装置の説明＞＞
図４８は完成した半導体装置（半導体システム）ＳＤＳの上面側の平面図、図４７は図４８のＡ−Ａ線における断面図である。
【００３９】
本発明の代表的な実施の形態における半導体装置の構成は、図４７に示すように、ベースとなる配線基板（ベース基板、インタポーザ）１Ｃ上に半導体チップ（チップ）２２が搭載されている。また、この配線基板１Ｃ上には、この半導体チップ２２を覆うように、付属の配線基板（サブ基板、インタポーザ）２Ｃが配置されている。また、上段側に位置する配線基板２Ｃは、配線基板２Ｃの下面（裏面）に形成された導電性部材３Ｂと、配線基板１Ｃの上面（主面、表面）に形成された導電性部材３Ａとを介して、下段側の配線基板１Ｃと電気的に接続されている。また、下段側の配線基板１Ｃと上段側の配線基板２Ｃとの間には、半導体チップ２２を封止するように、モールド樹脂（封止体）２９が形成されている。また、下段側の配線基板１Ｃの下面（裏面、実装面）には、外部端子となる複数のバンプ電極が形成されている。さらに、上段側の配線基板２Ｃ上には、別に準備しておいた半導体チップ、半導体チップが搭載された半導体パッケージ、あるいはチップ部品などの半導体部材３２が搭載されている。なお、モールド樹脂（封止体）２９の一部は、半導体チップ２２と上段側の配線基板２Ｃとの間にも形成される。そのため、たとえ配線基板２Ｃの厚さを薄くしたとしても、半導体部材３２を搭載するときの荷重により配線基板２Ｃが撓む問題を抑制することができる。また、配線基板２Ｃ上に搭載する半導体部材３２の種類を変えることにより、様々な半導体システムを構築することが可能である。
【００４０】
［３］ ＜＜ベース基板の説明＞＞
次に、本実施の形態における配線基板１Ｃの詳細について説明する。
【００４１】
図１はベースとなる複数の配線基板（パッケージ領域）１Ｃ（図４５〜図４７参照）が形成された多数個取り基板の上面（主面、表面）側の平面図、図２は図１に示す多数個取り基板の下面（裏面、実装面）側の平面図である。
【００４２】
ベースとなる、１つあたりの配線基板１Ｃの平面形状は、図１に示すように、矩形状から成り、本実施の形態では四角形である。また、配線基板１Ｃの材料は、たとえば、ガラス繊維に樹脂を含浸させた、いわゆる、ガラス・エポキシ樹脂から成る。また、図１に示すように、配線基板１Ｃの上面（表面）における中央部には、後に搭載される半導体チップ２２と電気的に接続される電極パッド（ボンディングリード）３Ｃが形成されている。この電極パッド３Ｃは、配線基板１Ｃの各辺に沿って複数形成されている。また、この複数の電極パッド３Ｃの周囲、言い換えると、電極パッド３Ｃよりも配線基板１Ｃの周縁部側には、図４５に示すように、複数の電極パッド（ランド）１５Ａが形成されている。この電極パッド１５Ａは、配線基板１Ｃの各辺に沿って、複数列にわたって形成されており、図５０のシステムブロック図に示すように、複数の電極パッド３Ｃとそれぞれ電気的に接続されている。また、配線基板１Ｃの上面には、電極パッド１５Ａ、３Ｃそれぞれの一部（表面）を露出するように、ソルダレジスト（絶縁膜、主面用絶縁膜）１６（図２５および図３３参照）が形成されている。また、このソルダレジスト１６から露出する電極パッド１５Ａの表面には、図３４に示すように、導電性部材３Ａが形成されている。なお、本実施の形態では、この導電性部材３Ａは、ポスト状（柱状）に形成されており、たとえば銅（Ｃｕ）から成る。さらに、この導電性部材３Ａの表面には、図３７に示すように、金属皮膜（導電膜）２１が形成されている。なお、導電性部材３Ａの形成方法については、後ほど説明する。また、金属皮膜２１の材料は、はんだ（鉛フリーはんだを含む）である。このとき、金属皮膜２１を構成するはんだの融点は、後の工程で、配線基板１Ｃの下面に形成するバンプ電極（はんだボール）３０の融点よりも高い。これにより、バンプ電極３０を形成する工程において、導電性部材３Ａと導電性部材３Ｂとの接合部の破断を抑制できる。
【００４３】
一方、配線基板１Ｃの下面（実装面）には、図２に示すように、複数の電極パッド（ランド）４Ａが形成されている。また、この複数の電極パッド４Ａは、配線基板１Ｃの各辺に沿って、複数列にわたって形成されており、図５０のシステムブロック図に示すように、複数の電極パッド３Ｃとそれぞれ電気的に接続されている。さらに、配線基板１Ｃの下面には、電極パッド４Ａの一部（表面）を露出するように、ソルダレジスト（絶縁膜、裏面用絶縁膜）１６が形成されている。
【００４４】
また、配線基板１Ｃは、図示しないが、複数の配線層を有しており、本実施の形態では４層から成る。また、電極パッド（ボンディングリード）３Ｃおよび電極パッド（ランド）１５Ａのそれぞれは、１層目（最上層）の配線層に形成された配線（配線パターン）の一部から成り、電極パッド（ランド）４Ａは、４層目（最下層）の配線層に形成された配線（配線パターン）の一部から成る。
【００４５】
［４］ ＜＜サブ基板の説明＞＞
次に、本実施の形態における配線基板２Ｃの詳細について、説明する。
【００４６】
図３はサブとなる複数の配線基板（パッケージ領域）２Ｃ（図４５〜図４７参照）が形成された多数個取り基板の上面（主面、表面）側の平面図であり、図４は図３に示す多数個取り基板の下面（裏面、実装面）側の平面図である。
【００４７】
１つ当たりの配線基板２Ｃの平面形状は、図３に示すように、矩形状から成り、本実施の形態では四角形である。また、配線基板２Ｃの材料は、たとえば、ガラス繊維に樹脂を含浸させた、いわゆるガラス・エポキシ樹脂から成る。また、配線基板２Ｃの上面（表面）には、複数の電極パッド（ランド、ボンディングリード）４Ｂが形成されている。なお、電極パッド４Ｂは、図４５に示すように、後に下段側の配線基板１Ｃ上に搭載される半導体チップ２２と平面的に重なる領域にも形成されている。また、配線基板２Ｃの上面には、電極パッド４Ｂの一部（表面）を露出するように、ソルダレジスト（絶縁膜、主面用絶縁膜）１６が形成されている。そのため、後の工程において、この付属の配線基板２Ｃを、半導体チップ２２が搭載されたベースとなる配線基板１Ｃ上に配置することで、ベースとなる配線基板１Ｃとは外形サイズが異なる半導体部材（半導体チップ、半導体パッケージ、あるいはチップ部品）や、半導体チップ２２と平面的に重なる領域に形成された外部端子を有する半導体部材を、半導体チップ２２上に搭載することができるようになる。
【００４８】
一方、配線基板２Ｃの下面（実装面）には、図４５に示すように、複数の電極パッド（ランド）１５Ｂが形成されている。この複数の電極パッド１５Ｂは、配線基板２Ｃの上面側に形成された複数の電極パッド４Ｂとそれぞれ電気的に接続されている。また、この複数の電極パッド１５Ｂは、配線基板２Ｃの下面において、図４に示すように、配線基板２Ｃの各辺に沿って、かつ複数列にわたって形成されている。そして、この複数の電極パッド１５Ｂのそれぞれは、ベースとなる配線基板１Ｃの上面に形成された複数の電極パッド１５Ａのそれぞれと同じ位置（配線基板２Ｃを配線基板１Ｃ上に積層した際に、平面的に重なる位置）に配置されている。また、配線基板２Ｃの下面には、複数の電極パッド１５Ｂのそれぞれの一部（表面）を露出するように、ソルダレジスト（絶縁膜、裏面用絶縁膜）１６（図２５および図３３参照）が形成されている。さらに、このソルダレジスト１６から露出する電極パッド１５Ｂの表面には、図３９に示すように、導電性部材３Ｂが形成されている。なお、本実施の形態では、この導電性部材３Ｂは、ポスト状（柱状）に形成されており、たとえば銅（Ｃｕ）から成る。なお、導電性部材３Ｂの形成方法については、後ほど説明する。
【００４９】
また、配線基板２Ｃは、図示しないが、複数の配線層を有しており、本実施の形態では２層から成る。また、電極パッド（ランド）４Ｂは、１層目（最上層）の配線層に形成された配線（配線パターン）の一部か成り、電極パッド（ランド）１５Ｂは、２層目（最下層）の配線層に形成された配線（配線パターン）の一部から成る。ここで、図５０のシステムブロック図に示すように、本実施の形態では、配線基板１Ｃ上に搭載される半導体チップ２２が、外部ＬＳＩ３３からの信号に基づいて、配線基板２Ｃ上に搭載される半導体部材３２を制御する。また、半導体部材３２を動作させるために必要とする電源電位および基準電位も、配線基板１Ｃを介して外部ＬＳＩ３３から半導体部材３２に供給する。そのため、本実施の形態では、配線層の数が配線基板２Ｃの配線層の数よりも多い配線基板１Ｃを使用している。
【００５０】
［５］ ＜＜半導体チップの説明＞＞
次に、配線基板１Ｃ上に搭載される半導体チップ２２の詳細について、説明する。
【００５１】
図５４は配線基板１Ｃ上に搭載される半導体チップ２２の上面（表面、主面）側における平面図、図５５は図５４に示す上面とは反対側の下面（裏面）側の平面図、図５６は図５４のＡ−Ａ線における断面図である。
【００５２】
半導体チップ２２の平面形状は、図５４に示すように、矩形状から成り、本実施の形態では四角形である。また、半導体チップ２２の材料は、たとえばシリコン（Ｓｉ）から成る。また、半導体チップ２２の上面（主面）には、半導体チップ２２の各辺に沿って、複数の電極パッド２２Ａが形成されている。また、半導体チップ２２の中央部には、回路素子（半導体素子）２２Ｂが形成されており、図示しないが、この回路素子２２Ｂの周囲に形成された複数の電極パッド２２Ａは、半導体チップ２２内に形成された配線を介してこの回路素子２２Ｂと電気的に接続されている。また、この回路素子は、図５６に示すように、半導体チップ２２の上面側に形成されている。そして、本実施の形態における半導体チップ２２は、たとえばコントローラ系の半導体チップであり、この回路素子２２Ｂは、図５０に示すように、この回路素子２２Ｂと、完成した半導体装置（半導体システム）ＳＤＳの外部に設けられた外部ＬＳＩ３３との間で信号の入出力を行うための外部インタフェース、およびこの回路素子２２Ｂと、この半導体装置の内部に設けられる半導体部材３２との間で信号の入出力を行うための内部インタフェースを有している。
【００５３】
一方、半導体チップ２２の上面とは反対側の下面（裏面）の平面形状は、図５５に示すように、矩形状から成り、本実施の形態では、上面側と同様に四角形である。
【００５４】
［６］ ＜＜半導体装置（半導体システム）の製造方法＞＞
次に、本実施の形態の半導体装置（半導体システム）ＳＤＳの製造方法について、以下に説明する。なお、前述のように、本実施の形態の半導体装置は、ＭＣＭ型の一種であるＰＯＰ（Package On Package）型の半導体装置である。また、図１〜図４は、このＰＯＰ型の半導体装置の製造に用いられる配線基板の平面図であり、図１および図２は、それぞれ下段の配線基板となる基板母体１の主面側および裏面側の平面図であり、図３および図４は、それぞれ配線基板１Ｃに積層される上段の配線基板となる基板母体２の主面側および裏面側の平面図である。また、図１〜図４では、１つのベース基板もしくはサブ基板となる領域の主面側もしくは裏面側を拡大して示している。
【００５５】
図１〜図４に示す基板母体１、２は、ＭＡＰ（Mold Array Package）方式の基板母体となっており、配線基板１Ｃもしくは配線基板２Ｃとなる領域が複数配列され、１枚の基板母体１、２から複数の配線基板１Ｃもしくは配線基板２Ｃを取得できる構造となっている。基板母体１、２には、それぞれガイドホール１Ａおよびガイドホール２Ａが複数設けられており、詳細は後述するが、基板母体１の主面と基板母体２の裏面とを対向させ、対応するガイドホール１Ａとガイドホール２Ａとを貫通するようにガイドを通すことにより、配線基板１Ｃとなる領域と配線基板２Ｃとなる領域とが、それぞれ対応するもの同士で対向する状態となる。
【００５６】
基板母体１（各配線基板１Ｃとなる領域）の主面側には、ポスト状（柱状）の導電性部材３Ａが複数形成され、基板母体２（各配線基板２Ｃとなる領域）の裏面側には、金属製の導電性部材３Ｂが複数形成されている。これら導電性部材３Ａと導電性部材３Ｂとは、対応する配線基板１Ｃとなる領域と配線基板２Ｃとなる領域とを平面で重ね合わせた時に、それぞれ１対１で対応した位置に配置されている。これら導電性部材３Ａ、３Ｂを対応するもの同士で接合することにより、配線基板１Ｃと配線基板２Ｃとが電気的に接続されることになるが、詳細については、本実施の形態の半導体装置の製造工程を説明する中で併せて説明する。また、基板母体１の主面側には、半導体チップ搭載用の電極パッド（ボンディングリード）３Ｃが形成されている。
【００５７】
基板母体１の裏面には、本実施の形態の半導体装置を外部に電気的に接続するための電極パッド４Ａが形成され、基板母体２の主面には、半導体チップあるいはチップ部品搭載用の電極パッド４Ｂが形成されている。また、基板母体１、２中には、配線基板１Ｃとなる領域あるいは配線基板２Ｃとなる領域毎に配線層が形成されており、この配線層によって、導電性部材３Ａと電極パッド４Ａとが電気的に接続され、導電性部材３Ｂと電極パッド４Ｂとが電気的に接続されている。
【００５８】
次に、上記基板母体１、２の製造工程について、図５〜図３３を用いて説明する。図５〜図３３では、基板母体１、２の製造過程における要部断面を示している。なお、基板母体１、２は、内部の配線層数以外はほぼ同様の構造となるが、前述のように、本実施の形態では、基板母体１では導電性部材３Ａが配置された側が主面で、基板母体２ではポスト３が配置された側が裏面と、主面と裏面とが逆になっている。そこで、基板母体１、２の製造工程を説明する中では、説明をわかりやすくするために、主面および裏面を言う時には、基板母体１の主面および裏面に合わせたものとする。
【００５９】
まず、主面および裏面の両面に銅薄膜５が成膜された絶縁性のコア材６を用意する（図５参照）。その材質としては、ガラス・エポキシ樹脂、ＢＴレジンあるいはアラミド不織布材等を例示することができる。
【００６０】
次いで、このコア材６の主面と裏面とを貫通するスルーホール７をドリルまたはレーザー加工により形成する（図６参照）。次いで、めっき法により、スルーホール７の壁面に銅膜５Ａを成膜し、主面側の銅薄膜５と裏面側の銅薄膜５とをスルーホール７内の銅膜５Ａによって電気的に接続する（図７参照）。次いで、ドライフィルムからなるフォトレジスト膜８をコア材６の主面および裏面の両面に貼付（図８参照）した後に、フォトリソグラフィ技術により、このフォトレジスト膜８をパターニングする（図９参照）。次いで、残ったフォトレジスト膜８をマスクとしてコア材６の両面の銅薄膜５をエッチングすることにより、銅薄膜５をパターニングする。ここまでの工程により、コア材６の両面に配線９からなる１層目の配線層を形成することができる（図１０参照）。また、コア材６の両面の配線層は、スルーホール７内の銅膜５Ａを介して電気的に接続された構造とすることができる。
【００６１】
次に、フォトレジスト膜８を剥離（図１１参照）した後、コア材６の両面に絶縁層１０を堆積する。また、この絶縁層１０により、スルーホール７を埋め込む（図１２参照）。絶縁層１０の材質としては、コア材６と同様のガラス・エポキシ樹脂、ＢＴレジンあるいはアラミド不織布材等を例示することができる。
【００６２】
次に、レーザー加工により、コア材６の両面の絶縁層１０に一部の配線９に達する開口部１１を形成する（図１３参照）。次いで、無電解めっき法により、コア材６の両面に銅膜１２を成膜する（図１４参照）。この時、銅膜１２は、開口部１１内にも成膜され、開口部１１の底部にて銅膜１２と配線９とが接続される。次いで、ドライフィルムからなるフォトレジスト膜１３をコア材６の主面および裏面の両面に貼付（図１５参照）した後に、フォトリソグラフィ技術により、このフォトレジスト膜１３をパターニングする（図１６参照）。次いで、残ったフォトレジスト膜１３をマスクとし、銅膜１２をシード層とした電解めっき法により、銅膜１２上に選択的に銅膜１４を成長させる（図１７参照）。次いで、フォトレジスト膜１３を剥離（図１８参照）した後、無電解エッチング法により、剥離前のフォトレジスト膜１３下に位置していた銅膜１２を除去し、配線１５を形成する。ここまでの工程により、コア材６の両面に配線１５からなる２層目の配線層を形成することができる（図１９参照）。配線１５の一部は、開口部１１の底部にて配線９と接続した構造となる。
【００６３】
次に、コア材６の両面にソルダレジスト１６を印刷し（図２０参照）、そのソルダレジスト１６をフォトリソグラフィ技術によりパターニングし、ソルダレジスト１６に配線１５の一部に達する開口部１７を形成する（図２１参照）。ここで、コア材６の主面側において、開口部１７の底部に露出した配線１５の一部は、前述の基板母体１のチップ搭載用の電極パッド３Ｃとなる（図２１での図示は省略）。また、コア材６の裏面側において、開口部１７の底部に露出した配線１５は、前述の基板母体１の電極パッド４Ａ、もしくは基板母体２の電極パッド４Ｂとなる。
【００６４】
次に、ドリル加工により、コア材６を貫通する前述のガイドホール１Ａ、２Ａ（図１〜図４参照）を形成する。
【００６５】
次に、ドライフィルムからなるフォトレジスト膜１８をコア材６の主面および裏面の両面に貼付（図２２参照）した後に、フォトリソグラフィ技術により、主面側のフォトレジスト膜１８をパターニングし、主面側の開口部１７上のフォトレジスト膜１８に開口部１９を形成する（図２３参照）。次いで、残ったフォトレジスト膜１８をマスクとし、開口部１７、１９下の配線１５をシード層としためっき法により、その配線１５上に選択的に銅膜を成長させることにより、図１および図４を用いて説明した導電性部材３Ａ、３Ｂを形成する（図２４参照）。次いで、フォトレジスト膜１８を剥離することで、基板母体１、２を製造する（図２５参照）。
【００６６】
ここで、本実施の形態において、配線基板１Ｃに搭載されるチップがバンプ電極を用いて配線基板１Ｃに接合（フリップチップ接続）される場合には、基板母体１、２においては、ソルダレジスト１６の表面からの導電性部材３Ａ、３Ｂの高さＨ１が、配線基板１Ｃに搭載時の半導体チップ２２の高さ（ソルダレジスト１６の表面から半導体チップ２２の裏面までの高さ）より低くなり、かつ、導電性部材３Ａの高さＨ１と導電性部材３Ｂの高さＨ１との和がその半導体チップ２２の高さより大きくなるようにする。たとえば、その半導体チップ２２の高さが約８０μｍである場合には、導電性部材３Ａ、３Ｂの高さは約５０μｍとする。
【００６７】
上記のような本実施の形態の基板母体１、２は、他の工程によっても製造することができる。その工程について、図２６〜図３３を用いて説明する。
【００６８】
前述の図５〜図１８を用いて説明した工程の後、ドライフィルムからなるフォトレジスト膜１８をコア材６の主面および裏面の両面に貼付（図２６参照）した後に、フォトリソグラフィ技術により、主面側のフォトレジスト膜１８をパターニングし、主面側の銅膜１４上のフォトレジスト膜１８に選択的に銅膜１４に達する開口部１９を形成する（図２７参照）。次いで、残ったフォトレジスト膜１８をマスクとし、開口部１９下の銅膜１４をシード層としためっき法により、その銅膜１４上に選択的に銅膜を成長させることにより、図１および図４を用いて説明した導電性部材３Ａ、３Ｂを形成する（図２８参照）。
【００６９】
次に、フォトレジスト膜１８を剥離（図２９参照）した後、無電解エッチング法により銅膜１２をエッチングし、残った銅膜１２および銅膜１４から配線１５を形成する。なお、配線１５の一部は、前述の電極パッド１５Ａもしくは電極パッド１５Ｂとなる。ここまでの工程により、コア材６の両面に配線１５からなる２層目の配線層を形成することができる（図３０参照）。配線１５の一部は、配線９と接続した構造となる。
【００７０】
次に、コア材６の両面にソルダレジスト１６を印刷する（図３１参照）。この時、コア材６の主面側におけるソルダレジスト１６の厚さは、導電性部材３Ａ、３Ｂの高さよりも高くなるようにする。次いで、そのソルダレジスト１６をフォトリソグラフィ技術によりパターニングし、ソルダレジスト１６に配線１５の一部に達する開口部１７を形成する（図３２参照）。ここで、コア材６の主面側において、開口部１７の底部に露出した配線１５の一部は、前述の基板母体１の半導体チップ搭載用の電極パッド３Ｃとなる（図３２での図示は省略）。また、コア材６の裏面側において、開口部１７の底部に露出した配線１５は、前述の基板母体１の電極パッド４Ａ、もしくは基板母体２の電極パッド４Ｂとなる。
【００７１】
次に、ブラスト処理により、コア材６の主面側のソルダレジスト１６を薄くし、導電性部材３Ａ、３Ｂをソルダレジスト１６の表面から突出させる。次いで、ドリル加工により、コア材６を貫通する前述のガイドホール１Ａ、２Ａ（図１〜図４参照）を形成し、基板母体１、２を製造する（図３３参照）。この時、ソルダレジスト１６の表面からの導電性部材３Ａ、３Ｂの突出高さは、ベース基板に搭載されるチップがバンプ電極を用いてベース基板に接合（フリップチップ接続）される場合には、ベース基板に搭載時のチップの高さ（ソルダレジスト１６の表面からチップの裏面までの高さ）より低くなり、かつ、導電性部材３Ａの高さと導電性部材３Ｂの高さとの和がそのチップの高さより大きくなるようにする。たとえば、そのチップの高さが約８０μｍである場合には、導電性部材３Ａ、３Ｂの高さは約５０μｍとする。
【００７２】
上記のような工程で製造される基板母体１、２であるが、ＰＯＰ型の半導体装置においては、上層の配線基板２Ｃからの信号線が下層の配線基板１Ｃへ導かれるため、内部の配線層数は、たとえば配線基板１Ｃが４層であるのに対し、配線基板２Ｃは２層と、配線基板２Ｃより配線基板１Ｃの方が多層となる。そのため、配線基板２Ｃとなる基板母体２を製造する際に絶縁層１０および配線１５を形成する工程を省略したり、配線基板１Ｃとなる基板母体１を製造する際に絶縁層１０および配線１５を形成する工程を繰り返してさらに多層構造を形成したりしてもよい。
【００７３】
次に、上記のような工程を経て製造された基板母体１、２を用いて、本実施の形態のＰＯＰ型の半導体装置を製造する工程について、図３４〜図４９を用いて説明する。
【００７４】
まず、基板母体１を用意し、ソルダレジスト１６（図２５もしくは図３３参照）から突出するように、電極パッド１５Ａ上に形成された導電性部材（ポスト）３Ａ表面に金属皮膜（導電膜）２１を形成する。この金属皮膜２１としては、はんだめっき膜、あるいは、金もしくはＮｉ−Ａｕ合金からなるめっき膜上にはんだめっき膜を積層したものを例示することができる。後の工程で、導電性部材３Ａは、配線基板（サブ基板）２Ｃの下面に形成された導電性部材３Ｂと接合されるが、表面に金属皮膜２１が形成されていることによって、導電性部材３Ｂとの接合強度を向上することができる。これにより、後のモールド工程において、下段側の配線基板１Ｃと上段側の配線基板２Ｃとの間に供給される樹脂の注入圧力により、この配線基板１Ｃに形成された導電性部材３Ａと配線基板２Ｃに形成された導電性部材３Ｂの接合部が破断する問題を抑制できる。また、金属皮膜２１にＮｉ−Ａｕ合金を含めた場合には、導電性部材３Ａの表面が酸化してしまうことを防ぐことができる。なお、図示は省略しているが、電極パッド３Ｃの表面にも同様の金属皮膜２１を形成する。
【００７５】
次に、基板母体１の主面における、各配線基板１Ｃとなる領域に半導体チップ２２を搭載する（図３５参照）。ここで、図３６は、隣接する２つの配線基板１Ｃとなる領域１Ｂを拡大して図示した平面図である。図３５および図３６に示す例では、半導体チップ２２は、表面に形成されたボンディングパッド（図示は省略）上にバンプ電極（突起電極）２３が形成され、このバンプ電極２３が電極パッド３Ｃと接合されることによって各配線基板１Ｃとなる領域に搭載される。この時、半導体チップ２２は、素子の形成された表面側が基板母体１と対向して搭載されることになる。
【００７６】
基板母体１、２を製造する工程を説明する中でも述べたが、図３７に示すように、ソルダレジスト１６の表面からの導電性部材３Ａ突出高さＨ１は、ベース基板となる領域に搭載された半導体チップ２２の高さ（ソルダレジスト１６の表面から半導体チップ２２の裏面までの高さ）Ｈ２より低くなっている。
【００７７】
次に、半導体チップ２２と基板母体１との間にアンダーフィル樹脂２４を塗布（図３８参照）した後、加熱圧着用のステージ２５に基板母体１を載置する（図３９参照）。この時、搭載された基板母体１は、裏面側がステージ２５と対向し、ステージ２５に備え付けられたガイドピン２６が基板母体１のガイドホール１Ａ（図１および図２参照）に通すことで、基板母体１のステージ２５上での位置決めをすることができる。次いで、基板母体２を用意する（図３９参照）。
【００７８】
次に、基板母体２をステージ２５に載置する（図４０参照）。この時、基板母体２は、導電性部材３Ｂが形成された裏面側が基板母体１と対向させられ、基板母体２のガイドホール２Ａにガイドピン２６が通されることで、ステージ２５上での位置が決定され、複数の導電性部材３Ａと導電性部材３Ｂとが、各々対応するものが１対１で対向し、接触する状態となる。なお、図４０では、導電性部材３Ａ（金属皮膜２１）と導電性部材３Ｂとの接触部の拡大断面も併せて示している。また、基板母体１、２のステージ２５上での位置が決定されると、基板母体１に区画された複数の配線基板１Ｃとなる領域は、それぞれが対応する基板母体２に区画された複数の配線基板２Ｃとなる領域と１対１で対向する状態となる。
【００７９】
次に、加熱ツール２７を用い、基板母体２を裏面側より加熱および加圧することにより、導電性部材３Ａと導電性部材３Ｂとを熱圧着（接合）し、これらを電気的に接続する（図４１参照）。この時、導電性部材３Ａの表面には、低抵抗の金属皮膜２１が形成されているので、この金属皮膜２１が熱圧着時に溶融し、金属皮膜２１を介して導電性部材３Ａと導電性部材３Ｂとが接合されることになる。それにより、導電性部材３Ａと導電性部材３Ｂとの間の接触抵抗を低減することが可能となる。
【００８０】
次に、モールド金型２８Ａ、２８Ｂを用い、基板母体１と基板母体２との間にモールド樹脂２９を注入し、基板母体１と基板母体２との間を樹脂封止する封止体を形成する（図４２参照）。このとき、図１および図４に示すように、複数の導電性部材３Ａ、３Ｂは、互いに離間するように形成されているため、基板母体１と基板母体２との間に供給されたモールド樹脂（樹脂）２９は、この複数の導電性部材３Ａ、３Ｂの間を介して供給される。次いで、モールド金型２８Ａ、２８Ｂから樹脂封止された基板母体１、２を取り出し、はみ出したモールド樹脂２９を除去し成形する（図４３参照）。
【００８１】
次に、基板母体１の電極パッド４Ａの各々上にはんだボールを配置し、リフロー処理を施すことによりはんだボールを電極パッド４Ａと接合し、バンプ電極（外部端子）３０を形成する（図４４参照）。
【００８２】
次に、配線基板１Ｃとなる領域および配線基板２Ｃとなる領域の平面外形に沿って、基板母体１、２を切断し、個々の配線基板１Ｃおよび配線基板２Ｃの組に個片化する（図４５参照）。ここで、図４６は、個々の配線基板１Ｃおよび配線基板２Ｃの組に個片化後の平面図である。この図４６に示すように、本実施の形態では、基板母体１、２は、一括して切断させることから、配線基板１Ｃおよび配線基板２Ｃの平面外形寸法は等しくなる。また、本実施の形態では、導電性部材３Ｂと電気的に接続する電極パッド４Ｂは、平面で半導体チップ２２と重なる位置にも配置されている。すなわち、配線基板２Ｃにおいては、平面で下段の半導体チップ２２と重なる位置でもチップあるいはチップ部品等を搭載することが可能となる。それにより、配線基板１Ｃおよび配線基板２Ｃの外形サイズを大型化することなく、配線基板２Ｃに配置する電極パッド４Ｂの数を増やすことが可能となる。また、電極パッド４Ｂの数が同じであるならば、配線基板１Ｃおよび配線基板２Ｃの外形サイズを小型化することができるので、本実施の形態の半導体装置についても小型化することが可能となる。
【００８３】
次に、外部接続用の電極としてバンプ電極３１が形成された半導体部材３２を用意する。次いで、そのバンプ電極３１を配線基板２Ｃの電極パッド４Ｂに接続することで半導体部材３２を配線基板２Ｃに搭載および電気的接続し、本実施の形態の半導体装置（半導体システム）ＳＤＳを製造する。図４８は、半導体部材３２を配線基板２Ｃに搭載した時点での平面図である。本実施の形態によれば、平面で下段の半導体チップ２２と重なる領域でも、上段の半導体部材３２は配置することができる。図４８では、半導体部材３２の平面外形が配線基板１Ｃおよび配線基板２Ｃの平面外形とほぼ同一である場合を図示しているが、半導体部材３２の平面外形の方が小さくなっていてもよい。
【００８４】
ここで、図４９は、本実施の形態のＰＯＰ型の半導体装置の要部断面図であり、図５０は、本実施の形態のＰＯＰ型の半導体装置をマザーボード等の外部実装基板に搭載した際のシステムブロック図の一例である。
【００８５】
下層の配線基板１Ｃに搭載された半導体チップ２２は、ＳＯＣ（System On Chip）型のチップであって画像処理等の論理処理を行い、上層の配線基板２Ｃに搭載された半導体部材３２は、メモリチップであって下段の半導体チップ２２が行う論理処理の際にワークＲＡＭとして用いられることを例示できる。半導体チップ２２と半導体部材３２との間では、バンプ電極２３、配線９、１５、導電性部材３Ａ、３Ｂ、およびバンプ電極３０を介して信号の授受が行われる。半導体チップ２２と外部ＬＳＩ３３との間では、バンプ電極２３、配線９、１５、およびバンプ電極３０を介して信号の授受が行われる。半導体チップ２２への電源電位（ＶＤＤ）および基準電位（ＧＮＤ）の供給は、バンプ電極２３、３０および配線９、１５を介して行われ、半導体部材３２への電源電位（ＶＤＤ）および基準電位（ＧＮＤ）の供給は、バンプ電極２３、３０、導電性部材３Ａ、３Ｂ、電極パッド４Ｂおよび配線９、１５を介し、半導体チップ２２は介さずに行われる。
【００８６】
また、配線基板２Ｃへは、複数の半導体チップ（マイコンチップおよびメモリチップ等）あるいはチップ部品（抵抗、コンデンサおよびインダクタ等）等を搭載することも可能である。図５１は、複数の半導体チップおよびチップ部品を搭載可能とした配線基板２Ｃの平面図である。配線基板２Ｃに設けられたパッド電極４Ｂは、搭載される半導体チップおよびチップ部品に合わせた平面形状で形成されている。このような場合でも、パッド電極４Ｂは、下段の半導体チップ２２と重なる位置に配置することが可能である。図５２は、半導体チップ３２Ａ、３２Ｂおよびチップ部品３２Ｃを配線基板２Ｃに搭載した時点での平面図である。本実施の形態によれば、平面で下段の半導体チップ２２と重なる領域でも、上段の半導体チップ３２Ａ、３２Ｂおよびチップ部品３２Ｃは配置することができる。すなわち、本実施の形態によれば、上層と下層とで、半導体チップ２２、３２、３２Ａ、３２Ｂおよびチップ部品３２Ｃの組み合わせを大幅に向上することが可能となる。
【００８７】
上記の本実施の形態では、配線基板１Ｃに搭載される半導体チップ２２がバンプ電極２３を介して実装される場合について説明したが、図５３に示すように、ボンディングワイヤ３４によって実装される構造であってもよい。この場合、上記の実施の形態では、半導体チップ２２の電極パッド（図示は省略）上に形成されたバンプ電極２３と電気的に接続される配線基板（ベース基板）１Ｃの電極パッド３Ｃが、配線基板（ベース基板）１Ｃの主面において、半導体チップ２２と平面的に重なる領域に形成されていたが、図５３に示すように、電極パッド３Ｃは、配線基板（ベース基板）１Ｃにおいて、半導体チップ２２が搭載される領域の周囲に形成される。このようなボンディングワイヤ３４を用いる場合には、半導体チップ２２上にボンディングワイヤ３４のループが形成されることから、配線基板１Ｃのソルダレジスト１６の表面からの導電性部材３Ａ突出高さＨ１は、半導体チップ２２の厚さ（ソルダレジスト１６の表面から半導体チップ２２の表面までの高さ）Ｈ２より高くなるようにすることが好ましい。
【００８８】
上記の本実施の形態によれば、配線基板１Ｃに搭載された半導体チップ２２（バンプ電極２３により実装されている場合には裏面であり、ボンディングワイヤ３４により実装されている場合には主面）と配線基板２Ｃとの間にモールド樹脂２９が配置された構造となる（図４７参照）。それにより、本実施の形態のＰＯＰ型の半導体装置を実装した際に、配線基板２Ｃが撓んでしまうことを抑制することができる。すなわち、本実施の形態の半導体装置の歩留まりを向上することができ、信頼性を向上することができる。
【００８９】
また、上記の本実施の形態によれば、予め基板母体１、２に設けたガイドホール１Ａ、２Ａを用いて基板母体１Ａ、２Ａの位置を合わせ、それぞれ対応する導電性部材３Ａと導電性部材３Ｂとを熱圧着するので（図３９〜図４１参照）、導電性部材３Ａと導電性部材３Ｂとの位置合わせおよび接合を容易に行うことができる。
【００９０】
また、上記の本実施の形態によれば、導電性部材３Ａと導電性部材３Ｂとが低抵抗の金属皮膜２１を介して接続され、導電性部材３Ａと導電性部材３Ｂとの間の接触抵抗を低減することができる。それにより、本実施の形態の半導体装置の動作速度の高速化に対応することが可能となる。
【００９１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９２】
たとえば、前記実施の形態においては、基板母体１の製造工程中にポスト状の導電性部材も形成する場合について説明したが、基板母体１を製造した後に、製造された基板母体１に対してポスト状の導電性部材を形成してもよい。
【００９３】
また、前記実施の形態においては、ベースとなる配線基板１Ｃに形成された導電性部材３Ａの表面に金属皮膜２１を形成する場合について説明したが、付属の配線基板２Ｃの下面に形成された導電性部材３Ｂの表面に金属皮膜２１を形成しておいてもよい。もちろん、導電性部材３Ａ、３Ｂのそれぞれの表面に金属皮膜２１を形成しておいてもよい。これにより、導電性部材３Ａ、３Ｂの接合強度をさらに向上することができるだけでなく、それぞれの導電性部材３Ａ、３Ｂの表面の酸化も抑制できるため、電気抵抗を低減することができ、半導体システムにおける信号入出力の遅延を抑制できる。すなわち、半導体装置（半導体システム）の更なる高速化が可能となる。
【００９４】
また、前記実施の形態では、半導体部材３２を配線基板（サブ基板）２Ｃ上に搭載する工程まで説明し、半導体部材３２が搭載された状態を、半導体装置として説明したが、バンプ電極３０を配線基板（ベース基板）１Ｃの下面に形成し、配線基板１Ｃ、２Ｃおよび封止体２９を切断することで得られる、図４５に示すような構造体を、１つの完成した半導体装置としてもよい。この場合、半導体部材３２が搭載されていない状態で、半導体装置は管理または出荷されるため、適用する電子装置の機能に応じて構築される半導体システムを適宜変更できる。
【産業上の利用可能性】
【００９５】
本発明の半導体装置の製造方法および半導体装置は、ＭＣＭ型の半導体装置およびその製造工程に適用することができる。
【符号の説明】
【００９６】
１ 基板母体
１Ａ ガイドホール
１Ｂ ベース基板となる領域
１Ｃ 配線基板（ベース基板、インタポーザ）
２ 基板母体
２Ａ ガイドホール
２Ｃ 配線基板（サブ基板、インタポーザ）
３Ａ 導電性部材
３Ｂ 導電性部材
３Ｃ 電極パッド（ボンディングリード）
４Ａ 電極パッド（ランド）
４Ｂ 電極パッド（ランド）
５ 銅薄膜
５Ａ 銅膜
６ コア材
７ スルーホール
８ フォトレジスト膜
９ 配線
１０ 絶縁層
１１ 開口部
１２ 銅膜
１３ フォトレジスト膜
１４ 銅膜
１５ 配線
１５Ａ 電極パッド（ランド）
１５Ｂ 電極パッド（ランド）
１６ ソルダレジスト（絶縁膜、主面用絶縁膜）
１７ 開口部
１８ フォトレジスト膜
１９ 開口部
２１ 金属皮膜（導電膜）
２２ 半導体チップ
２２Ａ 電極パッド
２２Ｂ 回路素子（半導体素子）
２３ バンプ電極（突起電極）
２４ アンダーフィル樹脂
２５ ステージ
２６ ガイドピン
２７ 加熱ツール
２８Ａ、２８Ｂ モールド金型
２９ モールド樹脂（封止体）
３０ バンプ電極（外部端子）
３１ バンプ電極
３２ 半導体部材
３２Ａ、３２Ｂ 半導体チップ
３２Ｃ チップ部品
３３ 外部ＬＳＩ
３４ ボンディングワイヤ
ＳＤＳ 半導体装置（半導体システム）
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、半導体チップやチップ部品等を複数混載した半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体パッケージやチップ部品（抵抗、コンデンサおよびインダクタ等）等が搭載される実装基板（マザーボード）の小型化や、半導体システムの高速化等を目的として、様々な品種の半導体チップ（マイコンチップおよびメモリチップ等）やチップ部品を１つの半導体装置に混載するＭＣＭ（Multi Chip Module）型の半導体装置が開発されている。
【０００３】
このようなＭＣＭ型の半導体装置の構成としては、たとえば特開２００７−１２３４５４号公報（特許文献１）が示すように、半導体チップあるいはチップ部品を搭載した配線基板を複数準備し、一方の配線基板上に他方の配線基板を積層する、ＰＯＰ（Package On Package）型の半導体装置などがある。
【０００４】
また、他のＰＯＰ型の半導体装置の構成としては、たとえば特開２００８−２８８４９０号公報（特許文献２）が図２（Ｄ）にて示すように、ボール状の電極を介して、下段の配線基板（第１の基板１０）と上段の配線基板（第２の基板２０）とを電気的に接続し、この上段の配線基板上に別の半導体パッケージを搭載するものがある。
【０００５】
さらに、他のＰＯＰ型の半導体装置の構成としては、たとえば特開２００８−３００４９８号公報（特許文献３）が図１０（ｈ）にて示すように、下段の配線基板（第１配線層１０１）および上段の配線基板（第２配線層１０４）のそれぞれに電極（バンプ１１８）を形成しておき、これらを互いに接合する半導体装置がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３４５４号公報
【特許文献２】特開２００８−２８８４９０号公報
【特許文献３】特開２００８−３００４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＰＯＰ型の半導体装置は、予め良品として選別された半導体パッケージを準備し、要求される機能に応じてこれらの半導体パッケージを組合せるため、半導体装置の歩留まりを向上させることができることから、ＭＣＭ型の半導体装置の構成の一つとして有効とされている。
【０００８】
そこで、本発明者らは、ＰＯＰ型の半導体装置を製造するに当たり、まず上記特許文献１に開示された構成について検討した。
【０００９】
その結果、上記特許文献１に開示された構成の場合、下段側に配置された配線基板上に半導体チップあるいはチップ部品が搭載されているため、上段側に配置される配線基板に形成され、下段の配線基板と電気的に接続するための外部端子の配置箇所に制約が生じることがわかった。
【００１０】
そこで、本発明者らは、上記特許文献２に開示された構成について検討した。
【００１１】
上記特許文献２に開示された構成の場合、下段の配線基板（第１の基板１０）上に別の配線基板（第２の基板２０）を積層し、この配線基板（第２の基板２０）上に別の半導体パッケージ（電子部品５２）を搭載するため、積層する半導体パッケージ（電子部品５２）の外部端子の配置箇所を、下段の配線基板（第１の基板１０）に形成された電極パッドの位置に合わせなくても良い。すなわち、外部端子の配置箇所に制約が生じない。
【００１２】
しかしながら、上記特許文献２に開示された構成は、ボール状の電極を介して、下段の配線基板（第１の基板１０）と上段の配線基板（第２の基板２０）とを電気的に接続するものである。そのため、電極の高さ（大きさ）を、下段の配線基板上に搭載された半導体チップあるいはチップ部品の実装高さよりも高くしなければならない。これにより、隣り合う電極間のピッチも大きくなってしまい、配線基板の外形寸法を小さくすることが困難となる。
【００１３】
そこで、本発明者らは、上記特許文献３に開示された構成について検討した。
【００１４】
上記特許文献３に開示された構成の場合、下段の配線基板（第１配線層１０１）及び上段の配線基板（第２配線層１０４）のそれぞれに、Ａｕめっき膜が形成された電極（バンプ１１８）を設けておき、これらを互いに接合する構成のため、各電極の大きさ（水平方向の幅）を小さくすることができる。
【００１５】
しかしながら、上記特許文献３に開示された製造方法は、空隙（第２空隙１３５）が形成された接着層を準備し、電極がこの空隙内に位置するように接着層を下段及び上段の配線基板間に配置し、これらを加熱および加圧することで、それぞれの電極の接合部をこの接着層で覆うものである。
【００１６】
ところで、近年では、半導体装置の高機能化に伴い、半導体チップと電気的に接続される電極の数も増加する傾向に有る。そのため、複数の電極に対応する空隙を接着層に形成する際と、複数の電極を複数の空隙内にそれぞれ配置する際とに、高い位置合わせ精度が要求される。また、上記特許文献３は、各電極に対応する空隙を形成しなくてもよいことも説明しているが、この場合、下段の電極と上段の電極との間に接着層が介在し、下段の半導体パッケージと上段の半導体パッケージとの導通経路に生じる抵抗成分が高くなってしまう。これにより、半導体装置の動作速度の高速化にも対応することが困難となる。
【００１７】
本発明の１つの目的は、ＭＣＭ型の半導体装置において、組み合わせる半導体パッケージの自由度を向上できる技術を提供することにある。
【００１８】
本発明の他の１つの目的は、ＭＣＭ型の半導体装置の小型化を実現できる技術を提供することにある。
【００１９】
本発明の他の１つの目的は、ＭＣＭ型の半導体装置の信頼性を向上できる技術を提供することにある。
【００２０】
本発明の他の１つの目的は、ＭＣＭ型の半導体装置の動作速度の高速化を実現できる技術を提供することにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
（１）本発明による半導体装置の製造方法は、以下の工程を含むものである。
（ａ）第１主面、前記第１主面に形成された第１電極パッド、前記第１電極パッドよりも前記第１主面の周縁部側に配置された第２電極パッド、前記第２電極パッド上に形成された第１導電性部材、前記第１導電性部材の表面に形成された導電膜、前記第１主面とは反対側の第１裏面、および前記第１裏面に形成された第３電極パッドを有する第１基板を準備する工程；
（ｂ）表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第１基板の前記第１主面に搭載する工程；
（ｃ）前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとを、第２導電性部材を介して電気的に接続する工程；
（ｄ）第２主面、前記第２主面に形成された第４電極パッド、前記第２主面とは反対側の第２裏面、前記第２裏面に形成された第５電極パッド、および前記第５電極パッド上に形成された第３導電性部材を有する第２基板を、前記第２基板の前記第２裏面が前記第１基板の前記第１主面と対向するように、前記第１基板上に配置する工程；
（ｅ）前記（ｄ）工程後、前記導電膜を介して前記第３導電性部材を前記第１導電性部材と電気的に接続する工程；
（ｆ）前記（ｅ）工程後、前記第１基板と前記第２基板との間に樹脂を供給し、前記半導体チップおよび前記第１導電性部材と、前記第３導電性部材との接合部を封止する工程；
（ｇ）前記（ｆ）工程後、前記第１基板の前記第３電極パッドに外部端子を形成する工程。
【００２４】
（２）また、本発明による半導体装置は、
第１主面、前記第１主面に形成された第１電極パッド、前記第１電極パッドよりも前記第１主面の周縁部側に配置された第２電極パッド、前記第２電極パッド上に形成された第１導電性部材、前記第１主面とは反対側の第１裏面、および前記第１裏面に形成された第３電極パッドを有する第１基板と、
表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有し、前記第１基板の前記第１主面に搭載された半導体チップと、
前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとを電気的に接続する第２導電性部材と、
第２主面、前記第２主面に形成された第４電極パッド、前記第２主面とは反対側の第２裏面、前記第２裏面に形成された第５電極パッド、および前記第５電極パッド上に形成された第３導電性部材を有し、前記第２裏面が前記第１基板の前記第１主面と対向するように、前記第１基板上に配置された第２基板と、
前記第１導電性部材と前記第３導電性部材とを電気的に接続する導電膜と、
前記半導体チップ、および前記第１導電性部材と前記第３導電性部材との接合部を封止するように、前記第１基板と前記第２基板との間に形成された樹脂と、
前記第１基板の前記第３電極パッドに形成された外部端子と、
を含み、
前記樹脂は、前記半導体チップと前記第２基板の前記第２裏面との間に形成されているものである。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
（１）ＭＣＭ型の半導体装置において、組み合わせる半導体パッケージの自由度を向上できる。
【００２７】
（２）ＭＣＭ型の半導体装置の小型化を実現できる。
【００２８】
（３）ＭＣＭ型の半導体装置の信頼性を向上できる。
【００２９】
（４）ＭＣＭ型の半導体装置の動作速度の高速化を実現できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施の形態である半導体装置を形成するベース基板となる基板母体の主面側を示す平面図である。
【図２】本発明の一実施の形態である半導体装置を形成するベース基板となる基板母体の裏面側を示す平面図である。
【図３】本発明の一実施の形態である半導体装置を形成するサブ基板となる基板母体の主面側を示す平面図である。
【図４】本発明の一実施の形態である半導体装置を形成するサブ基板となる基板母体の裏面側を示す平面図である。
【図５】図１〜図４に示した基板母体の製造方法を説明する要部断面図である。
【図６】図５に続く基板母体の製造工程中の要部断面図である。
【図７】図６に続く基板母体の製造工程中の要部断面図である。
【図８】図７に続く基板母体の製造工程中の要部断面図である。
【図９】図８に続く基板母体の製造工程中の要部断面図である。
【図１０】図９に続く基板母体の製造工程中の要部断面図である。
【図１１】図１０に続く基板母体の製造工程中の要部断面図である。
【図１２】図１１に続く基板母体の製造工程中の要部断面図である。
【図１３】図１２に続く基板母体の製造工程中の要部断面図である。
【図１４】図１３に続く基板母体の製造工程中の要部断面図である。
【図１５】図１４に続く基板母体の製造工程中の要部断面図である。
【図１６】図１５に続く基板母体の製造工程中の要部断面図である。
【図１７】図１６に続く基板母体の製造工程中の要部断面図である。
【図１８】図１７に続く基板母体の製造工程中の要部断面図である。
【図１９】図１８に続く基板母体の製造工程中の要部断面図である。
【図２０】図１９に続く基板母体の製造工程中の要部断面図である。
【図２１】図２０に続く基板母体の製造工程中の要部断面図である。
【図２２】図２１に続く基板母体の製造工程中の要部断面図である。
【図２３】図２２に続く基板母体の製造工程中の要部断面図である。
【図２４】図２３に続く基板母体の製造工程中の要部断面図である。
【図２５】図２４に続く基板母体の製造工程中の要部断面図である。
【図２６】図１〜図４に示した基板母体の製造工程中の要部断面図である。
【図２７】図２６に続く基板母体の製造工程中の要部断面図である。
【図２８】図２７に続く基板母体の製造工程中の要部断面図である。
【図２９】図２８に続く基板母体の製造工程中の要部断面図である。
【図３０】図２９に続く基板母体の製造工程中の要部断面図である。
【図３１】図３０に続く基板母体の製造工程中の要部断面図である。
【図３２】図３１に続く基板母体の製造工程中の要部断面図である。
【図３３】図３２に続く基板母体の製造工程中の要部断面図である。
【図３４】本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。
【図３５】図３４に続く半導体装置の製造工程中の要部断面図である。
【図３６】本発明の一実施の形態である半導体装置の製造工程中の要部平面図である。
【図３７】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図３８】図３５に続く半導体装置の製造工程中の要部断面図である。
【図３９】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図４０】図３９に続く半導体装置の製造工程中の要部断面図である。
【図４１】図４０に続く半導体装置の製造工程中の要部断面図である。
【図４２】図４１に続く半導体装置の製造工程中の要部断面図である。
【図４３】図４２に続く半導体装置の製造工程中の要部断面図である。
【図４４】図４３に続く半導体装置の製造工程中の要部断面図である。
【図４５】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図４６】本発明の一実施の形態である半導体装置の製造工程中の平面図である。
【図４７】図４５に続く半導体装置の製造工程中の要部断面図である。
【図４８】図４６に続く半導体装置の製造工程中の平面図である。
【図４９】本発明の一実施の形態である半導体装置の要部断面図である。
【図５０】本発明の一実施の形態である半導体装置を外部実装基板に搭載した際のシステムブロック図である。
【図５１】本発明の一実施の形態である半導体装置の要部平面図である。
【図５２】本発明の一実施の形態である半導体装置の要部平面図である。
【図５３】本発明の一実施の形態である半導体装置の要部断面図である。
【図５４】本発明の一実施の形態である半導体装置に含まれる半導体チップの上面側の平面図である。
【図５５】本発明の一実施の形態である半導体装置に含まれる半導体チップの下面側の平面図である。
【図５６】図５４のＡ−Ａ線における断面図である。
【発明を実施するための形態】
【００３１】
［１］ ＜＜本願における記載形式、基本的用語および用語の説明＞＞
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００３３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００３４】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３５】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００３６】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３７】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００３８】
［２］ ＜＜半導体装置の説明＞＞
図４８は完成した半導体装置（半導体システム）ＳＤＳの上面側の平面図、図４７は図４８のＡ−Ａ線における断面図である。
【００３９】
本発明の代表的な実施の形態における半導体装置の構成は、図４７に示すように、ベースとなる配線基板（ベース基板、インタポーザ）１Ｃ上に半導体チップ（チップ）２２が搭載されている。また、この配線基板１Ｃ上には、この半導体チップ２２を覆うように、付属の配線基板（サブ基板、インタポーザ）２Ｃが配置されている。また、上段側に位置する配線基板２Ｃは、配線基板２Ｃの下面（裏面）に形成された導電性部材３Ｂと、配線基板１Ｃの上面（主面、表面）に形成された導電性部材３Ａとを介して、下段側の配線基板１Ｃと電気的に接続されている。また、下段側の配線基板１Ｃと上段側の配線基板２Ｃとの間には、半導体チップ２２を封止するように、モールド樹脂（封止体）２９が形成されている。また、下段側の配線基板１Ｃの下面（裏面、実装面）には、外部端子となる複数のバンプ電極が形成されている。さらに、上段側の配線基板２Ｃ上には、別に準備しておいた半導体チップ、半導体チップが搭載された半導体パッケージ、あるいはチップ部品などの半導体部材３２が搭載されている。なお、モールド樹脂（封止体）２９の一部は、半導体チップ２２と上段側の配線基板２Ｃとの間にも形成される。そのため、たとえ配線基板２Ｃの厚さを薄くしたとしても、半導体部材３２を搭載するときの荷重により配線基板２Ｃが撓む問題を抑制することができる。また、配線基板２Ｃ上に搭載する半導体部材３２の種類を変えることにより、様々な半導体システムを構築することが可能である。
【００４０】
［３］ ＜＜ベース基板の説明＞＞
次に、本実施の形態における配線基板１Ｃの詳細について説明する。
【００４１】
図１はベースとなる複数の配線基板（パッケージ領域）１Ｃ（図４５〜図４７参照）が形成された多数個取り基板の上面（主面、表面）側の平面図、図２は図１に示す多数個取り基板の下面（裏面、実装面）側の平面図である。
【００４２】
ベースとなる、１つあたりの配線基板１Ｃの平面形状は、図１に示すように、矩形状から成り、本実施の形態では四角形である。また、配線基板１Ｃの材料は、たとえば、ガラス繊維に樹脂を含浸させた、いわゆる、ガラス・エポキシ樹脂から成る。また、図１に示すように、配線基板１Ｃの上面（表面）における中央部には、後に搭載される半導体チップ２２と電気的に接続される電極パッド（ボンディングリード）３Ｃが形成されている。この電極パッド３Ｃは、配線基板１Ｃの各辺に沿って複数形成されている。また、この複数の電極パッド３Ｃの周囲、言い換えると、電極パッド３Ｃよりも配線基板１Ｃの周縁部側には、図４５に示すように、複数の電極パッド（ランド）１５Ａが形成されている。この電極パッド１５Ａは、配線基板１Ｃの各辺に沿って、複数列にわたって形成されており、図５０のシステムブロック図に示すように、複数の電極パッド３Ｃとそれぞれ電気的に接続されている。また、配線基板１Ｃの上面には、電極パッド１５Ａ、３Ｃそれぞれの一部（表面）を露出するように、ソルダレジスト（絶縁膜、主面用絶縁膜）１６（図２５および図３３参照）が形成されている。また、このソルダレジスト１６から露出する電極パッド１５Ａの表面には、図３４に示すように、導電性部材３Ａが形成されている。なお、本実施の形態では、この導電性部材３Ａは、ポスト状（柱状）に形成されており、たとえば銅（Ｃｕ）から成る。さらに、この導電性部材３Ａの表面には、図３７に示すように、金属皮膜（導電膜）２１が形成されている。なお、導電性部材３Ａの形成方法については、後ほど説明する。また、金属皮膜２１の材料は、はんだ（鉛フリーはんだを含む）である。このとき、金属皮膜２１を構成するはんだの融点は、後の工程で、配線基板１Ｃの下面に形成するバンプ電極（はんだボール）３０の融点よりも高い。これにより、バンプ電極３０を形成する工程において、導電性部材３Ａと導電性部材３Ｂとの接合部の破断を抑制できる。
【００４３】
一方、配線基板１Ｃの下面（実装面）には、図２に示すように、複数の電極パッド（ランド）４Ａが形成されている。また、この複数の電極パッド４Ａは、配線基板１Ｃの各辺に沿って、複数列にわたって形成されており、図５０のシステムブロック図に示すように、複数の電極パッド３Ｃとそれぞれ電気的に接続されている。さらに、配線基板１Ｃの下面には、電極パッド４Ａの一部（表面）を露出するように、ソルダレジスト（絶縁膜、裏面用絶縁膜）１６が形成されている。
【００４４】
また、配線基板１Ｃは、図示しないが、複数の配線層を有しており、本実施の形態では４層から成る。また、電極パッド（ボンディングリード）３Ｃおよび電極パッド（ランド）１５Ａのそれぞれは、１層目（最上層）の配線層に形成された配線（配線パターン）の一部から成り、電極パッド（ランド）４Ａは、４層目（最下層）の配線層に形成された配線（配線パターン）の一部から成る。
【００４５】
［４］ ＜＜サブ基板の説明＞＞
次に、本実施の形態における配線基板２Ｃの詳細について、説明する。
【００４６】
図３はサブとなる複数の配線基板（パッケージ領域）２Ｃ（図４５〜図４７参照）が形成された多数個取り基板の上面（主面、表面）側の平面図であり、図４は図３に示す多数個取り基板の下面（裏面、実装面）側の平面図である。
【００４７】
１つ当たりの配線基板２Ｃの平面形状は、図３に示すように、矩形状から成り、本実施の形態では四角形である。また、配線基板２Ｃの材料は、たとえば、ガラス繊維に樹脂を含浸させた、いわゆるガラス・エポキシ樹脂から成る。また、配線基板２Ｃの上面（表面）には、複数の電極パッド（ランド、ボンディングリード）４Ｂが形成されている。なお、電極パッド４Ｂは、図４５に示すように、後に下段側の配線基板１Ｃ上に搭載される半導体チップ２２と平面的に重なる領域にも形成されている。また、配線基板２Ｃの上面には、電極パッド４Ｂの一部（表面）を露出するように、ソルダレジスト（絶縁膜、主面用絶縁膜）１６が形成されている。そのため、後の工程において、この付属の配線基板２Ｃを、半導体チップ２２が搭載されたベースとなる配線基板１Ｃ上に配置することで、ベースとなる配線基板１Ｃとは外形サイズが異なる半導体部材（半導体チップ、半導体パッケージ、あるいはチップ部品）や、半導体チップ２２と平面的に重なる領域に形成された外部端子を有する半導体部材を、半導体チップ２２上に搭載することができるようになる。
【００４８】
一方、配線基板２Ｃの下面（実装面）には、図４５に示すように、複数の電極パッド（ランド）１５Ｂが形成されている。この複数の電極パッド１５Ｂは、配線基板２Ｃの上面側に形成された複数の電極パッド４Ｂとそれぞれ電気的に接続されている。また、この複数の電極パッド１５Ｂは、配線基板２Ｃの下面において、図４に示すように、配線基板２Ｃの各辺に沿って、かつ複数列にわたって形成されている。そして、この複数の電極パッド１５Ｂのそれぞれは、ベースとなる配線基板１Ｃの上面に形成された複数の電極パッド１５Ａのそれぞれと同じ位置（配線基板２Ｃを配線基板１Ｃ上に積層した際に、平面的に重なる位置）に配置されている。また、配線基板２Ｃの下面には、複数の電極パッド１５Ｂのそれぞれの一部（表面）を露出するように、ソルダレジスト（絶縁膜、裏面用絶縁膜）１６（図２５および図３３参照）が形成されている。さらに、このソルダレジスト１６から露出する電極パッド１５Ｂの表面には、図３９に示すように、導電性部材３Ｂが形成されている。なお、本実施の形態では、この導電性部材３Ｂは、ポスト状（柱状）に形成されており、たとえば銅（Ｃｕ）から成る。なお、導電性部材３Ｂの形成方法については、後ほど説明する。
【００４９】
また、配線基板２Ｃは、図示しないが、複数の配線層を有しており、本実施の形態では２層から成る。また、電極パッド（ランド）４Ｂは、１層目（最上層）の配線層に形成された配線（配線パターン）の一部か成り、電極パッド（ランド）１５Ｂは、２層目（最下層）の配線層に形成された配線（配線パターン）の一部から成る。ここで、図５０のシステムブロック図に示すように、本実施の形態では、配線基板１Ｃ上に搭載される半導体チップ２２が、外部ＬＳＩ３３からの信号に基づいて、配線基板２Ｃ上に搭載される半導体部材３２を制御する。また、半導体部材３２を動作させるために必要とする電源電位および基準電位も、配線基板１Ｃを介して外部ＬＳＩ３３から半導体部材３２に供給する。そのため、本実施の形態では、配線層の数が配線基板２Ｃの配線層の数よりも多い配線基板１Ｃを使用している。
【００５０】
［５］ ＜＜半導体チップの説明＞＞
次に、配線基板１Ｃ上に搭載される半導体チップ２２の詳細について、説明する。
【００５１】
図５４は配線基板１Ｃ上に搭載される半導体チップ２２の上面（表面、主面）側における平面図、図５５は図５４に示す上面とは反対側の下面（裏面）側の平面図、図５６は図５４のＡ−Ａ線における断面図である。
【００５２】
半導体チップ２２の平面形状は、図５４に示すように、矩形状から成り、本実施の形態では四角形である。また、半導体チップ２２の材料は、たとえばシリコン（Ｓｉ）から成る。また、半導体チップ２２の上面（主面）には、半導体チップ２２の各辺に沿って、複数の電極パッド２２Ａが形成されている。また、半導体チップ２２の中央部には、回路素子（半導体素子）２２Ｂが形成されており、図示しないが、この回路素子２２Ｂの周囲に形成された複数の電極パッド２２Ａは、半導体チップ２２内に形成された配線を介してこの回路素子２２Ｂと電気的に接続されている。また、この回路素子は、図５６に示すように、半導体チップ２２の上面側に形成されている。そして、本実施の形態における半導体チップ２２は、たとえばコントローラ系の半導体チップであり、この回路素子２２Ｂは、図５０に示すように、この回路素子２２Ｂと、完成した半導体装置（半導体システム）ＳＤＳの外部に設けられた外部ＬＳＩ３３との間で信号の入出力を行うための外部インタフェース、およびこの回路素子２２Ｂと、この半導体装置の内部に設けられる半導体部材３２との間で信号の入出力を行うための内部インタフェースを有している。
【００５３】
一方、半導体チップ２２の上面とは反対側の下面（裏面）の平面形状は、図５５に示すように、矩形状から成り、本実施の形態では、上面側と同様に四角形である。
【００５４】
［６］ ＜＜半導体装置（半導体システム）の製造方法＞＞
次に、本実施の形態の半導体装置（半導体システム）ＳＤＳの製造方法について、以下に説明する。なお、前述のように、本実施の形態の半導体装置は、ＭＣＭ型の一種であるＰＯＰ（Package On Package）型の半導体装置である。また、図１〜図４は、このＰＯＰ型の半導体装置の製造に用いられる配線基板の平面図であり、図１および図２は、それぞれ下段の配線基板となる基板母体１の主面側および裏面側の平面図であり、図３および図４は、それぞれ配線基板１Ｃに積層される上段の配線基板となる基板母体２の主面側および裏面側の平面図である。また、図１〜図４では、１つのベース基板もしくはサブ基板となる領域の主面側もしくは裏面側を拡大して示している。
【００５５】
図１〜図４に示す基板母体１、２は、ＭＡＰ（Mold Array Package）方式の基板母体となっており、配線基板１Ｃもしくは配線基板２Ｃとなる領域が複数配列され、１枚の基板母体１、２から複数の配線基板１Ｃもしくは配線基板２Ｃを取得できる構造となっている。基板母体１、２には、それぞれガイドホール１Ａおよびガイドホール２Ａが複数設けられており、詳細は後述するが、基板母体１の主面と基板母体２の裏面とを対向させ、対応するガイドホール１Ａとガイドホール２Ａとを貫通するようにガイドを通すことにより、配線基板１Ｃとなる領域と配線基板２Ｃとなる領域とが、それぞれ対応するもの同士で対向する状態となる。
【００５６】
基板母体１（各配線基板１Ｃとなる領域）の主面側には、ポスト状（柱状）の導電性部材３Ａが複数形成され、基板母体２（各配線基板２Ｃとなる領域）の裏面側には、金属製の導電性部材３Ｂが複数形成されている。これら導電性部材３Ａと導電性部材３Ｂとは、対応する配線基板１Ｃとなる領域と配線基板２Ｃとなる領域とを平面で重ね合わせた時に、それぞれ１対１で対応した位置に配置されている。これら導電性部材３Ａ、３Ｂを対応するもの同士で接合することにより、配線基板１Ｃと配線基板２Ｃとが電気的に接続されることになるが、詳細については、本実施の形態の半導体装置の製造工程を説明する中で併せて説明する。また、基板母体１の主面側には、半導体チップ搭載用の電極パッド（ボンディングリード）３Ｃが形成されている。
【００５７】
基板母体１の裏面には、本実施の形態の半導体装置を外部に電気的に接続するための電極パッド４Ａが形成され、基板母体２の主面には、半導体チップあるいはチップ部品搭載用の電極パッド４Ｂが形成されている。また、基板母体１、２中には、配線基板１Ｃとなる領域あるいは配線基板２Ｃとなる領域毎に配線層が形成されており、この配線層によって、導電性部材３Ａと電極パッド４Ａとが電気的に接続され、導電性部材３Ｂと電極パッド４Ｂとが電気的に接続されている。
【００５８】
次に、上記基板母体１、２の製造工程について、図５〜図３３を用いて説明する。図５〜図３３では、基板母体１、２の製造過程における要部断面を示している。なお、基板母体１、２は、内部の配線層数以外はほぼ同様の構造となるが、前述のように、本実施の形態では、基板母体１では導電性部材３Ａが配置された側が主面で、基板母体２ではポスト３が配置された側が裏面と、主面と裏面とが逆になっている。そこで、基板母体１、２の製造工程を説明する中では、説明をわかりやすくするために、主面および裏面を言う時には、基板母体１の主面および裏面に合わせたものとする。
【００５９】
まず、主面および裏面の両面に銅薄膜５が成膜された絶縁性のコア材６を用意する（図５参照）。その材質としては、ガラス・エポキシ樹脂、ＢＴレジンあるいはアラミド不織布材等を例示することができる。
【００６０】
次いで、このコア材６の主面と裏面とを貫通するスルーホール７をドリルまたはレーザー加工により形成する（図６参照）。次いで、めっき法により、スルーホール７の壁面に銅膜５Ａを成膜し、主面側の銅薄膜５と裏面側の銅薄膜５とをスルーホール７内の銅膜５Ａによって電気的に接続する（図７参照）。次いで、ドライフィルムからなるフォトレジスト膜８をコア材６の主面および裏面の両面に貼付（図８参照）した後に、フォトリソグラフィ技術により、このフォトレジスト膜８をパターニングする（図９参照）。次いで、残ったフォトレジスト膜８をマスクとしてコア材６の両面の銅薄膜５をエッチングすることにより、銅薄膜５をパターニングする。ここまでの工程により、コア材６の両面に配線９からなる１層目の配線層を形成することができる（図１０参照）。また、コア材６の両面の配線層は、スルーホール７内の銅膜５Ａを介して電気的に接続された構造とすることができる。
【００６１】
次に、フォトレジスト膜８を剥離（図１１参照）した後、コア材６の両面に絶縁層１０を堆積する。また、この絶縁層１０により、スルーホール７を埋め込む（図１２参照）。絶縁層１０の材質としては、コア材６と同様のガラス・エポキシ樹脂、ＢＴレジンあるいはアラミド不織布材等を例示することができる。
【００６２】
次に、レーザー加工により、コア材６の両面の絶縁層１０に一部の配線９に達する開口部１１を形成する（図１３参照）。次いで、無電解めっき法により、コア材６の両面に銅膜１２を成膜する（図１４参照）。この時、銅膜１２は、開口部１１内にも成膜され、開口部１１の底部にて銅膜１２と配線９とが接続される。次いで、ドライフィルムからなるフォトレジスト膜１３をコア材６の主面および裏面の両面に貼付（図１５参照）した後に、フォトリソグラフィ技術により、このフォトレジスト膜１３をパターニングする（図１６参照）。次いで、残ったフォトレジスト膜１３をマスクとし、銅膜１２をシード層とした電解めっき法により、銅膜１２上に選択的に銅膜１４を成長させる（図１７参照）。次いで、フォトレジスト膜１３を剥離（図１８参照）した後、無電解エッチング法により、剥離前のフォトレジスト膜１３下に位置していた銅膜１２を除去し、配線１５を形成する。ここまでの工程により、コア材６の両面に配線１５からなる２層目の配線層を形成することができる（図１９参照）。配線１５の一部は、開口部１１の底部にて配線９と接続した構造となる。
【００６３】
次に、コア材６の両面にソルダレジスト１６を印刷し（図２０参照）、そのソルダレジスト１６をフォトリソグラフィ技術によりパターニングし、ソルダレジスト１６に配線１５の一部に達する開口部１７を形成する（図２１参照）。ここで、コア材６の主面側において、開口部１７の底部に露出した配線１５の一部は、前述の基板母体１のチップ搭載用の電極パッド３Ｃとなる（図２１での図示は省略）。また、コア材６の裏面側において、開口部１７の底部に露出した配線１５は、前述の基板母体１の電極パッド４Ａ、もしくは基板母体２の電極パッド４Ｂとなる。
【００６４】
次に、ドリル加工により、コア材６を貫通する前述のガイドホール１Ａ、２Ａ（図１〜図４参照）を形成する。
【００６５】
次に、ドライフィルムからなるフォトレジスト膜１８をコア材６の主面および裏面の両面に貼付（図２２参照）した後に、フォトリソグラフィ技術により、主面側のフォトレジスト膜１８をパターニングし、主面側の開口部１７上のフォトレジスト膜１８に開口部１９を形成する（図２３参照）。次いで、残ったフォトレジスト膜１８をマスクとし、開口部１７、１９下の配線１５をシード層としためっき法により、その配線１５上に選択的に銅膜を成長させることにより、図１および図４を用いて説明した導電性部材３Ａ、３Ｂを形成する（図２４参照）。次いで、フォトレジスト膜１８を剥離することで、基板母体１、２を製造する（図２５参照）。
【００６６】
ここで、本実施の形態において、配線基板１Ｃに搭載されるチップがバンプ電極を用いて配線基板１Ｃに接合（フリップチップ接続）される場合には、基板母体１、２においては、ソルダレジスト１６の表面からの導電性部材３Ａ、３Ｂの高さＨ１が、配線基板１Ｃに搭載時の半導体チップ２２の高さ（ソルダレジスト１６の表面から半導体チップ２２の裏面までの高さ）より低くなり、かつ、導電性部材３Ａの高さＨ１と導電性部材３Ｂの高さＨ１との和がその半導体チップ２２の高さより大きくなるようにする。たとえば、その半導体チップ２２の高さが約８０μｍである場合には、導電性部材３Ａ、３Ｂの高さは約５０μｍとする。
【００６７】
上記のような本実施の形態の基板母体１、２は、他の工程によっても製造することができる。その工程について、図２６〜図３３を用いて説明する。
【００６８】
前述の図５〜図１８を用いて説明した工程の後、ドライフィルムからなるフォトレジスト膜１８をコア材６の主面および裏面の両面に貼付（図２６参照）した後に、フォトリソグラフィ技術により、主面側のフォトレジスト膜１８をパターニングし、主面側の銅膜１４上のフォトレジスト膜１８に選択的に銅膜１４に達する開口部１９を形成する（図２７参照）。次いで、残ったフォトレジスト膜１８をマスクとし、開口部１９下の銅膜１４をシード層としためっき法により、その銅膜１４上に選択的に銅膜を成長させることにより、図１および図４を用いて説明した導電性部材３Ａ、３Ｂを形成する（図２８参照）。
【００６９】
次に、フォトレジスト膜１８を剥離（図２９参照）した後、無電解エッチング法により銅膜１２をエッチングし、残った銅膜１２および銅膜１４から配線１５を形成する。なお、配線１５の一部は、前述の電極パッド１５Ａもしくは電極パッド１５Ｂとなる。ここまでの工程により、コア材６の両面に配線１５からなる２層目の配線層を形成することができる（図３０参照）。配線１５の一部は、配線９と接続した構造となる。
【００７０】
次に、コア材６の両面にソルダレジスト１６を印刷する（図３１参照）。この時、コア材６の主面側におけるソルダレジスト１６の厚さは、導電性部材３Ａ、３Ｂの高さよりも高くなるようにする。次いで、そのソルダレジスト１６をフォトリソグラフィ技術によりパターニングし、ソルダレジスト１６に配線１５の一部に達する開口部１７を形成する（図３２参照）。ここで、コア材６の主面側において、開口部１７の底部に露出した配線１５の一部は、前述の基板母体１の半導体チップ搭載用の電極パッド３Ｃとなる（図３２での図示は省略）。また、コア材６の裏面側において、開口部１７の底部に露出した配線１５は、前述の基板母体１の電極パッド４Ａ、もしくは基板母体２の電極パッド４Ｂとなる。
【００７１】
次に、ブラスト処理により、コア材６の主面側のソルダレジスト１６を薄くし、導電性部材３Ａ、３Ｂをソルダレジスト１６の表面から突出させる。次いで、ドリル加工により、コア材６を貫通する前述のガイドホール１Ａ、２Ａ（図１〜図４参照）を形成し、基板母体１、２を製造する（図３３参照）。この時、ソルダレジスト１６の表面からの導電性部材３Ａ、３Ｂの突出高さは、ベース基板に搭載されるチップがバンプ電極を用いてベース基板に接合（フリップチップ接続）される場合には、ベース基板に搭載時のチップの高さ（ソルダレジスト１６の表面からチップの裏面までの高さ）より低くなり、かつ、導電性部材３Ａの高さと導電性部材３Ｂの高さとの和がそのチップの高さより大きくなるようにする。たとえば、そのチップの高さが約８０μｍである場合には、導電性部材３Ａ、３Ｂの高さは約５０μｍとする。
【００７２】
上記のような工程で製造される基板母体１、２であるが、ＰＯＰ型の半導体装置においては、上層の配線基板２Ｃからの信号線が下層の配線基板１Ｃへ導かれるため、内部の配線層数は、たとえば配線基板１Ｃが４層であるのに対し、配線基板２Ｃは２層と、配線基板２Ｃより配線基板１Ｃの方が多層となる。そのため、配線基板２Ｃとなる基板母体２を製造する際に絶縁層１０および配線１５を形成する工程を省略したり、配線基板１Ｃとなる基板母体１を製造する際に絶縁層１０および配線１５を形成する工程を繰り返してさらに多層構造を形成したりしてもよい。
【００７３】
次に、上記のような工程を経て製造された基板母体１、２を用いて、本実施の形態のＰＯＰ型の半導体装置を製造する工程について、図３４〜図４９を用いて説明する。
【００７４】
まず、基板母体１を用意し、ソルダレジスト１６（図２５もしくは図３３参照）から突出するように、電極パッド１５Ａ上に形成された導電性部材（ポスト）３Ａ表面に金属皮膜（導電膜）２１を形成する。この金属皮膜２１としては、はんだめっき膜、あるいは、金もしくはＮｉ−Ａｕ合金からなるめっき膜上にはんだめっき膜を積層したものを例示することができる。後の工程で、導電性部材３Ａは、配線基板（サブ基板）２Ｃの下面に形成された導電性部材３Ｂと接合されるが、表面に金属皮膜２１が形成されていることによって、導電性部材３Ｂとの接合強度を向上することができる。これにより、後のモールド工程において、下段側の配線基板１Ｃと上段側の配線基板２Ｃとの間に供給される樹脂の注入圧力により、この配線基板１Ｃに形成された導電性部材３Ａと配線基板２Ｃに形成された導電性部材３Ｂの接合部が破断する問題を抑制できる。また、金属皮膜２１にＮｉ−Ａｕ合金を含めた場合には、導電性部材３Ａの表面が酸化してしまうことを防ぐことができる。なお、図示は省略しているが、電極パッド３Ｃの表面にも同様の金属皮膜２１を形成する。
【００７５】
次に、基板母体１の主面における、各配線基板１Ｃとなる領域に半導体チップ２２を搭載する（図３５参照）。ここで、図３６は、隣接する２つの配線基板１Ｃとなる領域１Ｂを拡大して図示した平面図である。図３５および図３６に示す例では、半導体チップ２２は、表面に形成されたボンディングパッド（図示は省略）上にバンプ電極（突起電極）２３が形成され、このバンプ電極２３が電極パッド３Ｃと接合されることによって各配線基板１Ｃとなる領域に搭載される。この時、半導体チップ２２は、素子の形成された表面側が基板母体１と対向して搭載されることになる。
【００７６】
基板母体１、２を製造する工程を説明する中でも述べたが、図３７に示すように、ソルダレジスト１６の表面からの導電性部材３Ａ突出高さＨ１は、ベース基板となる領域に搭載された半導体チップ２２の高さ（ソルダレジスト１６の表面から半導体チップ２２の裏面までの高さ）Ｈ２より低くなっている。
【００７７】
次に、半導体チップ２２と基板母体１との間にアンダーフィル樹脂２４を塗布（図３８参照）した後、加熱圧着用のステージ２５に基板母体１を載置する（図３９参照）。この時、搭載された基板母体１は、裏面側がステージ２５と対向し、ステージ２５に備え付けられたガイドピン２６が基板母体１のガイドホール１Ａ（図１および図２参照）に通すことで、基板母体１のステージ２５上での位置決めをすることができる。次いで、基板母体２を用意する（図３９参照）。
【００７８】
次に、基板母体２をステージ２５に載置する（図４０参照）。この時、基板母体２は、導電性部材３Ｂが形成された裏面側が基板母体１と対向させられ、基板母体２のガイドホール２Ａにガイドピン２６が通されることで、ステージ２５上での位置が決定され、複数の導電性部材３Ａと導電性部材３Ｂとが、各々対応するものが１対１で対向し、接触する状態となる。なお、図４０では、導電性部材３Ａ（金属皮膜２１）と導電性部材３Ｂとの接触部の拡大断面も併せて示している。また、基板母体１、２のステージ２５上での位置が決定されると、基板母体１に区画された複数の配線基板１Ｃとなる領域は、それぞれが対応する基板母体２に区画された複数の配線基板２Ｃとなる領域と１対１で対向する状態となる。
【００７９】
次に、加熱ツール２７を用い、基板母体２を裏面側より加熱および加圧することにより、導電性部材３Ａと導電性部材３Ｂとを熱圧着（接合）し、これらを電気的に接続する（図４１参照）。この時、導電性部材３Ａの表面には、低抵抗の金属皮膜２１が形成されているので、この金属皮膜２１が熱圧着時に溶融し、金属皮膜２１を介して導電性部材３Ａと導電性部材３Ｂとが接合されることになる。それにより、導電性部材３Ａと導電性部材３Ｂとの間の接触抵抗を低減することが可能となる。
【００８０】
次に、モールド金型２８Ａ、２８Ｂを用い、基板母体１と基板母体２との間にモールド樹脂２９を注入し、基板母体１と基板母体２との間を樹脂封止する封止体を形成する（図４２参照）。このとき、図１および図４に示すように、複数の導電性部材３Ａ、３Ｂは、互いに離間するように形成されているため、基板母体１と基板母体２との間に供給されたモールド樹脂（樹脂）２９は、この複数の導電性部材３Ａ、３Ｂの間を介して供給される。次いで、モールド金型２８Ａ、２８Ｂから樹脂封止された基板母体１、２を取り出し、はみ出したモールド樹脂２９を除去し成形する（図４３参照）。
【００８１】
次に、基板母体１の電極パッド４Ａの各々上にはんだボールを配置し、リフロー処理を施すことによりはんだボールを電極パッド４Ａと接合し、バンプ電極（外部端子）３０を形成する（図４４参照）。
【００８２】
次に、配線基板１Ｃとなる領域および配線基板２Ｃとなる領域の平面外形に沿って、基板母体１、２を切断し、個々の配線基板１Ｃおよび配線基板２Ｃの組に個片化する（図４５参照）。ここで、図４６は、個々の配線基板１Ｃおよび配線基板２Ｃの組に個片化後の平面図である。この図４６に示すように、本実施の形態では、基板母体１、２は、一括して切断させることから、配線基板１Ｃおよび配線基板２Ｃの平面外形寸法は等しくなる。また、本実施の形態では、導電性部材３Ｂと電気的に接続する電極パッド４Ｂは、平面で半導体チップ２２と重なる位置にも配置されている。すなわち、配線基板２Ｃにおいては、平面で下段の半導体チップ２２と重なる位置でもチップあるいはチップ部品等を搭載することが可能となる。それにより、配線基板１Ｃおよび配線基板２Ｃの外形サイズを大型化することなく、配線基板２Ｃに配置する電極パッド４Ｂの数を増やすことが可能となる。また、電極パッド４Ｂの数が同じであるならば、配線基板１Ｃおよび配線基板２Ｃの外形サイズを小型化することができるので、本実施の形態の半導体装置についても小型化することが可能となる。
【００８３】
次に、外部接続用の電極としてバンプ電極３１が形成された半導体部材３２を用意する。次いで、そのバンプ電極３１を配線基板２Ｃの電極パッド４Ｂに接続することで半導体部材３２を配線基板２Ｃに搭載および電気的接続し、本実施の形態の半導体装置（半導体システム）ＳＤＳを製造する。図４８は、半導体部材３２を配線基板２Ｃに搭載した時点での平面図である。本実施の形態によれば、平面で下段の半導体チップ２２と重なる領域でも、上段の半導体部材３２は配置することができる。図４８では、半導体部材３２の平面外形が配線基板１Ｃおよび配線基板２Ｃの平面外形とほぼ同一である場合を図示しているが、半導体部材３２の平面外形の方が小さくなっていてもよい。
【００８４】
ここで、図４９は、本実施の形態のＰＯＰ型の半導体装置の要部断面図であり、図５０は、本実施の形態のＰＯＰ型の半導体装置をマザーボード等の外部実装基板に搭載した際のシステムブロック図の一例である。
【００８５】
下層の配線基板１Ｃに搭載された半導体チップ２２は、ＳＯＣ（System On Chip）型のチップであって画像処理等の論理処理を行い、上層の配線基板２Ｃに搭載された半導体部材３２は、メモリチップであって下段の半導体チップ２２が行う論理処理の際にワークＲＡＭとして用いられることを例示できる。半導体チップ２２と半導体部材３２との間では、バンプ電極２３、配線９、１５、導電性部材３Ａ、３Ｂ、およびバンプ電極３０を介して信号の授受が行われる。半導体チップ２２と外部ＬＳＩ３３との間では、バンプ電極２３、配線９、１５、およびバンプ電極３０を介して信号の授受が行われる。半導体チップ２２への電源電位（ＶＤＤ）および基準電位（ＧＮＤ）の供給は、バンプ電極２３、３０および配線９、１５を介して行われ、半導体部材３２への電源電位（ＶＤＤ）および基準電位（ＧＮＤ）の供給は、バンプ電極２３、３０、導電性部材３Ａ、３Ｂ、電極パッド４Ｂおよび配線９、１５を介し、半導体チップ２２は介さずに行われる。
【００８６】
また、配線基板２Ｃへは、複数の半導体チップ（マイコンチップおよびメモリチップ等）あるいはチップ部品（抵抗、コンデンサおよびインダクタ等）等を搭載することも可能である。図５１は、複数の半導体チップおよびチップ部品を搭載可能とした配線基板２Ｃの平面図である。配線基板２Ｃに設けられたパッド電極４Ｂは、搭載される半導体チップおよびチップ部品に合わせた平面形状で形成されている。このような場合でも、パッド電極４Ｂは、下段の半導体チップ２２と重なる位置に配置することが可能である。図５２は、半導体チップ３２Ａ、３２Ｂおよびチップ部品３２Ｃを配線基板２Ｃに搭載した時点での平面図である。本実施の形態によれば、平面で下段の半導体チップ２２と重なる領域でも、上段の半導体チップ３２Ａ、３２Ｂおよびチップ部品３２Ｃは配置することができる。すなわち、本実施の形態によれば、上層と下層とで、半導体チップ２２、３２、３２Ａ、３２Ｂおよびチップ部品３２Ｃの組み合わせを大幅に向上することが可能となる。
【００８７】
上記の本実施の形態では、配線基板１Ｃに搭載される半導体チップ２２がバンプ電極２３を介して実装される場合について説明したが、図５３に示すように、ボンディングワイヤ３４によって実装される構造であってもよい。この場合、上記の実施の形態では、半導体チップ２２の電極パッド（図示は省略）上に形成されたバンプ電極２３と電気的に接続される配線基板（ベース基板）１Ｃの電極パッド３Ｃが、配線基板（ベース基板）１Ｃの主面において、半導体チップ２２と平面的に重なる領域に形成されていたが、図５３に示すように、電極パッド３Ｃは、配線基板（ベース基板）１Ｃにおいて、半導体チップ２２が搭載される領域の周囲に形成される。このようなボンディングワイヤ３４を用いる場合には、半導体チップ２２上にボンディングワイヤ３４のループが形成されることから、配線基板１Ｃのソルダレジスト１６の表面からの導電性部材３Ａ突出高さＨ１は、半導体チップ２２の厚さ（ソルダレジスト１６の表面から半導体チップ２２の表面までの高さ）Ｈ２より高くなるようにすることが好ましい。
【００８８】
上記の本実施の形態によれば、配線基板１Ｃに搭載された半導体チップ２２（バンプ電極２３により実装されている場合には裏面であり、ボンディングワイヤ３４により実装されている場合には主面）と配線基板２Ｃとの間にモールド樹脂２９が配置された構造となる（図４７参照）。それにより、本実施の形態のＰＯＰ型の半導体装置を実装した際に、配線基板２Ｃが撓んでしまうことを抑制することができる。すなわち、本実施の形態の半導体装置の歩留まりを向上することができ、信頼性を向上することができる。
【００８９】
また、上記の本実施の形態によれば、予め基板母体１、２に設けたガイドホール１Ａ、２Ａを用いて基板母体１Ａ、２Ａの位置を合わせ、それぞれ対応する導電性部材３Ａと導電性部材３Ｂとを熱圧着するので（図３９〜図４１参照）、導電性部材３Ａと導電性部材３Ｂとの位置合わせおよび接合を容易に行うことができる。
【００９０】
また、上記の本実施の形態によれば、導電性部材３Ａと導電性部材３Ｂとが低抵抗の金属皮膜２１を介して接続され、導電性部材３Ａと導電性部材３Ｂとの間の接触抵抗を低減することができる。それにより、本実施の形態の半導体装置の動作速度の高速化に対応することが可能となる。
【００９１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９２】
たとえば、前記実施の形態においては、基板母体１の製造工程中にポスト状の導電性部材も形成する場合について説明したが、基板母体１を製造した後に、製造された基板母体１に対してポスト状の導電性部材を形成してもよい。
【００９３】
また、前記実施の形態においては、ベースとなる配線基板１Ｃに形成された導電性部材３Ａの表面に金属皮膜２１を形成する場合について説明したが、付属の配線基板２Ｃの下面に形成された導電性部材３Ｂの表面に金属皮膜２１を形成しておいてもよい。もちろん、導電性部材３Ａ、３Ｂのそれぞれの表面に金属皮膜２１を形成しておいてもよい。これにより、導電性部材３Ａ、３Ｂの接合強度をさらに向上することができるだけでなく、それぞれの導電性部材３Ａ、３Ｂの表面の酸化も抑制できるため、電気抵抗を低減することができ、半導体システムにおける信号入出力の遅延を抑制できる。すなわち、半導体装置（半導体システム）の更なる高速化が可能となる。
【００９４】
また、前記実施の形態では、半導体部材３２を配線基板（サブ基板）２Ｃ上に搭載する工程まで説明し、半導体部材３２が搭載された状態を、半導体装置として説明したが、バンプ電極３０を配線基板（ベース基板）１Ｃの下面に形成し、配線基板１Ｃ、２Ｃおよび封止体２９を切断することで得られる、図４５に示すような構造体を、１つの完成した半導体装置としてもよい。この場合、半導体部材３２が搭載されていない状態で、半導体装置は管理または出荷されるため、適用する電子装置の機能に応じて構築される半導体システムを適宜変更できる。
【産業上の利用可能性】
【００９５】
本発明の半導体装置の製造方法および半導体装置は、ＭＣＭ型の半導体装置およびその製造工程に適用することができる。
【符号の説明】
【００９６】
１ 基板母体
１Ａ ガイドホール
１Ｂ ベース基板となる領域
１Ｃ 配線基板（ベース基板、インタポーザ）
２ 基板母体
２Ａ ガイドホール
２Ｃ 配線基板（サブ基板、インタポーザ）
３Ａ 導電性部材
３Ｂ 導電性部材
３Ｃ 電極パッド（ボンディングリード）
４Ａ 電極パッド（ランド）
４Ｂ 電極パッド（ランド）
５ 銅薄膜
５Ａ 銅膜
６ コア材
７ スルーホール
８ フォトレジスト膜
９ 配線
１０ 絶縁層
１１ 開口部
１２ 銅膜
１３ フォトレジスト膜
１４ 銅膜
１５ 配線
１５Ａ 電極パッド（ランド）
１５Ｂ 電極パッド（ランド）
１６ ソルダレジスト（絶縁膜、主面用絶縁膜）
１７ 開口部
１８ フォトレジスト膜
１９ 開口部
２１ 金属皮膜（導電膜）
２２ 半導体チップ
２２Ａ 電極パッド
２２Ｂ 回路素子（半導体素子）
２３ バンプ電極（突起電極）
２４ アンダーフィル樹脂
２５ ステージ
２６ ガイドピン
２７ 加熱ツール
２８Ａ、２８Ｂ モールド金型
２９ モールド樹脂（封止体）
３０ バンプ電極（外部端子）
３１ バンプ電極
３２ 半導体部材
３２Ａ、３２Ｂ 半導体チップ
３２Ｃ チップ部品
３３ 外部ＬＳＩ
３４ ボンディングワイヤ
ＳＤＳ 半導体装置（半導体システム）
【特許請求の範囲】
【請求項１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）第１主面、前記第１主面に形成された第１電極パッド、前記第１電極パッドよりも前記第１主面の周縁部側に配置された第２電極パッド、前記第２電極パッド上に形成された第１導電性部材、前記第１導電性部材の表面に形成された導電膜、前記第１主面とは反対側の第１裏面、および前記第１裏面に形成された第３電極パッドを有する第１基板を準備する工程；
（ｂ）表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第１基板の前記第１主面に搭載する工程；
（ｃ）前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとを、第２導電性部材を介して電気的に接続する工程；
（ｄ）第２主面、前記第２主面に形成された第４電極パッド、前記第２主面とは反対側の第２裏面、前記第２裏面に形成された第５電極パッド、および前記第５電極パッド上に形成された第３導電性部材を有する第２基板を、前記第２基板の前記第２裏面が前記第１基板の前記第１主面と対向するように、前記第１基板上に配置する工程；
（ｅ）前記（ｄ）工程後、前記導電膜を介して前記第３導電性部材を前記第１導電性部材と電気的に接続する工程；
（ｆ）前記（ｅ）工程後、前記第１基板と前記第２基板との間に樹脂を供給し、前記半導体チップおよび前記第１導電性部材と、前記第３導電性部材との接合部を封止する工程；
（ｇ）前記（ｆ）工程後、前記第１基板の前記第３電極パッドに外部端子を形成する工程。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記導電膜は、前記外部端子より融点が高いことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記半導体チップは、前記ボンディングパッドと接続する突起電極を有し、
前記（ｂ）工程では、前記半導体チップの前記表面が前記第１基板の前記第１主面と対向するように、前記半導体チップを前記第１基板の前記第１主面に搭載し、
前記（ｃ）工程では、前記半導体チップの前記突起電極と前記第１基板の前記第１電極パッドとを接続し、
前記第１基板の前記第１主面に搭載した前記半導体チップの高さは、前記第１導電性部材の高さより大きいことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記半導体チップの前記裏面が前記第１基板の前記第１主面と対向するように、前記半導体チップを前記第１基板の前記第１主面に搭載し、
前記（ｃ）工程では、前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとをボンディングワイヤを介して電気的に接続し、
前記半導体チップの厚さは、前記第１導電性部材の高さより小さいことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記（ｆ）工程にて、前記半導体チップと前記第２基板の前記第２裏面との間に前記樹脂からなる封止体を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程後において、前記第２基板の前記第４電極パッドは、平面で前記第１基板に搭載された前記半導体チップと重なる領域に形成されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記第１導電性部材および前記第３導電性部材は、めっき法にて形成されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記第１基板および前記第２基板には、それぞれ内部に配線層が形成され、
前記第１基板には、前記第２基板よりも多層の前記配線層が形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記第１基板および前記第２基板は、平面で外形寸法が等しいことを特徴とする半導体装置の製造方法。
【請求項１０】
第１主面、前記第１主面に形成された第１電極パッド、前記第１電極パッドよりも前記第１主面の周縁部側に配置された第２電極パッド、前記第２電極パッド上に形成された第１導電性部材、前記第１主面とは反対側の第１裏面、および前記第１裏面に形成された第３電極パッドを有する第１基板と、
表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有し、前記第１基板の前記第１主面に搭載された半導体チップと、
前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとを電気的に接続する第２導電性部材と、
第２主面、前記第２主面に形成された第４電極パッド、前記第２主面とは反対側の第２裏面、前記第２裏面に形成された第５電極パッド、および前記第５電極パッド上に形成された第３導電性部材を有し、前記第２裏面が前記第１基板の前記第１主面と対向するように、前記第１基板上に配置された第２基板と、
前記第１導電性部材と前記第３導電性部材とを電気的に接続する導電膜と、
前記半導体チップ、および前記第１導電性部材と前記第３導電性部材との接合部を封止するように、前記第１基板と前記第２基板との間に形成された樹脂と、
前記第１基板の前記第３電極パッドに形成された外部端子と、
を含み、
前記樹脂は、前記半導体チップと前記第２基板の前記第２裏面との間に形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記半導体チップは、前記ボンディングパッドと接続する突起電極を有し、
前記半導体チップは、前記表面が前記第１基板の前記第１主面と対向するように、前記第１基板の前記第１主面に搭載され、
前記半導体チップの前記突起電極は、前記第１基板の前記第１電極パッドと接続され、
前記第１基板の前記第１主面に搭載された前記半導体チップの高さは、前記第１導電性部材の高さより大きいことを特徴とする半導体装置。
【請求項１２】
請求項１０記載の半導体装置において、
前記半導体チップは、前記裏面が前記第１基板の前記第１主面と対向するように、前記第１基板の前記第１主面に搭載され、
前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとは、ボンディングワイヤを介して電気的に接続され、
前記半導体チップの厚さは、前記第１導電性部材の高さより小さいことを特徴とする半導体装置。
【請求項１３】
請求項１０記載の半導体装置において、
前記第２基板の前記第４電極パッドは、平面で前記第１基板に搭載された前記半導体チップと重なる領域に形成されていることを特徴とする半導体装置。
【請求項１４】
請求項１０記載の半導体装置において、
前記第１基板および前記第２基板には、それぞれ内部に配線層が形成され、
前記第１基板には、前記第２基板よりも多層の前記配線層が形成されていることを特徴とする半導体装置。
【請求項１５】
請求項１０記載の半導体装置において、
前記第１基板および前記第２基板は、平面で外形寸法が等しいことを特徴とする半導体装置。
【請求項１６】
請求項１０記載の半導体装置において、
前記第２基板の前記第２主面には、前記半導体チップと同種または異種の他の半導体チップ、もしくはチップ部品の少なくとも一方が、１つ以上搭載されていることを特徴とする半導体装置。
【請求項１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）第１主面、前記第１主面に形成された第１電極パッド、前記第１電極パッドよりも前記第１主面の周縁部側に配置された第２電極パッド、前記第２電極パッド上に形成された第１導電性部材、前記第１導電性部材の表面に形成された導電膜、前記第１主面とは反対側の第１裏面、および前記第１裏面に形成された第３電極パッドを有する第１基板を準備する工程；
（ｂ）表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第１基板の前記第１主面に搭載する工程；
（ｃ）前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとを、第２導電性部材を介して電気的に接続する工程；
（ｄ）第２主面、前記第２主面に形成された第４電極パッド、前記第２主面とは反対側の第２裏面、前記第２裏面に形成された第５電極パッド、および前記第５電極パッド上に形成された第３導電性部材を有する第２基板を、前記第２基板の前記第２裏面が前記第１基板の前記第１主面と対向するように、前記第１基板上に配置する工程；
（ｅ）前記（ｄ）工程後、前記導電膜を介して前記第３導電性部材を前記第１導電性部材と電気的に接続する工程；
（ｆ）前記（ｅ）工程後、前記第１基板と前記第２基板との間に樹脂を供給し、前記半導体チップおよび前記第１導電性部材と、前記第３導電性部材との接合部を封止する工程；
（ｇ）前記（ｆ）工程後、前記第１基板の前記第３電極パッドに外部端子を形成する工程。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記導電膜は、前記外部端子より融点が高いことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記半導体チップは、前記ボンディングパッドと接続する突起電極を有し、
前記（ｂ）工程では、前記半導体チップの前記表面が前記第１基板の前記第１主面と対向するように、前記半導体チップを前記第１基板の前記第１主面に搭載し、
前記（ｃ）工程では、前記半導体チップの前記突起電極と前記第１基板の前記第１電極パッドとを接続し、
前記第１基板の前記第１主面に搭載した前記半導体チップの高さは、前記第１導電性部材の高さより大きいことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記半導体チップの前記裏面が前記第１基板の前記第１主面と対向するように、前記半導体チップを前記第１基板の前記第１主面に搭載し、
前記（ｃ）工程では、前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとをボンディングワイヤを介して電気的に接続し、
前記半導体チップの厚さは、前記第１導電性部材の高さより小さいことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記（ｆ）工程にて、前記半導体チップと前記第２基板の前記第２裏面との間に前記樹脂からなる封止体を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程後において、前記第２基板の前記第４電極パッドは、平面で前記第１基板に搭載された前記半導体チップと重なる領域に形成されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記第１導電性部材および前記第３導電性部材は、めっき法にて形成されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記第１基板および前記第２基板には、それぞれ内部に配線層が形成され、
前記第１基板には、前記第２基板よりも多層の前記配線層が形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記第１基板および前記第２基板は、平面で外形寸法が等しいことを特徴とする半導体装置の製造方法。
【請求項１０】
第１主面、前記第１主面に形成された第１電極パッド、前記第１電極パッドよりも前記第１主面の周縁部側に配置された第２電極パッド、前記第２電極パッド上に形成された第１導電性部材、前記第１主面とは反対側の第１裏面、および前記第１裏面に形成された第３電極パッドを有する第１基板と、
表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有し、前記第１基板の前記第１主面に搭載された半導体チップと、
前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとを電気的に接続する第２導電性部材と、
第２主面、前記第２主面に形成された第４電極パッド、前記第２主面とは反対側の第２裏面、前記第２裏面に形成された第５電極パッド、および前記第５電極パッド上に形成された第３導電性部材を有し、前記第２裏面が前記第１基板の前記第１主面と対向するように、前記第１基板上に配置された第２基板と、
前記第１導電性部材と前記第３導電性部材とを電気的に接続する導電膜と、
前記半導体チップ、および前記第１導電性部材と前記第３導電性部材との接合部を封止するように、前記第１基板と前記第２基板との間に形成された樹脂と、
前記第１基板の前記第３電極パッドに形成された外部端子と、
を含み、
前記樹脂は、前記半導体チップと前記第２基板の前記第２裏面との間に形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記半導体チップは、前記ボンディングパッドと接続する突起電極を有し、
前記半導体チップは、前記表面が前記第１基板の前記第１主面と対向するように、前記第１基板の前記第１主面に搭載され、
前記半導体チップの前記突起電極は、前記第１基板の前記第１電極パッドと接続され、
前記第１基板の前記第１主面に搭載された前記半導体チップの高さは、前記第１導電性部材の高さより大きいことを特徴とする半導体装置。
【請求項１２】
請求項１０記載の半導体装置において、
前記半導体チップは、前記裏面が前記第１基板の前記第１主面と対向するように、前記第１基板の前記第１主面に搭載され、
前記半導体チップの前記ボンディングパッドと前記第１基板の前記第１電極パッドとは、ボンディングワイヤを介して電気的に接続され、
前記半導体チップの厚さは、前記第１導電性部材の高さより小さいことを特徴とする半導体装置。
【請求項１３】
請求項１０記載の半導体装置において、
前記第２基板の前記第４電極パッドは、平面で前記第１基板に搭載された前記半導体チップと重なる領域に形成されていることを特徴とする半導体装置。
【請求項１４】
請求項１０記載の半導体装置において、
前記第１基板および前記第２基板には、それぞれ内部に配線層が形成され、
前記第１基板には、前記第２基板よりも多層の前記配線層が形成されていることを特徴とする半導体装置。
【請求項１５】
請求項１０記載の半導体装置において、
前記第１基板および前記第２基板は、平面で外形寸法が等しいことを特徴とする半導体装置。
【請求項１６】
請求項１０記載の半導体装置において、
前記第２基板の前記第２主面には、前記半導体チップと同種または異種の他の半導体チップ、もしくはチップ部品の少なくとも一方が、１つ以上搭載されていることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【公開番号】特開２０１０−２８７７１０（Ｐ２０１０−２８７７１０Ａ）
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１３９９６７（Ｐ２００９−１３９９６７）
【出願日】平成２１年６月１１日（２００９．６．１１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願日】平成２１年６月１１日（２００９．６．１１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]