半導体装置及び半導体装置の製造方法
【課題】信頼性を低下することなく高集積化が可能な半導体装置及び半導体装置の製造方法を提供すること。
【解決手段】半導体装置は、コンタクト層４０及びＡｌ層の真上にＡｌ層を積層したＡｌスタック構造をなすものであり、コンタクト層４０の真上に１ｓｔＡｌ層１０が積層され、１ｓｔＡｌ層１０の真上に２ｎｄＡｌ層２０が積層され、２ｎｄＡｌ層２０の真上に３ｒｄＡｌ層３０が積層されてなるものである。
【解決手段】半導体装置は、コンタクト層４０及びＡｌ層の真上にＡｌ層を積層したＡｌスタック構造をなすものであり、コンタクト層４０の真上に１ｓｔＡｌ層１０が積層され、１ｓｔＡｌ層１０の真上に２ｎｄＡｌ層２０が積層され、２ｎｄＡｌ層２０の真上に３ｒｄＡｌ層３０が積層されてなるものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置は、高集積化と微細化が求められている。そこで、半導体基板上に形成される下層配線層（アルミ配線）と上層配線層（アルミ配線）との接続を、層間絶縁膜に設けられた層間接続孔（ビアホール）にタングステンプラグを埋設させることにより行なう半導体装置がある（特許文献１）。
【特許文献１】特開２００５−３０２７５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、特許文献１に示されるようなタングステンプラグは、使用環境が高温で配線に流れる電流が大電流である場合（例えば、車載用ＩＣなどに適用する場合）にはアルミ配線とのカーケンダル効果によるエレクトロマイグレーション寿命が保証できず、信頼性が低下する可能性がある。
【０００４】
本発明は、上記問題点に鑑みなされたものであり、信頼性を低下することなく高集積化が可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために請求項１に記載の半導体装置は、半導体基板に設けられるホールが形成された複数層の絶縁層と、ホールの内部及びホールの上部側開口周囲に設けられる配線部材とを含む半導体装置であって、配線部材はＡｌを主成分とする金属からなり、複数層の絶縁層のうち二層目以降の絶縁層に形成されるホールは、ホールが形成されている絶縁層の直下の絶縁層に設けられるホールの真上であり、その直下の絶縁層のホールに設けられる配線部材上に形成されることを特徴とするものである。
【０００６】
このように、ホール（ビアホール、コンタクトホール）の真上にホール（ビアホール）を備え、そのホールの内部及びホールの上部側開口周囲にはＡｌを主成分とする金属からなる配線部材を備えることによって、タングステンプラグを用いた場合のようなＷとＡｌとのカーケンダル効果は生じることはなく、スタックド配線構造を達成することができるので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる。
【０００７】
また、配線部材は、請求項２に示すように、純Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕのうちの少なくとも一つを用いることができる。
【０００８】
また、請求項３に示すように、配線部材の上端面には、反射防止膜を備えるようにしてもよい。
【０００９】
また、請求項４に示すように、ホールと配線部材との間には、Ｔｉを主成分とする下地金属膜を備えるようにしてもよい。
【００１０】
Ｔｉは、Ａｌの濡れ性を向上させることができる材料である。したがって、このような下地金属を備えることによって、ホールに対する配線部材の埋め込み性を良くすることができるので、配線部材間の接続信頼性を向上することができる。
【００１１】
また、上記目的を達成するために請求項５に記載の半導体装置の製造方法は、半導体基板上に形成されたホールに対し、ホールの内部及びホールの上部側開口周囲にＡｌを主成分とする配線部材を形成してなる半導体装置の製造方法であって、絶縁層に設けられたホールの内部及びホールの上部側開口周囲にＡｌの濡れ性を向上するためにＡｌとは異なる金属を主成分とする下地金属膜を成膜する下地成膜工程と、下地金属膜上に凝集の生じない温度でＡｌを主成分とする第１配線部材を成膜する第１成膜工程と、第１配線部材を加熱温度４００℃以上、加熱時間１００秒より長く加熱するプリヒート工程と、プリヒート工程後、第１配線部材上に第１成膜工程よりも高い温度で第１配線部材と同じ成分で構成される第２配線部材を成膜し配線部材を形成する第２成膜工程とを備えることを特徴とするものである。
【００１２】
このようにすることによって、ホール（ビアホール、コンタクトホール）の内部及びホールの上部側開口周囲に形成するＡｌを主成分とする配線部材の上端面を平坦にすることができる。これによって、配線部材の真上に上段のホール（ビアホール）を形成して、そのホールに配線部材を形成することができる。つまり、Ａｌスタックド配線構造とすることができる。したがって、タングステンプラグを用いた場合のようなＷとＡｌとのカーケンダル効果は生じないので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる半導体装置を製造することができる。
【００１３】
また、上記目的を達成するために請求項６に記載の半導体装置の製造方法は、半導体基板上に形成されたホールに対し、ホールの内部及びホールの上部側開口周囲に、Ａｌを主成分とする配線部材を形成してなる半導体装置の製造方法であって、絶縁層に設けられたホールの内部及びホールの上部側開口周囲に、Ａｌの濡れ性を向上するために、Ａｌとは異なる金属を主成分とする下地金属膜を成膜する下地成膜工程と、下地金属膜上に、凝集の生じない温度で、Ａｌを主成分とする第１配線部材を成膜する第１成膜工程と、第１配線部材を所定の条件を満たす加熱温度、加熱時間で加熱するプリヒート工程と、プリヒート工程後、第１配線部材上に、第１成膜工程よりも高い温度で、６０Å／ｓ以下のレートで第１配線部材と同じ成分で構成される第２配線部材を成膜し配線部材を形成する第２成膜工程とを備えることを特徴とするものである。
【００１４】
このようにすることによって、ホール（ビアホール、コンタクトホール）の内部及びホールの上部側開口周囲に形成するＡｌを主成分とする配線部材の上端面を平坦にすることができる。これによって、配線部材の真上に上段のホール（ビアホール）を形成して、そのホールに配線部材を形成することができる。つまり、Ａｌスタックド配線構造とすることができる。したがって、タングステンプラグを用いた場合のようなＷとＡｌとのカーケンダル効果は生じないので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる半導体装置を製造することができる。
【００１５】
また、第１成膜工程は、請求項７に示すように、イオナイズドスパッタ法を採用することもできるし、請求項８に示すように、ＣＶＤ法を採用することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図に基づいて説明する。
【００１７】
図１は、本実施形態に係る半導体装置の製造方法が適用される半導体装置の概略構成を示す断面図である。図１に示す半導体装置は、下地絶縁層１４０の下部に形成される半導体素子は省略して、半導体素子が形成された基板上に構成される配線部を示すものである。半導体素子は、ＬＤＭＯＳ（Lateral Double-diffused MOS）トランジスタなどを採用することができるが、特に限定されるものではない。なお、尚、半導体素子に関しては、例えば本出願人が先に特開２００７−２５０５８７号公報等により開示しているので、本実施の形態における詳細な説明は省略する。
【００１８】
配線部は、半導体層上に、下地絶縁層１４０（例えばＢＰＳＧ層）及び１５０（例えばＴＥＯＳ層）、コンタクト層４０（本発明における配線部材に相当するものであり、例えばＡｌ層）、第１層間絶縁層１１０（例えばＴＥＯＳ層）、１ｓｔＡｌ層１０（本発明における配線部材に相当する）、第２層間絶縁層１２０（例えばＴＥＯＳ層）、２ｎｄＡｌ層２０（本発明における配線部材に相当する）、第３層間絶縁層１３０（例えばＴＥＯＳ層）、３ｒｄＡｌ層３０（本発明における配線部材に相当する）、及びパッシベーション層１６０（例えばＰ−ＳｉＮ層）を順に形成してなる。図１に示すように、本実施の形態における半導体装置は、コンタクト層４０及びＡｌ層の真上にＡｌ層を積層したＡｌスタック構造をなすものである。具体的には、コンタクト層４０の真上に１ｓｔＡｌ層１０が積層され、１ｓｔＡｌ層１０の真上に２ｎｄＡｌ層２０が積層され、２ｎｄＡｌ層２０の真上に３ｒｄＡｌ層３０が積層されてなるものである。つまり、コンタクト層４０、１ｓｔＡｌ層１０、２ｎｄＡｌ層２０、３ｒｄＡｌ層２０はアルミプラグである。
【００１９】
なお、本実施の形態においては、配線部材である１ｓｔＡｌ層１０、２ｎｄＡｌ層２０、３ｒｄＡｌ層３０、コンタクト層４０として、ＡｌＣｕを採用して説明する。ただし、配線部材は、ＡｌＣｕに限定されるものではなく、他にも純Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕなどを採用することができる。
【００２０】
このように構成される半導体装置において、本実施形態においては、上述の配線部の構造、及びＡｌ金属層（コンタクト層４０、１ｓｔＡｌ層１０、２ｎｄＡｌ層２０、３ｒｄＡｌ層３０）の製造方法に特徴がある。その代表例として、コンタクト層４０及び１ｓｔＡｌ層１０の製造方法を、図２乃至図４を用いて説明する。
【００２１】
まず、図２を用いて、コンタクト層４０の製造方法に関して説明する。
【００２２】
上述した基板に半導体素子を形成後（デバイス工程後）、半導体層の表面上（基板表面上）に下地絶縁層１４０及び１５０を形成する。そして、図２（ａ）に示すように下地絶縁層１４０及び１５０にコンタクトホール１４１を形成するホール形成工程を実施する。
【００２３】
次に、所定の条件のもとで所謂２段階スパッタ法（低温スパッタ後、高温スパッタを実施）を実施する。このように所定の条件のもとで２段階スパッタ法を採用すると、コンタクト層４０（ＡｌＣｕ）の表面を平坦化しやすくすることができる。
【００２４】
先ず、図２（ｂ）に示すように、コンタクトホール１４１の壁面（内部）及びコンタクトホール１４１の上部側開口周囲（下地絶縁層１５０上）に、下地金属膜６０を成膜する下地成膜工程を実施する。この下地成膜工程は、Ａｌの濡れ性を向上し、凝集が生じるのを抑制するために実施する。なお、下地金属膜６０を設けないと、同一条件で後述するコンタクト層４０（ＡｌＣｕ）を成膜しても、凝集が生じる可能性がある。
【００２５】
下地金属膜６０の構成材料としては、Ａｌとは異なる金属を主成分とし、Ａｌの濡れ性を向上できるものであれば採用することができる。本実施形態においては、Ｔｉ及びＴｉを主成分とするＴｉＮ膜を下地金属膜６０として採用している。なお、下地金属膜６０に関しては、周知技術であるため図１〜図４においては、Ｔｉ膜とＴｉＮ膜とを一層で簡略化して描いてある。
【００２６】
具体的には、デガス処理（例えば、３５０℃で２分）した後、スパッタ法により、数十ｎｍ程度（例えば、膜厚７０ｎｍ）の厚さとなるようにＴｉ膜を成膜する。成膜条件は、例えば、温度２７０℃、パワー１〜３ｋｗ、Ａｒ圧７ｍｔｏｒｒ。その後、スパッタ法により、１００数ｎｍ程度（例えば、膜厚１００〜１５０ｎｍ）の厚さとなるようにＴｉＮ膜を成膜する。成膜条件は、例えば、温度２７０℃、パワー６〜８ｋｗ、Ａｒ圧７ｍｔｏｒｒ。
【００２７】
次いで、図２（ｃ）に示すように、下地金属膜６０上に、凝集の生じない温度で、ＡｌＣｕからなる第１Ａｌ金属膜４１を成膜する第１成膜工程を実施する。このように、凝集の生じない温度（換言すれば低温）で第１Ａｌ金属膜４１を成膜すると、凝集が生じるのを抑制することができる。なお、高温で成膜した場合、下地金属膜６０を設けても、凝集が生じる可能性がある。
【００２８】
具体的には、凝集の生じない温度として、２００℃以下の温度（例えば１５０℃）で成膜するようにしている。そして、第１Ａｌ金属膜４１の膜厚を例えば１５０〜３００ｎｍ程度としている。その他の成膜条件は、例えば、パワー７〜８ｋｗ、Ａｒ圧７ｍｔｏｒｒである。
【００２９】
このように低温成膜する場合、高温成膜に比べて膜厚を均一とすることができる。第１成膜工程が終了した段階では、図２（ｃ）に示すように、コンタクトホール１４１の上方に位置する第１Ａｌ金属膜４１の部位に、凹部を有している。
【００３０】
第１Ａｌ金属膜４１成膜後、第１Ａｌ金属膜４１を加熱するプリヒート工程を実施する。このプリヒート工程は、加熱により第１Ａｌ金属膜４１を流動させて、コンタクトホール１４１内を埋める（凹部を小さくする）、すなわち、最終的にコンタクト層４０（Ａｌ金属層）を平坦化するために実施するものである。このプリヒート工程は、加熱温度４００℃以上、加熱時間１００秒より長く加熱する。この条件を満たすことによって、第１Ａｌ金属膜４１の表面（上端面）を平坦にできる。
【００３１】
そして、プリヒート工程終了後、図２（ｄ）に示すように、第１Ａｌ金属膜４１上に、第１成膜工程よりも高い温度で、第１Ａｌ金属膜と同じ成分で構成される第２Ａｌ金属膜（図示略）を例えば、膜厚２００〜３５０ｎｍ成膜する第２成膜工程を実施する。これにより、コンタクト層４０が形成される。このときの成膜条件は、例えば、パワー１〜３ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒである。このように、上述の条件に従ってプリヒート工程を実施した後に、第２成膜工程を実施することによって、コンタクト層４０の表面（上端面）を平坦にすることができる。
【００３２】
また、第２成膜工程において、成膜条件を変更して（例えば、パワー１〜２．５ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒ）、レートを６０Å／ｓ以下とすることによって、プリヒート工程の条件によらずコンタクト層４０の表面（上端面）を平坦にすることができる。
【００３３】
次に、第２成膜工程終了後、図２（ｅ）に示すように、スパッタ法により、数十ｎｍ程度（例えば、膜厚３０ｎｍ）の厚さとなるようにＴｉＮ膜６２を成膜する。成膜条件は、例えば、温度２７０℃、パワー３〜７ｋｗ、Ａｒ／Ｎ２ガス比１：１。そして、ＴｉＮ膜６２を成膜終了後、図２（ｆ）に示すよう、フォトリソグラフィによってコンタクト層４０を形成する。
【００３４】
また、本実施の形態においては、第２成膜工程と同一のチャンバを利用してプリヒート工程を実施するようにしている。これにより、製造工程（設備）を簡素化している。しかしながら、第２成膜工程とは別のチャンバにてプリヒート工程を実施しても良い。
【００３５】
このように、本実施形態に係る半導体装置の製造方法によれば、プリヒート工程において、加熱温度４００℃以上、加熱時間１００秒より長く加熱するか、第２成膜工程において、成膜条件を変更して（例えば、パワー１〜２．５ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒ）、レートを６０Å／ｓ以下とすることによって、コンタクト層４０の表面（上端面）を平坦にすることができる。したがって、コンタクト層４０の真上に第１ビアホール１１１及び１ｓｔＡｌ層１０を形成して、Ａｌスタック構造とすることができる。
【００３６】
また、このようにＡｌスタック構造をなすことができるので、タングステンプラグを用いる必要がない。よって、ＷとＡｌとのカーケンダル効果は生じないので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる半導体装置を製造することができる。
【００３７】
次に、図３を用いて、１ｓｔＡｌ層１０のためのビアホールの製造方法を説明する。
【００３８】
まず、図３（ａ）に示すように、図２（ｆ）の工程終了後に全面にＰ−ＳｉＮ層６１を形成する。そして、図３（ｂ）に示すように、Ｐ−ＳｉＮ層６１上に第１層間絶縁層１１０（例えばＴＥＯＳ層）を形成する。この第１層間絶縁膜１１０は、コンタクト層４０上に形成するため表面が凸凹状態となる。そこで、図３（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）にて表面を平坦化する。その後、図３（ｄ）に示すように、第１層間絶縁層１１０に第１ビアホール１１１を形成するビアホール形成工程を実施する。このとき、第１ビアホール１１１は、コンタクトホール１４１の真上に形成する。本実施の形態においては、第１ビアホール１１１の底辺に露出するＴｉＮ膜６２が形成されているコンタクト層４０の上端面は平坦に形成されているため、コンタクト層４０の真上に１ｓｔＡｌ層１０を形成しても配線不良などを抑制できるためである。
【００３９】
次に、図４を用いて１ｓｔＡｌ層１０の製造方法を示す工程別断面図である。
【００４０】
この１ｓｔＡｌ層１０の製造方法は、上述のコンタクト層４０の製造方法と略同じである。１ｓｔＡｌ層１０に関しても、所定の条件のもとで所謂２段階スパッタ法（低温スパッタ後、高温スパッタを実施）を実施する。このように所定の条件のもとで２段階スパッタ法を採用すると、１ｓｔＡｌ層１０（ＡｌＣｕ）の表面を平坦化しやすくすることができる。
【００４１】
先ず、図４（ａ）に示すように、第１ビアホール１１１の壁面（内部）及び第１ビアホール１１１の上部側開口周囲（第１層間絶縁膜１１０上）に、下地金属膜６３を成膜する下地成膜工程を実施する。この下地成膜工程は、Ａｌの濡れ性を向上し、凝集が生じるのを抑制するために実施する。なお、下地金属膜６３を設けないと、同一条件で後述する１ｓｔＡｌ層１０（ＡｌＣｕ）を成膜しても、凝集が生じる可能性がある。
【００４２】
下地金属膜６３の構成材料としては、Ａｌとは異なる金属を主成分とし、Ａｌの濡れ性を向上できるものであれば採用することができる。例えば、Ｔｉ、ＴｉＮ膜、Ｔｉ／ＴｉＮ／Ｔｉ膜などを採用することができる。本実施形態においては、下地金属膜６３としてＴｉ膜を採用している。
【００４３】
具体的には、デガス処理（例えば、３５０℃で２分）した後、スパッタ法により、数十ｎｍ程度（例えば、膜厚７０ｎｍ）の厚さとなるようにＴｉ膜を成膜する。成膜条件は、例えば、温度２７０℃、パワー１〜３ｋｗ、Ａｒ圧７ｍｔｏｒｒ。
【００４４】
次いで、図４（ｂ）に示すように、下地金属膜６３上に、凝集の生じない温度で、ＡｌＣｕからなる第３Ａｌ金属膜１１を成膜する第３成膜工程（第１成膜工程と同等）を実施する。このように、凝集の生じない温度（換言すれば低温）で第３Ａｌ金属膜１１を成膜すると、凝集が生じるのを抑制することができる。なお、高温で成膜した場合、下地金属膜６３を設けても、凝集が生じる可能性がある。
【００４５】
具体的には、凝集の生じない温度として、２００℃以下の温度（例えば１５０℃）で成膜するようにしている。そして、第３Ａｌ金属膜１１の膜厚を例えば１５０〜３００ｎｍ程度としている。その他の成膜条件は、例えば、パワー７〜８ｋｗ、Ａｒ圧７ｍｔｏｒｒである。
【００４６】
このように低温成膜する場合、高温成膜に比べて膜厚を均一とすることができる。第３成膜工程が終了した段階では、図４（ｂ）に示すように、第１ビアホール１１１の上方に位置する第３Ａｌ金属膜１１の部位に、凹部を有している。
【００４７】
第３Ａｌ金属膜１１成膜後、第３Ａｌ金属膜１１を加熱するプリヒート工程を実施する。このプリヒート工程は、加熱により第３Ａｌ金属膜１１を流動させて、第１ビアホール１１１内を埋める（凹部を小さくする）、すなわち、最終的に１ｓｔＡｌ層１０を平坦化するために実施するものである。このプリヒート工程は、加熱温度４００℃以上、加熱時間１００秒より長く加熱する。この条件を満たすことによって、第３Ａｌ金属膜１１の表面（上端面）を平坦にできる。
【００４８】
そして、プリヒート工程終了後、図４（ｃ）に示すように、第３Ａｌ金属膜１１上に、第３成膜工程よりも高い温度で、第３Ａｌ金属膜と同じ成分で構成される第４Ａｌ金属膜（図示略）を例えば、膜厚２００〜３５０ｎｍ成膜する第４成膜工程（第２成膜工程と同等）を実施する。これにより、１ｓｔＡｌ層１０が形成される。このときの成膜条件は、例えば、パワー１〜３ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒである。このように、上述の条件に従ってプリヒート工程を実施した後に、第４成膜工程を実施することによって、コンタクト層４０の表面（上端面）を平坦にすることができる。
【００４９】
また、第４成膜工程において、成膜条件を変更して（例えば、パワー１〜２．５ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒ）、レートを６０Å／ｓ以下とすることによって、プリヒート工程の条件によらずコンタクト層４０の表面（上端面）を平坦にすることができる。
【００５０】
次に、第４成膜工程終了後、図４（ｄ）に示すように、スパッタ法により、数十ｎｍ程度（例えば、膜厚３０ｎｍ）の厚さとなるようにＴｉＮ膜６４を成膜する。成膜条件は、例えば、温度２７０℃、パワー３〜７ｋｗ、Ａｒ／Ｎ２ガス比１：１。そして、ＴｉＮ膜を成膜終了後、図４（ｅ）に示すよう、フォトリソグラフィによって１ｓｔＡｌ層１０を形成する。
【００５１】
また、本実施の形態においては、第４成膜工程と同一のチャンバを利用してプリヒート工程を実施するようにしている。これにより、製造工程（設備）を簡素化している。しかしながら、第４成膜工程とは別のチャンバにてプリヒート工程を実施しても良い。
【００５２】
なお、２ｎｄＡｌ層２０、３ｒｄＡｌ層３０に関しては、図３及び図４に示す製造方法を繰り返し実施することによって製造することができる。そして、３ｒｄＡｌ層３０の成膜後は、パッシベーション層１６０を成膜し、アニール処理（例えば、４５０℃で３０分）を実施する。
【００５３】
なお、第２層間絶縁膜１２０は、第１層間絶縁膜１１０と同様のものである。第２ビアホール１２１の壁面（内部）及び第２ビアホール１２１の上部側開口周囲（第２層間絶縁膜１２０上）に形成される下地金属膜６５は、下地金属膜６３と同様のものである。２ｎｄＡｌ層２０の表面に形成されるのはＴｉＮ膜６６である。第３層間絶縁膜１３０は、第１層間絶縁膜１１０と同様のものである。第３ビアホール１３１の壁面（内部）及び第３ビアホール１３１の上部側開口周囲（第３層間絶縁膜１３０上）に形成される下地金属膜６７は、下地金属膜６３と同様のものである。３ｒｄＡｌ層３０の表面に形成されるのはＴｉＮ膜６８である。第２ビアホール１２１及び第３ビアホール１３１は、第１ビアホール１１１と同等のものである。
【００５４】
このように、本実施形態に係る半導体装置の製造方法によれば、プリヒート工程において、加熱温度４００℃以上、加熱時間１００秒より長く加熱するか、第２成膜工程において、成膜条件を変更して（例えば、パワー１〜２．５ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒ）、レートを６０Å／ｓ以下とすることによって、１ｓｔＡｌ層１０の表面（上端面）を平坦にすることができる。したがって、１ｓｔＡｌ層１０の真上に第２ビアホール１２１及び２ｎｄＡｌ層２０を形成して、Ａｌスタック構造とすることができる。
【００５５】
また、このようにＡｌスタック構造をなすことができるので、タングステンプラグを用いる必要がない。よって、ＷとＡｌとのカーケンダル効果は生じないので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる半導体装置を製造することができる。
【００５６】
特に、車載用パワーＩＣにおいては、高集積化と微細化が求められ、微細ホールを重ねたスタックビアが必要である。車載環境は、より厳しく、大電流化と素子の発熱による耐高温化（１５０℃以上の高温保証が必要）を両立した高信頼性配線が必須となる。
【００５７】
そこで、本実施の形態における半導体装置は、上述のように高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる。したがって、本発明の半導体装置は、車載用パワーＩＣに適用して好適なものである。
【００５８】
なお、上述の実施の形態における第１成膜工程は、イオナイズドスパッタ法やＣＶＤ法によってコンタクト層４０、１ｓｔＡｌ層１０を成膜するようにしてもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態における半導体装置の概略構成を示す断面図である。
【図２】本発明の実施の形態におけるコンタクト層４０の製造方法を示す工程別断面図である。
【図３】本発明の実施の形態における１ｓｔＡｌ層１０のためのビアホールの製造方法を示す工程別断面図である。
【図４】本発明の実施の形態における１ｓｔＡｌ層１０の製造方法を示す工程別断面図である。
【符号の説明】
【００６０】
１０ １ｓｔＡｌ層、２０ ２ｎｄＡｌ層、３０ ３ｒｄＡｌ層、４０ コンタクト層、
６１，６３，６５，６７ 下地金属膜、１１１ 第１ビアホール、１２１ 第２ビアホール、１３１ 第３ビアホール、１４１ コンタクトホール、１１０ 第１層間絶縁層、１２０ 第２層間絶縁層、１３０ 第３層間絶縁層、１４０，１５０ 下地絶縁層、１６０ パッシベーション層
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置は、高集積化と微細化が求められている。そこで、半導体基板上に形成される下層配線層（アルミ配線）と上層配線層（アルミ配線）との接続を、層間絶縁膜に設けられた層間接続孔（ビアホール）にタングステンプラグを埋設させることにより行なう半導体装置がある（特許文献１）。
【特許文献１】特開２００５−３０２７５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、特許文献１に示されるようなタングステンプラグは、使用環境が高温で配線に流れる電流が大電流である場合（例えば、車載用ＩＣなどに適用する場合）にはアルミ配線とのカーケンダル効果によるエレクトロマイグレーション寿命が保証できず、信頼性が低下する可能性がある。
【０００４】
本発明は、上記問題点に鑑みなされたものであり、信頼性を低下することなく高集積化が可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために請求項１に記載の半導体装置は、半導体基板に設けられるホールが形成された複数層の絶縁層と、ホールの内部及びホールの上部側開口周囲に設けられる配線部材とを含む半導体装置であって、配線部材はＡｌを主成分とする金属からなり、複数層の絶縁層のうち二層目以降の絶縁層に形成されるホールは、ホールが形成されている絶縁層の直下の絶縁層に設けられるホールの真上であり、その直下の絶縁層のホールに設けられる配線部材上に形成されることを特徴とするものである。
【０００６】
このように、ホール（ビアホール、コンタクトホール）の真上にホール（ビアホール）を備え、そのホールの内部及びホールの上部側開口周囲にはＡｌを主成分とする金属からなる配線部材を備えることによって、タングステンプラグを用いた場合のようなＷとＡｌとのカーケンダル効果は生じることはなく、スタックド配線構造を達成することができるので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる。
【０００７】
また、配線部材は、請求項２に示すように、純Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕのうちの少なくとも一つを用いることができる。
【０００８】
また、請求項３に示すように、配線部材の上端面には、反射防止膜を備えるようにしてもよい。
【０００９】
また、請求項４に示すように、ホールと配線部材との間には、Ｔｉを主成分とする下地金属膜を備えるようにしてもよい。
【００１０】
Ｔｉは、Ａｌの濡れ性を向上させることができる材料である。したがって、このような下地金属を備えることによって、ホールに対する配線部材の埋め込み性を良くすることができるので、配線部材間の接続信頼性を向上することができる。
【００１１】
また、上記目的を達成するために請求項５に記載の半導体装置の製造方法は、半導体基板上に形成されたホールに対し、ホールの内部及びホールの上部側開口周囲にＡｌを主成分とする配線部材を形成してなる半導体装置の製造方法であって、絶縁層に設けられたホールの内部及びホールの上部側開口周囲にＡｌの濡れ性を向上するためにＡｌとは異なる金属を主成分とする下地金属膜を成膜する下地成膜工程と、下地金属膜上に凝集の生じない温度でＡｌを主成分とする第１配線部材を成膜する第１成膜工程と、第１配線部材を加熱温度４００℃以上、加熱時間１００秒より長く加熱するプリヒート工程と、プリヒート工程後、第１配線部材上に第１成膜工程よりも高い温度で第１配線部材と同じ成分で構成される第２配線部材を成膜し配線部材を形成する第２成膜工程とを備えることを特徴とするものである。
【００１２】
このようにすることによって、ホール（ビアホール、コンタクトホール）の内部及びホールの上部側開口周囲に形成するＡｌを主成分とする配線部材の上端面を平坦にすることができる。これによって、配線部材の真上に上段のホール（ビアホール）を形成して、そのホールに配線部材を形成することができる。つまり、Ａｌスタックド配線構造とすることができる。したがって、タングステンプラグを用いた場合のようなＷとＡｌとのカーケンダル効果は生じないので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる半導体装置を製造することができる。
【００１３】
また、上記目的を達成するために請求項６に記載の半導体装置の製造方法は、半導体基板上に形成されたホールに対し、ホールの内部及びホールの上部側開口周囲に、Ａｌを主成分とする配線部材を形成してなる半導体装置の製造方法であって、絶縁層に設けられたホールの内部及びホールの上部側開口周囲に、Ａｌの濡れ性を向上するために、Ａｌとは異なる金属を主成分とする下地金属膜を成膜する下地成膜工程と、下地金属膜上に、凝集の生じない温度で、Ａｌを主成分とする第１配線部材を成膜する第１成膜工程と、第１配線部材を所定の条件を満たす加熱温度、加熱時間で加熱するプリヒート工程と、プリヒート工程後、第１配線部材上に、第１成膜工程よりも高い温度で、６０Å／ｓ以下のレートで第１配線部材と同じ成分で構成される第２配線部材を成膜し配線部材を形成する第２成膜工程とを備えることを特徴とするものである。
【００１４】
このようにすることによって、ホール（ビアホール、コンタクトホール）の内部及びホールの上部側開口周囲に形成するＡｌを主成分とする配線部材の上端面を平坦にすることができる。これによって、配線部材の真上に上段のホール（ビアホール）を形成して、そのホールに配線部材を形成することができる。つまり、Ａｌスタックド配線構造とすることができる。したがって、タングステンプラグを用いた場合のようなＷとＡｌとのカーケンダル効果は生じないので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる半導体装置を製造することができる。
【００１５】
また、第１成膜工程は、請求項７に示すように、イオナイズドスパッタ法を採用することもできるし、請求項８に示すように、ＣＶＤ法を採用することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図に基づいて説明する。
【００１７】
図１は、本実施形態に係る半導体装置の製造方法が適用される半導体装置の概略構成を示す断面図である。図１に示す半導体装置は、下地絶縁層１４０の下部に形成される半導体素子は省略して、半導体素子が形成された基板上に構成される配線部を示すものである。半導体素子は、ＬＤＭＯＳ（Lateral Double-diffused MOS）トランジスタなどを採用することができるが、特に限定されるものではない。なお、尚、半導体素子に関しては、例えば本出願人が先に特開２００７−２５０５８７号公報等により開示しているので、本実施の形態における詳細な説明は省略する。
【００１８】
配線部は、半導体層上に、下地絶縁層１４０（例えばＢＰＳＧ層）及び１５０（例えばＴＥＯＳ層）、コンタクト層４０（本発明における配線部材に相当するものであり、例えばＡｌ層）、第１層間絶縁層１１０（例えばＴＥＯＳ層）、１ｓｔＡｌ層１０（本発明における配線部材に相当する）、第２層間絶縁層１２０（例えばＴＥＯＳ層）、２ｎｄＡｌ層２０（本発明における配線部材に相当する）、第３層間絶縁層１３０（例えばＴＥＯＳ層）、３ｒｄＡｌ層３０（本発明における配線部材に相当する）、及びパッシベーション層１６０（例えばＰ−ＳｉＮ層）を順に形成してなる。図１に示すように、本実施の形態における半導体装置は、コンタクト層４０及びＡｌ層の真上にＡｌ層を積層したＡｌスタック構造をなすものである。具体的には、コンタクト層４０の真上に１ｓｔＡｌ層１０が積層され、１ｓｔＡｌ層１０の真上に２ｎｄＡｌ層２０が積層され、２ｎｄＡｌ層２０の真上に３ｒｄＡｌ層３０が積層されてなるものである。つまり、コンタクト層４０、１ｓｔＡｌ層１０、２ｎｄＡｌ層２０、３ｒｄＡｌ層２０はアルミプラグである。
【００１９】
なお、本実施の形態においては、配線部材である１ｓｔＡｌ層１０、２ｎｄＡｌ層２０、３ｒｄＡｌ層３０、コンタクト層４０として、ＡｌＣｕを採用して説明する。ただし、配線部材は、ＡｌＣｕに限定されるものではなく、他にも純Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕなどを採用することができる。
【００２０】
このように構成される半導体装置において、本実施形態においては、上述の配線部の構造、及びＡｌ金属層（コンタクト層４０、１ｓｔＡｌ層１０、２ｎｄＡｌ層２０、３ｒｄＡｌ層３０）の製造方法に特徴がある。その代表例として、コンタクト層４０及び１ｓｔＡｌ層１０の製造方法を、図２乃至図４を用いて説明する。
【００２１】
まず、図２を用いて、コンタクト層４０の製造方法に関して説明する。
【００２２】
上述した基板に半導体素子を形成後（デバイス工程後）、半導体層の表面上（基板表面上）に下地絶縁層１４０及び１５０を形成する。そして、図２（ａ）に示すように下地絶縁層１４０及び１５０にコンタクトホール１４１を形成するホール形成工程を実施する。
【００２３】
次に、所定の条件のもとで所謂２段階スパッタ法（低温スパッタ後、高温スパッタを実施）を実施する。このように所定の条件のもとで２段階スパッタ法を採用すると、コンタクト層４０（ＡｌＣｕ）の表面を平坦化しやすくすることができる。
【００２４】
先ず、図２（ｂ）に示すように、コンタクトホール１４１の壁面（内部）及びコンタクトホール１４１の上部側開口周囲（下地絶縁層１５０上）に、下地金属膜６０を成膜する下地成膜工程を実施する。この下地成膜工程は、Ａｌの濡れ性を向上し、凝集が生じるのを抑制するために実施する。なお、下地金属膜６０を設けないと、同一条件で後述するコンタクト層４０（ＡｌＣｕ）を成膜しても、凝集が生じる可能性がある。
【００２５】
下地金属膜６０の構成材料としては、Ａｌとは異なる金属を主成分とし、Ａｌの濡れ性を向上できるものであれば採用することができる。本実施形態においては、Ｔｉ及びＴｉを主成分とするＴｉＮ膜を下地金属膜６０として採用している。なお、下地金属膜６０に関しては、周知技術であるため図１〜図４においては、Ｔｉ膜とＴｉＮ膜とを一層で簡略化して描いてある。
【００２６】
具体的には、デガス処理（例えば、３５０℃で２分）した後、スパッタ法により、数十ｎｍ程度（例えば、膜厚７０ｎｍ）の厚さとなるようにＴｉ膜を成膜する。成膜条件は、例えば、温度２７０℃、パワー１〜３ｋｗ、Ａｒ圧７ｍｔｏｒｒ。その後、スパッタ法により、１００数ｎｍ程度（例えば、膜厚１００〜１５０ｎｍ）の厚さとなるようにＴｉＮ膜を成膜する。成膜条件は、例えば、温度２７０℃、パワー６〜８ｋｗ、Ａｒ圧７ｍｔｏｒｒ。
【００２７】
次いで、図２（ｃ）に示すように、下地金属膜６０上に、凝集の生じない温度で、ＡｌＣｕからなる第１Ａｌ金属膜４１を成膜する第１成膜工程を実施する。このように、凝集の生じない温度（換言すれば低温）で第１Ａｌ金属膜４１を成膜すると、凝集が生じるのを抑制することができる。なお、高温で成膜した場合、下地金属膜６０を設けても、凝集が生じる可能性がある。
【００２８】
具体的には、凝集の生じない温度として、２００℃以下の温度（例えば１５０℃）で成膜するようにしている。そして、第１Ａｌ金属膜４１の膜厚を例えば１５０〜３００ｎｍ程度としている。その他の成膜条件は、例えば、パワー７〜８ｋｗ、Ａｒ圧７ｍｔｏｒｒである。
【００２９】
このように低温成膜する場合、高温成膜に比べて膜厚を均一とすることができる。第１成膜工程が終了した段階では、図２（ｃ）に示すように、コンタクトホール１４１の上方に位置する第１Ａｌ金属膜４１の部位に、凹部を有している。
【００３０】
第１Ａｌ金属膜４１成膜後、第１Ａｌ金属膜４１を加熱するプリヒート工程を実施する。このプリヒート工程は、加熱により第１Ａｌ金属膜４１を流動させて、コンタクトホール１４１内を埋める（凹部を小さくする）、すなわち、最終的にコンタクト層４０（Ａｌ金属層）を平坦化するために実施するものである。このプリヒート工程は、加熱温度４００℃以上、加熱時間１００秒より長く加熱する。この条件を満たすことによって、第１Ａｌ金属膜４１の表面（上端面）を平坦にできる。
【００３１】
そして、プリヒート工程終了後、図２（ｄ）に示すように、第１Ａｌ金属膜４１上に、第１成膜工程よりも高い温度で、第１Ａｌ金属膜と同じ成分で構成される第２Ａｌ金属膜（図示略）を例えば、膜厚２００〜３５０ｎｍ成膜する第２成膜工程を実施する。これにより、コンタクト層４０が形成される。このときの成膜条件は、例えば、パワー１〜３ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒである。このように、上述の条件に従ってプリヒート工程を実施した後に、第２成膜工程を実施することによって、コンタクト層４０の表面（上端面）を平坦にすることができる。
【００３２】
また、第２成膜工程において、成膜条件を変更して（例えば、パワー１〜２．５ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒ）、レートを６０Å／ｓ以下とすることによって、プリヒート工程の条件によらずコンタクト層４０の表面（上端面）を平坦にすることができる。
【００３３】
次に、第２成膜工程終了後、図２（ｅ）に示すように、スパッタ法により、数十ｎｍ程度（例えば、膜厚３０ｎｍ）の厚さとなるようにＴｉＮ膜６２を成膜する。成膜条件は、例えば、温度２７０℃、パワー３〜７ｋｗ、Ａｒ／Ｎ２ガス比１：１。そして、ＴｉＮ膜６２を成膜終了後、図２（ｆ）に示すよう、フォトリソグラフィによってコンタクト層４０を形成する。
【００３４】
また、本実施の形態においては、第２成膜工程と同一のチャンバを利用してプリヒート工程を実施するようにしている。これにより、製造工程（設備）を簡素化している。しかしながら、第２成膜工程とは別のチャンバにてプリヒート工程を実施しても良い。
【００３５】
このように、本実施形態に係る半導体装置の製造方法によれば、プリヒート工程において、加熱温度４００℃以上、加熱時間１００秒より長く加熱するか、第２成膜工程において、成膜条件を変更して（例えば、パワー１〜２．５ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒ）、レートを６０Å／ｓ以下とすることによって、コンタクト層４０の表面（上端面）を平坦にすることができる。したがって、コンタクト層４０の真上に第１ビアホール１１１及び１ｓｔＡｌ層１０を形成して、Ａｌスタック構造とすることができる。
【００３６】
また、このようにＡｌスタック構造をなすことができるので、タングステンプラグを用いる必要がない。よって、ＷとＡｌとのカーケンダル効果は生じないので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる半導体装置を製造することができる。
【００３７】
次に、図３を用いて、１ｓｔＡｌ層１０のためのビアホールの製造方法を説明する。
【００３８】
まず、図３（ａ）に示すように、図２（ｆ）の工程終了後に全面にＰ−ＳｉＮ層６１を形成する。そして、図３（ｂ）に示すように、Ｐ−ＳｉＮ層６１上に第１層間絶縁層１１０（例えばＴＥＯＳ層）を形成する。この第１層間絶縁膜１１０は、コンタクト層４０上に形成するため表面が凸凹状態となる。そこで、図３（ｃ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）にて表面を平坦化する。その後、図３（ｄ）に示すように、第１層間絶縁層１１０に第１ビアホール１１１を形成するビアホール形成工程を実施する。このとき、第１ビアホール１１１は、コンタクトホール１４１の真上に形成する。本実施の形態においては、第１ビアホール１１１の底辺に露出するＴｉＮ膜６２が形成されているコンタクト層４０の上端面は平坦に形成されているため、コンタクト層４０の真上に１ｓｔＡｌ層１０を形成しても配線不良などを抑制できるためである。
【００３９】
次に、図４を用いて１ｓｔＡｌ層１０の製造方法を示す工程別断面図である。
【００４０】
この１ｓｔＡｌ層１０の製造方法は、上述のコンタクト層４０の製造方法と略同じである。１ｓｔＡｌ層１０に関しても、所定の条件のもとで所謂２段階スパッタ法（低温スパッタ後、高温スパッタを実施）を実施する。このように所定の条件のもとで２段階スパッタ法を採用すると、１ｓｔＡｌ層１０（ＡｌＣｕ）の表面を平坦化しやすくすることができる。
【００４１】
先ず、図４（ａ）に示すように、第１ビアホール１１１の壁面（内部）及び第１ビアホール１１１の上部側開口周囲（第１層間絶縁膜１１０上）に、下地金属膜６３を成膜する下地成膜工程を実施する。この下地成膜工程は、Ａｌの濡れ性を向上し、凝集が生じるのを抑制するために実施する。なお、下地金属膜６３を設けないと、同一条件で後述する１ｓｔＡｌ層１０（ＡｌＣｕ）を成膜しても、凝集が生じる可能性がある。
【００４２】
下地金属膜６３の構成材料としては、Ａｌとは異なる金属を主成分とし、Ａｌの濡れ性を向上できるものであれば採用することができる。例えば、Ｔｉ、ＴｉＮ膜、Ｔｉ／ＴｉＮ／Ｔｉ膜などを採用することができる。本実施形態においては、下地金属膜６３としてＴｉ膜を採用している。
【００４３】
具体的には、デガス処理（例えば、３５０℃で２分）した後、スパッタ法により、数十ｎｍ程度（例えば、膜厚７０ｎｍ）の厚さとなるようにＴｉ膜を成膜する。成膜条件は、例えば、温度２７０℃、パワー１〜３ｋｗ、Ａｒ圧７ｍｔｏｒｒ。
【００４４】
次いで、図４（ｂ）に示すように、下地金属膜６３上に、凝集の生じない温度で、ＡｌＣｕからなる第３Ａｌ金属膜１１を成膜する第３成膜工程（第１成膜工程と同等）を実施する。このように、凝集の生じない温度（換言すれば低温）で第３Ａｌ金属膜１１を成膜すると、凝集が生じるのを抑制することができる。なお、高温で成膜した場合、下地金属膜６３を設けても、凝集が生じる可能性がある。
【００４５】
具体的には、凝集の生じない温度として、２００℃以下の温度（例えば１５０℃）で成膜するようにしている。そして、第３Ａｌ金属膜１１の膜厚を例えば１５０〜３００ｎｍ程度としている。その他の成膜条件は、例えば、パワー７〜８ｋｗ、Ａｒ圧７ｍｔｏｒｒである。
【００４６】
このように低温成膜する場合、高温成膜に比べて膜厚を均一とすることができる。第３成膜工程が終了した段階では、図４（ｂ）に示すように、第１ビアホール１１１の上方に位置する第３Ａｌ金属膜１１の部位に、凹部を有している。
【００４７】
第３Ａｌ金属膜１１成膜後、第３Ａｌ金属膜１１を加熱するプリヒート工程を実施する。このプリヒート工程は、加熱により第３Ａｌ金属膜１１を流動させて、第１ビアホール１１１内を埋める（凹部を小さくする）、すなわち、最終的に１ｓｔＡｌ層１０を平坦化するために実施するものである。このプリヒート工程は、加熱温度４００℃以上、加熱時間１００秒より長く加熱する。この条件を満たすことによって、第３Ａｌ金属膜１１の表面（上端面）を平坦にできる。
【００４８】
そして、プリヒート工程終了後、図４（ｃ）に示すように、第３Ａｌ金属膜１１上に、第３成膜工程よりも高い温度で、第３Ａｌ金属膜と同じ成分で構成される第４Ａｌ金属膜（図示略）を例えば、膜厚２００〜３５０ｎｍ成膜する第４成膜工程（第２成膜工程と同等）を実施する。これにより、１ｓｔＡｌ層１０が形成される。このときの成膜条件は、例えば、パワー１〜３ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒである。このように、上述の条件に従ってプリヒート工程を実施した後に、第４成膜工程を実施することによって、コンタクト層４０の表面（上端面）を平坦にすることができる。
【００４９】
また、第４成膜工程において、成膜条件を変更して（例えば、パワー１〜２．５ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒ）、レートを６０Å／ｓ以下とすることによって、プリヒート工程の条件によらずコンタクト層４０の表面（上端面）を平坦にすることができる。
【００５０】
次に、第４成膜工程終了後、図４（ｄ）に示すように、スパッタ法により、数十ｎｍ程度（例えば、膜厚３０ｎｍ）の厚さとなるようにＴｉＮ膜６４を成膜する。成膜条件は、例えば、温度２７０℃、パワー３〜７ｋｗ、Ａｒ／Ｎ２ガス比１：１。そして、ＴｉＮ膜を成膜終了後、図４（ｅ）に示すよう、フォトリソグラフィによって１ｓｔＡｌ層１０を形成する。
【００５１】
また、本実施の形態においては、第４成膜工程と同一のチャンバを利用してプリヒート工程を実施するようにしている。これにより、製造工程（設備）を簡素化している。しかしながら、第４成膜工程とは別のチャンバにてプリヒート工程を実施しても良い。
【００５２】
なお、２ｎｄＡｌ層２０、３ｒｄＡｌ層３０に関しては、図３及び図４に示す製造方法を繰り返し実施することによって製造することができる。そして、３ｒｄＡｌ層３０の成膜後は、パッシベーション層１６０を成膜し、アニール処理（例えば、４５０℃で３０分）を実施する。
【００５３】
なお、第２層間絶縁膜１２０は、第１層間絶縁膜１１０と同様のものである。第２ビアホール１２１の壁面（内部）及び第２ビアホール１２１の上部側開口周囲（第２層間絶縁膜１２０上）に形成される下地金属膜６５は、下地金属膜６３と同様のものである。２ｎｄＡｌ層２０の表面に形成されるのはＴｉＮ膜６６である。第３層間絶縁膜１３０は、第１層間絶縁膜１１０と同様のものである。第３ビアホール１３１の壁面（内部）及び第３ビアホール１３１の上部側開口周囲（第３層間絶縁膜１３０上）に形成される下地金属膜６７は、下地金属膜６３と同様のものである。３ｒｄＡｌ層３０の表面に形成されるのはＴｉＮ膜６８である。第２ビアホール１２１及び第３ビアホール１３１は、第１ビアホール１１１と同等のものである。
【００５４】
このように、本実施形態に係る半導体装置の製造方法によれば、プリヒート工程において、加熱温度４００℃以上、加熱時間１００秒より長く加熱するか、第２成膜工程において、成膜条件を変更して（例えば、パワー１〜２．５ｋｗ、温度３５０〜４８０℃、Ａｒ圧７ｍｔｏｒｒ）、レートを６０Å／ｓ以下とすることによって、１ｓｔＡｌ層１０の表面（上端面）を平坦にすることができる。したがって、１ｓｔＡｌ層１０の真上に第２ビアホール１２１及び２ｎｄＡｌ層２０を形成して、Ａｌスタック構造とすることができる。
【００５５】
また、このようにＡｌスタック構造をなすことができるので、タングステンプラグを用いる必要がない。よって、ＷとＡｌとのカーケンダル効果は生じないので、高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる半導体装置を製造することができる。
【００５６】
特に、車載用パワーＩＣにおいては、高集積化と微細化が求められ、微細ホールを重ねたスタックビアが必要である。車載環境は、より厳しく、大電流化と素子の発熱による耐高温化（１５０℃以上の高温保証が必要）を両立した高信頼性配線が必須となる。
【００５７】
そこで、本実施の形態における半導体装置は、上述のように高温で配線に流れる電流が大電流となる使用環境であっても信頼性を低下することなく高集積化ができる。したがって、本発明の半導体装置は、車載用パワーＩＣに適用して好適なものである。
【００５８】
なお、上述の実施の形態における第１成膜工程は、イオナイズドスパッタ法やＣＶＤ法によってコンタクト層４０、１ｓｔＡｌ層１０を成膜するようにしてもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態における半導体装置の概略構成を示す断面図である。
【図２】本発明の実施の形態におけるコンタクト層４０の製造方法を示す工程別断面図である。
【図３】本発明の実施の形態における１ｓｔＡｌ層１０のためのビアホールの製造方法を示す工程別断面図である。
【図４】本発明の実施の形態における１ｓｔＡｌ層１０の製造方法を示す工程別断面図である。
【符号の説明】
【００６０】
１０ １ｓｔＡｌ層、２０ ２ｎｄＡｌ層、３０ ３ｒｄＡｌ層、４０ コンタクト層、
６１，６３，６５，６７ 下地金属膜、１１１ 第１ビアホール、１２１ 第２ビアホール、１３１ 第３ビアホール、１４１ コンタクトホール、１１０ 第１層間絶縁層、１２０ 第２層間絶縁層、１３０ 第３層間絶縁層、１４０，１５０ 下地絶縁層、１６０ パッシベーション層
【特許請求の範囲】
【請求項１】
半導体基板に設けられるホールが形成された複数層の絶縁層と、前記ホールの内部及び前記ホールの上部側開口周囲に設けられる配線部材とを含む半導体装置であって、
前記配線部材は、Ａｌを主成分とする金属からなり、
前記複数層の絶縁層のうち二層目以降の絶縁層に形成される前記ホールは、当該ホールが形成されている絶縁層の直下の絶縁層に設けられるホールの真上であり、当該直下の絶縁層のホールに設けられる前記配線部材上に形成されることを特徴とする半導体装置。
【請求項２】
前記配線部材は、純Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕのうちの少なくとも一つからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部材の上端面には、反射防止膜を有することを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記ホールと前記配線部材との間には、Ｔｉを主成分とする下地金属膜を有することを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置。
【請求項５】
半導体基板上に形成されたホールに対し、当該ホールの内部及び当該ホールの上部側開口周囲に、Ａｌを主成分とする配線部材を形成してなる半導体装置の製造方法であって、
絶縁層に設けられた前記ホールの内部及び前記ホールの上部側開口周囲に、Ａｌの濡れ性を向上するために、前記Ａｌとは異なる金属を主成分とする下地金属膜を成膜する下地成膜工程と、
前記下地金属膜上に、凝集の生じない温度で、Ａｌを主成分とする第１配線部材を成膜する第１成膜工程と、
前記第１配線部材を、加熱温度４００℃以上、加熱時間１００秒より長く加熱するプリヒート工程と、
前記プリヒート工程後、前記第１配線部材上に、前記第１成膜工程よりも高い温度で、前記第１配線部材と同じ成分で構成される第２配線部材を成膜し、前記配線部材を形成する第２成膜工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に形成されたホールに対し、当該ホールの内部及び当該ホールの上部側開口周囲に、Ａｌを主成分とする配線部材を形成してなる半導体装置の製造方法であって、
絶縁層に設けられた前記ホールの内部及び前記ホールの上部側開口周囲に、Ａｌの濡れ性を向上するために、前記Ａｌとは異なる金属を主成分とする下地金属膜を成膜する下地成膜工程と、
前記下地金属膜上に、凝集の生じない温度で、Ａｌを主成分とする第１配線部材を成膜する第１成膜工程と、
前記第１配線部材を、所定の条件を満たす加熱温度、加熱時間で加熱するプリヒート工程と、
前記プリヒート工程後、前記第１配線部材上に、前記第１成膜工程よりも高い温度で、６０Å／ｓ以下のレートで前記第１配線部材と同じ成分で構成される第２配線部材を成膜し、前記配線部材を形成する第２成膜工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記第１成膜工程は、イオナイズドスパッタ法によって前記第１配線部材を成膜することを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１成膜工程は、ＣＶＤ法によって前記第１配線部材を成膜することを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
【請求項１】
半導体基板に設けられるホールが形成された複数層の絶縁層と、前記ホールの内部及び前記ホールの上部側開口周囲に設けられる配線部材とを含む半導体装置であって、
前記配線部材は、Ａｌを主成分とする金属からなり、
前記複数層の絶縁層のうち二層目以降の絶縁層に形成される前記ホールは、当該ホールが形成されている絶縁層の直下の絶縁層に設けられるホールの真上であり、当該直下の絶縁層のホールに設けられる前記配線部材上に形成されることを特徴とする半導体装置。
【請求項２】
前記配線部材は、純Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕのうちの少なくとも一つからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部材の上端面には、反射防止膜を有することを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記ホールと前記配線部材との間には、Ｔｉを主成分とする下地金属膜を有することを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置。
【請求項５】
半導体基板上に形成されたホールに対し、当該ホールの内部及び当該ホールの上部側開口周囲に、Ａｌを主成分とする配線部材を形成してなる半導体装置の製造方法であって、
絶縁層に設けられた前記ホールの内部及び前記ホールの上部側開口周囲に、Ａｌの濡れ性を向上するために、前記Ａｌとは異なる金属を主成分とする下地金属膜を成膜する下地成膜工程と、
前記下地金属膜上に、凝集の生じない温度で、Ａｌを主成分とする第１配線部材を成膜する第１成膜工程と、
前記第１配線部材を、加熱温度４００℃以上、加熱時間１００秒より長く加熱するプリヒート工程と、
前記プリヒート工程後、前記第１配線部材上に、前記第１成膜工程よりも高い温度で、前記第１配線部材と同じ成分で構成される第２配線部材を成膜し、前記配線部材を形成する第２成膜工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に形成されたホールに対し、当該ホールの内部及び当該ホールの上部側開口周囲に、Ａｌを主成分とする配線部材を形成してなる半導体装置の製造方法であって、
絶縁層に設けられた前記ホールの内部及び前記ホールの上部側開口周囲に、Ａｌの濡れ性を向上するために、前記Ａｌとは異なる金属を主成分とする下地金属膜を成膜する下地成膜工程と、
前記下地金属膜上に、凝集の生じない温度で、Ａｌを主成分とする第１配線部材を成膜する第１成膜工程と、
前記第１配線部材を、所定の条件を満たす加熱温度、加熱時間で加熱するプリヒート工程と、
前記プリヒート工程後、前記第１配線部材上に、前記第１成膜工程よりも高い温度で、６０Å／ｓ以下のレートで前記第１配線部材と同じ成分で構成される第２配線部材を成膜し、前記配線部材を形成する第２成膜工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記第１成膜工程は、イオナイズドスパッタ法によって前記第１配線部材を成膜することを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１成膜工程は、ＣＶＤ法によって前記第１配線部材を成膜することを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００９−２１２３６８（Ｐ２００９−２１２３６８Ａ）
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００８−５５０８１（Ｐ２００８−５５０８１）
【出願日】平成２０年３月５日（２００８．３．５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願日】平成２０年３月５日（２００８．３．５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]