微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
【課題】ナノ構造体のような微細構造体を高度に配列するため、微細構造体を所望の場所に、所望の方向に配列するための方法を実現することを目的とする。
【解決手段】それぞれ独立した電位を与えうる3つの電極を形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上に微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極にそれぞれ電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含む。
【解決手段】それぞれ独立した電位を与えうる3つの電極を形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上に微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極にそれぞれ電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子に関する。より詳細には、微細構造体を所望の位置に配列する方法及び微細構造体を所望の位置に配列した基板、並びに微細構造体を所望の位置に配列する方法を用いて形成されたデバイスを備える集積回路装置及び表示装置に関する。
【背景技術】
【0002】
近年、ナノワイヤー、ナノチューブなどのナノ構造体をデバイスとして用いる検討がさかんになされている。例えば、特許文献1には、シリコンナノワイヤーを複数束ねた量子細線トランジスタとその製造方法が開示されている。また、多数のシリコン量子細線を大面積基板上にアッセンブリする方法が、非特許文献1に示されている。非特許文献1に記載の方法は、ラングミュアー・ブロジェット(Langmuir−Blodget)法を利用し、作製したシリコン量子細線を分離後に大面積基板上に分配するというものである
【特許文献1】特開2005-197612号公報
【非特許文献1】Nano Letters,Vol.3,No.7(2003)p.951−954
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、従来の方法では、ナノ構造体を十分に制御良く配列しているわけではない。ナノ構造体をデバイスとして用いて集積回路や表示装置などを製造するためには、ナノ構造体を高度に配列させる技術が必須である。ここで、高度な配列とは、ナノ構造体を所望の場所に、所望の方向に配列させることを指している。
本発明は、ナノ構造体のような微細構造体を高度に配列するため、微細構造体を所望の場所に、所望の方向に配列するための方法を実現することを目的とする。また微細構造体を所望の場所に、所望の方向に配列した基板、並びに所望の場所に、所望の方向に配列した微細構造体を用いて形成したデバイスを備える集積回路及び表示素子を提供することを目的とする。
【課題を解決するための手段】
【0004】
上記課題を解決するため、本発明の第1の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる3つの電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程とを含むことを特徴としている。
【0005】
上記構成によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させ、いわゆる高度な配列が可能となる。したがって、本発明により高度に配列した微細構造体をデバイスとして用いることにより、集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、3つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大するため、シリコンナノワイヤーの配列を非常に改善することが可能となる。
【0006】
一実施形態では、上記3つの電極のうち第1の電極と第2の電極とで上記微細構造体配列領域を規定し、上記微細構造体配列領域中において、上記第1の電極と第2の電極との間に第3の電極を配置するように形成し、上記微細構造体配列工程の際に、上記第3の電極に基準電位を与え、上記第1及び第2の電極に交流電位を与えることを特徴としている。
上記形態によれば、微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合であっても安定して微細構造体を高度に配列させることができる。
【0007】
また、一実施形態では、上記第1及び第2の電極に与える交流電位は同一の周波数を有し、150°〜210°の位相差を有することを特徴としている。
上記形態によれば、第1の電極と第2の電極とにかける電圧(振幅)に対して、第1の電極と第2の電極とにかかる相対電圧を十分大きくすることができるので、微細構造体の配列に要する電界の強さを確保しつつ、好まざる場所に吸着する微細構造体を大幅に減らすことが可能となる。
【0008】
また、一実施形態では、上記3つの電極のうち第1の電極と第2の電極とで微細構造体配列領域を規定し、上記第1の電極及び第2の電極との間に第3の電極を延在させ、上記微細構造体配列工程中に、上記第1及び第2の電極に、第3の電極に対してオフセット電圧を加えるオフセット電圧印加動作を行なうことを特徴としている。
上記形態によれば、電極間に配列した微細構造体はそのままに、好まざる場所に吸着した微細構造体のみを除去することができる。したがって、広い範囲で均一に、所望の場所のみに微細構造体を高度に配列させることが可能となる。
【0009】
また、一実施形態では、上記オフセット電圧印加動作において、上記第1及び第2の電極にオフセット電圧を与える時間差は、0.1秒以下であることを特徴としている。
上記形態によれば、電極間に配列した微細構造体の配列を大きく乱すことなく、好まざる場所に吸着した微細構造体のみを除去することができる。
【0010】
また、一実施形態では、上記オフセット電圧印加動作において、上記第1及び第2の電極に与えるオフセット電圧が等しいことを特徴としている。
上記形態によってもまた、電極間に配列した微細構造体の配列を大きく乱すことなく、好まざる場所に吸着した微細構造体のみを除去することができる。
【0011】
また、一実施形態では、上記オフセット電圧印加動作を反復して行なうことを特徴としている。
上記形態によれば、電極間に配列した微細構造体はそのままに、好まざる場所に吸着した微細構造体のみを除去することができる。
更には、上記オフセット電圧印加動作を反復して行なうため、好まざる場所にシリコンナノワイヤーが吸着せず、電極間にまで浮遊して、そこで配列させることができる。そのため、配列に要する時間を大幅に短縮することができる。
【0012】
また、一実施形態では、上記オフセット電圧印加動作を1〜10秒の間隔で行なうことを特徴としている。
上記形態によれば、好まざる場所に吸着した微細構造体を電極から十分離れさせることができるとともに、再び電極に吸着してしまう現象を防ぐことができる。したがって、微細構造体の配列に要する時間を大幅に短縮する効果を最大限享受することができる。
【0013】
また、一実施形態では、上記第1及び第2の電極に与えられる電位の平均が、第3の電極に与えられる基準電位と異なることを特徴としている。
上記形態によれば、微細構造体の配列密度を制御することが可能となる。
【0014】
本発明の第2の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる第4、第5及び第6の電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、上記微細構造体配列工程は、第1の微細構造体を第4及び第5の電極にわたって配列させる第1の微細構造体配列工程と、第2の微細構造体を第5及び第6の電極にわたって配列させる第2の微細構造体配列工程とを含み、上記第1の微細構造体配列工程においては、上記第5及び第6の電極に基準電位を与えるとともに第4の電極に基準電位とは異なる電位を与え、上記第2の微細構造体配列工程においては、上記第4及び第5の電極に基準電位を与えるとともに第6の電極に基準電位とは異なる電位を与えることを特徴としている。
上記構成によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させ、高度な配列が可能となる。したがって、この微細構造体をデバイスとして用いることにより、集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、2種類の微細構造体をそれぞれの所望の場所に選択的に配列することが可能となる。
【0015】
一実施形態では、上記第1の微細構造体塗布工程中に、第6の電極に、第4及び第5の電極に対してオフセット電圧を与えることを特徴としている。
上記形態によれば、2種類の微細構造体をそれぞれの所望の場所に選択的に配列させる際に、好まざる微細構造体が混入するのを防ぐことができる。
【0016】
また、本発明の微細構造体の配列方法は、上記微細構造体が、上記電極の形成方向に対してほぼ垂直方向に配列あれることを特徴とする。
上記形態によれば、微細構造体が同方向に配列するので、微細構造体を高度に配列することができる。
【0017】
また、本発明の微細構造体の配列方法は、上記微細構造体が上記微細構造体配列工程において、微細構造体に誘起された電荷によって生じる反発力以上の距離を隔てた位置に配列されることを特徴とする。
上記形態によれば、微細構造体がほぼ等間隔に配列され、高度に配列することができる。
【0018】
本発明の第3の発明である集積回路装置は、本発明の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴としている。
上記構成によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いてデバイスが形成されているので、集積回路装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【0019】
本発明の第4の発明である表示装置は、本発明の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴としている。
上記構成によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いてデバイスが形成されているので、表示装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【0020】
また、本発明は別の観点によれば、微細構造体を配列した基板であって、基板と、上記基板上に形成された3つの電極と、上記3つの電極間に、上記電極の形成方向と垂直方向に橋渡しするようにほぼ等間隔に配置した微細構造体とを有することを特徴とする。
上記形態によれば、微細構造体が高度に配列した基板を得ることができる。
【0021】
また、本発明の微細構造体を配列した基板は、上記微細構造体が微細構造体に誘起される電荷の反発力以上の距離を隔てて配置されることを特徴とする。
上記形態によれば、微細構造体が更に高度に配列した基板を得ることができる。
【発明の効果】
【0022】
本発明の第1の発明である微細構造体の配列方法によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く高度に配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、3つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大するため、シリコンナノワイヤーの配列を非常に改善することが可能となる。
【0023】
本発明の第2の発明である微細構造体の配列方法によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、2種類の微細構造体をそれぞれの所望の場所に選択的に配列することが可能となる。
【0024】
本発明の第3の発明である集積回路装置によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されたデバイスを備えているので、集積回路装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【0025】
本発明の第4の発明である表示装置によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されたデバイスを備えているので、表示装置を高性能にし、またの歩留りを大幅に向上させることが可能となる。
【発明を実施するための最良の形態】
【0026】
本発明でいう微細構造体とは、例えばナノワイヤー、ナノチューブ、量子細線を含んでいる。材質は、金属、半導体、誘電体、若しくはそれらの積層からなる。半導体の材料としては、シリコン、GaAs、GaN、SiC、カーボンナノチューブなどを用いることができる。金属の材料としては、金、銀、銅、鉄、タングステン、タングステンナイトライド、アルミニウム、タンタルやそれらの合金などを用いることができる。また誘電体としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム、酸化チタン、酸化ハフニウム、などを用いることができる。これら材料若しくはそれらの積層からなるナノワイヤー、ナノチューブ、量子細線は、例えばナノワイヤーであればVLS(Vapor-Liquid-Slid)法、ナノチューブであればHiPCO(High Pressure Carbon Monoxide)法が代表的であり、これらにより製造することができる。
本発明で用いられるナノワイヤー、ナノチューブ、量子細線の寸法は、全てのディメンジョンがナノスケールである必要はない。例えば、直径が数10nm〜数μm、長さが数μm〜数100μmのナノワイヤーあるいはマイクロワイヤーは、本発明の微細構造体に含まれる。棒状の微細構造体の場合、その太さが概ね1μm未満、長さが数10μmのものを指している。したがって、本発明は、いわゆるナノオーダからミクロンオーダーの微細構造体に適用できる。
【0027】
図1に、微細構造体の例を示す。図1には、微細構造体の長さ方向の中心線を含む面での断面図と、長さ方向とは垂直方向の面での断面図が示されている。図1(a)は、単層のナノワイヤー又はナノチューブ11である。図1(b)は、ナノワイヤー又はナノチューブ21に、絶縁体22がコーティングされた2層構造を有している。図1(c)は、ナノワイヤー又はナノチューブ31に、絶縁体32がコーティングされ、更に金属膜33がコーティングされた3重構造を有している。微細構造体は、必ずしも円柱形状ではなく、図1(d)のように、板状であってもよい。図1(d)では、例えば、41は板状の導電体、42は絶縁体、43は金属膜とすることができる。更には、ナノワイヤー又はナノチューブが多角形(例えば三角形や六角形)であってもよい。微細構造体に用いる材料や、導電型(微細構造体が半導体を含む場合)、構造を適切に選ぶことにより、スイッチング素子、発光素子、抵抗素子などを形成することができる。
【0028】
以降、微細構造体の配列に関する実施形態では、図1(c)の構造を有する微細構造体を配列する場合について説明する。より具体的には、シリコンよりなるナノワイヤー31に、シリコン酸化膜よりなる絶縁膜32がコーティングされ、更にTaAlNからなる金属膜33がコーティングされた微細構造体を配列した場合について説明するが、図1(a)〜図1(d)に示した構造の微細構造体でもかまわない。以降、この微細構造体をシリコンナノワイヤーと呼ぶこととする。
配列に用いたシリコンナノワイヤーのサイズは、太さが約150nm、長さが約25μmである。より詳しくは、シリコンよりなるナノワイヤー31の半径が約45nm、シリコン酸化膜よりなる絶縁膜32の膜厚が約15nm、TaAlNからなる金属膜33の膜厚が約15nmである。これらの数値は一例であり、本発明はこれに限定されない。
【0029】
また、微細構造体のデバイスとしての応用に関する実施形態では、図1(b)の構造を有する微細構造体をデバイスとして応用する場合について説明するが、図1(a)〜図1(d)に示した構造の微細構造体でもかまわない。より具体的には、シリコンよりなるナノワイヤー21に、シリコン酸化膜よりなる絶縁膜22がコーティングされた微細構造体をデバイスとして応用した場合について説明する。
デバイスとしての応用に用いたシリコンナノワイヤーのサイズは、太さが約120nm、長さが約25μmである。より詳しくは、シリコンよりなるナノワイヤー21の半径が約45nm、シリコン酸化膜よりなる絶縁膜22の膜厚が約15nmである。これらの数値は一例であり、本発明はこれに限定されない。
【0030】
(本発明の基本構成)
本発明の基本構成を、図2〜図10により説明する。図2は、本発明の基本構成に用いる絶縁基板を示すものであり、図3及び図6〜9は、本発明の基本構成に用いる微細構造体の配列方法の手順を説明する図であり、図4及び図10は微細構造体が配列する原理を説明する図であり、図5は微細構造体を配列する際に電極に与える好ましい電位を説明する図である。
【0031】
本発明の基本構成において、微細構造体の配列方法は、それぞれ独立した電位を与えうる2つの電極を形成した絶縁基板上に微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記2つの電極に対し、互いに異なる少なくとも2パターンの電圧を印加することにより、上記微細構造体塗布工程により塗布された微細構造体を上記電極のパターンで規定される位置に配列させる微細構造体配列工程を含むものである。以下に、図を用いて詳細に説明する。
【0032】
シリコンナノワイヤーを配列する絶縁基板を図2に示す。絶縁基板111はガラス、セラミック、アルミナ、樹脂のような絶縁体、またはシリコンのような半導体表面にシリコン酸化膜を形成し、表面が絶縁性を有するような基板である。ガラス基板を用いる場合は、表面にシリコン酸化膜、シリコン窒化膜のような下地絶縁膜を形成するのが望ましい。
【0033】
このような絶縁基板111の表面に、金属電極121、122を形成する。金属電極121、122は、印刷技術を利用して、所望の電極形状に形成することができる。または金属膜及び感光体膜を一様に積層し、所望の電極パターンを露光し、エッチングして形成することができる。
図2では省略されているが、金属電極121、122には外部から電位を与えられるよう、パッドが形成されている。金属電極121、122が対向する部分(図2中、NWで示される領域)にシリコンナノワイヤーが配列することとなる。図2では、シリコンナノワイヤーが配列する領域が2×2個配列されているが、無論任意の個数配列することができる。
【0034】
なお、微細構造体配列領域NWにおける金属電極121、122間の距離Sは、シリコンナノワイヤーの長さよりやや小さいのが好ましい。本発明の基本構成において実験では、シリコンナノワイヤーの長さが約25μmである時、距離Sは、16〜22μmとした場合が、最も効率的にシリコンナノワイヤーを配列させることができた。即ち、距離Sは、シリコンナノワイヤーの60〜90%程度にするとよい。更には80〜90%が望ましい。図2〜図10において、電極とシリコンナノワイヤーの大きさは、見やすくするために、距離Sとシリコンナノワイヤーの長さの関係を正しく表していない。
【0035】
次に、絶縁基板111上にシリコンナノワイヤーを配列する手順を示す。まず、図3(図2のA−Bの矢視断面図)に示すように、絶縁基板111上に、シリコンナノワイヤー131を含んだイソプロピルアルコール(IPA)141を薄く塗布する。IPA141の外に、エチレングリコール、プロピレングリコール、メタノール、エタノール、アセトン、またはそれらの混合物でもよい。或いは、IPA141は、他の有機物からなる液体、水などを用いることができる。従って、IPA141は、シリコンナノワイヤー131を含んだ液体を指すこともある。
ただし、液体を通じて金属電極121、122間に大きな電流が流れてしまうと、金属電極121、122間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極121、122を覆うように、絶縁基板111表面全体に、10nm〜30nm程度の絶縁膜をコーティングすればよい。
【0036】
シリコンナノワイヤーを含むIPA141を塗布する厚さは、次にシリコンナノワイヤーを配列する工程で、シリコンナノワイヤーが配列できるよう、液体中でシリコンナノワイヤーが移動できる厚さである。従って、シリコンナノワイヤーの太さ以上であり、例えば、数μm〜数mmである。塗布する厚さは薄すぎると、シリコンナノワイヤーが移動し難くなり、厚すぎると、液体を乾燥する時間が長くなる。好ましくは、100μm〜500μmである。
また、IPAの量に対して、シリコンナノワイヤーの量は、 1×104本/cm3 〜 1×107本/cm3 が好ましい。
シリコンナノワイヤーを含むIPA141を塗布するために、シリコンナノワイヤーを配列させる金属電極の外周囲に枠を形成し、その枠内にシリコンナノワイヤーを含むIPA141を所望の厚さになるよう充填するとよい。しかしシリコンナノワイヤーを含むIPA141が粘性を有する場合は、枠を必要とせずに、所望の厚さに塗布することが可能である。
IPAやエチレングリコール、プロピレングリコール、・・・・・、またはそれらの混合物、或いは、他の有機物からなる液体、または水などの液体は、シリコンナノワイヤーの配列工程のためには粘性が低いほど望ましく、また加熱により蒸発しやすい方が望ましい。
【0037】
次に、金属電極121、122間に電位差を与える。本発明の基本構成では、1Vの電位差とするのが適当であった。金属電極121と122の電位差は、0.1〜10Vを印加することができるが、0.1V以下ではシリコンナノワイヤーの配列が悪くなり、10V以上では金属電極間の絶縁が問題になり始める。従って、1〜5Vが好ましく、更には1V程度とするのが好ましい。
【0038】
図4に、シリコンナノワイヤー132が金属電極121、122上に配列する原理を示す。金属電極121に電位VLを、122に電位VR(VL<VR)を与えると、金属電極121には負電荷が、金属電極122には正電荷が、それぞれ誘起される。そこにシリコンナノワイヤー132が接近すると、シリコンナノワイヤーのうち金属電極121に近い側に正電荷が、金属電極122に近い側に負電荷が、それぞれ誘起される。シリコンナノワイヤーに電荷が誘起されるのは静電誘導による。すなわち、電界中に置かれた導体は、導体内部の電界が0となるまで導体表面に電荷が誘起されることによる。その結果、各電極とシリコンナノワイヤーとの間に静電力により引力が働き、シリコンナノワイヤーは、金属電極121、122間に生じる電機力線に沿い、かつ各シリコンナノワイヤーに誘起された電荷がほぼ等しいので、電荷による反発力により、ほぼ等間隔に一定方向に規則正しく配列する。
【0039】
本発明の基本構成では、シリコンナノワイヤーの最外層は金属膜でコーティングされていたが、誘電体からなる微細構造体を用いた場合であっても、ほぼ同様な原理により電極上に配列させることが可能である。誘電体からなる微細構造体の場合は、図10に示すように、電位差を与えられた金属電極121、122間に発生した外部電場により誘電体が分極することにより表面に電荷が誘起される。誘電体からなるナノワイヤー192には、図10に示すように電荷が誘起される。例えば、金属電極121(マイナスの電位を持つ)の近傍では、金属電極121に近い側に正電荷196が、金属電極121に遠い側に負電荷197が誘起する。金属電極121に誘起された負電荷195と、ナノワイヤー192に誘起した正電荷196は互いに引き合うが、金属電極121に誘起された負電荷195と、ナノワイヤー192に誘起した負電荷197は互いに反発する。しかしながら、金属電極121、122によって形成される電界は、金属電極に近いほど強くなる。
【0040】
そのため、ナノワイヤーに誘起された正電荷196に働く力(引力)は、負電荷197に働く力(斥力)よりも大きい。したがって、金属電極121とナノワイヤー192との間には、正味で引力が働くのである。金属電極122とナノワイヤー192との間に働く力も同様である。
以上の理由により、誘電体からなる微細構造体を用いた場合であっても電極上に配列させることができる。なお、勾配のある電界中に置かれた誘電体が、電極に吸引される原理については、例えば、「Dielectrophoresis, H.A.Pohl, Cambridge University Press, New York, 1978」に記載されている。それゆえ、微細構造体の材質は、金属、半導体、誘電体、若しくはそれらの積層のいずれであっても良いのである。
【0041】
以上のように、本発明は微細構造体が金属電極間に発生した外部電場により、微細構造体に電荷を発生させ、電荷の引力により金属電極に微細構造体を吸着させるので、微細構造体の大きさは、液体中で移動可能な大きさであることが必要である。従って、微細構造体の大きさは、液体の塗布量(厚さ)により変化する。液体の塗布量が少ない場合は、微細構造体はナノスケールでなければならないが、液体の塗布量が多い場合は、ミクロンオーダーであってもかまわない。
【0042】
微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合は、金属電極121、122間に静的な電位差(DC)を与えるだけでは、微細構造体を安定して配列することができない。例えば、シリコンナノワイヤー132が正味として正に帯電した場合は、正電荷が誘起されている電極112との引力が相対的に弱くなる。そのため、シリコンナノワイヤー132の配列が非対称になってしまのである。
そのような場合は、図5に示すように、金属電極121、122間にACを印加することが好ましい。図5においては、電極121に基準電位を、電極122には振幅VPPL/2のAC電圧を印加している。こうすることにより、シリコンナノワイヤー132が正味として帯電している場合でも、配列を対象に保つことができるのである。
【0043】
なお、本発明の基本構成では、電極122に与える交流電圧の周波数は、10Hz〜1MHzとするのが好ましかった。電極122に与える交流電圧の周波数が10Hz未満のときは、シリコンナノワイヤー132が激しく振動し、配列が乱されることが度々あった。一方、電極122に与える交流電圧の周波数が1MHz以上の時は、シリコンナノワイヤーが電極に吸着される力が弱くなり、外部の擾乱により配列が乱されることがあった。50Hz〜1kHzとするのが最も配列が安定し、より好ましかった。
更に、AC電圧は、正弦波に限らず、矩形波、三角波、ノコギリ波など、周期的に変動するものであればよい。なお、VPPLは1V程度とするのが好ましかった。
【0044】
シリコンナノワイヤーが配列を始めてしばらくすると、図6及び図7に模式的に示すように、シリコンナノワイヤーが配列した。シリコンナノワイヤーにハッチングして示す。図7は、図6のC−Dにおける矢視断面図である。微細構造体配列領域(金属電極121、122が対向する部分)には、シリコンナノワイヤー132がほぼ等間隔で、金属電極とは垂直方向に整列して配列した。シリコンナノワイヤーがほぼ等間隔に並んでいるのは、シリコンナノワイヤーに誘起された電荷によりシリコンナノワイヤー間に反発力が働いていることを示している。
【0045】
シリコンナノワイヤーは、微細構造体配列領域以外においても吸着した。これを図6にシリコンナノワイヤー133として示した。このように、所望でない場所に吸着するシリコンナノワイヤー133の存在は、シリコンナノワイヤーを余計に添加しなければならなくなるばかりでなく、シリコンナノワイヤーをデバイスとして用いたときに、歩留りの低下を招くこととなる。
そのため、金属電極121、122間にACを印加しつつ、IPAをゆっくり流して所望でない場所に吸着したシリコンナノワイヤー133を除去した。この場合、IPAまたは塗布液はシリコンナノワイヤーを含まない方が好ましい。不所望な場所に付着したシリコンナノワイヤー133は、所望の場所に付着したシリコンナノワイヤー132に比べて電極への吸着力が弱いため、図8及び図9に模式的に示すように、好まざる場所に吸着したシリコンナノワイヤー133を除去することができた。図9は、図8のE−Fにおける矢視断面図である。
【0046】
以上のようにして、金属電極121,122上に、シリコンナノワイヤー132を配列させた後、基板を加熱または一定時間放置することにより、液体を蒸発させて乾燥させ、シリコンナノワイヤー132を金属電極121と122間の電気力線に沿って、等間隔に配列させ固着させる。
以上のように、本発明の基本構成によれば、微細構造体(シリコンナノワイヤー)を、所望の場所、かつ、所望の方向に制御良く高度に配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
【0047】
(実施形態1)
本実施形態を、図11〜図18により説明する。図11は本実施形態に用いる絶縁基板を示すものであり、図12は微細構造体が配列する原理を説明する図であり、図13は微細構造体を配列する際に電極に与える好ましい電位の第1の例を示す図であり、図14は微細構造体を配列する際に電極に与える好ましい電位の第2の例を示す図であり、図15はその際の微細構造体の配列の状態を説明する図であり、図16はその際に得られる効果が生じる原理を説明する図であり、図17は微細構造体を配列する際に電極に与える好ましい電位の第3の例を示す図であり、図18は微細構造体を配列する際に電極に与える好ましい電位の第4の例を示す図である。
【0048】
本発明の微細構造体の配列方法は、本発明の第1の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる3つの電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程とを含ものである。以下に、図を用いて詳細に説明する。
【0049】
シリコンナノワイヤーを配列する絶縁基板を図11に示す。絶縁基板211の表面には、金属電極221、222、223が形成されている。図11では省略されているが、金属電極221、222、223には外部から電位を与えられるよう、パッドが形成されている。金属電極221、222が対向する部分(図11中、微細構造体配列領域NW)にシリコンナノワイヤーが配列することとなる。
本実施形態は、上記本発明の基本構成の場合と異なり、金属電極221と222との間に、金属電極223が配置されている。すなわち、微細構造体配列領域NWにおいて、3つの電極が金属電極221(第1の電極)223(第3の電極)、222(第2の電極)の順に並んでいる。言い換えれば、上記微細構造体配列領域において、上記第1の電極と第2の電極との間に第3の電極が通過する。更には、上記微細構造体配列領域であるか否かに関わらず、第1の電極及び第2の電極との間に第3の電極が延在している。
図11では、微細構造体配列領域NWが2×2個配列されているが、無論任意の個数任意に配列することができる。
【0050】
絶縁基板211、金属電極221、222、223の構造及び形成方法は、本発明の基本構成と同じである。図11に示す金属電極222は、ハッチングしているが、特別な意味はなく、表示を明瞭にするだけのものである。
なお、金属電極221、222間の距離Sは、シリコンナノワイヤーの長さよりやや小さいのが好ましい。本実施形態で行なった実験では、シリコンナノワイヤーの長さは約25μmであった。この時の距離Sは、16〜22μmとした場合が、最も効率的にシリコンナノワイヤーを配列させることができた。即ち、距離Sは、シリコンナノワイヤーの60〜90%程度にするとよい。更には80〜90%が望ましい。
【0051】
絶縁基板上211上にシリコンナノワイヤーを配列するためには、上記本発明の基本構成の場合と同様に、まず、絶縁基板211上に、シリコンナノワイヤーを含んだIPAを薄く塗布する。IPAのかわりに、他の有機物からなる液体、水などを用いることができる。IPAを塗布する厚さは上記本発明の基本構成と同じである。ただし、液体を通じて金属電極221、222、223間に大きな電流が流れてしまうと、金属電極221、222、223間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極221、222、223を覆うように、絶縁基板211表面全体に、10nm〜30nm程度の絶縁膜をコーティングすればよい。
【0052】
次に、金属電極221、222、223間に電位差を与える。上記本発明の基本構成の時と異なるのは、3つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大することである。そのため、以下に示すように、シリコンナノワイヤーの配列を非常に改善することが可能となる。
図12は実施形態1において、微細構造体が配列する原理を説明する図であり、金属電極221、222(それぞれVL、VRを印加)に誘起された電荷と、シリコンナノワイヤーに誘起された電荷とが引き合うためにシリコンナノワイヤー232が配列する。この点では、上記本発明の基本構成の場合(金属電極が2つの場合)と、シリコンナノワイヤーが配列する原理は全く同じである。すなわち、本実施形態1の金属電極221、222は、上記本発明の基本構成の金属電極121、122に対応する。本実施形態1では、それに加えて、金属電極223に電位VCを独立に印加することができる。以下に、金属電極221、222、223間に与える、好ましい電位の例を記す。
【0053】
(第1の好ましい電位の例)
第1の好ましい電位の例を、図13に示す。金属電極223(第3の電極)に基準電位を与え、金属電極221(第1の電極)及び222(第2の電極)に交流電位を与える。このようにAC電位を与えることにより、微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合であっても安定して配列させることができる。
好ましい周波数は、本発明の基本構成の場合と同様に、10Hz〜1MHzとするのが好ましく、50Hz〜1kHzとするのがより好ましかった。その理由は、本発明の基本構成で説明した通りである。金属電極223に対して、金属電極221と222に印加する電位差は、0.1〜10Vが好ましい。0.1V以下ではシリコンナノワイヤーの配列が悪くなり、10V以上では金属電極間の絶縁が問題になり始める。従って、1〜5Vが好ましく、更には1V程度とするのが好ましい。
【0054】
また、金属電極221(第1の電極)及び222(第2の電極)に与える交流電位は、同じ周波数を有し、150°〜210°の位相差(Δφ)を有することが好ましい。図1
3は、180°の位相差を有する場合を示している。図13の例では、金属電極221(第1の電極)及び222(第2の電極)に与える交流の振幅は、それぞれVPPL/2、VPPR/2である。
【0055】
しかしながら、金属電極221(第1の電極)と222(第2の電極)とにかかる相対電圧は、VPPL/2+VPPR/2となる。VPPL=VPPRの場合は、VPPL/2+VPPR/2=VPPLとなり、実効的な電位差は2倍に達する。すなわち、金属電極221(第1の電極)及び222(第2の電極)に与える交流の振幅を1/2にしても、配列に要する電界の強さを確保することができる。
一方、各電極に印加される電圧は1/2になるため、上記本発明の基本構成において、図6でみられた、好まざる場所に吸着したシリコンナノワイヤー133を大幅に減らすことが可能となる。Δφは必ずしも180°である必要はなく、150°〜210°の範囲
にあれば、十分効果を奏することができる。
以上のように、第1の好ましい電位の例を適用することにより、広い範囲で均一に、所望の場所に微細構造体を等間隔に同方向に配列させることができる。
【0056】
(第2の好ましい電位の例)
第2の好ましい電位の例を、図14に示す。まず、第1の好ましい電位の例と同様に、金属電極223(第3の電極)に基準電位を与え、金属電極221(第1の電極)及び222(第2の電極)に基準電位と異なる電位(ここでは交流電位)を与え、シリコンナノワイヤーを配列させておく。このとき、図15に示すように、金属電極221(第1の電極)及び222(第2の電極)との間に、シリコンナノワイヤー232が配列するが、好まざる場所に吸着したシリコンナノワイヤー233も存在する。
ここで、金属電極221(第1の電極)及び222(第2の電極)に、それぞれほぼ同時にオフセット電圧(VDCL1、VDCR1)を印加する。それにより、シリコンナノワイヤー232は電極間に配列したまま、好まざる場所に吸着したシリコンナノワイヤー233のみを除去することができる。
【0057】
第2の好ましい電位の例では、VPPL=VPPR=0.5V、VDCL1=VDCR1=0.3Vとした。その場合、好まざる場所に吸着したシリコンナノワイヤー233は電極から勢いよく離れていくのが観察された。一方、電極間に配列したシリコンナノワイヤー232は、電極上を僅かに動いたものの、しばらくした後に安定し、配列を崩すことはなかった。なお、VDCL1=VDCR1=−0.3Vとした場合も、シリコンナノワイヤー232は電極間に配列したまま、好まざる場所に吸着したシリコンナノワイヤー233のみを除去することができた。
なお、VPPL=VPPRは、0.1〜5Vが好ましい範囲として適用することができ、さらには0.3〜2Vが好ましい。またVDCL1=VDCR1=は、0.1〜3Vが好ましい範囲として適用することができ、さらには0.05〜1Vが好ましい。
【0058】
ところで、上記本発明の基本構成では、好まざる場所に吸着したシリコンナノワイヤー133を除去するために、IPAの流れを利用したが、本実施形態1では、好まざる場所に吸着したシリコンナノワイヤー233を電気的に除去している。この方法は、広い範囲で微細構造体を配列させるのに特に適した方法である。なぜならば、IPAの流れを広い範囲で均一にするためには、非常に緻密な制御が必要であるが、広い範囲で同じ強さの電界を発生させるのは、電極のパターンを適切に設計するだけでよく、非常に容易であるからである。
【0059】
以上のように、好まざる場所に吸着したシリコンナノワイヤー233のみを除去することができるメカニズムは完全に解明されたわけではないが、以下のような理由によると考えられる。図16は、そのメカニズムを説明する図である。絶縁基板211上に、金属電極221(第1の電極)及び金属電極222(第2の電極)が形成されている。更に、金属電極221、222間には、金属電極223(第3の電極)が形成されている。
【0060】
ここで、図14に示すようなオフセット電圧を印加した場合、AC成分を無視すると、図16に記したように、金属電極221及び金属電極222(第1の電極及び第2の電極)には相対的に正のDC成分が、金属電極223には相対的に負のDC成分がそれぞれ印加されているとみなすことができる。それにより、電極から電極へとIPA中に存在する微量のイオンの流れが発生し、IPA中に対流を引き起こす。この対流が好まざる場所に吸着したシリコンナノワイヤー233を除去するのである。実験において観察された、除去された後のシリコンナノワイヤーの動きは、図16に描かれたような対流が存在することを示唆していた。なお、オフセット電圧の極性を反転すると、IPAの対流の方向が反転することが確認できた。
【0061】
好まざる場所に吸着したシリコンナノワイヤー233は、IPAの対流により除去されるが、微細構造体配列領域に配列したナノワイヤー232は相対的に吸着力が強いため、IPAの対流により除去されない。以上のようなメカニズムにより、好まざる場所に吸着したシリコンナノワイヤー233のみを除去することができると考えられる。
上記原理から推測できるように、好まざる場所に吸着したシリコンナノワイヤー233を除去するためには、IPA中に対流を起こす必要があり、そのためには、IPA中を電流が流れる必要がある。したがって、金属電極221、222、223はIPAと直接触れているか、トンネル電流を流すようなごく薄い絶縁膜(例えば5nm以下)を介して触れていることが好ましい。実際、金属電極221、222、223を100nmのシリコン酸化膜で覆った場合、IPA中に対流は起きなかった。ただし、この場合であっても、微細構造体配列領域にシリコンナノワイヤーを配列することはできた。
【0062】
以上のように、第2の好ましい電位の例を適用することにより、広い範囲で均一に、所望の場所のみに微細構造体を配列させることが可能となる。
なお、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧(VDCL1、VDCR1)を印加するタイミングは、必ずしも完全に同時である必要はない。ただし、片側の金属電極のみにオフセット電圧が印加された状態が長く続くと、電極間に配列したシリコンナノワイヤー232の配列が大きく乱れてしまう。したがって、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧を与える時間差は、0.1秒以下であることが好ましい。
【0063】
更には、金属電極221(第1の電極)及び222(第2の電極)に印加するオフセット電圧(VDCL1、VDCR1)は、必ずしも完全に同じである必要はない。ただし、VDCL1とVDCR1とが大きく異なると、電極間に配列したシリコンナノワイヤー232の配列が大きく乱れてしまう。したがって、上記第1及び第2の電極に与えるオフセット電圧が等しいことが最も好ましい。
【0064】
(第3の好ましい電位の例)
第3の好ましい電位の例を、図17に示す。この例は、第2の好ましい電位の例において、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧(VDCL1、VDCR1)を与える動作を反復して行なうものである。
この好ましい電位の例を適用すれば、当然第2の好ましい電位の例で得られる効果を得ることができる。それ以外にも、以下に述べる効果を奏することができる。
【0065】
この例では、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧(VDCL1、VDCR1)与える動作を反復して行なうため、好まざる場所にシリコンナノワイヤーが吸着せず、電極間にまで浮遊して、そこで配列する。そのため、配列に要する時間を大幅に短縮することができる。
実験によると、オフセット電圧を与える動作を全く行なわない場合は、7分間の電圧を印加し続けたとき(VPPL=VPPR=0.5V、100Hz)、電極間(図15に示す幅W=40μm)には3個程度のシリコンナノワイヤーが吸着した。一方、8秒間に1回の割合でオフセット電圧を与える動作を加えた場合は(VDCL1=VDCR1=0.3V)、電極間には10個以上のシリコンナノワイヤーが吸着した。図15ではシリコンナノワイヤーは6個だけ示している。
【0066】
以上のように、第3の好ましい電位の例を適用することにより、微細構造体の配列に要する時間を大幅に短縮することが可能となる。
なお、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧を与える動作の間隔(T1、T2)は、1〜10秒であることが好ましい。T1及びT2が1秒未満の場合、好まざる場所に吸着したシリコンナノワイヤー233が電極から十分離れる前に、シリコンナノワイヤー233に対して逆方向のトルクが働き、その結果として電極の近くで振動する現象が見られた。この場合、好まざる場所に吸着したシリコンナノワイヤー233を除去することができなくなる。一方、T1及びT2が10秒を超える場合、一度電極から離れたシリコンナノワイヤー233が、再び電極に吸着してしまう現象が見られた。この場合、シリコンナノワイヤーが好ましい場所(電極間)にまで浮遊して、そこで配列する効率が落ちてしまう。それゆえ、T1及びT2を1〜10秒とすることにより、微細構造体の配列に要する時間を大幅に短縮する効果を最大限享受することができる。
【0067】
(第4の好ましい電位の例)
第4の好ましい電位の例を、図18に示す。この例は、第1の好ましい電位の例において、金属電極221(第1の電極)及び金属電極222(第2の電極)に与えられる電位の平均が、金属電極223(第3の電極)に与えられる基準電位と異なる(VDCL2、VDCR2)ようにしたものである。
【0068】
我々は、VDCL2、VDCR2を正にしたとき、シリコンナノワイヤーの間隔D(図15参照)が広がり、VDCL2、VDCR2を負にしたとき、D(図15参照)が狭まることを見出した。VDCL2=VDCR2=+0.3VのときDは3.5μm程度、VDCL2=VDCR2=−0.3VのときDは2.5μm程度となるようである。
このように、金属電極221(第1の電極)及び金属電極223(第3の電極)に与えられる電位の平均が、金属電極222(第2の電極)に与えられる基準電位と異なることにより、微細構造体の配列密度を制御することが可能となる。VDCL2=VDCR2は、±0.1〜2Vが好ましい範囲であり、より好ましくは0.2〜0.6Vである。
これは、図16で説明したようなIPAの対流が起きていることと関連しているようである。微細構造体配列領域では、金属電極221、222(第1、第2の電極)と金属電極223との距離が他の場所に比べて接近している。そのため、対流の向きが変化し、シリコンナノワイヤー同士を接近させ、又は離す効果を与えていると考えられる。
【0069】
(実施形態2)
本実施形態を、図19〜図25により説明する。図19は、本実施形態に用いる絶縁基板を示すものであり、図20〜図23は、本実施形態における微細構造体の配列方法の手順を説明する図であり、図24は本実施形態における微細構造体の配列工程の途中の状態を示す図であり、図25は図24の状態において電極に与える好ましい電位を説明する図である。
【0070】
本発明の微細構造体の配列方法は、それぞれ独立した電位が与えられる第4、第5及び第6の電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、上記微細構造体配列工程は、第1の微細構造体を第4及び第5の電極にわたって配列させる第1の微細構造体配列工程と、第2の微細構造体を第5及び第6の電極にわたって配列させる第2の微細構造体配列工程とを含み、上記第1の微細構造体配列工程においては、上記第5及び第6の電極に基準電位を与えるとともに第4の電極に基準電位とは異なる電位を与え、上記第2の微細構造体配列工程においては、上記第4及び第5の電極に基準電位を与えるとともに第6の電極に基準電位とは異なる電位を与えるものである。
上記を簡潔に表現すると、本発明の微細構造体の配列方法は、2種類の微細構造体をそれぞれの所望の場所に選択的に配列する配列方法ということになる。以下に、図を用いて詳細に説明する。
【0071】
シリコンナノワイヤーを配列する絶縁基板を図19に示す。絶縁基板311の表面には、金属電極324、325、326が形成されている。図19では省略されているが、金属電極324、325、326には外部から電位を与えられるよう、パッドが形成されている。金属電極324、325が対向する部分(図19中、微細構造体配列領域NW1)に第1のシリコンナノワイヤーが配列され、金属電極325、326が対向する部分(図19中、微細構造体配列領域NW2)に第2のシリコンナノワイヤーが配列されることとなる。図19では、微細構造体配列領域NW1、NW2が2×2個配列されているが、無論任意の個数任意に配列することができる。
このような絶縁基板、金属電極の構造及び形成方法は、本発明の基本構成で説明したのと同じである。
【0072】
なお、金属電極324、325間の距離S1は、第1のシリコンナノワイヤーの長さよりやや小さいのが好ましく、金属電極325、326間の距離S2は、第2のシリコンナノワイヤーの長さよりやや小さいのが好ましく、本発明の基本構成と同じである。
絶縁基板上311上にシリコンナノワイヤーを配列するためには、例えば以下の手順を行なえばよい。まず、絶縁基板311上に、第1のシリコンナノワイヤーを含んだIPAを薄く塗布する。IPAのかわりに、他の有機物からなる液体、水などを用いることができる。塗布する液体およびその液体の塗布厚さは、本発明の基本構成と同じである。ただし、液体を通じて金属電極324、325、326間に大きな電流が流れてしまうと、金属電極324、325、326間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極324、325、326を覆うように、絶縁基板311表面全体に、10nm〜30nm程度の絶縁膜をコーティングすればよい。
【0073】
次に、金属電極324、325、326に電圧を印加する。図20に、金属電極324(第4の電極)、325(第5の電極)、326(第6の電極)に与える、好ましい電位(それぞれVL、VC、VR)の例を記す。金属電極325、326には基準電圧が印加され、金属電極324には振幅VPPL/2の交流電圧が印加される。金属電極324と325との間には、振幅VPPL/2の交流電圧が印加される。そのため、図21に示すように、金属電極324、325が対向する部分に第1のシリコンナノワイヤー334が配列する。一方、金属電極325と326との間には、電圧が印加されない。そのため、金属電極325、326が対向する部分にはシリコンナノワイヤーは配列しない。以上が、第1の微細構造体配列工程となる。
【0074】
次に、基板を乾燥させることにより第1のシリコンナノワイヤー334を基板に固着させる。その後、絶縁基板311上に、第2のシリコンナノワイヤーを含んだIPAを薄く塗布する。
次に、金属電極324、325、326に電圧を印加する。図22に、金属電極324、325、326間に与える、好ましい電位(それぞれVL、VC、VR)の例を記す。金属電極324、325には基準電圧が印加され、金属電極326には振幅VPPR/2の交流電圧が印加される。金属電極325と326との間には、振幅VPPR/2の交流電圧が印加される。そのため、図23に示すように、金属電極325、326が対向する部分に第2のシリコンナノワイヤー335が配列する。一方、金属電極324と325との間には、電圧が印加されない。そのため、金属電極324、325が対向する部分には第2のシリコンナノワイヤーは配列しない。以上が、第2の微細構造体配列工程となる。
以上の手順により、2種類の微細構造体をそれぞれの所望の場所に選択的に配列することができる。例えば、第1の種類の微細構造体をNMOSナノワイヤーとし、第2の種類の微細構造体をPMOSナノワイヤーとすることができる。これにより、CMOS構造を構成することができる。
【0075】
ところで、上記第1のナノ構造配列工程において、図24に示すように、好まざる場所に吸着した第1のシリコンナノワイヤー336が吸着することがある。ここで、好まざる場所とは、金属電極326上、特に、金属電極325、326が対向する部分を指す。この部分は将来第2のシリコンナノワイヤー335が配列する場所であり、ここに第1のシリコンナノワイヤー334が残ると、シリコンナノワイヤーをデバイス化したときに不良の原因となる。
【0076】
このような、好まざる場所に吸着した第1のシリコンナノワイヤー336を除去するために、金属電極324、325、326間に与える、第1の微細構造体配列工程として好ましい電位(それぞれVL、VC、VR)の例を、図25に示す。既に述べた第1の微細構造体配列工程(図20)と異なるのは、金属電極326に、オフセット電圧(VDCR)を与える動作を行なう点である。このオフセット電圧を与えた瞬間、好まざる場所に吸着した第1のシリコンナノワイヤー336が、電極から勢いよく離れていくのが観察された。このような動作を行なうことにより、2種類の微細構造体をそれぞれの所望の場所に選択的に配列させる際に、好まざる微細構造体が混入するのを防ぐことができる。
オフセット電圧(VDCR)は、0.1〜5Vが好ましい範囲であり、さらには0.3〜2Vが好ましい。
【0077】
(実施形態3)
本実施形態3は、上記実施形態1、2で配列した微細構造体を、デバイス化及び集積回路化した例を示す。既に述べたように、本実施形態では、図1(b)の構造を有する微細構造体をデバイスとして応用する場合について説明する。
本実施形態について、図26及び図27に基づいて説明する。本実施形態においては、集積回路装置の具体例として、2つのナノワイヤー素子(Nチャネル型及びPチャネル型)を同一基板上に配置した場合を説明する。もちろん、本発明の集積回路装置は、同一基板上に異なる機能を有する3つ以上の素子を備える構成であってもよい。
図26は、本発明に係る集積回路装置の一部である集積回路装置1を構成する基板上の配線を示す平面図である。なお、説明の便宜上、図26には図示していないが、本実施形態の集積回路装置1は、層間絶縁膜471(図27に図示)を備えている。層間絶縁膜471の構成については、図27を参照して説明する。
【0078】
図26を参照すると、集積回路装置1の基板411上には、異なる機能を有する2つのナノワイヤー素子として、N型の電界効果トランジスタ(以下、「NMOS:n type metal oxide semiconductor field effect transistor」と称する)およびP型の電界効果トランジスタ(以下、「PMOS:p type metal oxide semiconductor field effect transistor」と称する)が配置されている。また、集積回路装置1の基板411上に配置される素子は、異なる材質を有する素子であってもよい。
【0079】
NMOSは、複数のナノワイヤー437を配列することにより形成されており、PMOSは、複数のナノワイヤー438を配列することにより形成されている。
NMOSを構成しているナノワイヤー437とPMOSを構成しているナノワイヤー438は、2つの共有配線、すなわち、メタル配線451およびメタル配線454を有している。また、ナノワイヤー437は、メタル配線452と接続されており、また、ナノワイヤー438は、メタル配線453と接続されている。
図26に示す集積回路において、メタル配線451は入力端子に接続され、メタル配線454は出力端子に接続されている。また、メタル配線452は接地端子に接続され、メタル配線453は電源端子に接続されている。
【0080】
上記基板411は、表面が絶縁性であることが好ましく、例えば、絶縁体、表面に絶縁膜を形成した半導体、表面に絶縁膜が形成された導電体などが、本実施形態の基板として好適に用いられる。また、集積回路装置を表示装置の液晶パネル内に組み込む場合、基板411は、絶縁性を有し、かつ透明であることが好ましい。例えば、ガラスおよび透明な樹脂などを材料とする基板が挙げられる。
本実施形態に用いられているPMOSは、上述のように複数のナノワイヤー438を配列することにより構成されている。また、1本のナノワイヤー438は、PMOSとしての機能を有している。本実施形態に用いられるナノワイヤー438について、図27を用いて説明する。
【0081】
図27は、図26に示される集積回路装置1に層間絶縁膜161が形成された場合を示しており、図26に示すG−Hの矢視断面図である。基板411上にナノワイヤー438が配列されており、ナノワイヤー438は、ワイヤーの形状を有する半導体から形成されるコアおよびコアを被う絶縁膜461から構成されている。また、コアは、P型の導電型を有する領域461、N型の導電型を有する領域462およびP型の導電型を有する領域463を備えている。
ナノワイヤー438の絶縁膜461には、メタル配線451が接続されており、ナノワイヤー438と、基板411、メタル配線451、メタル配線452およびメタル配線454との接触部分以外は、層間絶縁膜471に被われている。
上記領域482は、絶縁膜461を介してメタル配線451と接続されており、入力端子に接続されたメタル配線451がゲート電極として機能することにより、ナノワイヤー438のチャネル領域として機能する。つまり、領域482を被う絶縁膜461は、ゲート絶縁膜として機能している。
【0082】
コアとメタル配線453とは、領域483において接続されており、コアとメタル配線454とは、領域481において接続されている。領域483は、電源端子に接続されたメタル配線453と接続され、ナノワイヤー438のソース領域となっている。また、領域481は、出力端子に接続されたメタル配線454と接続され、ナノワイヤー438のドレイン領域となっている。
なお、上記PMOSと同様に、本実施形態に用いられているNMOSは、上述のように複数のナノワイヤー437を配列することにより構成されている。また、1本のナノワイヤー437は、NMOSとしての機能を有している。本実施形態に用いられるナノワイヤー437については、ナノワイヤー438の場合と導電型が反対となるほかは、ほぼ同様であるので説明を省略する。
なお、図27中、424及び425は、ナノワイヤーを配列させる際に用いた電極である。
【0083】
本実施形態では、既に述べたように、ナノワイヤー437、438がそれぞれNMOS及びPMOSとなっている。ナノワイヤーをNMOS又はPMOSとするためには、ナノワイヤーを基板に配列した後に、不純物イオンを注入し、活性化アニールを行なえばよい。若しくは、予め不純物を導入し、活性化アニールを経たナノワイヤーを基板に配列してもよい。後者の場合は、基板が活性化アニールの高温にさらされないため、フレキシブル基板化が容易となる利点を有する。
【0084】
より具体的には、ナノワイヤー437をNMOSにするためには、例えば、メタル配線451を形成した段階で、このメタル配線451をマスクとして、ナノワイヤー437の存する領域のみにn型の導電型を与える不純物イオン(例えば砒素イオン)を注入する。その後、ナノワイヤー438をPMOSにするために、メタル配線451をマスクとして、ナノワイヤー438の存する領域のみにp型の導電型を与える不純物イオン(例えばボロンイオン)を注入する。その後、不純物を活性化するアニール(例えば500℃〜900℃)を行なえばよい。
他の方法では、あらかじめn+/p/n+(NMOS)又はp+/n/p+(PMOS)の不純物プロファイルを持つシリコンナノワイヤーを形成しておく。このようなシリコンナノワイヤーを形成するためには、例えば、シリコンナノワイヤーの成長中に、n型を与える不純物、p型を与える不純物、n型を与える不純物を順番に導入すればよい(n+/p/n+構造のナノワイヤーを形成する場合)。その後は、各シリコンナノワイヤーを、それぞれ基板の所定の場所に配列すればよい。
【0085】
層間絶縁膜及び上部メタル配線は、LSIプロセスや液晶TFTプロセスで用いられるプロセスを適用することができる。
本発明に係る集積回路装置において1つのナノワイヤー素子を構成するナノワイヤーの本数は、10〜200本であることが好ましい。例えば、1本のナノワイヤーの駆動電流のばらつきが15%である場合、10本のナノワイヤーからなるナノワイヤー素子の駆動電流のばらつきは約4.7%となる。駆動電流のばらつきが5%を下回るので十分な量産歩留りを得ることができる。つまり、9本以下のナノワイヤー構成されるナノワイヤー素子では、駆動電流のばらつきが大きく、十分な量産歩留りを得ることができない。
また、直径50nmのナノワイヤーを100nmのピッチで200本配列させた場合、ナノワイヤー素子の寸法(図15におけるW)は20μmとなる。ナノワイヤー素子は、微少なサイズを有するナノワイヤーから構成されるため、小型化した素子に適している。しかし、200本を越えるナノワイヤーを配列した場合、ナノワイヤー素子は20μmを超えるサイズとなってしまい、画素駆動用のトランジスタとして用いるにはデバイスサイズが大きくなり過ぎるという問題が生ずる。
【0086】
図26に示される集積回路装置1は、NMOSおよびPMOSから構成されるインバータ回路である。
本実施形態においては、NMOSとPMOSの組み合わせた具体例として、インバータ回路(NOT回路)を示している。しかし、本発明に係るナノワイヤー素子を組み合わせることにより構築可能な回路としては、これに限定されず、AND回路、NAND回路、NOR回路およびXOR回路などを構築することができる。また、これらの回路を組み合わせてより複雑な論理回路を構築することができる。
以上のように、本実施形態の集積回路装置は、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されている。したがって、集積回路装置の歩留りを大幅に向上させることが可能となる。
【0087】
(実施形態4)
本実施形態は、上記実施形態で配列した微細構造体を、表示装置に応用した例を示す。
本発明の集積回路装置を搭載した表示装置について、図28を用いて説明する。図28は、本実施形態の表示装置の平面図である。
表示装置の表示パネル2は、同一の透明基板511上に、表示部571、論理回路部572、論理回路部573、論理回路部574および論理回路部575を備える構成となっている。表示装置が液晶表示装置の場合、表示部571には、マトリックス状に配置された画素の駆動に必要となるナノワイヤートランジスタおよび画素電極等がマトリックス状に形成される。
また、画素電極の代わりに複数のナノワイヤーから構成された発光素子を用いた場合、表示パネル内に論理回路および自発光画素を備えた表示装置を実現することができる。論理回路部572、論理回路部573、論理回路部574または論理回路部575においては、ナノワイヤートランジスタから構成される論理回路によって、画像処理やその他の演算等を行なう。
【0088】
従来、画素駆動用、画像処理用のトランジスタとしては、TFTが用いられていたが、これらをナノワイヤー素子に置き換えることにより以下のような効果を得ることができる。
まず、一般的なTFTのゲート絶縁膜の形成には、TEOS(Tetra ethyl orthosillicate)を用いたCVD(Chemaical Vapor Deposition)酸化膜が用いられている。このため、TFTは、熱酸化によりゲート絶縁膜を形成する単結晶シリコン基板を用いて作製したMOSトランジスタと比較して、相互コンダクタンスが低く、かつ相互コンダクタンスのばらつきが大きい。
一方、ナノワイヤーを用いたMOSトランジスタは、コアの材質としてシリコン単結晶を用いることができ、サラウンドゲート型の完全空乏化トランジスタを形成することができる。このため、ナノワイヤーMOSトランジスタは、従来のMOSトランジスタと比較しても、相互コンダクタンスが高く、かつ相互コンダクタンスのばらつきの小さいトランジスタを実現することができる。
【0089】
このため、本発明の集積回路装置と表示部を同一基板上に備える表示装置は、TFTを用いた表示装置と比較して高性能とすることができる。それゆえ、表示装置の駆動電圧を下げ、低消費電力化することができる。
次に、表示装置がTFTを備える構成とするためには、表示装置の製造とTFTの製造を独立して行なうことができないため、巨大な真空装置、堆積装置など大規模な設備が必要である。しかし、ナノワイヤーの製造工程と表示装置の製造工程とが独立しているため、比較的小さな設備によって表示装置を製造することができる。その結果、表示装置の製造コストを大幅に下げることが可能となる。
また、本実施形態の表示装置は、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されている。したがって、表示装置の歩留りを大幅に向上させることが可能となる。
【産業上の利用可能性】
【0090】
本発明によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させることが可能となる。微細構造体は、スイッチング素子、メモリ素子、発光素子、抵抗素子等とすることができるので、微細構造体からなるデバイスを集積した集積回路装置、表示装置等に広く適応可能である。
【図面の簡単な説明】
【0091】
【図1】本発明で微細構造体の配列方法において用いられる微細構造体を示す図である。
【図2】本発明の基本構成に用いられる絶縁基板を説明する図である。
【図3】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図4】本発明の基本構成において、微細構造体が配列する原理を説明する図である。
【図5】本発明の基本構成において、微細構造体を配列する際に電極に与える好ましい電位を説明する図である。
【図6】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図7】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図であり、図6のC−Dにおける矢視断面図である。
【図8】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図9】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図であり、図8のE−Fにおける矢視断面図である。
【図10】本発明の基本構成において、微細構造体が配列する原理を説明する図である。
【図11】実施形態1に用いられる絶縁基板を説明する図である。
【図12】実施形態1において、微細構造体が配列する原理を説明する図である。
【図13】微細構造体を配列する際に電極に与える、実施形態1の第1の好ましい電位の例を示す図である。
【図14】微細構造体を配列する際に電極に与える、実施形態1の第2の好ましい電位の例を示す図である。
【図15】実施形態1の第2の好ましい電位を電極に与えたときの微細構造体の状態を説明する図である。
【図16】実施形態1の第2の好ましい電位を与えたときに得られる効果が生じる原理を説明する図である。
【図17】微細構造体を配列する際に電極に与える、実施形態1の第3の好ましい電位の例を示す図である。
【図18】微細構造体を配列する際に電極に与える、実施形態1の第4の好ましい電位の例を示すである。
【図19】実施形態2に用いられる絶縁基板を説明する図である。
【図20】実施形態2の第1の微細構造体配列工程において、電極に与える好ましい電位を説明する図である。
【図21】実施形態2の第1の微細構造体配列工程後の、微細構造体の配列状態を示す図である。
【図22】実施形態2の第2の微細構造体配列工程において、電極に与える好ましい電位を説明する図である。
【図23】実施形態2の第2の微細構造体配列工程後の、微細構造体の配列状態を示す図である。
【図24】実施形態2の第1の微細構造体配列工程後に、好まざる場所に微細構造体が吸着した場合の微細構造体の配列状態を示す図である。
【図25】図24における、好まざる場所に吸着した微細構造体を除去するのに適した、電極に与える好ましい電位を説明する図である。
【図26】実施形態3の集積回路装置の一部である集積回路装置1を構成する基板上の配線を示す平面図である。
【図27】図26のG−Hにおける矢視断面図である。
【図28】実施形態4の表示装置の平面図である。
【符号の説明】
【0092】
1 集積回路装置
2 表示パネル
11、21,31 微細ワイヤーまたは微細チューブ
22,32,42 絶縁体
41 導電体
211,311 絶縁基板
221,222,223,321,322,323 金属電極
231,232,233,334,335,336 シリコンナノワイヤー
471 層間絶縁膜
437,438 ナノワイヤー
451、452、453、454 メタル配線
511 透明基板
571 表示部
572、573、574、575 論理回路部
【技術分野】
【0001】
本発明は、微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子に関する。より詳細には、微細構造体を所望の位置に配列する方法及び微細構造体を所望の位置に配列した基板、並びに微細構造体を所望の位置に配列する方法を用いて形成されたデバイスを備える集積回路装置及び表示装置に関する。
【背景技術】
【0002】
近年、ナノワイヤー、ナノチューブなどのナノ構造体をデバイスとして用いる検討がさかんになされている。例えば、特許文献1には、シリコンナノワイヤーを複数束ねた量子細線トランジスタとその製造方法が開示されている。また、多数のシリコン量子細線を大面積基板上にアッセンブリする方法が、非特許文献1に示されている。非特許文献1に記載の方法は、ラングミュアー・ブロジェット(Langmuir−Blodget)法を利用し、作製したシリコン量子細線を分離後に大面積基板上に分配するというものである
【特許文献1】特開2005-197612号公報
【非特許文献1】Nano Letters,Vol.3,No.7(2003)p.951−954
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、従来の方法では、ナノ構造体を十分に制御良く配列しているわけではない。ナノ構造体をデバイスとして用いて集積回路や表示装置などを製造するためには、ナノ構造体を高度に配列させる技術が必須である。ここで、高度な配列とは、ナノ構造体を所望の場所に、所望の方向に配列させることを指している。
本発明は、ナノ構造体のような微細構造体を高度に配列するため、微細構造体を所望の場所に、所望の方向に配列するための方法を実現することを目的とする。また微細構造体を所望の場所に、所望の方向に配列した基板、並びに所望の場所に、所望の方向に配列した微細構造体を用いて形成したデバイスを備える集積回路及び表示素子を提供することを目的とする。
【課題を解決するための手段】
【0004】
上記課題を解決するため、本発明の第1の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる3つの電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程とを含むことを特徴としている。
【0005】
上記構成によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させ、いわゆる高度な配列が可能となる。したがって、本発明により高度に配列した微細構造体をデバイスとして用いることにより、集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、3つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大するため、シリコンナノワイヤーの配列を非常に改善することが可能となる。
【0006】
一実施形態では、上記3つの電極のうち第1の電極と第2の電極とで上記微細構造体配列領域を規定し、上記微細構造体配列領域中において、上記第1の電極と第2の電極との間に第3の電極を配置するように形成し、上記微細構造体配列工程の際に、上記第3の電極に基準電位を与え、上記第1及び第2の電極に交流電位を与えることを特徴としている。
上記形態によれば、微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合であっても安定して微細構造体を高度に配列させることができる。
【0007】
また、一実施形態では、上記第1及び第2の電極に与える交流電位は同一の周波数を有し、150°〜210°の位相差を有することを特徴としている。
上記形態によれば、第1の電極と第2の電極とにかける電圧(振幅)に対して、第1の電極と第2の電極とにかかる相対電圧を十分大きくすることができるので、微細構造体の配列に要する電界の強さを確保しつつ、好まざる場所に吸着する微細構造体を大幅に減らすことが可能となる。
【0008】
また、一実施形態では、上記3つの電極のうち第1の電極と第2の電極とで微細構造体配列領域を規定し、上記第1の電極及び第2の電極との間に第3の電極を延在させ、上記微細構造体配列工程中に、上記第1及び第2の電極に、第3の電極に対してオフセット電圧を加えるオフセット電圧印加動作を行なうことを特徴としている。
上記形態によれば、電極間に配列した微細構造体はそのままに、好まざる場所に吸着した微細構造体のみを除去することができる。したがって、広い範囲で均一に、所望の場所のみに微細構造体を高度に配列させることが可能となる。
【0009】
また、一実施形態では、上記オフセット電圧印加動作において、上記第1及び第2の電極にオフセット電圧を与える時間差は、0.1秒以下であることを特徴としている。
上記形態によれば、電極間に配列した微細構造体の配列を大きく乱すことなく、好まざる場所に吸着した微細構造体のみを除去することができる。
【0010】
また、一実施形態では、上記オフセット電圧印加動作において、上記第1及び第2の電極に与えるオフセット電圧が等しいことを特徴としている。
上記形態によってもまた、電極間に配列した微細構造体の配列を大きく乱すことなく、好まざる場所に吸着した微細構造体のみを除去することができる。
【0011】
また、一実施形態では、上記オフセット電圧印加動作を反復して行なうことを特徴としている。
上記形態によれば、電極間に配列した微細構造体はそのままに、好まざる場所に吸着した微細構造体のみを除去することができる。
更には、上記オフセット電圧印加動作を反復して行なうため、好まざる場所にシリコンナノワイヤーが吸着せず、電極間にまで浮遊して、そこで配列させることができる。そのため、配列に要する時間を大幅に短縮することができる。
【0012】
また、一実施形態では、上記オフセット電圧印加動作を1〜10秒の間隔で行なうことを特徴としている。
上記形態によれば、好まざる場所に吸着した微細構造体を電極から十分離れさせることができるとともに、再び電極に吸着してしまう現象を防ぐことができる。したがって、微細構造体の配列に要する時間を大幅に短縮する効果を最大限享受することができる。
【0013】
また、一実施形態では、上記第1及び第2の電極に与えられる電位の平均が、第3の電極に与えられる基準電位と異なることを特徴としている。
上記形態によれば、微細構造体の配列密度を制御することが可能となる。
【0014】
本発明の第2の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる第4、第5及び第6の電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、上記微細構造体配列工程は、第1の微細構造体を第4及び第5の電極にわたって配列させる第1の微細構造体配列工程と、第2の微細構造体を第5及び第6の電極にわたって配列させる第2の微細構造体配列工程とを含み、上記第1の微細構造体配列工程においては、上記第5及び第6の電極に基準電位を与えるとともに第4の電極に基準電位とは異なる電位を与え、上記第2の微細構造体配列工程においては、上記第4及び第5の電極に基準電位を与えるとともに第6の電極に基準電位とは異なる電位を与えることを特徴としている。
上記構成によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させ、高度な配列が可能となる。したがって、この微細構造体をデバイスとして用いることにより、集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、2種類の微細構造体をそれぞれの所望の場所に選択的に配列することが可能となる。
【0015】
一実施形態では、上記第1の微細構造体塗布工程中に、第6の電極に、第4及び第5の電極に対してオフセット電圧を与えることを特徴としている。
上記形態によれば、2種類の微細構造体をそれぞれの所望の場所に選択的に配列させる際に、好まざる微細構造体が混入するのを防ぐことができる。
【0016】
また、本発明の微細構造体の配列方法は、上記微細構造体が、上記電極の形成方向に対してほぼ垂直方向に配列あれることを特徴とする。
上記形態によれば、微細構造体が同方向に配列するので、微細構造体を高度に配列することができる。
【0017】
また、本発明の微細構造体の配列方法は、上記微細構造体が上記微細構造体配列工程において、微細構造体に誘起された電荷によって生じる反発力以上の距離を隔てた位置に配列されることを特徴とする。
上記形態によれば、微細構造体がほぼ等間隔に配列され、高度に配列することができる。
【0018】
本発明の第3の発明である集積回路装置は、本発明の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴としている。
上記構成によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いてデバイスが形成されているので、集積回路装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【0019】
本発明の第4の発明である表示装置は、本発明の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴としている。
上記構成によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いてデバイスが形成されているので、表示装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【0020】
また、本発明は別の観点によれば、微細構造体を配列した基板であって、基板と、上記基板上に形成された3つの電極と、上記3つの電極間に、上記電極の形成方向と垂直方向に橋渡しするようにほぼ等間隔に配置した微細構造体とを有することを特徴とする。
上記形態によれば、微細構造体が高度に配列した基板を得ることができる。
【0021】
また、本発明の微細構造体を配列した基板は、上記微細構造体が微細構造体に誘起される電荷の反発力以上の距離を隔てて配置されることを特徴とする。
上記形態によれば、微細構造体が更に高度に配列した基板を得ることができる。
【発明の効果】
【0022】
本発明の第1の発明である微細構造体の配列方法によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く高度に配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、3つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大するため、シリコンナノワイヤーの配列を非常に改善することが可能となる。
【0023】
本発明の第2の発明である微細構造体の配列方法によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
更には、2種類の微細構造体をそれぞれの所望の場所に選択的に配列することが可能となる。
【0024】
本発明の第3の発明である集積回路装置によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されたデバイスを備えているので、集積回路装置を高性能にし、また歩留りを大幅に向上させることが可能となる。
【0025】
本発明の第4の発明である表示装置によれば、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されたデバイスを備えているので、表示装置を高性能にし、またの歩留りを大幅に向上させることが可能となる。
【発明を実施するための最良の形態】
【0026】
本発明でいう微細構造体とは、例えばナノワイヤー、ナノチューブ、量子細線を含んでいる。材質は、金属、半導体、誘電体、若しくはそれらの積層からなる。半導体の材料としては、シリコン、GaAs、GaN、SiC、カーボンナノチューブなどを用いることができる。金属の材料としては、金、銀、銅、鉄、タングステン、タングステンナイトライド、アルミニウム、タンタルやそれらの合金などを用いることができる。また誘電体としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム、酸化チタン、酸化ハフニウム、などを用いることができる。これら材料若しくはそれらの積層からなるナノワイヤー、ナノチューブ、量子細線は、例えばナノワイヤーであればVLS(Vapor-Liquid-Slid)法、ナノチューブであればHiPCO(High Pressure Carbon Monoxide)法が代表的であり、これらにより製造することができる。
本発明で用いられるナノワイヤー、ナノチューブ、量子細線の寸法は、全てのディメンジョンがナノスケールである必要はない。例えば、直径が数10nm〜数μm、長さが数μm〜数100μmのナノワイヤーあるいはマイクロワイヤーは、本発明の微細構造体に含まれる。棒状の微細構造体の場合、その太さが概ね1μm未満、長さが数10μmのものを指している。したがって、本発明は、いわゆるナノオーダからミクロンオーダーの微細構造体に適用できる。
【0027】
図1に、微細構造体の例を示す。図1には、微細構造体の長さ方向の中心線を含む面での断面図と、長さ方向とは垂直方向の面での断面図が示されている。図1(a)は、単層のナノワイヤー又はナノチューブ11である。図1(b)は、ナノワイヤー又はナノチューブ21に、絶縁体22がコーティングされた2層構造を有している。図1(c)は、ナノワイヤー又はナノチューブ31に、絶縁体32がコーティングされ、更に金属膜33がコーティングされた3重構造を有している。微細構造体は、必ずしも円柱形状ではなく、図1(d)のように、板状であってもよい。図1(d)では、例えば、41は板状の導電体、42は絶縁体、43は金属膜とすることができる。更には、ナノワイヤー又はナノチューブが多角形(例えば三角形や六角形)であってもよい。微細構造体に用いる材料や、導電型(微細構造体が半導体を含む場合)、構造を適切に選ぶことにより、スイッチング素子、発光素子、抵抗素子などを形成することができる。
【0028】
以降、微細構造体の配列に関する実施形態では、図1(c)の構造を有する微細構造体を配列する場合について説明する。より具体的には、シリコンよりなるナノワイヤー31に、シリコン酸化膜よりなる絶縁膜32がコーティングされ、更にTaAlNからなる金属膜33がコーティングされた微細構造体を配列した場合について説明するが、図1(a)〜図1(d)に示した構造の微細構造体でもかまわない。以降、この微細構造体をシリコンナノワイヤーと呼ぶこととする。
配列に用いたシリコンナノワイヤーのサイズは、太さが約150nm、長さが約25μmである。より詳しくは、シリコンよりなるナノワイヤー31の半径が約45nm、シリコン酸化膜よりなる絶縁膜32の膜厚が約15nm、TaAlNからなる金属膜33の膜厚が約15nmである。これらの数値は一例であり、本発明はこれに限定されない。
【0029】
また、微細構造体のデバイスとしての応用に関する実施形態では、図1(b)の構造を有する微細構造体をデバイスとして応用する場合について説明するが、図1(a)〜図1(d)に示した構造の微細構造体でもかまわない。より具体的には、シリコンよりなるナノワイヤー21に、シリコン酸化膜よりなる絶縁膜22がコーティングされた微細構造体をデバイスとして応用した場合について説明する。
デバイスとしての応用に用いたシリコンナノワイヤーのサイズは、太さが約120nm、長さが約25μmである。より詳しくは、シリコンよりなるナノワイヤー21の半径が約45nm、シリコン酸化膜よりなる絶縁膜22の膜厚が約15nmである。これらの数値は一例であり、本発明はこれに限定されない。
【0030】
(本発明の基本構成)
本発明の基本構成を、図2〜図10により説明する。図2は、本発明の基本構成に用いる絶縁基板を示すものであり、図3及び図6〜9は、本発明の基本構成に用いる微細構造体の配列方法の手順を説明する図であり、図4及び図10は微細構造体が配列する原理を説明する図であり、図5は微細構造体を配列する際に電極に与える好ましい電位を説明する図である。
【0031】
本発明の基本構成において、微細構造体の配列方法は、それぞれ独立した電位を与えうる2つの電極を形成した絶縁基板上に微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記2つの電極に対し、互いに異なる少なくとも2パターンの電圧を印加することにより、上記微細構造体塗布工程により塗布された微細構造体を上記電極のパターンで規定される位置に配列させる微細構造体配列工程を含むものである。以下に、図を用いて詳細に説明する。
【0032】
シリコンナノワイヤーを配列する絶縁基板を図2に示す。絶縁基板111はガラス、セラミック、アルミナ、樹脂のような絶縁体、またはシリコンのような半導体表面にシリコン酸化膜を形成し、表面が絶縁性を有するような基板である。ガラス基板を用いる場合は、表面にシリコン酸化膜、シリコン窒化膜のような下地絶縁膜を形成するのが望ましい。
【0033】
このような絶縁基板111の表面に、金属電極121、122を形成する。金属電極121、122は、印刷技術を利用して、所望の電極形状に形成することができる。または金属膜及び感光体膜を一様に積層し、所望の電極パターンを露光し、エッチングして形成することができる。
図2では省略されているが、金属電極121、122には外部から電位を与えられるよう、パッドが形成されている。金属電極121、122が対向する部分(図2中、NWで示される領域)にシリコンナノワイヤーが配列することとなる。図2では、シリコンナノワイヤーが配列する領域が2×2個配列されているが、無論任意の個数配列することができる。
【0034】
なお、微細構造体配列領域NWにおける金属電極121、122間の距離Sは、シリコンナノワイヤーの長さよりやや小さいのが好ましい。本発明の基本構成において実験では、シリコンナノワイヤーの長さが約25μmである時、距離Sは、16〜22μmとした場合が、最も効率的にシリコンナノワイヤーを配列させることができた。即ち、距離Sは、シリコンナノワイヤーの60〜90%程度にするとよい。更には80〜90%が望ましい。図2〜図10において、電極とシリコンナノワイヤーの大きさは、見やすくするために、距離Sとシリコンナノワイヤーの長さの関係を正しく表していない。
【0035】
次に、絶縁基板111上にシリコンナノワイヤーを配列する手順を示す。まず、図3(図2のA−Bの矢視断面図)に示すように、絶縁基板111上に、シリコンナノワイヤー131を含んだイソプロピルアルコール(IPA)141を薄く塗布する。IPA141の外に、エチレングリコール、プロピレングリコール、メタノール、エタノール、アセトン、またはそれらの混合物でもよい。或いは、IPA141は、他の有機物からなる液体、水などを用いることができる。従って、IPA141は、シリコンナノワイヤー131を含んだ液体を指すこともある。
ただし、液体を通じて金属電極121、122間に大きな電流が流れてしまうと、金属電極121、122間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極121、122を覆うように、絶縁基板111表面全体に、10nm〜30nm程度の絶縁膜をコーティングすればよい。
【0036】
シリコンナノワイヤーを含むIPA141を塗布する厚さは、次にシリコンナノワイヤーを配列する工程で、シリコンナノワイヤーが配列できるよう、液体中でシリコンナノワイヤーが移動できる厚さである。従って、シリコンナノワイヤーの太さ以上であり、例えば、数μm〜数mmである。塗布する厚さは薄すぎると、シリコンナノワイヤーが移動し難くなり、厚すぎると、液体を乾燥する時間が長くなる。好ましくは、100μm〜500μmである。
また、IPAの量に対して、シリコンナノワイヤーの量は、 1×104本/cm3 〜 1×107本/cm3 が好ましい。
シリコンナノワイヤーを含むIPA141を塗布するために、シリコンナノワイヤーを配列させる金属電極の外周囲に枠を形成し、その枠内にシリコンナノワイヤーを含むIPA141を所望の厚さになるよう充填するとよい。しかしシリコンナノワイヤーを含むIPA141が粘性を有する場合は、枠を必要とせずに、所望の厚さに塗布することが可能である。
IPAやエチレングリコール、プロピレングリコール、・・・・・、またはそれらの混合物、或いは、他の有機物からなる液体、または水などの液体は、シリコンナノワイヤーの配列工程のためには粘性が低いほど望ましく、また加熱により蒸発しやすい方が望ましい。
【0037】
次に、金属電極121、122間に電位差を与える。本発明の基本構成では、1Vの電位差とするのが適当であった。金属電極121と122の電位差は、0.1〜10Vを印加することができるが、0.1V以下ではシリコンナノワイヤーの配列が悪くなり、10V以上では金属電極間の絶縁が問題になり始める。従って、1〜5Vが好ましく、更には1V程度とするのが好ましい。
【0038】
図4に、シリコンナノワイヤー132が金属電極121、122上に配列する原理を示す。金属電極121に電位VLを、122に電位VR(VL<VR)を与えると、金属電極121には負電荷が、金属電極122には正電荷が、それぞれ誘起される。そこにシリコンナノワイヤー132が接近すると、シリコンナノワイヤーのうち金属電極121に近い側に正電荷が、金属電極122に近い側に負電荷が、それぞれ誘起される。シリコンナノワイヤーに電荷が誘起されるのは静電誘導による。すなわち、電界中に置かれた導体は、導体内部の電界が0となるまで導体表面に電荷が誘起されることによる。その結果、各電極とシリコンナノワイヤーとの間に静電力により引力が働き、シリコンナノワイヤーは、金属電極121、122間に生じる電機力線に沿い、かつ各シリコンナノワイヤーに誘起された電荷がほぼ等しいので、電荷による反発力により、ほぼ等間隔に一定方向に規則正しく配列する。
【0039】
本発明の基本構成では、シリコンナノワイヤーの最外層は金属膜でコーティングされていたが、誘電体からなる微細構造体を用いた場合であっても、ほぼ同様な原理により電極上に配列させることが可能である。誘電体からなる微細構造体の場合は、図10に示すように、電位差を与えられた金属電極121、122間に発生した外部電場により誘電体が分極することにより表面に電荷が誘起される。誘電体からなるナノワイヤー192には、図10に示すように電荷が誘起される。例えば、金属電極121(マイナスの電位を持つ)の近傍では、金属電極121に近い側に正電荷196が、金属電極121に遠い側に負電荷197が誘起する。金属電極121に誘起された負電荷195と、ナノワイヤー192に誘起した正電荷196は互いに引き合うが、金属電極121に誘起された負電荷195と、ナノワイヤー192に誘起した負電荷197は互いに反発する。しかしながら、金属電極121、122によって形成される電界は、金属電極に近いほど強くなる。
【0040】
そのため、ナノワイヤーに誘起された正電荷196に働く力(引力)は、負電荷197に働く力(斥力)よりも大きい。したがって、金属電極121とナノワイヤー192との間には、正味で引力が働くのである。金属電極122とナノワイヤー192との間に働く力も同様である。
以上の理由により、誘電体からなる微細構造体を用いた場合であっても電極上に配列させることができる。なお、勾配のある電界中に置かれた誘電体が、電極に吸引される原理については、例えば、「Dielectrophoresis, H.A.Pohl, Cambridge University Press, New York, 1978」に記載されている。それゆえ、微細構造体の材質は、金属、半導体、誘電体、若しくはそれらの積層のいずれであっても良いのである。
【0041】
以上のように、本発明は微細構造体が金属電極間に発生した外部電場により、微細構造体に電荷を発生させ、電荷の引力により金属電極に微細構造体を吸着させるので、微細構造体の大きさは、液体中で移動可能な大きさであることが必要である。従って、微細構造体の大きさは、液体の塗布量(厚さ)により変化する。液体の塗布量が少ない場合は、微細構造体はナノスケールでなければならないが、液体の塗布量が多い場合は、ミクロンオーダーであってもかまわない。
【0042】
微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合は、金属電極121、122間に静的な電位差(DC)を与えるだけでは、微細構造体を安定して配列することができない。例えば、シリコンナノワイヤー132が正味として正に帯電した場合は、正電荷が誘起されている電極112との引力が相対的に弱くなる。そのため、シリコンナノワイヤー132の配列が非対称になってしまのである。
そのような場合は、図5に示すように、金属電極121、122間にACを印加することが好ましい。図5においては、電極121に基準電位を、電極122には振幅VPPL/2のAC電圧を印加している。こうすることにより、シリコンナノワイヤー132が正味として帯電している場合でも、配列を対象に保つことができるのである。
【0043】
なお、本発明の基本構成では、電極122に与える交流電圧の周波数は、10Hz〜1MHzとするのが好ましかった。電極122に与える交流電圧の周波数が10Hz未満のときは、シリコンナノワイヤー132が激しく振動し、配列が乱されることが度々あった。一方、電極122に与える交流電圧の周波数が1MHz以上の時は、シリコンナノワイヤーが電極に吸着される力が弱くなり、外部の擾乱により配列が乱されることがあった。50Hz〜1kHzとするのが最も配列が安定し、より好ましかった。
更に、AC電圧は、正弦波に限らず、矩形波、三角波、ノコギリ波など、周期的に変動するものであればよい。なお、VPPLは1V程度とするのが好ましかった。
【0044】
シリコンナノワイヤーが配列を始めてしばらくすると、図6及び図7に模式的に示すように、シリコンナノワイヤーが配列した。シリコンナノワイヤーにハッチングして示す。図7は、図6のC−Dにおける矢視断面図である。微細構造体配列領域(金属電極121、122が対向する部分)には、シリコンナノワイヤー132がほぼ等間隔で、金属電極とは垂直方向に整列して配列した。シリコンナノワイヤーがほぼ等間隔に並んでいるのは、シリコンナノワイヤーに誘起された電荷によりシリコンナノワイヤー間に反発力が働いていることを示している。
【0045】
シリコンナノワイヤーは、微細構造体配列領域以外においても吸着した。これを図6にシリコンナノワイヤー133として示した。このように、所望でない場所に吸着するシリコンナノワイヤー133の存在は、シリコンナノワイヤーを余計に添加しなければならなくなるばかりでなく、シリコンナノワイヤーをデバイスとして用いたときに、歩留りの低下を招くこととなる。
そのため、金属電極121、122間にACを印加しつつ、IPAをゆっくり流して所望でない場所に吸着したシリコンナノワイヤー133を除去した。この場合、IPAまたは塗布液はシリコンナノワイヤーを含まない方が好ましい。不所望な場所に付着したシリコンナノワイヤー133は、所望の場所に付着したシリコンナノワイヤー132に比べて電極への吸着力が弱いため、図8及び図9に模式的に示すように、好まざる場所に吸着したシリコンナノワイヤー133を除去することができた。図9は、図8のE−Fにおける矢視断面図である。
【0046】
以上のようにして、金属電極121,122上に、シリコンナノワイヤー132を配列させた後、基板を加熱または一定時間放置することにより、液体を蒸発させて乾燥させ、シリコンナノワイヤー132を金属電極121と122間の電気力線に沿って、等間隔に配列させ固着させる。
以上のように、本発明の基本構成によれば、微細構造体(シリコンナノワイヤー)を、所望の場所、かつ、所望の方向に制御良く高度に配列させることが可能となる。したがって、微細構造体をデバイスとして用いて集積回路や表示装置などを高性能にし、また歩留りよく製造することが可能となる。
【0047】
(実施形態1)
本実施形態を、図11〜図18により説明する。図11は本実施形態に用いる絶縁基板を示すものであり、図12は微細構造体が配列する原理を説明する図であり、図13は微細構造体を配列する際に電極に与える好ましい電位の第1の例を示す図であり、図14は微細構造体を配列する際に電極に与える好ましい電位の第2の例を示す図であり、図15はその際の微細構造体の配列の状態を説明する図であり、図16はその際に得られる効果が生じる原理を説明する図であり、図17は微細構造体を配列する際に電極に与える好ましい電位の第3の例を示す図であり、図18は微細構造体を配列する際に電極に与える好ましい電位の第4の例を示す図である。
【0048】
本発明の微細構造体の配列方法は、本発明の第1の発明である微細構造体の配列方法は、それぞれ独立した電位が与えられる3つの電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程とを含ものである。以下に、図を用いて詳細に説明する。
【0049】
シリコンナノワイヤーを配列する絶縁基板を図11に示す。絶縁基板211の表面には、金属電極221、222、223が形成されている。図11では省略されているが、金属電極221、222、223には外部から電位を与えられるよう、パッドが形成されている。金属電極221、222が対向する部分(図11中、微細構造体配列領域NW)にシリコンナノワイヤーが配列することとなる。
本実施形態は、上記本発明の基本構成の場合と異なり、金属電極221と222との間に、金属電極223が配置されている。すなわち、微細構造体配列領域NWにおいて、3つの電極が金属電極221(第1の電極)223(第3の電極)、222(第2の電極)の順に並んでいる。言い換えれば、上記微細構造体配列領域において、上記第1の電極と第2の電極との間に第3の電極が通過する。更には、上記微細構造体配列領域であるか否かに関わらず、第1の電極及び第2の電極との間に第3の電極が延在している。
図11では、微細構造体配列領域NWが2×2個配列されているが、無論任意の個数任意に配列することができる。
【0050】
絶縁基板211、金属電極221、222、223の構造及び形成方法は、本発明の基本構成と同じである。図11に示す金属電極222は、ハッチングしているが、特別な意味はなく、表示を明瞭にするだけのものである。
なお、金属電極221、222間の距離Sは、シリコンナノワイヤーの長さよりやや小さいのが好ましい。本実施形態で行なった実験では、シリコンナノワイヤーの長さは約25μmであった。この時の距離Sは、16〜22μmとした場合が、最も効率的にシリコンナノワイヤーを配列させることができた。即ち、距離Sは、シリコンナノワイヤーの60〜90%程度にするとよい。更には80〜90%が望ましい。
【0051】
絶縁基板上211上にシリコンナノワイヤーを配列するためには、上記本発明の基本構成の場合と同様に、まず、絶縁基板211上に、シリコンナノワイヤーを含んだIPAを薄く塗布する。IPAのかわりに、他の有機物からなる液体、水などを用いることができる。IPAを塗布する厚さは上記本発明の基本構成と同じである。ただし、液体を通じて金属電極221、222、223間に大きな電流が流れてしまうと、金属電極221、222、223間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極221、222、223を覆うように、絶縁基板211表面全体に、10nm〜30nm程度の絶縁膜をコーティングすればよい。
【0052】
次に、金属電極221、222、223間に電位差を与える。上記本発明の基本構成の時と異なるのは、3つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大することである。そのため、以下に示すように、シリコンナノワイヤーの配列を非常に改善することが可能となる。
図12は実施形態1において、微細構造体が配列する原理を説明する図であり、金属電極221、222(それぞれVL、VRを印加)に誘起された電荷と、シリコンナノワイヤーに誘起された電荷とが引き合うためにシリコンナノワイヤー232が配列する。この点では、上記本発明の基本構成の場合(金属電極が2つの場合)と、シリコンナノワイヤーが配列する原理は全く同じである。すなわち、本実施形態1の金属電極221、222は、上記本発明の基本構成の金属電極121、122に対応する。本実施形態1では、それに加えて、金属電極223に電位VCを独立に印加することができる。以下に、金属電極221、222、223間に与える、好ましい電位の例を記す。
【0053】
(第1の好ましい電位の例)
第1の好ましい電位の例を、図13に示す。金属電極223(第3の電極)に基準電位を与え、金属電極221(第1の電極)及び222(第2の電極)に交流電位を与える。このようにAC電位を与えることにより、微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合であっても安定して配列させることができる。
好ましい周波数は、本発明の基本構成の場合と同様に、10Hz〜1MHzとするのが好ましく、50Hz〜1kHzとするのがより好ましかった。その理由は、本発明の基本構成で説明した通りである。金属電極223に対して、金属電極221と222に印加する電位差は、0.1〜10Vが好ましい。0.1V以下ではシリコンナノワイヤーの配列が悪くなり、10V以上では金属電極間の絶縁が問題になり始める。従って、1〜5Vが好ましく、更には1V程度とするのが好ましい。
【0054】
また、金属電極221(第1の電極)及び222(第2の電極)に与える交流電位は、同じ周波数を有し、150°〜210°の位相差(Δφ)を有することが好ましい。図1
3は、180°の位相差を有する場合を示している。図13の例では、金属電極221(第1の電極)及び222(第2の電極)に与える交流の振幅は、それぞれVPPL/2、VPPR/2である。
【0055】
しかしながら、金属電極221(第1の電極)と222(第2の電極)とにかかる相対電圧は、VPPL/2+VPPR/2となる。VPPL=VPPRの場合は、VPPL/2+VPPR/2=VPPLとなり、実効的な電位差は2倍に達する。すなわち、金属電極221(第1の電極)及び222(第2の電極)に与える交流の振幅を1/2にしても、配列に要する電界の強さを確保することができる。
一方、各電極に印加される電圧は1/2になるため、上記本発明の基本構成において、図6でみられた、好まざる場所に吸着したシリコンナノワイヤー133を大幅に減らすことが可能となる。Δφは必ずしも180°である必要はなく、150°〜210°の範囲
にあれば、十分効果を奏することができる。
以上のように、第1の好ましい電位の例を適用することにより、広い範囲で均一に、所望の場所に微細構造体を等間隔に同方向に配列させることができる。
【0056】
(第2の好ましい電位の例)
第2の好ましい電位の例を、図14に示す。まず、第1の好ましい電位の例と同様に、金属電極223(第3の電極)に基準電位を与え、金属電極221(第1の電極)及び222(第2の電極)に基準電位と異なる電位(ここでは交流電位)を与え、シリコンナノワイヤーを配列させておく。このとき、図15に示すように、金属電極221(第1の電極)及び222(第2の電極)との間に、シリコンナノワイヤー232が配列するが、好まざる場所に吸着したシリコンナノワイヤー233も存在する。
ここで、金属電極221(第1の電極)及び222(第2の電極)に、それぞれほぼ同時にオフセット電圧(VDCL1、VDCR1)を印加する。それにより、シリコンナノワイヤー232は電極間に配列したまま、好まざる場所に吸着したシリコンナノワイヤー233のみを除去することができる。
【0057】
第2の好ましい電位の例では、VPPL=VPPR=0.5V、VDCL1=VDCR1=0.3Vとした。その場合、好まざる場所に吸着したシリコンナノワイヤー233は電極から勢いよく離れていくのが観察された。一方、電極間に配列したシリコンナノワイヤー232は、電極上を僅かに動いたものの、しばらくした後に安定し、配列を崩すことはなかった。なお、VDCL1=VDCR1=−0.3Vとした場合も、シリコンナノワイヤー232は電極間に配列したまま、好まざる場所に吸着したシリコンナノワイヤー233のみを除去することができた。
なお、VPPL=VPPRは、0.1〜5Vが好ましい範囲として適用することができ、さらには0.3〜2Vが好ましい。またVDCL1=VDCR1=は、0.1〜3Vが好ましい範囲として適用することができ、さらには0.05〜1Vが好ましい。
【0058】
ところで、上記本発明の基本構成では、好まざる場所に吸着したシリコンナノワイヤー133を除去するために、IPAの流れを利用したが、本実施形態1では、好まざる場所に吸着したシリコンナノワイヤー233を電気的に除去している。この方法は、広い範囲で微細構造体を配列させるのに特に適した方法である。なぜならば、IPAの流れを広い範囲で均一にするためには、非常に緻密な制御が必要であるが、広い範囲で同じ強さの電界を発生させるのは、電極のパターンを適切に設計するだけでよく、非常に容易であるからである。
【0059】
以上のように、好まざる場所に吸着したシリコンナノワイヤー233のみを除去することができるメカニズムは完全に解明されたわけではないが、以下のような理由によると考えられる。図16は、そのメカニズムを説明する図である。絶縁基板211上に、金属電極221(第1の電極)及び金属電極222(第2の電極)が形成されている。更に、金属電極221、222間には、金属電極223(第3の電極)が形成されている。
【0060】
ここで、図14に示すようなオフセット電圧を印加した場合、AC成分を無視すると、図16に記したように、金属電極221及び金属電極222(第1の電極及び第2の電極)には相対的に正のDC成分が、金属電極223には相対的に負のDC成分がそれぞれ印加されているとみなすことができる。それにより、電極から電極へとIPA中に存在する微量のイオンの流れが発生し、IPA中に対流を引き起こす。この対流が好まざる場所に吸着したシリコンナノワイヤー233を除去するのである。実験において観察された、除去された後のシリコンナノワイヤーの動きは、図16に描かれたような対流が存在することを示唆していた。なお、オフセット電圧の極性を反転すると、IPAの対流の方向が反転することが確認できた。
【0061】
好まざる場所に吸着したシリコンナノワイヤー233は、IPAの対流により除去されるが、微細構造体配列領域に配列したナノワイヤー232は相対的に吸着力が強いため、IPAの対流により除去されない。以上のようなメカニズムにより、好まざる場所に吸着したシリコンナノワイヤー233のみを除去することができると考えられる。
上記原理から推測できるように、好まざる場所に吸着したシリコンナノワイヤー233を除去するためには、IPA中に対流を起こす必要があり、そのためには、IPA中を電流が流れる必要がある。したがって、金属電極221、222、223はIPAと直接触れているか、トンネル電流を流すようなごく薄い絶縁膜(例えば5nm以下)を介して触れていることが好ましい。実際、金属電極221、222、223を100nmのシリコン酸化膜で覆った場合、IPA中に対流は起きなかった。ただし、この場合であっても、微細構造体配列領域にシリコンナノワイヤーを配列することはできた。
【0062】
以上のように、第2の好ましい電位の例を適用することにより、広い範囲で均一に、所望の場所のみに微細構造体を配列させることが可能となる。
なお、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧(VDCL1、VDCR1)を印加するタイミングは、必ずしも完全に同時である必要はない。ただし、片側の金属電極のみにオフセット電圧が印加された状態が長く続くと、電極間に配列したシリコンナノワイヤー232の配列が大きく乱れてしまう。したがって、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧を与える時間差は、0.1秒以下であることが好ましい。
【0063】
更には、金属電極221(第1の電極)及び222(第2の電極)に印加するオフセット電圧(VDCL1、VDCR1)は、必ずしも完全に同じである必要はない。ただし、VDCL1とVDCR1とが大きく異なると、電極間に配列したシリコンナノワイヤー232の配列が大きく乱れてしまう。したがって、上記第1及び第2の電極に与えるオフセット電圧が等しいことが最も好ましい。
【0064】
(第3の好ましい電位の例)
第3の好ましい電位の例を、図17に示す。この例は、第2の好ましい電位の例において、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧(VDCL1、VDCR1)を与える動作を反復して行なうものである。
この好ましい電位の例を適用すれば、当然第2の好ましい電位の例で得られる効果を得ることができる。それ以外にも、以下に述べる効果を奏することができる。
【0065】
この例では、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧(VDCL1、VDCR1)与える動作を反復して行なうため、好まざる場所にシリコンナノワイヤーが吸着せず、電極間にまで浮遊して、そこで配列する。そのため、配列に要する時間を大幅に短縮することができる。
実験によると、オフセット電圧を与える動作を全く行なわない場合は、7分間の電圧を印加し続けたとき(VPPL=VPPR=0.5V、100Hz)、電極間(図15に示す幅W=40μm)には3個程度のシリコンナノワイヤーが吸着した。一方、8秒間に1回の割合でオフセット電圧を与える動作を加えた場合は(VDCL1=VDCR1=0.3V)、電極間には10個以上のシリコンナノワイヤーが吸着した。図15ではシリコンナノワイヤーは6個だけ示している。
【0066】
以上のように、第3の好ましい電位の例を適用することにより、微細構造体の配列に要する時間を大幅に短縮することが可能となる。
なお、金属電極221(第1の電極)及び222(第2の電極)にオフセット電圧を与える動作の間隔(T1、T2)は、1〜10秒であることが好ましい。T1及びT2が1秒未満の場合、好まざる場所に吸着したシリコンナノワイヤー233が電極から十分離れる前に、シリコンナノワイヤー233に対して逆方向のトルクが働き、その結果として電極の近くで振動する現象が見られた。この場合、好まざる場所に吸着したシリコンナノワイヤー233を除去することができなくなる。一方、T1及びT2が10秒を超える場合、一度電極から離れたシリコンナノワイヤー233が、再び電極に吸着してしまう現象が見られた。この場合、シリコンナノワイヤーが好ましい場所(電極間)にまで浮遊して、そこで配列する効率が落ちてしまう。それゆえ、T1及びT2を1〜10秒とすることにより、微細構造体の配列に要する時間を大幅に短縮する効果を最大限享受することができる。
【0067】
(第4の好ましい電位の例)
第4の好ましい電位の例を、図18に示す。この例は、第1の好ましい電位の例において、金属電極221(第1の電極)及び金属電極222(第2の電極)に与えられる電位の平均が、金属電極223(第3の電極)に与えられる基準電位と異なる(VDCL2、VDCR2)ようにしたものである。
【0068】
我々は、VDCL2、VDCR2を正にしたとき、シリコンナノワイヤーの間隔D(図15参照)が広がり、VDCL2、VDCR2を負にしたとき、D(図15参照)が狭まることを見出した。VDCL2=VDCR2=+0.3VのときDは3.5μm程度、VDCL2=VDCR2=−0.3VのときDは2.5μm程度となるようである。
このように、金属電極221(第1の電極)及び金属電極223(第3の電極)に与えられる電位の平均が、金属電極222(第2の電極)に与えられる基準電位と異なることにより、微細構造体の配列密度を制御することが可能となる。VDCL2=VDCR2は、±0.1〜2Vが好ましい範囲であり、より好ましくは0.2〜0.6Vである。
これは、図16で説明したようなIPAの対流が起きていることと関連しているようである。微細構造体配列領域では、金属電極221、222(第1、第2の電極)と金属電極223との距離が他の場所に比べて接近している。そのため、対流の向きが変化し、シリコンナノワイヤー同士を接近させ、又は離す効果を与えていると考えられる。
【0069】
(実施形態2)
本実施形態を、図19〜図25により説明する。図19は、本実施形態に用いる絶縁基板を示すものであり、図20〜図23は、本実施形態における微細構造体の配列方法の手順を説明する図であり、図24は本実施形態における微細構造体の配列工程の途中の状態を示す図であり、図25は図24の状態において電極に与える好ましい電位を説明する図である。
【0070】
本発明の微細構造体の配列方法は、それぞれ独立した電位が与えられる第4、第5及び第6の電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、上記3つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、上記微細構造体配列工程は、第1の微細構造体を第4及び第5の電極にわたって配列させる第1の微細構造体配列工程と、第2の微細構造体を第5及び第6の電極にわたって配列させる第2の微細構造体配列工程とを含み、上記第1の微細構造体配列工程においては、上記第5及び第6の電極に基準電位を与えるとともに第4の電極に基準電位とは異なる電位を与え、上記第2の微細構造体配列工程においては、上記第4及び第5の電極に基準電位を与えるとともに第6の電極に基準電位とは異なる電位を与えるものである。
上記を簡潔に表現すると、本発明の微細構造体の配列方法は、2種類の微細構造体をそれぞれの所望の場所に選択的に配列する配列方法ということになる。以下に、図を用いて詳細に説明する。
【0071】
シリコンナノワイヤーを配列する絶縁基板を図19に示す。絶縁基板311の表面には、金属電極324、325、326が形成されている。図19では省略されているが、金属電極324、325、326には外部から電位を与えられるよう、パッドが形成されている。金属電極324、325が対向する部分(図19中、微細構造体配列領域NW1)に第1のシリコンナノワイヤーが配列され、金属電極325、326が対向する部分(図19中、微細構造体配列領域NW2)に第2のシリコンナノワイヤーが配列されることとなる。図19では、微細構造体配列領域NW1、NW2が2×2個配列されているが、無論任意の個数任意に配列することができる。
このような絶縁基板、金属電極の構造及び形成方法は、本発明の基本構成で説明したのと同じである。
【0072】
なお、金属電極324、325間の距離S1は、第1のシリコンナノワイヤーの長さよりやや小さいのが好ましく、金属電極325、326間の距離S2は、第2のシリコンナノワイヤーの長さよりやや小さいのが好ましく、本発明の基本構成と同じである。
絶縁基板上311上にシリコンナノワイヤーを配列するためには、例えば以下の手順を行なえばよい。まず、絶縁基板311上に、第1のシリコンナノワイヤーを含んだIPAを薄く塗布する。IPAのかわりに、他の有機物からなる液体、水などを用いることができる。塗布する液体およびその液体の塗布厚さは、本発明の基本構成と同じである。ただし、液体を通じて金属電極324、325、326間に大きな電流が流れてしまうと、金属電極324、325、326間に所望の電圧差を印加できなくなってしまう。そのような場合には、金属電極324、325、326を覆うように、絶縁基板311表面全体に、10nm〜30nm程度の絶縁膜をコーティングすればよい。
【0073】
次に、金属電極324、325、326に電圧を印加する。図20に、金属電極324(第4の電極)、325(第5の電極)、326(第6の電極)に与える、好ましい電位(それぞれVL、VC、VR)の例を記す。金属電極325、326には基準電圧が印加され、金属電極324には振幅VPPL/2の交流電圧が印加される。金属電極324と325との間には、振幅VPPL/2の交流電圧が印加される。そのため、図21に示すように、金属電極324、325が対向する部分に第1のシリコンナノワイヤー334が配列する。一方、金属電極325と326との間には、電圧が印加されない。そのため、金属電極325、326が対向する部分にはシリコンナノワイヤーは配列しない。以上が、第1の微細構造体配列工程となる。
【0074】
次に、基板を乾燥させることにより第1のシリコンナノワイヤー334を基板に固着させる。その後、絶縁基板311上に、第2のシリコンナノワイヤーを含んだIPAを薄く塗布する。
次に、金属電極324、325、326に電圧を印加する。図22に、金属電極324、325、326間に与える、好ましい電位(それぞれVL、VC、VR)の例を記す。金属電極324、325には基準電圧が印加され、金属電極326には振幅VPPR/2の交流電圧が印加される。金属電極325と326との間には、振幅VPPR/2の交流電圧が印加される。そのため、図23に示すように、金属電極325、326が対向する部分に第2のシリコンナノワイヤー335が配列する。一方、金属電極324と325との間には、電圧が印加されない。そのため、金属電極324、325が対向する部分には第2のシリコンナノワイヤーは配列しない。以上が、第2の微細構造体配列工程となる。
以上の手順により、2種類の微細構造体をそれぞれの所望の場所に選択的に配列することができる。例えば、第1の種類の微細構造体をNMOSナノワイヤーとし、第2の種類の微細構造体をPMOSナノワイヤーとすることができる。これにより、CMOS構造を構成することができる。
【0075】
ところで、上記第1のナノ構造配列工程において、図24に示すように、好まざる場所に吸着した第1のシリコンナノワイヤー336が吸着することがある。ここで、好まざる場所とは、金属電極326上、特に、金属電極325、326が対向する部分を指す。この部分は将来第2のシリコンナノワイヤー335が配列する場所であり、ここに第1のシリコンナノワイヤー334が残ると、シリコンナノワイヤーをデバイス化したときに不良の原因となる。
【0076】
このような、好まざる場所に吸着した第1のシリコンナノワイヤー336を除去するために、金属電極324、325、326間に与える、第1の微細構造体配列工程として好ましい電位(それぞれVL、VC、VR)の例を、図25に示す。既に述べた第1の微細構造体配列工程(図20)と異なるのは、金属電極326に、オフセット電圧(VDCR)を与える動作を行なう点である。このオフセット電圧を与えた瞬間、好まざる場所に吸着した第1のシリコンナノワイヤー336が、電極から勢いよく離れていくのが観察された。このような動作を行なうことにより、2種類の微細構造体をそれぞれの所望の場所に選択的に配列させる際に、好まざる微細構造体が混入するのを防ぐことができる。
オフセット電圧(VDCR)は、0.1〜5Vが好ましい範囲であり、さらには0.3〜2Vが好ましい。
【0077】
(実施形態3)
本実施形態3は、上記実施形態1、2で配列した微細構造体を、デバイス化及び集積回路化した例を示す。既に述べたように、本実施形態では、図1(b)の構造を有する微細構造体をデバイスとして応用する場合について説明する。
本実施形態について、図26及び図27に基づいて説明する。本実施形態においては、集積回路装置の具体例として、2つのナノワイヤー素子(Nチャネル型及びPチャネル型)を同一基板上に配置した場合を説明する。もちろん、本発明の集積回路装置は、同一基板上に異なる機能を有する3つ以上の素子を備える構成であってもよい。
図26は、本発明に係る集積回路装置の一部である集積回路装置1を構成する基板上の配線を示す平面図である。なお、説明の便宜上、図26には図示していないが、本実施形態の集積回路装置1は、層間絶縁膜471(図27に図示)を備えている。層間絶縁膜471の構成については、図27を参照して説明する。
【0078】
図26を参照すると、集積回路装置1の基板411上には、異なる機能を有する2つのナノワイヤー素子として、N型の電界効果トランジスタ(以下、「NMOS:n type metal oxide semiconductor field effect transistor」と称する)およびP型の電界効果トランジスタ(以下、「PMOS:p type metal oxide semiconductor field effect transistor」と称する)が配置されている。また、集積回路装置1の基板411上に配置される素子は、異なる材質を有する素子であってもよい。
【0079】
NMOSは、複数のナノワイヤー437を配列することにより形成されており、PMOSは、複数のナノワイヤー438を配列することにより形成されている。
NMOSを構成しているナノワイヤー437とPMOSを構成しているナノワイヤー438は、2つの共有配線、すなわち、メタル配線451およびメタル配線454を有している。また、ナノワイヤー437は、メタル配線452と接続されており、また、ナノワイヤー438は、メタル配線453と接続されている。
図26に示す集積回路において、メタル配線451は入力端子に接続され、メタル配線454は出力端子に接続されている。また、メタル配線452は接地端子に接続され、メタル配線453は電源端子に接続されている。
【0080】
上記基板411は、表面が絶縁性であることが好ましく、例えば、絶縁体、表面に絶縁膜を形成した半導体、表面に絶縁膜が形成された導電体などが、本実施形態の基板として好適に用いられる。また、集積回路装置を表示装置の液晶パネル内に組み込む場合、基板411は、絶縁性を有し、かつ透明であることが好ましい。例えば、ガラスおよび透明な樹脂などを材料とする基板が挙げられる。
本実施形態に用いられているPMOSは、上述のように複数のナノワイヤー438を配列することにより構成されている。また、1本のナノワイヤー438は、PMOSとしての機能を有している。本実施形態に用いられるナノワイヤー438について、図27を用いて説明する。
【0081】
図27は、図26に示される集積回路装置1に層間絶縁膜161が形成された場合を示しており、図26に示すG−Hの矢視断面図である。基板411上にナノワイヤー438が配列されており、ナノワイヤー438は、ワイヤーの形状を有する半導体から形成されるコアおよびコアを被う絶縁膜461から構成されている。また、コアは、P型の導電型を有する領域461、N型の導電型を有する領域462およびP型の導電型を有する領域463を備えている。
ナノワイヤー438の絶縁膜461には、メタル配線451が接続されており、ナノワイヤー438と、基板411、メタル配線451、メタル配線452およびメタル配線454との接触部分以外は、層間絶縁膜471に被われている。
上記領域482は、絶縁膜461を介してメタル配線451と接続されており、入力端子に接続されたメタル配線451がゲート電極として機能することにより、ナノワイヤー438のチャネル領域として機能する。つまり、領域482を被う絶縁膜461は、ゲート絶縁膜として機能している。
【0082】
コアとメタル配線453とは、領域483において接続されており、コアとメタル配線454とは、領域481において接続されている。領域483は、電源端子に接続されたメタル配線453と接続され、ナノワイヤー438のソース領域となっている。また、領域481は、出力端子に接続されたメタル配線454と接続され、ナノワイヤー438のドレイン領域となっている。
なお、上記PMOSと同様に、本実施形態に用いられているNMOSは、上述のように複数のナノワイヤー437を配列することにより構成されている。また、1本のナノワイヤー437は、NMOSとしての機能を有している。本実施形態に用いられるナノワイヤー437については、ナノワイヤー438の場合と導電型が反対となるほかは、ほぼ同様であるので説明を省略する。
なお、図27中、424及び425は、ナノワイヤーを配列させる際に用いた電極である。
【0083】
本実施形態では、既に述べたように、ナノワイヤー437、438がそれぞれNMOS及びPMOSとなっている。ナノワイヤーをNMOS又はPMOSとするためには、ナノワイヤーを基板に配列した後に、不純物イオンを注入し、活性化アニールを行なえばよい。若しくは、予め不純物を導入し、活性化アニールを経たナノワイヤーを基板に配列してもよい。後者の場合は、基板が活性化アニールの高温にさらされないため、フレキシブル基板化が容易となる利点を有する。
【0084】
より具体的には、ナノワイヤー437をNMOSにするためには、例えば、メタル配線451を形成した段階で、このメタル配線451をマスクとして、ナノワイヤー437の存する領域のみにn型の導電型を与える不純物イオン(例えば砒素イオン)を注入する。その後、ナノワイヤー438をPMOSにするために、メタル配線451をマスクとして、ナノワイヤー438の存する領域のみにp型の導電型を与える不純物イオン(例えばボロンイオン)を注入する。その後、不純物を活性化するアニール(例えば500℃〜900℃)を行なえばよい。
他の方法では、あらかじめn+/p/n+(NMOS)又はp+/n/p+(PMOS)の不純物プロファイルを持つシリコンナノワイヤーを形成しておく。このようなシリコンナノワイヤーを形成するためには、例えば、シリコンナノワイヤーの成長中に、n型を与える不純物、p型を与える不純物、n型を与える不純物を順番に導入すればよい(n+/p/n+構造のナノワイヤーを形成する場合)。その後は、各シリコンナノワイヤーを、それぞれ基板の所定の場所に配列すればよい。
【0085】
層間絶縁膜及び上部メタル配線は、LSIプロセスや液晶TFTプロセスで用いられるプロセスを適用することができる。
本発明に係る集積回路装置において1つのナノワイヤー素子を構成するナノワイヤーの本数は、10〜200本であることが好ましい。例えば、1本のナノワイヤーの駆動電流のばらつきが15%である場合、10本のナノワイヤーからなるナノワイヤー素子の駆動電流のばらつきは約4.7%となる。駆動電流のばらつきが5%を下回るので十分な量産歩留りを得ることができる。つまり、9本以下のナノワイヤー構成されるナノワイヤー素子では、駆動電流のばらつきが大きく、十分な量産歩留りを得ることができない。
また、直径50nmのナノワイヤーを100nmのピッチで200本配列させた場合、ナノワイヤー素子の寸法(図15におけるW)は20μmとなる。ナノワイヤー素子は、微少なサイズを有するナノワイヤーから構成されるため、小型化した素子に適している。しかし、200本を越えるナノワイヤーを配列した場合、ナノワイヤー素子は20μmを超えるサイズとなってしまい、画素駆動用のトランジスタとして用いるにはデバイスサイズが大きくなり過ぎるという問題が生ずる。
【0086】
図26に示される集積回路装置1は、NMOSおよびPMOSから構成されるインバータ回路である。
本実施形態においては、NMOSとPMOSの組み合わせた具体例として、インバータ回路(NOT回路)を示している。しかし、本発明に係るナノワイヤー素子を組み合わせることにより構築可能な回路としては、これに限定されず、AND回路、NAND回路、NOR回路およびXOR回路などを構築することができる。また、これらの回路を組み合わせてより複雑な論理回路を構築することができる。
以上のように、本実施形態の集積回路装置は、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されている。したがって、集積回路装置の歩留りを大幅に向上させることが可能となる。
【0087】
(実施形態4)
本実施形態は、上記実施形態で配列した微細構造体を、表示装置に応用した例を示す。
本発明の集積回路装置を搭載した表示装置について、図28を用いて説明する。図28は、本実施形態の表示装置の平面図である。
表示装置の表示パネル2は、同一の透明基板511上に、表示部571、論理回路部572、論理回路部573、論理回路部574および論理回路部575を備える構成となっている。表示装置が液晶表示装置の場合、表示部571には、マトリックス状に配置された画素の駆動に必要となるナノワイヤートランジスタおよび画素電極等がマトリックス状に形成される。
また、画素電極の代わりに複数のナノワイヤーから構成された発光素子を用いた場合、表示パネル内に論理回路および自発光画素を備えた表示装置を実現することができる。論理回路部572、論理回路部573、論理回路部574または論理回路部575においては、ナノワイヤートランジスタから構成される論理回路によって、画像処理やその他の演算等を行なう。
【0088】
従来、画素駆動用、画像処理用のトランジスタとしては、TFTが用いられていたが、これらをナノワイヤー素子に置き換えることにより以下のような効果を得ることができる。
まず、一般的なTFTのゲート絶縁膜の形成には、TEOS(Tetra ethyl orthosillicate)を用いたCVD(Chemaical Vapor Deposition)酸化膜が用いられている。このため、TFTは、熱酸化によりゲート絶縁膜を形成する単結晶シリコン基板を用いて作製したMOSトランジスタと比較して、相互コンダクタンスが低く、かつ相互コンダクタンスのばらつきが大きい。
一方、ナノワイヤーを用いたMOSトランジスタは、コアの材質としてシリコン単結晶を用いることができ、サラウンドゲート型の完全空乏化トランジスタを形成することができる。このため、ナノワイヤーMOSトランジスタは、従来のMOSトランジスタと比較しても、相互コンダクタンスが高く、かつ相互コンダクタンスのばらつきの小さいトランジスタを実現することができる。
【0089】
このため、本発明の集積回路装置と表示部を同一基板上に備える表示装置は、TFTを用いた表示装置と比較して高性能とすることができる。それゆえ、表示装置の駆動電圧を下げ、低消費電力化することができる。
次に、表示装置がTFTを備える構成とするためには、表示装置の製造とTFTの製造を独立して行なうことができないため、巨大な真空装置、堆積装置など大規模な設備が必要である。しかし、ナノワイヤーの製造工程と表示装置の製造工程とが独立しているため、比較的小さな設備によって表示装置を製造することができる。その結果、表示装置の製造コストを大幅に下げることが可能となる。
また、本実施形態の表示装置は、所望の場所、かつ、所望の方向に制御良く配列させることが可能な微細構造体の配列方法を用いて形成されている。したがって、表示装置の歩留りを大幅に向上させることが可能となる。
【産業上の利用可能性】
【0090】
本発明によれば、微細構造体を、所望の場所、かつ、所望の方向に制御良く配列させることが可能となる。微細構造体は、スイッチング素子、メモリ素子、発光素子、抵抗素子等とすることができるので、微細構造体からなるデバイスを集積した集積回路装置、表示装置等に広く適応可能である。
【図面の簡単な説明】
【0091】
【図1】本発明で微細構造体の配列方法において用いられる微細構造体を示す図である。
【図2】本発明の基本構成に用いられる絶縁基板を説明する図である。
【図3】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図4】本発明の基本構成において、微細構造体が配列する原理を説明する図である。
【図5】本発明の基本構成において、微細構造体を配列する際に電極に与える好ましい電位を説明する図である。
【図6】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図7】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図であり、図6のC−Dにおける矢視断面図である。
【図8】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図である。
【図9】本発明の基本構成において、絶縁基板上に微細構造体を配列する手順を説明する図であり、図8のE−Fにおける矢視断面図である。
【図10】本発明の基本構成において、微細構造体が配列する原理を説明する図である。
【図11】実施形態1に用いられる絶縁基板を説明する図である。
【図12】実施形態1において、微細構造体が配列する原理を説明する図である。
【図13】微細構造体を配列する際に電極に与える、実施形態1の第1の好ましい電位の例を示す図である。
【図14】微細構造体を配列する際に電極に与える、実施形態1の第2の好ましい電位の例を示す図である。
【図15】実施形態1の第2の好ましい電位を電極に与えたときの微細構造体の状態を説明する図である。
【図16】実施形態1の第2の好ましい電位を与えたときに得られる効果が生じる原理を説明する図である。
【図17】微細構造体を配列する際に電極に与える、実施形態1の第3の好ましい電位の例を示す図である。
【図18】微細構造体を配列する際に電極に与える、実施形態1の第4の好ましい電位の例を示すである。
【図19】実施形態2に用いられる絶縁基板を説明する図である。
【図20】実施形態2の第1の微細構造体配列工程において、電極に与える好ましい電位を説明する図である。
【図21】実施形態2の第1の微細構造体配列工程後の、微細構造体の配列状態を示す図である。
【図22】実施形態2の第2の微細構造体配列工程において、電極に与える好ましい電位を説明する図である。
【図23】実施形態2の第2の微細構造体配列工程後の、微細構造体の配列状態を示す図である。
【図24】実施形態2の第1の微細構造体配列工程後に、好まざる場所に微細構造体が吸着した場合の微細構造体の配列状態を示す図である。
【図25】図24における、好まざる場所に吸着した微細構造体を除去するのに適した、電極に与える好ましい電位を説明する図である。
【図26】実施形態3の集積回路装置の一部である集積回路装置1を構成する基板上の配線を示す平面図である。
【図27】図26のG−Hにおける矢視断面図である。
【図28】実施形態4の表示装置の平面図である。
【符号の説明】
【0092】
1 集積回路装置
2 表示パネル
11、21,31 微細ワイヤーまたは微細チューブ
22,32,42 絶縁体
41 導電体
211,311 絶縁基板
221,222,223,321,322,323 金属電極
231,232,233,334,335,336 シリコンナノワイヤー
471 層間絶縁膜
437,438 ナノワイヤー
451、452、453、454 メタル配線
511 透明基板
571 表示部
572、573、574、575 論理回路部
【特許請求の範囲】
【請求項1】
それぞれ独立した電位が与えられる3つの電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、
上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、
上記3つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程と
を含むことを特徴とする微細構造体の配列方法。
【請求項2】
上記3つの電極のうち第1の電極と第2の電極とで上記微細構造体配列領域を規定し、上記微細構造体配列領域中において、上記第1の電極と第2の電極との間に第3の電極を配置するように形成し、
上記微細構造体配列工程の際に、上記第3の電極に基準電位を与え、上記第1及び第2の電極に交流電位を与えることを特徴とする請求項1に記載の微細構造体の配列方法。
【請求項3】
上記第1及び第2の電極に与える交流電位は同一の周波数を有し、150°〜210°の位相差を有することを特徴とする請求項2に記載の微細構造体の配列方法。
【請求項4】
上記微細構造体配列工程中に、上記第1及び第2の電極に、第3の電極に対してオフセット電圧を加えるオフセット電圧印加動作を行なうことを特徴とする請求項1乃至3のいずれか1項に記載の微細構造体の配列方法。
【請求項5】
上記オフセット電圧印加動作において、上記第1及び第2の電極にオフセット電圧を与える時間差は、0.1秒以下であることを特徴とする請求項4に記載の微細構造体の配列方法。
【請求項6】
上記オフセット電圧印加動作において、上記第1及び第2の電極に与えるオフセット電圧が等しいことを特徴とする請求項4または5に記載の微細構造体の配列方法。
【請求項7】
上記オフセット電圧印加動作を反復して行なうことを特徴とする請求項4乃至6のいずれか1項に記載の微細構造体の配列方法。
【請求項8】
上記オフセット電圧印加動作を1〜10秒の間隔で行なうことを特徴とする請求項7に記載の微細構造体の配列方法。
【請求項9】
上記第1及び第2の電極に与えられる電位の平均が、第3の電極に与えられる基準電位と異なることを特徴とする請求項2に記載の微細構造体の配列方法。
【請求項10】
それぞれ独立した電位が与えられる第4、第5及び第6の電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、
上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、
上記3つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、
上記微細構造体配列工程は、第1の微細構造体を第4及び第5の電極にわたって配列させる第1の微細構造体配列工程と、第2の微細構造体を第5及び第6の電極にわたって配列させる第2の微細構造体配列工程とを含み、
上記第1の微細構造体配列工程においては、上記第5及び第6の電極に基準電位を与えるとともに第4の電極に基準電位とは異なる電位を与え、
上記第2の微細構造体配列工程においては、上記第4及び第5の電極に基準電位を与えるとともに第6の電極に基準電位とは異なる電位を与えることを特徴とする微細構造体の配列方法。
【請求項11】
上記第1の微細構造体塗布工程中に、第6の電極に、第4及び第5の電極に対してオフセット電圧を与えることを特徴とする請求項10に記載の微細構造体の配列方法。
【請求項12】
上記微細構造体は、上記電極の形成方向に対してほぼ垂直方向に配列されることを特徴とする請求項1乃至11のいずれか1項に記載の微細構造体の配列方法。
【請求項13】
上記微細構造体は、微細構造体に誘起された電荷によって生じる反発力以上の距離を隔てた位置に配列されることを特徴とする請求項1乃至12のいずれか1項に記載の微細構造体の配列方法。
【請求項14】
請求項1乃至13のいずれか1項に記載の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴とする集積回路装置。
【請求項15】
請求項1乃至13のいずれか1項に記載の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴とする表示装置。
【請求項16】
基板と、
上記基板上に形成された3つの電極と、
上記3つの電極間に、上記電極の形成方向とほぼ垂直方向に橋渡しするようにほぼ等間隔に配置した微細構造体と
を有することを特徴とする微細構造体を配列した基板。
【請求項17】
上記微細構造体は、微細構造体に誘起される電荷の反発力以上の距離を隔てて配置されることを特徴とする請求項16に記載の微細構造体を配列した基板。
【請求項1】
それぞれ独立した電位が与えられる3つの電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、
上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、
上記3つの電極にそれぞれ電圧を印加して上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程と
を含むことを特徴とする微細構造体の配列方法。
【請求項2】
上記3つの電極のうち第1の電極と第2の電極とで上記微細構造体配列領域を規定し、上記微細構造体配列領域中において、上記第1の電極と第2の電極との間に第3の電極を配置するように形成し、
上記微細構造体配列工程の際に、上記第3の電極に基準電位を与え、上記第1及び第2の電極に交流電位を与えることを特徴とする請求項1に記載の微細構造体の配列方法。
【請求項3】
上記第1及び第2の電極に与える交流電位は同一の周波数を有し、150°〜210°の位相差を有することを特徴とする請求項2に記載の微細構造体の配列方法。
【請求項4】
上記微細構造体配列工程中に、上記第1及び第2の電極に、第3の電極に対してオフセット電圧を加えるオフセット電圧印加動作を行なうことを特徴とする請求項1乃至3のいずれか1項に記載の微細構造体の配列方法。
【請求項5】
上記オフセット電圧印加動作において、上記第1及び第2の電極にオフセット電圧を与える時間差は、0.1秒以下であることを特徴とする請求項4に記載の微細構造体の配列方法。
【請求項6】
上記オフセット電圧印加動作において、上記第1及び第2の電極に与えるオフセット電圧が等しいことを特徴とする請求項4または5に記載の微細構造体の配列方法。
【請求項7】
上記オフセット電圧印加動作を反復して行なうことを特徴とする請求項4乃至6のいずれか1項に記載の微細構造体の配列方法。
【請求項8】
上記オフセット電圧印加動作を1〜10秒の間隔で行なうことを特徴とする請求項7に記載の微細構造体の配列方法。
【請求項9】
上記第1及び第2の電極に与えられる電位の平均が、第3の電極に与えられる基準電位と異なることを特徴とする請求項2に記載の微細構造体の配列方法。
【請求項10】
それぞれ独立した電位が与えられる第4、第5及び第6の電極を単位とする微細構造体配列領域を1乃至複数形成した絶縁基板を用意する基板準備工程と、
上記絶縁基板上にナノオーダからミクロンオーダーの微細構造体を含んだ液体を塗布する微細構造体塗布工程と、
上記3つの電極に電圧を印加して、上記微細構造体を上記電極により規定される位置に配列させる微細構造体配列工程を含み、
上記微細構造体配列工程は、第1の微細構造体を第4及び第5の電極にわたって配列させる第1の微細構造体配列工程と、第2の微細構造体を第5及び第6の電極にわたって配列させる第2の微細構造体配列工程とを含み、
上記第1の微細構造体配列工程においては、上記第5及び第6の電極に基準電位を与えるとともに第4の電極に基準電位とは異なる電位を与え、
上記第2の微細構造体配列工程においては、上記第4及び第5の電極に基準電位を与えるとともに第6の電極に基準電位とは異なる電位を与えることを特徴とする微細構造体の配列方法。
【請求項11】
上記第1の微細構造体塗布工程中に、第6の電極に、第4及び第5の電極に対してオフセット電圧を与えることを特徴とする請求項10に記載の微細構造体の配列方法。
【請求項12】
上記微細構造体は、上記電極の形成方向に対してほぼ垂直方向に配列されることを特徴とする請求項1乃至11のいずれか1項に記載の微細構造体の配列方法。
【請求項13】
上記微細構造体は、微細構造体に誘起された電荷によって生じる反発力以上の距離を隔てた位置に配列されることを特徴とする請求項1乃至12のいずれか1項に記載の微細構造体の配列方法。
【請求項14】
請求項1乃至13のいずれか1項に記載の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴とする集積回路装置。
【請求項15】
請求項1乃至13のいずれか1項に記載の微細構造体の配列方法を用いて形成されたデバイスを備えることを特徴とする表示装置。
【請求項16】
基板と、
上記基板上に形成された3つの電極と、
上記3つの電極間に、上記電極の形成方向とほぼ垂直方向に橋渡しするようにほぼ等間隔に配置した微細構造体と
を有することを特徴とする微細構造体を配列した基板。
【請求項17】
上記微細構造体は、微細構造体に誘起される電荷の反発力以上の距離を隔てて配置されることを特徴とする請求項16に記載の微細構造体を配列した基板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【公開番号】特開2008−260073(P2008−260073A)
【公開日】平成20年10月30日(2008.10.30)
【国際特許分類】
【出願番号】特願2007−102848(P2007−102848)
【出願日】平成19年4月10日(2007.4.10)
【出願人】(000005049)シャープ株式会社 (33,933)
【出願人】(504327085)ナノシス・インコーポレイテッド (24)
【氏名又は名称原語表記】Nanosys, Inc.
【Fターム(参考)】
【公開日】平成20年10月30日(2008.10.30)
【国際特許分類】
【出願日】平成19年4月10日(2007.4.10)
【出願人】(000005049)シャープ株式会社 (33,933)
【出願人】(504327085)ナノシス・インコーポレイテッド (24)
【氏名又は名称原語表記】Nanosys, Inc.
【Fターム(参考)】
[ Back to top ]