歪シリコン膜の製造方法
【課題】 新規な歪シリコン膜の製造方法を提供する。
【解決手段】 （ａ）基板表面の一部に、複数の凹部を形成する。（ｂ）複数の凹部の各々に、シリコンとは熱膨張係数の異なる絶縁性の膜を埋め込む。（ｃ）絶縁性の膜、及び基板の表面にシリコン膜を形成する。（ｄ）シリコン膜にレーザビームを照射して、シリコン膜をラテラルエピタキシャル成長させるとともに、ラテラルエピタキシャル成長させたシリコン膜に歪を導入する。
【解決手段】 （ａ）基板表面の一部に、複数の凹部を形成する。（ｂ）複数の凹部の各々に、シリコンとは熱膨張係数の異なる絶縁性の膜を埋め込む。（ｃ）絶縁性の膜、及び基板の表面にシリコン膜を形成する。（ｄ）シリコン膜にレーザビームを照射して、シリコン膜をラテラルエピタキシャル成長させるとともに、ラテラルエピタキシャル成長させたシリコン膜に歪を導入する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪の入ったシリコン膜を製造する方法に関する。
【背景技術】
【０００２】
キャリア移動度の高いＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を得るために、チャネル層に歪を導入する技術が知られている（たとえば、特許文献１参照）。
【０００３】
チャネル層へ歪を導入する方法としては、チャネル層下部にＳｉＧｅを埋め込んで引っ張り歪を生じさせる方法（たとえば、非特許文献１参照）、ＳｉＮキャップ層の応力を利用する方法（たとえば、非特許文献２参照）、ＳＴＩ(Shallow Trench Isolation)で用いられる絶縁膜の応力を利用する方法（たとえば、非特許文献３参照）、ソース・ドレインにＳｉＧｅを埋め込んで圧縮歪を生じさせる方法（たとえば、非特許文献４参照）等がある。
【０００４】
また、高いキャリア移動度を有する半導体基板、及びその製造方法に係る発明が開示されている（たとえば、特許文献２参照）。
【０００５】
【特許文献１】特開平１０−２０９４５３号公報
【特許文献２】特開２００６−１４０５０３号公報
【非特許文献１】日経マイクロデバイス ２００５年２月号 ｐ．６０
【非特許文献２】日経マイクロデバイス ２００５年３月号 ｐ．４３
【非特許文献３】ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ２００６年６月号
【非特許文献４】ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ２００７年５月号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、新規な歪シリコン膜の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、（ａ）基板表面の一部に、複数の凹部を形成する工程と、（ｂ）前記複数の凹部の各々に、シリコンとは熱膨張係数の異なる絶縁性の膜を埋め込む工程と、（ｃ）前記絶縁性の膜、及び前記基板の表面にシリコン膜を形成する工程と、 （ｄ）前記シリコン膜にレーザビームを照射して、前記シリコン膜をラテラルエピタキシャル成長させるとともに、前記ラテラルエピタキシャル成長させたシリコン膜に歪を導入する工程とを有する歪シリコン膜の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、新規な歪シリコン膜の製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
図１（Ａ）〜（Ｇ）は、実施例による歪シリコン膜の製造方法を説明するための概略図である。
【００１０】
図１（Ａ）を参照する。単結晶のシリコン（Ｓｉ）基板３０表面に、たとえば四塩化炭素（ＣＣｌ４）を用いたドライエッチングにより、複数の酸化シリコン（ＳｉＯ２）埋め込み溝３０ａを形成する。
【００１１】
各ＳｉＯ２埋め込み溝３０ａは、Ｓｉ基板３０表面上方（本図においては、たとえば上方向）から見たとき、たとえば幅５μｍ〜１０μｍのライン状に形成され、その幅方向は、本図の左右方向と平行であり、その長さ方向は、紙面垂直方向と平行である。複数のＳｉＯ２埋め込み溝３０ａは、幅方向に１μｍ以下の間隔を隔てて相互に隣接するストライプ状に形成される。ＳｉＯ２埋め込み溝３０ａの深さは、たとえば０．１〜０．５μｍである。
【００１２】
図１（Ｂ）を参照する。Ｓｉ基板３０表面に、絶縁膜であるＳｉＯ２膜３１を化学気相成長法(Chemical Vapor Deposition; CVD)で堆積する。ＥＣＲ(Electron Cyclotron Resonance)装置またはスパッタ装置を用いて成膜してもよい。
【００１３】
図１（Ｃ）を参照する。化学的機械研磨(Chemical Mechanical Polishing; CMP)を用いてＳｉＯ２膜３１を研磨し、Ｓｉ基板３０表面を露出させる。Ｓｉ基板３０表面に、後述するレーザアニール工程において、結晶化の核となる種結晶が露出する。Ｓｉ基板３０表面に形成されたＳｉＯ２埋め込み溝３０ａには、ＳｉＯ２膜が残る。本図においては、ＳｉＯ２埋め込み溝３０ａに埋め込まれたＳｉＯ２膜をＳｉＯ２層３２と示した。
【００１４】
図１（Ｄ）を参照する。Ｓｉ基板３０表面を水素ガス雰囲気中で約８００℃まで加熱し自然酸化膜を除去した後、ＣＶＤで厚さ２０ｎｍ〜２００ｎｍのアモルファスシリコン膜３３を成膜する。アモルファスシリコン膜３３の成膜では、ＲＦスパッタリング装置を用いてもよい。また、自然酸化膜の除去は逆スパッタリングで行ってもよい。
【００１５】
図１（Ｅ）を参照する。アモルファスシリコン膜３３に、パルスレーザビーム３４を照射し、アモルファスシリコン膜３３を結晶化するレーザアニールを行う。結晶成長は、ＣＭＰによる表面研磨工程で露出した種結晶を核として、Ｓｉ基板３０の基板面内方向（ラテラル方向、この場合はＳｉＯ２層３２の幅方向）に進行する。
【００１６】
パルスレーザビーム３４は、固体レーザ、たとえばＮｄ：ＹＡＧレーザの２倍高調波（波長５３２ｎｍ）、またはＮｄ：ＹＬＦレーザの２倍高調波（波長５２７ｎｍ）である。パルス幅１００ｎｓ〜１０００ｎｓ、たとえば１５０ｎｓ、フルエンス１．２Ｊ／ｃｍ２のレーザパルスを、５００ｎｓの遅延時間を設けて２パルス連続して同一領域に入射させる。なお、たとえばアモルファスシリコン膜３３の厚さが１００ｎｍである場合、フルエンス０．９Ｊ／ｃｍ２〜１．６Ｊ／ｃｍ２のレーザパルスを好適に用いることができる。フルエンスがこの範囲より小さい場合、ＳｉＯ２層３２上のアモルファスシリコン膜３３が単結晶化できず、多結晶となってしまう。フルエンスがこの範囲より大きい場合、シリコン膜３３の一部または全部が剥がれてしまう。
【００１７】
パルスレーザビーム３４の入射領域（ビーム断面形状）は、たとえば長さ方向が２．５ｍｍ、幅方向が１５０μｍの長尺状である。ここで幅方向が１５０μｍであるとは、幅方向に沿うレーザ強度のピーク値を１００％としたとき、レーザ強度が９０％以上となる領域の幅が１５０μｍであるという意味である。パルスレーザビーム３４を、たとえば長尺形状の長さ方向とＳｉＯ２層３２の長さ方向（本図における紙面垂直方向）とが平行になるようにアモルファスシリコン膜３３に重複させずに照射する。
【００１８】
なお、レーザアニールは、連続する２パルスで行う以外にも、様々な態様で実施することができる。たとえば、図１（Ｆ）に示すように、長さ０．２５ｍｍ、幅４μｍの長尺細線状のパルスレーザビーム（ビーム幅はＳｉＯ２層３２の幅未満であることが好ましい。）を、長尺細線状の長さ方向とＳｉＯ２層３２の長さ方向（本図における紙面垂直方向）とが平行になるように、１．４Ｊ／ｃｍ２のフルエンスでアモルファスシリコン膜３３に入射させ、幅方向（本図における左右方向）に０．２μｍ／ショット〜０．５μｍ／ショットで走査して重複照射を行い、アニールしてもよい。この場合、結晶成長は、Ｓｉ基板３０の基板面内方向において、レーザビームの走査方向に逐次連続して進行する。すなわちショットごとに前回のショットで形成された結晶を種結晶として横方向に結晶成長する。
【００１９】
照射されるパルスレーザビーム３４のパルス幅が１５０ｎｓと短いので、アニール工程において、アモルファスシリコン膜３３は急冷される。このためラテラル成長後の単結晶シリコン膜３３には、ＳｉＯ２とＳｉの熱膨張係数の違い（ＳｉＯ２の熱膨張係数（０．３５＊１０Ｅ−６／ｄｅｇ）は、Ｓｉの熱膨張係数（２．５＊１０Ｅ−６／ｄｅｇ）より約１桁小さい。）がもとで、下地のＳｉＯ２層３２との関係で熱ストレスが生じ、引っ張り歪が導入される。
【００２０】
引っ張り歪が導入されたシリコン膜３３のラマンピークを調べたところ、ウエハの単結晶シリコン（ラマンピークの中心値：５２１．２ｃｍ−１、ラマンピークの半値幅：３．４ｃｍ−１）を基準としたとき、ラマンシフトは−４．９ｃｍ−１、ラマンピークの半値幅は３．７ｃｍ−１であった。
【００２１】
２００４年度秋期応用物理学会で「レーザアニールによる歪Ｓｉ／ＳｉＯ２／Ｓｉ構造の直接形成」の研究成果が発表されている。当該研究においては、Ｓｉ膜厚１０ｎｍのＳＯＩ基板上に膜厚４０ｎｍのアモルファスシリコン層を堆積した後、ＸｅＣｌレーザを５ショット、たとえば７００ｍＪ／ｃｍ２のエネルギ密度で照射し、アモルファスシリコン層のレーザアニールを行ったとき、アモルファスシリコンの単結晶化に伴い、Ｓｉ０．８Ｇｅ０．２バッファ層上に成長したＳｉの歪に相当する、約８％の歪（ラマンシフト −３．５ｃｍ−１）の発生が確認されている。
【００２２】
実施例による歪シリコン膜の製造方法により導入されるシリコン膜への歪量はこれより大きい。
【００２３】
本図に示す工程において、Ｓｉ基板３０上に、部分的にＳＯＩ(Silicon on Insulator)膜を形成するとともに、シリコン膜３３に歪を導入することができる。
【００２４】
また、アモルファスシリコン膜３３へのレーザビームの照射により、アモルファスシリコン膜３３のラテラルエピタキシャル成長とともに、アモルファス結晶化後のシリコン膜３３への歪の導入が行われる。このため簡便なプロセスで、高価な市販のＳＯＩ基板を用いることなく、歪シリコン膜を製造することができる。
【００２５】
なお、レーザアニールに用いるレーザビームは、固体レーザまたは半導体レーザから出射した紫外線、可視光、近赤外線領域の波長、とりわけ２００ｎｍ〜１０００ｎｍの波長を有するレーザビームであることが望ましい。レーザビームの波長が長いと、アモルファスシリコン膜の光吸収係数が小さくなり、効果的に膜を溶融させるのが難しくなる。逆に波長が短いとレーザパワーを確保することができない。
【００２６】
また、パルスレーザビームに限らず、連続波のレーザビームを用いることもできる。この場合、たとえば長さ１００μｍ、幅４μｍに整形されたレーザビームを、７．８Ｗのパワーでアモルファスシリコン膜３３に照射し、３００ｍｍ／ｓ〜５００ｍｍ／ｓ、たとえば３００ｍｍ／ｓの速さで走査する。
【００２７】
図１（Ｇ）を参照する。以下、公知の工程により、シリコン膜３３をチャネル層とするＭＯＳＦＥＴを作製する。
【００２８】
ＭＯＳＦＥＴ作製工程は、素子分離絶縁膜３８を埋め込み形成し、シリコン膜３３上にゲート絶縁膜３５を成膜した後、ゲート絶縁膜３５上にゲート電極３６を形成する工程、ゲート電極３６をマスクとして不純物を注入し、ソース・ドレイン拡散層を形成する工程、及び、サイドウォール３７を形成する工程等を含む。
【００２９】
ＭＯＳＦＥＴは、ＳｉＯ２層３２上のシリコン膜３３がチャネル層となるように形成される。ＭＯＳＦＥＴのチャネル層を形成するシリコン膜３３に強い引っ張り歪が導入されているため、キャリアの移動度の高い、高性能のｎＭＯＳＦＥＴを作製することができる。
【００３０】
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。
【００３１】
たとえば、実施例においては、複数のＳｉＯ２埋め込み溝３０ａを、ストライプ状に形成したが、これらを行方向（図１（Ａ）における左右方向）及び列方向（図１（Ａ）における紙面垂直方向）に沿って配列される、一辺が５μｍ〜１０μｍの略正方形状に形成してもよい。この場合、複数のＳｉＯ２埋め込み溝３０ａは、行方向及び列方向のそれぞれに１μｍ以下の間隔を隔てて形成される。
【００３２】
また、実施例においては、シリコンより熱膨張係数（線膨張係数）の小さい絶縁性の膜を埋め込んでアモルファスシリコン膜に引っ張り歪を導入したが、シリコンより熱膨張係数（線膨張係数）の大きい絶縁性の膜を埋め込んでアモルファスシリコン膜に圧縮歪を導入することもできる。
【００３３】
更に、実施例においては、シリコン膜３３下の埋め込み溝３０ａにＳｉＯ２を埋め込んだ。埋め込み材料としては、線膨張係数の小さいアモルファス酸化物やアモルファス窒化物を用いることができる。例としてＳｉＯＮ等が使用可能である。
【００３４】
圧縮歪の導入に対してはシリコン膜より熱膨張係数（線膨張係数）の大きな酸化膜や酸窒化膜を使用すればよい。たとえばアルミナ膜、ジルコニア膜、窒化珪素膜等を利用することができる。
【００３５】
また、実施例においては、基板表面にアモルファスシリコン膜を形成し、ラテラルエピタキシャル成長させるとともに歪を導入したが、アモルファスシリコン膜の代わりにマイクロクリスタルシリコン膜を使用してもよい。
【００３６】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【産業上の利用可能性】
【００３７】
ＭＯＳＦＥＴや混載デバイスの製造等に利用することができる。
【図面の簡単な説明】
【００３８】
【図１】（Ａ）〜（Ｇ）は、実施例による歪シリコン膜の製造方法を説明するための概略図である。
【符号の説明】
【００３９】
３０ Ｓｉ基板
３０ａ ＳｉＯ２埋め込み溝
３１ ＳｉＯ２膜
３２ ＳｉＯ２層
３３ シリコン膜
３４ レーザビーム
３５ ゲート絶縁膜
３６ ゲート電極
３７ サイドウォール
３８ 素子分離絶縁膜
【技術分野】
【０００１】
本発明は、歪の入ったシリコン膜を製造する方法に関する。
【背景技術】
【０００２】
キャリア移動度の高いＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を得るために、チャネル層に歪を導入する技術が知られている（たとえば、特許文献１参照）。
【０００３】
チャネル層へ歪を導入する方法としては、チャネル層下部にＳｉＧｅを埋め込んで引っ張り歪を生じさせる方法（たとえば、非特許文献１参照）、ＳｉＮキャップ層の応力を利用する方法（たとえば、非特許文献２参照）、ＳＴＩ(Shallow Trench Isolation)で用いられる絶縁膜の応力を利用する方法（たとえば、非特許文献３参照）、ソース・ドレインにＳｉＧｅを埋め込んで圧縮歪を生じさせる方法（たとえば、非特許文献４参照）等がある。
【０００４】
また、高いキャリア移動度を有する半導体基板、及びその製造方法に係る発明が開示されている（たとえば、特許文献２参照）。
【０００５】
【特許文献１】特開平１０−２０９４５３号公報
【特許文献２】特開２００６−１４０５０３号公報
【非特許文献１】日経マイクロデバイス ２００５年２月号 ｐ．６０
【非特許文献２】日経マイクロデバイス ２００５年３月号 ｐ．４３
【非特許文献３】ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ２００６年６月号
【非特許文献４】ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ２００７年５月号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、新規な歪シリコン膜の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、（ａ）基板表面の一部に、複数の凹部を形成する工程と、（ｂ）前記複数の凹部の各々に、シリコンとは熱膨張係数の異なる絶縁性の膜を埋め込む工程と、（ｃ）前記絶縁性の膜、及び前記基板の表面にシリコン膜を形成する工程と、 （ｄ）前記シリコン膜にレーザビームを照射して、前記シリコン膜をラテラルエピタキシャル成長させるとともに、前記ラテラルエピタキシャル成長させたシリコン膜に歪を導入する工程とを有する歪シリコン膜の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、新規な歪シリコン膜の製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
図１（Ａ）〜（Ｇ）は、実施例による歪シリコン膜の製造方法を説明するための概略図である。
【００１０】
図１（Ａ）を参照する。単結晶のシリコン（Ｓｉ）基板３０表面に、たとえば四塩化炭素（ＣＣｌ４）を用いたドライエッチングにより、複数の酸化シリコン（ＳｉＯ２）埋め込み溝３０ａを形成する。
【００１１】
各ＳｉＯ２埋め込み溝３０ａは、Ｓｉ基板３０表面上方（本図においては、たとえば上方向）から見たとき、たとえば幅５μｍ〜１０μｍのライン状に形成され、その幅方向は、本図の左右方向と平行であり、その長さ方向は、紙面垂直方向と平行である。複数のＳｉＯ２埋め込み溝３０ａは、幅方向に１μｍ以下の間隔を隔てて相互に隣接するストライプ状に形成される。ＳｉＯ２埋め込み溝３０ａの深さは、たとえば０．１〜０．５μｍである。
【００１２】
図１（Ｂ）を参照する。Ｓｉ基板３０表面に、絶縁膜であるＳｉＯ２膜３１を化学気相成長法(Chemical Vapor Deposition; CVD)で堆積する。ＥＣＲ(Electron Cyclotron Resonance)装置またはスパッタ装置を用いて成膜してもよい。
【００１３】
図１（Ｃ）を参照する。化学的機械研磨(Chemical Mechanical Polishing; CMP)を用いてＳｉＯ２膜３１を研磨し、Ｓｉ基板３０表面を露出させる。Ｓｉ基板３０表面に、後述するレーザアニール工程において、結晶化の核となる種結晶が露出する。Ｓｉ基板３０表面に形成されたＳｉＯ２埋め込み溝３０ａには、ＳｉＯ２膜が残る。本図においては、ＳｉＯ２埋め込み溝３０ａに埋め込まれたＳｉＯ２膜をＳｉＯ２層３２と示した。
【００１４】
図１（Ｄ）を参照する。Ｓｉ基板３０表面を水素ガス雰囲気中で約８００℃まで加熱し自然酸化膜を除去した後、ＣＶＤで厚さ２０ｎｍ〜２００ｎｍのアモルファスシリコン膜３３を成膜する。アモルファスシリコン膜３３の成膜では、ＲＦスパッタリング装置を用いてもよい。また、自然酸化膜の除去は逆スパッタリングで行ってもよい。
【００１５】
図１（Ｅ）を参照する。アモルファスシリコン膜３３に、パルスレーザビーム３４を照射し、アモルファスシリコン膜３３を結晶化するレーザアニールを行う。結晶成長は、ＣＭＰによる表面研磨工程で露出した種結晶を核として、Ｓｉ基板３０の基板面内方向（ラテラル方向、この場合はＳｉＯ２層３２の幅方向）に進行する。
【００１６】
パルスレーザビーム３４は、固体レーザ、たとえばＮｄ：ＹＡＧレーザの２倍高調波（波長５３２ｎｍ）、またはＮｄ：ＹＬＦレーザの２倍高調波（波長５２７ｎｍ）である。パルス幅１００ｎｓ〜１０００ｎｓ、たとえば１５０ｎｓ、フルエンス１．２Ｊ／ｃｍ２のレーザパルスを、５００ｎｓの遅延時間を設けて２パルス連続して同一領域に入射させる。なお、たとえばアモルファスシリコン膜３３の厚さが１００ｎｍである場合、フルエンス０．９Ｊ／ｃｍ２〜１．６Ｊ／ｃｍ２のレーザパルスを好適に用いることができる。フルエンスがこの範囲より小さい場合、ＳｉＯ２層３２上のアモルファスシリコン膜３３が単結晶化できず、多結晶となってしまう。フルエンスがこの範囲より大きい場合、シリコン膜３３の一部または全部が剥がれてしまう。
【００１７】
パルスレーザビーム３４の入射領域（ビーム断面形状）は、たとえば長さ方向が２．５ｍｍ、幅方向が１５０μｍの長尺状である。ここで幅方向が１５０μｍであるとは、幅方向に沿うレーザ強度のピーク値を１００％としたとき、レーザ強度が９０％以上となる領域の幅が１５０μｍであるという意味である。パルスレーザビーム３４を、たとえば長尺形状の長さ方向とＳｉＯ２層３２の長さ方向（本図における紙面垂直方向）とが平行になるようにアモルファスシリコン膜３３に重複させずに照射する。
【００１８】
なお、レーザアニールは、連続する２パルスで行う以外にも、様々な態様で実施することができる。たとえば、図１（Ｆ）に示すように、長さ０．２５ｍｍ、幅４μｍの長尺細線状のパルスレーザビーム（ビーム幅はＳｉＯ２層３２の幅未満であることが好ましい。）を、長尺細線状の長さ方向とＳｉＯ２層３２の長さ方向（本図における紙面垂直方向）とが平行になるように、１．４Ｊ／ｃｍ２のフルエンスでアモルファスシリコン膜３３に入射させ、幅方向（本図における左右方向）に０．２μｍ／ショット〜０．５μｍ／ショットで走査して重複照射を行い、アニールしてもよい。この場合、結晶成長は、Ｓｉ基板３０の基板面内方向において、レーザビームの走査方向に逐次連続して進行する。すなわちショットごとに前回のショットで形成された結晶を種結晶として横方向に結晶成長する。
【００１９】
照射されるパルスレーザビーム３４のパルス幅が１５０ｎｓと短いので、アニール工程において、アモルファスシリコン膜３３は急冷される。このためラテラル成長後の単結晶シリコン膜３３には、ＳｉＯ２とＳｉの熱膨張係数の違い（ＳｉＯ２の熱膨張係数（０．３５＊１０Ｅ−６／ｄｅｇ）は、Ｓｉの熱膨張係数（２．５＊１０Ｅ−６／ｄｅｇ）より約１桁小さい。）がもとで、下地のＳｉＯ２層３２との関係で熱ストレスが生じ、引っ張り歪が導入される。
【００２０】
引っ張り歪が導入されたシリコン膜３３のラマンピークを調べたところ、ウエハの単結晶シリコン（ラマンピークの中心値：５２１．２ｃｍ−１、ラマンピークの半値幅：３．４ｃｍ−１）を基準としたとき、ラマンシフトは−４．９ｃｍ−１、ラマンピークの半値幅は３．７ｃｍ−１であった。
【００２１】
２００４年度秋期応用物理学会で「レーザアニールによる歪Ｓｉ／ＳｉＯ２／Ｓｉ構造の直接形成」の研究成果が発表されている。当該研究においては、Ｓｉ膜厚１０ｎｍのＳＯＩ基板上に膜厚４０ｎｍのアモルファスシリコン層を堆積した後、ＸｅＣｌレーザを５ショット、たとえば７００ｍＪ／ｃｍ２のエネルギ密度で照射し、アモルファスシリコン層のレーザアニールを行ったとき、アモルファスシリコンの単結晶化に伴い、Ｓｉ０．８Ｇｅ０．２バッファ層上に成長したＳｉの歪に相当する、約８％の歪（ラマンシフト −３．５ｃｍ−１）の発生が確認されている。
【００２２】
実施例による歪シリコン膜の製造方法により導入されるシリコン膜への歪量はこれより大きい。
【００２３】
本図に示す工程において、Ｓｉ基板３０上に、部分的にＳＯＩ(Silicon on Insulator)膜を形成するとともに、シリコン膜３３に歪を導入することができる。
【００２４】
また、アモルファスシリコン膜３３へのレーザビームの照射により、アモルファスシリコン膜３３のラテラルエピタキシャル成長とともに、アモルファス結晶化後のシリコン膜３３への歪の導入が行われる。このため簡便なプロセスで、高価な市販のＳＯＩ基板を用いることなく、歪シリコン膜を製造することができる。
【００２５】
なお、レーザアニールに用いるレーザビームは、固体レーザまたは半導体レーザから出射した紫外線、可視光、近赤外線領域の波長、とりわけ２００ｎｍ〜１０００ｎｍの波長を有するレーザビームであることが望ましい。レーザビームの波長が長いと、アモルファスシリコン膜の光吸収係数が小さくなり、効果的に膜を溶融させるのが難しくなる。逆に波長が短いとレーザパワーを確保することができない。
【００２６】
また、パルスレーザビームに限らず、連続波のレーザビームを用いることもできる。この場合、たとえば長さ１００μｍ、幅４μｍに整形されたレーザビームを、７．８Ｗのパワーでアモルファスシリコン膜３３に照射し、３００ｍｍ／ｓ〜５００ｍｍ／ｓ、たとえば３００ｍｍ／ｓの速さで走査する。
【００２７】
図１（Ｇ）を参照する。以下、公知の工程により、シリコン膜３３をチャネル層とするＭＯＳＦＥＴを作製する。
【００２８】
ＭＯＳＦＥＴ作製工程は、素子分離絶縁膜３８を埋め込み形成し、シリコン膜３３上にゲート絶縁膜３５を成膜した後、ゲート絶縁膜３５上にゲート電極３６を形成する工程、ゲート電極３６をマスクとして不純物を注入し、ソース・ドレイン拡散層を形成する工程、及び、サイドウォール３７を形成する工程等を含む。
【００２９】
ＭＯＳＦＥＴは、ＳｉＯ２層３２上のシリコン膜３３がチャネル層となるように形成される。ＭＯＳＦＥＴのチャネル層を形成するシリコン膜３３に強い引っ張り歪が導入されているため、キャリアの移動度の高い、高性能のｎＭＯＳＦＥＴを作製することができる。
【００３０】
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。
【００３１】
たとえば、実施例においては、複数のＳｉＯ２埋め込み溝３０ａを、ストライプ状に形成したが、これらを行方向（図１（Ａ）における左右方向）及び列方向（図１（Ａ）における紙面垂直方向）に沿って配列される、一辺が５μｍ〜１０μｍの略正方形状に形成してもよい。この場合、複数のＳｉＯ２埋め込み溝３０ａは、行方向及び列方向のそれぞれに１μｍ以下の間隔を隔てて形成される。
【００３２】
また、実施例においては、シリコンより熱膨張係数（線膨張係数）の小さい絶縁性の膜を埋め込んでアモルファスシリコン膜に引っ張り歪を導入したが、シリコンより熱膨張係数（線膨張係数）の大きい絶縁性の膜を埋め込んでアモルファスシリコン膜に圧縮歪を導入することもできる。
【００３３】
更に、実施例においては、シリコン膜３３下の埋め込み溝３０ａにＳｉＯ２を埋め込んだ。埋め込み材料としては、線膨張係数の小さいアモルファス酸化物やアモルファス窒化物を用いることができる。例としてＳｉＯＮ等が使用可能である。
【００３４】
圧縮歪の導入に対してはシリコン膜より熱膨張係数（線膨張係数）の大きな酸化膜や酸窒化膜を使用すればよい。たとえばアルミナ膜、ジルコニア膜、窒化珪素膜等を利用することができる。
【００３５】
また、実施例においては、基板表面にアモルファスシリコン膜を形成し、ラテラルエピタキシャル成長させるとともに歪を導入したが、アモルファスシリコン膜の代わりにマイクロクリスタルシリコン膜を使用してもよい。
【００３６】
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【産業上の利用可能性】
【００３７】
ＭＯＳＦＥＴや混載デバイスの製造等に利用することができる。
【図面の簡単な説明】
【００３８】
【図１】（Ａ）〜（Ｇ）は、実施例による歪シリコン膜の製造方法を説明するための概略図である。
【符号の説明】
【００３９】
３０ Ｓｉ基板
３０ａ ＳｉＯ２埋め込み溝
３１ ＳｉＯ２膜
３２ ＳｉＯ２層
３３ シリコン膜
３４ レーザビーム
３５ ゲート絶縁膜
３６ ゲート電極
３７ サイドウォール
３８ 素子分離絶縁膜
【特許請求の範囲】
【請求項１】
（ａ）基板表面の一部に、複数の凹部を形成する工程と、
（ｂ）前記複数の凹部の各々に、シリコンとは熱膨張係数の異なる絶縁性の膜を埋め込む工程と、
（ｃ）前記絶縁性の膜、及び前記基板の表面にシリコン膜を形成する工程と、
（ｄ）前記シリコン膜にレーザビームを照射して、前記シリコン膜をラテラルエピタキシャル成長させるとともに、前記ラテラルエピタキシャル成長させたシリコン膜に歪を導入する工程と
を有する歪シリコン膜の製造方法。
【請求項２】
前記工程（ｂ）において、前記複数の凹部の各々に、シリコンより熱膨張係数の小さい絶縁性の膜を埋め込み、
前記工程（ｄ）において、前記ラテラルエピタキシャル成長させたシリコン膜に引っ張り歪を導入する請求項１に記載の歪シリコン膜の製造方法。
【請求項３】
前記絶縁性の膜がアモルファス酸化物を材料として形成されている請求項２に記載の歪シリコン膜の製造方法。
【請求項４】
前記工程（ｂ）において、前記複数の凹部の各々に、シリコンより熱膨張係数の大きい絶縁性の膜を埋め込み、
前記工程（ｄ）において、前記ラテラルエピタキシャル成長させたシリコン膜に圧縮歪を導入する請求項１に記載の歪シリコン膜の製造方法。
【請求項５】
前記工程（ｄ）で前記シリコン膜に照射されるレーザビームが、波長２００ｎｍ〜１０００ｎｍ、パルス幅１００ｎｓ〜１０００ｎｓのパルスレーザビームである請求項１〜４のいずれか１項に記載の歪シリコン膜の製造方法。
【請求項６】
前記工程（ｄ）において、断面が長尺形状のレーザビームを、該長尺形状の幅方向に走査しながら前記シリコン膜に照射する請求項１〜５のいずれか１項に記載の歪シリコン膜の製造方法。
【請求項７】
前記工程（ａ）において、前記複数の凹部を各々平行なライン状に形成し、
前記工程（ｄ）において、前記ライン状に形成された凹部の各々の幅よりも幅狭の長尺形状のレーザビームを、該長尺形状の長さ方向と前記凹部の長さ方向とが平行になるように前記シリコン膜に入射させ、該長尺形状の幅方向に走査しながら重複照射する請求項６に記載の歪シリコン膜の製造方法。
【請求項１】
（ａ）基板表面の一部に、複数の凹部を形成する工程と、
（ｂ）前記複数の凹部の各々に、シリコンとは熱膨張係数の異なる絶縁性の膜を埋め込む工程と、
（ｃ）前記絶縁性の膜、及び前記基板の表面にシリコン膜を形成する工程と、
（ｄ）前記シリコン膜にレーザビームを照射して、前記シリコン膜をラテラルエピタキシャル成長させるとともに、前記ラテラルエピタキシャル成長させたシリコン膜に歪を導入する工程と
を有する歪シリコン膜の製造方法。
【請求項２】
前記工程（ｂ）において、前記複数の凹部の各々に、シリコンより熱膨張係数の小さい絶縁性の膜を埋め込み、
前記工程（ｄ）において、前記ラテラルエピタキシャル成長させたシリコン膜に引っ張り歪を導入する請求項１に記載の歪シリコン膜の製造方法。
【請求項３】
前記絶縁性の膜がアモルファス酸化物を材料として形成されている請求項２に記載の歪シリコン膜の製造方法。
【請求項４】
前記工程（ｂ）において、前記複数の凹部の各々に、シリコンより熱膨張係数の大きい絶縁性の膜を埋め込み、
前記工程（ｄ）において、前記ラテラルエピタキシャル成長させたシリコン膜に圧縮歪を導入する請求項１に記載の歪シリコン膜の製造方法。
【請求項５】
前記工程（ｄ）で前記シリコン膜に照射されるレーザビームが、波長２００ｎｍ〜１０００ｎｍ、パルス幅１００ｎｓ〜１０００ｎｓのパルスレーザビームである請求項１〜４のいずれか１項に記載の歪シリコン膜の製造方法。
【請求項６】
前記工程（ｄ）において、断面が長尺形状のレーザビームを、該長尺形状の幅方向に走査しながら前記シリコン膜に照射する請求項１〜５のいずれか１項に記載の歪シリコン膜の製造方法。
【請求項７】
前記工程（ａ）において、前記複数の凹部を各々平行なライン状に形成し、
前記工程（ｄ）において、前記ライン状に形成された凹部の各々の幅よりも幅狭の長尺形状のレーザビームを、該長尺形状の長さ方向と前記凹部の長さ方向とが平行になるように前記シリコン膜に入射させ、該長尺形状の幅方向に走査しながら重複照射する請求項６に記載の歪シリコン膜の製造方法。
【図１】
【公開番号】特開２００９−２８３４８０（Ｐ２００９−２８３４８０Ａ）
【公開日】平成２１年１２月３日（２００９．１２．３）
【国際特許分類】
【出願番号】特願２００８−１３０７９２（Ｐ２００８−１３０７９２）
【出願日】平成２０年５月１９日（２００８．５．１９）
【出願人】（０００００２１０７）住友重機械工業株式会社 (2,241)
【Ｆターム（参考）】
【公開日】平成２１年１２月３日（２００９．１２．３）
【国際特許分類】
【出願日】平成２０年５月１９日（２００８．５．１９）
【出願人】（０００００２１０７）住友重機械工業株式会社 (2,241)
【Ｆターム（参考）】
[ Back to top ]