画像形成装置
【課題】電気的負荷に印加すべき電圧が目標レベルをオーバーシュートすることを抑制可能な画像形成装置を提供する。
【解決手段】画像形成装置１は、半導体スイッチ素子１４５Ａの制御入力側の電圧レベルをバイアス回路１４９によって、当該半導体スイッチ素子１４５Ａをオンさせる側にシフトさせつつ、制御部６５からの制御電圧を、ボルテージフォロワ１４３を介して、半導体スイッチ素子１４５Ａの制御入力側に与える構成である。
【解決手段】画像形成装置１は、半導体スイッチ素子１４５Ａの制御入力側の電圧レベルをバイアス回路１４９によって、当該半導体スイッチ素子１４５Ａをオンさせる側にシフトさせつつ、制御部６５からの制御電圧を、ボルテージフォロワ１４３を介して、半導体スイッチ素子１４５Ａの制御入力側に与える構成である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置には、例えばシート材を搬送するためのベルトと、クリーニング機構とを備えたものがある（下記特許文献１）。このクリーニング機構は、例えば上記ベルトに接触するクリーニングローラ、クリーニングシャフト、シャント方式の印加回路及び制御部を備える。このシャント方式の印加回路は、例えば変圧器及びシャント回路を有し、第１クリーニング電圧及び第２クリーニング電圧を出力する。そして、クリーニングローラは、上記第１クリーニング電圧を与えられることでベルト上の付着物（着色剤やシート材の破片など）を電気的に吸引し、クリーニングシャフトは上記第２クリーニング電圧を与えられることでクリーニングローラの付着物を電気的に吸引する。制御部は、第２クリーニング電圧が所定の第２目標レベルに近づくように変圧器の生成電圧を変更しつつ、第１クリーニング電圧が所定の第１目標レベルに近づくようにシャント回路に流れる電流レベルを変更する。
【特許文献１】特開２００８−５８４７５公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上述したシャント方式の印加回路では、一般に、変圧器の制御に対して、シャント回路の制御が遅れる。このため、特に印加回路の起動時には、第１クリーニング電圧が第２クリーニング電圧に引きずられるようにして第１目標レベルをオーバーシュートしてしまい、電圧制御の精度低下を招くという問題があった。なお、このような問題は、シャント方式の印加回路に限らず、半導体スイッチ素子のオンオフにより生成電圧を制御する構成であれば同様に生じ得る。
【０００４】
本発明は上記のような事情に基づいて完成されたものであって、その目的は、電気的負荷に印加すべき電圧が目標レベルをオーバーシュートすることを抑制可能な画像形成装置を提供するところにある。
【課題を解決するための手段】
【０００５】
上記の目的を達成するための手段として、第１発明に係る画像形成装置は、電気的負荷と、半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、前記半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせるバイアス回路と、前記制御部の出力側と前記半導体スイッチ素子の制御入力側との間に設けられるボルテージフォロワと、を備える。
【０００６】
本発明は、半導体スイッチ素子のオンオフにより印加回路の印加電圧を制御する構成を有する画像形成装置を対象とする。ここで、一般に、半導体スイッチ素子は、制御入力側への電圧レベルに対し、いわゆる不感帯領域を有する。この不感帯領域は、半導体スイッチ素子の閾値電圧未満のレベル領域であり、このレベル領域では半導体スイッチ素子はオンしない。このため、制御入力側への電圧が、この不感帯領域内にあるときの応答遅れが、電気的負荷への印加電圧が目標レベルをオーバーシュートする要因の１つであると考えられる。
そこで、本発明は、半導体スイッチ素子の制御入力側の電圧レベルをバイアス回路により、当該半導体スイッチ素子をオンさせる側にシフトさせつつ、制御部からの制御電圧を、ボルテージフォロワを介して半導体スイッチ素子の制御入力側に与える構成である。制御部からの制御電圧は、ボルテージフォロワにより、バイアス回路のバイアス電圧分だけ、半導体スイッチ素子をオンさせる側にシフトされて半導体スイッチ素子の制御入力側に与えられる。このため、半導体スイッチ素子の制御入力側への電圧のレベル領域と、不感帯領域との重なる範囲が狭まり、印加回路の印加電圧が目標レベルをオーバーシュートすることを抑制できる。
【０００７】
第２の発明に係る画像形成装置は、電気的負荷と、半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、を備え、前記制御部は、前記半導体スイッチ素子をオンさせる側にシフトさせた電圧レベルを、初期値として前記制御電圧の出力を開始する。
本発明によれば、半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせた電圧レベルを、初期値として制御電圧を半導体スイッチ素子に出力し始める。これにより、制御電圧のレベル領域と、不感帯領域との重なる範囲が狭まり、印加回路の印加電圧が目標レベルをオーバーシュートすることを抑制できる。
【０００８】
第３の発明に係る画像形成装置は、電気的負荷と、半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、前記半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせるバイアス回路と、を備え、前記制御部は、前記バイアス回路のバイアス電圧に応じた電圧レベルを、初期値として前記制御電圧の出力を開始する。
【０００９】
本発明によれば、半導体スイッチ素子の制御入力側の電圧レベルをバイアス回路により、当該半導体スイッチ素子をオンさせる側にシフトさせつつ、そのバイアス回路のバイアス電圧に応じた電圧レベルを、初期値として制御電圧を半導体スイッチ素子に出力し始める。これにより、制御電圧のレベル領域と、不感帯領域との重なる範囲が狭まり、印加回路の印加電圧が目標レベルをオーバーシュートすることを抑制できる。
【００１０】
第４の発明は、第３の発明の画像形成装置であって、前記制御部は、前記制御電圧が、前記バイアス電圧以下になることを制限する構成である。
本発明によれば、制御部による制御中に不感帯領域に入ることを抑制できる。
【００１１】
第５の発明は、第１から第４のいずれか一つの発明の画像形成装置であって、前記印加回路による前記電気的負荷への電圧印加動作の開始前に動作させるべき先行動作回路と、前記先行動作回路の起動に基づき前記半導体スイッチ素子がオンすることを許可する許可回路と、を備える。
この発明によれば、先行動作回路の起動に基づき、印加回路による電圧印加動作をコントロールできる。
【００１２】
第６の発明は、第５の発明の画像形成装置であって、感光体と、前記感光体を帯電させる帯電器が有するグリッドと、前記電気的負荷としての転写部材と、前記印加回路としての第１電圧生成回路と、を備え、前記先行動作回路は、前記グリッドに印加するグリッド電圧を生成する第２電圧生成回路である。
この発明によれば、グリッド電圧に基づき、第１電圧生成回路に対する制御の入り切りをコントロールできる。
【００１３】
第７の発明は、第１から第５のいずれか一つの発明の画像形成装置であって、被クリーニング体と、前記被クリーニング体上の付着物をクリーニングするための、前記電気的負荷としての第１クリーニング部材と、前記第１クリーニング部材の付着物をクリーニングするための第２クリーニング部材と、を備え、前記印加回路は、前記第２クリーニング部材に第２クリーニング電圧を印加する電圧生成回路と、前記半導体スイッチ素子を有するシャント回路とを含み、当該シャント回路を介して前記第１クリーニング部材に前記印加電圧としての第１クリーニング電圧を印加する構成である。
シャント方式の印加回路では、第１クリーニング電圧が第２クリーニング電圧に引きずられるようにして第１目標レベルをオーバーシュートしてしまうが、本発明を適用することにより、そのオーバーシュートを抑制できる。
【発明の効果】
【００１４】
本発明によれば、電気的負荷に印加すべき電圧が目標レベルをオーバーシュートすることを抑制することが可能である。
【発明を実施するための最良の形態】
【００１５】
＜実施形態１＞
本発明の実施形態１を図１〜図５を参照しつつ説明する。
（プリンタの全体構成）
図１は、本実施形態のプリンタ１（本発明の「画像形成装置」の一例）の内部構成を表す概略断面図である。以下の説明では、各構成要素について、色毎に区別する場合は各部の符号にＹ（イエロー），Ｍ（マゼンタ），Ｃ（シアン），Ｂ（ブラック）の添え字を付し、区別しない場合は添え字を省略する。
【００１６】
プリンタ１は、給紙部３と、画像形成部５と、搬送機構７と、定着部９と、高圧制御装置１１、を備え、例えば外部から入力される画像データに応じた１または複数色（本実施形態ではイエロー、マゼンタ、シアン、ブラックの４色）のトナーＴからなるトナー像を、シート材１５（用紙、ＯＨＰシートなど）に形成する。更に、プリンタ１は、クリーニング機構１３を備える。
【００１７】
給紙部３は、プリンタ１の最下部に設けられており、シート材１５を収容するトレイ１７と、ピックアップローラ１９とを備える。トレイ１７に収容されたシート材１５は、ピックアップローラ１９により１枚ずつ取り出され、搬送ローラ２１，レジストレーションローラ２３を介して搬送機構７に送られる。
【００１８】
搬送機構７は、シート材１５を搬送するためのものである。この搬送機構７は、ベルト２７が、駆動ローラ２９と従動ローラ３１との間に架け渡された構成になっている。駆動ローラ２９が回動すると、ベルト２７は、感光体３９と対向する側の表面が、図１中の右方向から左方向へ移動する。これにより、レジストレーションローラ２３から送られてきたシート材１５が、画像形成部５下へと搬送される。また、搬送機構７は、４つの転写ローラ３３を備える。
【００１９】
画像形成部５は、４個の現像ユニット３７Ｙ，３７Ｍ，３７Ｃ，３７Ｂを有する。各現像ユニット３７は、感光体３９、帯電器４１と、露光装置４３と、ユニットケース４５とを備える。
【００２０】
感光体３９は、例えば、アルミニウム製の基材上に、正帯電性の感光層が形成されたものであり、このアルミニウム製の基材がプリンタ１のグランドラインに接地されている。帯電器４１は、いわゆるスコロトロン型の帯電器であり、帯電ワイヤ４１Ａ及びグリッド４１Ｂを有する（図６参照）。この帯電ワイヤ４１Ａに高電圧を印加し、グリッド４１Ｂにグリッド電圧Ｖ５を印加することにより、感光体３９の表面がほぼグリッド電圧と同電位（例えば＋７００Ｖ）に帯電される。
【００２１】
露光装置４３は、感光体３９の回転軸方向に沿って一列状に並んだ複数の発光素子（例えばＬＥＤ）を有し、これらの複数の発光素子を、外部より入力される画像データの１色分に応じて発光制御することにより、感光体３９の表面に静電潜像を形成する。
【００２２】
ユニットケース４５は、各色のトナーＴ（本実施形態では、例えば正帯電性の非磁性１成分トナー）を収納するとともに、現像手段としての現像ローラ４７を有する。現像ローラ４７が、トナーＴを「＋」（正極性）に帯電させ、均一な薄層として感光体３９上へ供給することにより上記静電潜像を現像してトナー象を形成する。
【００２３】
上記各転写ローラ３３は、上記各感光体３９との間でベルト２７を挟む位置に配置されている。各転写ローラ３３は、図示しない負電圧の電源により、感光体３９との間にトナーＴの帯電極性とは逆極性の転写電圧（例えば−１０〜−１５μＡ）が印加されて、感光体３９上に形成された上記トナー像をシート材１５に転写する。その後、当該シート材１５は、搬送機構７により定着部９へと搬送され、この定着部９にてトナー像が熱定着され、プリンタ１の上面に排出される。
【００２４】
（クリーニング機構の構成）
図２は、クリーニング機構１３の構成図である。クリーニング機構１３は、搬送機構７の下方に設けられ、ベルト２７（本発明の「被クリーニング体」の一例）上の付着物（ベルト２７に残存したトナーＴやシート材の破片（紙粉）など）をクリーニングする。以下、付着物としてトナーＴを例に挙げて説明する。クリーニング機構１３は、クリーニングローラ５１（本発明の「電気的負荷、第１クリーニング部材」の一例）、回収ローラ５３（本発明の「第２クリーニング部材」の一例）、バックアップローラ５５、クリーニングブレード５７、貯留ボックス５９を有する。
【００２５】
クリーニングローラ５１は、ベルト２７の幅方向に延びた軸部材５１Ａの周囲にシリコーンからなる発泡材が設けられた構成になっている。バックアップローラ５５は、金属製であって、クリーニングローラ５１との間でベルト２７を挟んで対向するように配置されていると共に、グランドライン側に電気的に接続されている。
【００２６】
クリーニングローラ５１は、ベルト２７に接触しながら、その接触部分においてベルト２７とは反対方向に移動するように回転駆動される。そして、クリーニングローラ５１に与えられる第１クリーニング電圧Ｖ１（トナーＴの極性とは逆極性の電圧）が、第１目標レベルＶＴ１（例えば−１２００Ｖ）になると、ベルト２７に付着したトナーＴをクリーニングローラ５１に電気的に吸引し、ベルト２７表面をクリーニングすることができる。
【００２７】
また、回収ローラ５３は、金属製（例えば、鉄材にＮｉメッキが施された構成、あるいはステンレス材からなる構成等）であって、クリーニングローラ５１に接触している。回収ローラ５３に与えられる第２クリーニング電圧Ｖ２（絶対値が上記第１クリーニング電圧Ｖ１よりも大きい）が、第２目標レベルＶＴ２（例えば−１６００Ｖ）になると、クリーニングローラ５１に付着したトナーTを回収ローラ５３に電気的に吸引し、当該トナーＴを回収することができる。
【００２８】
クリーニングブレード５７は、例えばゴム製であって、回収ローラ５３に当接しており、回収ローラ５３に付着しているトナーＴを掻き取る。掻き取られたトナーＴは貯留ボックス５９に貯留される。
【００２９】
（高圧制御装置の構成）
上記高圧制御装置１１は、転写ローラ３３、現像ローラ４７、帯電器４１、クリーニング機構１３など、プリンタ１に備えられた各電気的負荷への印加電圧を生成する。
【００３０】
図３は、高圧制御装置１１のうち、クリーニング機構１３への印加電圧（第１クリーニング電圧Ｖ１，第２クリーニング電圧Ｖ２）を生成する構成部分が図示されている。高圧制御装置１１は、印加回路６３と、ＰＷＭ（Pulse Width Modulation。パルス幅変調）制御回路６５（本発明の「制御部」の一例）を備える。なお、ＰＷＭ制御回路６５は、ＣＰＵを内蔵して構成されたものでも、特定用途向け集積回路（ＡＳＩＣ）として構成されたものでもよい。
【００３１】
印加回路６３は、シャント方式を採用した２出力タイプであり、上述した第１クリーニング電圧Ｖ１と第２クリーニング電圧Ｖ２とを出力する。具体的には、印加回路６３は、主として、電圧生成回路６７とシャント回路６９とを有する。
【００３２】
（１）電圧生成回路
電圧生成回路６７は、回収ローラ５３に印加する第２クリーニング電圧Ｖ２を生成する電源回路であり、ＰＷＭ信号平滑回路７１、トランスドライブ回路７３、昇圧・平滑整流回路７５を備えている。ＰＷＭ信号平滑回路７１は、ＰＷＭ制御回路６５のＰＷＭポート６５ＡからのＰＷＭ信号Ｓ１を受けて平滑しトランスドライブ回路７３に与える。トランスドライブ回路７３は、自励巻線７３Ａを有し、受けたＰＷＭ信号Ｓ１に基づき、昇圧・平滑整流回路７５の１次側巻線７７Ａに発振電流を流すよう構成されている。
【００３３】
昇圧・平滑整流回路７５は、トランス（変圧器）７７、ダイオード７９、平滑コンデンサ８１などを備えている。トランス７７は、１次側巻線７７Ａ，２次側巻線７７Ｂを備えている。２次側巻線７７Ｂの一端は、ダイオード７９及び第２出力端子ＴＢ２を介して回収ローラ５３のローラ軸に電気的に接続される。また、平滑コンデンサ８１及び放電抵抗８３がそれぞれ２次側巻線７７Ｂに並列に接続されている。このような構成により、１次側巻線７７Ａの発振電圧が、昇圧・平滑整流回路７５にて昇圧及び整流され、回収ローラ５３のローラ軸に第２クリーニング電圧Ｖ２として印加される。
【００３４】
また、電圧生成回路６７には、その第２クリーニング電圧Ｖ２を検出するためのフィードバック抵抗Ｒ１、Ｒ２が設けられており、この分圧電圧に応じた検出信号Ｓ２がＰＷＭ制御回路６５のＡ／Ｄポート６５Ｂに与えられる。ＰＷＭ制御回路６５は、この検出信号Ｓ２に基づき、第２クリーニング電圧Ｖ２が設定された目標レベル（第２目標レベル）になるように上記ＰＷＭ信号Ｓ１のデューティ比を適宜変更して、定電圧制御を実行する。以下、このように、第２クリーニング電圧Ｖ２を、第２目標レベルＶＴ２になるように電圧生成回路６７を制御することを、「第２制御」という。また、ＰＷＭ信号Ｓ１のデューティ比に応じてトランスドライブ回路７３に与えられる電圧を、「第２制御電圧」という。なお、フィードバック抵抗Ｒ２は、グランドラインではなく正極性電位（本実施形態ではプラス５［Ｖ］）ラインに電気的に接続されている。これにより、上記Ａ／Ｄポート６５Ｂに負極性電圧が与えられることを防止できる。
【００３５】
（２）シャント回路
シャント回路６９は、クリーニングローラ５１に印加する第１クリーニング電圧Ｖ１を、上記第２クリーニング電圧Ｖ２に基づき生成する。シャント回路６９は、主として、電流制御回路９１及びフォトカプラ９３（本発明の「半導体スイッチ素子」の一例）を備える。
【００３６】
電流制限回路９１は、クリーニングローラ５１に電気的に接続される第１出力端子ＴＢ１と上記第２出力端子ＴＢ２との間に接続された、電流調整素子としてのトランジスタ９５を有する。より具体的には、トランジスタ９５は、ｐｎｐ型であり、コレクタが第２出力端子ＴＢ２側に接続され、エミッタが第１出力端子ＴＢ１側に接続され、ベースが入力抵抗９７を介してフォトカプラ９３に接続されている。これにより、フォトカプラ９３がオフのときトランジスタ９５はオンし、フォトカプラ９３がオンするとトランジスタ９５はオフする。
【００３７】
また、トランジスタ９５のエミッタには、第１クリーニング電圧Ｖ１を検出するためのフィードバック抵抗Ｒ３，Ｒ４が設けられており、この分圧電圧に応じた検出信号Ｓ３がＰＷＭ制御回路６５のＡ／Ｄポート６５Ｄに与えられる。なお、フィードバック抵抗Ｒ４は、グランドラインではなく正極性電位（本実施形態ではプラス５［Ｖ］）ラインに電気的に接続されている。これにより、上記Ａ／Ｄポート６５Ｄに負極性電圧が与えられることを防止できる。
【００３８】
電流制御回路９１は、フォトカプラ９３を介してＰＷＭ制御回路６５のＰＷＭポート６５Ｃに接続されている。電流制御回路９１は、このＰＷＭポート６５Ｃから出力されるＰＷＭ信号Ｓ４に応じてトランジスタ９５のベース電位が変更されることで、トランジスタ９５に流れる電流の電流量、換言すれば、トランジスタ９５の抵抗値を調整する。ＰＷＭ制御回路６５は、上記検出信号Ｓ３に基づき、第１クリーニング電圧Ｖ１が設定された目標レベル（第１目標レベル）になるように上記ＰＷＭ信号Ｓ４のディーティ比を適宜変更して、定電圧制御を実行する。以下、このように、第１クリーニング電圧Ｖ１を、第１目標レベルＶＴ１になるようにシャント回路６９を制御することを、「第１制御」という。また、ＰＷＭ信号Ｓ４のデューディ比に応じてフォトカプラ９３に与えられる電圧を、「第１制御電圧」という。
【００３９】
（３）バイアス回路
また、フォトカプラ９３の制御入力側と、正極性電位（本実施形態ではプラス５［Ｖ］）ラインとの間に、バイアス回路１０１を構成するバイアス抵抗１０３が電気的に接続されている。これにより、ＰＷＭ制御回路６５からＰＷＭ信号Ｓ４が出力される前から、フォトカプラ９３の制御入力側の電圧レベルは、バイアス回路１０１によるバイアス電圧（本実施形態では例えば０．６［ｖ］）分だけ嵩上げされることになる。
【００４０】
（ＰＷＭ制御回路による電圧制御処理）
図４は、電圧制御処理を示すフローチャートである。プリンタ１に電源が投入されると、ＰＷＭ制御回路６５は、電圧生成回路６７を起動させて、電圧制御処理を実行する。まずＳ１０１で第１目標レベルＶＴ１及び第２目標レベルＶＴ２を設定し、Ｓ１０３でＰＷＭ信号Ｓ１、Ｓ４の出力を開始する。このときは、ＰＷＭ信号Ｓ１のデューティ比（ＰＷＭ値）の初期値は、第２制御電圧が０［ｖ］に対応する値である。一方、ＰＷＭ信号Ｓ４のデューティ比（ＰＷＭ値）の初期値は、第１制御電圧が０．６［ｖ］に対応する値（本発明の「バイアス回路に応じた電圧レベル」の一例）であり、この値は上記バイアス回路１０１による上記バイアス電圧とほぼ同じである。
【００４１】
次にＳ１０５で上記検出信号Ｓ３、Ｓ２に応じたフィードバック値Ｖ１ＦＢ、Ｖ２ＦＢ（第１クリーニング電圧Ｖ１、第２クリーニング電圧Ｖ２の検出値）を取得し、上述した第１制御及び第２制御を実行する。具体的には、Ｓ１０７で第２フィードバック値Ｖ２ＦＢが、第２目標レベルＶＴ２の下限値ＶＴ２minを下回る場合は（Ｓ１０７：ＹＥＳ）、Ｓ１０９で、現在の第２制御電圧に単位電圧ΔＶを加算するように、ＰＷＭ信号Ｓ１のＰＷＭ値を変更してＳ１１５に進む。なお、本実施形態では、電圧レベルのマイナス方向の限界を「上限」とし、ゼロ［ｖ］に近づく方向の限界を「下限」としている（図５参照）。
【００４２】
一方、第２フィードバック値Ｖ２ＦＢが、下限値ＶＴ２min以上であり（Ｓ１０７：ＮＯ）、且つ第２目標レベルＶＴ２の上限値ＶＴ２maxを上回る場合は（Ｓ１１１：ＹＥＳ）、Ｓ１１３で、現在の第２制御電圧から単位電圧ΔＶを減算するように、ＰＷＭ信号Ｓ１のＰＷＭ値を変更してＳ１１５に進む。なお、第２フィードバック値Ｖ２ＦＢが第２目標レベルＶＴ２の許容範囲（上限値ＶＴ２max、下限値ＶＴ２min）内にある場合は（Ｓ１０７：ＮＯ、且つＳ１１１：ＮＯ）、ＰＷＭ信号Ｓ１のＰＷＭ値を変更せずにＳ１１５に進む。
【００４３】
Ｓ１１５では、第１フィードバック値Ｖ１ＦＢが、第１目標レベルＶＴ１の下限値ＶＴ１minを下回る場合は（Ｓ１１５：ＹＥＳ）、Ｓ１１７で、現在の第１制御電圧に単位電圧ΔＶを加算するように、ＰＷＭ信号Ｓ４のＰＷＭ値を変更してＳ１２７に進む。
【００４４】
一方、第１フィードバック値Ｖ１ＦＢが、下限値ＶＴ１min以上であり（Ｓ１１５：ＮＯ）、且つ第１目標レベルＶＴ１の上限値ＶＴ１maxを上回る場合は（Ｓ１１９：ＹＥＳ）、Ｓ１２１で、現在の第１制御電圧から単位電圧ΔＶを減算するように、ＰＷＭ信号Ｓ４のＰＷＭ値を変更する。そして、Ｓ１２３で、この減算後の第１制御電圧が上記バイアス電圧以下になるかどうかを判断し、バイアス電圧以下でなければ（Ｓ１２３：ＮＯ）、Ｓ１２７に進む。
【００４５】
これに対して、この減算後の第１制御電圧が上記バイアス電圧以下になる場合は、Ｓ１２５で、第１制御電圧が上述した初期値（０．６［ｖ］）になるように、ＰＷＭ信号Ｓ４のＰＷＭ値を変更してＳ１２７に進む。なお、第１フィードバック値Ｖ１ＦＢが第１目標レベルＶＴ１の許容範囲（上限値ＶＴ１max、下限値ＶＴ１min）内にある場合は（Ｓ１１５：ＮＯ、且つＳ１１９：ＮＯ）、ＰＷＭ信号Ｓ４のＰＷＭ値を変更せずにＳ１２７に進む。
【００４６】
Ｓ１２７では、所定時間（例えば１［ms］）待機した後に、所定のクリーニング期間が終了していなければ（Ｓ１２９：ＮＯ）、Ｓ１０５に戻り、終了すればＳ１２９：ＹＥＳ）、本電圧制御処理を終了する。
【００４７】
（本実施形態の効果）
（１）図５は、各制御電圧と各クリーニング電圧との関係を示したグラフである。上記フォトカプラ９３では、閾値電圧（０．６［ｖ］ フォトカプラ９３が有するダイオードの順方向電圧）以下が不感帯領域である。フォトカプラ９３の制御入力側の電圧レベル（第１制御電圧）がこの閾値電圧以上のレベルになるまでフォトカプラ９３はオンしない。このため、フォトカプラ９３の制御入力側への電圧レベルが、この不感帯領域内にあるときの応答遅れが、第１クリーニング電圧Ｖ１が第１目標レベルＶＴ１をオーバーシュートする要因の１つであると考えられる。
【００４８】
これに対し、本実施形態によれば、フォトカプラ９３の制御入力側の電圧レベルを、バイアス回路１０１のバイアス電圧分だけ嵩上げしつつ、そのバイアス回路１０１のバイアス電圧に応じた電圧レベルを、初期値として第１制御電圧をフォトカプラ９３に出力し始める（図４のＳ１０３）。これにより、第１制御電圧の使用レベル領域と、不感帯領域との重なる範囲が狭まり、第１クリーニング電圧Ｖ１が第１目標レベルＶＴ１をオーバーシュートすることを抑制できる。
【００４９】
上述したように印加回路６３はシャント方式を採用しているため、第１クリーニング電圧Ｖ１が第２クリーニング電圧Ｖ２に引きずられる。このため、第１クリーニング電圧Ｖ１の第１目標レベルＶＴ１に対するオーバーシュートがより顕著に現れる。従って、特に本実施形態の構成が有効である。
【００５０】
また、ＰＷＭ制御回路６５は、第１制御電圧がバイアス電圧以下になることを制限する（図４のＳ１２５）から、第１制御中において、第１制御電圧が不感帯領域に入ることによる応答遅れを抑制できる。
【００５１】
＜実施形態２＞
図６は実施形態２を示す。前記実施形態１との相違は、主として電気的負荷及び印加回路にあり、その他の点は前記実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【００５２】
（高圧制御装置の構成）
図６は、高圧制御装置１１のうち、転写ローラ３３（本発明の「転写部材」の一例）、帯電器４１の帯電ワイヤ４１Ａ及びグリッド４１Ｂへの印加電圧（転写電圧Ｖ３，帯電電圧Ｖ４、グリッド電圧Ｖ５）を生成する構成部分が図示されている。高圧制御装置１１は、転写回路１１１（本発明の「第１電圧生成回路」の一例）、帯電回路１１３（本発明の「先行動作回路、第２電圧生成回路」の一例）、及び、ＰＷＭ制御回路１１５（本発明の「制御部」の一例）を備える。なお、ＰＷＭ制御回路１１５は、ＣＰＵを内蔵して構成されたものでも、特定用途向け集積回路（ＡＳＩＣ）として構成されたものでもよい。
【００５３】
（１）帯電回路
帯電回路１１３は、ＰＷＭ信号平滑回路１１７、グリッド電圧設定回路１１９、トランスドライブ回路１２１、昇圧・平滑整流回路１２３を備えている。ＰＷＭ信号平滑回路１１７は、ＰＷＭ制御回路１１５のＰＷＭポート１１５ＡからのＰＷＭ信号Ｓ６を受けて平滑しトランスドライブ回路１２１に与える。トランスドライブ回路１２１は、自励巻線１２１Ａを有し、受けたＰＷＭ信号Ｓ６に基づき、昇圧・平滑整流回路１２３のトランス１２５に発振電流を流す。このような構成により、トランス１２５の発振電圧が昇圧及び整流され、帯電ワイヤ４１Ａに帯電電圧Ｖ４として印加される。
【００５４】
また、グリッド電圧設定回路１１９は、オペアンプ１２７を有し、このオペアンプ１２７の正端子に、ＰＷＭ信号平滑回路１１７からのＰＷＭ信号Ｓ６が与えられ、負端子に分圧回路１２９による所定の分圧電圧が与えられている。また、オペアンプ１２７の出力は、コンデンサ１３１及び抵抗１３３を介して負端子に帰還するようになっている。グリッド４１Ｂは、検出抵抗１３５を介してグランドラインに接続されている。
【００５５】
ＰＷＭ制御回路１１５は、検出抵抗１３５の端子電圧に応じた検出信号Ｓ７を、Ａ／Ｄポート１１５Ｄから読み取り、グリッド電圧Ｖ５を把握する。そして、このグリッド電圧Ｖ５を目標レベル（例えば＋７００Ｖ）に近付けるように、上記ＰＷＭ信号Ｓ６のデューティ比を適宜変更して、定電圧制御を実行する。
【００５６】
（２）転写回路
転写回路１１１は、ＰＷＭ信号平滑回路１４１、ボルテージフォロワ１４３、トランスドライブ回路１４５、昇圧・平滑整流回路１４７を備えている。ＰＷＭ信号平滑回路１４１は、ＰＷＭ制御回路１１５のＰＷＭポート１１５ＢからのＰＷＭ信号Ｓ８を受けて平滑し、ボルテージフォロワ１４３を介してトランスドライブ回路１４５に与える。ボルテージフォロワ１４３は、オペアンプの出力側と入力側とをボルテージ接続した構成になっている。
【００５７】
トランスドライブ回路１４５は、第１トランジスタ１４５Ａ（本発明の「半導体スイッチ素子」の一例）、第２トランジスタ１４５Ｂ（本発明の「許可回路」の回路要素の一例）、自励巻線１４５Ｃを有する。第１トランジスタ１４５Ａ及び第２トランジスタ１４５Ｂは、正極性電位（本実施形態ではプラス５［Ｖ］）ラインと自励巻線１４５Ｃとの間に直列接続されている。第２トランジスタ１４５Ｂは、帯電回路１１３が起動し、平滑後のＰＷＭ信号Ｓ６を受けることでオンする。第１トランジスタ１４５Ａは、第２トランジスタ１４５Ｂがオンすることを条件に、オンが許可される。
【００５８】
また、第１トランジスタ１４５Ａのコレクタとベースとの間には、バイアス回路１４９を構成するバイアス抵抗１５１が接続されている。これにより、第２トランジスタ１４５Ｂがオンすると、ＰＷＭ制御回路１１５からＰＷＭ信号Ｓ８が出力される前から、第１トランジスタ１４５Ａのベース電圧レベルは、バイアス回路１４９によるバイアス電圧（本実施形態では例えば０．６［ｖ］）分だけ嵩上げされることになる。
【００５９】
トランスドライブ回路１４５は、ボルテージフォロワ１４３を介して受けたＰＷＭ信号Ｓ８に基づき、昇圧・平滑整流回路１４７のトランス１５３に発振電流を流す。このような構成により、トランス１５３の発振電圧が昇圧及び整流され、転写ローラ３３に転写電圧Ｖ３として印加される。転写回路１１１の出力側は検出抵抗１５５，１５７を介してグランドラインに接続されている。
【００６０】
ＰＷＭ制御回路１１５は、検出抵抗１５５，１５７の分圧電圧に応じた検出信号Ｓ９を、Ａ／Ｄポート１１５Ｃから読み取り、転写電流レベルを把握する。そして、この転写電流を目標レベルに近付けるように、上記ＰＷＭ信号Ｓ８のデューティ比を適宜変更して、定電流制御を実行する。ＰＷＭ信号Ｓ８のデューティ比に応じてボルテージフォロワ１４３に与えられる電圧を、「第３制御電圧」という。
【００６１】
（本実施形態の効果）
（１）本実施形態によれば、第１トランジスタ１４５Ａのベース電圧レベルをバイアス回路１４９により嵩上げしつつ、第３制御電圧を、ボルテージフォロワ１４３を介して第１トランジスタ１４５Ａのベース側に与える構成である。第３制御電圧は、ボルテージフォロワ１４３により、バイアス電圧分だけ、第１トランジスタ１４５Ａをオンさせる側にシフトされて、そのベース側に与えられる。このため、第３制御電圧の使用レベル領域に対応する、第１トランジスタ１４５Ａのベース電圧のレベル領域と、不感帯領域との重なる範囲が狭まり、転写電流が目標レベルをオーバーシュートすることを抑制できる。しかも、上記実施形態１とは異なり、バイアス電圧に応じた電圧レベルではなく、ゼロ［ｖ］を初期値として第３制御電圧を出力し始めることができる。
【００６２】
（２）また、画像形成過程において、帯電回路１１３は、転写回路１１１よりも先に起動する。そして、帯電回路１１３の起動により第２トランジスタ１４５Ｂがオンすると、第１トランジスタ１４５Ａがオンすることが許可されて転写回路１１１に対する制御が可能となる一方で、帯電回路１１３が停止すると転写回路１１１に対する制御が不能になる。このように、帯電回路１１３のグリッド電圧により、転写回路１１１に対する制御の入り切りをコントロールできる。
【００６３】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような種々の態様も本発明の技術的範囲に含まれる。特に、各実施形態の構成要素のうち、最上位の発明の構成要素以外の構成要素は、付加的な要素なので適宜省略可能である。
（１）上記実施形態１では、ベルト２７をクリーニングするクリーニング機構１３を例に挙げて説明したが、本発明は、例えば転写後、感光体３９上に残存したトナーをクリーニングするクリーニング機構にも適用することができる。この場合、感光体３９の表面部材が本発明の「被クリーニング体」の一例である。
【００６４】
（２）上記実施形態１では、クリーニング機構１３は、負極性のクリーニング電圧を利用する構成であったが、例えばトナーが負帯電性であれば、正極性のクリーニング電圧を利用する構成になる。このような構成でも本発明を適用することができる。
【００６５】
（３）上記実施形態１において、図３のバイアス回路１０１を取り除いて、図４に示す制御処理を実行しても、制御電圧が不感帯領域に入るのを抑制することができる。
【００６６】
（４）上記実施形態２では、転写回路１１１の入り切りを、帯電回路１１３のグリッド電圧に基づきコントロールする構成であったが、本発明はこれに限定されない。例えば次の構成であってもよい。
Ａ．現像ローラ４７に印加する現像電圧を生成する現像回路の入り切りを、帯電回路のグリッド電圧に基づきコントロールする構成
Ｂ．ベルトクリーニング機構１３に印加するクリーニング電圧を生成するクリーナ回路（例えば実施形態１の印加回路６３）の入り切りを、帯電回路のグリッド電圧に基づきコントロールする構成
Ｃ．転写後、感光体３９上に残存したトナーをクリーニングするクリーニング機構、および、印加回路を有する画像形成装置において、帯電回路の入り切りを、上記印加回路がクリーニング機構に印加するクリーニング電圧に基づきコントロールする構成
Ｄ．ベルトクリーニング機構１３に印加するクリーニング電圧を生成するクリーナ回路（例えば実施形態１の印加回路６３）の入り切りを、搬送機構７の駆動回路の駆動電圧に基づきコントロールする構成
Ｅ．上記した現像回路、感光体３９のクリーニング機構の印加回路、帯電回路の入り切りを、搬送機構７の駆動回路や、感光体３９等の回転駆動回路の駆動電圧に基づきコントロールする構成
【００６７】
（５）上記実施形態２では、第２トランジスタ１４５Ｂがオンするときに、バイアス回路１４９のバイアス電圧が発生する構成であったが、本発明はこれに限られない。第２トランジスタ１４５Ｂのオンオフにかかわらず、バイアス電圧を発生させる構成であってもよい。例えば、図６の構成では、バイアス抵抗１５１を、正極性電位（本実施形態ではプラス５［Ｖ］）ラインと、第１トランジスタ１４５Ａのベースとの間に接続すればよい。但し、上記実施形態２の構成であれば、帯電回路１１３の停止中の消費電力を抑えることができる。
【００６８】
（６）上記各実施形態では、バイアス回路によるシフト量（バイアス電圧）を、フォトカプラ９３や第１トランジスタ１４５Ａの閾値電圧（０．６［ｖ］）と同等レベルに設定したが、本発明はこれに限定されない。例えば０．５［ｖ］などであってもよい。要するに、半導体スイッチ素子をオンさせる側にシフトさせるバイアス電圧であれば、不感体領域による影響を抑制できる。
【００６９】
（７）上記実施形態では、電圧生成回路６７、転写回路１１１、帯電回路１１３は、トランスを備えて高電圧を出力する構成であったが、例えば、チャージポンプ回路を備える構成であってもよい。要するに、高電圧を出力できる電源回路であればよい。
【００７０】
（８）上記実施形態のプリンタ１は、複数色のトナーを有するカラープリンタであったが、１色のトナーのみを有する単色（例えばモノクロ）プリンタであってもよい。また、プリンタ１は、複数の発光素子を発光制御することにより感光体３９を露光する露光装置４３を備える構成であったが、例えばレーザ光によって露光するレーザプリンタであってもよい。要するに、電子写真方式の画像形成装置であればよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態１に係るプリンタの概略断面図
【図２】クリーニング機構の構成図
【図３】クリーニング機構への印加電圧を生成する部分の構成図
【図４】ＰＷＭ制御回路が実行する制御処理を示すフローチャート
【図５】各制御電圧と各クリーニング電圧との関係を示したグラフ
【図６】転写ローラ、帯電ワイヤ、及び、グリッドへの印加電圧を生成する部分の構成図
【符号の説明】
【００７２】
１...プリンタ（画像形成装置）
２７...ベルト（被クリーニング体）
３３...転写ローラ（転写部材）
３９...感光体
４１Ｂ...グリッド
５１...クリーニングローラ（第１クリーニング部材）
５３...回収ローラ（第２クリーニング部材）
６３...印加回路
６５，１１５...ＰＷＭ制御回路（制御部）
６７...電圧生成回路
６９...シャント回路
９３...フォトカプラ（半導体スイッチ素子）
１０１，１４９...バイアス回路
１１１...転写回路（第１電圧生成回路）
１１３...帯電回路（先行動作回路、第２電圧生成回路）
１４３...ボルテージフォロワ
１４５Ａ...第１トランジスタ（半導体スイッチ素子）
１４５Ｂ...第２トランジスタ（許可回路の回路要素）
Ｖ１...第１クリーニング電圧（印加電圧）
Ｖ２...第２クリーニング電圧
【技術分野】
【０００１】
本発明は、画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置には、例えばシート材を搬送するためのベルトと、クリーニング機構とを備えたものがある（下記特許文献１）。このクリーニング機構は、例えば上記ベルトに接触するクリーニングローラ、クリーニングシャフト、シャント方式の印加回路及び制御部を備える。このシャント方式の印加回路は、例えば変圧器及びシャント回路を有し、第１クリーニング電圧及び第２クリーニング電圧を出力する。そして、クリーニングローラは、上記第１クリーニング電圧を与えられることでベルト上の付着物（着色剤やシート材の破片など）を電気的に吸引し、クリーニングシャフトは上記第２クリーニング電圧を与えられることでクリーニングローラの付着物を電気的に吸引する。制御部は、第２クリーニング電圧が所定の第２目標レベルに近づくように変圧器の生成電圧を変更しつつ、第１クリーニング電圧が所定の第１目標レベルに近づくようにシャント回路に流れる電流レベルを変更する。
【特許文献１】特開２００８−５８４７５公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上述したシャント方式の印加回路では、一般に、変圧器の制御に対して、シャント回路の制御が遅れる。このため、特に印加回路の起動時には、第１クリーニング電圧が第２クリーニング電圧に引きずられるようにして第１目標レベルをオーバーシュートしてしまい、電圧制御の精度低下を招くという問題があった。なお、このような問題は、シャント方式の印加回路に限らず、半導体スイッチ素子のオンオフにより生成電圧を制御する構成であれば同様に生じ得る。
【０００４】
本発明は上記のような事情に基づいて完成されたものであって、その目的は、電気的負荷に印加すべき電圧が目標レベルをオーバーシュートすることを抑制可能な画像形成装置を提供するところにある。
【課題を解決するための手段】
【０００５】
上記の目的を達成するための手段として、第１発明に係る画像形成装置は、電気的負荷と、半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、前記半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせるバイアス回路と、前記制御部の出力側と前記半導体スイッチ素子の制御入力側との間に設けられるボルテージフォロワと、を備える。
【０００６】
本発明は、半導体スイッチ素子のオンオフにより印加回路の印加電圧を制御する構成を有する画像形成装置を対象とする。ここで、一般に、半導体スイッチ素子は、制御入力側への電圧レベルに対し、いわゆる不感帯領域を有する。この不感帯領域は、半導体スイッチ素子の閾値電圧未満のレベル領域であり、このレベル領域では半導体スイッチ素子はオンしない。このため、制御入力側への電圧が、この不感帯領域内にあるときの応答遅れが、電気的負荷への印加電圧が目標レベルをオーバーシュートする要因の１つであると考えられる。
そこで、本発明は、半導体スイッチ素子の制御入力側の電圧レベルをバイアス回路により、当該半導体スイッチ素子をオンさせる側にシフトさせつつ、制御部からの制御電圧を、ボルテージフォロワを介して半導体スイッチ素子の制御入力側に与える構成である。制御部からの制御電圧は、ボルテージフォロワにより、バイアス回路のバイアス電圧分だけ、半導体スイッチ素子をオンさせる側にシフトされて半導体スイッチ素子の制御入力側に与えられる。このため、半導体スイッチ素子の制御入力側への電圧のレベル領域と、不感帯領域との重なる範囲が狭まり、印加回路の印加電圧が目標レベルをオーバーシュートすることを抑制できる。
【０００７】
第２の発明に係る画像形成装置は、電気的負荷と、半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、を備え、前記制御部は、前記半導体スイッチ素子をオンさせる側にシフトさせた電圧レベルを、初期値として前記制御電圧の出力を開始する。
本発明によれば、半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせた電圧レベルを、初期値として制御電圧を半導体スイッチ素子に出力し始める。これにより、制御電圧のレベル領域と、不感帯領域との重なる範囲が狭まり、印加回路の印加電圧が目標レベルをオーバーシュートすることを抑制できる。
【０００８】
第３の発明に係る画像形成装置は、電気的負荷と、半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、前記半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせるバイアス回路と、を備え、前記制御部は、前記バイアス回路のバイアス電圧に応じた電圧レベルを、初期値として前記制御電圧の出力を開始する。
【０００９】
本発明によれば、半導体スイッチ素子の制御入力側の電圧レベルをバイアス回路により、当該半導体スイッチ素子をオンさせる側にシフトさせつつ、そのバイアス回路のバイアス電圧に応じた電圧レベルを、初期値として制御電圧を半導体スイッチ素子に出力し始める。これにより、制御電圧のレベル領域と、不感帯領域との重なる範囲が狭まり、印加回路の印加電圧が目標レベルをオーバーシュートすることを抑制できる。
【００１０】
第４の発明は、第３の発明の画像形成装置であって、前記制御部は、前記制御電圧が、前記バイアス電圧以下になることを制限する構成である。
本発明によれば、制御部による制御中に不感帯領域に入ることを抑制できる。
【００１１】
第５の発明は、第１から第４のいずれか一つの発明の画像形成装置であって、前記印加回路による前記電気的負荷への電圧印加動作の開始前に動作させるべき先行動作回路と、前記先行動作回路の起動に基づき前記半導体スイッチ素子がオンすることを許可する許可回路と、を備える。
この発明によれば、先行動作回路の起動に基づき、印加回路による電圧印加動作をコントロールできる。
【００１２】
第６の発明は、第５の発明の画像形成装置であって、感光体と、前記感光体を帯電させる帯電器が有するグリッドと、前記電気的負荷としての転写部材と、前記印加回路としての第１電圧生成回路と、を備え、前記先行動作回路は、前記グリッドに印加するグリッド電圧を生成する第２電圧生成回路である。
この発明によれば、グリッド電圧に基づき、第１電圧生成回路に対する制御の入り切りをコントロールできる。
【００１３】
第７の発明は、第１から第５のいずれか一つの発明の画像形成装置であって、被クリーニング体と、前記被クリーニング体上の付着物をクリーニングするための、前記電気的負荷としての第１クリーニング部材と、前記第１クリーニング部材の付着物をクリーニングするための第２クリーニング部材と、を備え、前記印加回路は、前記第２クリーニング部材に第２クリーニング電圧を印加する電圧生成回路と、前記半導体スイッチ素子を有するシャント回路とを含み、当該シャント回路を介して前記第１クリーニング部材に前記印加電圧としての第１クリーニング電圧を印加する構成である。
シャント方式の印加回路では、第１クリーニング電圧が第２クリーニング電圧に引きずられるようにして第１目標レベルをオーバーシュートしてしまうが、本発明を適用することにより、そのオーバーシュートを抑制できる。
【発明の効果】
【００１４】
本発明によれば、電気的負荷に印加すべき電圧が目標レベルをオーバーシュートすることを抑制することが可能である。
【発明を実施するための最良の形態】
【００１５】
＜実施形態１＞
本発明の実施形態１を図１〜図５を参照しつつ説明する。
（プリンタの全体構成）
図１は、本実施形態のプリンタ１（本発明の「画像形成装置」の一例）の内部構成を表す概略断面図である。以下の説明では、各構成要素について、色毎に区別する場合は各部の符号にＹ（イエロー），Ｍ（マゼンタ），Ｃ（シアン），Ｂ（ブラック）の添え字を付し、区別しない場合は添え字を省略する。
【００１６】
プリンタ１は、給紙部３と、画像形成部５と、搬送機構７と、定着部９と、高圧制御装置１１、を備え、例えば外部から入力される画像データに応じた１または複数色（本実施形態ではイエロー、マゼンタ、シアン、ブラックの４色）のトナーＴからなるトナー像を、シート材１５（用紙、ＯＨＰシートなど）に形成する。更に、プリンタ１は、クリーニング機構１３を備える。
【００１７】
給紙部３は、プリンタ１の最下部に設けられており、シート材１５を収容するトレイ１７と、ピックアップローラ１９とを備える。トレイ１７に収容されたシート材１５は、ピックアップローラ１９により１枚ずつ取り出され、搬送ローラ２１，レジストレーションローラ２３を介して搬送機構７に送られる。
【００１８】
搬送機構７は、シート材１５を搬送するためのものである。この搬送機構７は、ベルト２７が、駆動ローラ２９と従動ローラ３１との間に架け渡された構成になっている。駆動ローラ２９が回動すると、ベルト２７は、感光体３９と対向する側の表面が、図１中の右方向から左方向へ移動する。これにより、レジストレーションローラ２３から送られてきたシート材１５が、画像形成部５下へと搬送される。また、搬送機構７は、４つの転写ローラ３３を備える。
【００１９】
画像形成部５は、４個の現像ユニット３７Ｙ，３７Ｍ，３７Ｃ，３７Ｂを有する。各現像ユニット３７は、感光体３９、帯電器４１と、露光装置４３と、ユニットケース４５とを備える。
【００２０】
感光体３９は、例えば、アルミニウム製の基材上に、正帯電性の感光層が形成されたものであり、このアルミニウム製の基材がプリンタ１のグランドラインに接地されている。帯電器４１は、いわゆるスコロトロン型の帯電器であり、帯電ワイヤ４１Ａ及びグリッド４１Ｂを有する（図６参照）。この帯電ワイヤ４１Ａに高電圧を印加し、グリッド４１Ｂにグリッド電圧Ｖ５を印加することにより、感光体３９の表面がほぼグリッド電圧と同電位（例えば＋７００Ｖ）に帯電される。
【００２１】
露光装置４３は、感光体３９の回転軸方向に沿って一列状に並んだ複数の発光素子（例えばＬＥＤ）を有し、これらの複数の発光素子を、外部より入力される画像データの１色分に応じて発光制御することにより、感光体３９の表面に静電潜像を形成する。
【００２２】
ユニットケース４５は、各色のトナーＴ（本実施形態では、例えば正帯電性の非磁性１成分トナー）を収納するとともに、現像手段としての現像ローラ４７を有する。現像ローラ４７が、トナーＴを「＋」（正極性）に帯電させ、均一な薄層として感光体３９上へ供給することにより上記静電潜像を現像してトナー象を形成する。
【００２３】
上記各転写ローラ３３は、上記各感光体３９との間でベルト２７を挟む位置に配置されている。各転写ローラ３３は、図示しない負電圧の電源により、感光体３９との間にトナーＴの帯電極性とは逆極性の転写電圧（例えば−１０〜−１５μＡ）が印加されて、感光体３９上に形成された上記トナー像をシート材１５に転写する。その後、当該シート材１５は、搬送機構７により定着部９へと搬送され、この定着部９にてトナー像が熱定着され、プリンタ１の上面に排出される。
【００２４】
（クリーニング機構の構成）
図２は、クリーニング機構１３の構成図である。クリーニング機構１３は、搬送機構７の下方に設けられ、ベルト２７（本発明の「被クリーニング体」の一例）上の付着物（ベルト２７に残存したトナーＴやシート材の破片（紙粉）など）をクリーニングする。以下、付着物としてトナーＴを例に挙げて説明する。クリーニング機構１３は、クリーニングローラ５１（本発明の「電気的負荷、第１クリーニング部材」の一例）、回収ローラ５３（本発明の「第２クリーニング部材」の一例）、バックアップローラ５５、クリーニングブレード５７、貯留ボックス５９を有する。
【００２５】
クリーニングローラ５１は、ベルト２７の幅方向に延びた軸部材５１Ａの周囲にシリコーンからなる発泡材が設けられた構成になっている。バックアップローラ５５は、金属製であって、クリーニングローラ５１との間でベルト２７を挟んで対向するように配置されていると共に、グランドライン側に電気的に接続されている。
【００２６】
クリーニングローラ５１は、ベルト２７に接触しながら、その接触部分においてベルト２７とは反対方向に移動するように回転駆動される。そして、クリーニングローラ５１に与えられる第１クリーニング電圧Ｖ１（トナーＴの極性とは逆極性の電圧）が、第１目標レベルＶＴ１（例えば−１２００Ｖ）になると、ベルト２７に付着したトナーＴをクリーニングローラ５１に電気的に吸引し、ベルト２７表面をクリーニングすることができる。
【００２７】
また、回収ローラ５３は、金属製（例えば、鉄材にＮｉメッキが施された構成、あるいはステンレス材からなる構成等）であって、クリーニングローラ５１に接触している。回収ローラ５３に与えられる第２クリーニング電圧Ｖ２（絶対値が上記第１クリーニング電圧Ｖ１よりも大きい）が、第２目標レベルＶＴ２（例えば−１６００Ｖ）になると、クリーニングローラ５１に付着したトナーTを回収ローラ５３に電気的に吸引し、当該トナーＴを回収することができる。
【００２８】
クリーニングブレード５７は、例えばゴム製であって、回収ローラ５３に当接しており、回収ローラ５３に付着しているトナーＴを掻き取る。掻き取られたトナーＴは貯留ボックス５９に貯留される。
【００２９】
（高圧制御装置の構成）
上記高圧制御装置１１は、転写ローラ３３、現像ローラ４７、帯電器４１、クリーニング機構１３など、プリンタ１に備えられた各電気的負荷への印加電圧を生成する。
【００３０】
図３は、高圧制御装置１１のうち、クリーニング機構１３への印加電圧（第１クリーニング電圧Ｖ１，第２クリーニング電圧Ｖ２）を生成する構成部分が図示されている。高圧制御装置１１は、印加回路６３と、ＰＷＭ（Pulse Width Modulation。パルス幅変調）制御回路６５（本発明の「制御部」の一例）を備える。なお、ＰＷＭ制御回路６５は、ＣＰＵを内蔵して構成されたものでも、特定用途向け集積回路（ＡＳＩＣ）として構成されたものでもよい。
【００３１】
印加回路６３は、シャント方式を採用した２出力タイプであり、上述した第１クリーニング電圧Ｖ１と第２クリーニング電圧Ｖ２とを出力する。具体的には、印加回路６３は、主として、電圧生成回路６７とシャント回路６９とを有する。
【００３２】
（１）電圧生成回路
電圧生成回路６７は、回収ローラ５３に印加する第２クリーニング電圧Ｖ２を生成する電源回路であり、ＰＷＭ信号平滑回路７１、トランスドライブ回路７３、昇圧・平滑整流回路７５を備えている。ＰＷＭ信号平滑回路７１は、ＰＷＭ制御回路６５のＰＷＭポート６５ＡからのＰＷＭ信号Ｓ１を受けて平滑しトランスドライブ回路７３に与える。トランスドライブ回路７３は、自励巻線７３Ａを有し、受けたＰＷＭ信号Ｓ１に基づき、昇圧・平滑整流回路７５の１次側巻線７７Ａに発振電流を流すよう構成されている。
【００３３】
昇圧・平滑整流回路７５は、トランス（変圧器）７７、ダイオード７９、平滑コンデンサ８１などを備えている。トランス７７は、１次側巻線７７Ａ，２次側巻線７７Ｂを備えている。２次側巻線７７Ｂの一端は、ダイオード７９及び第２出力端子ＴＢ２を介して回収ローラ５３のローラ軸に電気的に接続される。また、平滑コンデンサ８１及び放電抵抗８３がそれぞれ２次側巻線７７Ｂに並列に接続されている。このような構成により、１次側巻線７７Ａの発振電圧が、昇圧・平滑整流回路７５にて昇圧及び整流され、回収ローラ５３のローラ軸に第２クリーニング電圧Ｖ２として印加される。
【００３４】
また、電圧生成回路６７には、その第２クリーニング電圧Ｖ２を検出するためのフィードバック抵抗Ｒ１、Ｒ２が設けられており、この分圧電圧に応じた検出信号Ｓ２がＰＷＭ制御回路６５のＡ／Ｄポート６５Ｂに与えられる。ＰＷＭ制御回路６５は、この検出信号Ｓ２に基づき、第２クリーニング電圧Ｖ２が設定された目標レベル（第２目標レベル）になるように上記ＰＷＭ信号Ｓ１のデューティ比を適宜変更して、定電圧制御を実行する。以下、このように、第２クリーニング電圧Ｖ２を、第２目標レベルＶＴ２になるように電圧生成回路６７を制御することを、「第２制御」という。また、ＰＷＭ信号Ｓ１のデューティ比に応じてトランスドライブ回路７３に与えられる電圧を、「第２制御電圧」という。なお、フィードバック抵抗Ｒ２は、グランドラインではなく正極性電位（本実施形態ではプラス５［Ｖ］）ラインに電気的に接続されている。これにより、上記Ａ／Ｄポート６５Ｂに負極性電圧が与えられることを防止できる。
【００３５】
（２）シャント回路
シャント回路６９は、クリーニングローラ５１に印加する第１クリーニング電圧Ｖ１を、上記第２クリーニング電圧Ｖ２に基づき生成する。シャント回路６９は、主として、電流制御回路９１及びフォトカプラ９３（本発明の「半導体スイッチ素子」の一例）を備える。
【００３６】
電流制限回路９１は、クリーニングローラ５１に電気的に接続される第１出力端子ＴＢ１と上記第２出力端子ＴＢ２との間に接続された、電流調整素子としてのトランジスタ９５を有する。より具体的には、トランジスタ９５は、ｐｎｐ型であり、コレクタが第２出力端子ＴＢ２側に接続され、エミッタが第１出力端子ＴＢ１側に接続され、ベースが入力抵抗９７を介してフォトカプラ９３に接続されている。これにより、フォトカプラ９３がオフのときトランジスタ９５はオンし、フォトカプラ９３がオンするとトランジスタ９５はオフする。
【００３７】
また、トランジスタ９５のエミッタには、第１クリーニング電圧Ｖ１を検出するためのフィードバック抵抗Ｒ３，Ｒ４が設けられており、この分圧電圧に応じた検出信号Ｓ３がＰＷＭ制御回路６５のＡ／Ｄポート６５Ｄに与えられる。なお、フィードバック抵抗Ｒ４は、グランドラインではなく正極性電位（本実施形態ではプラス５［Ｖ］）ラインに電気的に接続されている。これにより、上記Ａ／Ｄポート６５Ｄに負極性電圧が与えられることを防止できる。
【００３８】
電流制御回路９１は、フォトカプラ９３を介してＰＷＭ制御回路６５のＰＷＭポート６５Ｃに接続されている。電流制御回路９１は、このＰＷＭポート６５Ｃから出力されるＰＷＭ信号Ｓ４に応じてトランジスタ９５のベース電位が変更されることで、トランジスタ９５に流れる電流の電流量、換言すれば、トランジスタ９５の抵抗値を調整する。ＰＷＭ制御回路６５は、上記検出信号Ｓ３に基づき、第１クリーニング電圧Ｖ１が設定された目標レベル（第１目標レベル）になるように上記ＰＷＭ信号Ｓ４のディーティ比を適宜変更して、定電圧制御を実行する。以下、このように、第１クリーニング電圧Ｖ１を、第１目標レベルＶＴ１になるようにシャント回路６９を制御することを、「第１制御」という。また、ＰＷＭ信号Ｓ４のデューディ比に応じてフォトカプラ９３に与えられる電圧を、「第１制御電圧」という。
【００３９】
（３）バイアス回路
また、フォトカプラ９３の制御入力側と、正極性電位（本実施形態ではプラス５［Ｖ］）ラインとの間に、バイアス回路１０１を構成するバイアス抵抗１０３が電気的に接続されている。これにより、ＰＷＭ制御回路６５からＰＷＭ信号Ｓ４が出力される前から、フォトカプラ９３の制御入力側の電圧レベルは、バイアス回路１０１によるバイアス電圧（本実施形態では例えば０．６［ｖ］）分だけ嵩上げされることになる。
【００４０】
（ＰＷＭ制御回路による電圧制御処理）
図４は、電圧制御処理を示すフローチャートである。プリンタ１に電源が投入されると、ＰＷＭ制御回路６５は、電圧生成回路６７を起動させて、電圧制御処理を実行する。まずＳ１０１で第１目標レベルＶＴ１及び第２目標レベルＶＴ２を設定し、Ｓ１０３でＰＷＭ信号Ｓ１、Ｓ４の出力を開始する。このときは、ＰＷＭ信号Ｓ１のデューティ比（ＰＷＭ値）の初期値は、第２制御電圧が０［ｖ］に対応する値である。一方、ＰＷＭ信号Ｓ４のデューティ比（ＰＷＭ値）の初期値は、第１制御電圧が０．６［ｖ］に対応する値（本発明の「バイアス回路に応じた電圧レベル」の一例）であり、この値は上記バイアス回路１０１による上記バイアス電圧とほぼ同じである。
【００４１】
次にＳ１０５で上記検出信号Ｓ３、Ｓ２に応じたフィードバック値Ｖ１ＦＢ、Ｖ２ＦＢ（第１クリーニング電圧Ｖ１、第２クリーニング電圧Ｖ２の検出値）を取得し、上述した第１制御及び第２制御を実行する。具体的には、Ｓ１０７で第２フィードバック値Ｖ２ＦＢが、第２目標レベルＶＴ２の下限値ＶＴ２minを下回る場合は（Ｓ１０７：ＹＥＳ）、Ｓ１０９で、現在の第２制御電圧に単位電圧ΔＶを加算するように、ＰＷＭ信号Ｓ１のＰＷＭ値を変更してＳ１１５に進む。なお、本実施形態では、電圧レベルのマイナス方向の限界を「上限」とし、ゼロ［ｖ］に近づく方向の限界を「下限」としている（図５参照）。
【００４２】
一方、第２フィードバック値Ｖ２ＦＢが、下限値ＶＴ２min以上であり（Ｓ１０７：ＮＯ）、且つ第２目標レベルＶＴ２の上限値ＶＴ２maxを上回る場合は（Ｓ１１１：ＹＥＳ）、Ｓ１１３で、現在の第２制御電圧から単位電圧ΔＶを減算するように、ＰＷＭ信号Ｓ１のＰＷＭ値を変更してＳ１１５に進む。なお、第２フィードバック値Ｖ２ＦＢが第２目標レベルＶＴ２の許容範囲（上限値ＶＴ２max、下限値ＶＴ２min）内にある場合は（Ｓ１０７：ＮＯ、且つＳ１１１：ＮＯ）、ＰＷＭ信号Ｓ１のＰＷＭ値を変更せずにＳ１１５に進む。
【００４３】
Ｓ１１５では、第１フィードバック値Ｖ１ＦＢが、第１目標レベルＶＴ１の下限値ＶＴ１minを下回る場合は（Ｓ１１５：ＹＥＳ）、Ｓ１１７で、現在の第１制御電圧に単位電圧ΔＶを加算するように、ＰＷＭ信号Ｓ４のＰＷＭ値を変更してＳ１２７に進む。
【００４４】
一方、第１フィードバック値Ｖ１ＦＢが、下限値ＶＴ１min以上であり（Ｓ１１５：ＮＯ）、且つ第１目標レベルＶＴ１の上限値ＶＴ１maxを上回る場合は（Ｓ１１９：ＹＥＳ）、Ｓ１２１で、現在の第１制御電圧から単位電圧ΔＶを減算するように、ＰＷＭ信号Ｓ４のＰＷＭ値を変更する。そして、Ｓ１２３で、この減算後の第１制御電圧が上記バイアス電圧以下になるかどうかを判断し、バイアス電圧以下でなければ（Ｓ１２３：ＮＯ）、Ｓ１２７に進む。
【００４５】
これに対して、この減算後の第１制御電圧が上記バイアス電圧以下になる場合は、Ｓ１２５で、第１制御電圧が上述した初期値（０．６［ｖ］）になるように、ＰＷＭ信号Ｓ４のＰＷＭ値を変更してＳ１２７に進む。なお、第１フィードバック値Ｖ１ＦＢが第１目標レベルＶＴ１の許容範囲（上限値ＶＴ１max、下限値ＶＴ１min）内にある場合は（Ｓ１１５：ＮＯ、且つＳ１１９：ＮＯ）、ＰＷＭ信号Ｓ４のＰＷＭ値を変更せずにＳ１２７に進む。
【００４６】
Ｓ１２７では、所定時間（例えば１［ms］）待機した後に、所定のクリーニング期間が終了していなければ（Ｓ１２９：ＮＯ）、Ｓ１０５に戻り、終了すればＳ１２９：ＹＥＳ）、本電圧制御処理を終了する。
【００４７】
（本実施形態の効果）
（１）図５は、各制御電圧と各クリーニング電圧との関係を示したグラフである。上記フォトカプラ９３では、閾値電圧（０．６［ｖ］ フォトカプラ９３が有するダイオードの順方向電圧）以下が不感帯領域である。フォトカプラ９３の制御入力側の電圧レベル（第１制御電圧）がこの閾値電圧以上のレベルになるまでフォトカプラ９３はオンしない。このため、フォトカプラ９３の制御入力側への電圧レベルが、この不感帯領域内にあるときの応答遅れが、第１クリーニング電圧Ｖ１が第１目標レベルＶＴ１をオーバーシュートする要因の１つであると考えられる。
【００４８】
これに対し、本実施形態によれば、フォトカプラ９３の制御入力側の電圧レベルを、バイアス回路１０１のバイアス電圧分だけ嵩上げしつつ、そのバイアス回路１０１のバイアス電圧に応じた電圧レベルを、初期値として第１制御電圧をフォトカプラ９３に出力し始める（図４のＳ１０３）。これにより、第１制御電圧の使用レベル領域と、不感帯領域との重なる範囲が狭まり、第１クリーニング電圧Ｖ１が第１目標レベルＶＴ１をオーバーシュートすることを抑制できる。
【００４９】
上述したように印加回路６３はシャント方式を採用しているため、第１クリーニング電圧Ｖ１が第２クリーニング電圧Ｖ２に引きずられる。このため、第１クリーニング電圧Ｖ１の第１目標レベルＶＴ１に対するオーバーシュートがより顕著に現れる。従って、特に本実施形態の構成が有効である。
【００５０】
また、ＰＷＭ制御回路６５は、第１制御電圧がバイアス電圧以下になることを制限する（図４のＳ１２５）から、第１制御中において、第１制御電圧が不感帯領域に入ることによる応答遅れを抑制できる。
【００５１】
＜実施形態２＞
図６は実施形態２を示す。前記実施形態１との相違は、主として電気的負荷及び印加回路にあり、その他の点は前記実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【００５２】
（高圧制御装置の構成）
図６は、高圧制御装置１１のうち、転写ローラ３３（本発明の「転写部材」の一例）、帯電器４１の帯電ワイヤ４１Ａ及びグリッド４１Ｂへの印加電圧（転写電圧Ｖ３，帯電電圧Ｖ４、グリッド電圧Ｖ５）を生成する構成部分が図示されている。高圧制御装置１１は、転写回路１１１（本発明の「第１電圧生成回路」の一例）、帯電回路１１３（本発明の「先行動作回路、第２電圧生成回路」の一例）、及び、ＰＷＭ制御回路１１５（本発明の「制御部」の一例）を備える。なお、ＰＷＭ制御回路１１５は、ＣＰＵを内蔵して構成されたものでも、特定用途向け集積回路（ＡＳＩＣ）として構成されたものでもよい。
【００５３】
（１）帯電回路
帯電回路１１３は、ＰＷＭ信号平滑回路１１７、グリッド電圧設定回路１１９、トランスドライブ回路１２１、昇圧・平滑整流回路１２３を備えている。ＰＷＭ信号平滑回路１１７は、ＰＷＭ制御回路１１５のＰＷＭポート１１５ＡからのＰＷＭ信号Ｓ６を受けて平滑しトランスドライブ回路１２１に与える。トランスドライブ回路１２１は、自励巻線１２１Ａを有し、受けたＰＷＭ信号Ｓ６に基づき、昇圧・平滑整流回路１２３のトランス１２５に発振電流を流す。このような構成により、トランス１２５の発振電圧が昇圧及び整流され、帯電ワイヤ４１Ａに帯電電圧Ｖ４として印加される。
【００５４】
また、グリッド電圧設定回路１１９は、オペアンプ１２７を有し、このオペアンプ１２７の正端子に、ＰＷＭ信号平滑回路１１７からのＰＷＭ信号Ｓ６が与えられ、負端子に分圧回路１２９による所定の分圧電圧が与えられている。また、オペアンプ１２７の出力は、コンデンサ１３１及び抵抗１３３を介して負端子に帰還するようになっている。グリッド４１Ｂは、検出抵抗１３５を介してグランドラインに接続されている。
【００５５】
ＰＷＭ制御回路１１５は、検出抵抗１３５の端子電圧に応じた検出信号Ｓ７を、Ａ／Ｄポート１１５Ｄから読み取り、グリッド電圧Ｖ５を把握する。そして、このグリッド電圧Ｖ５を目標レベル（例えば＋７００Ｖ）に近付けるように、上記ＰＷＭ信号Ｓ６のデューティ比を適宜変更して、定電圧制御を実行する。
【００５６】
（２）転写回路
転写回路１１１は、ＰＷＭ信号平滑回路１４１、ボルテージフォロワ１４３、トランスドライブ回路１４５、昇圧・平滑整流回路１４７を備えている。ＰＷＭ信号平滑回路１４１は、ＰＷＭ制御回路１１５のＰＷＭポート１１５ＢからのＰＷＭ信号Ｓ８を受けて平滑し、ボルテージフォロワ１４３を介してトランスドライブ回路１４５に与える。ボルテージフォロワ１４３は、オペアンプの出力側と入力側とをボルテージ接続した構成になっている。
【００５７】
トランスドライブ回路１４５は、第１トランジスタ１４５Ａ（本発明の「半導体スイッチ素子」の一例）、第２トランジスタ１４５Ｂ（本発明の「許可回路」の回路要素の一例）、自励巻線１４５Ｃを有する。第１トランジスタ１４５Ａ及び第２トランジスタ１４５Ｂは、正極性電位（本実施形態ではプラス５［Ｖ］）ラインと自励巻線１４５Ｃとの間に直列接続されている。第２トランジスタ１４５Ｂは、帯電回路１１３が起動し、平滑後のＰＷＭ信号Ｓ６を受けることでオンする。第１トランジスタ１４５Ａは、第２トランジスタ１４５Ｂがオンすることを条件に、オンが許可される。
【００５８】
また、第１トランジスタ１４５Ａのコレクタとベースとの間には、バイアス回路１４９を構成するバイアス抵抗１５１が接続されている。これにより、第２トランジスタ１４５Ｂがオンすると、ＰＷＭ制御回路１１５からＰＷＭ信号Ｓ８が出力される前から、第１トランジスタ１４５Ａのベース電圧レベルは、バイアス回路１４９によるバイアス電圧（本実施形態では例えば０．６［ｖ］）分だけ嵩上げされることになる。
【００５９】
トランスドライブ回路１４５は、ボルテージフォロワ１４３を介して受けたＰＷＭ信号Ｓ８に基づき、昇圧・平滑整流回路１４７のトランス１５３に発振電流を流す。このような構成により、トランス１５３の発振電圧が昇圧及び整流され、転写ローラ３３に転写電圧Ｖ３として印加される。転写回路１１１の出力側は検出抵抗１５５，１５７を介してグランドラインに接続されている。
【００６０】
ＰＷＭ制御回路１１５は、検出抵抗１５５，１５７の分圧電圧に応じた検出信号Ｓ９を、Ａ／Ｄポート１１５Ｃから読み取り、転写電流レベルを把握する。そして、この転写電流を目標レベルに近付けるように、上記ＰＷＭ信号Ｓ８のデューティ比を適宜変更して、定電流制御を実行する。ＰＷＭ信号Ｓ８のデューティ比に応じてボルテージフォロワ１４３に与えられる電圧を、「第３制御電圧」という。
【００６１】
（本実施形態の効果）
（１）本実施形態によれば、第１トランジスタ１４５Ａのベース電圧レベルをバイアス回路１４９により嵩上げしつつ、第３制御電圧を、ボルテージフォロワ１４３を介して第１トランジスタ１４５Ａのベース側に与える構成である。第３制御電圧は、ボルテージフォロワ１４３により、バイアス電圧分だけ、第１トランジスタ１４５Ａをオンさせる側にシフトされて、そのベース側に与えられる。このため、第３制御電圧の使用レベル領域に対応する、第１トランジスタ１４５Ａのベース電圧のレベル領域と、不感帯領域との重なる範囲が狭まり、転写電流が目標レベルをオーバーシュートすることを抑制できる。しかも、上記実施形態１とは異なり、バイアス電圧に応じた電圧レベルではなく、ゼロ［ｖ］を初期値として第３制御電圧を出力し始めることができる。
【００６２】
（２）また、画像形成過程において、帯電回路１１３は、転写回路１１１よりも先に起動する。そして、帯電回路１１３の起動により第２トランジスタ１４５Ｂがオンすると、第１トランジスタ１４５Ａがオンすることが許可されて転写回路１１１に対する制御が可能となる一方で、帯電回路１１３が停止すると転写回路１１１に対する制御が不能になる。このように、帯電回路１１３のグリッド電圧により、転写回路１１１に対する制御の入り切りをコントロールできる。
【００６３】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような種々の態様も本発明の技術的範囲に含まれる。特に、各実施形態の構成要素のうち、最上位の発明の構成要素以外の構成要素は、付加的な要素なので適宜省略可能である。
（１）上記実施形態１では、ベルト２７をクリーニングするクリーニング機構１３を例に挙げて説明したが、本発明は、例えば転写後、感光体３９上に残存したトナーをクリーニングするクリーニング機構にも適用することができる。この場合、感光体３９の表面部材が本発明の「被クリーニング体」の一例である。
【００６４】
（２）上記実施形態１では、クリーニング機構１３は、負極性のクリーニング電圧を利用する構成であったが、例えばトナーが負帯電性であれば、正極性のクリーニング電圧を利用する構成になる。このような構成でも本発明を適用することができる。
【００６５】
（３）上記実施形態１において、図３のバイアス回路１０１を取り除いて、図４に示す制御処理を実行しても、制御電圧が不感帯領域に入るのを抑制することができる。
【００６６】
（４）上記実施形態２では、転写回路１１１の入り切りを、帯電回路１１３のグリッド電圧に基づきコントロールする構成であったが、本発明はこれに限定されない。例えば次の構成であってもよい。
Ａ．現像ローラ４７に印加する現像電圧を生成する現像回路の入り切りを、帯電回路のグリッド電圧に基づきコントロールする構成
Ｂ．ベルトクリーニング機構１３に印加するクリーニング電圧を生成するクリーナ回路（例えば実施形態１の印加回路６３）の入り切りを、帯電回路のグリッド電圧に基づきコントロールする構成
Ｃ．転写後、感光体３９上に残存したトナーをクリーニングするクリーニング機構、および、印加回路を有する画像形成装置において、帯電回路の入り切りを、上記印加回路がクリーニング機構に印加するクリーニング電圧に基づきコントロールする構成
Ｄ．ベルトクリーニング機構１３に印加するクリーニング電圧を生成するクリーナ回路（例えば実施形態１の印加回路６３）の入り切りを、搬送機構７の駆動回路の駆動電圧に基づきコントロールする構成
Ｅ．上記した現像回路、感光体３９のクリーニング機構の印加回路、帯電回路の入り切りを、搬送機構７の駆動回路や、感光体３９等の回転駆動回路の駆動電圧に基づきコントロールする構成
【００６７】
（５）上記実施形態２では、第２トランジスタ１４５Ｂがオンするときに、バイアス回路１４９のバイアス電圧が発生する構成であったが、本発明はこれに限られない。第２トランジスタ１４５Ｂのオンオフにかかわらず、バイアス電圧を発生させる構成であってもよい。例えば、図６の構成では、バイアス抵抗１５１を、正極性電位（本実施形態ではプラス５［Ｖ］）ラインと、第１トランジスタ１４５Ａのベースとの間に接続すればよい。但し、上記実施形態２の構成であれば、帯電回路１１３の停止中の消費電力を抑えることができる。
【００６８】
（６）上記各実施形態では、バイアス回路によるシフト量（バイアス電圧）を、フォトカプラ９３や第１トランジスタ１４５Ａの閾値電圧（０．６［ｖ］）と同等レベルに設定したが、本発明はこれに限定されない。例えば０．５［ｖ］などであってもよい。要するに、半導体スイッチ素子をオンさせる側にシフトさせるバイアス電圧であれば、不感体領域による影響を抑制できる。
【００６９】
（７）上記実施形態では、電圧生成回路６７、転写回路１１１、帯電回路１１３は、トランスを備えて高電圧を出力する構成であったが、例えば、チャージポンプ回路を備える構成であってもよい。要するに、高電圧を出力できる電源回路であればよい。
【００７０】
（８）上記実施形態のプリンタ１は、複数色のトナーを有するカラープリンタであったが、１色のトナーのみを有する単色（例えばモノクロ）プリンタであってもよい。また、プリンタ１は、複数の発光素子を発光制御することにより感光体３９を露光する露光装置４３を備える構成であったが、例えばレーザ光によって露光するレーザプリンタであってもよい。要するに、電子写真方式の画像形成装置であればよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態１に係るプリンタの概略断面図
【図２】クリーニング機構の構成図
【図３】クリーニング機構への印加電圧を生成する部分の構成図
【図４】ＰＷＭ制御回路が実行する制御処理を示すフローチャート
【図５】各制御電圧と各クリーニング電圧との関係を示したグラフ
【図６】転写ローラ、帯電ワイヤ、及び、グリッドへの印加電圧を生成する部分の構成図
【符号の説明】
【００７２】
１...プリンタ（画像形成装置）
２７...ベルト（被クリーニング体）
３３...転写ローラ（転写部材）
３９...感光体
４１Ｂ...グリッド
５１...クリーニングローラ（第１クリーニング部材）
５３...回収ローラ（第２クリーニング部材）
６３...印加回路
６５，１１５...ＰＷＭ制御回路（制御部）
６７...電圧生成回路
６９...シャント回路
９３...フォトカプラ（半導体スイッチ素子）
１０１，１４９...バイアス回路
１１１...転写回路（第１電圧生成回路）
１１３...帯電回路（先行動作回路、第２電圧生成回路）
１４３...ボルテージフォロワ
１４５Ａ...第１トランジスタ（半導体スイッチ素子）
１４５Ｂ...第２トランジスタ（許可回路の回路要素）
Ｖ１...第１クリーニング電圧（印加電圧）
Ｖ２...第２クリーニング電圧
【特許請求の範囲】
【請求項１】
電気的負荷と、
半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、
前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、
前記半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせるバイアス回路と、
前記制御部の出力側と前記半導体スイッチ素子の制御入力側との間に設けられるボルテージフォロワと、を備える、画像形成装置。
【請求項２】
電気的負荷と、
半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、
前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、を備え、
前記制御部は、前記半導体スイッチ素子をオンさせる側にシフトさせた電圧レベルを、初期値として前記制御電圧の出力を開始する、画像形成装置。
【請求項３】
電気的負荷と、
半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、
前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、
前記半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせるバイアス回路と、を備え、
前記制御部は、前記バイアス回路のバイアス電圧に応じた電圧レベルを、初期値として前記制御電圧の出力を開始する、画像形成装置。
【請求項４】
請求項３記載の画像形成装置であって、
前記制御部は、前記制御電圧が、前記バイアス電圧以下になることを制限する構成である。
【請求項５】
請求項１から請求項４のいずれか一項に記載の画像形成装置であって、
前記印加回路による前記電気的負荷への電圧印加動作の開始前に動作させるべき先行動作回路と、
前記先行動作回路の起動に基づき前記半導体スイッチ素子がオンすることを許可する許可回路と、を備える。
【請求項６】
請求項５に記載の画像形成装置であって、
感光体と、
前記感光体を帯電させる帯電器が有するグリッドと、
前記電気的負荷としての転写部材と、
前記印加回路としての第１電圧生成回路と、を備え、
前記先行動作回路は、前記グリッドに印加するグリッド電圧を生成する第２電圧生成回路である。
【請求項７】
請求項１から請求項５のいずれか一項に記載の画像形成装置であって、
被クリーニング体と、
前記被クリーニング体上の付着物をクリーニングするための、前記電気的負荷としての第１クリーニング部材と、
前記第１クリーニング部材の付着物をクリーニングするための第２クリーニング部材と、を備え、
前記印加回路は、前記第２クリーニング部材に第２クリーニング電圧を印加する電圧生成回路と、前記半導体スイッチ素子を有するシャント回路とを含み、当該シャント回路を介して前記第１クリーニング部材に前記印加電圧としての第１クリーニング電圧を印加する構成である。
【請求項１】
電気的負荷と、
半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、
前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、
前記半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせるバイアス回路と、
前記制御部の出力側と前記半導体スイッチ素子の制御入力側との間に設けられるボルテージフォロワと、を備える、画像形成装置。
【請求項２】
電気的負荷と、
半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、
前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、を備え、
前記制御部は、前記半導体スイッチ素子をオンさせる側にシフトさせた電圧レベルを、初期値として前記制御電圧の出力を開始する、画像形成装置。
【請求項３】
電気的負荷と、
半導体スイッチ素子を有し、当該半導体スイッチ素子のオンオフに応じた電圧を前記電気的負荷に印加する印加回路と、
前記印加回路の印加電圧が目標レベルに近づくように前記半導体スイッチ素子をオンオフさせるための制御電圧を出力する制御部と、
前記半導体スイッチ素子の制御入力側の電圧レベルを、当該半導体スイッチ素子をオンさせる側にシフトさせるバイアス回路と、を備え、
前記制御部は、前記バイアス回路のバイアス電圧に応じた電圧レベルを、初期値として前記制御電圧の出力を開始する、画像形成装置。
【請求項４】
請求項３記載の画像形成装置であって、
前記制御部は、前記制御電圧が、前記バイアス電圧以下になることを制限する構成である。
【請求項５】
請求項１から請求項４のいずれか一項に記載の画像形成装置であって、
前記印加回路による前記電気的負荷への電圧印加動作の開始前に動作させるべき先行動作回路と、
前記先行動作回路の起動に基づき前記半導体スイッチ素子がオンすることを許可する許可回路と、を備える。
【請求項６】
請求項５に記載の画像形成装置であって、
感光体と、
前記感光体を帯電させる帯電器が有するグリッドと、
前記電気的負荷としての転写部材と、
前記印加回路としての第１電圧生成回路と、を備え、
前記先行動作回路は、前記グリッドに印加するグリッド電圧を生成する第２電圧生成回路である。
【請求項７】
請求項１から請求項５のいずれか一項に記載の画像形成装置であって、
被クリーニング体と、
前記被クリーニング体上の付着物をクリーニングするための、前記電気的負荷としての第１クリーニング部材と、
前記第１クリーニング部材の付着物をクリーニングするための第２クリーニング部材と、を備え、
前記印加回路は、前記第２クリーニング部材に第２クリーニング電圧を印加する電圧生成回路と、前記半導体スイッチ素子を有するシャント回路とを含み、当該シャント回路を介して前記第１クリーニング部材に前記印加電圧としての第１クリーニング電圧を印加する構成である。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−３９４５１（Ｐ２０１０−３９４５１Ａ）
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願番号】特願２００８−２０５８９２（Ｐ２００８−２０５８９２）
【出願日】平成２０年８月８日（２００８．８．８）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願日】平成２０年８月８日（２００８．８．８）
【出願人】（０００００５２６７）ブラザー工業株式会社 (13,856)
【Ｆターム（参考）】
[ Back to top ]