【課題】遊技の興趣を高めることを可能にしつつ、安定した遊技制御をおこなうことができる遊技台を提供する。
【解決手段】遊技台のＲＯＭは、特定命令データと特定補足データを割込み処理で実行される命令に対応するように記憶している。特定命令データは、特定のアドレスを識別可能な特定識別情報の一部である第１の識別情報を示す第１のアドレスデータおよび該第１のアドレスデータと異なる別データで構成され、該特定のアドレスで示される記憶領域に記憶された制御プログラムデータをＣＰＵに読み込ませる特定命令に対応したデータとしている。また、特定補足データは、特定識別情報から第１の識別情報を除いた情報のうちの少なくとも一部である第２の識別情報を示す第２のアドレスデータで構成され、ＣＰＵが特定命令を実行するのに必要なデータとしている。

【特許請求の範囲】
【請求項１】
複数のアドレスそれぞれで示される記憶領域に制御プログラムデータを含む複数種類のデータを記憶したＲＯＭと、
前記ＲＯＭに記憶された前記制御プログラムデータに基づいて所定の周期毎に実行される割込み処理を含む複数種類の遊技制御処理を実行するＣＰＵと、を備え、
前記ＲＯＭは、
１又は複数の前記制御プログラムデータであって、前記ＣＰＵが実行する複数種類の命令それぞれに対応した命令データと、
１又は複数の前記制御プログラムデータであって、前記ＣＰＵが該命令を実行するために必要な補足データと、を記憶し、
該命令データであって、特定のアドレスを識別可能にする特定識別情報の一部である第１の識別情報を示す第１のアドレスデータおよび該第１のアドレスデータと異なる別データで構成され、該特定のアドレスで示される記憶領域に記憶されたデータを前記ＣＰＵに読み込ませる特定命令に対応した特定命令データと、
該補足データであって、該特定識別情報から該第１の識別情報を除いた情報のうちの少なくとも一部である第２の識別情報を示す第２のアドレスデータで構成され、前記ＣＰＵが該特定命令を実行するために必要な特定補足データと、を前記割込み処理で実行される命令に対応するように記憶していることを特徴とする遊技台。
【請求項２】
請求項１に記載の遊技台であって、
前記ＲＯＭは、
少なくとも前記第１の識別情報、前記第２の識別情報の順序に定義することにより前記特定のアドレスを識別可能にする前記特定識別情報のうち、前記第１の識別情報を示す前記第１のアドレスデータおよび前記別データで構成される前記特定命令データと、
該特定識別情報のうち前記第２の識別情報を示す前記第２のアドレスデータで構成される前記特定補足データと、を前記割込み処理で実行される命令に対応するように記憶していることを特徴とする遊技台。
【請求項３】
請求項２に記載の遊技台であって、
前記ＲＯＭは、
少なくとも前記第１のアドレスデータの一部である第１の構成データ、前記別データの少なくとも一部である第２の構成データ、前記第１のアドレスデータから該第１の構成データを除いた第３の構成データの順序で構成された前記特定命令データを前記割込み処理で実行される命令に対応するように記憶していることを特徴とする遊技台。
【請求項４】
請求項３に記載の遊技台であって、
前記ＲＯＭは、
前記第３の構成データが前記第１の構成データと比較してデータ容量が大きくなる、または、前記第１の構成データが前記第３の構成データと比較してデータ容量が大きくなるように構成された前記特定命令データを前記割込み処理で実行される命令に対応するように記憶していることを特徴とする遊技台。
【請求項５】
請求項１〜４のいずれかに記載の遊技台であって、
前記ＲＯＭは、
前記特定命令の実行により前記ＣＰＵが読み込み可能なデータが記憶されている特定の記憶領域に全ての前記制御プログラムデータを記憶するとともに、該特定の記憶領域から前記制御プログラムデータが記憶された制御記憶領域を除いた記憶領域の全てに前記遊技制御処理の実行に使用されない非使用データを記憶していることを特徴とする遊技台。
【請求項６】
請求項１〜５のいずれかに記載の遊技台であって、
前記ＲＯＭは、
複数のアドレスそれぞれで示される記憶領域に特定のデータ長で表される複数種類のデータを記憶するものであり、
前記ＣＰＵは、
前記ＲＯＭの一のアドレスで示される記憶領域に記憶されたデータを一処理毎に読み込むことで前記割込み処理を含む複数種類の遊技制御処理を実行するものであり、
前記ＲＯＭは、さらに、
前記特定のデータ長の２以上の整数倍である第１のデータ長で表現される前記特定のアドレスを識別可能な前記特定識別情報の一部である前記第１の識別情報を示す前記第１のアドレスデータおよび前記別データで構成される前記特定命令データと、
該第１のデータ長よりも前記特定のデータ長の整数倍のデータ長だけ短い第２のデータ長で表現される前記第２のアドレスデータで構成される前記特定補足データと、を前記割込み処理で実行される命令に対応するように記憶していることを特徴とする遊技台。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【公開番号】特開２０１２−２２３３３２（Ｐ２０１２−２２３３３２Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９２８７１（Ｐ２０１１−９２８７１）
【出願日】平成２３年４月１９日（２０１１．４．１９）
【特許番号】特許第４９７５８７６号（Ｐ４９７５８７６）
【特許公報発行日】平成２４年７月１１日（２０１２．７．１１）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（５９７０４４１３９）株式会社大都技研 (1,470)
【Ｆターム（参考）】