配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置

【課題】配線形成工程の条件が適切であるか否かを容易かつ安価に判断できるようにする。
【解決手段】モニター用の半導体基板１の上方に、互いに略平行かつ幅が互いに異なる複数の下地配線２ａ，２ｂ，２ｃを形成する工程と、複数の下地配線２ａ，２ｂ，２ｃ上に絶縁膜４を形成する工程と、絶縁膜４上に導電膜を形成する工程と、導電膜をパターニングすることにより、複数の下地配線２ａ，２ｂ，２ｃを跨ぐ評価用配線パターン６を形成する工程と、評価用配線パターン６の抵抗を測定する工程と、抵抗値が基準を満たさない場合には、導電膜の形成条件及び導電膜のパターニング条件の少なくとも一つを変更し、抵抗値が基準を満たす場合には、導電膜の形成条件及び導電膜のパターニング条件それぞれが適切であると判断する工程とを具備する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置に関する。特に本発明は、配線形成工程の条件が適切であるか否かを容易かつ安価に判断することができる配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置に関する。
【背景技術】
【０００２】
図１０（Ａ）は、従来の半導体装置の構造を説明する為の断面図である。図１０（Ｂ）は、図１０（Ａ）の平面図である。これらの図に示す半導体装置は、シリコン基板１０１に素子分離膜１０２が埋め込まれることにより、素子領域が互いに分離されている。
【０００３】
素子領域にはトランジスタが形成されている。すなわち、シリコン基板１０１の表面にはゲート酸化膜１０３が形成されており、ゲート酸化膜１０３上にはゲート電極１０４が形成されている。ゲート電極１０４の側面は、サイドウォール１０５で覆われている。シリコン基板１０１には、ソース及びドレインとして機能する不純物領域１０７ａ，１０７ｂ、及びサイドウォール１０５の下方に位置する低濃度不純物領域（ＬＤＤ領域）１０６ａ，１０６ｂが形成されている。
【０００４】
トランジスタ上には、第１の層間絶縁膜１０８、及び第１のＡｌ合金配線１０９ａ，１０９ｂ，１０９ｃが形成されている。第１のＡｌ合金配線１０９ａ，１０９ｂそれぞれは、接続孔（図示せず）を介して不純物領域１０７ａ，１０７ｂに接続されており、第１のＡｌ合金配線１０９ｃは接続孔１０８ａを介してゲート電極１０４に接続されている。
また、第１の層間絶縁膜１０８及び第１のＡｌ合金配線１０９ａ，１０９ｂ，１０９ｃそれぞれ上には、第２の層間絶縁膜１１０、及び第２のＡｌ合金配線１１１が形成されている。第２のＡｌ合金配線１１１は、第１のＡｌ合金配線１０９ａ，１０９ｂ，１０９ｃに略直交する方向に引き回されている（例えば特許文献１参照）。
【０００５】
【特許文献１】特開２００３−３３２３９８号公報（図１（ｄ））
【発明の開示】
【発明が解決しようとする課題】
【０００６】
配線パターンは、下地膜の段差の影響を受けやすく、段差が存在する部分で断線や細り（例えば図１０（Ｂ）の符号１１１ａで示す部分）が生じやすい。従来は、レジストパターンを現像した後、または配線パターンを形成した後に外観検査を行うことにより、これらの異常を検出する場合が多かった。
【０００７】
外観検査には、顕微鏡を使って目視検査を行う方法、及び自動外観検査装置を用いる方法がある。前者の方法は検査数に限界があるため、異常を見落とす可能性があった。後者は装置が高価であり、かつ、検査に時間を要していた。
【０００８】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線形成工程の条件が適切であるか否かを容易かつ安価に判断することができる配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る配線形成工程の検査方法は、半導体基板の上方に、互いに略平行かつ幅が互いに異なる複数の下地配線を形成する工程と、
前記複数の下地配線上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
を具備する。
【００１０】
この配線形成工程の検査方法によれば、評価用配線パターンの下方には、幅が互いに異なる複数の下地配線が形成されている。このため、評価用配線パターンの下地となる絶縁膜は、半導体装置の層間絶縁膜と同様に、表面に、下地配線に起因した凹凸が形成される。このため、評価用配線パターンは、半導体装置に近い状態に形成され、配線形成工程の条件が適切であるか否かの検出感度が高くなる。また、評価用配線パターンの抵抗を測定することにより、容易かつ安価に評価用配線パターンが正常であるか否かを判断することができる。
このように、本配線形成工程の検査方法によれば、容易且つ安価に配線形成工程の条件が適切であるか否かを精度よく判断することができる。
【００１１】
評価用配線パターンを形成する工程の後に、評価用配線パターンの抵抗を測定する工程と、抵抗値が基準を満たさない場合には、導電膜の形成条件及び導電膜のパターニング条件の少なくとも一つを変更し、抵抗値が基準を満たす場合には、絶縁膜の形成条件、導電膜の形成条件、及び導電膜のパターニング条件それぞれが適切であると判断する工程とを具備してもよい。
評価用配線パターンを形成する工程において、評価用配線パターンが、複数の下地配線を複数回略直角に跨ぐように形成してもよい。この場合、評価用配線パターンの検出感度は更に高くなる。
【００１２】
最も細い下地配線の幅は、検査対象となる配線形成工程で形成される最も細い配線の幅に略等しく、最も太い下地配線の幅は、検査対象となる配線形成工程で形成される最も太い配線の幅に略等しいのが好ましい。
【００１３】
本発明に係る半導体装置の製造方法は、半導体基板のチップ領域に第１の配線層を形成するとともに、前記半導体基板のダイシングラインに、互いに略平行な複数の下地配線を形成する工程と、
前記第１の配線層及び前記複数の下地配線上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記チップ領域に、第２の配線層を形成するとともに、前記ダイシングラインに、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程とを具備する。
第１の配線層は、例えばポリシリコン配線又はＡｌ合金配線のいずれかである。
【００１４】
この半導体装置の製造方法によれば、ダイシングラインに形成された評価用配線パターンの抵抗を測定することにより、容易且つ安価に配線形成工程の条件が適切であるか否かを判断することができる。
【００１５】
最も細い前記下地配線の幅は、前記第１の配線層が有する最も細い配線の幅に略等しく、最も太い前記下地配線の幅は、前記第１の配線層が有する最も太い配線の幅に略等しいのが好ましい。
【００１６】
本発明に係る他の半導体装置の製造方法は、配線形成用レジストパターンの形成条件を設定する工程と、
絶縁膜上に導電膜を形成する工程と、
前記導電膜上に配線形成用レジストパターンを形成する工程と、
前記配線形成用レジストパターンをマスクとして、前記導電膜をエッチングすることにより、前記絶縁膜上に配線を形成する工程と、
を具備し、
前記配線形成用レジストパターンの形成条件を設定する工程は、
モニター用の半導体基板の上方に、互いに略平行な複数の下地配線を形成する工程と、
前記複数の下地配線上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記配線形成用レジストパターンを形成する条件で、前記導電膜上に評価用レジストパターンを形成する工程と、
前記評価用レジストパターンを用いて前記導電膜をパターニングすることにより、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
前記評価用配線パターンの抵抗を測定する工程と、
前記抵抗値が基準を満たさない場合には、前記配線形成用レジストパターンの形成条件を変更し、前記抵抗値が基準を満たす場合には、前記配線形成用レジストパターンの形成条件が適切であると判断する工程とを具備する。
【００１７】
本発明に係る他の半導体装置の製造方法は、導電膜形成装置の動作条件を設定する工程と、
前記導電膜形成装置を用いて、絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上に配線を形成する工程と、
を具備し、
前記導電膜形成装置の動作条件を設定する工程は、
モニター用の半導体基板の上方に、互いに略平行な複数の下地配線を形成する工程と、
前記複数の下地配線上に絶縁膜を形成する工程と、
前記導電膜形成装置を用いて、前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
前記評価用配線パターンの抵抗を測定する工程と、
前記抵抗値が基準を満たさない場合には、前記導電膜形成装置の動作条件を変更し、前記抵抗値が基準を満たす場合には、前記導電膜形成装置の動作条件が適切であると判断する工程とを具備する。
【００１８】
本発明に係る他の半導体装置の製造方法は、絶縁膜形成装置の動作条件を設定する工程と、
前記絶縁膜形成装置を用いて、第１の配線層上に絶縁膜を形成する工程と、
前記絶縁膜上に第２の配線層を形成する工程と、
を具備し、
前記絶縁膜形成装置の動作条件を設定する工程は、
モニター用の半導体基板の上方に、互いに略平行な複数の下地配線を形成する工程と、
前記絶縁膜形成装置を用いて、前記複数の下地配線上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
前記評価用配線パターンの抵抗を測定する工程と、
前記抵抗値が基準を満たさない場合には、前記絶縁膜形成装置の動作条件を変更し、前記抵抗値が基準を満たす場合には、前記絶縁膜形成装置の動作条件が適切であると判断する工程とを具備する。
【００１９】
本発明に係る評価用半導体基板は、互いに略平行に形成された複数の下地配線と、
前記複数の下地配線上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記複数の下地配線を跨ぐ評価用配線パターンとを具備する。
【００２０】
本発明に係る半導体装置は、半導体基板の上方に形成され、チップ領域に位置する第１の配線層と、
前記半導体基板の上方に形成され、前記配線層と同一層かつダイシングラインの上方に位置し、互いに略平行である複数の下地配線と、
前記第１の配線層上及び前記複数の下地配線上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記チップ領域に位置する第２の配線層と、
前記絶縁膜上に形成され、前記複数の下地配線を跨ぐ評価用配線パターンとを具備する。
【発明を実施するための形態】
【００２１】
以下、図面を参照して本発明の実施形態について説明する。図１（Ａ）、図２及び図３（Ａ）は、本発明の第１の実施形態に係る配線形成工程の検査方法を説明する為のモニター用のシリコン基板の断面図である。図１（Ｂ）及び図３（Ｂ）は、それぞれ図１（Ａ）及び図３（Ａ）の状態におけるモニター用のシリコン基板の平面図である。本実施形態では、モニター用のシリコン基板１にＴＥＧ（Test Element Group）を形成し、このＴＥＧの抵抗値を測定することにより、配線形成工程で用いられるＡｌ合金膜形成装置、及び露光装置の動作条件が適切であるか否かを判断する。
【００２２】
まず、図１（Ａ）に示すように、シリコン基板１上に下地導電膜を形成する。下地導電膜は、例えばポリシリコン膜であるが、Ａｌ合金膜であってもよい。下地導電膜は、ポリシリコン膜である場合はＣＶＤ法により形成され、Ａｌ合金膜である場合はスパッタリング法により形成される。
【００２３】
次いで、下地導電膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する、これにより、下地導電膜上にはレジストパターン５０が形成される。次いで、レジストパターン５０をマスクとして下地導電膜をエッチングする。これにより、下地絶縁膜はパターニングされ、下地配線２ａ，２ｂ，２ｃが形成される。
【００２４】
図１（Ｂ）に示すように、下地配線２ａ，２ｂ，２ｃは、互いに略平行に形成されており、幅が互いに異なっている。下地配線２ａ，２ｂ，２ｃの間隔は、例えば実際の配線形成工程で形成される配線の間隔に略等しいか、これよりやや狭い。また、下地配線２ａの幅は、例えば実際の配線形成工程で形成される配線の最小幅に等しく、下地配線２ｃの幅は、例えば実際の配線形成工程で形成される配線の最大幅に等しい。
【００２５】
その後、図２に示すように、レジストパターン５０を除去する。次いで、シリコン基板１上に、下地配線２ａ，２ｂ，２ｃそれぞれを覆うように、層間絶縁膜４を形成する。層間絶縁膜４は酸化シリコンを主成分としており、例えばＣＶＤ装置を用いて形成される。層間絶縁膜４の形成条件は、実際の配線形成工程における条件と同一である。層間絶縁膜４の表面には、下地配線２ａ，２ｂ，２ｃそれぞれとシリコン基板１の段差の影響により、凹凸が形成される。
【００２６】
次いで、図３（Ａ）に示すように、スパッタリング装置を用いて、層間絶縁膜４上にＡｌ合金膜を形成する。ここで用いられるスパッタリング装置及びその動作条件は、実際の配線形成工程における条件と同一である。
【００２７】
次いで、Ａｌ合金膜上にフォトレジスト膜（図示せず）を、塗布装置を用いて塗布する。次いで、このフォトレジスト膜を、露光装置を用いて露光し、さらに現像装置を用いて現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。ここで用いられる塗布装置、露光装置及び現像装置、ならびにこれらの動作条件は、それぞれ実際のＡｌ合金配線形成工程と同一である。
【００２８】
次いで、上記したレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、ＴＥＧ６が形成される。ここで用いられるエッチング装置及びエッチング条件は、それぞれ実際のＡｌ合金配線形成工程と同一である。
【００２９】
図３（Ｂ）に示すように、ＴＥＧ６は下地配線２ａ，２ｃそれぞれの外側で１８０°折れ曲がっており、下地配線２ａ，２ｂ，２ｃの上方を複数回略直角に跨っている。ＴＥＧ６の両端には、端子を接続するためのパッド６ａ，６ｂが形成されている。パッド６ａ，６ｂそれぞれに端子を接続してＴＥＧ６の電気抵抗を測定し、測定値が高いか否かを判断することにより、ＴＥＧ６における断線や細りの有無を検出することができる。
【００３０】
ＴＥＧ６の電気抵抗が十分に低く基準を満たす場合、Ａｌ合金膜を形成するためのスパッタリング装置、フォトレジスト膜を塗布する装置、露光装置、現像装置、及びエッチング装置の動作条件それぞれが適切であると判断し、半導体装置の製造を開始し、配線を形成する。
電気抵抗が高く基準を満たさない場合、ＴＥＧ６を電子顕微鏡で目視検査して異常個所を特定し、断線が生じているか、又は配線が細くなっているかを判断する。
【００３１】
図４は、ＴＥＧ６に断線が生じている第１の例を示す平面図である。本図に示す断線６ｃは、下地配線（例えば２ｂ）とシリコン基板１の境目、すなわち段差がある部分に生じている。この部分に断線が生じる原因としては、Ａｌ合金膜のカバレッジが悪く、段差部分でＡｌ合金膜が形成されないことがある。他の原因としては、段差部分でフォトレジスト膜が薄く塗布されてしまうため、Ａｌ合金膜をエッチングする際にレジストパターンがすべて除去されてしまうことがある。
【００３２】
図４に示した異常が検出された場合は、ＴＥＧの抵抗値が基準を満たすまで、Ａｌ合金膜を形成するためのスパッタリング装置、フォトレジスト膜を塗布する装置、露光装置、現像装置、及びエッチング装置の少なくとも一つの動作条件を変更した上で、再度シリコン基板上にＴＥＧを形成し、抵抗を測定する。
【００３３】
なお、デザインルール上における配線の間隔を変更してもよい。この場合、いずれの間隔で断線が生じているかを判断することにより、変更後の間隔を設定することができる。また、層間絶縁膜の表面が平坦化するように、層間絶縁膜を形成するＣＶＤ装置の動作条件を変更してもよい。
【００３４】
図５は、ＴＥＧ６に断線が生じている第２の例を示す平面図である。本図に示す断線６ｄは、下地配線（例えば２ｃ）の上方で生じている。この原因としては、下地配線の上方では層間絶縁膜４が凸になっているため、この部分でフォトレジスト膜が薄く塗布されてしまい、Ａｌ合金膜をエッチングする際にレジストパターンがすべて除去されてしまうことにある。
【００３５】
図６は、ＴＥＧ６の一部が細くなっている例を示す平面図である。本図に示す細線部６ｅは、下地配線（例えば２ｃ）の上方で生じている。この原因としては、下地配線の上方では層間絶縁膜４が凸になっているため、この部分でフォトレジスト膜が薄く塗布されてしまい、Ａｌ合金膜をエッチングする際にレジストパターンの一部が除去されてしまうことにある。
【００３６】
図５又は図６に示した異常が検出された場合は、ＴＥＧの抵抗値が基準を満たすまで、フォトレジスト膜を塗布する装置、露光装置、及び現像装置の少なくとも一つの動作条件を変更した上で、再度シリコン基板上にＴＥＧを形成し、抵抗を測定する。特にフォトレジスト膜を塗布する装置の動作条件は、フォトレジスト膜が厚くなるように変更される。
【００３７】
なお、下地配線の幅を小さくするようにデザインルールを変更してもよい。この場合、いずれの幅を有する下地配線上で断線又は配線の細りが生じているかを判断することにより、変更後の配線の幅を設定することができる。また、層間絶縁膜の表面が平坦化するように、層間絶縁膜を形成するＣＶＤ装置の動作条件を変更してもよい。
【００３８】
以上、第１の実施形態によれば、ＴＥＧ６の下方に、半導体装置と同様に互いに幅が異なる複数の下地配線２ａ，２ｂ，２ｃを形成したため、ＴＥＧ６が、半導体装置が有する配線と同様に、下地配線に起因した段差の影響を受ける。従って、ＴＥＧ６は、配線形成工程の条件が適切であるか否かを、従来と比べて高い精度で検出することができる。
なお、本実施形態では、一種類のＴＥＧを図示したが、同一のシリコン基板１上に、下地配線の幅や間隔の組み合わせが異なる複数のＴＥＧを形成してもよい。
【００３９】
図７、図８及び図９の各図は、第２の実施形態に係る半導体装置の製造方法を説明する為の図である。本実施形態は、半導体装置が形成されるシリコン基板１のダイシングラインにＴＥＧを形成する方法である。
【００４０】
まず、図７の断面図に示すように、シリコン基板１０に素子分離膜１２を形成することにより、チップ領域１ａの素子領域を互いに分離する。また、ダイシングライン１ｂにも素子分離膜１２を形成する。なお、本図では、トレンチアイソレーション法を用いてシリコン基板１０に素子分離膜１２を埋め込んだが、ＬＯＣＯＳ法により素子分離膜を形成してもよい。
【００４１】
次いで、シリコン基板１０を熱酸化する。これにより、チップ領域１ａの素子領域にはゲート酸化膜１３が形成される。次いで、ゲート酸化膜１３上を含む全面上に、ポリシリコン膜をＣＶＤ法により形成する。次いで、ポリシリコン膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリシリコン膜上にはレジストパターンが形成される。
【００４２】
次いで、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、チップ領域１ａには、ゲート酸化膜１３上に位置するゲート電極１４ａ、及びゲート電極１４ａに繋がるポリシリコン配線（図示せず）が形成され、ダイシングライン１ｂには、第１のダミー配線１４ｂ，１４ｃ，１４ｄが形成される。
【００４３】
第１のダミー配線１４ｃの幅は、第１のダミー配線１４ｂの幅より広く、第１のダミー配線１４ｄの幅より狭い。なお、第１のダミー配線１４ｂの幅は、ゲート電極１４ａ及びポリシリコン配線のうち、最も狭い部分の幅に略等しく、第１のダミー配線１４ｄの幅は、ゲート電極１４ａ及びポリシリコン配線のうち、最も広い部分の幅に略等しい。
その後、レジストパターンを除去する。
【００４４】
次いで、素子分離膜１２及びゲート電極１４ａをマスクとして、シリコン基板１０に不純物を注入する。これにより、シリコン基板１０には、チップ領域１ａに位置する低濃度不純物領域（ＬＤＤ領域）１６ａ，１６ｂが形成される。
【００４５】
次いで、ゲート電極１４ａ上を含む全面上に、酸化シリコン膜を例えばＣＶＤ法により形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極１４ａの側壁はサイドウォール１５ａで覆われる。このとき、第１のダミー配線１４ｂ，１４ｃ，１４ｄそれぞれの側壁も、サイドウォール１５ｂ，１５ｃ，１５ｄで覆われる。
【００４６】
次いで、素子分離膜１２、ゲート電極１４ａ及びサイドウォール１５ａをマスクとして、シリコン基板１０に不純物を注入する。これにより、シリコン基板１０のチップ領域１ａには、ソース及びドレインとして機能する不純物領域１７ａ，１７ｂが形成される。このようにして、チップ領域１ａにはトランジスタが形成される。
【００４７】
次いで、チップ領域１ａ及びダイシングライン１ｂそれぞれを含む全面上に、第１の層間絶縁膜１８を形成する。第１の層間絶縁膜１８は酸化シリコンを主成分としており、例えばＣＶＤ法により形成される。なお、第１の層間絶縁膜１８は、下地にゲート電極１４ａ、第１のダミー配線１４ｂ，１４ｃ，１４ｄが形成されているため、チップ領域１ａ及びダイシングライン１ｂそれぞれにおいて、表面に凹凸が形成される。
【００４８】
次いで、第１の層間絶縁膜１８の全面上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第１の層間絶縁膜１８上にはレジストパターンが形成される。次いで、レジストパターンをマスクとして第１の層間絶縁膜１８をエッチングする。これにより、第１の層間絶縁膜１８には、不純物領域１７ａ，１７ｂ上に位置する接続孔（図示せず）、及びゲート電極１４ａ上に位置する接続孔１８ａが形成される。その後、レジストパターンを除去する。
【００４９】
次いで、図８（Ａ）の平面図、図８（Ｂ）のＡ−Ａ断面図、及び図８（Ｃ）のＢ−Ｂ断面図に示すように、スパッタリング装置を用いて、接続孔それぞれの中及び第１の層間絶縁膜１８の全面上に、Ａｌ合金膜を形成する。次いで、塗布装置を用いて、Ａｌ合金膜上にフォトレジスト膜を塗布し、露光装置を用いてフォトレジスト膜を露光し、さらに現像装置を用いてフォトレジスト膜を現像する。これにより、Ａｌ合金膜上にはレジストパターン５２が形成される。
【００５０】
次いで、エッチング装置を用いてＡｌ合金膜をエッチングする。このとき、レジストパターン５２はマスクとして用いられる。これにより、Ａｌ合金膜はパターニングされ、チップ領域１ａにはＡｌ合金配線１９ａ，１９ｂ，１９ｃが形成され、ダイシングライン１ｂにはＴＥＧ１９ｄ及び第２のダミー配線１９ｅ，１９ｆ，１９ｇが形成される。
【００５１】
Ａｌ合金配線１９ａ，１９ｂそれぞれは、一部が接続孔に埋め込まれることにより、不純物領域１７ａ，１７ｂに接続している。Ａｌ合金配線１９ｃは、一部が接続孔１８ａに埋め込まれることにより、ゲート電極１４ａに接続している。
【００５２】
ＴＥＧ１９ｄは、第１の実施形態に係るＴＥＧ６と略同一の形状をしている。ＴＥＧ１９ｄと第１のダミー配線１４ｂ，１４ｃ，１４ｄの位置関係は、第１の実施形態に係るＴＥＧ６と下地配線２ａ，２ｂ，２ｃの位置関係と略同一である。このため、ＴＥＧ１９ｄの両端に形成されたパッドに端子を接続し、これら端子間の電気抵抗を測定することにより、第１の実施形態と同様に、Ａｌ合金配線１９ａ，１９ｂの形成条件が適切であったか否かを判断することができる。
【００５３】
Ａｌ合金配線１９ａ，１９ｂの形成条件が適切でなかった場合、Ａｌ合金膜を形成するスパッタリング装置、フォトレジスト膜を塗布する装置、露光装置、現像装置、及びエッチング装置の少なくとも一つの動作条件を調整する。
【００５４】
また、第２のダミー配線１９ｅ，１９ｆ，１９ｇは互いに平行であり、かつＡｌ合金配線１９ａ，１９ｂ，１９ｃと略平行である。第２のダミー配線１９ｅの幅は、Ａｌ合金配線１９ａ，１９ｂ，１９ｃの最も細い部分に等しく、第２のダミー配線１９ｇの幅は、Ａｌ合金配線１９ａ，１９ｂ，１９ｃの最も太い部分に等しい。
【００５５】
次いで、図９（Ａ）の断面図及び図９（Ｂ）の平面図に示すように、Ａｌ合金配線１９ａ，１９ｂ，１９ｃ、ＴＥＧ１９ｄ、及び第２のダミー配線１９ｅ，１９ｇ，１９ｇそれぞれ上を含む全面上に、第２の層間絶縁膜２０を形成する。第２の層間絶縁膜２０は酸化シリコンを主成分としており、例えばＣＶＤ法により形成される。なお、第２の層間絶縁膜２０の表面には、下地にＡｌ合金配線１９ａ，１９ｂ，１９ｃ、第２のダミー配線１９ｅ，１９ｆ，１９ｇの影響を受けるため、チップ領域１ａ及びダイシングライン１ｂそれぞれにおいて、凹凸が形成される。
【００５６】
次いで、第２の層間絶縁膜２０の全面上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第２の層間絶縁膜２０上にはレジストパターンが形成される。次いで、レジストパターンをマスクとして第２の層間絶縁膜２０をエッチングする。これにより、第２の層間絶縁膜２０には、Ａｌ合金配線１９ａ，１９ｂ，１９ｃそれぞれ上に位置する接続孔（図示せず）が形成される。その後、レジストパターンを除去する。
【００５７】
次いで、スパッタリング装置を用いて、第２の層間絶縁膜２０の全面上にＡｌ合金膜を形成する。次いで、塗布装置を用いて、Ａｌ合金膜上にフォトレジスト膜を塗布し、露光装置を用いてフォトレジスト膜を露光し、さらに現像装置を用いて現像する。これにより、Ａｌ合金膜上にはレジストパターン５４が形成される。
【００５８】
次いで、エッチング装置を用いてＡｌ合金膜をエッチングする。このとき、レジストパターン５４はマスクとして用いられる。これにより、Ａｌ合金膜はパターニングされ、チップ領域１ａには複数のＡｌ合金配線２１ａが形成され、ダイシングライン１ｂにはＴＥＧ２１ｂが形成される。
【００５９】
複数のＡｌ合金配線２１ａは、一部が接続孔に埋め込まれることにより、Ａｌ合金配線１９ａ，１９ｂ，１９ｃのいずれかに接続している。ＴＥＧ２１ｂは、ＴＥＧ１９ｄと略同一の形状をしている。ＴＥＧ２１ｂと第２のダミー配線１９ｅ，１９ｆ，１９ｇの位置関係は、第１の実施形態に係るＴＥＧ１９ｄと第１のダミー配線１４ｂ，１４ｃ，１４ｄの位置関係と略同一である。このため、ＴＥＧ２１ｂの両端に形成されたパッドに端子を接続し、これら端子間の電気抵抗を測定することにより、Ａｌ合金配線２１ａの形成条件が適切であったか否かを判断することができる。
【００６０】
Ａｌ合金配線２１ａの形成条件が適切でなかった場合、Ａｌ合金膜を形成するスパッタリング装置、フォトレジスト膜を塗布する装置、露光装置、現像装置、及びエッチング装置の少なくとも一つの動作条件を調整する。
【００６１】
以上、第２の実施形態によれば、ダイシングラインのＴＥＧ１９ｄ，２１ｂそれぞれの下方に、ダミー配線を形成して段差を設けたため、ＴＥＧ１９ｄ，２１ｂが、チップ領域１ａのＡｌ合金配線１９ａ，１９ｂ，１９ｃ、２１ａと同様に、下地配線に起因した段差の影響を受ける。従って、ＴＥＧ１９ｄ，２１ｂは、配線形成工程の条件が適切であるか否かを、従来と比べて高い精度で検出することができる。
【００６２】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００６３】
【図１】（Ａ）は第１の実施形態に係る配線形成工程の検査方法を説明する為のモニター用のシリコン基板の断面図、（Ｂ）は（Ａ）の状態におけるシリコン基板の平面図。
【図２】図１の次の工程を説明する為の断面図。
【図３】（Ａ）は図２の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の状態におけるシリコン基板の平面図。
【図４】ＴＥＧ６に断線が生じている第１の例を示す平面図。
【図５】ＴＥＧ６に断線が生じている第２の例を示す平面図。
【図６】ＴＥＧ６の一部が細くなっている例を示す平面図。
【図７】第２の実施形態に係る半導体装置の製造方法を説明する為の断面図。
【図８】（Ａ）は図７の次の工程を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図、（Ｃ）は（Ａ）のＢ−Ｂ断面図。
【図９】（Ａ）は図８の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の状態におけるシリコン基板の平面図。
【図１０】（Ａ）は従来の半導体装置の構造を説明する為の断面図、（Ｂ）は（Ａ）の平面図。
【符号の説明】
【００６４】
１，１０，１０１…シリコン基板、１ａ…チップ領域、１ｂ…ダイシングライン、２ａ，２ｂ，２ｃ…下地配線、４…層間絶縁膜、６ａ，６ｂ…パッド、６ｃ，６ｄ…断線、６ｅ…細線部、１２，１０２…素子分離膜、１３，１０３…ゲート酸化膜、１４ａ，１０４…ゲート電極、１４ｂ，１４ｃ，１４ｄ…第１のダミー配線、１５ａ，１５ｂ，１５ｃ，１５ｄ，１０５…サイドウォール、１６ａ，１６ｂ，１０６ａ，１０６ｂ…低濃度不純物領域、１７ａ，１７ｂ，１０７ａ，１０７ｂ…不純物領域、１８，１０８…第１の層間絶縁膜、１８ａ，１０８ａ…接続孔、１９ａ，１９ｂ，１９ｃ，２１ａ，１０９ａ，１０９ｂ，１０９ｃ，１１１…Ａｌ合金配線、１９ｄ，２１ｂ…ＴＥＧ、１９ｅ，１９ｆ，１９ｇ…第２のダミー配線、２０，１１０…第２の層間絶縁膜、５０，５２，５４…レジストパターン

【特許請求の範囲】
【請求項１】
半導体基板の上方に、互いに略平行かつ幅が互いに異なる複数の下地配線を形成する工程と、
前記複数の下地配線上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
を具備する配線形成工程の検査方法。
【請求項２】
前記評価用配線パターンを形成する工程の後に、前記評価用配線パターンの抵抗を測定する工程と、
前記抵抗値が基準を満たさない場合には、前記絶縁膜の形成条件、前記導電膜の形成条件、及び前記導電膜のパターニング条件の少なくとも一つを変更し、前記抵抗値が基準を満たす場合には、前記導電膜の形成条件及び前記導電膜のパターニング条件それぞれが適切であると判断する工程と、
を具備する請求項１に記載の配線形成工程の検査方法。
【請求項３】
最も細い前記下地配線の幅は、検査対象となる配線形成工程で形成される最も細い配線の幅に略等しく、最も太い前記下地配線の幅は、検査対象となる配線形成工程で形成される最も太い配線の幅に略等しい請求項１又は２に記載の配線形成工程の検査方法。
【請求項４】
前記評価用配線パターンを形成する工程において、前記評価用配線パターンが、前記複数の下地配線を複数回略直角に跨ぐように形成する請求項１〜３のいずれか一項に記載の配線形成工程の検査方法。
【請求項５】
半導体基板のチップ領域に第１の配線層を形成するとともに、前記半導体基板のダイシングラインに、互いに略平行な複数の下地配線を形成する工程と、
前記第１の配線層及び前記複数の下地配線上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記チップ領域に、第２の配線層を形成するとともに、前記ダイシングラインに、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
を具備する半導体装置の製造方法。
【請求項６】
最も細い前記下地配線の幅は、前記第１の配線層が有する最も細い配線の幅に略等しく、最も太い前記下地配線の幅は、前記第１の配線層が有する最も太い配線の幅に略等しい請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の配線層は、ポリシリコン配線又はＡｌ合金配線のいずれかである請求項５に記載の半導体装置の製造方法。
【請求項８】
配線形成用レジストパターンの形成条件を設定する工程と、
第１の配線層上に形成された絶縁膜上に導電膜を形成する工程と、
前記導電膜上に配線形成用レジストパターンを形成する工程と、
前記配線形成用レジストパターンをマスクとして、前記導電膜をエッチングすることにより、前記絶縁膜上に第２の配線層を形成する工程と、
を具備し、
前記配線形成用レジストパターンの形成条件を設定する工程は、
モニター用の半導体基板の上方に、互いに略平行な複数の下地配線を形成する工程と、
前記複数の下地配線上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記配線形成用レジストパターンを形成する条件で、前記導電膜上に評価用レジストパターンを形成する工程と、
前記評価用レジストパターンを用いて前記導電膜をパターニングすることにより、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
前記評価用配線パターンの抵抗を測定する工程と、
前記抵抗値が基準を満たさない場合には、前記配線形成用レジストパターンの形成条件を変更し、前記抵抗値が基準を満たす場合には、前記配線形成用レジストパターンの形成条件が適切であると判断する工程と、
を具備する半導体装置の製造方法。
【請求項９】
導電膜形成装置の動作条件を設定する工程と、
前記導電膜形成装置を用いて、第１の配線層上に形成された絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上に第２の配線層を形成する工程と、
を具備し、
前記導電膜形成装置の動作条件を設定する工程は、
モニター用の半導体基板の上方に、互いに略平行な複数の下地配線を形成する工程と、
前記複数の下地配線上に絶縁膜を形成する工程と、
前記導電膜形成装置を用いて、前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
前記評価用配線パターンの抵抗を測定する工程と、
前記抵抗値が基準を満たさない場合には、前記導電膜形成装置の動作条件を変更し、前記抵抗値が基準を満たす場合には、前記導電膜形成装置の動作条件が適切であると判断する工程と、
を具備する半導体装置の製造方法。
【請求項１０】
絶縁膜形成装置の動作条件を設定する工程と、
前記絶縁膜形成装置を用いて、第１の配線層上に絶縁膜を形成する工程と、
前記絶縁膜上に第２の配線層を形成する工程と、
を具備し、
前記絶縁膜形成装置の動作条件を設定する工程は、
モニター用の半導体基板の上方に、互いに略平行な複数の下地配線を形成する工程と、
前記絶縁膜形成装置を用いて、前記複数の下地配線上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記複数の下地配線を跨ぐ評価用配線パターンを形成する工程と、
前記評価用配線パターンの抵抗を測定する工程と、
前記抵抗値が基準を満たさない場合には、前記絶縁膜形成装置の動作条件を変更し、前記抵抗値が基準を満たす場合には、前記絶縁膜形成装置の動作条件が適切であると判断する工程と、
を具備する半導体装置の製造方法。
【請求項１１】
互いに略平行に形成された複数の下地配線と、
前記複数の下地配線上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記複数の下地配線を跨ぐ評価用配線パターンと、
を具備する評価用半導体基板。
【請求項１２】
半導体基板の上方に形成され、チップ領域に位置する第１の配線層と、
前記半導体基板の上方に形成され、前記配線層と同一層かつダイシングラインの上方に位置し、互いに略平行である複数の下地配線と、
前記第１の配線層上及び前記複数の下地配線上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記チップ領域に位置する第２の配線層と、
前記絶縁膜上に形成され、前記複数の下地配線を跨ぐ評価用配線パターンと、
を具備する半導体装置。

【図１】