酸化物半導体素子、酸化物半導体素子の製造方法、酸化物半導体素子を含む表示装置、及び酸化物半導体素子を含む表示装置の製造方法
【課題】酸化物半導体素子、酸化物半導体素子の製造方法、酸化物半導体素子を含む表示装置、及び酸化物半導体素子を含む表示装置の製造方法を提供すること。
【解決手段】酸化物半導体素子は、基板上に配置されるゲート電極と、リセス構造を含むゲート絶縁層と、ゲート絶縁層の一側上に配置されるソース電極と、ゲート絶縁層の他側上に配置されるドレーン電極と、ゲート絶縁層、ソース電極、及びドレーン電極上に配置されるアクティブパターンとを含むようにすることができる。リセス構造はゲート電極の上部に位置するようにすることができ、アクティブパターンはリセス構造を埋め立てるようにすることができる。酸化物半導体素子がリセス構造を有するゲート絶縁層を具備することによって、電荷移動度、閾値電圧分布、動作電流などの多様な電気的特性を向上させることができる。
【解決手段】酸化物半導体素子は、基板上に配置されるゲート電極と、リセス構造を含むゲート絶縁層と、ゲート絶縁層の一側上に配置されるソース電極と、ゲート絶縁層の他側上に配置されるドレーン電極と、ゲート絶縁層、ソース電極、及びドレーン電極上に配置されるアクティブパターンとを含むようにすることができる。リセス構造はゲート電極の上部に位置するようにすることができ、アクティブパターンはリセス構造を埋め立てるようにすることができる。酸化物半導体素子がリセス構造を有するゲート絶縁層を具備することによって、電荷移動度、閾値電圧分布、動作電流などの多様な電気的特性を向上させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体素子、酸化物半導体素子の製造方法、酸化物半導体素子を含む表示装置、及び酸化物半導体素子を含む表示装置の製造方法に関する。より詳細には、本発明はリセス構造（recess structure）を有するゲート絶縁層を含む酸化物半導体素子、このような酸化物半導体素子の製造方法、前記酸化物半導体素子を含む表示装置、及び前記酸化物半導体素子を含む表示装置の製造方法に関する。
【背景技術】
【０００２】
従来のボトムゲート（bottom gate）構造を有する薄膜トランジスタ（ＴＦＴ）は、基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁層と、前記ゲート絶縁層上に配置されるソース電極及びドレーン電極と、前記ソース電極と前記ドレーン電極との間のゲート絶縁層と、前記ソース及びドレーン電極に接触するアクティブ層（active layer）と、を含む。
【０００３】
従来のボトムゲート構造を有するトランジスタの製造方法において、ゲート絶縁層上にソース電極及びドレーン電極を形成するための金属層が形成されるので、前記金属層を蒸着する間、前記ゲート絶縁層に内部応力（internal stress）が生成されやすい。このように、内部応力が生成されたゲート絶縁層上にアクティブ層を形成する場合、前記トランジスタの電圧−電流特性が劣化する問題が発生する。また、前記金属層をエッチングして前記ソース及びドレーン電極を形成する間、前記ゲート絶縁層の表面にエッチング損傷が発生し、金属粒子、金属化合物などのような反応副産物が前記ゲート絶縁層上に残留することになり、これに従って、前記アクティブ層と前記ゲート絶縁層との間の界面状態が不均一になり、結局、前記トランジスタが閾値電圧（Ｖｔｈ）の分布の増加、電荷移動度（mobility）、駆動電流（Ｉｏｎ）の減少などのような多様な電気的特性が劣化する問題が生じる。特に、アクティブ層が半導体酸化物からなる酸化物半導体素子の場合には電気的特性変化に非常に敏感であるので、上述通り電気的特性が劣化した酸化物半導体素子を液晶表示（ＬＣＤ）装置、有機発光表示（ＯＬＥＤ）装置などの表示装置に適用することは難しい。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一目的は、リセス構造を有するゲート絶縁層を具備して向上した電気的特性を確保することのできる酸化物半導体素子を提供することにある。
【０００５】
本発明の他の目的は、リセス構造を有するゲート絶縁層を具備して向上した電気的特性を確保することのできる酸化物半導体素子の製造方法を提供することにある。
【０００６】
本発明のまた他の目的は、リセス構造を含み、電気的特性が改善した酸化物半導体素子を含む表示装置を提供することにある。
【０００７】
本発明のさらに他の目的は、リセス構造を含み、電気的特性が改善した酸化物半導体素子を含む表示装置の製造方法を提供することにある。
【０００８】
しかし、本発明が解決しようとする課題は上述の目的に限定されるのではなく、本発明の思想及び領域から逸脱しない範囲内で多様に拡張されるようにすることができる。
【課題を解決するための手段】
【０００９】
上述した本発明の一目的を達成するために、本発明の例示的な実施形態に係る酸化物半導体素子にはゲート電極、リセス構造を有するゲート絶縁層、ソース電極、ドレーン電極、及びアクティブパターンを含むようにすることができる。前記ゲート電極は基板上に配置されるようにすることができ、前記ゲート絶縁層は前記ゲート電極を覆って前記基板上に配置されるようにすることができる。前記リセス構造は前記ゲート電極の上部に位置することができる。前記ソース電極及び前記ドレーン電極は、それぞれ前記ゲート絶縁層の一側及び他側上に配置されるようにすることができる。前記アクティブパターンは前記リセス構造を満たすことができ、前記ソース電極及び前記ドレーン電極上に配置されるようにすることができる。前記リセス構造は前記ゲート絶縁層にプラズマ処理及び／または洗浄処理を遂行して形成することができる。
【００１０】
例示的な実施形態において、前記ソース電極及び前記ドレーン電極には、それぞれ金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【００１１】
例示的な実施形態によると、前記アクティブパターンには二成分系化合物、三成分系化合物、または、四成分系化合物を含む半導体酸化物を含むようにすることができる。例えば、前記アクティブパターンは、インジウム、亜鉛、ガリウム、錫、チタン、アルミニウム、ハフニウム、ジルコニウム、マグネシウムなどを含む半導体酸化物を含むようにすることができる。これらは単独または互いに組合わせて含まれるようにすることができる。他の例示的な実施形態において、前記アクティブパターンは前記半導体酸化物にリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、炭素、窒素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫、フッ素などが添加された組成を有するようにすることができる。これらは単独または互いに組合わせて添加することができる。
【００１２】
例示的な実施形態において、前記リセス構造は前記基板に対して第１傾斜角度を有する側壁を含むようにすることができ、前記ソース電極及び前記ドレーン電極はそれぞれ前記基板に対して第２傾斜角度を有する側壁を含むようにすることができる。この場合、前記第２傾斜角度は前記第１傾斜角度より実質的に大きいこともある。例えば、前記第１傾斜角度と前記第２傾斜角度との間の比は、約１.０：０.５〜約１.０：９.０程度になるようにすることができる。
【００１３】
例示的な実施形態において、前記アクティブパターンの下部は前記リセス構造を満たすようにすることができ、前記アクティブパターンの中央部は前記ソース及びドレーン電極に接触するようにすることができる。ここで、前記アクティブパターンの中央部の側壁の傾斜角度が前記アクティブパターンの下部の側壁傾斜角度より実質的に大きいこともある。例えば、前記アクティブパターンの下部の側壁の傾斜角度と前記アクティブパターンの中央部の側壁の傾斜角度との間の比は、約１.０：０.５〜約１.０：９.０程度になるようにすることができる。
【００１４】
例示的な実施形態において、前記ゲート絶縁層は実質的に平坦な上面を有するようにすることができる。この場合、前記リセス構造の深さと前記ゲート絶縁層の厚さとの間の比は、約１.０：１.７〜約１.０：３０.０程度になるようにすることができる。
【００１５】
他の例示的な実施形態において、前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含むようにすることができる。そこで、前記リセス構造の深さと前記ゲート絶縁層の厚さとの間の比は約１.０：１.７〜約１.０：１０.０程度になるようにすることができる。また、前記ソース電極及び前記ドレーン電極はそれぞれ前記ゲート絶縁層の段差部に隣接する段差部を含むようにすることができる。
【００１６】
例示的な実施形態において、前記ソース電極は第１電極パターン及び第２電極パターンを含むようにすることができ、前記ドレーン電極は第３電極パターン及び第４電極パターンを含むようにすることができる。例えば、前記第１電極パターン及び前記第３電極パターンは、それぞれ金属、合金、透明導電性物質などを含むようにすることができる。また、前記第２電極パターン及び前記第４電極パターンはそれぞれ金属窒化物を含むようにすることができる。
【００１７】
上述した本発明の他の目的を達成するために、本発明の例示的な実施形態に係る酸化物半導体素子の製造方法において、基板上にゲート電極を形成した後、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成することができる。前記ゲート絶縁層上に電極層を形成した後、前記電極層上にマスクパターンを形成することができる。前記マスクパターンをエッチングマスクとして利用して前記電極層をエッチングすることによって前記ゲート絶縁層上にソース電極及びドレーン電極を形成した後、前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にはアクティブパターンが形成されるようにすることができる。
【００１８】
例示的な実施形態において、前記リセス構造はプラズマ処理及び／または洗浄処理を遂行して得られるようにすることができる。例えば、前記プラズマ処理はフッ化硫黄（sulfur fluoride）を含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、オゾンを含むガスなどから生成されるプラズマを使って遂行することができる。これらのガスは、単独または互いに組合わせて使うことができる。また、前記洗浄処理は金属化合物を除去できる溶液を使って遂行することができる。例えば、前記金属化合物を除去できる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、臭化ヨウ素を含む溶液を含むようにすることができる。これらの溶液は単独または互いに組合わせて使うことができる。
【００１９】
例示的な実施形態において、前記リセス構造の形成後に前記ソース及びドレーン電極から前記マスクパターンを除去することができる。
【００２０】
例示的な実施形態に係る前記リセス構造を形成する過程において、前記ソース電極とドレーン電極との間の前記ゲート絶縁層にプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成することができる。前記ソース及びドレーン電極から前記マスクパターンを除去した後、前記予備リセス構造を有するゲート絶縁層に洗浄処理を遂行することができる。
【００２１】
例示的な実施形態に係る前記リセス構造を形成する過程において、前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成した後、前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成することができる。前記リセス構造の形成後に前記ソース電極及びドレーン電極から前記マスクパターンを除去することができる。
【００２２】
例示的な実施形態に係る前記電極層を形成する過程において、前記ゲート絶縁層上に第１電極膜を形成した後、前記第１電極膜上に第２電極膜を形成することができる。ここで、前記第２電極膜は前記第１電極膜の上部を窒化処理して得ることができる。例えば、前記第２電極膜は、前記第１電極膜を窒素を含む雰囲気下で熱処理するか、または、前記第１電極膜を窒素を含むガスから生成されたプラズマで処理して形成することができる。また、前記第２電極膜及び前記第１電極膜を部分的にエッチングして、前記ゲート電極の一側上に第１電極パターン及び第２電極パターンを含む前記ソース電極を形成することができ、前記ゲート電極の他側上に第３電極パターン及び第４電極パターンを含む前記ドレーン電極を形成することができる。前記リセス構造物を形成する過程において、前記ソース電極及び前記ドレーン電極から前記マスクパターンを除去した後、前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び／または洗浄処理を遂行することができる。
【００２３】
上述の本発明のまた他の目的を達成するために、本発明の例示的な実施形態に係る表示装置は、基板、前記基板上に配置されるゲート電極、前記ゲート電極を覆って前記基板上に配置されるゲート絶縁層、前記ゲート絶縁層の一側上に配置されるソース電極、前記ゲート絶縁層の他側上に配置されるドレーン電極、前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上に配置されるアクティブパターン、前記ドレーン電極に電気的に接続される第１電極、前記第１電極上に配置される発光層、そして前記発光層上に配置される第２電極を含むようにすることができる。前記ゲート絶縁層は前記ゲート電極の上部に位置するリセス構造を含むようにすることができる。前記アクティブパターンは前記リセス構造を満たして前記ソース電極及び前記ドレーン電極上に配置されるようにすることができる。
【００２４】
上述の本発明のさらに他の目的を達成するために、本発明の例示的な実施形態に係る表示装置の製造方法において、基板上にゲート電極を形成した後、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成することができる。前記ゲート絶縁層上に電極層を形成した後、前記電極層上にマスクパターンを形成することができる。前記マスクパターンを利用して前記電極層をエッチングして前記ゲート絶縁層上にソース電極及びドレーン電極を形成することができる。前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成することができる。前記ドレーン電極に電気的に接続される第１電極を形成した後、前記第１電極上に発光層及び第２電極を形成することができる。前記リセス構造はプラズマ処理及び／または洗浄処理を遂行して形成することができる。
【発明の効果】
【００２５】
本発明の例示的な実施形態によると、プラズマ処理及び／または洗浄処理を通じてソース電極とドレーン電極との間のゲート絶縁層にリセス構造を形成するので、前記ソース電極及びドレーン電極を形成する間に前記ゲート絶縁層に生成される内部応力を除去することができ、前記ゲート絶縁層に発生するエッチング損傷とそれに起因する残留応力も効果的に除去することができる。また、前記ゲート絶縁層とアクティブパターンとの間に残留する金属原子、金属化合物などのエッチング副産物を前記ゲート絶縁層から完全に除去することができる。前記リセス構造を埋め立てながら前記アクティブパターンに形成される前記酸化物半導体素子のチャネル領域が均一且つ平坦になり、前記酸化物半導体素子の動作電流の低下、閾値電圧分布の増加、前記チャネル領域においての電荷移動度の減少などの電気的特性の劣化を防止して向上した電気的特性を確保することができる。また、前記リセス構造によって前記ゲート絶縁層が相対的に薄い厚さを有するので、前記酸化物半導体素子の電荷移動度、駆動電流などの電気的特性をより向上させることができる。前記酸化物半導体素子を有機発光表示装置、フレキシブルディスプレイ装置などのような表示装置に適用する場合、前記表示装置の厚さを減少させることができ、前記表示装置によってディスプレイされる画像の解像度を増加させることができ、画面の駆動速度も向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。
【図２】本発明の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図３】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図４】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図５】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図６】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図７】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図８】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図９】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図１０】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１１】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１２】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１３】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図１４】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図１５】本発明の他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。
【図１６】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図１７】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１８】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１９】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図２０】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図２１】本発明のまた他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。
【図２２】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図２３】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図２４】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置を説明するための断面図である。
【図２５】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。
【図２６】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。
【図２７】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。
【図２８】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００２７】
以下、本発明の例示的な実施形態に係る酸化物半導体素子、酸化物半導体素子の製造方法、酸化物半導体素子を含む表示装置、及び酸化物半導体素子を含む表示装置の製造方法について添付する図面を参照して詳細に説明するが、本発明が下記実施形態によって制限されるのではなくて、該当分野で通常の知識を有する者であれば本発明の技術的思想を逸脱しない範囲内で本発明を多様な他の形態で実現することができる。
【００２８】
本明細書において、特定の構造的乃至機能的説明は単に本発明の実施形態を説明するための目的として例示したことであり、本発明の実施形態は多様な形態で実施されるようにすることができ、本明細書に説明した実施形態に限定するとは解釈されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物乃至代替物を含むことと理解するべきである。ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていたりすることも意味するが、中間に他の構成要素が存在する場合も含むと理解するべきである。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「直接〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同く解釈すべきである。
【００２９】
本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００３０】
第１、第２、第３、第４等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第１構成要素が第２、第３または第４構成要素と命名することができ、類似に第２乃至第４構成要素も交互に命名することができる。
【００３１】
酸化物半導体素子及び酸化物半導体素子の製造方法
図１は本発明の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。図２は本発明の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【００３２】
図１を参照すると、前記酸化物半導体素子は基板５上に提供されるようにすることができ、ゲート電極１０、ゲート絶縁層１５、ソース電極２０、ドレーン電極２５及びアクティブパターン３０を含むようにすることができる。
【００３３】
基板５は透明絶縁基板を含むようにすることができる。例えば、基板５はガラス基板、透明プラスチック基板、透明金属酸化物基板などから構成されるようにすることができる。例示的な実施形態において、基板５上にはバッファ層（図示せず）が形成されるようにすることができる。前記バッファ層は基板５に不純物が拡散する現象を防止することができ、基板５全体の平坦度を向上させる役割を遂行することができる。即ち、基板５の上面が相対的に不均一な場合でも、前記バッファ層が平坦な上面を有しながら基板５上に配置されるようにすることができる。また、基板５上に前記バッファ層が存在する場合、ゲート電極１０を形成する間に発生する応力（stress）を減少させてゲート電極１０をより容易に形成することができる。前記バッファ層はシリコン化合物を含むようにすることができる。例えば、前記バッファ層はシリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）等からなるようにすることができる。前記バッファ層はシリコン化合物からなる単層構造または多層構造を有するようにすることができる。
【００３４】
図１及び図２を参照すると、ゲート電極１０は基板５上に形成する（ステップＳ１０）。ゲート電極１０には前記酸化物半導体素子が適用される表示装置のゲートライン（図示せず）が接続されるようにすることができる。ゲート電極１０は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。例えば、ゲート電極１０はアルミニウム（Ａｌ）、アルミニウムを含む合金、アルミニウム窒化物（ＡｌＮｘ）、銀（Ａｇ）、銀を含む合金、タングステン（Ｗ）、タングステン窒化物（ＷＮｘ）、銅（Ｃｕ）、銅を含む合金、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モリブデンを含む合金、チタン（Ｔｉ）、チタン窒化物（ＴｉＮｘ）、白金（Ｐｔ）、タンタル（Ｔａ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、タンタル窒化物（ＴａＮｘ）、ストロンチウム・ルテニウム酸化物（ＳｒＲｕｘＯｙ）、亜鉛酸化物（ＺｎＯｘ）、インジウム錫酸化物（ＩＴＯ）、錫酸化物（ＳｎＯｘ）、インジウム酸化物（ＩｎＯｘ）、ガリウム酸化物（ＧａＯｘ）、インジウム亜鉛酸化物（ＩＺＯ）等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【００３５】
例示的な実施形態において、ゲート電極１０は上述の金属、合金、金属窒化物、導電性金属酸化物、または透明導電性物質からなる単層構造を有するようにすることができる。また、ゲート電極１０は上述した金属、合金、金属窒化物、導電性金属酸化物、及び／または、透明導電性物質で構成された多層構造から形成することもできる。ゲート電極１０が前記透明導電性物質を含む場合、後述のように前記酸化物半導体素子の構成要素が全体的に透明な物質からなるようにすることができるので前記酸化物半導体素子を透明なフレキシブルディスプレイ装置などに容易に適用することができる。
【００３６】
従来の表示装置に適用されるトランジスタのゲート電極はアルミニウム、銀、銅などのような抵抗の低い金属からなる。しかし、このように抵抗の低い金属は耐熱性が相対的に低かったりまたは相対的に腐食されやすいという問題がある。このような問題点を考慮して例示的な実施形態によると、電気伝導性が相対的に高い第１金属と耐熱性が優れた第２金属を組み合わせてゲート電極１０を具現することができる。即ち、ゲート電極１０は、アルミニウム、銀、銅などの抵抗の低い第１金属膜とモリブデン、チタン、クロム、タンタル、ルテニウム、タングステン、ネオジム、スカンジウムなどの耐熱性が相対的に優れた第２金属膜または金属化合物膜が組合わせられた多層構造を有するようにすることができる。例えば、ゲート電極１０は、アルミニウム膜とモリブデン膜、銀膜とモリブデン膜、銅膜とモリブデン膜、銅膜とチタン窒化物膜、銅膜とタンタル窒化物膜、チタン窒化物膜とモリブデン膜などのような多様な膜の組合せを含む多層構造を有するようにすることができる。また、ゲート電極１０は相対的に優れた電気伝導性を有する第１金属のうちいずれか一つ以上を含む第１金属膜、相対的に優れた耐熱性を有する第２金属のうちいずれかの一つ以上を含む第２金属膜及び／または耐熱性が相対的に優れた金属化合物のうちいずれか一つ以上を含む金属化合物膜のうち少なくとも一つを含む多層構造を有するようにすることもできる。
【００３７】
図１及び図２に図示したように、ゲート絶縁層１５はゲート電極１０を覆って基板５上に形成する（ステップＳ２０）。例示的な実施形態において、ゲート絶縁層１５はゲート電極１０を十分に覆いながら、ゲート電極１０の周辺で段差部が生成されずに実質的に平坦な上面を有するようにすることができる。この場合、ゲート絶縁層１５は相対的に厚い厚さで形成することができる。例えば、ゲート絶縁層１５は基板５の上面から約５００Å〜約３，０００Å程度の厚さを有するようにすることができる。
【００３８】
ゲート絶縁層１５はシリコン化合物、金属酸化物などを含むようにすることができる。例えば、ゲート絶縁層１５はシリコン酸化物、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物、アルミニウム酸化物（ＡｌＯｘ）、タンタル酸化物（ＴａＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、チタン酸化物（ＴｉＯｘ）等からなるようにすることができる。これらは単独または互いに組合わせて使うことができる。また、ゲート絶縁層１５は上述のシリコン化合物及び／または金属酸化物を含む単層構造または多層構造を有するようにすることができる。
【００３９】
ソース電極２０とドレーン電極２５は、それぞれ下に位置するゲート電極１０を中心にゲート絶縁層１５の一側及び他側上に位置するようにすることができる。ゲート絶縁層１５が平坦な上面を有する場合、ソース電極２０及びドレーン電極２５も段差部を有せず、実質的に平坦な上面を有するようにすることができる。ソース電極２０には前記表示装置のデータライン（図示せず）が接続されるようにすることができ、ドレーン電極２５には前記表示装置の画素電極（図示せず）が電気的に接触されるようにすることができる。
【００４０】
例示的な実施形態に係るソース電極２０及びドレーン電極２５を形成する過程において、図２に図示したように、ゲート絶縁層１５上に電極層を形成した後（ステップＳ３０）、前記電極層上にマスクパターンを形成する（ステップＳ４０）。このようなマスクパターンをエッチングマスクとして利用して前記電極層をパターニングすることによって、ゲート絶縁層１５上にソース電極２０及びドレーン電極２５を形成する（ステップＳ５０）。
【００４１】
ソース電極２０及びドレーン電極２５は、それぞれ金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。例えば、ソース電極２０とドレーン電極２５はアルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、これらの合金、これらの窒化物、ストロンチウム・ルテニウム酸化物（ＳｒＲｕｘＯｙ）、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを含むようにすることができる。また、ソース電極２０及びドレーン電極２５はそれぞれ金属、合金、金属窒化物、導電性金属酸化物、及び／または、透明導電性物質からなる単層構造または多層構造を有するようにすることができる。
【００４２】
例示的な実施形態において、アルミニウム、銅などのような相対的に低い電気抵抗を有する導電性物質でソース電極２０とドレーン電極２５を構成する場合には前記酸化物半導体素子の電気的特性の側面で相対的に有利なこともある。しかし、相対的に低い電気抵抗を有する導電性物質は耐熱性が相対的に低いか、または、簡単に腐食されることがある。従って、ソース電極２０とドレーン電極２５は前記導電性物質に耐熱性物質が追加的に含まれた組成を有するようにすることができる。ソース電極２０とドレーン電極５５に含まれる前記耐熱性物質の例としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、ルテニウム、スカンジウムなどを挙げることができる。例えば、ソース電極２０及びドレーン電極２５は前記耐熱性物質を含む第１導電膜、前記低抵抗物質を含む第２導電膜、前記耐熱性物質を含む第３導電膜からなる多層構造を有するようにすることができる。ソース電極２０とドレーン電極２５が多層構造を有する場合、前記導電性物質によってソース電極２０及びドレーン電極２５が低い抵抗を有しながらも、前記耐熱性物質の存在によりソース電極２０及びドレーン電極２５のヒロック（Hillock）現象を防止することができる。
【００４３】
再び図１及び図２を参照すると、ゲート絶縁層１５にリセス構造（recess structure）１８を形成する（ステップＳ６０）。このように、ゲート絶縁層１５の上部にリセス構造１８を形成した後、ソース電極２０及びドレーン電極２５から前記マスクパターンを除去する（ステップＳ７０）。例えば、前記マスクパターンがフォトレジストを含む場合、前記マスクパターンはストリッピング（stripping）工程及び／またはアッシング（ashing）工程を利用して除去することができる。
【００４４】
例示的な実施形態において、リセス構造１８はゲート絶縁層１５の上面から所定の深さ（ｄ）で形成されるようにすることができる。例えば、リセス構造１８は、ゲート絶縁層１５の上面から約１００Å〜約３００Å程度の深さ（ｄ）で形成することができる。これによって、リセス構造１８の深さとゲート絶縁層１５の厚さとの間の比率は約１.０：１.７〜約１.０：３０.０程度になるようにすることができる。また、リセス構造１８はゲート電極１０に比べて相対的に小面積を有するようにすることができる。ところが、このようなリセス構造１８のサイズは前記酸化物半導体素子のサイズ、電気的特性などにより変化するようにすることができる。
【００４５】
図１に例示的に図示した酸化物半導体素子において、リセス構造１８がソース電極２０とドレーン電極２５との間で露出される部分のゲート絶縁層１５に全体的に形成されるが、このようなリセス構造１８は露出される部分のゲート絶縁層１８の一部にのみ形成されるようにすることもできる。ゲート絶縁層１５のリセス構造１８は実質的に円形の形状、実質的に楕円形の形状、実質的に多角形の形状などの多様な平面構造を有するようにすることができる。また、リセス構造１８は基板５に実質的に直交する軸線（axis）に対して相対的に小さな第１角度で傾斜した側壁を有するようにすることができる。例えば、リセス構造１８はゲート電極１０に実質的に直交する方向に対して約１０°〜約６０°程度の第１角度で傾斜した側壁を有するようにすることができる。このようなゲート絶縁層１５のリセス構造１８にはアクティブパターン３０の下部が位置するようにすることができる。即ち、アクティブパターン３０はリセス構造１８を埋め立てながらゲート絶縁層１５上に配置されるようにすることができる。従って、アクティブパターン３０はリセス構造１８に部分的に埋め立てられる形状を有するようにすることができる。
【００４６】
例示的な実施形態によると、ゲート絶縁層１５のリセス構造１８はソース電極２０とドレーン電極２５との間で露出されるゲート絶縁層１５に対してプラズマ処理（plasma treatment）を遂行して得られるようにすることができる。即ち、リセス構造１８は残留応力が生成されたりまたはエッチング損傷を受けたり、或いはエッチング副産物（etched by-product）などが残留するゲート絶縁層１５の一部を前記プラズマ処理で除去することによって形成することができる。例えば、前記プラズマ処理はフッ化硫黄（ＳＦｘ）を含むガス、フッ化塩素（ＣＦｘ）を含むガス、塩化水素（ＨＣｌ）を含むガス、ホウ素塩化物（ＢＣｌｘ）を含むガス、炭化水素（ＣｘＨｙ）を含むガス、酸素（Ｏ２）を含むガス、オゾン（Ｏ３）を含むガスなどを含むガスから生成されるプラズマを使って遂行することができる。これらのガスは単独または互いに混合して使うことができる。
【００４７】
他の例示的な実施形態において、リセス構造１８はソース電極２０とドレーン電極２５との間で露出されたゲート絶縁層１５を洗浄処理（cleaning treatment）を通じて部分的に除去して得ることができる。前記洗浄処理は金属化合物を除去できる溶液と純水（water）または脱イオン水（deionized water）の混合溶液を使って遂行することができる。即ち、前記洗浄処理は薄められた金属化合物を除去できる溶液を使って遂行することができる。例えば、前記洗浄処理はフッ化水素（ＨＦ）を含む溶液、塩化水素（ＨＣｌ）を含む溶液、リン酸（Ｈ３ＰＯ４）を含む溶液、水酸化カリウム（ＫＯＨ）を含む溶液、臭化水素（ＨＢｒ）を含む溶液、臭化ヨウ素（ＨＩ）を含む溶液などの金属化合物を除去できる溶液を使って遂行することができる。これら溶液は単独または互いに組合わせて使うことができる。
【００４８】
また他の例示的な実施形態によると、ゲート絶縁層１５のリセス構造１８は上述したプラズマ処理と洗浄処理を全部遂行して得ることができる。例えば、ゲート絶縁層１５の一部に対して上述のプラズマ処理と洗浄処理を順次に遂行してリセス構造１８を形成することができる。また、ゲート絶縁層１５の一部に対して上述したプラズマ処理を遂行し、前記ソース電極２０及びドレーン電極２５から前記マスクパターンを除去した後、ゲート絶縁層１５の一部に対して上述の洗浄処理を遂行してリセス構造１８を得ることもできる。
【００４９】
図１及び図２に図示したように、アクティブパターン３０はリセス構造１８を有するゲート絶縁層１５、ソース電極２０、及びドレーン電極２５上に形成される（ステップＳ８０）。アクティブパターン３０はリセス構造１８を埋め立てながらゲート絶縁層１５上に配置されるので、アクティブパターン３０の下部側壁はリセス構造１８の側壁と実質的に同じ傾斜角度を有するようにすることができる。即ち、アクティブパターン３０の下部は基板５に実質的に直交する軸線に対して相対的に小さい第１傾斜角度を有するようにすることができる。
【００５０】
上述のように、ゲート絶縁層１５がリセス構造１８を含む場合、ソース電極２０とドレーン電極２５との間に位置する部分のゲート絶縁層１５の厚さがソース電極２０及びドレーン電極２５の下に位置する部分のゲート絶縁層１５の厚さに比べて相対的に薄くなるようにすることができる。即ち、ゲート電極１０上に位置するゲート絶縁層１５の厚さがリセス構造１８の深さ（ｄ）ほど減少するようにすることができる。リセス構造１８を埋め立てるアクティブパターン３０には前記酸化物半導体素子のチャネル領域が形成されるので、前記チャネル領域の下のゲート絶縁層１５が相対的に薄い厚さを有する場合には前記酸化物半導体素子の電荷移動度、駆動電流などの電気的は特性をより向上させることができる。
【００５１】
例示的な実施形態において、ソース電極２０とドレーン電極２５はそれぞれゲート絶縁膜１５に対して相対的に大きな第２角度で傾斜した側壁を有するようにすることができる。例えば、ソース電極２０とドレーン電極２５の側壁はそれぞれ基板５に実質的に直交する方向に対して約３０°〜約９０°程度の傾斜角度を有するようにすることができる。従って、リセス構造１８の第１傾斜角度と、ソース電極２０及びドレーン電極２５の第２傾斜角度との間の比は約１.０：０.５〜約１.０：９．０程度になるようにすることができる。上述通り、リセス構造１８、ソース電極２０及びドレーン電極２５がそれぞれ傾斜した側壁を有するようにすることができるので、このようなリセス構造１８、ソース電極２０及びドレーン電極２５のプロファイルに沿ってアクティブパターン３０をより容易に形成することができる。
【００５２】
例示的な実施形態によると、アクティブパターン３０はゲート絶縁層１５のリセス構造１８を埋め立てながらソース電極２０とドレーン電極２５上に配置されるようにすることができる。これによって、アクティブパターン３０の全体的な側壁は相違する傾斜角度を有する部分を含むようにすることができる。この場合、ゲート絶縁層１５に接触するアクティブパターン３０の下部側壁は基板５に対して実質的に直交する軸線から相対的に小さい第１角度に傾斜するようにすることができる。また、ソース電極２０及びドレーン電極２５にそれぞれ接触するアクティブパターン３０の中央部側壁は基板５に対して実質的に直交する方向から相対的に大きい第２角度に傾斜するようにすることができる。即ち、アクティブパターン３０の中央部側壁はリセス構造１８、ソース電極２０及びドレーン電極２５の傾斜構造と実質的に同一であるか、または、実質的に類似の傾斜構造を有するようにすることができる。これによって、アクティブパターン３０の下部側壁と中央部側壁との間の傾斜角度の比は、約１.０：０.５〜約１.０：９.０程度になるようにすることができる。
【００５３】
アクティブパターン３０の一側と他側は、それぞれソース電極２０とドレーン電極２５上に延びるようにすることができる。これによって、アクティブパターン３０の中央部はゲート電極１０の上部でゲート電極１０と実質的に重畳されるようにすることができ、アクティブパターン３０の両側部はそれぞれゲート電極１０の両側上部で部分的に重畳されるようにすることができる。アクティブパターン３０がソース電極２０、ドレーン電極２５及びゲート絶縁層１５上に位置するので、アクティブパターン３０の両側には段差部が生成されるようにすることができる。例えば、アクティブパターン３０は両側に段差部が形成されて実質的に「Ｕ」字に近い形状の断面形状を有するようにすることができる。
【００５４】
例示的な実施形態において、アクティブパターン３０はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）等を含む二成分系化合物（ＡＢｘ）、三成分系化合物（ＡＢｘＣｙ）、四成分系化合物（ＡＢｘＣｙＤｚ）等を含む半導体酸化物で構成されるようにすることができる。この時、アクティブパターン３０の電子キャリア濃度は約１×１０１２個／ｃｍ３〜約１×１０１８個／ｃｍ３程度になるようにすることができる。例えば、アクティブパターン３０はインジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、ガリウム亜鉛酸化物（ＧａＺｎｘＯｙ）、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛マグネシウム酸化物（ＺｎＭｇｘＯｙ）、亜鉛錫酸化物（ＺｎＳｎｘＯｙ）、亜鉛ジルコニウム酸化物（ＺｎＺｒｘＯｙ）、亜鉛酸化物（ＺｎＯｘ）、ガリウム酸化物（ＧａＯｘ）、チタン酸化物（ＴｉＯｘ）、錫酸化物（ＳｎＯｘ）、インジウム酸化物（ＩｎＯｘ）、インジウム−ガリウム−ハフニウム酸化物（ＩＧＨＯ）、錫−アルミニウム−亜鉛酸化物（ＴＡＺＯ）、インジウム−ガリウム−錫酸化物（ＩＧＳＯ）等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。他の例示的な実施形態によると、アクティブパターン３０は上述の半導体酸化物にリチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、フッ素（Ｆ）等がドーピングされた組成を有するようにすることができる。これらは単独または互いに組合わせて添加することができる。また、アクティブパターン３０は上述の半導体酸化物を含む単層構造または多層構造を有するようにすることができる。
【００５５】
他の例示的な実施形態によると、ソース電極２０及びドレーン電極２５とゲート絶縁層１５との間にはエッチング阻止層（図示せず）、保護層（図示せず）等のようなゲート絶縁層１５を保護できる追加的な層が配置されるようにすることができる。この時、前記エッチング阻止層または前記保護層はソース電極２０及びドレーン電極２５とゲート絶縁層１５とに対してエッチング選択比を有する物質からなるようにすることができる。例えば、前記エッチング阻止層または前記保護層はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、半導体酸化物などを含むようにすることができる。
【００５６】
上述においては、酸化物半導体素子に対して説明したが、例示的な実施形態に係るリセス構造を有するゲート絶縁層はアモルファスシリコン、ポリシリコン、部分結晶化シリコン、微細結晶を含むシリコンなどからなるアクティブパターン（領域）を含むトランジスタにも適用することができる。ここで、前記トランジスタは前記アクティブパターン（領域）の構成物質を除けば図１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。
【００５７】
本発明の例示的な実施形態によると、プラズマ処理及び／または洗浄処理を通じてソース電極２０とドレーン電極２５との間のゲート絶縁層１５にリセス構造１８を形成するので、ソース電極２０及びドレーン電極２５を形成する間にゲート絶縁層１５に発生する内部応力を除去することができ、ゲート絶縁層１５に発生するエッチング損傷とそれに起因する残留応力も効果的に除去することができる。また、ゲート絶縁層１５とアクティブパターン３０との間に残留する金属原子、金属化合物などのエッチング副産物をゲート絶縁層１５から完全に除去することができる。これによって、リセス構造１８を埋め立てながらアクティブパターン３０に形成する前記酸化物半導体素子のチャネル領域が均一且つ平坦になり、前記酸化物半導体素子の動作電流の低下、閾値電圧（Ｖｔｈ）分布の増加、前記チャネル領域においての電荷移動度の減少などの電気的特性の劣化を防止して向上した電気的特性を確保することができる。また、リセス構造１８によってゲート電極１０上にゲート絶縁層１５が相対的に薄い厚さを有するので前記酸化物半導体素子の電荷移動度、駆動電流などの電気的特性をより向上させることができる。
【００５８】
図３は本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図４〜図８は本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図３〜図８において、図１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図３〜図８を参照して説明する図示した酸化物半導体素子の製造方法はゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であることが理解できるはずである。
【００５９】
図３及び図４を参照すると、ガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質で構成された基板５０上にゲート電極５５を形成する（ステップＳ１００）。ゲート電極５５は基板５０上にスパッタリング（sputtering）工程、スプレー（spray）工程、化学気相蒸着法（ＣＶＤ）工程、原子層積層（ＡＬＤ）工程、真空蒸着（evaporation）工程、プリンティング（printing）工程等を通じて形成することができる。例示的な実施形態によると、基板５０上に第１導電層（図示せず）を形成した後、前記第１導電層をパターニングして基板５０上にゲート電極５５を形成することができる。この時、ゲート電極５５と同時に基板５０上にゲートライン（図示せず）が形成されるようにすることができる。例えば、前記ゲートラインは基板５０上で第１方向に沿って延長するようにすることができ、ゲート電極５５は前記ゲートラインから分岐される構造を有するようにすることができる。
【００６０】
ゲート電極５５はアルミニウム、アルミニウム合金、タングステン、銅、ニッケル、クロム、モリブデン、チタン、白金、タンタル、ルテニウムなどのような金属、このような金属を含む合金、このような金属の窒化物、導電性金属酸化物などを使って形成することができる。また、ゲート電極５５は単層構造または多層構造で形成することができる。例えば、ゲート電極５５は導電性を有する物質、及び／または、耐熱性を有する物質を含む単層構造または多層構造を有するようにすることができる。他の例示的な実施形態によると、ゲート電極５５は透明導電性物質を基板５０上に蒸着した後、蒸着された透明導電性物質をパターニングして基板５０上に形成することができる。例えば、前記透明導電性物質はインジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛酸化物、錫酸化物、ガリウム酸化物、インジウム酸化物などを使って形成することができる。
【００６１】
他の例示的な実施形態によると、基板５０上にバッファ層（図示せず）を形成した後、このようなバッファ層上にゲート電極５５を形成することができる。この時、前記バッファ層はシリコン酸化物、シリコン酸窒化物、及び／または、シリコン窒化物を含む単層構造または多層構造で基板５０上に形成することができる。前記バッファ層は基板５０の平坦度を向上させることができ、ゲート電極５５等を形成する間に金属原子が基板５０に拡散する現象を防止することができる。また、前記バッファ層は基板５０とゲート電極５５との間に発生するストレスを緩和させることができる。
【００６２】
図３及び図４に図示したように、基板５０上にゲート電極５５をカバーするゲート絶縁層６０を形成する（ステップＳ１１０）。ゲート絶縁層６０は化学気相蒸着工程、熱酸化工程、プラズマ増大化学気相蒸着（ＰＥＣＶＤ）工程、高密度プラズマ−化学気相蒸着（ＨＤＰ−ＣＶＤ）工程などを利用して形成することができる。また、ゲート絶縁層６０はシリコン化合物、金属酸化物などを使って形成することができる。例えば、ゲート絶縁層６０はシリコン酸化物、シリコン酸窒化物、ハフニウム酸化物、ジルコニウム酸化物、アルミニウム酸化物、タンタル酸化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。
【００６３】
例示的な実施形態において、ゲート絶縁層６０は前記酸化物半導体素子に入射される光の透過程度を考慮して相対的に厚い厚さで形成することができる。また、ゲート絶縁層６０はゲート電極５５を十分にカバーしながら平坦な上面を有するようにすることができる。この場合、化学機械的研磨（ＣＭＰ）工程及び／またはエッチバック（etch−back）工程などの平坦化工程を適用してゲート絶縁層６０の上面を平坦化させることができる。
【００６４】
図３及び図５を参照すると、ゲート絶縁層６０上に電極層６５を形成する（ステップＳ１２０）。電極層６５は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などをスパッタ法（sputtering）、プリンティング工程、真空蒸着工程、化学気相蒸着工程、原子層積層工程などでゲート絶縁層６０上に蒸着して形成することができる。例えば、電極層６５はアルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、これらの合金、これらの窒化物、それぞれインジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを使って形成することができる。これらは単独または互いに組合わせて使うことができる。このような電極層６５は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含む単層構造または多層構造で形成することができる。
【００６５】
他の例示的な実施形態において、ゲート絶縁層６０と電極層６５との間には、エッチング阻止層及び／または保護層が形成されるようにすることができる。例えば、前記エッチング阻止層及び／または前記保護層は、酸化物、窒化物、酸窒化物、半導体酸化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。前記エッチング阻止層及び／または前記保護層は、後続して電極層６５をエッチングする間、ゲート絶縁層６０を含む下部構造物を保護する機能を遂行することができる。
【００６６】
電極層６５上には、マスク層７０が形成される（ステップＳ１３０）。例示的な実施形態において、マスク層７０はフォトレジストをスピンコーティング（spin coating）工程で電極層６５上に塗布して形成することができる。他の例示的な実施形態によると、マスク層７０は酸化物、窒化物、酸窒化物などの電極層６５に対して相対的に高いエッチング選択比（etching selectivity）を有する物質を使って形成することができる。例えば、マスク層７０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。この場合、マスク層７０は、化学気相蒸着工程、原子層積層工程、プラズマ増大化学気相蒸着工程、高密度プラズマ−化学気相蒸着工程などを利用して形成することができる。また、マスク層７０は上述した酸化物、窒化物、及び／または酸窒化物を含む単層構造または多層構造で形成することができる。
【００６７】
図３及び図６を参照すると、マスク層７０を部分的にエッチングして電極層６５上にマスクパターン７５を形成する（ステップＳ１４０）。マスクパターン７５は電極層６５中、下にゲート電極５５が位置する部分を露出させる。マスク層７０がフォトレジストを含む場合、マスクパターン７５は露光（exposure）過程及び現像（developing）過程を通じて形成することができる。マスク層７０が上述の酸化物、窒化物、及び／または、酸窒化物を含む場合、マスクパターン７５は写真エッチング工程を利用して電極層６５上に形成することができる。例示的な実施形態において、マスクパターン７５によって露出される部分の電極層６５の面積は、ゲート電極５５の面積に比べて実質的に小さいこともある。
【００６８】
マスクパターン７５をエッチングマスクとして利用して電極層６５を部分的にエッチングすることによって、ゲート絶縁層６０上にソース電極８０及びドレーン電極８５を形成する（ステップＳ１５０）。例示的な実施形態において、ソース電極８０とドレーン電極８５は、それぞれ基板５０に実質的に直交する軸線に対して相対的に大きな傾斜角度で傾いた側壁を有するようにすることができる。例えば、ソース電極８０及びドレーン電極８５は、それぞれ約３０°〜約９０°程度の相対的に大きな傾斜角度を有する側壁を含むようにすることができる。ソース電極８０及びドレーン電極８５が形成されると、下にゲート電極６５が位置する部分のゲート絶縁層６０が露出する。ソース電極８０及びドレーン電極８５によって露出する部分のゲート絶縁層６０はゲート電極５５に比べて実質的に小さな面積を有するようにすることができる。ソース電極８０及びドレーン電極８５は、ゲート絶縁層６０上で所定の間隔で離隔されるようにすることができる。この場合、ソース電極８０及びドレーン電極８５の端部は、それぞれゲート電極５５の両側部と部分的に重畳されるようにすることができる。
【００６９】
図３及び図７を参照すると、電極層６５をパターニングしてソース電極８０及びドレーン電極８５を形成する間、ソース電極８０及びドレーン電極８５の間で露出するゲート絶縁層６０がエッチング損傷を受けることがあり、ゲート絶縁層６０の表面には残留応力が発生することがある。また、ゲート絶縁層６０の表面上にはエッチング副産物８８が残留することになる。このようなエッチング副産物８８は電極層６５を構成する金属原子がエッチング溶液またはエッチングガスと反応して生成された金属化合物を含むことがある。
【００７０】
ソース電極８０とドレーン電極８５との間で露出するゲート絶縁層６０に対して矢印で示したようにプラズマ処理を遂行する（ステップＳ１６０）。このようなプラズマ処理によってゲート絶縁層６０が部分的に除去されることによって、図８に図示したようにゲート絶縁層６０にリセス構造６８が形成される。即ち、エッチング損傷を受けたり或いは、内部応力または残留応力などが存在するゲート絶縁層６０の一部とゲート絶縁層６０の表面に残留するエッチング副産物８８が前記プラズマ処理によって除去されるようにすることができる。例えば、リセス構造６８はゲート絶縁層６５の上面から約１００Å〜約３００Å程度の深さで形成することができる。また、リセス構造６８は基板５０に実質的に直交する方向から約１０°〜約６０°程度の相対的に小さな傾斜角度に傾いた側壁を有するようにすることができる。例示的な実施形態によると、前記プラズマ処理はフッ化硫黄を含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、オゾンを含むガスなどから生成されるプラズマを使って遂行することができる。これらのガスは単独または互いに混合して使うことができる。例えば、前記プラズマ処理はフッ化硫黄を含む第１ガスと酸素を含む第２ガスの混合ガスから生成されるプラズマを使って遂行することができる。
【００７１】
ゲート絶縁層６０に対して上述したプラズマ処理を遂行した後、ソース電極８０及びドレーン電極８５からマスクパターン７５を除去する（ステップＳ１７０）。マスクパターン７５がフォトレジストを含む場合、ストリッピング工程及び／またはアッシング（ashing）工程を利用してマスクパターン７５を除去することができる。一方、マスクパターン７５が酸化物、窒化物、及び／または、酸窒化物を含む場合にはリン酸を含むエッチング溶液やエッチングガス、フッ化水素酸を含むエッチング溶液やエッチングガスなどを使ってマスクパターン７５を除去することができる。
【００７２】
図３及び図８を参照すると、リセス構造６８を埋め立てながらゲート絶縁層６０、ソース電極８０、及びドレーン電極８５上にアクティブ層（図示せず）を形成する。例示的な実施形態において、前記アクティブ層はインジウム、亜鉛、ガリウム、錫、チタンなどを含む二成分系（binary）化合物、三成分系（ternary）化合物、四成分系（quaternary）化合物などを含む半導体酸化物を使って形成することができる。他の例示的な実施形態によると、前記アクティブ層の前記半導体酸化物にリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、炭素、窒素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫、フッ素などがドーピングされた組成物を使って形成することができる。これらは単独または互いに組合わせて添加することができる。また、他の例示的な実施形態によると、前記アクティブ層はアモルファスシリコン、ポリシリコン、部分結晶化シリコン、微細結晶を含むシリコンなどを使って形成することもできる。また、前記アクティブ層はスパッタ法（sputtering）、化学気相蒸着工程、プリンティング工程、スプレー工程、真空蒸着工程、原子層積層工程、ゾル・ゲル工程、プラズマ増大化学気相蒸着工程などを利用して形成することができる。例えば、前記アクティブ層は、約１×１０１２個／ｃｍ３〜約１×１０１８個／ｃｍ３程度の電子キャリア濃度を有するようにすることができる。
【００７３】
前記アクティブ層を部分的にエッチングしてゲート絶縁層６０、ソース電極８０及びドレーン電極８５上にアクティブパターン９０を形成する（ステップＳ１８０）。これによって、基板５０上には、ゲート電極５５、リセス構造６８を有するゲート絶縁層６０、ソース電極８０、ドレーン電極８５、及びアクティブパターン９０を含む酸化物半導体素子が提供される。例えば、アクティブパターン９０は、写真エッチング工程または追加的なエッチングマスクを使うエッチング工程を利用して得られるようにすることができる。
【００７４】
例示的な実施形態において、アクティブパターン９０はリセス構造６８を埋め立て、ソース電極８０及びドレーン電極８５上に形成されるので、アクティブパターン９０の下部側壁は相対的に小さな傾斜角度を有するようにすることができるが、アクティブパターン９０の中央部側壁は相対的に大きな傾斜角度で形成されるようにすることができる。即ち、アクティブパターン９０は全体的に２種類以上の傾斜角度を有する側壁を含むようにすることができる。また、アクティブパターン９０は、リセス構造６８を有するゲート絶縁層６０、ソース電極８０、及びドレーン電極８５のプロファイル（profile）に沿って形成されるので、アクティブパターン９０には、ソース電極８０とドレーン電極８５に隣接する段差部が生成されるようにすることができる。ここで、アクティブパターン９０の両側部は、それぞれソース電極８０及びドレーン電極８５上に延長することができる。これによって、アクティブパターン９０の下部はゲート電極５５より実質的に小さな面積を有するようにすることができる反面、アクティブパターン９０の上部はゲート電極５５に比べて実質的に広い面積を有するようにすることができる。
【００７５】
図９は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図１０〜図１２は、本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図９〜図１２において、図１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図９〜図１２を参照して説明する酸化物半導体素子の製造方法は、ゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子の製造方法にも適用可能であることが理解できるはずである。
【００７６】
図９及び図１０を参照すると、透明絶縁基板を含む基板１００上にゲート電極１０５を形成した後（ステップＳ２００）、基板１００上にゲート電極１０５を覆うゲート絶縁層１１０を形成する（ステップＳ２１０）。
【００７７】
ゲート電極１０５は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを使って形成することができ、ゲート絶縁層１１０はシリコン化合物、金属酸化物などを使って形成することができる。ゲート絶縁層１１０はゲート電極１０５を十分にカバーするように相対的に厚い厚さで形成することができる。そこで、ゲート絶縁層１１０は実質的に平坦な上面を有するようにすることができ、このようなゲート絶縁層１１０の平坦な上面を具現するためにゲート絶縁層１１０に対して平坦化工程を追加的に遂行することができる。
【００７８】
ゲート絶縁層１１０上には電極層１１５が形成される（ステップＳ２２０）。電極層１１５は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。電極層１１５は、単層構造または多層構造で形成することができる。例示的な実施形態において、ゲート絶縁層１１０が実質的に平坦な上面を有する場合、電極層１１５も実質的にゲート絶縁層１１０から由来する実質的に平坦な上面を有するようにすることができる。
【００７９】
図９及び図１１を参照すると、電極層１１５上にマスクパターン１２０を形成する（ステップＳ２３０）。例えば、マスクパターン１２０はフォトレジスト、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などを使って形成することができる。マスクパターン１２０はゲート電極１０５の上部に位置する部分の電極層１１５を露出させることができる。この場合、マスクパターン１２０により露出される電極層１１５の面積はゲート電極１０５の面積より実質的に小さいこともある。
【００８０】
マスクパターン１２０をエッチングマスクとして利用するエッチング工程を通じて電極層１１５をパターニングしてゲート絶縁層１１０上にソース電極１２５とドレーン電極１３０を形成する（ステップＳ２４０）。ソース電極１２５とドレーン電極１３０は所定間隔を介在してそれぞれゲート絶縁層１１０の一側及び他側上に形成することができる。ソース電極１２５及びドレーン電極１３０の形成によりゲート絶縁層１１０の一部がソース電極１２５とドレーン電極１３０との間で露出される。
【００８１】
電極層１１５をエッチングする間に露出するゲート絶縁層１１０にはエッチング損傷、残留応力、内部応力などが発生することがあり、金属化合物を含むエッチング副産物１２８が、ゲート絶縁層１１０の表面に残留することがある。このような欠陥が生成されたゲート絶縁層１１０にアクティブパターン（図示せず）を形成する場合、前記酸化物半導体素子のチャネル領域が形成されるゲート絶縁層１１０と前記アクティブパターンとの間の界面が劣化して前記酸化物半導体素子の多様な特性が低下する問題が発生する。
【００８２】
ソース電極１２５とドレーン電極１３０との間のゲート絶縁層１１０に対して矢印で図示したように洗浄処理を遂行する（ステップＳ２５０）。このような洗浄処理によって露出したゲート絶縁層１１０が部分的に図１２に図示したように除去されてゲート絶縁層１１０にリセス構造１１８が形成される。即ち、ゲート絶縁層１１０の欠陥が前記洗浄処理によって除去されながら、ゲート絶縁層１１０に所定の深さを有するリセス構造１１８が設けられる。例示的な実施形態において、前記洗浄処理は金属化合物を除去できる溶液と純粋または脱イオン水（deionized water）の混合溶液を使って遂行することができる。例えば、前記金属化合物を除去することのできる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、臭化ヨウ素を含む溶液などを含むようにすることができる。これらの溶液は単独または互いに組合わせて使うことができる。
【００８３】
図９及び図１２を参照すると、ゲート絶縁層１１０にリセス構造１１８を形成した後、ソース電極１２５及びドレーン電極１３０からマスクパターン１２０を除去する（ステップＳ２６０）。マスクパターン１２０は、乾式エッチング工程または湿式エッチング工程を利用して除去することができる。マスクパターン１２０が除去されると、ソース電極１２５及びドレーン電極１３０が露出される。
【００８４】
リセス構造１１８を有するゲート絶縁層１１０、ソース電極１２５、及びドレーン電極１３０上にアクティブ層（図示せず）を形成した後、写真エッチング工程または追加的なマスクを利用するエッチング工程を通じて前記アクティブ層をパターニングすることによって、ゲート絶縁層１１０並びにソース電極１２５及びドレーン電極１３０上に前記アクティブパターンを形成する。これによって、図１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が基板１００上に提供されるようにすることができる。
【００８５】
図１３は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図１３に例示的に図示した酸化物半導体素子の製造方法は、ゲート絶縁層に対してプラズマ処理と洗浄処理が遂行されるという点を除けば、図２を参照して説明した酸化物半導体素子の製造方法と実質的に同一または実質的に類似する段階を含むようにすることができる。
【００８６】
図１３を参照すると、基板上にゲート電極を形成した後（ステップＳ３００）、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する（ステップＳ３１０）。この時、前記ゲート絶縁層は前記ゲート電極が露出しないように相対的に厚い厚さを有するようにすることができ、実質的に平坦な上面を含むようにすることができる。
【００８７】
前記ゲート絶縁層上に電極層を形成した後（ステップＳ３２０）、前記電極層上にマスクパターンを形成する（ステップＳ３３０）。前記電極層は、前記ゲート絶縁層の構造により実質的に平坦な上面を有するようにすることができる。前記マスクパターンによって前記電極層中、下に前記ゲート電極の位置する部分が露出される。
【００８８】
前記マスクパターンをエッチングマスクとして利用して前記電極層をパターニングすることによって、前記ゲート絶縁層上にソース電極とドレーン電極を形成する（ステップＳ３４０）。前記ソース及びドレーン電極は前記ゲート電極を中心に前記ゲート絶縁層上に所定の間隔で離隔される。従って、前記ゲート絶縁層の一部が前記ソース電極とドレーン電極との間で露出する。前記電極層をエッチングしてソース電極及びドレーン電極を形成する間、前記ゲート絶縁層にはエッチング損傷、残留応力、内部応力などが生成されることがある一方、前記電極層とエッチング溶液またはエッチングガスの反応により金属化合物を含むエッチング副産物が前記ゲート絶縁層上に残留することがある。
【００８９】
図１３に図示したように、前記ゲート絶縁層に対してプラズマ処理を遂行する（ステップＳ３５０）。これによって、前記ソース電極とドレーン電極との間の前記ゲート絶縁層が、一次的にエッチングされて前記ゲート絶縁層に予備リセス構造が形成される。例示的な実施形態において、プラズマ処理時間、プラズマ生成ガスの流量などのような前記プラズマ処理の工程条件を調節することによって、前記予備リセス構造が図１を参照して説明したリセス構造１８に比べて実質的に小さかったり或いは実質的に類似する深さを有するようにすることができる。前記プラズマ処理の間、前記ゲート絶縁層に発生した欠陥と前記ゲート絶縁層上に残留するエッチング副産物が一次的に除去される。例えば、前記ゲート絶縁層の欠陥と前記エッチング副産物が前記ゲート絶縁層から部分的に除去されたり或いは完全に除去されるようにすることができる。
【００９０】
前記プラズマ処理が遂行された前記ゲート絶縁層に対して二次的に洗浄処理を遂行する（ステップＳ３６０）。このような洗浄処理は金属化合物を除去できる溶液と純粋や脱イオン水を使用して遂行することができる。例示的な実施形態によると、上述のプラズマ処理と後続する洗浄処理を通じて前記ゲート絶縁層の欠陥と前記ゲート絶縁層上に残留するエッチング副産物を前記ゲート絶縁層から効果的でありながら完全に除去することができる。また、前記プラズマ処理により前記ゲート絶縁層に形成された前記予備リセスを拡張させて前記ソース電極とドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。そこで、前記リセス構造は図１を参照して説明したリセス構造１８と実質的に同一または実質的に類似する深さを有するようにすることができる。
【００９１】
再び図１３を参照すると、前記ソース及びドレーン電極から前記マスクパターンを除去した後（ステップＳ３７０）、前記リセス構造を埋め立てながら前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブ層を形成する（ステップＳ３８０）。前記アクティブ層は二成分系化合物、三成分系化合物、四成分系化合物などを含む半導体酸化物を使って形成することができる。前記アクティブ層にはリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、カドミウム、炭素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫などが追加的にドーピングできる。
【００９２】
写真エッチング工程、追加的なエッチングマスクを利用するエッチング工程等を通じて前記アクティブ層をパターニングすることによって、前記ソース電極、前記ドレーン電極、及び前記ゲート絶縁層上にアクティブパターンを形成する（ステップＳ３８０）。従って、図１または図８を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が前記基板上に提供されるようにすることができる。この場合、前記アクティブパターンには前記ソース及びドレーン電極に隣接する段差部が形成されるようにすることができる。
【００９３】
本発明の例示的な実施形態によると、上述したプラズマ処理及び洗浄処理を順次に遂行することによって、前記ゲート絶縁層に存在する欠陥と前記ゲート絶縁層上に残留するエッチング副産物を完全に除去することができる。従って、前記ゲート絶縁層と前記アクティブパターンとの間の界面が不均一になるのは現象を防止することができ、前記酸化物半導体素子のチャネル領域が形成される部分のゲート絶縁層の厚さを減少させることによって、電荷移動度、閾値電圧分布、駆動電流などの酸化物半導体素子の多様な電気的特性を向上させることができる。
【００９４】
図１４は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図１４に例示的に図示した酸化物半導体素子の製造方法はゲート絶縁層に対して、プラズマ処理と洗浄処理が遂行するという点を除けば、図２を参照して説明した酸化物半導体素子の製造方法と実質的に同一または実質的に類似する段階を含むようにすることができる。
【００９５】
図１４を参照すると、基板上にゲート電極を形成した後（ステップＳ４００）、前記ゲート電極を覆いながら前記基板上にゲート絶縁層を形成する（ステップＳ４１０）。例えば、前記ゲート絶縁層は前記ゲート電極を十分にカバーするように相対的に厚い厚さを有するようにすることができる。
【００９６】
前記ゲート絶縁層上に電極層を形成した後（ステップＳ４２０）、前記電極層上にマスクパターンを形成する（ステップＳ４３０）。前記ゲート絶縁層が実質的に平坦な上面を有する場合、前記電極層も前記ゲート絶縁層の形状によって実質的に平坦な上面を具備するようにすることができる。前記マスクパターンは写真工程、追加的なマスクを利用する工程等を通じて前記電極層上に提供されるようにすることができる。
【００９７】
前記マスクパターンを利用して前記電極層を部分的にエッチングすることによって前記ゲート絶縁層の一側と他側上にソース電極とドレーン電極を形成する（ステップＳ４４０）。前記ソース及びドレーン電極は、前記酸化物半導体素子のチャネル領域の長さと実質的に同一または実質的に類似の間隔を介在して前記ゲート絶縁層上で互いに離隔されるようにすることができる。
【００９８】
前記ソース及びドレーン電極の形成によって露出される部分の前記ゲート絶縁層に対してプラズマ処理を遂行する（ステップＳ４５０）。この場合、前記プラズマ処理は、図３を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。前記プラズマ処理により、前記ゲート絶縁層に生成された欠陥とエッチング副産物が一次的に除去されながら前記ソース電極とドレーン電極との間の前記ゲート絶縁層には、予備リセス構造が形成される。この時、前記予備リセス構造は、図１を参照して説明したリセス構造１８の深さより実質的に小さかったり、または、実質的に類似の深さを有するようにすることができる。
【００９９】
前記ゲート絶縁層に前記予備リセス構造を形成した後、前記ソース及びドレーン電極から前記マスクパターンを除去する（ステップＳ４６０）。前記マスクパターンは、乾式エッチング工程、または、湿式エッチング工程を利用して除去することができる。
【０１００】
前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行する（ステップＳ４７０）。そこで、前記洗浄処理は、図９を参照して説明した洗浄処理と実質的に同一または実質的に類似しているようにすることができる。このような洗浄処理により前記ゲート絶縁層の欠陥及びエッチング副産物が完全に除去される一方、前記予備リセス構造のサイズが実質的に拡張されながら、前記ソース電極とドレーン電極との間の前記ゲート絶縁層には、リセス構造が形成される。例示的な実施形態によると、前記マスクパターンを除去した後に前記洗浄処理を遂行するので前記マスクパターンを除去する間、追加的に発生する前記ゲート絶縁層の損傷や前記マスクパターンから由来するエッチング副産物を効率的に除去することができる。
【０１０１】
前記リセス構造を含む前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成する（ステップＳ４８０）。例示的な実施形態において、前記リセス構造を埋め立てながら前記ソース及びドレーン電極上にアクティブ層を形成した後、写真エッチング工程または追加的なエッチングマスクを利用するエッチング工程を適用して前記アクティブ層を部分的にエッチングすることによって、前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上に前記アクティブパターンを形成することができる。これによって、図１または図８を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が前記基板上に提供されるようにすることができる。
【０１０２】
本発明の例示的な実施形態によると、前記マスクパターンを除去した後に前記洗浄処理をプラズマ処理されたゲート絶縁層に対して遂行するので、前記ゲート電極の欠陥やエッチング副産物を完全に除去できるだけでなく、前記マスクパターンを除去する間に追加的に発生する前記ゲート絶縁層の損傷や前記マスクパターンから由来するエッチング副産物を効果的に除去することができる。これによって、前記酸化物半導体素子のチャネル領域の均一性をより向上させて前記酸化物半導体素子の多様な電気的特性をより一層改善するようにすることができる。
【０１０３】
図１５は本発明のまた他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。図１５に図示した酸化物半導体素子は、ソース電極１７５及びドレーン電極１９０の構造を除けば、図１を参照して説明した半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。
【０１０４】
図１５を参照すると、前記酸化物半導体素子は、ゲート電極１５５、リセス構造１６８を有するゲート絶縁層１６０、ソース電極１７５、ドレーン電極１９０、及びアクティブパターン１９５を含む。
【０１０５】
ゲート電極１５５は基板１５０上に配置されるようにすることができ、ゲート絶縁層１６０は基板１５０上に位置してゲート電極１５５をカバーするようにすることができる。ゲート絶縁層１６０は、実質的に平坦な上面を有するようにすることもできるが、後述するようにゲート電極１５５に隣接する段差部を有するようにすることもできる。
【０１０６】
ゲート絶縁層１６０にはリセス構造１６８が設けられ、アクティブパターン１９５はリセス構造１６８を埋め立てながらソース電極１７５及びドレーン電極１９０上に配置されるようにすることができる。そこで、リセス構造１６８は、図１を参照して説明したリセス構造１８と実質的に同一または実質的に類似するサイズと形状を有するようにすることができる。
【０１０７】
例示的な実施形態において、ソース電極１７５は第１電極パターン１６５と第２電極パターン１７０を具備するようにすることができ、ドレーン電極１９０は第３電極パターン１８０と第４電極パターン１８５を含むようにすることができる。第１電極パターン１６５及び第３電極パターン１８０は、それぞれ金属、合金、透明導電性物質などを含むようにすることができ、第２電極パターン１７０及び第４電極パターン１８５は、それぞれ金属窒化物、金属酸化物などを含むようにすることができる。例えば、第１電極パターン１６５及び第３電極パターン１８０は、クロム、アルミニウム、銅、モリブデン、チタン、タンタル、タングステン、ネオジム、スカンジウム、これらの合金、ストロンチウム・ルテニウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。また、第２電極パターン１７０及び第４電極パターン１８５は、それぞれ第１電極パターン１６５及び第３電極パターンから由来する金属窒化物、透明導電性物質の窒化物などを含むようにすることができる。例えば、第２電極パターン１７０及び第４電極パターン１８５は、クロム窒化物（ＣｒＮｘ）、アルミニウム窒化物（ＡｌＮｘ）、チタン窒化物（ＴｉＮｘ）、タンタル窒化物（ＴａＮｘ）、タングステン窒化物（ＷＮｘ）、モリブデン窒化物（ＭｏＮｘ）、ネオジム窒化物（ＮｄＮｘ）、スカンジウム窒化物（ＳｃＮｘ）、ルテニウム窒化物（ＲｕＮｘ）、これらの合金の窒化物、ストロンチウム・ルテニウム酸窒化物、インジウム錫酸窒化物、インジウム亜鉛酸窒化物、亜鉛酸窒化物、錫酸窒化物、カーボンナノチューブの窒化物などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。第２電極パターン１７０及び第４電極パターン１８５が、金属窒化物または透明導電性物質の窒化物を含む場合、後続するプラズマ処理、及び／または、洗浄処理の間、第１電極パターン１６５及び第３電極パターン１８０を効果的に保護することがあるので、ソース電極１７５及びドレーン電極１９０の追加的な損傷や劣化を防止して、前記酸化物半導体素子の電気的特性をより向上させることができる。
【０１０８】
図１６は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図１７〜図２０は、本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図１６〜図２０において、図１５を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図１６〜図２０を参照して説明する図示した酸化物半導体素子の製造方法はゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であることが理解できるはずである。
【０１０９】
図１６及び図１７を参照すると、基板２００上にゲート電極２０５を形成した後（ステップＳ５００）、ゲート電極２０５と基板２００上にゲート絶縁層２１０を形成する（ステップＳ５１０）。ゲート絶縁層２１０は実質的に平坦な表面を有するようにすることができる。
【０１１０】
ゲート絶縁層２１０上に第１電極膜２１５を形成した後（ステップＳ５２０）、第１電極膜２１５上に第２電極膜２２０を形成する（ステップＳ５３０）。従って、ゲート絶縁層２１０上には第１電極膜２１５及び第２電極膜２２０を含む電極層２２５が形成される。
【０１１１】
第１電極膜２１５は金属、合金、透明導電性物質などを使って形成することができる。例えば、第１電極膜２１５は、クロム、アルミニウム、チタン、タンタル、タングステン、モリブデン、ネオジム、スカンジウム、ルテニウム、これらの合金、ストロンチウム・ルテニウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを使って形成することができる。これらは、単独または互いに組合わせて使うことができる。第１電極膜２１５スパッタ法、化学気相蒸着工程、原子層積層工程、真空蒸着工程、プリンティング工程、スプレー工程などを利用してゲート絶縁層２１０上に形成することができる。
【０１１２】
第２電極膜２２０は、金属窒化物、透明導電性物質の窒化物などを使って形成することができる。例えば、第２電極膜２２０はクロム窒化物（ＣｒＮｘ）、アルミニウム窒化物、チタン窒化物、タンタル窒化物、タングステン窒化物、モリブデン窒化物、ネオジム窒化物、スカンジウム窒化物、ルテニウム窒化物、これらの合金の窒化物、ストロンチウム・ルテニウム酸窒化物、インジウム錫酸窒化物、インジウム亜鉛酸窒化物、亜鉛酸窒化物、錫酸窒化物、カーボンナノチューブの窒化物などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【０１１３】
第２電極膜２２０は第１電極膜２１５に対して窒化処理（nitration treatment）を遂行して形成することができる。即ち、第１電極膜２１５に対して窒化処理を遂行して第１電極膜２２０の一部が、第２電極膜２２０に変化するようにすることができる。例えば、前記窒化処理は、第１電極膜２１５を窒素を含む雰囲気下で熱処理する工程を含むようにすることができる。例えば、前記窒素を含む雰囲気は窒素（Ｎ２）ガス、一酸化窒素（ＮＯ）ガス、亜酸化窒素（Ｎ２Ｏ）ガス、二酸化窒素（ＮＯ２）ガス、アンモニア（ＮＨ３）ガスなどを含むようにすることができる。これらのガスは単独または互いに組合わせて使うことができる。他の例示的な実施形態によると、前記窒化処理は窒素を含むガスから生成されるプラズマを利用して第１電極膜２１５を処理する工程を含むようにすることができる。例えば、前記プラズマを生成するためのガスは窒素ガス、一酸化窒素ガス、亜酸化窒素ガス、二酸化窒素ガス、アンモニアガスなどを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【０１１４】
図１６及び図１８を参照すると、第２電極膜２２０上にマスクパターン２３０を形成した後（ステップＳ５４０）、マスクパターン２３０をエッチングマスクとして利用して、電極層２２５を部分的にエッチングすることによって、ゲート絶縁層２１０上にソース電極２４５とドレーン電極２６０を形成する（ステップＳ５５０）。ソース電極２４５はゲート絶縁層２１０の一側上に形成される第１電極パターン２３５と第２電極パターン２４０を含み、ドレーン電極２６０はゲート絶縁層２１０の他側上に形成する第３電極パターン２５０と第４電極パターン２５５を具備する。即ち、第１電極膜２１５は、第１電極パターン２３５及び第３電極パターン２５０でパターニングされ、第２電極膜２２０は、第２電極パターン２４０及び第４電極パターン２５５でパターニングされる。
【０１１５】
図１８に図示したように、電極層２２５をエッチングしてソース電極２４５及びドレーン電極２６０を形成する間、エッチング副産物２４８がゲート絶縁層２１０上に生成されることがあり、ゲート絶縁層２１０にはエッチング損傷、残留応力などが発生することがある。
【０１１６】
図１６及び図１９を参照すると、ソース電極２４５及びドレーン電極２６０からマスクパターン２３０を除去した後（ステップＳ５６０）、ソース電極２４５とドレーン電極２６０との間のゲート絶縁層２１０に対してプラズマ処理、及び／または、洗浄処理を遂行する（ステップＳ５７０）。これによって、ソース電極２４５とドレーン電極２６０との間のゲート絶縁層２１０には、リセス構造２１８（図２０を参照）が形成される。そこで、前記プラズマ処理は図３及び図７を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。また、前記洗浄処理は、図９及び図１１を参照して説明した洗浄処理と実質的に同一または実質的に類似するようにすることができる。
【０１１７】
例示的な実施形態によると、マスクパターン２３０を除去した後にゲート絶縁層２１０に対して前記プラズマ処理、及び／または、洗浄処理を遂行しても第２電極パターン２４０及び第４電極パターン２５５により第１電極パターン２３５及び第３電極パターン２５０が保護されるので、第１電極パターン２３５及び第３電極パターン２５０がエッチング損傷を受けることを効果的に防止することができる。
【０１１８】
図１６及び図２０を参照すると、リセス構造２１８を具備するゲート絶縁層２１０、ソース電極２４５及びドレーン電極２６０上にアクティブ層２６５を形成する。即ち、前記アクティブ層は、リセス構造２１８を埋め立てながらゲート絶縁層２１０、第２電極パターン２４０及び第４電極パターン２５５上に形成される。
【０１１９】
写真エッチング工程、追加的なエッチングマスクを利用するエッチング工程などを適用してゲート絶縁層２１０、ソース電極２４５及びドレーン電極２６０上にリセス構造２１８を満たすアクティブパターン（図示せず）を形成する（ステップＳ５８０）。従って、基板２００上には、図１５を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が提供されるようにすることができる。
【０１２０】
図２１は本発明のまた他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。
【０１２１】
図２１を参照すると、前記酸化物半導体素子は、ゲート電極２８５、リセス構造２９８を有するゲート絶縁層２９０、ソース電極３００、ドレーン電極３０５及びアクティブパターン３１０を含む。
【０１２２】
例示的な実施形態において、ゲート絶縁層２９０はゲート電極２８５のプロファイルに沿って基板２８０上に、均一に形成されるようにすることができる。この場合、ゲート絶縁層２９０はゲート電極２８５の両側部に隣接する段差部を含むようにすることができる。また、ゲート絶縁層２９０は相対的に薄い厚さを有するようにすることができる。例えば、ゲート絶縁層２９０はゲート電極２８５の上面から約５００Å〜約１，０００Å程度の厚さを有するようにすることができる。ゲート絶縁層２９０が前記段差部を有する場合、前記酸化物半導体素子の全体的な構成要素がそれぞれ段差部を含む構造を有するようにすることができる。
【０１２３】
ゲート電極２８５上に位置するゲート絶縁層２９０にはリセス構造２９８が提供される。リセス構造２９８の形状は、図１を参照して説明したリセス構造１８と実質的に同一または実質的に類似するようにすることができる。例示的な実施形態において、リセス構造２９８は約１００Å〜約３００Å程度の深さを有するようにすることができる。従って、リセス構造２９８の深さとゲート絶縁層２９０の厚さの間の比は、約１.０：０.７〜約１.０：１０.０程度になるようにすることができる。即ち、ゲート絶縁層２９０が段差部を含む場合には、リセス構造２９８の深さとゲート絶縁層２９０の厚さとの間の比率が減少するようにすることができる。リセス構造２９８は基板２８０に実質的に直交する方向に対して相対的に小さな第１角度で傾斜した側壁を有するようにすることができる。
【０１２４】
ソース電極３００とドレーン電極３０５は、それぞれリセス構造２９８を介在してゲート絶縁層２９０上に位置するようにすることができる。例えば、ソース電極３００とドレーン電極３０５は、リセス構造２９８の幅に実質的に対応する距離ほど互いに離隔するようにすることができる。例示的な実施形態において、ソース電極３００及びドレーン電極３０５は、ゲート絶縁層２９０の段差部に起因する段差部を含むようにすることができる。例えば、ソース電極３００及びドレーン電極３０５は、それぞれゲート絶縁層２９０の段差部に隣接する段差部を含むようにすることができる。また、ソース電極３００及びドレーン電極３０５は、それぞれゲート電極２８５に実質的に直交する軸線に対して相対的に大きな第２角度に傾斜した側壁を具備するようにすることができる。他の例示的な実施形態によると、ソース電極３００及びドレーン電極３０５は、それぞれ図１５を参照して説明したソース電極１７５及びドレーン電極１９０と実質的に同一または実質的に類似する構成を有するようにすることができる。
【０１２５】
アクティブパターン３１０は、リセス構造２９８を埋め立てしながらソース電極３００及びドレーン電極３０５上に配置される。この場合、アクティブパターン３１０は、リセス構造２９８の側壁とソース電極３００及びドレーン電極３０５の側壁に接触しながらゲート絶縁層２９０上に位置するようにすることができる。従って、アクティブパターン３１０の下部は、相対的に小さな第１角度で傾斜した側壁を有するようにすることができ、アクティブパターン３１０の中央部は相対的に大きな第２角度で傾斜した側壁を有するようにすることができる。また、アクティブパターン３１０は、ゲート絶縁層２９０に接触しながらソース電極３００及びドレーン電極３０５上に配置されるので、ゲート絶縁層２９０の段差部に隣接する段差部を含むようにすることができる。他の例示的な実施形態によると、アクティブパターン３１０の両側部は、それぞれソース電極３００とドレーン電極３０５上に延びるようにすることができる。この場合、アクティブパターン３１０は、ソース電極３００及びドレーン電極３０５の段差部にそれぞれ隣接する追加的な段差部を具備するようにすることができる。例えば、リセス構造２９８を埋め立てるアクティブパターン３１０は実質的に二重段差構造を有するようにすることができる。
【０１２６】
図２２及び図２３は、本発明のまた他の実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図２２及び図２３において、図２１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図２２及び図２３を参照して説明する図示した酸化物半導体素子の製造方法は、ゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であると理解するはずである。
【０１２７】
図２２を参照すると、透明絶縁物質を含む基板３３０上にゲート電極３３５を形成する。例示的な実施形態において、ゲート電極３３５は基板１８０の全面上に導電層（図示せず）を形成した後、このような導電層をパターニングして得ることができる。例えば、ゲート電極３３５は、金属、合金、金属窒化物、透明導電性物質などを使うスパッタ法（sputtering）、化学気相蒸着工程、原子層積層工程、真空蒸着工程、プリンティング工程等を通じて基板３３０上に形成されるようにすることができる。他の例示的な実施形態によると、ゲート電極３３５を形成する前に基板３３０上にバッファ層（図示せず）を追加的に形成することができる。
【０１２８】
ゲート電極３３５と基板３３０上にはゲート絶縁層３４０が形成される。ゲート絶縁層３４０はゲート電極３３５のプロファイルに沿って基板３３０上に均一な厚さで形成されるようにすることができる。ゲート絶縁層１９０が基板３３０上で均一な厚さを有する場合、ゲート絶縁層３４０にはゲート電極３３５に隣接する段差部が形成されるようにすることができる。例えば、ゲート絶縁層３４０のうち、ゲート電極３３５の両側部に隣接する部分に段差部が生成されるようにすることができる。ゲート絶縁層３４０はシリコン化合物、及び／または、金属酸化物を使って相対的に薄い厚さで形成されるようにすることができる。
【０１２９】
ゲート絶縁層３４０上に電極層３４５を形成する。電極層３４５はゲート絶縁層３４０のプロファイルに沿って均一に形成されるようにすることができる。従って、電極層３４５にもゲート絶縁層３４０の段差部と隣接する段差部が生成されるようにすることができる。他の例示的な実施形態において、電極層３４５は図１７を参照して説明した電極層２２５と実質的に同一または実質的に類似の構造で形成されるようにすることができる。
【０１３０】
電極層３４５上にマスクパターン３５０を形成する。マスクパターン３５０はフォトレジスト、酸化物、窒化物、酸窒化物などを使って形成することができる。また、マスクパターン３５０は、単層構造または多層構造を有するようにすることができる。
【０１３１】
図２３を参照すると、マスクパターン３５０を利用して電極層３４５を部分的にエッチングする。これによって、ゲート絶縁層３４０の一側及び他側上には、ソース電極３６０とドレーン電極３６５が形成される。例示的な実施形態において、ソース電極３６０及びドレーン電極３６５は、それぞれゲート絶縁層３４０の段差部と隣接する段差部を具備するようにすることができる。ソース電極３６０及びドレーン電極３６５の形成により、ソース電極３６０とドレーン電極３６５との間のゲート絶縁層３４０の一部が露出する。ソース電極３６０及びドレーン電極３６５を形成するためのエッチング工程の間、露出された部分のゲート絶縁層３４０にはエッチング損傷、残留応力などが発生することがあり、エッチング副産物が形成されることがある。
【０１３２】
露出された部分のゲート絶縁層３４０に対しプラズマ処理、及び／または、洗浄処理を遂行してリセス構造３４８を形成する。即ち、露出した部分のゲート絶縁層３４０を部分的にエッチングしてソース電極３６０とドレーン電極３６５との間にリセス構造３４８を形成する。この場合、前記プラズマ処理は、図３及び図７を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。また、前記洗浄処理は、図９及び図１１を参照して説明した洗浄処理と実質的に同一または実質的に類似するようにすることができる。
【０１３３】
図示はしていないが、ゲート絶縁層３４０、ソース電極３６０及びドレーン電極３６５上にアクティブパターンを形成して、基板３３０上に酸化物半導体素子を形成する。この場合、前記酸化物半導体素子は、図２１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。
【０１３４】
酸化物半導体素子の特性評価
以下、本発明の実験例及び比較例による酸化物半導体素子の電気的特性に対して説明する。
【０１３５】
実験例１
基板上にゲート電極を形成した後、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。六フッ化硫黄（ＳＦ６）ガスと酸素（Ｏ２）ガスとの混合ガスから生成されたプラズマを利用して前記ソース電極とドレーン電極との間のゲート絶縁層に対してプラズマ処理を遂行した。前記プラズマ処理により、リセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを製造した。
【０１３６】
実験例２
基板上にゲート電極を形成した後、前記ゲート電極をカバーするゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。フッ化水素酸を含む溶液を使って前記ソース電極とドレーン電極との間のゲート絶縁層に対して洗浄処理を遂行した。前記洗浄処理により、リセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを得た。
【０１３７】
実験例３
基板上にゲート電極を形成し、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。六フッ化硫黄ガスと酸素ガスとの混合ガスから生成されたプラズマを利用して前記ソース電極とドレーン電極との間のゲート絶縁層に対して一次的にプラズマ処理を遂行した。前記プラズマ処理されたゲート絶縁層に対してフッ化水素酸を含む溶液を使って洗浄処理を遂行した。前記プラズマ処理及び洗浄処理によりリセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを得た。
【０１３８】
比較例
基板上にゲート電極を形成した後、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。前記ソース及びドレーン電極の形成後、前記ゲート絶縁層に対してプラズマ処理や洗浄処理を遂行せずに、前記ゲート絶縁層と前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子を製造した。
下記の表１は、比較例と実験例１〜実験例３による酸化物半導体素子の電荷移動度及び閾値電圧分布程度を測定した結果である。
【０１３９】
【表１】
前記表１に示したように、実験例１〜実験例３に従ってゲート絶縁層に対してプラズマ処理、及び／または、洗浄処理を遂行した場合には、プラズマ処理または洗浄処理を遂行しなかった比較例に比べて電荷移動度の値が平均的に約１.７３倍程度増加する反面、閾値電圧分布は平均的に約１８.７％程度減少した。特に、実験例３に従ってプラズマ処理と洗浄処理を全部遂行した場合、酸化物半導体素子の電荷移動度の増加と閾値電圧分布の減少が最も著しかった。従って、ゲート絶縁層に対してプラズマ処理、及び／または、洗浄処理を遂行してリセス構造を形成した後、ゲート絶縁層上にアクティブパターンを形成する場合には酸化物半導体素子の電気的特性が大きく向上するということを確認することができた。
【０１４０】
表示装置及び表示装置の製造方法
図２４は本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の断面図である。図２４において、発光層４５０を含む表示装置を例示的に図示するが、本発明の例示的な実施形態に係る酸化物半導体素子は液晶表示装置、フレキシブル・ディスプレイ装置などにも作用可能であると理解できるはずである。また、図２４に図示した表示装置に含まれる酸化物半導体素子は図１を参照して説明した酸化物半導体素子と実質的に同一または類似する構成を有するが、図１５または図２１を参照して説明した酸化物半導体素子も図２４に図示した表示装置に適用可能であると理解できるはずである。
【０１４１】
図２４を参照すると、酸化物半導体素子は第１基板４００上に配置される。例示的な実施形態において、前記酸化物半導体素子は、ゲート電極４０５、リセス構造４１８を有するゲート絶縁層４１５、ソース電極４２０、ドレーン電極４２５、及びアクティブパターン４３０を含む。
【０１４２】
第１基板４００上には前記酸化物半導体素子のゲート電極４０５に接続されるゲートライン４１０が配置される。この場合、ゲートライン４１０は、ゲート電極４０５と実質的に同一または実質的に類似する物質を含むようにすることができる。ゲートライン４１０は第１基板４００上で第１方向に沿って延びるようにすることができる。
【０１４３】
ゲート絶縁層４１５は、ゲート電極４０５とゲートライン４１０を覆って第１基板４００上に配置される。ゲート絶縁層４１５は実質的に平坦な上面を有するようにすることもできるが、図２１を参照して説明したゲート絶縁層２９０のように、ゲート電極４０５及びゲートライン４１０で隣接する段差部を含むようにすることができる。他の例示的な実施形態において、ゲート電極４０５及びゲートライン４１０と第１基板４００の間にはバッファ層（図示せず）が配置されるようにすることができる。このようなバッファ層によって水分または不純物の拡散が防止されるようにすることができ、ゲート電極４０５及びゲートライン４１０が第１基板４００上に相対的に容易に形成されるようにすることができる。
【０１４４】
ソース電極４２０とドレーン電極４２５は、ゲート電極４０５を中心にゲート絶縁層４１５の一側と他側上に位置する。即ち、ソース電極４２０及びドレーン電極４２５は、リセス構造４１８を中心に互いに対応する位置に配置されるようにすることができる。ソース電極４２０にはデータライン（図示せず）が接続されるようにすることができ、ドレーン電極４２５はゲート絶縁層４１５上からゲートライン４１０上部まで延びるようにすることができる。この時、前記データラインは、ゲートライン４１０が延びる前記第１方向に対して実質的に直交する第２方向に沿って延びるようにすることができる。
【０１４５】
アクティブパターン４３０は、リセス構造４１８を埋め立て、ゲート絶縁層４１５、ソース電極４２０、及びドレーン電極４２５上に配置される。例示的な実施形態において、アクティブパターン４３０の下部は、基板４００に実質的に垂直する方向に対して相対的に小さな第１角度で傾斜した側壁を有するようにすることができる。また、アクティブパターン４３０の中央部は、ゲート電極４０５に実質的に垂直する方向に対して相対的に大きな第２角度で傾斜した側壁を具備するようにすることができる。
【０１４６】
上述の構成を有する酸化物半導体素子をカバーする絶縁層４３５が第１基板４００上に配置される。絶縁層４３５はその上部に配置される発光構造物の光効率を向上させるために実質的に平坦な上面を有するようにすることができる。絶縁層４３５は、ドレーン電極４２５が延びる部分を露出させるホールを含む。絶縁層４３５は、透明絶縁物質を含むようにすることができる。例えば、絶縁層４３５は、アクリル系樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド系樹脂、ポリイミド系樹脂、不飽和ポリエステル系樹脂、ポリフェニレン系樹脂、ポリフェニレンサルファイド系樹脂、ベンゾシクロブテン（ＢＣＢ）等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【０１４７】
絶縁層４３５上には前記発光構造物が配置される。例示的な実施形態において、前記発光構造物は、第１電極４４０、発光層４５０、及び第２電極４５５を含む。第１電極４４０と第２電極４５５は、前記表示装置の発光形態によって、それぞれ透明導電性物質、反透過型導電性物質、反射型導電性物質などを含むようにすることができる。即ち、第１電極４４０と第２電極４５５を構成する物質の種類によって、前記表示装置が前面発光構造、背面発光構造、両面発光構造などの発光形態を有するようにすることができる。
【０１４８】
例示的な実施形態によると、第１電極４４０は画素電極に該当するようにすることができ、前記酸化物半導体素子に電気的に接続されるようにすることができる。即ち、第１電極４４０は絶縁層４３５のホールを通じて露出されるドレーン電極４２５に接触するようにすることができる。ここで、第１電極４４０は露出したドレーン電極４２５、前記ホールの側壁及び絶縁層４３５上に位置するようにすることができる。他の例示的な実施形態において、前記ホール内には第１電極４４０とドレーン電極４２５を互いに電気的に連結するためのコンタクト構造物（ｃｏｎｔａｃｔ ｓｔｒｕｃｔｕｒｅ）、パッド構造物（ｐａｄ ｓｔｒｕｃｔｕｒｅ）等が配置されるようにすることができる。この時、前記コンタクト構造物または前記パッド構造物は、単層構造または多層構造を有するようにすることができる。
【０１４９】
絶縁層４３５上には下に位置する前記酸化物半導体素子をカバーする画素定義層４４５が配置される。即ち、画素定義層４４５は、絶縁層４３５について、その下に前記酸化物半導体素子が位置する部分の上に配置されるようにすることができる。そこで、画素定義層４４５は、第１電極４４０とドレーン電極４２５が接触する領域まで延びるようにすることができる。画素定義層４４５は前記表示装置の隣接する画素を分離させる役割を遂行することができ、透明絶縁物質を含むようにすることができる。例えば、画素定義層４４５はポリアクリル系樹脂、ポリイミド系樹脂、シリカ系列の無機物などを含むようにすることができる。
【０１５０】
画素定義層４４５は第１電極４４０を露出させる開口を含む。この場合、前記発光構造物の発光層４５０と第２電極４５５は、画素定義層４４５の開口のプロファイルに沿って露出された第１電極４４０、前記開口の側壁及び画素定義層４４５上に均一に形成されるようにすることができる。
【０１５１】
例示的な実施形態において、第１電極４４０を部分的に露出させる画素定義層４４５の開口は、前記表示装置の各画素ごとに配置されるようにすることができる。この時、第１電極４４０は画素定義層４４５の開口内にのみ配置されるようにすることもでき、第１電極４４０の一部が画素定義層４４５と実質的に重畳されるように画素定義層４４５の下に位置するようにすることもできる。画素定義層４４５が配置される領域は実質的に前記表示装置の非発光領域に該当するようにすることができ、画素定義層４４５の開口が位置する部分は、実質的に前記表示装置の発光領域に該当するようにすることができる。
【０１５２】
また、図２４を参照すると、発光層４５０は、低分子有機物、高分子有機物などを含むようにすることができる。例示的な実施形態において、発光層４５０は、発光層、正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、電子輸送層（ＥＴＬ）、電子注入層（ＥＩＬ）等を含む多層構造を有するようにすることができる。図２４に例示的に図示したように、発光層４５０は第１電極４４０と画素定義層４４５上に配置されるが、発光層４５０の位置がそれに限定されるのではない。例えば、発光層４５０は画素定義層４４５の開口内にのみ位置するようにすることもできる。
【０１５３】
前記発光構造物の第２電極４５５上には保護層４６０が配置される。保護層４６０は下部構造物を保護すると同時に前記表示装置の密封部材の役割も遂行できる。例えば、保護層４６０は、ガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質を含むようにすることができる。保護層４６０上には第１基板４００に対応する第２基板４６５が配置される。第２基板４６５は、透明絶縁物質を含むようにすることができる。他の例示的な実施形態において、保護層４６０の構成物質、構造などによって保護層４６０上に第２基板４６５が提供されないこともある。
【０１５４】
本発明の例示的な実施形態によると、前記表示装置が動作電流の増加、閾値電圧分布の減少、チャネル領域においての電荷移動度の増加などの、向上した電気的特性を有する酸化物半導体素子を具備するようにすることができるので、前記表示装置の厚さのようなサイズを減少させることができ、前記表示装置を通じて現れる画像の解像度を増加させることができる一方、前記表示装置がディスプレイする画像のディスプレイ速度を改善することができる。
【０１５５】
図２５〜図２８は本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。図２５〜図２８において、図２４を参照して説明した表示装置と実質的に同一または実質的に類似する構成を有する表示装置の製造方法に対して説明するが、発光層、画素定義層、第１電極など、構成要素の適切な変更または代替を通じて図２５〜図２８に図示した表示装置の製造方法を液晶表示装置、電気泳動表示装置などと異なる表示装置の製造にも適用可能であることが理解できるはずである。
【０１５６】
図２５を参照すると、第１基板５００上にゲート電極５０５とゲートライン５１０を形成する。例示的な実施形態において、第１基板５００上に導電層（図示せず）を形成した後、写真エッチング工程を利用して前記導電層を部分的にエッチングすることによって、第１基板５００上にゲート電極５０５とゲートライン５１０を形成することができる。
【０１５７】
第１基板５００上に、ゲート電極５０５とゲートライン５１０を覆うゲート絶縁層５１５を形成する。ゲート絶縁層５１５は、ゲート電極５０５及びゲートライン５１０を十分にカバーするように第１基板５００上に相対的に厚い厚さで形成することができる。他の例示的な実施形態によると、ゲート絶縁層５１５は、ゲート電極５０５及びゲートライン５１０のプロファイルに沿って第１基板５００上に相対的に薄い厚さで形成されるようにすることができる。
【０１５８】
ゲート絶縁層５１５上には電極層５１７が形成される。電極層５１７はゲート絶縁層５１５上に均一に形成されるようにすることができる。他の例示的な実施形態において、電極層５１７は、図１７を参照して説明した電極層２２５と実質的に同一または実質的に類似するように２つ以上の電極膜を含む構造を有するようにすることもできる。
【０１５９】
図２６を参照すると、電極層５１７をパターニングしてゲート絶縁層５１５上にソース電極５２０とドレーン電極５２５を形成する。ソース電極５２０及びドレーン電極５２５は、ゲート電極５０５を中心に互いに離隔されてゲート絶縁層５１５上に形成される。ドレーン電極５２５は、下にゲートライン５１０が位置する部分のゲート絶縁層５１５上で延びるようにすることができる。
【０１６０】
ソース電極５２０及びドレーン電極５２５を形成する間、発生するゲート絶縁層５１５の欠陥とゲート絶縁層５１５上に存在するエッチング副産物を除去するために、ゲート絶縁層５１５に対してプラズマ処理、及び／または、洗浄処理を遂行する。従って、ゲート絶縁層５１５の欠陥と前記エッチング副産物を除去しながらゲート絶縁層５１５にはリセス構造５１８が形成される。
【０１６１】
リセス構造５１８を有するゲート絶縁層５１５、ソース電極５２０、及びドレーン電極５２５上にアクティブパターン５３０を形成する。アクティブパターン５３０は、半導体酸化物、アモルファスシリコン、ポリシリコン、マイクロ結晶を含むシリコンなどを使って形成することができる。アクティブパターン５３０の形成により、第１基板５００上にはゲート電極５０５、ゲート絶縁層５１５、ソース電極５２０、ドレーン電極５２５、及びアクティブパターン５３０を含む酸化物半導体素子が提供される。
【０１６２】
前記酸化物半導体素子を覆う絶縁層５３５を第１基板５００上に形成する。絶縁層５３５は透明絶縁物質を使って形成することができる。絶縁層５３５は実質的に平坦な表面を有するようにすることができる。この場合、絶縁層５３５に対して平坦化工程を遂行して絶縁層５３５の上面を平坦化させることができる。
【０１６３】
図２７を参照すると、絶縁層５３５を部分的にエッチングしてドレーン電極５２５の一部を露出させるホールを形成する。例えば、絶縁層５３５のホールは写真エッチング工程を通じて得ることができる。
【０１６４】
露出されたドレーン電極５２５、前記ホールの側壁及び絶縁層５３５上に第１電極層（図示せず）を形成する。前記第１電極層は前記ホールのプロファイルに沿ってドレーン電極５２５と絶縁層５３５上に均一な厚さで形成することができる。前記第１電極層は透明導電性物質、反透過型導電性物質、反射型導電性物質などを使って形成することができる。
【０１６５】
前記第１電極層をパターニングしてドレーン電極５２５に接続される第１電極５４０を形成する。第１電極５４０は前記表示装置の画素電極に該当するようにすることができる。第１電極５４０は露出したドレーン電極５２５、前記ホールの側壁及び絶縁層５３５上に形成することができる。この場合、第１電極５４０は、下に前記酸化物半導体素子が位置する部分の絶縁層５３５上には形成されないことがある。他の例示的な実施形態によると、前記ホールの側壁と露出したドレーン電極５２５上にコンタクト構造物または、パッド構造物などを形成した後、絶縁層５３５上に前記コンタクト構造物または前記パッド構造物に接続される第１電極５４０を形成することができる。
【０１６６】
絶縁層５３５と第１電極５４０上に画素定義層５４５を形成する。画素定義層５４５は、透明絶縁物質を使って形成することができる。例えば、画素定義層５４５はポリアクリル系樹脂、ポリイミド系樹脂などの有機物、シリカ系列の無機物などを使って形成することができる。
【０１６７】
画素定義層５４５を部分的にエッチングして第１電極５４０を露出させる開口を形成する。例えば、前記開口は写真エッチング工程を利用して形成することができる。画素定義層５４５の開口は、第１基板５００に対して所定の角度で傾斜した側壁を有するようにすることができる。このような開口の側壁傾斜に従って、後続して発光層５５０及び／または第２電極５５５（図２８を参照）を容易に形成することができる。
【０１６８】
図２８を参照すると、第１電極５４０、前記開口の側壁及び画素定義層５４５上に発光層５５０を形成する。発光層５５０は、前記開口のプロファイルに沿って露出された第１電極５４０、前記開口の側壁及び画素定義層５４５上に均一に形成されるようにすることができる。発光層５５０は、低分子有機物、高分子有機物などを使って形成することができる。また、発光層５５０は発光層、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを含む多層構造で形成することができる。
【０１６９】
発光層５５０上には第２電極５５５が形成される。第２電極５５５は透明導電性物質、反透過型導電性物質、反射型導電性物質などを使って形成することができる。第２電極５５５は発光層５５０上に均一に形成することができる。他の例示的な実施形態において、発光層５５０が第１電極５４０上にのみ形成される場合、第２電極５５５も画素定義層５４５の開口内にのみ形成されるようにすることができる。例えば、発光層５５０は第１電極５４０と前記開口の側壁上にのみ形成されるようにすることができ、第２電極５５５はこのような発光層５５０上に形成することができる。この場合、発光層５５０と画素定義層５４５上に第２電極層（図示せず）を形成した後、前記第２電極層をパターニングして第２電極５５５を得ることができる。
【０１７０】
第２電極５５０上に保護層５６０を形成する。保護層５６０はガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質を使って形成することができる。他の例示的な実施形態において、保護層５６０上には第１基板５００に実質的に対応する第２基板（図示せず）が形成されるようにすることができる。この時、前記第２基板は透明絶縁物質からなるようにすることができる。
【０１７１】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１７２】
本発明の例示的な実施形態によると、リセス構造を有するゲート絶縁層を具備して多様な電気的特性が向上した酸化物半導体素子を有機発光表示装置、液晶表示装置、透明フレキシブルディスプレイ装置などの表示装置に適用する場合、前記表示装置が示す画像の品質と画面の駆動速度を向上させることができ、前記表示装置の厚さを減少させることができる。
【符号の説明】
【０１７３】
５、５０、１００、１５０ 基板
２００、２８０、３３０ 基板
１０、５５、１０５、１５５、２０５ ゲート電極
２８５、３３５、４０５、５０５ ゲート電極
１５、６０、１１０、１６０、２１０ ゲート絶縁層
２９０、３４０、４１５、５１５ ゲート絶縁層
１８、６８、１１８、１６８、２１８ リセス構造
２９８、３５８、４１８、５１８ リセス構造
２０、８０、１２５、１７５、２４５ ソース電極
３００、３６０、４２０、５２０ ソース電極
２５、８５、１３０、１９０、２６０ ドレーン電極
３０５、３６５、４２５、５２５ ドレーン電極
３０、９０、１９５、３１０ アクティブパターン
４３０、５３０ アクティブパターン
６５、１１５、２２５、３４５、５１７ 電極層
７０ マスク層
７５、１２０、２３０、３５０ マスクパターン
８８、１２８、２４８ エッチング副産物
１６５、２３５ 第１電極パターン
１７０、２４０ 第２電極パターン
１８０、２５０ 第３電極パターン
１８５、２５５ 第４電極パターン
２１５ 第１電極膜
２２０ 第２電極膜
２６５ アクティブ層
４００、５００ 第１基板
４１０、５１０ ゲートライン
４３５、５３５ 絶縁層
４４０、５４０ 第１電極
４４５、５４５ 画素定義層
４５０、５５０ 発光層
４５５、５５５ 第２電極
４６０、５６０ 保護層
４６５ 第２基板
【技術分野】
【０００１】
本発明は、酸化物半導体素子、酸化物半導体素子の製造方法、酸化物半導体素子を含む表示装置、及び酸化物半導体素子を含む表示装置の製造方法に関する。より詳細には、本発明はリセス構造（recess structure）を有するゲート絶縁層を含む酸化物半導体素子、このような酸化物半導体素子の製造方法、前記酸化物半導体素子を含む表示装置、及び前記酸化物半導体素子を含む表示装置の製造方法に関する。
【背景技術】
【０００２】
従来のボトムゲート（bottom gate）構造を有する薄膜トランジスタ（ＴＦＴ）は、基板上に位置するゲート電極と、前記ゲート電極上に位置するゲート絶縁層と、前記ゲート絶縁層上に配置されるソース電極及びドレーン電極と、前記ソース電極と前記ドレーン電極との間のゲート絶縁層と、前記ソース及びドレーン電極に接触するアクティブ層（active layer）と、を含む。
【０００３】
従来のボトムゲート構造を有するトランジスタの製造方法において、ゲート絶縁層上にソース電極及びドレーン電極を形成するための金属層が形成されるので、前記金属層を蒸着する間、前記ゲート絶縁層に内部応力（internal stress）が生成されやすい。このように、内部応力が生成されたゲート絶縁層上にアクティブ層を形成する場合、前記トランジスタの電圧−電流特性が劣化する問題が発生する。また、前記金属層をエッチングして前記ソース及びドレーン電極を形成する間、前記ゲート絶縁層の表面にエッチング損傷が発生し、金属粒子、金属化合物などのような反応副産物が前記ゲート絶縁層上に残留することになり、これに従って、前記アクティブ層と前記ゲート絶縁層との間の界面状態が不均一になり、結局、前記トランジスタが閾値電圧（Ｖｔｈ）の分布の増加、電荷移動度（mobility）、駆動電流（Ｉｏｎ）の減少などのような多様な電気的特性が劣化する問題が生じる。特に、アクティブ層が半導体酸化物からなる酸化物半導体素子の場合には電気的特性変化に非常に敏感であるので、上述通り電気的特性が劣化した酸化物半導体素子を液晶表示（ＬＣＤ）装置、有機発光表示（ＯＬＥＤ）装置などの表示装置に適用することは難しい。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一目的は、リセス構造を有するゲート絶縁層を具備して向上した電気的特性を確保することのできる酸化物半導体素子を提供することにある。
【０００５】
本発明の他の目的は、リセス構造を有するゲート絶縁層を具備して向上した電気的特性を確保することのできる酸化物半導体素子の製造方法を提供することにある。
【０００６】
本発明のまた他の目的は、リセス構造を含み、電気的特性が改善した酸化物半導体素子を含む表示装置を提供することにある。
【０００７】
本発明のさらに他の目的は、リセス構造を含み、電気的特性が改善した酸化物半導体素子を含む表示装置の製造方法を提供することにある。
【０００８】
しかし、本発明が解決しようとする課題は上述の目的に限定されるのではなく、本発明の思想及び領域から逸脱しない範囲内で多様に拡張されるようにすることができる。
【課題を解決するための手段】
【０００９】
上述した本発明の一目的を達成するために、本発明の例示的な実施形態に係る酸化物半導体素子にはゲート電極、リセス構造を有するゲート絶縁層、ソース電極、ドレーン電極、及びアクティブパターンを含むようにすることができる。前記ゲート電極は基板上に配置されるようにすることができ、前記ゲート絶縁層は前記ゲート電極を覆って前記基板上に配置されるようにすることができる。前記リセス構造は前記ゲート電極の上部に位置することができる。前記ソース電極及び前記ドレーン電極は、それぞれ前記ゲート絶縁層の一側及び他側上に配置されるようにすることができる。前記アクティブパターンは前記リセス構造を満たすことができ、前記ソース電極及び前記ドレーン電極上に配置されるようにすることができる。前記リセス構造は前記ゲート絶縁層にプラズマ処理及び／または洗浄処理を遂行して形成することができる。
【００１０】
例示的な実施形態において、前記ソース電極及び前記ドレーン電極には、それぞれ金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【００１１】
例示的な実施形態によると、前記アクティブパターンには二成分系化合物、三成分系化合物、または、四成分系化合物を含む半導体酸化物を含むようにすることができる。例えば、前記アクティブパターンは、インジウム、亜鉛、ガリウム、錫、チタン、アルミニウム、ハフニウム、ジルコニウム、マグネシウムなどを含む半導体酸化物を含むようにすることができる。これらは単独または互いに組合わせて含まれるようにすることができる。他の例示的な実施形態において、前記アクティブパターンは前記半導体酸化物にリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、炭素、窒素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫、フッ素などが添加された組成を有するようにすることができる。これらは単独または互いに組合わせて添加することができる。
【００１２】
例示的な実施形態において、前記リセス構造は前記基板に対して第１傾斜角度を有する側壁を含むようにすることができ、前記ソース電極及び前記ドレーン電極はそれぞれ前記基板に対して第２傾斜角度を有する側壁を含むようにすることができる。この場合、前記第２傾斜角度は前記第１傾斜角度より実質的に大きいこともある。例えば、前記第１傾斜角度と前記第２傾斜角度との間の比は、約１.０：０.５〜約１.０：９.０程度になるようにすることができる。
【００１３】
例示的な実施形態において、前記アクティブパターンの下部は前記リセス構造を満たすようにすることができ、前記アクティブパターンの中央部は前記ソース及びドレーン電極に接触するようにすることができる。ここで、前記アクティブパターンの中央部の側壁の傾斜角度が前記アクティブパターンの下部の側壁傾斜角度より実質的に大きいこともある。例えば、前記アクティブパターンの下部の側壁の傾斜角度と前記アクティブパターンの中央部の側壁の傾斜角度との間の比は、約１.０：０.５〜約１.０：９.０程度になるようにすることができる。
【００１４】
例示的な実施形態において、前記ゲート絶縁層は実質的に平坦な上面を有するようにすることができる。この場合、前記リセス構造の深さと前記ゲート絶縁層の厚さとの間の比は、約１.０：１.７〜約１.０：３０.０程度になるようにすることができる。
【００１５】
他の例示的な実施形態において、前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含むようにすることができる。そこで、前記リセス構造の深さと前記ゲート絶縁層の厚さとの間の比は約１.０：１.７〜約１.０：１０.０程度になるようにすることができる。また、前記ソース電極及び前記ドレーン電極はそれぞれ前記ゲート絶縁層の段差部に隣接する段差部を含むようにすることができる。
【００１６】
例示的な実施形態において、前記ソース電極は第１電極パターン及び第２電極パターンを含むようにすることができ、前記ドレーン電極は第３電極パターン及び第４電極パターンを含むようにすることができる。例えば、前記第１電極パターン及び前記第３電極パターンは、それぞれ金属、合金、透明導電性物質などを含むようにすることができる。また、前記第２電極パターン及び前記第４電極パターンはそれぞれ金属窒化物を含むようにすることができる。
【００１７】
上述した本発明の他の目的を達成するために、本発明の例示的な実施形態に係る酸化物半導体素子の製造方法において、基板上にゲート電極を形成した後、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成することができる。前記ゲート絶縁層上に電極層を形成した後、前記電極層上にマスクパターンを形成することができる。前記マスクパターンをエッチングマスクとして利用して前記電極層をエッチングすることによって前記ゲート絶縁層上にソース電極及びドレーン電極を形成した後、前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にはアクティブパターンが形成されるようにすることができる。
【００１８】
例示的な実施形態において、前記リセス構造はプラズマ処理及び／または洗浄処理を遂行して得られるようにすることができる。例えば、前記プラズマ処理はフッ化硫黄（sulfur fluoride）を含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、オゾンを含むガスなどから生成されるプラズマを使って遂行することができる。これらのガスは、単独または互いに組合わせて使うことができる。また、前記洗浄処理は金属化合物を除去できる溶液を使って遂行することができる。例えば、前記金属化合物を除去できる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、臭化ヨウ素を含む溶液を含むようにすることができる。これらの溶液は単独または互いに組合わせて使うことができる。
【００１９】
例示的な実施形態において、前記リセス構造の形成後に前記ソース及びドレーン電極から前記マスクパターンを除去することができる。
【００２０】
例示的な実施形態に係る前記リセス構造を形成する過程において、前記ソース電極とドレーン電極との間の前記ゲート絶縁層にプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成することができる。前記ソース及びドレーン電極から前記マスクパターンを除去した後、前記予備リセス構造を有するゲート絶縁層に洗浄処理を遂行することができる。
【００２１】
例示的な実施形態に係る前記リセス構造を形成する過程において、前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成した後、前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成することができる。前記リセス構造の形成後に前記ソース電極及びドレーン電極から前記マスクパターンを除去することができる。
【００２２】
例示的な実施形態に係る前記電極層を形成する過程において、前記ゲート絶縁層上に第１電極膜を形成した後、前記第１電極膜上に第２電極膜を形成することができる。ここで、前記第２電極膜は前記第１電極膜の上部を窒化処理して得ることができる。例えば、前記第２電極膜は、前記第１電極膜を窒素を含む雰囲気下で熱処理するか、または、前記第１電極膜を窒素を含むガスから生成されたプラズマで処理して形成することができる。また、前記第２電極膜及び前記第１電極膜を部分的にエッチングして、前記ゲート電極の一側上に第１電極パターン及び第２電極パターンを含む前記ソース電極を形成することができ、前記ゲート電極の他側上に第３電極パターン及び第４電極パターンを含む前記ドレーン電極を形成することができる。前記リセス構造物を形成する過程において、前記ソース電極及び前記ドレーン電極から前記マスクパターンを除去した後、前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び／または洗浄処理を遂行することができる。
【００２３】
上述の本発明のまた他の目的を達成するために、本発明の例示的な実施形態に係る表示装置は、基板、前記基板上に配置されるゲート電極、前記ゲート電極を覆って前記基板上に配置されるゲート絶縁層、前記ゲート絶縁層の一側上に配置されるソース電極、前記ゲート絶縁層の他側上に配置されるドレーン電極、前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上に配置されるアクティブパターン、前記ドレーン電極に電気的に接続される第１電極、前記第１電極上に配置される発光層、そして前記発光層上に配置される第２電極を含むようにすることができる。前記ゲート絶縁層は前記ゲート電極の上部に位置するリセス構造を含むようにすることができる。前記アクティブパターンは前記リセス構造を満たして前記ソース電極及び前記ドレーン電極上に配置されるようにすることができる。
【００２４】
上述の本発明のさらに他の目的を達成するために、本発明の例示的な実施形態に係る表示装置の製造方法において、基板上にゲート電極を形成した後、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成することができる。前記ゲート絶縁層上に電極層を形成した後、前記電極層上にマスクパターンを形成することができる。前記マスクパターンを利用して前記電極層をエッチングして前記ゲート絶縁層上にソース電極及びドレーン電極を形成することができる。前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成することができる。前記ドレーン電極に電気的に接続される第１電極を形成した後、前記第１電極上に発光層及び第２電極を形成することができる。前記リセス構造はプラズマ処理及び／または洗浄処理を遂行して形成することができる。
【発明の効果】
【００２５】
本発明の例示的な実施形態によると、プラズマ処理及び／または洗浄処理を通じてソース電極とドレーン電極との間のゲート絶縁層にリセス構造を形成するので、前記ソース電極及びドレーン電極を形成する間に前記ゲート絶縁層に生成される内部応力を除去することができ、前記ゲート絶縁層に発生するエッチング損傷とそれに起因する残留応力も効果的に除去することができる。また、前記ゲート絶縁層とアクティブパターンとの間に残留する金属原子、金属化合物などのエッチング副産物を前記ゲート絶縁層から完全に除去することができる。前記リセス構造を埋め立てながら前記アクティブパターンに形成される前記酸化物半導体素子のチャネル領域が均一且つ平坦になり、前記酸化物半導体素子の動作電流の低下、閾値電圧分布の増加、前記チャネル領域においての電荷移動度の減少などの電気的特性の劣化を防止して向上した電気的特性を確保することができる。また、前記リセス構造によって前記ゲート絶縁層が相対的に薄い厚さを有するので、前記酸化物半導体素子の電荷移動度、駆動電流などの電気的特性をより向上させることができる。前記酸化物半導体素子を有機発光表示装置、フレキシブルディスプレイ装置などのような表示装置に適用する場合、前記表示装置の厚さを減少させることができ、前記表示装置によってディスプレイされる画像の解像度を増加させることができ、画面の駆動速度も向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。
【図２】本発明の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図３】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図４】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図５】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図６】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図７】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図８】本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図９】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図１０】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１１】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１２】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１３】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図１４】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図１５】本発明の他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。
【図１６】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【図１７】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１８】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図１９】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図２０】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図２１】本発明のまた他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。
【図２２】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図２３】本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。
【図２４】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置を説明するための断面図である。
【図２５】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。
【図２６】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。
【図２７】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。
【図２８】本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００２７】
以下、本発明の例示的な実施形態に係る酸化物半導体素子、酸化物半導体素子の製造方法、酸化物半導体素子を含む表示装置、及び酸化物半導体素子を含む表示装置の製造方法について添付する図面を参照して詳細に説明するが、本発明が下記実施形態によって制限されるのではなくて、該当分野で通常の知識を有する者であれば本発明の技術的思想を逸脱しない範囲内で本発明を多様な他の形態で実現することができる。
【００２８】
本明細書において、特定の構造的乃至機能的説明は単に本発明の実施形態を説明するための目的として例示したことであり、本発明の実施形態は多様な形態で実施されるようにすることができ、本明細書に説明した実施形態に限定するとは解釈されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物乃至代替物を含むことと理解するべきである。ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていたりすることも意味するが、中間に他の構成要素が存在する場合も含むと理解するべきである。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「直接〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同く解釈すべきである。
【００２９】
本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００３０】
第１、第２、第３、第４等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第１構成要素が第２、第３または第４構成要素と命名することができ、類似に第２乃至第４構成要素も交互に命名することができる。
【００３１】
酸化物半導体素子及び酸化物半導体素子の製造方法
図１は本発明の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。図２は本発明の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。
【００３２】
図１を参照すると、前記酸化物半導体素子は基板５上に提供されるようにすることができ、ゲート電極１０、ゲート絶縁層１５、ソース電極２０、ドレーン電極２５及びアクティブパターン３０を含むようにすることができる。
【００３３】
基板５は透明絶縁基板を含むようにすることができる。例えば、基板５はガラス基板、透明プラスチック基板、透明金属酸化物基板などから構成されるようにすることができる。例示的な実施形態において、基板５上にはバッファ層（図示せず）が形成されるようにすることができる。前記バッファ層は基板５に不純物が拡散する現象を防止することができ、基板５全体の平坦度を向上させる役割を遂行することができる。即ち、基板５の上面が相対的に不均一な場合でも、前記バッファ層が平坦な上面を有しながら基板５上に配置されるようにすることができる。また、基板５上に前記バッファ層が存在する場合、ゲート電極１０を形成する間に発生する応力（stress）を減少させてゲート電極１０をより容易に形成することができる。前記バッファ層はシリコン化合物を含むようにすることができる。例えば、前記バッファ層はシリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）等からなるようにすることができる。前記バッファ層はシリコン化合物からなる単層構造または多層構造を有するようにすることができる。
【００３４】
図１及び図２を参照すると、ゲート電極１０は基板５上に形成する（ステップＳ１０）。ゲート電極１０には前記酸化物半導体素子が適用される表示装置のゲートライン（図示せず）が接続されるようにすることができる。ゲート電極１０は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。例えば、ゲート電極１０はアルミニウム（Ａｌ）、アルミニウムを含む合金、アルミニウム窒化物（ＡｌＮｘ）、銀（Ａｇ）、銀を含む合金、タングステン（Ｗ）、タングステン窒化物（ＷＮｘ）、銅（Ｃｕ）、銅を含む合金、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、モリブデンを含む合金、チタン（Ｔｉ）、チタン窒化物（ＴｉＮｘ）、白金（Ｐｔ）、タンタル（Ｔａ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、タンタル窒化物（ＴａＮｘ）、ストロンチウム・ルテニウム酸化物（ＳｒＲｕｘＯｙ）、亜鉛酸化物（ＺｎＯｘ）、インジウム錫酸化物（ＩＴＯ）、錫酸化物（ＳｎＯｘ）、インジウム酸化物（ＩｎＯｘ）、ガリウム酸化物（ＧａＯｘ）、インジウム亜鉛酸化物（ＩＺＯ）等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【００３５】
例示的な実施形態において、ゲート電極１０は上述の金属、合金、金属窒化物、導電性金属酸化物、または透明導電性物質からなる単層構造を有するようにすることができる。また、ゲート電極１０は上述した金属、合金、金属窒化物、導電性金属酸化物、及び／または、透明導電性物質で構成された多層構造から形成することもできる。ゲート電極１０が前記透明導電性物質を含む場合、後述のように前記酸化物半導体素子の構成要素が全体的に透明な物質からなるようにすることができるので前記酸化物半導体素子を透明なフレキシブルディスプレイ装置などに容易に適用することができる。
【００３６】
従来の表示装置に適用されるトランジスタのゲート電極はアルミニウム、銀、銅などのような抵抗の低い金属からなる。しかし、このように抵抗の低い金属は耐熱性が相対的に低かったりまたは相対的に腐食されやすいという問題がある。このような問題点を考慮して例示的な実施形態によると、電気伝導性が相対的に高い第１金属と耐熱性が優れた第２金属を組み合わせてゲート電極１０を具現することができる。即ち、ゲート電極１０は、アルミニウム、銀、銅などの抵抗の低い第１金属膜とモリブデン、チタン、クロム、タンタル、ルテニウム、タングステン、ネオジム、スカンジウムなどの耐熱性が相対的に優れた第２金属膜または金属化合物膜が組合わせられた多層構造を有するようにすることができる。例えば、ゲート電極１０は、アルミニウム膜とモリブデン膜、銀膜とモリブデン膜、銅膜とモリブデン膜、銅膜とチタン窒化物膜、銅膜とタンタル窒化物膜、チタン窒化物膜とモリブデン膜などのような多様な膜の組合せを含む多層構造を有するようにすることができる。また、ゲート電極１０は相対的に優れた電気伝導性を有する第１金属のうちいずれか一つ以上を含む第１金属膜、相対的に優れた耐熱性を有する第２金属のうちいずれかの一つ以上を含む第２金属膜及び／または耐熱性が相対的に優れた金属化合物のうちいずれか一つ以上を含む金属化合物膜のうち少なくとも一つを含む多層構造を有するようにすることもできる。
【００３７】
図１及び図２に図示したように、ゲート絶縁層１５はゲート電極１０を覆って基板５上に形成する（ステップＳ２０）。例示的な実施形態において、ゲート絶縁層１５はゲート電極１０を十分に覆いながら、ゲート電極１０の周辺で段差部が生成されずに実質的に平坦な上面を有するようにすることができる。この場合、ゲート絶縁層１５は相対的に厚い厚さで形成することができる。例えば、ゲート絶縁層１５は基板５の上面から約５００Å〜約３，０００Å程度の厚さを有するようにすることができる。
【００３８】
ゲート絶縁層１５はシリコン化合物、金属酸化物などを含むようにすることができる。例えば、ゲート絶縁層１５はシリコン酸化物、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物、アルミニウム酸化物（ＡｌＯｘ）、タンタル酸化物（ＴａＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、チタン酸化物（ＴｉＯｘ）等からなるようにすることができる。これらは単独または互いに組合わせて使うことができる。また、ゲート絶縁層１５は上述のシリコン化合物及び／または金属酸化物を含む単層構造または多層構造を有するようにすることができる。
【００３９】
ソース電極２０とドレーン電極２５は、それぞれ下に位置するゲート電極１０を中心にゲート絶縁層１５の一側及び他側上に位置するようにすることができる。ゲート絶縁層１５が平坦な上面を有する場合、ソース電極２０及びドレーン電極２５も段差部を有せず、実質的に平坦な上面を有するようにすることができる。ソース電極２０には前記表示装置のデータライン（図示せず）が接続されるようにすることができ、ドレーン電極２５には前記表示装置の画素電極（図示せず）が電気的に接触されるようにすることができる。
【００４０】
例示的な実施形態に係るソース電極２０及びドレーン電極２５を形成する過程において、図２に図示したように、ゲート絶縁層１５上に電極層を形成した後（ステップＳ３０）、前記電極層上にマスクパターンを形成する（ステップＳ４０）。このようなマスクパターンをエッチングマスクとして利用して前記電極層をパターニングすることによって、ゲート絶縁層１５上にソース電極２０及びドレーン電極２５を形成する（ステップＳ５０）。
【００４１】
ソース電極２０及びドレーン電極２５は、それぞれ金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。例えば、ソース電極２０とドレーン電極２５はアルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、これらの合金、これらの窒化物、ストロンチウム・ルテニウム酸化物（ＳｒＲｕｘＯｙ）、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを含むようにすることができる。また、ソース電極２０及びドレーン電極２５はそれぞれ金属、合金、金属窒化物、導電性金属酸化物、及び／または、透明導電性物質からなる単層構造または多層構造を有するようにすることができる。
【００４２】
例示的な実施形態において、アルミニウム、銅などのような相対的に低い電気抵抗を有する導電性物質でソース電極２０とドレーン電極２５を構成する場合には前記酸化物半導体素子の電気的特性の側面で相対的に有利なこともある。しかし、相対的に低い電気抵抗を有する導電性物質は耐熱性が相対的に低いか、または、簡単に腐食されることがある。従って、ソース電極２０とドレーン電極２５は前記導電性物質に耐熱性物質が追加的に含まれた組成を有するようにすることができる。ソース電極２０とドレーン電極５５に含まれる前記耐熱性物質の例としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、ルテニウム、スカンジウムなどを挙げることができる。例えば、ソース電極２０及びドレーン電極２５は前記耐熱性物質を含む第１導電膜、前記低抵抗物質を含む第２導電膜、前記耐熱性物質を含む第３導電膜からなる多層構造を有するようにすることができる。ソース電極２０とドレーン電極２５が多層構造を有する場合、前記導電性物質によってソース電極２０及びドレーン電極２５が低い抵抗を有しながらも、前記耐熱性物質の存在によりソース電極２０及びドレーン電極２５のヒロック（Hillock）現象を防止することができる。
【００４３】
再び図１及び図２を参照すると、ゲート絶縁層１５にリセス構造（recess structure）１８を形成する（ステップＳ６０）。このように、ゲート絶縁層１５の上部にリセス構造１８を形成した後、ソース電極２０及びドレーン電極２５から前記マスクパターンを除去する（ステップＳ７０）。例えば、前記マスクパターンがフォトレジストを含む場合、前記マスクパターンはストリッピング（stripping）工程及び／またはアッシング（ashing）工程を利用して除去することができる。
【００４４】
例示的な実施形態において、リセス構造１８はゲート絶縁層１５の上面から所定の深さ（ｄ）で形成されるようにすることができる。例えば、リセス構造１８は、ゲート絶縁層１５の上面から約１００Å〜約３００Å程度の深さ（ｄ）で形成することができる。これによって、リセス構造１８の深さとゲート絶縁層１５の厚さとの間の比率は約１.０：１.７〜約１.０：３０.０程度になるようにすることができる。また、リセス構造１８はゲート電極１０に比べて相対的に小面積を有するようにすることができる。ところが、このようなリセス構造１８のサイズは前記酸化物半導体素子のサイズ、電気的特性などにより変化するようにすることができる。
【００４５】
図１に例示的に図示した酸化物半導体素子において、リセス構造１８がソース電極２０とドレーン電極２５との間で露出される部分のゲート絶縁層１５に全体的に形成されるが、このようなリセス構造１８は露出される部分のゲート絶縁層１８の一部にのみ形成されるようにすることもできる。ゲート絶縁層１５のリセス構造１８は実質的に円形の形状、実質的に楕円形の形状、実質的に多角形の形状などの多様な平面構造を有するようにすることができる。また、リセス構造１８は基板５に実質的に直交する軸線（axis）に対して相対的に小さな第１角度で傾斜した側壁を有するようにすることができる。例えば、リセス構造１８はゲート電極１０に実質的に直交する方向に対して約１０°〜約６０°程度の第１角度で傾斜した側壁を有するようにすることができる。このようなゲート絶縁層１５のリセス構造１８にはアクティブパターン３０の下部が位置するようにすることができる。即ち、アクティブパターン３０はリセス構造１８を埋め立てながらゲート絶縁層１５上に配置されるようにすることができる。従って、アクティブパターン３０はリセス構造１８に部分的に埋め立てられる形状を有するようにすることができる。
【００４６】
例示的な実施形態によると、ゲート絶縁層１５のリセス構造１８はソース電極２０とドレーン電極２５との間で露出されるゲート絶縁層１５に対してプラズマ処理（plasma treatment）を遂行して得られるようにすることができる。即ち、リセス構造１８は残留応力が生成されたりまたはエッチング損傷を受けたり、或いはエッチング副産物（etched by-product）などが残留するゲート絶縁層１５の一部を前記プラズマ処理で除去することによって形成することができる。例えば、前記プラズマ処理はフッ化硫黄（ＳＦｘ）を含むガス、フッ化塩素（ＣＦｘ）を含むガス、塩化水素（ＨＣｌ）を含むガス、ホウ素塩化物（ＢＣｌｘ）を含むガス、炭化水素（ＣｘＨｙ）を含むガス、酸素（Ｏ２）を含むガス、オゾン（Ｏ３）を含むガスなどを含むガスから生成されるプラズマを使って遂行することができる。これらのガスは単独または互いに混合して使うことができる。
【００４７】
他の例示的な実施形態において、リセス構造１８はソース電極２０とドレーン電極２５との間で露出されたゲート絶縁層１５を洗浄処理（cleaning treatment）を通じて部分的に除去して得ることができる。前記洗浄処理は金属化合物を除去できる溶液と純水（water）または脱イオン水（deionized water）の混合溶液を使って遂行することができる。即ち、前記洗浄処理は薄められた金属化合物を除去できる溶液を使って遂行することができる。例えば、前記洗浄処理はフッ化水素（ＨＦ）を含む溶液、塩化水素（ＨＣｌ）を含む溶液、リン酸（Ｈ３ＰＯ４）を含む溶液、水酸化カリウム（ＫＯＨ）を含む溶液、臭化水素（ＨＢｒ）を含む溶液、臭化ヨウ素（ＨＩ）を含む溶液などの金属化合物を除去できる溶液を使って遂行することができる。これら溶液は単独または互いに組合わせて使うことができる。
【００４８】
また他の例示的な実施形態によると、ゲート絶縁層１５のリセス構造１８は上述したプラズマ処理と洗浄処理を全部遂行して得ることができる。例えば、ゲート絶縁層１５の一部に対して上述のプラズマ処理と洗浄処理を順次に遂行してリセス構造１８を形成することができる。また、ゲート絶縁層１５の一部に対して上述したプラズマ処理を遂行し、前記ソース電極２０及びドレーン電極２５から前記マスクパターンを除去した後、ゲート絶縁層１５の一部に対して上述の洗浄処理を遂行してリセス構造１８を得ることもできる。
【００４９】
図１及び図２に図示したように、アクティブパターン３０はリセス構造１８を有するゲート絶縁層１５、ソース電極２０、及びドレーン電極２５上に形成される（ステップＳ８０）。アクティブパターン３０はリセス構造１８を埋め立てながらゲート絶縁層１５上に配置されるので、アクティブパターン３０の下部側壁はリセス構造１８の側壁と実質的に同じ傾斜角度を有するようにすることができる。即ち、アクティブパターン３０の下部は基板５に実質的に直交する軸線に対して相対的に小さい第１傾斜角度を有するようにすることができる。
【００５０】
上述のように、ゲート絶縁層１５がリセス構造１８を含む場合、ソース電極２０とドレーン電極２５との間に位置する部分のゲート絶縁層１５の厚さがソース電極２０及びドレーン電極２５の下に位置する部分のゲート絶縁層１５の厚さに比べて相対的に薄くなるようにすることができる。即ち、ゲート電極１０上に位置するゲート絶縁層１５の厚さがリセス構造１８の深さ（ｄ）ほど減少するようにすることができる。リセス構造１８を埋め立てるアクティブパターン３０には前記酸化物半導体素子のチャネル領域が形成されるので、前記チャネル領域の下のゲート絶縁層１５が相対的に薄い厚さを有する場合には前記酸化物半導体素子の電荷移動度、駆動電流などの電気的は特性をより向上させることができる。
【００５１】
例示的な実施形態において、ソース電極２０とドレーン電極２５はそれぞれゲート絶縁膜１５に対して相対的に大きな第２角度で傾斜した側壁を有するようにすることができる。例えば、ソース電極２０とドレーン電極２５の側壁はそれぞれ基板５に実質的に直交する方向に対して約３０°〜約９０°程度の傾斜角度を有するようにすることができる。従って、リセス構造１８の第１傾斜角度と、ソース電極２０及びドレーン電極２５の第２傾斜角度との間の比は約１.０：０.５〜約１.０：９．０程度になるようにすることができる。上述通り、リセス構造１８、ソース電極２０及びドレーン電極２５がそれぞれ傾斜した側壁を有するようにすることができるので、このようなリセス構造１８、ソース電極２０及びドレーン電極２５のプロファイルに沿ってアクティブパターン３０をより容易に形成することができる。
【００５２】
例示的な実施形態によると、アクティブパターン３０はゲート絶縁層１５のリセス構造１８を埋め立てながらソース電極２０とドレーン電極２５上に配置されるようにすることができる。これによって、アクティブパターン３０の全体的な側壁は相違する傾斜角度を有する部分を含むようにすることができる。この場合、ゲート絶縁層１５に接触するアクティブパターン３０の下部側壁は基板５に対して実質的に直交する軸線から相対的に小さい第１角度に傾斜するようにすることができる。また、ソース電極２０及びドレーン電極２５にそれぞれ接触するアクティブパターン３０の中央部側壁は基板５に対して実質的に直交する方向から相対的に大きい第２角度に傾斜するようにすることができる。即ち、アクティブパターン３０の中央部側壁はリセス構造１８、ソース電極２０及びドレーン電極２５の傾斜構造と実質的に同一であるか、または、実質的に類似の傾斜構造を有するようにすることができる。これによって、アクティブパターン３０の下部側壁と中央部側壁との間の傾斜角度の比は、約１.０：０.５〜約１.０：９.０程度になるようにすることができる。
【００５３】
アクティブパターン３０の一側と他側は、それぞれソース電極２０とドレーン電極２５上に延びるようにすることができる。これによって、アクティブパターン３０の中央部はゲート電極１０の上部でゲート電極１０と実質的に重畳されるようにすることができ、アクティブパターン３０の両側部はそれぞれゲート電極１０の両側上部で部分的に重畳されるようにすることができる。アクティブパターン３０がソース電極２０、ドレーン電極２５及びゲート絶縁層１５上に位置するので、アクティブパターン３０の両側には段差部が生成されるようにすることができる。例えば、アクティブパターン３０は両側に段差部が形成されて実質的に「Ｕ」字に近い形状の断面形状を有するようにすることができる。
【００５４】
例示的な実施形態において、アクティブパターン３０はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）等を含む二成分系化合物（ＡＢｘ）、三成分系化合物（ＡＢｘＣｙ）、四成分系化合物（ＡＢｘＣｙＤｚ）等を含む半導体酸化物で構成されるようにすることができる。この時、アクティブパターン３０の電子キャリア濃度は約１×１０１２個／ｃｍ３〜約１×１０１８個／ｃｍ３程度になるようにすることができる。例えば、アクティブパターン３０はインジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ）、ガリウム亜鉛酸化物（ＧａＺｎｘＯｙ）、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛マグネシウム酸化物（ＺｎＭｇｘＯｙ）、亜鉛錫酸化物（ＺｎＳｎｘＯｙ）、亜鉛ジルコニウム酸化物（ＺｎＺｒｘＯｙ）、亜鉛酸化物（ＺｎＯｘ）、ガリウム酸化物（ＧａＯｘ）、チタン酸化物（ＴｉＯｘ）、錫酸化物（ＳｎＯｘ）、インジウム酸化物（ＩｎＯｘ）、インジウム−ガリウム−ハフニウム酸化物（ＩＧＨＯ）、錫−アルミニウム−亜鉛酸化物（ＴＡＺＯ）、インジウム−ガリウム−錫酸化物（ＩＧＳＯ）等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。他の例示的な実施形態によると、アクティブパターン３０は上述の半導体酸化物にリチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、フッ素（Ｆ）等がドーピングされた組成を有するようにすることができる。これらは単独または互いに組合わせて添加することができる。また、アクティブパターン３０は上述の半導体酸化物を含む単層構造または多層構造を有するようにすることができる。
【００５５】
他の例示的な実施形態によると、ソース電極２０及びドレーン電極２５とゲート絶縁層１５との間にはエッチング阻止層（図示せず）、保護層（図示せず）等のようなゲート絶縁層１５を保護できる追加的な層が配置されるようにすることができる。この時、前記エッチング阻止層または前記保護層はソース電極２０及びドレーン電極２５とゲート絶縁層１５とに対してエッチング選択比を有する物質からなるようにすることができる。例えば、前記エッチング阻止層または前記保護層はシリコン酸化物、シリコン窒化物、シリコン酸窒化物、半導体酸化物などを含むようにすることができる。
【００５６】
上述においては、酸化物半導体素子に対して説明したが、例示的な実施形態に係るリセス構造を有するゲート絶縁層はアモルファスシリコン、ポリシリコン、部分結晶化シリコン、微細結晶を含むシリコンなどからなるアクティブパターン（領域）を含むトランジスタにも適用することができる。ここで、前記トランジスタは前記アクティブパターン（領域）の構成物質を除けば図１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。
【００５７】
本発明の例示的な実施形態によると、プラズマ処理及び／または洗浄処理を通じてソース電極２０とドレーン電極２５との間のゲート絶縁層１５にリセス構造１８を形成するので、ソース電極２０及びドレーン電極２５を形成する間にゲート絶縁層１５に発生する内部応力を除去することができ、ゲート絶縁層１５に発生するエッチング損傷とそれに起因する残留応力も効果的に除去することができる。また、ゲート絶縁層１５とアクティブパターン３０との間に残留する金属原子、金属化合物などのエッチング副産物をゲート絶縁層１５から完全に除去することができる。これによって、リセス構造１８を埋め立てながらアクティブパターン３０に形成する前記酸化物半導体素子のチャネル領域が均一且つ平坦になり、前記酸化物半導体素子の動作電流の低下、閾値電圧（Ｖｔｈ）分布の増加、前記チャネル領域においての電荷移動度の減少などの電気的特性の劣化を防止して向上した電気的特性を確保することができる。また、リセス構造１８によってゲート電極１０上にゲート絶縁層１５が相対的に薄い厚さを有するので前記酸化物半導体素子の電荷移動度、駆動電流などの電気的特性をより向上させることができる。
【００５８】
図３は本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図４〜図８は本発明の他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図３〜図８において、図１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図３〜図８を参照して説明する図示した酸化物半導体素子の製造方法はゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であることが理解できるはずである。
【００５９】
図３及び図４を参照すると、ガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質で構成された基板５０上にゲート電極５５を形成する（ステップＳ１００）。ゲート電極５５は基板５０上にスパッタリング（sputtering）工程、スプレー（spray）工程、化学気相蒸着法（ＣＶＤ）工程、原子層積層（ＡＬＤ）工程、真空蒸着（evaporation）工程、プリンティング（printing）工程等を通じて形成することができる。例示的な実施形態によると、基板５０上に第１導電層（図示せず）を形成した後、前記第１導電層をパターニングして基板５０上にゲート電極５５を形成することができる。この時、ゲート電極５５と同時に基板５０上にゲートライン（図示せず）が形成されるようにすることができる。例えば、前記ゲートラインは基板５０上で第１方向に沿って延長するようにすることができ、ゲート電極５５は前記ゲートラインから分岐される構造を有するようにすることができる。
【００６０】
ゲート電極５５はアルミニウム、アルミニウム合金、タングステン、銅、ニッケル、クロム、モリブデン、チタン、白金、タンタル、ルテニウムなどのような金属、このような金属を含む合金、このような金属の窒化物、導電性金属酸化物などを使って形成することができる。また、ゲート電極５５は単層構造または多層構造で形成することができる。例えば、ゲート電極５５は導電性を有する物質、及び／または、耐熱性を有する物質を含む単層構造または多層構造を有するようにすることができる。他の例示的な実施形態によると、ゲート電極５５は透明導電性物質を基板５０上に蒸着した後、蒸着された透明導電性物質をパターニングして基板５０上に形成することができる。例えば、前記透明導電性物質はインジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛酸化物、錫酸化物、ガリウム酸化物、インジウム酸化物などを使って形成することができる。
【００６１】
他の例示的な実施形態によると、基板５０上にバッファ層（図示せず）を形成した後、このようなバッファ層上にゲート電極５５を形成することができる。この時、前記バッファ層はシリコン酸化物、シリコン酸窒化物、及び／または、シリコン窒化物を含む単層構造または多層構造で基板５０上に形成することができる。前記バッファ層は基板５０の平坦度を向上させることができ、ゲート電極５５等を形成する間に金属原子が基板５０に拡散する現象を防止することができる。また、前記バッファ層は基板５０とゲート電極５５との間に発生するストレスを緩和させることができる。
【００６２】
図３及び図４に図示したように、基板５０上にゲート電極５５をカバーするゲート絶縁層６０を形成する（ステップＳ１１０）。ゲート絶縁層６０は化学気相蒸着工程、熱酸化工程、プラズマ増大化学気相蒸着（ＰＥＣＶＤ）工程、高密度プラズマ−化学気相蒸着（ＨＤＰ−ＣＶＤ）工程などを利用して形成することができる。また、ゲート絶縁層６０はシリコン化合物、金属酸化物などを使って形成することができる。例えば、ゲート絶縁層６０はシリコン酸化物、シリコン酸窒化物、ハフニウム酸化物、ジルコニウム酸化物、アルミニウム酸化物、タンタル酸化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。
【００６３】
例示的な実施形態において、ゲート絶縁層６０は前記酸化物半導体素子に入射される光の透過程度を考慮して相対的に厚い厚さで形成することができる。また、ゲート絶縁層６０はゲート電極５５を十分にカバーしながら平坦な上面を有するようにすることができる。この場合、化学機械的研磨（ＣＭＰ）工程及び／またはエッチバック（etch−back）工程などの平坦化工程を適用してゲート絶縁層６０の上面を平坦化させることができる。
【００６４】
図３及び図５を参照すると、ゲート絶縁層６０上に電極層６５を形成する（ステップＳ１２０）。電極層６５は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などをスパッタ法（sputtering）、プリンティング工程、真空蒸着工程、化学気相蒸着工程、原子層積層工程などでゲート絶縁層６０上に蒸着して形成することができる。例えば、電極層６５はアルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、これらの合金、これらの窒化物、それぞれインジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを使って形成することができる。これらは単独または互いに組合わせて使うことができる。このような電極層６５は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含む単層構造または多層構造で形成することができる。
【００６５】
他の例示的な実施形態において、ゲート絶縁層６０と電極層６５との間には、エッチング阻止層及び／または保護層が形成されるようにすることができる。例えば、前記エッチング阻止層及び／または前記保護層は、酸化物、窒化物、酸窒化物、半導体酸化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。前記エッチング阻止層及び／または前記保護層は、後続して電極層６５をエッチングする間、ゲート絶縁層６０を含む下部構造物を保護する機能を遂行することができる。
【００６６】
電極層６５上には、マスク層７０が形成される（ステップＳ１３０）。例示的な実施形態において、マスク層７０はフォトレジストをスピンコーティング（spin coating）工程で電極層６５上に塗布して形成することができる。他の例示的な実施形態によると、マスク層７０は酸化物、窒化物、酸窒化物などの電極層６５に対して相対的に高いエッチング選択比（etching selectivity）を有する物質を使って形成することができる。例えば、マスク層７０はシリコン酸化物、シリコン窒化物、シリコン酸窒化物などを使って形成することができる。これらは単独または互いに組合わせて使うことができる。この場合、マスク層７０は、化学気相蒸着工程、原子層積層工程、プラズマ増大化学気相蒸着工程、高密度プラズマ−化学気相蒸着工程などを利用して形成することができる。また、マスク層７０は上述した酸化物、窒化物、及び／または酸窒化物を含む単層構造または多層構造で形成することができる。
【００６７】
図３及び図６を参照すると、マスク層７０を部分的にエッチングして電極層６５上にマスクパターン７５を形成する（ステップＳ１４０）。マスクパターン７５は電極層６５中、下にゲート電極５５が位置する部分を露出させる。マスク層７０がフォトレジストを含む場合、マスクパターン７５は露光（exposure）過程及び現像（developing）過程を通じて形成することができる。マスク層７０が上述の酸化物、窒化物、及び／または、酸窒化物を含む場合、マスクパターン７５は写真エッチング工程を利用して電極層６５上に形成することができる。例示的な実施形態において、マスクパターン７５によって露出される部分の電極層６５の面積は、ゲート電極５５の面積に比べて実質的に小さいこともある。
【００６８】
マスクパターン７５をエッチングマスクとして利用して電極層６５を部分的にエッチングすることによって、ゲート絶縁層６０上にソース電極８０及びドレーン電極８５を形成する（ステップＳ１５０）。例示的な実施形態において、ソース電極８０とドレーン電極８５は、それぞれ基板５０に実質的に直交する軸線に対して相対的に大きな傾斜角度で傾いた側壁を有するようにすることができる。例えば、ソース電極８０及びドレーン電極８５は、それぞれ約３０°〜約９０°程度の相対的に大きな傾斜角度を有する側壁を含むようにすることができる。ソース電極８０及びドレーン電極８５が形成されると、下にゲート電極６５が位置する部分のゲート絶縁層６０が露出する。ソース電極８０及びドレーン電極８５によって露出する部分のゲート絶縁層６０はゲート電極５５に比べて実質的に小さな面積を有するようにすることができる。ソース電極８０及びドレーン電極８５は、ゲート絶縁層６０上で所定の間隔で離隔されるようにすることができる。この場合、ソース電極８０及びドレーン電極８５の端部は、それぞれゲート電極５５の両側部と部分的に重畳されるようにすることができる。
【００６９】
図３及び図７を参照すると、電極層６５をパターニングしてソース電極８０及びドレーン電極８５を形成する間、ソース電極８０及びドレーン電極８５の間で露出するゲート絶縁層６０がエッチング損傷を受けることがあり、ゲート絶縁層６０の表面には残留応力が発生することがある。また、ゲート絶縁層６０の表面上にはエッチング副産物８８が残留することになる。このようなエッチング副産物８８は電極層６５を構成する金属原子がエッチング溶液またはエッチングガスと反応して生成された金属化合物を含むことがある。
【００７０】
ソース電極８０とドレーン電極８５との間で露出するゲート絶縁層６０に対して矢印で示したようにプラズマ処理を遂行する（ステップＳ１６０）。このようなプラズマ処理によってゲート絶縁層６０が部分的に除去されることによって、図８に図示したようにゲート絶縁層６０にリセス構造６８が形成される。即ち、エッチング損傷を受けたり或いは、内部応力または残留応力などが存在するゲート絶縁層６０の一部とゲート絶縁層６０の表面に残留するエッチング副産物８８が前記プラズマ処理によって除去されるようにすることができる。例えば、リセス構造６８はゲート絶縁層６５の上面から約１００Å〜約３００Å程度の深さで形成することができる。また、リセス構造６８は基板５０に実質的に直交する方向から約１０°〜約６０°程度の相対的に小さな傾斜角度に傾いた側壁を有するようにすることができる。例示的な実施形態によると、前記プラズマ処理はフッ化硫黄を含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、オゾンを含むガスなどから生成されるプラズマを使って遂行することができる。これらのガスは単独または互いに混合して使うことができる。例えば、前記プラズマ処理はフッ化硫黄を含む第１ガスと酸素を含む第２ガスの混合ガスから生成されるプラズマを使って遂行することができる。
【００７１】
ゲート絶縁層６０に対して上述したプラズマ処理を遂行した後、ソース電極８０及びドレーン電極８５からマスクパターン７５を除去する（ステップＳ１７０）。マスクパターン７５がフォトレジストを含む場合、ストリッピング工程及び／またはアッシング（ashing）工程を利用してマスクパターン７５を除去することができる。一方、マスクパターン７５が酸化物、窒化物、及び／または、酸窒化物を含む場合にはリン酸を含むエッチング溶液やエッチングガス、フッ化水素酸を含むエッチング溶液やエッチングガスなどを使ってマスクパターン７５を除去することができる。
【００７２】
図３及び図８を参照すると、リセス構造６８を埋め立てながらゲート絶縁層６０、ソース電極８０、及びドレーン電極８５上にアクティブ層（図示せず）を形成する。例示的な実施形態において、前記アクティブ層はインジウム、亜鉛、ガリウム、錫、チタンなどを含む二成分系（binary）化合物、三成分系（ternary）化合物、四成分系（quaternary）化合物などを含む半導体酸化物を使って形成することができる。他の例示的な実施形態によると、前記アクティブ層の前記半導体酸化物にリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、炭素、窒素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫、フッ素などがドーピングされた組成物を使って形成することができる。これらは単独または互いに組合わせて添加することができる。また、他の例示的な実施形態によると、前記アクティブ層はアモルファスシリコン、ポリシリコン、部分結晶化シリコン、微細結晶を含むシリコンなどを使って形成することもできる。また、前記アクティブ層はスパッタ法（sputtering）、化学気相蒸着工程、プリンティング工程、スプレー工程、真空蒸着工程、原子層積層工程、ゾル・ゲル工程、プラズマ増大化学気相蒸着工程などを利用して形成することができる。例えば、前記アクティブ層は、約１×１０１２個／ｃｍ３〜約１×１０１８個／ｃｍ３程度の電子キャリア濃度を有するようにすることができる。
【００７３】
前記アクティブ層を部分的にエッチングしてゲート絶縁層６０、ソース電極８０及びドレーン電極８５上にアクティブパターン９０を形成する（ステップＳ１８０）。これによって、基板５０上には、ゲート電極５５、リセス構造６８を有するゲート絶縁層６０、ソース電極８０、ドレーン電極８５、及びアクティブパターン９０を含む酸化物半導体素子が提供される。例えば、アクティブパターン９０は、写真エッチング工程または追加的なエッチングマスクを使うエッチング工程を利用して得られるようにすることができる。
【００７４】
例示的な実施形態において、アクティブパターン９０はリセス構造６８を埋め立て、ソース電極８０及びドレーン電極８５上に形成されるので、アクティブパターン９０の下部側壁は相対的に小さな傾斜角度を有するようにすることができるが、アクティブパターン９０の中央部側壁は相対的に大きな傾斜角度で形成されるようにすることができる。即ち、アクティブパターン９０は全体的に２種類以上の傾斜角度を有する側壁を含むようにすることができる。また、アクティブパターン９０は、リセス構造６８を有するゲート絶縁層６０、ソース電極８０、及びドレーン電極８５のプロファイル（profile）に沿って形成されるので、アクティブパターン９０には、ソース電極８０とドレーン電極８５に隣接する段差部が生成されるようにすることができる。ここで、アクティブパターン９０の両側部は、それぞれソース電極８０及びドレーン電極８５上に延長することができる。これによって、アクティブパターン９０の下部はゲート電極５５より実質的に小さな面積を有するようにすることができる反面、アクティブパターン９０の上部はゲート電極５５に比べて実質的に広い面積を有するようにすることができる。
【００７５】
図９は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図１０〜図１２は、本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図９〜図１２において、図１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図９〜図１２を参照して説明する酸化物半導体素子の製造方法は、ゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子の製造方法にも適用可能であることが理解できるはずである。
【００７６】
図９及び図１０を参照すると、透明絶縁基板を含む基板１００上にゲート電極１０５を形成した後（ステップＳ２００）、基板１００上にゲート電極１０５を覆うゲート絶縁層１１０を形成する（ステップＳ２１０）。
【００７７】
ゲート電極１０５は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを使って形成することができ、ゲート絶縁層１１０はシリコン化合物、金属酸化物などを使って形成することができる。ゲート絶縁層１１０はゲート電極１０５を十分にカバーするように相対的に厚い厚さで形成することができる。そこで、ゲート絶縁層１１０は実質的に平坦な上面を有するようにすることができ、このようなゲート絶縁層１１０の平坦な上面を具現するためにゲート絶縁層１１０に対して平坦化工程を追加的に遂行することができる。
【００７８】
ゲート絶縁層１１０上には電極層１１５が形成される（ステップＳ２２０）。電極層１１５は金属、合金、金属窒化物、導電性金属酸化物、透明導電性物質などを含むようにすることができる。電極層１１５は、単層構造または多層構造で形成することができる。例示的な実施形態において、ゲート絶縁層１１０が実質的に平坦な上面を有する場合、電極層１１５も実質的にゲート絶縁層１１０から由来する実質的に平坦な上面を有するようにすることができる。
【００７９】
図９及び図１１を参照すると、電極層１１５上にマスクパターン１２０を形成する（ステップＳ２３０）。例えば、マスクパターン１２０はフォトレジスト、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などを使って形成することができる。マスクパターン１２０はゲート電極１０５の上部に位置する部分の電極層１１５を露出させることができる。この場合、マスクパターン１２０により露出される電極層１１５の面積はゲート電極１０５の面積より実質的に小さいこともある。
【００８０】
マスクパターン１２０をエッチングマスクとして利用するエッチング工程を通じて電極層１１５をパターニングしてゲート絶縁層１１０上にソース電極１２５とドレーン電極１３０を形成する（ステップＳ２４０）。ソース電極１２５とドレーン電極１３０は所定間隔を介在してそれぞれゲート絶縁層１１０の一側及び他側上に形成することができる。ソース電極１２５及びドレーン電極１３０の形成によりゲート絶縁層１１０の一部がソース電極１２５とドレーン電極１３０との間で露出される。
【００８１】
電極層１１５をエッチングする間に露出するゲート絶縁層１１０にはエッチング損傷、残留応力、内部応力などが発生することがあり、金属化合物を含むエッチング副産物１２８が、ゲート絶縁層１１０の表面に残留することがある。このような欠陥が生成されたゲート絶縁層１１０にアクティブパターン（図示せず）を形成する場合、前記酸化物半導体素子のチャネル領域が形成されるゲート絶縁層１１０と前記アクティブパターンとの間の界面が劣化して前記酸化物半導体素子の多様な特性が低下する問題が発生する。
【００８２】
ソース電極１２５とドレーン電極１３０との間のゲート絶縁層１１０に対して矢印で図示したように洗浄処理を遂行する（ステップＳ２５０）。このような洗浄処理によって露出したゲート絶縁層１１０が部分的に図１２に図示したように除去されてゲート絶縁層１１０にリセス構造１１８が形成される。即ち、ゲート絶縁層１１０の欠陥が前記洗浄処理によって除去されながら、ゲート絶縁層１１０に所定の深さを有するリセス構造１１８が設けられる。例示的な実施形態において、前記洗浄処理は金属化合物を除去できる溶液と純粋または脱イオン水（deionized water）の混合溶液を使って遂行することができる。例えば、前記金属化合物を除去することのできる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、臭化ヨウ素を含む溶液などを含むようにすることができる。これらの溶液は単独または互いに組合わせて使うことができる。
【００８３】
図９及び図１２を参照すると、ゲート絶縁層１１０にリセス構造１１８を形成した後、ソース電極１２５及びドレーン電極１３０からマスクパターン１２０を除去する（ステップＳ２６０）。マスクパターン１２０は、乾式エッチング工程または湿式エッチング工程を利用して除去することができる。マスクパターン１２０が除去されると、ソース電極１２５及びドレーン電極１３０が露出される。
【００８４】
リセス構造１１８を有するゲート絶縁層１１０、ソース電極１２５、及びドレーン電極１３０上にアクティブ層（図示せず）を形成した後、写真エッチング工程または追加的なマスクを利用するエッチング工程を通じて前記アクティブ層をパターニングすることによって、ゲート絶縁層１１０並びにソース電極１２５及びドレーン電極１３０上に前記アクティブパターンを形成する。これによって、図１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が基板１００上に提供されるようにすることができる。
【００８５】
図１３は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図１３に例示的に図示した酸化物半導体素子の製造方法は、ゲート絶縁層に対してプラズマ処理と洗浄処理が遂行されるという点を除けば、図２を参照して説明した酸化物半導体素子の製造方法と実質的に同一または実質的に類似する段階を含むようにすることができる。
【００８６】
図１３を参照すると、基板上にゲート電極を形成した後（ステップＳ３００）、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する（ステップＳ３１０）。この時、前記ゲート絶縁層は前記ゲート電極が露出しないように相対的に厚い厚さを有するようにすることができ、実質的に平坦な上面を含むようにすることができる。
【００８７】
前記ゲート絶縁層上に電極層を形成した後（ステップＳ３２０）、前記電極層上にマスクパターンを形成する（ステップＳ３３０）。前記電極層は、前記ゲート絶縁層の構造により実質的に平坦な上面を有するようにすることができる。前記マスクパターンによって前記電極層中、下に前記ゲート電極の位置する部分が露出される。
【００８８】
前記マスクパターンをエッチングマスクとして利用して前記電極層をパターニングすることによって、前記ゲート絶縁層上にソース電極とドレーン電極を形成する（ステップＳ３４０）。前記ソース及びドレーン電極は前記ゲート電極を中心に前記ゲート絶縁層上に所定の間隔で離隔される。従って、前記ゲート絶縁層の一部が前記ソース電極とドレーン電極との間で露出する。前記電極層をエッチングしてソース電極及びドレーン電極を形成する間、前記ゲート絶縁層にはエッチング損傷、残留応力、内部応力などが生成されることがある一方、前記電極層とエッチング溶液またはエッチングガスの反応により金属化合物を含むエッチング副産物が前記ゲート絶縁層上に残留することがある。
【００８９】
図１３に図示したように、前記ゲート絶縁層に対してプラズマ処理を遂行する（ステップＳ３５０）。これによって、前記ソース電極とドレーン電極との間の前記ゲート絶縁層が、一次的にエッチングされて前記ゲート絶縁層に予備リセス構造が形成される。例示的な実施形態において、プラズマ処理時間、プラズマ生成ガスの流量などのような前記プラズマ処理の工程条件を調節することによって、前記予備リセス構造が図１を参照して説明したリセス構造１８に比べて実質的に小さかったり或いは実質的に類似する深さを有するようにすることができる。前記プラズマ処理の間、前記ゲート絶縁層に発生した欠陥と前記ゲート絶縁層上に残留するエッチング副産物が一次的に除去される。例えば、前記ゲート絶縁層の欠陥と前記エッチング副産物が前記ゲート絶縁層から部分的に除去されたり或いは完全に除去されるようにすることができる。
【００９０】
前記プラズマ処理が遂行された前記ゲート絶縁層に対して二次的に洗浄処理を遂行する（ステップＳ３６０）。このような洗浄処理は金属化合物を除去できる溶液と純粋や脱イオン水を使用して遂行することができる。例示的な実施形態によると、上述のプラズマ処理と後続する洗浄処理を通じて前記ゲート絶縁層の欠陥と前記ゲート絶縁層上に残留するエッチング副産物を前記ゲート絶縁層から効果的でありながら完全に除去することができる。また、前記プラズマ処理により前記ゲート絶縁層に形成された前記予備リセスを拡張させて前記ソース電極とドレーン電極との間の前記ゲート絶縁層にリセス構造を形成することができる。そこで、前記リセス構造は図１を参照して説明したリセス構造１８と実質的に同一または実質的に類似する深さを有するようにすることができる。
【００９１】
再び図１３を参照すると、前記ソース及びドレーン電極から前記マスクパターンを除去した後（ステップＳ３７０）、前記リセス構造を埋め立てながら前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブ層を形成する（ステップＳ３８０）。前記アクティブ層は二成分系化合物、三成分系化合物、四成分系化合物などを含む半導体酸化物を使って形成することができる。前記アクティブ層にはリチウム、ナトリウム、マンガン、ニッケル、パラジウム、銅、カドミウム、炭素、リン、チタン、ジルコニウム、バナジウム、ルテニウム、ゲルマニウム、錫などが追加的にドーピングできる。
【００９２】
写真エッチング工程、追加的なエッチングマスクを利用するエッチング工程等を通じて前記アクティブ層をパターニングすることによって、前記ソース電極、前記ドレーン電極、及び前記ゲート絶縁層上にアクティブパターンを形成する（ステップＳ３８０）。従って、図１または図８を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が前記基板上に提供されるようにすることができる。この場合、前記アクティブパターンには前記ソース及びドレーン電極に隣接する段差部が形成されるようにすることができる。
【００９３】
本発明の例示的な実施形態によると、上述したプラズマ処理及び洗浄処理を順次に遂行することによって、前記ゲート絶縁層に存在する欠陥と前記ゲート絶縁層上に残留するエッチング副産物を完全に除去することができる。従って、前記ゲート絶縁層と前記アクティブパターンとの間の界面が不均一になるのは現象を防止することができ、前記酸化物半導体素子のチャネル領域が形成される部分のゲート絶縁層の厚さを減少させることによって、電荷移動度、閾値電圧分布、駆動電流などの酸化物半導体素子の多様な電気的特性を向上させることができる。
【００９４】
図１４は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図１４に例示的に図示した酸化物半導体素子の製造方法はゲート絶縁層に対して、プラズマ処理と洗浄処理が遂行するという点を除けば、図２を参照して説明した酸化物半導体素子の製造方法と実質的に同一または実質的に類似する段階を含むようにすることができる。
【００９５】
図１４を参照すると、基板上にゲート電極を形成した後（ステップＳ４００）、前記ゲート電極を覆いながら前記基板上にゲート絶縁層を形成する（ステップＳ４１０）。例えば、前記ゲート絶縁層は前記ゲート電極を十分にカバーするように相対的に厚い厚さを有するようにすることができる。
【００９６】
前記ゲート絶縁層上に電極層を形成した後（ステップＳ４２０）、前記電極層上にマスクパターンを形成する（ステップＳ４３０）。前記ゲート絶縁層が実質的に平坦な上面を有する場合、前記電極層も前記ゲート絶縁層の形状によって実質的に平坦な上面を具備するようにすることができる。前記マスクパターンは写真工程、追加的なマスクを利用する工程等を通じて前記電極層上に提供されるようにすることができる。
【００９７】
前記マスクパターンを利用して前記電極層を部分的にエッチングすることによって前記ゲート絶縁層の一側と他側上にソース電極とドレーン電極を形成する（ステップＳ４４０）。前記ソース及びドレーン電極は、前記酸化物半導体素子のチャネル領域の長さと実質的に同一または実質的に類似の間隔を介在して前記ゲート絶縁層上で互いに離隔されるようにすることができる。
【００９８】
前記ソース及びドレーン電極の形成によって露出される部分の前記ゲート絶縁層に対してプラズマ処理を遂行する（ステップＳ４５０）。この場合、前記プラズマ処理は、図３を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。前記プラズマ処理により、前記ゲート絶縁層に生成された欠陥とエッチング副産物が一次的に除去されながら前記ソース電極とドレーン電極との間の前記ゲート絶縁層には、予備リセス構造が形成される。この時、前記予備リセス構造は、図１を参照して説明したリセス構造１８の深さより実質的に小さかったり、または、実質的に類似の深さを有するようにすることができる。
【００９９】
前記ゲート絶縁層に前記予備リセス構造を形成した後、前記ソース及びドレーン電極から前記マスクパターンを除去する（ステップＳ４６０）。前記マスクパターンは、乾式エッチング工程、または、湿式エッチング工程を利用して除去することができる。
【０１００】
前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行する（ステップＳ４７０）。そこで、前記洗浄処理は、図９を参照して説明した洗浄処理と実質的に同一または実質的に類似しているようにすることができる。このような洗浄処理により前記ゲート絶縁層の欠陥及びエッチング副産物が完全に除去される一方、前記予備リセス構造のサイズが実質的に拡張されながら、前記ソース電極とドレーン電極との間の前記ゲート絶縁層には、リセス構造が形成される。例示的な実施形態によると、前記マスクパターンを除去した後に前記洗浄処理を遂行するので前記マスクパターンを除去する間、追加的に発生する前記ゲート絶縁層の損傷や前記マスクパターンから由来するエッチング副産物を効率的に除去することができる。
【０１０１】
前記リセス構造を含む前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成する（ステップＳ４８０）。例示的な実施形態において、前記リセス構造を埋め立てながら前記ソース及びドレーン電極上にアクティブ層を形成した後、写真エッチング工程または追加的なエッチングマスクを利用するエッチング工程を適用して前記アクティブ層を部分的にエッチングすることによって、前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上に前記アクティブパターンを形成することができる。これによって、図１または図８を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が前記基板上に提供されるようにすることができる。
【０１０２】
本発明の例示的な実施形態によると、前記マスクパターンを除去した後に前記洗浄処理をプラズマ処理されたゲート絶縁層に対して遂行するので、前記ゲート電極の欠陥やエッチング副産物を完全に除去できるだけでなく、前記マスクパターンを除去する間に追加的に発生する前記ゲート絶縁層の損傷や前記マスクパターンから由来するエッチング副産物を効果的に除去することができる。これによって、前記酸化物半導体素子のチャネル領域の均一性をより向上させて前記酸化物半導体素子の多様な電気的特性をより一層改善するようにすることができる。
【０１０３】
図１５は本発明のまた他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。図１５に図示した酸化物半導体素子は、ソース電極１７５及びドレーン電極１９０の構造を除けば、図１を参照して説明した半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。
【０１０４】
図１５を参照すると、前記酸化物半導体素子は、ゲート電極１５５、リセス構造１６８を有するゲート絶縁層１６０、ソース電極１７５、ドレーン電極１９０、及びアクティブパターン１９５を含む。
【０１０５】
ゲート電極１５５は基板１５０上に配置されるようにすることができ、ゲート絶縁層１６０は基板１５０上に位置してゲート電極１５５をカバーするようにすることができる。ゲート絶縁層１６０は、実質的に平坦な上面を有するようにすることもできるが、後述するようにゲート電極１５５に隣接する段差部を有するようにすることもできる。
【０１０６】
ゲート絶縁層１６０にはリセス構造１６８が設けられ、アクティブパターン１９５はリセス構造１６８を埋め立てながらソース電極１７５及びドレーン電極１９０上に配置されるようにすることができる。そこで、リセス構造１６８は、図１を参照して説明したリセス構造１８と実質的に同一または実質的に類似するサイズと形状を有するようにすることができる。
【０１０７】
例示的な実施形態において、ソース電極１７５は第１電極パターン１６５と第２電極パターン１７０を具備するようにすることができ、ドレーン電極１９０は第３電極パターン１８０と第４電極パターン１８５を含むようにすることができる。第１電極パターン１６５及び第３電極パターン１８０は、それぞれ金属、合金、透明導電性物質などを含むようにすることができ、第２電極パターン１７０及び第４電極パターン１８５は、それぞれ金属窒化物、金属酸化物などを含むようにすることができる。例えば、第１電極パターン１６５及び第３電極パターン１８０は、クロム、アルミニウム、銅、モリブデン、チタン、タンタル、タングステン、ネオジム、スカンジウム、これらの合金、ストロンチウム・ルテニウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。また、第２電極パターン１７０及び第４電極パターン１８５は、それぞれ第１電極パターン１６５及び第３電極パターンから由来する金属窒化物、透明導電性物質の窒化物などを含むようにすることができる。例えば、第２電極パターン１７０及び第４電極パターン１８５は、クロム窒化物（ＣｒＮｘ）、アルミニウム窒化物（ＡｌＮｘ）、チタン窒化物（ＴｉＮｘ）、タンタル窒化物（ＴａＮｘ）、タングステン窒化物（ＷＮｘ）、モリブデン窒化物（ＭｏＮｘ）、ネオジム窒化物（ＮｄＮｘ）、スカンジウム窒化物（ＳｃＮｘ）、ルテニウム窒化物（ＲｕＮｘ）、これらの合金の窒化物、ストロンチウム・ルテニウム酸窒化物、インジウム錫酸窒化物、インジウム亜鉛酸窒化物、亜鉛酸窒化物、錫酸窒化物、カーボンナノチューブの窒化物などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。第２電極パターン１７０及び第４電極パターン１８５が、金属窒化物または透明導電性物質の窒化物を含む場合、後続するプラズマ処理、及び／または、洗浄処理の間、第１電極パターン１６５及び第３電極パターン１８０を効果的に保護することがあるので、ソース電極１７５及びドレーン電極１９０の追加的な損傷や劣化を防止して、前記酸化物半導体素子の電気的特性をより向上させることができる。
【０１０８】
図１６は本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための工程フローチャートである。図１７〜図２０は、本発明のまた他の例示的な実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図１６〜図２０において、図１５を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図１６〜図２０を参照して説明する図示した酸化物半導体素子の製造方法はゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であることが理解できるはずである。
【０１０９】
図１６及び図１７を参照すると、基板２００上にゲート電極２０５を形成した後（ステップＳ５００）、ゲート電極２０５と基板２００上にゲート絶縁層２１０を形成する（ステップＳ５１０）。ゲート絶縁層２１０は実質的に平坦な表面を有するようにすることができる。
【０１１０】
ゲート絶縁層２１０上に第１電極膜２１５を形成した後（ステップＳ５２０）、第１電極膜２１５上に第２電極膜２２０を形成する（ステップＳ５３０）。従って、ゲート絶縁層２１０上には第１電極膜２１５及び第２電極膜２２０を含む電極層２２５が形成される。
【０１１１】
第１電極膜２１５は金属、合金、透明導電性物質などを使って形成することができる。例えば、第１電極膜２１５は、クロム、アルミニウム、チタン、タンタル、タングステン、モリブデン、ネオジム、スカンジウム、ルテニウム、これらの合金、ストロンチウム・ルテニウム酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、亜鉛酸化物、錫酸化物、カーボンナノチューブなどを使って形成することができる。これらは、単独または互いに組合わせて使うことができる。第１電極膜２１５スパッタ法、化学気相蒸着工程、原子層積層工程、真空蒸着工程、プリンティング工程、スプレー工程などを利用してゲート絶縁層２１０上に形成することができる。
【０１１２】
第２電極膜２２０は、金属窒化物、透明導電性物質の窒化物などを使って形成することができる。例えば、第２電極膜２２０はクロム窒化物（ＣｒＮｘ）、アルミニウム窒化物、チタン窒化物、タンタル窒化物、タングステン窒化物、モリブデン窒化物、ネオジム窒化物、スカンジウム窒化物、ルテニウム窒化物、これらの合金の窒化物、ストロンチウム・ルテニウム酸窒化物、インジウム錫酸窒化物、インジウム亜鉛酸窒化物、亜鉛酸窒化物、錫酸窒化物、カーボンナノチューブの窒化物などを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【０１１３】
第２電極膜２２０は第１電極膜２１５に対して窒化処理（nitration treatment）を遂行して形成することができる。即ち、第１電極膜２１５に対して窒化処理を遂行して第１電極膜２２０の一部が、第２電極膜２２０に変化するようにすることができる。例えば、前記窒化処理は、第１電極膜２１５を窒素を含む雰囲気下で熱処理する工程を含むようにすることができる。例えば、前記窒素を含む雰囲気は窒素（Ｎ２）ガス、一酸化窒素（ＮＯ）ガス、亜酸化窒素（Ｎ２Ｏ）ガス、二酸化窒素（ＮＯ２）ガス、アンモニア（ＮＨ３）ガスなどを含むようにすることができる。これらのガスは単独または互いに組合わせて使うことができる。他の例示的な実施形態によると、前記窒化処理は窒素を含むガスから生成されるプラズマを利用して第１電極膜２１５を処理する工程を含むようにすることができる。例えば、前記プラズマを生成するためのガスは窒素ガス、一酸化窒素ガス、亜酸化窒素ガス、二酸化窒素ガス、アンモニアガスなどを含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【０１１４】
図１６及び図１８を参照すると、第２電極膜２２０上にマスクパターン２３０を形成した後（ステップＳ５４０）、マスクパターン２３０をエッチングマスクとして利用して、電極層２２５を部分的にエッチングすることによって、ゲート絶縁層２１０上にソース電極２４５とドレーン電極２６０を形成する（ステップＳ５５０）。ソース電極２４５はゲート絶縁層２１０の一側上に形成される第１電極パターン２３５と第２電極パターン２４０を含み、ドレーン電極２６０はゲート絶縁層２１０の他側上に形成する第３電極パターン２５０と第４電極パターン２５５を具備する。即ち、第１電極膜２１５は、第１電極パターン２３５及び第３電極パターン２５０でパターニングされ、第２電極膜２２０は、第２電極パターン２４０及び第４電極パターン２５５でパターニングされる。
【０１１５】
図１８に図示したように、電極層２２５をエッチングしてソース電極２４５及びドレーン電極２６０を形成する間、エッチング副産物２４８がゲート絶縁層２１０上に生成されることがあり、ゲート絶縁層２１０にはエッチング損傷、残留応力などが発生することがある。
【０１１６】
図１６及び図１９を参照すると、ソース電極２４５及びドレーン電極２６０からマスクパターン２３０を除去した後（ステップＳ５６０）、ソース電極２４５とドレーン電極２６０との間のゲート絶縁層２１０に対してプラズマ処理、及び／または、洗浄処理を遂行する（ステップＳ５７０）。これによって、ソース電極２４５とドレーン電極２６０との間のゲート絶縁層２１０には、リセス構造２１８（図２０を参照）が形成される。そこで、前記プラズマ処理は図３及び図７を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。また、前記洗浄処理は、図９及び図１１を参照して説明した洗浄処理と実質的に同一または実質的に類似するようにすることができる。
【０１１７】
例示的な実施形態によると、マスクパターン２３０を除去した後にゲート絶縁層２１０に対して前記プラズマ処理、及び／または、洗浄処理を遂行しても第２電極パターン２４０及び第４電極パターン２５５により第１電極パターン２３５及び第３電極パターン２５０が保護されるので、第１電極パターン２３５及び第３電極パターン２５０がエッチング損傷を受けることを効果的に防止することができる。
【０１１８】
図１６及び図２０を参照すると、リセス構造２１８を具備するゲート絶縁層２１０、ソース電極２４５及びドレーン電極２６０上にアクティブ層２６５を形成する。即ち、前記アクティブ層は、リセス構造２１８を埋め立てながらゲート絶縁層２１０、第２電極パターン２４０及び第４電極パターン２５５上に形成される。
【０１１９】
写真エッチング工程、追加的なエッチングマスクを利用するエッチング工程などを適用してゲート絶縁層２１０、ソース電極２４５及びドレーン電極２６０上にリセス構造２１８を満たすアクティブパターン（図示せず）を形成する（ステップＳ５８０）。従って、基板２００上には、図１５を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子が提供されるようにすることができる。
【０１２０】
図２１は本発明のまた他の例示的な実施形態に係る酸化物半導体素子を説明するための断面図である。
【０１２１】
図２１を参照すると、前記酸化物半導体素子は、ゲート電極２８５、リセス構造２９８を有するゲート絶縁層２９０、ソース電極３００、ドレーン電極３０５及びアクティブパターン３１０を含む。
【０１２２】
例示的な実施形態において、ゲート絶縁層２９０はゲート電極２８５のプロファイルに沿って基板２８０上に、均一に形成されるようにすることができる。この場合、ゲート絶縁層２９０はゲート電極２８５の両側部に隣接する段差部を含むようにすることができる。また、ゲート絶縁層２９０は相対的に薄い厚さを有するようにすることができる。例えば、ゲート絶縁層２９０はゲート電極２８５の上面から約５００Å〜約１，０００Å程度の厚さを有するようにすることができる。ゲート絶縁層２９０が前記段差部を有する場合、前記酸化物半導体素子の全体的な構成要素がそれぞれ段差部を含む構造を有するようにすることができる。
【０１２３】
ゲート電極２８５上に位置するゲート絶縁層２９０にはリセス構造２９８が提供される。リセス構造２９８の形状は、図１を参照して説明したリセス構造１８と実質的に同一または実質的に類似するようにすることができる。例示的な実施形態において、リセス構造２９８は約１００Å〜約３００Å程度の深さを有するようにすることができる。従って、リセス構造２９８の深さとゲート絶縁層２９０の厚さの間の比は、約１.０：０.７〜約１.０：１０.０程度になるようにすることができる。即ち、ゲート絶縁層２９０が段差部を含む場合には、リセス構造２９８の深さとゲート絶縁層２９０の厚さとの間の比率が減少するようにすることができる。リセス構造２９８は基板２８０に実質的に直交する方向に対して相対的に小さな第１角度で傾斜した側壁を有するようにすることができる。
【０１２４】
ソース電極３００とドレーン電極３０５は、それぞれリセス構造２９８を介在してゲート絶縁層２９０上に位置するようにすることができる。例えば、ソース電極３００とドレーン電極３０５は、リセス構造２９８の幅に実質的に対応する距離ほど互いに離隔するようにすることができる。例示的な実施形態において、ソース電極３００及びドレーン電極３０５は、ゲート絶縁層２９０の段差部に起因する段差部を含むようにすることができる。例えば、ソース電極３００及びドレーン電極３０５は、それぞれゲート絶縁層２９０の段差部に隣接する段差部を含むようにすることができる。また、ソース電極３００及びドレーン電極３０５は、それぞれゲート電極２８５に実質的に直交する軸線に対して相対的に大きな第２角度に傾斜した側壁を具備するようにすることができる。他の例示的な実施形態によると、ソース電極３００及びドレーン電極３０５は、それぞれ図１５を参照して説明したソース電極１７５及びドレーン電極１９０と実質的に同一または実質的に類似する構成を有するようにすることができる。
【０１２５】
アクティブパターン３１０は、リセス構造２９８を埋め立てしながらソース電極３００及びドレーン電極３０５上に配置される。この場合、アクティブパターン３１０は、リセス構造２９８の側壁とソース電極３００及びドレーン電極３０５の側壁に接触しながらゲート絶縁層２９０上に位置するようにすることができる。従って、アクティブパターン３１０の下部は、相対的に小さな第１角度で傾斜した側壁を有するようにすることができ、アクティブパターン３１０の中央部は相対的に大きな第２角度で傾斜した側壁を有するようにすることができる。また、アクティブパターン３１０は、ゲート絶縁層２９０に接触しながらソース電極３００及びドレーン電極３０５上に配置されるので、ゲート絶縁層２９０の段差部に隣接する段差部を含むようにすることができる。他の例示的な実施形態によると、アクティブパターン３１０の両側部は、それぞれソース電極３００とドレーン電極３０５上に延びるようにすることができる。この場合、アクティブパターン３１０は、ソース電極３００及びドレーン電極３０５の段差部にそれぞれ隣接する追加的な段差部を具備するようにすることができる。例えば、リセス構造２９８を埋め立てるアクティブパターン３１０は実質的に二重段差構造を有するようにすることができる。
【０１２６】
図２２及び図２３は、本発明のまた他の実施形態に係る酸化物半導体素子の製造方法を説明するための断面図である。図２２及び図２３において、図２１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有する酸化物半導体素子の製造方法を例示的に説明するが、図２２及び図２３を参照して説明する図示した酸化物半導体素子の製造方法は、ゲート電極、ゲート絶縁層、ソース電極、ドレーン電極、アクティブパターンなどが多様な構造で配置された構成を有する他の酸化物半導体素子にも適用可能であると理解するはずである。
【０１２７】
図２２を参照すると、透明絶縁物質を含む基板３３０上にゲート電極３３５を形成する。例示的な実施形態において、ゲート電極３３５は基板１８０の全面上に導電層（図示せず）を形成した後、このような導電層をパターニングして得ることができる。例えば、ゲート電極３３５は、金属、合金、金属窒化物、透明導電性物質などを使うスパッタ法（sputtering）、化学気相蒸着工程、原子層積層工程、真空蒸着工程、プリンティング工程等を通じて基板３３０上に形成されるようにすることができる。他の例示的な実施形態によると、ゲート電極３３５を形成する前に基板３３０上にバッファ層（図示せず）を追加的に形成することができる。
【０１２８】
ゲート電極３３５と基板３３０上にはゲート絶縁層３４０が形成される。ゲート絶縁層３４０はゲート電極３３５のプロファイルに沿って基板３３０上に均一な厚さで形成されるようにすることができる。ゲート絶縁層１９０が基板３３０上で均一な厚さを有する場合、ゲート絶縁層３４０にはゲート電極３３５に隣接する段差部が形成されるようにすることができる。例えば、ゲート絶縁層３４０のうち、ゲート電極３３５の両側部に隣接する部分に段差部が生成されるようにすることができる。ゲート絶縁層３４０はシリコン化合物、及び／または、金属酸化物を使って相対的に薄い厚さで形成されるようにすることができる。
【０１２９】
ゲート絶縁層３４０上に電極層３４５を形成する。電極層３４５はゲート絶縁層３４０のプロファイルに沿って均一に形成されるようにすることができる。従って、電極層３４５にもゲート絶縁層３４０の段差部と隣接する段差部が生成されるようにすることができる。他の例示的な実施形態において、電極層３４５は図１７を参照して説明した電極層２２５と実質的に同一または実質的に類似の構造で形成されるようにすることができる。
【０１３０】
電極層３４５上にマスクパターン３５０を形成する。マスクパターン３５０はフォトレジスト、酸化物、窒化物、酸窒化物などを使って形成することができる。また、マスクパターン３５０は、単層構造または多層構造を有するようにすることができる。
【０１３１】
図２３を参照すると、マスクパターン３５０を利用して電極層３４５を部分的にエッチングする。これによって、ゲート絶縁層３４０の一側及び他側上には、ソース電極３６０とドレーン電極３６５が形成される。例示的な実施形態において、ソース電極３６０及びドレーン電極３６５は、それぞれゲート絶縁層３４０の段差部と隣接する段差部を具備するようにすることができる。ソース電極３６０及びドレーン電極３６５の形成により、ソース電極３６０とドレーン電極３６５との間のゲート絶縁層３４０の一部が露出する。ソース電極３６０及びドレーン電極３６５を形成するためのエッチング工程の間、露出された部分のゲート絶縁層３４０にはエッチング損傷、残留応力などが発生することがあり、エッチング副産物が形成されることがある。
【０１３２】
露出された部分のゲート絶縁層３４０に対しプラズマ処理、及び／または、洗浄処理を遂行してリセス構造３４８を形成する。即ち、露出した部分のゲート絶縁層３４０を部分的にエッチングしてソース電極３６０とドレーン電極３６５との間にリセス構造３４８を形成する。この場合、前記プラズマ処理は、図３及び図７を参照して説明したプラズマ処理と実質的に同一または実質的に類似するようにすることができる。また、前記洗浄処理は、図９及び図１１を参照して説明した洗浄処理と実質的に同一または実質的に類似するようにすることができる。
【０１３３】
図示はしていないが、ゲート絶縁層３４０、ソース電極３６０及びドレーン電極３６５上にアクティブパターンを形成して、基板３３０上に酸化物半導体素子を形成する。この場合、前記酸化物半導体素子は、図２１を参照して説明した酸化物半導体素子と実質的に同一または実質的に類似する構成を有するようにすることができる。
【０１３４】
酸化物半導体素子の特性評価
以下、本発明の実験例及び比較例による酸化物半導体素子の電気的特性に対して説明する。
【０１３５】
実験例１
基板上にゲート電極を形成した後、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。六フッ化硫黄（ＳＦ６）ガスと酸素（Ｏ２）ガスとの混合ガスから生成されたプラズマを利用して前記ソース電極とドレーン電極との間のゲート絶縁層に対してプラズマ処理を遂行した。前記プラズマ処理により、リセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを製造した。
【０１３６】
実験例２
基板上にゲート電極を形成した後、前記ゲート電極をカバーするゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。フッ化水素酸を含む溶液を使って前記ソース電極とドレーン電極との間のゲート絶縁層に対して洗浄処理を遂行した。前記洗浄処理により、リセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを得た。
【０１３７】
実験例３
基板上にゲート電極を形成し、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。六フッ化硫黄ガスと酸素ガスとの混合ガスから生成されたプラズマを利用して前記ソース電極とドレーン電極との間のゲート絶縁層に対して一次的にプラズマ処理を遂行した。前記プラズマ処理されたゲート絶縁層に対してフッ化水素酸を含む溶液を使って洗浄処理を遂行した。前記プラズマ処理及び洗浄処理によりリセス構造が形成されたゲート絶縁層と、前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子とを得た。
【０１３８】
比較例
基板上にゲート電極を形成した後、前記ゲート電極を覆うゲート絶縁層を前記基板上に形成した。前記ゲート絶縁層上に電極層を形成した後、前記電極層をパターニングして前記ゲート絶縁層上にソース電極とドレーン電極を形成した。前記ソース及びドレーン電極の形成後、前記ゲート絶縁層に対してプラズマ処理や洗浄処理を遂行せずに、前記ゲート絶縁層と前記ソース及びドレーン電極上にアクティブパターンを形成して酸化物半導体素子を製造した。
下記の表１は、比較例と実験例１〜実験例３による酸化物半導体素子の電荷移動度及び閾値電圧分布程度を測定した結果である。
【０１３９】
【表１】
前記表１に示したように、実験例１〜実験例３に従ってゲート絶縁層に対してプラズマ処理、及び／または、洗浄処理を遂行した場合には、プラズマ処理または洗浄処理を遂行しなかった比較例に比べて電荷移動度の値が平均的に約１.７３倍程度増加する反面、閾値電圧分布は平均的に約１８.７％程度減少した。特に、実験例３に従ってプラズマ処理と洗浄処理を全部遂行した場合、酸化物半導体素子の電荷移動度の増加と閾値電圧分布の減少が最も著しかった。従って、ゲート絶縁層に対してプラズマ処理、及び／または、洗浄処理を遂行してリセス構造を形成した後、ゲート絶縁層上にアクティブパターンを形成する場合には酸化物半導体素子の電気的特性が大きく向上するということを確認することができた。
【０１４０】
表示装置及び表示装置の製造方法
図２４は本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の断面図である。図２４において、発光層４５０を含む表示装置を例示的に図示するが、本発明の例示的な実施形態に係る酸化物半導体素子は液晶表示装置、フレキシブル・ディスプレイ装置などにも作用可能であると理解できるはずである。また、図２４に図示した表示装置に含まれる酸化物半導体素子は図１を参照して説明した酸化物半導体素子と実質的に同一または類似する構成を有するが、図１５または図２１を参照して説明した酸化物半導体素子も図２４に図示した表示装置に適用可能であると理解できるはずである。
【０１４１】
図２４を参照すると、酸化物半導体素子は第１基板４００上に配置される。例示的な実施形態において、前記酸化物半導体素子は、ゲート電極４０５、リセス構造４１８を有するゲート絶縁層４１５、ソース電極４２０、ドレーン電極４２５、及びアクティブパターン４３０を含む。
【０１４２】
第１基板４００上には前記酸化物半導体素子のゲート電極４０５に接続されるゲートライン４１０が配置される。この場合、ゲートライン４１０は、ゲート電極４０５と実質的に同一または実質的に類似する物質を含むようにすることができる。ゲートライン４１０は第１基板４００上で第１方向に沿って延びるようにすることができる。
【０１４３】
ゲート絶縁層４１５は、ゲート電極４０５とゲートライン４１０を覆って第１基板４００上に配置される。ゲート絶縁層４１５は実質的に平坦な上面を有するようにすることもできるが、図２１を参照して説明したゲート絶縁層２９０のように、ゲート電極４０５及びゲートライン４１０で隣接する段差部を含むようにすることができる。他の例示的な実施形態において、ゲート電極４０５及びゲートライン４１０と第１基板４００の間にはバッファ層（図示せず）が配置されるようにすることができる。このようなバッファ層によって水分または不純物の拡散が防止されるようにすることができ、ゲート電極４０５及びゲートライン４１０が第１基板４００上に相対的に容易に形成されるようにすることができる。
【０１４４】
ソース電極４２０とドレーン電極４２５は、ゲート電極４０５を中心にゲート絶縁層４１５の一側と他側上に位置する。即ち、ソース電極４２０及びドレーン電極４２５は、リセス構造４１８を中心に互いに対応する位置に配置されるようにすることができる。ソース電極４２０にはデータライン（図示せず）が接続されるようにすることができ、ドレーン電極４２５はゲート絶縁層４１５上からゲートライン４１０上部まで延びるようにすることができる。この時、前記データラインは、ゲートライン４１０が延びる前記第１方向に対して実質的に直交する第２方向に沿って延びるようにすることができる。
【０１４５】
アクティブパターン４３０は、リセス構造４１８を埋め立て、ゲート絶縁層４１５、ソース電極４２０、及びドレーン電極４２５上に配置される。例示的な実施形態において、アクティブパターン４３０の下部は、基板４００に実質的に垂直する方向に対して相対的に小さな第１角度で傾斜した側壁を有するようにすることができる。また、アクティブパターン４３０の中央部は、ゲート電極４０５に実質的に垂直する方向に対して相対的に大きな第２角度で傾斜した側壁を具備するようにすることができる。
【０１４６】
上述の構成を有する酸化物半導体素子をカバーする絶縁層４３５が第１基板４００上に配置される。絶縁層４３５はその上部に配置される発光構造物の光効率を向上させるために実質的に平坦な上面を有するようにすることができる。絶縁層４３５は、ドレーン電極４２５が延びる部分を露出させるホールを含む。絶縁層４３５は、透明絶縁物質を含むようにすることができる。例えば、絶縁層４３５は、アクリル系樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド系樹脂、ポリイミド系樹脂、不飽和ポリエステル系樹脂、ポリフェニレン系樹脂、ポリフェニレンサルファイド系樹脂、ベンゾシクロブテン（ＢＣＢ）等を含むようにすることができる。これらは単独または互いに組合わせて使うことができる。
【０１４７】
絶縁層４３５上には前記発光構造物が配置される。例示的な実施形態において、前記発光構造物は、第１電極４４０、発光層４５０、及び第２電極４５５を含む。第１電極４４０と第２電極４５５は、前記表示装置の発光形態によって、それぞれ透明導電性物質、反透過型導電性物質、反射型導電性物質などを含むようにすることができる。即ち、第１電極４４０と第２電極４５５を構成する物質の種類によって、前記表示装置が前面発光構造、背面発光構造、両面発光構造などの発光形態を有するようにすることができる。
【０１４８】
例示的な実施形態によると、第１電極４４０は画素電極に該当するようにすることができ、前記酸化物半導体素子に電気的に接続されるようにすることができる。即ち、第１電極４４０は絶縁層４３５のホールを通じて露出されるドレーン電極４２５に接触するようにすることができる。ここで、第１電極４４０は露出したドレーン電極４２５、前記ホールの側壁及び絶縁層４３５上に位置するようにすることができる。他の例示的な実施形態において、前記ホール内には第１電極４４０とドレーン電極４２５を互いに電気的に連結するためのコンタクト構造物（ｃｏｎｔａｃｔ ｓｔｒｕｃｔｕｒｅ）、パッド構造物（ｐａｄ ｓｔｒｕｃｔｕｒｅ）等が配置されるようにすることができる。この時、前記コンタクト構造物または前記パッド構造物は、単層構造または多層構造を有するようにすることができる。
【０１４９】
絶縁層４３５上には下に位置する前記酸化物半導体素子をカバーする画素定義層４４５が配置される。即ち、画素定義層４４５は、絶縁層４３５について、その下に前記酸化物半導体素子が位置する部分の上に配置されるようにすることができる。そこで、画素定義層４４５は、第１電極４４０とドレーン電極４２５が接触する領域まで延びるようにすることができる。画素定義層４４５は前記表示装置の隣接する画素を分離させる役割を遂行することができ、透明絶縁物質を含むようにすることができる。例えば、画素定義層４４５はポリアクリル系樹脂、ポリイミド系樹脂、シリカ系列の無機物などを含むようにすることができる。
【０１５０】
画素定義層４４５は第１電極４４０を露出させる開口を含む。この場合、前記発光構造物の発光層４５０と第２電極４５５は、画素定義層４４５の開口のプロファイルに沿って露出された第１電極４４０、前記開口の側壁及び画素定義層４４５上に均一に形成されるようにすることができる。
【０１５１】
例示的な実施形態において、第１電極４４０を部分的に露出させる画素定義層４４５の開口は、前記表示装置の各画素ごとに配置されるようにすることができる。この時、第１電極４４０は画素定義層４４５の開口内にのみ配置されるようにすることもでき、第１電極４４０の一部が画素定義層４４５と実質的に重畳されるように画素定義層４４５の下に位置するようにすることもできる。画素定義層４４５が配置される領域は実質的に前記表示装置の非発光領域に該当するようにすることができ、画素定義層４４５の開口が位置する部分は、実質的に前記表示装置の発光領域に該当するようにすることができる。
【０１５２】
また、図２４を参照すると、発光層４５０は、低分子有機物、高分子有機物などを含むようにすることができる。例示的な実施形態において、発光層４５０は、発光層、正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、電子輸送層（ＥＴＬ）、電子注入層（ＥＩＬ）等を含む多層構造を有するようにすることができる。図２４に例示的に図示したように、発光層４５０は第１電極４４０と画素定義層４４５上に配置されるが、発光層４５０の位置がそれに限定されるのではない。例えば、発光層４５０は画素定義層４４５の開口内にのみ位置するようにすることもできる。
【０１５３】
前記発光構造物の第２電極４５５上には保護層４６０が配置される。保護層４６０は下部構造物を保護すると同時に前記表示装置の密封部材の役割も遂行できる。例えば、保護層４６０は、ガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質を含むようにすることができる。保護層４６０上には第１基板４００に対応する第２基板４６５が配置される。第２基板４６５は、透明絶縁物質を含むようにすることができる。他の例示的な実施形態において、保護層４６０の構成物質、構造などによって保護層４６０上に第２基板４６５が提供されないこともある。
【０１５４】
本発明の例示的な実施形態によると、前記表示装置が動作電流の増加、閾値電圧分布の減少、チャネル領域においての電荷移動度の増加などの、向上した電気的特性を有する酸化物半導体素子を具備するようにすることができるので、前記表示装置の厚さのようなサイズを減少させることができ、前記表示装置を通じて現れる画像の解像度を増加させることができる一方、前記表示装置がディスプレイする画像のディスプレイ速度を改善することができる。
【０１５５】
図２５〜図２８は本発明の例示的な実施形態に係る酸化物半導体素子を含む表示装置の製造方法を説明するための断面図である。図２５〜図２８において、図２４を参照して説明した表示装置と実質的に同一または実質的に類似する構成を有する表示装置の製造方法に対して説明するが、発光層、画素定義層、第１電極など、構成要素の適切な変更または代替を通じて図２５〜図２８に図示した表示装置の製造方法を液晶表示装置、電気泳動表示装置などと異なる表示装置の製造にも適用可能であることが理解できるはずである。
【０１５６】
図２５を参照すると、第１基板５００上にゲート電極５０５とゲートライン５１０を形成する。例示的な実施形態において、第１基板５００上に導電層（図示せず）を形成した後、写真エッチング工程を利用して前記導電層を部分的にエッチングすることによって、第１基板５００上にゲート電極５０５とゲートライン５１０を形成することができる。
【０１５７】
第１基板５００上に、ゲート電極５０５とゲートライン５１０を覆うゲート絶縁層５１５を形成する。ゲート絶縁層５１５は、ゲート電極５０５及びゲートライン５１０を十分にカバーするように第１基板５００上に相対的に厚い厚さで形成することができる。他の例示的な実施形態によると、ゲート絶縁層５１５は、ゲート電極５０５及びゲートライン５１０のプロファイルに沿って第１基板５００上に相対的に薄い厚さで形成されるようにすることができる。
【０１５８】
ゲート絶縁層５１５上には電極層５１７が形成される。電極層５１７はゲート絶縁層５１５上に均一に形成されるようにすることができる。他の例示的な実施形態において、電極層５１７は、図１７を参照して説明した電極層２２５と実質的に同一または実質的に類似するように２つ以上の電極膜を含む構造を有するようにすることもできる。
【０１５９】
図２６を参照すると、電極層５１７をパターニングしてゲート絶縁層５１５上にソース電極５２０とドレーン電極５２５を形成する。ソース電極５２０及びドレーン電極５２５は、ゲート電極５０５を中心に互いに離隔されてゲート絶縁層５１５上に形成される。ドレーン電極５２５は、下にゲートライン５１０が位置する部分のゲート絶縁層５１５上で延びるようにすることができる。
【０１６０】
ソース電極５２０及びドレーン電極５２５を形成する間、発生するゲート絶縁層５１５の欠陥とゲート絶縁層５１５上に存在するエッチング副産物を除去するために、ゲート絶縁層５１５に対してプラズマ処理、及び／または、洗浄処理を遂行する。従って、ゲート絶縁層５１５の欠陥と前記エッチング副産物を除去しながらゲート絶縁層５１５にはリセス構造５１８が形成される。
【０１６１】
リセス構造５１８を有するゲート絶縁層５１５、ソース電極５２０、及びドレーン電極５２５上にアクティブパターン５３０を形成する。アクティブパターン５３０は、半導体酸化物、アモルファスシリコン、ポリシリコン、マイクロ結晶を含むシリコンなどを使って形成することができる。アクティブパターン５３０の形成により、第１基板５００上にはゲート電極５０５、ゲート絶縁層５１５、ソース電極５２０、ドレーン電極５２５、及びアクティブパターン５３０を含む酸化物半導体素子が提供される。
【０１６２】
前記酸化物半導体素子を覆う絶縁層５３５を第１基板５００上に形成する。絶縁層５３５は透明絶縁物質を使って形成することができる。絶縁層５３５は実質的に平坦な表面を有するようにすることができる。この場合、絶縁層５３５に対して平坦化工程を遂行して絶縁層５３５の上面を平坦化させることができる。
【０１６３】
図２７を参照すると、絶縁層５３５を部分的にエッチングしてドレーン電極５２５の一部を露出させるホールを形成する。例えば、絶縁層５３５のホールは写真エッチング工程を通じて得ることができる。
【０１６４】
露出されたドレーン電極５２５、前記ホールの側壁及び絶縁層５３５上に第１電極層（図示せず）を形成する。前記第１電極層は前記ホールのプロファイルに沿ってドレーン電極５２５と絶縁層５３５上に均一な厚さで形成することができる。前記第１電極層は透明導電性物質、反透過型導電性物質、反射型導電性物質などを使って形成することができる。
【０１６５】
前記第１電極層をパターニングしてドレーン電極５２５に接続される第１電極５４０を形成する。第１電極５４０は前記表示装置の画素電極に該当するようにすることができる。第１電極５４０は露出したドレーン電極５２５、前記ホールの側壁及び絶縁層５３５上に形成することができる。この場合、第１電極５４０は、下に前記酸化物半導体素子が位置する部分の絶縁層５３５上には形成されないことがある。他の例示的な実施形態によると、前記ホールの側壁と露出したドレーン電極５２５上にコンタクト構造物または、パッド構造物などを形成した後、絶縁層５３５上に前記コンタクト構造物または前記パッド構造物に接続される第１電極５４０を形成することができる。
【０１６６】
絶縁層５３５と第１電極５４０上に画素定義層５４５を形成する。画素定義層５４５は、透明絶縁物質を使って形成することができる。例えば、画素定義層５４５はポリアクリル系樹脂、ポリイミド系樹脂などの有機物、シリカ系列の無機物などを使って形成することができる。
【０１６７】
画素定義層５４５を部分的にエッチングして第１電極５４０を露出させる開口を形成する。例えば、前記開口は写真エッチング工程を利用して形成することができる。画素定義層５４５の開口は、第１基板５００に対して所定の角度で傾斜した側壁を有するようにすることができる。このような開口の側壁傾斜に従って、後続して発光層５５０及び／または第２電極５５５（図２８を参照）を容易に形成することができる。
【０１６８】
図２８を参照すると、第１電極５４０、前記開口の側壁及び画素定義層５４５上に発光層５５０を形成する。発光層５５０は、前記開口のプロファイルに沿って露出された第１電極５４０、前記開口の側壁及び画素定義層５４５上に均一に形成されるようにすることができる。発光層５５０は、低分子有機物、高分子有機物などを使って形成することができる。また、発光層５５０は発光層、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを含む多層構造で形成することができる。
【０１６９】
発光層５５０上には第２電極５５５が形成される。第２電極５５５は透明導電性物質、反透過型導電性物質、反射型導電性物質などを使って形成することができる。第２電極５５５は発光層５５０上に均一に形成することができる。他の例示的な実施形態において、発光層５５０が第１電極５４０上にのみ形成される場合、第２電極５５５も画素定義層５４５の開口内にのみ形成されるようにすることができる。例えば、発光層５５０は第１電極５４０と前記開口の側壁上にのみ形成されるようにすることができ、第２電極５５５はこのような発光層５５０上に形成することができる。この場合、発光層５５０と画素定義層５４５上に第２電極層（図示せず）を形成した後、前記第２電極層をパターニングして第２電極５５５を得ることができる。
【０１７０】
第２電極５５０上に保護層５６０を形成する。保護層５６０はガラス、透明プラスチック、透明セラミックなどのような透明絶縁物質を使って形成することができる。他の例示的な実施形態において、保護層５６０上には第１基板５００に実質的に対応する第２基板（図示せず）が形成されるようにすることができる。この時、前記第２基板は透明絶縁物質からなるようにすることができる。
【０１７１】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１７２】
本発明の例示的な実施形態によると、リセス構造を有するゲート絶縁層を具備して多様な電気的特性が向上した酸化物半導体素子を有機発光表示装置、液晶表示装置、透明フレキシブルディスプレイ装置などの表示装置に適用する場合、前記表示装置が示す画像の品質と画面の駆動速度を向上させることができ、前記表示装置の厚さを減少させることができる。
【符号の説明】
【０１７３】
５、５０、１００、１５０ 基板
２００、２８０、３３０ 基板
１０、５５、１０５、１５５、２０５ ゲート電極
２８５、３３５、４０５、５０５ ゲート電極
１５、６０、１１０、１６０、２１０ ゲート絶縁層
２９０、３４０、４１５、５１５ ゲート絶縁層
１８、６８、１１８、１６８、２１８ リセス構造
２９８、３５８、４１８、５１８ リセス構造
２０、８０、１２５、１７５、２４５ ソース電極
３００、３６０、４２０、５２０ ソース電極
２５、８５、１３０、１９０、２６０ ドレーン電極
３０５、３６５、４２５、５２５ ドレーン電極
３０、９０、１９５、３１０ アクティブパターン
４３０、５３０ アクティブパターン
６５、１１５、２２５、３４５、５１７ 電極層
７０ マスク層
７５、１２０、２３０、３５０ マスクパターン
８８、１２８、２４８ エッチング副産物
１６５、２３５ 第１電極パターン
１７０、２４０ 第２電極パターン
１８０、２５０ 第３電極パターン
１８５、２５５ 第４電極パターン
２１５ 第１電極膜
２２０ 第２電極膜
２６５ アクティブ層
４００、５００ 第１基板
４１０、５１０ ゲートライン
４３５、５３５ 絶縁層
４４０、５４０ 第１電極
４４５、５４５ 画素定義層
４５０、５５０ 発光層
４５５、５５５ 第２電極
４６０、５６０ 保護層
４６５ 第２基板
【特許請求の範囲】
【請求項１】
基板上に配置されるゲート電極と、
前記基板上に配置され、前記ゲート電極の上部に位置するリセス構造を含むゲート絶縁層と、
前記ゲート絶縁層の一側上に配置されるソース電極と、
前記ゲート絶縁層の他側上に配置されるドレーン電極と、
前記リセス構造を埋め立て、前記ソース電極及び前記ドレーン電極上に配置されるアクティブパターンと、を含む酸化物半導体素子。
【請求項２】
前記ソース電極及び前記ドレーン電極は、それぞれ金属、合金、金属窒化物、導電性金属酸化物、及び透明導電性物質からなるグループから選択された少なくとも一つを含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項３】
前記アクティブパターンは二成分系化合物（ＡＢｘ）、三成分系化合物（ＡＢｘＣｙ）、または四成分系化合物（ＡＢｘＣｙＤｚ）を含む半導体酸化物を含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項４】
前記アクティブパターンはインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、及びマグネシウム（Ｍｇ）からなるグループから選択された一つ以上を含む半導体酸化物を含むことを特徴とする請求項３に記載の酸化物半導体素子。
【請求項５】
前記アクティブパターンは前記半導体酸化物にリチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、及びフッ素（Ｆ）からなるグループから選択された一つ以上が添加された組成を有することを特徴とする請求項３に記載の半導体酸化物素子。
【請求項６】
前記リセス構造は前記ゲート絶縁層にプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して得ることを特徴とする請求項１に記載の酸化物半導体素子。
【請求項７】
前記リセス構造は前記基板に対して第１傾斜角度を有する側壁を含み、前記ソース電極及び前記ドレーン電極は、それぞれ前記基板に対して第２傾斜角度を有する側壁を含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項８】
前記第２傾斜角度は、前記第１傾斜角度より大きいことを特徴とする請求項７に記載の酸化物半導体素子。
【請求項９】
前記第１傾斜角度と前記第２傾斜角度との間の比は、１.０：０.５〜１.０：９.０であることを特徴とする請求項８に記載の酸化物半導体素子。
【請求項１０】
前記アクティブパターンの下部は、前記リセス構造を埋め立て、前記アクティブパターンの中央部は前記ソース及びドレーン電極に接触することを特徴とする請求項１に記載の酸化物半導体素子。
【請求項１１】
前記アクティブパターンの中央部の側壁の傾斜角度が、前記アクティブパターンの下部の側壁傾斜角度より大きいことを特徴とする請求項１０に記載の酸化物半導体素子。
【請求項１２】
前記下部の側壁の傾斜角度と前記中央部の側壁の傾斜角度の間の比は、１.０：０.５〜１.０：９.０であることを特徴とする請求項１１に記載の酸化物半導体素子。
【請求項１３】
前記ゲート絶縁層は平坦な上面を有することを特徴とする請求項１に記載の酸化物半導体素子。
【請求項１４】
前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、１.０：１.７〜１.０：３０.０であることを特徴とする請求項１３に記載の酸化物半導体素子。
【請求項１５】
前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項１６】
前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、１.０：１.７〜１.０：１０.０であることを特徴とする請求項１５に記載の酸化物半導体素子。
【請求項１７】
前記ソース電極及び前記ドレーン電極は、それぞれ前記ゲート絶縁層の段差部に隣接する段差部を含むことを特徴とする請求項１５に記載の酸化物半導体素子。
【請求項１８】
前記ソース電極は第１電極パターン及び第２電極パターンを含み、前記ドレーン電極は第３電極パターン及び第４電極パターンを含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項１９】
前記第１電極パターン及び前記第３電極パターンは、それぞれ金属、合金、及び透明導電性物質からなるグループから選択された少なくとも一つを含み、前記第２電極パターン及び前記第４電極パターンは、それぞれ金属窒化物または透明導電性物質の窒化物を含むことを特徴とする請求項１８に記載の酸化物半導体素子。
【請求項２０】
基板上にゲート電極を形成する段階と、
前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に電極層を形成する段階と、
前記電極層上にマスクパターンを形成する段階と、
前記マスクパターンを利用して前記電極層をエッチングして、前記ゲート絶縁層上にソース電極及びドレーン電極を形成する段階と、
前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成する段階と、
前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成する段階と、を含む酸化物半導体素子の製造方法。
【請求項２１】
前記リセス構造はプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して形成することを特徴とする請求項２０に記載の酸化物半導体素子の製造方法。
【請求項２２】
前記プラズマ処理はフッ化硫黄を含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、及びオゾンを含むガスからなるグループから選択された一つ以上のガスから生成されるプラズマを使って遂行することを特徴とする請求項２１に記載の酸化物半導体素子の製造方法。
【請求項２３】
前記洗浄処理は、金属化合物を除去することのできる溶液を使って遂行することを特徴とする請求項２１に記載の酸化物半導体素子の製造方法。
【請求項２４】
前記金属化合物を除去することのできる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、及び臭化ヨウ素を含む溶液から選択された一つ以上を含むことを特徴とする請求項２３に記載の酸化物半導体素子の製造方法。
【請求項２５】
前記リセス構造の形成後、前記ソース及びドレーン電極から前記マスクパターンを除去する段階をさらに含むことを特徴とする請求項２１に記載の酸化物半導体素子の製造方法。
【請求項２６】
前記リセス構造を形成する段階は、
前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、
前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、
前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行する段階と、をさらに含むことを特徴とする請求項２０に記載の酸化物半導体素子の製造方法。
【請求項２７】
前記リセス構造を形成する段階は、
前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、
前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成する段階と、
前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、をさらに含むことを特徴とする請求項２０に記載の酸化物半導体素子の製造方法。
【請求項２８】
前記電極層を形成する段階は、
前記ゲート絶縁層上に第１電極膜を形成する段階と、
前記第１電極膜上に第２電極膜を形成する段階と、をさらに含むことを特徴とする請求項２０に記載の酸化物半導体素子の製造方法。
【請求項２９】
前記第２電極膜を形成する段階は、前記第１電極膜を窒化処理する段階を含むことを特徴とする請求項２８に記載の酸化物半導体素子の製造方法。
【請求項３０】
前記第２電極膜を形成する段階は、前記第１電極膜を窒素を含む雰囲気下で熱処理する段階または前記第１電極膜を窒素を含むガスから生成されたプラズマで処理する段階を含むことを特徴とする請求項２９に記載の酸化物半導体素子の製造方法。
【請求項３１】
前記ソース電極及びドレーン電極を形成する段階は、前記第２電極膜及び前記第１電極膜を部分的にエッチングして、前記ゲート電極の一側上に第１電極パターン及び第２電極パターンを形成し、前記ゲート電極の他側上に第３電極パターン及び第４電極パターンを形成する段階をさらに含むことを特徴とする請求項２８に記載の酸化物半導体素子の製造方法。
【請求項３２】
前記リセス構造を形成する段階は、
前記ソース及び前記ドレーン電極から前記マスクパターンを除去する段階と、
前記ソースと前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行する段階と、をさらに含むことを特徴とする請求項２８に記載の酸化物半導体素子の製造方法。
【請求項３３】
基板と、
前記基板上に配置されるゲート電極と、
前記基板上に配置され、前記ゲート電極上部に位置するリセス構造を有するゲート絶縁層と、
前記ゲート絶縁層の一側上に配置されるソース電極と、
前記ゲート絶縁層の他側上に配置されるドレーン電極と、
前記リセス構造を埋め立て、前記ソース電極及び前記ドレーン電極上に配置されるアクティブパターンと、
前記ドレーン電極に電気的に接続される第１電極と、
前記第１電極上に配置される発光層と、
前記発光層上に配置される第２電極と、を含む表示装置。
【請求項３４】
前記リセス構造は、前記基板に対して第１傾斜角度を有する側壁を含み、前記ソース電極及び前記ドレーン電極は、それぞれ前記基板に対して前記第１傾斜角度より大きな第２傾斜角度を有する側壁を含むことを特徴とする請求項３３に記載の表示装置。
【請求項３５】
前記アクティブパターンの下部は前記リセス構造を埋め立て、前記アクティブパターンの中央部は、前記ソース及びドレーン電極に接触し、前記アクティブパターンの中央部の側壁の傾斜角度が前記アクティブパターンの下部の側壁傾斜角度より大きいことを特徴とする請求項３３に記載の表示装置。
【請求項３６】
前記ゲート絶縁層は平坦な上面を有し、前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、１.０：１.７〜１.０：３０.０であることを特徴とする請求項３３に記載の表示装置。
【請求項３７】
前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含み、前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、１.０：１.７〜１.０：１０.０であることを特徴とする請求項３３に記載の表示装置。
【請求項３８】
基板上にゲート電極を形成する段階と、
前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に電極層を形成する段階と、
前記電極層上にマスクパターンを形成する段階と、
前記マスクパターンを利用して前記電極層をエッチングし前記ゲート絶縁層上にソース電極及びドレーン電極を形成する段階と、
前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成する段階と、
前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成する段階と、
前記ドレーン電極に電気的に接続される第１電極を形成する段階と、
前記第１電極上に発光層を形成する段階と、
前記発光層上に第２電極を形成する段階と、を含む表示装置の製造方法。
【請求項３９】
前記リセス構造はプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して形成されることを特徴とする請求項３８に記載の表示装置の製造方法。
【請求項４０】
前記リセス構造を形成する段階は、
前記ソース電極とドレーン電極との間の前記ゲート絶縁層にプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、
前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、
前記予備リセス構造を有するゲート絶縁層に洗浄処理を遂行する段階と、をさらに含むことを特徴とする請求項３８に記載の表示装置の製造方法。
【請求項４１】
前記リセス構造を形成する段階は、
前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、
前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成する段階と、
前記ソース電極及びドレーン電極から前記マスクパターンを除去する段階と、をさらに含むことを特徴とする請求項３８に記載の表示装置の製造方法。
【請求項４２】
第３８項において、
前記電極層を形成する段階は、
前記ゲート絶縁層上に第１電極膜を形成する段階と、
前記第１電極膜を窒化処理して前記第１電極膜上に第２電極膜を形成する段階と、をさらに含み、
前記ソース電極及び前記ドレーン電極を形成する段階は、
前記第２電極膜及び前記第１電極膜を部分的にエッチングして、前記ゲート電極の一側上に第１電極パターン及び第２電極パターンを形成し、前記ゲート電極の他側上に第３電極パターン及び第４電極パターンを形成する段階をさらに含み、
前記リセス構造を形成する段階は、
前記ソース及び前記ドレーン電極から前記マスクパターンを除去する段階と、
前記ソースと前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行する段階と、をさらに含むことを特徴とする請求項３８に記載の表示装置の製造方法。
【請求項１】
基板上に配置されるゲート電極と、
前記基板上に配置され、前記ゲート電極の上部に位置するリセス構造を含むゲート絶縁層と、
前記ゲート絶縁層の一側上に配置されるソース電極と、
前記ゲート絶縁層の他側上に配置されるドレーン電極と、
前記リセス構造を埋め立て、前記ソース電極及び前記ドレーン電極上に配置されるアクティブパターンと、を含む酸化物半導体素子。
【請求項２】
前記ソース電極及び前記ドレーン電極は、それぞれ金属、合金、金属窒化物、導電性金属酸化物、及び透明導電性物質からなるグループから選択された少なくとも一つを含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項３】
前記アクティブパターンは二成分系化合物（ＡＢｘ）、三成分系化合物（ＡＢｘＣｙ）、または四成分系化合物（ＡＢｘＣｙＤｚ）を含む半導体酸化物を含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項４】
前記アクティブパターンはインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、及びマグネシウム（Ｍｇ）からなるグループから選択された一つ以上を含む半導体酸化物を含むことを特徴とする請求項３に記載の酸化物半導体素子。
【請求項５】
前記アクティブパターンは前記半導体酸化物にリチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、及びフッ素（Ｆ）からなるグループから選択された一つ以上が添加された組成を有することを特徴とする請求項３に記載の半導体酸化物素子。
【請求項６】
前記リセス構造は前記ゲート絶縁層にプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して得ることを特徴とする請求項１に記載の酸化物半導体素子。
【請求項７】
前記リセス構造は前記基板に対して第１傾斜角度を有する側壁を含み、前記ソース電極及び前記ドレーン電極は、それぞれ前記基板に対して第２傾斜角度を有する側壁を含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項８】
前記第２傾斜角度は、前記第１傾斜角度より大きいことを特徴とする請求項７に記載の酸化物半導体素子。
【請求項９】
前記第１傾斜角度と前記第２傾斜角度との間の比は、１.０：０.５〜１.０：９.０であることを特徴とする請求項８に記載の酸化物半導体素子。
【請求項１０】
前記アクティブパターンの下部は、前記リセス構造を埋め立て、前記アクティブパターンの中央部は前記ソース及びドレーン電極に接触することを特徴とする請求項１に記載の酸化物半導体素子。
【請求項１１】
前記アクティブパターンの中央部の側壁の傾斜角度が、前記アクティブパターンの下部の側壁傾斜角度より大きいことを特徴とする請求項１０に記載の酸化物半導体素子。
【請求項１２】
前記下部の側壁の傾斜角度と前記中央部の側壁の傾斜角度の間の比は、１.０：０.５〜１.０：９.０であることを特徴とする請求項１１に記載の酸化物半導体素子。
【請求項１３】
前記ゲート絶縁層は平坦な上面を有することを特徴とする請求項１に記載の酸化物半導体素子。
【請求項１４】
前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、１.０：１.７〜１.０：３０.０であることを特徴とする請求項１３に記載の酸化物半導体素子。
【請求項１５】
前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項１６】
前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、１.０：１.７〜１.０：１０.０であることを特徴とする請求項１５に記載の酸化物半導体素子。
【請求項１７】
前記ソース電極及び前記ドレーン電極は、それぞれ前記ゲート絶縁層の段差部に隣接する段差部を含むことを特徴とする請求項１５に記載の酸化物半導体素子。
【請求項１８】
前記ソース電極は第１電極パターン及び第２電極パターンを含み、前記ドレーン電極は第３電極パターン及び第４電極パターンを含むことを特徴とする請求項１に記載の酸化物半導体素子。
【請求項１９】
前記第１電極パターン及び前記第３電極パターンは、それぞれ金属、合金、及び透明導電性物質からなるグループから選択された少なくとも一つを含み、前記第２電極パターン及び前記第４電極パターンは、それぞれ金属窒化物または透明導電性物質の窒化物を含むことを特徴とする請求項１８に記載の酸化物半導体素子。
【請求項２０】
基板上にゲート電極を形成する段階と、
前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に電極層を形成する段階と、
前記電極層上にマスクパターンを形成する段階と、
前記マスクパターンを利用して前記電極層をエッチングして、前記ゲート絶縁層上にソース電極及びドレーン電極を形成する段階と、
前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成する段階と、
前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成する段階と、を含む酸化物半導体素子の製造方法。
【請求項２１】
前記リセス構造はプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して形成することを特徴とする請求項２０に記載の酸化物半導体素子の製造方法。
【請求項２２】
前記プラズマ処理はフッ化硫黄を含むガス、フッ化塩素を含むガス、塩化水素を含むガス、ホウ素塩化物を含むガス、炭化水素を含むガス、酸素を含むガス、及びオゾンを含むガスからなるグループから選択された一つ以上のガスから生成されるプラズマを使って遂行することを特徴とする請求項２１に記載の酸化物半導体素子の製造方法。
【請求項２３】
前記洗浄処理は、金属化合物を除去することのできる溶液を使って遂行することを特徴とする請求項２１に記載の酸化物半導体素子の製造方法。
【請求項２４】
前記金属化合物を除去することのできる溶液は、フッ化水素を含む溶液、塩化水素を含む溶液、リン酸を含む溶液、水酸化カリウムを含む溶液、臭化水素を含む溶液、及び臭化ヨウ素を含む溶液から選択された一つ以上を含むことを特徴とする請求項２３に記載の酸化物半導体素子の製造方法。
【請求項２５】
前記リセス構造の形成後、前記ソース及びドレーン電極から前記マスクパターンを除去する段階をさらに含むことを特徴とする請求項２１に記載の酸化物半導体素子の製造方法。
【請求項２６】
前記リセス構造を形成する段階は、
前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、
前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、
前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行する段階と、をさらに含むことを特徴とする請求項２０に記載の酸化物半導体素子の製造方法。
【請求項２７】
前記リセス構造を形成する段階は、
前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、
前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成する段階と、
前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、をさらに含むことを特徴とする請求項２０に記載の酸化物半導体素子の製造方法。
【請求項２８】
前記電極層を形成する段階は、
前記ゲート絶縁層上に第１電極膜を形成する段階と、
前記第１電極膜上に第２電極膜を形成する段階と、をさらに含むことを特徴とする請求項２０に記載の酸化物半導体素子の製造方法。
【請求項２９】
前記第２電極膜を形成する段階は、前記第１電極膜を窒化処理する段階を含むことを特徴とする請求項２８に記載の酸化物半導体素子の製造方法。
【請求項３０】
前記第２電極膜を形成する段階は、前記第１電極膜を窒素を含む雰囲気下で熱処理する段階または前記第１電極膜を窒素を含むガスから生成されたプラズマで処理する段階を含むことを特徴とする請求項２９に記載の酸化物半導体素子の製造方法。
【請求項３１】
前記ソース電極及びドレーン電極を形成する段階は、前記第２電極膜及び前記第１電極膜を部分的にエッチングして、前記ゲート電極の一側上に第１電極パターン及び第２電極パターンを形成し、前記ゲート電極の他側上に第３電極パターン及び第４電極パターンを形成する段階をさらに含むことを特徴とする請求項２８に記載の酸化物半導体素子の製造方法。
【請求項３２】
前記リセス構造を形成する段階は、
前記ソース及び前記ドレーン電極から前記マスクパターンを除去する段階と、
前記ソースと前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行する段階と、をさらに含むことを特徴とする請求項２８に記載の酸化物半導体素子の製造方法。
【請求項３３】
基板と、
前記基板上に配置されるゲート電極と、
前記基板上に配置され、前記ゲート電極上部に位置するリセス構造を有するゲート絶縁層と、
前記ゲート絶縁層の一側上に配置されるソース電極と、
前記ゲート絶縁層の他側上に配置されるドレーン電極と、
前記リセス構造を埋め立て、前記ソース電極及び前記ドレーン電極上に配置されるアクティブパターンと、
前記ドレーン電極に電気的に接続される第１電極と、
前記第１電極上に配置される発光層と、
前記発光層上に配置される第２電極と、を含む表示装置。
【請求項３４】
前記リセス構造は、前記基板に対して第１傾斜角度を有する側壁を含み、前記ソース電極及び前記ドレーン電極は、それぞれ前記基板に対して前記第１傾斜角度より大きな第２傾斜角度を有する側壁を含むことを特徴とする請求項３３に記載の表示装置。
【請求項３５】
前記アクティブパターンの下部は前記リセス構造を埋め立て、前記アクティブパターンの中央部は、前記ソース及びドレーン電極に接触し、前記アクティブパターンの中央部の側壁の傾斜角度が前記アクティブパターンの下部の側壁傾斜角度より大きいことを特徴とする請求項３３に記載の表示装置。
【請求項３６】
前記ゲート絶縁層は平坦な上面を有し、前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、１.０：１.７〜１.０：３０.０であることを特徴とする請求項３３に記載の表示装置。
【請求項３７】
前記ゲート絶縁層は前記ゲート電極に隣接する段差部を含み、前記リセス構造の深さと前記ゲート絶縁層の厚さの間の比は、１.０：１.７〜１.０：１０.０であることを特徴とする請求項３３に記載の表示装置。
【請求項３８】
基板上にゲート電極を形成する段階と、
前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に電極層を形成する段階と、
前記電極層上にマスクパターンを形成する段階と、
前記マスクパターンを利用して前記電極層をエッチングし前記ゲート絶縁層上にソース電極及びドレーン電極を形成する段階と、
前記ソース電極と前記ドレーン電極との間の前記ゲート絶縁層にリセス構造を形成する段階と、
前記ゲート絶縁層、前記ソース電極、及び前記ドレーン電極上にアクティブパターンを形成する段階と、
前記ドレーン電極に電気的に接続される第１電極を形成する段階と、
前記第１電極上に発光層を形成する段階と、
前記発光層上に第２電極を形成する段階と、を含む表示装置の製造方法。
【請求項３９】
前記リセス構造はプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行して形成されることを特徴とする請求項３８に記載の表示装置の製造方法。
【請求項４０】
前記リセス構造を形成する段階は、
前記ソース電極とドレーン電極との間の前記ゲート絶縁層にプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、
前記ソース及びドレーン電極から前記マスクパターンを除去する段階と、
前記予備リセス構造を有するゲート絶縁層に洗浄処理を遂行する段階と、をさらに含むことを特徴とする請求項３８に記載の表示装置の製造方法。
【請求項４１】
前記リセス構造を形成する段階は、
前記ソース電極とドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理を遂行して前記ゲート絶縁層に予備リセス構造を形成する段階と、
前記予備リセス構造を有するゲート絶縁層に対して洗浄処理を遂行して前記ゲート絶縁層に前記リセス構造を形成する段階と、
前記ソース電極及びドレーン電極から前記マスクパターンを除去する段階と、をさらに含むことを特徴とする請求項３８に記載の表示装置の製造方法。
【請求項４２】
第３８項において、
前記電極層を形成する段階は、
前記ゲート絶縁層上に第１電極膜を形成する段階と、
前記第１電極膜を窒化処理して前記第１電極膜上に第２電極膜を形成する段階と、をさらに含み、
前記ソース電極及び前記ドレーン電極を形成する段階は、
前記第２電極膜及び前記第１電極膜を部分的にエッチングして、前記ゲート電極の一側上に第１電極パターン及び第２電極パターンを形成し、前記ゲート電極の他側上に第３電極パターン及び第４電極パターンを形成する段階をさらに含み、
前記リセス構造を形成する段階は、
前記ソース及び前記ドレーン電極から前記マスクパターンを除去する段階と、
前記ソースと前記ドレーン電極との間の前記ゲート絶縁層に対してプラズマ処理及び洗浄処理のうち、少なくとも一つを遂行する段階と、をさらに含むことを特徴とする請求項３８に記載の表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２０１２−２４４１４５（Ｐ２０１２−２４４１４５Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−２１１４４１（Ｐ２０１１−２１１４４１）
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
[ Back to top ]