集積型半導体レーザ素子およびその製造方法
【課題】レーザ光の特性を向上させるとともに、光軸調整にかかるコストを低減することが可能な集積型半導体レーザ素子を提供する。
【解決手段】この集積型半導体レーザ素子は、発光領域１３を含むとともに、リッジ部８を有する青紫色レーザ素子１１０と、発光領域３４を含むとともに、ｎ型電流ブロック層３０の開口部３０ａを有する赤色レーザ素子１２０とを備えている。そして、リッジ部８は、ｎ型電流ブロック層３０の開口部３０ａに嵌め込まれており、発光領域１３と発光領域３４とは、半導体層の積層方向の同一線上に配置されている。
【解決手段】この集積型半導体レーザ素子は、発光領域１３を含むとともに、リッジ部８を有する青紫色レーザ素子１１０と、発光領域３４を含むとともに、ｎ型電流ブロック層３０の開口部３０ａを有する赤色レーザ素子１２０とを備えている。そして、リッジ部８は、ｎ型電流ブロック層３０の開口部３０ａに嵌め込まれており、発光領域１３と発光領域３４とは、半導体層の積層方向の同一線上に配置されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積型半導体レーザ素子およびその製造方法に関し、特に、複数の半導体レーザ素子を備えた集積型半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、複数の半導体レーザ素子が半導体層の積層方向に集積された集積型半導体レーザ素子が知られている（たとえば、特許文献１参照）。
【０００３】
図９１は、従来の集積型半導体レーザ素子の構造を示した斜視図である。図９１を参照して、従来の集積型半導体レーザ素子では、第１半導体レーザ素子３１０と、第２半導体レーザ素子３２０とが半導体層の積層方向（垂直方向、Ｚ方向）に集積されている。
【０００４】
第１半導体レーザ素子３１０を構成する半導体素子層３１１には、リッジ部３１２と、凹部３１３とが形成されている。このリッジ部３１２と凹部３１３とは、水平方向（Ｘ方向）に所定の間隔を隔てて配置されている。そして、半導体素子層３１１のリッジ部３１２の周辺領域が、第１半導体レーザ素子３１０の発光領域３１４となる。また、第２半導体レーザ素子３２０を構成する半導体素子層３２１には、リッジ部３２２と、凹部３２３とが形成されている。このリッジ部３２２と凹部３２３とは、Ｘ方向に所定の間隔を隔てて配置されている。そして、半導体素子層３２１のリッジ部３２２の周辺領域が、第２半導体レーザ素子３２１の発光領域３２４となる。
【０００５】
また、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とは、接合層３１５および３２５を介して貼り合わされている。具体的には、第１半導体レーザ素子３１０のリッジ部３１２と第２半導体レーザ素子３２０の凹部３２３との位置が一致するように、かつ、第２半導体レーザ素子３２０のリッジ部３２２と第１半導体レーザ素子３１０の凹部３１３との位置が一致するように貼り合わされている。
【０００６】
【特許文献１】特開２００２−２９９７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図９１に示した従来の集積型半導体レーザ素子において、第１半導体レーザ素子３１０（第２半導体レーザ素子３２０）のリッジ部３１２（リッジ部３２２）は、第２半導体レーザ素子３２０（第１半導体レーザ素子３１０）の凹部３２３（凹部３１３）に嵌め込まれていない。このため、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とを貼り合わせる際に、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とが水平方向（Ｘ方向、Ｙ方向）に動くのを抑制するのが困難であるという不都合がある。これにより、第１半導体レーザ素子３１０および第２半導体レーザ素子３２０の劈開方向が互いに一致していない状態で、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とが貼り合わされるという不都合が生じる。その結果、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とを同時に劈開する際の劈開性が低下するので、劈開面（光出射面）から出射されるレーザ光の特性が低下するという問題点がある。
【０００８】
また、図９１に示した従来の集積型半導体レーザ素子において、第１半導体レーザ素子３１０の発光領域３１４と、第２半導体レーザ素子３２０の発光領域３２４とは、水平方向（Ｘ方向）に所定の間隔を隔てて配置されているとともに、半導体層の積層方向（Ｚ方向）にも所定の間隔を隔てて配置されている。すなわち、第１半導体レーザ素子３１０の発光領域３１４と第２半導体レーザ素子３２０の発光領域３２４とは、水平方向（Ｘ方向）と半導体層の積層方向（Ｚ方向）との２方向にずれて配置されている。このため、たとえば、発光領域３１４と発光領域３２４との位置がＸ方向またはＺ方向のいずれか１方向にのみずれている場合に比べて、発光領域３１４と発光領域３２４との位置の間隔が大きくなるという不都合がある。このように、発光領域３１４と発光領域３２４との位置の間隔が大きくなる場合には、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する場合に、発光領域３１４および３２４の一方から出射される光が光学系の所定領域に入射するように光軸を調整したとしても、発光領域３１４および３２４の他方から出射される光が光学系の所定領域から外れた領域に入射する場合がある。その結果、光学系に対する出射光の光軸調整が困難になるので、光軸調整にかかるコストが増大するという問題点がある。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、レーザ光の特性を向上させるとともに、光軸調整にかかるコストを低減することが可能な集積型半導体レーザ素子を提供することである。
【００１０】
この発明のもう１つの目的は、レーザ光の特性を向上させるとともに、光軸調整にかかるコストを低減することが可能な集積型半導体レーザ素子を容易に製造することが可能な集積型半導体レーザ素子の製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【００１１】
上記目的を達成するために、この発明の第１の局面による集積型半導体レーザ素子は、第１発光領域を含むとともに、凸部および凹部の一方を有する第１半導体レーザ素子と、 第２発光領域を含むとともに、凸部および凹部の他方を有する第２半導体レーザ素子とを備えている。そして、第１半導体レーザ素子の凸部および凹部の一方は、第２半導体レーザ素子の凸部および凹部の他方に嵌め込まれており、第１発光領域と第２発光領域とは、実質的に半導体層の積層方向の同一線上に配置されている。
【００１２】
この第１の局面による集積型半導体レーザ素子では、上記のように、第１半導体レーザ素子の凸部および凹部の一方を、第２半導体レーザ素子の凸部および凹部の他方に嵌め込むことによって、その凸部と凹部との嵌め合わせにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができる。これにより、第１半導体レーザ素子からの出射光の光軸と第２半導体レーザ素子からの出射光の光軸とが水平方向にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができるので、第１半導体レーザ素子および第２半導体レーザ素子の劈開方向が互いにずれるのを抑制することができる。これにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせた後同時に劈開する際の劈開性を向上させることができる。その結果、劈開面（光出射面）から出射されるレーザ光の特性を向上させることができる。また、第１発光領域と第２発光領域とを、実質的に半導体層の積層方向（垂直方向）の同一線上に配置することによって、第１発光領域と第２発光領域との位置が２方向（半導体層の積層方向（垂直方向）および半導体層の積層方向と直交する方向（水平方向））にずれている場合に比べて、第１発光領域と第２発光領域との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系に入射させて使用する際に、第１発光領域および第２発光領域の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、第１発光領域および第２発光領域の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【００１３】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部および凹部は、光出射面と交差する方向に延びるように形成されている。このように構成すれば、凸部と凹部とが嵌め合わされている領域が光出射面と交差する方向に長くなるので、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれをより抑制することができる。
【００１４】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の一方は、凸部を構成する第１リッジ部をさらに含み、第１半導体レーザ素子および第２半導体レーザ素子の他方は、凹部を含む。このように構成すれば、第１半導体レーザ素子および第２半導体レーザ素子の一方の第１リッジ部を、第１半導体レーザ素子および第２半導体レーザ素子の他方の凹部に嵌め込んだ状態で貼り合わせることにより、容易に、貼り合わせ工程の際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを、第１リッジ部と凹部との嵌め合わせにより抑制することができる。
【００１５】
この場合、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の他方は、第２リッジ部と、第２リッジ部の側面を覆うように形成され、第２リッジ部の高さよりも大きい厚みを有するとともに、第２リッジ部に対応する領域に開口部を有する電流ブロック層とをさらに含み、第１半導体レーザ素子および第２半導体レーザ素子の他方の凹部は、電流ブロック層の開口部により構成されており、凹部を構成する電流ブロック層の開口部に、凸部を構成する第１リッジ部が嵌め込まれている。このように構成すれば、第１半導体レーザ素子および第２半導体レーザ素子の一方の第１リッジ部を、第１半導体レーザ素子および第２半導体レーザ素子の他方の電流ブロック層の開口部に嵌め込んだ状態で貼り合わせることにより、より容易に、貼り合わせ工程の際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを、第１リッジ部と電流ブロック層の開口部との嵌め合わせにより抑制することができる。
【００１６】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の少なくとも一方は、凸部または凹部が形成された基板をさらに含む。このように構成すれば、容易に、第１半導体レーザ素子および第２半導体レーザ素子の少なくとも一方に、凸部または凹部を形成することができる。
【００１７】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有しており、凹部は、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有する。このように構成すれば、容易に、凸部を凹部に嵌め込むことができる。
【００１８】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部と凹部とは、接合層を介して接合されている。このように構成すれば、容易に、凸部と凹部とを接合層により接合することができる。
【００１９】
この発明の第２の局面による集積型半導体レーザ素子の製造方法は、凸部および凹部の一方を有する第１半導体レーザ素子と、凸部および凹部の他方を有する第２半導体レーザ素子とを、凸部を凹部に嵌め込んだ状態で貼り合わせる工程と、第１半導体レーザ素子と第２半導体レーザ素子とが貼り合わされた状態で、第１半導体レーザ素子と第２半導体レーザ素子とを同時に劈開する工程とを備えている。
【００２０】
この第２の局面による集積型半導体レーザ素子では、上記のように、凸部および凹部の一方を有する第１半導体レーザ素子と、凸部および凹部の他方を有する第２半導体レーザ素子とを、凸部を凹部に嵌め込んだ状態で貼り合わせた後、第１半導体レーザ素子と第２半導体レーザ素子とが貼り合わされた状態で、第１半導体レーザ素子と第２半導体レーザ素子とを同時に劈開することによって、凸部と凹部との嵌め合わせにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができる。これにより、第１半導体レーザ素子からの出射光の光軸と第２半導体レーザ素子からの出射光の光軸とが水平方向にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができるので、第１半導体レーザ素子および第２半導体レーザ素子の劈開方向が互いにずれるのを抑制することができる。これにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせた後同時に劈開する際の劈開性を向上させることができる。その結果、劈開面（光出射面）から出射されるレーザ光の特性を向上させることが可能な集積型半導体レーザ素子を容易に形成することができる。
【００２１】
上記第２の局面による集積型半導体レーザ素子の製造方法において、好ましくは、第１半導体レーザ素子は、第１発光領域を含み、第２半導体レーザ素子は、第２発光領域を含み、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる工程は、第１発光領域と第２発光領域とが実質的に半導体層の積層方向の同一線上に配置されるように、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる工程を含む。このように構成すれば、第１発光領域と第２発光領域との位置が２方向（半導体層の積層方向および半導体層の積層方向と直交する方向）にずれている場合に比べて、第１発光領域と第２発光領域との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、第１発光領域および第２発光領域の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、第１発光領域および第２発光領域の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態を図面に基づいて説明する。
【００２３】
（第１実施形態）
図１は、本発明の第１実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図２は、図１の１００−１００線に沿った断面図である。まず、図１および図２を参照して、第１実施形態による集積型半導体レーザ素子の構造について説明する。
【００２４】
第１実施形態による集積型半導体レーザ素子は、図２に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１１０と、位置合わせ用の凹部を有する赤色レーザ素子１２０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１１０および赤色レーザ素子１２０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
【００２５】
まず、第１実施形態の青紫色レーザ素子１１０の構造について説明する。第１実施形態の青紫色レーザ素子１１０では、図２に示すように、ｎ型ＧａＮ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層２が形成されている。ｎ型クラッド層２上には、約７０ｎｍの厚みを有する活性層３が形成されている。この活性層３は、アンドープのＩｎＧａＮからなる複数の井戸層（図示せず）と、アンドープのＩｎＧａＮからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有する。活性層３上には、約８０ｎｍの厚みを有するアンドープのＩｎＧａＮからなる光ガイド層４が形成されている。光ガイド層４上には、約２０ｎｍの厚みを有するアンドープのＡｌＧａＮからなるキャップ層５が形成されている。
【００２６】
キャップ層５上には、凸部と、凸部以外の平坦部とを有するｐ型ＡｌＧａＮからなるｐ型クラッド層６が形成されている。このｐ型クラッド層６の平坦部の厚みは、約５０ｎｍであり、凸部の平坦部の上面からの高さは、約３５０ｎｍである。ｐ型クラッド層６の凸部上には、約３ｎｍの厚みを有するｐ型ＩｎＧａＮからなるｐ型コンタクト層７が形成されている。このｐ型コンタクト層７とｐ型クラッド層６の凸部とによって、リッジ部８が構成されている。
【００２７】
ここで、第１実施形態では、リッジ部８は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部８の側面と活性層３の上面とがなす角度θ１は、約７０°である。また、リッジ部８の先端部分の幅は、約１．５μｍである。また、リッジ部８は、図１に示すように、光出射面（劈開面）１２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、リッジ部８が、位置合わせ用の凸部となる。また、図２に示すように、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１１０の発光領域１３となる。なお、リッジ部８は、本発明の「凸部」および「第１リッジ部」の一例である。また、発光領域１３は、本発明の「第１発光領域」の一例である。
【００２８】
また、リッジ部８の側面およびｐ型クラッド層６の平坦部の上面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２膜からなる電流ブロック層９が形成されている。電流ブロック層９上には、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、ｐ側電極１０が形成されている。このｐ側電極１０は、ｎ型ＧａＮ基板１側から順に、約１００ｎｍの厚みを有するＰｄ層（図示せず）と、約１μｍの厚みを有するＡｕ層（図示せず）とからなる。これにより、リッジ部８により構成される位置合わせ用の凸部の突出高さ（ｐ型クラッド層６の平坦部の上面上に位置するｐ側電極１０の上面からリッジ部８の上面上に位置するｐ側電極１０の上面までの高さ）Ｈ１は、約１５３ｎｍとなる。
【００２９】
また、図２に示すように、ｎ型ＧａＮ基板１の裏面上には、ｎ側電極１１が形成されている。このｎ側電極１１は、ｎ型ＧａＮ基板１側から順に、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とからなる。
【００３０】
次に、第１実施形態の赤色レーザ素子１２０の構造について説明する。なお、図２の赤色レーザ素子１２０は、リッジ部２９側が下方に向いている。第１実施形態の赤色レーザ素子１２０では、図２に示すように、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１１０側の表面上に、約３００ｎｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層２２が形成されている。ｎ型バッファ層２２の青紫色レーザ素子１１０側の表面上には、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２３が形成されている。ｎ型クラッド層２３の青紫色レーザ素子１１０側の表面上には、約６０ｎｍの厚みを有する活性層２４が形成されている。この活性層２４は、アンドープのＧａＩｎＰからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＩｎＰからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
【００３１】
活性層２４の青紫色レーザ素子１１０側の表面上には、約３００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２５が形成されている。ｐ型第１クラッド層２５の青紫色レーザ素子１１０側の表面上の所定領域には、約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなる凸状のｐ型第２クラッド層２６が形成されている。ｐ型第２クラッド層２６の青紫色レーザ素子１１０側の表面上には、約１００ｎｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型中間層２７が形成されている。ｐ型中間層２７の青紫色レーザ素子１１０側の表面上には、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８が形成されている。このｐ型コンタクト層２８と、ｐ型中間層２７と、ｐ型第２クラッド層２６とによって、根元部から先端部分側に向かって幅が小さくなるテーパ形状の側面を有するリッジ部２９が構成されている。このリッジ部２９の側面と活性層２４の表面とがなす角度θ２は、約６０°である。また、リッジ部２９の先端部分の幅は、約２．７μｍである。また、リッジ部２９は、図１に示すように、光出射面（劈開面）１２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、図２に示すように、リッジ部２９の形成位置に対応する活性層２４の周辺部分が、赤色レーザ素子１２０の発光領域３４となる。なお、リッジ部２９は、本発明の「第２リッジ部」の一例である。また、発光領域３４は、本発明の「第２発光領域」の一例である。
【００３２】
ここで、第１実施形態では、ｐ型第１クラッド層２５の青紫色レーザ素子１１０側の表面上に、リッジ部２９の側面を覆うように、リッジ部２９の高さ（約１．６μｍ）よりも大きい厚み（約２μｍ）を有するｎ型電流ブロック層３０が形成されている。このｎ型電流ブロック層３０は、リッジ部２９の青紫色レーザ素子１１０側の表面が露出する開口部３０ａを有する。また、ｎ型電流ブロック層３０の開口部３０ａは、開放端側の幅（約３μｍ）よりも底部側の幅（リッジ部２９の先端部分の幅（約２．７μｍ））が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型電流ブロック層３０の開口部３０ａの内側面と活性層２４の表面とがなす角度θ３は、約７０°である。また、ｎ型電流ブロック層３０の開口部３０ａは、図１に示すように、リッジ部２９に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。また、ｎ型電流ブロック層３０は、ｎ型ＧａＡｓ基板２１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。そして、ｎ型電流ブロック層３０の開口部３０ａが、位置合わせ用の凹部となる。なお、ｎ型電流ブロック層３０は、本発明の「電流ブロック層」の一例であり、開口部３０ａは、本発明の「凹部」の一例である。
【００３３】
また、図２に示すように、ｎ型電流ブロック層３０の青紫色レーザ素子１１０側の表面を覆うとともに、リッジ部２９（ｐ型コンタクト層２８）の青紫色レーザ素子１１０側の表面に接触するように、約０．３μｍの厚みを有するｐ側電極３１が形成されている。このｐ側電極３１は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さ（リッジ部２９に対応する領域以外の領域に位置するｐ側電極３１の青紫色レーザ素子１１０側の表面からリッジ部２９に対応する領域に位置するｐ側電極３１の青紫色レーザ素子１１０側の表面までの深さ）Ｄ１は、約４００ｎｍとなる。すなわち、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きい。また、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１１０とは反対側の表面上には、約１μｍの厚みを有するｎ側電極３２が形成されている。このｎ側電極３２は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。
【００３４】
また、ｎ側電極３２の青紫色レーザ素子１１０とは反対側の表面から、ｎ側電極３２、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および３０）およびｐ側電極３１を貫通する円形状の貫通穴１２０ａが形成されている。この貫通穴１２０ａは、ｎ側電極３２側の直径が数十μｍであり、ｎ側電極３２側の穴径よりもｐ側電極３１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１２０ａの内側面上と、貫通穴１２０ａ近傍の領域に位置するｎ側電極３２の青紫色レーザ素子１１０とは反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜３８が形成されている。絶縁膜３８上の所定領域には、貫通穴１２０ａを介して後述する半田層１１５に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極３９が形成されている。この外部接続用電極３９は、ｎ型ＧａＡｓ基板２１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｎ側電極３２および外部接続用電極３９の青紫色レーザ素子１１０とは反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
【００３５】
ここで、第１実施形態では、図２示すように、青紫色レーザ素子１１０と赤色レーザ素子１２０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１１０の発光領域１３と、赤色レーザ素子１２０の発光領域３４とは、半導体層の積層方向（図２のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１２０の位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、青紫色レーザ素子１１０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１１０の位置合わせ用の凸部の上面と、赤色レーザ素子１２０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１１５を介して接合されている。なお、半田層１１５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１１０のｐ側電極１０および赤色レーザ素子１２０のｐ側電極３１は、半田層１１５を介して、外部接続用電極３９に電気的に接続されている。
【００３６】
第１実施形態では、上記のように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１２０のｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１１０からの出射光の光軸と赤色レーザ素子１２０からの出射光の光軸とが水平方向（図２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１１０および赤色レーザ素子１２０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）１２から出射されるレーザ光の特性を向上させることができる。
【００３７】
また、第１実施形態では、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４とを、半導体層の積層方向（図２のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４との位置が２方向（半導体層の積層方向（図２のＺ方向）および水平方向（図２のＸ方向））にずれる場合に比べて、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１２０の発光領域３４の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１２０の発光領域３４の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【００３８】
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部（リッジ部８）を、光出射面１２と直交する方向（図１のＹ方向）に延びるようにストライプ状（細長状）に形成するとともに、赤色レーザ素子１２０の位置合わせ用の凹部（ｎ型電流ブロック層３０の開口部３０ａ）を、光出射面１２と直交する方向（図１のＹ方向）に延びるようにストライプ状（細長状）に形成することによって、位置合わせ用の凸部と凹部とが嵌め合わされている領域が光出射面１２と直交する方向（図１のＹ方向）に長くなる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１のＸ方向）の位置ずれをより抑制することができる。
【００３９】
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部（リッジ部８）を、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有するように形成するとともに、赤色レーザ素子１２０の凹部（ｎ型電流ブロック層３０の開口部３０ａ）を、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有するように形成することによって、容易に、位置合わせ用の凸部を凹部に嵌め込むことができる。
【００４０】
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とを、半田層１１５を介して接合することによって、容易に、青紫色レーザ素子１１０の位置合わせ用の凸部と、赤色レーザ素子１２０の位置合わせ用の凹部とを半田層１１５により接合することができる。
【００４１】
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部の上面（リッジ部８に対応する部分）と、赤色レーザ素子１２０の位置合わせ用の凹部の底面（リッジ部２９に対応する部分）との間隔を、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域との間隔よりも大きくすることによって、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域とが接触したとしても、凸部の上面（リッジ部８に対応する部分）と、凹部の底面（リッジ部２９に対応する部分）とが接触するのを抑制することができる。これにより、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とを接合する際に、リッジ部８および２９にダメージが加わるのを抑制することができる。
【００４２】
また、第１実施形態では、ｎ型ＧａＡｓ層を含むｎ型電流ブロック層３０を赤色レーザ素子１２０の電流ブロック層として用いることによって、ｎ型ＧａＡｓ層は良好な放熱特性を有するので、集積型半導体レーザ素子の放熱特性を向上させることができる。
【００４３】
図３〜図２８は、図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。次に、図１〜図２８を参照して、第１実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
【００４４】
この第１実施形態では、図３〜図１３に示すプロセスにより、青紫色レーザ素子１１０を形成するとともに、図１４〜図２６に示すプロセスにより、赤色レーザ素子１２０を形成する。青紫色レーザ素子１１０を形成する際には、まず、図３に示すように、ｎ型ＧａＮ基板１上に、青紫色レーザ素子１１０を構成する半導体各層を成長させる。具体的には、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、約４００μｍの厚みを有するｎ型ＧａＮ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層２を成長させた後、ｎ型クラッド層２上に、約７０ｎｍの厚みを有する活性層３を成長させる。なお、活性層３を成長させる際には、アンドープのＩｎＧａＮからなる複数の井戸層（図示せず）と、アンドープのＩｎＧａＮからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層２上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層３が形成される。
【００４５】
次に、活性層３上に、約８０ｎｍの厚みを有するアンドープのＩｎＧａＮからなる光ガイド層４および約２０ｎｍの厚みを有するアンドープのＡｌＧａＮからなるキャップ層５を順次成長させる。この後、キャップ層５上に、約４００ｎｍの厚みを有するｐ型ＡｌＧａＮからなるｐ型クラッド層６および約３ｎｍの厚みを有するｐ型ＩｎＧａＮからなるｐ型コンタクト層７を順次成長させる。
【００４６】
次に、図４に示すように、プラズマＣＶＤ法を用いて、ｐ型コンタクト層７上に、約２４０ｎｍの厚みを有するＳｉＯ２膜１４を形成する。この後、ＳｉＯ２膜１４上のリッジ部８（図２参照）に対応する領域に、約１．５μｍの幅を有するストライプ状（細長状）のレジスト１５を形成する。
【００４７】
次に、図５に示すように、ＣＦ４系ガスによるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、レジスト１５をマスクとして、ＳｉＯ２膜１４をエッチングする。この後、レジスト１５を除去する。
【００４８】
次に、図６に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜１４をマスクとして、ｐ型コンタクト層７の上面からｐ型クラッド層６の途中の深さ（ｐ型クラッド層６の上面から約３５０ｎｍの深さ）までをエッチングする。これにより、ｐ型クラッド層６の凸部とｐ型コンタクト層７とによって構成されるリッジ部８が形成される。この際、リッジ部８は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部８の側面と活性層３（ｐ型クラッド層６）の上面とがなす角度θ１は、約７０°となり、リッジ部８の先端部分の幅は、約１．５μｍとなる。また、リッジ部８は、図１に示したように、光出射面１２と直交する方向に延びるストライプ状（細長状）に形成される。そして、このリッジ部８が、位置合わせ用の凸部となる。この後、ＳｉＯ２膜１４を除去する。
【００４９】
次に、図７に示すように、プラズマＣＶＤ法を用いて、全面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２膜からなる電流ブロック層９を形成する。この後、全面を覆うように、レジスト１６を形成する。
【００５０】
次に、図８に示すように、酸素ガスによるプラズマエッチング技術を用いて、レジスト１６を全域に渡ってエッチング（エッチバック）することにより薄膜化することによって、リッジ部８の上面上に位置する電流ブロック層９の表面を露出させる。この後、ＣＦ４系ガスによるＲＩＥ法を用いて、レジスト１６をマスクとして、リッジ部８の上面上に位置する電流ブロック層９をエッチングする。これにより、図９に示すように、リッジ部８の上面が露出される。この後、レジスト１６を除去する。
【００５１】
次に、図１１に示すように、電子ビーム蒸着法を用いて、電流ブロック層９上に、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、ｐ側電極１０を形成する。この際、約１００ｎｍの厚みを有するＰｄ層（図示せず）と、約１μｍの厚みを有するＡｕ層（図示せず）とを順次形成する。これにより、リッジ部８により構成される位置合わせ用の凸部の突出高さ（ｐ型クラッド層６の平坦部の上面上に位置するｐ側電極１０の上面からリッジ部８の上面上に位置するｐ側電極１０の上面までの高さ）Ｈ１が、約１５３ｎｍとなる。また、図１０に示すように、ｎ型ＧａＮ基板１の光出射面１２（図１参照）と平行な端面１ａ側に位置するｐ側電極１０の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。
【００５２】
次に、図１３に示すように、リッジ部８の上面からｎ型ＧａＮ基板１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ側電極１１を形成する。この際、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とを順次形成する。また、図１２に示すように、ｎ型ＧａＮ基板１の光出射面１２（図１参照）と平行な端面１ａ側に位置するｎ側電極１１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。これにより、図１０および図１２に示したように、ｐ側電極１０およびｎ側電極１１が形成されていない領域が、青紫色レーザ素子１１０と赤色レーザ素子１２０との貼り合わせ時に、青紫色レーザ素子１１０のリッジ部８を素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第１実施形態の青紫色レーザ素子１１０が形成される。
【００５３】
次に、赤色レーザ素子１２０を形成する際には、まず、図１４に示すように、ｎ型ＧａＡｓ基板２１上に、赤色レーザ素子１２０を構成する半導体各層を成長させる。具体的には、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板２１上に、約３００ｎｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層２２を成長させた後、ｎ型バッファ層２２上に、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２３を成長させる。この後、ｎ型クラッド層２３上に、約６０ｎｍの厚みを有する活性層２４を成長させる。なお、活性層２４を成長させる際には、アンドープのＧａＩｎＰからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＩｎＰからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層２３上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層２４が形成される。
【００５４】
次に、活性層２４上に、約３００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２５および約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２６を順次成長させる。続いて、ｐ型第２クラッド層２６上に、約１００ｎｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型中間層２７を成長させた後、ｐ型中間層２７上に、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８を成長させる。
【００５５】
次に、図１５に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型コンタクト層２８上に、約２４０ｎｍの厚みを有するＳｉＯ２膜３５を形成する。この後、ＳｉＯ２膜３５上のリッジ部２９（図２参照）に対応する領域に、約２．７μｍの幅を有するストライプ状（細長状）のレジスト３６を形成する。
【００５６】
次に、図１６に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト３６をマスクとして、ＳｉＯ２膜３５をエッチングする。この後、レジスト３６を除去する。
【００５７】
次に、図１７に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜３５をマスクとして、ｐ型コンタクト層２８の上面からｐ型第１クラッド層２５の上面までをエッチングする。これにより、ｐ型コンタクト層２８と、ｐ型中間層２７と、ｐ型第２クラッド層２６とによって構成されるとともに、テーパ形状の側面を有するリッジ部２９が形成される。なお、リッジ部２９の側面と活性層２４（ｐ型第１クラッド層２５）の上面とがなす角度θ２は、約６０°となり、リッジ部２９の先端部分の幅は、約２．７μｍとなる。また、リッジ部２９は、図１に示したように、光出射面１２と直交する方向に延びるストライプ状（細長状）に形成される。
【００５８】
次に、図１８に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜３５を選択成長マスクとして、全面上に、約２μｍの厚みを有するｎ型電流ブロック層３０を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。また、ｎ型電流ブロック層３０は、ｐ型第１クラッド層２５の上面上に選択的に成長した後、ＳｉＯ２膜３５を覆うように横方向に成長する。
【００５９】
次に、図１９に示すように、プラズマＣＶＤ法を用いて、ｎ型電流ブロック層３０上の開口部３０ａ（図２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するストライプ状（細長状）のＳｉＯ２膜３７を形成する。次に、リン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜３７をマスクとして、リッジ部２９の上面よりも上方に位置するｎ型電流ブロック層３０をエッチングする。これにより、図２０に示すように、リッジ部２９（ＳｉＯ２膜３５）の上面が露出する開口部３０ａを有するｎ型電流ブロック層３０が形成される。この際、ｎ型電流ブロック層３０の開口部３０ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型電流ブロック層３０の開口部３０ａの内側面と活性層２４（ｐ型コンタクト層２８）の上面とがなす角度θ３は、約７０°となる。また、ｎ型電流ブロック層３０の開口部３０ａの開放端側の幅は、約３μｍとなり、底部側の幅は、約２．７μｍとなる。また、ｎ型電流ブロック層３０の開口部３０ａは、図１に示したように、リッジ部２９に沿ってストライプ状（細長状）に形成される。そして、このｎ型電流ブロック層３０の開口部３０ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜３５および３７を除去する。
【００６０】
次に、図２１に示すように、電子ビーム蒸着法を用いて、ｎ型電流ブロック層３０上に、リッジ部２９（ｐ型コンタクト層２８）の上面に接触するように、約０．３μｍの厚みを有するｐ側電極３１を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）とを順次形成する。これにより、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層３０の上面上に位置するｐ側電極３１の上面からリッジ部２９の上面上に位置するｐ側電極３１の上面までの深さ）Ｄ１は、約４００ｎｍとなる。すなわち、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）（図２参照）よりも大きくなる。
【００６１】
次に、図２２に示すように、リッジ部２９の上面からｎ型ＧａＡｓ基板２１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板２１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板２１の裏面の貫通穴１２０ａ（図２参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、約１μｍの厚みを有するｎ側電極３２を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。
【００６２】
次に、図２３に示すように、塩素系ガスによるＲＩＥ法を用いて、ｎ側電極３２をマスクとして、ｎ型ＧａＡｓ基板２１の裏面から、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および３０）およびｐ側電極３１を貫通する円形状の貫通穴１２０ａを形成する。この貫通穴１２０ａは、ｎ側電極３２側の穴径（数十μｍ）よりもｐ側電極３１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
【００６３】
次に、図２４に示すように、プラズマＣＶＤ法を用いて、貫通穴１２０ａの内側面上と、貫通穴１２０ａ近傍の領域に位置するｎ側電極３２のｎ型ＧａＡｓ基板２１とは反対側の表面上とに、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜３８を形成する。
【００６４】
次に、図２５に示すように、貫通穴１２０ａに対応する領域以外の所定領域上に、レジスト４０を形成する。この後、電子ビーム蒸着法を用いて、レジスト４０のｎ型ＧａＡｓ基板２１とは反対側の表面上と、絶縁膜３８のｎ型ＧａＡｓ基板２１とは反対側の表面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極３９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト４０を除去する。これにより、図２６に示すように、外部接続用電極３９として必要のない部分が除去される。これにより、第１実施形態の赤色レーザ素子１２０が形成される。
【００６５】
次に、図２７および図２８を参照して、青紫色レーザ素子１１０と赤色レーザ素子１２０との接合方法について説明する。まず、図２７に示すように、赤色レーザ素子１２０のｐ側電極３１上に、Ａｕ−Ｓｎからなる半田層１１５を形成する。
【００６６】
次に、図２８に示すように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１２０のｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１１０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部とを目視により認識しながら図２８のＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１１５を溶融する。この後、室温までの冷却過程で半田層１１５が固化することによって、青紫色レーザ素子１１０と赤色レーザ素子１２０とが半田層１１５により接合される。
【００６７】
この際、第１実施形態では、青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１および図２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１１０および赤色レーザ素子１２０の劈開方向が互いにずれるのを抑制することができる。
【００６８】
この後、互いに接合された青紫色レーザ素子１１０と赤色レーザ素子１２０とを同時に劈開することにより光出射面１２（図１参照）を形成した後、各素子に分離する。最後に、図１および図２に示したように、赤色レーザ素子１２０のｎ側電極３２および外部接続用電極３９の表面上にワイヤ１２２をボンディングすることによって、第１実施形態による集積型半導体レーザ素子が形成される。
【００６９】
（第２実施形態）
図２９は、本発明の第２実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図３０は、図２９の４００−４００線に沿った断面図である。図２９および図３０を参照して、この第２実施形態では、上記第１実施形態と異なり、青紫色レーザ素子に位置合わせ用の凹部を設けるとともに、赤色レーザ素子に位置合わせ用の凸部を設ける場合について説明する。
【００７０】
この第２実施形態では、図３０に示すように、位置合わせ用の凹部を有する青紫色レーザ素子１３０と、位置合わせ用の凸部を有する赤色レーザ素子１４０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１３０および赤色レーザ素子１４０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
【００７１】
まず、第２実施形態の青紫色レーザ素子１３０の構造について説明する。第２実施形態の青紫色レーザ素子１３０では、図３０に示すように、ｎ型ＧａＮ基板１上に、ｎ型クラッド層２、活性層３、光ガイド層４、キャップ層５、ｐ型クラッド層６およびｐ型コンタクト層７が順次形成されている。ｐ型クラッド層６は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型コンタクト層７は、ｐ型クラッド層６の凸部上に形成されている。また、ｐ型コンタクト層７とｐ型クラッド層の凸部とによって、リッジ部８が構成されている。なお、半導体各層（２〜７）は、上記第１実施形態の半導体各層（２〜７）と同様の組成および厚みを有する。また、リッジ部８は、上記第１実施形態のリッジ部８と同様の形状を有する。そして、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１３０の発光領域１３となる。なお、リッジ部８は、本発明の「第２リッジ部」の一例である。
【００７２】
そして、この第２実施形態では、リッジ部８（ｐ型コンタクト層７）上にのみ、約１０ｎｍの厚みを有するｐ側電極４１が形成されている。このｐ側電極４１は、ｎ型ＧａＮ基板１側から順に、Ｐｔ層（図示せず）と、Ｐｄ層（図示せず）とからなる。
【００７３】
ここで、第２実施形態では、ｐ型クラッド層６の平坦部上に、リッジ部８およびｐ側電極４１の側面を覆うように、ｐ型クラッド層６の平坦部の上面からｐ側電極４１の上面までの高さ（約３６３ｎｍ）よりも大きい厚み（約１．５μｍ）を有し、凹部形成のためのエッチングが容易なＳｉＯ２膜からなる電流ブロック層４２が形成されている。この電流ブロック層４２は、ｐ側電極４１の上面が露出する開口部４２ａを有する。また、電流ブロック層４２の開口部４２ａは、開放端側の幅よりも底部側の幅（リッジ部８の先端部分の幅（約１．５μｍ））が小さくなるような凹状のテーパ形状の内側面を有する。また、電流ブロック層４２の開口部４２ａは、図２９に示すように、リッジ部８に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、電流ブロック層４２の開口部４２ａが、位置合わせ用のＵ字状の凹部となる。また、図３０に示すように、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層４２の上面からｐ側電極４１の上面までの深さ）Ｄ２は、約１．１４μｍとなる。なお、開口部４２ａは、本発明の「凹部」の一例である。
【００７４】
また、ｎ型ＧａＮ基板１の裏面上には、上記第１実施形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極１１が形成されている。
【００７５】
次に、第２実施形態の赤色レーザ素子１４０の構造について説明する。なお、図３０の赤色レーザ素子１４０は、リッジ部５４側が下方に向いている。第２実施形態の赤色レーザ素子１４０では、図３０に示すように、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１３０側の表面上に、ｎ型バッファ層２２、ｎ型クラッド層２３、活性層２４およびｐ型第１クラッド層２５が順次形成されている。なお、半導体各層（２２〜２５）は、上記第１実施形態の半導体各層（２２〜２５）と同様の組成および厚みを有する。
【００７６】
そして、この第２実施形態では、ｐ型第１クラッド層２５の青紫色レーザ素子１３０側の表面上の所定領域に、上記第１実施形態のｐ型第２クラッド層２６と同様の組成および厚みを有するとともに、上記第１実施形態のｐ型第２クラッド層２６の先端部分の幅（約２．７μｍ）よりも小さい先端部分の幅を有する凸状のｐ型第２クラッド層５１が形成されている。ｐ型第２クラッド層５１の青紫色レーザ素子１３０側の表面上には、ｐ型中間層５２およびｐ型コンタクト層５３が順次形成されている。このｐ型中間層５２およびｐ型コンタクト層５３は、それぞれ、上記第１実施形態のｐ型中間層２７およびｐ型コンタクト層２８と同様の組成および厚みを有する。そして、ｐ型第２クラッド層５１と、ｐ型中間層５２と、ｐ型コンタクト層５３とによって、リッジ部５４が構成されている。
【００７７】
ここで、第２実施形態では、リッジ部５４は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部５４の側面と活性層２４の表面とがなす角度θ４は、約６０°である。また、リッジ部５４は、図２９に示すように、光出射面（劈開面）４３と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、リッジ部５４が、位置合わせ用の凸部となる。また、図３０に示すように、リッジ部５４の形成位置に対応する活性層２４の周辺部分が、赤色レーザ素子１４０の発光領域５７となる。なお、リッジ部５４は、本発明の「凸部」および「第１リッジ部」の一例である。また、発光領域５７は、本発明の「第２発光領域」の一例である。
【００７８】
また、ｐ型第１クラッド層２５の青紫色レーザ素子１３０側の表面上には、リッジ部５４の側面を覆うように、リッジ部５４の側面以外の領域上に位置する部分が約８００ｎｍの厚みを有するｎ型電流ブロック層５５が形成されている。このｎ型電流ブロック層５５は、ｎ型ＧａＡｓ基板２１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。また、リッジ部５４およびｎ型電流ブロック層５５の青紫色レーザ素子１３０側の表面を覆うとともに、リッジ部５４の側面の一部を覆うように、約０．３μｍの厚みを有するｐ側電極５６が形成されている。このｐ側電極５６は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、リッジ部５４により構成される位置合わせ用の凸部の突出高さ（リッジ部５４に対応する領域以外の領域に位置するｐ側電極５６の青紫色レーザ素子１３０側の表面からリッジ部５４に対応する領域に位置するｐ側電極５６の青紫色レーザ素子１３０側の表面までの高さ）Ｈ２は、約８００ｎｍとなる。すなわち、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、リッジ部５４により構成される位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）よりも大きい。また、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１３０とは反対側の表面上には、上記第１実施形態のｎ側電極３２と同様の組成および厚みを有するｎ側電極３２が形成されている。
【００７９】
また、ｎ側電極３２の青紫色レーザ素子１３０とは反対側の表面から、ｎ側電極３２、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および５５）およびｐ側電極５６を貫通する円形状の貫通穴１４０ａが形成されている。この貫通穴１４０ａは、ｎ側電極３２側の直径が数十μｍであり、ｎ側電極３２側の穴径よりもｐ側電極５６側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１４０ａの内側面上と、貫通穴１４０ａ近傍の領域に位置するｎ側電極３２の青紫色レーザ素子１３０とは反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜５８が形成されている。絶縁膜５８上の所定領域には、貫通穴１４０ａを介して後述する半田層１３５に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極５９が形成されている。この外部接続用電極５９は、ｎ型ＧａＡｓ基板２１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｎ側電極３２および外部接続用電極５９の青紫色レーザ素子１３０とは反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
【００８０】
ここで、第２実施形態では、図３０に示すように、赤色レーザ素子１４０と青紫色レーザ素子１３０とは、リッジ部５４により構成される位置合わせ用の凸部が、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１３０の発光領域１３と、赤色レーザ素子１４０の発光領域５７とは、半導体層の積層方向（図３０のＺ方向）に同一線上に配置されている。また、上記したように、青紫色レーザ素子１２０の位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、赤色レーザ素子１４０の位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）よりも大きいため、青紫色レーザ素子１３０の位置合わせ用の凹部の底面と、赤色レーザ素子１４０の位置合わせ用の凸部の上面との間隔は、青紫色レーザ素子１３０の位置合わせ用の凹部以外の領域と、赤色レーザ素子１４０の位置合わせ用の凸部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１３０の位置合わせ用の凹部と赤色レーザ素子１４０の位置合わせ用の凸部とは、Ａｕ−Ｓｎからなる半田層１３５を介して接合されている。なお、半田層１３５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１４０のｐ側電極４１および赤色レーザ素子１４０のｐ側電極５６は、半田層１３５を介して、外部接続用電極５９に電気的に接続されている。
【００８１】
第２実施形態では、上記のように、青紫色レーザ素子１３０の電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部を、赤色レーザ素子１４０のリッジ部５４により構成される位置合わせ用の凸部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合わせる際の青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図３０のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１３０からの出射光の光軸と赤色レーザ素子１４０からの出射光の光軸とが水平方向（図３０のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合わせる際の青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図３０のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１３０および赤色レーザ素子１４０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）４３から出射されるレーザ光の特性を向上させることができる。
【００８２】
また、第２実施形態では、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７とを、半導体層の積層方向（図３０のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７との位置が２方向（半導体層の積層方向（図３０のＺ方向）および水平方向（図３０のＸ方向））にずれる場合に比べて、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１３０の発光領域１３および赤色レーザ素子１４０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１３０の発光領域１３および赤色レーザ素子１４０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【００８３】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００８４】
図３１〜図５０は、図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図２９〜図５０を参照して、第２実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
【００８５】
この第２実施形態では、図３１〜図３９に示すプロセスにより、青紫色レーザ素子１３０を形成するとともに、図４０〜図４８に示すプロセスにより、赤色レーザ素子１４０を形成する。青紫色レーザ素子１３０を形成する際には、まず、図３２に示すように、図３に示した第１実施形態と同様のプロセスを用いて、ｐ型コンタクト層７までを形成する。この後、電子ビーム蒸着法を用いて、ｐ型コンタクト層７上に、約１０ｎｍの厚みを有するｐ側電極４１を形成する。この際、Ｐｔ層（図示せず）と、Ｐｄ層（図示せず）とを順次形成する。また、図３１に示すように、ｎ型ＧａＮ基板１の光出射面４３（図２９参照）と平行な端面１ａ側に位置するｐ側電極４１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。
【００８６】
次に、図３３に示すように、プラズマＣＶＤ法を用いて、ｐ側電極４１上に、約３２０ｎｍの厚みを有するＡｌ２Ｏ３膜４４と、約４８０ｎｍの厚みを有するＳｉＯ２膜４５とを順次形成する。この後、ＳｉＯ２膜４５上のリッジ部８（図３０参照）に対応する領域に、約１．５μｍの幅を有するストライプ状（細長状）のレジスト４６を形成する。
【００８７】
次に、図３４に示すように、ＣＦ４系ガスによるＲＩＥ法を用いて、レジスト４６をマスクとして、ＳｉＯ２膜４５、Ａｌ２Ｏ３膜４４およびｐ側電極４１をエッチングする。この後、レジスト４６を除去する。
【００８８】
次に、図３５に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜４５をマスクとして、ｐ型コンタクト層７の上面からｐ型クラッド層６の途中の深さまでをエッチングする。これにより、ｐ型クラッド層６の凸部とｐ型コンタクト層７とによって構成されるとともに、上記第１実施形態のリッジ部８と同様の形状を有するリッジ部８が形成される。
【００８９】
次に、図３６に示すように、リン酸系ウェットエッチング技術を用いて、Ａｌ２Ｏ３膜４４の側面から横方向に所定の深さまでエッチングする。
【００９０】
次に、図３７に示すように、プラズマＣＶＤ法や電子ビーム蒸着法などを用いて、ｐ型クラッド層６の平坦部上に、リッジ部８およびｐ側電極４１の側面を覆うように、約１．５μｍの厚みを有するＳｉＯ２膜からなる電流ブロック層４２を形成する。この後、リン酸系エッチング液によるウェットエッチング技術を用いて、Ａｌ２Ｏ３膜４４を除去する。この際、Ａｌ２Ｏ３膜４４上のＳｉＯ２膜４５と、ＳｉＯ２膜４５の近傍に位置するＳｉＯ２膜からなる電流ブロック層４２の一部も同時に除去される。これにより、図３８に示すように、ｐ側電極４１の上面が露出する開口部４２ａを有する電流ブロック層４２が形成される。この際、電流ブロック層４２の開口部４２ａは、開放端側の幅よりも底部側の幅が小さくなるような凹状のテーパ形状の内側面を有するように形成される。なお、電流ブロック層４２の開口部４２ａの底部側の幅は、約１．５μｍとなる。また、電流ブロック層４２の開口部４２ａは、図２９に示したように、リッジ部８に沿ってストライプ状（細長状）に形成される。そして、この電流ブロック層４２の開口部４２ａが、位置合わせ用のＵ字状の凹部となる。また、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層４２の上面からｐ側電極４１の上面までの深さ）Ｄ２は、約１．１４μｍとなる。
【００９１】
次に、図３９に示すように、リッジ部８の上面からｎ型ＧａＮ基板１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、上記第１実施形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極１１を形成する。この際、図１２に示した第１実施形態のプロセスと同様、ｎ型ＧａＮ基板１の光出射面４３と平行な端面１ａ（図３１参照）側に位置するｎ側電極１１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。これにより、図３１に示したように、ｐ側電極４１が形成されていない領域が、青紫色レーザ素子１３０と赤色レーザ素子１４０との貼り合わせ時に、青紫色レーザ素子１３０のリッジ部８を素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第２実施形態の青紫色レーザ素子１３０が形成される。
【００９２】
次に、赤色レーザ素子１４０を形成する際には、まず、図４０に示すように、図１４に示した第１実施形態と同様のプロセスを用いて、ｐ型第１クラッド層２５までを形成する。続いて、ＭＯＣＶＤ法を用いて、ｐ型第１クラッド層２５上に、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３を順次成長させる。この際、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３を、上記第１実施形態のｐ型第２クラッド層２６、ｐ型中間層２７およびｐ型コンタクト層２８と同様の成長条件で成長させる。この後、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型コンタクト層５３上のリッジ部５４（図３０参照）に対応する領域に、約２４０ｎｍの厚みを有するストライプ状（細長状）のＳｉＯ２膜４７を形成する。
【００９３】
次に、図４１に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ｐ型コンタクト層５３の上面からｐ型第１クラッド層２５の上面までをエッチングする。これにより、ｐ型コンタクト層５３と、ｐ型中間層５２と、ｐ型第２クラッド層５１とによって構成されるリッジ部５４が形成される。この際、リッジ部５４は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部５４の側面と活性層２４（ｐ型第１クラッド層２５）の上面とがなす角度θ４は、約６０°となる。また、リッジ部５４は、図２９に示したように、光出射面４３と直交する方向に延びるストライプ状（細長状）に形成される。そして、このリッジ部５４が、位置合わせ用の凸部となる。
【００９４】
次に、図４２に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜５９を選択成長マスクとして、ｐ型第１クラッド層２５の上面上に、リッジ部５４の側面を覆うように、リッジ部５４の側面以外の領域上に位置する部分が約８００ｎｍの厚みを有するｎ型電流ブロック層５５を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。この後、ＳｉＯ２膜４７を除去する。
【００９５】
次に、図４３に示すように、電子ビーム蒸着法を用いて、リッジ部５４およびｎ型電流ブロック層５５の上面と、リッジ部５４の側面の一部とを覆うように、約０．３μｍの厚みを有するｐ側電極５６を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、リッジ部５４により構成される位置合わせ用の凸部の突出高さ（電流ブロック層５５の上面上に位置するｐ側電極５６の上面からリッジ部５４の上面上に位置するｐ側電極５６の上面までの高さ）Ｈ２は、約８００ｎｍとなる。すなわち、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、リッジ部５４により構成される位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）（図３０参照）よりも大きくなる。
【００９６】
次に、図４４に示すように、リッジ部５４の上面からｎ型ＧａＡｓ基板２１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板２１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板２１の裏面の貫通穴１４０ａ（図３０参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、上記第１実施形態のｎ側電極３２と同様の組成および厚みを有するｎ側電極３２を形成する。
【００９７】
次に、図４５に示すように、塩素系ガスによるＲＩＥ法を用いて、ｎ側電極３２をマスクとして、ｎ型ＧａＡｓ基板２１の裏面から、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および５５）およびｐ側電極５６を貫通する円形状の貫通穴１４０ａを形成する。この貫通穴１４０ａは、ｎ側電極３２側の穴径（数十μｍ）よりもｐ側電極５６側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
【００９８】
次に、図４６に示すように、プラズマＣＶＤ法を用いて、貫通穴１４０ａの内側面上と、貫通穴１４０ａ近傍の領域に位置するｎ側電極３２のｎ型ＧａＡｓ基板２１とは反対側の表面上とに、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜５８を形成する。
【００９９】
次に、図４７に示すように、貫通穴１４０ａに対応する領域以外の所定領域上に、レジスト６０を形成する。この後、電子ビーム蒸着法を用いて、レジスト６０のｎ型ＧａＡｓ基板２１とは反対側の表面上と、絶縁膜５８のｎ型ＧａＡｓ基板２１とは反対側の表面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極５９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト６０を除去する。これにより、図４８に示すように、外部接続用電極５９として必要のない部分が除去される。これにより、第２実施形態の赤色レーザ素子１４０が形成される。
【０１００】
次に、図４９および図５０を参照して、青紫色レーザ素子１３０と赤色レーザ素子１４０との接合方法について説明する。まず、図４９に示すように、赤色レーザ素子１４０のｐ側電極５６上に、Ａｕ−Ｓｎからなる半田層１３５を形成する。
【０１０１】
次に、図５０に示すように、青紫色レーザ素子１３０の電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部を下側に向けた状態にするとともに、赤色レーザ素子１４０のリッジ部５４により構成される位置合わせ用の凸部に嵌め込むことにより位置合わせを行う。この際、図３１に示した青紫色レーザ素子１３０の透明領域１１１から、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部と、リッジ部５４により構成される位置合わせ用の凸部とを目視により認識しながらＺ方向に嵌め込む。そして、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部に、リッジ部５４により構成される位置合わせ用の凸部が嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１３５を溶融する。この後、室温までの冷却過程で半田層１３５が固化することによって、青紫色レーザ素子１３０と赤色レーザ素子１４０とが半田層１３５により接合される。
【０１０２】
この際、第２実施形態では、青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図２９および図３０のＸ方向）の位置ずれを、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部と、リッジ部５４により構成される位置合わせ用の凸部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１３０および赤色レーザ素子１４０の劈開方向が互いにずれるのを抑制することができる。
【０１０３】
この後、互いに接合された青紫色レーザ素子１３０と赤色レーザ素子１４０とを同時に劈開することにより光出射面４３（図２９参照）を形成した後、各素子に分離する。最後に、図２９および図３０に示したように、赤色レーザ素子１４０のｎ側電極３２および外部接続用電極５９の表面上にワイヤ１２２をボンディングすることによって、第２実施形態による集積型半導体レーザ素子が形成される。
【０１０４】
（第３実施形態）
図５１は、本発明の第３実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図５２は、図５１の６００−６００線に沿った断面図である。図５１および図５２を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、青紫色レーザ素子に位置合わせ用の凸部を設けるとともに、赤色レーザ素子の基板に位置合わせ用の凹部を形成する場合について説明する。
【０１０５】
この第３実施形態では、図５２に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１１０と、位置合わせ用の凹部を有する赤色レーザ素子１５０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１１０は、上記第１実施形態の青紫色レーザ素子１１０と同様の構造を有する。なお、赤色レーザ素子１５０は、本発明の「第２半導体レーザ素子」の一例である。
【０１０６】
まず、第３実施形態の赤色レーザ素子１５０の構造について説明する。第３実施形態の赤色レーザ素子１５０では、図５２に示すように、ｎ型ＧａＡｓ基板６１上に、ｎ型バッファ層２２、ｎ型クラッド層２３、活性層２４、ｐ型第１クラッド層２５、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３が順次形成されている。ｐ型第２クラッド層５１は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型中間層５２およびｐ型コンタクト層５３は、ｐ型第２クラッド層５１の凸部上に順次形成されている。また、ｐ型コンタクト層５３と、ｐ型中間層５２と、ｐ型第２クラッド層５１とによって、リッジ部５４が形成されている。なお、半導体各層（２２〜２５、５１〜５３）は、上記第２実施形態の半導体各層（２２〜２５、５１〜５３）と同様の組成および厚みを有する。また、リッジ部５４は、上記第２実施形態のリッジ部５４と同様の形状を有する。そして、リッジ部５４の下方の活性層２４の周辺部分が、赤色レーザ素子１５０の発光領域５７となる。
【０１０７】
そして、この第３実施形態では、ｐ型第１クラッド層２５上に、リッジ部５４の側面を覆うように、約１．６μｍの厚みを有するｎ型電流ブロック層６２が形成されている。このｎ型電流ブロック層６２は、ｎ型ＧａＡｓ基板６１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。ｎ型電流ブロック層６２およびリッジ部５４（ｐ型コンタクト層５３）の上面上には、上記第２実施形態のｐ側電極５６と同様の組成および厚みを有するｐ側電極６３が形成されている。
【０１０８】
また、ｐ側電極６３の上面から、ｐ側電極６３、半導体各層（６２、２５〜２２）およびｎ型ＧａＡｓ基板６１を貫通する円形状の貫通穴１５０ａが形成されている。この貫通穴１５０ａは、ｐ側電極６３側の直径が数十μｍであり、ｐ側電極６３側の穴径よりもｎ型ＧａＡｓ基板６１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１５０ａの内側面上と、貫通穴１５０ａ近傍の領域に位置するｐ側電極６３の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜６８が形成されている。絶縁膜６８上の所定領域には、貫通穴１５０ａを介して後述するｎ側電極６４に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極６９が形成されている。この外部接続用電極６９は、ｎ型ＧａＡｓ基板６１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｐ側電極６３および外部接続用電極６９の表面上には、ワイヤ（金線）１２２がボンディングされている。
【０１０９】
ここで、第３実施形態では、ｎ型ＧａＡｓ基板６１の裏面側のリッジ部５４に対応する領域に、約１μｍの深さを有する凹部６１ａが形成されている。このｎ型ＧａＡｓ基板６１の凹部６１ａは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板６１の凹部６１ａの内側面と活性層２４の表面とがなす角度θ５は、約６０°である。また、ｎ型ＧａＡｓ基板６１の凹部６１ａは、図５１に示すように、リッジ部５４に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板６１の凹部６１ａが、位置合わせ用の凹部となる。なお、ｎ型ＧａＡｓ基板６１は、本発明の「基板」の一例である。
【０１１０】
ｎ型ＧａＡｓ基板６１の凹部６１ａを含む裏面上には、外部接続用電極６９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極６４が形成されている。このｎ側電極６４は、ｎ型ＧａＡｓ基板６１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さ（凹部６１ａ以外の領域に位置するｎ側電極６４の青紫色レーザ素子１１０側の表面から凹部６１ａに対応する領域に位置するｎ側電極６４の青紫色レーザ素子１１０側の表面までの深さ）Ｄ３は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（約１５３ｎｍ）よりも大きい。
【０１１１】
ここで、第３実施形態では、図５２に示すように、青紫色レーザ素子１１０と赤色レーザ素子１５０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１１０の発光領域１３と、赤色レーザ素子１５０の発光領域５７とは、半導体層の積層方向（図５２のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１５０の位置合わせ用の凹部の深さＤ３（約１μｍ）は、青紫色レーザ素子１１０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１１０の位置合わせ用の凸部の上面と、赤色レーザ素子１５０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１５０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１５０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１５５を介して接合されている。なお、半田層１５５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１１０のｐ側電極１０は、赤色レーザ素子１５０のｎ側電極６４および半田層１５５を介して、外部接続用電極６９に電気的に接続されている。
【０１１２】
第３実施形態では、上記のように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合せる際の青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１１０からの出射光の光軸と赤色レーザ素子１５０からの出射光の光軸とが水平方向（図５２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１１０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）５８から出射されるレーザ光の特性を向上させることができる。
【０１１３】
また、第３実施形態では、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７とを、半導体層の積層方向（図５２のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置が２方向（半導体層の積層方向（図５２のＺ方向）および水平方向（図５２のＸ方向））にずれる場合に比べて、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１５０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１５０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【０１１４】
また、第３実施形態では、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１に凹部６１ａを形成することによって、容易に、赤色レーザ素子１５０に位置合わせ用の凹部を形成することができる。
【０１１５】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【０１１６】
図５３〜図６３は、図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図５１〜図６３を参照して、第３実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。なお、第３実施形態の青紫色レーザ素子１１０の製造プロセスは、図３〜図１３に示した第１実施形態のプロセスと同様である。
【０１１７】
赤色レーザ素子１５０を形成する際には、まず、図５３に示すように、図４０および図４１に示した第２実施形態と同様のプロセスを用いて、リッジ部５４までを形成する。この後、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜４７を選択成長マスクとして、ｐ型第１クラッド層２５上に、リッジ部５４の側面を覆うように、約１．６μｍの厚みを有するｎ型電流ブロック層６２を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。この後、ＳｉＯ２膜４７を除去する。
【０１１８】
次に、図５４に示すように、電子ビーム蒸着法を用いて、リッジ部５４（ｐ型コンタクト層５３）上と、ｎ型電流ブロック層６２の貫通穴１５０ａ（図５２参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、上記第２実施形態のｐ側電極５６と同様の組成および厚みを有するｐ側電極６３を形成する。
【０１１９】
次に、図５５に示すように、塩素系ガスによるＲＩＥ法を用いて、ｐ側電極６３をマスクとして、ｎ型電流ブロック層６２の上面から、半導体各層（６２および２５〜２２）およびｎ型ＧａＡｓ基板６１を貫通する円形状の貫通穴１５０ａを形成する。この貫通穴１５０ａは、ｐ側電極６３側の穴径（数十μｍ）よりもｎ型ＧａＡｓ基板６１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
【０１２０】
次に、図５６に示すように、プラズマＣＶＤ法を用いて、貫通穴１５０ａの内側面上と、貫通穴１５０ａ近傍の領域に位置するｐ側電極６３の上面上とに、ＳｉＯ２膜からなる絶縁膜６８を形成する。
【０１２１】
次に、図５７に示すように、貫通穴１５０ａに対応する領域以外の所定領域上に、レジスト７０を形成する。この後、電子ビーム蒸着法を用いて、レジスト７０の上面上と、絶縁膜６８の上面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極６９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト７０を除去する。これにより、図５８に示すように、外部接続用電極６９として必要のない部分が除去される。
【０１２２】
次に、図５９に示すように、リッジ部５４の上面からｎ型ＧａＡｓ基板６１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板６１の裏面を研磨した後、プラズマＣＶＤ法を用いて、ｎ型ＧａＡｓ基板６１の裏面上の凹部６１ａ（図５２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜６５を形成する。
【０１２３】
次に、図６０に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜６５をマスクとして、ｎ型ＧａＡｓ基板６１の裏面から約１μｍの深さまでをエッチングする。これにより、ｎ型ＧａＡｓ基板６１の裏面側に、約１μｍの深さを有する凹部６１ａが形成される。この際、ｎ型ＧａＡｓ基板６１の凹部６１ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型ＧａＡｓ基板６１の凹部６１ａの開放端側の幅は、約３μｍとなる。また、ｎ型ＧａＡｓ基板６１の凹部６１ａの内側面と活性層２４（ｎ型ＧａＡｓ基板６１）の表面とがなす角度θ５は、約６０°となる。また、ｎ型ＧａＡｓ基板６１の凹部６１ａは、図５１に示したように、リッジ部５４に沿ってストライプ状（細長状）に形成される。そして、ｎ型ＧａＡｓ基板６１の凹部６１ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜６５を除去する。
【０１２４】
次に、図６１に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板６１の凹部６１ａを含む裏面上に、外部接続用電極６９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極６４を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さ（開口部６１以外の領域に位置するｎ側電極６４の上面から凹部６１ａの底部の上面上に位置するｎ側電極６４の上面までの深さ）Ｄ３は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）（図５２参照）よりも大きくなる。このようにして、第３実施形態の赤色レーザ素子１５０が形成される。
【０１２５】
次に、図６２および図６３を参照して、青紫色レーザ素子１１０と赤色レーザ素子１５０との接合方法について説明する。まず、図６２に示すように、赤色レーザ素子１５０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１５５を形成する。
【０１２６】
次に、図６３に示すように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１１０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１５５を溶融する。この後、室温までの冷却過程で半田層１５５が固化することによって、青紫色レーザ素子１１０と赤色レーザ素子１５０とが半田層１５５により接合される。
【０１２７】
この際、第３実施形態では、青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５１および図５２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１１０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。
【０１２８】
この後、互いに接合された青紫色レーザ素子１１０と赤色レーザ素子１５０とを同時に劈開することにより光出射面５８（図５１参照）を形成した後、各素子に分離する。最後に、図５１および図５２に示したように、赤色レーザ素子１５０のｐ側電極６３および外部接続用電極６９の表面上にワイヤ１２２をボンディングすることによって、第３実施形態による集積型半導体レーザ素子が形成される。
【０１２９】
（第４実施形態）
図６４は、本発明の第４実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図６５は、図６４の７００−７００線に沿った断面図である。図６４および図６５を参照して、この第４実施形態では、上記第１〜第３実施形態と異なり、青紫色レーザ素子の基板に位置合わせ用の凸部を形成するとともに、赤色レーザ素子の基板に位置合わせ用の凹部を形成する場合について説明する。
【０１３０】
この第４実施形態では、図６５に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１６０と、位置合わせ用の凹部を有する赤色レーザ素子１５０とがＺ方向に積層（集積化）された構造を有する。なお、赤色レーザ素子１５０は、上記第３実施形態の赤色レーザ素子１５０と同様の構造を有する。なお、青紫色レーザ素子１６０は、本発明の「第１半導体レーザ素子」の一例である。
【０１３１】
まず、第４実施形態の青紫色レーザ素子１６０の構造について説明する。第４実施形態の青紫色レーザ素子１６０では、図６５に示すように、ｎ型ＧａＮ基板７１上に、ｎ型クラッド層２、活性層３、光ガイド層４、キャップ層５、ｐ型クラッド層６およびｐ型コンタクト層７が順次形成されている。また、ｐ型クラッド層６は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型コンタクト層７は、ｐ型クラッド層６の凸部上に形成されている。また、ｐ型コンタクト層７とｐ型クラッド層６の凸部とによって、リッジ部８が構成されている。なお、半導体各層（２〜７）は、上記第１実施形態の半導体各層（２〜７）と同様の組成および厚みを有する。また、リッジ部８は、上記第１実施形態のリッジ部８と同様の形状を有する。そして、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１６０の発光領域１３となる。
【０１３２】
また、リッジ部８の側面およびｐ型クラッド層６の平坦部の上面を覆うように、上記第１実施形態の電流ブロック層９と同様の組成および厚みを有する電流ブロック層９が形成されている。電流ブロック層９上には、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、上記第１実施形態のｐ側電極１０と同様の組成および厚みを有するｐ側電極１０が形成されている。
【０１３３】
ここで、第４実施形態では、ｎ型ＧａＮ基板７１の裏面側のリッジ部８に対応する領域に、約４００ｎｍの突出高さを有する凸部７１ａが形成されている。このｎ型ＧａＮ基板７１の凸部７１ａは、根元部の幅よりも先端部の幅が小さくなるようなテーパ形状の側面を有する。なお、ｎ型ＧａＮ基板７１の凸部７１ａの側面と活性層３の上面とがなす角度θ６は、約８０°である。また、ｎ型ＧａＮ基板７１の凸部７１ａの先端部分の幅は、約２μｍである。また、ｎ型ＧａＮ基板７１の凸部７１ａは、図６４に示すように、リッジ部８に沿ってＹ方向にストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板７１の凸部７１ａが、位置合わせ用の凸部となる。なお、ｎ型ＧａＡｓ基板７１は、本発明の「基板」の一例である。
【０１３４】
また、ｎ型ＧａＮ基板７１の凸部７１ａを含む裏面上には、ｎ側電極７２が形成されている。このｎ側電極７２は、ｎ型ＧａＮ基板７１側から順に、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とからなる。これにより、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部の突出高さ（凸部７１ａ以外の領域に位置するｎ側電極７２の上面から凸部７１ａの上面上に位置するｎ側電極７２の上面までの突出高さ）Ｈ４は、約４００ｎｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きい。
【０１３５】
ここで、第４実施形態では、図６５に示すように、青紫色レーザ素子１６０と赤色レーザ素子１５０とは、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１６０の発光領域１３と、赤色レーザ素子１５０の発光領域５７とは、半導体層の積層方向（図６５のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１５０の位置合わせ用の凹部の深さＤ３（約１μｍｍ）は、青紫色レーザ素子１６０の位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きいため、青紫色レーザ素子１６０の位置合わせ用の凸部の上面と、赤色レーザ素子１５０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１６０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１５０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１６０の位置合わせ用の凸部と赤色レーザ素子１５０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１６５を介して接合されている。なお、半田層１６５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１６０のｎ側電極７２は、赤色レーザ素子１５０のｎ側電極６４および半田層１６５を介して、外部接続用電極６９に電気的に接続されている。
【０１３６】
第４実施形態では、上記のように、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６５のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１６０からの出射光の光軸と赤色レーザ素子１５０からの出射光の光軸とが水平方向（図６５のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６５のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１６０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）７３から出射されるレーザ光の特性を向上させることができる。
【０１３７】
また、第４実施形態では、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７とを、半導体層の積層方向（図６５のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置が２方向（半導体層の積層方向（図６５のＺ方向）および水平方向（図６５のＸ方向））にずれる場合に比べて、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１６０の発光領域１３および赤色レーザ素子１５０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１６０の発光領域１３および赤色レーザ素子１５０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【０１３８】
また、第４実施形態では、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１に凸部７１ａを形成することによって、容易に、青紫色レーザ素子１６０に位置合わせ用の凸部を形成することができる。
【０１３９】
なお、第４実施形態のその他の効果は、上記第１実施形態と同様である。
【０１４０】
図６６〜図７１は、図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図６４〜図７１を参照して、第４実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。なお、第４実施形態の赤色レーザ素子１５０の製造プロセスは、図５３〜図６１に示した第３実施形態のプロセスと同様である。
【０１４１】
青紫色レーザ素子１６０を形成する際には、まず、図６６に示すように、図３〜図１１に示した第１実施形態と同様のプロセスを用いて、ｐ側電極１０までを形成する。この後、リッジ部８の上面からｎ型ＧａＮ基板７１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板７１の裏面を研磨する。この後、プラズマＣＶＤ法を用いて、ｎ型ＧａＮ基板７１の裏面上の凸部７１ａ（図６５参照）に対応する領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜７４を形成する。
【０１４２】
次に、図６７に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜７４をマスクとして、ｎ型ＧａＮ基板７１の裏面から約４００ｎｍの深さまでをエッチングする。これにより、ｎ型ＧａＮ基板７１の裏面側に、約４００ｎｍの突出高さ有する凸部７１ａが形成される。この際、ｎ型ＧａＮ基板７１の凸部７１ａは、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、ｎ型ＧａＮ基板７１の凸部７１ａの側面と活性層３（ｎ型ＧａＮ基板７１）の表面とがなす角度θ６は、約８０°となり、ｎ型ＧａＮ基板７１の凸部７１ａの先端部分の幅は、約２μｍとなる。また、ｎ型ＧａＮ基板７１の凸部７１ａは、図６４に示したように、リッジ部８に沿ってストライプ状（細長状）に形成される。そして、このｎ型ＧａＮ基板７１の凸部７１ａが、位置合わせ用の凸部となる。この後、ＳｉＯ２膜７４を除去する。
【０１４３】
次に、図６９に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板７１の凸部７１ａを含む裏面上に、ｎ側電極７２を形成する。この際、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部の突出高さ（凸部７１ａ以外の領域に位置するｎ側電極７２の上面から凸部７１ａの上面上に位置するｎ側電極７２の上面までの突出高さ）Ｈ４は、約４００ｎｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）（図６５参照）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きくなる。また、図６８に示すように、ｎ型ＧａＮ基板７１の光出射面７３（図６４参照）と平行な端面７１ｂ側に位置するｎ側電極７２の端部を、ｎ型ＧａＮ基板７１の端面７１ｂから所定の間隔を隔てた領域に配置する。これにより、ｎ側電極７２が形成されていない領域が、青紫色レーザ素子１６０と赤色レーザ素子１５０との貼り合わせ時に、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａを素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第４実施形態の青紫色レーザ素子１６０が形成される。
【０１４４】
次に、図７０および図７１を参照して、青紫色レーザ素子１６０と赤色レーザ素子１５０との接合方法について説明する。まず、図７０に示すように、赤色レーザ素子１５０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１６５を形成する。
【０１４５】
次に、図７１に示すように、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図６８に示した青紫色レーザ素子１６０の透明領域１１１から、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１６５を溶融する。この後、室温までの冷却過程で半田層１６５が固化することによって、青紫色レーザ素子１６０と赤色レーザ素子１５０とが半田層１６５により接合される。
【０１４６】
この際、第４実施形態では、青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６４および図６５のＸ方向）の位置ずれを、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１６０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。
【０１４７】
この後、互いに接合された青紫色レーザ素子１６０と赤色レーザ素子１５０とを同時に劈開することにより光出射面７３（図６４参照）を形成した後、各素子に分離する。最後に、図６５に示したように、赤色レーザ素子１５０のｐ側電極６３および外部接続用電極６９の表面上にワイヤ１２２をボンディングすることによって、第４実施形態による集積型半導体レーザ素子が形成される。
【０１４８】
（第５実施形態）
図７２は、本発明の第５実施形態による集積型半導体レーザ素子の構造を示した断面図であり、図７３は、図７２に示した第５実施形態による集積型半導体レーザ素子の赤外レーザ素子をｐ側から見た平面図である。図７２および図７３を参照して、この第５実施形態では、上記第１〜第４実施形態と異なり、青紫色レーザ素子と、赤色レーザ素子と、赤外レーザ素子とを含む集積型半導体レーザ素子について説明する。
【０１４９】
この第５実施形態では、図７２に示すように、位置合わせ用の２つの凸部を有する青紫色レーザ素子１７０と、位置合わせ用の凹部を有する赤色レーザ素子１８０と、位置合わせ用の凹部を有する赤外レーザ素子１９０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１７０は、本発明の「第１半導体レーザ素子」の一例である。また、赤色レーザ素子１８０および赤外レーザ素子１９０は、本発明の「第２半導体レーザ素子」の一例である。
【０１５０】
まず、第５実施形態の青紫色レーザ素子１７０の構造としては、図７２に示すように、上記第４実施形態の青紫色レーザ素子１６０と同様である。また、第５実施形態の赤色レーザ素子１８０の構造としては、図７２に示すように、上記第３実施形態の赤色レーザ素子１５０と同様である。
【０１５１】
次に、第５実施形態の赤外レーザ素子１９０の構造について説明する。なお、図７２の赤外レーザ素子１９０は、リッジ部８８側が下方に向いている。第５実施形態の赤外レーザ素子１９０では、図７２に示すように、ｎ型ＧａＡｓ基板８１の青紫色レーザ素子１７０と反対側の表面上に、約５００ｎｍの厚みを有するｎ型ＧａＡｓからなるｎ型バッファ層８２が形成されている。ｎ型バッファ層８２の青紫色レーザ素子１７０と反対側の表面上には、約１．５μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層８３が形成されている。ｎ型クラッド層８３の青紫色レーザ素子１７０と反対側の表面上には、約８０ｎｍの厚みを有する活性層８４が形成されている。この活性層８４は、アンドープのＡｌＧａＡｓからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＡｓからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
【０１５２】
活性層８４の青紫色レーザ素子１７０と反対側の表面上には、約１５０ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層８５が形成されている。ｐ型第１クラッド層８５の青紫色レーザ素子１７０と反対側の表面上の所定領域には、約８００ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなる凸状のｐ型第２クラッド層８６が形成されている。ｐ型第２クラッド層８６の青紫色レーザ素子１７０と反対側の表面上には、約６００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層８７が形成されている。このｐ型キャップ層８７とｐ型第２クラッド層８６とによって、根元部から先端部分側に向って幅が小さくなるテーパ状の側面を有するリッジ部８８が構成されている。このリッジ部８８の側面と活性層８４の表面とがなす角度θ７は、約６０°である。また、リッジ部８８の先端部分の幅は、約２μｍ〜約３μｍである。また、リッジ部８８は、図７３に示すように、光出射面（劈開面）９３と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、図７２に示すように、リッジ部８８の形成位置に対応する活性層８４の周辺部分が、赤外レーザ素子１９０の発光領域９４となる。なお、発光領域９４は、本発明の「第２発光領域」の一例である。
【０１５３】
また、ｐ型第１クラッド層８５の青紫色レーザ素子１７０と反対側の表面上には、リッジ部８８の側面を覆うように、約１．４μｍの厚みを有するｎ型ＧａＡｓからなるｎ型電流ブロック層８９が形成されている。ｎ型電流ブロック層８９およびリッジ部８８（ｐ型キャップ層８７）の青紫色レーザ素子１７０と反対側の表面上には、約１μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層９０が形成されている。ｐ型コンタクト層９０の青紫色レーザ素子１７０と反対側の表面上には、約１μｍの厚みを有するｐ側電極９１が形成されている。このｐ側電極９１は、ｎ型ＧａＡｓ基板８１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。
【０１５４】
また、ｐ側電極９１の青紫色レーザ素子１７０と反対側の表面から、ｐ側電極９１、半導体各層（９０、８９、８５〜８２）およびｎ型ＧａＡｓ基板８１を貫通する円形状の貫通穴１９０ａが形成されている。この貫通穴１９０ａは、ｐ側電極９１側の直径が数十μｍであり、ｐ側電極９１側の穴径よりもｎ型ＧａＡｓ基板８１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１９０ａの内側面上と、貫通穴１９０ａ近傍の領域に位置するｐ側電極９１の青紫色レーザ素子１７０と反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜９８が形成されている。絶縁膜９８上の所定領域には、貫通穴１９０ａを介して後述するｎ側電極９２に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極９９が形成されている。この外部接続用電極９９は、ｎ型ＧａＡｓ基板８１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｐ側電極９１および外部接続用電極９９の青紫色レーザ素子１７０と反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
【０１５５】
ここで、第５実施形態では、ｎ型ＧａＡｓ基板８１の青紫色レーザ素子１７０側の表面のリッジ部８８に対応する領域に、約１μｍの深さを有する凹部８１ａが形成されている。このｎ型ＧａＡｓ基板８１の凹部８１ａは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板８１の凹部８１ａの内側面と活性層８４の表面とがなす角度θ８は、約６０°である。また、ｎ型ＧａＡｓ基板８１の凹部８１ａは、図７３に示すように、リッジ部８８に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板８１の凹部８１ａが、位置合わせ用の凹部となる。なお、ｎ型ＧａＡｓ基板８１は、本発明の「基板」の一例である。
【０１５６】
また、図７２に示すように、ｎ型ＧａＡｓ基板８１の凹部８１ａを含む青紫色レーザ素子１７０側の表面上には、外部接続用電極９９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極９２が形成されている。このｎ側電極９２は、ｎ型ＧａＡｓ基板８１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さ（凹部８１ａに対応する領域以外の領域に位置するｎ側電極９２の青紫色レーザ素子１７０側の表面から凹部８１ａに対応する領域に位置するｎ側電極９２の青紫色レーザ素子１７０側の表面までの深さ）Ｄ５は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さＤ５（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きい。
【０１５７】
ここで、第５実施形態では、図７２に示すように、青紫色レーザ素子１７０と赤色レーザ素子１８０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１７０と赤外レーザ素子１９０とは、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４とは、半導体層の積層方向（図７２のＺ方向）に同一線上に配置されている。
【０１５８】
また、上記したように、赤色レーザ素子１８０の位置合わせ用の凹部の深さＤ３（約１μｍ）は、青紫色レーザ素子１７０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１７０の位置合わせ用の凸部の上面と、赤色レーザ素子１８０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１７０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１８０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、赤外レーザ素子１９０の位置合わせ用の凹部の深さＤ５（約１μｍｍ）は、青紫色レーザ素子１７０の位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きいため、青紫色レーザ素子１７０の位置合わせ用の凸部の上面と、赤外レーザ素子１９０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１７０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１９０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。
【０１５９】
また、青紫色レーザ素子１７０の位置合わせ用の凸部と赤色レーザ素子１８０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１７５を介して接合されている。また、青紫色レーザ素子１７０の位置合わせ用の凸部と赤外レーザ素子１９０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１９５を介して接合されている。なお、半田層１７５および１９５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１７０のｐ側電極１０は、赤色レーザ素子１８０のｎ側電極６４および半田層１７５を介して、外部接続用電極６９に電気的に接続されている。また、青紫色レーザ素子１７０のｎ側電極７２は、赤外レーザ素子１９０のｎ側電極９２および半田層１９５を介して、外部接続用電極９９に電気的に接続されている。
【０１６０】
第５実施形態では、上記のように、青紫色レーザ素子１７０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１８０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込み、かつ、青紫色レーザ素子１７０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を、赤外レーザ素子１９０のｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを貼り合わせる際の青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０のそれぞれの出射光の光軸が水平方向（図７２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０を貼り合わせる際の青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）９３から出射されるレーザ光の特性を向上させることができる。
【０１６１】
また、第５実施形態では、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４とを、半導体層の積層方向（図５９のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４との位置が２方向（半導体層の積層方向（図７２のＺ方向）および水平方向（図７２のＸ方向））にずれる場合に比べて、発光領域１３、５７および９４のそれぞれの位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、発光領域１３、５７および９４のうちの１つから出射される光が光学系の所定領域に入射するように光軸を調節する場合に、発光領域１３、５７および９４の他の２つから出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【０１６２】
なお、第５実施形態のその他の効果は、上記第１実施形態と同様である。
【０１６３】
図７４〜図８９は、図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図７２〜図８９を参照して、第５実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
【０１６４】
まず、青紫色レーザ素子１７０の製造プロセスとしては、図６６〜図６９に示した第４実施形態のプロセスと同様である。
【０１６５】
また、赤色レーザ素子１８０の製造プロセスとしては、図５３〜図６１に示した第３実施形態の製造プロセスと同様である。ただし、第５実施形態では、素子分離前の赤色レーザ素子基板の共振器方向の長さが、素子分離前の青紫色レーザ素子基板の共振器方向の長さよりも小さくなるように形成する。
【０１６６】
次に、第５実施形態の赤外レーザ素子１９０を形成する際には、まず、図７４に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板８１上に、約５００ｎｍの厚みを有するｎ型ＧａＡｓからなるｎ型バッファ層８２を成長させた後、ｎ型バッファ層８２上に、約１．５μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層８３を成長させる。この後、ｎ型クラッド層８３上に、約８０ｎｍの厚みを有する活性層８４を成長させる。なお、活性層８４を成長させる際には、アンドープのＡｌＧａＡｓからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＡｓからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層８３上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層８４が形成される。
【０１６７】
次に、活性層８４上に、約１５０ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層８５および約８００ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第２クラッド層８６を順次成長させる。続いて、ｐ型第２クラッド層８６上に、約６００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層８７を成長させる。
【０１６８】
次に、図７５に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型キャップ層８７上に、約２４０ｎｍの厚みを有するＳｉＯ２膜９５を形成する。この後、ＳｉＯ２膜９５上のリッジ部８８（図７２参照）に対応する領域に、約２μｍ〜約３μｍの幅を有するストライプ状（細長状）のレジスト９６を形成する。
【０１６９】
次に、図７６に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト９６をマスクとして、ＳｉＯ２膜９５をエッチングする。この後、レジスト９６を除去する。
【０１７０】
次に、図７７に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜９５をマスクとして、ｐ型キャップ層８７の上面からｐ型第１クラッド層８５の上面までをエッチングする。これにより、ｐ型キャップ層８７とｐ型第２クラッド層８６とによって構成されるとともに、テーパ形状の側面を有するリッジ部８８が形成される。なお、リッジ部８８の側面と活性層８４（ｐ型第１クラッド層８５）の上面とがなす角度θ７は、約６０°となり、リッジ部８８の先端部分の幅は、約２μｍ〜約３μｍとなる。また、リッジ部８８は、図７３に示したように、光出射面９３と直交する方向に延びるストライプ状（細長状）に形成される。
【０１７１】
次に、図７８に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜９５を選択成長マスクとして、ｐ型第１クラッド層８５上に、リッジ部８８の側面を覆うように、約１．４μｍの厚みを有するｎ型ＧａＡｓからなるｎ型電流ブロック層８９を形成する。この後、ＳｉＯ２膜９５を除去する。
【０１７２】
次に、図７９に示すように、ＭＯＣＶＤ法を用いて、ｎ型電流ブロック層８９およびリッジ部８８（ｐ型キャップ層８７）の上面上に、約１μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層９０を成長させる。この後、電子ビーム蒸着法を用いて、ｐ型コンタクト層９０上の貫通穴１９０ａ（図７２参照）の形成領域以外の領域に、エッチングマスクとしての機能も有するとともに、約１μｍの厚みを有するｐ側電極９１を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。
【０１７３】
次に、図８０に示すように、塩素系ガスによるＲＩＥ法を用いて、ｐ側電極９１をマスクとして、ｐ型コンタクト層９０の上面から、半導体各層（９０、８９および８５〜８２）およびｎ型ＧａＡｓ基板８１を貫通する円形状の貫通穴１９０ａを形成する。この貫通穴１９０ａは、ｐ側電極９１側の穴径（数十μｍ）よりもｎ型ＧａＡｓ基板８１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
【０１７４】
次に、図８１に示すように、プラズマＣＶＤ法を用いて、貫通穴１９０ａの内側面および貫通穴１９０ａ近傍の領域に位置するｐ側電極９１の上面上に、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜９８を形成する。
【０１７５】
次に、図８２に示すように、貫通穴１９０ａに対応する領域以外の所定領域上に、レジスト１００を形成する。この後、電子ビーム蒸着法を用いて、レジスト１００の上面上と、絶縁膜９８の上面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極９９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト１００を除去する。これにより、図８３に示すように、外部接続用電極９９として必要のない部分が除去される。
【０１７６】
次に、図８４に示すように、リッジ部８８の上面からｎ型ＧａＡｓ基板８１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板８１の裏面を研磨する。この後、プラズマＣＶＤ法を用いて、ｎ型ＧａＡｓ基板８１の裏面上の凹部８１ａ（図７２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜９７を形成する。
【０１７７】
次に、図８５に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜９７をマスクとして、ｎ型ＧａＡｓ基板８１の裏面から約１μｍの深さまでをエッチングする。これにより、ｎ型ＧａＡｓ基板８１の裏面側に、約１μｍの深さを有する凹部８１ａが形成される。この際、ｎ型ＧａＡｓ基板８１の凹部８１ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型ＧａＡｓ基板８１の凹部８１ａの開放端側の幅は、約３μｍとなる。また、ｎ型ＧａＡｓ基板８１の凹部８１ａの内側面と活性層８４（ｎ型ＧａＡｓ基板８１）の表面とがなす角度θ８は、約６０°となる。また、ｎ型ＧａＡｓ基板８１の凹部８１ａは、図７３に示したように、リッジ部８８に沿ってストライプ状（細長状）に形成される。そして、ｎ型ＧａＡｓ基板８１の凹部８１ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜９７を除去する。
【０１７８】
次に、図７１に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板８１の凹部８１ａを含む裏面上に、外部接続用電極９９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極９２を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さ（開口部８１以外の領域に位置するｎ側電極９２の上面から凹部８１ａの底部の上面上に位置するｎ側電極９２の上面までの深さ）Ｄ５は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さＤ５（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）（図７２参照）よりも大きくなる。
【０１７９】
次に、図８７〜図８９を参照して、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０との接合方法について説明する。まず、図８７に示すように、赤色レーザ素子１８０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１７５を形成する。この後、青紫色レーザ素子１７０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１８０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および１２示した青紫色レーザ素子１７０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１７５を溶融する。この後、室温までの冷却過程で半田層１７５が固化することによって、図８８に示すように、青紫色レーザ素子１７０と赤色レーザ素子１８０とが半田層１７５により接合される。
【０１８０】
この際、第５実施形態では、青紫色レーザ素子１７０および赤色レーザ素子１８０の水平方向（図７２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１７０および赤色レーザ素子１８０の劈開方向が互いにずれるのを抑制することができる。
【０１８１】
次に、図８９に示すように、赤外レーザ素子１９０のｎ側電極９２上に、Ａｕ−Ｓｎからなる半田層１９５を形成する。この後、青紫色レーザ素子１７０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤外レーザ素子１９０のｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１７０の透明領域１１１から、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１９５を溶融する。この後、室温までの冷却過程で半田層１９５が固化することによって、青紫色レーザ素子１７０と赤外レーザ素子１９０とが半田層１９５により接合される。
【０１８２】
この際、第５実施形態では、青紫色レーザ素子１７０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１７０および赤外レーザ素子１９０の劈開方向が互いにずれるのを抑制することができる。
【０１８３】
この後、互いに接合された青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを同時に劈開することにより、光出射面９３（図７３参照）を形成した後、各素子に分離する。最後に、図７２に示したように、赤色レーザ素子１８０のｐ側電極６３および外部接続用電極６９の表面上と、赤外レーザ素子１９０のｐ側電極９１および外部接続用電極９９の表面上とにワイヤ１２２をボンディングすることによって、第５実施形態による集積型半導体レーザ素子が形成される。
【０１８４】
（第６実施形態）
図９０は、本発明の第６実施形態による集積型半導体レーザ素子の構造を示した断面図である。図９０を参照して、この第６実施形態では、上記第１〜第５実施形態と異なり、位置合わせ用の凸部および凹部と、発光領域とが半導体層の積層方向（Ｚ方向）の同一線上に配置されておらず、水平方向（Ｘ方向）に所定の間隔を隔てて配置されている場合について説明する。
【０１８５】
この第６実施形態では、図９０に示すように、位置合わせ用の凸部を有する青紫色レーザ素子２００と、位置合わせ用の凹部を有する赤色レーザ素子２１０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子２００および赤色レーザ素子２１０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
【０１８６】
まず、第６実施形態の青紫色レーザ素子２００の構造について説明する。第６実施形態の青紫色レーザ素子２００では、図９０に示すように、ｎ型ＧａＮ基板７１の裏面側のリッジ部８に対応する領域以外の領域に、約４００ｎｍの突出高さを有する凸部７１ｃが形成されている。このｎ型ＧａＮ基板７１の凸部７１ｃは、根元部の幅よりも先端部の幅が小さくなるようなテーパ形状の側面を有する。なお、ｎ型ＧａＮ基板７１の凸部７１ｃの側面と活性層３の上面とがなす角度θ９は、約８０°である。また、ｎ型ＧａＮ基板７１の凸部７１ｃの先端部分の幅は、約２μｍである。また、ｎ型ＧａＮ基板７１の凸部７１ｃは、リッジ部８に沿ってストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板７１の凸部７１ｃが、位置合わせ用の凸部となる。
【０１８７】
次に、第６実施形態の赤色レーザ素子２１０の構造について説明する。第６実施形態の赤色レーザ素子２１０では、図９０に示すように、ｎ型ＧａＡｓ基板６１の青紫色レーザ素子２００側の表面のリッジ部５４に対応する領域以外の領域に、約１μｍの深さを有する凹部６１ｂが形成されている。このｎ型ＧａＡｓ基板６１の凹部６１ｂは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板６１の凹部６１ｂの内側面と活性層２４の表面とがなす角度θ１０は、約６０°である。また、ｎ型ＧａＡｓ基板６１の凹部６１ｂは、リッジ部５４に沿ってストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板６１の凹部６１ｂが、位置合わせ用の凹部となる。
【０１８８】
ここで、第６実施形態では、図９０に示すように、青紫色レーザ素子２００と赤色レーザ素子２１０とは、ｎ型ＧａＮ基板７１の凸部７１ｃにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ｂにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子２００の発光領域１３と、赤色レーザ素子２１０の発光領域５７とは、半導体層の積層方向（図９０のＺ方向）に同一線上に配置されている。また、青紫色レーザ素子２００の位置合わせ用の凸部と赤色レーザ素子２１０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層２０５を介して接合されている。なお、半田層２０５は、本発明の「接合層」の一例である。
【０１８９】
なお、第６実施形態のその他の構造は、上記第４実施形態と同様である。
【０１９０】
第６実施形態では、上記のように、青紫色レーザ素子２００のｎ型ＧａＮ基板７１の凸部７１ｃにより構成される位置合わせ用の凸部を、赤色レーザ素子２１０のｎ型ＧａＡｓ基板６１の凹部６１ｂにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合わせる際の青紫色レーザ素子２００および赤色レーザ素子２１０の水平方向（図９０のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子２００からの出射光の光軸と赤色レーザ素子２１０からの出射光の光軸とが水平方向（図９０のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合わせる際の青紫色レーザ素子２００および赤色レーザ素子２１０の水平方向（図９０のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子２００および赤色レーザ素子２１０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）から出射されるレーザ光の特性を向上させることができる。
【０１９１】
なお、第６実施形態のその他の効果は、上記第１実施形態と同様である。
【０１９２】
次に、第６実施形態の製造プロセスとしては、上記第４実施形態の製造プロセスと同様である。ただし、第６実施形態では、ｎ型ＧａＮ基板７１の裏面側に凸部７１ｂを形成する際に、ｎ型ＧａＮ基板７１の凸部７１ｂと、発光領域１３とが半導体層の積層方向の同一線上に配置されないように形成する。また、ｎ型ＧａＡｓ基板６１の裏面側に凹部６１ｂを形成する際には、ｎ型ＧａＡｓ基板６１の凹部６１ｂと、発光領域５７とが半導体層の積層方向の同一線上に配置されないように形成する。
【０１９３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１９４】
たとえば、上記第１〜第６実施形態では、青紫色レーザ素子と赤色レーザ素子とを含む集積型半導体レーザ素子、または、青紫色レーザ素子と、赤色レーザ素子と、赤外レーザ素子とを含む集積型半導体レーザ素子に本発明を適用する例を示したが、本発明はこれに限らず、青紫色レーザ素子と赤外レーザ素子とを含む集積型半導体レーザ素子、および、赤色レーザ素子と赤外レーザ素子とを含む集積型半導体レーザ素子にも適用可能である。また、青紫色レーザ素子、赤色レーザ素子および赤外レーザ素子以外の半導体レーザ素子を２つ以上含む集積型半導体レーザ素子にも適用可能である。
【０１９５】
また、上記第１〜第６実施形態では、凸部の側面および凹部の内側面を、それぞれ、テーパ形状にしたが、本発明はこれに限らず、凸部の側面および凹部の内側面をテーパ形状にしなくてもよい。
【０１９６】
また、上記第１〜第６実施形態では、接合層として半田層を用いた例を示したが、本発明はこれに限らず、半田層以外の材料からなる接合層を用いてもよい。
【０１９７】
また、上記第１〜第６実施形態では、赤色レーザ素子において、ｎ型ＧａＡｓ層を含む電流ブロック層を用いたが、本発明はこれに限らず、ＳｉＮＸやＳｉＯ２などからなる絶縁膜を電流ブロック層として用いてもよい。
【０１９８】
また、上記第１〜第６実施形態では、位置合わせ用の凸部の側面上に位置する電極の厚みと、位置合わせ用の凸部の側面以外の領域上に位置する電極の厚みとを同じにしたが、本発明はこれに限らず、位置合わせ用の凸部の側面上に位置する電極の厚みを、位置合わせ用の凸部の側面以外の領域上に位置する電極の厚みよりも小さくしてもよい。
【０１９９】
また、上記第１〜第６実施形態では、位置合わせ用の凹部の内側面上に位置する電極の厚みと、位置合わせ用の凹部の内側面以外の領域上に位置する電極の厚みとを同じにしたが、本発明はこれに限らず、位置合わせ用の凹部の内側面上に位置する電極の厚みを、位置合わせ用の凹部の内側面以外の領域上に位置する電極の厚みよりも小さくしてもよい。
【図面の簡単な説明】
【０２００】
【図１】本発明の第１実施形態による集積型半導体レーザ素子の構造を示した平面図である。
【図２】図１の１００−１００線に沿った断面図である。
【図３】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１０】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１１】図１０の破線で囲まれた領域２００の断面図である。
【図１２】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１３】図１２の破線で囲まれた領域３００の断面図である。
【図１４】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１５】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１６】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１７】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１８】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１９】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２０】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２１】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２２】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２３】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２４】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２５】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２６】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２７】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２８】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２９】本発明の第２実施形態による集積型半導体レーザ素子の構造を示した平面図である。
【図３０】図２９の４００−４００線に沿った断面図である。
【図３１】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図である。
【図３２】図３１の破線で囲まれた領域５００の断面図である。
【図３３】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３４】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３５】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３６】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３７】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３８】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３９】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４０】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４１】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４２】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４３】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４４】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４５】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４６】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４７】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４８】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４９】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５０】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５１】本発明の第３実施形態による集積型半導体レーザ素子の構造を示した平面図である。
【図５２】図５１の６００−６００線に沿った断面図である。
【図５３】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５４】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５５】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５６】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５７】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５８】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５９】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６０】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６１】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６２】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６３】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６４】本発明の第４実施形態による集積型半導体レーザ素子の構造を示した平面図である。
【図６５】図６４の７００−７００線に沿った断面図である。
【図６６】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６７】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６８】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図である。
【図６９】図６８の破線で囲まれた領域８００の断面図である。
【図７０】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７１】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７２】本発明の第５実施形態による集積型半導体レーザ素子の構造を示した断面図である。
【図７３】図７２に示した第５実施形態による集積型半導体レーザ素子の赤外レーザ素子基板をｐ側から見た平面図である。
【図７４】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７５】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７６】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７７】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７８】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７９】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８０】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８１】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８２】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８３】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８４】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８５】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８６】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８７】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８８】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８９】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９０】本発明の第６実施形態による集積型半導体レーザ素子の構造を示した断面図である。
【図９１】従来の集積型半導体レーザ素子の構造を示した斜視図である。
【符号の説明】
【０２０１】
８ リッジ部（凸部、第１リッジ部、第２リッジ部）
１２、４３、５８、７３、９３ 光出射面
１３ 発光領域（第１発光領域）
２９ リッジ部（第２リッジ部）
３０ ｎ型電流ブロック層（電流ブロック層）
３０ａ 開口部（凹部）
３４、５７、９４ 発光領域（第２発光領域）
４２ 電流ブロック層
４２ａ 開口部（凹部）
５４ リッジ部（凸部、第１リッジ部）
６１、８１ ｎ型ＧａＡｓ基板（基板）
６１ａ 凹部
７１ ｎ型ＧａＮ基板（基板）
７１ａ、７１ｂ 凸部
８１ａ、８１ｂ 凹部
１１０、１３０、１６０、１７０、２００ 青紫色レーザ素子（第１半導体レーザ素子）
１１５、１３５、１５５、１６５、１７５、１９５、２０５ 半田層（接合層）
１２０、１４０、１５０、１８０、２１０ 赤色レーザ素子（第２半導体レーザ素子）
１９０ 赤外レーザ素子（第２半導体レーザ素子）
【技術分野】
【０００１】
本発明は、集積型半導体レーザ素子およびその製造方法に関し、特に、複数の半導体レーザ素子を備えた集積型半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、複数の半導体レーザ素子が半導体層の積層方向に集積された集積型半導体レーザ素子が知られている（たとえば、特許文献１参照）。
【０００３】
図９１は、従来の集積型半導体レーザ素子の構造を示した斜視図である。図９１を参照して、従来の集積型半導体レーザ素子では、第１半導体レーザ素子３１０と、第２半導体レーザ素子３２０とが半導体層の積層方向（垂直方向、Ｚ方向）に集積されている。
【０００４】
第１半導体レーザ素子３１０を構成する半導体素子層３１１には、リッジ部３１２と、凹部３１３とが形成されている。このリッジ部３１２と凹部３１３とは、水平方向（Ｘ方向）に所定の間隔を隔てて配置されている。そして、半導体素子層３１１のリッジ部３１２の周辺領域が、第１半導体レーザ素子３１０の発光領域３１４となる。また、第２半導体レーザ素子３２０を構成する半導体素子層３２１には、リッジ部３２２と、凹部３２３とが形成されている。このリッジ部３２２と凹部３２３とは、Ｘ方向に所定の間隔を隔てて配置されている。そして、半導体素子層３２１のリッジ部３２２の周辺領域が、第２半導体レーザ素子３２１の発光領域３２４となる。
【０００５】
また、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とは、接合層３１５および３２５を介して貼り合わされている。具体的には、第１半導体レーザ素子３１０のリッジ部３１２と第２半導体レーザ素子３２０の凹部３２３との位置が一致するように、かつ、第２半導体レーザ素子３２０のリッジ部３２２と第１半導体レーザ素子３１０の凹部３１３との位置が一致するように貼り合わされている。
【０００６】
【特許文献１】特開２００２−２９９７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図９１に示した従来の集積型半導体レーザ素子において、第１半導体レーザ素子３１０（第２半導体レーザ素子３２０）のリッジ部３１２（リッジ部３２２）は、第２半導体レーザ素子３２０（第１半導体レーザ素子３１０）の凹部３２３（凹部３１３）に嵌め込まれていない。このため、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とを貼り合わせる際に、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とが水平方向（Ｘ方向、Ｙ方向）に動くのを抑制するのが困難であるという不都合がある。これにより、第１半導体レーザ素子３１０および第２半導体レーザ素子３２０の劈開方向が互いに一致していない状態で、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とが貼り合わされるという不都合が生じる。その結果、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とを同時に劈開する際の劈開性が低下するので、劈開面（光出射面）から出射されるレーザ光の特性が低下するという問題点がある。
【０００８】
また、図９１に示した従来の集積型半導体レーザ素子において、第１半導体レーザ素子３１０の発光領域３１４と、第２半導体レーザ素子３２０の発光領域３２４とは、水平方向（Ｘ方向）に所定の間隔を隔てて配置されているとともに、半導体層の積層方向（Ｚ方向）にも所定の間隔を隔てて配置されている。すなわち、第１半導体レーザ素子３１０の発光領域３１４と第２半導体レーザ素子３２０の発光領域３２４とは、水平方向（Ｘ方向）と半導体層の積層方向（Ｚ方向）との２方向にずれて配置されている。このため、たとえば、発光領域３１４と発光領域３２４との位置がＸ方向またはＺ方向のいずれか１方向にのみずれている場合に比べて、発光領域３１４と発光領域３２４との位置の間隔が大きくなるという不都合がある。このように、発光領域３１４と発光領域３２４との位置の間隔が大きくなる場合には、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する場合に、発光領域３１４および３２４の一方から出射される光が光学系の所定領域に入射するように光軸を調整したとしても、発光領域３１４および３２４の他方から出射される光が光学系の所定領域から外れた領域に入射する場合がある。その結果、光学系に対する出射光の光軸調整が困難になるので、光軸調整にかかるコストが増大するという問題点がある。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、レーザ光の特性を向上させるとともに、光軸調整にかかるコストを低減することが可能な集積型半導体レーザ素子を提供することである。
【００１０】
この発明のもう１つの目的は、レーザ光の特性を向上させるとともに、光軸調整にかかるコストを低減することが可能な集積型半導体レーザ素子を容易に製造することが可能な集積型半導体レーザ素子の製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【００１１】
上記目的を達成するために、この発明の第１の局面による集積型半導体レーザ素子は、第１発光領域を含むとともに、凸部および凹部の一方を有する第１半導体レーザ素子と、 第２発光領域を含むとともに、凸部および凹部の他方を有する第２半導体レーザ素子とを備えている。そして、第１半導体レーザ素子の凸部および凹部の一方は、第２半導体レーザ素子の凸部および凹部の他方に嵌め込まれており、第１発光領域と第２発光領域とは、実質的に半導体層の積層方向の同一線上に配置されている。
【００１２】
この第１の局面による集積型半導体レーザ素子では、上記のように、第１半導体レーザ素子の凸部および凹部の一方を、第２半導体レーザ素子の凸部および凹部の他方に嵌め込むことによって、その凸部と凹部との嵌め合わせにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができる。これにより、第１半導体レーザ素子からの出射光の光軸と第２半導体レーザ素子からの出射光の光軸とが水平方向にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができるので、第１半導体レーザ素子および第２半導体レーザ素子の劈開方向が互いにずれるのを抑制することができる。これにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせた後同時に劈開する際の劈開性を向上させることができる。その結果、劈開面（光出射面）から出射されるレーザ光の特性を向上させることができる。また、第１発光領域と第２発光領域とを、実質的に半導体層の積層方向（垂直方向）の同一線上に配置することによって、第１発光領域と第２発光領域との位置が２方向（半導体層の積層方向（垂直方向）および半導体層の積層方向と直交する方向（水平方向））にずれている場合に比べて、第１発光領域と第２発光領域との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系に入射させて使用する際に、第１発光領域および第２発光領域の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、第１発光領域および第２発光領域の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【００１３】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部および凹部は、光出射面と交差する方向に延びるように形成されている。このように構成すれば、凸部と凹部とが嵌め合わされている領域が光出射面と交差する方向に長くなるので、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれをより抑制することができる。
【００１４】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の一方は、凸部を構成する第１リッジ部をさらに含み、第１半導体レーザ素子および第２半導体レーザ素子の他方は、凹部を含む。このように構成すれば、第１半導体レーザ素子および第２半導体レーザ素子の一方の第１リッジ部を、第１半導体レーザ素子および第２半導体レーザ素子の他方の凹部に嵌め込んだ状態で貼り合わせることにより、容易に、貼り合わせ工程の際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを、第１リッジ部と凹部との嵌め合わせにより抑制することができる。
【００１５】
この場合、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の他方は、第２リッジ部と、第２リッジ部の側面を覆うように形成され、第２リッジ部の高さよりも大きい厚みを有するとともに、第２リッジ部に対応する領域に開口部を有する電流ブロック層とをさらに含み、第１半導体レーザ素子および第２半導体レーザ素子の他方の凹部は、電流ブロック層の開口部により構成されており、凹部を構成する電流ブロック層の開口部に、凸部を構成する第１リッジ部が嵌め込まれている。このように構成すれば、第１半導体レーザ素子および第２半導体レーザ素子の一方の第１リッジ部を、第１半導体レーザ素子および第２半導体レーザ素子の他方の電流ブロック層の開口部に嵌め込んだ状態で貼り合わせることにより、より容易に、貼り合わせ工程の際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを、第１リッジ部と電流ブロック層の開口部との嵌め合わせにより抑制することができる。
【００１６】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の少なくとも一方は、凸部または凹部が形成された基板をさらに含む。このように構成すれば、容易に、第１半導体レーザ素子および第２半導体レーザ素子の少なくとも一方に、凸部または凹部を形成することができる。
【００１７】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有しており、凹部は、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有する。このように構成すれば、容易に、凸部を凹部に嵌め込むことができる。
【００１８】
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部と凹部とは、接合層を介して接合されている。このように構成すれば、容易に、凸部と凹部とを接合層により接合することができる。
【００１９】
この発明の第２の局面による集積型半導体レーザ素子の製造方法は、凸部および凹部の一方を有する第１半導体レーザ素子と、凸部および凹部の他方を有する第２半導体レーザ素子とを、凸部を凹部に嵌め込んだ状態で貼り合わせる工程と、第１半導体レーザ素子と第２半導体レーザ素子とが貼り合わされた状態で、第１半導体レーザ素子と第２半導体レーザ素子とを同時に劈開する工程とを備えている。
【００２０】
この第２の局面による集積型半導体レーザ素子では、上記のように、凸部および凹部の一方を有する第１半導体レーザ素子と、凸部および凹部の他方を有する第２半導体レーザ素子とを、凸部を凹部に嵌め込んだ状態で貼り合わせた後、第１半導体レーザ素子と第２半導体レーザ素子とが貼り合わされた状態で、第１半導体レーザ素子と第２半導体レーザ素子とを同時に劈開することによって、凸部と凹部との嵌め合わせにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができる。これにより、第１半導体レーザ素子からの出射光の光軸と第２半導体レーザ素子からの出射光の光軸とが水平方向にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができるので、第１半導体レーザ素子および第２半導体レーザ素子の劈開方向が互いにずれるのを抑制することができる。これにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせた後同時に劈開する際の劈開性を向上させることができる。その結果、劈開面（光出射面）から出射されるレーザ光の特性を向上させることが可能な集積型半導体レーザ素子を容易に形成することができる。
【００２１】
上記第２の局面による集積型半導体レーザ素子の製造方法において、好ましくは、第１半導体レーザ素子は、第１発光領域を含み、第２半導体レーザ素子は、第２発光領域を含み、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる工程は、第１発光領域と第２発光領域とが実質的に半導体層の積層方向の同一線上に配置されるように、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる工程を含む。このように構成すれば、第１発光領域と第２発光領域との位置が２方向（半導体層の積層方向および半導体層の積層方向と直交する方向）にずれている場合に比べて、第１発光領域と第２発光領域との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、第１発光領域および第２発光領域の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、第１発光領域および第２発光領域の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態を図面に基づいて説明する。
【００２３】
（第１実施形態）
図１は、本発明の第１実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図２は、図１の１００−１００線に沿った断面図である。まず、図１および図２を参照して、第１実施形態による集積型半導体レーザ素子の構造について説明する。
【００２４】
第１実施形態による集積型半導体レーザ素子は、図２に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１１０と、位置合わせ用の凹部を有する赤色レーザ素子１２０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１１０および赤色レーザ素子１２０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
【００２５】
まず、第１実施形態の青紫色レーザ素子１１０の構造について説明する。第１実施形態の青紫色レーザ素子１１０では、図２に示すように、ｎ型ＧａＮ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層２が形成されている。ｎ型クラッド層２上には、約７０ｎｍの厚みを有する活性層３が形成されている。この活性層３は、アンドープのＩｎＧａＮからなる複数の井戸層（図示せず）と、アンドープのＩｎＧａＮからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有する。活性層３上には、約８０ｎｍの厚みを有するアンドープのＩｎＧａＮからなる光ガイド層４が形成されている。光ガイド層４上には、約２０ｎｍの厚みを有するアンドープのＡｌＧａＮからなるキャップ層５が形成されている。
【００２６】
キャップ層５上には、凸部と、凸部以外の平坦部とを有するｐ型ＡｌＧａＮからなるｐ型クラッド層６が形成されている。このｐ型クラッド層６の平坦部の厚みは、約５０ｎｍであり、凸部の平坦部の上面からの高さは、約３５０ｎｍである。ｐ型クラッド層６の凸部上には、約３ｎｍの厚みを有するｐ型ＩｎＧａＮからなるｐ型コンタクト層７が形成されている。このｐ型コンタクト層７とｐ型クラッド層６の凸部とによって、リッジ部８が構成されている。
【００２７】
ここで、第１実施形態では、リッジ部８は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部８の側面と活性層３の上面とがなす角度θ１は、約７０°である。また、リッジ部８の先端部分の幅は、約１．５μｍである。また、リッジ部８は、図１に示すように、光出射面（劈開面）１２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、リッジ部８が、位置合わせ用の凸部となる。また、図２に示すように、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１１０の発光領域１３となる。なお、リッジ部８は、本発明の「凸部」および「第１リッジ部」の一例である。また、発光領域１３は、本発明の「第１発光領域」の一例である。
【００２８】
また、リッジ部８の側面およびｐ型クラッド層６の平坦部の上面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２膜からなる電流ブロック層９が形成されている。電流ブロック層９上には、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、ｐ側電極１０が形成されている。このｐ側電極１０は、ｎ型ＧａＮ基板１側から順に、約１００ｎｍの厚みを有するＰｄ層（図示せず）と、約１μｍの厚みを有するＡｕ層（図示せず）とからなる。これにより、リッジ部８により構成される位置合わせ用の凸部の突出高さ（ｐ型クラッド層６の平坦部の上面上に位置するｐ側電極１０の上面からリッジ部８の上面上に位置するｐ側電極１０の上面までの高さ）Ｈ１は、約１５３ｎｍとなる。
【００２９】
また、図２に示すように、ｎ型ＧａＮ基板１の裏面上には、ｎ側電極１１が形成されている。このｎ側電極１１は、ｎ型ＧａＮ基板１側から順に、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とからなる。
【００３０】
次に、第１実施形態の赤色レーザ素子１２０の構造について説明する。なお、図２の赤色レーザ素子１２０は、リッジ部２９側が下方に向いている。第１実施形態の赤色レーザ素子１２０では、図２に示すように、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１１０側の表面上に、約３００ｎｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層２２が形成されている。ｎ型バッファ層２２の青紫色レーザ素子１１０側の表面上には、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２３が形成されている。ｎ型クラッド層２３の青紫色レーザ素子１１０側の表面上には、約６０ｎｍの厚みを有する活性層２４が形成されている。この活性層２４は、アンドープのＧａＩｎＰからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＩｎＰからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
【００３１】
活性層２４の青紫色レーザ素子１１０側の表面上には、約３００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２５が形成されている。ｐ型第１クラッド層２５の青紫色レーザ素子１１０側の表面上の所定領域には、約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなる凸状のｐ型第２クラッド層２６が形成されている。ｐ型第２クラッド層２６の青紫色レーザ素子１１０側の表面上には、約１００ｎｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型中間層２７が形成されている。ｐ型中間層２７の青紫色レーザ素子１１０側の表面上には、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８が形成されている。このｐ型コンタクト層２８と、ｐ型中間層２７と、ｐ型第２クラッド層２６とによって、根元部から先端部分側に向かって幅が小さくなるテーパ形状の側面を有するリッジ部２９が構成されている。このリッジ部２９の側面と活性層２４の表面とがなす角度θ２は、約６０°である。また、リッジ部２９の先端部分の幅は、約２．７μｍである。また、リッジ部２９は、図１に示すように、光出射面（劈開面）１２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、図２に示すように、リッジ部２９の形成位置に対応する活性層２４の周辺部分が、赤色レーザ素子１２０の発光領域３４となる。なお、リッジ部２９は、本発明の「第２リッジ部」の一例である。また、発光領域３４は、本発明の「第２発光領域」の一例である。
【００３２】
ここで、第１実施形態では、ｐ型第１クラッド層２５の青紫色レーザ素子１１０側の表面上に、リッジ部２９の側面を覆うように、リッジ部２９の高さ（約１．６μｍ）よりも大きい厚み（約２μｍ）を有するｎ型電流ブロック層３０が形成されている。このｎ型電流ブロック層３０は、リッジ部２９の青紫色レーザ素子１１０側の表面が露出する開口部３０ａを有する。また、ｎ型電流ブロック層３０の開口部３０ａは、開放端側の幅（約３μｍ）よりも底部側の幅（リッジ部２９の先端部分の幅（約２．７μｍ））が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型電流ブロック層３０の開口部３０ａの内側面と活性層２４の表面とがなす角度θ３は、約７０°である。また、ｎ型電流ブロック層３０の開口部３０ａは、図１に示すように、リッジ部２９に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。また、ｎ型電流ブロック層３０は、ｎ型ＧａＡｓ基板２１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。そして、ｎ型電流ブロック層３０の開口部３０ａが、位置合わせ用の凹部となる。なお、ｎ型電流ブロック層３０は、本発明の「電流ブロック層」の一例であり、開口部３０ａは、本発明の「凹部」の一例である。
【００３３】
また、図２に示すように、ｎ型電流ブロック層３０の青紫色レーザ素子１１０側の表面を覆うとともに、リッジ部２９（ｐ型コンタクト層２８）の青紫色レーザ素子１１０側の表面に接触するように、約０．３μｍの厚みを有するｐ側電極３１が形成されている。このｐ側電極３１は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さ（リッジ部２９に対応する領域以外の領域に位置するｐ側電極３１の青紫色レーザ素子１１０側の表面からリッジ部２９に対応する領域に位置するｐ側電極３１の青紫色レーザ素子１１０側の表面までの深さ）Ｄ１は、約４００ｎｍとなる。すなわち、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きい。また、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１１０とは反対側の表面上には、約１μｍの厚みを有するｎ側電極３２が形成されている。このｎ側電極３２は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。
【００３４】
また、ｎ側電極３２の青紫色レーザ素子１１０とは反対側の表面から、ｎ側電極３２、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および３０）およびｐ側電極３１を貫通する円形状の貫通穴１２０ａが形成されている。この貫通穴１２０ａは、ｎ側電極３２側の直径が数十μｍであり、ｎ側電極３２側の穴径よりもｐ側電極３１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１２０ａの内側面上と、貫通穴１２０ａ近傍の領域に位置するｎ側電極３２の青紫色レーザ素子１１０とは反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜３８が形成されている。絶縁膜３８上の所定領域には、貫通穴１２０ａを介して後述する半田層１１５に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極３９が形成されている。この外部接続用電極３９は、ｎ型ＧａＡｓ基板２１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｎ側電極３２および外部接続用電極３９の青紫色レーザ素子１１０とは反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
【００３５】
ここで、第１実施形態では、図２示すように、青紫色レーザ素子１１０と赤色レーザ素子１２０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１１０の発光領域１３と、赤色レーザ素子１２０の発光領域３４とは、半導体層の積層方向（図２のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１２０の位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、青紫色レーザ素子１１０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１１０の位置合わせ用の凸部の上面と、赤色レーザ素子１２０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１１５を介して接合されている。なお、半田層１１５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１１０のｐ側電極１０および赤色レーザ素子１２０のｐ側電極３１は、半田層１１５を介して、外部接続用電極３９に電気的に接続されている。
【００３６】
第１実施形態では、上記のように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１２０のｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１１０からの出射光の光軸と赤色レーザ素子１２０からの出射光の光軸とが水平方向（図２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１１０および赤色レーザ素子１２０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）１２から出射されるレーザ光の特性を向上させることができる。
【００３７】
また、第１実施形態では、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４とを、半導体層の積層方向（図２のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４との位置が２方向（半導体層の積層方向（図２のＺ方向）および水平方向（図２のＸ方向））にずれる場合に比べて、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１２０の発光領域３４の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１２０の発光領域３４の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【００３８】
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部（リッジ部８）を、光出射面１２と直交する方向（図１のＹ方向）に延びるようにストライプ状（細長状）に形成するとともに、赤色レーザ素子１２０の位置合わせ用の凹部（ｎ型電流ブロック層３０の開口部３０ａ）を、光出射面１２と直交する方向（図１のＹ方向）に延びるようにストライプ状（細長状）に形成することによって、位置合わせ用の凸部と凹部とが嵌め合わされている領域が光出射面１２と直交する方向（図１のＹ方向）に長くなる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１のＸ方向）の位置ずれをより抑制することができる。
【００３９】
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部（リッジ部８）を、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有するように形成するとともに、赤色レーザ素子１２０の凹部（ｎ型電流ブロック層３０の開口部３０ａ）を、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有するように形成することによって、容易に、位置合わせ用の凸部を凹部に嵌め込むことができる。
【００４０】
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とを、半田層１１５を介して接合することによって、容易に、青紫色レーザ素子１１０の位置合わせ用の凸部と、赤色レーザ素子１２０の位置合わせ用の凹部とを半田層１１５により接合することができる。
【００４１】
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部の上面（リッジ部８に対応する部分）と、赤色レーザ素子１２０の位置合わせ用の凹部の底面（リッジ部２９に対応する部分）との間隔を、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域との間隔よりも大きくすることによって、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域とが接触したとしても、凸部の上面（リッジ部８に対応する部分）と、凹部の底面（リッジ部２９に対応する部分）とが接触するのを抑制することができる。これにより、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とを接合する際に、リッジ部８および２９にダメージが加わるのを抑制することができる。
【００４２】
また、第１実施形態では、ｎ型ＧａＡｓ層を含むｎ型電流ブロック層３０を赤色レーザ素子１２０の電流ブロック層として用いることによって、ｎ型ＧａＡｓ層は良好な放熱特性を有するので、集積型半導体レーザ素子の放熱特性を向上させることができる。
【００４３】
図３〜図２８は、図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。次に、図１〜図２８を参照して、第１実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
【００４４】
この第１実施形態では、図３〜図１３に示すプロセスにより、青紫色レーザ素子１１０を形成するとともに、図１４〜図２６に示すプロセスにより、赤色レーザ素子１２０を形成する。青紫色レーザ素子１１０を形成する際には、まず、図３に示すように、ｎ型ＧａＮ基板１上に、青紫色レーザ素子１１０を構成する半導体各層を成長させる。具体的には、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、約４００μｍの厚みを有するｎ型ＧａＮ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層２を成長させた後、ｎ型クラッド層２上に、約７０ｎｍの厚みを有する活性層３を成長させる。なお、活性層３を成長させる際には、アンドープのＩｎＧａＮからなる複数の井戸層（図示せず）と、アンドープのＩｎＧａＮからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層２上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層３が形成される。
【００４５】
次に、活性層３上に、約８０ｎｍの厚みを有するアンドープのＩｎＧａＮからなる光ガイド層４および約２０ｎｍの厚みを有するアンドープのＡｌＧａＮからなるキャップ層５を順次成長させる。この後、キャップ層５上に、約４００ｎｍの厚みを有するｐ型ＡｌＧａＮからなるｐ型クラッド層６および約３ｎｍの厚みを有するｐ型ＩｎＧａＮからなるｐ型コンタクト層７を順次成長させる。
【００４６】
次に、図４に示すように、プラズマＣＶＤ法を用いて、ｐ型コンタクト層７上に、約２４０ｎｍの厚みを有するＳｉＯ２膜１４を形成する。この後、ＳｉＯ２膜１４上のリッジ部８（図２参照）に対応する領域に、約１．５μｍの幅を有するストライプ状（細長状）のレジスト１５を形成する。
【００４７】
次に、図５に示すように、ＣＦ４系ガスによるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、レジスト１５をマスクとして、ＳｉＯ２膜１４をエッチングする。この後、レジスト１５を除去する。
【００４８】
次に、図６に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜１４をマスクとして、ｐ型コンタクト層７の上面からｐ型クラッド層６の途中の深さ（ｐ型クラッド層６の上面から約３５０ｎｍの深さ）までをエッチングする。これにより、ｐ型クラッド層６の凸部とｐ型コンタクト層７とによって構成されるリッジ部８が形成される。この際、リッジ部８は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部８の側面と活性層３（ｐ型クラッド層６）の上面とがなす角度θ１は、約７０°となり、リッジ部８の先端部分の幅は、約１．５μｍとなる。また、リッジ部８は、図１に示したように、光出射面１２と直交する方向に延びるストライプ状（細長状）に形成される。そして、このリッジ部８が、位置合わせ用の凸部となる。この後、ＳｉＯ２膜１４を除去する。
【００４９】
次に、図７に示すように、プラズマＣＶＤ法を用いて、全面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２膜からなる電流ブロック層９を形成する。この後、全面を覆うように、レジスト１６を形成する。
【００５０】
次に、図８に示すように、酸素ガスによるプラズマエッチング技術を用いて、レジスト１６を全域に渡ってエッチング（エッチバック）することにより薄膜化することによって、リッジ部８の上面上に位置する電流ブロック層９の表面を露出させる。この後、ＣＦ４系ガスによるＲＩＥ法を用いて、レジスト１６をマスクとして、リッジ部８の上面上に位置する電流ブロック層９をエッチングする。これにより、図９に示すように、リッジ部８の上面が露出される。この後、レジスト１６を除去する。
【００５１】
次に、図１１に示すように、電子ビーム蒸着法を用いて、電流ブロック層９上に、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、ｐ側電極１０を形成する。この際、約１００ｎｍの厚みを有するＰｄ層（図示せず）と、約１μｍの厚みを有するＡｕ層（図示せず）とを順次形成する。これにより、リッジ部８により構成される位置合わせ用の凸部の突出高さ（ｐ型クラッド層６の平坦部の上面上に位置するｐ側電極１０の上面からリッジ部８の上面上に位置するｐ側電極１０の上面までの高さ）Ｈ１が、約１５３ｎｍとなる。また、図１０に示すように、ｎ型ＧａＮ基板１の光出射面１２（図１参照）と平行な端面１ａ側に位置するｐ側電極１０の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。
【００５２】
次に、図１３に示すように、リッジ部８の上面からｎ型ＧａＮ基板１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ側電極１１を形成する。この際、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とを順次形成する。また、図１２に示すように、ｎ型ＧａＮ基板１の光出射面１２（図１参照）と平行な端面１ａ側に位置するｎ側電極１１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。これにより、図１０および図１２に示したように、ｐ側電極１０およびｎ側電極１１が形成されていない領域が、青紫色レーザ素子１１０と赤色レーザ素子１２０との貼り合わせ時に、青紫色レーザ素子１１０のリッジ部８を素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第１実施形態の青紫色レーザ素子１１０が形成される。
【００５３】
次に、赤色レーザ素子１２０を形成する際には、まず、図１４に示すように、ｎ型ＧａＡｓ基板２１上に、赤色レーザ素子１２０を構成する半導体各層を成長させる。具体的には、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板２１上に、約３００ｎｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層２２を成長させた後、ｎ型バッファ層２２上に、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２３を成長させる。この後、ｎ型クラッド層２３上に、約６０ｎｍの厚みを有する活性層２４を成長させる。なお、活性層２４を成長させる際には、アンドープのＧａＩｎＰからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＩｎＰからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層２３上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層２４が形成される。
【００５４】
次に、活性層２４上に、約３００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２５および約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２６を順次成長させる。続いて、ｐ型第２クラッド層２６上に、約１００ｎｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型中間層２７を成長させた後、ｐ型中間層２７上に、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８を成長させる。
【００５５】
次に、図１５に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型コンタクト層２８上に、約２４０ｎｍの厚みを有するＳｉＯ２膜３５を形成する。この後、ＳｉＯ２膜３５上のリッジ部２９（図２参照）に対応する領域に、約２．７μｍの幅を有するストライプ状（細長状）のレジスト３６を形成する。
【００５６】
次に、図１６に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト３６をマスクとして、ＳｉＯ２膜３５をエッチングする。この後、レジスト３６を除去する。
【００５７】
次に、図１７に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜３５をマスクとして、ｐ型コンタクト層２８の上面からｐ型第１クラッド層２５の上面までをエッチングする。これにより、ｐ型コンタクト層２８と、ｐ型中間層２７と、ｐ型第２クラッド層２６とによって構成されるとともに、テーパ形状の側面を有するリッジ部２９が形成される。なお、リッジ部２９の側面と活性層２４（ｐ型第１クラッド層２５）の上面とがなす角度θ２は、約６０°となり、リッジ部２９の先端部分の幅は、約２．７μｍとなる。また、リッジ部２９は、図１に示したように、光出射面１２と直交する方向に延びるストライプ状（細長状）に形成される。
【００５８】
次に、図１８に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜３５を選択成長マスクとして、全面上に、約２μｍの厚みを有するｎ型電流ブロック層３０を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。また、ｎ型電流ブロック層３０は、ｐ型第１クラッド層２５の上面上に選択的に成長した後、ＳｉＯ２膜３５を覆うように横方向に成長する。
【００５９】
次に、図１９に示すように、プラズマＣＶＤ法を用いて、ｎ型電流ブロック層３０上の開口部３０ａ（図２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するストライプ状（細長状）のＳｉＯ２膜３７を形成する。次に、リン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜３７をマスクとして、リッジ部２９の上面よりも上方に位置するｎ型電流ブロック層３０をエッチングする。これにより、図２０に示すように、リッジ部２９（ＳｉＯ２膜３５）の上面が露出する開口部３０ａを有するｎ型電流ブロック層３０が形成される。この際、ｎ型電流ブロック層３０の開口部３０ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型電流ブロック層３０の開口部３０ａの内側面と活性層２４（ｐ型コンタクト層２８）の上面とがなす角度θ３は、約７０°となる。また、ｎ型電流ブロック層３０の開口部３０ａの開放端側の幅は、約３μｍとなり、底部側の幅は、約２．７μｍとなる。また、ｎ型電流ブロック層３０の開口部３０ａは、図１に示したように、リッジ部２９に沿ってストライプ状（細長状）に形成される。そして、このｎ型電流ブロック層３０の開口部３０ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜３５および３７を除去する。
【００６０】
次に、図２１に示すように、電子ビーム蒸着法を用いて、ｎ型電流ブロック層３０上に、リッジ部２９（ｐ型コンタクト層２８）の上面に接触するように、約０．３μｍの厚みを有するｐ側電極３１を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）とを順次形成する。これにより、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層３０の上面上に位置するｐ側電極３１の上面からリッジ部２９の上面上に位置するｐ側電極３１の上面までの深さ）Ｄ１は、約４００ｎｍとなる。すなわち、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）（図２参照）よりも大きくなる。
【００６１】
次に、図２２に示すように、リッジ部２９の上面からｎ型ＧａＡｓ基板２１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板２１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板２１の裏面の貫通穴１２０ａ（図２参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、約１μｍの厚みを有するｎ側電極３２を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。
【００６２】
次に、図２３に示すように、塩素系ガスによるＲＩＥ法を用いて、ｎ側電極３２をマスクとして、ｎ型ＧａＡｓ基板２１の裏面から、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および３０）およびｐ側電極３１を貫通する円形状の貫通穴１２０ａを形成する。この貫通穴１２０ａは、ｎ側電極３２側の穴径（数十μｍ）よりもｐ側電極３１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
【００６３】
次に、図２４に示すように、プラズマＣＶＤ法を用いて、貫通穴１２０ａの内側面上と、貫通穴１２０ａ近傍の領域に位置するｎ側電極３２のｎ型ＧａＡｓ基板２１とは反対側の表面上とに、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜３８を形成する。
【００６４】
次に、図２５に示すように、貫通穴１２０ａに対応する領域以外の所定領域上に、レジスト４０を形成する。この後、電子ビーム蒸着法を用いて、レジスト４０のｎ型ＧａＡｓ基板２１とは反対側の表面上と、絶縁膜３８のｎ型ＧａＡｓ基板２１とは反対側の表面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極３９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト４０を除去する。これにより、図２６に示すように、外部接続用電極３９として必要のない部分が除去される。これにより、第１実施形態の赤色レーザ素子１２０が形成される。
【００６５】
次に、図２７および図２８を参照して、青紫色レーザ素子１１０と赤色レーザ素子１２０との接合方法について説明する。まず、図２７に示すように、赤色レーザ素子１２０のｐ側電極３１上に、Ａｕ−Ｓｎからなる半田層１１５を形成する。
【００６６】
次に、図２８に示すように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１２０のｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１１０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部とを目視により認識しながら図２８のＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１１５を溶融する。この後、室温までの冷却過程で半田層１１５が固化することによって、青紫色レーザ素子１１０と赤色レーザ素子１２０とが半田層１１５により接合される。
【００６７】
この際、第１実施形態では、青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１および図２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１１０および赤色レーザ素子１２０の劈開方向が互いにずれるのを抑制することができる。
【００６８】
この後、互いに接合された青紫色レーザ素子１１０と赤色レーザ素子１２０とを同時に劈開することにより光出射面１２（図１参照）を形成した後、各素子に分離する。最後に、図１および図２に示したように、赤色レーザ素子１２０のｎ側電極３２および外部接続用電極３９の表面上にワイヤ１２２をボンディングすることによって、第１実施形態による集積型半導体レーザ素子が形成される。
【００６９】
（第２実施形態）
図２９は、本発明の第２実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図３０は、図２９の４００−４００線に沿った断面図である。図２９および図３０を参照して、この第２実施形態では、上記第１実施形態と異なり、青紫色レーザ素子に位置合わせ用の凹部を設けるとともに、赤色レーザ素子に位置合わせ用の凸部を設ける場合について説明する。
【００７０】
この第２実施形態では、図３０に示すように、位置合わせ用の凹部を有する青紫色レーザ素子１３０と、位置合わせ用の凸部を有する赤色レーザ素子１４０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１３０および赤色レーザ素子１４０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
【００７１】
まず、第２実施形態の青紫色レーザ素子１３０の構造について説明する。第２実施形態の青紫色レーザ素子１３０では、図３０に示すように、ｎ型ＧａＮ基板１上に、ｎ型クラッド層２、活性層３、光ガイド層４、キャップ層５、ｐ型クラッド層６およびｐ型コンタクト層７が順次形成されている。ｐ型クラッド層６は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型コンタクト層７は、ｐ型クラッド層６の凸部上に形成されている。また、ｐ型コンタクト層７とｐ型クラッド層の凸部とによって、リッジ部８が構成されている。なお、半導体各層（２〜７）は、上記第１実施形態の半導体各層（２〜７）と同様の組成および厚みを有する。また、リッジ部８は、上記第１実施形態のリッジ部８と同様の形状を有する。そして、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１３０の発光領域１３となる。なお、リッジ部８は、本発明の「第２リッジ部」の一例である。
【００７２】
そして、この第２実施形態では、リッジ部８（ｐ型コンタクト層７）上にのみ、約１０ｎｍの厚みを有するｐ側電極４１が形成されている。このｐ側電極４１は、ｎ型ＧａＮ基板１側から順に、Ｐｔ層（図示せず）と、Ｐｄ層（図示せず）とからなる。
【００７３】
ここで、第２実施形態では、ｐ型クラッド層６の平坦部上に、リッジ部８およびｐ側電極４１の側面を覆うように、ｐ型クラッド層６の平坦部の上面からｐ側電極４１の上面までの高さ（約３６３ｎｍ）よりも大きい厚み（約１．５μｍ）を有し、凹部形成のためのエッチングが容易なＳｉＯ２膜からなる電流ブロック層４２が形成されている。この電流ブロック層４２は、ｐ側電極４１の上面が露出する開口部４２ａを有する。また、電流ブロック層４２の開口部４２ａは、開放端側の幅よりも底部側の幅（リッジ部８の先端部分の幅（約１．５μｍ））が小さくなるような凹状のテーパ形状の内側面を有する。また、電流ブロック層４２の開口部４２ａは、図２９に示すように、リッジ部８に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、電流ブロック層４２の開口部４２ａが、位置合わせ用のＵ字状の凹部となる。また、図３０に示すように、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層４２の上面からｐ側電極４１の上面までの深さ）Ｄ２は、約１．１４μｍとなる。なお、開口部４２ａは、本発明の「凹部」の一例である。
【００７４】
また、ｎ型ＧａＮ基板１の裏面上には、上記第１実施形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極１１が形成されている。
【００７５】
次に、第２実施形態の赤色レーザ素子１４０の構造について説明する。なお、図３０の赤色レーザ素子１４０は、リッジ部５４側が下方に向いている。第２実施形態の赤色レーザ素子１４０では、図３０に示すように、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１３０側の表面上に、ｎ型バッファ層２２、ｎ型クラッド層２３、活性層２４およびｐ型第１クラッド層２５が順次形成されている。なお、半導体各層（２２〜２５）は、上記第１実施形態の半導体各層（２２〜２５）と同様の組成および厚みを有する。
【００７６】
そして、この第２実施形態では、ｐ型第１クラッド層２５の青紫色レーザ素子１３０側の表面上の所定領域に、上記第１実施形態のｐ型第２クラッド層２６と同様の組成および厚みを有するとともに、上記第１実施形態のｐ型第２クラッド層２６の先端部分の幅（約２．７μｍ）よりも小さい先端部分の幅を有する凸状のｐ型第２クラッド層５１が形成されている。ｐ型第２クラッド層５１の青紫色レーザ素子１３０側の表面上には、ｐ型中間層５２およびｐ型コンタクト層５３が順次形成されている。このｐ型中間層５２およびｐ型コンタクト層５３は、それぞれ、上記第１実施形態のｐ型中間層２７およびｐ型コンタクト層２８と同様の組成および厚みを有する。そして、ｐ型第２クラッド層５１と、ｐ型中間層５２と、ｐ型コンタクト層５３とによって、リッジ部５４が構成されている。
【００７７】
ここで、第２実施形態では、リッジ部５４は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部５４の側面と活性層２４の表面とがなす角度θ４は、約６０°である。また、リッジ部５４は、図２９に示すように、光出射面（劈開面）４３と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、リッジ部５４が、位置合わせ用の凸部となる。また、図３０に示すように、リッジ部５４の形成位置に対応する活性層２４の周辺部分が、赤色レーザ素子１４０の発光領域５７となる。なお、リッジ部５４は、本発明の「凸部」および「第１リッジ部」の一例である。また、発光領域５７は、本発明の「第２発光領域」の一例である。
【００７８】
また、ｐ型第１クラッド層２５の青紫色レーザ素子１３０側の表面上には、リッジ部５４の側面を覆うように、リッジ部５４の側面以外の領域上に位置する部分が約８００ｎｍの厚みを有するｎ型電流ブロック層５５が形成されている。このｎ型電流ブロック層５５は、ｎ型ＧａＡｓ基板２１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。また、リッジ部５４およびｎ型電流ブロック層５５の青紫色レーザ素子１３０側の表面を覆うとともに、リッジ部５４の側面の一部を覆うように、約０．３μｍの厚みを有するｐ側電極５６が形成されている。このｐ側電極５６は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、リッジ部５４により構成される位置合わせ用の凸部の突出高さ（リッジ部５４に対応する領域以外の領域に位置するｐ側電極５６の青紫色レーザ素子１３０側の表面からリッジ部５４に対応する領域に位置するｐ側電極５６の青紫色レーザ素子１３０側の表面までの高さ）Ｈ２は、約８００ｎｍとなる。すなわち、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、リッジ部５４により構成される位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）よりも大きい。また、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１３０とは反対側の表面上には、上記第１実施形態のｎ側電極３２と同様の組成および厚みを有するｎ側電極３２が形成されている。
【００７９】
また、ｎ側電極３２の青紫色レーザ素子１３０とは反対側の表面から、ｎ側電極３２、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および５５）およびｐ側電極５６を貫通する円形状の貫通穴１４０ａが形成されている。この貫通穴１４０ａは、ｎ側電極３２側の直径が数十μｍであり、ｎ側電極３２側の穴径よりもｐ側電極５６側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１４０ａの内側面上と、貫通穴１４０ａ近傍の領域に位置するｎ側電極３２の青紫色レーザ素子１３０とは反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜５８が形成されている。絶縁膜５８上の所定領域には、貫通穴１４０ａを介して後述する半田層１３５に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極５９が形成されている。この外部接続用電極５９は、ｎ型ＧａＡｓ基板２１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｎ側電極３２および外部接続用電極５９の青紫色レーザ素子１３０とは反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
【００８０】
ここで、第２実施形態では、図３０に示すように、赤色レーザ素子１４０と青紫色レーザ素子１３０とは、リッジ部５４により構成される位置合わせ用の凸部が、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１３０の発光領域１３と、赤色レーザ素子１４０の発光領域５７とは、半導体層の積層方向（図３０のＺ方向）に同一線上に配置されている。また、上記したように、青紫色レーザ素子１２０の位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、赤色レーザ素子１４０の位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）よりも大きいため、青紫色レーザ素子１３０の位置合わせ用の凹部の底面と、赤色レーザ素子１４０の位置合わせ用の凸部の上面との間隔は、青紫色レーザ素子１３０の位置合わせ用の凹部以外の領域と、赤色レーザ素子１４０の位置合わせ用の凸部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１３０の位置合わせ用の凹部と赤色レーザ素子１４０の位置合わせ用の凸部とは、Ａｕ−Ｓｎからなる半田層１３５を介して接合されている。なお、半田層１３５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１４０のｐ側電極４１および赤色レーザ素子１４０のｐ側電極５６は、半田層１３５を介して、外部接続用電極５９に電気的に接続されている。
【００８１】
第２実施形態では、上記のように、青紫色レーザ素子１３０の電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部を、赤色レーザ素子１４０のリッジ部５４により構成される位置合わせ用の凸部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合わせる際の青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図３０のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１３０からの出射光の光軸と赤色レーザ素子１４０からの出射光の光軸とが水平方向（図３０のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合わせる際の青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図３０のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１３０および赤色レーザ素子１４０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）４３から出射されるレーザ光の特性を向上させることができる。
【００８２】
また、第２実施形態では、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７とを、半導体層の積層方向（図３０のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７との位置が２方向（半導体層の積層方向（図３０のＺ方向）および水平方向（図３０のＸ方向））にずれる場合に比べて、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１３０の発光領域１３および赤色レーザ素子１４０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１３０の発光領域１３および赤色レーザ素子１４０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【００８３】
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００８４】
図３１〜図５０は、図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図２９〜図５０を参照して、第２実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
【００８５】
この第２実施形態では、図３１〜図３９に示すプロセスにより、青紫色レーザ素子１３０を形成するとともに、図４０〜図４８に示すプロセスにより、赤色レーザ素子１４０を形成する。青紫色レーザ素子１３０を形成する際には、まず、図３２に示すように、図３に示した第１実施形態と同様のプロセスを用いて、ｐ型コンタクト層７までを形成する。この後、電子ビーム蒸着法を用いて、ｐ型コンタクト層７上に、約１０ｎｍの厚みを有するｐ側電極４１を形成する。この際、Ｐｔ層（図示せず）と、Ｐｄ層（図示せず）とを順次形成する。また、図３１に示すように、ｎ型ＧａＮ基板１の光出射面４３（図２９参照）と平行な端面１ａ側に位置するｐ側電極４１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。
【００８６】
次に、図３３に示すように、プラズマＣＶＤ法を用いて、ｐ側電極４１上に、約３２０ｎｍの厚みを有するＡｌ２Ｏ３膜４４と、約４８０ｎｍの厚みを有するＳｉＯ２膜４５とを順次形成する。この後、ＳｉＯ２膜４５上のリッジ部８（図３０参照）に対応する領域に、約１．５μｍの幅を有するストライプ状（細長状）のレジスト４６を形成する。
【００８７】
次に、図３４に示すように、ＣＦ４系ガスによるＲＩＥ法を用いて、レジスト４６をマスクとして、ＳｉＯ２膜４５、Ａｌ２Ｏ３膜４４およびｐ側電極４１をエッチングする。この後、レジスト４６を除去する。
【００８８】
次に、図３５に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜４５をマスクとして、ｐ型コンタクト層７の上面からｐ型クラッド層６の途中の深さまでをエッチングする。これにより、ｐ型クラッド層６の凸部とｐ型コンタクト層７とによって構成されるとともに、上記第１実施形態のリッジ部８と同様の形状を有するリッジ部８が形成される。
【００８９】
次に、図３６に示すように、リン酸系ウェットエッチング技術を用いて、Ａｌ２Ｏ３膜４４の側面から横方向に所定の深さまでエッチングする。
【００９０】
次に、図３７に示すように、プラズマＣＶＤ法や電子ビーム蒸着法などを用いて、ｐ型クラッド層６の平坦部上に、リッジ部８およびｐ側電極４１の側面を覆うように、約１．５μｍの厚みを有するＳｉＯ２膜からなる電流ブロック層４２を形成する。この後、リン酸系エッチング液によるウェットエッチング技術を用いて、Ａｌ２Ｏ３膜４４を除去する。この際、Ａｌ２Ｏ３膜４４上のＳｉＯ２膜４５と、ＳｉＯ２膜４５の近傍に位置するＳｉＯ２膜からなる電流ブロック層４２の一部も同時に除去される。これにより、図３８に示すように、ｐ側電極４１の上面が露出する開口部４２ａを有する電流ブロック層４２が形成される。この際、電流ブロック層４２の開口部４２ａは、開放端側の幅よりも底部側の幅が小さくなるような凹状のテーパ形状の内側面を有するように形成される。なお、電流ブロック層４２の開口部４２ａの底部側の幅は、約１．５μｍとなる。また、電流ブロック層４２の開口部４２ａは、図２９に示したように、リッジ部８に沿ってストライプ状（細長状）に形成される。そして、この電流ブロック層４２の開口部４２ａが、位置合わせ用のＵ字状の凹部となる。また、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層４２の上面からｐ側電極４１の上面までの深さ）Ｄ２は、約１．１４μｍとなる。
【００９１】
次に、図３９に示すように、リッジ部８の上面からｎ型ＧａＮ基板１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、上記第１実施形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極１１を形成する。この際、図１２に示した第１実施形態のプロセスと同様、ｎ型ＧａＮ基板１の光出射面４３と平行な端面１ａ（図３１参照）側に位置するｎ側電極１１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。これにより、図３１に示したように、ｐ側電極４１が形成されていない領域が、青紫色レーザ素子１３０と赤色レーザ素子１４０との貼り合わせ時に、青紫色レーザ素子１３０のリッジ部８を素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第２実施形態の青紫色レーザ素子１３０が形成される。
【００９２】
次に、赤色レーザ素子１４０を形成する際には、まず、図４０に示すように、図１４に示した第１実施形態と同様のプロセスを用いて、ｐ型第１クラッド層２５までを形成する。続いて、ＭＯＣＶＤ法を用いて、ｐ型第１クラッド層２５上に、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３を順次成長させる。この際、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３を、上記第１実施形態のｐ型第２クラッド層２６、ｐ型中間層２７およびｐ型コンタクト層２８と同様の成長条件で成長させる。この後、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型コンタクト層５３上のリッジ部５４（図３０参照）に対応する領域に、約２４０ｎｍの厚みを有するストライプ状（細長状）のＳｉＯ２膜４７を形成する。
【００９３】
次に、図４１に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ｐ型コンタクト層５３の上面からｐ型第１クラッド層２５の上面までをエッチングする。これにより、ｐ型コンタクト層５３と、ｐ型中間層５２と、ｐ型第２クラッド層５１とによって構成されるリッジ部５４が形成される。この際、リッジ部５４は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部５４の側面と活性層２４（ｐ型第１クラッド層２５）の上面とがなす角度θ４は、約６０°となる。また、リッジ部５４は、図２９に示したように、光出射面４３と直交する方向に延びるストライプ状（細長状）に形成される。そして、このリッジ部５４が、位置合わせ用の凸部となる。
【００９４】
次に、図４２に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜５９を選択成長マスクとして、ｐ型第１クラッド層２５の上面上に、リッジ部５４の側面を覆うように、リッジ部５４の側面以外の領域上に位置する部分が約８００ｎｍの厚みを有するｎ型電流ブロック層５５を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。この後、ＳｉＯ２膜４７を除去する。
【００９５】
次に、図４３に示すように、電子ビーム蒸着法を用いて、リッジ部５４およびｎ型電流ブロック層５５の上面と、リッジ部５４の側面の一部とを覆うように、約０．３μｍの厚みを有するｐ側電極５６を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、リッジ部５４により構成される位置合わせ用の凸部の突出高さ（電流ブロック層５５の上面上に位置するｐ側電極５６の上面からリッジ部５４の上面上に位置するｐ側電極５６の上面までの高さ）Ｈ２は、約８００ｎｍとなる。すなわち、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、リッジ部５４により構成される位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）（図３０参照）よりも大きくなる。
【００９６】
次に、図４４に示すように、リッジ部５４の上面からｎ型ＧａＡｓ基板２１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板２１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板２１の裏面の貫通穴１４０ａ（図３０参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、上記第１実施形態のｎ側電極３２と同様の組成および厚みを有するｎ側電極３２を形成する。
【００９７】
次に、図４５に示すように、塩素系ガスによるＲＩＥ法を用いて、ｎ側電極３２をマスクとして、ｎ型ＧａＡｓ基板２１の裏面から、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および５５）およびｐ側電極５６を貫通する円形状の貫通穴１４０ａを形成する。この貫通穴１４０ａは、ｎ側電極３２側の穴径（数十μｍ）よりもｐ側電極５６側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
【００９８】
次に、図４６に示すように、プラズマＣＶＤ法を用いて、貫通穴１４０ａの内側面上と、貫通穴１４０ａ近傍の領域に位置するｎ側電極３２のｎ型ＧａＡｓ基板２１とは反対側の表面上とに、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜５８を形成する。
【００９９】
次に、図４７に示すように、貫通穴１４０ａに対応する領域以外の所定領域上に、レジスト６０を形成する。この後、電子ビーム蒸着法を用いて、レジスト６０のｎ型ＧａＡｓ基板２１とは反対側の表面上と、絶縁膜５８のｎ型ＧａＡｓ基板２１とは反対側の表面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極５９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト６０を除去する。これにより、図４８に示すように、外部接続用電極５９として必要のない部分が除去される。これにより、第２実施形態の赤色レーザ素子１４０が形成される。
【０１００】
次に、図４９および図５０を参照して、青紫色レーザ素子１３０と赤色レーザ素子１４０との接合方法について説明する。まず、図４９に示すように、赤色レーザ素子１４０のｐ側電極５６上に、Ａｕ−Ｓｎからなる半田層１３５を形成する。
【０１０１】
次に、図５０に示すように、青紫色レーザ素子１３０の電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部を下側に向けた状態にするとともに、赤色レーザ素子１４０のリッジ部５４により構成される位置合わせ用の凸部に嵌め込むことにより位置合わせを行う。この際、図３１に示した青紫色レーザ素子１３０の透明領域１１１から、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部と、リッジ部５４により構成される位置合わせ用の凸部とを目視により認識しながらＺ方向に嵌め込む。そして、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部に、リッジ部５４により構成される位置合わせ用の凸部が嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１３５を溶融する。この後、室温までの冷却過程で半田層１３５が固化することによって、青紫色レーザ素子１３０と赤色レーザ素子１４０とが半田層１３５により接合される。
【０１０２】
この際、第２実施形態では、青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図２９および図３０のＸ方向）の位置ずれを、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部と、リッジ部５４により構成される位置合わせ用の凸部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１３０および赤色レーザ素子１４０の劈開方向が互いにずれるのを抑制することができる。
【０１０３】
この後、互いに接合された青紫色レーザ素子１３０と赤色レーザ素子１４０とを同時に劈開することにより光出射面４３（図２９参照）を形成した後、各素子に分離する。最後に、図２９および図３０に示したように、赤色レーザ素子１４０のｎ側電極３２および外部接続用電極５９の表面上にワイヤ１２２をボンディングすることによって、第２実施形態による集積型半導体レーザ素子が形成される。
【０１０４】
（第３実施形態）
図５１は、本発明の第３実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図５２は、図５１の６００−６００線に沿った断面図である。図５１および図５２を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、青紫色レーザ素子に位置合わせ用の凸部を設けるとともに、赤色レーザ素子の基板に位置合わせ用の凹部を形成する場合について説明する。
【０１０５】
この第３実施形態では、図５２に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１１０と、位置合わせ用の凹部を有する赤色レーザ素子１５０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１１０は、上記第１実施形態の青紫色レーザ素子１１０と同様の構造を有する。なお、赤色レーザ素子１５０は、本発明の「第２半導体レーザ素子」の一例である。
【０１０６】
まず、第３実施形態の赤色レーザ素子１５０の構造について説明する。第３実施形態の赤色レーザ素子１５０では、図５２に示すように、ｎ型ＧａＡｓ基板６１上に、ｎ型バッファ層２２、ｎ型クラッド層２３、活性層２４、ｐ型第１クラッド層２５、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３が順次形成されている。ｐ型第２クラッド層５１は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型中間層５２およびｐ型コンタクト層５３は、ｐ型第２クラッド層５１の凸部上に順次形成されている。また、ｐ型コンタクト層５３と、ｐ型中間層５２と、ｐ型第２クラッド層５１とによって、リッジ部５４が形成されている。なお、半導体各層（２２〜２５、５１〜５３）は、上記第２実施形態の半導体各層（２２〜２５、５１〜５３）と同様の組成および厚みを有する。また、リッジ部５４は、上記第２実施形態のリッジ部５４と同様の形状を有する。そして、リッジ部５４の下方の活性層２４の周辺部分が、赤色レーザ素子１５０の発光領域５７となる。
【０１０７】
そして、この第３実施形態では、ｐ型第１クラッド層２５上に、リッジ部５４の側面を覆うように、約１．６μｍの厚みを有するｎ型電流ブロック層６２が形成されている。このｎ型電流ブロック層６２は、ｎ型ＧａＡｓ基板６１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。ｎ型電流ブロック層６２およびリッジ部５４（ｐ型コンタクト層５３）の上面上には、上記第２実施形態のｐ側電極５６と同様の組成および厚みを有するｐ側電極６３が形成されている。
【０１０８】
また、ｐ側電極６３の上面から、ｐ側電極６３、半導体各層（６２、２５〜２２）およびｎ型ＧａＡｓ基板６１を貫通する円形状の貫通穴１５０ａが形成されている。この貫通穴１５０ａは、ｐ側電極６３側の直径が数十μｍであり、ｐ側電極６３側の穴径よりもｎ型ＧａＡｓ基板６１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１５０ａの内側面上と、貫通穴１５０ａ近傍の領域に位置するｐ側電極６３の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜６８が形成されている。絶縁膜６８上の所定領域には、貫通穴１５０ａを介して後述するｎ側電極６４に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極６９が形成されている。この外部接続用電極６９は、ｎ型ＧａＡｓ基板６１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｐ側電極６３および外部接続用電極６９の表面上には、ワイヤ（金線）１２２がボンディングされている。
【０１０９】
ここで、第３実施形態では、ｎ型ＧａＡｓ基板６１の裏面側のリッジ部５４に対応する領域に、約１μｍの深さを有する凹部６１ａが形成されている。このｎ型ＧａＡｓ基板６１の凹部６１ａは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板６１の凹部６１ａの内側面と活性層２４の表面とがなす角度θ５は、約６０°である。また、ｎ型ＧａＡｓ基板６１の凹部６１ａは、図５１に示すように、リッジ部５４に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板６１の凹部６１ａが、位置合わせ用の凹部となる。なお、ｎ型ＧａＡｓ基板６１は、本発明の「基板」の一例である。
【０１１０】
ｎ型ＧａＡｓ基板６１の凹部６１ａを含む裏面上には、外部接続用電極６９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極６４が形成されている。このｎ側電極６４は、ｎ型ＧａＡｓ基板６１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さ（凹部６１ａ以外の領域に位置するｎ側電極６４の青紫色レーザ素子１１０側の表面から凹部６１ａに対応する領域に位置するｎ側電極６４の青紫色レーザ素子１１０側の表面までの深さ）Ｄ３は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（約１５３ｎｍ）よりも大きい。
【０１１１】
ここで、第３実施形態では、図５２に示すように、青紫色レーザ素子１１０と赤色レーザ素子１５０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１１０の発光領域１３と、赤色レーザ素子１５０の発光領域５７とは、半導体層の積層方向（図５２のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１５０の位置合わせ用の凹部の深さＤ３（約１μｍ）は、青紫色レーザ素子１１０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１１０の位置合わせ用の凸部の上面と、赤色レーザ素子１５０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１５０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１５０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１５５を介して接合されている。なお、半田層１５５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１１０のｐ側電極１０は、赤色レーザ素子１５０のｎ側電極６４および半田層１５５を介して、外部接続用電極６９に電気的に接続されている。
【０１１２】
第３実施形態では、上記のように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合せる際の青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１１０からの出射光の光軸と赤色レーザ素子１５０からの出射光の光軸とが水平方向（図５２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１１０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）５８から出射されるレーザ光の特性を向上させることができる。
【０１１３】
また、第３実施形態では、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７とを、半導体層の積層方向（図５２のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置が２方向（半導体層の積層方向（図５２のＺ方向）および水平方向（図５２のＸ方向））にずれる場合に比べて、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１５０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１５０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【０１１４】
また、第３実施形態では、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１に凹部６１ａを形成することによって、容易に、赤色レーザ素子１５０に位置合わせ用の凹部を形成することができる。
【０１１５】
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
【０１１６】
図５３〜図６３は、図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図５１〜図６３を参照して、第３実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。なお、第３実施形態の青紫色レーザ素子１１０の製造プロセスは、図３〜図１３に示した第１実施形態のプロセスと同様である。
【０１１７】
赤色レーザ素子１５０を形成する際には、まず、図５３に示すように、図４０および図４１に示した第２実施形態と同様のプロセスを用いて、リッジ部５４までを形成する。この後、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜４７を選択成長マスクとして、ｐ型第１クラッド層２５上に、リッジ部５４の側面を覆うように、約１．６μｍの厚みを有するｎ型電流ブロック層６２を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。この後、ＳｉＯ２膜４７を除去する。
【０１１８】
次に、図５４に示すように、電子ビーム蒸着法を用いて、リッジ部５４（ｐ型コンタクト層５３）上と、ｎ型電流ブロック層６２の貫通穴１５０ａ（図５２参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、上記第２実施形態のｐ側電極５６と同様の組成および厚みを有するｐ側電極６３を形成する。
【０１１９】
次に、図５５に示すように、塩素系ガスによるＲＩＥ法を用いて、ｐ側電極６３をマスクとして、ｎ型電流ブロック層６２の上面から、半導体各層（６２および２５〜２２）およびｎ型ＧａＡｓ基板６１を貫通する円形状の貫通穴１５０ａを形成する。この貫通穴１５０ａは、ｐ側電極６３側の穴径（数十μｍ）よりもｎ型ＧａＡｓ基板６１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
【０１２０】
次に、図５６に示すように、プラズマＣＶＤ法を用いて、貫通穴１５０ａの内側面上と、貫通穴１５０ａ近傍の領域に位置するｐ側電極６３の上面上とに、ＳｉＯ２膜からなる絶縁膜６８を形成する。
【０１２１】
次に、図５７に示すように、貫通穴１５０ａに対応する領域以外の所定領域上に、レジスト７０を形成する。この後、電子ビーム蒸着法を用いて、レジスト７０の上面上と、絶縁膜６８の上面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極６９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト７０を除去する。これにより、図５８に示すように、外部接続用電極６９として必要のない部分が除去される。
【０１２２】
次に、図５９に示すように、リッジ部５４の上面からｎ型ＧａＡｓ基板６１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板６１の裏面を研磨した後、プラズマＣＶＤ法を用いて、ｎ型ＧａＡｓ基板６１の裏面上の凹部６１ａ（図５２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜６５を形成する。
【０１２３】
次に、図６０に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜６５をマスクとして、ｎ型ＧａＡｓ基板６１の裏面から約１μｍの深さまでをエッチングする。これにより、ｎ型ＧａＡｓ基板６１の裏面側に、約１μｍの深さを有する凹部６１ａが形成される。この際、ｎ型ＧａＡｓ基板６１の凹部６１ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型ＧａＡｓ基板６１の凹部６１ａの開放端側の幅は、約３μｍとなる。また、ｎ型ＧａＡｓ基板６１の凹部６１ａの内側面と活性層２４（ｎ型ＧａＡｓ基板６１）の表面とがなす角度θ５は、約６０°となる。また、ｎ型ＧａＡｓ基板６１の凹部６１ａは、図５１に示したように、リッジ部５４に沿ってストライプ状（細長状）に形成される。そして、ｎ型ＧａＡｓ基板６１の凹部６１ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜６５を除去する。
【０１２４】
次に、図６１に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板６１の凹部６１ａを含む裏面上に、外部接続用電極６９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極６４を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さ（開口部６１以外の領域に位置するｎ側電極６４の上面から凹部６１ａの底部の上面上に位置するｎ側電極６４の上面までの深さ）Ｄ３は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）（図５２参照）よりも大きくなる。このようにして、第３実施形態の赤色レーザ素子１５０が形成される。
【０１２５】
次に、図６２および図６３を参照して、青紫色レーザ素子１１０と赤色レーザ素子１５０との接合方法について説明する。まず、図６２に示すように、赤色レーザ素子１５０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１５５を形成する。
【０１２６】
次に、図６３に示すように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１１０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１５５を溶融する。この後、室温までの冷却過程で半田層１５５が固化することによって、青紫色レーザ素子１１０と赤色レーザ素子１５０とが半田層１５５により接合される。
【０１２７】
この際、第３実施形態では、青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５１および図５２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１１０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。
【０１２８】
この後、互いに接合された青紫色レーザ素子１１０と赤色レーザ素子１５０とを同時に劈開することにより光出射面５８（図５１参照）を形成した後、各素子に分離する。最後に、図５１および図５２に示したように、赤色レーザ素子１５０のｐ側電極６３および外部接続用電極６９の表面上にワイヤ１２２をボンディングすることによって、第３実施形態による集積型半導体レーザ素子が形成される。
【０１２９】
（第４実施形態）
図６４は、本発明の第４実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図６５は、図６４の７００−７００線に沿った断面図である。図６４および図６５を参照して、この第４実施形態では、上記第１〜第３実施形態と異なり、青紫色レーザ素子の基板に位置合わせ用の凸部を形成するとともに、赤色レーザ素子の基板に位置合わせ用の凹部を形成する場合について説明する。
【０１３０】
この第４実施形態では、図６５に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１６０と、位置合わせ用の凹部を有する赤色レーザ素子１５０とがＺ方向に積層（集積化）された構造を有する。なお、赤色レーザ素子１５０は、上記第３実施形態の赤色レーザ素子１５０と同様の構造を有する。なお、青紫色レーザ素子１６０は、本発明の「第１半導体レーザ素子」の一例である。
【０１３１】
まず、第４実施形態の青紫色レーザ素子１６０の構造について説明する。第４実施形態の青紫色レーザ素子１６０では、図６５に示すように、ｎ型ＧａＮ基板７１上に、ｎ型クラッド層２、活性層３、光ガイド層４、キャップ層５、ｐ型クラッド層６およびｐ型コンタクト層７が順次形成されている。また、ｐ型クラッド層６は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型コンタクト層７は、ｐ型クラッド層６の凸部上に形成されている。また、ｐ型コンタクト層７とｐ型クラッド層６の凸部とによって、リッジ部８が構成されている。なお、半導体各層（２〜７）は、上記第１実施形態の半導体各層（２〜７）と同様の組成および厚みを有する。また、リッジ部８は、上記第１実施形態のリッジ部８と同様の形状を有する。そして、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１６０の発光領域１３となる。
【０１３２】
また、リッジ部８の側面およびｐ型クラッド層６の平坦部の上面を覆うように、上記第１実施形態の電流ブロック層９と同様の組成および厚みを有する電流ブロック層９が形成されている。電流ブロック層９上には、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、上記第１実施形態のｐ側電極１０と同様の組成および厚みを有するｐ側電極１０が形成されている。
【０１３３】
ここで、第４実施形態では、ｎ型ＧａＮ基板７１の裏面側のリッジ部８に対応する領域に、約４００ｎｍの突出高さを有する凸部７１ａが形成されている。このｎ型ＧａＮ基板７１の凸部７１ａは、根元部の幅よりも先端部の幅が小さくなるようなテーパ形状の側面を有する。なお、ｎ型ＧａＮ基板７１の凸部７１ａの側面と活性層３の上面とがなす角度θ６は、約８０°である。また、ｎ型ＧａＮ基板７１の凸部７１ａの先端部分の幅は、約２μｍである。また、ｎ型ＧａＮ基板７１の凸部７１ａは、図６４に示すように、リッジ部８に沿ってＹ方向にストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板７１の凸部７１ａが、位置合わせ用の凸部となる。なお、ｎ型ＧａＡｓ基板７１は、本発明の「基板」の一例である。
【０１３４】
また、ｎ型ＧａＮ基板７１の凸部７１ａを含む裏面上には、ｎ側電極７２が形成されている。このｎ側電極７２は、ｎ型ＧａＮ基板７１側から順に、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とからなる。これにより、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部の突出高さ（凸部７１ａ以外の領域に位置するｎ側電極７２の上面から凸部７１ａの上面上に位置するｎ側電極７２の上面までの突出高さ）Ｈ４は、約４００ｎｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きい。
【０１３５】
ここで、第４実施形態では、図６５に示すように、青紫色レーザ素子１６０と赤色レーザ素子１５０とは、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１６０の発光領域１３と、赤色レーザ素子１５０の発光領域５７とは、半導体層の積層方向（図６５のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１５０の位置合わせ用の凹部の深さＤ３（約１μｍｍ）は、青紫色レーザ素子１６０の位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きいため、青紫色レーザ素子１６０の位置合わせ用の凸部の上面と、赤色レーザ素子１５０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１６０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１５０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１６０の位置合わせ用の凸部と赤色レーザ素子１５０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１６５を介して接合されている。なお、半田層１６５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１６０のｎ側電極７２は、赤色レーザ素子１５０のｎ側電極６４および半田層１６５を介して、外部接続用電極６９に電気的に接続されている。
【０１３６】
第４実施形態では、上記のように、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６５のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１６０からの出射光の光軸と赤色レーザ素子１５０からの出射光の光軸とが水平方向（図６５のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６５のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１６０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）７３から出射されるレーザ光の特性を向上させることができる。
【０１３７】
また、第４実施形態では、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７とを、半導体層の積層方向（図６５のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置が２方向（半導体層の積層方向（図６５のＺ方向）および水平方向（図６５のＸ方向））にずれる場合に比べて、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１６０の発光領域１３および赤色レーザ素子１５０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１６０の発光領域１３および赤色レーザ素子１５０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【０１３８】
また、第４実施形態では、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１に凸部７１ａを形成することによって、容易に、青紫色レーザ素子１６０に位置合わせ用の凸部を形成することができる。
【０１３９】
なお、第４実施形態のその他の効果は、上記第１実施形態と同様である。
【０１４０】
図６６〜図７１は、図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図６４〜図７１を参照して、第４実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。なお、第４実施形態の赤色レーザ素子１５０の製造プロセスは、図５３〜図６１に示した第３実施形態のプロセスと同様である。
【０１４１】
青紫色レーザ素子１６０を形成する際には、まず、図６６に示すように、図３〜図１１に示した第１実施形態と同様のプロセスを用いて、ｐ側電極１０までを形成する。この後、リッジ部８の上面からｎ型ＧａＮ基板７１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板７１の裏面を研磨する。この後、プラズマＣＶＤ法を用いて、ｎ型ＧａＮ基板７１の裏面上の凸部７１ａ（図６５参照）に対応する領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜７４を形成する。
【０１４２】
次に、図６７に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜７４をマスクとして、ｎ型ＧａＮ基板７１の裏面から約４００ｎｍの深さまでをエッチングする。これにより、ｎ型ＧａＮ基板７１の裏面側に、約４００ｎｍの突出高さ有する凸部７１ａが形成される。この際、ｎ型ＧａＮ基板７１の凸部７１ａは、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、ｎ型ＧａＮ基板７１の凸部７１ａの側面と活性層３（ｎ型ＧａＮ基板７１）の表面とがなす角度θ６は、約８０°となり、ｎ型ＧａＮ基板７１の凸部７１ａの先端部分の幅は、約２μｍとなる。また、ｎ型ＧａＮ基板７１の凸部７１ａは、図６４に示したように、リッジ部８に沿ってストライプ状（細長状）に形成される。そして、このｎ型ＧａＮ基板７１の凸部７１ａが、位置合わせ用の凸部となる。この後、ＳｉＯ２膜７４を除去する。
【０１４３】
次に、図６９に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板７１の凸部７１ａを含む裏面上に、ｎ側電極７２を形成する。この際、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部の突出高さ（凸部７１ａ以外の領域に位置するｎ側電極７２の上面から凸部７１ａの上面上に位置するｎ側電極７２の上面までの突出高さ）Ｈ４は、約４００ｎｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）（図６５参照）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きくなる。また、図６８に示すように、ｎ型ＧａＮ基板７１の光出射面７３（図６４参照）と平行な端面７１ｂ側に位置するｎ側電極７２の端部を、ｎ型ＧａＮ基板７１の端面７１ｂから所定の間隔を隔てた領域に配置する。これにより、ｎ側電極７２が形成されていない領域が、青紫色レーザ素子１６０と赤色レーザ素子１５０との貼り合わせ時に、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａを素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第４実施形態の青紫色レーザ素子１６０が形成される。
【０１４４】
次に、図７０および図７１を参照して、青紫色レーザ素子１６０と赤色レーザ素子１５０との接合方法について説明する。まず、図７０に示すように、赤色レーザ素子１５０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１６５を形成する。
【０１４５】
次に、図７１に示すように、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図６８に示した青紫色レーザ素子１６０の透明領域１１１から、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１６５を溶融する。この後、室温までの冷却過程で半田層１６５が固化することによって、青紫色レーザ素子１６０と赤色レーザ素子１５０とが半田層１６５により接合される。
【０１４６】
この際、第４実施形態では、青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６４および図６５のＸ方向）の位置ずれを、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１６０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。
【０１４７】
この後、互いに接合された青紫色レーザ素子１６０と赤色レーザ素子１５０とを同時に劈開することにより光出射面７３（図６４参照）を形成した後、各素子に分離する。最後に、図６５に示したように、赤色レーザ素子１５０のｐ側電極６３および外部接続用電極６９の表面上にワイヤ１２２をボンディングすることによって、第４実施形態による集積型半導体レーザ素子が形成される。
【０１４８】
（第５実施形態）
図７２は、本発明の第５実施形態による集積型半導体レーザ素子の構造を示した断面図であり、図７３は、図７２に示した第５実施形態による集積型半導体レーザ素子の赤外レーザ素子をｐ側から見た平面図である。図７２および図７３を参照して、この第５実施形態では、上記第１〜第４実施形態と異なり、青紫色レーザ素子と、赤色レーザ素子と、赤外レーザ素子とを含む集積型半導体レーザ素子について説明する。
【０１４９】
この第５実施形態では、図７２に示すように、位置合わせ用の２つの凸部を有する青紫色レーザ素子１７０と、位置合わせ用の凹部を有する赤色レーザ素子１８０と、位置合わせ用の凹部を有する赤外レーザ素子１９０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１７０は、本発明の「第１半導体レーザ素子」の一例である。また、赤色レーザ素子１８０および赤外レーザ素子１９０は、本発明の「第２半導体レーザ素子」の一例である。
【０１５０】
まず、第５実施形態の青紫色レーザ素子１７０の構造としては、図７２に示すように、上記第４実施形態の青紫色レーザ素子１６０と同様である。また、第５実施形態の赤色レーザ素子１８０の構造としては、図７２に示すように、上記第３実施形態の赤色レーザ素子１５０と同様である。
【０１５１】
次に、第５実施形態の赤外レーザ素子１９０の構造について説明する。なお、図７２の赤外レーザ素子１９０は、リッジ部８８側が下方に向いている。第５実施形態の赤外レーザ素子１９０では、図７２に示すように、ｎ型ＧａＡｓ基板８１の青紫色レーザ素子１７０と反対側の表面上に、約５００ｎｍの厚みを有するｎ型ＧａＡｓからなるｎ型バッファ層８２が形成されている。ｎ型バッファ層８２の青紫色レーザ素子１７０と反対側の表面上には、約１．５μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層８３が形成されている。ｎ型クラッド層８３の青紫色レーザ素子１７０と反対側の表面上には、約８０ｎｍの厚みを有する活性層８４が形成されている。この活性層８４は、アンドープのＡｌＧａＡｓからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＡｓからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
【０１５２】
活性層８４の青紫色レーザ素子１７０と反対側の表面上には、約１５０ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層８５が形成されている。ｐ型第１クラッド層８５の青紫色レーザ素子１７０と反対側の表面上の所定領域には、約８００ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなる凸状のｐ型第２クラッド層８６が形成されている。ｐ型第２クラッド層８６の青紫色レーザ素子１７０と反対側の表面上には、約６００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層８７が形成されている。このｐ型キャップ層８７とｐ型第２クラッド層８６とによって、根元部から先端部分側に向って幅が小さくなるテーパ状の側面を有するリッジ部８８が構成されている。このリッジ部８８の側面と活性層８４の表面とがなす角度θ７は、約６０°である。また、リッジ部８８の先端部分の幅は、約２μｍ〜約３μｍである。また、リッジ部８８は、図７３に示すように、光出射面（劈開面）９３と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、図７２に示すように、リッジ部８８の形成位置に対応する活性層８４の周辺部分が、赤外レーザ素子１９０の発光領域９４となる。なお、発光領域９４は、本発明の「第２発光領域」の一例である。
【０１５３】
また、ｐ型第１クラッド層８５の青紫色レーザ素子１７０と反対側の表面上には、リッジ部８８の側面を覆うように、約１．４μｍの厚みを有するｎ型ＧａＡｓからなるｎ型電流ブロック層８９が形成されている。ｎ型電流ブロック層８９およびリッジ部８８（ｐ型キャップ層８７）の青紫色レーザ素子１７０と反対側の表面上には、約１μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層９０が形成されている。ｐ型コンタクト層９０の青紫色レーザ素子１７０と反対側の表面上には、約１μｍの厚みを有するｐ側電極９１が形成されている。このｐ側電極９１は、ｎ型ＧａＡｓ基板８１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。
【０１５４】
また、ｐ側電極９１の青紫色レーザ素子１７０と反対側の表面から、ｐ側電極９１、半導体各層（９０、８９、８５〜８２）およびｎ型ＧａＡｓ基板８１を貫通する円形状の貫通穴１９０ａが形成されている。この貫通穴１９０ａは、ｐ側電極９１側の直径が数十μｍであり、ｐ側電極９１側の穴径よりもｎ型ＧａＡｓ基板８１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１９０ａの内側面上と、貫通穴１９０ａ近傍の領域に位置するｐ側電極９１の青紫色レーザ素子１７０と反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜９８が形成されている。絶縁膜９８上の所定領域には、貫通穴１９０ａを介して後述するｎ側電極９２に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極９９が形成されている。この外部接続用電極９９は、ｎ型ＧａＡｓ基板８１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｐ側電極９１および外部接続用電極９９の青紫色レーザ素子１７０と反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
【０１５５】
ここで、第５実施形態では、ｎ型ＧａＡｓ基板８１の青紫色レーザ素子１７０側の表面のリッジ部８８に対応する領域に、約１μｍの深さを有する凹部８１ａが形成されている。このｎ型ＧａＡｓ基板８１の凹部８１ａは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板８１の凹部８１ａの内側面と活性層８４の表面とがなす角度θ８は、約６０°である。また、ｎ型ＧａＡｓ基板８１の凹部８１ａは、図７３に示すように、リッジ部８８に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板８１の凹部８１ａが、位置合わせ用の凹部となる。なお、ｎ型ＧａＡｓ基板８１は、本発明の「基板」の一例である。
【０１５６】
また、図７２に示すように、ｎ型ＧａＡｓ基板８１の凹部８１ａを含む青紫色レーザ素子１７０側の表面上には、外部接続用電極９９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極９２が形成されている。このｎ側電極９２は、ｎ型ＧａＡｓ基板８１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さ（凹部８１ａに対応する領域以外の領域に位置するｎ側電極９２の青紫色レーザ素子１７０側の表面から凹部８１ａに対応する領域に位置するｎ側電極９２の青紫色レーザ素子１７０側の表面までの深さ）Ｄ５は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さＤ５（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きい。
【０１５７】
ここで、第５実施形態では、図７２に示すように、青紫色レーザ素子１７０と赤色レーザ素子１８０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１７０と赤外レーザ素子１９０とは、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４とは、半導体層の積層方向（図７２のＺ方向）に同一線上に配置されている。
【０１５８】
また、上記したように、赤色レーザ素子１８０の位置合わせ用の凹部の深さＤ３（約１μｍ）は、青紫色レーザ素子１７０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１７０の位置合わせ用の凸部の上面と、赤色レーザ素子１８０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１７０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１８０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、赤外レーザ素子１９０の位置合わせ用の凹部の深さＤ５（約１μｍｍ）は、青紫色レーザ素子１７０の位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きいため、青紫色レーザ素子１７０の位置合わせ用の凸部の上面と、赤外レーザ素子１９０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１７０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１９０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。
【０１５９】
また、青紫色レーザ素子１７０の位置合わせ用の凸部と赤色レーザ素子１８０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１７５を介して接合されている。また、青紫色レーザ素子１７０の位置合わせ用の凸部と赤外レーザ素子１９０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１９５を介して接合されている。なお、半田層１７５および１９５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１７０のｐ側電極１０は、赤色レーザ素子１８０のｎ側電極６４および半田層１７５を介して、外部接続用電極６９に電気的に接続されている。また、青紫色レーザ素子１７０のｎ側電極７２は、赤外レーザ素子１９０のｎ側電極９２および半田層１９５を介して、外部接続用電極９９に電気的に接続されている。
【０１６０】
第５実施形態では、上記のように、青紫色レーザ素子１７０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１８０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込み、かつ、青紫色レーザ素子１７０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を、赤外レーザ素子１９０のｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを貼り合わせる際の青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０のそれぞれの出射光の光軸が水平方向（図７２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０を貼り合わせる際の青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）９３から出射されるレーザ光の特性を向上させることができる。
【０１６１】
また、第５実施形態では、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４とを、半導体層の積層方向（図５９のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４との位置が２方向（半導体層の積層方向（図７２のＺ方向）および水平方向（図７２のＸ方向））にずれる場合に比べて、発光領域１３、５７および９４のそれぞれの位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、発光領域１３、５７および９４のうちの１つから出射される光が光学系の所定領域に入射するように光軸を調節する場合に、発光領域１３、５７および９４の他の２つから出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【０１６２】
なお、第５実施形態のその他の効果は、上記第１実施形態と同様である。
【０１６３】
図７４〜図８９は、図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図７２〜図８９を参照して、第５実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
【０１６４】
まず、青紫色レーザ素子１７０の製造プロセスとしては、図６６〜図６９に示した第４実施形態のプロセスと同様である。
【０１６５】
また、赤色レーザ素子１８０の製造プロセスとしては、図５３〜図６１に示した第３実施形態の製造プロセスと同様である。ただし、第５実施形態では、素子分離前の赤色レーザ素子基板の共振器方向の長さが、素子分離前の青紫色レーザ素子基板の共振器方向の長さよりも小さくなるように形成する。
【０１６６】
次に、第５実施形態の赤外レーザ素子１９０を形成する際には、まず、図７４に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板８１上に、約５００ｎｍの厚みを有するｎ型ＧａＡｓからなるｎ型バッファ層８２を成長させた後、ｎ型バッファ層８２上に、約１．５μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層８３を成長させる。この後、ｎ型クラッド層８３上に、約８０ｎｍの厚みを有する活性層８４を成長させる。なお、活性層８４を成長させる際には、アンドープのＡｌＧａＡｓからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＡｓからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層８３上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層８４が形成される。
【０１６７】
次に、活性層８４上に、約１５０ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層８５および約８００ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第２クラッド層８６を順次成長させる。続いて、ｐ型第２クラッド層８６上に、約６００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層８７を成長させる。
【０１６８】
次に、図７５に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型キャップ層８７上に、約２４０ｎｍの厚みを有するＳｉＯ２膜９５を形成する。この後、ＳｉＯ２膜９５上のリッジ部８８（図７２参照）に対応する領域に、約２μｍ〜約３μｍの幅を有するストライプ状（細長状）のレジスト９６を形成する。
【０１６９】
次に、図７６に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト９６をマスクとして、ＳｉＯ２膜９５をエッチングする。この後、レジスト９６を除去する。
【０１７０】
次に、図７７に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜９５をマスクとして、ｐ型キャップ層８７の上面からｐ型第１クラッド層８５の上面までをエッチングする。これにより、ｐ型キャップ層８７とｐ型第２クラッド層８６とによって構成されるとともに、テーパ形状の側面を有するリッジ部８８が形成される。なお、リッジ部８８の側面と活性層８４（ｐ型第１クラッド層８５）の上面とがなす角度θ７は、約６０°となり、リッジ部８８の先端部分の幅は、約２μｍ〜約３μｍとなる。また、リッジ部８８は、図７３に示したように、光出射面９３と直交する方向に延びるストライプ状（細長状）に形成される。
【０１７１】
次に、図７８に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜９５を選択成長マスクとして、ｐ型第１クラッド層８５上に、リッジ部８８の側面を覆うように、約１．４μｍの厚みを有するｎ型ＧａＡｓからなるｎ型電流ブロック層８９を形成する。この後、ＳｉＯ２膜９５を除去する。
【０１７２】
次に、図７９に示すように、ＭＯＣＶＤ法を用いて、ｎ型電流ブロック層８９およびリッジ部８８（ｐ型キャップ層８７）の上面上に、約１μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層９０を成長させる。この後、電子ビーム蒸着法を用いて、ｐ型コンタクト層９０上の貫通穴１９０ａ（図７２参照）の形成領域以外の領域に、エッチングマスクとしての機能も有するとともに、約１μｍの厚みを有するｐ側電極９１を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。
【０１７３】
次に、図８０に示すように、塩素系ガスによるＲＩＥ法を用いて、ｐ側電極９１をマスクとして、ｐ型コンタクト層９０の上面から、半導体各層（９０、８９および８５〜８２）およびｎ型ＧａＡｓ基板８１を貫通する円形状の貫通穴１９０ａを形成する。この貫通穴１９０ａは、ｐ側電極９１側の穴径（数十μｍ）よりもｎ型ＧａＡｓ基板８１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
【０１７４】
次に、図８１に示すように、プラズマＣＶＤ法を用いて、貫通穴１９０ａの内側面および貫通穴１９０ａ近傍の領域に位置するｐ側電極９１の上面上に、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜９８を形成する。
【０１７５】
次に、図８２に示すように、貫通穴１９０ａに対応する領域以外の所定領域上に、レジスト１００を形成する。この後、電子ビーム蒸着法を用いて、レジスト１００の上面上と、絶縁膜９８の上面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極９９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト１００を除去する。これにより、図８３に示すように、外部接続用電極９９として必要のない部分が除去される。
【０１７６】
次に、図８４に示すように、リッジ部８８の上面からｎ型ＧａＡｓ基板８１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板８１の裏面を研磨する。この後、プラズマＣＶＤ法を用いて、ｎ型ＧａＡｓ基板８１の裏面上の凹部８１ａ（図７２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜９７を形成する。
【０１７７】
次に、図８５に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜９７をマスクとして、ｎ型ＧａＡｓ基板８１の裏面から約１μｍの深さまでをエッチングする。これにより、ｎ型ＧａＡｓ基板８１の裏面側に、約１μｍの深さを有する凹部８１ａが形成される。この際、ｎ型ＧａＡｓ基板８１の凹部８１ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型ＧａＡｓ基板８１の凹部８１ａの開放端側の幅は、約３μｍとなる。また、ｎ型ＧａＡｓ基板８１の凹部８１ａの内側面と活性層８４（ｎ型ＧａＡｓ基板８１）の表面とがなす角度θ８は、約６０°となる。また、ｎ型ＧａＡｓ基板８１の凹部８１ａは、図７３に示したように、リッジ部８８に沿ってストライプ状（細長状）に形成される。そして、ｎ型ＧａＡｓ基板８１の凹部８１ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜９７を除去する。
【０１７８】
次に、図７１に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板８１の凹部８１ａを含む裏面上に、外部接続用電極９９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極９２を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さ（開口部８１以外の領域に位置するｎ側電極９２の上面から凹部８１ａの底部の上面上に位置するｎ側電極９２の上面までの深さ）Ｄ５は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さＤ５（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）（図７２参照）よりも大きくなる。
【０１７９】
次に、図８７〜図８９を参照して、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０との接合方法について説明する。まず、図８７に示すように、赤色レーザ素子１８０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１７５を形成する。この後、青紫色レーザ素子１７０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１８０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および１２示した青紫色レーザ素子１７０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１７５を溶融する。この後、室温までの冷却過程で半田層１７５が固化することによって、図８８に示すように、青紫色レーザ素子１７０と赤色レーザ素子１８０とが半田層１７５により接合される。
【０１８０】
この際、第５実施形態では、青紫色レーザ素子１７０および赤色レーザ素子１８０の水平方向（図７２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１７０および赤色レーザ素子１８０の劈開方向が互いにずれるのを抑制することができる。
【０１８１】
次に、図８９に示すように、赤外レーザ素子１９０のｎ側電極９２上に、Ａｕ−Ｓｎからなる半田層１９５を形成する。この後、青紫色レーザ素子１７０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤外レーザ素子１９０のｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１７０の透明領域１１１から、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１９５を溶融する。この後、室温までの冷却過程で半田層１９５が固化することによって、青紫色レーザ素子１７０と赤外レーザ素子１９０とが半田層１９５により接合される。
【０１８２】
この際、第５実施形態では、青紫色レーザ素子１７０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１７０および赤外レーザ素子１９０の劈開方向が互いにずれるのを抑制することができる。
【０１８３】
この後、互いに接合された青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを同時に劈開することにより、光出射面９３（図７３参照）を形成した後、各素子に分離する。最後に、図７２に示したように、赤色レーザ素子１８０のｐ側電極６３および外部接続用電極６９の表面上と、赤外レーザ素子１９０のｐ側電極９１および外部接続用電極９９の表面上とにワイヤ１２２をボンディングすることによって、第５実施形態による集積型半導体レーザ素子が形成される。
【０１８４】
（第６実施形態）
図９０は、本発明の第６実施形態による集積型半導体レーザ素子の構造を示した断面図である。図９０を参照して、この第６実施形態では、上記第１〜第５実施形態と異なり、位置合わせ用の凸部および凹部と、発光領域とが半導体層の積層方向（Ｚ方向）の同一線上に配置されておらず、水平方向（Ｘ方向）に所定の間隔を隔てて配置されている場合について説明する。
【０１８５】
この第６実施形態では、図９０に示すように、位置合わせ用の凸部を有する青紫色レーザ素子２００と、位置合わせ用の凹部を有する赤色レーザ素子２１０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子２００および赤色レーザ素子２１０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
【０１８６】
まず、第６実施形態の青紫色レーザ素子２００の構造について説明する。第６実施形態の青紫色レーザ素子２００では、図９０に示すように、ｎ型ＧａＮ基板７１の裏面側のリッジ部８に対応する領域以外の領域に、約４００ｎｍの突出高さを有する凸部７１ｃが形成されている。このｎ型ＧａＮ基板７１の凸部７１ｃは、根元部の幅よりも先端部の幅が小さくなるようなテーパ形状の側面を有する。なお、ｎ型ＧａＮ基板７１の凸部７１ｃの側面と活性層３の上面とがなす角度θ９は、約８０°である。また、ｎ型ＧａＮ基板７１の凸部７１ｃの先端部分の幅は、約２μｍである。また、ｎ型ＧａＮ基板７１の凸部７１ｃは、リッジ部８に沿ってストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板７１の凸部７１ｃが、位置合わせ用の凸部となる。
【０１８７】
次に、第６実施形態の赤色レーザ素子２１０の構造について説明する。第６実施形態の赤色レーザ素子２１０では、図９０に示すように、ｎ型ＧａＡｓ基板６１の青紫色レーザ素子２００側の表面のリッジ部５４に対応する領域以外の領域に、約１μｍの深さを有する凹部６１ｂが形成されている。このｎ型ＧａＡｓ基板６１の凹部６１ｂは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板６１の凹部６１ｂの内側面と活性層２４の表面とがなす角度θ１０は、約６０°である。また、ｎ型ＧａＡｓ基板６１の凹部６１ｂは、リッジ部５４に沿ってストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板６１の凹部６１ｂが、位置合わせ用の凹部となる。
【０１８８】
ここで、第６実施形態では、図９０に示すように、青紫色レーザ素子２００と赤色レーザ素子２１０とは、ｎ型ＧａＮ基板７１の凸部７１ｃにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ｂにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子２００の発光領域１３と、赤色レーザ素子２１０の発光領域５７とは、半導体層の積層方向（図９０のＺ方向）に同一線上に配置されている。また、青紫色レーザ素子２００の位置合わせ用の凸部と赤色レーザ素子２１０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層２０５を介して接合されている。なお、半田層２０５は、本発明の「接合層」の一例である。
【０１８９】
なお、第６実施形態のその他の構造は、上記第４実施形態と同様である。
【０１９０】
第６実施形態では、上記のように、青紫色レーザ素子２００のｎ型ＧａＮ基板７１の凸部７１ｃにより構成される位置合わせ用の凸部を、赤色レーザ素子２１０のｎ型ＧａＡｓ基板６１の凹部６１ｂにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合わせる際の青紫色レーザ素子２００および赤色レーザ素子２１０の水平方向（図９０のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子２００からの出射光の光軸と赤色レーザ素子２１０からの出射光の光軸とが水平方向（図９０のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合わせる際の青紫色レーザ素子２００および赤色レーザ素子２１０の水平方向（図９０のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子２００および赤色レーザ素子２１０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）から出射されるレーザ光の特性を向上させることができる。
【０１９１】
なお、第６実施形態のその他の効果は、上記第１実施形態と同様である。
【０１９２】
次に、第６実施形態の製造プロセスとしては、上記第４実施形態の製造プロセスと同様である。ただし、第６実施形態では、ｎ型ＧａＮ基板７１の裏面側に凸部７１ｂを形成する際に、ｎ型ＧａＮ基板７１の凸部７１ｂと、発光領域１３とが半導体層の積層方向の同一線上に配置されないように形成する。また、ｎ型ＧａＡｓ基板６１の裏面側に凹部６１ｂを形成する際には、ｎ型ＧａＡｓ基板６１の凹部６１ｂと、発光領域５７とが半導体層の積層方向の同一線上に配置されないように形成する。
【０１９３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１９４】
たとえば、上記第１〜第６実施形態では、青紫色レーザ素子と赤色レーザ素子とを含む集積型半導体レーザ素子、または、青紫色レーザ素子と、赤色レーザ素子と、赤外レーザ素子とを含む集積型半導体レーザ素子に本発明を適用する例を示したが、本発明はこれに限らず、青紫色レーザ素子と赤外レーザ素子とを含む集積型半導体レーザ素子、および、赤色レーザ素子と赤外レーザ素子とを含む集積型半導体レーザ素子にも適用可能である。また、青紫色レーザ素子、赤色レーザ素子および赤外レーザ素子以外の半導体レーザ素子を２つ以上含む集積型半導体レーザ素子にも適用可能である。
【０１９５】
また、上記第１〜第６実施形態では、凸部の側面および凹部の内側面を、それぞれ、テーパ形状にしたが、本発明はこれに限らず、凸部の側面および凹部の内側面をテーパ形状にしなくてもよい。
【０１９６】
また、上記第１〜第６実施形態では、接合層として半田層を用いた例を示したが、本発明はこれに限らず、半田層以外の材料からなる接合層を用いてもよい。
【０１９７】
また、上記第１〜第６実施形態では、赤色レーザ素子において、ｎ型ＧａＡｓ層を含む電流ブロック層を用いたが、本発明はこれに限らず、ＳｉＮＸやＳｉＯ２などからなる絶縁膜を電流ブロック層として用いてもよい。
【０１９８】
また、上記第１〜第６実施形態では、位置合わせ用の凸部の側面上に位置する電極の厚みと、位置合わせ用の凸部の側面以外の領域上に位置する電極の厚みとを同じにしたが、本発明はこれに限らず、位置合わせ用の凸部の側面上に位置する電極の厚みを、位置合わせ用の凸部の側面以外の領域上に位置する電極の厚みよりも小さくしてもよい。
【０１９９】
また、上記第１〜第６実施形態では、位置合わせ用の凹部の内側面上に位置する電極の厚みと、位置合わせ用の凹部の内側面以外の領域上に位置する電極の厚みとを同じにしたが、本発明はこれに限らず、位置合わせ用の凹部の内側面上に位置する電極の厚みを、位置合わせ用の凹部の内側面以外の領域上に位置する電極の厚みよりも小さくしてもよい。
【図面の簡単な説明】
【０２００】
【図１】本発明の第１実施形態による集積型半導体レーザ素子の構造を示した平面図である。
【図２】図１の１００−１００線に沿った断面図である。
【図３】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１０】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１１】図１０の破線で囲まれた領域２００の断面図である。
【図１２】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１３】図１２の破線で囲まれた領域３００の断面図である。
【図１４】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１５】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１６】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１７】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１８】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１９】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２０】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２１】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２２】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２３】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２４】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２５】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２６】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２７】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２８】図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２９】本発明の第２実施形態による集積型半導体レーザ素子の構造を示した平面図である。
【図３０】図２９の４００−４００線に沿った断面図である。
【図３１】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図である。
【図３２】図３１の破線で囲まれた領域５００の断面図である。
【図３３】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３４】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３５】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３６】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３７】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３８】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３９】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４０】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４１】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４２】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４３】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４４】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４５】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４６】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４７】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４８】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図４９】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５０】図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５１】本発明の第３実施形態による集積型半導体レーザ素子の構造を示した平面図である。
【図５２】図５１の６００−６００線に沿った断面図である。
【図５３】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５４】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５５】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５６】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５７】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５８】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５９】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６０】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６１】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６２】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６３】図５１および図５２に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６４】本発明の第４実施形態による集積型半導体レーザ素子の構造を示した平面図である。
【図６５】図６４の７００−７００線に沿った断面図である。
【図６６】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６７】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６８】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図である。
【図６９】図６８の破線で囲まれた領域８００の断面図である。
【図７０】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７１】図６４および図６５に示した第４実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７２】本発明の第５実施形態による集積型半導体レーザ素子の構造を示した断面図である。
【図７３】図７２に示した第５実施形態による集積型半導体レーザ素子の赤外レーザ素子基板をｐ側から見た平面図である。
【図７４】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７５】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７６】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７７】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７８】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７９】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８０】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８１】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８２】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８３】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８４】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８５】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８６】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８７】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８８】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８９】図７２に示した第５実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９０】本発明の第６実施形態による集積型半導体レーザ素子の構造を示した断面図である。
【図９１】従来の集積型半導体レーザ素子の構造を示した斜視図である。
【符号の説明】
【０２０１】
８ リッジ部（凸部、第１リッジ部、第２リッジ部）
１２、４３、５８、７３、９３ 光出射面
１３ 発光領域（第１発光領域）
２９ リッジ部（第２リッジ部）
３０ ｎ型電流ブロック層（電流ブロック層）
３０ａ 開口部（凹部）
３４、５７、９４ 発光領域（第２発光領域）
４２ 電流ブロック層
４２ａ 開口部（凹部）
５４ リッジ部（凸部、第１リッジ部）
６１、８１ ｎ型ＧａＡｓ基板（基板）
６１ａ 凹部
７１ ｎ型ＧａＮ基板（基板）
７１ａ、７１ｂ 凸部
８１ａ、８１ｂ 凹部
１１０、１３０、１６０、１７０、２００ 青紫色レーザ素子（第１半導体レーザ素子）
１１５、１３５、１５５、１６５、１７５、１９５、２０５ 半田層（接合層）
１２０、１４０、１５０、１８０、２１０ 赤色レーザ素子（第２半導体レーザ素子）
１９０ 赤外レーザ素子（第２半導体レーザ素子）
【特許請求の範囲】
【請求項１】
第１発光領域を含むとともに、凸部および凹部の一方を有する第１半導体レーザ素子と、
第２発光領域を含むとともに、凸部および凹部の他方を有する第２半導体レーザ素子とを備え、
前記第１半導体レーザ素子の前記凸部および凹部の一方は、前記第２半導体レーザ素子の前記凸部および凹部の他方に嵌め込まれており、
前記第１発光領域と前記第２発光領域とは、実質的に半導体層の積層方向の同一線上に配置されている、集積型半導体レーザ素子。
【請求項２】
前記凸部および前記凹部は、光出射面と交差する方向に延びるように形成されている、請求項１に記載の集積型半導体レーザ素子。
【請求項３】
前記第１半導体レーザ素子および前記第２半導体レーザ素子の一方は、前記凸部を構成する第１リッジ部をさらに含み、
前記第１半導体レーザ素子および前記第２半導体レーザ素子の他方は、前記凹部を含む、請求項１または２に記載の集積型半導体レーザ素子。
【請求項４】
前記第１半導体レーザ素子および前記第２半導体レーザ素子の他方は、
第２リッジ部と、
前記第２リッジ部の側面を覆うように形成され、前記第２リッジ部の高さよりも大きい厚みを有するとともに、前記第２リッジ部に対応する領域に開口部を有する電流ブロック層とをさらに含み、
前記第１半導体レーザ素子および前記第２半導体レーザ素子の他方の前記凹部は、前記電流ブロック層の前記開口部により構成されており、
前記凹部を構成する前記電流ブロック層の前記開口部に、前記凸部を構成する前記第１リッジ部が嵌め込まれている、請求項３に記載の集積型半導体レーザ素子。
【請求項５】
前記第１半導体レーザ素子および前記第２半導体レーザ素子の少なくとも一方は、前記凸部または前記凹部が形成された基板をさらに含む、請求項１または２に記載の集積型半導体レーザ素子。
【請求項６】
前記凸部は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有しており、
前記凹部は、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有する、請求項１〜５のいずれか１項に記載の集積型半導体レーザ素子。
【請求項７】
前記凸部と前記凹部とは、接合層を介して接合されている、請求項１〜６のいずれか１項に記載の集積型半導体レーザ素子。
【請求項８】
凸部および凹部の一方を有する第１半導体レーザ素子と、凸部および凹部の他方を有する第２半導体レーザ素子とを、前記凸部を前記凹部に嵌め込んだ状態で貼り合わせる工程と、
前記第１半導体レーザ素子と前記第２半導体レーザ素子とが貼り合わされた状態で、前記第１半導体レーザ素子と前記第２半導体レーザ素子とを同時に劈開する工程とを備えた、集積型半導体レーザ素子の製造方法。
【請求項９】
前記第１半導体レーザ素子は、第１発光領域を含み、
前記第２半導体レーザ素子は、第２発光領域を含み、
前記第１半導体レーザ素子と前記第２半導体レーザ素子とを貼り合わせる工程は、前記第１発光領域と前記第２発光領域とが実質的に半導体層の積層方向の同一線上に配置されるように、前記第１半導体レーザ素子と前記第２半導体レーザ素子とを貼り合わせる工程を含む、請求項８に記載の集積型半導体レーザ素子の製造方法。
【請求項１】
第１発光領域を含むとともに、凸部および凹部の一方を有する第１半導体レーザ素子と、
第２発光領域を含むとともに、凸部および凹部の他方を有する第２半導体レーザ素子とを備え、
前記第１半導体レーザ素子の前記凸部および凹部の一方は、前記第２半導体レーザ素子の前記凸部および凹部の他方に嵌め込まれており、
前記第１発光領域と前記第２発光領域とは、実質的に半導体層の積層方向の同一線上に配置されている、集積型半導体レーザ素子。
【請求項２】
前記凸部および前記凹部は、光出射面と交差する方向に延びるように形成されている、請求項１に記載の集積型半導体レーザ素子。
【請求項３】
前記第１半導体レーザ素子および前記第２半導体レーザ素子の一方は、前記凸部を構成する第１リッジ部をさらに含み、
前記第１半導体レーザ素子および前記第２半導体レーザ素子の他方は、前記凹部を含む、請求項１または２に記載の集積型半導体レーザ素子。
【請求項４】
前記第１半導体レーザ素子および前記第２半導体レーザ素子の他方は、
第２リッジ部と、
前記第２リッジ部の側面を覆うように形成され、前記第２リッジ部の高さよりも大きい厚みを有するとともに、前記第２リッジ部に対応する領域に開口部を有する電流ブロック層とをさらに含み、
前記第１半導体レーザ素子および前記第２半導体レーザ素子の他方の前記凹部は、前記電流ブロック層の前記開口部により構成されており、
前記凹部を構成する前記電流ブロック層の前記開口部に、前記凸部を構成する前記第１リッジ部が嵌め込まれている、請求項３に記載の集積型半導体レーザ素子。
【請求項５】
前記第１半導体レーザ素子および前記第２半導体レーザ素子の少なくとも一方は、前記凸部または前記凹部が形成された基板をさらに含む、請求項１または２に記載の集積型半導体レーザ素子。
【請求項６】
前記凸部は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有しており、
前記凹部は、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有する、請求項１〜５のいずれか１項に記載の集積型半導体レーザ素子。
【請求項７】
前記凸部と前記凹部とは、接合層を介して接合されている、請求項１〜６のいずれか１項に記載の集積型半導体レーザ素子。
【請求項８】
凸部および凹部の一方を有する第１半導体レーザ素子と、凸部および凹部の他方を有する第２半導体レーザ素子とを、前記凸部を前記凹部に嵌め込んだ状態で貼り合わせる工程と、
前記第１半導体レーザ素子と前記第２半導体レーザ素子とが貼り合わされた状態で、前記第１半導体レーザ素子と前記第２半導体レーザ素子とを同時に劈開する工程とを備えた、集積型半導体レーザ素子の製造方法。
【請求項９】
前記第１半導体レーザ素子は、第１発光領域を含み、
前記第２半導体レーザ素子は、第２発光領域を含み、
前記第１半導体レーザ素子と前記第２半導体レーザ素子とを貼り合わせる工程は、前記第１発光領域と前記第２発光領域とが実質的に半導体層の積層方向の同一線上に配置されるように、前記第１半導体レーザ素子と前記第２半導体レーザ素子とを貼り合わせる工程を含む、請求項８に記載の集積型半導体レーザ素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図７２】
【図７３】
【図７４】
【図７５】
【図７６】
【図７７】
【図７８】
【図７９】
【図８０】
【図８１】
【図８２】
【図８３】
【図８４】
【図８５】
【図８６】
【図８７】
【図８８】
【図８９】
【図９０】
【図９１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図６１】
【図６２】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図７２】
【図７３】
【図７４】
【図７５】
【図７６】
【図７７】
【図７８】
【図７９】
【図８０】
【図８１】
【図８２】
【図８３】
【図８４】
【図８５】
【図８６】
【図８７】
【図８８】
【図８９】
【図９０】
【図９１】
【公開番号】特開２００６−９３３７９（Ｐ２００６−９３３７９Ａ）
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願番号】特願２００４−２７６４５７（Ｐ２００４−２７６４５７）
【出願日】平成１６年９月２４日（２００４．９．２４）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願日】平成１６年９月２４日（２００４．９．２４）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]