非晶質半導体膜の評価方法、及び半導体装置の製造方法
【課題】フラットパネルディスプレイの高性能化に伴い、その製造工程でのアモルファスシリコン（ａ−Ｓｉ）膜の評価・管理の必要性が高まってきた。
【解決手段】ガラス基板上にａ−Ｓｉ膜を成膜した試料３２に対してレーザ光照射手段３６からレーザ光を照射する。試料３２におけるレーザ光を照射した各サンプリング点に、マイクロ波照射手段３８からマイクロ波を照射し、反射波検出手段４０でその反射強度を測定する。各サンプリング点での反射強度の測定結果に基づいて、基板面内でのａ−Ｓｉ膜の物性の均一性を評価する。
【解決手段】ガラス基板上にａ−Ｓｉ膜を成膜した試料３２に対してレーザ光照射手段３６からレーザ光を照射する。試料３２におけるレーザ光を照射した各サンプリング点に、マイクロ波照射手段３８からマイクロ波を照射し、反射波検出手段４０でその反射強度を測定する。各サンプリング点での反射強度の測定結果に基づいて、基板面内でのａ−Ｓｉ膜の物性の均一性を評価する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非晶質半導体膜の物性の評価方法、及び非晶質半導体膜を用いて製造される半導体装置の製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイのようなパネル状の表示装置は、ガラス基板の上に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を形成され、当該ＴＦＴをスイッチ素子として用いて各画素の選択や画素信号の印加を行う。ＴＦＴにてチャネルとなる活性層には、これまで、非晶質シリコン（amorphous silicon：ａ−Ｓｉ）からなる半導体膜が広く用いられてきたが、これをキャリア移動度が高い多結晶シリコン（polycrystalline silicon：ｐｏｌｙ−Ｓｉ）からなる半導体膜に変える試みがなされており、低い温度で成膜できる低温ポリシリコン（Low Temperature Poly-Silicon：ＬＴＰＳ）技術が開発されている。
【０００３】
ＬＴＰＳ膜は通常、ａ−Ｓｉ膜をレーザ結晶化するプロセスにより形成される。ＬＴＰＳはガラス基板として変形温度が低い安価なものを用いることを可能とし、高温ポリシリコン技術よりも基板の大型化に適している。ここで、ＬＴＰＳの電子移動度μは３０〜３００ｃｍ２／Ｖ・ｓ程度であり、ａ−Ｓｉの電子移動度μが０．５〜１．０ｃｍ２／Ｖ・ｓ程度であるのと比べると２桁程度大きい一方で、その幅も大きい。この電子移動度の範囲の広さはレーザ結晶化にて生じるものであり、結晶粒界の大きさや欠陥密度の違いが反映されている。
【０００４】
このＬＴＰＳ膜の結晶性を評価する技術として、下記非特許文献１はマイクロ波光導電減衰法（Microwave-Photo-Conductivity Decay：μ−ＰＣＤ）を用いる方法を開示している。μ−ＰＣＤ法は、試料とする半導体にレーザ光を照射して当該半導体中にキャリア（電子及び正孔）を生成すると共に、マイクロ波を照射し、キャリア密度の変化をマイクロ波の反射強度により観測する。キャリア密度が高いほど半導体の抵抗率は低下するので、レーザ照射位置に照射するマイクロ波の反射率はキャリア密度に比例して変化する。生成されたキャリアが再結合により消滅するまでのライフタイムは試料の物理的特性を反映するので、マイクロ波の反射率の時間変化から試料の結晶状態を非接触・非破壊で測定することができる。
【０００５】
一方、ａ−Ｓｉ膜を用いたフラットパネルディスプレイ（ＦＰＤ）等の半導体装置の製品製造において、その途中で非破壊でａ−Ｓｉ膜の物理的特性を測定することは従来行われていない。その理由として、ａ−Ｓｉ膜がＬＴＰＳ膜のように特性のばらつきを大きくする結晶化を伴わず、敢えて製造ラインにて特性を測定する必要性が低かったことが考えられる。なお、従来は製品完成後において、ディスプレイの点灯検査などによりデバイス特性を評価したり、切り出したサンプルに対してフーリエ変換赤外分光光度計（ＦＴ−ＩＲ）、二次イオン質量分析計（ＳＩＭＳ）、ラザフォード後方散乱分光法（ＲＢＳ）、電子スピン共鳴（ＥＳＲ）等の分析技術を用いて非晶質半導体の物性を評価することが必要に応じて行われていた。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】住江伸吾 他、「低温ポリシリコンＴＦＴプロセスにおける結晶欠陥の評価−ライフタイム測定技術の応用−」，神戸製鋼技法，Ｖｏｌ．５７，Ｎｏ．１，２００７年４月，ｐｐ８−１６．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般に半導体装置は高集積化、高速駆動化が図られている。ＦＰＤにおいても大画面化と共に、画素数増加による高精細化や、動解像度向上や３Ｄ映像表示に対応したフレームレート増加による高速駆動化が図られている。ａ−ＳｉはＬＴＰＳに比べて製造コストが低いというメリットから特に大型のＦＰＤにおいて依然として広く用いられている。上述の電子移動度のように、ａ−Ｓｉ膜の特性は、ＬＴＰＳ膜とは異なり結晶化プロセスの影響を受けないことなどから、ＬＴＰＳ膜と比べてばらつきを小さくし易いと考える。しかし上記製品動向の中では、ａ−Ｓｉ膜の物性値に対する目標範囲やガラス基板の面内での物性値の均一性に対する要求が厳しくなっている。ちなみに、ガラス基板のサイズは拡大の一途を辿り、第１０世代（Ｇ１０）のサイズはおよそ３ｍ角になる。
【０００８】
本発明はＦＰＤなどの製造ラインにおける上記要求に応えることを課題としてなされたものであり、当該要求に応えることを可能とする、半導体装置の製造工程にて成膜される非晶質半導体膜の評価方法、及び当該非晶質半導体膜を用いて製造される半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明に係る非晶質半導体膜の評価方法は、絶縁体からなる基板上に非晶質半導体膜を成膜した評価対象基板に対してレーザ光を照射するレーザ光照射ステップと、前記評価対象基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価する評価ステップと、を有する。
【００１０】
本発明に係る半導体装置の製造方法は、基板上に非晶質半導体膜を成膜する成膜工程を含んで半導体装置を製造する方法であって、前記成膜工程により絶縁体からなる基板上に前記非晶質半導体膜を形成した評価対象基板に対して、レーザ光を照射するレーザ光照射ステップと、前記評価対象基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記評価対象基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価し前記成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、を有する。
【００１１】
他の本発明に係る半導体装置の製造方法は、絶縁体からなる基板上に薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上にゲート絶縁膜を成膜する絶縁膜成膜工程と、前記ゲート絶縁膜上に非晶質半導体膜を成膜し、前記薄膜トランジスタの活性層を形成する半導体膜成膜工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、前記薄膜トランジスタの製造と並行して前記絶縁膜成膜工程及び前記半導体膜成膜工程において前記基板上に前記ゲート絶縁膜及び前記非晶質半導体膜を積層して標本基板を作製する標本作製ステップと、前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価し前記半導体膜成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、を有し、前記半導体装置の製造途中にて前記半導体膜成膜工程の不良への対処を可能とする。
【００１２】
さらに他の本発明に係る半導体装置の製造方法は、絶縁体からなる基板上に非晶質半導体膜を成膜する半導体膜成膜工程と、前記非晶質半導体膜中の水素含有量を低減させる脱水素工程と、前記脱水素工程後の前記非晶質半導体膜をレーザ光の照射により結晶化して、薄膜トランジスタの活性層とする多結晶半導体膜を形成するレーザ結晶化工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、前記薄膜トランジスタの製造と並行して前記半導体膜成膜工程において前記基板上に前記非晶質半導体膜を成膜し、前記脱水素工程において当該非晶質半導体膜中の水素含有量を低減して標本基板を作製する標本作製ステップと、前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、前記非晶質半導体膜の脱水素の程度及びその基板面内での均一性を前記レーザ結晶化工程前に評価する評価ステップと、前記評価ステップにて前記脱水素の不足が検出された場合に追加の脱水素処理を行う追加脱水素工程と、を有する。
【００１３】
別の本発明に係る半導体装置の製造方法は、絶縁体からなる基板上に薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上にゲート絶縁膜を成膜する絶縁膜成膜工程と、前記ゲート絶縁膜上に前記薄膜トランジスタの活性層となる非晶質半導体膜を成膜する半導体膜成膜工程と、前記非晶質半導体膜上に前記活性層と前記薄膜トランジスタのソース電極及びドレイン電極との間のオーミック接触層となる低抵抗非晶質半導体膜を成膜するオーミック層成膜工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、前記薄膜トランジスタの製造と並行して前記絶縁膜成膜工程及び前記オーミック層成膜工程において前記基板上に前記ゲート絶縁膜及び前記低抵抗非晶質半導体膜を積層して標本基板を作製する標本作製ステップと、前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記低抵抗非晶質半導体膜の物性の均一性を評価し前記オーミック層成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、を有し、前記半導体装置の製造途中にて前記オーミック層成膜工程の不良への対処を可能とする。
【発明の効果】
【００１４】
本発明の非晶質半導体膜の評価方法によれば、非晶質半導体膜の物性をその成膜後、非破壊で速やかに測定することができる。また、本発明の半導体装置の製造方法によれば、非晶質半導体膜を用いたＴＦＴやＦＰＤ等の完成を待たずに当該非晶質半導体膜を評価することができる。つまり、当該非晶質半導体膜の形成に続く工程を行う前に。当該非晶質半導体膜の良否を判断し不良への対処を可能とするので、不良な非晶質半導体膜を用いた無駄な後続作業の発生を回避し、また半導体装置の歩留まりを向上させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】ＩＰＳ方式の液晶パネルのアレイ基板に形成されるＴＦＴの一例の模式的な垂直断面図である。
【図２】本発明の実施形態で用いる非晶質半導体膜評価装置を説明する模式図である。
【図３】第１実施形態における試料基板の垂直断面構造を示す模式図である。
【図４】メンテナンス前のＣＶＤ装置でａ−Ｓｉ膜を成膜した試料基板についての評価装置による測定結果を示すグラフである。
【図５】メンテナンス後のＣＶＤ装置でａ−Ｓｉ膜を成膜した試料基板についての評価装置による測定結果を示すグラフである。
【図６】ＣＶＤ装置のメンテナンス後の試料基板の端部、メンテナンス前の試料基板の中央部及び端部におけるＴＦＴのＶｇ−Ｉｄ特性を示すグラフである。
【図７】ＣＶＤ装置のメンテナンス前の試料基板の中央部及び端部の切片について測定したＳＩＭＳプロファイルである。
【図８】液晶ディスプレイの製造工程の概略を示すフロー図である。
【図９】第２実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【図１０】第３実施形態における試料基板でのａ−Ｓｉ膜の水素含有量と反射強度との関係を示すグラフである。
【図１１】第３実施形態における試料基板の垂直断面構造を示す模式図である。
【図１２】ａ−Ｓｉ膜の成膜直後と脱水素後とでの反射強度とダングリングボンド密度との関係を示すグラフである。
【図１３】第３実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【図１４】第４実施形態に関しｎ＋ ａ−Ｓｉ膜の４端子抵抗率の逆数と反射強度との関係を示すグラフである。
【図１５】第４実施形態に関しｎ＋ ａ−Ｓｉ膜の２端子抵抗値の逆数と反射強度との関係を示すグラフである。
【図１６】異なる成膜条件のｎ＋ ａ−Ｓｉ膜を用いたＴＦＴについてのオン電流と反射強度との関係を示すグラフである。
【図１７】第４実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【図１８】第５実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【図１９】第６実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１７】
実施形態に係る非晶質半導体膜の評価方法の原理、及び評価装置に関して説明する。
【００１８】
液晶表示装置の液晶パネルはバックライト側のアレイ基板と表示面側のカラーフィルタ基板と、それらの間隙に封入された液晶層とを有する。例えば、ＩＰＳ（In-Plane Switching）型の液晶パネルでは、アレイ基板の液晶層側の表面に配置される画素電極に印加する電圧によって画素毎に液晶層の配向を制御する。
【００１９】
図１はＩＰＳ方式の液晶パネルのアレイ基板に形成されるＴＦＴの一例の模式的な垂直断面図である。ＴＦＴ２は、画面の垂直方向に配列される複数の走査信号線（図示せず）と画面の水平方向に配列される複数のデータ信号線（図示せず）とが交差する部分毎に設けられる。ＴＦＴ２は逆スタガ構造であり、ガラス基板４の表面にＴＦＴ２のゲート電極６が形成され、その上にゲート絶縁膜８を介してＴＦＴ２のチャネル部となる活性層１０が半導体膜で積層される。本実施形態では当該半導体膜はａ−Ｓｉ膜である。活性層１０にそれぞれオーミック接触層１２を介してドレイン電極１４及びソース電極１６が接続される。このＴＦＴ２の液晶層に面する表面は保護膜１８で覆われ、保護膜１８表面に形成された画素電極２０が保護膜１８に形成されたコンタクトホール２２を介してソース電極１６に接続される。一方、ゲート電極６は走査信号線に接続され、ドレイン電極１４はデータ信号線に接続される。
【００２０】
走査信号線にはＴＦＴ２のオン／オフを制御する信号が印加され、データ信号線には液晶層を制御するための電圧信号が印加される。ＴＦＴ２は走査信号線の信号に応じてデータ信号線と画素電極２０との断続を制御するスイッチ素子として機能し、ＴＦＴ２がオンするとデータ信号線から画像信号に応じた電圧信号が画素電極２０に印加される。
【００２１】
ゲート絶縁膜８、保護膜１８はそれぞれシリコン窒化膜（ＳｉＮｘ）からなり、以下、ｇ−ＳｉＮｘはゲート絶縁膜８、またＰＡＳ−ＳｉＮｘは保護膜１８を意味する。また、オーミック接触層１２はｎ型不純物を高濃度にドープして低抵抗化した低抵抗ａ−Ｓｉ（ｎ＋ ａ−Ｓｉ）からなる。ちなみに画素電極２０は透明導電膜であるＩＴＯ（Indium Tin Oxide：酸化インジウムスズ）膜で形成されている。なお、画素電極２０の下にはＩＴＯで形成されたコモン電極２４が配置され、コモン電極２４はゲート電極６と同じ金属膜で形成されたコモン線２６により電位を設定される。
【００２２】
液晶表示装置においてＴＦＴ２のオン特性が劣化すると、画素へのデータ信号の書込み不足により輝度低下が発生し得る。ＴＦＴのオン特性劣化の主要因としては、（ａ）ｇ−ＳｉＮｘ膜の膜厚・膜質、（ｂ）ａ−Ｓｉ膜の活性層としての電荷の通りやすさ（半導体物性）、（ｃ）ｎ＋ ａ−Ｓｉ膜の抵抗値及びキャリア密度、が挙げられる。
【００２３】
要因（ａ）に関しては、ｇ−ＳｉＮｘ膜が厚い領域ではオン特性は低下する。
【００２４】
要因（ｂ）に関しては、ａ−Ｓｉ膜が（i）高純度、（ii）低ダングリングボンド量、及び（iii）電子が通りやすい原子構造であるほどオン特性は良くなる。ここで、ダングリングボンドは、ａ−Ｓｉの共有結合性の原子構造において結合に関与していない不対電子のことであり、ＴＦＴ動作時において電荷の移動の妨げになる性質がある。
【００２５】
要因（ｃ）に関しては、ｎ＋ ａ−Ｓｉ層の抵抗値がオーミック接触層として十分に低抵抗であればオン特性は良好となる。
【００２６】
本発明は非晶質半導体膜の評価に関するもので、例えば、図１のＴＦＴ２においては活性層１０を形成するａ−Ｓｉ膜やオーミック接触層１２を形成するｎ＋ ａ−Ｓｉ膜を評価することができ、また上記要因（ｂ），（ｃ）に伴うオン特性の不良を液晶表示装置の製造途中にて検出して対処を可能とする。
【００２７】
本発明に係る非晶質半導体膜の評価はμ−ＰＣＤ法を用いた評価装置により行う。当該装置は従来、ＬＴＰＳ膜の結晶性評価に用いられていた装置と基本原理は同じであるが、既に述べたように非晶質半導体膜はキャリア移動度が多結晶半導体膜に比べて遙かに小さくマイクロ波の反射強度が微弱となるので、ＬＴＰＳ膜測定より一層の高感度が要求される。そのような高感度の測定を可能とする装置は最近になって開発され提供されつつある。例えば、高感度化を図る技術として差動μ−ＰＣＤが用いられる。
【００２８】
図２は、本実施形態で用いる非晶質半導体膜評価装置３０を説明する模式図であり、同図を用いてμ−ＰＣＤ法及び評価装置３０の概略を説明する。評価装置３０は試料３２を載置するステージ３４、レーザ光照射手段３６、マイクロ波照射手段３８及び反射波検出手段４０を備え、同図には試料３２を載置したステージ３４の垂直断面に各手段３６，３８，４０が表されている。レーザ光照射手段３６は、ＹＬＦ（リチウム・イットリウム・フロライド）の３倍高調波（波長３４９ｎｍ）を半導体レーザで励起して出力するパルスレーザを光源として備え、光学系で試料３２の目標位置にパルス幅数十ｎＳ程度のレーザ光を照射する。マイクロ波照射手段３８は、ガンダイオードを用いて発振された周波数２６ＧＨｚのマイクロ波を出力するマイクロ波発振器、導波管等を含んで構成される。差動μ−ＰＣＤ法では、発振器から出力されたマイクロ波は２つに分岐され、一方の導波管はレーザ光の照射位置にマイクロ波を導くと共にその反射波を取り出し、他方の導波管はレーザ光を照射していない位置にマイクロ波を導くと共にその反射波を取り出す。そして反射波検出手段４０はそれら２つの反射波の強度差に基づいて、試料３２の目標位置での反射率を示す信号を生成する。このように差動μ−ＰＣＤ法はレーザ光の照射による試料３２の物性の変化分のみを抽出する手法であるため、マイクロ波発振器のノイズや機械的振動による外乱をキャンセルでき高感度を実現できる。
【００２９】
絶縁性基板４２上に半導体膜４４を形成した試料３２にレーザをパルス照射すると半導体膜４４に過剰キャリア（電子・正孔対）が生成され、半導体膜４４の物理的特性によって決まるライフタイムの後、再結合して消滅する。過剰キャリアの生成は試料３２の導電率を増加させるため、その位置でのマイクロ波の反射率は過剰キャリアの密度に対応して変化する。μ−ＰＣＤ法は既に述べたように、マイクロ波の反射率の時間変化からライフタイムを非接触・非破壊で測定する。ステージ３４は水平面内にて二次元的に移動可能であり、試料３２上の測定目標位置を変更して基板面内でのマップを作成することができる。本評価方法では、試料３２の各サンプリング点でのマイクロ波の反射強度（反射率）や、ライフタイムの基板面内のマップに基づいて、ａ−Ｓｉ膜やｎ＋ ａ−Ｓｉ膜といった非晶質半導体膜の物性値や、その基板面内での変動の有無又は均一性を推定し評価する。
【００３０】
基本的に反射率Ｒは過剰キャリアの密度が大きいほど高くなり、従って、ライフタイムτが長いほど或る測定時間での反射強度Ｖは大きくなる。Ｖ値にはａ−Ｓｉ層の膜厚、不純物量、ダングリングボンド密度、原子構造などが影響する。またｎ＋ ａ−Ｓｉ層に関してはさらに、ドーピング量や抵抗率といった値も影響する。これら因子のうち膜厚はａ−Ｓｉ層等の物性とは関係ないが、他は全て半導体物性やオーミックコンタクト層としての物性に関係がある。すなわち仮に膜厚が一定であるとするとＶ値は移動度μやオン電流ＩｏｎといったＴＦＴのオン特性を反映するので、Ｖ値に基づいて上述の書込み不足についての評価を行うことができる。例えば、マッピング表示したＶ値に基づいてＴＦＴのオン特性の均一性を評価することができる。
【００３１】
以上、本発明に係る評価方法の原理、及び評価装置について説明した。以下、本発明を適用した非晶質半導体膜の評価の形態、及び実験結果を説明する。さらに、非晶質半導体膜を用いて形成される半導体装置の一例であるＦＰＤについて本発明を適用した製造方法の形態を説明する。
【００３２】
[第１実施形態]
本実施形態はａ−Ｓｉ膜の評価方法に関する。ここでは、液晶パネルのアレイ基板に形成されるＴＦＴの活性層１０に用いられるａ−Ｓｉ膜の評価に適用した例を説明する。液晶パネルの製造工程では、図１に示したＴＦＴ２がガラス基板上に形成される。このＴＦＴ２を作成する工程に実質的に並行して、試料３２とする試料基板５０を作成する。試料基板５０は液晶パネルと同じサイズに形成される。図３は本実施形態における試料基板５０の垂直断面構造を示す模式図であり、ガラス基板４（厚さ０．７ｍｍ）の上にゲート絶縁膜８の成膜プロセスで形成したＳｉＮｘ膜５２（厚さ３７０ｎｍ）、活性層１０の成膜プロセスで形成したａ−Ｓｉ膜５４（厚さ１６０ｎｍ）、及び保護膜１８の成膜プロセスで形成したＳｉＮｘ膜５６（厚さ４８０ｎｍ）が順次、ＣＶＤ（Chemical Vapor Deposition：化学気相成長 ）装置で積層される。なお、試料基板５０の各層は基本的に基板全面に成膜されパターニングせずに次の層が積層される。
【００３３】
相当期間運転したＣＶＤ装置についてメンテナンス前とメンテナンス後とでそれぞれ活性層１０（又はａ−Ｓｉ膜５４）を成膜した基板（横８２ｃｍ、縦４６ｃｍ）を用いて液晶パネル及び試料基板５０を作製した。
【００３４】
液晶パネルについては中間調の一様な画像の画像信号を入力して点灯試験を行った。ここで、試料基板５０と対比するために液晶パネルはマザーガラスにおける位置が試料基板５０と同じであるものを用いる。ＴＦＴ２のオン特性の相違は低温状態にて顕著に表れる傾向があるので、当該点灯試験は−２０℃で行った。その結果、メンテナンス前のＣＶＤ装置で活性層１０を成膜した液晶パネルでは、右端５ｃｍ程度の領域の輝度が顕著に低下していることが視認され、画面内での輝度不均一の発生が確認された。一方、メンテナンス後のＣＶＤ装置で活性層１０を成膜した液晶パネルでは画面内での輝度不均一は認められず、液晶パネルとして健全であることが確認された。
【００３５】
図４、図５は試料基板５０を上記評価装置３０で測定した結果を示すグラフであり、図４はメンテナンス前のＣＶＤ装置でａ−Ｓｉ膜５４を成膜した試料基板５０に関するものであり、図５はメンテナンス後のものである。計測はステージ３４を用いて基板面（ＸＹ面）全体について二次元的に行ったが、図示の都合上、ここでは基板横方向に沿った測定結果を示している。グラフの横軸は基板上での横方向（Ｘ方向）の座標を表し、縦軸はマイクロ波の反射強度Ｖの測定値であり、基板の縦方向（Ｙ方向）の中央での値を示している。
【００３６】
メンテナンス前に対応する図４の測定結果には反射光量の２種類の変化が現れている。一つは基板の左側で値が低く、左側から中央へ向けて徐々に値が大きくなる緩やかな分布である。もう一つは、右端に近づくに連れて著しく値が小さくなる分布である。ここで、Ｘ方向中央では反射強度信号は１１２ｍＶであったが、右端では８２ｍＶであった。前者の緩やかな分布は、ａ−Ｓｉ膜厚がマップの左半分で薄く、外周に近づくにつれて厚くなる膜厚分布を反映していると考えられる。右端の値が小さい領域は、上述した液晶パネルの低輝度領域に対応したものであり、ａ−Ｓｉ膜の膜質が悪く、これに起因して液晶パネルではＴＦＴ特性が劣化している領域と考えられる。
【００３７】
メンテナンス後に対応する図５の測定結果には、図４の場合には観察された基板右端での輝度低下は見られなかった。一方、膜厚分布と考えられる基板左端から右へ向かって反射強度Ｖが緩やかに上昇する傾向は同様に存在して、右端領域では比較的大きな反射強度（１２７ｍＶ）に達している。
【００３８】
メンテナンス前の端部での輝度不良の原因を明らかにするために、液晶パネルのサンプル領域でのＴＦＴ特性を評価し、また当該サンプル領域を試料基板５０から切り出して不純物量を調べた。サンプル領域として以下の３個所Ｓｍ１，Ｓｍ２，Ｓｍ３を設定した。
Ｓｍ１：ＣＶＤメンテナンス後の右端部（上述のＶ値が１２７ｍＶであった個所）
Ｓｍ２：ＣＶＤメンテナンス前の中央部（上述のＶ値が１１２ｍＶであった個所）
Ｓｍ３：ＣＶＤメンテナンス前の右端部（上述のＶ値が８２ｍＶであった個所）
【００３９】
図６は、各サンプル領域に対応するＴＦＴのＶｇ−Ｉｄ特性を対比して示している。グラフの横軸がゲート電圧Ｖｇ（ゲート−ソース間電圧Ｖｇｓ）であり、縦軸がドレイン電流Ｉｄ（ソース−ドレイン間電流Ｉｄｓ）である。図６（ａ）が領域Ｓｍ１のＴＦＴについての測定結果であり、また図６（ｂ）が領域Ｓｍ２、図６（ｃ）が領域Ｓｍ３に関する測定結果である。ＴＦＴのチャネル幅Ｗは１０００μｍ、チャネル長Ｌは５μｍであり、ドレイン−ソース間電圧Ｖｄｓは１０．１Ｖに設定し、３通りの温度２０℃、０℃及び−２０℃にて測定を行った。
【００４０】
図６は、サンプルＳｍ３はＳｍ１，Ｓｍ２と比較して、いずれの温度、ゲート電圧Ｖｇにおいてもオン電流Ｉｄの値が低く、ＴＦＴ特性が劣化していることを示している。
【００４１】
図７は、領域Ｓｍ２，Ｓｍ３での試料基板５０の切片について測定したＳＩＭＳプロファイルであり、左側のグラフがＳｍ２、右側のグラフがＳｍ３に対応している。グラフの横軸は試料表面からの深さであり、横軸に沿って表面側からＰＡＳ−ＳｉＮｘ、Ｓｉ及びｇ−ＳｉＮｘとの表記で示す範囲はそれぞれＳｉＮｘ膜５６、ａ−Ｓｉ膜５４及びＳｉＮｘ膜５２の深さ範囲である。また縦軸は収量であり、右側の軸がイオンカウント値、左側の軸が元素の濃度に対応している。観測された元素のうち収量が多い水素（Ｈ）、窒素（Ｎ）、シリコン（Ｓｉ）及びフッ素（Ｆ）についてのプロファイルを示している。図７（ａ）が領域Ｓｍ２の試料切片についての測定結果であり、また図７（ｂ）が領域Ｓｍ３の測定結果である。Ｓｍ２とＳｍ３との大きな違いは、Ｎ及びＦのプロファイルにある。ａ−Ｓｉ層中の含有量で比較すると、Ｎは７倍程度、Ｆは２０倍程度、中央（Ｓｍ２）と比べて端（Ｓｍ３）に多く存在している。ＮやＦの含有量を定量する上で、Ｓｉ層の原子の密度が５．０×１０２２ａｔｏｍｓ／ｃｃであると仮定すると、中央部においてＮの原子濃度は０．０６ａｔ％、Ｆの原子濃度は０．００６ａｔ％であり、端部においてＮは０．４０ａｔ％、Ｆは０．１４ａｔ％となる。特に端部におけるＮの含有量は不純物としてかなり多い値である。ＦはＰＡＳ−ＳｉＮｘ、ｇ−ＳｉＮｘの各層中においても端部では中央部より５倍程度多い。
【００４２】
なお、図示しないが酸素（Ｏ）や炭素（Ｃ）は中央と端とで有意差はなく、またナトリウム（Ｎａ）、アルミニウム（Ａｌ）、カリウム（Ｋ）、カルシウム（Ｃａ）、鉄（Ｆｅ）、銅（Ｃｕ）の各元素に関しては検出下限以下で、リン（Ｐ）は中央と端とで同程度（１０１５ａｔｏｍｓ／ｃｃ程度）であった。
【００４３】
以上述べたＴＦＴ特性及びＳＩＭＳプロファイルの測定・解析から、液晶パネルの輝度むら等の不良が、基板面内にて局所的に不純物が増加することによるａ−Ｓｉ膜の物性劣化に起因することが分かった。
【００４４】
そして、μ−ＰＣＤ法を応用した本発明の評価方法は、試料基板５０を用いて基板面内にてａ−Ｓｉ膜の物性劣化部分が存在することを検出し、それに伴う液晶パネルでの輝度不足や輝度むらの発生を推定することを可能とする。すなわち、試料基板５０にて測定された反射強度Ｖが、上述のような液晶パネルと試料基板５０との対比によって予め測定した閾値より小さい場合には、当該試料基板５０と並行して製造しているアレイ基板については輝度不足が発生するおそれがあると判断することができる。また基板面内での反射強度の変動幅が予め測定で求めた閾値以上である場合には、輝度むらが発生するおそれがあると判断することができる。このように、試料基板５０の作成段階での評価にて液晶パネルでの輝度不足や輝度むら等の不良が予見される場合には例えば、後続の製造工程を中止してＣＶＤ装置のメンテナンスを実施する等の対処を行うことができる。
【００４５】
ここで、μ−ＰＣＤ法は半導体層の下に導電体が存在するとその影響を受ける。そこで、上述の実施形態では試料基板５０として、ゲート電極６を形成するための金属膜を成膜しない基板を液晶パネル製造用のアレイ基板と並行して作製し、当該試料基板５０を評価装置３０で測定した。しかし、アレイ基板においてもａ−Ｓｉ膜の下に金属膜が配されていない領域は存在する。そのような領域は例えば、画像領域や周辺回路の形成領域以外の部分に存在し、基板の縁にはそのような領域が存在しやすい。ａ−Ｓｉ膜５４を成膜した時点で下に金属膜が存在しない当該領域を基板の縁に沿って見い出し、又は予め設計で設けておき、当該領域に評価装置３０のスポット状のレーザ光及びマイクロ波を照射してアレイ基板内でのａ−Ｓｉ膜の物性の均一性を評価することが可能である。
【００４６】
[第２実施形態]
本実施形態は活性層１０をａ−Ｓｉ膜で形成したＴＦＴを用いた液晶ディスプレイの製造方法に関する。図８は液晶ディスプレイの製造工程の概略を示すフロー図であり、ＴＦＴアレイ工程、カラーフィルタ（ＣＦ）工程、セル工程、及びモジュール（ＭＤ）工程を含む。ＴＦＴアレイ工程はガラス基板上に、フォトリソグラフィ工程、成膜工程を繰り返してＴＦＴ等の構造を形成し、アレイ基板を作製する工程である。具体的には、ゲート電極６のパターニング後、ＣＶＤ装置でｇ−ＳｉＮｘ膜（ゲート絶縁膜８）、ａ−Ｓｉ膜（活性層１０）及びｎ＋ ａ−Ｓｉ膜（オーミック接触層１２）を連続成膜し、活性層１０及びオーミック接触層１２をパターニングする。さらにドレイン電極１４及びソース電極１６、保護膜１８、コンタクトホール２２を形成した後、ＩＴＯ膜を成膜、パターニングし画素電極２０が形成される。
【００４７】
ＣＦ工程はガラス基板にブラックマトリクス、及び赤（Ｒ）、緑（Ｇ）及び青（Ｂ）等のカラーフィルタを形成し、カラーフィルタ基板を作製する工程である。
【００４８】
セル工程は、ＴＦＴアレイ工程で作製したアレイ基板と、ＣＦ工程で作製したカラーフィルタ基板とを組合わせ、その間に液晶物質を入れる工程である。具体的には、両基板の液晶側表面にポリイミドからなる配向膜を印刷し、ラビング処理を行う。さらに、シール剤塗布、基板貼り合わせ、液晶注入を含む組み立てが行われる。一般にＴＦＴアレイ工程及びＣＦ工程は大面積のマザーガラスを用いて行われ、それらの組み立て後、マザーガラス内に複数面作製された液晶パネルが切り分けられる。切断された個々の液晶パネルには偏光板が貼り付けられる。
【００４９】
ＭＤ工程は、液晶パネルにバックライトや駆動用電源などを組み付け、液晶ディスプレイを完成させる工程である。具体的には、ドライバＩＣの実装、バックライトの取り付け等を行い、最後に点灯検査を行う。
【００５０】
図９は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。ガラス基板として、実際にアレイ基板を作製するための実基板と、試料３２を作製するための評価用基板とが用意される。例えば、製造ロットを構成する複数のガラス基板（マザーガラス）の一部を評価用基板としたり、所定数のロット毎に評価対象ロットを定め、その一部のガラス基板を評価用基板に設定することができる。
【００５１】
実基板であるガラス基板４には上述の第１実施形態と同様、図１に示したＴＦＴ２が形成される。一方、このＴＦＴ２を作製する工程に並行して評価用基板を用いて試料基板を作製する。具体的には、実基板７０にはゲートメタル（ＧＭ）膜７２をスパッタリングにより成膜し（Ｓ１００）、これをパターニングして例えばゲート電極６が形成される（Ｓ１０２）。ゲート電極６の形成後、ＣＶＤ装置を用いて、ｇ−ＳｉＮｘ膜７４、ａ−Ｓｉ膜７６及びｎ＋ ａ−Ｓｉ膜７８が連続成膜される（Ｓ１０４）。図９にはここまでの工程を経たアレイ基板のゲート電極６近傍での模式的な垂直断面構造８０が示されている。
【００５２】
実基板７０に対するここまでの工程において、評価用基板９０にはｇ−ＳｉＮｘ膜７４及びａ−Ｓｉ膜７６が成膜され試料基板が作製される（Ｓ１１０）。この成膜工程Ｓ１１０は実基板７０における成膜工程Ｓ１０４と同じＣＶＤ装置を用い、評価用基板９０上のｇ−ＳｉＮｘ膜７４及びａ−Ｓｉ膜７６は実基板７０におけると同一の条件で成膜される。図９には試料基板の模式的な垂直断面構造９２が示されている。
【００５３】
本実施形態の液晶ディスプレイの製造方法では、試料基板を実基板７０における３層連続成膜工程Ｓ１０４と並行して作製すると、次に試料基板を用い、第１実施形態で述べた評価方法に基づいてａ−Ｓｉ膜７６の物性評価を行う（Ｓ１１２）。具体的には、当該試料基板を上述した評価装置３０にセットして、レーザ光照射及びマイクロ波照射を行い、例えば反射強度Ｖのマップを測定する。そして当該評価装置３０の測定結果に基づいて、基板面内にてａ−Ｓｉ膜の物性劣化部分が存在することを検出し、それに伴う液晶ディスプレイでの輝度不足や輝度むらの発生を推定する。例えば、試料基板にて測定された反射強度Ｖが、第１実施形態で述べたような液晶パネルの点灯検査との対比により予め測定した閾値より小さい場合には、当該試料基板と並行して製造している実基板については輝度不足が発生するおそれがあると判断することができる。また基板面内での反射強度の変動幅が予め測定で求めた閾値以上である場合には、輝度むらが発生するおそれがあると判断することができる。
【００５４】
実基板７０における成膜工程Ｓ１０４に続く、ｎ＋ ａ−Ｓｉ膜７８及びａ−Ｓｉ膜７６のパターニング（Ｓ１０６）以降の工程は、このａ−Ｓｉ膜の物性評価Ｓ１１２の結果、ａ−Ｓｉ膜７６の成膜プロセスが良好であると判断された場合に実施される。一方、物性評価Ｓ１１２の結果、当該成膜プロセスが不良と判断される場合には、後続処理は行わずに、不良原因の調査やＣＶＤ装置のメンテナンス等を実施する（Ｓ１１４）。
【００５５】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるａ−Ｓｉ膜の成膜プロセスについて、次の工程に移る前といった早い段階で評価することで、ラインの問題点を速やかに把握することができる。例えば、試料基板を用いた評価により品質不良が検出された場合には、当該試料基板と並行して作製された仕掛品の実基板についてはそれ以降の多数の工程を無駄に実施することを回避できる。また、従来は当該不良は点灯検査などのかなり後の工程で検出されるので、或るロットにてａ−Ｓｉ膜成膜の不良が発生してからその点灯検査までの間に後続ロットにて不良な仕掛品が作られ続けるおそれがあったところ、本発明の製造方法によればそれを防止できる。このようにして本発明の液晶ディスプレイの製造方法によれば歩留まりやラインの生産性が向上する。
【００５６】
なお、上記実施形態では、試料基板を用いたａ−Ｓｉ膜の評価結果が出るまで、実基板７０について、ａ−Ｓｉ膜７６を成膜した工程Ｓ１０４の直後の工程Ｓ１０６の実行を停止した。しかし、評価結果が出るまで実基板７０について工程を多少進めることは本発明において許容される。
【００５７】
[第３実施形態]
本実施形態は活性層１０をＬＴＰＳ膜で形成したＴＦＴを用いた液晶ディスプレイの製造方法に関する。本実施形態も上記第２実施形態と同様、図８に示した液晶ディスプレイの製造工程のうち、ＴＦＴアレイ工程でのＴＦＴの活性層１０の形成工程に関係する。
【００５８】
活性層１０のＬＴＰＳ膜は、ＣＶＤ装置で成膜したａ−Ｓｉ膜を結晶化させて形成される。レーザ結晶化法を用いる場合にはａ−Ｓｉ膜中の水素を除去してからレーザ照射しないと、アブレーションという膜が破壊する現象が生じるおそれがあることが知られている。
【００５９】
以下、ａ−Ｓｉ膜中に含有される水素の影響に関して行った実験・解析結果を説明する。
【００６０】
図１０は、反射強度ＶとＣＶＤ装置で成膜したａ−Ｓｉ膜中の水素含有量との関係を示すグラフであり、横軸が反射強度Ｖ、縦軸は原子濃度で表した水素含有量である。図１１はこの測定に用いた試料の垂直断面構造を示す模式図であり、６インチφの石英基板の上にＳｉＮ膜（厚さ１４８ｎｍ）、ＳｉＯ２膜（厚さ１７０ｎｍ）、及びａ−Ｓｉ膜（厚さ５０ｎｍ）が順次、ＣＶＤ装置で積層された構造を有する。当該構造にて水素含有量が異なる数種類の試料を作製し、試料毎に測定領域内での反射強度Ｖを測定した。図１０には、各試料の反射強度Ｖの最大値、最小値、及びピーク値（平均値）をプロットし、最大値、最小値、ピーク値それぞれについての回帰直線１２０，１２２，１２４を示している。図１０に示すように、反射強度Ｖと水素含有量とは比例関係にある。よって、上述した評価装置３０で反射強度Ｖを測定し、当該測定値からａ−Ｓｉ膜中の水素含有量を評価することが可能であることがわかった。
【００６１】
図１２は、反射強度Ｖとａ−Ｓｉ膜中のダングリングボンド密度との関係を示すグラフであり、横軸が反射強度Ｖ、縦軸がダングリングボンド密度である。成膜直後及び脱水素後それぞれのａ−Ｓｉ膜について測定を行った。成膜直後と脱水素後とではダングリングボンド密度が大きく異なり、また反射強度Ｖも大きく異なる。具体的には、成膜直後はダングリングボンド密度が低く、かつ反射強度Ｖは高い測定結果が得られ、脱水素後は逆にダングリングボンド密度が高く、かつ反射強度Ｖは低い測定結果が得られた。成膜直後に関する測定結果は、膜中の水素がａ−Ｓｉ膜中のダングリングボンドを終端化しているために、評価装置３０のレーザ照射により発生したキャリアのライフタイムτが比較的長いことによる。一方、脱水素後には終端化している水素が抜けてしまいダングリングボンドが増加するために、キャリアのライフタイムτは短くなり反射強度Ｖは小さくなる。
【００６２】
上記実験・解析結果から評価装置３０によりａ−Ｓｉ膜中の水素量を評価できることがわかる。
【００６３】
次に、脱水素処理後のレーザ照射による結晶化に関する実験結果について述べる。６インチφの石英基板（厚さ０．６２５ｍｍ）の上にＳｉＮｘ膜（厚さ１５０ｎｍ）、ＳｉＯ２膜（厚さ１７０ｎｍ）、及びａ−Ｓｉ膜（厚さ５５ｎｍ）を順次、ＣＶＤ装置で積層した試料に、レーザ光を照射する。レーザは照射出力を５０〜８５Ｗの範囲で５Ｗずつ変え、各出力での照射領域及び非照射領域での反射強度Ｖを測定した。照射出力が６０Ｗ以上の領域は、ａ−Ｓｉ膜が結晶化したことによりキャリアのライフタイムτが長くなり、レーザ光の非照射領域よりも反射強度Ｖが増加した。一方、５０Ｗの照射領域全体と５５Ｗの半分程度の領域は、非照射領域よりも反射強度Ｖが減少した。これは、弱いレーザを照射したことにより、結晶化はしない範囲で瞬間的に温度が上昇して脱水素がさらに進んだ結果、この領域のダングリングボンド密度が増加したことによる。この実験結果から、弱い出力のレーザを照射して脱水素処理を行うことが可能であることが分かった。また、評価装置３０によりａ−Ｓｉ膜中から水素が抜けた現象を確認できることを示している。
【００６４】
図１３は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。第２実施形態と同様、ガラス基板として実基板と評価用基板とが用意される。実基板であるガラス基板にはＬＴＰＳ膜からなる活性層を有するＴＦＴが形成される。ここでは当該ＬＴＰＳ ＴＦＴはボトムゲート型とし、実基板１５０上にＧＭ膜１５２をスパッタリングにより成膜し（Ｓ１８０）、これをパターニングして例えばゲート電極１５４が形成される（Ｓ１８２）。ゲート電極１５４の形成後、ＣＶＤ装置を用いて、ｇ−ＳｉＮｘ膜１５６、ｇ−ＳｉＯ２膜１５８（ゲート酸化膜）及びａ−Ｓｉ膜１６０が連続成膜される（Ｓ１８４）。しかる後、アニール炉を用いてガラス基板の融点以下の高温、例えば４５０℃程度でアニールして脱水素処理を行う（Ｓ１８６）。ちなみに、レーザアニールは水素の突沸により上述のアブレーションを起こすため、この段階での脱水素処理には用いられない。図１３にはここまでの工程を経た実基板のゲート電極１５４近傍での模式的な垂直断面構造１６２が示されている。
【００６５】
実基板１５０にＴＦＴを形成するための上述の工程と並行して、評価用基板１７０を用いて試料基板を作成する。実基板１５０に対する脱水素処理Ｓ１８６までの工程において、評価用基板１７０には実基板１５０の成膜工程Ｓ１８４と同一のＣＶＤ装置及び同一条件でｇ−ＳｉＮｘ膜１５６、ｇ−ＳｉＯ２膜１５８及びａ−Ｓｉ膜１６０が成膜される（Ｓ１９０）。しかる後、評価用基板１７０上のａ−Ｓｉ膜１６０についても実基板１５０における脱水素処理Ｓ１８６と同一条件の脱水素処理が行われて試料基板が作製される（Ｓ１９２）。図１３には試料基板の模式的な垂直断面構造１７２が示されている。
【００６６】
本実施形態の液晶ディスプレイの製造方法では、試料基板を実基板１５０における３層連続成膜工程Ｓ１８４及び脱水素処理Ｓ１８６と並行して作製すると、次に試料基板を用い第１実施形態で述べた評価方法に基づいてａ−Ｓｉ膜１６０の物性評価を行う（Ｓ１９４）。具体的には、当該試料基板を評価装置３０にセットして、レーザ光照射及びマイクロ波照射を行い、例えば反射強度Ｖのマップを測定する。
【００６７】
そして上述した実験等で得られた知見に基づいて、当該評価装置３０の測定結果から試料基板のａ−Ｓｉ膜１６０中の水素量又はその面内分布を評価する。例えば、図１０の実験結果を利用して、試料基板面内での反射強度Ｖがａ−Ｓｉ膜１６０内の水素含有量が十分に減少していることを示す値であるか判断し、脱水素処理が良好であるか否かを判断する。脱水素処理が良好である場合は、実基板１５０について脱水素処理Ｓ１８６の次のＳｉ層レーザ結晶化工程に進める（Ｓ１８８）。一方、脱水素が不十分であると判断する場合には例えばアニール炉を用いて再度４５０℃程度に維持する脱水素処理Ｓ１８６をやり直す。ここでやり直しの脱水素処理Ｓ１８６は上述の実験での知見に基づいて、既に或る程度、水素量が低下してアブレーションのおそれが低い場合には低照射出力のレーザアニールで行うこともでき、この方法はアニール炉による処理より短時間で処理を完了させることができる。このレーザアニールを適用可能か否かの判断を的確に行うには脱水素後の水素量を確認する必要があるが、μ−ＰＣＤ法を利用した物性評価Ｓ１９４はこれを可能とする。
【００６８】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるＬＴＰＳ膜の脱水素処理について次のレーザ結晶化工程に移る前に評価することで、脱水素処理が不十分である場合に追加処理を行って水素量を低減させ、レーザ結晶化でのアブレーションを回避することができ、歩留まりが向上する。
【００６９】
従来はＬＴＰＳ ＴＦＴ製造プロセスにおいて、ａ−Ｓｉ膜を結晶化した後のＳｉ膜の管理の重要が認識され、当該管理にμ−ＰＣＤ法を用いた評価が利用されてきた。しかし、結晶化前のスターティングマテリアルとしてのＣＶＤ成膜のａ−Ｓｉ膜の管理も同様に重要であり、本実施形態のＬＴＰＳ ＴＦＴ製造プロセスではこのａ−Ｓｉ膜の管理を上述の本発明の評価方法を利用して好適に行う。
【００７０】
[第４実施形態]
本実施形態は第２実施形態と同様、活性層１０をａ−Ｓｉ膜で形成したＴＦＴを用いた液晶ディスプレイの製造方法に関する。第２実施形態では、ＧＭ膜のパターニングＳ１０２後、連続成膜されるｇ−ＳｉＮｘ膜７４、ａ−Ｓｉ膜７６及びｎ＋ ａ−Ｓｉ膜７８のうちａ−Ｓｉ膜７６を試料基板に形成してその良否を判定した。これに対し、本実施形態では、ｎ＋ ａ−Ｓｉ膜７８を試料基板に形成してその良否を判定する。
【００７１】
具体的には、オーミック接触層１２としてのｎ＋ ａ−Ｓｉ膜７８の良否はその物性のうち例えば、抵抗値に基づいて評価できる。Ｇ６ガラス基板（厚み０．７ｍｍ）上に条件を変えてｎ＋ ａ−Ｓｉ膜（厚み２５ｎｍ）を作製し、ガラス基板の中央部と端部とでそれぞれ約１０ｃｍ角の領域について反射強度Ｖと４端子抵抗率及び２端子抵抗値とを測定した。ｎ＋ ａ−Ｓｉ膜の成膜条件はＣＶＤに用いるモノシラン（ＳｉＨ４）ガスに混ぜるホスフィン（ＰＨ３）ガスのパーセンテージを変え、ＰＨ３／ＳｉＨ４流量比を２．８〜４．６％にて０．６％ステップで４段階の試料を作製した。またＣＶＤ装置のメンテナンス前と後とでそれぞれ試料を作製し測定を行った。
【００７２】
図１４、図１５は各試料の測定結果を示す散布図であり、ｎ＋ ａ−Ｓｉ膜の反射強度Ｖと抵抗との相関を示している。横軸は図１４，図１５共に反射強度Ｖである。図１４の縦軸は４端子抵抗率の逆数に比例する値であり、図１５の縦軸は２端子抵抗値の逆数に比例する値である。図１４，図１５から反射強度Ｖが大きいと抵抗が小さい傾向が存在することが読み取れ、反射強度Ｖが大きいほどオーミック接触層１２としての物性が良いと判断することができる。ちなみに今回の測定ではＰＨ３／ＳｉＨ４流量比が２．８％で、メンテナンス直前の基板の端での反射強度Ｖの測定値が高かった。
【００７３】
評価装置３０によるｎ＋ ａ−Ｓｉ膜の評価においては以下の特徴がある。まずリン（Ｐ）をドーピングしていることによりａ−Ｓｉ膜よりキャリアが多く、その分、マイクロ波の反射率が大きくなり、大きな反射強度Ｖが観察される。また、Ｐの含有量や活性化率等の影響を受け、存在するキャリアの量に従い測定値が大きくなる。すなわち測定値が大きいほど抵抗率が低い。
【００７４】
上述のいくつかの試料条件でのｎ＋ ａ−Ｓｉ膜を使って、図１に示すようなＴＦＴを作製して特性を比較した。具体的には、ＣＶＤ装置のメンテナンス前にてＰＨ３／ＳｉＨ４流量比を２．８％と４．６％としてｎ＋ ａ−Ｓｉ膜を作製した。そして基板の中央部のＴＦＴと端部のＴＦＴとについて、ドレイン−ソース間電圧Ｖｄｓを０．１Ｖに設定し、３通りの温度２０℃、０℃及び−２０℃にてＶｇ−Ｉｄ特性を測定した。図１６は当該特性におけるゲート−ソース間電圧Ｖｇｓが２３Ｖでのドレイン電流Ｉｄと、反射強度Ｖとの関係を示しており、横軸が反射強度Ｖ、縦軸がドレイン電流Ｉｄである。図１６に示す結果から、測定温度が下がるとオン電流Ｉｄの値は小さくなるが、いずれの温度においてもｎ＋ ａ−Ｓｉ膜の反射強度Ｖが小さいとオン電流Ｉｄも小さくなる傾向が現れている。つまりｎ＋ ａ−Ｓｉ膜の反射強度Ｖが小さいことは、図１における活性層１０とドレイン電極１４及びソース電極１６との間のオーミック接触層１２の抵抗値が高いことを意味し、その結果、ＴＦＴのオン電流値が小さくなる。
【００７５】
上記実験・解析結果から評価装置３０によりａ−Ｓｉ ＴＦＴ製造プロセスにおけるｎ＋ ａ−Ｓｉ膜の物性管理が可能であることがわかった。
【００７６】
図１７は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。第２実施形態と同様、ガラス基板として実基板と評価用基板とが用意される。実基板７０であるガラス基板にはａ−Ｓｉ膜からなる活性層を有するＴＦＴが形成される。当該ＴＦＴは第２実施形態と同様であり、図１７の実基板７０について記載（図の左半分）は図９の左半分と同じである。第２実施形態との相違は、実基板７０と並行して作製する試料基板が評価用基板２００上にｇ−ＳｉＮｘ膜７４及びｎ＋ ａ−Ｓｉ膜７８を連続成膜されるものである点である（Ｓ２１０）。この成膜工程Ｓ２１０は実基板７０における成膜工程Ｓ１０４と同じＣＶＤ装置を用いて実基板７０と同一の条件で成膜される。図１７には試料基板の模式的な垂直断面構造２０２が示されている。
【００７７】
本実施形態の液晶ディスプレイの製造方法では、試料基板を実基板７０における３層連続成膜工程Ｓ１０４と並行して作製すると、次に試料基板を用い第１実施形態で述べた評価方法に基づいてｎ＋ ａ−Ｓｉ膜７８の物性評価を行う（Ｓ２１２）。具体的には、第２実施形態と同様に試料基板について反射強度Ｖのマップを測定する。そして上述した実験等で得られた知見に基づいて、当該評価装置３０の測定結果から試料基板のｎ＋ ａ−Ｓｉ膜７８の抵抗又はその面内均一性を評価する。例えば、試料基板面内でのｎ＋ ａ−Ｓｉ膜７８の抵抗が十分に小さいか、また均一であるか判断し、ｎ＋ ａ−Ｓｉ膜７８の成膜が良好であるか否かを判断する。
【００７８】
実基板７０における成膜工程Ｓ１０４に続く、ｎ＋ ａ−Ｓｉ膜７８及びａ−Ｓｉ膜７６のパターニング（Ｓ１０６）以降の工程は、このｎ＋ ａ−Ｓｉ膜の物性評価Ｓ２１２の結果、ｎ＋ ａ−Ｓｉ膜７８の成膜プロセスが良好であると判断された場合に実施される。一方、物性評価Ｓ２１２の結果、抵抗増加等の問題があると判断される場合には、ＣＶＤ装置に何らかの異常があるか、成膜条件設定が誤っていると判断して、装置のメンテナンスあるいは条件を設定し直す（Ｓ２１４）。
【００７９】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるｎ＋ ａ−Ｓｉ膜の成膜プロセスについて、次の工程に移る前といった早い段階で評価することで、ラインの問題点を速やかに把握することができる。よって、第２実施形態と同様の効果が得られる。すなわち、例えば、試料基板を用いた評価により品質不良が検出された場合には、当該試料基板と並行して作製された仕掛品の実基板についてはそれ以降の多数の工程を無駄に実施することを回避できる。また、従来は当該不良は点灯検査などのかなり後の工程で検出され、或るロットにてａ−Ｓｉ膜成膜の不良が発生してからその点灯検査までの間に後続ロットにて不良な仕掛品が作られ続けるおそれがあったところ、本発明の製造方法によればそれを防止できる。このようにして本発明の液晶ディスプレイの製造方法によれば歩留まりやラインの生産性が向上する。
【００８０】
なお、試料基板を用いたｎ＋ ａ−Ｓｉ膜の評価結果が出るまで、実基板７０について工程を多少進めることは第２実施形態と同様、許容される。
【００８１】
[第５実施形態]
本実施形態は第２及び第４実施形態と同様、活性層１０をａ−Ｓｉ膜で形成したＴＦＴを用いた液晶ディスプレイの製造方法に関する。第２実施形態ではａ−Ｓｉ膜７６を試料基板に形成してその良否を判定し、第４実施形態ではｎ＋ ａ−Ｓｉ膜７８を試料基板に形成してその良否を判定した。これに対し、本実施形態では、実基板に対するプロセスと並行して、当該２種類の試料基板を作製してその良否を判定する。
【００８２】
図１８は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。第２〜第４の実施形態と同様、ガラス基板として実基板と評価用基板とが用意される。実基板７０であるガラス基板にはａ−Ｓｉ膜からなる活性層を有するＴＦＴが形成される。当該ＴＦＴは第２及び第４実施形態と同様であり、図１８の実基板７０について記載（図の左半分）は図９及び図１７の左半分と同じである。
【００８３】
本実施形態では評価用基板を２枚用意し、一方の評価用基板９０を用いて垂直断面構造９２を有する第２実施形態と同様の試料基板を作製し（Ｓ１１０）、他方の評価用基板２００を用いて垂直断面構造２０２を有する第４実施形態と同様の試料基板を作製する（Ｓ２１０）。この成膜工程Ｓ１１０，Ｓ２１０は実基板７０における成膜工程Ｓ１０４と同じＣＶＤ装置を用いて実基板７０と同一の条件で成膜される。そして、各試料基板を用い第１実施形態で述べた評価方法に基づいて第２及び第４実施形態と同様にしてａ−Ｓｉ膜７６の物性評価とｎ＋ ａ−Ｓｉ膜７８の物性評価とを行う（Ｓ２２０）。そしてａ−Ｓｉ膜７６の成膜プロセス及びｎ＋ ａ−Ｓｉ膜７８の成膜プロセスが良好である場合に、実基板７０における工程Ｓ１０６以降に実施される。一方、ａ−Ｓｉ膜７６の成膜プロセス又はｎ＋ ａ−Ｓｉ膜７８の成膜プロセスが不良と判断される場合には、ＣＶＤ装置のメンテナンスを行う（Ｓ２２２）。
【００８４】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるａ−Ｓｉ膜及びｎ＋ ａ−Ｓｉ膜の成膜プロセスについて早い段階で評価することで、第２及び第４実施形態で述べた効果が得られる。
【００８５】
[第６実施形態]
本実施形態はガラス基板上に成膜したａ−Ｓｉ膜をレーザでアニールして結晶性シリコン膜を形成し、当該結晶化Ｓｉ膜を用いてトランジスタ等を形成する半導体装置の製造方法に関する。
【００８６】
ＬＴＰＳ等のｐｏｌｙ−Ｓｉ膜の移動度はａ−Ｓｉ膜よりは大きいが、単結晶Ｓｉと比較すると小さい。そこでトランジスタ等の素子の高速化等を図るため、ａ−Ｓｉ膜をレーザアニールにより溶融・結晶化し、単結晶（ｃ−Ｓｉ）膜又は擬似的なｃ−Ｓｉ膜を形成する技術が存在する。当該技術を用いれば、大面積のガラス基板にｃ−Ｓｉ膜を形成することが可能である。
【００８７】
本実施形態では液晶ディスプレイのアレイ基板に形成されるＴＦＴを、当該技術によりガラス基板上に形成したｃ−Ｓｉ膜を用いて形成する例を説明する。ｃ−Ｓｉ膜を用いたＴＦＴでは、ｃ−Ｓｉ膜は活性層を構成し、その上にゲート電極、ドレイン電極及びソース電極が形成される。
【００８８】
図１９は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。本製造方法では、上述した第２〜５の実施形態と相違し、実基板と別個に評価用基板を用意する必要はなく、実基板そのものを評価に用いる。
【００８９】
実基板であるガラス基板２５０の表面に、汚染防止膜とするＳｉＮｘ膜２５２、及び結晶化対象となるａ−Ｓｉ膜をＣＶＤ装置で連続成膜する（Ｓ２７０）。ここでＳｉＮｘ膜２５２は、レーザアニール時にガラス基板２５０から半導体膜の特性を劣化させる不純物がａ−Ｓｉ膜へ拡散することを防止するために設けられる。
【００９０】
レーザアニール前にアブレーション防止のためにａ−Ｓｉ膜に対して脱水素処理を行う（Ｓ２７２）。しかる後に、レーザ光を照射してａ−Ｓｉ膜の結晶化を行いｃ−Ｓｉ膜２５４を形成する（Ｓ２７４）。図１９には試料基板の模式的な垂直断面構造２５６が示されている。
【００９１】
本実施形態の液晶ディスプレイの製造方法では、ａ−Ｓｉ膜の結晶化を行うと、形成されたｃ−Ｓｉ膜のパターニング等の後続処理を行う前に第１実施形態で述べた評価方法に基づいてｃ−Ｓｉ膜２５４の結晶性の評価を行う（Ｓ２７６）。具体的には、レーザ結晶化処理後の実基板を評価装置３０にセットして、レーザ光照射及びマイクロ波照射を行い、例えば反射強度Ｖのマップを測定する。
【００９２】
第３実施形態で述べたように、ａ−Ｓｉ膜の結晶化によりキャリアのライフタイムτは長くなり反射強度Ｖは増加する。よって、反射強度Ｖに基づいてｃ−Ｓｉ膜２５４の結晶性を評価することができる。
【００９３】
よって反射強度Ｖから良好に結晶化されていると判断する場合は、ｃ−Ｓｉ膜のパターニング処理Ｓ２７８、ゲート絶縁膜となるＳｉＯ２膜の成膜Ｓ２８０等の実基板についての後続工程が開始される。一方、結晶化が不十分であったり不均一である等、結晶化処理の不良が判断される場合には、レーザ結晶化装置のメンテナンスを行う（Ｓ２８２）。
【００９４】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるａ−Ｓｉ膜の結晶化によるｃ−Ｓｉ膜の成膜プロセスについて、当該ｃ−Ｓｉ膜を用いたトランジスタ等の素子の形成前に評価することで、上述の実施形態で述べたように液晶ディスプレイの歩留まりやラインの生産性が向上する。
【符号の説明】
【００９５】
２ ＴＦＴ、４，２５０ ガラス基板、６，１５４ ゲート電極、８ ゲート絶縁膜、１０ 活性層、１２ オーミック接触層、１４ ドレイン電極、１６ ソース電極、１８ 保護膜、２０ 画素電極、２２ コンタクトホール、３０ 評価装置、３２ 試料、３４ ステージ、３６ レーザ光照射手段、３８ マイクロ波照射手段、４０ 反射波検出手段、５０ 試料基板、５２，５６，２５２ ＳｉＮｘ膜、５４，７６，１６０ ａ−Ｓｉ膜、７０，１５０ 実基板、７２，１５２ ゲートメタル膜、７４，１５６ ｇ−ＳｉＮｘ膜、１５８ ｇ−ＳｉＯ２膜、７８ ｎ＋ ａ−Ｓｉ膜、２５４ ｃ−Ｓｉ膜。
【技術分野】
【０００１】
本発明は、非晶質半導体膜の物性の評価方法、及び非晶質半導体膜を用いて製造される半導体装置の製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイのようなパネル状の表示装置は、ガラス基板の上に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を形成され、当該ＴＦＴをスイッチ素子として用いて各画素の選択や画素信号の印加を行う。ＴＦＴにてチャネルとなる活性層には、これまで、非晶質シリコン（amorphous silicon：ａ−Ｓｉ）からなる半導体膜が広く用いられてきたが、これをキャリア移動度が高い多結晶シリコン（polycrystalline silicon：ｐｏｌｙ−Ｓｉ）からなる半導体膜に変える試みがなされており、低い温度で成膜できる低温ポリシリコン（Low Temperature Poly-Silicon：ＬＴＰＳ）技術が開発されている。
【０００３】
ＬＴＰＳ膜は通常、ａ−Ｓｉ膜をレーザ結晶化するプロセスにより形成される。ＬＴＰＳはガラス基板として変形温度が低い安価なものを用いることを可能とし、高温ポリシリコン技術よりも基板の大型化に適している。ここで、ＬＴＰＳの電子移動度μは３０〜３００ｃｍ２／Ｖ・ｓ程度であり、ａ−Ｓｉの電子移動度μが０．５〜１．０ｃｍ２／Ｖ・ｓ程度であるのと比べると２桁程度大きい一方で、その幅も大きい。この電子移動度の範囲の広さはレーザ結晶化にて生じるものであり、結晶粒界の大きさや欠陥密度の違いが反映されている。
【０００４】
このＬＴＰＳ膜の結晶性を評価する技術として、下記非特許文献１はマイクロ波光導電減衰法（Microwave-Photo-Conductivity Decay：μ−ＰＣＤ）を用いる方法を開示している。μ−ＰＣＤ法は、試料とする半導体にレーザ光を照射して当該半導体中にキャリア（電子及び正孔）を生成すると共に、マイクロ波を照射し、キャリア密度の変化をマイクロ波の反射強度により観測する。キャリア密度が高いほど半導体の抵抗率は低下するので、レーザ照射位置に照射するマイクロ波の反射率はキャリア密度に比例して変化する。生成されたキャリアが再結合により消滅するまでのライフタイムは試料の物理的特性を反映するので、マイクロ波の反射率の時間変化から試料の結晶状態を非接触・非破壊で測定することができる。
【０００５】
一方、ａ−Ｓｉ膜を用いたフラットパネルディスプレイ（ＦＰＤ）等の半導体装置の製品製造において、その途中で非破壊でａ−Ｓｉ膜の物理的特性を測定することは従来行われていない。その理由として、ａ−Ｓｉ膜がＬＴＰＳ膜のように特性のばらつきを大きくする結晶化を伴わず、敢えて製造ラインにて特性を測定する必要性が低かったことが考えられる。なお、従来は製品完成後において、ディスプレイの点灯検査などによりデバイス特性を評価したり、切り出したサンプルに対してフーリエ変換赤外分光光度計（ＦＴ−ＩＲ）、二次イオン質量分析計（ＳＩＭＳ）、ラザフォード後方散乱分光法（ＲＢＳ）、電子スピン共鳴（ＥＳＲ）等の分析技術を用いて非晶質半導体の物性を評価することが必要に応じて行われていた。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】住江伸吾 他、「低温ポリシリコンＴＦＴプロセスにおける結晶欠陥の評価−ライフタイム測定技術の応用−」，神戸製鋼技法，Ｖｏｌ．５７，Ｎｏ．１，２００７年４月，ｐｐ８−１６．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般に半導体装置は高集積化、高速駆動化が図られている。ＦＰＤにおいても大画面化と共に、画素数増加による高精細化や、動解像度向上や３Ｄ映像表示に対応したフレームレート増加による高速駆動化が図られている。ａ−ＳｉはＬＴＰＳに比べて製造コストが低いというメリットから特に大型のＦＰＤにおいて依然として広く用いられている。上述の電子移動度のように、ａ−Ｓｉ膜の特性は、ＬＴＰＳ膜とは異なり結晶化プロセスの影響を受けないことなどから、ＬＴＰＳ膜と比べてばらつきを小さくし易いと考える。しかし上記製品動向の中では、ａ−Ｓｉ膜の物性値に対する目標範囲やガラス基板の面内での物性値の均一性に対する要求が厳しくなっている。ちなみに、ガラス基板のサイズは拡大の一途を辿り、第１０世代（Ｇ１０）のサイズはおよそ３ｍ角になる。
【０００８】
本発明はＦＰＤなどの製造ラインにおける上記要求に応えることを課題としてなされたものであり、当該要求に応えることを可能とする、半導体装置の製造工程にて成膜される非晶質半導体膜の評価方法、及び当該非晶質半導体膜を用いて製造される半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明に係る非晶質半導体膜の評価方法は、絶縁体からなる基板上に非晶質半導体膜を成膜した評価対象基板に対してレーザ光を照射するレーザ光照射ステップと、前記評価対象基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価する評価ステップと、を有する。
【００１０】
本発明に係る半導体装置の製造方法は、基板上に非晶質半導体膜を成膜する成膜工程を含んで半導体装置を製造する方法であって、前記成膜工程により絶縁体からなる基板上に前記非晶質半導体膜を形成した評価対象基板に対して、レーザ光を照射するレーザ光照射ステップと、前記評価対象基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記評価対象基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価し前記成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、を有する。
【００１１】
他の本発明に係る半導体装置の製造方法は、絶縁体からなる基板上に薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上にゲート絶縁膜を成膜する絶縁膜成膜工程と、前記ゲート絶縁膜上に非晶質半導体膜を成膜し、前記薄膜トランジスタの活性層を形成する半導体膜成膜工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、前記薄膜トランジスタの製造と並行して前記絶縁膜成膜工程及び前記半導体膜成膜工程において前記基板上に前記ゲート絶縁膜及び前記非晶質半導体膜を積層して標本基板を作製する標本作製ステップと、前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価し前記半導体膜成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、を有し、前記半導体装置の製造途中にて前記半導体膜成膜工程の不良への対処を可能とする。
【００１２】
さらに他の本発明に係る半導体装置の製造方法は、絶縁体からなる基板上に非晶質半導体膜を成膜する半導体膜成膜工程と、前記非晶質半導体膜中の水素含有量を低減させる脱水素工程と、前記脱水素工程後の前記非晶質半導体膜をレーザ光の照射により結晶化して、薄膜トランジスタの活性層とする多結晶半導体膜を形成するレーザ結晶化工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、前記薄膜トランジスタの製造と並行して前記半導体膜成膜工程において前記基板上に前記非晶質半導体膜を成膜し、前記脱水素工程において当該非晶質半導体膜中の水素含有量を低減して標本基板を作製する標本作製ステップと、前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、前記非晶質半導体膜の脱水素の程度及びその基板面内での均一性を前記レーザ結晶化工程前に評価する評価ステップと、前記評価ステップにて前記脱水素の不足が検出された場合に追加の脱水素処理を行う追加脱水素工程と、を有する。
【００１３】
別の本発明に係る半導体装置の製造方法は、絶縁体からなる基板上に薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上にゲート絶縁膜を成膜する絶縁膜成膜工程と、前記ゲート絶縁膜上に前記薄膜トランジスタの活性層となる非晶質半導体膜を成膜する半導体膜成膜工程と、前記非晶質半導体膜上に前記活性層と前記薄膜トランジスタのソース電極及びドレイン電極との間のオーミック接触層となる低抵抗非晶質半導体膜を成膜するオーミック層成膜工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、前記薄膜トランジスタの製造と並行して前記絶縁膜成膜工程及び前記オーミック層成膜工程において前記基板上に前記ゲート絶縁膜及び前記低抵抗非晶質半導体膜を積層して標本基板を作製する標本作製ステップと、前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記低抵抗非晶質半導体膜の物性の均一性を評価し前記オーミック層成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、を有し、前記半導体装置の製造途中にて前記オーミック層成膜工程の不良への対処を可能とする。
【発明の効果】
【００１４】
本発明の非晶質半導体膜の評価方法によれば、非晶質半導体膜の物性をその成膜後、非破壊で速やかに測定することができる。また、本発明の半導体装置の製造方法によれば、非晶質半導体膜を用いたＴＦＴやＦＰＤ等の完成を待たずに当該非晶質半導体膜を評価することができる。つまり、当該非晶質半導体膜の形成に続く工程を行う前に。当該非晶質半導体膜の良否を判断し不良への対処を可能とするので、不良な非晶質半導体膜を用いた無駄な後続作業の発生を回避し、また半導体装置の歩留まりを向上させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】ＩＰＳ方式の液晶パネルのアレイ基板に形成されるＴＦＴの一例の模式的な垂直断面図である。
【図２】本発明の実施形態で用いる非晶質半導体膜評価装置を説明する模式図である。
【図３】第１実施形態における試料基板の垂直断面構造を示す模式図である。
【図４】メンテナンス前のＣＶＤ装置でａ−Ｓｉ膜を成膜した試料基板についての評価装置による測定結果を示すグラフである。
【図５】メンテナンス後のＣＶＤ装置でａ−Ｓｉ膜を成膜した試料基板についての評価装置による測定結果を示すグラフである。
【図６】ＣＶＤ装置のメンテナンス後の試料基板の端部、メンテナンス前の試料基板の中央部及び端部におけるＴＦＴのＶｇ−Ｉｄ特性を示すグラフである。
【図７】ＣＶＤ装置のメンテナンス前の試料基板の中央部及び端部の切片について測定したＳＩＭＳプロファイルである。
【図８】液晶ディスプレイの製造工程の概略を示すフロー図である。
【図９】第２実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【図１０】第３実施形態における試料基板でのａ−Ｓｉ膜の水素含有量と反射強度との関係を示すグラフである。
【図１１】第３実施形態における試料基板の垂直断面構造を示す模式図である。
【図１２】ａ−Ｓｉ膜の成膜直後と脱水素後とでの反射強度とダングリングボンド密度との関係を示すグラフである。
【図１３】第３実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【図１４】第４実施形態に関しｎ＋ ａ−Ｓｉ膜の４端子抵抗率の逆数と反射強度との関係を示すグラフである。
【図１５】第４実施形態に関しｎ＋ ａ−Ｓｉ膜の２端子抵抗値の逆数と反射強度との関係を示すグラフである。
【図１６】異なる成膜条件のｎ＋ ａ−Ｓｉ膜を用いたＴＦＴについてのオン電流と反射強度との関係を示すグラフである。
【図１７】第４実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【図１８】第５実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【図１９】第６実施形態における液晶ディスプレイの製造方法を説明する模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１７】
実施形態に係る非晶質半導体膜の評価方法の原理、及び評価装置に関して説明する。
【００１８】
液晶表示装置の液晶パネルはバックライト側のアレイ基板と表示面側のカラーフィルタ基板と、それらの間隙に封入された液晶層とを有する。例えば、ＩＰＳ（In-Plane Switching）型の液晶パネルでは、アレイ基板の液晶層側の表面に配置される画素電極に印加する電圧によって画素毎に液晶層の配向を制御する。
【００１９】
図１はＩＰＳ方式の液晶パネルのアレイ基板に形成されるＴＦＴの一例の模式的な垂直断面図である。ＴＦＴ２は、画面の垂直方向に配列される複数の走査信号線（図示せず）と画面の水平方向に配列される複数のデータ信号線（図示せず）とが交差する部分毎に設けられる。ＴＦＴ２は逆スタガ構造であり、ガラス基板４の表面にＴＦＴ２のゲート電極６が形成され、その上にゲート絶縁膜８を介してＴＦＴ２のチャネル部となる活性層１０が半導体膜で積層される。本実施形態では当該半導体膜はａ−Ｓｉ膜である。活性層１０にそれぞれオーミック接触層１２を介してドレイン電極１４及びソース電極１６が接続される。このＴＦＴ２の液晶層に面する表面は保護膜１８で覆われ、保護膜１８表面に形成された画素電極２０が保護膜１８に形成されたコンタクトホール２２を介してソース電極１６に接続される。一方、ゲート電極６は走査信号線に接続され、ドレイン電極１４はデータ信号線に接続される。
【００２０】
走査信号線にはＴＦＴ２のオン／オフを制御する信号が印加され、データ信号線には液晶層を制御するための電圧信号が印加される。ＴＦＴ２は走査信号線の信号に応じてデータ信号線と画素電極２０との断続を制御するスイッチ素子として機能し、ＴＦＴ２がオンするとデータ信号線から画像信号に応じた電圧信号が画素電極２０に印加される。
【００２１】
ゲート絶縁膜８、保護膜１８はそれぞれシリコン窒化膜（ＳｉＮｘ）からなり、以下、ｇ−ＳｉＮｘはゲート絶縁膜８、またＰＡＳ−ＳｉＮｘは保護膜１８を意味する。また、オーミック接触層１２はｎ型不純物を高濃度にドープして低抵抗化した低抵抗ａ−Ｓｉ（ｎ＋ ａ−Ｓｉ）からなる。ちなみに画素電極２０は透明導電膜であるＩＴＯ（Indium Tin Oxide：酸化インジウムスズ）膜で形成されている。なお、画素電極２０の下にはＩＴＯで形成されたコモン電極２４が配置され、コモン電極２４はゲート電極６と同じ金属膜で形成されたコモン線２６により電位を設定される。
【００２２】
液晶表示装置においてＴＦＴ２のオン特性が劣化すると、画素へのデータ信号の書込み不足により輝度低下が発生し得る。ＴＦＴのオン特性劣化の主要因としては、（ａ）ｇ−ＳｉＮｘ膜の膜厚・膜質、（ｂ）ａ−Ｓｉ膜の活性層としての電荷の通りやすさ（半導体物性）、（ｃ）ｎ＋ ａ−Ｓｉ膜の抵抗値及びキャリア密度、が挙げられる。
【００２３】
要因（ａ）に関しては、ｇ−ＳｉＮｘ膜が厚い領域ではオン特性は低下する。
【００２４】
要因（ｂ）に関しては、ａ−Ｓｉ膜が（i）高純度、（ii）低ダングリングボンド量、及び（iii）電子が通りやすい原子構造であるほどオン特性は良くなる。ここで、ダングリングボンドは、ａ−Ｓｉの共有結合性の原子構造において結合に関与していない不対電子のことであり、ＴＦＴ動作時において電荷の移動の妨げになる性質がある。
【００２５】
要因（ｃ）に関しては、ｎ＋ ａ−Ｓｉ層の抵抗値がオーミック接触層として十分に低抵抗であればオン特性は良好となる。
【００２６】
本発明は非晶質半導体膜の評価に関するもので、例えば、図１のＴＦＴ２においては活性層１０を形成するａ−Ｓｉ膜やオーミック接触層１２を形成するｎ＋ ａ−Ｓｉ膜を評価することができ、また上記要因（ｂ），（ｃ）に伴うオン特性の不良を液晶表示装置の製造途中にて検出して対処を可能とする。
【００２７】
本発明に係る非晶質半導体膜の評価はμ−ＰＣＤ法を用いた評価装置により行う。当該装置は従来、ＬＴＰＳ膜の結晶性評価に用いられていた装置と基本原理は同じであるが、既に述べたように非晶質半導体膜はキャリア移動度が多結晶半導体膜に比べて遙かに小さくマイクロ波の反射強度が微弱となるので、ＬＴＰＳ膜測定より一層の高感度が要求される。そのような高感度の測定を可能とする装置は最近になって開発され提供されつつある。例えば、高感度化を図る技術として差動μ−ＰＣＤが用いられる。
【００２８】
図２は、本実施形態で用いる非晶質半導体膜評価装置３０を説明する模式図であり、同図を用いてμ−ＰＣＤ法及び評価装置３０の概略を説明する。評価装置３０は試料３２を載置するステージ３４、レーザ光照射手段３６、マイクロ波照射手段３８及び反射波検出手段４０を備え、同図には試料３２を載置したステージ３４の垂直断面に各手段３６，３８，４０が表されている。レーザ光照射手段３６は、ＹＬＦ（リチウム・イットリウム・フロライド）の３倍高調波（波長３４９ｎｍ）を半導体レーザで励起して出力するパルスレーザを光源として備え、光学系で試料３２の目標位置にパルス幅数十ｎＳ程度のレーザ光を照射する。マイクロ波照射手段３８は、ガンダイオードを用いて発振された周波数２６ＧＨｚのマイクロ波を出力するマイクロ波発振器、導波管等を含んで構成される。差動μ−ＰＣＤ法では、発振器から出力されたマイクロ波は２つに分岐され、一方の導波管はレーザ光の照射位置にマイクロ波を導くと共にその反射波を取り出し、他方の導波管はレーザ光を照射していない位置にマイクロ波を導くと共にその反射波を取り出す。そして反射波検出手段４０はそれら２つの反射波の強度差に基づいて、試料３２の目標位置での反射率を示す信号を生成する。このように差動μ−ＰＣＤ法はレーザ光の照射による試料３２の物性の変化分のみを抽出する手法であるため、マイクロ波発振器のノイズや機械的振動による外乱をキャンセルでき高感度を実現できる。
【００２９】
絶縁性基板４２上に半導体膜４４を形成した試料３２にレーザをパルス照射すると半導体膜４４に過剰キャリア（電子・正孔対）が生成され、半導体膜４４の物理的特性によって決まるライフタイムの後、再結合して消滅する。過剰キャリアの生成は試料３２の導電率を増加させるため、その位置でのマイクロ波の反射率は過剰キャリアの密度に対応して変化する。μ−ＰＣＤ法は既に述べたように、マイクロ波の反射率の時間変化からライフタイムを非接触・非破壊で測定する。ステージ３４は水平面内にて二次元的に移動可能であり、試料３２上の測定目標位置を変更して基板面内でのマップを作成することができる。本評価方法では、試料３２の各サンプリング点でのマイクロ波の反射強度（反射率）や、ライフタイムの基板面内のマップに基づいて、ａ−Ｓｉ膜やｎ＋ ａ−Ｓｉ膜といった非晶質半導体膜の物性値や、その基板面内での変動の有無又は均一性を推定し評価する。
【００３０】
基本的に反射率Ｒは過剰キャリアの密度が大きいほど高くなり、従って、ライフタイムτが長いほど或る測定時間での反射強度Ｖは大きくなる。Ｖ値にはａ−Ｓｉ層の膜厚、不純物量、ダングリングボンド密度、原子構造などが影響する。またｎ＋ ａ−Ｓｉ層に関してはさらに、ドーピング量や抵抗率といった値も影響する。これら因子のうち膜厚はａ−Ｓｉ層等の物性とは関係ないが、他は全て半導体物性やオーミックコンタクト層としての物性に関係がある。すなわち仮に膜厚が一定であるとするとＶ値は移動度μやオン電流ＩｏｎといったＴＦＴのオン特性を反映するので、Ｖ値に基づいて上述の書込み不足についての評価を行うことができる。例えば、マッピング表示したＶ値に基づいてＴＦＴのオン特性の均一性を評価することができる。
【００３１】
以上、本発明に係る評価方法の原理、及び評価装置について説明した。以下、本発明を適用した非晶質半導体膜の評価の形態、及び実験結果を説明する。さらに、非晶質半導体膜を用いて形成される半導体装置の一例であるＦＰＤについて本発明を適用した製造方法の形態を説明する。
【００３２】
[第１実施形態]
本実施形態はａ−Ｓｉ膜の評価方法に関する。ここでは、液晶パネルのアレイ基板に形成されるＴＦＴの活性層１０に用いられるａ−Ｓｉ膜の評価に適用した例を説明する。液晶パネルの製造工程では、図１に示したＴＦＴ２がガラス基板上に形成される。このＴＦＴ２を作成する工程に実質的に並行して、試料３２とする試料基板５０を作成する。試料基板５０は液晶パネルと同じサイズに形成される。図３は本実施形態における試料基板５０の垂直断面構造を示す模式図であり、ガラス基板４（厚さ０．７ｍｍ）の上にゲート絶縁膜８の成膜プロセスで形成したＳｉＮｘ膜５２（厚さ３７０ｎｍ）、活性層１０の成膜プロセスで形成したａ−Ｓｉ膜５４（厚さ１６０ｎｍ）、及び保護膜１８の成膜プロセスで形成したＳｉＮｘ膜５６（厚さ４８０ｎｍ）が順次、ＣＶＤ（Chemical Vapor Deposition：化学気相成長 ）装置で積層される。なお、試料基板５０の各層は基本的に基板全面に成膜されパターニングせずに次の層が積層される。
【００３３】
相当期間運転したＣＶＤ装置についてメンテナンス前とメンテナンス後とでそれぞれ活性層１０（又はａ−Ｓｉ膜５４）を成膜した基板（横８２ｃｍ、縦４６ｃｍ）を用いて液晶パネル及び試料基板５０を作製した。
【００３４】
液晶パネルについては中間調の一様な画像の画像信号を入力して点灯試験を行った。ここで、試料基板５０と対比するために液晶パネルはマザーガラスにおける位置が試料基板５０と同じであるものを用いる。ＴＦＴ２のオン特性の相違は低温状態にて顕著に表れる傾向があるので、当該点灯試験は−２０℃で行った。その結果、メンテナンス前のＣＶＤ装置で活性層１０を成膜した液晶パネルでは、右端５ｃｍ程度の領域の輝度が顕著に低下していることが視認され、画面内での輝度不均一の発生が確認された。一方、メンテナンス後のＣＶＤ装置で活性層１０を成膜した液晶パネルでは画面内での輝度不均一は認められず、液晶パネルとして健全であることが確認された。
【００３５】
図４、図５は試料基板５０を上記評価装置３０で測定した結果を示すグラフであり、図４はメンテナンス前のＣＶＤ装置でａ−Ｓｉ膜５４を成膜した試料基板５０に関するものであり、図５はメンテナンス後のものである。計測はステージ３４を用いて基板面（ＸＹ面）全体について二次元的に行ったが、図示の都合上、ここでは基板横方向に沿った測定結果を示している。グラフの横軸は基板上での横方向（Ｘ方向）の座標を表し、縦軸はマイクロ波の反射強度Ｖの測定値であり、基板の縦方向（Ｙ方向）の中央での値を示している。
【００３６】
メンテナンス前に対応する図４の測定結果には反射光量の２種類の変化が現れている。一つは基板の左側で値が低く、左側から中央へ向けて徐々に値が大きくなる緩やかな分布である。もう一つは、右端に近づくに連れて著しく値が小さくなる分布である。ここで、Ｘ方向中央では反射強度信号は１１２ｍＶであったが、右端では８２ｍＶであった。前者の緩やかな分布は、ａ−Ｓｉ膜厚がマップの左半分で薄く、外周に近づくにつれて厚くなる膜厚分布を反映していると考えられる。右端の値が小さい領域は、上述した液晶パネルの低輝度領域に対応したものであり、ａ−Ｓｉ膜の膜質が悪く、これに起因して液晶パネルではＴＦＴ特性が劣化している領域と考えられる。
【００３７】
メンテナンス後に対応する図５の測定結果には、図４の場合には観察された基板右端での輝度低下は見られなかった。一方、膜厚分布と考えられる基板左端から右へ向かって反射強度Ｖが緩やかに上昇する傾向は同様に存在して、右端領域では比較的大きな反射強度（１２７ｍＶ）に達している。
【００３８】
メンテナンス前の端部での輝度不良の原因を明らかにするために、液晶パネルのサンプル領域でのＴＦＴ特性を評価し、また当該サンプル領域を試料基板５０から切り出して不純物量を調べた。サンプル領域として以下の３個所Ｓｍ１，Ｓｍ２，Ｓｍ３を設定した。
Ｓｍ１：ＣＶＤメンテナンス後の右端部（上述のＶ値が１２７ｍＶであった個所）
Ｓｍ２：ＣＶＤメンテナンス前の中央部（上述のＶ値が１１２ｍＶであった個所）
Ｓｍ３：ＣＶＤメンテナンス前の右端部（上述のＶ値が８２ｍＶであった個所）
【００３９】
図６は、各サンプル領域に対応するＴＦＴのＶｇ−Ｉｄ特性を対比して示している。グラフの横軸がゲート電圧Ｖｇ（ゲート−ソース間電圧Ｖｇｓ）であり、縦軸がドレイン電流Ｉｄ（ソース−ドレイン間電流Ｉｄｓ）である。図６（ａ）が領域Ｓｍ１のＴＦＴについての測定結果であり、また図６（ｂ）が領域Ｓｍ２、図６（ｃ）が領域Ｓｍ３に関する測定結果である。ＴＦＴのチャネル幅Ｗは１０００μｍ、チャネル長Ｌは５μｍであり、ドレイン−ソース間電圧Ｖｄｓは１０．１Ｖに設定し、３通りの温度２０℃、０℃及び−２０℃にて測定を行った。
【００４０】
図６は、サンプルＳｍ３はＳｍ１，Ｓｍ２と比較して、いずれの温度、ゲート電圧Ｖｇにおいてもオン電流Ｉｄの値が低く、ＴＦＴ特性が劣化していることを示している。
【００４１】
図７は、領域Ｓｍ２，Ｓｍ３での試料基板５０の切片について測定したＳＩＭＳプロファイルであり、左側のグラフがＳｍ２、右側のグラフがＳｍ３に対応している。グラフの横軸は試料表面からの深さであり、横軸に沿って表面側からＰＡＳ−ＳｉＮｘ、Ｓｉ及びｇ−ＳｉＮｘとの表記で示す範囲はそれぞれＳｉＮｘ膜５６、ａ−Ｓｉ膜５４及びＳｉＮｘ膜５２の深さ範囲である。また縦軸は収量であり、右側の軸がイオンカウント値、左側の軸が元素の濃度に対応している。観測された元素のうち収量が多い水素（Ｈ）、窒素（Ｎ）、シリコン（Ｓｉ）及びフッ素（Ｆ）についてのプロファイルを示している。図７（ａ）が領域Ｓｍ２の試料切片についての測定結果であり、また図７（ｂ）が領域Ｓｍ３の測定結果である。Ｓｍ２とＳｍ３との大きな違いは、Ｎ及びＦのプロファイルにある。ａ−Ｓｉ層中の含有量で比較すると、Ｎは７倍程度、Ｆは２０倍程度、中央（Ｓｍ２）と比べて端（Ｓｍ３）に多く存在している。ＮやＦの含有量を定量する上で、Ｓｉ層の原子の密度が５．０×１０２２ａｔｏｍｓ／ｃｃであると仮定すると、中央部においてＮの原子濃度は０．０６ａｔ％、Ｆの原子濃度は０．００６ａｔ％であり、端部においてＮは０．４０ａｔ％、Ｆは０．１４ａｔ％となる。特に端部におけるＮの含有量は不純物としてかなり多い値である。ＦはＰＡＳ−ＳｉＮｘ、ｇ−ＳｉＮｘの各層中においても端部では中央部より５倍程度多い。
【００４２】
なお、図示しないが酸素（Ｏ）や炭素（Ｃ）は中央と端とで有意差はなく、またナトリウム（Ｎａ）、アルミニウム（Ａｌ）、カリウム（Ｋ）、カルシウム（Ｃａ）、鉄（Ｆｅ）、銅（Ｃｕ）の各元素に関しては検出下限以下で、リン（Ｐ）は中央と端とで同程度（１０１５ａｔｏｍｓ／ｃｃ程度）であった。
【００４３】
以上述べたＴＦＴ特性及びＳＩＭＳプロファイルの測定・解析から、液晶パネルの輝度むら等の不良が、基板面内にて局所的に不純物が増加することによるａ−Ｓｉ膜の物性劣化に起因することが分かった。
【００４４】
そして、μ−ＰＣＤ法を応用した本発明の評価方法は、試料基板５０を用いて基板面内にてａ−Ｓｉ膜の物性劣化部分が存在することを検出し、それに伴う液晶パネルでの輝度不足や輝度むらの発生を推定することを可能とする。すなわち、試料基板５０にて測定された反射強度Ｖが、上述のような液晶パネルと試料基板５０との対比によって予め測定した閾値より小さい場合には、当該試料基板５０と並行して製造しているアレイ基板については輝度不足が発生するおそれがあると判断することができる。また基板面内での反射強度の変動幅が予め測定で求めた閾値以上である場合には、輝度むらが発生するおそれがあると判断することができる。このように、試料基板５０の作成段階での評価にて液晶パネルでの輝度不足や輝度むら等の不良が予見される場合には例えば、後続の製造工程を中止してＣＶＤ装置のメンテナンスを実施する等の対処を行うことができる。
【００４５】
ここで、μ−ＰＣＤ法は半導体層の下に導電体が存在するとその影響を受ける。そこで、上述の実施形態では試料基板５０として、ゲート電極６を形成するための金属膜を成膜しない基板を液晶パネル製造用のアレイ基板と並行して作製し、当該試料基板５０を評価装置３０で測定した。しかし、アレイ基板においてもａ−Ｓｉ膜の下に金属膜が配されていない領域は存在する。そのような領域は例えば、画像領域や周辺回路の形成領域以外の部分に存在し、基板の縁にはそのような領域が存在しやすい。ａ−Ｓｉ膜５４を成膜した時点で下に金属膜が存在しない当該領域を基板の縁に沿って見い出し、又は予め設計で設けておき、当該領域に評価装置３０のスポット状のレーザ光及びマイクロ波を照射してアレイ基板内でのａ−Ｓｉ膜の物性の均一性を評価することが可能である。
【００４６】
[第２実施形態]
本実施形態は活性層１０をａ−Ｓｉ膜で形成したＴＦＴを用いた液晶ディスプレイの製造方法に関する。図８は液晶ディスプレイの製造工程の概略を示すフロー図であり、ＴＦＴアレイ工程、カラーフィルタ（ＣＦ）工程、セル工程、及びモジュール（ＭＤ）工程を含む。ＴＦＴアレイ工程はガラス基板上に、フォトリソグラフィ工程、成膜工程を繰り返してＴＦＴ等の構造を形成し、アレイ基板を作製する工程である。具体的には、ゲート電極６のパターニング後、ＣＶＤ装置でｇ−ＳｉＮｘ膜（ゲート絶縁膜８）、ａ−Ｓｉ膜（活性層１０）及びｎ＋ ａ−Ｓｉ膜（オーミック接触層１２）を連続成膜し、活性層１０及びオーミック接触層１２をパターニングする。さらにドレイン電極１４及びソース電極１６、保護膜１８、コンタクトホール２２を形成した後、ＩＴＯ膜を成膜、パターニングし画素電極２０が形成される。
【００４７】
ＣＦ工程はガラス基板にブラックマトリクス、及び赤（Ｒ）、緑（Ｇ）及び青（Ｂ）等のカラーフィルタを形成し、カラーフィルタ基板を作製する工程である。
【００４８】
セル工程は、ＴＦＴアレイ工程で作製したアレイ基板と、ＣＦ工程で作製したカラーフィルタ基板とを組合わせ、その間に液晶物質を入れる工程である。具体的には、両基板の液晶側表面にポリイミドからなる配向膜を印刷し、ラビング処理を行う。さらに、シール剤塗布、基板貼り合わせ、液晶注入を含む組み立てが行われる。一般にＴＦＴアレイ工程及びＣＦ工程は大面積のマザーガラスを用いて行われ、それらの組み立て後、マザーガラス内に複数面作製された液晶パネルが切り分けられる。切断された個々の液晶パネルには偏光板が貼り付けられる。
【００４９】
ＭＤ工程は、液晶パネルにバックライトや駆動用電源などを組み付け、液晶ディスプレイを完成させる工程である。具体的には、ドライバＩＣの実装、バックライトの取り付け等を行い、最後に点灯検査を行う。
【００５０】
図９は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。ガラス基板として、実際にアレイ基板を作製するための実基板と、試料３２を作製するための評価用基板とが用意される。例えば、製造ロットを構成する複数のガラス基板（マザーガラス）の一部を評価用基板としたり、所定数のロット毎に評価対象ロットを定め、その一部のガラス基板を評価用基板に設定することができる。
【００５１】
実基板であるガラス基板４には上述の第１実施形態と同様、図１に示したＴＦＴ２が形成される。一方、このＴＦＴ２を作製する工程に並行して評価用基板を用いて試料基板を作製する。具体的には、実基板７０にはゲートメタル（ＧＭ）膜７２をスパッタリングにより成膜し（Ｓ１００）、これをパターニングして例えばゲート電極６が形成される（Ｓ１０２）。ゲート電極６の形成後、ＣＶＤ装置を用いて、ｇ−ＳｉＮｘ膜７４、ａ−Ｓｉ膜７６及びｎ＋ ａ−Ｓｉ膜７８が連続成膜される（Ｓ１０４）。図９にはここまでの工程を経たアレイ基板のゲート電極６近傍での模式的な垂直断面構造８０が示されている。
【００５２】
実基板７０に対するここまでの工程において、評価用基板９０にはｇ−ＳｉＮｘ膜７４及びａ−Ｓｉ膜７６が成膜され試料基板が作製される（Ｓ１１０）。この成膜工程Ｓ１１０は実基板７０における成膜工程Ｓ１０４と同じＣＶＤ装置を用い、評価用基板９０上のｇ−ＳｉＮｘ膜７４及びａ−Ｓｉ膜７６は実基板７０におけると同一の条件で成膜される。図９には試料基板の模式的な垂直断面構造９２が示されている。
【００５３】
本実施形態の液晶ディスプレイの製造方法では、試料基板を実基板７０における３層連続成膜工程Ｓ１０４と並行して作製すると、次に試料基板を用い、第１実施形態で述べた評価方法に基づいてａ−Ｓｉ膜７６の物性評価を行う（Ｓ１１２）。具体的には、当該試料基板を上述した評価装置３０にセットして、レーザ光照射及びマイクロ波照射を行い、例えば反射強度Ｖのマップを測定する。そして当該評価装置３０の測定結果に基づいて、基板面内にてａ−Ｓｉ膜の物性劣化部分が存在することを検出し、それに伴う液晶ディスプレイでの輝度不足や輝度むらの発生を推定する。例えば、試料基板にて測定された反射強度Ｖが、第１実施形態で述べたような液晶パネルの点灯検査との対比により予め測定した閾値より小さい場合には、当該試料基板と並行して製造している実基板については輝度不足が発生するおそれがあると判断することができる。また基板面内での反射強度の変動幅が予め測定で求めた閾値以上である場合には、輝度むらが発生するおそれがあると判断することができる。
【００５４】
実基板７０における成膜工程Ｓ１０４に続く、ｎ＋ ａ−Ｓｉ膜７８及びａ−Ｓｉ膜７６のパターニング（Ｓ１０６）以降の工程は、このａ−Ｓｉ膜の物性評価Ｓ１１２の結果、ａ−Ｓｉ膜７６の成膜プロセスが良好であると判断された場合に実施される。一方、物性評価Ｓ１１２の結果、当該成膜プロセスが不良と判断される場合には、後続処理は行わずに、不良原因の調査やＣＶＤ装置のメンテナンス等を実施する（Ｓ１１４）。
【００５５】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるａ−Ｓｉ膜の成膜プロセスについて、次の工程に移る前といった早い段階で評価することで、ラインの問題点を速やかに把握することができる。例えば、試料基板を用いた評価により品質不良が検出された場合には、当該試料基板と並行して作製された仕掛品の実基板についてはそれ以降の多数の工程を無駄に実施することを回避できる。また、従来は当該不良は点灯検査などのかなり後の工程で検出されるので、或るロットにてａ−Ｓｉ膜成膜の不良が発生してからその点灯検査までの間に後続ロットにて不良な仕掛品が作られ続けるおそれがあったところ、本発明の製造方法によればそれを防止できる。このようにして本発明の液晶ディスプレイの製造方法によれば歩留まりやラインの生産性が向上する。
【００５６】
なお、上記実施形態では、試料基板を用いたａ−Ｓｉ膜の評価結果が出るまで、実基板７０について、ａ−Ｓｉ膜７６を成膜した工程Ｓ１０４の直後の工程Ｓ１０６の実行を停止した。しかし、評価結果が出るまで実基板７０について工程を多少進めることは本発明において許容される。
【００５７】
[第３実施形態]
本実施形態は活性層１０をＬＴＰＳ膜で形成したＴＦＴを用いた液晶ディスプレイの製造方法に関する。本実施形態も上記第２実施形態と同様、図８に示した液晶ディスプレイの製造工程のうち、ＴＦＴアレイ工程でのＴＦＴの活性層１０の形成工程に関係する。
【００５８】
活性層１０のＬＴＰＳ膜は、ＣＶＤ装置で成膜したａ−Ｓｉ膜を結晶化させて形成される。レーザ結晶化法を用いる場合にはａ−Ｓｉ膜中の水素を除去してからレーザ照射しないと、アブレーションという膜が破壊する現象が生じるおそれがあることが知られている。
【００５９】
以下、ａ−Ｓｉ膜中に含有される水素の影響に関して行った実験・解析結果を説明する。
【００６０】
図１０は、反射強度ＶとＣＶＤ装置で成膜したａ−Ｓｉ膜中の水素含有量との関係を示すグラフであり、横軸が反射強度Ｖ、縦軸は原子濃度で表した水素含有量である。図１１はこの測定に用いた試料の垂直断面構造を示す模式図であり、６インチφの石英基板の上にＳｉＮ膜（厚さ１４８ｎｍ）、ＳｉＯ２膜（厚さ１７０ｎｍ）、及びａ−Ｓｉ膜（厚さ５０ｎｍ）が順次、ＣＶＤ装置で積層された構造を有する。当該構造にて水素含有量が異なる数種類の試料を作製し、試料毎に測定領域内での反射強度Ｖを測定した。図１０には、各試料の反射強度Ｖの最大値、最小値、及びピーク値（平均値）をプロットし、最大値、最小値、ピーク値それぞれについての回帰直線１２０，１２２，１２４を示している。図１０に示すように、反射強度Ｖと水素含有量とは比例関係にある。よって、上述した評価装置３０で反射強度Ｖを測定し、当該測定値からａ−Ｓｉ膜中の水素含有量を評価することが可能であることがわかった。
【００６１】
図１２は、反射強度Ｖとａ−Ｓｉ膜中のダングリングボンド密度との関係を示すグラフであり、横軸が反射強度Ｖ、縦軸がダングリングボンド密度である。成膜直後及び脱水素後それぞれのａ−Ｓｉ膜について測定を行った。成膜直後と脱水素後とではダングリングボンド密度が大きく異なり、また反射強度Ｖも大きく異なる。具体的には、成膜直後はダングリングボンド密度が低く、かつ反射強度Ｖは高い測定結果が得られ、脱水素後は逆にダングリングボンド密度が高く、かつ反射強度Ｖは低い測定結果が得られた。成膜直後に関する測定結果は、膜中の水素がａ−Ｓｉ膜中のダングリングボンドを終端化しているために、評価装置３０のレーザ照射により発生したキャリアのライフタイムτが比較的長いことによる。一方、脱水素後には終端化している水素が抜けてしまいダングリングボンドが増加するために、キャリアのライフタイムτは短くなり反射強度Ｖは小さくなる。
【００６２】
上記実験・解析結果から評価装置３０によりａ−Ｓｉ膜中の水素量を評価できることがわかる。
【００６３】
次に、脱水素処理後のレーザ照射による結晶化に関する実験結果について述べる。６インチφの石英基板（厚さ０．６２５ｍｍ）の上にＳｉＮｘ膜（厚さ１５０ｎｍ）、ＳｉＯ２膜（厚さ１７０ｎｍ）、及びａ−Ｓｉ膜（厚さ５５ｎｍ）を順次、ＣＶＤ装置で積層した試料に、レーザ光を照射する。レーザは照射出力を５０〜８５Ｗの範囲で５Ｗずつ変え、各出力での照射領域及び非照射領域での反射強度Ｖを測定した。照射出力が６０Ｗ以上の領域は、ａ−Ｓｉ膜が結晶化したことによりキャリアのライフタイムτが長くなり、レーザ光の非照射領域よりも反射強度Ｖが増加した。一方、５０Ｗの照射領域全体と５５Ｗの半分程度の領域は、非照射領域よりも反射強度Ｖが減少した。これは、弱いレーザを照射したことにより、結晶化はしない範囲で瞬間的に温度が上昇して脱水素がさらに進んだ結果、この領域のダングリングボンド密度が増加したことによる。この実験結果から、弱い出力のレーザを照射して脱水素処理を行うことが可能であることが分かった。また、評価装置３０によりａ−Ｓｉ膜中から水素が抜けた現象を確認できることを示している。
【００６４】
図１３は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。第２実施形態と同様、ガラス基板として実基板と評価用基板とが用意される。実基板であるガラス基板にはＬＴＰＳ膜からなる活性層を有するＴＦＴが形成される。ここでは当該ＬＴＰＳ ＴＦＴはボトムゲート型とし、実基板１５０上にＧＭ膜１５２をスパッタリングにより成膜し（Ｓ１８０）、これをパターニングして例えばゲート電極１５４が形成される（Ｓ１８２）。ゲート電極１５４の形成後、ＣＶＤ装置を用いて、ｇ−ＳｉＮｘ膜１５６、ｇ−ＳｉＯ２膜１５８（ゲート酸化膜）及びａ−Ｓｉ膜１６０が連続成膜される（Ｓ１８４）。しかる後、アニール炉を用いてガラス基板の融点以下の高温、例えば４５０℃程度でアニールして脱水素処理を行う（Ｓ１８６）。ちなみに、レーザアニールは水素の突沸により上述のアブレーションを起こすため、この段階での脱水素処理には用いられない。図１３にはここまでの工程を経た実基板のゲート電極１５４近傍での模式的な垂直断面構造１６２が示されている。
【００６５】
実基板１５０にＴＦＴを形成するための上述の工程と並行して、評価用基板１７０を用いて試料基板を作成する。実基板１５０に対する脱水素処理Ｓ１８６までの工程において、評価用基板１７０には実基板１５０の成膜工程Ｓ１８４と同一のＣＶＤ装置及び同一条件でｇ−ＳｉＮｘ膜１５６、ｇ−ＳｉＯ２膜１５８及びａ−Ｓｉ膜１６０が成膜される（Ｓ１９０）。しかる後、評価用基板１７０上のａ−Ｓｉ膜１６０についても実基板１５０における脱水素処理Ｓ１８６と同一条件の脱水素処理が行われて試料基板が作製される（Ｓ１９２）。図１３には試料基板の模式的な垂直断面構造１７２が示されている。
【００６６】
本実施形態の液晶ディスプレイの製造方法では、試料基板を実基板１５０における３層連続成膜工程Ｓ１８４及び脱水素処理Ｓ１８６と並行して作製すると、次に試料基板を用い第１実施形態で述べた評価方法に基づいてａ−Ｓｉ膜１６０の物性評価を行う（Ｓ１９４）。具体的には、当該試料基板を評価装置３０にセットして、レーザ光照射及びマイクロ波照射を行い、例えば反射強度Ｖのマップを測定する。
【００６７】
そして上述した実験等で得られた知見に基づいて、当該評価装置３０の測定結果から試料基板のａ−Ｓｉ膜１６０中の水素量又はその面内分布を評価する。例えば、図１０の実験結果を利用して、試料基板面内での反射強度Ｖがａ−Ｓｉ膜１６０内の水素含有量が十分に減少していることを示す値であるか判断し、脱水素処理が良好であるか否かを判断する。脱水素処理が良好である場合は、実基板１５０について脱水素処理Ｓ１８６の次のＳｉ層レーザ結晶化工程に進める（Ｓ１８８）。一方、脱水素が不十分であると判断する場合には例えばアニール炉を用いて再度４５０℃程度に維持する脱水素処理Ｓ１８６をやり直す。ここでやり直しの脱水素処理Ｓ１８６は上述の実験での知見に基づいて、既に或る程度、水素量が低下してアブレーションのおそれが低い場合には低照射出力のレーザアニールで行うこともでき、この方法はアニール炉による処理より短時間で処理を完了させることができる。このレーザアニールを適用可能か否かの判断を的確に行うには脱水素後の水素量を確認する必要があるが、μ−ＰＣＤ法を利用した物性評価Ｓ１９４はこれを可能とする。
【００６８】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるＬＴＰＳ膜の脱水素処理について次のレーザ結晶化工程に移る前に評価することで、脱水素処理が不十分である場合に追加処理を行って水素量を低減させ、レーザ結晶化でのアブレーションを回避することができ、歩留まりが向上する。
【００６９】
従来はＬＴＰＳ ＴＦＴ製造プロセスにおいて、ａ−Ｓｉ膜を結晶化した後のＳｉ膜の管理の重要が認識され、当該管理にμ−ＰＣＤ法を用いた評価が利用されてきた。しかし、結晶化前のスターティングマテリアルとしてのＣＶＤ成膜のａ−Ｓｉ膜の管理も同様に重要であり、本実施形態のＬＴＰＳ ＴＦＴ製造プロセスではこのａ−Ｓｉ膜の管理を上述の本発明の評価方法を利用して好適に行う。
【００７０】
[第４実施形態]
本実施形態は第２実施形態と同様、活性層１０をａ−Ｓｉ膜で形成したＴＦＴを用いた液晶ディスプレイの製造方法に関する。第２実施形態では、ＧＭ膜のパターニングＳ１０２後、連続成膜されるｇ−ＳｉＮｘ膜７４、ａ−Ｓｉ膜７６及びｎ＋ ａ−Ｓｉ膜７８のうちａ−Ｓｉ膜７６を試料基板に形成してその良否を判定した。これに対し、本実施形態では、ｎ＋ ａ−Ｓｉ膜７８を試料基板に形成してその良否を判定する。
【００７１】
具体的には、オーミック接触層１２としてのｎ＋ ａ−Ｓｉ膜７８の良否はその物性のうち例えば、抵抗値に基づいて評価できる。Ｇ６ガラス基板（厚み０．７ｍｍ）上に条件を変えてｎ＋ ａ−Ｓｉ膜（厚み２５ｎｍ）を作製し、ガラス基板の中央部と端部とでそれぞれ約１０ｃｍ角の領域について反射強度Ｖと４端子抵抗率及び２端子抵抗値とを測定した。ｎ＋ ａ−Ｓｉ膜の成膜条件はＣＶＤに用いるモノシラン（ＳｉＨ４）ガスに混ぜるホスフィン（ＰＨ３）ガスのパーセンテージを変え、ＰＨ３／ＳｉＨ４流量比を２．８〜４．６％にて０．６％ステップで４段階の試料を作製した。またＣＶＤ装置のメンテナンス前と後とでそれぞれ試料を作製し測定を行った。
【００７２】
図１４、図１５は各試料の測定結果を示す散布図であり、ｎ＋ ａ−Ｓｉ膜の反射強度Ｖと抵抗との相関を示している。横軸は図１４，図１５共に反射強度Ｖである。図１４の縦軸は４端子抵抗率の逆数に比例する値であり、図１５の縦軸は２端子抵抗値の逆数に比例する値である。図１４，図１５から反射強度Ｖが大きいと抵抗が小さい傾向が存在することが読み取れ、反射強度Ｖが大きいほどオーミック接触層１２としての物性が良いと判断することができる。ちなみに今回の測定ではＰＨ３／ＳｉＨ４流量比が２．８％で、メンテナンス直前の基板の端での反射強度Ｖの測定値が高かった。
【００７３】
評価装置３０によるｎ＋ ａ−Ｓｉ膜の評価においては以下の特徴がある。まずリン（Ｐ）をドーピングしていることによりａ−Ｓｉ膜よりキャリアが多く、その分、マイクロ波の反射率が大きくなり、大きな反射強度Ｖが観察される。また、Ｐの含有量や活性化率等の影響を受け、存在するキャリアの量に従い測定値が大きくなる。すなわち測定値が大きいほど抵抗率が低い。
【００７４】
上述のいくつかの試料条件でのｎ＋ ａ−Ｓｉ膜を使って、図１に示すようなＴＦＴを作製して特性を比較した。具体的には、ＣＶＤ装置のメンテナンス前にてＰＨ３／ＳｉＨ４流量比を２．８％と４．６％としてｎ＋ ａ−Ｓｉ膜を作製した。そして基板の中央部のＴＦＴと端部のＴＦＴとについて、ドレイン−ソース間電圧Ｖｄｓを０．１Ｖに設定し、３通りの温度２０℃、０℃及び−２０℃にてＶｇ−Ｉｄ特性を測定した。図１６は当該特性におけるゲート−ソース間電圧Ｖｇｓが２３Ｖでのドレイン電流Ｉｄと、反射強度Ｖとの関係を示しており、横軸が反射強度Ｖ、縦軸がドレイン電流Ｉｄである。図１６に示す結果から、測定温度が下がるとオン電流Ｉｄの値は小さくなるが、いずれの温度においてもｎ＋ ａ−Ｓｉ膜の反射強度Ｖが小さいとオン電流Ｉｄも小さくなる傾向が現れている。つまりｎ＋ ａ−Ｓｉ膜の反射強度Ｖが小さいことは、図１における活性層１０とドレイン電極１４及びソース電極１６との間のオーミック接触層１２の抵抗値が高いことを意味し、その結果、ＴＦＴのオン電流値が小さくなる。
【００７５】
上記実験・解析結果から評価装置３０によりａ−Ｓｉ ＴＦＴ製造プロセスにおけるｎ＋ ａ−Ｓｉ膜の物性管理が可能であることがわかった。
【００７６】
図１７は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。第２実施形態と同様、ガラス基板として実基板と評価用基板とが用意される。実基板７０であるガラス基板にはａ−Ｓｉ膜からなる活性層を有するＴＦＴが形成される。当該ＴＦＴは第２実施形態と同様であり、図１７の実基板７０について記載（図の左半分）は図９の左半分と同じである。第２実施形態との相違は、実基板７０と並行して作製する試料基板が評価用基板２００上にｇ−ＳｉＮｘ膜７４及びｎ＋ ａ−Ｓｉ膜７８を連続成膜されるものである点である（Ｓ２１０）。この成膜工程Ｓ２１０は実基板７０における成膜工程Ｓ１０４と同じＣＶＤ装置を用いて実基板７０と同一の条件で成膜される。図１７には試料基板の模式的な垂直断面構造２０２が示されている。
【００７７】
本実施形態の液晶ディスプレイの製造方法では、試料基板を実基板７０における３層連続成膜工程Ｓ１０４と並行して作製すると、次に試料基板を用い第１実施形態で述べた評価方法に基づいてｎ＋ ａ−Ｓｉ膜７８の物性評価を行う（Ｓ２１２）。具体的には、第２実施形態と同様に試料基板について反射強度Ｖのマップを測定する。そして上述した実験等で得られた知見に基づいて、当該評価装置３０の測定結果から試料基板のｎ＋ ａ−Ｓｉ膜７８の抵抗又はその面内均一性を評価する。例えば、試料基板面内でのｎ＋ ａ−Ｓｉ膜７８の抵抗が十分に小さいか、また均一であるか判断し、ｎ＋ ａ−Ｓｉ膜７８の成膜が良好であるか否かを判断する。
【００７８】
実基板７０における成膜工程Ｓ１０４に続く、ｎ＋ ａ−Ｓｉ膜７８及びａ−Ｓｉ膜７６のパターニング（Ｓ１０６）以降の工程は、このｎ＋ ａ−Ｓｉ膜の物性評価Ｓ２１２の結果、ｎ＋ ａ−Ｓｉ膜７８の成膜プロセスが良好であると判断された場合に実施される。一方、物性評価Ｓ２１２の結果、抵抗増加等の問題があると判断される場合には、ＣＶＤ装置に何らかの異常があるか、成膜条件設定が誤っていると判断して、装置のメンテナンスあるいは条件を設定し直す（Ｓ２１４）。
【００７９】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるｎ＋ ａ−Ｓｉ膜の成膜プロセスについて、次の工程に移る前といった早い段階で評価することで、ラインの問題点を速やかに把握することができる。よって、第２実施形態と同様の効果が得られる。すなわち、例えば、試料基板を用いた評価により品質不良が検出された場合には、当該試料基板と並行して作製された仕掛品の実基板についてはそれ以降の多数の工程を無駄に実施することを回避できる。また、従来は当該不良は点灯検査などのかなり後の工程で検出され、或るロットにてａ−Ｓｉ膜成膜の不良が発生してからその点灯検査までの間に後続ロットにて不良な仕掛品が作られ続けるおそれがあったところ、本発明の製造方法によればそれを防止できる。このようにして本発明の液晶ディスプレイの製造方法によれば歩留まりやラインの生産性が向上する。
【００８０】
なお、試料基板を用いたｎ＋ ａ−Ｓｉ膜の評価結果が出るまで、実基板７０について工程を多少進めることは第２実施形態と同様、許容される。
【００８１】
[第５実施形態]
本実施形態は第２及び第４実施形態と同様、活性層１０をａ−Ｓｉ膜で形成したＴＦＴを用いた液晶ディスプレイの製造方法に関する。第２実施形態ではａ−Ｓｉ膜７６を試料基板に形成してその良否を判定し、第４実施形態ではｎ＋ ａ−Ｓｉ膜７８を試料基板に形成してその良否を判定した。これに対し、本実施形態では、実基板に対するプロセスと並行して、当該２種類の試料基板を作製してその良否を判定する。
【００８２】
図１８は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。第２〜第４の実施形態と同様、ガラス基板として実基板と評価用基板とが用意される。実基板７０であるガラス基板にはａ−Ｓｉ膜からなる活性層を有するＴＦＴが形成される。当該ＴＦＴは第２及び第４実施形態と同様であり、図１８の実基板７０について記載（図の左半分）は図９及び図１７の左半分と同じである。
【００８３】
本実施形態では評価用基板を２枚用意し、一方の評価用基板９０を用いて垂直断面構造９２を有する第２実施形態と同様の試料基板を作製し（Ｓ１１０）、他方の評価用基板２００を用いて垂直断面構造２０２を有する第４実施形態と同様の試料基板を作製する（Ｓ２１０）。この成膜工程Ｓ１１０，Ｓ２１０は実基板７０における成膜工程Ｓ１０４と同じＣＶＤ装置を用いて実基板７０と同一の条件で成膜される。そして、各試料基板を用い第１実施形態で述べた評価方法に基づいて第２及び第４実施形態と同様にしてａ−Ｓｉ膜７６の物性評価とｎ＋ ａ−Ｓｉ膜７８の物性評価とを行う（Ｓ２２０）。そしてａ−Ｓｉ膜７６の成膜プロセス及びｎ＋ ａ−Ｓｉ膜７８の成膜プロセスが良好である場合に、実基板７０における工程Ｓ１０６以降に実施される。一方、ａ−Ｓｉ膜７６の成膜プロセス又はｎ＋ ａ−Ｓｉ膜７８の成膜プロセスが不良と判断される場合には、ＣＶＤ装置のメンテナンスを行う（Ｓ２２２）。
【００８４】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるａ−Ｓｉ膜及びｎ＋ ａ−Ｓｉ膜の成膜プロセスについて早い段階で評価することで、第２及び第４実施形態で述べた効果が得られる。
【００８５】
[第６実施形態]
本実施形態はガラス基板上に成膜したａ−Ｓｉ膜をレーザでアニールして結晶性シリコン膜を形成し、当該結晶化Ｓｉ膜を用いてトランジスタ等を形成する半導体装置の製造方法に関する。
【００８６】
ＬＴＰＳ等のｐｏｌｙ−Ｓｉ膜の移動度はａ−Ｓｉ膜よりは大きいが、単結晶Ｓｉと比較すると小さい。そこでトランジスタ等の素子の高速化等を図るため、ａ−Ｓｉ膜をレーザアニールにより溶融・結晶化し、単結晶（ｃ−Ｓｉ）膜又は擬似的なｃ−Ｓｉ膜を形成する技術が存在する。当該技術を用いれば、大面積のガラス基板にｃ−Ｓｉ膜を形成することが可能である。
【００８７】
本実施形態では液晶ディスプレイのアレイ基板に形成されるＴＦＴを、当該技術によりガラス基板上に形成したｃ−Ｓｉ膜を用いて形成する例を説明する。ｃ−Ｓｉ膜を用いたＴＦＴでは、ｃ−Ｓｉ膜は活性層を構成し、その上にゲート電極、ドレイン電極及びソース電極が形成される。
【００８８】
図１９は本実施形態における液晶ディスプレイの製造方法を説明する模式図である。本製造方法では、上述した第２〜５の実施形態と相違し、実基板と別個に評価用基板を用意する必要はなく、実基板そのものを評価に用いる。
【００８９】
実基板であるガラス基板２５０の表面に、汚染防止膜とするＳｉＮｘ膜２５２、及び結晶化対象となるａ−Ｓｉ膜をＣＶＤ装置で連続成膜する（Ｓ２７０）。ここでＳｉＮｘ膜２５２は、レーザアニール時にガラス基板２５０から半導体膜の特性を劣化させる不純物がａ−Ｓｉ膜へ拡散することを防止するために設けられる。
【００９０】
レーザアニール前にアブレーション防止のためにａ−Ｓｉ膜に対して脱水素処理を行う（Ｓ２７２）。しかる後に、レーザ光を照射してａ−Ｓｉ膜の結晶化を行いｃ−Ｓｉ膜２５４を形成する（Ｓ２７４）。図１９には試料基板の模式的な垂直断面構造２５６が示されている。
【００９１】
本実施形態の液晶ディスプレイの製造方法では、ａ−Ｓｉ膜の結晶化を行うと、形成されたｃ−Ｓｉ膜のパターニング等の後続処理を行う前に第１実施形態で述べた評価方法に基づいてｃ−Ｓｉ膜２５４の結晶性の評価を行う（Ｓ２７６）。具体的には、レーザ結晶化処理後の実基板を評価装置３０にセットして、レーザ光照射及びマイクロ波照射を行い、例えば反射強度Ｖのマップを測定する。
【００９２】
第３実施形態で述べたように、ａ−Ｓｉ膜の結晶化によりキャリアのライフタイムτは長くなり反射強度Ｖは増加する。よって、反射強度Ｖに基づいてｃ−Ｓｉ膜２５４の結晶性を評価することができる。
【００９３】
よって反射強度Ｖから良好に結晶化されていると判断する場合は、ｃ−Ｓｉ膜のパターニング処理Ｓ２７８、ゲート絶縁膜となるＳｉＯ２膜の成膜Ｓ２８０等の実基板についての後続工程が開始される。一方、結晶化が不十分であったり不均一である等、結晶化処理の不良が判断される場合には、レーザ結晶化装置のメンテナンスを行う（Ｓ２８２）。
【００９４】
このように液晶ディスプレイの製造プロセスの極めて初期の段階で行われるａ−Ｓｉ膜の結晶化によるｃ−Ｓｉ膜の成膜プロセスについて、当該ｃ−Ｓｉ膜を用いたトランジスタ等の素子の形成前に評価することで、上述の実施形態で述べたように液晶ディスプレイの歩留まりやラインの生産性が向上する。
【符号の説明】
【００９５】
２ ＴＦＴ、４，２５０ ガラス基板、６，１５４ ゲート電極、８ ゲート絶縁膜、１０ 活性層、１２ オーミック接触層、１４ ドレイン電極、１６ ソース電極、１８ 保護膜、２０ 画素電極、２２ コンタクトホール、３０ 評価装置、３２ 試料、３４ ステージ、３６ レーザ光照射手段、３８ マイクロ波照射手段、４０ 反射波検出手段、５０ 試料基板、５２，５６，２５２ ＳｉＮｘ膜、５４，７６，１６０ ａ−Ｓｉ膜、７０，１５０ 実基板、７２，１５２ ゲートメタル膜、７４，１５６ ｇ−ＳｉＮｘ膜、１５８ ｇ−ＳｉＯ２膜、７８ ｎ＋ ａ−Ｓｉ膜、２５４ ｃ−Ｓｉ膜。
【特許請求の範囲】
【請求項１】
絶縁体からなる基板上に非晶質半導体膜を成膜した評価対象基板に対してレーザ光を照射するレーザ光照射ステップと、
前記評価対象基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価する評価ステップと、
を有することを特徴とする非晶質半導体膜の評価方法。
【請求項２】
基板上に非晶質半導体膜を成膜する成膜工程を含んで半導体装置を製造する方法において、
前記成膜工程により絶縁体からなる基板上に前記非晶質半導体膜を形成した評価対象基板に対して、レーザ光を照射するレーザ光照射ステップと、
前記評価対象基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記評価対象基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価し前記成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
絶縁体からなる基板上に薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上にゲート絶縁膜を成膜する絶縁膜成膜工程と、前記ゲート絶縁膜上に非晶質半導体膜を成膜し、前記薄膜トランジスタの活性層を形成する半導体膜成膜工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、
前記薄膜トランジスタの製造と並行して前記絶縁膜成膜工程及び前記半導体膜成膜工程において前記基板上に前記ゲート絶縁膜及び前記非晶質半導体膜を積層して標本基板を作製する標本作製ステップと、
前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、
前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価し前記半導体膜成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、
を有し、前記半導体装置の製造途中にて前記半導体膜成膜工程の不良への対処を可能とすることを特徴とする半導体装置の製造方法。
【請求項４】
絶縁体からなる基板上に非晶質半導体膜を成膜する半導体膜成膜工程と、前記非晶質半導体膜中の水素含有量を低減させる脱水素工程と、前記脱水素工程後の前記非晶質半導体膜をレーザ光の照射により結晶化して、薄膜トランジスタの活性層とする多結晶半導体膜を形成するレーザ結晶化工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、
前記薄膜トランジスタの製造と並行して前記半導体膜成膜工程において前記基板上に前記非晶質半導体膜を成膜し、前記脱水素工程において当該非晶質半導体膜中の水素含有量を低減して標本基板を作製する標本作製ステップと、
前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、
前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、前記非晶質半導体膜の脱水素の程度及びその基板面内での均一性を前記レーザ結晶化工程前に評価する評価ステップと、
前記評価ステップにて前記脱水素の不足が検出された場合に追加の脱水素処理を行う追加脱水素工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
絶縁体からなる基板上に薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上にゲート絶縁膜を成膜する絶縁膜成膜工程と、前記ゲート絶縁膜上に前記薄膜トランジスタの活性層となる非晶質半導体膜を成膜する半導体膜成膜工程と、前記非晶質半導体膜上に前記活性層と前記薄膜トランジスタのソース電極及びドレイン電極との間のオーミック接触層となる低抵抗非晶質半導体膜を成膜するオーミック層成膜工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、
前記薄膜トランジスタの製造と並行して前記絶縁膜成膜工程及び前記オーミック層成膜工程において前記基板上に前記ゲート絶縁膜及び前記低抵抗非晶質半導体膜を積層して標本基板を作製する標本作製ステップと、
前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、
前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記低抵抗非晶質半導体膜の物性の均一性を評価し前記オーミック層成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、
を有し、前記半導体装置の製造途中にて前記オーミック層成膜工程の不良への対処を可能とすることを特徴とする半導体装置の製造方法。
【請求項１】
絶縁体からなる基板上に非晶質半導体膜を成膜した評価対象基板に対してレーザ光を照射するレーザ光照射ステップと、
前記評価対象基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価する評価ステップと、
を有することを特徴とする非晶質半導体膜の評価方法。
【請求項２】
基板上に非晶質半導体膜を成膜する成膜工程を含んで半導体装置を製造する方法において、
前記成膜工程により絶縁体からなる基板上に前記非晶質半導体膜を形成した評価対象基板に対して、レーザ光を照射するレーザ光照射ステップと、
前記評価対象基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記評価対象基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価し前記成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
絶縁体からなる基板上に薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上にゲート絶縁膜を成膜する絶縁膜成膜工程と、前記ゲート絶縁膜上に非晶質半導体膜を成膜し、前記薄膜トランジスタの活性層を形成する半導体膜成膜工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、
前記薄膜トランジスタの製造と並行して前記絶縁膜成膜工程及び前記半導体膜成膜工程において前記基板上に前記ゲート絶縁膜及び前記非晶質半導体膜を積層して標本基板を作製する標本作製ステップと、
前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、
前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記非晶質半導体膜の物性の均一性を評価し前記半導体膜成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、
を有し、前記半導体装置の製造途中にて前記半導体膜成膜工程の不良への対処を可能とすることを特徴とする半導体装置の製造方法。
【請求項４】
絶縁体からなる基板上に非晶質半導体膜を成膜する半導体膜成膜工程と、前記非晶質半導体膜中の水素含有量を低減させる脱水素工程と、前記脱水素工程後の前記非晶質半導体膜をレーザ光の照射により結晶化して、薄膜トランジスタの活性層とする多結晶半導体膜を形成するレーザ結晶化工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、
前記薄膜トランジスタの製造と並行して前記半導体膜成膜工程において前記基板上に前記非晶質半導体膜を成膜し、前記脱水素工程において当該非晶質半導体膜中の水素含有量を低減して標本基板を作製する標本作製ステップと、
前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、
前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、前記非晶質半導体膜の脱水素の程度及びその基板面内での均一性を前記レーザ結晶化工程前に評価する評価ステップと、
前記評価ステップにて前記脱水素の不足が検出された場合に追加の脱水素処理を行う追加脱水素工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
絶縁体からなる基板上に薄膜トランジスタのゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上にゲート絶縁膜を成膜する絶縁膜成膜工程と、前記ゲート絶縁膜上に前記薄膜トランジスタの活性層となる非晶質半導体膜を成膜する半導体膜成膜工程と、前記非晶質半導体膜上に前記活性層と前記薄膜トランジスタのソース電極及びドレイン電極との間のオーミック接触層となる低抵抗非晶質半導体膜を成膜するオーミック層成膜工程とを含んで、前記薄膜トランジスタを用いた半導体装置を製造する方法であって、
前記薄膜トランジスタの製造と並行して前記絶縁膜成膜工程及び前記オーミック層成膜工程において前記基板上に前記ゲート絶縁膜及び前記低抵抗非晶質半導体膜を積層して標本基板を作製する標本作製ステップと、
前記標本基板に対して、レーザ光を照射するレーザ光照射ステップと、
前記標本基板の前記レーザ光を照射した各サンプリング点に、前記レーザ光照射ステップに引き続いてマイクロ波を照射し、その反射強度を測定するマイクロ波照射ステップと、
前記標本基板の前記各サンプリング点での前記反射強度の測定結果に基づいて、基板面内での前記低抵抗非晶質半導体膜の物性の均一性を評価し前記オーミック層成膜工程の不良を前記半導体装置の製造完了前に検出する評価ステップと、
を有し、前記半導体装置の製造途中にて前記オーミック層成膜工程の不良への対処を可能とすることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１３−３０５４２（Ｐ２０１３−３０５４２Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６４２１５（Ｐ２０１１−１６４２１５）
【出願日】平成２３年７月２７日（２０１１．７．２７）
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２７日（２０１１．７．２７）
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
[ Back to top ]