Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
非晶質酸化物、及び電界効果型トランジスタ
説明

非晶質酸化物、及び電界効果型トランジスタ

【課題】TFTの活性層等に適用できる新規な非晶質酸化物を提供する。
【解決手段】非晶質酸化物が微結晶を含む、又は層厚方向に組成が変化していること、又は所定の材料を含むことを特徴とする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、非晶質酸化物に関する。また、該非晶質酸化物を用いた電界効果型トランジスタに関する。
【背景技術】
【0002】
近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。
【0003】
これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ(Thin Film Transistor:TFT)のアクティブマトリクス回路により駆動されている。
【0004】
一方、これらFPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
【0005】
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
【0006】
そこで、低温での成膜が可能な、たとえばZnOを材料とした酸化物半導体薄膜を用いるTFTの開発が活発に行われている(特許文献1)。
【0007】
一方、従来の酸化物半導体薄膜を用いたTFTは、シリコンを用いたTFTに並ぶだけの充分な特性が得られていなかった。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2003−298062号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明の目的は、TFTなど半導体デバイスの活性層に用いられて好適な半導体となる非晶質酸化物及び電界効果型トランジスタを提供することにある。
【課題を解決するための手段】
【0010】
本発明の第1の骨子は、
非晶質酸化物であって、
前記非晶質酸化物は、微結晶を含み、且つ
電子キャリア濃度が1018/cm未満である、ことを特徴とする。
【0011】
本発明の第2の骨子は、非晶質酸化物であって、
前記非晶質酸化物は、微結晶を含み、且つ
電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す、
ことを特徴とする。
【0012】
本発明の第3の骨子は、電界効果型トランジスタであって、
微結晶を含む非晶質酸化物を有する活性層と、
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、
を具備することを特徴とする。
【0013】
本発明の第4の骨子は、非晶質酸化物であって、
前記非晶質酸化物は層厚方向に組成が変化しており、且つ、
前記非晶質酸化物は、
電子キャリア濃度が1018/cm未満である、ことを特徴とする。
【0014】
本発明の第5の骨子は、電界効果型トランジスタであって、
層厚方向に組成が変化している非晶質酸化物を含む活性層と、
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、
を具備し、
前記活性層は、第1の領域と該第1の領域よりも前記ゲート絶縁膜に近い第2の領域とを含み、
前記第2の領域の酸素濃度が、前記第1の領域の酸素濃度より高いことを特徴とする。
【0015】
本発明の第6の骨子は、電界効果型トランジスタであって、
InあるいはZnの少なくとも一方を有する非晶質酸化物を含む活性層と、
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、
を具備し、
前記活性層は、第1の領域と該第1の領域よりも前記ゲート絶縁膜に近い第2の領域とを含み、
前記第2の領域のIn濃度あるいはZn濃度が、前記第1の領域のIn濃度あるいはZn濃度より高いことを特徴とする。
【0016】
本発明の第7の骨子は、
非晶質酸化物であって、
前記非晶質酸化物は膜厚方向に組成が変化しており、且つ、
前記非晶質酸化物は、
電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す、
ことを特徴とする。
【0017】
本発明の第8の骨子は、
電界効果型トランジスタであって、In及びZnを有する非晶質酸化物を含む活性層と、
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、
を具備し、
前記活性層は、第1の領域と該第1の領域よりも前記ゲート絶縁膜に近い第2の領域とを含み、
前記第2の領域のIn濃度が、前記第1の領域のIn濃度より高いか、あるいは前記第2の領域のZn濃度が、前記第1の領域のZn濃度より高いことを特徴とする。
【0018】
本発明の第9の骨子は、
非晶質酸化物であって、
該非晶質酸化物の電子キャリア濃度が1018/cm未満であり、且つ
Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる1種または複数種の元素を含むことを特徴とする。
【0019】
本発明の第10の骨子は、
非晶質酸化物であって、
前記非晶質酸化物は、電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示し、且つ
Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる少なくとも1種の元素を含むことを特徴とする。
【0020】
本発明の第11の骨子は、
電界効果型トランジスタであって、
Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる少なくとも1種の元素を含む非晶質酸化物を有する活性層と、
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、
を具備することを特徴とする。
【0021】
本発明においては、前記非晶質酸化物が、In、Zn、及びSnの少なくとも一つを含有する酸化物であることが好ましい。
【0022】
又、本発明においては、前記非晶質酸化物が、In、Ga、及びZnを含有する酸化物であることが好ましいものである。
【0023】
また、本発明においては、
前記非晶質酸化物が、InとZnとSnを含む酸化物、InとZnを含む酸化物、InとSnを含む酸化物、またはInを含む酸化物のいずれかであることが好ましいのものである。
【0024】
ところで、本発明者が酸化物半導体を検討したところ、ZnOは、一般に安定なアモルファス相を形成することができないことが判った。そして、殆どのZnOは多結晶相を呈するために、多結晶粒子間の界面でキャリアは散乱され、結果として電子移動度を大きくすることができないようである。
【0025】
また、ZnOには、酸素欠陥が入りやすく、キャリア電子が多数発生してしまうため、電気伝導度を小さくすることが難しい。このために、トランジスタのゲート電圧が無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、TFTのノーマリーオフ動作を実現できないことが判った。また、トランジスタのオン・オフ比を大きくすることも難しいようである。
【0026】
また、本発明者は、特開2000−044236号公報に記載されている非晶質酸化物膜ZnIn(x+3y/2+3z/2)(式中、MはAl及びGaのうち少なくとも一つの元素である。)について検討した。この材料は、電子キャリア濃度が、1018/cm以上であり、単なる透明電極としては好適な材料である。
【0027】
しかし、電子キャリア濃度が1018/cm以上の酸化物をTFTのチャネル層に用いた場合、オン・オフ比が十分にとれず、ノーマリーオフ型のTFTにはふさわしくないことが分かった。
【0028】
つまり、従来の非晶質酸化物膜では、電子キャリア濃度が1018/cm未満の膜を得ることはできていなかった。
【0029】
本発明者は、電界効果型トランジスタの活性層として、電子キャリア濃度が1018/cm未満の非晶質酸化物を用いたTFTを作製したところ、所望の特性のTFTが得られ、トランジスタなどの半導体デバイスに適用できることを発見した。
【0030】
本発明者らは、InGaO(ZnO)、及びこの材料の成膜条件に関する研究開発を精力的に進めた結果、成膜時の酸素雰囲気の条件を制御することで、電子キャリア濃度を1018/cm未満にできることを見出した。
【0031】
なお、上述したとおり、非晶質酸化物をTFTのチャネルとなる活性層として使用する場合に主眼をおいて説明したが、本発明は、このような活性層に使用する場合に限定されるものではない。
【発明の効果】
【0032】
本発明によれば、例えばTFTのチャネル層に好適に用いられる非晶質酸化物を提供できる。また、優れた特性の電界効果型トランジスタを提供できる。
【図面の簡単な説明】
【0033】
【図1】パルスレーザー蒸着法で成膜したIn−Ga−Zn−O系アモルファス膜の電子キャリア濃度と成膜中の酸素分圧の関係を示すグラフである。
【図2】アルゴンガスを用いたスパッタ法で成膜したIn−Ga−Zn−O系アモルファス膜の電気伝導度と成膜中の酸素分圧の関係を示すグラフである。
【図3】パルスレーザー蒸着法で成膜したIn−Ga−Zn−O系アモルファス膜の電子キャリアの数と電子移動度の関係を示すグラフである。
【図4】酸素分圧0.8Paの雰囲気でパルスレーザー蒸着法で成膜したInGaO(Zn1−xMgO)のxの値に対する電気伝導度、キャリア濃度、電子移動度の変化を示すグラフである。
【図5】トップゲート型MISFET素子構造を示す模式図である。
【図6】トップゲート型MISFET素子の電流−電圧特性を示すグラフである。
【図7】PLD法により成膜する場合の成膜装置の模式図である。
【図8】SP法により成膜する場合の成膜装置の模式図である。
【発明を実施するための形態】
【0034】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【0035】
以下、第1から第3の実施形態において、上記第1から第3の本発明を説明する。
【0036】
その後、本発明に適用できる非晶質酸化物材料について詳述する。なお、以下の実施形態においては、In−Ga−Zn−O系の酸化物に関して主として説明するが、本発明はこれらの組成の材料に限定されるものではない。
【0037】
(第1の実施形態:微結晶を含有する非晶質酸化物)
本実施形態に係る発明は、非晶質酸化物に関し、
該非晶質酸化物は微結晶を含むことを特徴とする。
ここで、非晶質酸化物内に微結晶が含有されているか否かは、例えば成膜された非晶質酸化物の膜の断面TEM(透過型電子顕微鏡)写真などから判断される。
上記非晶質酸化物膜とは例えば、具体的には、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される。
【0038】
ここでいう、非晶質酸化物とは、その電子キャリア濃度が1018/cm未満である酸化物であるか、電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す酸化物などである。どのような用途のTFTに用いるかにもよるが、前記非晶質酸化物を用いてノーマリーオフ型のTFTを構成することは好ましい。
【0039】
または、In−Ga−Zn−Mg−Oを含み構成され、結晶状態の組成がInGaO(Zn1−xMgO)(mは6未満の自然数、0<x≦1)で表される。
【0040】
なお、これら非晶質酸化物の膜において、電子移動度が1cm/(V・秒)超にすることも好ましい形態である。
【0041】
上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1マイクロアンペア未満のノーマリーオフで、オン・オフ比が10超のトランジスタ特性を持ち、かつ可視光に透明で、フレキシブルなTFTを作成することができることを見出した。
【0042】
なお、上記透明膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。透明膜を形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。
【0043】
上記透明酸化物膜をチャネル層に利用する際には、Al、Y、又はHfOの1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜を用いトランジスタを形成することも好ましい形態である。
【0044】
また、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中および、光照射下で成膜することも好ましい形態である。
【0045】
本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。
【0046】
透明半絶縁性アモルファス酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が1cm/(V・秒)超、好ましくは5cm/(V・秒)超、かつ電子キャリア濃度が1018/cm未満、好ましくは、1016/cm未満のときは、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10マイクロアンペア未満、好ましくは0.1マイクロアンペア未満にすることができる。また、該薄膜を用いれば、電子移動度が1cm/(V・秒)超、好ましくは5cm/(V・秒)超の時は、ピンチオフ後の飽和電流を10マイクロアンペア超にでき、オン・オフ比を10超とすることができる。
【0047】
TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。
【0048】
なお、上記TFTの構造は、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ(トップゲート)構造のものに用いることができる。また、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造のものに用いることができる。
【0049】
(膜組成について)
結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される透明アモルファス酸化物薄膜は、mの値が6未満の場合は、800℃以上の高温までアモルファス状態が安定に保たれるが、mの値が大きくなるにつれ結晶化しやすくなる。すなわち、InGaOに対するZnOの比が増大して、ZnO組成に近づくにつれ、結晶化しやすくなる。
【0050】
したがって、アモルファスTFTのチャネル層としては、mの値が6未満であることが好ましい。但し、成膜時光照射下では、mの値が小さくても、微結晶が形成できることもわかった。
【0051】
成膜方法は、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。さらに、量産性の観点から、スパッタ法が最も適している。
【0052】
しかしながら、通常の条件で該アモルファス膜を作製すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を1018/cm未満、電気伝導度にして、10S/cm以下にすることができなかった。
【0053】
そうした薄膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。
【0054】
図7に示す装置を用いて、パルスレーザー蒸着法で作成したIn−Ga−Zn−Oから構成され、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される透明アモルファス酸化物薄膜を、電子キャリア濃度を1018/cm未満に低下させることができる。例えば酸素分圧を3.2Pa超の高い雰囲気中で、成膜することにより、電子キャリア濃度を1018/cm未満に低下させることができる。
【0055】
この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。プラスチックフィルムを基板として使用できるために、基板温度は100℃未満に保つことが好ましい。
【0056】
本実施形態に係る発明は、光照射下におけるパルスレーザー蒸着法で作製したIn−Ga−Zn−Oから構成される。
【0057】
具体的には、結晶状態における組成InGaO(ZnO)(mは6未満の自然数)で表される微結晶を含む透明アモルファス酸化物薄膜であり、これを用いれば、ノーマリーオフのトランジスタを構成することができる。
【0058】
また、該薄膜の電子移動度は、1cm/V・秒超が得られ、オン・オフ比を10超に大きくすることができる。
【0059】
また、本発明は、光照射下でアルゴンガスを用いたスパッタ蒸着法で作成したIn−Ga−Zn−Oから構成される。
【0060】
例えば、本発明に係る非晶質酸化物は、図8に記載の装置を用いて得ることができる。この場合、本発明に係る非晶質酸化物は、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される微結晶を含む透明アモルファス酸化物薄膜を、酸素分圧を1×10−2Pa超の高い雰囲気中で、成膜することにより得られる。
【0061】
この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。プラスチックフィルムを基板として使用できるために、基板温度は100℃未満に保つことが好ましい。酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができる。
【0062】
即ち、本発明は、光照射下でスパッタ蒸着法で作製したIn−Ga−Zn−Oから構成される。結晶状態における組成InGaO(ZnO)(mは6未満の自然数)で表される微結晶を含む透明アモルファス酸化物薄膜を用い、ノーマリーオフで、かつオン・オフ比を10超のトランジスタを構成することができる。
【0063】
光照射下でのパルスレーザー蒸着法およびスパッタ法で作成された薄膜では、伝導電子数の増加と共に、電子移動度が増加する。
【0064】
同様に、ターゲットとして、多結晶InGaO(Zn1−xMgO)(mは6未満の自然数、0<x≦1)を用いれば、1Pa未満の酸素分圧下でも、高抵抗アモルファスInGaO(Zn1−xMgO)膜を得ることができる。
【0065】
上記のとおり、酸素分圧を制御することにより、酸素欠陥を低減でき、その結果、特定の不純物イオンを添加することなしに、電子キャリア濃度を減少できる。本発明に係る非晶質酸化物は、図1から図5を用いて作製される薄膜の製造時に、光照射を行うことにより得られる。
【0066】
酸素分圧等の条件は、図7や8に記載の装置を用いた場合は、およそ後述する範囲の分圧で製造可能である。
【0067】
また、微結晶を含むアモルファス状態では、微結晶粒界界面をアモルファス構造で覆うため、酸化亜鉛等の多結晶状態とは異なり、電子や正孔の移動をトラップしてしまうような本質的に粒子界面が存在しない。そのために、高電子移動度のアモルファス薄膜を得ることができる。さらに、特定の不純物を添加せずに伝導電子数を減少できるので、不純物による散乱がなく、電子移動度を高く保つことができる。
【0068】
本発明に用いられる微結晶としてはInGaO(ZnO)(mは6未満の自然数)で表される組成比の微結晶に限定されることはない。
【0069】
上記した透明膜を用いた薄膜トランジスタにおいて、Al、Y、HfO、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Al膜を用いれば、リーク電流を低減できる。また、Y膜を用いればヒステリシスを小さくできる。さらに、高誘電率のHfO膜を用いれば、電子移動度を大きくすることができる。また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
【0070】
薄膜トランジスタ(Thin Film Transistor, TFT)は、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子である。そしてTFTは、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。また、TFTは、ゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
【0071】
なお、非晶質酸化物に含まれる微結晶は、上述のように光照射(具体的には、例えば、ハロゲンランプを用いた光照射や紫外線照射である。)により、形成してもよいが、勿論、光照射によらない他の方法でもよい。
【0072】
(第2の実施形態:非晶質酸化物の組成分布)
本実施形態に係る非晶質酸化物は、
その膜厚方向で組成が変化していることを特徴とする。
【0073】
ここで、膜厚方向に組成が変化しているとは、酸化物に含有される酸素量が膜厚方向で変化していたり、酸化物を構成する元素が途中で変化していたり(即ち、組成が変わっていたり)、酸化物を構成する元素の含有量が変化していることを意味する。
【0074】
従って、前記非晶質酸化物を電界効果型トランジスタの活性層(チャネル層ともいう)に用いる場合には、例えば以下の構成が好ましい。
【0075】
具体的には、前記非晶質酸化物を含む活性層と、該活性層と界面を構成するゲート絶縁膜とを備えるトランジスタにおいて、
該非晶質酸化物に含まれる酸素濃度は、該界面側の領域の方が、該界面より離れた領域よりも高くなるように構成するのである。
【0076】
この場合、前記非晶質酸化物層における、前記界面付近の電気抵抗が高くなり、トランジスタのいわゆるチャネルは、前記界面から非晶質酸化物の内部に形成される。前記界面があれているような場合は、かかる構成はリーク電流を減らすという観点から好ましい。
【0077】
すなわち、トランジスタの活性層として上記非晶質酸化物を用いる場合に、該活性層は第1の領域と、該第1の領域よりもゲート絶縁膜側に近い第2の領域を含む構成にして、第2の領域の酸素濃度が、第1の領域のそれよりも高くなるようにするのがよい。
【0078】
なお、2つの領域の境界は明確である必要は無く、勾配やステップ状に、組成比が変化していてもよい。
【0079】
特に、該非晶質酸化物の電子キャリア濃度が1018/cm未満であるのがよい。
【0080】
なお、基板上に成膜されている場合の膜厚方向とは、基板の面内方向ではない方向(例えば、基板の面内方向に垂直な方向)である。
また、InあるいはZnの少なくとも一方を有する非晶質酸化物を含む活性層と、該活性層と界面を構成するゲート絶縁膜とを備えるトランジスタにおいて、該非晶質酸化物に含まれるInあるいはZn濃度は、該界面側の領域の方が、該界面より離れた領域よりも高くなるように構成することも好ましい形態である。この場合、電界効果移動度を高めることができる。
【0081】
即ち、トランジスタの活性層として上記非晶質酸化物を用いる場合、活性層は第1の領域と、第1の領域よりもゲート絶縁膜側に近い第2の領域を含む構成にし、第2の領域のIn又はZn濃度の少なくとも一方が、第1の領域のそれぞれの濃度よりも高くなるようにするのがよい。
【0082】
勿論、第2の領域のIn濃度を、第1の領域のIn濃度より高くしたり、または第2の領域のZnの濃度を、第1の領域のZn濃度より高くすることも好ましい。更に、第2の領域のIn濃度を、第1の領域のIn濃度より高くし、且つ第2の領域のZnの濃度を、第1の領域のZn濃度より高くすることも好ましい。
【0083】
第2の本発明に係る酸化物膜とは具体的には、In−Ga−Zn−Oを含み構成され、膜厚方向で組成が分布し、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表され、電子キャリア濃度が1018/cm未満であることを特徴とする。
【0084】
または、In−Ga−Zn−Mg−Oを含み構成され、膜厚方向で組成が分布し、結晶状態の組成がInGaO(Zn1−xMgO)(mは6未満の自然数、0<x≦1)で表され、電子キャリア濃度が1018/cm未満であることを特徴とする透明アモルファス酸化物膜である。
【0085】
なお、これらの膜において、電子移動度が1cm/(V・秒)超にすることも好ましい形態である。
【0086】
上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1マイクロアンペア未満のノーマリーオフで、オン・オフ比が10超のトランジスタ特性を持ち、かつ可視光に透明で、フレキシブルなTFTを作成することができる。
【0087】
なお、上記透明膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。
【0088】
透明膜を形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。
【0089】
上記透明酸化物膜をチャネル層に利用する際には、Al、Y、又はHfOの1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜を用いトランジスタを形成することも好ましい形態である。
【0090】
また、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で、成膜することも好ましい形態である。
【0091】
本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。
【0092】
透明半絶縁性アモルファス酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が1cm/(V・秒)超、好ましくは5cm/(V・秒)超、かつ電子キャリア濃度が1018/cm未満、好ましくは、1016/cm未満のときは、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10マイクロアンペア未満、好ましくは0.1マイクロアンペア未満にすることができる。また、該薄膜を用いれば、電子移動度が1cm/(V・秒)超、好ましくは5cm/(V・秒)超の時は、ピンチオフ後の飽和電流を10マイクロアンペア超にでき、オン・オフ比を10超とすることができる。
【0093】
TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。
【0094】
なお、上記TFTの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ(トップゲート)構造のものに用いることができる。また、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造のものに用いることができる。
【0095】
(膜組成について)
結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される透明アモルファス酸化物薄膜は、mの値が6未満の場合は、800℃以上の高温までアモルファス状態が安定に保たれるが、mの値が大きくなるにつれ結晶化しやすくなる。すなわち、InGaOに対するZnOの比が増大して、ZnO組成に近づくにつれ、結晶化しやすくなる。
【0096】
したがって、アモルファスTFTのチャネル層としては、mの値が6未満であることが好ましい。
【0097】
上記した透明膜を用いた薄膜トランジスタにおいて、Al、Y、HfO、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Al膜を用いれば、リーク電流を低減できる。また、Y膜を用いればヒステリシスを小さくできる。さらに、高誘電率のHfO膜を用いれば、電子移動度を大きくすることができる。また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
【0098】
薄膜トランジスタ(Thin Film Transistor, TFT)は、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子である。またTFTは、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。さらにTFTは、ゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
【0099】
このように第2の本発明は、上記透明膜を用いてFETを作製する際に、FETの活性層である上記透明膜の膜厚方向の組成に改良を行っている。
【0100】
具体的には、パルスレーザー堆積法においては、酸素分圧を膜厚方向で変化させたり、あるいは、パルスレーザーの発振パワーを変化させたり、発振周波数を変化させたり、あるいは、ターゲット−基板間の距離を膜厚方向で変化させ、膜厚方向の組成変化を行う。また、スパッタ蒸着法で作成する場合は、InあるいはZnOのターゲットを追加スパッタする形で、膜厚方向の組成変化を行う。
【0101】
例えば、酸素雰囲気下で成膜する際には、ターゲット間と基板間の距離が離れるに従い、同膜中に含まれる酸素量は多くなる。また、成膜中に、例えばZnOのターゲットを追加すれば、追加して後に成膜される膜中にはZnの量が多くなる。
【0102】
(第3の実施形態:添加物を含有する非晶質酸化物)
本実施形態に係る非晶質酸化物は、添加物として、Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、P、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる1種または複数種の元素を含むことを特徴とする。
【0103】
このような非晶質酸化物への添加物の導入は、成膜装置中のガスに含ませたり、成膜装置内に含ませたり、装置内で使用するターゲット材に含ませることにより実現される。勿論、このような添加物を含んでいない非晶質酸化物からなる膜を作製後、後述する実施例のように後から当該膜に前記添加物を導入してもよい。
【0104】
なお、該非晶質酸化物の電子キャリア濃度が1018/cm未満であるのが好ましい。
【0105】
具体的に本発明に係る非晶質酸化物は、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される透明アモルファス酸化物である。また、本発明に係る非晶質酸化物はIn−Ga−Zn−Mg−Oを含み構成され、結晶状態の組成がInGaO(Zn1−xMgO)(mは6未満の自然数、0<x≦1)で表される酸化物である。これらの酸化物に、さらにLi、Na、Mn、Ni、Pd、Cu、Cd、C、N、Pなどから選ばれる1種または複数種の元素を不純物として含ませる。これにより、電子キャリア濃度を減少させることができる。
【0106】
また、電子キャリア濃度を大幅に減少させた場合でも、電子キャリア移動度の低減を抑制でき、電子キャリア濃度の制御が容易になる。従って、上記の透明アモルファス酸化物膜をチャネル層に使用すれば、大面積でも、特性の均一性が高いTFTパネルが得易い。
【0107】
また、Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、Pを不純物(添加物)として使用する場合、これらの不純物は、In、Ga、Zn、Oの何れかのサイトを置換してアクセプターとして機能し電子キャリア密度を減少させる可能性がある。ただし、メカニズムの詳細は不明である。
【0108】
通常の酸化物半導体では、酸素濃度を適切に制御できないために、多量の酸素欠陥が生じる。また、多結晶であるために粒界に生じる欠陥のため、不純物を導入しても電子キャリア密度が上手く制御できない事が多い。
【0109】
その点、本発明の透明アモルファス酸化物膜は、酸素欠陥が少なく、またアモルファスであり粒界が存在しないため、アクセプターの効果が明瞭に現れると思われる。
【0110】
電子キャリア密度を低下させる目的で、酸素分圧を高めて薄膜を形成すると、原子の結合の骨格が変化して伝導帯のテイル準位が増加し、この準位に電子がトラップされ実効的な電子キャリア移動度を低下させる恐れがある。
【0111】
しかし、Li、Na、Mn、Ni、Pd、Cu、Cd、C、N、Pを併用することで、酸素分圧を適正な範囲に保ちつつキャリア密度を制御できるので、電子キャリア移動度への影響を少なく出来ると思われる。
【0112】
そのため酸素分圧の調整だけで電子キャリア濃度と電子キャリア移動度を制御する場合より、大面積の基板の場合でも酸化膜の特性の面内均一性を高め易くなる。
【0113】
添加物としては、後述のTi、Zr、V、Ru、Ge、Sn、Fでもよい。
【0114】
なお、所望の効果を得るために必要となる不純物の濃度は、Si等の結晶に比べると高く、概ね0.1〜3atomic%程度である。
【0115】
これは膜がアモルファスなため不純物原子が価電子制御に効果的なサイトに入る確率が結晶に比べ低いためと思われる。
【0116】
不純物を導入する方法としては、使用するターゲットに所望の不純物を含有させるのが最も一般的であるが、CやNやPの場合には、酸素とともにCHやNOやPH等のガスを雰囲気に含ませて膜に導入する事ができる。不純物が金属元素の場合は、透明アモルファス酸化物膜を形成後、当該金属のイオンを含む溶液やペーストに接触させて導入する事ができる。またガラス等耐熱性の高い基板を使用する場合には、これらの元素を基板に含ませ、膜の形成中、または形成後、基板を加熱して透明アモルファス酸化物膜に拡散させる事もできる。例えばソーダガラスは10−20atomic%のNaを含むので、Na源として用いる事ができる。
【0117】
図5には典型的なTFTの素子構造を示すが、ここで電子キャリア密度を減少させる事が効果的なのは、チャネル層2のうちドレイン電極5とソース電極6とに挟まれた部分である。それに対し、チャネル層2のうちうちドレイン電極5とソース電極6に接触する部分は、むしろ電子キャリア密度が高い方が電極との電気的コンタクトを良好に保てるので好都合である。即ちこの部分では不純物濃度が低い方が好ましい。この様な構成は、ドレイン電極5とソース電極6を形成後、ゲート絶縁膜3を形成する前に、チャネル層2を不純物を含む溶液に接触させ、ドレイン電極5とソース電極6をマスクとして不純物を拡散する方法によって実現できる。
【0118】
また、図5のチャネル層2の中で、特に基板に接触する部分はゲート電極4による電子キャリア密度の制御が及び難いので、この部分の電子キャリア密度は予め低く抑えるとオンオフ比を高くするのに役立つ。そこで、前記不純物の濃度は、基板との界面で特に高めると効果的である。この様な構成は、チャネル層を形成する途中で、雰囲気に導入するCHやNOやPH等のガスの濃度を過剰なレベルからスタートし次第に低下させる方法や、あるいは基板に含まれるNaを適正な温度で拡散させる方法でも実現できる。
【0119】
また、添加物として、非晶質酸化物に、Ti、Zr、V、Ru、Ge、Sn、Fから選ばれる1種または複数種を不純物として含ませることもできる。
【0120】
これにより、電子キャリア濃度が1018/cm未満で、同時に電子移動度を1cm/(V・秒)以上に、さらに5cm/(V・秒)以上に増加させ得る効果が期待される。
【0121】
電界効果移動度が増加した場合でも、これに伴って電子キャリア濃度が増加する事が少ない。
【0122】
そのため上記の透明アモルファス酸化物膜をチャネル層に使用すれば、オン・オフ比が高く、ピンチオフ時の飽和電流が大きく、しかもスイッチ速度の速いTFTを得る事ができる。
【0123】
また酸素分圧の調整だけで電子キャリア濃度と電子キャリア移動度を制御する場合より、電子キャリア密度への影響が少なく、大面積の基板を用いた場合でも、酸化膜特性の面内均一性を高め易い。
【0124】
そのメカニズムの詳細は不明であるが、酸素分圧を高くして形成した酸化物は、伝導帯の下のテイル準位密度が高くなり、移動度が低下する可能性がある。
【0125】
Ti、Zr、V、Ru、Ge、Sn、Fを導入する事により、原子結合の骨格に作用し、テイル準位を減少させるため、電子キャリア密度を保ちつつ電子キャリア移動度が高められると推察される。
【0126】
これらの一連の不純物は、0.1〜3atomic%程度、あるいは0.01〜1atomic%、の範囲で使用するのが好適である。
【0127】
Atomic%とは、酸化物中において含まれる各構成元素の原子数の割合である。なお、酸素量を計測し難い場合は、前述の範囲は、酸素を除いた、各構成元素の原子数の割合であるとすることもできる。
【0128】
上記不純物の導入方法としては、所望の不純物を使用するターゲットに含有させるのが最も一般的であるが、Fの場合には、酸素とともにSF、SiF、ClF等のガスを雰囲気に含ませて膜に導入する事ができる。不純物が金属元素の場合は、透明アモルファス酸化物膜を形成後、当該金属のイオンを含む溶液やペーストに接触させて導入する事ができる。
【0129】
図5に示す典型的なTFTの素子構造において、特に高い移動度が求められるのはゲート絶縁膜3に接触する部分である。そこで、本発明の不純物の濃度は、特にゲート絶縁膜3との界面で高めると効果的である。この様な構成は、チャネル層を形成する際に、雰囲気に導入するSF、SiF、ClF等のガスを過少なレベルからスタートし、次第に増加させる方法で実現できる。
【0130】
なお本発明においては、前提として、酸素量(酸素欠損量)を制御して原子の結合を適切な構造に出来ていることが重要である。
【0131】
上記記載においては、透明酸化物膜の酸素量の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御しているが、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御(低減あるいは増加)することも好ましいものである。
【0132】
効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を0℃以上300℃以下、好ましくは、25℃以上、250℃以下、更に好ましくは100℃以上200℃以下で行うのがよい。
【0133】
勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。また、所定の電子キャリア濃度(1018/cm未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。
【0134】
なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば1014/cm以上である。
【0135】
以下は、前述の第1から第3の実施形態に適用できる非晶質酸化物について詳述する。以下に示す非晶質酸化物、あるいはその製造方法に、第1の実施形態に係る発明では、製造条件として例えば光照射という条件を付加する。第2の実施形態では、膜組成が変化するよう、実施例に記載したような工夫をする。第3の実施形態に係る発明では、下記に示す製造条件に更に、不純物添加用のガスやターゲット材を用いたり、下記で示される非晶質酸化物に事後的に不純物を所定の方法で添加することになる。
【0136】
(非晶質酸化物)
本発明に係る非晶質酸化物の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には0℃から40℃程度の範囲から適宜選択されるある温度である。なお、本発明に係るアモルファス酸化物の電子キャリア濃度は、0℃から40℃の範囲全てにおいて、1018/cm未満を充足する必要はない。例えば、25℃において、キャリア電子密度1018/cm未満が実現されていればよい。また、電子キャリア濃度を更に下げ、1017/cm以下、より好ましくは1016/cm以下にするとノーマリオフのTFTが歩留まり良く得られる。
【0137】
なお、1018/cm未満とは、好ましくは1×1018/cm未満であり、より好適には、1.0×1018/cm未満である。
【0138】
電子キャリア濃度の測定は、ホール効果測定により求めることが出来る。
【0139】
なお、本発明において、アモルファス酸化物とは、X線回折スペクトルにおいて、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。
【0140】
本発明のアモルファス酸化物における、電子キャリア濃度の下限値は、TFTのチャネル層として適用できれば特に限定されるものではない。下限値は、例えば、1012/cmである。
【0141】
従って、本発明においては、後述する各実施例のようにアモルファス酸化物の材料、組成比、製造条件などを制御して、例えば、電子キャリア濃度を、1012/cm以上1018/cm未満とする。より好ましくは1013/cm以上1017/cm以下、更には1015/cm以上1016/cm以下の範囲にすることが好ましいものである。
【0142】
前記非晶質酸化物としては、InZnGa酸化物のほかにも、In酸化物、InZn1−x酸化物(0.2≦x≦1)、InSn1−x酸化物(0.8≦x≦1)、あるいはIn(Zn、Sn)1−x酸化物(0.15≦x≦1)から適宜選択できる。
【0143】
なお、In(Zn、Sn)1−x酸化物は、In(ZnSn1−y1−x酸化物と記載することができ、yの範囲は1から0である。
【0144】
なお、ZnとSnを含まないIn酸化物の場合は、Inの一部をGaに置換することもできる。即ち、InGa1−x酸化物(0≦x≦1)の場合である。
【0145】
以下に、本発明者らが作製することに成功した電子キャリア濃度が1018/cm未満の非晶質酸化物について詳述する。
【0146】
上記酸化物とは、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表され、電子キャリア濃度が1018/cm未満であることを特徴とする。
【0147】
また上記酸化物は、In−Ga−Zn−Mg−Oを含み構成され、結晶状態の組成がInGaO(Zn1−xMgO)(mは6未満の自然数、0<x≦1)で表され、電子キャリア濃度が1018/cm未満であることを特徴とする。
【0148】
なお、これらの酸化物で構成される膜において、電子移動度が1cm/(V・秒)超になるように設計することも好ましい。
【0149】
上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1マイクロアンペヤ未満のノーマリーオフで、オン・オフ比が10超のトランジスタ特性を実現できる。そして、可視光に対して、透明あるいは透光性を有し、フレキシブルなTFTが実現される。
【0150】
なお、上記膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。透明膜を形成する基板としては、ガラス基板、樹脂製プラスチック基板又はプラスチックフィルムなどを用いることができる。
【0151】
上記非晶質酸化物膜をチャネル層に利用する際には、Al、Y、又はHfOの1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜に利用できる。
【0152】
また、非晶質酸化物中に、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で、成膜することも好ましい形態である。
【0153】
本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。即ち、非晶質酸化物を利用して、ノーマリーオフ型のTFTを実現できることを見出した。
【0154】
非晶質酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が1cm/(V・秒)超、好ましくは5cm/(V・秒)超にすることができる。
【0155】
電子キャリア濃度が、1018/cm未満、好ましくは、1016/cm未満のときは、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10マイクロアンペヤ未満、好ましくは0.1マイクロアンペア未満にすることができる。
【0156】
また、該膜を用いれば、電子移動度が1cm/(V・秒)超、好ましくは5cm/(V・秒)超の時は、ピンチオフ後の飽和電流を10マイクロアンペア超にでき、オン・オフ比を10超とすることができる。
【0157】
TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。
【0158】
したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、トランジスタ特性の向上が期待できる。
【0159】
なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。
【0160】
なお、上記TFTの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子を順に形成するスタガ(トップゲート)構造や、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造を用いることができる。
【0161】
(第1の成膜法:PLD法)
結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される非晶質酸化物薄膜は、mの値が6未満の場合は、800℃以上の高温まで、非晶質状態が安定に保たれるが、mの値が大きくなるにつれ、結晶化しやすくなる。すなわち、InGaOに対するZnOの比が増大して、ZnO組成に近づくにつれ、結晶化しやすくなる。
【0162】
したがって、非晶質TFTのチャネル層としては、mの値が6未満であることが好ましい。
【0163】
成膜方法は、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。さらに、量産性の観点から、スパッタ法が最も適している。
【0164】
しかしながら、通常の条件で該非晶質膜を作成すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を1018/cm未満、電気伝導度にして、10S/cm以下にすることができなかった。そうした膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。
【0165】
本発明者らは、図7で示される装置により、パルスレーザー蒸着法で作製したIn−Ga−Zn−Oを作製した。
【0166】
図7に示すようなPLD成膜装置を用いて、成膜を行った。
【0167】
同図において、701はRP(ロータリーポンプ)、702はTMP(ターボ分子ポンプ)、703は準備室、704はRHEED用電子銃、705は基板を回転、上下移動するための基板保持手段、706はレーザー入射窓である。また、707は基板、708はターゲット、709はラジカル源、710はガス導入口、711はターゲットを回転、上下移動するためのターゲット保持手段である。また、712はバイパスライン、713はメインライン、714はTMP(ターボ分子ポンプ)、715はRP(ロータリーポンプ)、716はチタンゲッターポンプ、717はシャッターである。また、図中718はIG(イオン真空計)、719はPG(ピラニ真空計)、720はBG(バラトロン真空計)、721は成長室(チャンバー)である。
【0168】
KrFエキシマレーザーを用いたパルスレーザー蒸着法により、SiOガラス基板(コーニング社製1737)上にIn−Ga−Zn−O系アモルファス酸化物半導体薄膜を堆積させた。堆積前の処理として、基板の超音波による脱脂洗浄を、アセトン,エタノール,超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。
【0169】
前記多結晶ターゲットには、InGaO(ZnO)焼結体ターゲット(サイズ 20mmΦ5mmt)を用いた。これは、出発原料として、In:Ga:ZnO(各4N試薬)を湿式混合した後(溶媒:エタノール)、仮焼(1000℃:2h)、乾式粉砕、本焼結(1550℃:2h)を経て得られるものである。こうして作製したターゲットの電気伝導度は、90(S/cm)であった。
【0170】
成長室の到達真空を2×10−6(Pa)にして、成長中の酸素分圧を6.5(Pa)に制御して成膜を行った。
【0171】
チャンバー721内酸素分圧は6.5Pa、基板温度は25℃である。
【0172】
なお、ターゲット708と被成膜基板707間の距離は、30(mm)であり、入射窓716から入射されるKrFエキシマレーザーのパワーは、1.5−3(mJ/cm/pulse)の範囲である。また、パルス幅は、20(nsec)、繰り返し周波数は10(Hz)、そして照射スポット径は、1×1(mm角)とした。
【0173】
こうして、成膜レート7(nm/min)で成膜を行った。
【0174】
得られた薄膜について、薄膜のすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したIn−Ga−Zn−O系薄膜はアモルファスであるといえる。
【0175】
さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約120nmであることが分かった。蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=0.98:1.02:4であった。
【0176】
電気伝導度は、約10−2S/cm未満であった。電子キャリア濃度は約1016/cm以下、電子移動度は約5cm/(V・秒)と推定される。
【0177】
光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約3eVと求まった。以上のことから、作製したIn−Ga−Zn−O系薄膜は、結晶のInGaO(ZnO)の組成に近いアモルファス相を呈しており、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。
【0178】
具体的に図1を用いて説明する。同図は、In−Ga−Zn−Oから構成され、結晶状態を仮定した時の組成がInGaO(ZnO)(mは6未満の数)で表される透明アモルファス酸化物薄膜を本実施例と同じ条件下で作成する場合の特性図である。この特性図は、酸素分圧を変化させた場合に、成膜された酸化物の電子キャリア濃度の変化を示したものである。
【0179】
本実施例と同じ条件下で酸素分圧を4.5Pa超の高い雰囲気中で、成膜することにより、図1に示すように、電子キャリア濃度を1018/cm未満に低下させることができた。この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。フレキシブルなプラスチックフィルムを基板として使用するには、基板温度は100℃未満に保つことが好ましい。
【0180】
酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができる。例えば、図1に示す様に、基板温度25℃、酸素分圧5Paで成膜したInGaO(ZnO)薄膜では、さらに、電子キャリア数を1016/cmに低下させることができた。
【0181】
得られた薄膜は、図2に示す様に、電子移動度が1cm/(V・秒)超であった。しかし、本実施例のパルスレーザー蒸着法では、酸素分圧を6.5Pa以上にすると、堆積した膜の表面が凸凹となり、TFTのチャネル層として用いることが困難となる。
【0182】
従って、酸素分圧4.5Pa超、望ましくは5Pa超、6.5Pa未満の雰囲気で、パルスレーザー蒸着法で、結晶状態における組成InGaO(ZnO)(mは6未満の数)で表される透明アモルファス酸化物薄膜を作製する。この透明アモルファス酸化物薄膜を用いれば、ノーマリーオフのトランジスタを構成することができる。
【0183】
また、該薄膜の電子移動度は、1cm/V・秒超が得られ、オン・オフ比を10超に大きくすることができた。
【0184】
以上、説明したように、本実施例に示した条件下でPLD法によりInGaZn酸化物の成膜を行う場合は、酸素分圧を4.5Pa以上6.5Pa未満になるように制御することが望ましい。
【0185】
なお、電子キャリア濃度を1018/cm未満を実現するためには、酸素分圧の条件、成膜装置の構成や、成膜する材料や組成などに依存する。
【0186】
次に、上記装置における酸素分圧6.5Paの条件で、アモルファス酸化物を作製し、図5に示すトップゲート型MISFET素子を作製した。具体的には、まず、ガラス基板(1)上に上記のアモルファスIn−Ga−Zn−O薄膜の作製法により、チャンネル層(2)として用いる厚さ120nmの半絶縁性アモルファスInGaO(ZnO)膜を形成した。
【0187】
さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO(ZnO)及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)として用いるY膜を電子ビーム蒸着法により成膜し(厚み:90nm、比誘電率:約15、リーク電流密度:0.5MV/cm印加時に10−3A/cm)、その上に金を成膜した。そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。
【0188】
MISFET素子の特性評価
図6に、室温下で測定したMISFET素子の電流−電圧特性を示す。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、アモルファスIn−Ga−Zn−O系半導体がn型であるという事実と矛盾しない。IDSはVDS=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、VDS=4V印加時におけるゲート電圧VGSの閾値は約−0.5Vであった。また、V=10V時には、IDS=1.0×10−5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn−Ga−Zn−O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。
【0189】
トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm(Vs)−1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
【0190】
本実施例によれば、電子キャリア濃度が小さく、したがって、電気抵抗が高く、かつ電子移動度が大きいチャネル層を有する薄膜トランジスタを実現できる。
【0191】
なお、上記したアモルファス酸化物は、電子キャリア濃度の増加と共に、電子移動度が増加し、さらに縮退伝導を示すという優れた特性を備えていた。
【0192】
本実施例では、ガラス基板上に薄膜トランジスタを作製したが、成膜自体が室温で行えるので、プラスチック板やフィルムなどの基板が使用可能である。
【0193】
また、本実施例で得られたアモルファス酸化物は、可視光の光吸収が殆どなく、透明なフレキシブルTFTを実現できる。
【0194】
(第2の成膜法:スパッタ法(SP法))
雰囲気ガスとしてアルゴンガスを用いた高周波SP法により、成膜する場合について説明する。
【0195】
SP法は、図8に示す装置を用いて行った。同図において、807は被成膜基板、808はターゲット、805は冷却機構付き基板保持手段、814は、ターボ分子ポンプ、815はロータリーポンプ、817はシャッターである。また、818はイオン真空計、819はピラニ真空計、821は成長室(チャンバー)、830はゲートバルブである。
【0196】
被成膜基板807としては、SiOガラス基板(コーニング社製1737)を用意した。成膜前処理として、この基板の超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分ずつ行った後、空気中100℃で乾燥させた。
【0197】
ターゲット材料としては、InGaO(ZnO)組成を有する多結晶焼結体(サイズ 20mmΦ5mmt)を用いた。
【0198】
この焼結体は、出発原料として、In:Ga:ZnO(各4N試薬)を湿式混合(溶媒:エタノール)し、仮焼(1000℃:2h)、乾式粉砕、本焼結(1550℃:2h)を経て作製した。このターゲット808の電気伝導度は90(S/cm)であり、半絶縁体状態であった。
【0199】
成長室821内の到達真空は、1×10−4(Pa)であり、成長中の酸素ガスとアルゴンガスの全圧は、4〜0.1×10−1(Pa)の範囲での一定の値とした。そして、アルゴンガスと酸素との分圧比を変えて、酸素分圧を10−3〜2×10−1(Pa)の範囲で変化させた。
【0200】
また、基板温度は、室温とし、ターゲット808と被成膜基板807間の距離は、30 (mm)であった。
【0201】
投入電力は、RF180Wであり、成膜レートは、10(nm/min)で行った。
【0202】
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−O系膜はアモルファス膜であることが示された。
【0203】
さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約120nmであることが分かった。蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=0.98:1.02:4であった。
【0204】
成膜時の雰囲気の酸素分圧を変化させ、得られたアモルファス酸化物膜の電気伝導度を測定した。その結果を図3に示す。
【0205】
図3に示すように、酸素分圧を3×10−2Pa超の高い雰囲気中で、成膜することにより、電気伝導度を10S/cm未満に低下させることができた。
【0206】
酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができた。
【0207】
例えば、図3に示す様に、基板温度25℃、酸素分圧10−1Paで成膜したInGaO(ZnO)薄膜では、さらに、電気伝導度を約10−10S/cmに低下させることができた。また、酸素分圧10−1Pa超で成膜したInGaO(ZnO)薄膜は、電気抵抗が高すぎて電気伝導度は測定できなかった。この場合、電子移動度は測定できなかったが、電子キャリア濃度が大きな膜での値から外挿して、電子移動度は、約1cm/V・秒と推定された。
【0208】
すなわち、酸素分圧3×10−2Pa超、望ましくは5×10−1Pa超のアルゴンガス雰囲気で、スパッタ蒸着法で作製したIn−Ga−Zn−Oから構成され、結晶状態における組成InGaO(ZnO)(mは6未満の自然数)で表される透明アモルファス酸化物薄膜を作製した。この透明アモルファス酸化物薄膜を用い、ノーマリーオフで、かつオン・オフ比を10超のトランジスタを構成することができた。
【0209】
本実施例で示した装置、材料を用いる場合は、スパッタによる成膜の際の酸素分圧としては、例えば、3×10−2Pa以上、5×10−1Pa以下の範囲である。なお、パルスレーザー蒸着法およびスパッタ法で作成された薄膜では、図2に示す様に、伝導電子数の増加と共に、電子移動度が増加する。
【0210】
上記のとおり、酸素分圧を制御することにより、酸素欠陥を低減でき、その結果、電子キャリア濃度を減少できる。また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。
【0211】
なお、ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたInGaO(ZnO)アモルファス酸化物膜は、同様の特性を示した。
【0212】
なお、ターゲットとして、多結晶InGaO(Zn1−xMgO)(mは6未満の自然数、0<x≦1)を用いれば、1Pa未満の酸素分圧下でも、高抵抗非晶質InGaO(Zn1−xMgO)膜を得ることができる。
【0213】
例えば、Znを80at%のMgで置換したターゲットを使用した場合、酸素分圧0.8Paの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を1016/cm未満とすることができる(電気抵抗値は、約10−2S/cmである。)。
【0214】
こうした膜の電子移動度は、Mg無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約5cm/(V・秒)で、アモルファスシリコンに比べて、1桁程度大きな値を示す。同じ条件で成膜した場合、Mg含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Mgの含有量は、好ましくは、20%超、85%未満(xにして、0.2<x<0.85)である。
【0215】
上記した非晶質酸化物膜を用いた薄膜トランジスタにおいて、Al,Y、HfO、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。
【0216】
ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Al膜を用いれば、リーク電流を低減できる。また、Y膜を用いればヒステリシスを小さくできる。さらに、高誘電率のHfO膜を用いれば、電子移動度を大きくすることができる。また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
【0217】
このように形成したTFTは、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子である。またこのTFTは、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。さらにこのTFTは、ゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
【0218】
なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが本発明においては重要である。
【0219】
上記記載においては、非晶質酸化物膜の酸素量(酸素欠損量)の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御している。しかし、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御(低減あるいは増加)することも好ましいものである。
【0220】
効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を0℃以上300℃以下、好ましくは、25℃以上、250℃以下、更に好ましくは100℃以上200℃以下で行うのがよい。
【0221】
勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。また、所定の電子キャリア濃度(1018/cm未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。
【0222】
なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば1014/cm以上である。
【0223】
(材料系の拡大)
さらに、組成系を拡大して研究を進めた結果、Zn,In及びSnのうち、少なくとも1種類の元素の酸化物からなるアモルファス酸化物で、電子キャリア濃度が小さく、かつ電子移動度が大きいアモルファス酸化物膜を作製できることを見出した。
【0224】
また、このアモルファス酸化物膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を有することを見出した。
【0225】
その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性に優れたノーマリーオフ型のTFTを作成できる。
【0226】
本発明には、以下(a)から(h)の特徴を有する酸化物を用いることができる。
(a) 室温での電子キャリア濃度が、1018/cm未満のアモルファス酸化物。
(b) 電子キャリア濃度が増加すると共に、電子移動度が増加することを特徴とするアモルファス酸化物。
【0227】
なおここで、室温とは0℃から40℃程度の温度をいう。アモルファスとは、X線回折スペクトルにおいて、ハローパターンのみが観測され、特定の回折線を示さない化合物をいう。また、ここでの電子移動度は、ホール効果測定で得られる電子移動度をいう。
(c) 室温での電子移動度が、0.1cm/V・秒超であることを特徴とする上記(a)又は(b)に記載されるアモルファス酸化物。
(d) 縮退伝導を示す上記(b)から(c)のいずれかに記載されるアモルファス酸化物である。なお、ここでの縮退伝導とは、電気抵抗の温度依存性における熱活性化エネルギーが、30meV以下の状態をいう。
(e) Zn,In及びSnのうち、少なくとも1種類の元素を構成成分として含む上記(a)から(d)のいずれかに記載されるアモルファス酸化物。
(f) 上記(e)に記載のアモルファス酸化物に、Znより原子番号の小さい2族元素M2(M2は、Mg,Ca)、Inより原子番号の小さい3属元素M3(M3は、B,Al、Ga、Y),Snより小さい原子番号の小さい4属元素M4(M4は、Si,Ge,Zr)、5属元素M5(M5は、V,Nb,Ta)およびLu、Wのうち、少なくとも1種類の元素を含むアモルファス酸化物膜。
(g) 結晶状態における組成がIn1−xM3(Zn1−yM2O)(0≦x、y≦1、mは0又は6未満の自然数)である化合物単体又はmの異なる化合物の混合体である(a)から(f)のいずれかに記載のアモルファス酸化物膜。M3たとえば、Gaであり、M2は例えば、Mgである。
(h) ガラス基板、金属基板、プラスチック基板又はプラスチックフィルム上に設けた上記(a)から(g)記載のアモルファス酸化物膜。
【0228】
また、本発明は、(10)上記記載のアモルファス酸化物、又はアモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタである。
【0229】
なお、電子キャリア濃度が1018/cm未満、1015/cm超のアモルファス酸化物膜をチャネル層に用い、ソース端子、ドレイン端子及びゲート絶縁膜を介してゲート端子を配した電界効果型トランジスタを構成する。ソース・ドレイン端子間に5V程度の電圧を印加したとき、ゲート電圧を印加しないときのソース・ドレイン端子間の電流を約10−7アンペヤにすることができる。
【0230】
酸化物結晶の電子移動度は、金属イオンのs軌道の重なりが大きくなるほど、大きくなり、原子番号の大きなZn,In,Snの酸化物結晶は、0.1から200cm/(V・秒)の大きな電子移動度を持つ。
【0231】
さらに、酸化物では、酸素と金属イオンとがイオン結合している。
【0232】
そのため、化学結合の方向性がなく、構造がランダムで、結合の方向が不均一なアモルファス状態でも、電子移動度は、結晶状態の電子移動度に比較して、同程度の大きさを有することが可能となる。
【0233】
一方で、Zn,In,Snを原子番号の小さな元素で置換することにより、電子移動度は小さくなる、こうした結果により、本発明のよるアモルファス酸化物の電子移動度は、約0.01cm/(V・秒)から20cm/(V・秒)である。
【0234】
上記酸化物を用いてトランジスタのチャネル層を作製する場合、トランジスタにおいて、Al、Y、HfO、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。
【0235】
ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Al膜を用いれば、リーク電流を低減できる。また、Y膜を用いればヒステリシスを小さくできる。さらに、高誘電率のHfO膜を用いれば、電界効果移動度を大きくすることができる。また、これらの化合物の混晶からなる膜を用いて、リーク電流、ヒステリシスが小さく、電界効果移動度の大きなTFTを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
【0236】
In酸化物膜は、気相法により成膜でき、成膜中の雰囲気に水分を、0.1Pa程度添加することにより、アモルファス膜が得られる。
【0237】
また、ZnO及びSnOは、アモルファス膜を得ることは難しいが、Inを、ZnOの場合には20原子量%程度、SnOの場合には、90原子量%程度添加することによりアモルファス膜を得ることができる。特に、Sn−In―O系アモルファス膜を得るためには、雰囲気中に窒素ガスを0.1Pa程度導入すればよい。
【0238】
上記のアモルファス膜に、Znより原子番号の小さい2族元素M2(M2は、Mg,Ca)、Inより原子番号の小さい3属元素M3(M3は、B,Al、Ga、Y),Snより小さい原子番号の小さい4属元素M4(M4は、Si,Ge,Zr)、5属元素M5(M5は、V,Nb,Ta)およびLu、Wのうち、少なくとも1種類の複合酸化物を構成する元素を添加できる。
【0239】
それにより、室温での、アモルファス膜をより安定化させることができる。また、アモルファス膜が得られる組成範囲を広げることができる。
【0240】
特に、共有結合性の強い、B,Si,Geの添加は、アモルファス相安定化に有効であるし、イオン半径の差の大きいイオンから構成される複合酸化物は、アモルファス相が安定化する。
【0241】
たとえば、In−Zn−O系では、Inが約20原子%超の組成範囲でないと、室温で安定なアモルファス膜は得難いが、MgをInと当量添加することにより、Inが約15原子量%超の組成範囲で、安定なアモルファス膜を得ることができる。
【0242】
気相法による成膜において、雰囲気を制御することにより、電子キャリア濃度が、1018/cm未満、1015/cm超のアモルファス酸化膜を得ることができる。
【0243】
アモルファス酸化物の成膜方法としては、パルスレーザー蒸着法(PLD法)、スパッタ法(SP法)及び電子ビーム蒸着法などの気相法を用いるのがよい。気相法の中でも、材料系の組成を制御しやすい点では、PLD法が、量産性の点からは、SP法が適している。しかし、成膜法は、これらの方法に限られるのものではない。
【0244】
(PLD法によるIn−Zn−Ga−O系アモルファス酸化膜の成膜)
KrFエキシマレーザーを用いたPLD法により、ガラス基板(コーニング社製1737)上にIn−Zn―Ga―O系アモルファス酸化物膜を堆積させた。このとき、InGaO(ZnO)及びInGaO(ZnO)組成を有する多結晶焼結体をそれぞれターゲットとした。
【0245】
成膜装置は、既述の図9に記載されている装置を用い、成膜条件は、当該装置を用いた場合と同様とした。
【0246】
基板温度は25℃である。得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角0.5度)を行ったところ、明瞭な回折ピークは検出されず、2種類のターゲットから作製したIn−Zn−Ga−O系膜は、いずれもアモルファス膜であることが示された。
【0247】
さらに、ガラス基板上のIn−Zn―Ga―O系アモルファス酸化物膜のX線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約120nmであることが分かった。
【0248】
蛍光X線(XRF)分析の結果、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比はIn:Ga:Zn=1.1:1.1:0.9であった。また、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比は、In:Ga:Zn=0.98:1.02:4であった。
【0249】
成膜時の雰囲気の酸素分圧を変化させ、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度を測定した。その結果を図1に示す。酸素分圧が4.2Pa超の雰囲気中で成膜することにより、電子キャリア濃度を1018/cm未満に低下させることができた。この場合、基板の温度は意図的に加温しない状態でほぼ室温に維持されている。また、酸素分圧が6.5Pa未満の時は、得られたアモルファス酸化物膜の表面は平坦であった。
【0250】
酸素分圧が5Paの時、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度は1016/cm、電気伝導度は、10−2S/cmであった。また、電子移動度は、約5cm/V・秒と推測された。光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3eVと求まった。
【0251】
酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができた。図1に示す様に、基板温度25℃、酸素分圧6Paで成膜したIn−Zn−Ga−O系アモルファス酸化物膜では、電子キャリア濃度を8×1015/cm(電気伝導:約8×10−3S/cm)に低下させることができた。得られた膜は、電子移動度が1cm/(V・秒)超と推測された。しかし、PLD法では、酸素分圧を6.5Pa以上にすると、堆積した膜の表面が凸凹となり、TFTのチャネル層として用いることが困難となった。
【0252】
InGaO(ZnO)組成を有する多結晶焼結体をターゲットとし、異なる酸素分圧で成膜したIn−Zn−Ga−O系アモルファス酸化物膜に関して、電子キャリア濃度と電子移動度の関係を調べた。その結果を図2に示す。電子キャリア濃度が、1016/cmから1020/cmに増加すると、電子移動度は、約3cm/(V・秒)から約11cm/(V・秒)に増加することが示された。また、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜に関しても、同様の傾向が見られた。
【0253】
ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたIn−Zn−Ga−O系アモルファス酸化物膜は、同様の特性を示した。
【0254】
(PLD法によるIn−Zn−Ga−Mg−O系アモルファス酸化物膜の成膜)
ターゲットとして多結晶InGaO(Zn1−xMgO)(0<x≦1)を用い、PLD法により、ガラス基板上にInGaO(Zn1−xMgO)(0<x≦1)膜を成膜した。成膜装置は、図7に記載の装置を用いた。
【0255】
被成膜基板としては、SiOガラス基板(コーニング社製1737)を用意した。その基板に前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分間ずつ行った後、空気中100℃で.乾燥させた。ターゲットとしては、InGa(Zn1−xMgO)(x=1−0)焼結体(サイズ 20mmΦ5mmt)を用いた。
【0256】
ターゲットは、出発原料In:Ga:ZnO:MgO(各4N試薬)を、湿式混合(溶媒:エタノール)、仮焼(1000℃:2h)、乾式粉砕、本焼結(1550℃:2h)を経て作製した。
【0257】
成長室到達真空は、2×10−6(Pa)であり、成長中の酸素分圧は、0.8(Pa)とした。基板温度は、室温(25℃)で行い、ターゲットと被成膜基板間の距離は、30(mm)であった。
【0258】
なお、KrFエキシマレーザーのパワーは、1.5(mJ/cm/pulse)、パルス幅は、20(nsec)、繰り返し周波数は、10(Hz)、照射スポット径は、1×1(mm角)とした。成膜レートは、7(nm/min)であった。
【0259】
雰囲気は酸素分圧0.8Paで、基板温度は25℃である。得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−Mg−O系膜はアモルファス膜であることが示された。得られた膜の表面は平坦であった。
【0260】
異なるx値のターゲットを用いて、酸素分圧0.8Paの雰囲気中で成膜したIn−Zn−Ga−Mg−O系アモルファス酸化物膜の電気伝導度、電子キャリア濃度及び電子移動度のx値依存性を調べた。その結果を、図4に示す。x値が0.4超のとき、酸素分圧0.8Paの雰囲気中で、PLD法により成膜したアモルファス酸化物膜では、電子キャリア濃度を1018/cm未満にできることが示された。また、x値が0.4超のアモルファス酸化物膜では、電子移動度は、1cm/V・秒超であった。
【0261】
図4に示すように、Znを80原子%のMgで置換したターゲットを使用した場合、酸素分圧0.8Paの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を1016/cm未満とすることができる(電気抵抗値は、約10−2S/cmである。)。こうした膜の電子移動度は、Mg無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約5cm/(V・秒)で、アモルファスシリコンに比べて、1桁程度大きな値を示す。同じ条件で成膜した場合、Mg含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Mgの含有量は、好ましくは、20原子%超、85原子%未満(xにして、0.2<x<0.85)、より好適には0.5<x<0.85である。
【0262】
ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたInGaO(Zn1−xMgO)(0<x≦1)アモルファス酸化物膜は、同様の特性を示した。
【0263】
(PLD法によるInアモルファス酸化物膜の成膜)
KrFエキシマレーザーを用いたPLD法により、In多結晶焼結体をターゲットとして、厚さ200μmのPETフィルム上にIn膜を成膜した。
【0264】
装置は、図7に示した装置を用いた。被成膜基板として、SiOガラス基板(コーニング社製1737)を用意した。
【0265】
この基板の前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水で各5分間ずつ行った後、空気中100℃で乾燥させた。
【0266】
ターゲットとしては、In焼結体(サイズ 20mmΦ5mmt)を用いた。これは、出発原料In(4N試薬)を仮焼(1000℃:2h)、乾式粉砕、本焼結(1550℃:2h)を経て準備した。
【0267】
成長室到達真空は、2×10−6(Pa)、成長中の酸素分圧は、5(Pa)、基板温度は室温とした。
【0268】
酸素分圧は5Pa、水蒸気分圧は0.1Paとし、さらに、酸素ラジカル発生装置に200Wを印加して、酸素ラジカルを発生させた。
【0269】
ターゲットと被成膜基板間の距離は、40(mm)、KrFエキシマレーザーのパワーは0.5(mJ/cm/pulse)、パルス幅は、20(nsec)、繰り返し周波数は、10(Hz)、照射スポット径は1×1(mm角)であった。成膜レートは、3(nm/min)であった。
【0270】
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−O系膜はアモルファス膜であることが示された。膜厚は、80nmであった。
【0271】
得られたIn−O系アモルファス酸化物膜の電子キャリア濃度は5×1017/cmで、電子移動度は、約7cm/V・秒であった。
【0272】
(PLD法によるIn−Sn−O系アモルファス酸化物膜の成膜)
KrFエキシマレーザーを用いたPLD法により、(In0.9Sn0.1)O3.1多結晶焼結体をターゲットとして、厚さ200μmのPETフィルム上にIn−Sn−O系酸化物膜を成膜した。
具体的には、
被成膜基板として、SiOガラス基板(コーニング社製1737)を用意した。
基板前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて各5分間ずつ行った。 その後、空気中100℃で乾燥させた。
ターゲットは、In−SnO焼結体(サイズ 20mmΦ5mmt)を準備した。これは、出発原料として、In−SnO(4N試薬)を湿式混合(溶媒:エタノール)、仮焼(1000℃:2h)、乾式粉砕、本焼結(1550℃:2h)を経て得られる。
【0273】
基板温度は室温である。酸素分圧は5(Pa)、窒素分圧は、0.1(Pa)とし、さらに、酸素ラジカル発生装置に200Wを印加して、酸素ラジカルを発生させた。
【0274】
ターゲットと被成膜基板間の距離は、30(mm)とし、KrFエキシマレーザーのパワーは、1.5(mJ/cm/pulse)、パルス幅は、20(nsec)であった。また、繰り返し周波数は、10(Hz)、照射スポット径は、1×1(mm角)であった。成膜レートは、6(nm/min)であった。
【0275】
得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Sn−O系膜はアモルファス膜であることが示された。
【0276】
得られたIn−Sn−Oアモルファス酸化物膜の電子キャリア濃度は、8×1017/cmで、電子移動度は、約5cm2/V・秒であった。膜厚は、100nmであった。
【0277】
(PLD法によるIn−Ga−O系アモルファス酸化物膜の成膜)
被成膜基板として、SiOガラス基板(コーニング社製1737)を用意した。
【0278】
基板の前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。
【0279】
ターゲットとして、(In1−x−(Ga(X=0−1)焼結体(サイズ 20mmΦ5mmt)を用意した。なお、例えばx=0.1の場合は、ターゲットは、(In0.9Ga0.1多結晶焼結体ということになる。
【0280】
これは、出発原料:In−Ga(4N試薬)を、湿式混合(溶媒:エタノール)、仮焼(1000℃:2h)、乾式粉砕、本焼結(1550℃:2h)を経て得られる。
【0281】
成長室到達真空は、2×10−6(Pa)であり、成長中の酸素分圧は、1(Pa)とした。
【0282】
基板温度は、室温で行い、ターゲットと被成膜基板間の距離は、30(mm)、KrFエキシマレーザーのパワーは、1.5(mJ/cm/pulse)であった。また、パルス幅は、20(nsec)、繰り返し周波数は、10(Hz)、照射スポット径は、1×1(mm角)であった。成膜レートは、6(nm/min)であった。
【0283】
基板温度は25℃である。酸素分圧は1Paであった。得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Ga−O系膜はアモルファス膜であることが示された。膜厚は、120nmであった。
【0284】
得られたIn−Ga−Oアモルファス酸化物膜の電子キャリア濃度は、8×1016/cmで、電子移動度は、約1cm2/V・秒であった。
【0285】
(In−Zn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作製(ガラス基板))
TFT素子の作製
図5に示すトップゲート型TFT素子を作製した。
【0286】
まず、ガラス基板(1)上に、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとし、酸素分圧5Paの条件で、前述したPLD装置を用いて、In−Ga−Zn−O系アモルファス酸化物膜を作製した。チャンネル層(2)として用いる厚さ120nmのIn−Ga−Zn−O系アモルファス膜を形成した。
【0287】
さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、PLD法により電気伝導度の大きなIn−Ga−Zn−O系アモルファス膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。
【0288】
最後にゲート絶縁膜(3)として用いるY膜を電子ビーム蒸着法により成膜し(厚み:90nm、比誘電率:約15、リーク電流密度:0.5MV/cm印加時に10−3A/cm)、その上に金を成膜した。そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。チャネル長は、50μmで、チャネル幅は、200μmであった。
【0289】
TFT素子の特性評価
図6に、室温下で測定したTFT素子の電流−電圧特性を示す。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型伝導であることが分かる。
【0290】
これは、アモルファスIn−Ga−Zn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、VDS=4V印加時におけるゲート電圧VGSの閾値は約−0.5Vであった。
【0291】
また、V=10V時には、IDS=1.0×10−5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn−Ga−Zn−O系アモルファス酸化物膜内にキャリアを誘起できたことに対応する。
【0292】
トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm(Vs)−1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
【0293】
なお、アモルファス酸化物の電子キャリア濃度を1018/cm未満にすることでTFTのチャネル層として適用できる。この電子キャリア濃度としては、1017/cm以下がより好ましく、1016/cm以下にすると更に好ましかった。
【0294】
(In−Zn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作製(アモルファス基板))
図5に示すトップゲート型TFT素子を作製した。
まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、酸素分圧5Paの雰囲気で、チャンネル層(2)として用いる厚さ120nmのIn−Zn−Ga−O系アモルファス酸化物膜を形成した。このとき、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとした。
【0295】
さらにその上に、チャンバー内酸素分圧を1Pa未満にして、PLD法により電気伝導度の大きなIn−Zn−Ga−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)を電子ビーム蒸着法により成膜して、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。チャネル長は、50μmで、チャネル幅は、200μmであった。ゲート絶縁膜として、Y(厚さ:140nm),Al(厚さ:130μm)及びHfO(厚さ:140μm)を用いた3種類の上記の構造を有するTFTを作成した。
【0296】
TFT素子の特性評価
PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性は、図6と同様であった。すなわち、ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことから、チャネルがn型伝導であることが分かる。これは、アモルファスIn−Ga−Zn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS=6V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。また、V=0のときには、Ids=10−8A,Vg=10V時には、IDS=2.0×10−5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn−Ga−Zn−O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。
【0297】
トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm(Vs)−1の電界効果移動度が得られた。
【0298】
PETフィルム上に作成した素子を、曲率半径30mmで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。また、可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
【0299】
ゲート絶縁膜としてAl膜を用いたTFTでも、図6に示したものと類似のトランジスタ特性を示したが、V=0のときには、Ids=10−8A,Vg=10V時には、IDS=5.0×10−6Aの電流が流れた。トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約2cm(Vs)−1の電界効果移動度が得られた。
【0300】
ゲート絶縁膜としてHfO膜を用いたTFTでも、図6に示したものと類似のトランジスタ特性を示したが、V=0のときには、Ids=10−8A,Vg=10V時には、IDS=1.0×10−6Aの電流が流れた。トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm(Vs)−1の電界効果移動度が得られた。
【0301】
(PLD法によるInアモルファス酸化物膜を用いたTFT素子の作成)
図5に示すトップゲート型TFT素子を作製した。まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、チャンネル層(2)として用いる厚さ80nmのInアモルファス酸化物膜を形成した。
【0302】
さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなInアモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)として用いるY膜を電子ビーム蒸着法により成膜して、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。
【0303】
TFT素子の特性評価
PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、In−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS=5V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。また、V=0V時には、2×10−8A、V=10V時には、IDS=2.0×10−6Aの電流が流れた。これはゲートバイアスにより絶縁体のIn−O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。
【0304】
トランジスタのオン・オフ比は、約10であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm(Vs)−1の電界効果移動度が得られた。ガラス基板上に作成したTFT素子も同様の特性を示した。
【0305】
PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。
【0306】
(PLD法によるIn−Sn−O系アモルファス酸化物膜を用いたTFT素子の作成)
図5に示すトップゲート型TFT素子を作製した。まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、チャンネル層(2)として用いる厚さ100nmのIn−Sn−O系アモルファス酸化物膜を形成した。さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn−Sn−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)として用いるY膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。
【0307】
TFT素子の特性評価
PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、In−Sn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS=6V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。また、V=0V時には、5×10−8A、V=10V時には、IDS=5.0×10−5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn−Sn−O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。
【0308】
トランジスタのオン・オフ比は、約10であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約5cm(Vs)−1の電界効果移動度が得られた。ガラス基板上に作成したTFT素子も同様の特性を示した。
【0309】
PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。
【0310】
(PLD法によるIn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作成)
図5に示すトップゲート型TFT素子を作製した。まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、実施例6に示した成膜法により、チャンネル層(2)として用いる厚さ120nmのIn−Ga−O系アモルファス酸化物膜を形成した。さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn−Ga−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)として用いるY膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。
【0311】
TFT素子の特性評価
PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、In−Ga−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS=6V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。また、V=0V時には、1×10−8A、V=10V時には、IDS=1.0×10−6Aの電流が流れた。これはゲートバイアスにより絶縁体のIn−Ga−O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。
【0312】
トランジスタのオン・オフ比は、約10であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約0.8cm(Vs)−1の電界効果移動度が得られた。ガラス基板上に作成したTFT素子も同様の特性を示した。
【0313】
PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。
【0314】
なお、アモルファス酸化物の電子キャリア濃度を1018/cm未満にすることでTFTのチャネル層として適用できる。この電子キャリア濃度としては、1017/cm以下がより好ましく、1016/cm以下にすると更に好ましかった。
【0315】
以下、本発明の実施例について説明する。
【0316】
(実施例1:微結晶を含むアモルファスIn−Ga−Zn−O薄膜の作製)
図7に記載の装置を用いて行う。
【0317】
KrFエキシマレーザーを用いたパルスレーザー蒸着法により、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして用いる。
【0318】
ガラス基板(コーニング社製1737)上に、微結晶を含むIn−Ga−Zn−O系アモルファス酸化物半導体薄膜を堆積させる。
【0319】
成膜時には光照射のために、20mW/cmのハロゲンランプを基板面に照射する。
【0320】
なお、微結晶の存在の確認は、断面TEM(透過型電子顕微鏡)観察により確認される。
【0321】
(MISFET素子の作製)
図5に示すトップゲート型MISFET素子を作製する。
【0322】
まず、ガラス基板(1)上に上記の微結晶を含むアモルファスIn−Ga−Zn−O薄膜の作製法により、チャンネル層(2)として用いる厚さ30nmの微結晶を含む半絶縁性アモルファスInGaO(ZnO)膜を形成する。
【0323】
さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO(ZnO)及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成する。
【0324】
最後にゲート絶縁膜(3)として用いるY膜を電子ビーム蒸着法により成膜する(厚み:110nm、比誘電率:約15、リーク電流密度:0.5MV/cm印加時に10−3A/cm)。そして、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成する。
【0325】
こうして、電界効果型トランジスタが形成される。
【0326】
トランジスタのオン・オフ比は、10超である。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7.5cm(Vs)−1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められない。
【0327】
さらに上記微結晶を含むIn−Ga−Zn−Oなどの薄膜作製の実施例において、基板に光照射する際に、0.3mW/cm〜100mW/cmの範囲において、より効果的であった。このようにすると、トランジスタのオン・オフ比を大きくでき、また、電界効果移動度も大きな値が得られると言う面でより好ましいものとなる。
【0328】
なお、非晶質酸化物膜中における微結晶の量にもよるが、同膜中に微結晶が存在することの確認は、X線回折による測定により、特定のピークが観測されることによっても確認できる。
【0329】
(実施例2:膜厚方向で組成分布を有するアモルファスIn−Ga−Zn−O薄膜の作製)
KrFエキシマレーザーを用いたパルスレーザー蒸着法により、ガラス基板(コーニング社製1737)上に膜厚方向で組成分布を有するIn−Ga−Zn−O系アモルファス酸化物半導体薄膜を堆積する。このとき、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとした。
【0330】
チャンバー内酸素分圧を所定の範囲に設定し、ターゲット−基板間距離を5mm遠ざける方向へ変化させながら堆積する。両者の距離が長くなるにつれて、成膜される膜中に取り込まれる酸素量は多くなる。基板温度は25℃である。
【0331】
なお、上記膜厚方向で組成分布を有する薄膜作製の実施例において、膜厚方向で組成分布を有する際に、酸素分圧を膜厚方向で変化させてもよい。または、パルスレーザーの発振パワーを変化させたり、発振周波数を変化させたりしても、膜厚方向で組成変化させることができる。
【0332】
このようにすると、リーク電流が減ったり、トランジスタのオン・オフ比を大きくできたり、あるいは、電界効果移動度を大きくすることができる。
【0333】
(実施例3:膜厚方向で組成分布を有するアモルファスIn−Ga−Zn−O薄膜の作製)
アルゴンガスを用いたスパッタ蒸着法を用いる。
【0334】
ターゲットとして、1)InGaO(ZnO)組成を有する多結晶焼結体と、2)酸化亜鉛の焼結体を用意する。
【0335】
そして、膜厚方向で組成分布を有するアモルファスIn−Ga−Zn−O薄膜をガラス基板(コーニング社製1737)上に作製する。
【0336】
酸素分圧を所定の値にした、雰囲気中で、始めに、ターゲット1)を用いてスパッタ法による成膜を行う。
【0337】
次いで、ターゲット1)と2)を同時に用いて、スパッタ法による成膜を行う。こうして、膜厚方向で、組成分布を有するアモルファスIn−Ga−Zn−O薄膜が作製できる。基板温度は25℃である。
【0338】
なお、上記膜厚方向で組成分布を有するIn−Ga−Zn−Oなどの薄膜作製は以下のように行うこともできる。
【0339】
例えば、膜厚方向で組成分布を有する際に、Inターゲットを同時または、別々にスパッタしたり、あるいは、酸素分圧を膜厚方向で変化させたり、あるいは、スパッタの投入電力を各ターゲットごと膜厚方向で変化させるのである。
【0340】
特にゲート絶縁膜近傍では、InあるいはZnO組成の多い方が、電界効果移動度が大きくなることが期待される。
【0341】
(実施例4:アモルファスIn−Ga−Zn−O(N)薄膜の作製)
非晶質酸化物に添加物として窒素(N)を含む酸化物の製法について説明する。
【0342】
次にKrFエキシマレーザーを用いたパルスレーザー蒸着法により、同じガラス基板上に、窒素を不純物として含むIn−Ga−Zn−O系アモルファス酸化物半導体(In−Ga−Zn−O(N)と略記する)薄膜を堆積させる。このとき、InGaO(ZnO)多結晶焼結体をターゲットとした。
【0343】
具体的には、チャンバー内酸素分圧を例えば4Pa、窒素分圧を1Paとする。基板温度は25℃である。
【0344】
また2次イオン質量分析(SIMS)分析した場合に、薄膜の酸素と窒素の組成比が50:1程度であるのがよい。
【0345】
(実施例5:アモルファスIn−Ga−Zn−O(Ti)薄膜の作製)
KrFエキシマレーザーを用いたパルスレーザー蒸着法により、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして、ガラス基板(コーニング社製1737)上に、In−Ga−Zn−O系アモルファス酸化物半導体薄膜を堆積させる。
【0346】
得られるIn−Ga−Zn−O系薄膜を、80℃に保温した3塩化チタンの水溶液に浸漬する。
【0347】
その後引き上げて、空気中で300℃でアニールする。
【0348】
こうして、非晶質酸化物に添加物としてTiの導入が可能となる。
【0349】
なお、SIMSで、薄膜の表面からTiの濃度を分析した場合に、最表面で0.5%程度含有し、表面から離れるに従い、Tiの濃度が低下するのがよい。
【産業上の利用可能性】
【0350】
本発明に係る非晶質酸化物は、当該膜をチャネル層に用いたトランジスタはLCDや有機ELディスプレイのスイッチング素子として適用できる。また、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイなどのパネルをはじめ、ICカードやIDタグなどに幅広く応用できる。
【符号の説明】
【0351】
1 基板
2 チャネル層
3 ゲート絶縁膜
4 ゲート電極(ゲート端子)
5 ドレイン電極(ドレイン端子)
6 ソース電極(ソース端子)

【特許請求の範囲】
【請求項1】
電界効果型トランジスタであって、
活性層と、
前記活性層に対してゲート絶縁膜を介して設けられたゲート電極と、
前記活性層に接して前記ゲート電極の両側に設けられたソース電極及びドレイン電極とを具備し、
前記活性層は、In−Zn−O系酸化物、In−Sn−O系酸化物、In−O系酸化物、In−Ga−O系酸化物、In−Zn−Sn−O系酸化物のうちのいずれかである非晶質酸化物を含み、前記非晶質酸化物は、微結晶を含み、前記微結晶は、微結晶粒界界面がアモルファス構造で覆われており、前記非晶質酸化物の電子キャリア濃度が1012/cm以上、1018/cm未満であり、更に、ゲート電圧無印加のドレイン・ソース端子間の電流が10マイクロアンペア未満、電界効果移動度が1cm/(V・秒)超であることを特徴とする電界効果型トランジスタ。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate


【公開番号】特開2012−248853(P2012−248853A)
【公開日】平成24年12月13日(2012.12.13)
【国際特許分類】
【出願番号】特願2012−148444(P2012−148444)
【出願日】平成24年7月2日(2012.7.2)
【分割の表示】特願2005−325366(P2005−325366)の分割
【原出願日】平成17年11月9日(2005.11.9)
【出願人】(000001007)キヤノン株式会社 (59,756)
【出願人】(304021417)国立大学法人東京工業大学 (1,821)
【Fターム(参考)】