ＭＥＭＳ素子の製造方法およびＭＥＭＳ素子
【課題】壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようにする。
【解決手段】第１電極パターン１１３に溝部１１３ａを形成する。同様に、第２電極パターン（不図示）にも溝部を形成する。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。ここで、溝部１１３を形成するエッチングでは、形成した溝部１１３ａの底部に、第１電極パターン１１３（シリコン層１０３）が残るようにエッチング時間を制御する。例えば、実験などにより、予めエッチングレートを測定しておき、このエッチングレートより、溝部１１３ａの底部に、第１電極パターン１１３（シリコン層１０３）が残る処理時間を算出し、この算出結果を上記エッチングに適用させればよい。
【解決手段】第１電極パターン１１３に溝部１１３ａを形成する。同様に、第２電極パターン（不図示）にも溝部を形成する。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。ここで、溝部１１３を形成するエッチングでは、形成した溝部１１３ａの底部に、第１電極パターン１１３（シリコン層１０３）が残るようにエッチング時間を制御する。例えば、実験などにより、予めエッチングレートを測定しておき、このエッチングレートより、溝部１１３ａの底部に、第１電極パターン１１３（シリコン層１０３）が残る処理時間を算出し、この算出結果を上記エッチングに適用させればよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁電極を用いたＭＥＭＳ素子の製造方法に関するものである。
【背景技術】
【０００２】
インターネット通信網などにおける基盤となる光ネットワークの分野では、多チャンネル化、波長分割多重（ＷＤＭ）化および低コスト化を実現する技術として、光ＭＥＭＳ（Micro Electro Mechanical Systems）技術が脚光を浴びており、光ＭＥＭＳ技術を用いた光スイッチが開発されている（特許文献１参照）。このＭＥＭＳ型の光スイッチの構成部品として最も特徴的なものが、複数のミラー素子を配列したミラーアレイである。
【０００３】
光スイッチは、光を電気信号に変換することなく、経路切り替えを可能にするものであり、また、光スイッチを用いれば、多重化された光であっても、これを波長ごとに分波することなく経路の切り替えが可能である。このような光スイッチは、例えば、使用している経路に障害が発生した際に別の経路に信号を振り分け、通信できる状態を維持するために使用される。
【０００４】
また、近年、多重化された光を波長毎に分波し、これら分波した波長毎に経路を切り替える波長選択スイッチが研究開発されている。このスイッチにもミラー素子を使用しているものがある（特許文献２参照）。
【０００５】
また、複数のミラー素子をより近づけて配置することを可能にするミラー素子が提案されている（特許文献３参照）。また、隣り合うミラー素子の間の干渉（クロストーク）を抑制するため、壁電極を用いる構成が提案されている。
【０００６】
ここで、上述した壁電極を用いてクロストークを抑制したミラーアレイについて、図６の斜視図を用いて説明する。このミラーアレイは、図６には示していないが、電極基板と、電極基板に対向して配置されたミラー基板とを備え、複数のミラー素子が配置されるミラーアレイ領域を囲うように設けられた支持構造体により、電極基板の上に所定距離離間してミラー基板が固定されている。電極基板とミラー基板とは、互いに平行な関係で配置されている。
【０００７】
電極基板の上には、１つのミラー素子毎に、図６に示すように、可動梁駆動電極６０１ａ，可動梁駆動電極６０１ｂ，ミラー駆動電極６０３ａ，およびミラー駆動電極６０３ｂが設けられている。これら、可動梁駆動電極６０１ａ，可動梁駆動電極６０１ｂ，ミラー駆動電極６０３ａ，およびミラー駆動電極６０３ｂにより１つ（１組）の電極部が構成されている。
【０００８】
またミラー基板は、上記ミラーアレイ領域が開口する枠部（不図示）を備え、枠部が支持構造体の上に接続している。また、ミラー基板の枠部の内側には、一端が枠部に固定された可動梁６１３ａおよび可動梁６１３ｂを備えている。可動梁６１３ａおよび可動梁６１３ｂは、各々の一端が枠部の内側の対向する２つの辺の各々に固定され、上記２つの辺の対向する方向の同じ線上に、所定の距離離間して整列している。このように、可動梁６１３ａおよび可動梁６１３ｂは、一端が固定され、他端の側で対向して所定の距離離間して１列に配置されている。図６の例では、ｙ軸方向に平行な線上に、可動梁６１３ａおよび可動梁６１３ｂが整列されている。また、可動梁６１３ａおよび可動梁６１３ｂは、各々の他端が、ミラー基板の法線方向に変位可能とされ、片持ち梁構造とされている。
【０００９】
また、可動梁６１３ａおよび可動梁６１３ｂの間には、屈曲可能な一対の連結部６１２ａ，６１２ｂにより連結されてミラー６１１が配置されている。ミラー６１１は、可動梁６１３ａおよび可動梁６１３ｂと１列に配列されて可動梁６１３ａおよび可動梁６１３ｂの間に回動可能に配置されている。また、連結部６１２ａ，６１２ｂは、可動梁６１３ａおよび可動梁６１３ｂの各々の他端とミラー６１１とを連結している。可動梁６１３ａおよび可動梁６１３ｂが接続する２つの辺の対向する方向の同じ線上に、可動梁６１３ａ，ミラー６１１，および可動梁６１３ｂが、この順に整列している。これら可動梁６１３ａ，ミラー６１１，可動梁６１３ｂ，および一対の連結部６１２ａ，６１２ｂで、１つ（１組）の反射部を構成している。
【００１０】
本例では、ｙ軸方向に平行な線上に、可動梁６１３ａ，ミラー６１１，および可動梁６１３ｂが整列されている。また、ミラー６１１は、一対の連結部６１２ａ，６１２ｂを通る第１回動軸を中心に回動可能とされている。また、ｙ軸に平行な第１回動軸を中心に回動可能とされている。また、可動梁６１３ａ，ミラー６１１，および可動梁６１３ｂが整列（配列）されている方向に垂直な方向に添って、複数のミラー素子が配置されてミラーアレイを構成している。なお、ミラー６１１の表面には、金やアルミニウムなどから構成された反射膜６１１ａが形成され、例えば赤外領域の光を反射可能としている。
【００１１】
加えて、このミラー素子は、まず、各々の可動梁駆動電極６０１ａおよび可動梁駆動電極６０１ｂに、壁電極６０２ａおよび壁電極６０２ｂを備える。少なくとも可動梁６１３ａが変位する領域を挟むように、２つの壁電極６０２ａが配置されている。同様に、少なくとも可動梁６１３ｂが変位する領域を挟むように、２つの壁電極６０２ｂが配置されている。また、壁電極６０２ａは、可動梁駆動電極６０１ａに電気的に接続し、壁電極６０２ｂは、可動梁駆動電極６０１ｂに電気的に接続している。
【００１２】
ここで、各々の可動梁駆動電極６０１ａに対向する可動梁６１３ａは、壁電極６０２ａで挟まれている領域において可動梁駆動電極６０１ａの側に変位可能となる範囲の幅とされている。同様に、各々の可動梁駆動電極６０１ｂに対向する可動梁６１３ｂが、壁電極６０２ｂで挟まれている領域において可動梁駆動電極６０１ｂの側に変位可能となる範囲の幅とされている。従って、可動梁６１３ａおよび可動梁６１３ｂは、例えば、ミラー６１１より幅が狭く形成されている。
【００１３】
上述した可動梁駆動電極６０１ａ，可動梁駆動電極６０１ｂ，および１組のミラー駆動電極６０３ａ，６０３ｂと、これらに対となる可動梁６１３ａ，ミラー６１１，可動梁６１３ｂ，および一対の連結部６１２ａ，６１２ｂで、１つのミラー素子が構成されている。１つのミラー素子においては、電極基板（ミラー基板）の法線方向（ｚ軸方向）に対向し、可動梁駆動電極６０１ａと可動梁６１３ａとが配置され、可動梁駆動電極６０１ｂと可動梁６１３ｂとが配置され、１組のミラー駆動電極６０３ａ，６０３ｂとミラー６１１とが配置されている。
【００１４】
可動梁駆動電極６０１ａ，可動梁駆動電極６０１ｂには、可動梁６１３ａ，可動梁６１３ｂを駆動するための駆動電圧（駆動信号）が、配線（不図示）を介して供給される。また、ミラー駆動電極６０３ａおよびミラー駆動電極６０３ｂには、ミラー６１１を駆動するための駆動電圧が、配線（不図示）を介して供給される。なお、可動梁６１３ａ，ミラー６１１，可動梁６１３ｂ，および一対の連結部６１２ａ，６１２ｂは、等電位とされる。ここで、等電位とは、例えば接地電位とすればよい。
【００１５】
次に、上記ミラー素子の動作について説明する。まず、可動梁駆動電極６０１ｂに所定の駆動電圧を印加することで、発生した静電引力により可動梁６１３ｂに対して電極基板の側に引き寄せる力を加えれば、可動梁６１３ｂが、枠部に支持されている一端を支点としてたわみ（変形し）、可動梁６１３ｂの他端が電極基板の側に引き寄せられるように変位する。この結果、ミラー６１１は、連結部６１２ａを支点として連結部６１２ｂの側が電極基板の側に引き寄せられ、ミラー６１１は、電極基板に平行な状態ではなくなり、ｙ軸方向に傾いた状態となる。
【００１６】
この傾いた状態は、ミラー素子の配列方向（ｘ軸方向）に平行なミラー６１１の中央部を通る第２回動軸を中心に、ミラー６１１が回動していることになる。この回動動作は、可動梁駆動電極６０１ａに所定の駆動電圧を印加することで、前述同様に可動梁６１３ａの他端を電極基板の側に引き寄せることでも行え、この場合は、第２回動軸を中心に、上述した場合とは反対方向にミラー６１１を回動させることになる。
【００１７】
また、ミラー駆動電極６０３ａおよびミラー駆動電極６０３ｂに印加する電圧を制御することで、一対の連結部６１２ａ，６１２ｂを通る第１回動軸を中心に、ミラー６１１を回動させることができる。例えば、ミラー駆動電極６０３ａに対してミラー駆動電極６０３ｂの方により高い電圧を印加し、ミラー６１１が、第１回動軸を中心に、ミラー駆動電極６０３ｂの側に傾斜するように制御することができる。このミラー素子では、連結部６１２ａ，６１２ｂを積極的に動かすことで、１対の連結部で２軸の回動を実現している。
【００１８】
壁電極６０２ａおよび壁電極６０２ｂを備えるようにしたので、以下に説明するように、隣接配置されているミラー素子との間のクロストークを抑制することができるようになる。ミラー素子は、隣接するミラー素子との間隔を狭くして配置されるため、可動梁駆動電極６０１ａを単純な平行平板電極とした場合、静電引力が当該ミラー素子の可動梁に対してだけでなく、この隣のミラー素子の可動梁にも影響を与え、その位置が変位してしまうことがある。この結果、隣り合うミラー６１１の間で電気的干渉（クロストーク）が発生する場合がある。
【００１９】
これに対し、可動梁駆動電極６０１ａに接続する壁電極６０２ａを設けると、ミラー素子毎に可動梁を駆動するための電界を分離することができる。壁電極６０２ａにより、可動梁駆動電極６０１ａから、これに隣接する可動梁６１３ａへ向かう電気力線はほとんど遮蔽され、クロストークの影響を抑制することができる。このようなクロストークの抑制は、壁電極６０２ａ，壁電極６０２ｂの高さが、初期状態での可動梁６１３ａ，可動梁６１３ｂの高さ方向の位置と同じ程度である場合が最も効果的である。
【００２０】
また、壁電極を用いることで、駆動電極とは反対の方向に可動梁を引き戻す効果が得られるようになり、駆動電極に印加した電圧の増分に対する可動梁の変位量を小さく抑制することができるようになる。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００３−０５７５７５号公報
【特許文献２】特開２００７−１４０１６８号公報
【特許文献３】特開２００７−２４０７２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
しかしながら、上述した壁電極を形成することが、容易ではないという問題がある。例えば、壁電極は、導電性材料から形成され、かつ３０μｍ以上の高さを要求される。このような構造体を形成する１方法としてめっき法がある。しかしながら、めっき法では、上述したような高さの壁電極を形成すると、高さを一定にすることが容易ではない。また、幅を一定にすることが容易ではない。めっき法では、上述したような寸法の壁電極構造を形成する場合、高精度に高さと幅を制御することが困難である。これに対し、めっき法で形成した後に、研磨やエッチバックなどの手法を適用して高さを制御することか考えられるが、これでは、製造工程を増やしてしまうことになる。
【００２３】
また、厚く形成した金属膜を公知のフォトリソグラフィ技術およびエッチング技術により加工する製造方法を適用した場合には、エッチングした金属膜の再付着により、電気的に分離したい２つ以上の構成要素が電気的な短絡状態になってしまうという問題も発生しやすい。また、金属を使用して製造した場合には、用いた金属の融点以上の温度にすることができず、また金属粒子の拡散などの影響を考慮すると、素子への印加温度を低温に保つ必要があるなどの、製造をより複雑にする傾向がある。
【００２４】
本発明は、以上のような問題点を解消するためになされたものであり、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようにすることを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係るＭＥＭＳ素子の製造方法は、基部とこの基部の上の埋め込み絶縁層とこの埋め込み絶縁層上のシリコン層とを備えたＳＯＩ基板のシリコン層の上に、第１レジストパターンを形成する第１工程と、第１レジストパターンをマスクとしてシリコン層をエッチングし、所定の間隔を開けて１列に配置された複数組の第１電極パターンおよび第２電極パターンと、第１電極パターンおよび第２電極パターンに接続する第１配線パターンおよび第２配線パターンを形成する第２工程と、第１レジストパターンを除去した後、第１電極パターンおよび第２電極パターンの中央部に開口を備える第２レジストパターンを形成する第３工程と、第２レジストパターンをマスクとして第１電極パターンおよび第２電極パターンの中央部をエッチングし、所定の間隔を開けて１列に配置された第１電極および第２電極と、第１電極の配列方向の側部に電気的に接続する２つの第１壁電極と、第２電極の配列方向の側部に電気的に接続する２つの第２壁電極と、第１電極および第２電極に接続する第１配線および第２配線とを形成する第４工程と、第２レジストパターンを除去した後、ＳＯＩ基板の上に、一端が固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の第１電極および第２電極の上部に対応して１列に配置された複数組の第１可動梁および第２可動梁と、隣り合う２組の第１可動梁および第２可動梁の間に配置されて、これら２組の第１可動梁および第２可動梁により４箇所で支持されたミラーと、このミラーを支持するために、第１可動梁および第２可動梁の各々の他端とミラーとを連結する４つの連結部とを形成する第５工程とを少なくとも備える。
【００２６】
上記ＭＥＭＳ素子の製造方法において、ＳＯＩ基板は、基部とこの基部の上の第１埋め込み絶縁層とこの第１埋め込み絶縁層上の第１シリコン層とこの第１シリコン層の上の第２埋め込み絶縁層とこの第２埋め込み絶縁層上の第２シリコン層とを備え、第２工程では、第１レジストパターンをマスクとして第２シリコン層，第２埋め込み絶縁層，および第１シリコン層をエッチングし、第４工程では、第２レジストパターンをマスクとして第２シリコン層および第２埋め込み絶縁層をエッチングしてもよい。
【００２７】
また、本発明に係るＭＥＭＳ素子の製造方法は、基部とこの基部の上の埋め込み絶縁層とこの埋め込み絶縁層上のシリコン層とを備えたＳＯＩ基板のシリコン層の上に、第１レジストパターンを形成する第１工程と、第１レジストパターンをマスクとしてシリコン層をエッチングし、所定の間隔を開けて１列に配置された複数組の第１開口パターンおよび第２開口パターンを形成する第２工程と、第１レジストパターンを除去した後、第１開口パターンおよび第２開口パターンを覆う第２レジストパターンを形成する第３工程と、第２レジストパターンをマスクとして第１開口パターンおよび第２開口パターンが形成されたシリコン層をエッチングし、所定の間隔を開けて１列に配置された第１電極および第２電極と、第１電極の配列方向の側部に電気的に接続する２つの第１壁電極と、第２電極の配列方向の側部に電気的に接続する２つの第２壁電極と、第１電極および第２電極に接続する第１配線および第２配線とを形成する第４工程と、第２レジストパターンを除去した後、ＳＯＩ基板の上に、一端が固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の第１電極および第２電極の上部に対応して１列に配置された複数組の第１可動梁および第２可動梁と、隣り合う２組の第１可動梁および第２可動梁の間に配置されて、これら２組の第１可動梁および第２可動梁により４箇所で支持されたミラーと、このミラーを支持するために、第１可動梁および第２可動梁の各々の他端とミラーとを連結する４つの連結部とを形成する第５工程とを少なくとも備える。
【００２８】
上記ＭＥＭＳ素子の製造方法において、ＳＯＩ基板は、基部とこの基部の上の第１埋め込み絶縁層とこの第１埋め込み絶縁層上の第１シリコン層とこの第１シリコン層の上の第２埋め込み絶縁層とこの第２埋め込み絶縁層上の第２シリコン層とを備え、第２工程では、第１レジストパターンをマスクとして第２シリコン層および第２埋め込み絶縁層をエッチングし、第４工程では、第２レジストパターンをマスクとして第２シリコン層，第２埋め込み絶縁層，および第１シリコン層をエッチングしてもよい。
【００２９】
また、本発明に係るＭＥＭＳ素子は、上述したＭＥＭＳ素子の製造方法により製造したものである。
【発明の効果】
【００３０】
以上説明したように、本発明によれば、ＳＯＩ基板のシリコン層を加工することで壁電極を形成するようにしたので、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００３１】
【図１Ａ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｂ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｃ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｄ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｅ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｆ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｇ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｈ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｉ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｊ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｋ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｌ】本発明の実施の形態１における製造方法で作製されたＭＥＭＳ素子の一部構成を示す斜視図である。
【図２Ａ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｂ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｃ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｄ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｅ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｆ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｇ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｈ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｉ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｊ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図３Ａ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｂ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｃ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｄ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｅ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｆ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｇ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｈ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｉ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｊ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図４Ａ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｂ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｃ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｄ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｅ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｆ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｇ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｈ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｉ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｊ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図５Ａ】壁電極の効果について説明する説明図である。
【図５Ｂ】壁電極の効果について説明する説明図である。
【図５Ｃ】壁電極の効果について説明する説明図である。
【図５Ｄ】壁電極の効果について説明する説明図である。
【図６】壁電極を用いてクロストークを抑制したミラーアレイの構成を示す斜視図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施の形態について図を参照して説明する。
【００３３】
［実施の形態１］
始めに、本発明の実施の形態１について説明する。まず、図１Ａの断面図に示すように、基部１０１と基部１０１の上の埋め込み絶縁層１０２と埋め込み絶縁層１０２上のシリコン層１０３とを備えたＳＯＩ基板を用意する。埋め込み絶縁層１０２は、酸化シリコンから構成されている。
【００３４】
次に、図１Ｂの断面図に示すように、シリコン層１０３の上に、第１レジストパターン１０４を形成する。第１レジストパターン１０４は、図１Ｃの平面図に示すように、後述する可動梁駆動電極となる部分およびこの電極に接続する配線となる部分に対応するパターンを備えている。なお、図１Ｂは、図１Ｃのａａ線の断面を示している。
【００３５】
例えば、よく知られたポジ型の感光性レジストをシリコン層１０３の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層１０３をエッチングする際の第１レジストパターン１０４とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００３６】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、シリコン層１０３の上に第１レジストパターン１０４を形成することができる。
【００３７】
次に、図１Ｄの断面図に示すように、第１レジストパターン１０４をマスクとしてシリコン層１０３をエッチングし、所定の間隔を開けて複数の第１電極パターン１１３を形成する。このとき、図示していない領域に、第１電極パターン１１３と１列に配置された第２電極パターンの組が形成され、また、第１電極パターン１１３および第２電極パターンに接続する第１配線パターンおよび第２配線パターンも同時に形成される。この工程では、埋め込み絶縁層１０２が露出するまで、シリコン層１０３をエッチングする。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。
【００３８】
次に、第１レジストパターン１０４を除去し（図１Ｅ）、第１電極パターン１１３や露出している埋め込み絶縁層１０２の上面など基板の上に清浄面を露出させるためにＳＯＩ基板を洗浄する。
【００３９】
次に、図１Ｆの断面に示すように、第１電極パターン１１３の中央部に開口１０５ａを備える第２レジストパターン１０５を形成する。開口１０５ａは、図１Ｇの平面図に示すように、図面において、上下方向の長さは第１電極パターン１１３の長さに等しく、左右方向の幅は、第１電極パターン１１３の幅より小さく形成する。なお、図１Ｆは、図１Ｇのａａ線の断面を示している。ここで、第２レジストパターン１０５は、図示しない第２電極パターンの中央部にも上記同様の開口を備える。また、配線部分にも開口を備えるようにしてもよい。
【００４０】
例えば、よく知られたポジ型の感光性レジストを第１電極パターン１１３を含む埋め込み絶縁層１０２の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第１電極パターン１１３などをエッチングする際の第２レジストパターン１０５とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００４１】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２レジストパターン１０５を形成することができる。
【００４２】
次に、第２レジストパターン１０５をマスクとして第１電極パターン１１３の中央部を途中までエッチングし、図１Ｈに示すように、第１電極パターン１１３に溝部１１３ａを形成する。同様に、第２電極パターン（不図示）にも溝部を形成する。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。ここで、溝部１１３を形成するエッチングでは、形成した溝部１１３ａの底部に、第１電極パターン１１３（シリコン層１０３）が残るようにエッチング時間を制御する。例えば、実験などにより、予めエッチングレートを測定しておき、このエッチングレートより、溝部１１３ａの底部に、第１電極パターン１１３（シリコン層１０３）が残る処理時間を算出し、この算出結果を上記エッチングに適用させればよい。
【００４３】
この後、第２レジストパターン１０５を除去することで、図１Ｉの断面図および図１Ｊの平面図に示すように、第１電極１４１ａおよび第２電極（不図示）と、第１電極１４１ａの配列方向の側部に電気的に接続する２つの第１壁電極１４２ａと、第２電極の配列方向の側部に電気的に接続する２つの第２壁電極（不図示）と、第１電極１４１ａおよび第２電極に接続する第１配線１４３ａおよび第２配線（不図示）とが形成される。なお、図１Ｉは、図１Ｊのａａ線の断面を示している。
【００４４】
ここで、図１Ｋの斜視図に示すように、第１電極１４１ａおよび第２電極１４１ｂは、所定の間隔を開けて１列に配置されている。また、これらの配列方向において、第１電極１４１ａの側部に電気的に接続して２つの第１壁電極１４２ａが形成される。同様に、第２電極１４１ｂの配列方向の側部に電気的に接続して２つの第２壁電極１４２ｂが形成される。また、第１電極１４１ａに接続する第１配線１４３ａが形成され、第２電極１４１ｂに接続する第２配線１４３ｂが形成される。本実施の形態では、第１配線１４３ａおよび第２配線１４３ｂは、各壁電極とほぼ同じ高さに形成される。
【００４５】
上述したように各電極などが形成されたＳＯＩ基板の上に、図１Ｌに示すように、ミラー１８３，第１可動梁１８４ａ，第２可動梁１８４ｂ，連結部１０９ａ，連結部１０９ｂを備えるミラー基板を配置すれば、本実施の形態におけるミラーアレイとしてのＭＥＭＳ素子が形成される。例えば、ミラー基板は、上述した各電極を備えるＳＯＩ基板（電極基板）と別体に形成し、各々形成した後に貼り付けて一体とすればよい。また、犠牲膜とめっき技術とを組み合わせ、電極基板の上に、ミラー１８３，第１可動梁１８４ａ，第２可動梁１８４ｂ，連結部１０９ａ，連結部１０９ｂなどの構成を形成してもよい。
【００４６】
ここで、第１可動梁１８４ａおよび第２可動梁１８４ｂは、一端がミラー基板に固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の第１電極１４１ａおよび第２電極１４１ｂの上部に対応して１列に配置されている。また、ミラー１８３は、隣り合う２組の第１可動梁１８４ａおよび第２可動梁１８４ｂの間に配置されて、これら２組の第１可動梁１８４ａおよび第２可動梁１８４ｂにより４箇所で支持されている。また、ミラー１８３を支持するために、第１可動梁１８４ａおよび第２可動梁１８４ｂの各々の他端とミラー１８３とを連結する４つの連結部１０９ａ，１０９ｂを備える。
【００４７】
ミラー１８３は、まず、隣り合う第１可動梁１８４ａを同時に変位させる、もしくは隣り合う第２可動梁１８４ｂを同時に変位させることで、ｘ軸方向の回動軸を中心とした回動動作をさせることができる。また、ミラー１８３は、１組の第１可動梁１８４ａおよび第２可動梁１８４ｂのいずれかを同時に変位させることで、ｙ軸方向の回動軸を中心とした回動動作をさせることができる。この場合、ミラー１８３の下部には電極が必要ない。
【００４８】
以下、ミラー基板の製造方法について簡単に説明する。まず、ＳＯｌ基板を用意する。ミラーはＳＯｌ層に形成するので、用意するＳＯｌ基板のＳＯｌ層の厚さは、ミラーの厚さと同じくする。ミラーを支持する連結部となるばね構造体の厚さも、ＳＯｌ層の厚さに等しく、設計したばね定数と実現する厚さをＳＯＩ層の厚さとする。
【００４９】
次に、ＳＯＩ基板のシリコン層表面にレジストを公知のスピンコーティング法を使用して塗布してレジスト層を形成する。次に、形成したレジスト層に公知のリソグラフィ技術を使用し、ミラー、連結部、可動梁となる部分に対応するパターンを形成する。例えば、パターンに応じた形状の遮光体を有するレチクル（マスク｝を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持し、感光性レジストの感光波長の光をレチクルに照射して、この遮光体の影をレジスト層の上に結像させ、潜像を形成する。所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。
【００５０】
次に、潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストパターンを硬化させる。ここまでで、Ｓ０１基板上にレジストのパターンを形成できる。
【００５１】
次に、形成したレジストのパターンをマスクにし、Ｓｉの深堀加工技術であるＤＲｌＥエッチング技術を用いてシリコン層に、ミラー、連結部、可動梁となる構造体を形成する。このエッチングでは、エッチング中間膜を利用しても良いし、レジストをエッチングマスクとして直接的にシリコンを加工してもよい。シリコンのエッチング後にマスクに使用した感光性レジストを除去する。除去後は清浄なシリコン面を露出させるために洗浄をする。
【００５２】
次に、ＳＯＩ基板の基部を加工する。まず、シリコン層側に保護用の有機膜を塗布する。感光性レジストを使用しても良いし、ポリイミドなどの加工性が明らかとなっている膜を利用してもよい。この膜は最終的に除去するので、剥離や除去が容易な膜を利用することが望ましい。ただし、保護膜がついている状態で裏面の加工を行うので、この加工の際に問題を発生させない材料を選択することが必須となる。
【００５３】
シリコン層側に保護膜を形成した後に、基部の裏面に塗布により感光性レジスト膜を形成する。この感光性レジストの塗布の場合には、シリコン層側が塗布装置の試料台に接触することになるが、保護膜が堆積されているのでシリコン層側に形成した構造が破損することはない。レジスト膜を形成した後に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト膜を形成したＳＯＩ基板に位置合わせ、特にシリコン層側の構造体との位置合わせをして保持する。
【００５４】
感光性レジストの感光波長の光をレチクルに照射して、この遮光体の影をレジスト膜の上に結像させて潜像を形成する。次いで、所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト膜を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジスト膜を硬化させる。ここまでで、基部の裏面に、レジストのパターンが形成される。
【００５５】
次に、形成したレジストのパターンをマスクにし、Ｓｉの深堀加工技術であるＤＲｌＥエッチング技術を用いてシリコン層にミラーを形成した部分に対応する、不要な基部のシリコンをエッチング除去する。この際に、シリコン酸化膜などのエッチング中間膜を利用しても良く、また、レジストをエッチングマスクとして直接的にシリコンを加工してもよい。シリコンのエッチング後にマスクに使用した感光性レジストを除去する。除去後は清浄なシリコン面を露出させるために洗浄をする。
【００５６】
次に、ミラーとして機能する構造体の表面に利用波長帯の光を反射させるための金属膜を形成する。このようにして形成したミラー基板を、壁電極などの電極が形成されている電極基板と接合して一体とし、これをＰＫＧにダイボンドし、一体とした素子とＰＫＧとの間をワイヤボンディングするなどして装置が完成する。ここで、電極基板における電極など駆動電位が印加される箇所と、ミラー基板とが電気的に接続されることがないようにすることが重要である。
【００５７】
以上に説明したように、本実施の形態によれば、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになる。通常、可動梁と電極との距離は数ミクロンから数百ミクロン程度であり、壁電極の高さも同程度の高さが必要となる。これらの値は素子の設計よって決定される。金属で壁電極を形成する場合、厚い金属膜をエッチングするか、厚い金属膜をメッキ法で形成するなどの方法となる。しかしながら、厚い金属膜の堆積とこのエッチングは、製造に長時間を要するためにコスト的に不利である。また、より一般的なメッキ法では、微細なパターンを厚くかつ膜厚を高精度に制御することが難しく、素子の特性を均一にすることが望まれていることから不利である。
【００５８】
これらに対し、本実施の形態によれば、シリコンの深堀エッチングとエッチングの途中止め技術を必要とするが、壁電極の構造を、上述した技術よりは容易に実現することができる。また、シリコンおよび酸化シリコンを用いているので、１０００℃を超える熱処理に耐性を有している。また、ＳＯＩ基板を用いているので、構造体の高さを高い精度で制御できる。また、壁電極などの構造体を剛性の高い単結晶シリコンから構成することができる。
【００５９】
ところで、ＳＯＩ基板のシリコン層の抵抗は、不純物ドーピングなどによって下げることができ、加工容易性を阻害しない程度に低抵抗のシリコン層を用いることが重要である。比抵抗で１０Ωｃｍ以下であれば十分に使用できる。また、本実施の形態では、電極に電圧を印加するための配線は、前述したように、壁電極と同じ高さに形成しているが、図１Ｆ〜図１Ｈを用いて説明した第２レジストパターン１０５によるエッチングで、配線部分も同時に途中までエッチングし、配線をより薄く形成してもよい。ただし、前述したように、配線を厚く形成することで、配線の断面積を大きくすることができ、配線抵抗を小さく抑制することができる。可動梁などの可動部の動作を阻害しない範囲で、配線は厚くした方がよい。
【００６０】
［実施の形態２］
次に、本発明における実施の形態２について説明する。まず、図２Ａの断面図に示すように、基部２０１の上に、第１埋め込み絶縁層２０２，第１シリコン層２０３，第２埋め込み絶縁層２０４，および第２シリコン層２０５がこの純に積層された２層ＳＯＩ基板を用意する。
【００６１】
次に、図２Ｂの断面図に示すように、第２シリコン層２０５の上に、第１レジストパターン２０６を形成する。第１レジストパターン２０６は、図２Ｃの平面図に示すように、後述する可動梁駆動電極となる部分およびこの電極に接続する配線となる部分に対応するパターンを備えている。なお、図２Ｂは、図２Ｃのａａ線の断面を示している。
【００６２】
例えば、よく知られたポジ型の感光性レジストを第２シリコン層２０５の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第２シリコン層２０５をエッチングする際の第１レジストパターン２０６とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成した２層ＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００６３】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成された２層ＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、２層ＳＯＩ基板を現像液に浸す。この後、２層ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２シリコン層２０５の上に第１レジストパターン２０６を形成することができる。
【００６４】
次に、第１レジストパターン２０６をマスクとして第２シリコン層２０５，第２埋め込み絶縁層２０４，および第１シリコン層２０３をエッチングし、図２Ｄの断面図に示すように、複数組の、第１シリコンパターン２３１，第２埋め込み絶縁パターン２４１，および第２シリコンパターン２５１の積層構造体を形成する。この積層構造体は、前述した実施の形態における第１電極パターン１１３に相当する。なお、本実施の形態においても、図示していない領域に、上記積層構造体と１列に配置された同様の石像構造の組が形成され、また、各積層構造体に接続する配線パターンも同時に形成される。
【００６５】
この工程では、第１埋め込み絶縁層２０２が露出するまでエッチングする。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることでシリコンの層がエッチングでき、ＣＨＦ3をエッチングガスとして用いることで酸化シリコン（埋め込み絶縁層）がエッチングできる。
【００６６】
次に、第１レジストパターン２０６を除去し（図２Ｅ）、第２シリコンパターン２５１や露出している第１埋め込み絶縁層２０２の上面など基板の上に清浄面を露出させるために２層ＳＯＩ基板を洗浄する。
【００６７】
次に、図２Ｆの断面に示すように、第１シリコンパターン２３１，第２埋め込み絶縁パターン２４１，および第２シリコンパターン２５１による積層構造体の中央部に開口２０７ａを備える第２レジストパターン２０７を形成する。開口２０７ａは、図２Ｇの平面図に示すように、図面において、上下方向の長さは第１電極パターン１１３の長さに等しく、左右方向の幅は、第１電極パターン１１３の幅より小さく形成する。なお、図２Ｆは、図２Ｇのａａ線の断面を示している。ここで、第２レジストパターン２０７は、図示しない積層構造体の中央部にも上記同様の開口を備える。
【００６８】
例えば、よく知られたポジ型の感光性レジストを積層構造体を含む第１埋め込み絶縁層２０２の上に塗布し、レジスト層を形成する。レジスト層の層厚は、積層構造体などをエッチングする際の第２レジストパターン２０７とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成した２層ＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００６９】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成された２層ＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、２層ＳＯＩ基板を現像液に浸す。この後、２層ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２レジストパターン２０７を形成することができる。
【００７０】
次に、第２レジストパターン２０７をマスクとして積層構造体の中央部をエッチングし、図２Ｈに示すように、積層構造体に溝部２０８ａを形成する。同様に、図示していない積層構造体にも溝部を形成する。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、まず、ＳＦ6をエッチングガスとして用いることで、第２シリコンパターン２５１をエッチングする。次いで、ＣＨＦ3をエッチングガスとして用いることで第２埋め込み絶縁パターン２４１をエッチングする。このＣＨＦ3によるエッチングでは、第１シリコンパターン２３１がほとんどエッチングされないので、この層をエッチングストップ層として溝部２０８ａが形成できる。
【００７１】
この後、第２レジストパターン２０７を除去することで、図２Ｉの断面図および図２Ｊの平面図に示すように、第１電極２８１ａおよび第２電極（不図示）と、第１電極２８１ａの配列方向の側部に電気的に接続する２つの第１壁電極２８２ａと、第２電極の配列方向の側部に電気的に接続する２つの第２壁電極（不図示）と、第１電極２８１ａおよび第２電極に接続する第１配線２８３ａおよび第２配線（不図示）とが形成される。なお、図２Ｉは、図２Ｊのａａ線の断面を示している。
【００７２】
本実施の形態においては、前述した実施の形態１における壁電極が、第２埋め込み絶縁層２０４および第２シリコン層２０５を加工することで形成されたものとなる。従って、本実施の形態においては、壁電極となる構造体は、電極と絶縁分離されている。従って、電極と壁電極の上部とを配線で接続する。また、よく知られた斜めからのスパッタ法などにより金属膜を形成し、電極と壁電極の上部とを電気的に接続する状態としてもよい。なお、他の構成は、実施の形態１と同様である。
【００７３】
以上に説明したように、本実施の形態においても、前述した実施の形態１と同様に、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになる。また、本実施の形態では、途中でエッチングを止める工程がないので、工程制御が容易である。
【００７４】
［実施の形態３］
次に、本発明の実施の形態３について説明する。まず、図３Ａの断面図に示すように、基部３０１と基部３０１の上の埋め込み絶縁層３０２と埋め込み絶縁層３０２上のシリコン層３０３とを備えたＳＯＩ基板を用意する。
【００７５】
次に、図３Ｂの断面図に示すように、シリコン層３０３の上に、第１レジストパターン３０４を形成する。第１レジストパターン３０４は、図３Ｃの平面図に示すように、後述する壁電極を形成するための溝部となる部分に対応するパターンを備えている。なお、図３Ｂは、図３Ｃのａａ線の断面を示している。
【００７６】
例えば、よく知られたポジ型の感光性レジストをシリコン層３０３の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層３０３をエッチングする際の第１レジストパターン３０４とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００７７】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、シリコン層３０３の上に第１レジストパターン３０４を形成することができる。
【００７８】
次に、図３Ｄの断面図に示すように、第１レジストパターン３０４をマスクとしてシリコン層３０３をエッチングし、所定の間隔を開けて複数の凹部３１３ａを形成する。このとき、図示していない領域に、凹部３１３ａと１列に配置された凹部の組が形成される。この工程では、埋め込み絶縁層３０２が露出しないように、シリコン層３０３を途中までエッチングする。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。例えば、実験などにより、予めエッチングレートを測定しておき、このエッチングレートより、凹部３１３ａの底部に、シリコン層３０３の一部が残る処理時間を算出し、この算出結果を上記エッチングに適用させればよい。
【００７９】
次に、第１レジストパターン３０４を除去し（図３Ｅ）、凹部３１３ａや露出している埋め込み絶縁層３０２の上面など基板の上に清浄面を露出させるためにＳＯＩ基板を洗浄する。
【００８０】
次に、図３Ｆの断面に示すように、第１開口パターン３１３ａおよび第２開口パターン（不図示）を覆う第２レジストパターン３０５を形成する。第２レジストパターン３０５は、図３Ｇの平面図に示すように、後述する第１電極やこれに接続する壁電極となる部分、および第１電極に接続する配線に対応するパターンである。なお、図３Ｆは図３Ｇのａａ線の断面である。
【００８１】
例えば、よく知られたポジ型の感光性レジストを凹部３１３ａを含む埋め込み絶縁層３０２の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層３０３などをエッチングする際の第２レジストパターン３０５とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００８２】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２レジストパターン３０５を形成することができる。
【００８３】
次に、第２レジストパターン３０５をマスクとしてシリコン層３０３をエッチングし（図３Ｈ）、この後、第２レジストパターン３０５を除去する。この結果、図３Ｉの断面図および図３Ｊの平面図に示すように、第１電極３４１ａと、第１電極３４１ａの配列方向の側部に電気的に接続する２つの第１壁電極３４２ａと、第１電極３４１ａに接続する第１配線３４３ａとが形成される。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。ここでは、埋め込み絶縁層３０２が露出するまでエッチングを行う。なお、図３Ｉは、図３Ｊのａａ線の断面を示している。他の構成は、実施の形態１と同様である。
【００８４】
以上に説明したように、本実施の形態においても、前述した実施の形態１と同様に、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになる。
【００８５】
［実施の形態４］
次に、本発明の実施の形態４について説明する。まず、図４Ａの断面図に示すように、基部４０１の上に、第１埋め込み絶縁層４０２，第１シリコン層４０３，第２埋め込み絶縁層４０４，および第２シリコン層４０５がこの純に積層された２層ＳＯＩ基板を用意する。
【００８６】
次に、図４Ｂの断面図に示すように、第２シリコン層４０５の上に、第１レジストパターン４０４を形成する。第１レジストパターン４０４は、図４Ｃの平面図に示すように、後述する壁電極を形成するための溝部となる部分に対応するパターンを備えている。なお、図４Ｂは、図４Ｃのａａ線の断面を示している。
【００８７】
例えば、よく知られたポジ型の感光性レジストを第２シリコン層４０５の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第２シリコン層４０５をエッチングする際の第１レジストパターン４０４とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００８８】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２シリコン層４０５の上に第１レジストパターン４０４を形成することができる。
【００８９】
次に、第１レジストパターン４０４をマスクとして第２シリコン層４０５および第２埋め込み絶縁層４０４をエッチングし、図４Ｄの断面図に示すように、所定の間隔を開けて配置される複数の凹部４１３ａを備える積層パターン４１３を形成する。積層パターン４１３は、第１シリコン層４０３，第２埋め込み絶縁層４０４，および第２シリコン層４０５の積層構造体に、凹部４１３ａが形成されたものである。
【００９０】
この工程では、例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、まず、ＳＦ6をエッチングガスとして用いることで、第２シリコン層４０５をエッチングする。次いで、ＣＨＦ3をエッチングガスとして用いることで第２埋め込み絶縁層４０４をエッチングする。このＣＨＦ3によるエッチングでは、第１シリコン層４０３がほとんどエッチングされないので、この層をエッチングストップ層として凹部４１３ａが形成できる。
【００９１】
次に、第１レジストパターン４０４を除去し（図４Ｅ）、凹部４１３ａや露出している埋め込み絶縁層４０２の上面など基板の上に清浄面を露出させるためにＳＯＩ基板を洗浄する。
【００９２】
次に、図４Ｆの断面に示すように、凹部４１３ａを覆う第２レジストパターン４０７を形成する。第２レジストパターン４０７は、図４Ｇの平面図に示すように、後述する第１電極やこれに接続する壁電極となる部分、および第１電極に接続する配線に対応するパターンである。なお、図４Ｆは図４Ｇのａａ線の断面である。
【００９３】
例えば、よく知られたポジ型の感光性レジストを凹部４１３ａを含む埋め込み絶縁層４０２の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第２シリコン層４０５などをエッチングする際の第２レジストパターン４０７とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００９４】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２レジストパターン４０７を形成することができる。
【００９５】
次に、第２レジストパターン４０７をマスクとして第２シリコン層４０５をエッチングし（図４Ｈ）、この後、第２レジストパターン４０７を除去する。この結果、図４Ｉの断面図および図４Ｊの平面図に示すように、第１電極４８１ａと、第１電極４８１ａの配列方向の側部に電気的に接続する２つの第１壁電極４８２ａと、第１電極４８１ａに接続する第１配線４８３ａとが形成される。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。ここでは、埋め込み絶縁層４０２が露出するまでエッチングを行う。なお、図４Ｉは、図４Ｊのａａ線の断面を示している。他の構成は、実施の形態１〜３と同様である。
【００９６】
以上に説明したように、本実施の形態においても、前述した実施の形態１と同様に、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになる。
【００９７】
ここで、壁電極について図５Ａ〜図５Ｄを用いて説明する。図５Ａに示すように、単純な平行平板形の静電駆動型デバイスでは、板状の可動梁５０１に板状の電極５０２が対向して配置している。この場合、可動梁５０１の変位によらず、可動梁５０１が電極５０２と重なりを持つ領域では、可動梁５０１に対してほぼ垂直に、矢視線で示すような電界が作用している。これに対し、可動梁５０１の端部では電界は弧を描くように変形している。端部の電界は、変形をしているものの、端部における電界は、可動梁５０１を電極５０２に引き寄せるように作用している。
【００９８】
この場合、可動梁５０１と電極５０２の間に印加する電圧を大きくしていくと、図５Ｂに示すように、可動梁５０１の変位は大きくなり、ついには静電引力に対してばねの復元力では対応しきれなくなり、可動梁５０１は姿勢を保てずに電極５０２に一部が衝突してしまう。
【００９９】
以上の構成に対し、図５Ｃに示すように、電極５１１に加えて壁電極５１２を備えている場合、可動梁５０１の変位が小さいときは、壁電極５１２および電極５１１の両方に、可動梁５０１を図の下方に引き下げる方向に電界が形成される。これに対して、図５Ｄに示すように、可動梁５０１構造の変位が大きくなり電極５１１に近づき、２つの壁電極５１２の間に可動梁５０１構造が入り込むと、壁電極５１２の上部と可動梁５０１の端部との間に形成される電界は、可動梁５０１を電極５１１の側から引き離すような方向（図の上方）に作用する静電力を形成する。
【０１００】
このため、壁電極５１２を備える場合、可動梁５０１の変位が大きくなっても、２つの壁電極５１２により上方への引き戻し効果が大きく作用するので、上述したような急激な衝突を発生させることなく、可動梁５０１構造を変位させることが可能となり、ＭＥＭＳデバイスの使用可能領域を大きくさせることができるようになる。
【０１０１】
また、壁電極５１２を用いることで、隣接する電極５０２からの電界を遮断するためのシールド効果がある。これにより、隣り合うミラー素子間の様々な干渉を抑制できるようになり、複数のミラー素子をより近設させることができる。
【符号の説明】
【０１０２】
１０１…基部、１０２…埋め込み絶縁層、１０３…シリコン層、１０４…第１レジストパターン、１０５…第２レジストパターン、１０５ａ…開口、１０９ａ，１０９ａ…連結部、１１３…第１電極パターン、１１３ａ…溝部、１４１ａ…第１電極、１４１ｂ…第２電極、１４２ａ…第１壁電極、１４２ｂ…第２壁電極、１４３ａ…第１配線、１４３ｂ…第２配線、１８４ａ…第１可動梁、１８４ｂ…第２可動梁。
【技術分野】
【０００１】
本発明は、壁電極を用いたＭＥＭＳ素子の製造方法に関するものである。
【背景技術】
【０００２】
インターネット通信網などにおける基盤となる光ネットワークの分野では、多チャンネル化、波長分割多重（ＷＤＭ）化および低コスト化を実現する技術として、光ＭＥＭＳ（Micro Electro Mechanical Systems）技術が脚光を浴びており、光ＭＥＭＳ技術を用いた光スイッチが開発されている（特許文献１参照）。このＭＥＭＳ型の光スイッチの構成部品として最も特徴的なものが、複数のミラー素子を配列したミラーアレイである。
【０００３】
光スイッチは、光を電気信号に変換することなく、経路切り替えを可能にするものであり、また、光スイッチを用いれば、多重化された光であっても、これを波長ごとに分波することなく経路の切り替えが可能である。このような光スイッチは、例えば、使用している経路に障害が発生した際に別の経路に信号を振り分け、通信できる状態を維持するために使用される。
【０００４】
また、近年、多重化された光を波長毎に分波し、これら分波した波長毎に経路を切り替える波長選択スイッチが研究開発されている。このスイッチにもミラー素子を使用しているものがある（特許文献２参照）。
【０００５】
また、複数のミラー素子をより近づけて配置することを可能にするミラー素子が提案されている（特許文献３参照）。また、隣り合うミラー素子の間の干渉（クロストーク）を抑制するため、壁電極を用いる構成が提案されている。
【０００６】
ここで、上述した壁電極を用いてクロストークを抑制したミラーアレイについて、図６の斜視図を用いて説明する。このミラーアレイは、図６には示していないが、電極基板と、電極基板に対向して配置されたミラー基板とを備え、複数のミラー素子が配置されるミラーアレイ領域を囲うように設けられた支持構造体により、電極基板の上に所定距離離間してミラー基板が固定されている。電極基板とミラー基板とは、互いに平行な関係で配置されている。
【０００７】
電極基板の上には、１つのミラー素子毎に、図６に示すように、可動梁駆動電極６０１ａ，可動梁駆動電極６０１ｂ，ミラー駆動電極６０３ａ，およびミラー駆動電極６０３ｂが設けられている。これら、可動梁駆動電極６０１ａ，可動梁駆動電極６０１ｂ，ミラー駆動電極６０３ａ，およびミラー駆動電極６０３ｂにより１つ（１組）の電極部が構成されている。
【０００８】
またミラー基板は、上記ミラーアレイ領域が開口する枠部（不図示）を備え、枠部が支持構造体の上に接続している。また、ミラー基板の枠部の内側には、一端が枠部に固定された可動梁６１３ａおよび可動梁６１３ｂを備えている。可動梁６１３ａおよび可動梁６１３ｂは、各々の一端が枠部の内側の対向する２つの辺の各々に固定され、上記２つの辺の対向する方向の同じ線上に、所定の距離離間して整列している。このように、可動梁６１３ａおよび可動梁６１３ｂは、一端が固定され、他端の側で対向して所定の距離離間して１列に配置されている。図６の例では、ｙ軸方向に平行な線上に、可動梁６１３ａおよび可動梁６１３ｂが整列されている。また、可動梁６１３ａおよび可動梁６１３ｂは、各々の他端が、ミラー基板の法線方向に変位可能とされ、片持ち梁構造とされている。
【０００９】
また、可動梁６１３ａおよび可動梁６１３ｂの間には、屈曲可能な一対の連結部６１２ａ，６１２ｂにより連結されてミラー６１１が配置されている。ミラー６１１は、可動梁６１３ａおよび可動梁６１３ｂと１列に配列されて可動梁６１３ａおよび可動梁６１３ｂの間に回動可能に配置されている。また、連結部６１２ａ，６１２ｂは、可動梁６１３ａおよび可動梁６１３ｂの各々の他端とミラー６１１とを連結している。可動梁６１３ａおよび可動梁６１３ｂが接続する２つの辺の対向する方向の同じ線上に、可動梁６１３ａ，ミラー６１１，および可動梁６１３ｂが、この順に整列している。これら可動梁６１３ａ，ミラー６１１，可動梁６１３ｂ，および一対の連結部６１２ａ，６１２ｂで、１つ（１組）の反射部を構成している。
【００１０】
本例では、ｙ軸方向に平行な線上に、可動梁６１３ａ，ミラー６１１，および可動梁６１３ｂが整列されている。また、ミラー６１１は、一対の連結部６１２ａ，６１２ｂを通る第１回動軸を中心に回動可能とされている。また、ｙ軸に平行な第１回動軸を中心に回動可能とされている。また、可動梁６１３ａ，ミラー６１１，および可動梁６１３ｂが整列（配列）されている方向に垂直な方向に添って、複数のミラー素子が配置されてミラーアレイを構成している。なお、ミラー６１１の表面には、金やアルミニウムなどから構成された反射膜６１１ａが形成され、例えば赤外領域の光を反射可能としている。
【００１１】
加えて、このミラー素子は、まず、各々の可動梁駆動電極６０１ａおよび可動梁駆動電極６０１ｂに、壁電極６０２ａおよび壁電極６０２ｂを備える。少なくとも可動梁６１３ａが変位する領域を挟むように、２つの壁電極６０２ａが配置されている。同様に、少なくとも可動梁６１３ｂが変位する領域を挟むように、２つの壁電極６０２ｂが配置されている。また、壁電極６０２ａは、可動梁駆動電極６０１ａに電気的に接続し、壁電極６０２ｂは、可動梁駆動電極６０１ｂに電気的に接続している。
【００１２】
ここで、各々の可動梁駆動電極６０１ａに対向する可動梁６１３ａは、壁電極６０２ａで挟まれている領域において可動梁駆動電極６０１ａの側に変位可能となる範囲の幅とされている。同様に、各々の可動梁駆動電極６０１ｂに対向する可動梁６１３ｂが、壁電極６０２ｂで挟まれている領域において可動梁駆動電極６０１ｂの側に変位可能となる範囲の幅とされている。従って、可動梁６１３ａおよび可動梁６１３ｂは、例えば、ミラー６１１より幅が狭く形成されている。
【００１３】
上述した可動梁駆動電極６０１ａ，可動梁駆動電極６０１ｂ，および１組のミラー駆動電極６０３ａ，６０３ｂと、これらに対となる可動梁６１３ａ，ミラー６１１，可動梁６１３ｂ，および一対の連結部６１２ａ，６１２ｂで、１つのミラー素子が構成されている。１つのミラー素子においては、電極基板（ミラー基板）の法線方向（ｚ軸方向）に対向し、可動梁駆動電極６０１ａと可動梁６１３ａとが配置され、可動梁駆動電極６０１ｂと可動梁６１３ｂとが配置され、１組のミラー駆動電極６０３ａ，６０３ｂとミラー６１１とが配置されている。
【００１４】
可動梁駆動電極６０１ａ，可動梁駆動電極６０１ｂには、可動梁６１３ａ，可動梁６１３ｂを駆動するための駆動電圧（駆動信号）が、配線（不図示）を介して供給される。また、ミラー駆動電極６０３ａおよびミラー駆動電極６０３ｂには、ミラー６１１を駆動するための駆動電圧が、配線（不図示）を介して供給される。なお、可動梁６１３ａ，ミラー６１１，可動梁６１３ｂ，および一対の連結部６１２ａ，６１２ｂは、等電位とされる。ここで、等電位とは、例えば接地電位とすればよい。
【００１５】
次に、上記ミラー素子の動作について説明する。まず、可動梁駆動電極６０１ｂに所定の駆動電圧を印加することで、発生した静電引力により可動梁６１３ｂに対して電極基板の側に引き寄せる力を加えれば、可動梁６１３ｂが、枠部に支持されている一端を支点としてたわみ（変形し）、可動梁６１３ｂの他端が電極基板の側に引き寄せられるように変位する。この結果、ミラー６１１は、連結部６１２ａを支点として連結部６１２ｂの側が電極基板の側に引き寄せられ、ミラー６１１は、電極基板に平行な状態ではなくなり、ｙ軸方向に傾いた状態となる。
【００１６】
この傾いた状態は、ミラー素子の配列方向（ｘ軸方向）に平行なミラー６１１の中央部を通る第２回動軸を中心に、ミラー６１１が回動していることになる。この回動動作は、可動梁駆動電極６０１ａに所定の駆動電圧を印加することで、前述同様に可動梁６１３ａの他端を電極基板の側に引き寄せることでも行え、この場合は、第２回動軸を中心に、上述した場合とは反対方向にミラー６１１を回動させることになる。
【００１７】
また、ミラー駆動電極６０３ａおよびミラー駆動電極６０３ｂに印加する電圧を制御することで、一対の連結部６１２ａ，６１２ｂを通る第１回動軸を中心に、ミラー６１１を回動させることができる。例えば、ミラー駆動電極６０３ａに対してミラー駆動電極６０３ｂの方により高い電圧を印加し、ミラー６１１が、第１回動軸を中心に、ミラー駆動電極６０３ｂの側に傾斜するように制御することができる。このミラー素子では、連結部６１２ａ，６１２ｂを積極的に動かすことで、１対の連結部で２軸の回動を実現している。
【００１８】
壁電極６０２ａおよび壁電極６０２ｂを備えるようにしたので、以下に説明するように、隣接配置されているミラー素子との間のクロストークを抑制することができるようになる。ミラー素子は、隣接するミラー素子との間隔を狭くして配置されるため、可動梁駆動電極６０１ａを単純な平行平板電極とした場合、静電引力が当該ミラー素子の可動梁に対してだけでなく、この隣のミラー素子の可動梁にも影響を与え、その位置が変位してしまうことがある。この結果、隣り合うミラー６１１の間で電気的干渉（クロストーク）が発生する場合がある。
【００１９】
これに対し、可動梁駆動電極６０１ａに接続する壁電極６０２ａを設けると、ミラー素子毎に可動梁を駆動するための電界を分離することができる。壁電極６０２ａにより、可動梁駆動電極６０１ａから、これに隣接する可動梁６１３ａへ向かう電気力線はほとんど遮蔽され、クロストークの影響を抑制することができる。このようなクロストークの抑制は、壁電極６０２ａ，壁電極６０２ｂの高さが、初期状態での可動梁６１３ａ，可動梁６１３ｂの高さ方向の位置と同じ程度である場合が最も効果的である。
【００２０】
また、壁電極を用いることで、駆動電極とは反対の方向に可動梁を引き戻す効果が得られるようになり、駆動電極に印加した電圧の増分に対する可動梁の変位量を小さく抑制することができるようになる。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００３−０５７５７５号公報
【特許文献２】特開２００７−１４０１６８号公報
【特許文献３】特開２００７−２４０７２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
しかしながら、上述した壁電極を形成することが、容易ではないという問題がある。例えば、壁電極は、導電性材料から形成され、かつ３０μｍ以上の高さを要求される。このような構造体を形成する１方法としてめっき法がある。しかしながら、めっき法では、上述したような高さの壁電極を形成すると、高さを一定にすることが容易ではない。また、幅を一定にすることが容易ではない。めっき法では、上述したような寸法の壁電極構造を形成する場合、高精度に高さと幅を制御することが困難である。これに対し、めっき法で形成した後に、研磨やエッチバックなどの手法を適用して高さを制御することか考えられるが、これでは、製造工程を増やしてしまうことになる。
【００２３】
また、厚く形成した金属膜を公知のフォトリソグラフィ技術およびエッチング技術により加工する製造方法を適用した場合には、エッチングした金属膜の再付着により、電気的に分離したい２つ以上の構成要素が電気的な短絡状態になってしまうという問題も発生しやすい。また、金属を使用して製造した場合には、用いた金属の融点以上の温度にすることができず、また金属粒子の拡散などの影響を考慮すると、素子への印加温度を低温に保つ必要があるなどの、製造をより複雑にする傾向がある。
【００２４】
本発明は、以上のような問題点を解消するためになされたものであり、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようにすることを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係るＭＥＭＳ素子の製造方法は、基部とこの基部の上の埋め込み絶縁層とこの埋め込み絶縁層上のシリコン層とを備えたＳＯＩ基板のシリコン層の上に、第１レジストパターンを形成する第１工程と、第１レジストパターンをマスクとしてシリコン層をエッチングし、所定の間隔を開けて１列に配置された複数組の第１電極パターンおよび第２電極パターンと、第１電極パターンおよび第２電極パターンに接続する第１配線パターンおよび第２配線パターンを形成する第２工程と、第１レジストパターンを除去した後、第１電極パターンおよび第２電極パターンの中央部に開口を備える第２レジストパターンを形成する第３工程と、第２レジストパターンをマスクとして第１電極パターンおよび第２電極パターンの中央部をエッチングし、所定の間隔を開けて１列に配置された第１電極および第２電極と、第１電極の配列方向の側部に電気的に接続する２つの第１壁電極と、第２電極の配列方向の側部に電気的に接続する２つの第２壁電極と、第１電極および第２電極に接続する第１配線および第２配線とを形成する第４工程と、第２レジストパターンを除去した後、ＳＯＩ基板の上に、一端が固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の第１電極および第２電極の上部に対応して１列に配置された複数組の第１可動梁および第２可動梁と、隣り合う２組の第１可動梁および第２可動梁の間に配置されて、これら２組の第１可動梁および第２可動梁により４箇所で支持されたミラーと、このミラーを支持するために、第１可動梁および第２可動梁の各々の他端とミラーとを連結する４つの連結部とを形成する第５工程とを少なくとも備える。
【００２６】
上記ＭＥＭＳ素子の製造方法において、ＳＯＩ基板は、基部とこの基部の上の第１埋め込み絶縁層とこの第１埋め込み絶縁層上の第１シリコン層とこの第１シリコン層の上の第２埋め込み絶縁層とこの第２埋め込み絶縁層上の第２シリコン層とを備え、第２工程では、第１レジストパターンをマスクとして第２シリコン層，第２埋め込み絶縁層，および第１シリコン層をエッチングし、第４工程では、第２レジストパターンをマスクとして第２シリコン層および第２埋め込み絶縁層をエッチングしてもよい。
【００２７】
また、本発明に係るＭＥＭＳ素子の製造方法は、基部とこの基部の上の埋め込み絶縁層とこの埋め込み絶縁層上のシリコン層とを備えたＳＯＩ基板のシリコン層の上に、第１レジストパターンを形成する第１工程と、第１レジストパターンをマスクとしてシリコン層をエッチングし、所定の間隔を開けて１列に配置された複数組の第１開口パターンおよび第２開口パターンを形成する第２工程と、第１レジストパターンを除去した後、第１開口パターンおよび第２開口パターンを覆う第２レジストパターンを形成する第３工程と、第２レジストパターンをマスクとして第１開口パターンおよび第２開口パターンが形成されたシリコン層をエッチングし、所定の間隔を開けて１列に配置された第１電極および第２電極と、第１電極の配列方向の側部に電気的に接続する２つの第１壁電極と、第２電極の配列方向の側部に電気的に接続する２つの第２壁電極と、第１電極および第２電極に接続する第１配線および第２配線とを形成する第４工程と、第２レジストパターンを除去した後、ＳＯＩ基板の上に、一端が固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の第１電極および第２電極の上部に対応して１列に配置された複数組の第１可動梁および第２可動梁と、隣り合う２組の第１可動梁および第２可動梁の間に配置されて、これら２組の第１可動梁および第２可動梁により４箇所で支持されたミラーと、このミラーを支持するために、第１可動梁および第２可動梁の各々の他端とミラーとを連結する４つの連結部とを形成する第５工程とを少なくとも備える。
【００２８】
上記ＭＥＭＳ素子の製造方法において、ＳＯＩ基板は、基部とこの基部の上の第１埋め込み絶縁層とこの第１埋め込み絶縁層上の第１シリコン層とこの第１シリコン層の上の第２埋め込み絶縁層とこの第２埋め込み絶縁層上の第２シリコン層とを備え、第２工程では、第１レジストパターンをマスクとして第２シリコン層および第２埋め込み絶縁層をエッチングし、第４工程では、第２レジストパターンをマスクとして第２シリコン層，第２埋め込み絶縁層，および第１シリコン層をエッチングしてもよい。
【００２９】
また、本発明に係るＭＥＭＳ素子は、上述したＭＥＭＳ素子の製造方法により製造したものである。
【発明の効果】
【００３０】
以上説明したように、本発明によれば、ＳＯＩ基板のシリコン層を加工することで壁電極を形成するようにしたので、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００３１】
【図１Ａ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｂ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｃ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｄ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｅ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｆ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｇ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｈ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｉ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｊ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｋ】本発明の実施の形態１における製造方法を説明するための工程図である。
【図１Ｌ】本発明の実施の形態１における製造方法で作製されたＭＥＭＳ素子の一部構成を示す斜視図である。
【図２Ａ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｂ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｃ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｄ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｅ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｆ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｇ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｈ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｉ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図２Ｊ】本発明の実施の形態２における製造方法を説明するための工程図である。
【図３Ａ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｂ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｃ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｄ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｅ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｆ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｇ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｈ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｉ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図３Ｊ】本発明の実施の形態３における製造方法を説明するための工程図である。
【図４Ａ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｂ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｃ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｄ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｅ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｆ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｇ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｈ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｉ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図４Ｊ】本発明の実施の形態４における製造方法を説明するための工程図である。
【図５Ａ】壁電極の効果について説明する説明図である。
【図５Ｂ】壁電極の効果について説明する説明図である。
【図５Ｃ】壁電極の効果について説明する説明図である。
【図５Ｄ】壁電極の効果について説明する説明図である。
【図６】壁電極を用いてクロストークを抑制したミラーアレイの構成を示す斜視図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施の形態について図を参照して説明する。
【００３３】
［実施の形態１］
始めに、本発明の実施の形態１について説明する。まず、図１Ａの断面図に示すように、基部１０１と基部１０１の上の埋め込み絶縁層１０２と埋め込み絶縁層１０２上のシリコン層１０３とを備えたＳＯＩ基板を用意する。埋め込み絶縁層１０２は、酸化シリコンから構成されている。
【００３４】
次に、図１Ｂの断面図に示すように、シリコン層１０３の上に、第１レジストパターン１０４を形成する。第１レジストパターン１０４は、図１Ｃの平面図に示すように、後述する可動梁駆動電極となる部分およびこの電極に接続する配線となる部分に対応するパターンを備えている。なお、図１Ｂは、図１Ｃのａａ線の断面を示している。
【００３５】
例えば、よく知られたポジ型の感光性レジストをシリコン層１０３の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層１０３をエッチングする際の第１レジストパターン１０４とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００３６】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、シリコン層１０３の上に第１レジストパターン１０４を形成することができる。
【００３７】
次に、図１Ｄの断面図に示すように、第１レジストパターン１０４をマスクとしてシリコン層１０３をエッチングし、所定の間隔を開けて複数の第１電極パターン１１３を形成する。このとき、図示していない領域に、第１電極パターン１１３と１列に配置された第２電極パターンの組が形成され、また、第１電極パターン１１３および第２電極パターンに接続する第１配線パターンおよび第２配線パターンも同時に形成される。この工程では、埋め込み絶縁層１０２が露出するまで、シリコン層１０３をエッチングする。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。
【００３８】
次に、第１レジストパターン１０４を除去し（図１Ｅ）、第１電極パターン１１３や露出している埋め込み絶縁層１０２の上面など基板の上に清浄面を露出させるためにＳＯＩ基板を洗浄する。
【００３９】
次に、図１Ｆの断面に示すように、第１電極パターン１１３の中央部に開口１０５ａを備える第２レジストパターン１０５を形成する。開口１０５ａは、図１Ｇの平面図に示すように、図面において、上下方向の長さは第１電極パターン１１３の長さに等しく、左右方向の幅は、第１電極パターン１１３の幅より小さく形成する。なお、図１Ｆは、図１Ｇのａａ線の断面を示している。ここで、第２レジストパターン１０５は、図示しない第２電極パターンの中央部にも上記同様の開口を備える。また、配線部分にも開口を備えるようにしてもよい。
【００４０】
例えば、よく知られたポジ型の感光性レジストを第１電極パターン１１３を含む埋め込み絶縁層１０２の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第１電極パターン１１３などをエッチングする際の第２レジストパターン１０５とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００４１】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２レジストパターン１０５を形成することができる。
【００４２】
次に、第２レジストパターン１０５をマスクとして第１電極パターン１１３の中央部を途中までエッチングし、図１Ｈに示すように、第１電極パターン１１３に溝部１１３ａを形成する。同様に、第２電極パターン（不図示）にも溝部を形成する。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。ここで、溝部１１３を形成するエッチングでは、形成した溝部１１３ａの底部に、第１電極パターン１１３（シリコン層１０３）が残るようにエッチング時間を制御する。例えば、実験などにより、予めエッチングレートを測定しておき、このエッチングレートより、溝部１１３ａの底部に、第１電極パターン１１３（シリコン層１０３）が残る処理時間を算出し、この算出結果を上記エッチングに適用させればよい。
【００４３】
この後、第２レジストパターン１０５を除去することで、図１Ｉの断面図および図１Ｊの平面図に示すように、第１電極１４１ａおよび第２電極（不図示）と、第１電極１４１ａの配列方向の側部に電気的に接続する２つの第１壁電極１４２ａと、第２電極の配列方向の側部に電気的に接続する２つの第２壁電極（不図示）と、第１電極１４１ａおよび第２電極に接続する第１配線１４３ａおよび第２配線（不図示）とが形成される。なお、図１Ｉは、図１Ｊのａａ線の断面を示している。
【００４４】
ここで、図１Ｋの斜視図に示すように、第１電極１４１ａおよび第２電極１４１ｂは、所定の間隔を開けて１列に配置されている。また、これらの配列方向において、第１電極１４１ａの側部に電気的に接続して２つの第１壁電極１４２ａが形成される。同様に、第２電極１４１ｂの配列方向の側部に電気的に接続して２つの第２壁電極１４２ｂが形成される。また、第１電極１４１ａに接続する第１配線１４３ａが形成され、第２電極１４１ｂに接続する第２配線１４３ｂが形成される。本実施の形態では、第１配線１４３ａおよび第２配線１４３ｂは、各壁電極とほぼ同じ高さに形成される。
【００４５】
上述したように各電極などが形成されたＳＯＩ基板の上に、図１Ｌに示すように、ミラー１８３，第１可動梁１８４ａ，第２可動梁１８４ｂ，連結部１０９ａ，連結部１０９ｂを備えるミラー基板を配置すれば、本実施の形態におけるミラーアレイとしてのＭＥＭＳ素子が形成される。例えば、ミラー基板は、上述した各電極を備えるＳＯＩ基板（電極基板）と別体に形成し、各々形成した後に貼り付けて一体とすればよい。また、犠牲膜とめっき技術とを組み合わせ、電極基板の上に、ミラー１８３，第１可動梁１８４ａ，第２可動梁１８４ｂ，連結部１０９ａ，連結部１０９ｂなどの構成を形成してもよい。
【００４６】
ここで、第１可動梁１８４ａおよび第２可動梁１８４ｂは、一端がミラー基板に固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の第１電極１４１ａおよび第２電極１４１ｂの上部に対応して１列に配置されている。また、ミラー１８３は、隣り合う２組の第１可動梁１８４ａおよび第２可動梁１８４ｂの間に配置されて、これら２組の第１可動梁１８４ａおよび第２可動梁１８４ｂにより４箇所で支持されている。また、ミラー１８３を支持するために、第１可動梁１８４ａおよび第２可動梁１８４ｂの各々の他端とミラー１８３とを連結する４つの連結部１０９ａ，１０９ｂを備える。
【００４７】
ミラー１８３は、まず、隣り合う第１可動梁１８４ａを同時に変位させる、もしくは隣り合う第２可動梁１８４ｂを同時に変位させることで、ｘ軸方向の回動軸を中心とした回動動作をさせることができる。また、ミラー１８３は、１組の第１可動梁１８４ａおよび第２可動梁１８４ｂのいずれかを同時に変位させることで、ｙ軸方向の回動軸を中心とした回動動作をさせることができる。この場合、ミラー１８３の下部には電極が必要ない。
【００４８】
以下、ミラー基板の製造方法について簡単に説明する。まず、ＳＯｌ基板を用意する。ミラーはＳＯｌ層に形成するので、用意するＳＯｌ基板のＳＯｌ層の厚さは、ミラーの厚さと同じくする。ミラーを支持する連結部となるばね構造体の厚さも、ＳＯｌ層の厚さに等しく、設計したばね定数と実現する厚さをＳＯＩ層の厚さとする。
【００４９】
次に、ＳＯＩ基板のシリコン層表面にレジストを公知のスピンコーティング法を使用して塗布してレジスト層を形成する。次に、形成したレジスト層に公知のリソグラフィ技術を使用し、ミラー、連結部、可動梁となる部分に対応するパターンを形成する。例えば、パターンに応じた形状の遮光体を有するレチクル（マスク｝を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持し、感光性レジストの感光波長の光をレチクルに照射して、この遮光体の影をレジスト層の上に結像させ、潜像を形成する。所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。
【００５０】
次に、潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストパターンを硬化させる。ここまでで、Ｓ０１基板上にレジストのパターンを形成できる。
【００５１】
次に、形成したレジストのパターンをマスクにし、Ｓｉの深堀加工技術であるＤＲｌＥエッチング技術を用いてシリコン層に、ミラー、連結部、可動梁となる構造体を形成する。このエッチングでは、エッチング中間膜を利用しても良いし、レジストをエッチングマスクとして直接的にシリコンを加工してもよい。シリコンのエッチング後にマスクに使用した感光性レジストを除去する。除去後は清浄なシリコン面を露出させるために洗浄をする。
【００５２】
次に、ＳＯＩ基板の基部を加工する。まず、シリコン層側に保護用の有機膜を塗布する。感光性レジストを使用しても良いし、ポリイミドなどの加工性が明らかとなっている膜を利用してもよい。この膜は最終的に除去するので、剥離や除去が容易な膜を利用することが望ましい。ただし、保護膜がついている状態で裏面の加工を行うので、この加工の際に問題を発生させない材料を選択することが必須となる。
【００５３】
シリコン層側に保護膜を形成した後に、基部の裏面に塗布により感光性レジスト膜を形成する。この感光性レジストの塗布の場合には、シリコン層側が塗布装置の試料台に接触することになるが、保護膜が堆積されているのでシリコン層側に形成した構造が破損することはない。レジスト膜を形成した後に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト膜を形成したＳＯＩ基板に位置合わせ、特にシリコン層側の構造体との位置合わせをして保持する。
【００５４】
感光性レジストの感光波長の光をレチクルに照射して、この遮光体の影をレジスト膜の上に結像させて潜像を形成する。次いで、所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト膜を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジスト膜を硬化させる。ここまでで、基部の裏面に、レジストのパターンが形成される。
【００５５】
次に、形成したレジストのパターンをマスクにし、Ｓｉの深堀加工技術であるＤＲｌＥエッチング技術を用いてシリコン層にミラーを形成した部分に対応する、不要な基部のシリコンをエッチング除去する。この際に、シリコン酸化膜などのエッチング中間膜を利用しても良く、また、レジストをエッチングマスクとして直接的にシリコンを加工してもよい。シリコンのエッチング後にマスクに使用した感光性レジストを除去する。除去後は清浄なシリコン面を露出させるために洗浄をする。
【００５６】
次に、ミラーとして機能する構造体の表面に利用波長帯の光を反射させるための金属膜を形成する。このようにして形成したミラー基板を、壁電極などの電極が形成されている電極基板と接合して一体とし、これをＰＫＧにダイボンドし、一体とした素子とＰＫＧとの間をワイヤボンディングするなどして装置が完成する。ここで、電極基板における電極など駆動電位が印加される箇所と、ミラー基板とが電気的に接続されることがないようにすることが重要である。
【００５７】
以上に説明したように、本実施の形態によれば、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになる。通常、可動梁と電極との距離は数ミクロンから数百ミクロン程度であり、壁電極の高さも同程度の高さが必要となる。これらの値は素子の設計よって決定される。金属で壁電極を形成する場合、厚い金属膜をエッチングするか、厚い金属膜をメッキ法で形成するなどの方法となる。しかしながら、厚い金属膜の堆積とこのエッチングは、製造に長時間を要するためにコスト的に不利である。また、より一般的なメッキ法では、微細なパターンを厚くかつ膜厚を高精度に制御することが難しく、素子の特性を均一にすることが望まれていることから不利である。
【００５８】
これらに対し、本実施の形態によれば、シリコンの深堀エッチングとエッチングの途中止め技術を必要とするが、壁電極の構造を、上述した技術よりは容易に実現することができる。また、シリコンおよび酸化シリコンを用いているので、１０００℃を超える熱処理に耐性を有している。また、ＳＯＩ基板を用いているので、構造体の高さを高い精度で制御できる。また、壁電極などの構造体を剛性の高い単結晶シリコンから構成することができる。
【００５９】
ところで、ＳＯＩ基板のシリコン層の抵抗は、不純物ドーピングなどによって下げることができ、加工容易性を阻害しない程度に低抵抗のシリコン層を用いることが重要である。比抵抗で１０Ωｃｍ以下であれば十分に使用できる。また、本実施の形態では、電極に電圧を印加するための配線は、前述したように、壁電極と同じ高さに形成しているが、図１Ｆ〜図１Ｈを用いて説明した第２レジストパターン１０５によるエッチングで、配線部分も同時に途中までエッチングし、配線をより薄く形成してもよい。ただし、前述したように、配線を厚く形成することで、配線の断面積を大きくすることができ、配線抵抗を小さく抑制することができる。可動梁などの可動部の動作を阻害しない範囲で、配線は厚くした方がよい。
【００６０】
［実施の形態２］
次に、本発明における実施の形態２について説明する。まず、図２Ａの断面図に示すように、基部２０１の上に、第１埋め込み絶縁層２０２，第１シリコン層２０３，第２埋め込み絶縁層２０４，および第２シリコン層２０５がこの純に積層された２層ＳＯＩ基板を用意する。
【００６１】
次に、図２Ｂの断面図に示すように、第２シリコン層２０５の上に、第１レジストパターン２０６を形成する。第１レジストパターン２０６は、図２Ｃの平面図に示すように、後述する可動梁駆動電極となる部分およびこの電極に接続する配線となる部分に対応するパターンを備えている。なお、図２Ｂは、図２Ｃのａａ線の断面を示している。
【００６２】
例えば、よく知られたポジ型の感光性レジストを第２シリコン層２０５の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第２シリコン層２０５をエッチングする際の第１レジストパターン２０６とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成した２層ＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００６３】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成された２層ＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、２層ＳＯＩ基板を現像液に浸す。この後、２層ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２シリコン層２０５の上に第１レジストパターン２０６を形成することができる。
【００６４】
次に、第１レジストパターン２０６をマスクとして第２シリコン層２０５，第２埋め込み絶縁層２０４，および第１シリコン層２０３をエッチングし、図２Ｄの断面図に示すように、複数組の、第１シリコンパターン２３１，第２埋め込み絶縁パターン２４１，および第２シリコンパターン２５１の積層構造体を形成する。この積層構造体は、前述した実施の形態における第１電極パターン１１３に相当する。なお、本実施の形態においても、図示していない領域に、上記積層構造体と１列に配置された同様の石像構造の組が形成され、また、各積層構造体に接続する配線パターンも同時に形成される。
【００６５】
この工程では、第１埋め込み絶縁層２０２が露出するまでエッチングする。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることでシリコンの層がエッチングでき、ＣＨＦ3をエッチングガスとして用いることで酸化シリコン（埋め込み絶縁層）がエッチングできる。
【００６６】
次に、第１レジストパターン２０６を除去し（図２Ｅ）、第２シリコンパターン２５１や露出している第１埋め込み絶縁層２０２の上面など基板の上に清浄面を露出させるために２層ＳＯＩ基板を洗浄する。
【００６７】
次に、図２Ｆの断面に示すように、第１シリコンパターン２３１，第２埋め込み絶縁パターン２４１，および第２シリコンパターン２５１による積層構造体の中央部に開口２０７ａを備える第２レジストパターン２０７を形成する。開口２０７ａは、図２Ｇの平面図に示すように、図面において、上下方向の長さは第１電極パターン１１３の長さに等しく、左右方向の幅は、第１電極パターン１１３の幅より小さく形成する。なお、図２Ｆは、図２Ｇのａａ線の断面を示している。ここで、第２レジストパターン２０７は、図示しない積層構造体の中央部にも上記同様の開口を備える。
【００６８】
例えば、よく知られたポジ型の感光性レジストを積層構造体を含む第１埋め込み絶縁層２０２の上に塗布し、レジスト層を形成する。レジスト層の層厚は、積層構造体などをエッチングする際の第２レジストパターン２０７とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成した２層ＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００６９】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成された２層ＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、２層ＳＯＩ基板を現像液に浸す。この後、２層ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２レジストパターン２０７を形成することができる。
【００７０】
次に、第２レジストパターン２０７をマスクとして積層構造体の中央部をエッチングし、図２Ｈに示すように、積層構造体に溝部２０８ａを形成する。同様に、図示していない積層構造体にも溝部を形成する。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、まず、ＳＦ6をエッチングガスとして用いることで、第２シリコンパターン２５１をエッチングする。次いで、ＣＨＦ3をエッチングガスとして用いることで第２埋め込み絶縁パターン２４１をエッチングする。このＣＨＦ3によるエッチングでは、第１シリコンパターン２３１がほとんどエッチングされないので、この層をエッチングストップ層として溝部２０８ａが形成できる。
【００７１】
この後、第２レジストパターン２０７を除去することで、図２Ｉの断面図および図２Ｊの平面図に示すように、第１電極２８１ａおよび第２電極（不図示）と、第１電極２８１ａの配列方向の側部に電気的に接続する２つの第１壁電極２８２ａと、第２電極の配列方向の側部に電気的に接続する２つの第２壁電極（不図示）と、第１電極２８１ａおよび第２電極に接続する第１配線２８３ａおよび第２配線（不図示）とが形成される。なお、図２Ｉは、図２Ｊのａａ線の断面を示している。
【００７２】
本実施の形態においては、前述した実施の形態１における壁電極が、第２埋め込み絶縁層２０４および第２シリコン層２０５を加工することで形成されたものとなる。従って、本実施の形態においては、壁電極となる構造体は、電極と絶縁分離されている。従って、電極と壁電極の上部とを配線で接続する。また、よく知られた斜めからのスパッタ法などにより金属膜を形成し、電極と壁電極の上部とを電気的に接続する状態としてもよい。なお、他の構成は、実施の形態１と同様である。
【００７３】
以上に説明したように、本実施の形態においても、前述した実施の形態１と同様に、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになる。また、本実施の形態では、途中でエッチングを止める工程がないので、工程制御が容易である。
【００７４】
［実施の形態３］
次に、本発明の実施の形態３について説明する。まず、図３Ａの断面図に示すように、基部３０１と基部３０１の上の埋め込み絶縁層３０２と埋め込み絶縁層３０２上のシリコン層３０３とを備えたＳＯＩ基板を用意する。
【００７５】
次に、図３Ｂの断面図に示すように、シリコン層３０３の上に、第１レジストパターン３０４を形成する。第１レジストパターン３０４は、図３Ｃの平面図に示すように、後述する壁電極を形成するための溝部となる部分に対応するパターンを備えている。なお、図３Ｂは、図３Ｃのａａ線の断面を示している。
【００７６】
例えば、よく知られたポジ型の感光性レジストをシリコン層３０３の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層３０３をエッチングする際の第１レジストパターン３０４とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００７７】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、シリコン層３０３の上に第１レジストパターン３０４を形成することができる。
【００７８】
次に、図３Ｄの断面図に示すように、第１レジストパターン３０４をマスクとしてシリコン層３０３をエッチングし、所定の間隔を開けて複数の凹部３１３ａを形成する。このとき、図示していない領域に、凹部３１３ａと１列に配置された凹部の組が形成される。この工程では、埋め込み絶縁層３０２が露出しないように、シリコン層３０３を途中までエッチングする。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。例えば、実験などにより、予めエッチングレートを測定しておき、このエッチングレートより、凹部３１３ａの底部に、シリコン層３０３の一部が残る処理時間を算出し、この算出結果を上記エッチングに適用させればよい。
【００７９】
次に、第１レジストパターン３０４を除去し（図３Ｅ）、凹部３１３ａや露出している埋め込み絶縁層３０２の上面など基板の上に清浄面を露出させるためにＳＯＩ基板を洗浄する。
【００８０】
次に、図３Ｆの断面に示すように、第１開口パターン３１３ａおよび第２開口パターン（不図示）を覆う第２レジストパターン３０５を形成する。第２レジストパターン３０５は、図３Ｇの平面図に示すように、後述する第１電極やこれに接続する壁電極となる部分、および第１電極に接続する配線に対応するパターンである。なお、図３Ｆは図３Ｇのａａ線の断面である。
【００８１】
例えば、よく知られたポジ型の感光性レジストを凹部３１３ａを含む埋め込み絶縁層３０２の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層３０３などをエッチングする際の第２レジストパターン３０５とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００８２】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２レジストパターン３０５を形成することができる。
【００８３】
次に、第２レジストパターン３０５をマスクとしてシリコン層３０３をエッチングし（図３Ｈ）、この後、第２レジストパターン３０５を除去する。この結果、図３Ｉの断面図および図３Ｊの平面図に示すように、第１電極３４１ａと、第１電極３４１ａの配列方向の側部に電気的に接続する２つの第１壁電極３４２ａと、第１電極３４１ａに接続する第１配線３４３ａとが形成される。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。ここでは、埋め込み絶縁層３０２が露出するまでエッチングを行う。なお、図３Ｉは、図３Ｊのａａ線の断面を示している。他の構成は、実施の形態１と同様である。
【００８４】
以上に説明したように、本実施の形態においても、前述した実施の形態１と同様に、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになる。
【００８５】
［実施の形態４］
次に、本発明の実施の形態４について説明する。まず、図４Ａの断面図に示すように、基部４０１の上に、第１埋め込み絶縁層４０２，第１シリコン層４０３，第２埋め込み絶縁層４０４，および第２シリコン層４０５がこの純に積層された２層ＳＯＩ基板を用意する。
【００８６】
次に、図４Ｂの断面図に示すように、第２シリコン層４０５の上に、第１レジストパターン４０４を形成する。第１レジストパターン４０４は、図４Ｃの平面図に示すように、後述する壁電極を形成するための溝部となる部分に対応するパターンを備えている。なお、図４Ｂは、図４Ｃのａａ線の断面を示している。
【００８７】
例えば、よく知られたポジ型の感光性レジストを第２シリコン層４０５の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第２シリコン層４０５をエッチングする際の第１レジストパターン４０４とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００８８】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２シリコン層４０５の上に第１レジストパターン４０４を形成することができる。
【００８９】
次に、第１レジストパターン４０４をマスクとして第２シリコン層４０５および第２埋め込み絶縁層４０４をエッチングし、図４Ｄの断面図に示すように、所定の間隔を開けて配置される複数の凹部４１３ａを備える積層パターン４１３を形成する。積層パターン４１３は、第１シリコン層４０３，第２埋め込み絶縁層４０４，および第２シリコン層４０５の積層構造体に、凹部４１３ａが形成されたものである。
【００９０】
この工程では、例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、まず、ＳＦ6をエッチングガスとして用いることで、第２シリコン層４０５をエッチングする。次いで、ＣＨＦ3をエッチングガスとして用いることで第２埋め込み絶縁層４０４をエッチングする。このＣＨＦ3によるエッチングでは、第１シリコン層４０３がほとんどエッチングされないので、この層をエッチングストップ層として凹部４１３ａが形成できる。
【００９１】
次に、第１レジストパターン４０４を除去し（図４Ｅ）、凹部４１３ａや露出している埋め込み絶縁層４０２の上面など基板の上に清浄面を露出させるためにＳＯＩ基板を洗浄する。
【００９２】
次に、図４Ｆの断面に示すように、凹部４１３ａを覆う第２レジストパターン４０７を形成する。第２レジストパターン４０７は、図４Ｇの平面図に示すように、後述する第１電極やこれに接続する壁電極となる部分、および第１電極に接続する配線に対応するパターンである。なお、図４Ｆは図４Ｇのａａ線の断面である。
【００９３】
例えば、よく知られたポジ型の感光性レジストを凹部４１３ａを含む埋め込み絶縁層４０２の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第２シリコン層４０５などをエッチングする際の第２レジストパターン４０７とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル（マスク）を、レジスト層を形成したＳＯＩ基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影（投影像）をレジスト層の上に結像させ、レジスト層に潜像を形成する。
【００９４】
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたＳＯＩ基板を浸す時間を決定し、決定した時間の間だけ、ＳＯＩ基板を現像液に浸す。この後、ＳＯＩ基板全体を乾燥させてレジストを硬化させる。以上のことにより、第２レジストパターン４０７を形成することができる。
【００９５】
次に、第２レジストパターン４０７をマスクとして第２シリコン層４０５をエッチングし（図４Ｈ）、この後、第２レジストパターン４０７を除去する。この結果、図４Ｉの断面図および図４Ｊの平面図に示すように、第１電極４８１ａと、第１電極４８１ａの配列方向の側部に電気的に接続する２つの第１壁電極４８２ａと、第１電極４８１ａに接続する第１配線４８３ａとが形成される。例えば、公知の技術となっているＳｉの深堀加工技術であるＤＲｌＥエッチング技術で、ＳＦ6をエッチングガスとして用いることで、上述したエッチングが行える。ここでは、埋め込み絶縁層４０２が露出するまでエッチングを行う。なお、図４Ｉは、図４Ｊのａａ線の断面を示している。他の構成は、実施の形態１〜３と同様である。
【００９６】
以上に説明したように、本実施の形態においても、前述した実施の形態１と同様に、壁電極を用いるミラーアレイを備えるＭＥＭＳ素子が、より容易に製造できるようになる。
【００９７】
ここで、壁電極について図５Ａ〜図５Ｄを用いて説明する。図５Ａに示すように、単純な平行平板形の静電駆動型デバイスでは、板状の可動梁５０１に板状の電極５０２が対向して配置している。この場合、可動梁５０１の変位によらず、可動梁５０１が電極５０２と重なりを持つ領域では、可動梁５０１に対してほぼ垂直に、矢視線で示すような電界が作用している。これに対し、可動梁５０１の端部では電界は弧を描くように変形している。端部の電界は、変形をしているものの、端部における電界は、可動梁５０１を電極５０２に引き寄せるように作用している。
【００９８】
この場合、可動梁５０１と電極５０２の間に印加する電圧を大きくしていくと、図５Ｂに示すように、可動梁５０１の変位は大きくなり、ついには静電引力に対してばねの復元力では対応しきれなくなり、可動梁５０１は姿勢を保てずに電極５０２に一部が衝突してしまう。
【００９９】
以上の構成に対し、図５Ｃに示すように、電極５１１に加えて壁電極５１２を備えている場合、可動梁５０１の変位が小さいときは、壁電極５１２および電極５１１の両方に、可動梁５０１を図の下方に引き下げる方向に電界が形成される。これに対して、図５Ｄに示すように、可動梁５０１構造の変位が大きくなり電極５１１に近づき、２つの壁電極５１２の間に可動梁５０１構造が入り込むと、壁電極５１２の上部と可動梁５０１の端部との間に形成される電界は、可動梁５０１を電極５１１の側から引き離すような方向（図の上方）に作用する静電力を形成する。
【０１００】
このため、壁電極５１２を備える場合、可動梁５０１の変位が大きくなっても、２つの壁電極５１２により上方への引き戻し効果が大きく作用するので、上述したような急激な衝突を発生させることなく、可動梁５０１構造を変位させることが可能となり、ＭＥＭＳデバイスの使用可能領域を大きくさせることができるようになる。
【０１０１】
また、壁電極５１２を用いることで、隣接する電極５０２からの電界を遮断するためのシールド効果がある。これにより、隣り合うミラー素子間の様々な干渉を抑制できるようになり、複数のミラー素子をより近設させることができる。
【符号の説明】
【０１０２】
１０１…基部、１０２…埋め込み絶縁層、１０３…シリコン層、１０４…第１レジストパターン、１０５…第２レジストパターン、１０５ａ…開口、１０９ａ，１０９ａ…連結部、１１３…第１電極パターン、１１３ａ…溝部、１４１ａ…第１電極、１４１ｂ…第２電極、１４２ａ…第１壁電極、１４２ｂ…第２壁電極、１４３ａ…第１配線、１４３ｂ…第２配線、１８４ａ…第１可動梁、１８４ｂ…第２可動梁。
【特許請求の範囲】
【請求項１】
基部とこの基部の上の埋め込み絶縁層とこの埋め込み絶縁層上のシリコン層とを備えたＳＯＩ基板の前記シリコン層の上に、第１レジストパターンを形成する第１工程と、
前記第１レジストパターンをマスクとして前記シリコン層をエッチングし、所定の間隔を開けて１列に配置された複数組の第１電極パターンおよび第２電極パターンと、前記第１電極パターンおよび前記第２電極パターンに接続する第１配線パターンおよび第２配線パターンを形成する第２工程と、
前記第１レジストパターンを除去した後、前記第１電極パターンおよび前記第２電極パターンの中央部に開口を備える第２レジストパターンを形成する第３工程と、
前記第２レジストパターンをマスクとして前記第１電極パターンおよび前記第２電極パターンの中央部をエッチングし、所定の間隔を開けて１列に配置された第１電極および第２電極と、前記第１電極の配列方向の側部に電気的に接続する２つの第１壁電極と、前記第２電極の配列方向の側部に電気的に接続する２つの第２壁電極と、前記第１電極および前記第２電極に接続する第１配線および第２配線とを形成する第４工程と、
前記第２レジストパターンを除去した後、前記ＳＯＩ基板の上に、一端が固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の前記第１電極および前記第２電極の上部に対応して１列に配置された複数組の第１可動梁および第２可動梁と、隣り合う２組の前記第１可動梁および前記第２可動梁の間に配置されて、これら２組の前記第１可動梁および前記第２可動梁により４箇所で支持されたミラーと、このミラーを支持するために、前記第１可動梁および前記第２可動梁の各々の他端と前記ミラーとを連結する４つの連結部とを形成する第５工程と
を少なくとも備えることを特徴とするＭＥＭＳ素子の製造方法。
【請求項２】
請求項１記載のＭＥＭＳ素子の製造方法において、
前記ＳＯＩ基板は、基部とこの基部の上の第１埋め込み絶縁層とこの第１埋め込み絶縁層上の第１シリコン層とこの第１シリコン層の上の第２埋め込み絶縁層とこの第２埋め込み絶縁層上の第２シリコン層とを備え、
前記第２工程では、前記第１レジストパターンをマスクとして前記第２シリコン層，前記第２埋め込み絶縁層，および前記第１シリコン層をエッチングし、
前記第４工程では、前記第２レジストパターンをマスクとして前記第２シリコン層および前記第２埋め込み絶縁層をエッチングする
ことを特徴とするＭＥＭＳ素子の製造方法。
【請求項３】
基部とこの基部の上の埋め込み絶縁層とこの埋め込み絶縁層上のシリコン層とを備えたＳＯＩ基板の前記シリコン層の上に、第１レジストパターンを形成する第１工程と、
前記第１レジストパターンをマスクとして前記シリコン層をエッチングし、所定の間隔を開けて１列に配置された複数組の第１開口パターンおよび第２開口パターンを形成する第２工程と、
前記第１レジストパターンを除去した後、前記第１開口パターンおよび前記第２開口パターンを覆う第２レジストパターンを形成する第３工程と、
前記第２レジストパターンをマスクとして前記第１開口パターンおよび前記第２開口パターンが形成された前記シリコン層をエッチングし、所定の間隔を開けて１列に配置された第１電極および第２電極と、前記第１電極の配列方向の側部に電気的に接続する２つの第１壁電極と、前記第２電極の配列方向の側部に電気的に接続する２つの第２壁電極と、前記第１電極および前記第２電極に接続する第１配線および第２配線とを形成する第４工程と、
前記第２レジストパターンを除去した後、前記ＳＯＩ基板の上に、一端が固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の前記第１電極および前記第２電極の上部に対応して１列に配置された複数組の第１可動梁および第２可動梁と、隣り合う２組の前記第１可動梁および前記第２可動梁の間に配置されて、これら２組の前記第１可動梁および前記第２可動梁により４箇所で支持されたミラーと、このミラーを支持するために、前記第１可動梁および前記第２可動梁の各々の他端と前記ミラーとを連結する４つの連結部とを形成する第５工程と
を少なくとも備えることを特徴とするＭＥＭＳ素子の製造方法。
【請求項４】
請求項３記載のＭＥＭＳ素子の製造方法において、
前記ＳＯＩ基板は、基部とこの基部の上の第１埋め込み絶縁層とこの第１埋め込み絶縁層上の第１シリコン層とこの第１シリコン層の上の第２埋め込み絶縁層とこの第２埋め込み絶縁層上の第２シリコン層とを備え、
前記第２工程では、前記第１レジストパターンをマスクとして前記第２シリコン層および前記第２埋め込み絶縁層をエッチングし、
前記第４工程では、前記第２レジストパターンをマスクとして前記第２シリコン層，前記第２埋め込み絶縁層，および前記第１シリコン層をエッチングする
ことを特徴とするＭＥＭＳ素子の製造方法。
【請求項５】
請求項１〜４のいずれか１項のＭＥＭＳ素子の製造方法により製造したＭＥＭＳ素子。
【請求項１】
基部とこの基部の上の埋め込み絶縁層とこの埋め込み絶縁層上のシリコン層とを備えたＳＯＩ基板の前記シリコン層の上に、第１レジストパターンを形成する第１工程と、
前記第１レジストパターンをマスクとして前記シリコン層をエッチングし、所定の間隔を開けて１列に配置された複数組の第１電極パターンおよび第２電極パターンと、前記第１電極パターンおよび前記第２電極パターンに接続する第１配線パターンおよび第２配線パターンを形成する第２工程と、
前記第１レジストパターンを除去した後、前記第１電極パターンおよび前記第２電極パターンの中央部に開口を備える第２レジストパターンを形成する第３工程と、
前記第２レジストパターンをマスクとして前記第１電極パターンおよび前記第２電極パターンの中央部をエッチングし、所定の間隔を開けて１列に配置された第１電極および第２電極と、前記第１電極の配列方向の側部に電気的に接続する２つの第１壁電極と、前記第２電極の配列方向の側部に電気的に接続する２つの第２壁電極と、前記第１電極および前記第２電極に接続する第１配線および第２配線とを形成する第４工程と、
前記第２レジストパターンを除去した後、前記ＳＯＩ基板の上に、一端が固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の前記第１電極および前記第２電極の上部に対応して１列に配置された複数組の第１可動梁および第２可動梁と、隣り合う２組の前記第１可動梁および前記第２可動梁の間に配置されて、これら２組の前記第１可動梁および前記第２可動梁により４箇所で支持されたミラーと、このミラーを支持するために、前記第１可動梁および前記第２可動梁の各々の他端と前記ミラーとを連結する４つの連結部とを形成する第５工程と
を少なくとも備えることを特徴とするＭＥＭＳ素子の製造方法。
【請求項２】
請求項１記載のＭＥＭＳ素子の製造方法において、
前記ＳＯＩ基板は、基部とこの基部の上の第１埋め込み絶縁層とこの第１埋め込み絶縁層上の第１シリコン層とこの第１シリコン層の上の第２埋め込み絶縁層とこの第２埋め込み絶縁層上の第２シリコン層とを備え、
前記第２工程では、前記第１レジストパターンをマスクとして前記第２シリコン層，前記第２埋め込み絶縁層，および前記第１シリコン層をエッチングし、
前記第４工程では、前記第２レジストパターンをマスクとして前記第２シリコン層および前記第２埋め込み絶縁層をエッチングする
ことを特徴とするＭＥＭＳ素子の製造方法。
【請求項３】
基部とこの基部の上の埋め込み絶縁層とこの埋め込み絶縁層上のシリコン層とを備えたＳＯＩ基板の前記シリコン層の上に、第１レジストパターンを形成する第１工程と、
前記第１レジストパターンをマスクとして前記シリコン層をエッチングし、所定の間隔を開けて１列に配置された複数組の第１開口パターンおよび第２開口パターンを形成する第２工程と、
前記第１レジストパターンを除去した後、前記第１開口パターンおよび前記第２開口パターンを覆う第２レジストパターンを形成する第３工程と、
前記第２レジストパターンをマスクとして前記第１開口パターンおよび前記第２開口パターンが形成された前記シリコン層をエッチングし、所定の間隔を開けて１列に配置された第１電極および第２電極と、前記第１電極の配列方向の側部に電気的に接続する２つの第１壁電極と、前記第２電極の配列方向の側部に電気的に接続する２つの第２壁電極と、前記第１電極および前記第２電極に接続する第１配線および第２配線とを形成する第４工程と、
前記第２レジストパターンを除去した後、前記ＳＯＩ基板の上に、一端が固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の前記第１電極および前記第２電極の上部に対応して１列に配置された複数組の第１可動梁および第２可動梁と、隣り合う２組の前記第１可動梁および前記第２可動梁の間に配置されて、これら２組の前記第１可動梁および前記第２可動梁により４箇所で支持されたミラーと、このミラーを支持するために、前記第１可動梁および前記第２可動梁の各々の他端と前記ミラーとを連結する４つの連結部とを形成する第５工程と
を少なくとも備えることを特徴とするＭＥＭＳ素子の製造方法。
【請求項４】
請求項３記載のＭＥＭＳ素子の製造方法において、
前記ＳＯＩ基板は、基部とこの基部の上の第１埋め込み絶縁層とこの第１埋め込み絶縁層上の第１シリコン層とこの第１シリコン層の上の第２埋め込み絶縁層とこの第２埋め込み絶縁層上の第２シリコン層とを備え、
前記第２工程では、前記第１レジストパターンをマスクとして前記第２シリコン層および前記第２埋め込み絶縁層をエッチングし、
前記第４工程では、前記第２レジストパターンをマスクとして前記第２シリコン層，前記第２埋め込み絶縁層，および前記第１シリコン層をエッチングする
ことを特徴とするＭＥＭＳ素子の製造方法。
【請求項５】
請求項１〜４のいずれか１項のＭＥＭＳ素子の製造方法により製造したＭＥＭＳ素子。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図１Ｋ】
【図１Ｌ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図２Ｊ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図３Ｈ】
【図３Ｉ】
【図３Ｊ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図１Ｋ】
【図１Ｌ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図２Ｊ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図３Ｈ】
【図３Ｉ】
【図３Ｊ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図６】
【公開番号】特開２０１０−１８５９３１（Ｐ２０１０−１８５９３１Ａ）
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願番号】特願２００９−２８３８６（Ｐ２００９−２８３８６）
【出願日】平成２１年２月１０日（２００９．２．１０）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願日】平成２１年２月１０日（２００９．２．１０）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【Ｆターム（参考）】
[ Back to top ]