RF電力増幅装置
【課題】負荷変動によってVSWR(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減すること。
【解決手段】RF電力増幅装置HPA_MDは、第1と第2のRF電力増幅回路PA1、PA2、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器Out_PCを具備する。出力電力結合器Out_PCの第1と第2の入力端子にRF電力増幅回路PA1、PA2のRF増幅出力信号が供給されて、出力端子OutからRF増幅出力信号が生成される。出力電力結合器Out_PCで、第1入力端子と出力端子の間のインピーダンスと、第2入力端子と出力端子の間のインピーダンスとは略等しく設定され、第1入力端子と第2入力端子の間の抵抗R61は、例えば渦電流を生成するインダクタ等のリアクタンス素子L63によって置換されている。
【解決手段】RF電力増幅装置HPA_MDは、第1と第2のRF電力増幅回路PA1、PA2、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器Out_PCを具備する。出力電力結合器Out_PCの第1と第2の入力端子にRF電力増幅回路PA1、PA2のRF増幅出力信号が供給されて、出力端子OutからRF増幅出力信号が生成される。出力電力結合器Out_PCで、第1入力端子と出力端子の間のインピーダンスと、第2入力端子と出力端子の間のインピーダンスとは略等しく設定され、第1入力端子と第2入力端子の間の抵抗R61は、例えば渦電流を生成するインダクタ等のリアクタンス素子L63によって置換されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、RF(無線周波数)電力増幅装置に関し、特に負荷変動によってVSWR(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減するのに有益な技術に関するものである。
【背景技術】
【0002】
携帯電話に代表される移動体通信には、複数の通信方式が存在する。例えば欧州では、第2世代無線通信方式として普及しているGSMおよびGSMのデータ通信速度を向上したEDGEに加えて、近年サービスが開始された第3世代無線通信方式であるW−CDMAがある。また、北米では第2世代無線通信方式であるDCS、PCSに加えて、第3世代無線通信方式であるcdma1xが普及している。尚、GSMは、Global System for Mobile Communicationの略である。EDGEは、Enhanced Data rate for GSM Evolutionの略である。W−CDMAは、Wide-band Code Division Multiple Accessの略である。DCSは、Digital Cellar Systemの略である。PCSは、Personal Communication Systemの略である。cdma1xは、Code Division Multiple Access 1xの略である。
【0003】
携帯電話端末が有する高周波電力増幅器の動作は、位相変調のみを使用する基本的なモードのGSMでは飽和動作であり、位相変調と伴に振幅変調も使用するEDGEはGSMの飽和動作点から数dBのバックオフをとった動作点での線形動作である。また、位相変調と伴に振幅変調も使用するW−CDMAおよびcdma−1xでも、高周波電力増幅器の動作は線形動作である。
【0004】
また、GSMおよびEDGEに対応する携帯電話端末の高周波回路部分おいて、高周波電力増幅器とアンテナとの間には、アンテナスイッチが配置される。アンテナスイッチは、TDMA(時分割マルチプルアクセス)方式の送信スロットと受信スロットとを切り換える機能を実行する。
【0005】
W−CDMAおよびcdma−1xに対応する携帯電話端末の高周波回路部分おいて、高周波電力増幅器とアンテナとの間には、デュプレクサが配置される。デュプレクサは、CDMA(コード分割マルチプルアクセス)方式の低いRF周波数のRF送信信号の送信と高いRF周波数のRF受信信号の受信とを並列に処理する機能を実行する。更に、W−CDMAおよびcdma−1x等では、アンテナでの負荷変動影響が高周波電力増幅器に及ばないように、高周波電力増幅器とデュプレクサとの間にアイソレータを配置している。しかし、アイソレータは、高周波電力増幅器が製作される構造物に集積化することが困難であるので、大きくて高価な部品となっている。
【0006】
下記特許文献1には、アイソレータを使用することなく、広範囲の負荷インピーダンスで低歪と高効率とを実現する並列電力増幅器(Parallel Power Amplifier)もしくは平衡電力増幅器(Balanced Power Amplifier)を使用することが記載されている。この並列もしくは平衡型の電力増幅器は複数の増幅経路を持ち、1つの入力端子の入力信号は入力電力分割器によって複数の増幅経路の入力に供給される。各増幅経路は増幅器と位相シフタとを含み、複数の増幅経路で増幅器の動作の位相が異なるように複数の増幅経路上に位相シフタが配置され、出力電力結合器によって複数の増幅経路の複数の出力を単一の出力に結合する。
【0007】
一方、下記特許文献1に記載の並列もしくは平衡型の電力増幅器においては、電力増幅器の出力とアンテナとの間のインピーダンスの不整合が生じても、平衡電力増幅器の全体のACPR(隣接チャンネル漏洩電力比)は良好に維持することができる。その理由は、2つの増幅経路の一方の電力増幅器のインピーダンス変換がスミスチャート上で誘導性の回転となり、他方の電力増幅器のインピーダンス変換がスミスチャート上で容量性の回転となるためである。その結果、一方のインピーダンスが高インピーダンスになった場合、他方のインピーダンスは低インピーダンスとなり、合成信号の歪を補正することが可能となる。尚、ACPRはAdjacent Channel Leakage Power Ratioの略である。
【0008】
【特許文献1】特開2008−135822号 公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明者等は本発明に先立って、GSM方式の送信機能を有するRF電力増幅器モジュールの開発に従事した。この開発の当初に、RF電力増幅器の出力とアンテナとの間のインピーダンスの不整合が生じても、ACPRを良好に維持すると言う開発課題が与えられた。
【0010】
従って、本発明に先立って、本発明者等は上記特許文献1に記載の並列もしくは平衡型のRF電力増幅器を採用することを検討した。
【0011】
図1は、本発明に先立って本発明者等により検討された平衡型のRF電力増幅器を示す図である。
【0012】
図1に示すRF電力増幅器モジュールHPA_MDは、入力電力分割器In_PD、第1入力位相シフタIn_PS1、第2入力位相シフタIn_PS2、第1入力整合回路In_MN1、第2入力整合回路In_MN2、第1RF電力増幅回路PA1、第2RF電力増幅回路PA2を含んでいる。図1のRF電力増幅器モジュールHPA_MDは、更に、第1出力整合回路Out_MN1、第2出力整合回路Out_MN2、第1出力位相シフタOut_PS1、第2出力位相シフタOut_PS2、出力電力結合器Out_PCを含んでいる。
【0013】
入力端子InのRF入力信号は入力電力分割器In_PDによって第1入力位相シフタIn_PS1の入力端子と第2入力位相シフタIn_PS2の入力端子に供給され、第1入力位相シフタIn_PS1の出力信号と第2入力位相シフタIn_PS2の出力信号は第1入力整合回路In_MN1の入力端子と第2入力整合回路In_MN2の入力端子にそれぞれ供給される。第1入力整合回路In_MN1の出力信号と第2入力整合回路In_MN2の出力信号は、第1RF電力増幅回路PA1の入力端子と第2RF電力増幅回路PA2の入力端子にそれぞれ供給される。第1RF電力増幅回路PA1の出力信号と第2RF電力増幅回路PA2の出力信号とは、第1出力整合回路Out_MN1の入力端子と第2出力整合回路Out_MN2の入力端子にそれぞれ供給される。第1出力整合回路Out_MN1の出力信号と第2出力整合回路Out_MN2の出力信号は、第1出力位相シフタOut_PS1の入力端子と第2出力位相シフタOut_PS2の入力端子にそれぞれ供給される。第1出力位相シフタOut_PS1の出力信号と第2出力位相シフタOut_PS2の出力信号は出力電力結合器Out_PCの第1入力端子と第2入力端子にそれぞれ供給され、出力電力結合器Out_PCの出力端子OutからRF増幅出力信号が生成される。
【0014】
入力電力分割器In_PDは、入力端子と第1出力端子と第2出力端子を含むウィルキンソン・パワー・ディバイダー(Wilkinson power divider)により構成されている。良く知られているようにウィルキンソン・パワー・ディバイダーでは、入力端子と第1出力端子との間に第1マイクロストリップ・ラインまたは第1無損失集中定数回路が接続され、入力端子と第2出力端子との間に第2マイクロストリップ・ラインまたは第2無損失集中定数回路が接続され、第1出力端子と第2出力端子との間に抵抗が接続される。入力端子に接続される入力信号源の出力インピーダンスが50Ωとすれば、第1と第2のマイクロストリップ・ラインは50Ω×(2)1/2=70.5Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗R11は2×50Ω=100Ωの抵抗値を持つ。GSM800またはGSM850のGSM方式の携帯電話端末のRF周波数は略1GHzであるので、4分の1波長(λ/4)のマイクロストリップ・ラインのライン長は略4.5cmと極めて長くなってしまう。従って、図1に示すRF電力増幅器モジュールHPA_MDの入力電力分割器In_PDでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C10、インダクタL11、容量C11によって70.5Ωのインピーダンスを持つように構成されている。また、第2無損失集中定数回路も、ローパス型フィルタの容量C10、インダクタL12、容量C12によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路はそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1出力端子と第2出力端子との間に180°の位相差を生成する。一方、第1出力端子と第2出力端子の間の100Ωの抵抗R11は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1出力端子と第2出力端子の間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【0015】
RF電力増幅器モジュールHPA_MDの入力端子Inには入力容量C01の一端が接続される一方、入力容量C01の他端には入力電力分割器In_PDの入力端子が接続されている。入力電力分割器In_PDの第1出力端子には第1入力位相シフタIn_PS1の入力端子が接続され、入力電力分割器In_PDの第2出力端子には第2入力位相シフタIn_PS2の入力端子が接続されている。第1入力位相シフタIn_PS1は容量C21とインダクタL1によって+45°の位相を生成するように構成され、第2入力位相シフタIn_PS2はインダクタL22と容量C22とによって−45°の位相を生成するように構成されている。
【0016】
第1入力位相シフタIn_PS1の出力端子には第1入力整合回路In_MN1の入力端子が接続され、第2入力位相シフタIn_PS2の出力端子には第2入力整合回路In_MN2の入力端子が接続される。第1入力整合回路In_MN1は容量C31とインダクタL31とによって構成され、入力電力分割器In_PDおよび第1入力位相シフタIn_PS1の比較的高い出力インピーダンスと第1RF電力増幅回路PA1の比較的低い入力インピーダンスとの間を整合する機能を持っている。第2入力整合回路In_MN2も容量C32とインダクタL32とによって構成され、入力電力分割器In_PDおよび第2入力位相シフタIn_PS2の比較的高い出力インピーダンスと第2RF電力増幅回路PA2の比較的低い入力インピーダンスとの間を整合する機能を持っている。
【0017】
初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3によって構成された第1RF電力増幅回路PA1は第1入力位相シフタIn_PS1の出力端子のRF信号を増幅して、第1RF増幅信号を第1出力整合回路Out_MN1の入力端子に供給する。初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3によって構成された第2RF電力増幅回路PA2も第2入力位相シフタIn_PS2の出力端子のRF信号を増幅して、第2RF増幅信号を第2出力整合回路Out_MN2の入力端子に供給する。
【0018】
第1出力整合回路Out_MN1はインダクタL41と容量C41とによって構成され、第1RF電力増幅回路PA1の最終段RF増幅器A3の比較的低い出力インピーダンスと第1出力位相シフタOut_PS1および出力電力結合器Out_PCの比較的高い入力インピーダンスとの間を整合する機能を持っている。第2出力整合回路Out_MN1はインダクタL42と容量C42とによって構成され、第2RF電力増幅回路PA2の最終段RF増幅器A3の比較的低い出力インピーダンスと第2出力位相シフタOut_PS2および出力電力結合器Out_PCの比較的高い入力インピーダンスとの間を整合する機能を持っている。
【0019】
第1出力位相シフタOut_PS1はインダクタL51と容量C51とによって−45°の位相を生成するように構成され、第2入力位相シフタIn_PS2は容量C52とインダクタL52とによって+45°の位相を生成するように構成されている。
【0020】
出力電力結合器Out_PCは、第1入力端子と第2入力端子と出力端子を含むウィルキンソン・パワー・コンバイナ(Wilkinson power combiner)によって構成されている。良く知られているようにウィルキンソン・パワー・コンバイナでは、第1入力端子と出力端子との間に第1マイクロストリップ・ラインまたは第1無損失集中定数回路が接続され、第2入力端子と出力端子との間に第2マイクロストリップ・ラインまたは第2無損失集中定数回路が接続され、第1入力端子と第2入力端子との間に抵抗が接続される。出力端子に接続される負荷の入力インピーダンスが50Ωとすれば、第1と第2のマイクロストリップ・ラインは50Ω×(2)1/2=70.5Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗R61は2×50Ω=100Ωの抵抗値を持つ。GSM800またはGSM850のGSM方式の携帯電話端末のRF周波数は略1GHzであるので、4分の1波長(λ/4)ののマイクロストリップ・ラインのライン長は略4.5cmと極めて長くなってしまう。従って、図1に示すRF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C61、インダクタL61、容量C63によって70.5Ωのインピーダンスを持つように構成される。第2無損失集中定数回路も、ローパス型フィルタの容量C62、インダクタL62、容量C63によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路はそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1入力端子と第2入力端子の間に180°の位相差を生成する。一方、第1入力端子と第2入力端子との間の100Ωの抵抗R61は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1入力端子と第2入力端子との間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【0021】
尚、図1に示すRF電力増幅器モジュールHPA_MDでは、第1と第2のRF電力増幅回路PA1、PA2の初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3の各電力増幅パワートランジスタは、シリコン半導体基板に製造されたLD(Laterally Diffused)型NチャンネルパワーMOSトランジスタによって構成されたものである。また、入力電力分割器In_PD、第1と第2の入力位相シフタIn_PS1〜2、第1と第2の入力整合回路In_MN1〜2、第1と第2の出力整合回路Out_MN1〜2、第1と第2の出力位相シフタOut_PS1〜2、出力電力結合器Out_PCに含まれた複数の容量と複数のインダクタと複数の抵抗は、RF電力増幅器モジュールHPA_MDに搭載される超小型電子部品により構成されたものである。
【0022】
一方、本発明者は本発明に先立ったGSM方式のRF電力増幅器モジュールの開発において、図1に示すRF電力増幅器モジュールHPA_MDの負荷変動試験を行った。負荷変動試験では、図1に示すRF電力増幅器モジュールHPA_MDの出力端子Outの負荷条件は理想的な状態から変動される。RF電力増幅器モジュールHPA_MDの出力端子Outの理想的な負荷条件では、出力端子Outの例えば50オームの出力インピーダンスとアンテナの例えば50オームの負荷インピーダンスが等しく整合した状態となっている。
【0023】
この理想的な負荷条件では、反射波/進行波の比である反射率Γはゼロであるので、(1+Γ)/(1−Γ)で求められるVSWR(電圧定在波比)の値は1となる。尚、VSWRは、Voltage Standing-Wave Ratioの略である。しかし、アンテナの負荷変動によって、例えばアンテナの負荷インピーダンスが50オームより低下すると、反射率Γはゼロよりも増加するので、VSWR(電圧定在波比)の値も1よりも増加する。一方、図1に示すRF電力増幅器モジュールHPA_MDでは、第1と第2のRF電力増幅回路PA1、PA2は、並列または平衡型の電力増幅器の形態に接続されている。従って、冒頭で説明したように、出力とアンテナの間のインピーダンスの不整合が生じても、一方の経路のインピーダンス変換がスミスチャート上で誘導性の回転となり他方の経路のインピーダンス変換がスミスチャート上で容量性の回転となるので、合成信号の歪を補正でき、全体のACPRを良好に維持することができる。
【0024】
しかし、本発明者等は上述の負荷変動試験においてVSWR(電圧定在波比)の値を極端に大きくした場合には、図1に示すRF電力増幅器モジュールHPA_MDが破壊すると言う問題を見い出したものである。本発明者等は、更に、図1に示すRF電力増幅器モジュールHPA_MDの破壊の内容を調査したところ、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器Out_PCの第1入力端子と第2入力端子との間の100Ωの抵抗R61が破損しているものであった。この抵抗R61も、RF電力増幅器モジュールHPA_MDに搭載される超小型電子部品によって構成されたもので、具体的には「0603型」と呼ばれる表面実装デバイス(SMD:Surface Mount Device)であった。JIS規格によれば、0603型表面実装デバイスは長さ(L)が0.6mm、幅(W)が0.3mm、厚み(t)が0.23mmの超小型電子部品である。また、0603型表面実装デバイスの最大許容消費電力Pmaxも1/16(W)=62.5mWと、100mW以下の極めて小さなものである。
【0025】
図2は、図1に示すRF電力増幅器モジュールHPA_MDにおいて、負荷変動によってVSWR(電圧定在波比)の値が1から15まで変化した場合の出力電力結合器Out_PCの抵抗R61の消費電力を示す図である。すなわち、図2において、特性L1はVSWR(電圧定在波比)の比が1:1の理想的な状態の場合を示し、特性L15はVSWR(電圧定在波比)の比が15:1のワースト状態の場合を示している。
【0026】
図2より、VSWR(電圧定在波比)の値が15の場合のワースト条件では、略430mWと最大許容消費電力Pmaxを大幅に超過する電力を消費することが理解できる。その結果、VSWR(電圧定在波比)の値が極端に大きくなった場合には、図1に示すRF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCの抵抗R61が溶断するものである。すなわち、出力とアンテナの間のインピーダンス不整合が生じると、合成信号の歪を補正できても、合成前の一方の経路の誘導性の回転を持つRF信号と他方の経路の容量性の回転を持つRF信号が抵抗R61の両端の間に印加されるものと推測される。尚、図2の横軸はRF送信出力信号の位相を示し、図2の縦軸は抵抗R61の消費電力を示し、図2の結果は、高周波回路シミュレーションによるものである。
【0027】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【0028】
従って、本発明の目的とするところは、負荷変動によってVSWR(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減することにある。
【0029】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0030】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【0031】
すなわち、本発明の代表的なRF電力増幅装置(HPA_MD)は、第1RF電力増幅回路(PA1)と、第2RF電力増幅回路(PA2)と、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器(Out_PC)とを具備する。
【0032】
前記出力電力結合器(Out_PC)の第1と第2の入力端子に前記第1と前記第2のRF電力増幅回路の第1と第2のRF増幅出力信号がそれぞれ供給され、前記出力電力結合器の前記出力端子(Out)からRF増幅出力信号が生成される。
【0033】
前記出力電力結合器で、前記第1入力端子と前記出力端子の間は所定のインピーダンスに設定され、前記第2入力端子と前記出力端子の間は前記所定のインピーダンスと略等しいインピーダンスに設定されている。前記出力電力結合器の前記第1入力端子と前記第2入力端子との間の抵抗(R61)は、例えば、渦電流を生成するインダクタ等のリアクタンス素子(L63)によって置換されたことを特徴とする(図3参照)。
【発明の効果】
【0034】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0035】
すなわち、負荷変動によってVSWR(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減することができる。
【発明を実施するための最良の形態】
【0036】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【0037】
〔1〕本発明の代表的な実施の形態は、第1RF電力増幅回路(PA1)と、第2RF電力増幅回路(PA2)と、出力電力結合器(Out_PC)とを具備するRF電力増幅装置(HPA_MD)である。
【0038】
前記出力電力結合器(Out_PC)は、第1入力端子と第2入力端子と出力端子(Out)とを含むウィルキンソン・パワー・コンバイナによって構成されている。
【0039】
前記出力電力結合器(Out_PC)の前記第1入力端子と前記第2入力端子とに、前記第1RF電力増幅回路の第1RF増幅出力信号と前記第2RF電力増幅回路の第2RF増幅出力信号とがそれぞれ供給される。
【0040】
前記出力電力結合器の前記出力端子(Out)からは、前記RF電力増幅装置(HPA_MD)のRF増幅出力信号が生成される。
【0041】
前記出力電力結合器の前記第1入力端子と前記出力端子との間は所定のインピーダンスに設定され、前記出力電力結合器の前記第2入力端子と前記出力端子との間は前記所定のインピーダンスと略等しいインピーダンスに設定されている。
【0042】
前記ウィルキンソン・パワー・コンバイナによって構成された前記出力電力結合器の前記第1入力端子と前記第2入力端子の間の抵抗(R61)は、リアクタンス素子(L63)によって置換されたことを特徴とする(図3参照)。
【0043】
前記実施の形態によれば、前記出力端子(Out)の負荷変動によって生成される不所望なRF信号が前記リアクタンス素子(L63)に印加されて、前記リアクタンス素子(L63)に電流が流れる。しかし、前記電流による消費電力は無効消費電力であるので、前記リアクタンス素子(L63)は前記抵抗(R61、図1)のように熱的に破壊される可能性が低減されることができる。
【0044】
好適な実施の形態では、前記リアクタンス素子はインダクタ(L63)であることを特徴とする(図3参照)。
【0045】
他の好適な実施の形態では、前記インダクタ(L63)は渦電流を生成することを特徴とする(図3参照)。
【0046】
前記他の好適な実施の形態によれば、前記インダクタ(L63)によって生成される前記渦電流は電力損失を生成するので、前記出力端子(Out)の過渡的な負荷変動による不所望なRF信号のエネルギーを短時間に吸収することが可能となる。
【0047】
別の好適な実施の形態によるRF電力増幅装置(HPA_MD)は、入力端子と第1出力端子と第2出力端子とを含む入力電力分割器(In_PD)を更に具備する。
【0048】
前記入力電力分割器の前記入力端子にはRF入力信号が供給可能とされ、前記入力電力分割器の前記第1出力端子に生成される第1RF入力信号は前記第1RF電力増幅回路(PA1)の入力端子に供給され、前記入力電力分割器の前記第2出力端子に生成される第2RF入力信号は前記第2RF電力増幅回路(PA2)の入力端子に供給されることを特徴とする(図3参照)。
【0049】
更に別の好適な実施の形態では、前記入力電力分割器の前記入力端子と前記第1出力端子の間と、前記第1RF電力増幅回路(PA1)と、前記出力電力結合器の前記第1入力端子と前記出力端子の間とによって、第1信号経路が形成される。
【0050】
前記入力電力分割器の前記入力端子と前記第2出力端子の間と、前記第2RF電力増幅回路(PA2)と、前記出力電力結合器の前記第2入力端子と前記出力端子の間とによって、第2信号経路が形成される。
【0051】
前記第1信号経路のトータルの第1トータル位相シフト量と前記第2信号経路のトータルの第2トータル位相シフト量とは、互いに略等しく設定されたことを特徴とする(図3参照)。
【0052】
また更に別の好適な実施の形態では、前記第1信号経路の前半の前記入力電力分割器の前記入力端子から前記第1RF電力増幅回路の前記入力端子までの第1前半位相シフト量と、前記第2信号経路の前半の前記入力電力分割器の前記入力端子から前記第2RF電力増幅回路の前記入力端子までの第2前半位相シフト量とは、反対極性で絶対値が略等しく設定されている。
【0053】
前記第1信号経路の後半の前記第1RF電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第1後半位相シフト量と、前記第2信号経路の後半の前記第2RF電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第2後半位相シフト量とは、反対極性で絶対値が略等しく設定されていることを特徴とする(図3参照)。
【0054】
また更に別の好適な実施の形態では、前記入力電力分割器の前記第1出力端子と前記第1RF電力増幅回路(PA1)の前記入力端子との間に第1入力整合回路(In_MN1)が挿入され、前記入力電力分割器の前記第2出力端子と前記第2RF電力増幅回路(PA2)の前記入力端子との間に第2入力整合回路(In_MN2)が挿入されていることを特徴とする(図3、図4参照)。
【0055】
また更に別の好適な実施の形態では、前記第1RF電力増幅回路(PA1)の前記出力端子と前記出力電力結合器の前記第1入力端子との間に第1出力整合回路(Out_MN1)が挿入され、前記第2RF電力増幅回路(PA2)の前記出力端子と前記出力電力結合器の前記第2入力端子との間に第2出力整合回路(Out_MN2)が挿入されていることを特徴とする(図3参照)。
【0056】
また更に別の好適な実施の形態では、前記出力電力結合器(Out_MN&PC)の前記第1入力端子と前記出力端子の間で前記第1RF電力増幅回路(PA1)の出力整合が行われ、前記出力電力結合器の前記第2入力端子と前記出力端子の間で前記第2RF電力増幅回路(PA2)の出力整合が行われることを特徴とする(図4参照)。
【0057】
更に他の好適な実施の形態は、前記出力電力結合器の前記第1入力端子と前記出力端子の間に前記所定のインピーダンスを有する第1回路素子が接続され、前記出力電力結合器の前記第2入力端子と前記出力端子の間に前記略等しいインピーダンスを有する第2回路素子が接続されていることを特徴とする(図3参照)。
【0058】
より好適な実施の形態では、前記第1回路素子と前記第2回路素子とは、それぞれ所定のライン長を有するマイクロストリップ・ラインによって構成されていることを特徴とする(図3参照)。
【0059】
更により好適な実施の形態では、前記第1回路素子は第1無損失集中定数回路(C61、L61、C63)によって構成され、前記第2回路素子は第2無損失集中定数回路(C62、L62、C63)によって構成されていることを特徴とする(図3参照)。
【0060】
具体的な一つの実施の形態では、前記第1RF電力増幅回路(PA1)と前記第2RF電力増幅回路(PA2)のパワートランジスタが形成された半導体チップ(61)に前記インダクタ(L63)が集積化されたことを特徴とする(図5、図6、図11参照)。
【0061】
他の具体的な一つの実施の形態では、前記第1RF電力増幅回路(PA1)と前記第2RF電力増幅回路(PA2)のパワートランジスタが形成された半導体チップ(61)が搭載された配線基板(60)に前記インダクタ(L63)が搭載されたことを特徴とする(図10参照)。
【0062】
より具体的な一つの実施の形態は、前記パワートランジスタと前記インダクタ(L63)が集積化された前記半導体チップ(61)はシリコン基板によって構成されたことを特徴とする(図5、図6参照)。
【0063】
更により具体的な一つの実施の形態は、前記パワートランジスタはLD型MOSランジスタである。
【0064】
他の更により具体的な一つの実施の形態は、前記パワートランジスタと前記インダクタ(L63)とが集積化された前記半導体チップ(61)は化合物半導体基板によって構成されたことを特徴とする(図11参照)。
【0065】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【0066】
《高出力RF電力増幅器モジュールの構成》
図3は、本発明の1つの実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【0067】
図3に示す平衡型のRF電力増幅器は、具体的には高出力RF電力増幅器モジュールHPA_MDとして構成されている。図3の高出力RF電力増幅器モジュールHPA_MDは、図1に示すRF電力増幅器モジュールHPA_MDと同様に、入力電力分割器In_PD、第1と第2の入力位相シフタIn_PS1〜2、第1と第2の入力整合回路In_MN1〜2、第1と第2のRF電力増幅回路PA1〜2を含んでいる。また図3の高出力RF電力増幅器モジュールHPA_MDは、図1に示すRF電力増幅器モジュールHPA_MDと同様に、更に、第1と第2の出力整合回路Out_MN1〜2、第1と第2の出力位相シフタOut_PS1〜2、出力電力結合器Out_PCを含んでいる。尚、高出力RF電力増幅器モジュールHPA_MDの入力端子Inには入力容量C01を介して、824MHz〜849MHzの周波数のGSM850のRF送信入力信号と889Hz〜915MHzの周波数のGSM900のRF送信入力信号とが供給可能とされている。
【0068】
図3の高出力RF電力増幅器モジュールHPA_MDの入力電力分割器In_PD、入力位相シフタIn_PS1〜2、入力整合回路In_MN1〜2、RF電力増幅回路PA1〜2、出力整合回路Out_MN1〜2、出力位相シフタOut_PS1〜2の構成は図1と同様なので、その繰り返しの説明は省略する。
【0069】
図3の高出力RF電力増幅器モジュールHPA_MDが図1に示すRF電力増幅器モジュールHPA_MDと相違するのは、出力電力結合器Out_PCの構成と動作とのみである。
【0070】
すなわち、図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCはウィルキンソン・パワー・コンバイナによって構成され、第1入力端子と出力端子との間に第1マイクロストリップ・ラインまたは第1無損失集中定数回路が接続され、第2入力端子と出力端子との間に第2マイクロストリップ・ラインまたは第2無損失集中定数回路が接続され、第1入力端子と第2入力端子との間にインダクタL63が接続される。出力端子に接続される負荷の入力インピーダンスが50Ωとすれば、第1と第2のマイクロストリップ・ラインは50Ω×(2)1/2=70.5Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、インダクタL63は2×50Ω=100Ωのインピーダンスを持つ。GSM800またはGSM850のGSM方式の携帯電話端末のRF周波数は略1GHzであるので、4分の1波長(λ/4)のマイクロストリップ・ラインのライン長は略4.5cmと、極めて長くなってしまう。従って、図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C61、インダクタL61、容量C63によって70.5Ωのインピーダンスを持つように構成される。第2無損失集中定数回路も、ローパス型フィルタの容量C62、インダクタL62、容量C63によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路はそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1入力端子と第2入力端子の間に180°の位相差を生成する。一方、第1入力端子と第2入力端子との間の100Ωのインピーダンスを持つインダクタL63は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1入力端子と第2入力端子との間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【0071】
このように、図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCの第1入力端子と第2入力端子との間では、図1の100Ωの抵抗R61は除去され、その代わりにインダクタL63が接続されている。
【0072】
図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCの第1入力端子と第2入力端子との間に接続されたインダクタL63のインダクタンスの値は、下記の計算式に従って設定される。ただし、この時のRF送信信号の周波数fは、800MHzとする。
【0073】
R61=jωL63=j2πfL63 …(式1)
100Ω=6.28×800×106×L63
∴L63=19.9×10−6=19.9nH
図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCで図1の100Ωの抵抗R61の代わりに使用されたインダクタL63の両端間には、負荷変動によって不所望なRF信号が印加される。インダクタL63のインダクタンスの値に従って、負荷変動での不所望なRF信号によるインダクタL63に流れる電流が決定される。この電流がインダクタL63に流れることによる消費電力は無効消費電力であるので、図3の出力電力結合器Out_PCのインダクタL63は図1の出力電力結合器Out_PCの抵抗R61のように熱的に破壊される可能性は低減される。
【0074】
図3の出力電力結合器Out_PCの好ましいインダクタL63は、出力端子Outの過渡的な負荷変動による不所望なRF信号のエネルギーを短時間に吸収する能力を持つと伴に、エネルギー吸収の際の熱的破壊の可能性が低減される工夫を有するものである。出力電力結合器Out_PCの好ましいインダクタL63の詳細は、下記の具体的な実施の形態において詳細に説明する。
【0075】
《具体的な高出力RF電力増幅器モジュール》
図4は、本発明の具体的な実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【0076】
図4に示す高出力RF電力増幅器モジュールの入力分割器・入力位相シフタIn_PD&PSは、図3の高出力RF電力増幅器モジュールの入力電力分割器In_PDの機能と第1と第2の入力位相シフタIn_PS1〜2の機能とを持ったものである。すなわち、図4の入力分割器・入力位相シフタIn_PD&PSの容量C21とインダクタL22とは、入力端子の入力信号を第1出力端子と第2出力端子に信号分割すると伴に、第1と第2の出力端子に90°の位相差を生成するものである。図4の入力分割器・入力位相シフタIn_PD&PSは、図3の入力電力分割器In_PDの機能と第1と第2の入力位相シフタIn_PS1〜2と比較すると、素子数が削減され、図3の抵抗R11も省略されている。
【0077】
また、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器Out_MN&PCは、図3の高出力RF電力増幅器モジュールの第1と第2の出力整合回路Out_MN1〜2の機能と出力電力結合器Out_PCの機能とを持ったものである。すなわち、図4の出力整合回路・出力電力結合器Out_MN&PCは、第1と第2のRF電力増幅回路PA1〜2および第1と第2の出力位相シフタOut_PS1〜2の比較的低い出力インピーダンスと出力端子Outのアンテナの比較的高い入力インピーダンスとの間を整合する機能を持っている。すなわち、図4の出力整合回路・出力電力結合器Out_MN&PCのインダクタL61とインダクタL62とは、第1と第2の出力位相シフタOut_PS1〜2の比較的低い出力インピーダンスを比較的高いインピーダンスに変換する。更に、図4の出力整合回路・出力電力結合器Out_MN&PCのインダクタL61とインダクタL62とは、第1と第2の出力位相シフタOut_PS1〜2の第1と第2の出力信号を結合して、結合されたRF出力信号を出力端子Outに供給する。
【0078】
従って、図4の第1と第2の出力位相シフタOut_PS1〜2と出力整合回路・出力電力結合器Out_MN&PCは、図3の第1と第2の出力整合回路Out_MN1〜2、第1と第2の出力位相シフタOut_PS1〜2、出力電力結合器Out_PCと比較すると、素子数が削減されている。
【0079】
尚、図4に示す高出力RF電力増幅器モジュールでは、RF集積回路を介してベースバンド処理ユニットから供給される送信パワーレベル信号Vrampによる自動パワー制御(APC:Automatic Power Control)を行うためにパワー検出器Pdetが配置されている。パワー検出器Pdetは、第1検出回路DET1と第2検出回路DET2と加算回路Sumとを含んでいる。第1検出回路DET1の入力端子には容量C64と第1出力位相シフタOut_PS1を介して第1RF電力増幅回路PA1の出力信号が供給され、第2検出回路DET2の入力端子には容量C65と第2出力位相シフタOut_PS2と介して第1RF電力増幅回路PA1の出力信号が供給されている。第1検出回路DET1の検出出力信号と第2検出回路DET2の検出出力信号とは加算回路Sumに供給され、加算回路Sumの出力から生成されるパワー検出信号Vdetは自動パワー制御増幅器APC_Ampの反転入力端子−に供給される。自動パワー制御増幅器APC_Ampの非反転入力端子+には送信パワーレベル信号Vrampが供給されて、自動パワー制御増幅器APC_Ampの出力から生成される自動パワー制御信号VapcによってRF電力増幅器モジュールHPA_MDの入力端子Inに接続された可変利得増幅器VGAの利得が制御される。
【0080】
図5は、図4に示す高出力RF電力増幅器モジュールにおける第1と第2のRF電力増幅回路PA1〜2の最終段RF増幅器A3および第1と第2の出力位相シフタOut_PS1〜2および出力整合回路・出力電力結合器Out_MN&PCのデバイス配置を示す図である。
【0081】
図5の左側には、第1と第2のRF電力増幅回路PA1〜2の初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3を構成する複数のLD型NチャンネルパワーMOSトランジスタを集積化したシリコンチップSi_Chipが配置されている。しかし、図5では、第1と第2のRF電力増幅回路PA1〜2の最終段RF増幅器A3のパワーMOSトランジスタのみ示されている。2個の最終段RF増幅器A3のパワーMOSトランジスタの間には、図3の出力整合回路・出力電力結合器Out_MN&PCのインダクタL63を構成するスパイラル・インダクタが配置されている。
【0082】
一方、図5の右側には、図4に示す高出力RF電力増幅器モジュールの配線基板の一部が示されている。図5の右側の配線基板の一部には、図4の高出力RF電力増幅器モジュールの第1と第2の出力位相シフタOut_PS1〜2および出力整合回路・出力電力結合器Out_MN&PCを構成するための超小型電子部品が搭載されている。この超小型電子部品は「0603型」の表面実装デバイス(SMD)であり、インダクタは記号SMD_Lと実線とで示され、容量は記号SMD_Cと破線とで示されている。
【0083】
第1RF電力増幅回路PA1の最終段RF増幅器A3のパワーMOSトランジスタのドレインは、3本のボンディングワイヤWBによって第1出力位相シフタOut_PS1を構成するインダクタL51の一端に接続されている。第1出力位相シフタOut_PS1で、インダクタL51の他端は容量C51の一端に接続され、容量C51の他端は接地配線GNDに接続される。第1出力位相シフタOut_PS1のインダクタL51の他端と容量C51の一端とは配線領域T1に接続され、配線領域T1はシリコンチップSi_Chip上のインダクタL63の一端と出力整合回路・出力電力結合器Out_MN&PCのインダクタL61の一端に接続されている。出力整合回路・出力電力結合器Out_MN&PCで、インダクタL61の他端は出力端子Outの配線領域に接続され、出力端子Outの配線領域は容量C63の一端に接続され、容量C63の他端は接地配線GNDに接続される。
【0084】
第2RF電力増幅回路PA2の最終段RF増幅器A3のパワーMOSトランジスタのドレインも、3本のボンディングワイヤWBによって第2出力位相シフタOut_PS2を構成する容量C52の一端に接続されている。第2出力位相シフタOut_PS2で、容量C52の他端はインダクタL52の一端に接続され、インダクタL52の他端は接地配線GNDに接続される。第2出力位相シフタOut_PS2の容量C52の他端とインダクタL52の一端とは配線領域T2に接続され、配線領域T2はシリコンチップSi_Chip上のインダクタL63の他端と出力整合回路・出力電力結合器Out_MN&PCのインダクタL62の一端に接続されている。出力整合回路・出力電力結合器Out_MN&PCで、インダクタL62の他端は出力端子Outの配線領域に接続され、出力端子Outの配線領域は容量C63の一端に接続され、容量C63の他端は接地配線GNDに接続される。また、第2出力位相シフタOut_PS2のインダクタL52の一端と他端とには、出力整合回路・出力電力結合器Out_MN&PCの容量C62の一端と他端とがそれぞれ接続されている。
【0085】
図6は、図5に示した高出力RF電力増幅器モジュールの配線基板およびシリコンチップSi_Chipの要部端面構造を示す図である。
【0086】
図6に示すように、配線基板60は最上層配線WL0と中間層配線WL1と最下層配線WL2とを含む多層配線絶縁基板によって構成され、配線基板60の上にはシリコンチップ61と0603型表面実装デバイス(SMD)62とが搭載されている。配線基板60には、放熱と接地強化のための高熱伝導性・高導電性物質で形成されたビアViaが、配線基板60の最上層から最下層までを貫通するように形成されている。ビアViaの上部にはシリコンチップ61の下側主表面が半田によって電気的かつ機械的に接続されている一方、ビアViaの下部には携帯電話端末のマザーボードの接地配線と半田によって熱的かつ電気的かつ機械的に接続される接地配線GNDが形成されている。配線基板60の下側主表面でビアViaの下部に形成された接地配線GNDの周辺には、携帯電話端末のマザーボードの信号配線と電気的かつ機械的に接続される複数の信号端子Tが形成されている。
【0087】
このように、図6に示した高出力RF電力増幅器モジュールでは、第1と第2のRF電力増幅回路PA1〜2を構成する複数のパワーMOSトランジスタを集積化したシリコンチップ61は、配線基板60に形成された低熱抵抗の放熱ビアViaの上部に形成されている。従って、シリコンチップ61からの熱は、放熱ビアViaと接地配線GNDとを介して携帯電話端末のマザーボードへ効率的に放散されることができる。
【0088】
従って、出力整合回路・出力電力結合器Out_MN&PCのインダクタL63が出力端子Outでの負荷変動による不所望なRF信号のエネルギーを短時間で吸収する際に多少の発熱を伴ったとしても、このインダクタL63からの熱も効率的に放散されることができる。
【0089】
尚、厚み(t)が0.23mmの0603型表面実装デバイス(SMD)62を利用して、また、パワーMOSトランジスタの熱抵抗低減のため略0.2mmの厚みとしたシリコンチップ61を利用する。更に、ボンディングワイヤWBのワイヤ高さも略0.3mm以下に設定する。ボンディングワイヤWBを配線するワイヤボンディング工程の後、表面保護樹脂63をRF電力増幅器モジュールの表面に形成する。その結果、RF電力増幅器モジュールのトータルの厚みを略1.2mmまたはそれ以下に設定することができるので、近年の小型・薄型の携帯電話端末内部に図6の高出力RF電力増幅器モジュールは容易に搭載可能とされるものである。
【0090】
《シリコンチップに集積化されたインダクタ》
図7は、図6に示したシリコンチップ61に集積化された出力整合回路・出力電力結合器Out_MN&PCのインダクタL63の平面構造と要部端面構造を示す図である。
【0091】
図7(A)にはインダクタL63の平面構造が示され、図7(B)にはインダクタL63の要部端面構造が示されている。
【0092】
図7(A)に示すように、スパイラル形状のインダクタL63の最外周の右上の一端で図6の配線領域T1に接続され、インダクタL63の最内周の左下の他端はクロスアンダー配線を介して図6の配線領域T2に接続される。更に、スパイラル形状のインダクタL63の最外周の外部には、カードリングGDが形成されている。このカードリングGDは、その内部のインダクタL63を、周辺からのRF妨害信号もしくは漏洩電荷の影響から保護する機能を持ったものである。
【0093】
図7(B)に示すように、スパイラル形状のインダクタL63はシリコンチップ61で最上層信号配線M2によって主に形成されている。しかし、インダクタL63の最内周の左下の他端に接続されたクロスアンダー配線は、最上層ビア配線Via2と中間層信号配線M1とによって形成されている。カードリングGDは、シリコンチップ61で中間層信号配線M1と中間層ビア配線Via1と最下層信号配線M0と最下層ビア配線Via0によって形成されている。このカードリングGDの下部は、シリコンチップ61を貫通して形成されたP型高濃度不純物領域P+を介してチップ裏面接地電極GNDに接続される。
【0094】
出力整合回路・出力電力結合器Out_MN&PCのインダクタL63は、出力端子Outでの負荷変動による不所望なRF信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)がシリコンチップ61の導電層もしくはチップ裏面接地電極GNDに流れる。この渦電流の通過によって負荷変動による不所望なRF信号のエネルギーが短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタL63からの熱は図6に示した配線基板60に形成された低熱抵抗の放熱ビアViaと接地配線GNDとを介して効率的に放散されることができる。
【0095】
図8は、図5乃至図7に示したシリコンチップ61に集積化された出力整合回路・出力電力結合器Out_MN&PCのインダクタL63のRF特性に関する実測データを示す図である。
【0096】
図8(A)にはインダクタL63のQ値が示され、図8(B)にはインダクタL63の直列抵抗成分Rが示され、図8(C)にはインダクタL63のインダクタンスLが示されている。
【0097】
GSM850のRF送信入力信号は824MHz〜849MHzの周波数であり、GSM900のRF送信入力信号は889Hz〜915MHzの周波数である。また、DCS1800のRF送信入力信号は1710MHz〜1785MHzの周波数であり、PCS1900のRF送信入力信号は1850Hz〜1910MHzの周波数である。従って、携帯電話端末で使用されるRF送信周波数は、基本波成分でも略800MHz〜2GHzで、2倍高調波成分でも略4GHzである。
【0098】
図8(C)からインダクタL63のインダクタンスLは略4GHzの付近まで略一定の値であるのに対して、図8(B)からインダクタL63の直列抵抗成分Rは周波数の増加に対して急激に増加することが理解できる。インダクタL63の直列抵抗成分Rは周波数の増加に対して急激に増加するのは、直列抵抗成分RがインダクタL63の磁界によって生成される渦電流による損失が周波数の増加によって増加するためと推察される。
【0099】
従って、図8(A)に示すようにインダクタL63のQ値(Q=jωL63/R)は、は略4GHzの付近で大幅に低下している。しかし、シリコンチップ61に集積化された出力整合回路・出力電力結合器Out_MN&PCのインダクタL63の高周波でのQ値の低下は、出力端子Outでの過渡的な負荷変動による不所望なRF信号のエネルギーを短時間に吸収すると言う好適な動作となるものである。
【0100】
図9は、図4乃至図7に示した高出力RF電力増幅器モジュールにおいて、出力整合回路・出力電力結合器Out_MN&PCの第1と第2の入力端子の間に図1の場合のように抵抗R61を接続した場合と図4のようにインダクタL63を接続した場合とのRF特性を示す図である。尚、図9は、VSWR(電圧定在波比)の比が9:1の状態での高周波回路シミュレーションの結果を示したものである。
【0101】
図9(A)は、RF送信出力信号の位相の変化に対するRF送信電力Poutの変化を、抵抗R61を接続した場合とインダクタL63を接続した場合とで比較したものである。抵抗R61を接続した場合よりも、インダクタL63を接続した場合の方がRF送信出力信号の位相の変化に対するRF送信電力Poutの変化を小さくすることができる。
【0102】
図9(B)は、RF送信出力信号の位相の変化に対する抵抗R61の消費電流の変化とインダクタL63の消費電流の変化とを比較したものである。どちらの場合も、RF送信出力信号の位相の変化に対する素子の消費電流の変化は、略同一の傾向となっている。
【0103】
《インダクタの他の構成》
図10は、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器Out_MN&PCのインダクタL63の他の要部端面構造を示す図である。
【0104】
図10では、出力整合回路・出力電力結合器Out_MN&PCのインダクタL63は図5乃至図7のようにシリコンチップ61に集積化されるのではなく、配線基板60に形成されている。
【0105】
すなわち、図10に示すように、出力整合回路・出力電力結合器Out_MN&PCのスパイラル形状のインダクタL63は、配線基板60の最上層配線WL0によって構成されている。また、このインダクタL63は、出力端子Outの負荷変動による不所望なRF信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)が中間層配線WL1に流れる。この渦電流の通過によって負荷変動による不所望なRF信号のエネルギーが、短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタL63からの熱は配線基板60に形成されたビアと接地配線GNDとを介して効率的に放散されることができる。尚、インダクタL63の最内周の端子は、図示されていないがボンディングワイヤによってインダクタL63の最外周の外部の信号配線にクロスオーバーで電気的に接続されることかできる。
【0106】
図11は、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器Out_MN&PCのインダクタL63をGaAs化合物半導体チップGaAs_Chip上に集積化した場合の要部端面構造を示す図である。GaAs化合物半導体チップGaAs_Chipには、第1と第2のRF電力増幅回路PA2の最終段RF増幅器A3のパワートランジスタとしてのヘテロバイポーラトランジスタ(HBT:Hetero Bipolar Transistor)も、集積化されている。化合物半導体チップGaAs_Chipの表面にヘテロバイポーラトランジスタ(HBT)のコレクタ層(C)とベース層(B)とエミッタ層(E)とが順番に形成されて、エミッタ層(E)はチップGaAs_Chipを貫通して形成されたビアViaを介して裏面の接地電極GNDに熱的に電気的に接続されている。エミッタ層(E)に接続されたビアViaと裏面の接地電極GNDとを介して、ヘテロバイポーラトランジスタ(HBT)からの熱が、効率的に放散されることができる。
【0107】
インダクタL63は、GaAs化合物半導体チップGaAs_Chipの最上層配線によって形成される。また、このインダクタL63は、出力端子Outの負荷変動による不所望なRF信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)が最下層配線に流れる。この渦電流の通過によって負荷変動による不所望なRF信号のエネルギーが、短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタL63からの熱は他のビアViaと裏面の接地電極GNDとを介して効率的に放散されることができる。尚、インダクタL63の最内周の端子は、図示されていないがボンディングワイヤによってインダクタL63の最外周の外部の信号配線にクロスオーバーで電気的に接続されることかできる。また、ヘテロバイポーラトランジスタ(HBT)のエミッタ層(E)に接続されたビアViaと、インダクタL63の直下の最下層配線に接続された他のビアViaとは、GaAs化合物半導体チップGaAs_Chipの裏面でのドライエッチングプロセスで同時に形成されることができる。
【0108】
図12は、図6に示したシリコンチップ61に集積化されることが可能な出力整合回路・出力電力結合器Out_MN&PCのインダクタL63の他の平面構造を示す図である。
【0109】
図12に示すように、図7(A)と同一の構造を持つスパイラル形状のインダクタL63の上部には、凹型の形状のインダクタL64が形成されている。下部のインダクタL63は出力端子Outでの負荷変動による不所望なRF信号によって磁界を発生すると、上部のインダクタL64の一端T3と他端T4の間にも検出信号が生成されることができる。このようにして、上部のインダクタL64は、下部のインダクタL63と磁気的に結合したものである。
【0110】
図13は、図12に示した下部のインダクタL63と磁気的に結合した上部のインダクタL64の一端T3と他端T4の間に生成される検出信号を利用した本発明の他の具体的な実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【0111】
図13に示すRF電力増幅器が図4に示す高出力RF電力増幅器と相違するのは、下記の点である。
【0112】
すなわち、図12に示した下部のインダクタL63と磁気的に結合した上部のインダクタL64の一端T3と他端T4の間に生成される検出信号は、誤差増幅器Err_Ampの非反転入力端子+と反転入力端子−とに供給され、誤差増幅器Err_Ampのパワー検出信号Vdetは自動パワー制御増幅器APC_Ampの反転入力端子−に供給される。自動パワー制御増幅器APC_Ampの非反転入力端子+には送信パワーレベル信号Vrampが供給されて、自動パワー制御増幅器APC_Ampの出力から生成される自動パワー制御信号VapcによってRF電力増幅器モジュールHPA_MDの入力端子Inに接続された可変利得増幅器VGAの利得が制御される。
【0113】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0114】
例えば、本発明は、デュアルバンドのRF電力増幅器モジュールにも、適用することが可能である。すなわち、デュアルバンドのローバンドであるGSM850のRF送信入力信号(824MHz〜849MHz)とGSM900のRF送信入力信号(889Hz〜915MHz)とを増幅する第1のローバンド平衡型RF電力増幅器の出力電力結合器に本発明を採用する。また、デュアルバンドのハイバンドであるDCS1800のRF送信入力信号(1710MHz〜1785MHz)とPCS1900のRF送信入力信号(1850Hz〜1910MHz)とを増幅する第2のハイバンド平衡型RF電力増幅器の出力電力結合器にも、本発明を採用する。
【0115】
更に、本発明は上述のようにGSM方式だけに限定されるものではなく、WCDMAのRF送信入力信号を増幅する第3の平衡型RF電力増幅器の出力電力結合器にも、本発明を採用することが可能である。それによって、マルチモードのRF電力増幅器モジュールを構成することが可能である。
【図面の簡単な説明】
【0116】
【図1】図1は、本発明に先立って本発明者等により検討された平衡型のRF電力増幅器を示す図である。
【図2】図2は、図1に示すRF電力増幅器モジュールにおいて、負荷変動によって電圧定在波比の値が変化した場合の出力電力結合器の抵抗の消費電力を示す図である。
【図3】図3は、本発明の1つの実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【図4】図4は、本発明の具体的な実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【図5】図5は、図4に示す高出力RF電力増幅器モジュールにおける第1と第2のRF電力増幅回路の最終段RF増幅器および第1と第2の出力位相シフタおよび出力整合回路・出力電力結合器のデバイス配置を示す図である。
【図6】図6は、図5に示した高出力RF電力増幅器モジュールの配線基板およびシリコンチップの要部端面構造を示す図である。
【図7】図7は、図6に示したシリコンチップに集積化された出力整合回路・出力電力結合器のインダクタの平面構造と要部端面構造を示す図である。
【図8】図8は、図5乃至図7に示したシリコンチップに集積化された出力整合回路・出力電力結合器のインダクタのRF特性に関する実測データを示す図である。
【図9】図9は、図4乃至図7に示した高出力RF電力増幅器モジュールにおいて、出力整合回路・出力電力結合器の第1と第2の入力端子の間に図1の場合のように抵抗を接続した場合と図4のようにインダクタを接続した場合とのRF特性を示す図である。
【図10】図10は、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器のインダクタの他の要部端面構造を示す図である。
【図11】図11は、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器のインダクタをGaAs化合物半導体チップ上に集積化した場合の要部端面構造を示す図である。
【図12】図12は、図6に示したシリコンチップに集積化されることが可能な出力整合回路・出力電力結合器のインダクタの他の平面構造を示す図である。
【図13】図13は、図12に示した下部のインダクタと磁気的に結合した上部のインダクタの一端と他端の間に生成される検出信号を利用した本発明の他の具体的な実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【符号の説明】
【0117】
HPA_MD 高出力RF電力増幅器モジュール
In_PD 入力電力分割器
In_PS1 第1の入力位相シフタ
In_PS2 第2の入力位相シフタ
In_MN1 第1の入力整合回路
In_MN2 第2の入力整合回路
PA1 第1RF電力増幅回路
PA2 第2RF電力増幅回路
A1 初段RF増幅器
A2 次段RF増幅器
A3 最終段RF増幅器
Out_MN1 第1の出力整合回路
Out_MN2 第2の出力整合回路
Out_PS1 第1の出力位相シフタ
Out_PS2 第2の出力位相シフタ
Out_PC 出力電力結合器
R61 抵抗
L63 インダクタ
VGA 可変利得増幅器
APC_Amp 自動パワー制御増幅器
In_PD&PS 入力電力分割器
Out_MN&PC 出力整合回路・出力電力結合器
Pdet パワー検出器
DET1 第1検出回路
DET2 第2検出回路
Sum 加算回路
C01、C10…C65 容量
L11、L12…L62 インダクタ
Si_Chip シリコンチップ
WB ボンディングワイヤ
SMD_C 表面実装デバイス(容量)
SMD_L 表面実装デバイス(インダクタ)
T1 配線領域
T2 配線領域
60 配線基板
61 シリコンチップ
62 表面実装デバイス
63 表面保護樹脂
WL0 最上層配線
WL1 中間層配線
WL2 最下層配線
Via ビア
GND 接地配線
T 信号端子
GD ガードリング
M2 最上層信号配線
M1 中間層信号配線
M0 最下層信号配線
Via2 最上層ビア配線
Via1 中間層ビア配線
Via0 最下層ビア配線
GaAs_Chip GaAs化合物半導体チップ
HBT ヘテロバイポーラトランジスタ
C コレクタ
B ベース
E エミッタ
L63 下部インダクタ
L64 上部インダクタ
Err_Amp 誤差増幅器
Vdet パワー検出信号
Vramp 送信パワーレベル信号
Vapc 自動パワー制御信号
【技術分野】
【0001】
本発明は、RF(無線周波数)電力増幅装置に関し、特に負荷変動によってVSWR(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減するのに有益な技術に関するものである。
【背景技術】
【0002】
携帯電話に代表される移動体通信には、複数の通信方式が存在する。例えば欧州では、第2世代無線通信方式として普及しているGSMおよびGSMのデータ通信速度を向上したEDGEに加えて、近年サービスが開始された第3世代無線通信方式であるW−CDMAがある。また、北米では第2世代無線通信方式であるDCS、PCSに加えて、第3世代無線通信方式であるcdma1xが普及している。尚、GSMは、Global System for Mobile Communicationの略である。EDGEは、Enhanced Data rate for GSM Evolutionの略である。W−CDMAは、Wide-band Code Division Multiple Accessの略である。DCSは、Digital Cellar Systemの略である。PCSは、Personal Communication Systemの略である。cdma1xは、Code Division Multiple Access 1xの略である。
【0003】
携帯電話端末が有する高周波電力増幅器の動作は、位相変調のみを使用する基本的なモードのGSMでは飽和動作であり、位相変調と伴に振幅変調も使用するEDGEはGSMの飽和動作点から数dBのバックオフをとった動作点での線形動作である。また、位相変調と伴に振幅変調も使用するW−CDMAおよびcdma−1xでも、高周波電力増幅器の動作は線形動作である。
【0004】
また、GSMおよびEDGEに対応する携帯電話端末の高周波回路部分おいて、高周波電力増幅器とアンテナとの間には、アンテナスイッチが配置される。アンテナスイッチは、TDMA(時分割マルチプルアクセス)方式の送信スロットと受信スロットとを切り換える機能を実行する。
【0005】
W−CDMAおよびcdma−1xに対応する携帯電話端末の高周波回路部分おいて、高周波電力増幅器とアンテナとの間には、デュプレクサが配置される。デュプレクサは、CDMA(コード分割マルチプルアクセス)方式の低いRF周波数のRF送信信号の送信と高いRF周波数のRF受信信号の受信とを並列に処理する機能を実行する。更に、W−CDMAおよびcdma−1x等では、アンテナでの負荷変動影響が高周波電力増幅器に及ばないように、高周波電力増幅器とデュプレクサとの間にアイソレータを配置している。しかし、アイソレータは、高周波電力増幅器が製作される構造物に集積化することが困難であるので、大きくて高価な部品となっている。
【0006】
下記特許文献1には、アイソレータを使用することなく、広範囲の負荷インピーダンスで低歪と高効率とを実現する並列電力増幅器(Parallel Power Amplifier)もしくは平衡電力増幅器(Balanced Power Amplifier)を使用することが記載されている。この並列もしくは平衡型の電力増幅器は複数の増幅経路を持ち、1つの入力端子の入力信号は入力電力分割器によって複数の増幅経路の入力に供給される。各増幅経路は増幅器と位相シフタとを含み、複数の増幅経路で増幅器の動作の位相が異なるように複数の増幅経路上に位相シフタが配置され、出力電力結合器によって複数の増幅経路の複数の出力を単一の出力に結合する。
【0007】
一方、下記特許文献1に記載の並列もしくは平衡型の電力増幅器においては、電力増幅器の出力とアンテナとの間のインピーダンスの不整合が生じても、平衡電力増幅器の全体のACPR(隣接チャンネル漏洩電力比)は良好に維持することができる。その理由は、2つの増幅経路の一方の電力増幅器のインピーダンス変換がスミスチャート上で誘導性の回転となり、他方の電力増幅器のインピーダンス変換がスミスチャート上で容量性の回転となるためである。その結果、一方のインピーダンスが高インピーダンスになった場合、他方のインピーダンスは低インピーダンスとなり、合成信号の歪を補正することが可能となる。尚、ACPRはAdjacent Channel Leakage Power Ratioの略である。
【0008】
【特許文献1】特開2008−135822号 公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明者等は本発明に先立って、GSM方式の送信機能を有するRF電力増幅器モジュールの開発に従事した。この開発の当初に、RF電力増幅器の出力とアンテナとの間のインピーダンスの不整合が生じても、ACPRを良好に維持すると言う開発課題が与えられた。
【0010】
従って、本発明に先立って、本発明者等は上記特許文献1に記載の並列もしくは平衡型のRF電力増幅器を採用することを検討した。
【0011】
図1は、本発明に先立って本発明者等により検討された平衡型のRF電力増幅器を示す図である。
【0012】
図1に示すRF電力増幅器モジュールHPA_MDは、入力電力分割器In_PD、第1入力位相シフタIn_PS1、第2入力位相シフタIn_PS2、第1入力整合回路In_MN1、第2入力整合回路In_MN2、第1RF電力増幅回路PA1、第2RF電力増幅回路PA2を含んでいる。図1のRF電力増幅器モジュールHPA_MDは、更に、第1出力整合回路Out_MN1、第2出力整合回路Out_MN2、第1出力位相シフタOut_PS1、第2出力位相シフタOut_PS2、出力電力結合器Out_PCを含んでいる。
【0013】
入力端子InのRF入力信号は入力電力分割器In_PDによって第1入力位相シフタIn_PS1の入力端子と第2入力位相シフタIn_PS2の入力端子に供給され、第1入力位相シフタIn_PS1の出力信号と第2入力位相シフタIn_PS2の出力信号は第1入力整合回路In_MN1の入力端子と第2入力整合回路In_MN2の入力端子にそれぞれ供給される。第1入力整合回路In_MN1の出力信号と第2入力整合回路In_MN2の出力信号は、第1RF電力増幅回路PA1の入力端子と第2RF電力増幅回路PA2の入力端子にそれぞれ供給される。第1RF電力増幅回路PA1の出力信号と第2RF電力増幅回路PA2の出力信号とは、第1出力整合回路Out_MN1の入力端子と第2出力整合回路Out_MN2の入力端子にそれぞれ供給される。第1出力整合回路Out_MN1の出力信号と第2出力整合回路Out_MN2の出力信号は、第1出力位相シフタOut_PS1の入力端子と第2出力位相シフタOut_PS2の入力端子にそれぞれ供給される。第1出力位相シフタOut_PS1の出力信号と第2出力位相シフタOut_PS2の出力信号は出力電力結合器Out_PCの第1入力端子と第2入力端子にそれぞれ供給され、出力電力結合器Out_PCの出力端子OutからRF増幅出力信号が生成される。
【0014】
入力電力分割器In_PDは、入力端子と第1出力端子と第2出力端子を含むウィルキンソン・パワー・ディバイダー(Wilkinson power divider)により構成されている。良く知られているようにウィルキンソン・パワー・ディバイダーでは、入力端子と第1出力端子との間に第1マイクロストリップ・ラインまたは第1無損失集中定数回路が接続され、入力端子と第2出力端子との間に第2マイクロストリップ・ラインまたは第2無損失集中定数回路が接続され、第1出力端子と第2出力端子との間に抵抗が接続される。入力端子に接続される入力信号源の出力インピーダンスが50Ωとすれば、第1と第2のマイクロストリップ・ラインは50Ω×(2)1/2=70.5Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗R11は2×50Ω=100Ωの抵抗値を持つ。GSM800またはGSM850のGSM方式の携帯電話端末のRF周波数は略1GHzであるので、4分の1波長(λ/4)のマイクロストリップ・ラインのライン長は略4.5cmと極めて長くなってしまう。従って、図1に示すRF電力増幅器モジュールHPA_MDの入力電力分割器In_PDでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C10、インダクタL11、容量C11によって70.5Ωのインピーダンスを持つように構成されている。また、第2無損失集中定数回路も、ローパス型フィルタの容量C10、インダクタL12、容量C12によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路はそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1出力端子と第2出力端子との間に180°の位相差を生成する。一方、第1出力端子と第2出力端子の間の100Ωの抵抗R11は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1出力端子と第2出力端子の間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【0015】
RF電力増幅器モジュールHPA_MDの入力端子Inには入力容量C01の一端が接続される一方、入力容量C01の他端には入力電力分割器In_PDの入力端子が接続されている。入力電力分割器In_PDの第1出力端子には第1入力位相シフタIn_PS1の入力端子が接続され、入力電力分割器In_PDの第2出力端子には第2入力位相シフタIn_PS2の入力端子が接続されている。第1入力位相シフタIn_PS1は容量C21とインダクタL1によって+45°の位相を生成するように構成され、第2入力位相シフタIn_PS2はインダクタL22と容量C22とによって−45°の位相を生成するように構成されている。
【0016】
第1入力位相シフタIn_PS1の出力端子には第1入力整合回路In_MN1の入力端子が接続され、第2入力位相シフタIn_PS2の出力端子には第2入力整合回路In_MN2の入力端子が接続される。第1入力整合回路In_MN1は容量C31とインダクタL31とによって構成され、入力電力分割器In_PDおよび第1入力位相シフタIn_PS1の比較的高い出力インピーダンスと第1RF電力増幅回路PA1の比較的低い入力インピーダンスとの間を整合する機能を持っている。第2入力整合回路In_MN2も容量C32とインダクタL32とによって構成され、入力電力分割器In_PDおよび第2入力位相シフタIn_PS2の比較的高い出力インピーダンスと第2RF電力増幅回路PA2の比較的低い入力インピーダンスとの間を整合する機能を持っている。
【0017】
初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3によって構成された第1RF電力増幅回路PA1は第1入力位相シフタIn_PS1の出力端子のRF信号を増幅して、第1RF増幅信号を第1出力整合回路Out_MN1の入力端子に供給する。初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3によって構成された第2RF電力増幅回路PA2も第2入力位相シフタIn_PS2の出力端子のRF信号を増幅して、第2RF増幅信号を第2出力整合回路Out_MN2の入力端子に供給する。
【0018】
第1出力整合回路Out_MN1はインダクタL41と容量C41とによって構成され、第1RF電力増幅回路PA1の最終段RF増幅器A3の比較的低い出力インピーダンスと第1出力位相シフタOut_PS1および出力電力結合器Out_PCの比較的高い入力インピーダンスとの間を整合する機能を持っている。第2出力整合回路Out_MN1はインダクタL42と容量C42とによって構成され、第2RF電力増幅回路PA2の最終段RF増幅器A3の比較的低い出力インピーダンスと第2出力位相シフタOut_PS2および出力電力結合器Out_PCの比較的高い入力インピーダンスとの間を整合する機能を持っている。
【0019】
第1出力位相シフタOut_PS1はインダクタL51と容量C51とによって−45°の位相を生成するように構成され、第2入力位相シフタIn_PS2は容量C52とインダクタL52とによって+45°の位相を生成するように構成されている。
【0020】
出力電力結合器Out_PCは、第1入力端子と第2入力端子と出力端子を含むウィルキンソン・パワー・コンバイナ(Wilkinson power combiner)によって構成されている。良く知られているようにウィルキンソン・パワー・コンバイナでは、第1入力端子と出力端子との間に第1マイクロストリップ・ラインまたは第1無損失集中定数回路が接続され、第2入力端子と出力端子との間に第2マイクロストリップ・ラインまたは第2無損失集中定数回路が接続され、第1入力端子と第2入力端子との間に抵抗が接続される。出力端子に接続される負荷の入力インピーダンスが50Ωとすれば、第1と第2のマイクロストリップ・ラインは50Ω×(2)1/2=70.5Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、抵抗R61は2×50Ω=100Ωの抵抗値を持つ。GSM800またはGSM850のGSM方式の携帯電話端末のRF周波数は略1GHzであるので、4分の1波長(λ/4)ののマイクロストリップ・ラインのライン長は略4.5cmと極めて長くなってしまう。従って、図1に示すRF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C61、インダクタL61、容量C63によって70.5Ωのインピーダンスを持つように構成される。第2無損失集中定数回路も、ローパス型フィルタの容量C62、インダクタL62、容量C63によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路はそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1入力端子と第2入力端子の間に180°の位相差を生成する。一方、第1入力端子と第2入力端子との間の100Ωの抵抗R61は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1入力端子と第2入力端子との間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【0021】
尚、図1に示すRF電力増幅器モジュールHPA_MDでは、第1と第2のRF電力増幅回路PA1、PA2の初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3の各電力増幅パワートランジスタは、シリコン半導体基板に製造されたLD(Laterally Diffused)型NチャンネルパワーMOSトランジスタによって構成されたものである。また、入力電力分割器In_PD、第1と第2の入力位相シフタIn_PS1〜2、第1と第2の入力整合回路In_MN1〜2、第1と第2の出力整合回路Out_MN1〜2、第1と第2の出力位相シフタOut_PS1〜2、出力電力結合器Out_PCに含まれた複数の容量と複数のインダクタと複数の抵抗は、RF電力増幅器モジュールHPA_MDに搭載される超小型電子部品により構成されたものである。
【0022】
一方、本発明者は本発明に先立ったGSM方式のRF電力増幅器モジュールの開発において、図1に示すRF電力増幅器モジュールHPA_MDの負荷変動試験を行った。負荷変動試験では、図1に示すRF電力増幅器モジュールHPA_MDの出力端子Outの負荷条件は理想的な状態から変動される。RF電力増幅器モジュールHPA_MDの出力端子Outの理想的な負荷条件では、出力端子Outの例えば50オームの出力インピーダンスとアンテナの例えば50オームの負荷インピーダンスが等しく整合した状態となっている。
【0023】
この理想的な負荷条件では、反射波/進行波の比である反射率Γはゼロであるので、(1+Γ)/(1−Γ)で求められるVSWR(電圧定在波比)の値は1となる。尚、VSWRは、Voltage Standing-Wave Ratioの略である。しかし、アンテナの負荷変動によって、例えばアンテナの負荷インピーダンスが50オームより低下すると、反射率Γはゼロよりも増加するので、VSWR(電圧定在波比)の値も1よりも増加する。一方、図1に示すRF電力増幅器モジュールHPA_MDでは、第1と第2のRF電力増幅回路PA1、PA2は、並列または平衡型の電力増幅器の形態に接続されている。従って、冒頭で説明したように、出力とアンテナの間のインピーダンスの不整合が生じても、一方の経路のインピーダンス変換がスミスチャート上で誘導性の回転となり他方の経路のインピーダンス変換がスミスチャート上で容量性の回転となるので、合成信号の歪を補正でき、全体のACPRを良好に維持することができる。
【0024】
しかし、本発明者等は上述の負荷変動試験においてVSWR(電圧定在波比)の値を極端に大きくした場合には、図1に示すRF電力増幅器モジュールHPA_MDが破壊すると言う問題を見い出したものである。本発明者等は、更に、図1に示すRF電力増幅器モジュールHPA_MDの破壊の内容を調査したところ、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器Out_PCの第1入力端子と第2入力端子との間の100Ωの抵抗R61が破損しているものであった。この抵抗R61も、RF電力増幅器モジュールHPA_MDに搭載される超小型電子部品によって構成されたもので、具体的には「0603型」と呼ばれる表面実装デバイス(SMD:Surface Mount Device)であった。JIS規格によれば、0603型表面実装デバイスは長さ(L)が0.6mm、幅(W)が0.3mm、厚み(t)が0.23mmの超小型電子部品である。また、0603型表面実装デバイスの最大許容消費電力Pmaxも1/16(W)=62.5mWと、100mW以下の極めて小さなものである。
【0025】
図2は、図1に示すRF電力増幅器モジュールHPA_MDにおいて、負荷変動によってVSWR(電圧定在波比)の値が1から15まで変化した場合の出力電力結合器Out_PCの抵抗R61の消費電力を示す図である。すなわち、図2において、特性L1はVSWR(電圧定在波比)の比が1:1の理想的な状態の場合を示し、特性L15はVSWR(電圧定在波比)の比が15:1のワースト状態の場合を示している。
【0026】
図2より、VSWR(電圧定在波比)の値が15の場合のワースト条件では、略430mWと最大許容消費電力Pmaxを大幅に超過する電力を消費することが理解できる。その結果、VSWR(電圧定在波比)の値が極端に大きくなった場合には、図1に示すRF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCの抵抗R61が溶断するものである。すなわち、出力とアンテナの間のインピーダンス不整合が生じると、合成信号の歪を補正できても、合成前の一方の経路の誘導性の回転を持つRF信号と他方の経路の容量性の回転を持つRF信号が抵抗R61の両端の間に印加されるものと推測される。尚、図2の横軸はRF送信出力信号の位相を示し、図2の縦軸は抵抗R61の消費電力を示し、図2の結果は、高周波回路シミュレーションによるものである。
【0027】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【0028】
従って、本発明の目的とするところは、負荷変動によってVSWR(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減することにある。
【0029】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0030】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【0031】
すなわち、本発明の代表的なRF電力増幅装置(HPA_MD)は、第1RF電力増幅回路(PA1)と、第2RF電力増幅回路(PA2)と、ウィルキンソン・パワー・コンバイナによって構成された出力電力結合器(Out_PC)とを具備する。
【0032】
前記出力電力結合器(Out_PC)の第1と第2の入力端子に前記第1と前記第2のRF電力増幅回路の第1と第2のRF増幅出力信号がそれぞれ供給され、前記出力電力結合器の前記出力端子(Out)からRF増幅出力信号が生成される。
【0033】
前記出力電力結合器で、前記第1入力端子と前記出力端子の間は所定のインピーダンスに設定され、前記第2入力端子と前記出力端子の間は前記所定のインピーダンスと略等しいインピーダンスに設定されている。前記出力電力結合器の前記第1入力端子と前記第2入力端子との間の抵抗(R61)は、例えば、渦電流を生成するインダクタ等のリアクタンス素子(L63)によって置換されたことを特徴とする(図3参照)。
【発明の効果】
【0034】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0035】
すなわち、負荷変動によってVSWR(電圧定在波比)の値が極端に大きくなった場合でも、出力電力結合器の電子部品の溶断の危険性を軽減することができる。
【発明を実施するための最良の形態】
【0036】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【0037】
〔1〕本発明の代表的な実施の形態は、第1RF電力増幅回路(PA1)と、第2RF電力増幅回路(PA2)と、出力電力結合器(Out_PC)とを具備するRF電力増幅装置(HPA_MD)である。
【0038】
前記出力電力結合器(Out_PC)は、第1入力端子と第2入力端子と出力端子(Out)とを含むウィルキンソン・パワー・コンバイナによって構成されている。
【0039】
前記出力電力結合器(Out_PC)の前記第1入力端子と前記第2入力端子とに、前記第1RF電力増幅回路の第1RF増幅出力信号と前記第2RF電力増幅回路の第2RF増幅出力信号とがそれぞれ供給される。
【0040】
前記出力電力結合器の前記出力端子(Out)からは、前記RF電力増幅装置(HPA_MD)のRF増幅出力信号が生成される。
【0041】
前記出力電力結合器の前記第1入力端子と前記出力端子との間は所定のインピーダンスに設定され、前記出力電力結合器の前記第2入力端子と前記出力端子との間は前記所定のインピーダンスと略等しいインピーダンスに設定されている。
【0042】
前記ウィルキンソン・パワー・コンバイナによって構成された前記出力電力結合器の前記第1入力端子と前記第2入力端子の間の抵抗(R61)は、リアクタンス素子(L63)によって置換されたことを特徴とする(図3参照)。
【0043】
前記実施の形態によれば、前記出力端子(Out)の負荷変動によって生成される不所望なRF信号が前記リアクタンス素子(L63)に印加されて、前記リアクタンス素子(L63)に電流が流れる。しかし、前記電流による消費電力は無効消費電力であるので、前記リアクタンス素子(L63)は前記抵抗(R61、図1)のように熱的に破壊される可能性が低減されることができる。
【0044】
好適な実施の形態では、前記リアクタンス素子はインダクタ(L63)であることを特徴とする(図3参照)。
【0045】
他の好適な実施の形態では、前記インダクタ(L63)は渦電流を生成することを特徴とする(図3参照)。
【0046】
前記他の好適な実施の形態によれば、前記インダクタ(L63)によって生成される前記渦電流は電力損失を生成するので、前記出力端子(Out)の過渡的な負荷変動による不所望なRF信号のエネルギーを短時間に吸収することが可能となる。
【0047】
別の好適な実施の形態によるRF電力増幅装置(HPA_MD)は、入力端子と第1出力端子と第2出力端子とを含む入力電力分割器(In_PD)を更に具備する。
【0048】
前記入力電力分割器の前記入力端子にはRF入力信号が供給可能とされ、前記入力電力分割器の前記第1出力端子に生成される第1RF入力信号は前記第1RF電力増幅回路(PA1)の入力端子に供給され、前記入力電力分割器の前記第2出力端子に生成される第2RF入力信号は前記第2RF電力増幅回路(PA2)の入力端子に供給されることを特徴とする(図3参照)。
【0049】
更に別の好適な実施の形態では、前記入力電力分割器の前記入力端子と前記第1出力端子の間と、前記第1RF電力増幅回路(PA1)と、前記出力電力結合器の前記第1入力端子と前記出力端子の間とによって、第1信号経路が形成される。
【0050】
前記入力電力分割器の前記入力端子と前記第2出力端子の間と、前記第2RF電力増幅回路(PA2)と、前記出力電力結合器の前記第2入力端子と前記出力端子の間とによって、第2信号経路が形成される。
【0051】
前記第1信号経路のトータルの第1トータル位相シフト量と前記第2信号経路のトータルの第2トータル位相シフト量とは、互いに略等しく設定されたことを特徴とする(図3参照)。
【0052】
また更に別の好適な実施の形態では、前記第1信号経路の前半の前記入力電力分割器の前記入力端子から前記第1RF電力増幅回路の前記入力端子までの第1前半位相シフト量と、前記第2信号経路の前半の前記入力電力分割器の前記入力端子から前記第2RF電力増幅回路の前記入力端子までの第2前半位相シフト量とは、反対極性で絶対値が略等しく設定されている。
【0053】
前記第1信号経路の後半の前記第1RF電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第1後半位相シフト量と、前記第2信号経路の後半の前記第2RF電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第2後半位相シフト量とは、反対極性で絶対値が略等しく設定されていることを特徴とする(図3参照)。
【0054】
また更に別の好適な実施の形態では、前記入力電力分割器の前記第1出力端子と前記第1RF電力増幅回路(PA1)の前記入力端子との間に第1入力整合回路(In_MN1)が挿入され、前記入力電力分割器の前記第2出力端子と前記第2RF電力増幅回路(PA2)の前記入力端子との間に第2入力整合回路(In_MN2)が挿入されていることを特徴とする(図3、図4参照)。
【0055】
また更に別の好適な実施の形態では、前記第1RF電力増幅回路(PA1)の前記出力端子と前記出力電力結合器の前記第1入力端子との間に第1出力整合回路(Out_MN1)が挿入され、前記第2RF電力増幅回路(PA2)の前記出力端子と前記出力電力結合器の前記第2入力端子との間に第2出力整合回路(Out_MN2)が挿入されていることを特徴とする(図3参照)。
【0056】
また更に別の好適な実施の形態では、前記出力電力結合器(Out_MN&PC)の前記第1入力端子と前記出力端子の間で前記第1RF電力増幅回路(PA1)の出力整合が行われ、前記出力電力結合器の前記第2入力端子と前記出力端子の間で前記第2RF電力増幅回路(PA2)の出力整合が行われることを特徴とする(図4参照)。
【0057】
更に他の好適な実施の形態は、前記出力電力結合器の前記第1入力端子と前記出力端子の間に前記所定のインピーダンスを有する第1回路素子が接続され、前記出力電力結合器の前記第2入力端子と前記出力端子の間に前記略等しいインピーダンスを有する第2回路素子が接続されていることを特徴とする(図3参照)。
【0058】
より好適な実施の形態では、前記第1回路素子と前記第2回路素子とは、それぞれ所定のライン長を有するマイクロストリップ・ラインによって構成されていることを特徴とする(図3参照)。
【0059】
更により好適な実施の形態では、前記第1回路素子は第1無損失集中定数回路(C61、L61、C63)によって構成され、前記第2回路素子は第2無損失集中定数回路(C62、L62、C63)によって構成されていることを特徴とする(図3参照)。
【0060】
具体的な一つの実施の形態では、前記第1RF電力増幅回路(PA1)と前記第2RF電力増幅回路(PA2)のパワートランジスタが形成された半導体チップ(61)に前記インダクタ(L63)が集積化されたことを特徴とする(図5、図6、図11参照)。
【0061】
他の具体的な一つの実施の形態では、前記第1RF電力増幅回路(PA1)と前記第2RF電力増幅回路(PA2)のパワートランジスタが形成された半導体チップ(61)が搭載された配線基板(60)に前記インダクタ(L63)が搭載されたことを特徴とする(図10参照)。
【0062】
より具体的な一つの実施の形態は、前記パワートランジスタと前記インダクタ(L63)が集積化された前記半導体チップ(61)はシリコン基板によって構成されたことを特徴とする(図5、図6参照)。
【0063】
更により具体的な一つの実施の形態は、前記パワートランジスタはLD型MOSランジスタである。
【0064】
他の更により具体的な一つの実施の形態は、前記パワートランジスタと前記インダクタ(L63)とが集積化された前記半導体チップ(61)は化合物半導体基板によって構成されたことを特徴とする(図11参照)。
【0065】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【0066】
《高出力RF電力増幅器モジュールの構成》
図3は、本発明の1つの実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【0067】
図3に示す平衡型のRF電力増幅器は、具体的には高出力RF電力増幅器モジュールHPA_MDとして構成されている。図3の高出力RF電力増幅器モジュールHPA_MDは、図1に示すRF電力増幅器モジュールHPA_MDと同様に、入力電力分割器In_PD、第1と第2の入力位相シフタIn_PS1〜2、第1と第2の入力整合回路In_MN1〜2、第1と第2のRF電力増幅回路PA1〜2を含んでいる。また図3の高出力RF電力増幅器モジュールHPA_MDは、図1に示すRF電力増幅器モジュールHPA_MDと同様に、更に、第1と第2の出力整合回路Out_MN1〜2、第1と第2の出力位相シフタOut_PS1〜2、出力電力結合器Out_PCを含んでいる。尚、高出力RF電力増幅器モジュールHPA_MDの入力端子Inには入力容量C01を介して、824MHz〜849MHzの周波数のGSM850のRF送信入力信号と889Hz〜915MHzの周波数のGSM900のRF送信入力信号とが供給可能とされている。
【0068】
図3の高出力RF電力増幅器モジュールHPA_MDの入力電力分割器In_PD、入力位相シフタIn_PS1〜2、入力整合回路In_MN1〜2、RF電力増幅回路PA1〜2、出力整合回路Out_MN1〜2、出力位相シフタOut_PS1〜2の構成は図1と同様なので、その繰り返しの説明は省略する。
【0069】
図3の高出力RF電力増幅器モジュールHPA_MDが図1に示すRF電力増幅器モジュールHPA_MDと相違するのは、出力電力結合器Out_PCの構成と動作とのみである。
【0070】
すなわち、図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCはウィルキンソン・パワー・コンバイナによって構成され、第1入力端子と出力端子との間に第1マイクロストリップ・ラインまたは第1無損失集中定数回路が接続され、第2入力端子と出力端子との間に第2マイクロストリップ・ラインまたは第2無損失集中定数回路が接続され、第1入力端子と第2入力端子との間にインダクタL63が接続される。出力端子に接続される負荷の入力インピーダンスが50Ωとすれば、第1と第2のマイクロストリップ・ラインは50Ω×(2)1/2=70.5Ωの特性インピーダンスとなるようなライン幅とライン長とを持ち、インダクタL63は2×50Ω=100Ωのインピーダンスを持つ。GSM800またはGSM850のGSM方式の携帯電話端末のRF周波数は略1GHzであるので、4分の1波長(λ/4)のマイクロストリップ・ラインのライン長は略4.5cmと、極めて長くなってしまう。従って、図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCでは、第1と第2の無損失集中定数回路が使用される。第1無損失集中定数回路は、ローパス型フィルタの容量C61、インダクタL61、容量C63によって70.5Ωのインピーダンスを持つように構成される。第2無損失集中定数回路も、ローパス型フィルタの容量C62、インダクタL62、容量C63によって70.5Ωのインピーダンスを持つように構成される。第1と第2の無損失集中定数回路はそれぞれ90°の位相を生成するので、第1と第2の無損失集中定数回路は第1入力端子と第2入力端子の間に180°の位相差を生成する。一方、第1入力端子と第2入力端子との間の100Ωのインピーダンスを持つインダクタL63は第1出力端子と第2出力端子の間に0°の位相差を生成するので、第1入力端子と第2入力端子との間で180°の位相差の信号と0°の位相差の信号とはキャンセルされて最大アイソレーションが得られる。
【0071】
このように、図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCの第1入力端子と第2入力端子との間では、図1の100Ωの抵抗R61は除去され、その代わりにインダクタL63が接続されている。
【0072】
図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCの第1入力端子と第2入力端子との間に接続されたインダクタL63のインダクタンスの値は、下記の計算式に従って設定される。ただし、この時のRF送信信号の周波数fは、800MHzとする。
【0073】
R61=jωL63=j2πfL63 …(式1)
100Ω=6.28×800×106×L63
∴L63=19.9×10−6=19.9nH
図3の高出力RF電力増幅器モジュールHPA_MDの出力電力結合器Out_PCで図1の100Ωの抵抗R61の代わりに使用されたインダクタL63の両端間には、負荷変動によって不所望なRF信号が印加される。インダクタL63のインダクタンスの値に従って、負荷変動での不所望なRF信号によるインダクタL63に流れる電流が決定される。この電流がインダクタL63に流れることによる消費電力は無効消費電力であるので、図3の出力電力結合器Out_PCのインダクタL63は図1の出力電力結合器Out_PCの抵抗R61のように熱的に破壊される可能性は低減される。
【0074】
図3の出力電力結合器Out_PCの好ましいインダクタL63は、出力端子Outの過渡的な負荷変動による不所望なRF信号のエネルギーを短時間に吸収する能力を持つと伴に、エネルギー吸収の際の熱的破壊の可能性が低減される工夫を有するものである。出力電力結合器Out_PCの好ましいインダクタL63の詳細は、下記の具体的な実施の形態において詳細に説明する。
【0075】
《具体的な高出力RF電力増幅器モジュール》
図4は、本発明の具体的な実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【0076】
図4に示す高出力RF電力増幅器モジュールの入力分割器・入力位相シフタIn_PD&PSは、図3の高出力RF電力増幅器モジュールの入力電力分割器In_PDの機能と第1と第2の入力位相シフタIn_PS1〜2の機能とを持ったものである。すなわち、図4の入力分割器・入力位相シフタIn_PD&PSの容量C21とインダクタL22とは、入力端子の入力信号を第1出力端子と第2出力端子に信号分割すると伴に、第1と第2の出力端子に90°の位相差を生成するものである。図4の入力分割器・入力位相シフタIn_PD&PSは、図3の入力電力分割器In_PDの機能と第1と第2の入力位相シフタIn_PS1〜2と比較すると、素子数が削減され、図3の抵抗R11も省略されている。
【0077】
また、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器Out_MN&PCは、図3の高出力RF電力増幅器モジュールの第1と第2の出力整合回路Out_MN1〜2の機能と出力電力結合器Out_PCの機能とを持ったものである。すなわち、図4の出力整合回路・出力電力結合器Out_MN&PCは、第1と第2のRF電力増幅回路PA1〜2および第1と第2の出力位相シフタOut_PS1〜2の比較的低い出力インピーダンスと出力端子Outのアンテナの比較的高い入力インピーダンスとの間を整合する機能を持っている。すなわち、図4の出力整合回路・出力電力結合器Out_MN&PCのインダクタL61とインダクタL62とは、第1と第2の出力位相シフタOut_PS1〜2の比較的低い出力インピーダンスを比較的高いインピーダンスに変換する。更に、図4の出力整合回路・出力電力結合器Out_MN&PCのインダクタL61とインダクタL62とは、第1と第2の出力位相シフタOut_PS1〜2の第1と第2の出力信号を結合して、結合されたRF出力信号を出力端子Outに供給する。
【0078】
従って、図4の第1と第2の出力位相シフタOut_PS1〜2と出力整合回路・出力電力結合器Out_MN&PCは、図3の第1と第2の出力整合回路Out_MN1〜2、第1と第2の出力位相シフタOut_PS1〜2、出力電力結合器Out_PCと比較すると、素子数が削減されている。
【0079】
尚、図4に示す高出力RF電力増幅器モジュールでは、RF集積回路を介してベースバンド処理ユニットから供給される送信パワーレベル信号Vrampによる自動パワー制御(APC:Automatic Power Control)を行うためにパワー検出器Pdetが配置されている。パワー検出器Pdetは、第1検出回路DET1と第2検出回路DET2と加算回路Sumとを含んでいる。第1検出回路DET1の入力端子には容量C64と第1出力位相シフタOut_PS1を介して第1RF電力増幅回路PA1の出力信号が供給され、第2検出回路DET2の入力端子には容量C65と第2出力位相シフタOut_PS2と介して第1RF電力増幅回路PA1の出力信号が供給されている。第1検出回路DET1の検出出力信号と第2検出回路DET2の検出出力信号とは加算回路Sumに供給され、加算回路Sumの出力から生成されるパワー検出信号Vdetは自動パワー制御増幅器APC_Ampの反転入力端子−に供給される。自動パワー制御増幅器APC_Ampの非反転入力端子+には送信パワーレベル信号Vrampが供給されて、自動パワー制御増幅器APC_Ampの出力から生成される自動パワー制御信号VapcによってRF電力増幅器モジュールHPA_MDの入力端子Inに接続された可変利得増幅器VGAの利得が制御される。
【0080】
図5は、図4に示す高出力RF電力増幅器モジュールにおける第1と第2のRF電力増幅回路PA1〜2の最終段RF増幅器A3および第1と第2の出力位相シフタOut_PS1〜2および出力整合回路・出力電力結合器Out_MN&PCのデバイス配置を示す図である。
【0081】
図5の左側には、第1と第2のRF電力増幅回路PA1〜2の初段RF増幅器A1と次段RF増幅器A2と最終段RF増幅器A3を構成する複数のLD型NチャンネルパワーMOSトランジスタを集積化したシリコンチップSi_Chipが配置されている。しかし、図5では、第1と第2のRF電力増幅回路PA1〜2の最終段RF増幅器A3のパワーMOSトランジスタのみ示されている。2個の最終段RF増幅器A3のパワーMOSトランジスタの間には、図3の出力整合回路・出力電力結合器Out_MN&PCのインダクタL63を構成するスパイラル・インダクタが配置されている。
【0082】
一方、図5の右側には、図4に示す高出力RF電力増幅器モジュールの配線基板の一部が示されている。図5の右側の配線基板の一部には、図4の高出力RF電力増幅器モジュールの第1と第2の出力位相シフタOut_PS1〜2および出力整合回路・出力電力結合器Out_MN&PCを構成するための超小型電子部品が搭載されている。この超小型電子部品は「0603型」の表面実装デバイス(SMD)であり、インダクタは記号SMD_Lと実線とで示され、容量は記号SMD_Cと破線とで示されている。
【0083】
第1RF電力増幅回路PA1の最終段RF増幅器A3のパワーMOSトランジスタのドレインは、3本のボンディングワイヤWBによって第1出力位相シフタOut_PS1を構成するインダクタL51の一端に接続されている。第1出力位相シフタOut_PS1で、インダクタL51の他端は容量C51の一端に接続され、容量C51の他端は接地配線GNDに接続される。第1出力位相シフタOut_PS1のインダクタL51の他端と容量C51の一端とは配線領域T1に接続され、配線領域T1はシリコンチップSi_Chip上のインダクタL63の一端と出力整合回路・出力電力結合器Out_MN&PCのインダクタL61の一端に接続されている。出力整合回路・出力電力結合器Out_MN&PCで、インダクタL61の他端は出力端子Outの配線領域に接続され、出力端子Outの配線領域は容量C63の一端に接続され、容量C63の他端は接地配線GNDに接続される。
【0084】
第2RF電力増幅回路PA2の最終段RF増幅器A3のパワーMOSトランジスタのドレインも、3本のボンディングワイヤWBによって第2出力位相シフタOut_PS2を構成する容量C52の一端に接続されている。第2出力位相シフタOut_PS2で、容量C52の他端はインダクタL52の一端に接続され、インダクタL52の他端は接地配線GNDに接続される。第2出力位相シフタOut_PS2の容量C52の他端とインダクタL52の一端とは配線領域T2に接続され、配線領域T2はシリコンチップSi_Chip上のインダクタL63の他端と出力整合回路・出力電力結合器Out_MN&PCのインダクタL62の一端に接続されている。出力整合回路・出力電力結合器Out_MN&PCで、インダクタL62の他端は出力端子Outの配線領域に接続され、出力端子Outの配線領域は容量C63の一端に接続され、容量C63の他端は接地配線GNDに接続される。また、第2出力位相シフタOut_PS2のインダクタL52の一端と他端とには、出力整合回路・出力電力結合器Out_MN&PCの容量C62の一端と他端とがそれぞれ接続されている。
【0085】
図6は、図5に示した高出力RF電力増幅器モジュールの配線基板およびシリコンチップSi_Chipの要部端面構造を示す図である。
【0086】
図6に示すように、配線基板60は最上層配線WL0と中間層配線WL1と最下層配線WL2とを含む多層配線絶縁基板によって構成され、配線基板60の上にはシリコンチップ61と0603型表面実装デバイス(SMD)62とが搭載されている。配線基板60には、放熱と接地強化のための高熱伝導性・高導電性物質で形成されたビアViaが、配線基板60の最上層から最下層までを貫通するように形成されている。ビアViaの上部にはシリコンチップ61の下側主表面が半田によって電気的かつ機械的に接続されている一方、ビアViaの下部には携帯電話端末のマザーボードの接地配線と半田によって熱的かつ電気的かつ機械的に接続される接地配線GNDが形成されている。配線基板60の下側主表面でビアViaの下部に形成された接地配線GNDの周辺には、携帯電話端末のマザーボードの信号配線と電気的かつ機械的に接続される複数の信号端子Tが形成されている。
【0087】
このように、図6に示した高出力RF電力増幅器モジュールでは、第1と第2のRF電力増幅回路PA1〜2を構成する複数のパワーMOSトランジスタを集積化したシリコンチップ61は、配線基板60に形成された低熱抵抗の放熱ビアViaの上部に形成されている。従って、シリコンチップ61からの熱は、放熱ビアViaと接地配線GNDとを介して携帯電話端末のマザーボードへ効率的に放散されることができる。
【0088】
従って、出力整合回路・出力電力結合器Out_MN&PCのインダクタL63が出力端子Outでの負荷変動による不所望なRF信号のエネルギーを短時間で吸収する際に多少の発熱を伴ったとしても、このインダクタL63からの熱も効率的に放散されることができる。
【0089】
尚、厚み(t)が0.23mmの0603型表面実装デバイス(SMD)62を利用して、また、パワーMOSトランジスタの熱抵抗低減のため略0.2mmの厚みとしたシリコンチップ61を利用する。更に、ボンディングワイヤWBのワイヤ高さも略0.3mm以下に設定する。ボンディングワイヤWBを配線するワイヤボンディング工程の後、表面保護樹脂63をRF電力増幅器モジュールの表面に形成する。その結果、RF電力増幅器モジュールのトータルの厚みを略1.2mmまたはそれ以下に設定することができるので、近年の小型・薄型の携帯電話端末内部に図6の高出力RF電力増幅器モジュールは容易に搭載可能とされるものである。
【0090】
《シリコンチップに集積化されたインダクタ》
図7は、図6に示したシリコンチップ61に集積化された出力整合回路・出力電力結合器Out_MN&PCのインダクタL63の平面構造と要部端面構造を示す図である。
【0091】
図7(A)にはインダクタL63の平面構造が示され、図7(B)にはインダクタL63の要部端面構造が示されている。
【0092】
図7(A)に示すように、スパイラル形状のインダクタL63の最外周の右上の一端で図6の配線領域T1に接続され、インダクタL63の最内周の左下の他端はクロスアンダー配線を介して図6の配線領域T2に接続される。更に、スパイラル形状のインダクタL63の最外周の外部には、カードリングGDが形成されている。このカードリングGDは、その内部のインダクタL63を、周辺からのRF妨害信号もしくは漏洩電荷の影響から保護する機能を持ったものである。
【0093】
図7(B)に示すように、スパイラル形状のインダクタL63はシリコンチップ61で最上層信号配線M2によって主に形成されている。しかし、インダクタL63の最内周の左下の他端に接続されたクロスアンダー配線は、最上層ビア配線Via2と中間層信号配線M1とによって形成されている。カードリングGDは、シリコンチップ61で中間層信号配線M1と中間層ビア配線Via1と最下層信号配線M0と最下層ビア配線Via0によって形成されている。このカードリングGDの下部は、シリコンチップ61を貫通して形成されたP型高濃度不純物領域P+を介してチップ裏面接地電極GNDに接続される。
【0094】
出力整合回路・出力電力結合器Out_MN&PCのインダクタL63は、出力端子Outでの負荷変動による不所望なRF信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)がシリコンチップ61の導電層もしくはチップ裏面接地電極GNDに流れる。この渦電流の通過によって負荷変動による不所望なRF信号のエネルギーが短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタL63からの熱は図6に示した配線基板60に形成された低熱抵抗の放熱ビアViaと接地配線GNDとを介して効率的に放散されることができる。
【0095】
図8は、図5乃至図7に示したシリコンチップ61に集積化された出力整合回路・出力電力結合器Out_MN&PCのインダクタL63のRF特性に関する実測データを示す図である。
【0096】
図8(A)にはインダクタL63のQ値が示され、図8(B)にはインダクタL63の直列抵抗成分Rが示され、図8(C)にはインダクタL63のインダクタンスLが示されている。
【0097】
GSM850のRF送信入力信号は824MHz〜849MHzの周波数であり、GSM900のRF送信入力信号は889Hz〜915MHzの周波数である。また、DCS1800のRF送信入力信号は1710MHz〜1785MHzの周波数であり、PCS1900のRF送信入力信号は1850Hz〜1910MHzの周波数である。従って、携帯電話端末で使用されるRF送信周波数は、基本波成分でも略800MHz〜2GHzで、2倍高調波成分でも略4GHzである。
【0098】
図8(C)からインダクタL63のインダクタンスLは略4GHzの付近まで略一定の値であるのに対して、図8(B)からインダクタL63の直列抵抗成分Rは周波数の増加に対して急激に増加することが理解できる。インダクタL63の直列抵抗成分Rは周波数の増加に対して急激に増加するのは、直列抵抗成分RがインダクタL63の磁界によって生成される渦電流による損失が周波数の増加によって増加するためと推察される。
【0099】
従って、図8(A)に示すようにインダクタL63のQ値(Q=jωL63/R)は、は略4GHzの付近で大幅に低下している。しかし、シリコンチップ61に集積化された出力整合回路・出力電力結合器Out_MN&PCのインダクタL63の高周波でのQ値の低下は、出力端子Outでの過渡的な負荷変動による不所望なRF信号のエネルギーを短時間に吸収すると言う好適な動作となるものである。
【0100】
図9は、図4乃至図7に示した高出力RF電力増幅器モジュールにおいて、出力整合回路・出力電力結合器Out_MN&PCの第1と第2の入力端子の間に図1の場合のように抵抗R61を接続した場合と図4のようにインダクタL63を接続した場合とのRF特性を示す図である。尚、図9は、VSWR(電圧定在波比)の比が9:1の状態での高周波回路シミュレーションの結果を示したものである。
【0101】
図9(A)は、RF送信出力信号の位相の変化に対するRF送信電力Poutの変化を、抵抗R61を接続した場合とインダクタL63を接続した場合とで比較したものである。抵抗R61を接続した場合よりも、インダクタL63を接続した場合の方がRF送信出力信号の位相の変化に対するRF送信電力Poutの変化を小さくすることができる。
【0102】
図9(B)は、RF送信出力信号の位相の変化に対する抵抗R61の消費電流の変化とインダクタL63の消費電流の変化とを比較したものである。どちらの場合も、RF送信出力信号の位相の変化に対する素子の消費電流の変化は、略同一の傾向となっている。
【0103】
《インダクタの他の構成》
図10は、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器Out_MN&PCのインダクタL63の他の要部端面構造を示す図である。
【0104】
図10では、出力整合回路・出力電力結合器Out_MN&PCのインダクタL63は図5乃至図7のようにシリコンチップ61に集積化されるのではなく、配線基板60に形成されている。
【0105】
すなわち、図10に示すように、出力整合回路・出力電力結合器Out_MN&PCのスパイラル形状のインダクタL63は、配線基板60の最上層配線WL0によって構成されている。また、このインダクタL63は、出力端子Outの負荷変動による不所望なRF信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)が中間層配線WL1に流れる。この渦電流の通過によって負荷変動による不所望なRF信号のエネルギーが、短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタL63からの熱は配線基板60に形成されたビアと接地配線GNDとを介して効率的に放散されることができる。尚、インダクタL63の最内周の端子は、図示されていないがボンディングワイヤによってインダクタL63の最外周の外部の信号配線にクロスオーバーで電気的に接続されることかできる。
【0106】
図11は、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器Out_MN&PCのインダクタL63をGaAs化合物半導体チップGaAs_Chip上に集積化した場合の要部端面構造を示す図である。GaAs化合物半導体チップGaAs_Chipには、第1と第2のRF電力増幅回路PA2の最終段RF増幅器A3のパワートランジスタとしてのヘテロバイポーラトランジスタ(HBT:Hetero Bipolar Transistor)も、集積化されている。化合物半導体チップGaAs_Chipの表面にヘテロバイポーラトランジスタ(HBT)のコレクタ層(C)とベース層(B)とエミッタ層(E)とが順番に形成されて、エミッタ層(E)はチップGaAs_Chipを貫通して形成されたビアViaを介して裏面の接地電極GNDに熱的に電気的に接続されている。エミッタ層(E)に接続されたビアViaと裏面の接地電極GNDとを介して、ヘテロバイポーラトランジスタ(HBT)からの熱が、効率的に放散されることができる。
【0107】
インダクタL63は、GaAs化合物半導体チップGaAs_Chipの最上層配線によって形成される。また、このインダクタL63は、出力端子Outの負荷変動による不所望なRF信号によって磁界を発生して、この磁界によって渦電流(Eddy Current)が最下層配線に流れる。この渦電流の通過によって負荷変動による不所望なRF信号のエネルギーが、短時間で吸収される。その際に、多少の発熱を伴っても、このインダクタL63からの熱は他のビアViaと裏面の接地電極GNDとを介して効率的に放散されることができる。尚、インダクタL63の最内周の端子は、図示されていないがボンディングワイヤによってインダクタL63の最外周の外部の信号配線にクロスオーバーで電気的に接続されることかできる。また、ヘテロバイポーラトランジスタ(HBT)のエミッタ層(E)に接続されたビアViaと、インダクタL63の直下の最下層配線に接続された他のビアViaとは、GaAs化合物半導体チップGaAs_Chipの裏面でのドライエッチングプロセスで同時に形成されることができる。
【0108】
図12は、図6に示したシリコンチップ61に集積化されることが可能な出力整合回路・出力電力結合器Out_MN&PCのインダクタL63の他の平面構造を示す図である。
【0109】
図12に示すように、図7(A)と同一の構造を持つスパイラル形状のインダクタL63の上部には、凹型の形状のインダクタL64が形成されている。下部のインダクタL63は出力端子Outでの負荷変動による不所望なRF信号によって磁界を発生すると、上部のインダクタL64の一端T3と他端T4の間にも検出信号が生成されることができる。このようにして、上部のインダクタL64は、下部のインダクタL63と磁気的に結合したものである。
【0110】
図13は、図12に示した下部のインダクタL63と磁気的に結合した上部のインダクタL64の一端T3と他端T4の間に生成される検出信号を利用した本発明の他の具体的な実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【0111】
図13に示すRF電力増幅器が図4に示す高出力RF電力増幅器と相違するのは、下記の点である。
【0112】
すなわち、図12に示した下部のインダクタL63と磁気的に結合した上部のインダクタL64の一端T3と他端T4の間に生成される検出信号は、誤差増幅器Err_Ampの非反転入力端子+と反転入力端子−とに供給され、誤差増幅器Err_Ampのパワー検出信号Vdetは自動パワー制御増幅器APC_Ampの反転入力端子−に供給される。自動パワー制御増幅器APC_Ampの非反転入力端子+には送信パワーレベル信号Vrampが供給されて、自動パワー制御増幅器APC_Ampの出力から生成される自動パワー制御信号VapcによってRF電力増幅器モジュールHPA_MDの入力端子Inに接続された可変利得増幅器VGAの利得が制御される。
【0113】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0114】
例えば、本発明は、デュアルバンドのRF電力増幅器モジュールにも、適用することが可能である。すなわち、デュアルバンドのローバンドであるGSM850のRF送信入力信号(824MHz〜849MHz)とGSM900のRF送信入力信号(889Hz〜915MHz)とを増幅する第1のローバンド平衡型RF電力増幅器の出力電力結合器に本発明を採用する。また、デュアルバンドのハイバンドであるDCS1800のRF送信入力信号(1710MHz〜1785MHz)とPCS1900のRF送信入力信号(1850Hz〜1910MHz)とを増幅する第2のハイバンド平衡型RF電力増幅器の出力電力結合器にも、本発明を採用する。
【0115】
更に、本発明は上述のようにGSM方式だけに限定されるものではなく、WCDMAのRF送信入力信号を増幅する第3の平衡型RF電力増幅器の出力電力結合器にも、本発明を採用することが可能である。それによって、マルチモードのRF電力増幅器モジュールを構成することが可能である。
【図面の簡単な説明】
【0116】
【図1】図1は、本発明に先立って本発明者等により検討された平衡型のRF電力増幅器を示す図である。
【図2】図2は、図1に示すRF電力増幅器モジュールにおいて、負荷変動によって電圧定在波比の値が変化した場合の出力電力結合器の抵抗の消費電力を示す図である。
【図3】図3は、本発明の1つの実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【図4】図4は、本発明の具体的な実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【図5】図5は、図4に示す高出力RF電力増幅器モジュールにおける第1と第2のRF電力増幅回路の最終段RF増幅器および第1と第2の出力位相シフタおよび出力整合回路・出力電力結合器のデバイス配置を示す図である。
【図6】図6は、図5に示した高出力RF電力増幅器モジュールの配線基板およびシリコンチップの要部端面構造を示す図である。
【図7】図7は、図6に示したシリコンチップに集積化された出力整合回路・出力電力結合器のインダクタの平面構造と要部端面構造を示す図である。
【図8】図8は、図5乃至図7に示したシリコンチップに集積化された出力整合回路・出力電力結合器のインダクタのRF特性に関する実測データを示す図である。
【図9】図9は、図4乃至図7に示した高出力RF電力増幅器モジュールにおいて、出力整合回路・出力電力結合器の第1と第2の入力端子の間に図1の場合のように抵抗を接続した場合と図4のようにインダクタを接続した場合とのRF特性を示す図である。
【図10】図10は、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器のインダクタの他の要部端面構造を示す図である。
【図11】図11は、図4に示す高出力RF電力増幅器モジュールの出力整合回路・出力電力結合器のインダクタをGaAs化合物半導体チップ上に集積化した場合の要部端面構造を示す図である。
【図12】図12は、図6に示したシリコンチップに集積化されることが可能な出力整合回路・出力電力結合器のインダクタの他の平面構造を示す図である。
【図13】図13は、図12に示した下部のインダクタと磁気的に結合した上部のインダクタの一端と他端の間に生成される検出信号を利用した本発明の他の具体的な実施の形態による平衡型のRF電力増幅器の構成を示す図である。
【符号の説明】
【0117】
HPA_MD 高出力RF電力増幅器モジュール
In_PD 入力電力分割器
In_PS1 第1の入力位相シフタ
In_PS2 第2の入力位相シフタ
In_MN1 第1の入力整合回路
In_MN2 第2の入力整合回路
PA1 第1RF電力増幅回路
PA2 第2RF電力増幅回路
A1 初段RF増幅器
A2 次段RF増幅器
A3 最終段RF増幅器
Out_MN1 第1の出力整合回路
Out_MN2 第2の出力整合回路
Out_PS1 第1の出力位相シフタ
Out_PS2 第2の出力位相シフタ
Out_PC 出力電力結合器
R61 抵抗
L63 インダクタ
VGA 可変利得増幅器
APC_Amp 自動パワー制御増幅器
In_PD&PS 入力電力分割器
Out_MN&PC 出力整合回路・出力電力結合器
Pdet パワー検出器
DET1 第1検出回路
DET2 第2検出回路
Sum 加算回路
C01、C10…C65 容量
L11、L12…L62 インダクタ
Si_Chip シリコンチップ
WB ボンディングワイヤ
SMD_C 表面実装デバイス(容量)
SMD_L 表面実装デバイス(インダクタ)
T1 配線領域
T2 配線領域
60 配線基板
61 シリコンチップ
62 表面実装デバイス
63 表面保護樹脂
WL0 最上層配線
WL1 中間層配線
WL2 最下層配線
Via ビア
GND 接地配線
T 信号端子
GD ガードリング
M2 最上層信号配線
M1 中間層信号配線
M0 最下層信号配線
Via2 最上層ビア配線
Via1 中間層ビア配線
Via0 最下層ビア配線
GaAs_Chip GaAs化合物半導体チップ
HBT ヘテロバイポーラトランジスタ
C コレクタ
B ベース
E エミッタ
L63 下部インダクタ
L64 上部インダクタ
Err_Amp 誤差増幅器
Vdet パワー検出信号
Vramp 送信パワーレベル信号
Vapc 自動パワー制御信号
【特許請求の範囲】
【請求項1】
第1RF電力増幅回路と、第2RF電力増幅回路と、出力電力結合器とを具備するRF電力増幅装置であって、
前記出力電力結合器は、第1入力端子と第2入力端子と出力端子とを含むウィルキンソン・パワー・コンバイナによって構成されており、
前記出力電力結合器の前記第1入力端子と前記第2入力端子とに、前記第1RF電力増幅回路の第1RF増幅出力信号と前記第2RF電力増幅回路の第2RF増幅出力信号とがそれぞれ供給され、
前記出力電力結合器の前記出力端子からは、前記RF電力増幅装置のRF増幅出力信号が生成され、
前記出力電力結合器の前記第1入力端子と前記出力端子との間は所定のインピーダンスに設定され、前記出力電力結合器の前記第2入力端子と前記出力端子との間は前記所定のインピーダンスと略等しいインピーダンスに設定されており、
前記ウィルキンソン・パワー・コンバイナによって構成された前記出力電力結合器の前記第1入力端子と前記第2入力端子の間の抵抗は、リアクタンス素子によって置換されたことを特徴とするRF電力増幅装置。
【請求項2】
前記リアクタンス素子はインダクタであることを特徴とする請求項1に記載のRF電力増幅装置。
【請求項3】
前記インダクタは渦電流を生成することを特徴とする請求項2に記載のRF電力増幅装置。
【請求項4】
入力端子と第1出力端子と第2出力端子とを含む入力電力分割器を更に具備して、
前記入力電力分割器の前記入力端子にはRF入力信号が供給可能とされ、前記入力電力分割器の前記第1出力端子に生成される第1RF入力信号は前記第1RF電力増幅回路の入力端子に供給され、前記入力電力分割器の前記第2出力端子に生成される第2RF入力信号は前記第2RF電力増幅回路の入力端子に供給されることを特徴とする請求項3に記載のRF電力増幅装置。
【請求項5】
前記入力電力分割器の前記入力端子と前記第1出力端子の間と、前記第1RF電力増幅回路と、前記出力電力結合器の前記第1入力端子と前記出力端子の間とによって、第1信号経路が形成され、
前記入力電力分割器の前記入力端子と前記第2出力端子の間と、前記第2RF電力増幅回路と、前記出力電力結合器の前記第2入力端子と前記出力端子の間とによって、第2信号経路が形成され、
前記第1信号経路のトータルの第1トータル位相シフト量と前記第2信号経路のトータルの第2トータル位相シフト量とは、互いに略等しく設定されたことを特徴とする請求項4に記載のRF電力増幅装置。
【請求項6】
前記第1信号経路の前半の前記入力電力分割器の前記入力端子から前記第1RF電力増幅回路の前記入力端子までの第1前半位相シフト量と、前記第2信号経路の前半の前記入力電力分割器の前記入力端子から前記第2RF電力増幅回路の前記入力端子までの第2前半位相シフト量とは、反対極性で絶対値が略等しく設定されており、
前記第1信号経路の後半の前記第1RF電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第1後半位相シフト量と、前記第2信号経路の後半の前記第2RF電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第2後半位相シフト量とは、反対極性で絶対値が略等しく設定されていることを特徴とする請求項5に記載のRF電力増幅装置。
【請求項7】
前記入力電力分割器の前記第1出力端子と前記第1RF電力増幅回路の前記入力端子との間に第1入力整合回路が挿入され、前記入力電力分割器の前記第2出力端子と前記第2RF電力増幅回路の前記入力端子との間に第2入力整合回路が挿入されていることを特徴とする請求項6に記載のRF電力増幅装置。
【請求項8】
前記第1RF電力増幅回路の前記出力端子と前記出力電力結合器の前記第1入力端子との間に第1出力整合回路が挿入され、前記第2RF電力増幅回路の前記出力端子と前記出力電力結合器の前記第2入力端子との間に第2出力整合回路が挿入されていることを特徴とする請求項7に記載のRF電力増幅装置。
【請求項9】
前記出力電力結合器の前記第1入力端子と前記出力端子の間で前記第1RF電力増幅回路の出力整合が行われ、前記出力電力結合器の前記第2入力端子と前記出力端子の間で前記第2RF電力増幅回路の出力整合が行われることを特徴とする請求項7に記載のRF電力増幅装置。
【請求項10】
前記出力電力結合器の前記第1入力端子と前記出力端子の間に前記所定のインピーダンスを有する第1回路素子が接続され、前記出力電力結合器の前記第2入力端子と前記出力端子の間に前記略等しいインピーダンスを有する第2回路素子が接続されていることを特徴とする請求項7に記載のRF電力増幅装置。
【請求項11】
前記第1回路素子と前記第2回路素子とは、それぞれ所定のライン長を有するマイクロストリップ・ラインによって構成されていることを特徴とする請求項10に記載のRF電力増幅装置。
【請求項12】
記第1回路素子は第1無損失集中定数回路によって構成され、前記第2回路素子は第2無損失集中定数回路によって構成されていることを特徴とする請求項10に記載のRF電力増幅装置。
【請求項13】
前記第1RF電力増幅回路と前記第2RF電力増幅回路のパワートランジスタが形成された半導体チップに前記インダクタが集積化されたことを特徴とする請求項12に記載のRF電力増幅装置。
【請求項14】
前記第1RF電力増幅回路と前記第2RF電力増幅回路のパワートランジスタが形成された半導体チップが搭載された配線基板に、前記インダクタが搭載されたことを特徴とする請求項12に記載のRF電力増幅装置。
【請求項15】
前記パワートランジスタと前記インダクタが集積化された前記半導体チップはシリコン基板によって構成されたことを特徴とする請求項13に記載のRF電力増幅装置。
【請求項16】
前記パワートランジスタはLD型MOSランジスタであることを特徴とする請求項15に記載のRF電力増幅装置。
【請求項17】
前記パワートランジスタと前記インダクタとが集積化された前記半導体チップは化合物半導体基板によって構成されたことを特徴とする請求項13に記載のRF電力増幅装置。
【請求項1】
第1RF電力増幅回路と、第2RF電力増幅回路と、出力電力結合器とを具備するRF電力増幅装置であって、
前記出力電力結合器は、第1入力端子と第2入力端子と出力端子とを含むウィルキンソン・パワー・コンバイナによって構成されており、
前記出力電力結合器の前記第1入力端子と前記第2入力端子とに、前記第1RF電力増幅回路の第1RF増幅出力信号と前記第2RF電力増幅回路の第2RF増幅出力信号とがそれぞれ供給され、
前記出力電力結合器の前記出力端子からは、前記RF電力増幅装置のRF増幅出力信号が生成され、
前記出力電力結合器の前記第1入力端子と前記出力端子との間は所定のインピーダンスに設定され、前記出力電力結合器の前記第2入力端子と前記出力端子との間は前記所定のインピーダンスと略等しいインピーダンスに設定されており、
前記ウィルキンソン・パワー・コンバイナによって構成された前記出力電力結合器の前記第1入力端子と前記第2入力端子の間の抵抗は、リアクタンス素子によって置換されたことを特徴とするRF電力増幅装置。
【請求項2】
前記リアクタンス素子はインダクタであることを特徴とする請求項1に記載のRF電力増幅装置。
【請求項3】
前記インダクタは渦電流を生成することを特徴とする請求項2に記載のRF電力増幅装置。
【請求項4】
入力端子と第1出力端子と第2出力端子とを含む入力電力分割器を更に具備して、
前記入力電力分割器の前記入力端子にはRF入力信号が供給可能とされ、前記入力電力分割器の前記第1出力端子に生成される第1RF入力信号は前記第1RF電力増幅回路の入力端子に供給され、前記入力電力分割器の前記第2出力端子に生成される第2RF入力信号は前記第2RF電力増幅回路の入力端子に供給されることを特徴とする請求項3に記載のRF電力増幅装置。
【請求項5】
前記入力電力分割器の前記入力端子と前記第1出力端子の間と、前記第1RF電力増幅回路と、前記出力電力結合器の前記第1入力端子と前記出力端子の間とによって、第1信号経路が形成され、
前記入力電力分割器の前記入力端子と前記第2出力端子の間と、前記第2RF電力増幅回路と、前記出力電力結合器の前記第2入力端子と前記出力端子の間とによって、第2信号経路が形成され、
前記第1信号経路のトータルの第1トータル位相シフト量と前記第2信号経路のトータルの第2トータル位相シフト量とは、互いに略等しく設定されたことを特徴とする請求項4に記載のRF電力増幅装置。
【請求項6】
前記第1信号経路の前半の前記入力電力分割器の前記入力端子から前記第1RF電力増幅回路の前記入力端子までの第1前半位相シフト量と、前記第2信号経路の前半の前記入力電力分割器の前記入力端子から前記第2RF電力増幅回路の前記入力端子までの第2前半位相シフト量とは、反対極性で絶対値が略等しく設定されており、
前記第1信号経路の後半の前記第1RF電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第1後半位相シフト量と、前記第2信号経路の後半の前記第2RF電力増幅回路の出力端子から前記出力電力結合器の前記出力端子までの第2後半位相シフト量とは、反対極性で絶対値が略等しく設定されていることを特徴とする請求項5に記載のRF電力増幅装置。
【請求項7】
前記入力電力分割器の前記第1出力端子と前記第1RF電力増幅回路の前記入力端子との間に第1入力整合回路が挿入され、前記入力電力分割器の前記第2出力端子と前記第2RF電力増幅回路の前記入力端子との間に第2入力整合回路が挿入されていることを特徴とする請求項6に記載のRF電力増幅装置。
【請求項8】
前記第1RF電力増幅回路の前記出力端子と前記出力電力結合器の前記第1入力端子との間に第1出力整合回路が挿入され、前記第2RF電力増幅回路の前記出力端子と前記出力電力結合器の前記第2入力端子との間に第2出力整合回路が挿入されていることを特徴とする請求項7に記載のRF電力増幅装置。
【請求項9】
前記出力電力結合器の前記第1入力端子と前記出力端子の間で前記第1RF電力増幅回路の出力整合が行われ、前記出力電力結合器の前記第2入力端子と前記出力端子の間で前記第2RF電力増幅回路の出力整合が行われることを特徴とする請求項7に記載のRF電力増幅装置。
【請求項10】
前記出力電力結合器の前記第1入力端子と前記出力端子の間に前記所定のインピーダンスを有する第1回路素子が接続され、前記出力電力結合器の前記第2入力端子と前記出力端子の間に前記略等しいインピーダンスを有する第2回路素子が接続されていることを特徴とする請求項7に記載のRF電力増幅装置。
【請求項11】
前記第1回路素子と前記第2回路素子とは、それぞれ所定のライン長を有するマイクロストリップ・ラインによって構成されていることを特徴とする請求項10に記載のRF電力増幅装置。
【請求項12】
記第1回路素子は第1無損失集中定数回路によって構成され、前記第2回路素子は第2無損失集中定数回路によって構成されていることを特徴とする請求項10に記載のRF電力増幅装置。
【請求項13】
前記第1RF電力増幅回路と前記第2RF電力増幅回路のパワートランジスタが形成された半導体チップに前記インダクタが集積化されたことを特徴とする請求項12に記載のRF電力増幅装置。
【請求項14】
前記第1RF電力増幅回路と前記第2RF電力増幅回路のパワートランジスタが形成された半導体チップが搭載された配線基板に、前記インダクタが搭載されたことを特徴とする請求項12に記載のRF電力増幅装置。
【請求項15】
前記パワートランジスタと前記インダクタが集積化された前記半導体チップはシリコン基板によって構成されたことを特徴とする請求項13に記載のRF電力増幅装置。
【請求項16】
前記パワートランジスタはLD型MOSランジスタであることを特徴とする請求項15に記載のRF電力増幅装置。
【請求項17】
前記パワートランジスタと前記インダクタとが集積化された前記半導体チップは化合物半導体基板によって構成されたことを特徴とする請求項13に記載のRF電力増幅装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−135961(P2010−135961A)
【公開日】平成22年6月17日(2010.6.17)
【国際特許分類】
【出願番号】特願2008−308195(P2008−308195)
【出願日】平成20年12月3日(2008.12.3)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成22年6月17日(2010.6.17)
【国際特許分類】
【出願日】平成20年12月3日(2008.12.3)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]