イオン注入を用いた圧縮金属ゲート応力の導入によるトライゲートＭＯＳＦＥＴの駆動電流の増大化
半導体デバイスは、フィン及び金属ゲート膜を有する。フィンは半導体材料の表面に形成されている。金属ゲート膜は、フィン上に形成され、且つ金属ゲート内に圧縮応力を形成するために当該金属ゲート膜内に注入されたイオンを有する。典型的な一実施形態において、半導体材料の表面は（１００）結晶格子方向を有し、フィンの方向は、半導体材料の結晶格子に関して＜１００＞方向に沿っている。典型的な他の一実施形態において、半導体材料の表面は（１００）結晶格子方向を有し、フィンの方向は、半導体材料の結晶格子に関して＜１１０＞方向に沿っている。フィンは、金属ゲート膜内の圧縮応力によって生成される面外圧縮を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示はトライゲートＭＯＳＦＥＴに関する。
【背景技術】
【０００２】
チャネルのキャリア移動度及び駆動電流を高めるために、トランジスタのチャネル内に引張応力を生成するよう、トライゲート（Tri-gate）トランジスタのソース及びドレイン領域に、炭素ドープされたシリコンエピタキシャル層が堆積されている。しかしながら、この技術は、比較的低いキャリア移動度、従って、比較的低い飽和ドレイン電流Ｉｄｓａｔ及び線形（リニア）ドレイン電流Ｉｄｌｉｎを提供するのみである。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
駆動電流を増大化し得る半導体デバイス及びその製造方法が提供される。
【課題を解決するための手段】
【０００４】
一態様において、半導体デバイスの製造方法は、半導体材料の表面に半導体デバイスのフィンを形成し、フィン上に金属ゲート膜を形成し、金属ゲート膜にイオンを注入することを有する。
【図面の簡単な説明】
【０００５】
ここに開示される実施形態は、以下の図を含んだ添付図面において、限定としてではなく例として示される。図面において、似通った参照符号は同様の要素を表している。
【図１】ここでの開示事項に係る、トランジスタのチャネルに面外圧縮を生成するようにトライゲートＮＭＯＳトランジスタ内に圧縮金属ゲート応力を形成するためにイオン注入を用いるプロセスの典型的な一実施形態を示すフロー図である。
【図２Ａ】ここでの開示事項に係るプロセスにおけるトライゲートトランジスタの典型的な一実施形態の一部を示す断面図である。
【図２Ｂ】ここでの開示事項に係るプロセスにおけるトライゲートトランジスタの典型的な一実施形態の一部を示す断面図である。
【図３】ＮＭＯＳトライゲートトランジスタの一部を示す斜視図であり、トランジスタのゲートへのイオン注入によってトランジスタのチャネル上に生成される面外圧縮力の応力レベルをシミュレーションして示している。
【図４】ＭＰａ単位で測定した応力の関数として長チャネル（ＬＣ）移動度増大率を示すグラフである。
【図５】金属ゲート応力を有しない＜１１０＞チャネル方向及び（１００）頂面方位を持つデバイスのＩｄｓａｔのシミュレーション結果を示す図である。
【図６】金属ゲート応力を有しない＜１１０＞チャネル方向及び（１００）頂面方位を持つデバイスのＩｄｌｉｎのシミュレーション結果を示す図である。 認識されるように、説明の単純化及び明瞭化のため、図中に示される要素は必ずしも縮尺通りに描かれていない。例えば、明瞭化のために、一部の要素の寸法は他の要素に対して誇張されていることがある。また、適切であると考えられる場合には、参照符号を、複数の図の間で、対応且つ／或いは類似する要素を指し示すために繰り返している。
【発明を実施するための形態】
【０００６】
ここでは、イオン注入を用いて圧縮性の金属ゲート応力を作り出すことによってトライゲートＭＯＳＦＥＴの駆動電流を増大させる実施形態を説明する。以下の説明においては、ここで開示される実施形態の完全なる理解を提供するために、数多くの具体的詳細事項が説明される。しかしながら、当業者に認識されるように、ここで開示される実施形態は、それら具体的詳細事項のうちの１つ以上を用いずに実施されることができ、また、その他の方法、構成要素、材料、等々を用いて実施されてもよい。また、本願に係る態様を不明瞭にしないよう、周知の構造、材料又は処理については詳細には図示あるいは説明しないこととする。
【０００７】
本明細書全体における“一実施形態”又は“或る実施形態”への言及は、その実施形態に関連して説明される特定の機能、構造又は特徴が、少なくとも１つの実施形態に含まれることを意味する。故に、本明細書を通して様々な箇所で“一実施形態において”又は“或る実施形態において”という言い回しが現れることは、必ずしも全てが同一の実施形態に言及しているわけではない。また、それらの特定の機能、構造又は特徴は、１つ以上の実施形態において好適に組み合わされ得る。用語“典型的”は、ここでは、“例又は例示としての役割を果たす”ことを意味する。ここで“典型的”として説明される実施形態は、その他の実施形態より必ず好適あるいは有利であると解釈されるべきでない。
【０００８】
ここでの開示事項により、金属ゲートにイオン注入してトランジスタのチャネルに面外圧縮を生成することによってキャリア移動度及び駆動電流をさらに高める技術が提供される。
【０００９】
トランジスタの新たな世代ごとにトランジスタの限界寸法（クリティカルディメンジョン）がますます小さくなるにつれ、ゲートメタル堆積のプロセスは、ゲートメタル内のボイドの形成を回避するため、スパッタリングではなく、例えば原子層成長（ＡＬＤ）プロセスなどの化学気相成長（ＣＶＤ）プロセスになる傾向にある。ＡＬＤにより堆積された金属は、スパッタリングされた金属で通常見られる圧縮歪みの代わりに、本質的に引張性の歪みを有することが知られている。ここでの開示事項は、以下に限られないが例えば窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、炭素、アルミニウム若しくはチタン、又はこれらの組み合わせなどのイオンを、金属ゲートに注入することによって、ＡＬＤ堆積されたゲートメタル層内に圧縮歪みを形成する。
【００１０】
ここでの開示事項は、イオン注入を用いて、トライゲート又はｆｉｎＦＥＴのＮＭＯＳトランジスタ内に圧縮性の金属ゲート応力を形成し、それにより、トランジスタのチャネルに、チャネルのキャリア移動度及び駆動電流を増大させる面外（out-of-plane）圧縮を生成することに関する。イオン注入によって形成される圧縮性のゲート歪みは、トライゲートトランジスタのうちの支配的な側壁トランジスタの圧縮歪みとしてチャネルに伝達する。典型的な一実施形態によれば、キャリア移動度及び駆動電流は、チャネルの側壁が（１００）結晶格子方向を有する頂面（１１０）の結晶格子を有するウェハ上に形成される＜１１０＞方向を向いたチャネルに面外圧縮を与えることによって、有意に増大される。チャネルの側壁が（１００）方位を有する頂面（１００）結晶格子を有するウェハ上に形成される＜１００＞方向のチャネル方向においても、面外圧縮により、同様のキャリア移動度及び駆動電流の増大が示される。
【００１１】
ここでの開示事項によれば、（１００）結晶格子方向を有するウェハの頂面に形成されて＜１１０＞方向を向いたチャネル内に圧縮歪みを生成するために、トライゲートＮＭＯＳトランジスタの金属ゲートにイオンが注入される。他の例では、（１００）結晶格子方向を有するウェハの頂面に形成された＜１００＞方向を向いたチャネルを有するようにされたトライゲートトランジスタの金属ゲートへのイオン注入によって、圧縮歪みを生成することができる。ここでの開示事項に係る技術は、従来の、複数の工程を必要とするものである、チャネル歪みを形成するＥＰＩ成長技術より、複雑でないものとなり得る。さらに、ゲートのピッチがスケーリングされるにつれ、従来技術によって使用されるＥＰＩ領域は、ゲート（すなわち、チャネル長Ｌｇ）より遙かに進んで短縮される。このことは、ここでの開示技術を、より狭いピッチで魅力的なものとする。
【００１２】
図１は、ここでの開示事項に係る、トランジスタのチャネルに面外圧縮を生成するようにトライゲートＮＭＯＳトランジスタ内に圧縮金属ゲート応力を形成するためにイオン注入を用いるプロセス１００の典型的な一実施形態を示すフロー図である。図１に示す典型的な実施形態は２つの段階を有し、第１の段階において、ステップ１０１によって示されるように、約２ｎｍと約１００ｎｍとの間の厚さを有する薄い共形（コンフォーマル）の金属膜が堆積される。典型的な一実施形態において、この薄い共形膜の厚さは約１０ｎｍである。薄い共形金属膜に使用され得る好適な金属には、以下に限られないが、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせが含まれる。ステップ１０２にて、周知のイオン注入技術を用いて、ゲートメタルに、以下に限られないが例えばアルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、ジルコニウム、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、若しくは炭素、又はこれらの組み合わせなどの、イオンが注入される。注入ドーズ量は約１×１０１５／ｃｍ２と約１×１０１７／ｃｍ２との間とすることができ、注入エネルギーは約１．０ｋｅＶと約５００ｋｅＶとの間で変化させ得る。
【００１３】
図２Ａは、トライゲートトランジスタ２００の典型的な一実施形態の一部を示す断面図であり、フィン２０１及びゲートメタル膜２０２が示されている。フィン２０１は酸化物２０３同士の間に配置されている。図２Ａに示すように、第１の段階において、薄い共形の金属膜を形成するために、原子層成長（ＡＬＤ）又は化学気相成長（ＣＶＤ）の堆積技術を用いて、ゲートメタル膜２０２が堆積される（ステップ１０１）。図１のステップ１０２において、周知のイオン注入技術を用いて、ゲートメタル膜２０２に、以下に限られないが例えばアルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、ジルコニウム、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、若しくは炭素、又はこれらの組み合わせなどのイオン２０４が注入される。理解されるべきことには、元素周期表からのほぼ如何なるイオンもゲートメタル膜２０２に注入されることができる。また、理解されるように、より軽量のイオンは、汚染物質として作用することがあるので、その他のイオンより、あまり好ましくないことがある。
【００１４】
イオン注入ステップ１０２の後のプロセスの第２段階において、フローはステップ１０３へと続き、周知のＡＬＤプロセス及びそれに続く研磨を用いて、例えば低抵抗金属などのゲートフィル（充填）２０５が完了される。図２Ｂは、ステップ１０３の後のトランジスタ２００を示している。典型的な一実施形態において、約４５°の注入角度での約１．２×１０１６の窒素イオン注入ドーズ量により、ゲートメタル内に約１％の圧縮歪みが達成される。
【００１５】
典型的な他の一実施形態において、ステップ１０２のイオン注入は、ステップ１０３のゲートフィル及び研磨の後に行われてもよい。
【００１６】
図３−６は、試験及び／又はシミュレーションの結果を示している。これらの結果は、単に説明の目的で提示されるものであり、ここでの開示事項の限定又は見込みとして解釈されるべきではない。図３は、ＮＭＯＳトライゲートトランジスタ３００の一部を示す斜視図であり、トランジスタのゲートへのイオン注入によってトランジスタのチャネル上に生成される面外圧縮力の応力レベルをシミュレーションしたものを示している。より具体的には、図３は、チャネル３０１と窒素イオンが（シミュレーションにより）注入されたゲート３０２とを更に詳しく描写している。灰色の陰影は、ダイン（dyne）／ｃｍ２を測定単位とした面外応力のレベルを表している。図３に描写される圧縮力の範囲は、図３の右上に示されている。図３に示されるように、３０３の位置でゲート３０２に約２．１×１０１０ダイン／ｃｍ２の圧縮応力が形成されるとき、３０４の位置のチャネル３０１内に約８．４×１０９ダイン／ｃｍ２の面外圧縮力が生成される。
【００１７】
図４は、ＭＰａ単位で測定した応力の関数として長チャネル（long-channel；ＬＣ）移動度の増大率を示したグラフを示している。図４にて見て取れるように、面外圧縮は、＜１１０＞又は＜１００＞のチャネル方向を有する（１００）ウェハ方位において、キャリア移動度及び駆動電流の増大をもたらすが、＜１１０＞チャネル方向を有する（１１０）ウェハ方位においては、キャリア移動度及び駆動電流の増大をもたらさない。曲線４０１及び４０２は、互いに重なっているが、それぞれ、＜１１０＞チャネル方向を有する（１００）ウェハ方位、及び＜１００＞チャネル方向を有する（１００）ウェハ方位について、移動度の増大率を表している。曲線４０３は、＜１１０＞チャネル方向を有する（１１０）ウェハ方位についての移動度の増大率である。故に、ＮＭＯＳトライゲートトランジスタの場合、＜１１０＞チャネル方向を有する（１１０）ウェハ方位が、有利な（１００）方位を側壁トランジスタに提供する。
【００１８】
ここでの開示事項によれば、やはり（１００）側壁上に＜１００＞方向のチャネルを有する（１００）ウェハ上の＜１００＞チャネル方向についても、同様の長チャネルデバイスの利益が見られる。＜１１０＞チャネル方向を有する（１１０）頂面、又は＜１００＞チャネル方向を有する（１００）頂面の何れかが使用される場合、約３７％のＩｄｓａｔの増大率、及び約１７％のＩｄｌｉｎの増大率が、シミュレーションにて観察されている。
【００１９】
図５及び６は、金属ゲート応力を有しない＜１１０＞チャネル方向及び（１００）頂面方位を持つデバイスについて、それぞれ、Ｉｄｓａｔ及びＩｄｌｉｎのシミュレーション結果を示している。図５及び６において、横座標はソース−ドレイン間リーク電流（Ａ／μｍ）の対数であり、縦座標はｍＡ／μｍを測定単位としている。図５及び６中の“Ｈａｌｏ”表示はドーピング注入をイオン／ｃｍ２で表している。図５及び６において基準となる線は、それぞれ、曲線５０１及び６０１である。面方位の変更なしで、金属ゲート応力を付加すると、約１１％のＩｄｓａｔ（図５中の５０２）及び約７％のＩｄｌｉｎ（図６中の６０２）の駆動能力の低下が見られる。圧縮金属ゲート応力と（１１０）頂面とする面方位の変更とを用いると、Ｉｏｆｆを合わせたとき、約３７％のＩｄｓａｔの増大（図５中の５０３）及び約１７％のＩｄｌｉｎの増大（図６中の６０３）が見られる。金属ゲート応力が、頂面を同じく（１００）としたままで、＜１００＞チャネル方向と組み合わされるときにも、同様の増大が観察される。
【００２０】
例示の実施形態についての以上の説明は、要約書に記載した事項も含めて、網羅的であることを意図したものではなく、また、開示した形態そのものへの限定を意図したものでもない。ここでは、説明の目的で具体的な実施形態及び例を説明したが、当業者に認識されるように、この開示の範囲内で様々な均等な変更が可能である。
【００２１】
それらの変更は、以上の詳細な説明を踏まえることで行うことが可能になる。請求項中で使用される用語は、その範囲を明細書及び特許請求の範囲にて開示された具体的な実施形態に限定するように解釈されるべきでない。むしろ、ここで開示された実施形態の範囲は、確立されたクレーム解釈の原則に従って解釈されることになる請求項によって決定されるべきである。
【技術分野】
【０００１】
この開示はトライゲートＭＯＳＦＥＴに関する。
【背景技術】
【０００２】
チャネルのキャリア移動度及び駆動電流を高めるために、トランジスタのチャネル内に引張応力を生成するよう、トライゲート（Tri-gate）トランジスタのソース及びドレイン領域に、炭素ドープされたシリコンエピタキシャル層が堆積されている。しかしながら、この技術は、比較的低いキャリア移動度、従って、比較的低い飽和ドレイン電流Ｉｄｓａｔ及び線形（リニア）ドレイン電流Ｉｄｌｉｎを提供するのみである。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
駆動電流を増大化し得る半導体デバイス及びその製造方法が提供される。
【課題を解決するための手段】
【０００４】
一態様において、半導体デバイスの製造方法は、半導体材料の表面に半導体デバイスのフィンを形成し、フィン上に金属ゲート膜を形成し、金属ゲート膜にイオンを注入することを有する。
【図面の簡単な説明】
【０００５】
ここに開示される実施形態は、以下の図を含んだ添付図面において、限定としてではなく例として示される。図面において、似通った参照符号は同様の要素を表している。
【図１】ここでの開示事項に係る、トランジスタのチャネルに面外圧縮を生成するようにトライゲートＮＭＯＳトランジスタ内に圧縮金属ゲート応力を形成するためにイオン注入を用いるプロセスの典型的な一実施形態を示すフロー図である。
【図２Ａ】ここでの開示事項に係るプロセスにおけるトライゲートトランジスタの典型的な一実施形態の一部を示す断面図である。
【図２Ｂ】ここでの開示事項に係るプロセスにおけるトライゲートトランジスタの典型的な一実施形態の一部を示す断面図である。
【図３】ＮＭＯＳトライゲートトランジスタの一部を示す斜視図であり、トランジスタのゲートへのイオン注入によってトランジスタのチャネル上に生成される面外圧縮力の応力レベルをシミュレーションして示している。
【図４】ＭＰａ単位で測定した応力の関数として長チャネル（ＬＣ）移動度増大率を示すグラフである。
【図５】金属ゲート応力を有しない＜１１０＞チャネル方向及び（１００）頂面方位を持つデバイスのＩｄｓａｔのシミュレーション結果を示す図である。
【図６】金属ゲート応力を有しない＜１１０＞チャネル方向及び（１００）頂面方位を持つデバイスのＩｄｌｉｎのシミュレーション結果を示す図である。 認識されるように、説明の単純化及び明瞭化のため、図中に示される要素は必ずしも縮尺通りに描かれていない。例えば、明瞭化のために、一部の要素の寸法は他の要素に対して誇張されていることがある。また、適切であると考えられる場合には、参照符号を、複数の図の間で、対応且つ／或いは類似する要素を指し示すために繰り返している。
【発明を実施するための形態】
【０００６】
ここでは、イオン注入を用いて圧縮性の金属ゲート応力を作り出すことによってトライゲートＭＯＳＦＥＴの駆動電流を増大させる実施形態を説明する。以下の説明においては、ここで開示される実施形態の完全なる理解を提供するために、数多くの具体的詳細事項が説明される。しかしながら、当業者に認識されるように、ここで開示される実施形態は、それら具体的詳細事項のうちの１つ以上を用いずに実施されることができ、また、その他の方法、構成要素、材料、等々を用いて実施されてもよい。また、本願に係る態様を不明瞭にしないよう、周知の構造、材料又は処理については詳細には図示あるいは説明しないこととする。
【０００７】
本明細書全体における“一実施形態”又は“或る実施形態”への言及は、その実施形態に関連して説明される特定の機能、構造又は特徴が、少なくとも１つの実施形態に含まれることを意味する。故に、本明細書を通して様々な箇所で“一実施形態において”又は“或る実施形態において”という言い回しが現れることは、必ずしも全てが同一の実施形態に言及しているわけではない。また、それらの特定の機能、構造又は特徴は、１つ以上の実施形態において好適に組み合わされ得る。用語“典型的”は、ここでは、“例又は例示としての役割を果たす”ことを意味する。ここで“典型的”として説明される実施形態は、その他の実施形態より必ず好適あるいは有利であると解釈されるべきでない。
【０００８】
ここでの開示事項により、金属ゲートにイオン注入してトランジスタのチャネルに面外圧縮を生成することによってキャリア移動度及び駆動電流をさらに高める技術が提供される。
【０００９】
トランジスタの新たな世代ごとにトランジスタの限界寸法（クリティカルディメンジョン）がますます小さくなるにつれ、ゲートメタル堆積のプロセスは、ゲートメタル内のボイドの形成を回避するため、スパッタリングではなく、例えば原子層成長（ＡＬＤ）プロセスなどの化学気相成長（ＣＶＤ）プロセスになる傾向にある。ＡＬＤにより堆積された金属は、スパッタリングされた金属で通常見られる圧縮歪みの代わりに、本質的に引張性の歪みを有することが知られている。ここでの開示事項は、以下に限られないが例えば窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、炭素、アルミニウム若しくはチタン、又はこれらの組み合わせなどのイオンを、金属ゲートに注入することによって、ＡＬＤ堆積されたゲートメタル層内に圧縮歪みを形成する。
【００１０】
ここでの開示事項は、イオン注入を用いて、トライゲート又はｆｉｎＦＥＴのＮＭＯＳトランジスタ内に圧縮性の金属ゲート応力を形成し、それにより、トランジスタのチャネルに、チャネルのキャリア移動度及び駆動電流を増大させる面外（out-of-plane）圧縮を生成することに関する。イオン注入によって形成される圧縮性のゲート歪みは、トライゲートトランジスタのうちの支配的な側壁トランジスタの圧縮歪みとしてチャネルに伝達する。典型的な一実施形態によれば、キャリア移動度及び駆動電流は、チャネルの側壁が（１００）結晶格子方向を有する頂面（１１０）の結晶格子を有するウェハ上に形成される＜１１０＞方向を向いたチャネルに面外圧縮を与えることによって、有意に増大される。チャネルの側壁が（１００）方位を有する頂面（１００）結晶格子を有するウェハ上に形成される＜１００＞方向のチャネル方向においても、面外圧縮により、同様のキャリア移動度及び駆動電流の増大が示される。
【００１１】
ここでの開示事項によれば、（１００）結晶格子方向を有するウェハの頂面に形成されて＜１１０＞方向を向いたチャネル内に圧縮歪みを生成するために、トライゲートＮＭＯＳトランジスタの金属ゲートにイオンが注入される。他の例では、（１００）結晶格子方向を有するウェハの頂面に形成された＜１００＞方向を向いたチャネルを有するようにされたトライゲートトランジスタの金属ゲートへのイオン注入によって、圧縮歪みを生成することができる。ここでの開示事項に係る技術は、従来の、複数の工程を必要とするものである、チャネル歪みを形成するＥＰＩ成長技術より、複雑でないものとなり得る。さらに、ゲートのピッチがスケーリングされるにつれ、従来技術によって使用されるＥＰＩ領域は、ゲート（すなわち、チャネル長Ｌｇ）より遙かに進んで短縮される。このことは、ここでの開示技術を、より狭いピッチで魅力的なものとする。
【００１２】
図１は、ここでの開示事項に係る、トランジスタのチャネルに面外圧縮を生成するようにトライゲートＮＭＯＳトランジスタ内に圧縮金属ゲート応力を形成するためにイオン注入を用いるプロセス１００の典型的な一実施形態を示すフロー図である。図１に示す典型的な実施形態は２つの段階を有し、第１の段階において、ステップ１０１によって示されるように、約２ｎｍと約１００ｎｍとの間の厚さを有する薄い共形（コンフォーマル）の金属膜が堆積される。典型的な一実施形態において、この薄い共形膜の厚さは約１０ｎｍである。薄い共形金属膜に使用され得る好適な金属には、以下に限られないが、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせが含まれる。ステップ１０２にて、周知のイオン注入技術を用いて、ゲートメタルに、以下に限られないが例えばアルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、ジルコニウム、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、若しくは炭素、又はこれらの組み合わせなどの、イオンが注入される。注入ドーズ量は約１×１０１５／ｃｍ２と約１×１０１７／ｃｍ２との間とすることができ、注入エネルギーは約１．０ｋｅＶと約５００ｋｅＶとの間で変化させ得る。
【００１３】
図２Ａは、トライゲートトランジスタ２００の典型的な一実施形態の一部を示す断面図であり、フィン２０１及びゲートメタル膜２０２が示されている。フィン２０１は酸化物２０３同士の間に配置されている。図２Ａに示すように、第１の段階において、薄い共形の金属膜を形成するために、原子層成長（ＡＬＤ）又は化学気相成長（ＣＶＤ）の堆積技術を用いて、ゲートメタル膜２０２が堆積される（ステップ１０１）。図１のステップ１０２において、周知のイオン注入技術を用いて、ゲートメタル膜２０２に、以下に限られないが例えばアルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、ジルコニウム、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、若しくは炭素、又はこれらの組み合わせなどのイオン２０４が注入される。理解されるべきことには、元素周期表からのほぼ如何なるイオンもゲートメタル膜２０２に注入されることができる。また、理解されるように、より軽量のイオンは、汚染物質として作用することがあるので、その他のイオンより、あまり好ましくないことがある。
【００１４】
イオン注入ステップ１０２の後のプロセスの第２段階において、フローはステップ１０３へと続き、周知のＡＬＤプロセス及びそれに続く研磨を用いて、例えば低抵抗金属などのゲートフィル（充填）２０５が完了される。図２Ｂは、ステップ１０３の後のトランジスタ２００を示している。典型的な一実施形態において、約４５°の注入角度での約１．２×１０１６の窒素イオン注入ドーズ量により、ゲートメタル内に約１％の圧縮歪みが達成される。
【００１５】
典型的な他の一実施形態において、ステップ１０２のイオン注入は、ステップ１０３のゲートフィル及び研磨の後に行われてもよい。
【００１６】
図３−６は、試験及び／又はシミュレーションの結果を示している。これらの結果は、単に説明の目的で提示されるものであり、ここでの開示事項の限定又は見込みとして解釈されるべきではない。図３は、ＮＭＯＳトライゲートトランジスタ３００の一部を示す斜視図であり、トランジスタのゲートへのイオン注入によってトランジスタのチャネル上に生成される面外圧縮力の応力レベルをシミュレーションしたものを示している。より具体的には、図３は、チャネル３０１と窒素イオンが（シミュレーションにより）注入されたゲート３０２とを更に詳しく描写している。灰色の陰影は、ダイン（dyne）／ｃｍ２を測定単位とした面外応力のレベルを表している。図３に描写される圧縮力の範囲は、図３の右上に示されている。図３に示されるように、３０３の位置でゲート３０２に約２．１×１０１０ダイン／ｃｍ２の圧縮応力が形成されるとき、３０４の位置のチャネル３０１内に約８．４×１０９ダイン／ｃｍ２の面外圧縮力が生成される。
【００１７】
図４は、ＭＰａ単位で測定した応力の関数として長チャネル（long-channel；ＬＣ）移動度の増大率を示したグラフを示している。図４にて見て取れるように、面外圧縮は、＜１１０＞又は＜１００＞のチャネル方向を有する（１００）ウェハ方位において、キャリア移動度及び駆動電流の増大をもたらすが、＜１１０＞チャネル方向を有する（１１０）ウェハ方位においては、キャリア移動度及び駆動電流の増大をもたらさない。曲線４０１及び４０２は、互いに重なっているが、それぞれ、＜１１０＞チャネル方向を有する（１００）ウェハ方位、及び＜１００＞チャネル方向を有する（１００）ウェハ方位について、移動度の増大率を表している。曲線４０３は、＜１１０＞チャネル方向を有する（１１０）ウェハ方位についての移動度の増大率である。故に、ＮＭＯＳトライゲートトランジスタの場合、＜１１０＞チャネル方向を有する（１１０）ウェハ方位が、有利な（１００）方位を側壁トランジスタに提供する。
【００１８】
ここでの開示事項によれば、やはり（１００）側壁上に＜１００＞方向のチャネルを有する（１００）ウェハ上の＜１００＞チャネル方向についても、同様の長チャネルデバイスの利益が見られる。＜１１０＞チャネル方向を有する（１１０）頂面、又は＜１００＞チャネル方向を有する（１００）頂面の何れかが使用される場合、約３７％のＩｄｓａｔの増大率、及び約１７％のＩｄｌｉｎの増大率が、シミュレーションにて観察されている。
【００１９】
図５及び６は、金属ゲート応力を有しない＜１１０＞チャネル方向及び（１００）頂面方位を持つデバイスについて、それぞれ、Ｉｄｓａｔ及びＩｄｌｉｎのシミュレーション結果を示している。図５及び６において、横座標はソース−ドレイン間リーク電流（Ａ／μｍ）の対数であり、縦座標はｍＡ／μｍを測定単位としている。図５及び６中の“Ｈａｌｏ”表示はドーピング注入をイオン／ｃｍ２で表している。図５及び６において基準となる線は、それぞれ、曲線５０１及び６０１である。面方位の変更なしで、金属ゲート応力を付加すると、約１１％のＩｄｓａｔ（図５中の５０２）及び約７％のＩｄｌｉｎ（図６中の６０２）の駆動能力の低下が見られる。圧縮金属ゲート応力と（１１０）頂面とする面方位の変更とを用いると、Ｉｏｆｆを合わせたとき、約３７％のＩｄｓａｔの増大（図５中の５０３）及び約１７％のＩｄｌｉｎの増大（図６中の６０３）が見られる。金属ゲート応力が、頂面を同じく（１００）としたままで、＜１００＞チャネル方向と組み合わされるときにも、同様の増大が観察される。
【００２０】
例示の実施形態についての以上の説明は、要約書に記載した事項も含めて、網羅的であることを意図したものではなく、また、開示した形態そのものへの限定を意図したものでもない。ここでは、説明の目的で具体的な実施形態及び例を説明したが、当業者に認識されるように、この開示の範囲内で様々な均等な変更が可能である。
【００２１】
それらの変更は、以上の詳細な説明を踏まえることで行うことが可能になる。請求項中で使用される用語は、その範囲を明細書及び特許請求の範囲にて開示された具体的な実施形態に限定するように解釈されるべきでない。むしろ、ここで開示された実施形態の範囲は、確立されたクレーム解釈の原則に従って解釈されることになる請求項によって決定されるべきである。
【特許請求の範囲】
【請求項１】
半導体デバイスを製造する方法であって：
半導体材料の表面に前記半導体デバイスのフィンを形成する工程；
前記フィン上に前記半導体デバイス用の金属ゲート膜を形成する工程；及び
前記金属ゲート膜にイオンを注入する工程；
を有する方法。
【請求項２】
前記半導体材料の表面は（１００）結晶格子方向を有し、前記フィンの方向は、前記半導体材料の結晶格子に関して＜１００＞方向に沿っている、あるいは
前記半導体材料の表面は（１００）結晶格子方向を有し、前記フィンの方向は、前記半導体材料の結晶格子に関して＜１１０＞方向に沿っている、
請求項１に記載の方法。
【請求項３】
前記フィン上に前記金属ゲート膜を形成する工程は、ゲートのゲートトレンチ内に共形金属膜を形成することを有し、
前記金属ゲート膜にイオンを注入する工程は、前記共形金属膜にイオンを注入することを有し、且つ
当該方法は更に、前記ゲートのゲートトレンチ内のイオン注入された前記共形金属膜上でゲートフィルを完了させる工程を有する、
請求項２に記載の方法。
【請求項４】
前記金属ゲート膜にイオンを注入する工程は更に、約１×１０１５イオン／ｃｍ２と約１×１０１７イオン／ｃｍ２との間のドーズ量且つ約０．１ｋｅＶと約５００ｋｅＶとの間の注入エネルギーでイオンを注入することを有する、請求項３に記載の方法。
【請求項５】
前記共形金属膜は、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせを有する、請求項４に記載の方法。
【請求項６】
前記イオンは、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、炭素、アルミニウム、若しくはチタン、又はこれらの組み合わせを有する、請求項５に記載の方法。
【請求項７】
前記半導体デバイスはｆｉｎＦＥＴデバイスを有する、請求項６に記載の方法。
【請求項８】
前記共形金属膜を形成することは、原子層成長法又は化学気相成長法を用いて前記共形金属膜を形成することを有する、請求項７に記載の方法。
【請求項９】
前記イオン注入された共形金属膜上で前記ゲートフィルを完了させる工程は、原子層成長法又は化学気相成長法を用いて前記ゲートフィルを完了させることを有する、請求項３に記載の方法。
【請求項１０】
前記イオンは、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、炭素、アルミニウム、若しくはチタン、又はこれらの組み合わせを有する、請求項９に記載の方法。
【請求項１１】
前記金属ゲート膜にイオンを注入する工程は更に、約１×１０１５イオン／ｃｍ２と約１×１０１７イオン／ｃｍ２との間のドーズ量且つ約０．１ｋｅＶと約５００ｋｅＶとの間の注入エネルギーでイオンを注入することを有する、請求項１０に記載の方法。
【請求項１２】
前記共形金属膜は、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせを有する、請求項１１に記載の方法。
【請求項１３】
前記半導体デバイスはｆｉｎＦＥＴデバイスを有する、請求項１２に記載の方法。
【請求項１４】
半導体材料の表面に形成されたフィン；及び
前記フィン上に形成された金属ゲート膜であり、当該金属ゲート膜内に注入されたイオンを有する金属ゲート膜；
を有する半導体デバイス。
【請求項１５】
前記半導体材料の表面は（１００）結晶格子方向を有し、前記フィンの方向は、前記半導体材料の結晶格子に関して＜１００＞方向に沿っており、あるいは
前記半導体材料の表面は（１００）結晶格子方向を有し、前記フィンの方向は、前記半導体材料の結晶格子に関して＜１１０＞方向に沿っており、
前記フィンは、前記金属ゲート膜内の圧縮応力によって生成される面外圧縮を有する、
請求項１４に記載の半導体デバイス。
【請求項１６】
前記金属ゲート膜は：
ゲートのゲートトレンチ内に形成された共形金属膜であり、前記注入されたイオンが注入されている共形金属膜；及び
前記ゲートのゲートトレンチ内のイオン注入された前記共形金属膜上に形成されたゲートフィル；
を有する、請求項１５に記載の半導体デバイス。
【請求項１７】
前記イオンは、約１×１０１５イオン／ｃｍ２と約１×１０１７イオン／ｃｍ２との間のドーズ量且つ約０．１ｋｅＶと約５００ｋｅＶとの間の注入エネルギーで注入されている、請求項１６に記載の半導体デバイス。
【請求項１８】
前記共形金属膜は、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせを有する、請求項１７に記載の半導体デバイス。
【請求項１９】
前記イオンは、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、炭素、アルミニウム、若しくはチタン、又はこれらの組み合わせを有する、請求項１８に記載の半導体デバイス。
【請求項２０】
当該半導体デバイスはｆｉｎＦＥＴデバイスを有する、請求項１９に記載の半導体デバイス。
【請求項２１】
前記共形金属膜は、原子層成長法又は化学気相成長法によって形成されている、請求項２０に記載の半導体デバイス。
【請求項２２】
前記イオンは、窒素、キセノン、アルゴン、炭素、アルミニウム、若しくはチタン、又はこれらの組み合わせを有する、請求項１５に記載の半導体デバイス。
【請求項２３】
前記イオンは、約１×１０１５イオン／ｃｍ２と約１×１０１７イオン／ｃｍ２との間のドーズ量且つ約０．１ｋｅＶと約５００ｋｅＶとの間の注入エネルギーで注入されている、請求項２２に記載の半導体デバイス。
【請求項２４】
前記共形金属膜は、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせを有する、請求項２３に記載の半導体デバイス。
【請求項２５】
当該半導体デバイスはｆｉｎＦＥＴデバイスを有する、請求項２４に記載の半導体デバイス。
【請求項１】
半導体デバイスを製造する方法であって：
半導体材料の表面に前記半導体デバイスのフィンを形成する工程；
前記フィン上に前記半導体デバイス用の金属ゲート膜を形成する工程；及び
前記金属ゲート膜にイオンを注入する工程；
を有する方法。
【請求項２】
前記半導体材料の表面は（１００）結晶格子方向を有し、前記フィンの方向は、前記半導体材料の結晶格子に関して＜１００＞方向に沿っている、あるいは
前記半導体材料の表面は（１００）結晶格子方向を有し、前記フィンの方向は、前記半導体材料の結晶格子に関して＜１１０＞方向に沿っている、
請求項１に記載の方法。
【請求項３】
前記フィン上に前記金属ゲート膜を形成する工程は、ゲートのゲートトレンチ内に共形金属膜を形成することを有し、
前記金属ゲート膜にイオンを注入する工程は、前記共形金属膜にイオンを注入することを有し、且つ
当該方法は更に、前記ゲートのゲートトレンチ内のイオン注入された前記共形金属膜上でゲートフィルを完了させる工程を有する、
請求項２に記載の方法。
【請求項４】
前記金属ゲート膜にイオンを注入する工程は更に、約１×１０１５イオン／ｃｍ２と約１×１０１７イオン／ｃｍ２との間のドーズ量且つ約０．１ｋｅＶと約５００ｋｅＶとの間の注入エネルギーでイオンを注入することを有する、請求項３に記載の方法。
【請求項５】
前記共形金属膜は、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせを有する、請求項４に記載の方法。
【請求項６】
前記イオンは、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、炭素、アルミニウム、若しくはチタン、又はこれらの組み合わせを有する、請求項５に記載の方法。
【請求項７】
前記半導体デバイスはｆｉｎＦＥＴデバイスを有する、請求項６に記載の方法。
【請求項８】
前記共形金属膜を形成することは、原子層成長法又は化学気相成長法を用いて前記共形金属膜を形成することを有する、請求項７に記載の方法。
【請求項９】
前記イオン注入された共形金属膜上で前記ゲートフィルを完了させる工程は、原子層成長法又は化学気相成長法を用いて前記ゲートフィルを完了させることを有する、請求項３に記載の方法。
【請求項１０】
前記イオンは、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、炭素、アルミニウム、若しくはチタン、又はこれらの組み合わせを有する、請求項９に記載の方法。
【請求項１１】
前記金属ゲート膜にイオンを注入する工程は更に、約１×１０１５イオン／ｃｍ２と約１×１０１７イオン／ｃｍ２との間のドーズ量且つ約０．１ｋｅＶと約５００ｋｅＶとの間の注入エネルギーでイオンを注入することを有する、請求項１０に記載の方法。
【請求項１２】
前記共形金属膜は、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせを有する、請求項１１に記載の方法。
【請求項１３】
前記半導体デバイスはｆｉｎＦＥＴデバイスを有する、請求項１２に記載の方法。
【請求項１４】
半導体材料の表面に形成されたフィン；及び
前記フィン上に形成された金属ゲート膜であり、当該金属ゲート膜内に注入されたイオンを有する金属ゲート膜；
を有する半導体デバイス。
【請求項１５】
前記半導体材料の表面は（１００）結晶格子方向を有し、前記フィンの方向は、前記半導体材料の結晶格子に関して＜１００＞方向に沿っており、あるいは
前記半導体材料の表面は（１００）結晶格子方向を有し、前記フィンの方向は、前記半導体材料の結晶格子に関して＜１１０＞方向に沿っており、
前記フィンは、前記金属ゲート膜内の圧縮応力によって生成される面外圧縮を有する、
請求項１４に記載の半導体デバイス。
【請求項１６】
前記金属ゲート膜は：
ゲートのゲートトレンチ内に形成された共形金属膜であり、前記注入されたイオンが注入されている共形金属膜；及び
前記ゲートのゲートトレンチ内のイオン注入された前記共形金属膜上に形成されたゲートフィル；
を有する、請求項１５に記載の半導体デバイス。
【請求項１７】
前記イオンは、約１×１０１５イオン／ｃｍ２と約１×１０１７イオン／ｃｍ２との間のドーズ量且つ約０．１ｋｅＶと約５００ｋｅＶとの間の注入エネルギーで注入されている、請求項１６に記載の半導体デバイス。
【請求項１８】
前記共形金属膜は、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせを有する、請求項１７に記載の半導体デバイス。
【請求項１９】
前記イオンは、窒素、キセノン、アルゴン、ネオン、クリプトン、ラドン、炭素、アルミニウム、若しくはチタン、又はこれらの組み合わせを有する、請求項１８に記載の半導体デバイス。
【請求項２０】
当該半導体デバイスはｆｉｎＦＥＴデバイスを有する、請求項１９に記載の半導体デバイス。
【請求項２１】
前記共形金属膜は、原子層成長法又は化学気相成長法によって形成されている、請求項２０に記載の半導体デバイス。
【請求項２２】
前記イオンは、窒素、キセノン、アルゴン、炭素、アルミニウム、若しくはチタン、又はこれらの組み合わせを有する、請求項１５に記載の半導体デバイス。
【請求項２３】
前記イオンは、約１×１０１５イオン／ｃｍ２と約１×１０１７イオン／ｃｍ２との間のドーズ量且つ約０．１ｋｅＶと約５００ｋｅＶとの間の注入エネルギーで注入されている、請求項２２に記載の半導体デバイス。
【請求項２４】
前記共形金属膜は、アルミニウム、バリウム、クロム、コバルト、ハフニウム、イリジウム、鉄、ランタン及びその他のランタニド、モリブデン、ニオブ、オスミウム、パラジウム、白金、レニウム、ルテニウム、ロジウム、スカンジウム、ストロンチウム、タンタル、チタン、タングステン、バナジウム、イットリウム、亜鉛、若しくはジルコニウム、又はこれらの組み合わせを有する、請求項２３に記載の半導体デバイス。
【請求項２５】
当該半導体デバイスはｆｉｎＦＥＴデバイスを有する、請求項２４に記載の半導体デバイス。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２０１３−５１１１５８（Ｐ２０１３−５１１１５８Ａ）
【公表日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１２−５３９０８４（Ｐ２０１２−５３９０８４）
【出願日】平成２２年１１月１８日（２０１０．１１．１８）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５７１７４
【国際公開番号】ＷＯ２０１１／０８７５６６
【国際公開日】平成２３年７月２１日（２０１１．７．２１）
【出願人】（５９３０９６７１２）インテル コーポレイション (931)
【Ｆターム（参考）】
【公表日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２２年１１月１８日（２０１０．１１．１８）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５７１７４
【国際公開番号】ＷＯ２０１１／０８７５６６
【国際公開日】平成２３年７月２１日（２０１１．７．２１）
【出願人】（５９３０９６７１２）インテル コーポレイション (931)
【Ｆターム（参考）】
[ Back to top ]