デュアル・ダマシン配線及びその形成方法
【課題】 デュアル・ダマシン配線の形成方法を改善し、デュアル・ダマシン配線効率を向上させる新たなデュアル・ダマシン配線構造体を提供すること。
【解決手段】 デュアル・ダマシン相互接続構造体及び該構造体を形成する方法であり、該構造体はデュアル・ダマシン配線を誘電体層に含み、該デュアル・ダマシン配線は該誘電体層の厚さと比べて小さい距離にわたって該誘電体層内に延び、デュアル・ダマシン・ビア・バーは該デュアル・ダマシン配線の底面と一体になっており、かつ、該底面から該誘電体層の底面に向かって延びる。
【解決手段】 デュアル・ダマシン相互接続構造体及び該構造体を形成する方法であり、該構造体はデュアル・ダマシン配線を誘電体層に含み、該デュアル・ダマシン配線は該誘電体層の厚さと比べて小さい距離にわたって該誘電体層内に延び、デュアル・ダマシン・ビア・バーは該デュアル・ダマシン配線の底面と一体になっており、かつ、該底面から該誘電体層の底面に向かって延びる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路の分野に関し、より具体的には、デュアル・ダマシン配線構造体、及び該デュアル・ダマシン配線構造体を形成する方法に関する。
【背景技術】
【０００２】
デュアル・ダマシン配線は、従来の相互接続方法に比べて密度を高められるため、半導体及び他の構造体を集積回路に相互接続する方法として用いられる。業界では、デュアル・ダマシン配線の形成方法を改善し、デュアル・ダマシン配線効率を向上させる新たなデュアル・ダマシン配線構造体を絶えず探している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
デュアル・ダマシン配線の作成方法を改善し、デュアル・ダマシン配線効率を向上させる新たなデュアル・ダマシン配線構造体を提供することである。
【課題を解決するための手段】
【０００４】
本発明の第１の態様は、第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、該第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が該第１の誘電体層の上面から該第１の誘電体層の底面に向かって該第１の誘電体層の厚さと比べて小さいか、等しいか、又は大きい距離にわたって延びる、第１の相互接続レベルと、該第１の誘電体層の真上にあって、該第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、該第２のデュアル・ダマシン導電性配線の各々が該第２の誘電体層の上面から該第２の誘電体層の底面に向かって該第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルと、該第２の相互接続レベル内にあって、該多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び該多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、該長さ及び幅が該第２の誘電体層の該上面によって画定される面に延びるデュアル・ダマシン導電性ビア・バーと、を備えるデュアル・ダマシン構造体である。
【０００５】
本発明の第２の態様は、第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、該第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が該第１の誘電体層の上面から該第１の誘電体層の底面に向かって該第１の誘電体層の厚さと比べて小さい距離にわたって延びる、第１の相互接続レベルを形成するステップと、該第１の誘電体層の真上にあって、該第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、該第２のデュアル・ダマシン導電性配線の各々が該第２の誘電体層の上面から該第２の誘電体層の底面に向かって該第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルを形成するステップと、該第２の相互接続レベル内にあって、該多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び該多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、該長さ及び幅が該第２の誘電体層の該上面によって画定される面に延びるデュアル・ダマシン導電性ビア・バーを形成するステップとを含む、デュアル・ダマシン構造体を形成する方法である。
【０００６】
本発明の第３の態様は、（ａ）基板を準備するステップと、（ｂ）該基板の上面に誘電体層を形成するステップと、（ｃ）幅と比べて大きい長さを有するビア・バー開口部であって、該長さ及び幅が該誘電体層の上面によって画定される面に延び、該誘電体層の厚さ全体を通って延びるビア・バー開口部を、該誘電体層に形成するステップと、（ｄ）該ビア・バー開口部に位置合わせされ、該誘電体層の該上面から該誘電体層の底面に向かって、該誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチ（溝）を、該誘電体層にエッチングするステップと、（ｅ）該ビア・バー開口部を充填する反射防止膜を該誘電体層の該上面に塗布するステップと、（ｆ）マスク層を該反射防止膜の上面に塗布するステップと、（ｇ）該ビア・バー開口部から該反射防止膜をエッチングし、該誘電体層の該上面から該誘電体層の該底面に向かって該誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチを、該誘電体層の該ビア・バー開口部上に形成するステップと、（ｈ）該マスク層及びすべての残留反射防止膜を除去するステップと、（ｉ）該第１のトレンチ及び該ビア・バー開口部を導電体によって充填するステップとを含む、デュアル・ダマシン構造体を形成する方法である。
【発明を実施するための最良の形態】
【０００７】
本発明の特徴は、特許請求の範囲に記述される。しかしながら、本発明自体は、添付図面と併せて読まれたときに、例示的な実施形態に関する以下の詳細な説明を参照することによって、最も良く理解されるであろう。
【０００８】
ダマシン・プロセスは、配線トレンチ又はビア開口部を誘電体層に形成し、トレンチを充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、余分な導電体を除去して導電体の表面が誘電体層の表面と同一面になるように化学的機械研磨（ＣＭＰ）処理を行うことによって、ダマシン配線（又はダマシン・ビア）を形成するプロセスである。
【０００９】
デュアル・ダマシン・プロセスは、誘電体層の厚さ全体を通してビア開口部を形成し、続いて、いずれかの所与の断面において、該誘電体層の途中までトレンチを形成するプロセスである。全てのビア開口部は、上方の一体型配線トレンチ及び下方の配線トレンチと交わるが、全てのトレンチがビア開口部と交わる必要はない。トレンチ及びビア開口部を充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、トレンチの中の導電体の表面が誘電体層の表面と同一面になるようにＣＭＰ処理を行うことによって、デュアル・ダマシン配線と、一体型デュアル・ダマシン・ビアを有するデュアル・ダマシン配線とを形成する。
【００１０】
図１から図６までは、本発明に係るダマシン配線要素の形成を示す断面図である。図１において、誘電体拡散バリア層１１５が、基板１０５の上面１００に形成される。誘電体拡散バリア層１１５の上面１１０には、層間誘電体（ＩＬＤ）層１２０が形成される。ＩＬＤ層１２０は、層間誘電体の付加的な層と誘電体拡散バリア層とを含むことができる。基板１０５は、電界効果トランジスタ（ＦＥＴ）、ＳｉＧｅバイポーラ・トランジスタを含むバイポーラ・トランジスタ、ダイオード、抵抗、キャパシタ、及び／又はインダクタなどの集積回路デバイスと、誘電体拡散バリア層１１５及びＩＬＤ層１２０に形成されることになる配線構造体にこれらのデバイスを接続する、これらのデバイスへのコンタクトとを含むことができる。
【００１１】
誘電体拡散バリア層１１５の材料の例には、窒化シリコン、炭化シリコン、及び他の誘電体材料が含まれるが、これらに限定されるものではない。ＩＬＤ層１２０については、ＩＬＤの例として、バルク又は多孔性の酸化シリコン、ＳｉＣｘＯｙＨｚ、ミシガン州ミッドランド所在のＤｏｗ Ｃｈｅｍｉｃａｌ社が製造するＳｉＬＫ（商標）（ポリ（アリーレン）エーテル）、及び他の誘電体材料を挙げることができる。１つの例においては、誘電体拡散バリア層１１５はＳｉＣＮ又はＳｉ３Ｎ４であり、その厚さは約５０ｎｍから約１０ｍｍであり、ＩＬＤ層１２０の厚さは約２００ｎｍから約６ミクロンである。
【００１２】
図２においては、フォトレジスト層１２５がＩＬＤ層１２０の上面１３０に形成され、開口部１３５Ａ、１３５Ｃ、１３５Ｄ、及び１３５Ｅが、それぞれの領域１４０Ａ、１４０Ｃ、１４０Ｄ、及び１４０Ｅにおけるフォトレジスト層を除去することによって、これらの領域のフォトレジスト層内に形成される。開口部１３５Ａ、１３５Ｃ、１３５Ｄ、及び１３５Ｅは、当該技術分野でよく知られている多数のフォトリソグラフィ・プロセスのいずれかによって形成することができる。底部反射防止膜（ＢＡＲＣ）がない場合には、ＩＬＤ層１２０の上面１３０が、開口部１３５Ａ、１３５Ｃ、１３５Ｄ、及び１３５Ｅの中で露出する。代替的に、ＩＬＤ層１２０の上面１３０の上及びフォトレジスト層１２５の下に、当該技術分野で知られているスピン・オン法又は化学的気相堆積（ＣＶＤ）法を用いて堆積させたＢＡＲＣを利用することができるであろう。フォトレジスト層１２５は、領域１４０Ｂにおいては除去されない。
【００１３】
図３においては、例えば反応性イオン・エッチング（ＲＩＥ）プロセスを誘電体拡散バリア層１１５上のＩＬＤ層１２０に選択的に用いて、フォトレジスト層１２５によって覆われていない該ＩＬＤ層１２０のそれぞれの領域１４０Ａ、１４０Ｃ、１４０Ｄ、及び１４０Ｅに、ビア開口部１４５Ａと、ビア・バー開口部１４５Ｃ、１４５Ｄ、及び１４５Ｅとを形成した。当該技術分野でよく知られているあらゆる適切なＲＩＥプロセスを用いることができる。第１の層が第２の層より速い速度でエッチングされるときには、エッチング・プロセスは、該第２の層の上の該第１の層に選択的に作用することになる。誘電体拡散バリア層１１５の上面１１０は、ビア開口部１４５Ａ並びにビア・バー開口部１４５Ｃ、１４５Ｄ、及び１４５Ｅ内で露出する。ビア開口部１４５Ａは幅Ｗ１を有し、ビア・バー開口部１４５Ｃは幅Ｗ２を有し、ビア・バー開口部１４５Ｄは幅Ｗ３を有し、ビア・バー開口部１４５Ｅは幅Ｗ４を有する。第１の例においては、Ｗ１＝Ｗ２＝Ｗ３＝Ｗ４である。第２の例においては、Ｗ１、Ｗ２、Ｗ３、及びＷ４は、各々が約１４０ｎｍである。第３の例においては、Ｗ２、Ｗ３、及びＷ４は、各々が独立にＷ１より大きい。
【００１４】
図４においては、フォトレジスト層１２５（図３を参照）が除去される。当該技術分野で知られるように、反射防止膜（ＡＲＣ）１５０がＩＬＤ層１２０の上面１３０に塗布され、ビア開口部１４５Ａ並びにビア・バー開口部１４５Ｃ、１４５Ｄ、及び１４５Ｅを充填する。フォトレジスト層１５５がＡＲＣ１５０の上面１６０に塗布され、開口部１６５Ａ、１６５Ｂ、１６５Ｃ、及び１６５Ｅが、それぞれの領域１４０Ａ、１４０Ｂ、１４０Ｃ、及び１４０Ｅにおいてフォトレジスト層に形成される。当該技術分野で知られるように、開口部１６５Ａ、１６５Ｂ、１６５Ｃ、及び１６５Ｅは、ＩＬＤ層１２０のビア開口部若しくはビア・バー開口部、又は、基板上の先行層構造体に位置合わせされる。開口部１６５Ａ及び１６５Ｃは、それぞれＩＬＤ層１２０のビア開口部１４５Ａ及び１４５Ｃに位置合わせされ、ビア開口部（トレンチ）１４５Ａ及び１４５Ｃより幅が広い。１つの例においては、ＡＲＣ１５０は、ビア開口部又はビア・バー開口部がない範囲においては、厚さが約５０ｎｍから約８００ｎｍであり、ビア開口部又はビア・バー開口部がある範囲においては、ボイドフリー（空隙なし）に該ビア開口部又はビア・バー開口部を充填する。
【００１５】
ビア・ホール及びビア・バーの両方の存在は、良好なＡＲＣ層１５０充填の達成をより困難なものにする。ビア・バーはビア・ホールよりはるかに大きい容積を有するため、ＡＲＣ層１５０はビア・バーに引き込まれる傾向があり、このことにより、感度が増大し、その後のトレンチ（トラフ）・エッチング・ステップの際に、ＡＲＣ層１５０を通って誘電体拡散バリア層１１５まで、又は該誘電体拡散バリア層１１５を超えて、エッチングされる結果となる。これを避けるために、ＡＲＣ層１５０の充填を、スピン塗布プロセスの一部としてショット・サイズ（滴下量）を増加する（例えば、Ｓｈｉｐｌｅｙ ＡＲ１４ ＡＲＣを用いる２００ｍｍウェハの場合は、ショット・サイズを１．５ｍｌから５ｍｌに増加する）ことによって、多段階のＡＲＣ塗布後ベーク処理を用いてビア・バー内へのリフローを増すことによって、又はＡＲＣを二度塗布しアニールする２段階ＡＲＣ塗布及び硬化プロセスを用いることによって、最適化する必要がある。ＡＲＣ充填を最適化するときは、トレンチ・エッチング・プロセスが、トレンチのレジスト・プロファイルの劣化を引き起こす過剰なＡＲＣを通してエッチングをする必要がないように、ビア・ホール又はビア・バーのない領域におけるＡＲＣの厚さを最小（例えば、５０−２００ｎｍ）に保つことが重要である。
【００１６】
図５においては、フォトレジスト層１５５（図４を参照）によって保護されていないすべてのＡＲＣ１５０、ＩＬＤ層１２０、及び誘電体拡散バリア層１１５を除去するために、一連のＲＩＥプロセスが実施される。当該技術分野でよく知られているあらゆる適切なＲＩＥプロセスを用いることができる。フォトレジスト層１５５（図４を参照）は、誘電体拡散バリア層１１５のエッチング前に、エッチングの一部として除去された。領域１４０Ａにおいては、ＩＬＤ層１２０内への深さＤを有し、ビア開口部１４５Ａの上に位置合わせされた配線トレンチ１７０Ａが、形成される。領域１４０Ｂにおいては、領域内におけるＩＬＤ層１２０への深さＤを有する配線トレンチ１７０Ｂが形成される。領域１４０Ｃにおいては、ＩＬＤ層１２０内への深さＤを有し、ビア・バー開口部１４５Ｃの上に位置合わせされた配線トレンチ１７０Ｃが、形成される。１つの例においては、Ｄは、ＩＬＤ層１２０の厚さの約３０％から約７０％である。ビア開口部１４５Ａ並びにビア・バー開口部１４５Ｃ及び１４５Ｅの底部からは、さらに誘電体拡散バリア層１１５が除去される。配線トレンチ１７０Ａは幅Ｗ５を有し、配線トレンチ１７０Ｂは幅Ｗ６を有し、配線トレンチ１７０Ｃは幅Ｗ７を有する。第１の例においては、Ｗ５＝Ｗ６＝Ｗ７である。第２の例においては、Ｗ５はＷ１より大きい。第３の例いては、Ｗ７はＷ２より大きい。第４の例においては、Ｗ５、Ｗ６、及びＷ７は、約１４０ｎｍから約１ｍｍの間である。
【００１７】
図６は、図７の線１Ｆ−１Ｆを通る断面図である。図６では、領域１４０Ａにおいて、一体型デュアル・ダマシン・ビア１８０Ａを有するデュアル・ダマシン配線１７５Ａが、配線トレンチ１７０Ａ並びに開口部１４５Ａ（図５を参照）の中に形成される。領域１４０Ｂにおいては、デュアル・ダマシン配線１７５Ｂが、配線トレンチ１７０Ｂ（図５を参照）の中に形成される。領域１４０Ｃにおいては、一体型デュアル・ダマシン・ビア・バー１８０Ｃを有するデュアル・ダマシン配線１７５Ｃが、配線トレンチ１７０Ｃ及びビア・バー開口部１４５Ｄ（図５を参照）の中に形成される。領域１４０Ｄにおいては、デュアル・ダマシン・ビア・バー１８０Ｄが、ビア・バー開口部１４５Ｄ（図５を参照）の中に形成される。領域１４０Ｅにおいては、デュアル・ダマシン・ビア・バー１８０Ｅが、ビア・バー開口部１４５Ｅ（図５を参照）の中に形成される。デュアル・ダマシン配線１７５Ａ、１７５Ｂ、及び１７５Ｃと、デュアル・ダマシン・ビア１８０Ａと、デュアル・ダマシン・ビア・バー１８０Ｃ、１８０Ｄ、及び１８０Ｅは、各々が任意の導電性ライナ１８５及びコア導電体１９０を含む。デュアル・ダマシン配線１７５Ａ、１７５Ｂ、及び１７５Ｃと、デュアル・ダマシン・ビア１８０Ａと、デュアル・ダマシン・ビア・バー１８０Ｃ、１８０Ｄ、及び１８０Ｅは、共形（コンフォーマル）な導電性材料を１つ又はそれ以上堆積させて導電性ライナ１８５を形成し、導電性シード層（１つの例においては、導電性シード層は銅である）を堆積させ、導電性材料を電気メッキ法又はその組み合わせによって処理してコア導電体１９０を形成し、続いてＣＭＰによりＩＬＤ層１２０の上面１３０からすべての余分なライナ及びコア材料を除去することによって、形成される。代替的に、シード層は、電気メッキ処理ではなくＣＶＤプロセスによって形成することができる。堆積プロセスの例には、物理的気相堆積（ＰＶＤ）法、イオン化ＰＶＤ（ＩＰＶＤ）法、自己イオン化プラズマ（ＳＩＰ）堆積法、ホロー・カソード・マグネトロン（ＨＣＤ）堆積法、化学的気相堆積（ＣＶＤ）法、及び原子層堆積（ＡＬＤ）法が含まれるが、これらに限定されるものではない。
【００１８】
ビア・ホール及びビア・バーの両方の存在は、ボイドフリーなＣｕ充填の達成をより困難なものにする。ビア・バーは、ビア・ホールよりはるかに大きい容積を有し、設計又はプロセスの問題のいずれかによってより幅広くなる可能性があるため、電気メッキされたＣｕにおけるボイドを避けるように注意を払わなければならない。具体的には、Ｃｕ電気メッキは、一般に、以下の３つのステップ、すなわち、１）低電流メッキによる開始ステップ、２）中電流メッキによるギャップ充填ステップ、３）高電流メッキによる過負荷ステップ、によって実施される。ステップ３）の高電流メッキによる過負荷ステップはギャップ充填が劣り、ビア・バーを完全に充填するように十分な時間をかけて、中電流メッキのステップ２）を実施しなければならない。
【００１９】
デュアル・ダマシン配線１７５Ａ、１７５Ｂ、及び１７５Ｃ、並びに、デュアル・ダマシン・ビア・バー１８０Ｄ及び１８０Ｅのそれぞれの上面１９５Ａ、１９５Ｂ、１９５Ｃ、１９５Ｄ、及び１９５Ｅは、ＩＬＤ層１２０の上面１３０と実質的に同一面にある。デュアル・ダマシン・ビア・バー１８０Ｄとデュアル・ダマシン・ビア・バー１８０Ｅとの間の１つの違いは、デュアル・ダマシン・ビア・バー１８０Ｄは誘電体拡散バリア層１１５を貫通して延びないのに対し、デュアル・ダマシン・ビア・バー１８０Ｅは誘電体拡散バリア層１１５を貫通して延びることである。デュアル・ダマシン・ビア・バー１８０Ｃとデュアル・ダマシン・ビア・バー１８０Ｅとの間の１つの違いは、デュアル・ダマシン・ビア・バー１８０ＣはＩＬＤ層１２０の上面１３０まで延びないのに対し、デュアル・ダマシン・ビア・バー１８０ＥはＩＬＤ層１２０の上面１３０まで延びることである。（第１の意味においては、デュアル・ダマシン・ビア・バー１８０Ｃはデュアル・ダマシン配線１７５Ｃの底部までしか延びないが、デュアル・ダマシン・ビア・バー１８０Ｃはデュアル・ダマシン配線１７５Ｃと一体であるため、第２の意味では、デュアル・ダマシン・ビア・バー１８０ＣはＩＬＤ層１２０の上面１３０まで延びる。デュアル・ダマシン・ビア・バー１８０Ｃとデュアル・ダマシン・ビア・バー１８０Ｅとの間の比較は、第１意味において行われる。）
【００２０】
導電性ライナ１８５の材料は、コア導電体１９０の材料に対する拡散バリアとなるように選ぶことができる。誘電体拡散バリア層１１５の材料は、コア導電体１９０の材料に対する誘電体拡散バリアとなるように選択することができる。導電性ライナ１８５に適した材料には、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それらの組み合わせが含まれるが、これらに限定されるものではない。コア導電体１９０に適した材料には、銅、タングステン、アルミニウム、アルミニウム−銅合金、及びポリシリコンが含まれるが、これらに限定されるものではない。
【００２１】
図７は図６の平面図である。図７においては、デュアル・ダマシン配線１７５Ａは、Ｌ軸と平行に縦方向に延び、Ｌ軸と直交するＷ軸と平行に、横（幅）方向に距離Ｗ５にわたって延びる。デュアル・ダマシン・ビア１８０Ａは、Ｌ軸方向に距離Ｌ１にわたって延び、Ｗ軸方向に距離Ｗ１にわたって延びる。１つの例においては、Ｌ１＝Ｗ１である。デュアル・ダマシン配線１７５Ｂは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ６にわたって延びる。デュアル・ダマシン配線１７５Ｃは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ７にわたって延び、デュアル・ダマシン・ビア・バー１８０Ｃは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ２にわたって延びる。デュアル・ダマシン・ビア・バー１８０Ｄは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ３にわたって延びる。デュアル・ダマシン・ビア・バー１８０Ｅは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ４にわたって延びる。
【００２２】
デュアル・ダマシン配線１７５Ａ及び一体型デュアル・ダマシン・ビア１８０Ａは、第１の配線構造体の例である。デュアル・ダマシン配線１７５Ｂは、第２の配線構造体の例である。デュアル・ダマシン配線１７５Ｃ及び一体型デュアル・ダマシン・ビア・バー１８０Ｃは、第３の配線構造体の例である。デュアル・ダマシン・ビア・バー１８０Ｄは、第４の配線構造体の例であり、デュアル・ダマシン・ビア・バー１８０Ｅは、本発明の第５の配線構造体の例である。以下に説明されるように、これら５つの配線構造体のすべては、（一種の配線と考えることができる）端子パッドのような他のものと共に、相互に、及び、ＦＥＴ、ＳｉＧｅバイポーラ・トランジスタを含むバイポーラ・トランジスタ、ダイオード、抵抗、キャパシタ、及び／又はインダクタのようなデバイスに接続して、集積回路を形成することができる。
【００２３】
典型的な用途においては、（各々が、ＩＬＤ内に形成されたデュアル・ダマシン配線、デュアル・ダマシン・ビア、及びデュアル・ダマシン・ビア・バーを含み、任意選択で誘電体拡散バリア層を含む）いくつかの相互接続レベルが、順次上に重ねて積層される。最も低い相互接続レベルは、基板に最も近い相互接続レベルであり、最も高い相互接続レベルは、基板から最も遠い相互接続レベルである。
【００２４】
本発明以前には、デュアル・ダマシン配線１７５Ａのような配線は、隣接する下方相互接続レベルにおける配線構造体に、ビア（例えばデュアル・ダマシン・ビア１８０Ａ）を通して電気的に接続することができるのみであり、デュアル・ダマシン配線１７５Ａ及び１７５Ｂのような配線は、隣接する上方相互接続レベルにおける配線構造体に、該上方相互接続レベルに位置するビア（例えばデュアル・ダマシン・ビア１８０Ａ）を通して電気的に接続することができるのみであった。デュアル・ダマシン・ビア・バー１８０Ｃ及び１８０Ｅのようなビア・バーは、デュアル・ダマシン・ビア・バーを含む中間の相互接続レベルによって分離された相互接続レベルにおける配線構造体を電気的に接続することを可能にする。
【００２５】
配線は、相互接続レベル内で信号又は電力を水平方向に運ぶ。ビアは、相互接続レベル内及び相互接続レベル間で、信号及び電力を垂直方向に運ぶ。ビア・バーは、相互接続レベル内で信号又は電力を水平方向及び垂直方向に運ぶ。
【００２６】
図８は、本発明によるデュアル・ダマシン配線及びデュアル・ダマシン・ビア・バーの種々の組み合わせを示す平面図であり、図９は、図８の線３Ｂ−３Ｂを通る断面図である。図８及び図９においては、誘電体拡散バリア層２０５とＩＬＤ層２１０とを含む下方相互接続レベル２００が、基板１０５の上に形成される。第１の相互接続レベル２００の上には、誘電体拡散バリア層２１８とＩＬＤ層２２０とを含む上方相互接続レベル２１５が形成される。上方相互接続レベル２１５には、デュアル・ダマシン配線２２２、２２４、２３０、及び２７２と、デュアル・ダマシン・ビア・バー２２６、２３２、２３８、２４０、２４４、２５０、２５４、２５６、２６０、及び２６８と、デュアル・ダマシン・ビア２７４が形成される。下方相互接続レベル２００には、デュアル・ダマシン配線２２８、２３４、２４２、２４６、２５８、２６２、及び２７６と、デュアル・ダマシン・ビア・バー２３６、２４８、２５２、２６４、及び２７０が形成される。
【００２７】
デュアル・ダマシン配線２２４は、デュアル・ダマシン・ビア・バー２２６を通して、デュアル・ダマシン配線２２８に電気的に接続される。デュアル・ダマシン配線２３０は、デュアル・ダマシン・ビア・バー２３２を通して、デュアル・ダマシン配線２３４に電気的に接続され、デュアル・ダマシン配線２３４はさらに、デュアル・ダマシン・ビア・バー２３６を通して、基板１０５におけるデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。
【００２８】
デュアル・ダマシン・ビア・バー２４０は、デュアル・ダマシン配線２４２に電気的に接続される。デュアル・ダマシン・ビア・バー２４４は、デュアル・ダマシン配線２４６に電気的に接続され、デュアル・ダマシン配線２４６はさらに、デュアル・ダマシン・ビア・バー２４８を通して、基板１０５におけるデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。デュアル・ダマシン・ビア・バー２５０は、デュアル・ダマシン・ビア・バー２５２に電気的に接続され、デュアル・ダマシン・ビア・バー２５２はさらに、基板１０５におけるデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。
【００２９】
デュアル・ダマシン・ビア・バー２５６は、デュアル・ダマシン配線２５８の上で延びるが、デュアル・ダマシン・ビア・バーとデュアル・ダマシン配線との間に介在する誘電体拡散バリア層２１８のために、デュアル・ダマシン配線２５８に電気的に接続されない。デュアル・ダマシン・ビア・バー２６０は、デュアル・ダマシン配線２６２の上で延びるが、デュアル・ダマシン・ビア・バーとデュアル・ダマシン配線との間に介在する誘電体拡散バリア層２１８のために、デュアル・ダマシン配線２６２に電気的に接続されない。デュアル・ダマシン配線２６２はさらに、デュアル・ダマシン・ビア・バー２６４を通して、基板１０５におけるデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。デュアル・ダマシン・ビア・バー２６８は、デュアル・ダマシン・ビア・バー２７０の上で延びるが、２つのデュアル・ダマシン・ビア・バーの間に介在する誘電体拡散バリア層２１８のために、デュアル・ダマシン・ビア・バー２７０に電気的に接続されない。デュアル・ダマシン・ビア・バー２７０はさらに、基板１０５内のデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。各々がそれぞれの相互接続レベルの対応する誘電体拡散バリア層を貫通して延びないデュアル・ダマシン・ビア・バーを積層させることが可能である。
【００３０】
デュアル・ダマシン配線２７２は、デュアル・ダマシン・ビア２７４を通して、デュアル・ダマシン配線２７６に電気的に接続される。
【００３１】
デュアル・ダマシン配線２２２、２２４、及び２３０と、デュアル・ダマシン・ビア・バー２３８、２４０、２４４、２５０、２５４、２５６、２６０、及び２６８は、上方相互接続レベル２１５及び下方相互接続レベル２００における配線構造体間に示された接続の組み合わせのいずれかを用いて、上方の隣接する相互接続レベル２８０における（端子パッドを含む）付加的な配線構造体に電気的に接続することができる。したがって、いかなる数の相互接続レベルも構築することができる。
【００３２】
図１０は、本発明によるインダクタを示す平面図であり、図１１は、図１０の線４Ｂ−４Ｂを通る断面図である。図１０においては、インダクタ３００は、らせん形導電性デュアル・ダマシン・ビア・バーのスタック３０５（図１１を参照）を含む。スタック３０５の第１の端部３１０は、デュアル・ダマシン・ビア３２０によって、デュアル・ダマシン配線３１５に接続される。スタック３０５の第２の端部３２５は、デュアル・ダマシン・ビア３３５によって、デュアル・ダマシン配線３３０に接続される。
【００３３】
図１１を参照すると、第１の相互接続レベル３４０が、基板３４５の上に形成される。第１の相互接続レベル３４０の上には、第２の相互接続レベル３５０が形成される。第２の相互接続レベル３５０の上には、第３の相互接続レベル３５５が形成される。第３の相互接続レベル３５５の上には、第４の相互接続レベル３６０が形成される。第１の相互接続レベル３４０には、第１のらせん形導電性デュアル・ダマシン・ビア・バー３６５が形成される。第２の相互接続レベル３５０には、第２のらせん形導電性デュアル・ダマシン・ビア・バー３７０が形成される。第３の相互接続レベル３５５には、第３のらせん形導電性デュアル・ダマシン・ビア・バー３７５が形成される。デュアル・ダマシン・ビア・バー３７５は、該デュアル・ダマシン・ビア・バー３７５の底面３８０Ａの長さ全体に沿って、デュアル・ダマシン・ビア・バー３７０の上面３８０Ｂの長さ全体に接触し、電気的に接続される。デュアル・ダマシン・ビア・バー３７０は、該デュアル・ダマシン・ビア・バー３７０の底面３８５Ａの長さ全体に沿って、デュアル・ダマシン・ビア・バー３６５の上面３８５Ｂの長さ全体に接触し、電気的に接続される。３つのらせん形デュアル・ダマシン・ビア・バーが図１１に示されるが、隣接する相互接続レベルにおけるいかなる数のらせん形ビア・バーも、インダクタを形成するように積層させることができる。
【００３４】
図１１において、デュアル・ダマシン・ビア３２０並びにデュアル・ダマシン・ビア・バー３６５、３７０、及び３７５は、例えばデュアル・ダマシン配線３１５より狭い断面を持つものとして示されるが、デュアル・ダマシン・ビア・バー３６５、３７０、及び３７５は、（インダクタ３００のコイル間に誘電体材料を残すための間隔調節を用いて）デュアル・ダマシン配線３１５と同じ幅とすることもできる。
【００３５】
図１２は、本発明によるキャパシタを示す平面図であり、図１３は、図１２の線５Ｂ−５Ｂを通る断面図である。図１２において、キャパシタ４００は、プレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅを含む（図１３も参照）。プレート４０５Ｂの第１の端部４１０Ｂは、デュアル・ダマシン・ビア４２０Ｂによって、デュアル・ダマシン配線４１５に接続される。プレート４０５Ｄの第１の端部４１０Ｄは、デュアル・ダマシン・ビア４２０Ｄによって、デュアル・ダマシン配線４１５に接続される。プレート４０５Ａの第１の端部４２５Ａは、デュアル・ダマシン・ビア４４５Ａによって、デュアル・ダマシン配線４４０に接続される。プレート４０５Ｃの第１の端部４２５Ｃは、デュアル・ダマシン・ビア４４５Ｃによって、デュアル・ダマシン配線４４０に接続される。プレート４０５Ｅの第１の端部４３５Ｅは、デュアル・ダマシン・ビア４４５Ｅによって、デュアル・ダマシン配線４４０に接続される。
【００３６】
図１３を参照すると、第１の相互接続レベル４４０が、基板４４５の上に形成される。第１の相互接続レベル４４０の上には、第２の相互接続レベル４５０が形成される。第２の相互接続レベル４５０の上には、第３の相互接続レベル４５５が形成される。第３の相互接続レベル４５５の上には、第４の相互接続レベル４６０が形成される。各々のプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅは、第１の相互接続レベル４４０に形成されたデュアル・ダマシン・ビア・バー４６５と、第２の相互接続レベル４５０に形成されたデュアル・ダマシン・ビア・バー４７０と、第３の相互接続レベル４５５に形成されたデュアル・ダマシン・ビア・バー４７５と、を含む。各々のプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅの内で、対応するデュアル・ダマシン・ビア・バー４７５は、該デュアル・ダマシン・ビア・バー４７５の底面４８０Ａの長さ全体に沿って、各々のデュアル・ダマシン・ビア・バー４７０の上面４８０Ｂの長さ全体に接触し、電気的に接続される。各々のプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅの内で、対応するデュアル・ダマシン・ビア・バー４７０は、該デュアル・ダマシン・ビア・バー４７０の底面４８５Ａの長さ全体に沿って、各々のデュアル・ダマシン・ビア・バー４６５の上面４８５Ｂの長さ全体に接触し、電気的に接続される。異なるプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅのデュアル・ダマシン・ビア・バー４７５は、相互に接触せず、電気的に接続されない。異なるプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅのデュアル・ダマシン・ビア・バー４７０は、相互に接触せず、電気的に接続されない。異なるプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅのデュアル・ダマシン・ビア・バー４６５は、相互に接触せず、電気的に接続されない。３つのレベルのデュアル・ダマシン・ビア・バーが図１３に示されるが、ビア・バーを含むいかなる数の相互接続レベルも、キャパシタのプレートを形成するように積層させることができる。
【００３７】
このように、本発明は、デュアル・ダマシン配線の形成を改善し、デュアル・ダマシン配線効率を向上させる新規な配線構造体を提供する。
【００３８】
本発明の実施形態の上記の説明は、本発明の理解のために与えられるものである。本発明は、本明細書で説明された特定の実施形態に限定されるものではなく、本発明の範囲から逸脱することなく当業者に明らかとなる種々の修正、再構成、及び置換が可能であることが理解されるであろう。したがって、添付の特許請求の範囲は、本発明の真の精神及び範囲内にあるものとして、このような修正及び変更の全てを網羅することが意図されている。
【図面の簡単な説明】
【００３９】
【図１】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図２】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図３】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図４】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図５】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図６】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図７】図６の平面図である。
【図８】本発明に係るデュアル・ダマシン配線及びデュアル・ダマシン・ビア・バーの種々の組み合わせを示す平面図である。
【図９】図８の線３Ｂ−３Ｂを通る断面図である。
【図１０】本発明に係るインダクタを示す平面図である。
【図１１】図１０の線４Ｂ−４Ｂを通る断面図である。
【図１２】本発明に係るキャパシタを示す平面図である。
【図１３】図１２の線５Ｂ−５Ｂを通る断面図である。
【技術分野】
【０００１】
本発明は集積回路の分野に関し、より具体的には、デュアル・ダマシン配線構造体、及び該デュアル・ダマシン配線構造体を形成する方法に関する。
【背景技術】
【０００２】
デュアル・ダマシン配線は、従来の相互接続方法に比べて密度を高められるため、半導体及び他の構造体を集積回路に相互接続する方法として用いられる。業界では、デュアル・ダマシン配線の形成方法を改善し、デュアル・ダマシン配線効率を向上させる新たなデュアル・ダマシン配線構造体を絶えず探している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
デュアル・ダマシン配線の作成方法を改善し、デュアル・ダマシン配線効率を向上させる新たなデュアル・ダマシン配線構造体を提供することである。
【課題を解決するための手段】
【０００４】
本発明の第１の態様は、第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、該第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が該第１の誘電体層の上面から該第１の誘電体層の底面に向かって該第１の誘電体層の厚さと比べて小さいか、等しいか、又は大きい距離にわたって延びる、第１の相互接続レベルと、該第１の誘電体層の真上にあって、該第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、該第２のデュアル・ダマシン導電性配線の各々が該第２の誘電体層の上面から該第２の誘電体層の底面に向かって該第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルと、該第２の相互接続レベル内にあって、該多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び該多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、該長さ及び幅が該第２の誘電体層の該上面によって画定される面に延びるデュアル・ダマシン導電性ビア・バーと、を備えるデュアル・ダマシン構造体である。
【０００５】
本発明の第２の態様は、第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、該第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が該第１の誘電体層の上面から該第１の誘電体層の底面に向かって該第１の誘電体層の厚さと比べて小さい距離にわたって延びる、第１の相互接続レベルを形成するステップと、該第１の誘電体層の真上にあって、該第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、該第２のデュアル・ダマシン導電性配線の各々が該第２の誘電体層の上面から該第２の誘電体層の底面に向かって該第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルを形成するステップと、該第２の相互接続レベル内にあって、該多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び該多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、該長さ及び幅が該第２の誘電体層の該上面によって画定される面に延びるデュアル・ダマシン導電性ビア・バーを形成するステップとを含む、デュアル・ダマシン構造体を形成する方法である。
【０００６】
本発明の第３の態様は、（ａ）基板を準備するステップと、（ｂ）該基板の上面に誘電体層を形成するステップと、（ｃ）幅と比べて大きい長さを有するビア・バー開口部であって、該長さ及び幅が該誘電体層の上面によって画定される面に延び、該誘電体層の厚さ全体を通って延びるビア・バー開口部を、該誘電体層に形成するステップと、（ｄ）該ビア・バー開口部に位置合わせされ、該誘電体層の該上面から該誘電体層の底面に向かって、該誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチ（溝）を、該誘電体層にエッチングするステップと、（ｅ）該ビア・バー開口部を充填する反射防止膜を該誘電体層の該上面に塗布するステップと、（ｆ）マスク層を該反射防止膜の上面に塗布するステップと、（ｇ）該ビア・バー開口部から該反射防止膜をエッチングし、該誘電体層の該上面から該誘電体層の該底面に向かって該誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチを、該誘電体層の該ビア・バー開口部上に形成するステップと、（ｈ）該マスク層及びすべての残留反射防止膜を除去するステップと、（ｉ）該第１のトレンチ及び該ビア・バー開口部を導電体によって充填するステップとを含む、デュアル・ダマシン構造体を形成する方法である。
【発明を実施するための最良の形態】
【０００７】
本発明の特徴は、特許請求の範囲に記述される。しかしながら、本発明自体は、添付図面と併せて読まれたときに、例示的な実施形態に関する以下の詳細な説明を参照することによって、最も良く理解されるであろう。
【０００８】
ダマシン・プロセスは、配線トレンチ又はビア開口部を誘電体層に形成し、トレンチを充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、余分な導電体を除去して導電体の表面が誘電体層の表面と同一面になるように化学的機械研磨（ＣＭＰ）処理を行うことによって、ダマシン配線（又はダマシン・ビア）を形成するプロセスである。
【０００９】
デュアル・ダマシン・プロセスは、誘電体層の厚さ全体を通してビア開口部を形成し、続いて、いずれかの所与の断面において、該誘電体層の途中までトレンチを形成するプロセスである。全てのビア開口部は、上方の一体型配線トレンチ及び下方の配線トレンチと交わるが、全てのトレンチがビア開口部と交わる必要はない。トレンチ及びビア開口部を充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、トレンチの中の導電体の表面が誘電体層の表面と同一面になるようにＣＭＰ処理を行うことによって、デュアル・ダマシン配線と、一体型デュアル・ダマシン・ビアを有するデュアル・ダマシン配線とを形成する。
【００１０】
図１から図６までは、本発明に係るダマシン配線要素の形成を示す断面図である。図１において、誘電体拡散バリア層１１５が、基板１０５の上面１００に形成される。誘電体拡散バリア層１１５の上面１１０には、層間誘電体（ＩＬＤ）層１２０が形成される。ＩＬＤ層１２０は、層間誘電体の付加的な層と誘電体拡散バリア層とを含むことができる。基板１０５は、電界効果トランジスタ（ＦＥＴ）、ＳｉＧｅバイポーラ・トランジスタを含むバイポーラ・トランジスタ、ダイオード、抵抗、キャパシタ、及び／又はインダクタなどの集積回路デバイスと、誘電体拡散バリア層１１５及びＩＬＤ層１２０に形成されることになる配線構造体にこれらのデバイスを接続する、これらのデバイスへのコンタクトとを含むことができる。
【００１１】
誘電体拡散バリア層１１５の材料の例には、窒化シリコン、炭化シリコン、及び他の誘電体材料が含まれるが、これらに限定されるものではない。ＩＬＤ層１２０については、ＩＬＤの例として、バルク又は多孔性の酸化シリコン、ＳｉＣｘＯｙＨｚ、ミシガン州ミッドランド所在のＤｏｗ Ｃｈｅｍｉｃａｌ社が製造するＳｉＬＫ（商標）（ポリ（アリーレン）エーテル）、及び他の誘電体材料を挙げることができる。１つの例においては、誘電体拡散バリア層１１５はＳｉＣＮ又はＳｉ３Ｎ４であり、その厚さは約５０ｎｍから約１０ｍｍであり、ＩＬＤ層１２０の厚さは約２００ｎｍから約６ミクロンである。
【００１２】
図２においては、フォトレジスト層１２５がＩＬＤ層１２０の上面１３０に形成され、開口部１３５Ａ、１３５Ｃ、１３５Ｄ、及び１３５Ｅが、それぞれの領域１４０Ａ、１４０Ｃ、１４０Ｄ、及び１４０Ｅにおけるフォトレジスト層を除去することによって、これらの領域のフォトレジスト層内に形成される。開口部１３５Ａ、１３５Ｃ、１３５Ｄ、及び１３５Ｅは、当該技術分野でよく知られている多数のフォトリソグラフィ・プロセスのいずれかによって形成することができる。底部反射防止膜（ＢＡＲＣ）がない場合には、ＩＬＤ層１２０の上面１３０が、開口部１３５Ａ、１３５Ｃ、１３５Ｄ、及び１３５Ｅの中で露出する。代替的に、ＩＬＤ層１２０の上面１３０の上及びフォトレジスト層１２５の下に、当該技術分野で知られているスピン・オン法又は化学的気相堆積（ＣＶＤ）法を用いて堆積させたＢＡＲＣを利用することができるであろう。フォトレジスト層１２５は、領域１４０Ｂにおいては除去されない。
【００１３】
図３においては、例えば反応性イオン・エッチング（ＲＩＥ）プロセスを誘電体拡散バリア層１１５上のＩＬＤ層１２０に選択的に用いて、フォトレジスト層１２５によって覆われていない該ＩＬＤ層１２０のそれぞれの領域１４０Ａ、１４０Ｃ、１４０Ｄ、及び１４０Ｅに、ビア開口部１４５Ａと、ビア・バー開口部１４５Ｃ、１４５Ｄ、及び１４５Ｅとを形成した。当該技術分野でよく知られているあらゆる適切なＲＩＥプロセスを用いることができる。第１の層が第２の層より速い速度でエッチングされるときには、エッチング・プロセスは、該第２の層の上の該第１の層に選択的に作用することになる。誘電体拡散バリア層１１５の上面１１０は、ビア開口部１４５Ａ並びにビア・バー開口部１４５Ｃ、１４５Ｄ、及び１４５Ｅ内で露出する。ビア開口部１４５Ａは幅Ｗ１を有し、ビア・バー開口部１４５Ｃは幅Ｗ２を有し、ビア・バー開口部１４５Ｄは幅Ｗ３を有し、ビア・バー開口部１４５Ｅは幅Ｗ４を有する。第１の例においては、Ｗ１＝Ｗ２＝Ｗ３＝Ｗ４である。第２の例においては、Ｗ１、Ｗ２、Ｗ３、及びＷ４は、各々が約１４０ｎｍである。第３の例においては、Ｗ２、Ｗ３、及びＷ４は、各々が独立にＷ１より大きい。
【００１４】
図４においては、フォトレジスト層１２５（図３を参照）が除去される。当該技術分野で知られるように、反射防止膜（ＡＲＣ）１５０がＩＬＤ層１２０の上面１３０に塗布され、ビア開口部１４５Ａ並びにビア・バー開口部１４５Ｃ、１４５Ｄ、及び１４５Ｅを充填する。フォトレジスト層１５５がＡＲＣ１５０の上面１６０に塗布され、開口部１６５Ａ、１６５Ｂ、１６５Ｃ、及び１６５Ｅが、それぞれの領域１４０Ａ、１４０Ｂ、１４０Ｃ、及び１４０Ｅにおいてフォトレジスト層に形成される。当該技術分野で知られるように、開口部１６５Ａ、１６５Ｂ、１６５Ｃ、及び１６５Ｅは、ＩＬＤ層１２０のビア開口部若しくはビア・バー開口部、又は、基板上の先行層構造体に位置合わせされる。開口部１６５Ａ及び１６５Ｃは、それぞれＩＬＤ層１２０のビア開口部１４５Ａ及び１４５Ｃに位置合わせされ、ビア開口部（トレンチ）１４５Ａ及び１４５Ｃより幅が広い。１つの例においては、ＡＲＣ１５０は、ビア開口部又はビア・バー開口部がない範囲においては、厚さが約５０ｎｍから約８００ｎｍであり、ビア開口部又はビア・バー開口部がある範囲においては、ボイドフリー（空隙なし）に該ビア開口部又はビア・バー開口部を充填する。
【００１５】
ビア・ホール及びビア・バーの両方の存在は、良好なＡＲＣ層１５０充填の達成をより困難なものにする。ビア・バーはビア・ホールよりはるかに大きい容積を有するため、ＡＲＣ層１５０はビア・バーに引き込まれる傾向があり、このことにより、感度が増大し、その後のトレンチ（トラフ）・エッチング・ステップの際に、ＡＲＣ層１５０を通って誘電体拡散バリア層１１５まで、又は該誘電体拡散バリア層１１５を超えて、エッチングされる結果となる。これを避けるために、ＡＲＣ層１５０の充填を、スピン塗布プロセスの一部としてショット・サイズ（滴下量）を増加する（例えば、Ｓｈｉｐｌｅｙ ＡＲ１４ ＡＲＣを用いる２００ｍｍウェハの場合は、ショット・サイズを１．５ｍｌから５ｍｌに増加する）ことによって、多段階のＡＲＣ塗布後ベーク処理を用いてビア・バー内へのリフローを増すことによって、又はＡＲＣを二度塗布しアニールする２段階ＡＲＣ塗布及び硬化プロセスを用いることによって、最適化する必要がある。ＡＲＣ充填を最適化するときは、トレンチ・エッチング・プロセスが、トレンチのレジスト・プロファイルの劣化を引き起こす過剰なＡＲＣを通してエッチングをする必要がないように、ビア・ホール又はビア・バーのない領域におけるＡＲＣの厚さを最小（例えば、５０−２００ｎｍ）に保つことが重要である。
【００１６】
図５においては、フォトレジスト層１５５（図４を参照）によって保護されていないすべてのＡＲＣ１５０、ＩＬＤ層１２０、及び誘電体拡散バリア層１１５を除去するために、一連のＲＩＥプロセスが実施される。当該技術分野でよく知られているあらゆる適切なＲＩＥプロセスを用いることができる。フォトレジスト層１５５（図４を参照）は、誘電体拡散バリア層１１５のエッチング前に、エッチングの一部として除去された。領域１４０Ａにおいては、ＩＬＤ層１２０内への深さＤを有し、ビア開口部１４５Ａの上に位置合わせされた配線トレンチ１７０Ａが、形成される。領域１４０Ｂにおいては、領域内におけるＩＬＤ層１２０への深さＤを有する配線トレンチ１７０Ｂが形成される。領域１４０Ｃにおいては、ＩＬＤ層１２０内への深さＤを有し、ビア・バー開口部１４５Ｃの上に位置合わせされた配線トレンチ１７０Ｃが、形成される。１つの例においては、Ｄは、ＩＬＤ層１２０の厚さの約３０％から約７０％である。ビア開口部１４５Ａ並びにビア・バー開口部１４５Ｃ及び１４５Ｅの底部からは、さらに誘電体拡散バリア層１１５が除去される。配線トレンチ１７０Ａは幅Ｗ５を有し、配線トレンチ１７０Ｂは幅Ｗ６を有し、配線トレンチ１７０Ｃは幅Ｗ７を有する。第１の例においては、Ｗ５＝Ｗ６＝Ｗ７である。第２の例においては、Ｗ５はＷ１より大きい。第３の例いては、Ｗ７はＷ２より大きい。第４の例においては、Ｗ５、Ｗ６、及びＷ７は、約１４０ｎｍから約１ｍｍの間である。
【００１７】
図６は、図７の線１Ｆ−１Ｆを通る断面図である。図６では、領域１４０Ａにおいて、一体型デュアル・ダマシン・ビア１８０Ａを有するデュアル・ダマシン配線１７５Ａが、配線トレンチ１７０Ａ並びに開口部１４５Ａ（図５を参照）の中に形成される。領域１４０Ｂにおいては、デュアル・ダマシン配線１７５Ｂが、配線トレンチ１７０Ｂ（図５を参照）の中に形成される。領域１４０Ｃにおいては、一体型デュアル・ダマシン・ビア・バー１８０Ｃを有するデュアル・ダマシン配線１７５Ｃが、配線トレンチ１７０Ｃ及びビア・バー開口部１４５Ｄ（図５を参照）の中に形成される。領域１４０Ｄにおいては、デュアル・ダマシン・ビア・バー１８０Ｄが、ビア・バー開口部１４５Ｄ（図５を参照）の中に形成される。領域１４０Ｅにおいては、デュアル・ダマシン・ビア・バー１８０Ｅが、ビア・バー開口部１４５Ｅ（図５を参照）の中に形成される。デュアル・ダマシン配線１７５Ａ、１７５Ｂ、及び１７５Ｃと、デュアル・ダマシン・ビア１８０Ａと、デュアル・ダマシン・ビア・バー１８０Ｃ、１８０Ｄ、及び１８０Ｅは、各々が任意の導電性ライナ１８５及びコア導電体１９０を含む。デュアル・ダマシン配線１７５Ａ、１７５Ｂ、及び１７５Ｃと、デュアル・ダマシン・ビア１８０Ａと、デュアル・ダマシン・ビア・バー１８０Ｃ、１８０Ｄ、及び１８０Ｅは、共形（コンフォーマル）な導電性材料を１つ又はそれ以上堆積させて導電性ライナ１８５を形成し、導電性シード層（１つの例においては、導電性シード層は銅である）を堆積させ、導電性材料を電気メッキ法又はその組み合わせによって処理してコア導電体１９０を形成し、続いてＣＭＰによりＩＬＤ層１２０の上面１３０からすべての余分なライナ及びコア材料を除去することによって、形成される。代替的に、シード層は、電気メッキ処理ではなくＣＶＤプロセスによって形成することができる。堆積プロセスの例には、物理的気相堆積（ＰＶＤ）法、イオン化ＰＶＤ（ＩＰＶＤ）法、自己イオン化プラズマ（ＳＩＰ）堆積法、ホロー・カソード・マグネトロン（ＨＣＤ）堆積法、化学的気相堆積（ＣＶＤ）法、及び原子層堆積（ＡＬＤ）法が含まれるが、これらに限定されるものではない。
【００１８】
ビア・ホール及びビア・バーの両方の存在は、ボイドフリーなＣｕ充填の達成をより困難なものにする。ビア・バーは、ビア・ホールよりはるかに大きい容積を有し、設計又はプロセスの問題のいずれかによってより幅広くなる可能性があるため、電気メッキされたＣｕにおけるボイドを避けるように注意を払わなければならない。具体的には、Ｃｕ電気メッキは、一般に、以下の３つのステップ、すなわち、１）低電流メッキによる開始ステップ、２）中電流メッキによるギャップ充填ステップ、３）高電流メッキによる過負荷ステップ、によって実施される。ステップ３）の高電流メッキによる過負荷ステップはギャップ充填が劣り、ビア・バーを完全に充填するように十分な時間をかけて、中電流メッキのステップ２）を実施しなければならない。
【００１９】
デュアル・ダマシン配線１７５Ａ、１７５Ｂ、及び１７５Ｃ、並びに、デュアル・ダマシン・ビア・バー１８０Ｄ及び１８０Ｅのそれぞれの上面１９５Ａ、１９５Ｂ、１９５Ｃ、１９５Ｄ、及び１９５Ｅは、ＩＬＤ層１２０の上面１３０と実質的に同一面にある。デュアル・ダマシン・ビア・バー１８０Ｄとデュアル・ダマシン・ビア・バー１８０Ｅとの間の１つの違いは、デュアル・ダマシン・ビア・バー１８０Ｄは誘電体拡散バリア層１１５を貫通して延びないのに対し、デュアル・ダマシン・ビア・バー１８０Ｅは誘電体拡散バリア層１１５を貫通して延びることである。デュアル・ダマシン・ビア・バー１８０Ｃとデュアル・ダマシン・ビア・バー１８０Ｅとの間の１つの違いは、デュアル・ダマシン・ビア・バー１８０ＣはＩＬＤ層１２０の上面１３０まで延びないのに対し、デュアル・ダマシン・ビア・バー１８０ＥはＩＬＤ層１２０の上面１３０まで延びることである。（第１の意味においては、デュアル・ダマシン・ビア・バー１８０Ｃはデュアル・ダマシン配線１７５Ｃの底部までしか延びないが、デュアル・ダマシン・ビア・バー１８０Ｃはデュアル・ダマシン配線１７５Ｃと一体であるため、第２の意味では、デュアル・ダマシン・ビア・バー１８０ＣはＩＬＤ層１２０の上面１３０まで延びる。デュアル・ダマシン・ビア・バー１８０Ｃとデュアル・ダマシン・ビア・バー１８０Ｅとの間の比較は、第１意味において行われる。）
【００２０】
導電性ライナ１８５の材料は、コア導電体１９０の材料に対する拡散バリアとなるように選ぶことができる。誘電体拡散バリア層１１５の材料は、コア導電体１９０の材料に対する誘電体拡散バリアとなるように選択することができる。導電性ライナ１８５に適した材料には、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それらの組み合わせが含まれるが、これらに限定されるものではない。コア導電体１９０に適した材料には、銅、タングステン、アルミニウム、アルミニウム−銅合金、及びポリシリコンが含まれるが、これらに限定されるものではない。
【００２１】
図７は図６の平面図である。図７においては、デュアル・ダマシン配線１７５Ａは、Ｌ軸と平行に縦方向に延び、Ｌ軸と直交するＷ軸と平行に、横（幅）方向に距離Ｗ５にわたって延びる。デュアル・ダマシン・ビア１８０Ａは、Ｌ軸方向に距離Ｌ１にわたって延び、Ｗ軸方向に距離Ｗ１にわたって延びる。１つの例においては、Ｌ１＝Ｗ１である。デュアル・ダマシン配線１７５Ｂは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ６にわたって延びる。デュアル・ダマシン配線１７５Ｃは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ７にわたって延び、デュアル・ダマシン・ビア・バー１８０Ｃは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ２にわたって延びる。デュアル・ダマシン・ビア・バー１８０Ｄは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ３にわたって延びる。デュアル・ダマシン・ビア・バー１８０Ｅは、Ｌ軸方向に任意の距離にわたって延び、Ｗ軸方向に距離Ｗ４にわたって延びる。
【００２２】
デュアル・ダマシン配線１７５Ａ及び一体型デュアル・ダマシン・ビア１８０Ａは、第１の配線構造体の例である。デュアル・ダマシン配線１７５Ｂは、第２の配線構造体の例である。デュアル・ダマシン配線１７５Ｃ及び一体型デュアル・ダマシン・ビア・バー１８０Ｃは、第３の配線構造体の例である。デュアル・ダマシン・ビア・バー１８０Ｄは、第４の配線構造体の例であり、デュアル・ダマシン・ビア・バー１８０Ｅは、本発明の第５の配線構造体の例である。以下に説明されるように、これら５つの配線構造体のすべては、（一種の配線と考えることができる）端子パッドのような他のものと共に、相互に、及び、ＦＥＴ、ＳｉＧｅバイポーラ・トランジスタを含むバイポーラ・トランジスタ、ダイオード、抵抗、キャパシタ、及び／又はインダクタのようなデバイスに接続して、集積回路を形成することができる。
【００２３】
典型的な用途においては、（各々が、ＩＬＤ内に形成されたデュアル・ダマシン配線、デュアル・ダマシン・ビア、及びデュアル・ダマシン・ビア・バーを含み、任意選択で誘電体拡散バリア層を含む）いくつかの相互接続レベルが、順次上に重ねて積層される。最も低い相互接続レベルは、基板に最も近い相互接続レベルであり、最も高い相互接続レベルは、基板から最も遠い相互接続レベルである。
【００２４】
本発明以前には、デュアル・ダマシン配線１７５Ａのような配線は、隣接する下方相互接続レベルにおける配線構造体に、ビア（例えばデュアル・ダマシン・ビア１８０Ａ）を通して電気的に接続することができるのみであり、デュアル・ダマシン配線１７５Ａ及び１７５Ｂのような配線は、隣接する上方相互接続レベルにおける配線構造体に、該上方相互接続レベルに位置するビア（例えばデュアル・ダマシン・ビア１８０Ａ）を通して電気的に接続することができるのみであった。デュアル・ダマシン・ビア・バー１８０Ｃ及び１８０Ｅのようなビア・バーは、デュアル・ダマシン・ビア・バーを含む中間の相互接続レベルによって分離された相互接続レベルにおける配線構造体を電気的に接続することを可能にする。
【００２５】
配線は、相互接続レベル内で信号又は電力を水平方向に運ぶ。ビアは、相互接続レベル内及び相互接続レベル間で、信号及び電力を垂直方向に運ぶ。ビア・バーは、相互接続レベル内で信号又は電力を水平方向及び垂直方向に運ぶ。
【００２６】
図８は、本発明によるデュアル・ダマシン配線及びデュアル・ダマシン・ビア・バーの種々の組み合わせを示す平面図であり、図９は、図８の線３Ｂ−３Ｂを通る断面図である。図８及び図９においては、誘電体拡散バリア層２０５とＩＬＤ層２１０とを含む下方相互接続レベル２００が、基板１０５の上に形成される。第１の相互接続レベル２００の上には、誘電体拡散バリア層２１８とＩＬＤ層２２０とを含む上方相互接続レベル２１５が形成される。上方相互接続レベル２１５には、デュアル・ダマシン配線２２２、２２４、２３０、及び２７２と、デュアル・ダマシン・ビア・バー２２６、２３２、２３８、２４０、２４４、２５０、２５４、２５６、２６０、及び２６８と、デュアル・ダマシン・ビア２７４が形成される。下方相互接続レベル２００には、デュアル・ダマシン配線２２８、２３４、２４２、２４６、２５８、２６２、及び２７６と、デュアル・ダマシン・ビア・バー２３６、２４８、２５２、２６４、及び２７０が形成される。
【００２７】
デュアル・ダマシン配線２２４は、デュアル・ダマシン・ビア・バー２２６を通して、デュアル・ダマシン配線２２８に電気的に接続される。デュアル・ダマシン配線２３０は、デュアル・ダマシン・ビア・バー２３２を通して、デュアル・ダマシン配線２３４に電気的に接続され、デュアル・ダマシン配線２３４はさらに、デュアル・ダマシン・ビア・バー２３６を通して、基板１０５におけるデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。
【００２８】
デュアル・ダマシン・ビア・バー２４０は、デュアル・ダマシン配線２４２に電気的に接続される。デュアル・ダマシン・ビア・バー２４４は、デュアル・ダマシン配線２４６に電気的に接続され、デュアル・ダマシン配線２４６はさらに、デュアル・ダマシン・ビア・バー２４８を通して、基板１０５におけるデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。デュアル・ダマシン・ビア・バー２５０は、デュアル・ダマシン・ビア・バー２５２に電気的に接続され、デュアル・ダマシン・ビア・バー２５２はさらに、基板１０５におけるデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。
【００２９】
デュアル・ダマシン・ビア・バー２５６は、デュアル・ダマシン配線２５８の上で延びるが、デュアル・ダマシン・ビア・バーとデュアル・ダマシン配線との間に介在する誘電体拡散バリア層２１８のために、デュアル・ダマシン配線２５８に電気的に接続されない。デュアル・ダマシン・ビア・バー２６０は、デュアル・ダマシン配線２６２の上で延びるが、デュアル・ダマシン・ビア・バーとデュアル・ダマシン配線との間に介在する誘電体拡散バリア層２１８のために、デュアル・ダマシン配線２６２に電気的に接続されない。デュアル・ダマシン配線２６２はさらに、デュアル・ダマシン・ビア・バー２６４を通して、基板１０５におけるデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。デュアル・ダマシン・ビア・バー２６８は、デュアル・ダマシン・ビア・バー２７０の上で延びるが、２つのデュアル・ダマシン・ビア・バーの間に介在する誘電体拡散バリア層２１８のために、デュアル・ダマシン・ビア・バー２７０に電気的に接続されない。デュアル・ダマシン・ビア・バー２７０はさらに、基板１０５内のデバイスに接続されるか、又は基板１０５のさらに下方の相互接続レベルに接続される。各々がそれぞれの相互接続レベルの対応する誘電体拡散バリア層を貫通して延びないデュアル・ダマシン・ビア・バーを積層させることが可能である。
【００３０】
デュアル・ダマシン配線２７２は、デュアル・ダマシン・ビア２７４を通して、デュアル・ダマシン配線２７６に電気的に接続される。
【００３１】
デュアル・ダマシン配線２２２、２２４、及び２３０と、デュアル・ダマシン・ビア・バー２３８、２４０、２４４、２５０、２５４、２５６、２６０、及び２６８は、上方相互接続レベル２１５及び下方相互接続レベル２００における配線構造体間に示された接続の組み合わせのいずれかを用いて、上方の隣接する相互接続レベル２８０における（端子パッドを含む）付加的な配線構造体に電気的に接続することができる。したがって、いかなる数の相互接続レベルも構築することができる。
【００３２】
図１０は、本発明によるインダクタを示す平面図であり、図１１は、図１０の線４Ｂ−４Ｂを通る断面図である。図１０においては、インダクタ３００は、らせん形導電性デュアル・ダマシン・ビア・バーのスタック３０５（図１１を参照）を含む。スタック３０５の第１の端部３１０は、デュアル・ダマシン・ビア３２０によって、デュアル・ダマシン配線３１５に接続される。スタック３０５の第２の端部３２５は、デュアル・ダマシン・ビア３３５によって、デュアル・ダマシン配線３３０に接続される。
【００３３】
図１１を参照すると、第１の相互接続レベル３４０が、基板３４５の上に形成される。第１の相互接続レベル３４０の上には、第２の相互接続レベル３５０が形成される。第２の相互接続レベル３５０の上には、第３の相互接続レベル３５５が形成される。第３の相互接続レベル３５５の上には、第４の相互接続レベル３６０が形成される。第１の相互接続レベル３４０には、第１のらせん形導電性デュアル・ダマシン・ビア・バー３６５が形成される。第２の相互接続レベル３５０には、第２のらせん形導電性デュアル・ダマシン・ビア・バー３７０が形成される。第３の相互接続レベル３５５には、第３のらせん形導電性デュアル・ダマシン・ビア・バー３７５が形成される。デュアル・ダマシン・ビア・バー３７５は、該デュアル・ダマシン・ビア・バー３７５の底面３８０Ａの長さ全体に沿って、デュアル・ダマシン・ビア・バー３７０の上面３８０Ｂの長さ全体に接触し、電気的に接続される。デュアル・ダマシン・ビア・バー３７０は、該デュアル・ダマシン・ビア・バー３７０の底面３８５Ａの長さ全体に沿って、デュアル・ダマシン・ビア・バー３６５の上面３８５Ｂの長さ全体に接触し、電気的に接続される。３つのらせん形デュアル・ダマシン・ビア・バーが図１１に示されるが、隣接する相互接続レベルにおけるいかなる数のらせん形ビア・バーも、インダクタを形成するように積層させることができる。
【００３４】
図１１において、デュアル・ダマシン・ビア３２０並びにデュアル・ダマシン・ビア・バー３６５、３７０、及び３７５は、例えばデュアル・ダマシン配線３１５より狭い断面を持つものとして示されるが、デュアル・ダマシン・ビア・バー３６５、３７０、及び３７５は、（インダクタ３００のコイル間に誘電体材料を残すための間隔調節を用いて）デュアル・ダマシン配線３１５と同じ幅とすることもできる。
【００３５】
図１２は、本発明によるキャパシタを示す平面図であり、図１３は、図１２の線５Ｂ−５Ｂを通る断面図である。図１２において、キャパシタ４００は、プレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅを含む（図１３も参照）。プレート４０５Ｂの第１の端部４１０Ｂは、デュアル・ダマシン・ビア４２０Ｂによって、デュアル・ダマシン配線４１５に接続される。プレート４０５Ｄの第１の端部４１０Ｄは、デュアル・ダマシン・ビア４２０Ｄによって、デュアル・ダマシン配線４１５に接続される。プレート４０５Ａの第１の端部４２５Ａは、デュアル・ダマシン・ビア４４５Ａによって、デュアル・ダマシン配線４４０に接続される。プレート４０５Ｃの第１の端部４２５Ｃは、デュアル・ダマシン・ビア４４５Ｃによって、デュアル・ダマシン配線４４０に接続される。プレート４０５Ｅの第１の端部４３５Ｅは、デュアル・ダマシン・ビア４４５Ｅによって、デュアル・ダマシン配線４４０に接続される。
【００３６】
図１３を参照すると、第１の相互接続レベル４４０が、基板４４５の上に形成される。第１の相互接続レベル４４０の上には、第２の相互接続レベル４５０が形成される。第２の相互接続レベル４５０の上には、第３の相互接続レベル４５５が形成される。第３の相互接続レベル４５５の上には、第４の相互接続レベル４６０が形成される。各々のプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅは、第１の相互接続レベル４４０に形成されたデュアル・ダマシン・ビア・バー４６５と、第２の相互接続レベル４５０に形成されたデュアル・ダマシン・ビア・バー４７０と、第３の相互接続レベル４５５に形成されたデュアル・ダマシン・ビア・バー４７５と、を含む。各々のプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅの内で、対応するデュアル・ダマシン・ビア・バー４７５は、該デュアル・ダマシン・ビア・バー４７５の底面４８０Ａの長さ全体に沿って、各々のデュアル・ダマシン・ビア・バー４７０の上面４８０Ｂの長さ全体に接触し、電気的に接続される。各々のプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅの内で、対応するデュアル・ダマシン・ビア・バー４７０は、該デュアル・ダマシン・ビア・バー４７０の底面４８５Ａの長さ全体に沿って、各々のデュアル・ダマシン・ビア・バー４６５の上面４８５Ｂの長さ全体に接触し、電気的に接続される。異なるプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅのデュアル・ダマシン・ビア・バー４７５は、相互に接触せず、電気的に接続されない。異なるプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅのデュアル・ダマシン・ビア・バー４７０は、相互に接触せず、電気的に接続されない。異なるプレート４０５Ａ、４０５Ｂ、４０５Ｃ、４０５Ｄ、及び４０５Ｅのデュアル・ダマシン・ビア・バー４６５は、相互に接触せず、電気的に接続されない。３つのレベルのデュアル・ダマシン・ビア・バーが図１３に示されるが、ビア・バーを含むいかなる数の相互接続レベルも、キャパシタのプレートを形成するように積層させることができる。
【００３７】
このように、本発明は、デュアル・ダマシン配線の形成を改善し、デュアル・ダマシン配線効率を向上させる新規な配線構造体を提供する。
【００３８】
本発明の実施形態の上記の説明は、本発明の理解のために与えられるものである。本発明は、本明細書で説明された特定の実施形態に限定されるものではなく、本発明の範囲から逸脱することなく当業者に明らかとなる種々の修正、再構成、及び置換が可能であることが理解されるであろう。したがって、添付の特許請求の範囲は、本発明の真の精神及び範囲内にあるものとして、このような修正及び変更の全てを網羅することが意図されている。
【図面の簡単な説明】
【００３９】
【図１】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図２】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図３】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図４】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図５】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図６】本発明に係るデュアル・ダマシン配線要素の形成を示す断面図である。
【図７】図６の平面図である。
【図８】本発明に係るデュアル・ダマシン配線及びデュアル・ダマシン・ビア・バーの種々の組み合わせを示す平面図である。
【図９】図８の線３Ｂ−３Ｂを通る断面図である。
【図１０】本発明に係るインダクタを示す平面図である。
【図１１】図１０の線４Ｂ−４Ｂを通る断面図である。
【図１２】本発明に係るキャパシタを示す平面図である。
【図１３】図１２の線５Ｂ−５Ｂを通る断面図である。
【特許請求の範囲】
【請求項１】
第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、前記第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が前記第１の誘電体層の上面から前記第１の誘電体層の底面に向かって前記第１の誘電体層の厚さと比べて小さいか、等しいか、又は大きい距離にわたって延びる、第１の相互接続レベルと、
前記第１の誘電体層の真上にあって、前記第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、前記第２のデュアル・ダマシン導電性配線の各々が前記第２の誘電体層の上面から前記第２の誘電体層の底面に向かって前記第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルと、
前記第２の相互接続レベル内にあり、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面内に延びるデュアル・ダマシン導電性ビア・バーと、
を含むデュアル・ダマシン構造体。
【請求項２】
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と概ね等しい長さを有するデュアル・ダマシン導電性ビアであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面内に延びるデュアル・ダマシン導電性ビアをさらに含む、請求項１に記載の構造体。
【請求項３】
前記第１の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面から前記第１の誘電体層の前記底面に向かって付加的なデュアル・ダマシン導電性ビア・バーと前記第１の誘電体層の前記底面との間の距離と比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーをさらに含む、請求項１に記載の構造体。
【請求項４】
前記第１の相互接続レベル内にあって、前記第１の誘電体層の前記上面から前記第１の誘電体層の前記底面に向かって前記第１の誘電体層の前記厚さと比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーをさらに含む、請求項１に記載の構造体。
【請求項５】
前記第１の誘電体層は、底面が前記第１の誘電体層の前記底面と同一の広がりを持つ第１の誘電体拡散バリア層を含み、前記第２の誘電体層は、底面が前記第２の誘電体層の前記底面と同一の広がりを持つ第２の誘電体拡散バリア層を含む、請求項１に記載の構造体。
【請求項６】
前記誘電体拡散バリア層が、窒化シリコン及び炭化シリコンからなる群から選択された、請求項５に記載の構造体。
【請求項７】
（ａ）前記第１の誘電体層におけるらせん形デュアル・ダマシン導電性ビア・バー、
（ｂ）前記第２の誘電体層におけるらせん形デュアル・ダマシン導電性ビア・バー、又は、
（ｃ）前記第１及び第２の誘電体層の両方にあって、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、らせん形デュアル・ダマシン導電性ビア・バー、
をさらに含む、請求項１に記載の構造体。
【請求項８】
各々の上縁部が対応する相互接続レベルの上面と同一面にあり、各々の底縁部が対応する相互接続レベルの底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されるらせん形デュアル・ダマシン導電性ビア・バーを各々が含む１つ又はそれ以上の付加的な相互接続レベルをさらに含む、請求項１に記載の構造体。
【請求項９】
（ａ）第１の付加的なデュアル・ダマシン導電性ビア・バーを備えるキャパシタの第１のプレート、及び、前記第２の誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備える前記キャパシタの第２のプレート、又は、
（ｂ）前記第１及び第２の誘電体層の両方に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレート、及び、前記第１及び第２の誘電体層の両方に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、前記キャパシタの第２のプレート、
をさらに含む、請求項１に記載の構造体。
【請求項１０】
付加的な誘電体層に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートと、
前記付加的な誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第２のプレートと、
をさらに含む、請求項１に記載の構造体。
【請求項１１】
前記デュアル・ダマシン導電性配線、前記デュアル・ダマシン導電性ビア、及び前記デュアル・ダマシン導電性ビア・バーが、銅、アルミニウム、アルミニウム−銅合金、ポリシリコン、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それらの組み合わせからなる群から選択された同一の導電体を含む、請求項１に記載の構造体。
【請求項１２】
前記誘電体層が、酸化シリコン、ＳｉＣｘＯｙＨｚ、及びＳｉＬＫ（商標）からなる群から選択された、請求項１に記載の構造体。
【請求項１３】
デュアル・ダマシン構造体を形成する方法であって、
第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、前記第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が前記第１の誘電体層の上面から前記第１の誘電体層の底面に向かって前記第１の誘電体層の厚さと比べて小さい距離にわたって延びる、第１の相互接続レベルを形成するステップと、
前記第１の誘電体層の真上にあって、前記第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、前記第２のデュアル・ダマシン導電性配線の各々が前記第２の誘電体層の上面から前記第２の誘電体層の底面に向かって前記第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルを形成するステップと、
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面に延びるデュアル・ダマシン導電性ビア・バーを形成するステップと、
を含む方法。
【請求項１４】
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と概ね等しい長さを有するデュアル・ダマシン導電性ビアであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面に延びるデュアル・ダマシン導電性ビアを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記第１の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面から前記第１の誘電体層の前記底面に向かって付加的なデュアル・ダマシン導電性ビア・バーと前記第１の誘電体層の前記底面との間の距離と比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１６】
前記第１の相互接続レベル内にあって、前記第１の誘電体層の前記上面から前記第１の誘電体層の前記底面に向かって前記第１の誘電体層の前記厚さと比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１７】
前記第１の誘電体層は、底面が前記第１の誘電体層の前記底面と同一の広がりを持つ第１の誘電体拡散バリア層を含み、前記第２の誘電体層は、底面が前記第２の誘電体層の前記底面と同一の広がりを持つ第２の誘電体拡散バリア層を含む、請求項１３に記載の方法。
【請求項１８】
前記誘電体拡散バリア層が、窒化シリコン及び炭化シリコンからなる群から選択された、請求項１７に記載の方法。
【請求項１９】
（ａ）らせん形デュアル・ダマシン導電性ビア・バーを前記第１の誘電体層に形成するステップ、
（ｂ）らせん形デュアル・ダマシン導電性ビア・バーを前記第２の誘電体層に形成するステップ、又は、
（ｃ）上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されたらせん形デュアル・ダマシン導電性ビア・バーを、前記第１及び第２の誘電体層の両方に形成するステップ、
をさらに含む、請求項１３に記載の方法。
【請求項２０】
各々の上縁部が、対応する相互接続レベルの上面と同一面にあり、各々の底縁部が、対応する相互接続レベルの底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されるらせん形デュアル・ダマシン導電性ビア・バーを各々が含む１つ又はそれ以上の付加的な相互接続レベルを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項２１】
（ａ）第１の付加的なデュアル・ダマシン導電性ビア・バーを備えるキャパシタの第１のプレートと、前記第２の誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備える前記キャパシタの第２のプレートとを形成するステップ、又は、
（ｂ）前記第１及び第２の誘電体層の両方に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートと、前記第１及び第２の誘電体層の両方に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、前記キャパシタの第２のプレートとを形成するステップ、
をさらに含む、請求項１３に記載の方法。
【請求項２２】
付加的な誘電体層に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートを形成するステップと、
前記付加的な誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第２のプレートを形成するステップと、
をさらに含む、請求項１３に記載の方法。
【請求項２３】
前記デュアル・ダマシン導電性配線、前記デュアル・ダマシン導電性ビア、及び前記デュアル・ダマシン導電性ビア・バーが、銅、アルミニウム、アルミニウム−銅合金、ポリシリコン、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それらの組み合わせからなる群から選択された同一の導電体を含む、請求項１３に記載の方法。
【請求項２４】
前記誘電体層が、酸化シリコン、ＳｉＣｘＯｙＨｚ、及びＳｉＬＫ（商標）からなる群から選択された、請求項１３に記載の方法。
【請求項２５】
デュアル・ダマシン構造体を形成する方法であって、
（ａ）基板を準備するステップと、
（ｂ）前記基板の上面に誘電体層を形成するステップと、
（ｃ）幅と比べて大きい長さを有するビア・バー開口部であって、前記長さ及び幅が前記誘電体層の上面によって画定される面に延び、前記誘電体層の厚さ全体を通って延びるビア・バー開口部を、前記誘電体層に形成するステップと、
（ｄ）前記ビア・バー開口部に位置合わせされ、前記誘電体層の前記上面から前記誘電体層の底面に向かって、前記誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチを、前記誘電体層内にエッチングするステップと、
（ｅ）前記ビア・バー開口部を充填する反射防止膜を前記誘電体層の前記上面に塗布するステップと、
（ｆ）マスク層を前記反射防止膜の上面に塗布するステップと、
（ｇ）前記ビア・バー開口部から前記反射防止膜をエッチングし、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって前記誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチを、前記誘電体層の前記ビア・バー開口部上に形成するステップと、
（ｈ）前記マスク層及びすべての残留反射防止膜を除去するステップと、
（ｉ）前記第１のトレンチ及び前記ビア・バー開口部を導電体によって充填するステップと、
を含む方法。
【請求項２６】
前記ステップ（ｃ）が、幅と概ね等しい長さを有するビア開口部であって、前記長さ及び幅が前記誘電体層の前記上面によって画定される面に延び、前記誘電体層の厚さ全体を通って延びるビア開口部を形成するステップをさらに含み、
前記ステップ（ｄ）が、前記ビア・バー開口部に位置合わせされ、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって、前記誘電体層の厚さと比べて小さい距離にわたって延びる第２のトレンチをエッチングするステップをさらに含み、
前記ステップ（ｅ）が、前記ビア開口部を前記反射防止膜によって充填するステップをさらに含み、
前記ステップ（ｇ）が、前記ビア・バー開口部から前記反射防止膜をエッチングし、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって前記誘電体層の厚さと比べて小さい距離にわたって延びる第２のトレンチを、前記誘電体層の前記ビア・バー開口部上に形成するステップをさらに含み、
前記ステップ（ｉ）が、前記第２のトレンチ及び前記ビア・バー開口部を前記導電体によって充填するステップをさらに含む、
請求項２５に記載の方法。
【請求項２７】
前記基板の上面と前記誘電体層の底面との間にあり、前記底面と接触する誘電体拡散バリア層を形成するステップと、
前記ステップ（ｇ）において、前記誘電体拡散バリア層を通して前記ビア開口部及び前記ビア・バー開口部をエッチングするステップと、
をさらに含む請求項２６に記載の方法。
【請求項２８】
前記誘電体拡散バリア層が、窒化シリコン及び炭化シリコンからなる群から選択される、請求項２７に記載の方法。
【請求項２９】
前記ステップ（ｃ）において、付加的なビア・バー開口部を前記誘電体層にエッチングするステップと、
前記ステップ（ｅ）において、前記付加的なビア・バー開口部を前記反射防止膜によって充填するステップと、
前記ステップ（ｇ）において、第３のトレンチは前記誘電体拡散バリア層を通してエッチングしないステップと、
前記ステップ（ｉ）において、前記付加的なビア・バー開口部を前記導電体によって充填するステップと、
をさらに含む請求項２５に記載の方法。
【請求項３０】
前記導電体が、銅、アルミニウム、アルミニウム−銅合金、ポリシリコン、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それら組み合わせからなる群からから選択された、請求項２５に記載の方法。
【請求項３１】
前記反射防止膜が約４００ｎｍから約８００ｎｍまでの厚さを有する、請求項２５に記載の方法。
【請求項３２】
前記誘電体層が、酸化シリコン、ＳｉＣｘＯｙＨｚ、及びＳｉＬＫ（商標）からなる群から選択された、請求項２５に記載の方法。
【請求項１】
第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、前記第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が前記第１の誘電体層の上面から前記第１の誘電体層の底面に向かって前記第１の誘電体層の厚さと比べて小さいか、等しいか、又は大きい距離にわたって延びる、第１の相互接続レベルと、
前記第１の誘電体層の真上にあって、前記第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、前記第２のデュアル・ダマシン導電性配線の各々が前記第２の誘電体層の上面から前記第２の誘電体層の底面に向かって前記第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルと、
前記第２の相互接続レベル内にあり、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面内に延びるデュアル・ダマシン導電性ビア・バーと、
を含むデュアル・ダマシン構造体。
【請求項２】
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と概ね等しい長さを有するデュアル・ダマシン導電性ビアであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面内に延びるデュアル・ダマシン導電性ビアをさらに含む、請求項１に記載の構造体。
【請求項３】
前記第１の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面から前記第１の誘電体層の前記底面に向かって付加的なデュアル・ダマシン導電性ビア・バーと前記第１の誘電体層の前記底面との間の距離と比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーをさらに含む、請求項１に記載の構造体。
【請求項４】
前記第１の相互接続レベル内にあって、前記第１の誘電体層の前記上面から前記第１の誘電体層の前記底面に向かって前記第１の誘電体層の前記厚さと比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーをさらに含む、請求項１に記載の構造体。
【請求項５】
前記第１の誘電体層は、底面が前記第１の誘電体層の前記底面と同一の広がりを持つ第１の誘電体拡散バリア層を含み、前記第２の誘電体層は、底面が前記第２の誘電体層の前記底面と同一の広がりを持つ第２の誘電体拡散バリア層を含む、請求項１に記載の構造体。
【請求項６】
前記誘電体拡散バリア層が、窒化シリコン及び炭化シリコンからなる群から選択された、請求項５に記載の構造体。
【請求項７】
（ａ）前記第１の誘電体層におけるらせん形デュアル・ダマシン導電性ビア・バー、
（ｂ）前記第２の誘電体層におけるらせん形デュアル・ダマシン導電性ビア・バー、又は、
（ｃ）前記第１及び第２の誘電体層の両方にあって、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、らせん形デュアル・ダマシン導電性ビア・バー、
をさらに含む、請求項１に記載の構造体。
【請求項８】
各々の上縁部が対応する相互接続レベルの上面と同一面にあり、各々の底縁部が対応する相互接続レベルの底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されるらせん形デュアル・ダマシン導電性ビア・バーを各々が含む１つ又はそれ以上の付加的な相互接続レベルをさらに含む、請求項１に記載の構造体。
【請求項９】
（ａ）第１の付加的なデュアル・ダマシン導電性ビア・バーを備えるキャパシタの第１のプレート、及び、前記第２の誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備える前記キャパシタの第２のプレート、又は、
（ｂ）前記第１及び第２の誘電体層の両方に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレート、及び、前記第１及び第２の誘電体層の両方に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、前記キャパシタの第２のプレート、
をさらに含む、請求項１に記載の構造体。
【請求項１０】
付加的な誘電体層に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートと、
前記付加的な誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第２のプレートと、
をさらに含む、請求項１に記載の構造体。
【請求項１１】
前記デュアル・ダマシン導電性配線、前記デュアル・ダマシン導電性ビア、及び前記デュアル・ダマシン導電性ビア・バーが、銅、アルミニウム、アルミニウム−銅合金、ポリシリコン、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それらの組み合わせからなる群から選択された同一の導電体を含む、請求項１に記載の構造体。
【請求項１２】
前記誘電体層が、酸化シリコン、ＳｉＣｘＯｙＨｚ、及びＳｉＬＫ（商標）からなる群から選択された、請求項１に記載の構造体。
【請求項１３】
デュアル・ダマシン構造体を形成する方法であって、
第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、前記第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が前記第１の誘電体層の上面から前記第１の誘電体層の底面に向かって前記第１の誘電体層の厚さと比べて小さい距離にわたって延びる、第１の相互接続レベルを形成するステップと、
前記第１の誘電体層の真上にあって、前記第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、前記第２のデュアル・ダマシン導電性配線の各々が前記第２の誘電体層の上面から前記第２の誘電体層の底面に向かって前記第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルを形成するステップと、
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面に延びるデュアル・ダマシン導電性ビア・バーを形成するステップと、
を含む方法。
【請求項１４】
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と概ね等しい長さを有するデュアル・ダマシン導電性ビアであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面に延びるデュアル・ダマシン導電性ビアを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記第１の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面から前記第１の誘電体層の前記底面に向かって付加的なデュアル・ダマシン導電性ビア・バーと前記第１の誘電体層の前記底面との間の距離と比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１６】
前記第１の相互接続レベル内にあって、前記第１の誘電体層の前記上面から前記第１の誘電体層の前記底面に向かって前記第１の誘電体層の前記厚さと比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１７】
前記第１の誘電体層は、底面が前記第１の誘電体層の前記底面と同一の広がりを持つ第１の誘電体拡散バリア層を含み、前記第２の誘電体層は、底面が前記第２の誘電体層の前記底面と同一の広がりを持つ第２の誘電体拡散バリア層を含む、請求項１３に記載の方法。
【請求項１８】
前記誘電体拡散バリア層が、窒化シリコン及び炭化シリコンからなる群から選択された、請求項１７に記載の方法。
【請求項１９】
（ａ）らせん形デュアル・ダマシン導電性ビア・バーを前記第１の誘電体層に形成するステップ、
（ｂ）らせん形デュアル・ダマシン導電性ビア・バーを前記第２の誘電体層に形成するステップ、又は、
（ｃ）上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されたらせん形デュアル・ダマシン導電性ビア・バーを、前記第１及び第２の誘電体層の両方に形成するステップ、
をさらに含む、請求項１３に記載の方法。
【請求項２０】
各々の上縁部が、対応する相互接続レベルの上面と同一面にあり、各々の底縁部が、対応する相互接続レベルの底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されるらせん形デュアル・ダマシン導電性ビア・バーを各々が含む１つ又はそれ以上の付加的な相互接続レベルを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項２１】
（ａ）第１の付加的なデュアル・ダマシン導電性ビア・バーを備えるキャパシタの第１のプレートと、前記第２の誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備える前記キャパシタの第２のプレートとを形成するステップ、又は、
（ｂ）前記第１及び第２の誘電体層の両方に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートと、前記第１及び第２の誘電体層の両方に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、前記キャパシタの第２のプレートとを形成するステップ、
をさらに含む、請求項１３に記載の方法。
【請求項２２】
付加的な誘電体層に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートを形成するステップと、
前記付加的な誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第２のプレートを形成するステップと、
をさらに含む、請求項１３に記載の方法。
【請求項２３】
前記デュアル・ダマシン導電性配線、前記デュアル・ダマシン導電性ビア、及び前記デュアル・ダマシン導電性ビア・バーが、銅、アルミニウム、アルミニウム−銅合金、ポリシリコン、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それらの組み合わせからなる群から選択された同一の導電体を含む、請求項１３に記載の方法。
【請求項２４】
前記誘電体層が、酸化シリコン、ＳｉＣｘＯｙＨｚ、及びＳｉＬＫ（商標）からなる群から選択された、請求項１３に記載の方法。
【請求項２５】
デュアル・ダマシン構造体を形成する方法であって、
（ａ）基板を準備するステップと、
（ｂ）前記基板の上面に誘電体層を形成するステップと、
（ｃ）幅と比べて大きい長さを有するビア・バー開口部であって、前記長さ及び幅が前記誘電体層の上面によって画定される面に延び、前記誘電体層の厚さ全体を通って延びるビア・バー開口部を、前記誘電体層に形成するステップと、
（ｄ）前記ビア・バー開口部に位置合わせされ、前記誘電体層の前記上面から前記誘電体層の底面に向かって、前記誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチを、前記誘電体層内にエッチングするステップと、
（ｅ）前記ビア・バー開口部を充填する反射防止膜を前記誘電体層の前記上面に塗布するステップと、
（ｆ）マスク層を前記反射防止膜の上面に塗布するステップと、
（ｇ）前記ビア・バー開口部から前記反射防止膜をエッチングし、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって前記誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチを、前記誘電体層の前記ビア・バー開口部上に形成するステップと、
（ｈ）前記マスク層及びすべての残留反射防止膜を除去するステップと、
（ｉ）前記第１のトレンチ及び前記ビア・バー開口部を導電体によって充填するステップと、
を含む方法。
【請求項２６】
前記ステップ（ｃ）が、幅と概ね等しい長さを有するビア開口部であって、前記長さ及び幅が前記誘電体層の前記上面によって画定される面に延び、前記誘電体層の厚さ全体を通って延びるビア開口部を形成するステップをさらに含み、
前記ステップ（ｄ）が、前記ビア・バー開口部に位置合わせされ、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって、前記誘電体層の厚さと比べて小さい距離にわたって延びる第２のトレンチをエッチングするステップをさらに含み、
前記ステップ（ｅ）が、前記ビア開口部を前記反射防止膜によって充填するステップをさらに含み、
前記ステップ（ｇ）が、前記ビア・バー開口部から前記反射防止膜をエッチングし、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって前記誘電体層の厚さと比べて小さい距離にわたって延びる第２のトレンチを、前記誘電体層の前記ビア・バー開口部上に形成するステップをさらに含み、
前記ステップ（ｉ）が、前記第２のトレンチ及び前記ビア・バー開口部を前記導電体によって充填するステップをさらに含む、
請求項２５に記載の方法。
【請求項２７】
前記基板の上面と前記誘電体層の底面との間にあり、前記底面と接触する誘電体拡散バリア層を形成するステップと、
前記ステップ（ｇ）において、前記誘電体拡散バリア層を通して前記ビア開口部及び前記ビア・バー開口部をエッチングするステップと、
をさらに含む請求項２６に記載の方法。
【請求項２８】
前記誘電体拡散バリア層が、窒化シリコン及び炭化シリコンからなる群から選択される、請求項２７に記載の方法。
【請求項２９】
前記ステップ（ｃ）において、付加的なビア・バー開口部を前記誘電体層にエッチングするステップと、
前記ステップ（ｅ）において、前記付加的なビア・バー開口部を前記反射防止膜によって充填するステップと、
前記ステップ（ｇ）において、第３のトレンチは前記誘電体拡散バリア層を通してエッチングしないステップと、
前記ステップ（ｉ）において、前記付加的なビア・バー開口部を前記導電体によって充填するステップと、
をさらに含む請求項２５に記載の方法。
【請求項３０】
前記導電体が、銅、アルミニウム、アルミニウム−銅合金、ポリシリコン、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それら組み合わせからなる群からから選択された、請求項２５に記載の方法。
【請求項３１】
前記反射防止膜が約４００ｎｍから約８００ｎｍまでの厚さを有する、請求項２５に記載の方法。
【請求項３２】
前記誘電体層が、酸化シリコン、ＳｉＣｘＯｙＨｚ、及びＳｉＬＫ（商標）からなる群から選択された、請求項２５に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−５４４３３（Ｐ２００６−５４４３３Ａ）
【公開日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願番号】特願２００５−１８３６８６（Ｐ２００５−１８３６８６）
【出願日】平成１７年６月２３日（２００５．６．２３）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成１８年２月２３日（２００６．２．２３）
【国際特許分類】
【出願日】平成１７年６月２３日（２００５．６．２３）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]