ナノワイヤ半導体デバイス
半導体デバイスはナノワイヤ（１６）を使用して製造される。ナノワイヤ（１６）に沿う伝導を制御するために導電ゲート（２２）が使用されても良い。この場合、一方の接点がドレイン（１２）であり、他方がソース（１８）である。ナノワイヤ（１６）は、基板（２）中の或いは特に基板（２）上の表面層（３）中のトレンチまたは貫通穴（８）内で成長されても良い。ゲート（２２）はナノワイヤ（１６）の一端にだけ設けられても良い。ナノワイヤ（１６）は、その全長にわたって同じ材料から成ることができ、あるいは、異なる材料を使用することができ、特に、ゲート（２２）の近傍およびゲート（２２）とトレンチの底部との間で異なる材料を使用できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に少なくとも１つのナノワイヤを含む半導体デバイスおよび製造方法に関する。
【背景技術】
【０００２】
ウィスカとしても知られるナノワイヤは非常に細いワイヤである。これらのナノワイヤは、様々な異なる半導体を含む様々な材料中に形成される場合がある。これらのワイヤを成長させる方法および当該ワイヤの使用方法の初期の概説は、Ｈｉｒｕｍａ等の応用物理概説「Ｇｒｏｗｔｈ ａｎｄ ｏｐｔｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｎａｎｏｍｅｔｅｒ−ｓｃａｌｅ ＧａＡｓ ａｎｄ ＩｎＡｓ ｗｈｉｓｋｅｒｓ」（Ｊ． Ａｐｐｌ． Ｐｈｙｓ， 第７７刊、第２号（１９９５）、４４７−４６１頁）によって与えられている。
【０００３】
また、これらのワイヤの成長の更なる詳細は、ＭｏｒａｌｅｓおよびＬｉｅｂｅｒによる「Ａ ｌａｓｅｒ ａｂｌａｔｉｏｎ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ｓｙｎｔｈｅｓｉｓ ｏｆ ｃｒｙｓｔａｌｌｉｎｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ」（Ｓｃｉｅｎｃｅ， 第２７９刊、２０８−２１０頁（１９９８））において与えられている。ナノワイヤ超格子、すなわち、複数の材料を含むナノワイヤの成長の詳細は、Ｇｕｄｉｋｓｅｎ等による「Ｇｒｏｗｔｈ ｏｆ ｎａｎｏｗｉｒｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ｎａｎｏｓｃａｌｅ ｐｈｏｔｏｎｉｃｓ ａｎｄ ｅｌｅｃｔｒｏｎｉｃｓ」（Ｎａｔｕｒｅ， 第４１５刊、６１７−６２０頁（２００２））に記載されている。
【０００４】
後者の研究論文は、いわゆる気液固（ＶＬＳ）成長プロセスへの多くの言及を含んでいる。ＶＬＳプロセスにおいて、液体金属クラスタまたは触媒は、気相反応物質から半導体を成長させるための核として機能する。原理上、金属クラスタのサイズがナノワイヤの幅を決定する。非常に直径が小さい触媒を確保することにより、細いワイヤを成長させることができる。
【０００５】
直径が小さいクラスタは、温度を上昇させることによって或いはレーザアブレーションによって基板上の金属原子を活性化させて小さな金属または触媒の合金クラスタを作ることより形成されても良い。金属原子は例えば金から成っていても良い。
【０００６】
Ｇｕｄｉｋｓｅｎ等による研究論文は、成長中にナノワイヤの組成を変化させて高品質のヘテロ構造を形成する方法について記載している。
【０００７】
ナノワイヤを多くの異なるタイプの半導体デバイス中に組み込むことが提案されてきた。特に、米国特許第２００３／０１３２４６１号（Ｒｏｅｓｎｅｒ 等）は、ナノワイヤを使用する電界効果トランジスタについて記載している。この特許出願は、基板上にニッケルソース層が堆積された後に酸化アルミニウム層が堆積される方法を提案している。酸化アルミニウム上にゲート層が堆積され、ゲート層および酸化アルミニウム層中に貫通穴がエッチングされる。その後、貫通穴内でカーボンナノチューブが成長される。その後、ゲート層が酸化され、それにより、貫通穴の側壁が絶縁される。その後、ドレイン接点が形成される。
【０００８】
しかしながら、発明者は、そのようなデバイスを使用して得られる良好な結果に気付いていない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の第１の態様においては、対向する第１および第２の主表面を形成する基板と、前記主表面に対して略垂直に延び、その全長に沿って本体領域とドリフト領域とを形成する少なくとも１つの導電ナノワイヤと、前記ナノワイヤから絶縁され、ナノワイヤの前記本体領域に隣接して配置されるとともに、ナノワイヤの前記ドリフト領域端部から離間され、ナノワイヤの前記本体領域でナノワイヤの伝導を制御する導電材料から成るゲート領域とを備える半導体デバイスが提供される。
【００１０】
本発明は電力印加に役立ち、また、本発明によれば、絶縁破壊電圧とオン状態抵抗との間で、従来の方法により得ることができるよりも良好なトレードオフが得られる。
【００１１】
このようにしてゲートナノワイヤデバイスを形成することにより、より高い絶縁破壊電圧を得ることができる。ゲートに隣接しないナノワイヤの領域は実際にはドリフト領域としての機能を果たし、これにより、デバイスの絶縁破壊電圧が増大される。バルクシリコンによってサポートされ得る最大電界強度は特に高くなく、ガリウムナイトライド（ＧａＮ）は、例えば、シリコンの場合よりも大きさがほぼ１段階（位数）高い最大電界強度を有している。本発明の構成におけるナノワイヤの使用により、高い絶縁破壊強度を得ることができる。
【００１２】
特に、ナノワイヤは、ゲートに隣接する本体領域における第１の材料と、ゲートに隣接しないドリフト領域における異なる第２の材料とから形成されていても良い。このようにすると、デバイスの各領域を個別に最適化することができる。
【００１３】
チャンネル領域では、反転層移行性が高い材料が必要とされ、一方、ドリフト領域では、臨界電界強度およびバルク移動性がより重要である。
【００１４】
特定の実施形態においては、第１の材料がシリコンであり、第２の材料がガリウムナイトライドである。
【００１５】
例えばカーボンなど、ナノワイヤのための他の材料も使用できる。
【００１６】
材料自体だけでなく、ドーピングプロファイルも個別に最適化できる。例えば、ドリフト領域におけるドーピング勾配は、それに応じて成長条件を選択することにより実現できる。
【００１７】
ゲートに関しては、任意の適当な導電材料、例えばアルミニウム等の金属が使用されても良い。高密度ドープされたポリシリコンなどの他の材料が使用されても良く、実際には、そのような材料が好ましい場合がある。
【００１８】
他の態様において、本発明は、対向する第１および第２の主表面を形成する基板と、前記主表面に対して略垂直に延び、その全長に沿って第１の領域と第２の領域とを形成する少なくとも１つの導電ナノワイヤとに関し、前記ナノワイヤは、前記第１の領域における第１の材料と、前記第２の領域における異なる第２の材料とから形成されている。
【００１９】
ナノワイヤは、例えばナノワイヤ形成後に堆積されても良い誘電体中に埋め込まれていても良い。
【００２０】
あるいは、ナノワイヤが少なくとも１つのトレンチ内にあっても良い。
【００２１】
この場合、少なくとも１つのトレンチの側壁上に誘電体層が設けられ、基板の表面上に誘電体層が設けられ、基板の表面上の前記誘電体層上に導電ゲート領域が形成されても良い。
【００２２】
トレンチまたは各トレンチ内に複数のナノワイヤが設けられても良い。
【００２３】
あるいは、単一のナノワイヤが、トレンチまたは各トレンチ内に設けられていても良く、また、実際には、トレンチを満たしても良い。
【００２４】
基板に適した材料としては、シリコンおよび酸化アルミニウムが挙げられる。後者は、ナノワイヤを成長させるために知られている基板である。実際には、酸化アルミニウムがアルミニウム上に形成される層であっても良く、下側のアルミニウムが第２の接点を形成する。
【００２５】
なお、特に基板がゲートとしての機能を果たし、そのため、通電する必要がある場合には、基板がドープシリコンであっても良いが、特に別個のゲート接点が設けられ或いは半導体デバイスがゲートを有さない場合、基板はドープされていないシリコンであっても良い。
【００２６】
特に好ましい実施形態において、基板は、基板上に形成された基板と同じ導電型の低密度ドープ表面層で高密度ドープされる。
【００２７】
また、本発明は、第１の態様に係る半導体デバイスを製造する方法に関する。したがって、本発明は、対向する第１および第２の主表面を形成する基板を設けるステップと、少なくとも１つの導電ナノワイヤを前記主表面に対して略垂直に成長させるステップと、前記ナノワイヤから絶縁され、ナノワイヤの本体領域に隣接して配置されるとともに、ナノワイヤのドリフト領域端部から離間され、ナノワイヤの前記本体領域でナノワイヤの伝導を制御する導電材料から成るゲート領域とに関する。
【００２８】
他の態様においては、対向する第１および第２の主表面を有する半導体基板と、前記基板の前記第１の主表面から前記半導体基板を貫通して延びる少なくとも１つのトレンチと、前記基板の前記第１の主表面にある第１の接点と、前記第１の接点から前記トレンチを貫通して前記トランチの底部へ延びる複数の導電ナノワイヤとを備える半導体デバイスが提供される。
【００２９】
なお、本明細書において、用語「トレンチ」は、細長い形状に限定されるものではなく、特に誘電体中のコンタクトホールを含むように意図されている。
【００３０】
半導体基板のトレンチ内でナノワイヤを成長させることにより、ナノワイヤをそれらが成長される場所で使用できる。ナノワイヤは、基板上に形成された他の構成要素と容易に一体化させることができる。
【００３１】
本発明は、ナノワイヤを成長させるために、様々な異なる材料の使用の自由を与える。
【００３２】
他の態様においては、
金属プレートと、
金属プレート上の絶縁層と、
絶縁層を貫通して延びる少なくとも１つのトレンチと、
トレンチの上端にある第１の接点と、
トレンチの底部にある第２の接点と、
第１の接点から第２の接点へと延びる導電ナノワイヤと、
を備える半導体デバイスが提供される。
【００３３】
金属プレートはアルミニウムであっても良く、また、絶縁層は酸化アルミニウムであっても良い。
【００３４】
他の態様において、本発明は、第１および第２の接点を有する半導体デバイスを製造する方法であって、
対向する第１および第２の主表面を有する半導体基板を設けるステップと、
前記第１の主表面から前記第２の主表面へと延びるトレンチを形成するステップと、
前記トレンチの底部に第２の接点を形成するステップと、
前記トレンチの側壁上に絶縁体を形成するステップと、
前記第２の接点上の前記トレンチの底部内に触媒を堆積させるステップと、
前記トレンチの底部からトレンチの上端へと延びるナノワイヤを触媒から成長させるステップと、
前記トレンチの上端で前記ナノワイヤと接触する第１の接点を形成するステップと、
を含む方法に関する。
【００３５】
また、方法は、基板の第１の主表面の上端に絶縁体を堆積させるステップと、絶縁体上にゲート層を堆積させるステップとを更に含んでいても良い。
【００３６】
方法は、
触媒からナノワイヤを最初に成長させるときに第２の材料層の前駆物質（ｐｒｅｃｕｒｓｏｒ）を供給し、その後、
第１の材料層の前駆物質を供給する、
ことにより、ゲート層に隣接する第１の材料とゲート層に隣接しない第２の材料とを有するナノワイヤを容易に提供することができる。
【００３７】
ＶＬＳプロセスを使用してナノワイヤを成長させることが都合が良い。
【００３８】
他の態様においては、半導体デバイスを製造する方法であって、
第１の主表面を有する基板上に、第２の接点と電気的に接続した状態で触媒を堆積させるステップと、
複数のナノワイヤを成長させるステップと、
前記ナノワイヤの上端を露出させたままナノワイヤの周囲に誘電体を堆積させるステップと、
前記ナノワイヤの上端と接触する第１の接点を形成するステップと、
を含む方法が提供される。
【００３９】
方法は、
ナノワイヤの露出された上端の少なくとも一部にゲート絶縁体を堆積させるステップと、
誘電体上にゲート層を堆積させるステップと、
ゲート層上に上側絶縁層を堆積させるステップと、
上側絶縁層上にナノワイヤに対する第１の接点を形成するステップと、
を含んでいても良い。
【００４０】
ナノワイヤの周囲に堆積された誘電体は、テトラエチルオルトシリケート（ＴＥＯＳ）前駆物質から形成されても良い。
【００４１】
本発明を更に良く理解できるように、以下、添付図面を参照しながら実施形態について説明する。
【００４２】
異なる実施形態においては、同様の構成要素に同様の参照符号が与えられており、また、各参照符号に関連する説明は、それぞれの図に関して必ずしも繰り返されるとは限らない。図は一定の倍率ではなく、特に、一般的には基板の厚さ全体が示されていない。
【発明を実施するための最良の形態】
【００４３】
図１は、金属電極１２上におけるナノワイヤ成長を示している。蒸着等の技術により触媒の金属膜が堆積される。金属は、例えばニッケル、コバルト、鉄または金であっても良い。膜厚は０．２ｎｍ〜５ｎｍの範囲であっても良い。この堆積は、デバイスの上面およびトレンチの底部の両方に膜を堆積させる。上面における膜は、この段階で、例えばリフトオフまたは化学機械研磨を使用して除去できる。
【００４４】
他の金属堆積方法は、カソード電位を電極１２に対して印加する電着によるものである。
【００４５】
他の構成では、小さなコロイド粒子が直接に或いは電気泳動により堆積されても良い。
【００４６】
次に、ドレイン接点１２上に金属触媒の小さな金属滴１４を形成する反応チャンバ（図示せず）内で基板が加熱される。
【００４７】
成長されるナノワイヤの材料は前駆物質によって決まり、また、当業者は、例えば前述した論文および特許から、多くのタイプのナノワイヤを成長させるのに適した前駆物質を良く知っている。適した前駆物質が反応チャンバ内に導入され、前駆物質は、選択された半導体を触媒１４下で優先的に形成する。半導体が堆積され続け、半導体が細いナノワイヤ１６を形成する。
【００４８】
ナノワイヤは、他の実施形態において適切な条件下で、ナノチューブであっても良い。
【００４９】
ナノワイヤ成長の更なる詳細は、前述した論文および特許において見出すことができる。
【００５０】
ここで、図２を参照しながら、第１の実施形態について説明する。導電性を有するようにドープされたシリコン基板２は、対向する第１および第２の主表面４，６を有している。これらの表面間で延びるように貫通トレンチ８がエッチングされている。１つのトレンチのみが示されているが、実際には一般的にそれ以上のトレンチが存在する。トレンチ８の側壁上および第１の主表面４上には誘電体１０がコーティングされている。その後、任意の誘電体がトレンチの底部から除去される。
【００５１】
次に、トレンチ内でナノチューブを成長させるために気液固（ＶＬＳ）法が使用される。触媒は、それがクラスタとも呼ばれる小さい滴を形成するまで加熱され、その後、ナノワイヤ１６を形成するためにクラスタで優先的に成長する前駆物質が蒸気の形態で供給される。
【００５２】
なお、この実施例では、各トレンチ内に１つのナノワイヤが形成される。
【００５３】
上面に堆積された任意のナノワイヤは、容易に拭い去り／研磨除去することができる。
【００５４】
第１の主表面上には、ナノワイヤの上端に接続するためにソース接点１８が設けられ、また、基板に接続するためにゲート接点２０が設けられる。
【００５５】
第２の主表面上にドレイン接点１２が堆積され、また、トレンチ内のドレイン接点上に触媒が堆積されて、図２に示されるデバイスが形成される。ドレイン接点１２は、この遅い段階で堆積されても良い。これは、ドレイン金属の存在がワイヤ成長およびその後の大部分の処理に適合しない可能性があるからである。
【００５６】
使用時、ソース接点とドレイン接点との間の伝導を制御するために、ゲート接点に対して電圧を印加することができる。
【００５７】
他の構成では、ゲートが省かれ、ナノワイヤがダイオードとなるように形成される。これは、後述する方法と同様の方法で達成される。
【００５８】
他の構成では、後述する実施形態の場合と同様に、表面層を貫通するトレンチ内にナノワイヤが形成される。
【００５９】
図３は他の構成を示している。低密度ドープされた表面層３を上端に有する高密度ドープされた半導体基板２が用意される。表面層３中にトレンチ８が形成され、トレンチ８の側壁上に誘電体１０が堆積されるとともに、トレンチの底部に触媒が堆積され、また、触媒からナノワイヤを成長させることにより、多くのナノワイヤ１６が各トレンチ内に形成される。この実施例において、トレンチ８の深さは表面層３の厚さと同じであるが、これは、ナノワイヤの両端に対する接続を行なうことができる限り絶対不可欠なことではない。
【００６０】
なお、この明細書において、用語「基板」は、しばしば、基板および表面層を示すために使用される。
【００６１】
この場合、ナノワイヤ１６は、ｎ型ドープされた一端とｐ型ドープされた一端とを有するダイオードである。
【００６２】
基板２に隣接するナノワイヤの領域２８は、ナノワイヤのｐ型長さ２８を成長させるために使用されるガス混合物中のｐ型ドーパントを使用して成長される。ナノワイヤの全長が成長された後、ドーパントがｎ型ドーパントに変えられ、ナノワイヤのｎ型長さ２９の成長が続けられる。ナノワイヤの長さ２８，２９間の境界に形成されるｐ−ｎ接合がダイオードを形成する。
【００６３】
したがって、上側接点１８は、この場合、アノード接点であってソース接点ではなく、また、下側接点１２は、この場合、カソード接点であってドレイン接点ではない。
【００６４】
また、処理をｎ型から始めてその後にｐ型にすることもできる。
【００６５】
本発明は、単一の導電型のナノワイヤ２９を使用することにより、また、整流器の機能を果たすために上側接点１８と共にショットキーバリアを使用することにより、ショットキーダイオードを形成することもできる。
【００６６】
図４は、基板２と表面層３との組み合わせを再び使用してダイオードではなくトランジスタが形成される他の構成を示している。この場合、第１の主表面上の誘電体１０上に導電ゲート２２が堆積され、その後、ゲート２２とトレンチ８との間にゲート絶縁体２４を形成し且つゲート２２上に絶縁層２６を形成する層が堆積される。ゲートには、絶縁層２６中のビアホール２７を介してゲート接点２０が接続される。絶縁層２６上にはソース接点１８が形成される。
【００６７】
この実施例において、ナノワイヤの材料は、ナノワイヤの全長にわたって同じではない。基板２に隣接するナノワイヤのドリフト領域２８はＧａＮ前駆物質を使用して成長される。ナノワイヤの長さが基板の上端に達すると、ＶＬＳ成長で使用された前駆物質がシリコン成長のための前駆物質へ変更され、本体領域２９が成長される。したがって、ゲート２２に隣接するナノワイヤの本体領域２９はシリコンから成る。
【００６８】
このようにして、ＧａＮは、デバイスがＯＦＦのときに電圧をサポートするためのドリフト領域としての機能を果たすナノワイヤの領域で使用され、また、シリコンは、ゲートによって制御される領域で使用される。このようにすれば、ＧａＮの向上された絶縁破壊性能を使用して、与えられた特定のオン抵抗に関して絶縁破壊電圧を高めることができる。
【００６９】
これは単なる一例である。他の材料の組み合わせおよびドーピングプロファイル変化も考えられる。
【００７０】
好ましい実施形態では、ナノワイヤが側壁に付着される。これは、例えば、ナノワイヤと基板との間に電圧を印加してナノワイヤを側壁に対して静電的に引き付けることにより行なわれても良い。
【００７１】
図５に示される更なる手法では、ドレイン接点として導電基板３０が使用される。ナノワイヤ１６は、ＶＬＳプロセスを使用して導電基板上で成長される。その後、ナノワイヤの上端を露出させたまま、ナノワイヤの周囲に誘電体３２が堆積される。記載している実施形態では、スピンオンプロセスが使用される。堆積された誘電体は例えばテトラエチルオルトシリケート（ＴＥＯＳ）であっても良いが、必要に応じて代わりに他の材料を使用できる。
【００７２】
次に、ナノワイヤ１６の露出された上端の周囲にゲート誘電体３４が堆積され、導電ゲート２２が堆積される。上側絶縁層２６が形成され、それにより、ナノワイヤ１６の上端と接触して絶縁層２６上にわたって形成されるソース接点１８からゲート２２が絶縁される。ゲート層２２に対する接触は、デバイスの周囲で行なわれる。
【００７３】
図６は、基本的に図１〜図４に示されるトレンチの内側に図５の構造を形成する更なる発展を示している。この場合、図５のデバイスを製造するために使用される方法は、図１のデバイスを形成するために使用されるような基板中に１つまたは複数のトレンチを形成した後に使用される。
【００７４】
なお、この場合、ゲート電極２２は、トレンチ８内にあり、例えばトレンチの一端または両端で接触されても良い。
【００７５】
図７に示される図４の手法の変形例では、アルミニウムプレート１２が使用され、アルミニウムの上端の上で絶縁酸化アルミニウム（Ａｌ２Ｏ３）層３６が成長される。この組み合わせは、ナノワイヤを成長させるのに適している。なお、図７では、プレート１２が層２よりも薄く示されているが、これは、単にナノチューブ領域をより明確に示しているにすぎず、実際の構成では、層３６が一般にプレートよりも薄い。
【００７６】
アルミニウムプレート１２はドレイン接点１２として使用することができる。トレンチは、アルミニウム酸化物層２を貫通して形成されて絶縁される。その後、ＶＬＳプロセスによりナノワイヤが成長された後、前述したようにゲート２２およびソース接点１８が形成される。
【００７７】
基板２およびドレイン接点１２に関しては、都合に応じて他の材料を使用することができる。
【００７８】
前述した様々な実施形態の特徴は組み合わされても良い。例えば、トレンチが基板の厚さ全体にわたって貫通する図２の実施形態において前述した狭いトレンチを満たすナノワイヤの特徴は、図３および図４の実施形態の場合のように基板の上端にだけトレンチが形成される実施形態において更に実施することができる。特徴の他の組み合わせは当業者にとって明らかである。
【００７９】
本開示内容を読むことにより、他の変形および改良は当業者にとって明らかである。そのような変形および改良は、半導体デバイスおよびナノワイヤの設計、製造、使用において既に知られ且つここで説明した特徴に加えて或いは当該特徴に代えて使用され得る等価な他の特徴を含んでいても良い。この出願では、特徴の特定の組み合わせに対して請求項が規定されているが、本開示の範囲は、ここに明示的に或いは暗示的に開示された任意の新規な特徴または特徴の任意の新規な組み合わせ或いはその任意の総括も、それが本発明と同じ技術的問題のどれかまたは全てを軽減するか否かにかかわらず含んでいることは言うまでもない。これにより、出願人は、この出願またはこの出願から派生する任意の更なる出願の係属中に任意のそのような特徴および／またはそのような特徴の組み合わせに対して新たな請求項が規定されても良いことを通告する。
【図面の簡単な説明】
【００８０】
【図１】ナノワイヤの成長を示している。
【図２】本発明の第１の実施形態を示している。
【図３】本発明の第２の実施形態を示している。
【図４】本発明の第３の実施形態を示している。
【図５】本発明の第４の実施形態を示している。
【図６】本発明の第５の実施形態を示している。
【図７】本発明の第６の実施形態を示している。
【符号の説明】
【００８１】
２ シリコン基板
８ 貫通トレンチ
１０ 誘電体
１２ 金属電極
１４ 金属滴
１６ ナノワイヤ
１８ ソース接点
２０ ゲート接点
２２ 導電ゲート
２６ 絶縁層
【技術分野】
【０００１】
本発明は、特に少なくとも１つのナノワイヤを含む半導体デバイスおよび製造方法に関する。
【背景技術】
【０００２】
ウィスカとしても知られるナノワイヤは非常に細いワイヤである。これらのナノワイヤは、様々な異なる半導体を含む様々な材料中に形成される場合がある。これらのワイヤを成長させる方法および当該ワイヤの使用方法の初期の概説は、Ｈｉｒｕｍａ等の応用物理概説「Ｇｒｏｗｔｈ ａｎｄ ｏｐｔｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｎａｎｏｍｅｔｅｒ−ｓｃａｌｅ ＧａＡｓ ａｎｄ ＩｎＡｓ ｗｈｉｓｋｅｒｓ」（Ｊ． Ａｐｐｌ． Ｐｈｙｓ， 第７７刊、第２号（１９９５）、４４７−４６１頁）によって与えられている。
【０００３】
また、これらのワイヤの成長の更なる詳細は、ＭｏｒａｌｅｓおよびＬｉｅｂｅｒによる「Ａ ｌａｓｅｒ ａｂｌａｔｉｏｎ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ｓｙｎｔｈｅｓｉｓ ｏｆ ｃｒｙｓｔａｌｌｉｎｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｎａｎｏｗｉｒｅｓ」（Ｓｃｉｅｎｃｅ， 第２７９刊、２０８−２１０頁（１９９８））において与えられている。ナノワイヤ超格子、すなわち、複数の材料を含むナノワイヤの成長の詳細は、Ｇｕｄｉｋｓｅｎ等による「Ｇｒｏｗｔｈ ｏｆ ｎａｎｏｗｉｒｅ ｓｕｐｅｒｌａｔｔｉｃｅ ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ｎａｎｏｓｃａｌｅ ｐｈｏｔｏｎｉｃｓ ａｎｄ ｅｌｅｃｔｒｏｎｉｃｓ」（Ｎａｔｕｒｅ， 第４１５刊、６１７−６２０頁（２００２））に記載されている。
【０００４】
後者の研究論文は、いわゆる気液固（ＶＬＳ）成長プロセスへの多くの言及を含んでいる。ＶＬＳプロセスにおいて、液体金属クラスタまたは触媒は、気相反応物質から半導体を成長させるための核として機能する。原理上、金属クラスタのサイズがナノワイヤの幅を決定する。非常に直径が小さい触媒を確保することにより、細いワイヤを成長させることができる。
【０００５】
直径が小さいクラスタは、温度を上昇させることによって或いはレーザアブレーションによって基板上の金属原子を活性化させて小さな金属または触媒の合金クラスタを作ることより形成されても良い。金属原子は例えば金から成っていても良い。
【０００６】
Ｇｕｄｉｋｓｅｎ等による研究論文は、成長中にナノワイヤの組成を変化させて高品質のヘテロ構造を形成する方法について記載している。
【０００７】
ナノワイヤを多くの異なるタイプの半導体デバイス中に組み込むことが提案されてきた。特に、米国特許第２００３／０１３２４６１号（Ｒｏｅｓｎｅｒ 等）は、ナノワイヤを使用する電界効果トランジスタについて記載している。この特許出願は、基板上にニッケルソース層が堆積された後に酸化アルミニウム層が堆積される方法を提案している。酸化アルミニウム上にゲート層が堆積され、ゲート層および酸化アルミニウム層中に貫通穴がエッチングされる。その後、貫通穴内でカーボンナノチューブが成長される。その後、ゲート層が酸化され、それにより、貫通穴の側壁が絶縁される。その後、ドレイン接点が形成される。
【０００８】
しかしながら、発明者は、そのようなデバイスを使用して得られる良好な結果に気付いていない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の第１の態様においては、対向する第１および第２の主表面を形成する基板と、前記主表面に対して略垂直に延び、その全長に沿って本体領域とドリフト領域とを形成する少なくとも１つの導電ナノワイヤと、前記ナノワイヤから絶縁され、ナノワイヤの前記本体領域に隣接して配置されるとともに、ナノワイヤの前記ドリフト領域端部から離間され、ナノワイヤの前記本体領域でナノワイヤの伝導を制御する導電材料から成るゲート領域とを備える半導体デバイスが提供される。
【００１０】
本発明は電力印加に役立ち、また、本発明によれば、絶縁破壊電圧とオン状態抵抗との間で、従来の方法により得ることができるよりも良好なトレードオフが得られる。
【００１１】
このようにしてゲートナノワイヤデバイスを形成することにより、より高い絶縁破壊電圧を得ることができる。ゲートに隣接しないナノワイヤの領域は実際にはドリフト領域としての機能を果たし、これにより、デバイスの絶縁破壊電圧が増大される。バルクシリコンによってサポートされ得る最大電界強度は特に高くなく、ガリウムナイトライド（ＧａＮ）は、例えば、シリコンの場合よりも大きさがほぼ１段階（位数）高い最大電界強度を有している。本発明の構成におけるナノワイヤの使用により、高い絶縁破壊強度を得ることができる。
【００１２】
特に、ナノワイヤは、ゲートに隣接する本体領域における第１の材料と、ゲートに隣接しないドリフト領域における異なる第２の材料とから形成されていても良い。このようにすると、デバイスの各領域を個別に最適化することができる。
【００１３】
チャンネル領域では、反転層移行性が高い材料が必要とされ、一方、ドリフト領域では、臨界電界強度およびバルク移動性がより重要である。
【００１４】
特定の実施形態においては、第１の材料がシリコンであり、第２の材料がガリウムナイトライドである。
【００１５】
例えばカーボンなど、ナノワイヤのための他の材料も使用できる。
【００１６】
材料自体だけでなく、ドーピングプロファイルも個別に最適化できる。例えば、ドリフト領域におけるドーピング勾配は、それに応じて成長条件を選択することにより実現できる。
【００１７】
ゲートに関しては、任意の適当な導電材料、例えばアルミニウム等の金属が使用されても良い。高密度ドープされたポリシリコンなどの他の材料が使用されても良く、実際には、そのような材料が好ましい場合がある。
【００１８】
他の態様において、本発明は、対向する第１および第２の主表面を形成する基板と、前記主表面に対して略垂直に延び、その全長に沿って第１の領域と第２の領域とを形成する少なくとも１つの導電ナノワイヤとに関し、前記ナノワイヤは、前記第１の領域における第１の材料と、前記第２の領域における異なる第２の材料とから形成されている。
【００１９】
ナノワイヤは、例えばナノワイヤ形成後に堆積されても良い誘電体中に埋め込まれていても良い。
【００２０】
あるいは、ナノワイヤが少なくとも１つのトレンチ内にあっても良い。
【００２１】
この場合、少なくとも１つのトレンチの側壁上に誘電体層が設けられ、基板の表面上に誘電体層が設けられ、基板の表面上の前記誘電体層上に導電ゲート領域が形成されても良い。
【００２２】
トレンチまたは各トレンチ内に複数のナノワイヤが設けられても良い。
【００２３】
あるいは、単一のナノワイヤが、トレンチまたは各トレンチ内に設けられていても良く、また、実際には、トレンチを満たしても良い。
【００２４】
基板に適した材料としては、シリコンおよび酸化アルミニウムが挙げられる。後者は、ナノワイヤを成長させるために知られている基板である。実際には、酸化アルミニウムがアルミニウム上に形成される層であっても良く、下側のアルミニウムが第２の接点を形成する。
【００２５】
なお、特に基板がゲートとしての機能を果たし、そのため、通電する必要がある場合には、基板がドープシリコンであっても良いが、特に別個のゲート接点が設けられ或いは半導体デバイスがゲートを有さない場合、基板はドープされていないシリコンであっても良い。
【００２６】
特に好ましい実施形態において、基板は、基板上に形成された基板と同じ導電型の低密度ドープ表面層で高密度ドープされる。
【００２７】
また、本発明は、第１の態様に係る半導体デバイスを製造する方法に関する。したがって、本発明は、対向する第１および第２の主表面を形成する基板を設けるステップと、少なくとも１つの導電ナノワイヤを前記主表面に対して略垂直に成長させるステップと、前記ナノワイヤから絶縁され、ナノワイヤの本体領域に隣接して配置されるとともに、ナノワイヤのドリフト領域端部から離間され、ナノワイヤの前記本体領域でナノワイヤの伝導を制御する導電材料から成るゲート領域とに関する。
【００２８】
他の態様においては、対向する第１および第２の主表面を有する半導体基板と、前記基板の前記第１の主表面から前記半導体基板を貫通して延びる少なくとも１つのトレンチと、前記基板の前記第１の主表面にある第１の接点と、前記第１の接点から前記トレンチを貫通して前記トランチの底部へ延びる複数の導電ナノワイヤとを備える半導体デバイスが提供される。
【００２９】
なお、本明細書において、用語「トレンチ」は、細長い形状に限定されるものではなく、特に誘電体中のコンタクトホールを含むように意図されている。
【００３０】
半導体基板のトレンチ内でナノワイヤを成長させることにより、ナノワイヤをそれらが成長される場所で使用できる。ナノワイヤは、基板上に形成された他の構成要素と容易に一体化させることができる。
【００３１】
本発明は、ナノワイヤを成長させるために、様々な異なる材料の使用の自由を与える。
【００３２】
他の態様においては、
金属プレートと、
金属プレート上の絶縁層と、
絶縁層を貫通して延びる少なくとも１つのトレンチと、
トレンチの上端にある第１の接点と、
トレンチの底部にある第２の接点と、
第１の接点から第２の接点へと延びる導電ナノワイヤと、
を備える半導体デバイスが提供される。
【００３３】
金属プレートはアルミニウムであっても良く、また、絶縁層は酸化アルミニウムであっても良い。
【００３４】
他の態様において、本発明は、第１および第２の接点を有する半導体デバイスを製造する方法であって、
対向する第１および第２の主表面を有する半導体基板を設けるステップと、
前記第１の主表面から前記第２の主表面へと延びるトレンチを形成するステップと、
前記トレンチの底部に第２の接点を形成するステップと、
前記トレンチの側壁上に絶縁体を形成するステップと、
前記第２の接点上の前記トレンチの底部内に触媒を堆積させるステップと、
前記トレンチの底部からトレンチの上端へと延びるナノワイヤを触媒から成長させるステップと、
前記トレンチの上端で前記ナノワイヤと接触する第１の接点を形成するステップと、
を含む方法に関する。
【００３５】
また、方法は、基板の第１の主表面の上端に絶縁体を堆積させるステップと、絶縁体上にゲート層を堆積させるステップとを更に含んでいても良い。
【００３６】
方法は、
触媒からナノワイヤを最初に成長させるときに第２の材料層の前駆物質（ｐｒｅｃｕｒｓｏｒ）を供給し、その後、
第１の材料層の前駆物質を供給する、
ことにより、ゲート層に隣接する第１の材料とゲート層に隣接しない第２の材料とを有するナノワイヤを容易に提供することができる。
【００３７】
ＶＬＳプロセスを使用してナノワイヤを成長させることが都合が良い。
【００３８】
他の態様においては、半導体デバイスを製造する方法であって、
第１の主表面を有する基板上に、第２の接点と電気的に接続した状態で触媒を堆積させるステップと、
複数のナノワイヤを成長させるステップと、
前記ナノワイヤの上端を露出させたままナノワイヤの周囲に誘電体を堆積させるステップと、
前記ナノワイヤの上端と接触する第１の接点を形成するステップと、
を含む方法が提供される。
【００３９】
方法は、
ナノワイヤの露出された上端の少なくとも一部にゲート絶縁体を堆積させるステップと、
誘電体上にゲート層を堆積させるステップと、
ゲート層上に上側絶縁層を堆積させるステップと、
上側絶縁層上にナノワイヤに対する第１の接点を形成するステップと、
を含んでいても良い。
【００４０】
ナノワイヤの周囲に堆積された誘電体は、テトラエチルオルトシリケート（ＴＥＯＳ）前駆物質から形成されても良い。
【００４１】
本発明を更に良く理解できるように、以下、添付図面を参照しながら実施形態について説明する。
【００４２】
異なる実施形態においては、同様の構成要素に同様の参照符号が与えられており、また、各参照符号に関連する説明は、それぞれの図に関して必ずしも繰り返されるとは限らない。図は一定の倍率ではなく、特に、一般的には基板の厚さ全体が示されていない。
【発明を実施するための最良の形態】
【００４３】
図１は、金属電極１２上におけるナノワイヤ成長を示している。蒸着等の技術により触媒の金属膜が堆積される。金属は、例えばニッケル、コバルト、鉄または金であっても良い。膜厚は０．２ｎｍ〜５ｎｍの範囲であっても良い。この堆積は、デバイスの上面およびトレンチの底部の両方に膜を堆積させる。上面における膜は、この段階で、例えばリフトオフまたは化学機械研磨を使用して除去できる。
【００４４】
他の金属堆積方法は、カソード電位を電極１２に対して印加する電着によるものである。
【００４５】
他の構成では、小さなコロイド粒子が直接に或いは電気泳動により堆積されても良い。
【００４６】
次に、ドレイン接点１２上に金属触媒の小さな金属滴１４を形成する反応チャンバ（図示せず）内で基板が加熱される。
【００４７】
成長されるナノワイヤの材料は前駆物質によって決まり、また、当業者は、例えば前述した論文および特許から、多くのタイプのナノワイヤを成長させるのに適した前駆物質を良く知っている。適した前駆物質が反応チャンバ内に導入され、前駆物質は、選択された半導体を触媒１４下で優先的に形成する。半導体が堆積され続け、半導体が細いナノワイヤ１６を形成する。
【００４８】
ナノワイヤは、他の実施形態において適切な条件下で、ナノチューブであっても良い。
【００４９】
ナノワイヤ成長の更なる詳細は、前述した論文および特許において見出すことができる。
【００５０】
ここで、図２を参照しながら、第１の実施形態について説明する。導電性を有するようにドープされたシリコン基板２は、対向する第１および第２の主表面４，６を有している。これらの表面間で延びるように貫通トレンチ８がエッチングされている。１つのトレンチのみが示されているが、実際には一般的にそれ以上のトレンチが存在する。トレンチ８の側壁上および第１の主表面４上には誘電体１０がコーティングされている。その後、任意の誘電体がトレンチの底部から除去される。
【００５１】
次に、トレンチ内でナノチューブを成長させるために気液固（ＶＬＳ）法が使用される。触媒は、それがクラスタとも呼ばれる小さい滴を形成するまで加熱され、その後、ナノワイヤ１６を形成するためにクラスタで優先的に成長する前駆物質が蒸気の形態で供給される。
【００５２】
なお、この実施例では、各トレンチ内に１つのナノワイヤが形成される。
【００５３】
上面に堆積された任意のナノワイヤは、容易に拭い去り／研磨除去することができる。
【００５４】
第１の主表面上には、ナノワイヤの上端に接続するためにソース接点１８が設けられ、また、基板に接続するためにゲート接点２０が設けられる。
【００５５】
第２の主表面上にドレイン接点１２が堆積され、また、トレンチ内のドレイン接点上に触媒が堆積されて、図２に示されるデバイスが形成される。ドレイン接点１２は、この遅い段階で堆積されても良い。これは、ドレイン金属の存在がワイヤ成長およびその後の大部分の処理に適合しない可能性があるからである。
【００５６】
使用時、ソース接点とドレイン接点との間の伝導を制御するために、ゲート接点に対して電圧を印加することができる。
【００５７】
他の構成では、ゲートが省かれ、ナノワイヤがダイオードとなるように形成される。これは、後述する方法と同様の方法で達成される。
【００５８】
他の構成では、後述する実施形態の場合と同様に、表面層を貫通するトレンチ内にナノワイヤが形成される。
【００５９】
図３は他の構成を示している。低密度ドープされた表面層３を上端に有する高密度ドープされた半導体基板２が用意される。表面層３中にトレンチ８が形成され、トレンチ８の側壁上に誘電体１０が堆積されるとともに、トレンチの底部に触媒が堆積され、また、触媒からナノワイヤを成長させることにより、多くのナノワイヤ１６が各トレンチ内に形成される。この実施例において、トレンチ８の深さは表面層３の厚さと同じであるが、これは、ナノワイヤの両端に対する接続を行なうことができる限り絶対不可欠なことではない。
【００６０】
なお、この明細書において、用語「基板」は、しばしば、基板および表面層を示すために使用される。
【００６１】
この場合、ナノワイヤ１６は、ｎ型ドープされた一端とｐ型ドープされた一端とを有するダイオードである。
【００６２】
基板２に隣接するナノワイヤの領域２８は、ナノワイヤのｐ型長さ２８を成長させるために使用されるガス混合物中のｐ型ドーパントを使用して成長される。ナノワイヤの全長が成長された後、ドーパントがｎ型ドーパントに変えられ、ナノワイヤのｎ型長さ２９の成長が続けられる。ナノワイヤの長さ２８，２９間の境界に形成されるｐ−ｎ接合がダイオードを形成する。
【００６３】
したがって、上側接点１８は、この場合、アノード接点であってソース接点ではなく、また、下側接点１２は、この場合、カソード接点であってドレイン接点ではない。
【００６４】
また、処理をｎ型から始めてその後にｐ型にすることもできる。
【００６５】
本発明は、単一の導電型のナノワイヤ２９を使用することにより、また、整流器の機能を果たすために上側接点１８と共にショットキーバリアを使用することにより、ショットキーダイオードを形成することもできる。
【００６６】
図４は、基板２と表面層３との組み合わせを再び使用してダイオードではなくトランジスタが形成される他の構成を示している。この場合、第１の主表面上の誘電体１０上に導電ゲート２２が堆積され、その後、ゲート２２とトレンチ８との間にゲート絶縁体２４を形成し且つゲート２２上に絶縁層２６を形成する層が堆積される。ゲートには、絶縁層２６中のビアホール２７を介してゲート接点２０が接続される。絶縁層２６上にはソース接点１８が形成される。
【００６７】
この実施例において、ナノワイヤの材料は、ナノワイヤの全長にわたって同じではない。基板２に隣接するナノワイヤのドリフト領域２８はＧａＮ前駆物質を使用して成長される。ナノワイヤの長さが基板の上端に達すると、ＶＬＳ成長で使用された前駆物質がシリコン成長のための前駆物質へ変更され、本体領域２９が成長される。したがって、ゲート２２に隣接するナノワイヤの本体領域２９はシリコンから成る。
【００６８】
このようにして、ＧａＮは、デバイスがＯＦＦのときに電圧をサポートするためのドリフト領域としての機能を果たすナノワイヤの領域で使用され、また、シリコンは、ゲートによって制御される領域で使用される。このようにすれば、ＧａＮの向上された絶縁破壊性能を使用して、与えられた特定のオン抵抗に関して絶縁破壊電圧を高めることができる。
【００６９】
これは単なる一例である。他の材料の組み合わせおよびドーピングプロファイル変化も考えられる。
【００７０】
好ましい実施形態では、ナノワイヤが側壁に付着される。これは、例えば、ナノワイヤと基板との間に電圧を印加してナノワイヤを側壁に対して静電的に引き付けることにより行なわれても良い。
【００７１】
図５に示される更なる手法では、ドレイン接点として導電基板３０が使用される。ナノワイヤ１６は、ＶＬＳプロセスを使用して導電基板上で成長される。その後、ナノワイヤの上端を露出させたまま、ナノワイヤの周囲に誘電体３２が堆積される。記載している実施形態では、スピンオンプロセスが使用される。堆積された誘電体は例えばテトラエチルオルトシリケート（ＴＥＯＳ）であっても良いが、必要に応じて代わりに他の材料を使用できる。
【００７２】
次に、ナノワイヤ１６の露出された上端の周囲にゲート誘電体３４が堆積され、導電ゲート２２が堆積される。上側絶縁層２６が形成され、それにより、ナノワイヤ１６の上端と接触して絶縁層２６上にわたって形成されるソース接点１８からゲート２２が絶縁される。ゲート層２２に対する接触は、デバイスの周囲で行なわれる。
【００７３】
図６は、基本的に図１〜図４に示されるトレンチの内側に図５の構造を形成する更なる発展を示している。この場合、図５のデバイスを製造するために使用される方法は、図１のデバイスを形成するために使用されるような基板中に１つまたは複数のトレンチを形成した後に使用される。
【００７４】
なお、この場合、ゲート電極２２は、トレンチ８内にあり、例えばトレンチの一端または両端で接触されても良い。
【００７５】
図７に示される図４の手法の変形例では、アルミニウムプレート１２が使用され、アルミニウムの上端の上で絶縁酸化アルミニウム（Ａｌ２Ｏ３）層３６が成長される。この組み合わせは、ナノワイヤを成長させるのに適している。なお、図７では、プレート１２が層２よりも薄く示されているが、これは、単にナノチューブ領域をより明確に示しているにすぎず、実際の構成では、層３６が一般にプレートよりも薄い。
【００７６】
アルミニウムプレート１２はドレイン接点１２として使用することができる。トレンチは、アルミニウム酸化物層２を貫通して形成されて絶縁される。その後、ＶＬＳプロセスによりナノワイヤが成長された後、前述したようにゲート２２およびソース接点１８が形成される。
【００７７】
基板２およびドレイン接点１２に関しては、都合に応じて他の材料を使用することができる。
【００７８】
前述した様々な実施形態の特徴は組み合わされても良い。例えば、トレンチが基板の厚さ全体にわたって貫通する図２の実施形態において前述した狭いトレンチを満たすナノワイヤの特徴は、図３および図４の実施形態の場合のように基板の上端にだけトレンチが形成される実施形態において更に実施することができる。特徴の他の組み合わせは当業者にとって明らかである。
【００７９】
本開示内容を読むことにより、他の変形および改良は当業者にとって明らかである。そのような変形および改良は、半導体デバイスおよびナノワイヤの設計、製造、使用において既に知られ且つここで説明した特徴に加えて或いは当該特徴に代えて使用され得る等価な他の特徴を含んでいても良い。この出願では、特徴の特定の組み合わせに対して請求項が規定されているが、本開示の範囲は、ここに明示的に或いは暗示的に開示された任意の新規な特徴または特徴の任意の新規な組み合わせ或いはその任意の総括も、それが本発明と同じ技術的問題のどれかまたは全てを軽減するか否かにかかわらず含んでいることは言うまでもない。これにより、出願人は、この出願またはこの出願から派生する任意の更なる出願の係属中に任意のそのような特徴および／またはそのような特徴の組み合わせに対して新たな請求項が規定されても良いことを通告する。
【図面の簡単な説明】
【００８０】
【図１】ナノワイヤの成長を示している。
【図２】本発明の第１の実施形態を示している。
【図３】本発明の第２の実施形態を示している。
【図４】本発明の第３の実施形態を示している。
【図５】本発明の第４の実施形態を示している。
【図６】本発明の第５の実施形態を示している。
【図７】本発明の第６の実施形態を示している。
【符号の説明】
【００８１】
２ シリコン基板
８ 貫通トレンチ
１０ 誘電体
１２ 金属電極
１４ 金属滴
１６ ナノワイヤ
１８ ソース接点
２０ ゲート接点
２２ 導電ゲート
２６ 絶縁層
【特許請求の範囲】
【請求項１】
対向する第１および第２の主表面を規定する基板と、
前記主表面に対して略垂直に延び、その全長に沿って本体領域とドリフト領域とを規定する少なくとも１つの導電ナノワイヤと、
前記ナノワイヤから絶縁され、ナノワイヤの前記本体領域に隣接して配置されるとともに、前記ナノワイヤの前記ドリフト領域端部から離間され、前記ナノワイヤの前記本体領域で前記ナノワイヤの伝導を制御する導電材料から成るゲート領域と、
を備える、半導体デバイス。
【請求項２】
前記ナノワイヤは、前記ゲートに隣接する前記本体領域における第１の材料と、前記ゲートに隣接しない前記ドリフト領域における異なる第２の材料とから形成されている、請求項１に記載の半導体デバイス。
【請求項３】
対向する第１および第２の主表面を規定する基板と、
前記主表面に対して略垂直に延び、その全長に沿って第１の領域と第２の領域とを規定する少なくとも１つの導電ナノワイヤと、
を備え、
前記ナノワイヤは、前記第１の領域における第１の材料と、前記第２の領域における異なる第２の材料とから形成されている、半導体デバイス。
【請求項４】
前記第２の材料は、絶縁破壊前の最大電界強度が前記第１の材料よりも高い、請求項２または３に記載の半導体デバイス。
【請求項５】
１つまたは複数の前記ナノワイヤが誘電体中に埋め込まれている、請求項１から４のいずれか一項に記載の半導体デバイス。
【請求項６】
前記第１の主表面から前記第２の主表面に向かって延びる少なくとも１つのトレンチを備え、このトレンチ内で前記ナノワイヤが延びている、請求項１から５のいずれか一項に記載の半導体デバイス。
【請求項７】
少なくとも１つの前記トレンチの側壁上の誘電体層と、前記基板の表面上の誘電体層とを更に備え、前記基板の表面上の前記誘電体層上に前記導電ゲート領域が形成されている、請求項６に記載の半導体デバイス。
【請求項８】
前記トレンチまたは前記各トレンチ内に複数のナノワイヤが設けられている、請求項６または７に記載の半導体デバイス。
【請求項９】
前記トレンチまたは前記各トレンチを単一のナノワイヤが満たしている、請求項６または７に記載の半導体デバイス。
【請求項１０】
前記基板がシリコンである、請求項６から９のいずれか一項に記載の半導体デバイス。
【請求項１１】
前記基板が酸化アルミニウムから成る、請求項６から９のいずれか一項に記載の半導体デバイス。
【請求項１２】
対向する第１および第２の主表面を有する半導体基板と、
前記基板の前記第１の主表面から前記半導体基板を貫通して延びる少なくとも１つのトレンチと、
前記トレンチの側壁上の絶縁体と、
前記基板の前記第１の主表面にある第１の接点と、
前記第１の接点から前記トレンチを貫通して前記トランチの底部へ延びる少なくとも１つの導電ナノワイヤと、
を備える、半導体デバイス。
【請求項１３】
前記トレンチを貫通する少なくとも１つの前記ナノワイヤの伝導を制御するためのゲートを更に備えている、請求項１２に記載の半導体デバイス。
【請求項１４】
前記各トレンチ内に複数の導電ナノワイヤが設けられている、請求項１２または１３に記載の半導体デバイス。
【請求項１５】
前記基板がシリコンである、請求項１２から１４のいずれか一項に記載の半導体デバイス。
【請求項１６】
対向する第１および第２の主表面を形成する基板と、
ゲートと、
前記ゲートを貫通して前記主表面に対して略垂直に延びる複数の導電ナノワイヤと、
前記各ナノワイヤ上に設けられ、前記ゲートをそれぞれのナノワイヤから電気的に絶縁するゲート誘電体と、
を備える、半導体デバイス。
【請求項１７】
前記基板が金属プレートである、請求項１６に記載の半導体デバイス。
【請求項１８】
第１および第２の接点を有する半導体デバイスを製造する方法であって、
対向する第１および第２の主表面を有する半導体基板を設けるステップと、
前記第１の主表面から前記第２の主表面へと延びるトレンチを形成するステップと、
前記トレンチの底部に第２の接点を形成するステップと、
前記トレンチの側壁上に絶縁体を形成するステップと、
前記第２の接点上の前記トレンチの底部内に触媒を堆積させるステップと、
前記トレンチの底部からトレンチの上端へと延びるナノワイヤをトレンチ内の第２の接点から成長させるステップと、
前記トレンチの上端で前記ナノワイヤと接触する第１の接点を形成するステップと、
を含む方法。
【請求項１９】
前記基板の前記第１の主表面の上端に絶縁体を堆積させるステップと、
前記絶縁体上に導電ゲート材料から成るゲート層を堆積させるステップと、
を更に含む、請求項１８に記載の方法。
【請求項２０】
前記第２の接点から前記ナノワイヤを最初に成長させるときに第２の材料層の前駆物質（ｐｒｅｃｕｒｓｏｒ）を供給し、その後、
第１の材料層の前駆物質を供給する、
ことにより、前記ゲート層に隣接する第１の材料とゲート層に隣接しない第２の材料とを有するように前記ナノワイヤを成長させるステップを含む、請求項１９に記載の方法。
【請求項２１】
気液固プロセスを使用して前記ナノワイヤが成長される、請求項１８から２０のいずれか一項に記載の方法。
【請求項２２】
半導体デバイスを製造する方法であって、
第１の主表面を有する基板上に、第２の接点と電気的に接続した状態で触媒を堆積させるステップと、
複数のナノワイヤを成長させるステップと、
前記ナノワイヤの上端を露出させたままナノワイヤの周囲に誘電体を堆積させるステップと、
前記ナノワイヤの上端と接触する第１の接点を形成するステップと、
を含む方法。
【請求項２３】
前記ナノワイヤの露出された上端の少なくとも一部にゲート絶縁体を堆積させるステップと、
前記誘電体上にゲート層を堆積させるステップと、
前記ゲート層上に上側絶縁層を堆積させるステップと、
前記上側絶縁層上に前記ナノワイヤに対する前記第１の接点を形成するステップと、
を更に含む、請求項２２に記載の方法。
【請求項２４】
前記ナノワイヤの周囲に堆積された前記誘電体がテトラエチルオルトシリケート（ＴＥＯＳ）から堆積される、請求項２２または２３に記載の方法。
【請求項２５】
気液固プロセスを使用して前記ナノワイヤが成長される、請求項２２から２４のいずれか一項に記載の方法。
【請求項２６】
半導体デバイスを形成する方法であって、
対向する第１および第２の主表面を形成する基板を設けるステップと、
少なくとも１つの導電ナノワイヤを前記主表面に対して略垂直に成長させるステップと、
前記ナノワイヤから絶縁され、ナノワイヤの本体領域に隣接して配置されるとともに、ナノワイヤのドリフト領域端部から離間され、ナノワイヤの前記本体領域でナノワイヤの伝導を制御する導電材料から成るゲート領域と、
を備える方法。
【請求項２７】
前記ナノワイヤは、前記ゲートに隣接する前記本体領域における第１の材料と、前記ゲートに隣接しない前記ドリフト領域における異なる第２の材料とから形成されている、請求項２６に記載の方法。
【請求項２８】
対向する第１および第２の主表面を形成する基板を設けるステップと、
前記主表面に対して略垂直に延び且つその全長に沿って第１の領域と第２の領域とを形成する少なくとも１つの導電ナノワイヤを成長させるステップと、
を含み、
前記ナノワイヤは、前記第１の領域における第１の材料と、前記第２の領域における異なる第２の材料とから形成されている方法。
【請求項１】
対向する第１および第２の主表面を規定する基板と、
前記主表面に対して略垂直に延び、その全長に沿って本体領域とドリフト領域とを規定する少なくとも１つの導電ナノワイヤと、
前記ナノワイヤから絶縁され、ナノワイヤの前記本体領域に隣接して配置されるとともに、前記ナノワイヤの前記ドリフト領域端部から離間され、前記ナノワイヤの前記本体領域で前記ナノワイヤの伝導を制御する導電材料から成るゲート領域と、
を備える、半導体デバイス。
【請求項２】
前記ナノワイヤは、前記ゲートに隣接する前記本体領域における第１の材料と、前記ゲートに隣接しない前記ドリフト領域における異なる第２の材料とから形成されている、請求項１に記載の半導体デバイス。
【請求項３】
対向する第１および第２の主表面を規定する基板と、
前記主表面に対して略垂直に延び、その全長に沿って第１の領域と第２の領域とを規定する少なくとも１つの導電ナノワイヤと、
を備え、
前記ナノワイヤは、前記第１の領域における第１の材料と、前記第２の領域における異なる第２の材料とから形成されている、半導体デバイス。
【請求項４】
前記第２の材料は、絶縁破壊前の最大電界強度が前記第１の材料よりも高い、請求項２または３に記載の半導体デバイス。
【請求項５】
１つまたは複数の前記ナノワイヤが誘電体中に埋め込まれている、請求項１から４のいずれか一項に記載の半導体デバイス。
【請求項６】
前記第１の主表面から前記第２の主表面に向かって延びる少なくとも１つのトレンチを備え、このトレンチ内で前記ナノワイヤが延びている、請求項１から５のいずれか一項に記載の半導体デバイス。
【請求項７】
少なくとも１つの前記トレンチの側壁上の誘電体層と、前記基板の表面上の誘電体層とを更に備え、前記基板の表面上の前記誘電体層上に前記導電ゲート領域が形成されている、請求項６に記載の半導体デバイス。
【請求項８】
前記トレンチまたは前記各トレンチ内に複数のナノワイヤが設けられている、請求項６または７に記載の半導体デバイス。
【請求項９】
前記トレンチまたは前記各トレンチを単一のナノワイヤが満たしている、請求項６または７に記載の半導体デバイス。
【請求項１０】
前記基板がシリコンである、請求項６から９のいずれか一項に記載の半導体デバイス。
【請求項１１】
前記基板が酸化アルミニウムから成る、請求項６から９のいずれか一項に記載の半導体デバイス。
【請求項１２】
対向する第１および第２の主表面を有する半導体基板と、
前記基板の前記第１の主表面から前記半導体基板を貫通して延びる少なくとも１つのトレンチと、
前記トレンチの側壁上の絶縁体と、
前記基板の前記第１の主表面にある第１の接点と、
前記第１の接点から前記トレンチを貫通して前記トランチの底部へ延びる少なくとも１つの導電ナノワイヤと、
を備える、半導体デバイス。
【請求項１３】
前記トレンチを貫通する少なくとも１つの前記ナノワイヤの伝導を制御するためのゲートを更に備えている、請求項１２に記載の半導体デバイス。
【請求項１４】
前記各トレンチ内に複数の導電ナノワイヤが設けられている、請求項１２または１３に記載の半導体デバイス。
【請求項１５】
前記基板がシリコンである、請求項１２から１４のいずれか一項に記載の半導体デバイス。
【請求項１６】
対向する第１および第２の主表面を形成する基板と、
ゲートと、
前記ゲートを貫通して前記主表面に対して略垂直に延びる複数の導電ナノワイヤと、
前記各ナノワイヤ上に設けられ、前記ゲートをそれぞれのナノワイヤから電気的に絶縁するゲート誘電体と、
を備える、半導体デバイス。
【請求項１７】
前記基板が金属プレートである、請求項１６に記載の半導体デバイス。
【請求項１８】
第１および第２の接点を有する半導体デバイスを製造する方法であって、
対向する第１および第２の主表面を有する半導体基板を設けるステップと、
前記第１の主表面から前記第２の主表面へと延びるトレンチを形成するステップと、
前記トレンチの底部に第２の接点を形成するステップと、
前記トレンチの側壁上に絶縁体を形成するステップと、
前記第２の接点上の前記トレンチの底部内に触媒を堆積させるステップと、
前記トレンチの底部からトレンチの上端へと延びるナノワイヤをトレンチ内の第２の接点から成長させるステップと、
前記トレンチの上端で前記ナノワイヤと接触する第１の接点を形成するステップと、
を含む方法。
【請求項１９】
前記基板の前記第１の主表面の上端に絶縁体を堆積させるステップと、
前記絶縁体上に導電ゲート材料から成るゲート層を堆積させるステップと、
を更に含む、請求項１８に記載の方法。
【請求項２０】
前記第２の接点から前記ナノワイヤを最初に成長させるときに第２の材料層の前駆物質（ｐｒｅｃｕｒｓｏｒ）を供給し、その後、
第１の材料層の前駆物質を供給する、
ことにより、前記ゲート層に隣接する第１の材料とゲート層に隣接しない第２の材料とを有するように前記ナノワイヤを成長させるステップを含む、請求項１９に記載の方法。
【請求項２１】
気液固プロセスを使用して前記ナノワイヤが成長される、請求項１８から２０のいずれか一項に記載の方法。
【請求項２２】
半導体デバイスを製造する方法であって、
第１の主表面を有する基板上に、第２の接点と電気的に接続した状態で触媒を堆積させるステップと、
複数のナノワイヤを成長させるステップと、
前記ナノワイヤの上端を露出させたままナノワイヤの周囲に誘電体を堆積させるステップと、
前記ナノワイヤの上端と接触する第１の接点を形成するステップと、
を含む方法。
【請求項２３】
前記ナノワイヤの露出された上端の少なくとも一部にゲート絶縁体を堆積させるステップと、
前記誘電体上にゲート層を堆積させるステップと、
前記ゲート層上に上側絶縁層を堆積させるステップと、
前記上側絶縁層上に前記ナノワイヤに対する前記第１の接点を形成するステップと、
を更に含む、請求項２２に記載の方法。
【請求項２４】
前記ナノワイヤの周囲に堆積された前記誘電体がテトラエチルオルトシリケート（ＴＥＯＳ）から堆積される、請求項２２または２３に記載の方法。
【請求項２５】
気液固プロセスを使用して前記ナノワイヤが成長される、請求項２２から２４のいずれか一項に記載の方法。
【請求項２６】
半導体デバイスを形成する方法であって、
対向する第１および第２の主表面を形成する基板を設けるステップと、
少なくとも１つの導電ナノワイヤを前記主表面に対して略垂直に成長させるステップと、
前記ナノワイヤから絶縁され、ナノワイヤの本体領域に隣接して配置されるとともに、ナノワイヤのドリフト領域端部から離間され、ナノワイヤの前記本体領域でナノワイヤの伝導を制御する導電材料から成るゲート領域と、
を備える方法。
【請求項２７】
前記ナノワイヤは、前記ゲートに隣接する前記本体領域における第１の材料と、前記ゲートに隣接しない前記ドリフト領域における異なる第２の材料とから形成されている、請求項２６に記載の方法。
【請求項２８】
対向する第１および第２の主表面を形成する基板を設けるステップと、
前記主表面に対して略垂直に延び且つその全長に沿って第１の領域と第２の領域とを形成する少なくとも１つの導電ナノワイヤを成長させるステップと、
を含み、
前記ナノワイヤは、前記第１の領域における第１の材料と、前記第２の領域における異なる第２の材料とから形成されている方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２００８−５０３０８１（Ｐ２００８−５０３０８１Ａ）
【公表日】平成２０年１月３１日（２００８．１．３１）
【国際特許分類】
【出願番号】特願２００７−５１６０９０（Ｐ２００７−５１６０９０）
【出願日】平成１７年６月７日（２００５．６．７）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５１８４３
【国際公開番号】ＷＯ２００５／１２４８７２
【国際公開日】平成１７年１２月２９日（２００５．１２．２９）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成２０年１月３１日（２００８．１．３１）
【国際特許分類】
【出願日】平成１７年６月７日（２００５．６．７）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５１８４３
【国際公開番号】ＷＯ２００５／１２４８７２
【国際公開日】平成１７年１２月２９日（２００５．１２．２９）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]