ボディバイアス制御回路及びボディバイアス制御方法
【課題】外部からトランジスタの閾値電圧を制御する必要のないボディバイアス制御回路などを提供すること。
【解決手段】制御回路2aは、トランジスタの閾値電圧の基準値を定めるトランジスタTr1と、ボディバイアス発生器BBG1によって制御されるボディバイアスVBBがバックゲート端子に供給され、閾値電圧を可変に制御可能なトランジスタTr2とを備える。また、制御回路2aは、トランジスタTr1の閾値電圧Vth1とトランジスタTr2の閾値電圧Vth2との差電圧ΔVrに応じた制御信号Venを出力する比較器COMP1を備える。ボディバイアス発生器BBG1は、閾値電圧Vth2が閾値電圧Vth1よりも高くなると、ボディバイアス発生器BBG1を停止して、閾値電圧Vth2を低下させる。また、閾値電圧Vth2が閾値電圧Vth1よりも低くなると、ボディバイアス発生器BBG1を動作させ、閾値電圧Vth2を上昇させる。
【解決手段】制御回路2aは、トランジスタの閾値電圧の基準値を定めるトランジスタTr1と、ボディバイアス発生器BBG1によって制御されるボディバイアスVBBがバックゲート端子に供給され、閾値電圧を可変に制御可能なトランジスタTr2とを備える。また、制御回路2aは、トランジスタTr1の閾値電圧Vth1とトランジスタTr2の閾値電圧Vth2との差電圧ΔVrに応じた制御信号Venを出力する比較器COMP1を備える。ボディバイアス発生器BBG1は、閾値電圧Vth2が閾値電圧Vth1よりも高くなると、ボディバイアス発生器BBG1を停止して、閾値電圧Vth2を低下させる。また、閾値電圧Vth2が閾値電圧Vth1よりも低くなると、ボディバイアス発生器BBG1を動作させ、閾値電圧Vth2を上昇させる。
【発明の詳細な説明】
【技術分野】
【0001】
半導体装置のボディバイアスを制御するボディバイアス制御回路及びボディバイアス制御方法に関するものである。
【背景技術】
【0002】
従来から、複数のトランジスタにより構成される半導体装置において、その半導体装置が形成されている基板に対して、その基板上のトランジスタの閾値電圧を補正するために、バックバイアス電圧を印加するバックバイアス回路が知られている。
【0003】
なお、バックバイアス電圧の調整は、例えば、レーザートリミングによりフューズ素子を切断して、バックバイアス電圧を発生させるための抵抗値を設定するものが知られている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3868131号公報
【特許文献2】特開平7−176622号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、従来技術では、バックバイアス電圧を設定する際の基準となるフューズ素子を切断するために、レーザートリミング等の製造工程が必要になってしまう。
【課題を解決するための手段】
【0006】
本開示のボディバイアス制御回路は、ボディバイアスがそれぞれ印加されている2つのトランジスタを備える。また、2つのトランジスタの電圧特性を検出するモニタ部を備える。また、モニタ部が検出する電圧特性の差が少なくなるよう、2つのトランジスタの少なくとも1つについてボディバイアスを制御するボディバイアス発生器を備える。
【0007】
また、本開示のボディバイアス制御方法は、ボディバイアスがそれぞれ印加されている2つのトランジスタの電圧特性を検出するステップを備える。また、電圧特性を検出するステップが検出する電圧特性の差が少なくなるよう、2つのトランジスタの少なくとも1つについてボディバイアス値を制御するステップを備える。
【発明の効果】
【0008】
本開示のボディバイアス制御回路およびボディバイアス制御方法によれば、一方のトランジスタの電圧特性を基準としてボディバイアスを発生し、半導体装置においてボディバイアスが印加される回路領域内のトランジスタの閾値電圧のばらつきを小さくすることができる。
【図面の簡単な説明】
【0009】
【図1】バイアス回路1における一実施例の回路図である。
【図2】バイアス回路1における一実施例のタイミングチャートである。
【図3】半導体装置10における一実施例の回路図である。
【図4】バイアス回路1aにおける一実施例の回路図である。
【図5】ボディバイアス特性における一実施例のグラフ(その2)である。
【図6】バイアス回路1bにおける一実施例の回路図である。
【図7】制御回路2cにおける一実施例の回路図である。
【図8】バイアス回路1dにおける一実施例の回路図である。
【図9】ボディバイアス特性における一実施例のグラフ(その1)である。
【図10】トランジスタの閾値電圧ばらつきにおける一実施例のグラフである。
【発明を実施するための形態】
【0010】
第1実施形態を、図1ないし図3を用いて説明する。第1実施形態は、基準となるトランジスタの閾値電圧に、他のトランジスタの閾値電圧を近づける制御を行う形態である。図3に、本実施形態に係る半導体装置10の回路図を示す。半導体装置10は、制御回路2、ボディバイアス発生器BBG1ないしBBG4、デバイス回路DC1ないしDC4を備える。制御回路2は、ボディバイアス発生器BBG1ないしBBG4に対して制御信号Venを供給する。ボディバイアス発生器BBG1ないしBBG4は、制御信号Venに応じてボディバイアスVBBを生成し、デバイス回路DC1ないしDC4に供給する。デバイス回路DC1ないしDC4は、各種の動作を行う回路であり、多数のMOSトランジスタを備えている。デバイス回路DC1ないしDC4に備えられるMOSトランジスタのバックゲートには、ボディバイアスVBBが供給される。
【0011】
制御回路2およびボディバイアス発生器BBG1ないしBBG4の、半導体装置10内でのレイアウトについて説明する。ボディバイアス発生器BBG1ないしBBG4は、高電圧配線や、後述するチャージポンプを備える。すると、ボディバイアス発生器BBG1ないしBBG4はノイズ源となるため、半導体装置10の外縁周辺に配置することが好ましい。また、ボディバイアス発生器BBG1ないしBBG4は、デバイス回路DC1ないしDC4に均等にボディバイアスVBBを印加するために、半導体装置10内に均等にレイアウトすることが好ましい。また、制御回路2から出力される制御信号Venは、デジタル信号であり、ディレイ時間が均等になることが好ましい。よって、制御回路2とボディバイアス発生器BBG1ないしBBG4の各々とを接続する配線は、等長配線などを用いて配線することが好ましい。
【0012】
図1に、第1実施形態に係るバイアス回路1の回路図を示す。バイアス回路1は、制御回路2およびボディバイアス発生器BBG1を備える。制御回路2は、NMOSトランジスタTr1およびTr2、比較器COMP1、インバータINV1、定電流回路CC1、PMOSトランジスタTr10ないしTr12を備える。
【0013】
トランジスタTr1およびTr2について説明する。デバイス回路DC1内には、多数のトランジスタが備えられている。これらのトランジスタには、トランジスタ間の閾値電圧ばらつきが存在する場合がある。閾値電圧ばらつきの発生原因の例としては、半導体装置の製造プロセスばらつき等に起因する場合や、トランジスタ間の閾値電圧を意図的に異ならせて回路設計することに起因する場合などが挙げられる。トランジスタ間の閾値電圧ばらつきが存在すると、トランジスタ間のスイッチング速度ばらつきや消費電力ばらつきが発生するため、トランジスタ間の閾値電圧ばらつきは小さくすることが好ましい。そこで、本実施形態に係るバイアス回路1では、トランジスタ間の閾値電圧ばらつき量をモニタするために、トランジスタTr1およびTr2を備える。
【0014】
トランジスタTr1のソース端子およびバックゲート端子には、接地電圧VSSが供給される。トランジスタTr1のゲート端子とドレイン端子とは、ダイオード接続される。トランジスタTr2のソース端子には、接地電圧VSSが供給される。また、バックゲート端子には、ボディバイアスVBBが供給される。トランジスタTr2のゲート端子とドレイン端子とは、ダイオード接続される。
【0015】
トランジスタTr1は、デバイス回路DC1内のトランジスタ間の閾値電圧ばらつき量の上限値近傍の閾値電圧を有するように設定された、レプリカトランジスタである。トランジスタTr1の閾値電圧Vth1は、基準電圧として用いられる。また、トランジスタTr2は、デバイス回路DC1内のトランジスタ間の閾値電圧ばらつき量の下限値近傍の閾値電圧を有するように設定された、レプリカトランジスタである。トランジスタTr2の閾値電圧Vth2は、ボディバイアスVBBを制御することにより、基板バイアス効果によって上昇させることが可能とされる。そして、閾値電圧Vth2が閾値電圧Vth1と同等になる時のボディバイアスVBBの値を求め、求めたボディバイアスVBBをデバイス回路DC1に供給することにより、デバイス回路DC1内でのトランジスタ間のスイッチング速度ばらつきや消費電力ばらつきを抑えることが可能となる。
【0016】
トランジスタTr10ないしTr12によって、カレントミラ回路が構成される。トランジスタTr10ないしTr12のゲート端子は共通接続され、ソース端子の各々には電源電圧VDDが供給される。トランジスタTr10のドレイン端子には定電流回路CC1が接続される。トランジスタTr11のドレイン端子にはトランジスタTr1が接続され、トランジスタTr12のドレイン端子にはトランジスタTr2が接続される。定電流回路CC1によって生成された電流がトランジスタTr10に入力される。そして、ミラーされた電流imがトランジスタTr11およびTr12のドレイン端子から出力され、トランジスタTr1およびTr2に流される。
【0017】
比較器COMP1の反転入力端子にはトランジスタTr1のドレイン端子が接続され、電圧Vr1が入力される。電圧Vr1は、トランジスタTr1の閾値電圧Vth1に応じて変化する電圧であり、閾値電圧Vth1が高くなるほど電圧Vr1も高くなる。また、比較器COMP1の非反転入力端子にはトランジスタTr2のドレイン端子が接続され、電圧Vr2が入力される。電圧Vr2は、トランジスタTr2の閾値電圧Vth2に応じて変化する電圧であり、閾値電圧Vth2が高くなるほど電圧Vr2も高くなる。比較器COMP1からは、トランジスタTr1の閾値電圧Vth1と、トランジスタTr2の閾値電圧Vth2との差電圧に応じた信号Vcが出力される。信号VcはインバータINV1により反転され、制御信号Venとしてボディバイアス発生器BBG1ないしBBG4へ出力される。
【0018】
ボディバイアス発生器BBG1は、リングオシレータRO1、チャージポンプCP1を備える。リングオシレータRO1は、ナンド回路ND1、インバータINV2およびINV3を備える。ナンド回路ND1の出力端子には、インバータINV2およびINV3が直列接続される。ナンド回路ND1の一方の入力端子にはインバータINV3の出力端子が接続され、他方の入力端子には制御信号Venが入力される。また、インバータINV3の出力端子からは、発振信号Vclkが出力され、チャージポンプCP1のコンデンサC1に入力される。
【0019】
制御信号Venがハイレベルの期間においては、ナンド回路ND1は、インバータINV3からループバックされた信号を反転して出力するインバータとして動作する。よって、リングオシレータRO1はハイレベルの出力信号とローレベルの出力信号とを交互に出力する発振動作を行う。一方、制御信号Venがローレベルの期間においては、ナンド回路ND1は、出力信号ハイレベルの信号に維持する動作を行う。よって、リングオシレータRO1は、発振動作を停止する。
【0020】
チャージポンプCP1は、コンデンサC1と、ダイオードD1およびD2とを備える。ダイオードD1のカソードには接地電圧VSSが入力される。ダイオードD1のアノードとダイオードD2のカソードとは、ノードN1(ポンピングノード)で接続される。コンデンサC1の一端はノードN1に接続され、他端はノードN2(リングオシレータRO1の出力端子)に接続される。ダイオードのD2のアノードからは、ボディバイアスVBBが出力される。なお、ボディバイアス発生器BBG2ないしBBG4の構成についても、ボディバイアス発生器BBG1の構成と同様であるため、ここでは詳細な説明は省略する。
【0021】
第1実施形態に係るバイアス回路1の動作を、図2のタイミングチャートを用いて説明する。例として、接地電圧VSSが0(V)である場合を説明する。また、発振信号Vclkの電圧振幅値が、電源電圧VDD−接地電圧VSS間の値とされる場合を説明する。
【0022】
図2の時刻t1において、半導体装置10が動作を開始し、バイアス回路1の動作が開始される。時刻t1では、ボディバイアスVBBは0(V)であり、基板バイアス効果は得られていないため、トランジスタTr2の閾値電圧Vth2の値は初期設定値となる。そして、閾値電圧Vth2の初期設定値は、トランジスタTr1の閾値電圧Vth1よりも低くされているため、電圧Vr2は電圧Vr1よりも低くなる。よって比較器COMP1から出力される信号Vcはローレベルとなり、制御信号Venはハイレベルとなる(矢印Y1)。
【0023】
ハイレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、リングオシレータRO1が発振動作を開始し、チャージポンプCP1が動作を開始する。チャージポンプCP1の動作を説明する。なお、説明の簡略化のため、ダイオードD1、D2による電圧降下を0(V)として説明する。発振信号Vclkがハイレベルのときは、コンデンサC1のノードN2は電源電圧VDD、ノードN1は接地電圧VSSとなる。このとき、コンデンサC1の両電極端には、電源電圧VDDだけ電位差が印加された状態になっている。そして、発振信号Vclkがローレベルに遷移すると、コンデンサC1のノードN2の電位は、電源電圧VDDから接地電圧VSSまで、電源電圧VDD分だけ低下する。コンデンサC1の両電極端の電位差は理想的には保持されるため、コンデンサC1のノードN1の電位は−VDDまで下がる。このとき、ダイオードD2が導通状態となるため、チャージポンプCP1の出力端子には負電位が出力されることになる。そして、発振信号Vclkのハイレベルとローレベルとが周期的に繰り返されることによって、ボディバイアスVBBは負の値に徐々に低下する。
【0024】
ボディバイアスVBBが負の値に徐々に低下することに応じて、トランジスタTr2では、ゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくされる。よって、基板バイアス効果により、ボディバイアスVBBの低下に応じてトランジスタTr2の閾値電圧Vth2が上昇する。そして、閾値電圧Vth2の上昇に応じて、電圧Vr2が上昇する。
【0025】
図2の時刻t2において、トランジスタTr2の閾値電圧Vth2が、トランジスタTr1の閾値電圧Vth1を超えて高くなると、比較器COMP1の出力電圧はハイレベルへ遷移し、制御信号Venはローレベルへ遷移する(矢印Y2)。そして、ローレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、リングオシレータRO1が発振動作を停止し、チャージポンプCP1の動作が停止される。これにより、閾値電圧Vth2が閾値電圧Vth1より高くなることに応じて、ボディバイアス発生器BBG1を停止させる制御が行われる。
【0026】
ボディバイアス発生器BBG1が停止すると、ボディバイアスVBBは徐々に上昇する。ボディバイアスVBBの上昇に応じて、トランジスタTr2では、基板バイアス効果により、トランジスタTr2の閾値電圧Vth2が除々に低下する。そして、閾値電圧Vth2の低下に応じて、電圧Vr2が低下する。
【0027】
図2の時刻t3において、トランジスタTr2の閾値電圧Vth2が、トランジスタTr1の閾値電圧Vth1よりも低くなると、比較器COMP1の出力電圧はローレベルへ遷移し、制御信号Venはハイレベルへ遷移する(矢印Y3)。そして、ハイレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、リングオシレータRO1が発振動作を開始し、チャージポンプCP1の動作が開始される。これにより、閾値電圧Vth2が閾値電圧Vth1より低くなることに応じて、ボディバイアス発生器BBG1を動作させる制御が行われる。
【0028】
ボディバイアス発生器BBG1が動作を開始すると、ボディバイアスVBBは徐々に下降する。ボディバイアスVBBの下降に応じて、トランジスタTr2では、基板バイアス効果により、トランジスタTr2の閾値電圧Vth2が除々に上昇する。そして、閾値電圧Vth2の上昇に応じて、電圧Vr2が上昇する。
【0029】
以下、同様にして、閾値電圧Vth2が閾値電圧Vth1よりも高くなるとボディバイアス発生器BBG1を停止し、閾値電圧Vth2が閾値電圧Vth1よりも低くなるとボディバイアス発生器BBG1を動作させる制御が行われる。これにより、ボディバイアス発生器BBG1のオンオフを繰り返すことで、閾値電圧Vth2を閾値電圧Vth1と等しくするための目標ボディバイアスVBBtgt1(図2点線)が平均して保持される。なお、ボディバイアス発生器BBG2ないしBBG4の動作についても、ボディバイアス発生器BBG1の動作と同様であるため、ここでは詳細な説明は省略する。
【0030】
以上より、制御回路2およびボディバイアス発生器BBG1によって目標ボディバイアスVBBtgt1が生成される。そして、生成された目標ボディバイアスVBBtgt1は、デバイス回路DC1に備えられる全てのトランジスタのバックゲート端子に供給される。
【0031】
デバイス回路DC1における、トランジスタの閾値電圧のばらつき抑制の効果を説明する。まず、図9のグラフを用いて、トランジスタTr1およびTr2のボディバイアス特性を説明する。第1実施形態に係るバイアス回路1では、トランジスタTr1の初期閾値電圧Vth1_iが、トランジスタTr2の初期閾値電圧Vth2_iよりも高くなるように設定されている。そして、ボディバイアスVBBを負の値に低下させていくと、バックバイアス効果により、閾値電圧Vth1およびVth2が上昇する。ここで、もともと初期閾値電圧Vth2_iが低いトランジスタTr2の閾値電圧Vth2の上昇割合は、もともと初期閾値電圧Vth1_iが高いトランジスタTr1の閾値電圧Vth1の上昇割合に比して、大きくなる。よって、図9のグラフに示すように、目標ボディバイアスVBBtgt1を与えることにより、閾値電圧Vth1とVth2との差電圧を、差電圧ΔVth_iから差電圧ΔVth_tへ縮小することができる。
【0032】
また、図10のグラフを用いて、デバイス回路DC1内のトランジスタの閾値電圧ばらつきについて説明する。図10は、デバイス回路DC1に含まれるトランジスタの閾値電圧の分布を表した図である。分布曲線DB1は、デバイス回路DC1に目標ボディバイアスVBBtgt1を供給しない状態における閾値電圧の分布を表している。また、分布曲線DB2は、デバイス回路DC1に目標ボディバイアスVBBtgt1を供給する状態における閾値電圧の分布を表している。目標ボディバイアスVBBtgt1を供給しない状態では、閾値電圧のばらつきが大きい状態である。よって、分布曲線DB1に示すように、分布曲線の分布が広くなると共にピークが低くなる。一方、目標ボディバイアスVBBtgt1を供給する状態では、図9で説明したように閾値電圧の差電圧が縮小するため、閾値電圧のばらつきが小さくなる。よって、分布曲線DB2に示すように、分布曲線の分布が狭くなると共にピークが高くなる。これにより、デバイス回路DC1内でのトランジスタ間のスイッチング速度ばらつきや消費電力ばらつきを抑制することが可能となる。
【0033】
第1実施形態に係るバイアス回路1の効果を説明する。バイアス回路1では、トランジスタTr1の閾値電圧Vth1とトランジスタTr2の閾値電圧Vth2との差電圧が検出される。そして、閾値電圧Vth2が閾値電圧Vth1へ近づくように、ボディバイアスVBBの値が制御される。よって、バイアス回路1の内部で閉じたフィードバックループを形成することができる。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を行う際に、半導体装置10の外部から閾値電圧を制御する必要を無くすことが出来る。
【0034】
また、バイアス回路1では、トランジスタTr1の閾値電圧Vth1を基準電圧として用いている。よって、レプリカトランジスタの閾値電圧を基準電圧として用いることで、より実使用の状況に即した回路構成を形成することができるため、より高精度にボディバイアスVBBを制御することが可能となる。また、レプリカトランジスタの閾値電圧を基準電圧として用いることで、基準電圧の値を予め定めておくことを不要とすることができる。
【0035】
第2実施形態を、図4および図5を用いて説明する。第2実施形態は、特性の異なるトランジスタの閾値電圧のトランジスタ間ばらつき値を、ある所定の値以内に収める制御を行う形態である。図4に、第2実施形態に係るバイアス回路1aの回路図を示す。バイアス回路1aは、制御回路2aおよびボディバイアス発生器BBG1を備える。制御回路2aは、NMOSトランジスタTr1aおよびTr2、減算器SUB1、基準差電圧生成器REF1、比較器COMP1a、インバータINV1、定電流回路CC1、PMOSトランジスタTr10ないしTr12を備える。
【0036】
トランジスタTr1aおよびTr2について説明する。トランジスタTr1aおよびTr2のソース端子には、接地電圧VSSが供給される。また、トランジスタTr1aおよびTr2のバックゲート端子には、ボディバイアスVBBが供給される。トランジスタTr1aの閾値電圧Vth1、およびトランジスタTr2の閾値電圧Vth2は、ボディバイアスVBBを制御することにより、基板バイアス効果によって上昇させることが可能とされる。
【0037】
また、ボディバイアスVBBが0(V)とされ基板バイアス効果が得られていない状態における、トランジスタTr1aの閾値電圧を初期閾値電圧Vth1_iと定義し、トランジスタTr2の閾値電圧を初期閾値電圧Vth2_iと定義する。第2実施形態に係るバイアス回路1aでは、例として、トランジスタTr1aが高い閾値電圧を有するように設計され、トランジスタTr2が低い閾値電圧を有するように設計される場合を説明する。よって、初期閾値電圧Vth1_iが初期閾値電圧Vth2_iよりも高くなるように設定される。初期閾値電圧Vth1_iを初期閾値電圧Vth2_iよりも高く設定する方法の例としては、トランジスタのゲート長やゲート幅を異ならせる方法が挙げられる。例えば、トランジスタTr1aのゲート長をL1、ゲート幅をW1とし、トランジスタTr2のゲート長をL2、ゲート幅をW2と定義すると、(W1/L1)>(W2/L2)の関係が成立するようにゲート長およびゲート幅を制御することで、初期閾値電圧Vth1_iを初期閾値電圧Vth2_iよりも高く設定することができる。なお、チャネル濃度を調整することにより、初期閾値電圧Vth1_iと初期閾値電圧Vth2_iとを調整してもよい。
【0038】
減算器SUB1は、オペアンプOP1、抵抗素子R1ないしR4を備える。抵抗素子R2の一端はトランジスタTr2のドレイン端子に接続され、他端はオペアンプOP1の非反転入力端子に接続される。また抵抗素子R4の一端は接地電圧VSSに接続され、他端はオペアンプOP1の非反転入力端子に接続される。抵抗素子R1の一端はトランジスタTr1aのドレイン端子に接続され、抵抗素子R3の一端はオペアンプOP1の出力端子に接続される。抵抗素子R1の他端と抵抗素子R3の他端は共通接続された上で、オペアンプOP1の反転入力端子に接続される。減算器SUB1では、電圧Vr2から電圧Vr1を減じる動作が行われる。そして減算結果である差電圧ΔVrが、減算器SUB1の出力端子から出力される。
【0039】
基準差電圧生成器REF1は、基準差電圧ΔVrefを出力する。基準差電圧ΔVrefは、差電圧ΔVrの狙い電圧値である。後述するように、差電圧ΔVが基準差電圧ΔVrefの範囲内の値となるように、差電圧ΔVrの制御が行われる。基準差電圧ΔVrefの値の決定方法としては、後述するトランジスタTr1aおよびTr2のボディバイアス特性を予め把握しておき、把握したボディバイアス特性に基づいて基準差電圧ΔVrefの値を決定する方法が挙げられる。なお、基準差電圧ΔVrefは、半導体装置10の内部で発生される形態であってもよいし、半導体装置10の外部から印加される形態であってもよい。
【0040】
比較器COMP1aの反転入力端子には、減算器SUB1から出力される差電圧ΔVrが入力される。また、比較器COMP1aの非反転入力端子には、基準差電圧生成器REF1から出力される基準差電圧ΔVrefが入力される。そして比較器COMP1aの出力端子からは、信号Vcが出力される。
【0041】
なお、その他の構成は第1実施形態に係るバイアス回路1と同様であるため、ここでは詳細な説明を省略する。
【0042】
第2実施形態に係るバイアス回路1aの動作を説明する。まず、図5のグラフを用いて、トランジスタTr1aおよびTr2のボディバイアス特性を説明する。ボディバイアスVBBが0(V)のときに、トランジスタTr1aのドレイン端子から出力される電圧を初期電圧Vr1_iと定義し、トランジスタTr2のドレイン端子から出力される電圧を初期電圧Vr2_iと定義する。第2実施形態に係るバイアス回路1aでは、トランジスタTr1aの初期閾値電圧がトランジスタTr2の初期閾値電圧よりも高くなるように設定されているため、初期電圧Vr1_iは初期電圧Vr2_iよりも高くなる。そして、ボディバイアスVBBを負の値に低下させていくと、バックバイアス効果により、閾値電圧Vth1およびVth2が上昇するため、電圧Vr1およびVr2も上昇する。
【0043】
ここで、閾値電圧Vth1およびVth2に上限値が存在することから、電圧Vr1およびVr2にも上限値が存在する。そして、電圧Vr1の初期電圧Vr1_iの方が電圧Vr2の初期電圧Vr2_iよりも高いことから、ボディバイアスVBBを低下させていくと、電圧Vr1の上昇度合いの方が電圧Vr2の上昇度合いよりも早く飽和する。よって、図5のグラフでは、電圧Vr2の上昇傾きよりも電圧Vr1の上昇傾きの方が小さくなる。すると、ボディバイアスVBBを低下させていくほど差電圧ΔVrが小さくなっていくボディバイアス特性が得られる。
【0044】
バイアス回路1aの動作を、図5を用いて説明する。半導体装置10が動作を開始し、バイアス回路1aの動作が開始される時点では、ボディバイアスVBBは0(V)である。よって、差電圧ΔVrの値は、初期差電圧ΔVr_iとされる。初期差電圧ΔVr_iは、基準差電圧ΔVrefよりも大きいため、比較器COMP1から出力される信号Vcはローレベルとなり、制御信号Venはハイレベルとなる。
【0045】
ハイレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、第1実施形態と同様にして、ボディバイアス発生器BBG1が動作を開始するため、ボディバイアスVBBが負の値に徐々に低下する。ボディバイアスVBBが低下すると、基板バイアス効果により、閾値電圧Vth1および閾値電圧Vth2が上昇するため、電圧Vr1およびVr2が上昇する。電圧Vr1およびVr2が上昇すると、前述したボディバイアス特性により、差電圧ΔVrは小さくなっていく。
【0046】
そして、差電圧ΔVrが基準差電圧ΔVrefよりも低くなると、比較器COMP1の出力電圧はハイレベルへ遷移し、制御信号Venはローレベルへ遷移する。ここで、差電圧ΔVrが基準差電圧ΔVrefと等しくなるときのボディバイアスVBBの値を、目標ボディバイアスVBBtgtと定義する。ローレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、ボディバイアス発生器BBG1は停止される。ボディバイアス発生器BBG1が停止すると、ボディバイアスVBBは徐々に上昇するため、電圧Vr1およびVr2が低下し、差電圧ΔVrは大きくなっていく。
【0047】
以後、同様にして、差電圧ΔVrが基準差電圧ΔVrefよりも低くなるとボディバイアス発生器BBG1を停止し、差電圧ΔVrが基準差電圧ΔVrefよりも大きくなるとボディバイアス発生器BBG1を動作させる制御が行われる。これにより、ボディバイアス発生器BBG1のオンオフを繰り返すことで、差電圧ΔVrが基準差電圧ΔVrefの値以内に収まるように制御される。よって、ボディバイアス発生器BBG1から出力されるボディバイアスVBBの値は、目標ボディバイアスVBBtgtに平均して維持される。
【0048】
以上より、制御回路2aによって、制御信号Venに基づいて、閾値電圧Vth1と閾値電圧Vth2との差電圧ΔVrが基準差電圧ΔVrefの範囲内の値となるようにボディバイアスVBBが生成される。そして、ボディバイアス発生器BBG1で生成されたボディバイアスVBBは、デバイス回路DC1へ供給される。デバイス回路DC1では、閾値電圧が高く設定されたトランジスタのバックゲート端子と、閾値電圧が低く設定されたトランジスタのバックゲート端子に対して、ボディバイアスVBBが供給される。これにより、デバイス回路DC1内でのトランジスタ間の閾値電圧ばらつきを抑えることができる。
【0049】
第2実施形態に係るバイアス回路1aの効果を説明する。バイアス回路1aでは、トランジスタTr1aの閾値電圧Vth1とトランジスタTr2の閾値電圧Vth2との差電圧ΔVrが検出される。そして、差電圧ΔVrが基準差電圧ΔVrefの範囲内の値となるようにボディバイアスVBBが調整される。よって、バイアス回路1の内部で閉じたフィードバックループを形成することができる。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を行う際に、半導体装置10の外部から閾値電圧を制御する必要を無くすことが出来る。
【0050】
第3実施形態を、図6を用いて説明する。第3実施形態は、レプリカトランジスタの構成を、より実使用の状況に近づけることで、より高精度にボディバイアスVBBを制御する形態である。図6に、第3実施形態に係るバイアス回路1bの回路図を示す。バイアス回路1bは、制御回路2bおよびボディバイアス発生器BBG1を備える。制御回路2bは、NMOSトランジスタTr1−1およびTr2−1、トランジスタ群Tr1−2およびTr2−2、ゲート電圧発生器GG、比較器COMP1b、インバータINV1、定電流回路CC1、PMOSトランジスタTr10ないしTr12を備える。
【0051】
レプリカトランジスタである、トランジスタTr1−1およびトランジスタ群Tr1−2について説明する。トランジスタTr1−1のソース端子およびバックゲート端子には、接地電圧VSSが供給される。トランジスタ群Tr1−2は、互いに直列接続されたトランジスタTr1−2aおよびTr1−2bを備える。トランジスタTr1−2aのソース端子には、接地電圧VSSが供給される。トランジスタTr1−2aおよびTr1−2bのバックゲート端子には、接地電圧VSSが供給される。トランジスタTr1−1のドレイン端子とトランジスタTr1−2bのドレイン端子は、トランジスタTr11のドレイン端子に共通接続される。
【0052】
トランジスタ数比率について説明する。トランジスタ数比率は、トランジスタTr1−1とトランジスタ群Tr1−2が備えるトランジスタの数の比である。トランジスタ数比率は、ボディバイアスVBBの供給先であるデバイス回路DC1ないしDC4における、トランジスタの構成比率に応じて定められる。トランジスタの構成比率の求め方の例としては、単独のトランジスタ(インバータなど)と、直列接続されたトランジスタ(NANDセルなど)とのトランジスタ数の比率の平均値を求める方法が挙げられる。また、構成比率は、論理設計のデータを用いて算出するとしてもよい。なお、第3実施形態では、トランジスタ数比率が1:2の場合を例として説明している。
【0053】
また、レプリカトランジスタである、トランジスタTr2−1およびトランジスタ群Tr2−2について説明する。トランジスタ群Tr2−2は、互いに直列接続されたトランジスタTr2−2aおよびTr2−2bを備える。トランジスタTr2−2aおよびTr2−2bのバックゲート端子には、ボディバイアスVBBが供給される。なお、トランジスタTr2−1およびトランジスタ群Tr2−2のその他の構成は、前述したトランジスタTr1−1およびトランジスタ群Tr1−2と同様の構成であるため、ここでは詳細な説明は省略する。また、トランジスタ数比率についても、前述したトランジスタTr1−1およびトランジスタ群Tr1−2と同様の構成であるため、ここでは詳細な説明は省略する。
【0054】
ゲート電圧発生器GGは、電源電圧VDDと接地電圧VSSとの間に直列接続された抵抗素子R11およびR12を備える。抵抗素子R11とR12との接続点からは、ゲート電圧Vg1が出力され、トランジスタTr1−1およびTr2−1のゲート端子と、トランジスタ群Tr1−2およびTr2−2のゲート端子に入力される。ゲート電圧Vg1の値は、抵抗分圧により定められるため、抵抗素子R11の抵抗値とR12の抵抗値の比を変更することで、任意の値のゲート電圧Vg1を生成することができる。例えば、抵抗素子R11の抵抗値とR12の抵抗値を等しくすれば、電源電圧VDDの1/2の電圧を有するゲート電圧Vg1を生成することができる。
【0055】
なお、バイアス回路1bのその他の構成は、第1実施形態に係るバイアス回路1の構成と同様であるため、ここでは詳細な説明を省略する。
【0056】
第3実施形態に係るバイアス回路1bの効果を説明する。バイアス回路1bでは、レプリカトランジスタとして、トランジスタTr1−1およびTr2−1と、トランジスタ群Tr1−2およびTr2−2とを使用している。これにより、単体のトランジスタを使用する場合に比して、より実使用の状況に即した回路構成とすることができる。また、バイアス回路1bでは、ゲート電圧発生器GGにより生成したゲート電圧Vg1を、各レプリカトランジスタのゲート端子に入力する。これにより、レプリカトランジスタが実使用上でオンしている状態を作り出すことができるため、より実使用の状況に即した回路構成を形成することができる。以上より、レプリカトランジスタの構成を実使用の状況に近づけることで、より高精度にボディバイアスVBBを制御することが可能となる。
【0057】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
【0058】
図7に示す制御回路2cのように、ゲート電圧発生器GGaを備えるとしてもよい。ゲート電圧発生器GGaは、トランジスタTr13のドレイン端子と接地電圧VSSとの間に直列接続されたNMOSトランジスタTr31およびTr32を備える。トランジスタTr31のゲート端子とドレイン端子とはダイオード接続され、トランジスタTr32のゲート端子とドレイン端子とはダイオード接続される。トランジスタTr31のドレイン端子からはゲート電圧Vg1aが出力され、トランジスタTr1およびTr2のゲート端子に入力される。なお、その他の構成は第1実施形態に係るバイアス回路1の構成と同様であるため、ここでは詳細な説明を省略する。
【0059】
これにより、ゲート電圧発生器GGaにより生成したゲート電圧Vg1aを、トランジスタTr1およびTr2のゲート端子に入力することで、レプリカトランジスタであるトランジスタTr1およびTr2が実使用上でオンしている状態を作り出すことができる。よって、より実使用の状況に即した回路構成を形成することができる。また、ダイオード接続されたトランジスタを用いてゲート電圧を生成するため、抵抗分圧を用いてゲート電圧を生成する場合に比して、消費電流を小さくすることができる。
【0060】
また、第1および第2実施形態では、NMOSトランジスタのボディバイアスを制御する場合を説明したが、この形態に限られない。図8のバイアス回路1dに示すように、PMOSトランジスタのボディバイアスを制御するとしてもよいことは言うまでもない。バイアス回路1dは、制御回路2dおよびボディバイアス発生器BBG1dを備える。PMOSトランジスタTr1dのソース端子およびバックゲート端子には、電源電圧VDDが供給される。トランジスタTr1dのゲート端子とドレイン端子とは、ダイオード接続される。トランジスタTr2dのソース端子には電源電圧VDDが供給され、バックゲート端子にはボディバイアスVPPが供給される。トランジスタTr2dのゲート端子とドレイン端子とは、ダイオード接続される。トランジスタTr2dの閾値電圧Vth2dは、ボディバイアスVPPを制御することにより、基板バイアス効果によって上昇させることが可能とされる。
【0061】
ボディバイアス発生器BBG1dは、リングオシレータRO1、チャージポンプCP1dを備える。チャージポンプCP1dは、コンデンサC1と、ダイオードD1dおよびD2dとを備える。ダイオードD1dのアノードには電源電圧VDDが入力される。ダイオードD1dのカソードとダイオードD2dのアノードとは、ノードN1d(ポンピングノード)で接続される。コンデンサC1の一端はノードN1dに接続され、他端はノードN2(リングオシレータRO1の出力端子)に接続される。ダイオードD2dのカソードからは、ボディバイアスVPPが出力される。なお、バイアス回路1dのその他の構成は、第1実施形態に係るバイアス回路1の構成と同様であるため、ここでは詳細な説明を省略する。
【0062】
ハイレベルの制御信号Venがボディバイアス発生器BBG1dに入力されることにより、第1実施形態と同様にして、ボディバイアス発生器BBG1dが動作を開始する。よって、ボディバイアスVPPが電源電圧VDDよりも高い値に徐々に昇圧される。ボディバイアスVPPが上昇することに応じて、トランジスタTr2dでは、ゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくされる。よって、基板バイアス効果により、ボディバイアスVPPの上昇に応じてトランジスタTr2dの閾値電圧Vth2dが上昇する。
【0063】
また、1つの制御回路で、NMOSトランジスタのボディバイアスVBBと、PMOSトランジスタのボディバイアスVPPとの両方を制御するとしてもよい。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を、より正確に行うことが可能となる。
【0064】
また、第1実施形態のバイアス回路1(図1)では、トランジスタTr1のドレイン端子が比較器COMP1の反転入力端子に接続され、トランジスタTr2のドレイン端子が比較器COMP1の非反転入力端子に接続される場合を説明した。また、第2実施形態のバイアス回路1a(図4)では、減算器SUB1の出力端子が比較器COMP1aの反転入力端子に接続され、基準差電圧生成器REF1の出力端子が比較器COMP1aの非反転入力端子に接続されるとした。しかし、比較器COMP1やCOMP1aの入力端子の極性は、この形態に限られない。閾値電圧Vth1と電圧Vr1との関係、閾値電圧Vth2と電圧Vr2との関係、インバータINV1の有無などに応じて、比較器の入力端子の極性を任意に設定できることは言うまでもない。
【0065】
また、第1実施形態のバイアス回路1(図1)では、トランジスタTr2のバックゲート端子にボディバイアスVBBが供給され、トランジスタTr1のバックゲート端子に接地電圧VSSが供給される場合を説明したが、この形態に限られない。トランジスタTr1のバックゲート端子にもボディバイアスVBBが供給される形態としてもよい。これにより、前述したボディバイアス特性(図5)によって、電圧Vr1とVr2との差電圧ΔVrを小さくすることができるため、閾値電圧Vth2を閾値電圧Vth1へ近づけることが可能となる。
【0066】
また、第2実施形態の制御回路2a(図4)において、減算器SUB1と比較器COMP1aとの接続経路上に、差電圧ΔVrをk倍して出力する増幅器を備えるとしても良い。この場合、基準差電圧ΔVrefの値は、基準差電圧ΔVref=ΔVr×kを満たすように設定すればよい。
【0067】
なお、バイアス回路1aないし1dはボディバイアス制御回路の一例、ボディバイアス発生器BBG1ないしBBG4はボディバイアス発生器の一例、トランジスタTr1は第1トランジスタの一例、トランジスタTr2は第2トランジスタの一例、比較器COMP1は第1比較部の一例、減算器SUB1は減算回路の一例、基準差電圧生成器REF1は基準電圧設定部の一例、基準差電圧ΔVrefは基準電圧値の一例、比較器COMP1aは第2比較部の一例、定電流回路CC1、トランジスタTr10ないしTr12は電流供給部の一例、トランジスタ群Tr1−2およびTR2−2は多段トランジスタ群の一例である。
【符号の説明】
【0068】
1ないし1d バイアス回路
2ないし2d 制御回路
Tr1、Tr2、Tr1a トランジスタ
BBG1ないしBBG4 ボディバイアス発生器
COMP1、COMP1a 比較器
SUB1 減算器
REF1 基準差電圧生成器
CC1 定電流回路
Tr1−2、TR2−2 トランジスタ群
DC1ないしDC4 デバイス回路
【技術分野】
【0001】
半導体装置のボディバイアスを制御するボディバイアス制御回路及びボディバイアス制御方法に関するものである。
【背景技術】
【0002】
従来から、複数のトランジスタにより構成される半導体装置において、その半導体装置が形成されている基板に対して、その基板上のトランジスタの閾値電圧を補正するために、バックバイアス電圧を印加するバックバイアス回路が知られている。
【0003】
なお、バックバイアス電圧の調整は、例えば、レーザートリミングによりフューズ素子を切断して、バックバイアス電圧を発生させるための抵抗値を設定するものが知られている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3868131号公報
【特許文献2】特開平7−176622号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、従来技術では、バックバイアス電圧を設定する際の基準となるフューズ素子を切断するために、レーザートリミング等の製造工程が必要になってしまう。
【課題を解決するための手段】
【0006】
本開示のボディバイアス制御回路は、ボディバイアスがそれぞれ印加されている2つのトランジスタを備える。また、2つのトランジスタの電圧特性を検出するモニタ部を備える。また、モニタ部が検出する電圧特性の差が少なくなるよう、2つのトランジスタの少なくとも1つについてボディバイアスを制御するボディバイアス発生器を備える。
【0007】
また、本開示のボディバイアス制御方法は、ボディバイアスがそれぞれ印加されている2つのトランジスタの電圧特性を検出するステップを備える。また、電圧特性を検出するステップが検出する電圧特性の差が少なくなるよう、2つのトランジスタの少なくとも1つについてボディバイアス値を制御するステップを備える。
【発明の効果】
【0008】
本開示のボディバイアス制御回路およびボディバイアス制御方法によれば、一方のトランジスタの電圧特性を基準としてボディバイアスを発生し、半導体装置においてボディバイアスが印加される回路領域内のトランジスタの閾値電圧のばらつきを小さくすることができる。
【図面の簡単な説明】
【0009】
【図1】バイアス回路1における一実施例の回路図である。
【図2】バイアス回路1における一実施例のタイミングチャートである。
【図3】半導体装置10における一実施例の回路図である。
【図4】バイアス回路1aにおける一実施例の回路図である。
【図5】ボディバイアス特性における一実施例のグラフ(その2)である。
【図6】バイアス回路1bにおける一実施例の回路図である。
【図7】制御回路2cにおける一実施例の回路図である。
【図8】バイアス回路1dにおける一実施例の回路図である。
【図9】ボディバイアス特性における一実施例のグラフ(その1)である。
【図10】トランジスタの閾値電圧ばらつきにおける一実施例のグラフである。
【発明を実施するための形態】
【0010】
第1実施形態を、図1ないし図3を用いて説明する。第1実施形態は、基準となるトランジスタの閾値電圧に、他のトランジスタの閾値電圧を近づける制御を行う形態である。図3に、本実施形態に係る半導体装置10の回路図を示す。半導体装置10は、制御回路2、ボディバイアス発生器BBG1ないしBBG4、デバイス回路DC1ないしDC4を備える。制御回路2は、ボディバイアス発生器BBG1ないしBBG4に対して制御信号Venを供給する。ボディバイアス発生器BBG1ないしBBG4は、制御信号Venに応じてボディバイアスVBBを生成し、デバイス回路DC1ないしDC4に供給する。デバイス回路DC1ないしDC4は、各種の動作を行う回路であり、多数のMOSトランジスタを備えている。デバイス回路DC1ないしDC4に備えられるMOSトランジスタのバックゲートには、ボディバイアスVBBが供給される。
【0011】
制御回路2およびボディバイアス発生器BBG1ないしBBG4の、半導体装置10内でのレイアウトについて説明する。ボディバイアス発生器BBG1ないしBBG4は、高電圧配線や、後述するチャージポンプを備える。すると、ボディバイアス発生器BBG1ないしBBG4はノイズ源となるため、半導体装置10の外縁周辺に配置することが好ましい。また、ボディバイアス発生器BBG1ないしBBG4は、デバイス回路DC1ないしDC4に均等にボディバイアスVBBを印加するために、半導体装置10内に均等にレイアウトすることが好ましい。また、制御回路2から出力される制御信号Venは、デジタル信号であり、ディレイ時間が均等になることが好ましい。よって、制御回路2とボディバイアス発生器BBG1ないしBBG4の各々とを接続する配線は、等長配線などを用いて配線することが好ましい。
【0012】
図1に、第1実施形態に係るバイアス回路1の回路図を示す。バイアス回路1は、制御回路2およびボディバイアス発生器BBG1を備える。制御回路2は、NMOSトランジスタTr1およびTr2、比較器COMP1、インバータINV1、定電流回路CC1、PMOSトランジスタTr10ないしTr12を備える。
【0013】
トランジスタTr1およびTr2について説明する。デバイス回路DC1内には、多数のトランジスタが備えられている。これらのトランジスタには、トランジスタ間の閾値電圧ばらつきが存在する場合がある。閾値電圧ばらつきの発生原因の例としては、半導体装置の製造プロセスばらつき等に起因する場合や、トランジスタ間の閾値電圧を意図的に異ならせて回路設計することに起因する場合などが挙げられる。トランジスタ間の閾値電圧ばらつきが存在すると、トランジスタ間のスイッチング速度ばらつきや消費電力ばらつきが発生するため、トランジスタ間の閾値電圧ばらつきは小さくすることが好ましい。そこで、本実施形態に係るバイアス回路1では、トランジスタ間の閾値電圧ばらつき量をモニタするために、トランジスタTr1およびTr2を備える。
【0014】
トランジスタTr1のソース端子およびバックゲート端子には、接地電圧VSSが供給される。トランジスタTr1のゲート端子とドレイン端子とは、ダイオード接続される。トランジスタTr2のソース端子には、接地電圧VSSが供給される。また、バックゲート端子には、ボディバイアスVBBが供給される。トランジスタTr2のゲート端子とドレイン端子とは、ダイオード接続される。
【0015】
トランジスタTr1は、デバイス回路DC1内のトランジスタ間の閾値電圧ばらつき量の上限値近傍の閾値電圧を有するように設定された、レプリカトランジスタである。トランジスタTr1の閾値電圧Vth1は、基準電圧として用いられる。また、トランジスタTr2は、デバイス回路DC1内のトランジスタ間の閾値電圧ばらつき量の下限値近傍の閾値電圧を有するように設定された、レプリカトランジスタである。トランジスタTr2の閾値電圧Vth2は、ボディバイアスVBBを制御することにより、基板バイアス効果によって上昇させることが可能とされる。そして、閾値電圧Vth2が閾値電圧Vth1と同等になる時のボディバイアスVBBの値を求め、求めたボディバイアスVBBをデバイス回路DC1に供給することにより、デバイス回路DC1内でのトランジスタ間のスイッチング速度ばらつきや消費電力ばらつきを抑えることが可能となる。
【0016】
トランジスタTr10ないしTr12によって、カレントミラ回路が構成される。トランジスタTr10ないしTr12のゲート端子は共通接続され、ソース端子の各々には電源電圧VDDが供給される。トランジスタTr10のドレイン端子には定電流回路CC1が接続される。トランジスタTr11のドレイン端子にはトランジスタTr1が接続され、トランジスタTr12のドレイン端子にはトランジスタTr2が接続される。定電流回路CC1によって生成された電流がトランジスタTr10に入力される。そして、ミラーされた電流imがトランジスタTr11およびTr12のドレイン端子から出力され、トランジスタTr1およびTr2に流される。
【0017】
比較器COMP1の反転入力端子にはトランジスタTr1のドレイン端子が接続され、電圧Vr1が入力される。電圧Vr1は、トランジスタTr1の閾値電圧Vth1に応じて変化する電圧であり、閾値電圧Vth1が高くなるほど電圧Vr1も高くなる。また、比較器COMP1の非反転入力端子にはトランジスタTr2のドレイン端子が接続され、電圧Vr2が入力される。電圧Vr2は、トランジスタTr2の閾値電圧Vth2に応じて変化する電圧であり、閾値電圧Vth2が高くなるほど電圧Vr2も高くなる。比較器COMP1からは、トランジスタTr1の閾値電圧Vth1と、トランジスタTr2の閾値電圧Vth2との差電圧に応じた信号Vcが出力される。信号VcはインバータINV1により反転され、制御信号Venとしてボディバイアス発生器BBG1ないしBBG4へ出力される。
【0018】
ボディバイアス発生器BBG1は、リングオシレータRO1、チャージポンプCP1を備える。リングオシレータRO1は、ナンド回路ND1、インバータINV2およびINV3を備える。ナンド回路ND1の出力端子には、インバータINV2およびINV3が直列接続される。ナンド回路ND1の一方の入力端子にはインバータINV3の出力端子が接続され、他方の入力端子には制御信号Venが入力される。また、インバータINV3の出力端子からは、発振信号Vclkが出力され、チャージポンプCP1のコンデンサC1に入力される。
【0019】
制御信号Venがハイレベルの期間においては、ナンド回路ND1は、インバータINV3からループバックされた信号を反転して出力するインバータとして動作する。よって、リングオシレータRO1はハイレベルの出力信号とローレベルの出力信号とを交互に出力する発振動作を行う。一方、制御信号Venがローレベルの期間においては、ナンド回路ND1は、出力信号ハイレベルの信号に維持する動作を行う。よって、リングオシレータRO1は、発振動作を停止する。
【0020】
チャージポンプCP1は、コンデンサC1と、ダイオードD1およびD2とを備える。ダイオードD1のカソードには接地電圧VSSが入力される。ダイオードD1のアノードとダイオードD2のカソードとは、ノードN1(ポンピングノード)で接続される。コンデンサC1の一端はノードN1に接続され、他端はノードN2(リングオシレータRO1の出力端子)に接続される。ダイオードのD2のアノードからは、ボディバイアスVBBが出力される。なお、ボディバイアス発生器BBG2ないしBBG4の構成についても、ボディバイアス発生器BBG1の構成と同様であるため、ここでは詳細な説明は省略する。
【0021】
第1実施形態に係るバイアス回路1の動作を、図2のタイミングチャートを用いて説明する。例として、接地電圧VSSが0(V)である場合を説明する。また、発振信号Vclkの電圧振幅値が、電源電圧VDD−接地電圧VSS間の値とされる場合を説明する。
【0022】
図2の時刻t1において、半導体装置10が動作を開始し、バイアス回路1の動作が開始される。時刻t1では、ボディバイアスVBBは0(V)であり、基板バイアス効果は得られていないため、トランジスタTr2の閾値電圧Vth2の値は初期設定値となる。そして、閾値電圧Vth2の初期設定値は、トランジスタTr1の閾値電圧Vth1よりも低くされているため、電圧Vr2は電圧Vr1よりも低くなる。よって比較器COMP1から出力される信号Vcはローレベルとなり、制御信号Venはハイレベルとなる(矢印Y1)。
【0023】
ハイレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、リングオシレータRO1が発振動作を開始し、チャージポンプCP1が動作を開始する。チャージポンプCP1の動作を説明する。なお、説明の簡略化のため、ダイオードD1、D2による電圧降下を0(V)として説明する。発振信号Vclkがハイレベルのときは、コンデンサC1のノードN2は電源電圧VDD、ノードN1は接地電圧VSSとなる。このとき、コンデンサC1の両電極端には、電源電圧VDDだけ電位差が印加された状態になっている。そして、発振信号Vclkがローレベルに遷移すると、コンデンサC1のノードN2の電位は、電源電圧VDDから接地電圧VSSまで、電源電圧VDD分だけ低下する。コンデンサC1の両電極端の電位差は理想的には保持されるため、コンデンサC1のノードN1の電位は−VDDまで下がる。このとき、ダイオードD2が導通状態となるため、チャージポンプCP1の出力端子には負電位が出力されることになる。そして、発振信号Vclkのハイレベルとローレベルとが周期的に繰り返されることによって、ボディバイアスVBBは負の値に徐々に低下する。
【0024】
ボディバイアスVBBが負の値に徐々に低下することに応じて、トランジスタTr2では、ゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくされる。よって、基板バイアス効果により、ボディバイアスVBBの低下に応じてトランジスタTr2の閾値電圧Vth2が上昇する。そして、閾値電圧Vth2の上昇に応じて、電圧Vr2が上昇する。
【0025】
図2の時刻t2において、トランジスタTr2の閾値電圧Vth2が、トランジスタTr1の閾値電圧Vth1を超えて高くなると、比較器COMP1の出力電圧はハイレベルへ遷移し、制御信号Venはローレベルへ遷移する(矢印Y2)。そして、ローレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、リングオシレータRO1が発振動作を停止し、チャージポンプCP1の動作が停止される。これにより、閾値電圧Vth2が閾値電圧Vth1より高くなることに応じて、ボディバイアス発生器BBG1を停止させる制御が行われる。
【0026】
ボディバイアス発生器BBG1が停止すると、ボディバイアスVBBは徐々に上昇する。ボディバイアスVBBの上昇に応じて、トランジスタTr2では、基板バイアス効果により、トランジスタTr2の閾値電圧Vth2が除々に低下する。そして、閾値電圧Vth2の低下に応じて、電圧Vr2が低下する。
【0027】
図2の時刻t3において、トランジスタTr2の閾値電圧Vth2が、トランジスタTr1の閾値電圧Vth1よりも低くなると、比較器COMP1の出力電圧はローレベルへ遷移し、制御信号Venはハイレベルへ遷移する(矢印Y3)。そして、ハイレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、リングオシレータRO1が発振動作を開始し、チャージポンプCP1の動作が開始される。これにより、閾値電圧Vth2が閾値電圧Vth1より低くなることに応じて、ボディバイアス発生器BBG1を動作させる制御が行われる。
【0028】
ボディバイアス発生器BBG1が動作を開始すると、ボディバイアスVBBは徐々に下降する。ボディバイアスVBBの下降に応じて、トランジスタTr2では、基板バイアス効果により、トランジスタTr2の閾値電圧Vth2が除々に上昇する。そして、閾値電圧Vth2の上昇に応じて、電圧Vr2が上昇する。
【0029】
以下、同様にして、閾値電圧Vth2が閾値電圧Vth1よりも高くなるとボディバイアス発生器BBG1を停止し、閾値電圧Vth2が閾値電圧Vth1よりも低くなるとボディバイアス発生器BBG1を動作させる制御が行われる。これにより、ボディバイアス発生器BBG1のオンオフを繰り返すことで、閾値電圧Vth2を閾値電圧Vth1と等しくするための目標ボディバイアスVBBtgt1(図2点線)が平均して保持される。なお、ボディバイアス発生器BBG2ないしBBG4の動作についても、ボディバイアス発生器BBG1の動作と同様であるため、ここでは詳細な説明は省略する。
【0030】
以上より、制御回路2およびボディバイアス発生器BBG1によって目標ボディバイアスVBBtgt1が生成される。そして、生成された目標ボディバイアスVBBtgt1は、デバイス回路DC1に備えられる全てのトランジスタのバックゲート端子に供給される。
【0031】
デバイス回路DC1における、トランジスタの閾値電圧のばらつき抑制の効果を説明する。まず、図9のグラフを用いて、トランジスタTr1およびTr2のボディバイアス特性を説明する。第1実施形態に係るバイアス回路1では、トランジスタTr1の初期閾値電圧Vth1_iが、トランジスタTr2の初期閾値電圧Vth2_iよりも高くなるように設定されている。そして、ボディバイアスVBBを負の値に低下させていくと、バックバイアス効果により、閾値電圧Vth1およびVth2が上昇する。ここで、もともと初期閾値電圧Vth2_iが低いトランジスタTr2の閾値電圧Vth2の上昇割合は、もともと初期閾値電圧Vth1_iが高いトランジスタTr1の閾値電圧Vth1の上昇割合に比して、大きくなる。よって、図9のグラフに示すように、目標ボディバイアスVBBtgt1を与えることにより、閾値電圧Vth1とVth2との差電圧を、差電圧ΔVth_iから差電圧ΔVth_tへ縮小することができる。
【0032】
また、図10のグラフを用いて、デバイス回路DC1内のトランジスタの閾値電圧ばらつきについて説明する。図10は、デバイス回路DC1に含まれるトランジスタの閾値電圧の分布を表した図である。分布曲線DB1は、デバイス回路DC1に目標ボディバイアスVBBtgt1を供給しない状態における閾値電圧の分布を表している。また、分布曲線DB2は、デバイス回路DC1に目標ボディバイアスVBBtgt1を供給する状態における閾値電圧の分布を表している。目標ボディバイアスVBBtgt1を供給しない状態では、閾値電圧のばらつきが大きい状態である。よって、分布曲線DB1に示すように、分布曲線の分布が広くなると共にピークが低くなる。一方、目標ボディバイアスVBBtgt1を供給する状態では、図9で説明したように閾値電圧の差電圧が縮小するため、閾値電圧のばらつきが小さくなる。よって、分布曲線DB2に示すように、分布曲線の分布が狭くなると共にピークが高くなる。これにより、デバイス回路DC1内でのトランジスタ間のスイッチング速度ばらつきや消費電力ばらつきを抑制することが可能となる。
【0033】
第1実施形態に係るバイアス回路1の効果を説明する。バイアス回路1では、トランジスタTr1の閾値電圧Vth1とトランジスタTr2の閾値電圧Vth2との差電圧が検出される。そして、閾値電圧Vth2が閾値電圧Vth1へ近づくように、ボディバイアスVBBの値が制御される。よって、バイアス回路1の内部で閉じたフィードバックループを形成することができる。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を行う際に、半導体装置10の外部から閾値電圧を制御する必要を無くすことが出来る。
【0034】
また、バイアス回路1では、トランジスタTr1の閾値電圧Vth1を基準電圧として用いている。よって、レプリカトランジスタの閾値電圧を基準電圧として用いることで、より実使用の状況に即した回路構成を形成することができるため、より高精度にボディバイアスVBBを制御することが可能となる。また、レプリカトランジスタの閾値電圧を基準電圧として用いることで、基準電圧の値を予め定めておくことを不要とすることができる。
【0035】
第2実施形態を、図4および図5を用いて説明する。第2実施形態は、特性の異なるトランジスタの閾値電圧のトランジスタ間ばらつき値を、ある所定の値以内に収める制御を行う形態である。図4に、第2実施形態に係るバイアス回路1aの回路図を示す。バイアス回路1aは、制御回路2aおよびボディバイアス発生器BBG1を備える。制御回路2aは、NMOSトランジスタTr1aおよびTr2、減算器SUB1、基準差電圧生成器REF1、比較器COMP1a、インバータINV1、定電流回路CC1、PMOSトランジスタTr10ないしTr12を備える。
【0036】
トランジスタTr1aおよびTr2について説明する。トランジスタTr1aおよびTr2のソース端子には、接地電圧VSSが供給される。また、トランジスタTr1aおよびTr2のバックゲート端子には、ボディバイアスVBBが供給される。トランジスタTr1aの閾値電圧Vth1、およびトランジスタTr2の閾値電圧Vth2は、ボディバイアスVBBを制御することにより、基板バイアス効果によって上昇させることが可能とされる。
【0037】
また、ボディバイアスVBBが0(V)とされ基板バイアス効果が得られていない状態における、トランジスタTr1aの閾値電圧を初期閾値電圧Vth1_iと定義し、トランジスタTr2の閾値電圧を初期閾値電圧Vth2_iと定義する。第2実施形態に係るバイアス回路1aでは、例として、トランジスタTr1aが高い閾値電圧を有するように設計され、トランジスタTr2が低い閾値電圧を有するように設計される場合を説明する。よって、初期閾値電圧Vth1_iが初期閾値電圧Vth2_iよりも高くなるように設定される。初期閾値電圧Vth1_iを初期閾値電圧Vth2_iよりも高く設定する方法の例としては、トランジスタのゲート長やゲート幅を異ならせる方法が挙げられる。例えば、トランジスタTr1aのゲート長をL1、ゲート幅をW1とし、トランジスタTr2のゲート長をL2、ゲート幅をW2と定義すると、(W1/L1)>(W2/L2)の関係が成立するようにゲート長およびゲート幅を制御することで、初期閾値電圧Vth1_iを初期閾値電圧Vth2_iよりも高く設定することができる。なお、チャネル濃度を調整することにより、初期閾値電圧Vth1_iと初期閾値電圧Vth2_iとを調整してもよい。
【0038】
減算器SUB1は、オペアンプOP1、抵抗素子R1ないしR4を備える。抵抗素子R2の一端はトランジスタTr2のドレイン端子に接続され、他端はオペアンプOP1の非反転入力端子に接続される。また抵抗素子R4の一端は接地電圧VSSに接続され、他端はオペアンプOP1の非反転入力端子に接続される。抵抗素子R1の一端はトランジスタTr1aのドレイン端子に接続され、抵抗素子R3の一端はオペアンプOP1の出力端子に接続される。抵抗素子R1の他端と抵抗素子R3の他端は共通接続された上で、オペアンプOP1の反転入力端子に接続される。減算器SUB1では、電圧Vr2から電圧Vr1を減じる動作が行われる。そして減算結果である差電圧ΔVrが、減算器SUB1の出力端子から出力される。
【0039】
基準差電圧生成器REF1は、基準差電圧ΔVrefを出力する。基準差電圧ΔVrefは、差電圧ΔVrの狙い電圧値である。後述するように、差電圧ΔVが基準差電圧ΔVrefの範囲内の値となるように、差電圧ΔVrの制御が行われる。基準差電圧ΔVrefの値の決定方法としては、後述するトランジスタTr1aおよびTr2のボディバイアス特性を予め把握しておき、把握したボディバイアス特性に基づいて基準差電圧ΔVrefの値を決定する方法が挙げられる。なお、基準差電圧ΔVrefは、半導体装置10の内部で発生される形態であってもよいし、半導体装置10の外部から印加される形態であってもよい。
【0040】
比較器COMP1aの反転入力端子には、減算器SUB1から出力される差電圧ΔVrが入力される。また、比較器COMP1aの非反転入力端子には、基準差電圧生成器REF1から出力される基準差電圧ΔVrefが入力される。そして比較器COMP1aの出力端子からは、信号Vcが出力される。
【0041】
なお、その他の構成は第1実施形態に係るバイアス回路1と同様であるため、ここでは詳細な説明を省略する。
【0042】
第2実施形態に係るバイアス回路1aの動作を説明する。まず、図5のグラフを用いて、トランジスタTr1aおよびTr2のボディバイアス特性を説明する。ボディバイアスVBBが0(V)のときに、トランジスタTr1aのドレイン端子から出力される電圧を初期電圧Vr1_iと定義し、トランジスタTr2のドレイン端子から出力される電圧を初期電圧Vr2_iと定義する。第2実施形態に係るバイアス回路1aでは、トランジスタTr1aの初期閾値電圧がトランジスタTr2の初期閾値電圧よりも高くなるように設定されているため、初期電圧Vr1_iは初期電圧Vr2_iよりも高くなる。そして、ボディバイアスVBBを負の値に低下させていくと、バックバイアス効果により、閾値電圧Vth1およびVth2が上昇するため、電圧Vr1およびVr2も上昇する。
【0043】
ここで、閾値電圧Vth1およびVth2に上限値が存在することから、電圧Vr1およびVr2にも上限値が存在する。そして、電圧Vr1の初期電圧Vr1_iの方が電圧Vr2の初期電圧Vr2_iよりも高いことから、ボディバイアスVBBを低下させていくと、電圧Vr1の上昇度合いの方が電圧Vr2の上昇度合いよりも早く飽和する。よって、図5のグラフでは、電圧Vr2の上昇傾きよりも電圧Vr1の上昇傾きの方が小さくなる。すると、ボディバイアスVBBを低下させていくほど差電圧ΔVrが小さくなっていくボディバイアス特性が得られる。
【0044】
バイアス回路1aの動作を、図5を用いて説明する。半導体装置10が動作を開始し、バイアス回路1aの動作が開始される時点では、ボディバイアスVBBは0(V)である。よって、差電圧ΔVrの値は、初期差電圧ΔVr_iとされる。初期差電圧ΔVr_iは、基準差電圧ΔVrefよりも大きいため、比較器COMP1から出力される信号Vcはローレベルとなり、制御信号Venはハイレベルとなる。
【0045】
ハイレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、第1実施形態と同様にして、ボディバイアス発生器BBG1が動作を開始するため、ボディバイアスVBBが負の値に徐々に低下する。ボディバイアスVBBが低下すると、基板バイアス効果により、閾値電圧Vth1および閾値電圧Vth2が上昇するため、電圧Vr1およびVr2が上昇する。電圧Vr1およびVr2が上昇すると、前述したボディバイアス特性により、差電圧ΔVrは小さくなっていく。
【0046】
そして、差電圧ΔVrが基準差電圧ΔVrefよりも低くなると、比較器COMP1の出力電圧はハイレベルへ遷移し、制御信号Venはローレベルへ遷移する。ここで、差電圧ΔVrが基準差電圧ΔVrefと等しくなるときのボディバイアスVBBの値を、目標ボディバイアスVBBtgtと定義する。ローレベルの制御信号Venがボディバイアス発生器BBG1に入力されることにより、ボディバイアス発生器BBG1は停止される。ボディバイアス発生器BBG1が停止すると、ボディバイアスVBBは徐々に上昇するため、電圧Vr1およびVr2が低下し、差電圧ΔVrは大きくなっていく。
【0047】
以後、同様にして、差電圧ΔVrが基準差電圧ΔVrefよりも低くなるとボディバイアス発生器BBG1を停止し、差電圧ΔVrが基準差電圧ΔVrefよりも大きくなるとボディバイアス発生器BBG1を動作させる制御が行われる。これにより、ボディバイアス発生器BBG1のオンオフを繰り返すことで、差電圧ΔVrが基準差電圧ΔVrefの値以内に収まるように制御される。よって、ボディバイアス発生器BBG1から出力されるボディバイアスVBBの値は、目標ボディバイアスVBBtgtに平均して維持される。
【0048】
以上より、制御回路2aによって、制御信号Venに基づいて、閾値電圧Vth1と閾値電圧Vth2との差電圧ΔVrが基準差電圧ΔVrefの範囲内の値となるようにボディバイアスVBBが生成される。そして、ボディバイアス発生器BBG1で生成されたボディバイアスVBBは、デバイス回路DC1へ供給される。デバイス回路DC1では、閾値電圧が高く設定されたトランジスタのバックゲート端子と、閾値電圧が低く設定されたトランジスタのバックゲート端子に対して、ボディバイアスVBBが供給される。これにより、デバイス回路DC1内でのトランジスタ間の閾値電圧ばらつきを抑えることができる。
【0049】
第2実施形態に係るバイアス回路1aの効果を説明する。バイアス回路1aでは、トランジスタTr1aの閾値電圧Vth1とトランジスタTr2の閾値電圧Vth2との差電圧ΔVrが検出される。そして、差電圧ΔVrが基準差電圧ΔVrefの範囲内の値となるようにボディバイアスVBBが調整される。よって、バイアス回路1の内部で閉じたフィードバックループを形成することができる。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を行う際に、半導体装置10の外部から閾値電圧を制御する必要を無くすことが出来る。
【0050】
第3実施形態を、図6を用いて説明する。第3実施形態は、レプリカトランジスタの構成を、より実使用の状況に近づけることで、より高精度にボディバイアスVBBを制御する形態である。図6に、第3実施形態に係るバイアス回路1bの回路図を示す。バイアス回路1bは、制御回路2bおよびボディバイアス発生器BBG1を備える。制御回路2bは、NMOSトランジスタTr1−1およびTr2−1、トランジスタ群Tr1−2およびTr2−2、ゲート電圧発生器GG、比較器COMP1b、インバータINV1、定電流回路CC1、PMOSトランジスタTr10ないしTr12を備える。
【0051】
レプリカトランジスタである、トランジスタTr1−1およびトランジスタ群Tr1−2について説明する。トランジスタTr1−1のソース端子およびバックゲート端子には、接地電圧VSSが供給される。トランジスタ群Tr1−2は、互いに直列接続されたトランジスタTr1−2aおよびTr1−2bを備える。トランジスタTr1−2aのソース端子には、接地電圧VSSが供給される。トランジスタTr1−2aおよびTr1−2bのバックゲート端子には、接地電圧VSSが供給される。トランジスタTr1−1のドレイン端子とトランジスタTr1−2bのドレイン端子は、トランジスタTr11のドレイン端子に共通接続される。
【0052】
トランジスタ数比率について説明する。トランジスタ数比率は、トランジスタTr1−1とトランジスタ群Tr1−2が備えるトランジスタの数の比である。トランジスタ数比率は、ボディバイアスVBBの供給先であるデバイス回路DC1ないしDC4における、トランジスタの構成比率に応じて定められる。トランジスタの構成比率の求め方の例としては、単独のトランジスタ(インバータなど)と、直列接続されたトランジスタ(NANDセルなど)とのトランジスタ数の比率の平均値を求める方法が挙げられる。また、構成比率は、論理設計のデータを用いて算出するとしてもよい。なお、第3実施形態では、トランジスタ数比率が1:2の場合を例として説明している。
【0053】
また、レプリカトランジスタである、トランジスタTr2−1およびトランジスタ群Tr2−2について説明する。トランジスタ群Tr2−2は、互いに直列接続されたトランジスタTr2−2aおよびTr2−2bを備える。トランジスタTr2−2aおよびTr2−2bのバックゲート端子には、ボディバイアスVBBが供給される。なお、トランジスタTr2−1およびトランジスタ群Tr2−2のその他の構成は、前述したトランジスタTr1−1およびトランジスタ群Tr1−2と同様の構成であるため、ここでは詳細な説明は省略する。また、トランジスタ数比率についても、前述したトランジスタTr1−1およびトランジスタ群Tr1−2と同様の構成であるため、ここでは詳細な説明は省略する。
【0054】
ゲート電圧発生器GGは、電源電圧VDDと接地電圧VSSとの間に直列接続された抵抗素子R11およびR12を備える。抵抗素子R11とR12との接続点からは、ゲート電圧Vg1が出力され、トランジスタTr1−1およびTr2−1のゲート端子と、トランジスタ群Tr1−2およびTr2−2のゲート端子に入力される。ゲート電圧Vg1の値は、抵抗分圧により定められるため、抵抗素子R11の抵抗値とR12の抵抗値の比を変更することで、任意の値のゲート電圧Vg1を生成することができる。例えば、抵抗素子R11の抵抗値とR12の抵抗値を等しくすれば、電源電圧VDDの1/2の電圧を有するゲート電圧Vg1を生成することができる。
【0055】
なお、バイアス回路1bのその他の構成は、第1実施形態に係るバイアス回路1の構成と同様であるため、ここでは詳細な説明を省略する。
【0056】
第3実施形態に係るバイアス回路1bの効果を説明する。バイアス回路1bでは、レプリカトランジスタとして、トランジスタTr1−1およびTr2−1と、トランジスタ群Tr1−2およびTr2−2とを使用している。これにより、単体のトランジスタを使用する場合に比して、より実使用の状況に即した回路構成とすることができる。また、バイアス回路1bでは、ゲート電圧発生器GGにより生成したゲート電圧Vg1を、各レプリカトランジスタのゲート端子に入力する。これにより、レプリカトランジスタが実使用上でオンしている状態を作り出すことができるため、より実使用の状況に即した回路構成を形成することができる。以上より、レプリカトランジスタの構成を実使用の状況に近づけることで、より高精度にボディバイアスVBBを制御することが可能となる。
【0057】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
【0058】
図7に示す制御回路2cのように、ゲート電圧発生器GGaを備えるとしてもよい。ゲート電圧発生器GGaは、トランジスタTr13のドレイン端子と接地電圧VSSとの間に直列接続されたNMOSトランジスタTr31およびTr32を備える。トランジスタTr31のゲート端子とドレイン端子とはダイオード接続され、トランジスタTr32のゲート端子とドレイン端子とはダイオード接続される。トランジスタTr31のドレイン端子からはゲート電圧Vg1aが出力され、トランジスタTr1およびTr2のゲート端子に入力される。なお、その他の構成は第1実施形態に係るバイアス回路1の構成と同様であるため、ここでは詳細な説明を省略する。
【0059】
これにより、ゲート電圧発生器GGaにより生成したゲート電圧Vg1aを、トランジスタTr1およびTr2のゲート端子に入力することで、レプリカトランジスタであるトランジスタTr1およびTr2が実使用上でオンしている状態を作り出すことができる。よって、より実使用の状況に即した回路構成を形成することができる。また、ダイオード接続されたトランジスタを用いてゲート電圧を生成するため、抵抗分圧を用いてゲート電圧を生成する場合に比して、消費電流を小さくすることができる。
【0060】
また、第1および第2実施形態では、NMOSトランジスタのボディバイアスを制御する場合を説明したが、この形態に限られない。図8のバイアス回路1dに示すように、PMOSトランジスタのボディバイアスを制御するとしてもよいことは言うまでもない。バイアス回路1dは、制御回路2dおよびボディバイアス発生器BBG1dを備える。PMOSトランジスタTr1dのソース端子およびバックゲート端子には、電源電圧VDDが供給される。トランジスタTr1dのゲート端子とドレイン端子とは、ダイオード接続される。トランジスタTr2dのソース端子には電源電圧VDDが供給され、バックゲート端子にはボディバイアスVPPが供給される。トランジスタTr2dのゲート端子とドレイン端子とは、ダイオード接続される。トランジスタTr2dの閾値電圧Vth2dは、ボディバイアスVPPを制御することにより、基板バイアス効果によって上昇させることが可能とされる。
【0061】
ボディバイアス発生器BBG1dは、リングオシレータRO1、チャージポンプCP1dを備える。チャージポンプCP1dは、コンデンサC1と、ダイオードD1dおよびD2dとを備える。ダイオードD1dのアノードには電源電圧VDDが入力される。ダイオードD1dのカソードとダイオードD2dのアノードとは、ノードN1d(ポンピングノード)で接続される。コンデンサC1の一端はノードN1dに接続され、他端はノードN2(リングオシレータRO1の出力端子)に接続される。ダイオードD2dのカソードからは、ボディバイアスVPPが出力される。なお、バイアス回路1dのその他の構成は、第1実施形態に係るバイアス回路1の構成と同様であるため、ここでは詳細な説明を省略する。
【0062】
ハイレベルの制御信号Venがボディバイアス発生器BBG1dに入力されることにより、第1実施形態と同様にして、ボディバイアス発生器BBG1dが動作を開始する。よって、ボディバイアスVPPが電源電圧VDDよりも高い値に徐々に昇圧される。ボディバイアスVPPが上昇することに応じて、トランジスタTr2dでは、ゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくされる。よって、基板バイアス効果により、ボディバイアスVPPの上昇に応じてトランジスタTr2dの閾値電圧Vth2dが上昇する。
【0063】
また、1つの制御回路で、NMOSトランジスタのボディバイアスVBBと、PMOSトランジスタのボディバイアスVPPとの両方を制御するとしてもよい。これにより、トランジスタ間の閾値電圧のばらつきを小さくする制御を、より正確に行うことが可能となる。
【0064】
また、第1実施形態のバイアス回路1(図1)では、トランジスタTr1のドレイン端子が比較器COMP1の反転入力端子に接続され、トランジスタTr2のドレイン端子が比較器COMP1の非反転入力端子に接続される場合を説明した。また、第2実施形態のバイアス回路1a(図4)では、減算器SUB1の出力端子が比較器COMP1aの反転入力端子に接続され、基準差電圧生成器REF1の出力端子が比較器COMP1aの非反転入力端子に接続されるとした。しかし、比較器COMP1やCOMP1aの入力端子の極性は、この形態に限られない。閾値電圧Vth1と電圧Vr1との関係、閾値電圧Vth2と電圧Vr2との関係、インバータINV1の有無などに応じて、比較器の入力端子の極性を任意に設定できることは言うまでもない。
【0065】
また、第1実施形態のバイアス回路1(図1)では、トランジスタTr2のバックゲート端子にボディバイアスVBBが供給され、トランジスタTr1のバックゲート端子に接地電圧VSSが供給される場合を説明したが、この形態に限られない。トランジスタTr1のバックゲート端子にもボディバイアスVBBが供給される形態としてもよい。これにより、前述したボディバイアス特性(図5)によって、電圧Vr1とVr2との差電圧ΔVrを小さくすることができるため、閾値電圧Vth2を閾値電圧Vth1へ近づけることが可能となる。
【0066】
また、第2実施形態の制御回路2a(図4)において、減算器SUB1と比較器COMP1aとの接続経路上に、差電圧ΔVrをk倍して出力する増幅器を備えるとしても良い。この場合、基準差電圧ΔVrefの値は、基準差電圧ΔVref=ΔVr×kを満たすように設定すればよい。
【0067】
なお、バイアス回路1aないし1dはボディバイアス制御回路の一例、ボディバイアス発生器BBG1ないしBBG4はボディバイアス発生器の一例、トランジスタTr1は第1トランジスタの一例、トランジスタTr2は第2トランジスタの一例、比較器COMP1は第1比較部の一例、減算器SUB1は減算回路の一例、基準差電圧生成器REF1は基準電圧設定部の一例、基準差電圧ΔVrefは基準電圧値の一例、比較器COMP1aは第2比較部の一例、定電流回路CC1、トランジスタTr10ないしTr12は電流供給部の一例、トランジスタ群Tr1−2およびTR2−2は多段トランジスタ群の一例である。
【符号の説明】
【0068】
1ないし1d バイアス回路
2ないし2d 制御回路
Tr1、Tr2、Tr1a トランジスタ
BBG1ないしBBG4 ボディバイアス発生器
COMP1、COMP1a 比較器
SUB1 減算器
REF1 基準差電圧生成器
CC1 定電流回路
Tr1−2、TR2−2 トランジスタ群
DC1ないしDC4 デバイス回路
【特許請求の範囲】
【請求項1】
ボディバイアスがそれぞれ印加されている2つのトランジスタと、
前記2つのトランジスタの電圧特性を検出するモニタ部と、
前記モニタ部が検出する前記2つのトランジスタの前記電圧特性の差が少なくなるよう、前記2つのトランジスタの少なくとも1つについて前記ボディバイアスを制御するボディバイアス発生器と
を有することを特徴とするボディバイアス制御回路。
【請求項2】
前記電圧特性は前記トランジスタの閾値電圧であり、
前記2つのトランジスタの一方は、前記トランジスタの前記閾値電圧の基準値を定める第1トランジスタであり、前記2つのトランジスタの他方は、前記ボディバイアス発生器によって制御される前記ボディバイアスがバックゲート端子に印加される第2トランジスタであり、
前記モニタ部は、前記第1トランジスタの閾値電圧と前記第2トランジスタの閾値電圧との差電圧に応じた第1比較信号を出力する第1比較部を備え、
前記ボディバイアス発生器は、前記第1比較信号に基づいて、前記差電圧が小さくなるように前記ボディバイアスを調整する
ことを特徴とする請求項1に記載のボディバイアス制御回路。
【請求項3】
前記ボディバイアス発生器は、
前記第2トランジスタの前記閾値電圧が前記第1トランジスタの前記閾値電圧よりも小さい期間においてはゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくなるように前記ボディバイアスを調整し、
前記第2トランジスタの前記閾値電圧が前記第1トランジスタの前記閾値電圧よりも大きい期間においては前記ゲート−ソース間電圧よりも前記ゲート−バックゲート間電圧の方が小さくなるように前記ボディバイアスを調整する
ことを特徴とする請求項2に記載のボディバイアス制御回路。
【請求項4】
前記電圧特性は前記トランジスタの閾値電圧であり、
前記2つのトランジスタは、前記ボディバイアス発生器によって制御される前記ボディバイアスがバックゲート端子に供給され、前記閾値電圧を可変に制御可能な第1トランジスタと第2トランジスタとであり、
前記モニタ部は、前記第1トランジスタの閾値電圧と前記第2トランジスタの閾値電圧との差電圧を出力する減算回路と、前記差電圧の基準電圧値を出力する基準電圧設定部と、前記差電圧と前記基準電圧値との差分に応じた第2比較信号を出力する第2比較部とを備え、
前記ボディバイアス発生器は、前記第2比較信号に基づいて、前記差電圧が前記基準電圧値の範囲内の値となるように前記ボディバイアスを調整する
ことを特徴とする請求項1に記載のボディバイアス制御回路。
【請求項5】
前記ボディバイアス発生器は、
前記差電圧が前記基準電圧値の範囲外となる期間においてはゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくなるように前記ボディバイアスを調整し、
前記差電圧が前記基準電圧値の範囲内となる期間においては前記ゲート−ソース間電圧よりも前記ゲート−バックゲート間電圧の方が小さくなるように前記ボディバイアスを調整する
ことを特徴とする請求項4に記載のボディバイアス制御回路。
【請求項6】
前記第1トランジスタのゲート幅を前記第1トランジスタのゲート長で除した値が、
前記第2トランジスタのゲート幅を前記第2トランジスタのゲート長で除した値よりも大きくされる
ことを特徴とする請求項2ないし請求項5の何れか1項に記載のボディバイアス制御回路。
【請求項7】
前記第1トランジスタのゲート端子に印可される電圧値と、前記第2トランジスタのゲート端子に印可される電圧値とが等しくされる
ことを特徴とする請求項2ないし請求項6の何れか1項に記載のボディバイアス制御回路。
【請求項8】
電流を供給する電流供給部と、
前記2つのトランジスタの各々に対応して備えられ、直列接続された複数のトランジスタを備える2つの多段トランジスタ群と
を備え、
前記2つのトランジスタのドレイン端子が前記電流供給部に接続され、
前記2つの多段トランジスタ群の端部に位置するドレイン端子が前記電流供給部に接続され、
前記モニタ部は、前記2つのトランジスタおよび前記2つの多段トランジスタ群と前記電流供給部との接続点の電圧をモニタする
ことを特徴とする請求項1ないし請求項7の何れかに記載のボディバイアス制御回路。
【請求項9】
ボディバイアスがそれぞれ印加されている2つのトランジスタの電圧特性を検出するステップと、
前記電圧特性を検出するステップが検出する前記2つのトランジスタの電圧特性の前記電圧特性の差が少なくなるよう、前記2つのトランジスタの少なくとも1つについて前記ボディバイアスを制御するステップと
を有することを特徴とするボディバイアス制御方法。
【請求項1】
ボディバイアスがそれぞれ印加されている2つのトランジスタと、
前記2つのトランジスタの電圧特性を検出するモニタ部と、
前記モニタ部が検出する前記2つのトランジスタの前記電圧特性の差が少なくなるよう、前記2つのトランジスタの少なくとも1つについて前記ボディバイアスを制御するボディバイアス発生器と
を有することを特徴とするボディバイアス制御回路。
【請求項2】
前記電圧特性は前記トランジスタの閾値電圧であり、
前記2つのトランジスタの一方は、前記トランジスタの前記閾値電圧の基準値を定める第1トランジスタであり、前記2つのトランジスタの他方は、前記ボディバイアス発生器によって制御される前記ボディバイアスがバックゲート端子に印加される第2トランジスタであり、
前記モニタ部は、前記第1トランジスタの閾値電圧と前記第2トランジスタの閾値電圧との差電圧に応じた第1比較信号を出力する第1比較部を備え、
前記ボディバイアス発生器は、前記第1比較信号に基づいて、前記差電圧が小さくなるように前記ボディバイアスを調整する
ことを特徴とする請求項1に記載のボディバイアス制御回路。
【請求項3】
前記ボディバイアス発生器は、
前記第2トランジスタの前記閾値電圧が前記第1トランジスタの前記閾値電圧よりも小さい期間においてはゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくなるように前記ボディバイアスを調整し、
前記第2トランジスタの前記閾値電圧が前記第1トランジスタの前記閾値電圧よりも大きい期間においては前記ゲート−ソース間電圧よりも前記ゲート−バックゲート間電圧の方が小さくなるように前記ボディバイアスを調整する
ことを特徴とする請求項2に記載のボディバイアス制御回路。
【請求項4】
前記電圧特性は前記トランジスタの閾値電圧であり、
前記2つのトランジスタは、前記ボディバイアス発生器によって制御される前記ボディバイアスがバックゲート端子に供給され、前記閾値電圧を可変に制御可能な第1トランジスタと第2トランジスタとであり、
前記モニタ部は、前記第1トランジスタの閾値電圧と前記第2トランジスタの閾値電圧との差電圧を出力する減算回路と、前記差電圧の基準電圧値を出力する基準電圧設定部と、前記差電圧と前記基準電圧値との差分に応じた第2比較信号を出力する第2比較部とを備え、
前記ボディバイアス発生器は、前記第2比較信号に基づいて、前記差電圧が前記基準電圧値の範囲内の値となるように前記ボディバイアスを調整する
ことを特徴とする請求項1に記載のボディバイアス制御回路。
【請求項5】
前記ボディバイアス発生器は、
前記差電圧が前記基準電圧値の範囲外となる期間においてはゲート−ソース間電圧よりもゲート−バックゲート間電圧の方が大きくなるように前記ボディバイアスを調整し、
前記差電圧が前記基準電圧値の範囲内となる期間においては前記ゲート−ソース間電圧よりも前記ゲート−バックゲート間電圧の方が小さくなるように前記ボディバイアスを調整する
ことを特徴とする請求項4に記載のボディバイアス制御回路。
【請求項6】
前記第1トランジスタのゲート幅を前記第1トランジスタのゲート長で除した値が、
前記第2トランジスタのゲート幅を前記第2トランジスタのゲート長で除した値よりも大きくされる
ことを特徴とする請求項2ないし請求項5の何れか1項に記載のボディバイアス制御回路。
【請求項7】
前記第1トランジスタのゲート端子に印可される電圧値と、前記第2トランジスタのゲート端子に印可される電圧値とが等しくされる
ことを特徴とする請求項2ないし請求項6の何れか1項に記載のボディバイアス制御回路。
【請求項8】
電流を供給する電流供給部と、
前記2つのトランジスタの各々に対応して備えられ、直列接続された複数のトランジスタを備える2つの多段トランジスタ群と
を備え、
前記2つのトランジスタのドレイン端子が前記電流供給部に接続され、
前記2つの多段トランジスタ群の端部に位置するドレイン端子が前記電流供給部に接続され、
前記モニタ部は、前記2つのトランジスタおよび前記2つの多段トランジスタ群と前記電流供給部との接続点の電圧をモニタする
ことを特徴とする請求項1ないし請求項7の何れかに記載のボディバイアス制御回路。
【請求項9】
ボディバイアスがそれぞれ印加されている2つのトランジスタの電圧特性を検出するステップと、
前記電圧特性を検出するステップが検出する前記2つのトランジスタの電圧特性の前記電圧特性の差が少なくなるよう、前記2つのトランジスタの少なくとも1つについて前記ボディバイアスを制御するステップと
を有することを特徴とするボディバイアス制御方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2011−23490(P2011−23490A)
【公開日】平成23年2月3日(2011.2.3)
【国際特許分類】
【出願番号】特願2009−166296(P2009−166296)
【出願日】平成21年7月15日(2009.7.15)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成23年2月3日(2011.2.3)
【国際特許分類】
【出願日】平成21年7月15日(2009.7.15)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]