メモリセル、ならびに、磁気メモリ素子
【課題】スピン流を利用した磁化反転機構を利用したメモリセル等を提供する。
【解決手段】メモリセル３１は、平面状の非磁性体層１６と、非磁性体層１６の表面に設置され、磁化の向きが固定された強磁性体からなる強磁性体層１２と、非磁性体層１６の表面に設置され、磁化の向きが可変である強磁性体からなるフリー層１５と、を備え、非磁性体層１６と、強磁性体層１２と、の間を流れる電流の向きを変化させて、非磁性体層１６を流れるスピン流のスピン量子化軸を変えることでフリー層１５の磁化の向きを変化させ、強磁性体層１２の磁化の方向と、フリー層１５の磁化の方向と、が、略平行であるか略反平行であるかにより、情報を記憶する。
【解決手段】メモリセル３１は、平面状の非磁性体層１６と、非磁性体層１６の表面に設置され、磁化の向きが固定された強磁性体からなる強磁性体層１２と、非磁性体層１６の表面に設置され、磁化の向きが可変である強磁性体からなるフリー層１５と、を備え、非磁性体層１６と、強磁性体層１２と、の間を流れる電流の向きを変化させて、非磁性体層１６を流れるスピン流のスピン量子化軸を変えることでフリー層１５の磁化の向きを変化させ、強磁性体層１２の磁化の方向と、フリー層１５の磁化の方向と、が、略平行であるか略反平行であるかにより、情報を記憶する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン流を利用した磁化反転機構を利用するメモリセル、および、磁気メモリ素子に関する。
【背景技術】
【０００２】
情報化社会の進展に伴い、高速かつ大容量通信網へのアクセスが可能となり、携帯電話やコンピューター等の情報端末の高性能化への要求は増している。特に、情報の蓄積に利用されるハードディスクの大容量化、情報の処理に利用されるＣＰＵ等の半導体素子の高速化は日進月歩である。しかしながら、これまでのような素子の高性能化が今後も引き続き可能であるわけではない。近い将来に物理的限界がおとずれることが危惧されている。
【０００３】
そこで、近年、磁性体材料を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ；Magnetoresistive Random Access Memory）が大きな注目を集めている。
【０００４】
ＭＲＡＭは、少なくとも二つの強磁性体層とそれらに挟まれた非磁性層をメモリビットとしている。二つの強磁性体層のスイッチング磁界は異なるように設計されている。
【０００５】
情報書き込み動作により磁化反転させられる強磁性体層をフリー層、他方、大きなスイッチング磁界を持つ強磁性体層をピン層と呼ぶ。
【０００６】
そして、フリー層とピン層の磁界を平行状態にした状態と、反平行状態にした状態と、を、それぞれ、「メモリ状態０」と「メモリ状態１」と、の一方および他方に対応付けて記憶する。平行状態を「０」、反平行状態を「１」に対応付けるのが典型的である。
【０００７】
読み出し動作は、磁気抵抗効果、すなわち、２つの磁性体の相対磁化の違いによる抵抗差を利用することで、行われる。磁界が平行状態の場合と反平行状態の場合とでは、抵抗値が異なるのである。
【０００８】
一方、書き込み動作は、メモリビットの上下に配置された書き込み線（ワード線、ビット線）を流れる電流から発生された磁界によって、フリー層の磁化反転を生じさせて行う技術が提案されている。
【０００９】
しかしながら、電流磁界を用いた書き込み方式では、ＭＲＡＭの大容量化が困難である。その理由は大別して以下の２つである。
【００１０】
第１に、情報書き込み、すなわち、フリー層の磁化反転に必要とされる磁界の大きさは、磁性体のサイズの減少に伴い大きく増加するため、電流密度を高くしなければならない。
【００１１】
第２に、ＭＲＡＭの大容量化のためには、メモリビットと共に配線幅も微細化する必要があり、書き込み動作において必要とされる電流密度は大きく増加する。
【００１２】
そして、電流密度が高くなると、断線やエレクトロマイグレーション等が生じ、メモリ素子の信頼性が著しく劣化してしまう。
【００１３】
この問題を解決しようとする技術は、後に掲げる特許文献１〜特許文献４に提案されている。
【００１４】
ここで、特許文献１には、スピントルクによる磁化反転方法が提案されている。この手法では、フリー層に外部からスピン偏極電子を注入し、注入されたスピンとフリー層の磁化モーメントとの間の角運動量の授受により、フリー層の磁化を反転させる。
【００１５】
ある臨界電流密度以上の電流量を、ピン層からフリー層に流せば、反平行状態にすることができ、フリー層からピン層に流せば、平行状態にすることができるのである。
【００１６】
この手法を用いて素子の微細化を試みようとした場合、メモリビットの微細化をすることで、フリー層に流れる電流密度は増加する。これを全体で見れば、書き込みに必要とされる電流量が減少することになるので、大容量化に向けたスケーリングが成り立ち、大容量ＭＲＡＭの実現に有利な手法と考えられている。
【００１７】
そこで、当該技術をベースに、さまざまな工夫が提案されている。
【００１８】
たとえば、トンネル磁気抵抗（ＴＭＲ；Tunnel Magneto-Resistance）素子は、大きな磁気抵抗効果を有することから、ＭＲＡＭのメモリビットとして利用しようとする試みがある。ＴＭＲ素子は、フリー層、ピン層、および、両者に挟まれた数ｎｍ程度の誘電体層から構成される。
【００１９】
ここで、スピントルクによる磁化反転を引き起こすためには、通常１０7Ａ／ｃｍ2程度のスピン電流密度が必要である。
【００２０】
ところが、このような大電流をＴＭＲ素子に流した場合、極薄誘電体層の絶縁破壊あるいは膜質の劣化が問題となる。劣化および断線により磁気抵抗効果の大きさに素子間のばらつきが生じれば、メモリ素子としての信頼性は大きく失われる。
【００２１】
特許文献２に開示される技術においては、読み出し用の配線と書き込み用の配線が区別されており、ＴＭＲ素子の絶縁破壊の問題を解決しようとしている。
【００２２】
しかしながら、スピン注入においてフリー層の一部にしか電流が流れず、フリー層の磁化に均一なスピントルクが発生されないために、マグノン等の発生から不均一な磁化反転が懸念される。
【００２３】
一方、特許文献３に開示される技術においても、読み出し用の配線と書き込み用の配線が区別されており、ＴＭＲ素子の絶縁破壊の問題を解決しようとしている。
【００２４】
しかしながら、書き込み動作において、反平行な２つの固定強磁性体層間に電流を流していることから、スピントルクによりそれら固定強磁性体層の磁化反転が懸念される。
【００２５】
さらに、特許文献４に開示される技術においては、スピン流を用い、読み出し用の配線と書き込み用の配線を区別することで安定な書き込み動作を実現しようとしている。
【００２６】
しかしながら、読み出し動作においては、フリー層とピン層間に厚い非磁性体層が挟み込まれていることから磁気抵抗効果は大きく減少し、読み出しに必要な十分な信号を得ることはできない。非磁性体層を薄くした場合、書き込みのために大電流を流すために素子破壊が懸念される。
【００２７】
【特許文献１】米国特許第５,６９５,８６４号公報
【特許文献２】特開２００５−１１６８８８号公報
【特許文献３】特開２００６−１５６４７７号公報
【特許文献４】特開２００８−１７１９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明は、上記のような課題を解決しようとするものであり、スピン流を利用した磁化反転機構を利用しつつ、書き込み時の電流による素子の劣化や破壊を抑制し、読み出しを高速化したメモリセル、ならびに、磁気メモリ素子を提供することを目的とする。
【課題を解決するための手段】
【００２９】
本発明の第１の観点に係るメモリセルは、平面状の非磁性体層と、非磁性体層の表面に設置され、磁化の向きが固定された強磁性体からなる強磁性体層と、非磁性体層の表面に設置され、磁化の向きが可変である強磁性体からなるフリー層と、を備える。
【００３０】
ここで、非磁性体層と、強磁性体層と、の間を流れる電流の向きを変化させて、非磁性体層と強磁性体層の間を流れるスピン流のスピン量子化軸を変えることで、フリー層の磁化の向きを変化させ、強磁性体層の磁化の方向と、フリー層の磁化の方向と、が、略平行であるか略反平行であるかにより、情報を記憶する。
【００３１】
また、本発明のメモリセルにおいて、強磁性体層として、磁化の向きが固定された強磁性体を、複数、非磁性体層の表面の異なる位置に設置するように構成することができる。
【００３２】
また、本発明のメモリセルにおいて、フリー層をなす強磁性体は、少なくとも１つの磁性体材料を含む合金もしくは化合物であるように構成することができる。
【００３３】
また、本発明のメモリセルにおいて、フリー層と、非磁性体からなる中間層と、磁化の向きが強磁性体層と平行に固定された強磁性体からなるピン層と、が積層され、フリー層と、ピン層と、の磁化の方向の差異をトンネル磁気抵抗効果により検出して、フリー層に記憶された情報を読み出すように構成することができる。
【００３４】
また、本発明のメモリセルにおいて、非磁性体層と、フリー層と、の接触面積は２.０×１０4ｎｍ2以下であるように構成することができる。
【００３５】
また、本発明のメモリセルにおいて、非磁性体層と、フリー層と、の界面は、オーミック接合されるように構成することができる。
【００３６】
また、本発明のメモリセルにおいて、非磁性体層はＣｕであるように構成することができる。
【００３７】
また、本発明のメモリセルにおいて、非磁性体層はＡｌであるように構成することができる。
【００３８】
また、本発明のメモリセルにおいて、非磁性体層は半導体であるように構成することができる。
【００３９】
また、本発明のメモリセルにおいて、非磁性体層は超伝導体であるように構成することができる。
【００４０】
また、本発明のメモリセルにおいて、フリー層の強磁性体はＣｏ−Ｆｅ合金であるように構成することができる。
【００４１】
また、本発明のメモリセルにおいて、フリー層の強磁性体はＣｏ−Ｆｅ−Ｂであるように構成することができる。
【００４２】
また、本発明のメモリセルにおいて、非磁性体層の厚さは、５０ｎｍ以上であるように構成することができる。
【００４３】
本発明のその他の観点に係る磁気メモリ素子は、上記のメモリセルを、複数、マトリックス状に配置するように構成する。
【発明の効果】
【００４４】
本発明によれば、スピン流を利用した磁化反転機構を利用しつつ、書き込み時の電流による素子の劣化や破壊を抑制し、読み出しを高速化したメモリセル、ならびに、磁気メモリ素子を提供することができる。
【発明を実施するための最良の形態】
【００４５】
以下に、本発明を実施するための最良の形態を説明する。なお、本発明の範囲は、以下の実施例に限定されるものではなく、本発明の原理に基づいて様々な変形が可能であり、これらの態様も本発明の範囲に含まれる。
【実施例１】
【００４６】
図１は、本発明の第１の実施の形態に係る磁気メモリ素子のメモリセルの構造を示す断面図である。以下、本図を参照して説明する。
【００４７】
メモリセル３１は、平面状の非磁性体層１６を有する。非磁性体層１６の片面上には、書き込み用磁化固定端子１と、読み出し用磁気抵抗効果素子２と、が設置されている。
【００４８】
直流電流源１９は、書き込み用磁化固定端子１と非磁性体層１６との間に電流を流すもので、電流の向きによって、読み出し用磁気抵抗効果素子２に記憶される情報を指定する。
【００４９】
直流電源１８および電流計１７は、読み出し用磁気抵抗効果素子２から情報を読み出すもので、読み出し用磁気抵抗効果素子２の磁気抵抗の大小から、記憶された情報のビット値を判別する。なお、電流計１７は、一般には、所定の閾値との比較によりビット値を得る電子素子や電子回路により構成されるが、メモリセル３１の性能、特にヒステリシス特性を調査する場合には、電流の大きさをそのまま測定するものを利用する。
【００５０】
書き込み用磁化固定端子１は、反強磁性体層１１と強磁性体層１２を積層した２層構造となっており、強磁性体層１２が非磁性体層１６に接している。
【００５１】
読み出し用磁気抵抗効果素子２は、ピン層１３、非磁性中間層１４、フリー層１５を積層した３層構造によりＴＭＲ素子を形成しており、フリー層１５が非磁性体層１６に接している。
【００５２】
本図では、強磁性体層１２およびフリー層１５を、非磁性体層１６の表面に直接に設置しているが、間に薄い誘電体層を挿入して、スピン注入効率を向上させることも可能である。
【００５３】
また、フリー層１５と非磁性体層１６間に、接触抵抗が小さいオーミック接合を利用すると、フリー層１５内に効率的にスピン流を吸収させ、スピントルク磁化反転を生じさせることが可能である。
【００５４】
書き込み用磁化固定端子１の磁化方向は、十分に高い熱安定性を有し、一方向に強く固定する必要がある。本例では、反強磁性体層１１と強磁性体層１２を積層させることで、強磁性体層１２の磁化方向を強く固定している。
【００５５】
そのような強磁性体層１２に用いる材料は、Ｎｉ、Ｆｅ、Ｃｏおよびその合金、Ｃｏ−Ｆｅ−Ｂ等のアモルファス材料、Ｃｏ−Ｍｎ−ＳｉやＣｏ−Ｃｒ−Ｆｅ−Ａｌ等のホイスラー材料、ＧａＭｎＡｓ等の強磁性半導体材料等から選ぶことができる。
【００５６】
強磁性体層１２は、これらの中から１つを選んで薄膜とするか、複数を選んで多層膜とすることで構成される。
【００５７】
なお、強磁性体層１２の端部からの漏洩磁界を抑制するには、強磁性体層１２にシンセシックアンチフェロマグネット構造、すなわち、強磁性体層、非磁性体層、強磁性体層を順に重ねた構造を用いることが望ましい。
【００５８】
また、反強磁性体層１１に用いる材料は、Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｏ、Ｃｏ−Ｏ等から選ぶことができる。
【００５９】
なお、強磁性体層１２として、Ｌ１０構造を有したＦｅ−Ｐｄ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｔ等の強い磁気異方性を持つ強磁性体材料を用いた場合には、反強磁性体層１１を省いて書き込み用磁化固定端子１を構成することもできる。
【００６０】
一方、読み出し用磁気抵抗効果素子２としては、異方性磁気抵抗効果素子、巨大磁気抵抗効果素子、ＴＭＲ素子等を用いることができるが、読み出し信号の大きさは、素子の読み出し速度に影響するために、できるだけ大きいことが望ましい。この場合、本図に示すようなＴＭＲ素子が好適である。
【００６１】
本図に示す読み出し用磁気抵抗効果素子２においては、フリー層１５とピン層１３の磁化の相対角度に依存して、磁気抵抗が変化する。したがって、情報の書き込みの際には、磁化の相対角度を設定するビット値を表し、読み出しの際には、磁気抵抗の値によって、ビット値を得ることになる。
【００６２】
ここで、フリー層１５は、メモリ状態を維持するため、十分な熱安定性を有する必要があり、磁化方向を基準方向に対して平行ならびに反平行にする必要があることから、一軸磁気異方性を有したものを用いる必要がある。
【００６３】
このためには、一軸磁気異方性が高い材料を採用するか、素子形状に一軸異方性を付与すればよい。たとえば、素子の長さと幅の比率を表すアスペクト比が大きな長方形や楕円形の形状として、以下に掲げる材料を利用すれば、一軸磁気異方性を得ることができる。
【００６４】
フリー層１５に用いる材料としては、Ｎｉ、Ｆｅ、Ｃｏおよびその合金、Ｃｏ−Ｆｅ−Ｂ等のアモルファス材料、Ｃｏ−Ｍｎ−ＳｉやＣｏ−Ｃｒ−Ｆｅ−Ａｌ等のホイスラー材料、ＧａＭｎＡｓ等の強磁性半導体材料、Ｆｅ−Ｐｄ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｔ等のＬ１0構造合金などが利用できる。
【００６５】
なお、磁気特性や化学特性を制御するために、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｂ、Ａｌ、Ｇａ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｎ、Ｐ、Ｓｂ、Ｏ、Ｓ、Ｍｏ、Ｒｕ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ等の非磁性元素を適宜添加しても良い。
【００６６】
また、フリー層１５は、上記の中から１種を選んで強磁性体薄膜としても良いし、複数を選んで多層薄膜として構成しても良い。
【００６７】
なお、フリー層１５の膜厚は、読み出し時のノイズや磁気特性を考慮すると、２ｎｍ以上が望ましい。
【００６８】
一方、ピン層１３は、基準となる磁化方向を定めるものであるから、フリー層１５よりも高い磁気安定性（保磁力）と高い熱安定を有する必要がある。
【００６９】
たとえば、フリー層１５よりも膜厚を厚くしたり、反強磁性体との積層膜構造を採用して交換相互作用を利用すれば、保磁力や熱安定性を高めることができる。
【００７０】
ピン層１３の材料としては、Ｎｉ、Ｆｅ、Ｃｏおよびその合金、Ｃｏ−Ｆｅ−Ｂ等のアモルファス材料、Ｃｏ−Ｍｎ−ＳｉやＣｏ−Ｃｒ−Ｆｅ−Ａｌ等のホイスラー材料、Ｆｅ−Ｐｄ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｔ等のＬ１0構造合金などを利用することができる。
【００７１】
また、磁気特性や化学特性を制御するために、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｂ、Ａｌ、Ｇａ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｎ、Ｐ、Ｓｂ、Ｏ、Ｓ、Ｍｏ、Ｒｕ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ等の非磁性元素を適宜添加できる。
【００７２】
また、ピン層１３は、上記の中から１種を選んで強磁性体薄膜としても良いし、複数を選んで多層薄膜として構成しても良い。
【００７３】
本図に示すように、読み出し用磁気抵抗効果素子２としてＴＭＲ素子を採用した場合、非磁性中間層１４として、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＢａＦ2、ＭｇＦ2、ＣａＦ2、ＺｎＯ、ＴｉＯ2、Ｓｉ、Ｇｅ、ＧａＡｓ、ＺｎＳ、ＺｎＳｅ等の絶縁体、半導体を用いることができる。
【００７４】
膜厚はトンネル電流が流れる程度に薄くする必要があるため、５ｎｍ以下が望ましい。
【００７５】
非磁性体層１６からフリー層１５の中へ均一にスピン流を吸収させるためには、両者の接触界面は、２.０×１０4ｎｍ2以下であることが望ましい。
【００７６】
書き込み用磁化固定端子１と読み出し用磁気抵抗効果素子２の距離は、非磁性体のスピン緩和長以下にする必要がある。たとえば、室温では、Ｃｕの場合は５００ｎｍ程度、Ａｕの場合は５０ｎｍ程度、Ａｌの場合６００ｎｍ程度である。
【００７７】
書き込み用磁化固定端子１から非磁性体層１６に蓄積されたスピンを、読み出し用磁気抵抗効果素子２内のフリー層１５に効率よく流すためには、非磁性体層１６はスピン緩和長の長い材料が望ましい。たとえば、金属の場合はＡｌ、Ｃｕ、Ａｇである。半導体や超電導体は、金属よりも長いスピン緩和長を有するので、より一層好適である。
【００７８】
また、上記のように、フリー層１５と非磁性体層１６をオーミック接合とした場合、非磁性層に蓄積されたスピンをフリー層内に効率的に吸収するために、非磁性体層１６に接触するフリー層１５はスピン抵抗の小さい材料が望ましい。スピン抵抗ＲSは、以下のように表記できる。
RS = λSF/〔σS(1-P2)〕
【００７９】
ここで、λSFは強磁性体中のスピン拡散長、σは電気伝導率、Ｓは強磁性体層と非磁性層の接触面積、Ｐはスピン編極率である。
【００８０】
たとえば、接触面積を１００×１００ｎｍ2とした場合、スピン抵抗は、Ｎｉ−Ｆｅ合金においてＲS＝０.１５Ω、ＣｏにおいてＲS＝０.４６Ωとなる。
【００８１】
一般的に、合金の方が単体金属よりもスピン抵抗が小さいことから、非磁性体層１６上のフリー層１５の強磁性体はＮｉ−ＦｅやＣｏ−Ｆｅ等の合金やＣｏ−Ｆｅ−Ｂ等の化合物が望ましい。
【００８２】
また、安定なスピントルク磁化反転を実現するために、強磁性体層１２の体積は、非磁性体層１６と接触するフリー層１５を構成する強磁性体の体積よりも大きいことが望ましい。
【００８３】
さらに、非磁性体層１６の厚さは、非磁性体層１６の表面または底面におけるスピン散乱を低減させる目的から、５０ｎｍ以上とすることが望ましい。
【００８４】
図２Ａおよび図２Ｂは、メモリセル３１において生じるスピン流によるスピントルク磁化反転の動作を示す説明図である。以下、本図を参照して説明する。
【００８５】
両図において、強磁性体層１２、ピン層１３、フリー層１５内の矢印は磁化の方向を表している。ここで、強磁性体層１２とピン層１３の磁化の方向は、同じ方向である。
【００８６】
図２Ａでは、非磁性体層１６から書き込み用磁化固定端子１に電流Ｉを流しており、電子は、書き込み用磁化固定端子１から非磁性体層１６へ移動する。
【００８７】
すると、強磁性体層１２の多数スピンが非磁性体層１６に注入・蓄積される。その後、多数スピンはスピン量子化軸を保ちながらフリー層１５内に進入し、一定量以上のスピンがフリー層１５内に流れ込むと、そのトルクによって、フリー層１５の磁化がスピン量子化軸と同じ方向に揃えられる。
【００８８】
一方、図２Ｂでは、図２Ａとは逆に、書き込み用磁化固定端子１から非磁性体層１６に電流Ｉを流しており、電子は、非磁性体層１６から書き込み用磁化固定端子１へ移動する。
【００８９】
すると、強磁性体層１２の多数スピンと同方向の電子が非磁性体層１６から強磁性体層１２へ吸収されるため、非磁性体層１６内には強磁性体層１２と逆向きのスピン量子化軸をもつ電子が蓄積されることになる。
【００９０】
蓄積された電子は、フリー層１５に吸収され、ある一定以上の電子が非磁性体層１６からフリー層１５内に流れ込むことにより、フリー層１５の磁化方向はスピントルク磁化反転によって、強磁性体層１２と反平行状態となる。
【００９１】
このように、本実施形態では、書き込み用磁化固定端子１に流れる電流の極性を変えることで、フリー層１５の磁化の向きを制御することが可能である。
【００９２】
一方、フリー層１５の磁化の向きは、読み出し用磁気抵抗効果素子２内のフリー層１５とピン層１３の磁化の相対向きとして読み出すことができる。このため、上記のように、強磁性体層１２とピン層１３の磁化方向はあらかじめ磁場により同じ向きに揃えておく。
【００９３】
フリー層１５とピン層１３の磁化の方向が、反平行状態の時は高抵抗となり、平行状態の時は低抵抗となる。典型的には、前者を「１」に、後者を「０」に、それぞれ対応付ける。
【００９４】
上記のように、書き込み動作時においては、読み出し用磁気抵抗効果素子２に電荷電子流が流れない。したがって、低抵抗化の必要がない。また、ＴＭＲ素子を採用する場合、高い磁気抵抗比を実現するためには、高抵抗の方が望ましい。この場合、十分な出力電圧を確保することができるようになる、という利点もある。
【００９５】
以下では、上記の原理に基づいて試作したメモリセル３１の詳細について説明する。
【００９６】
電子ビーム描画装置および薄膜製造装置により、幅１７０ｎｍ、膜厚６５ｎｍのＣｕ細線を作製した（非磁性体層１６に相当）。
【００９７】
このＣｕ細線上に、大きさ１７０×７５ｎｍ2、厚さ２０ｎｍのＮｉ−Ｆｅ合金構造体を作成した（書き込み用磁化固定端子１の強磁性体層１２に相当。）
【００９８】
また、このＣｕ細線上に、大きさ１５０×７５ｎｍ2、厚さ２０ｎｍのＮｉ−Ｆｅ合金構造体を作成した（読み出し用磁気抵抗効果素子２のフリー層１５に相当）。
【００９９】
これら２つのＮｉ−Ｆｅ合金構造体の中心間距離は４００ｎｍとした。
【０１００】
そして、非局所測定法を用い、Ｃｕ非磁性層中のスピン蓄積効果を確認した。
【０１０１】
これら２つのＮｉ−Ｆｅ合金構造体の磁化が平行状態の時と反平行状態と時との抵抗差は２ｍΩ程度であり、この抵抗差をスピン信号とすることが可能である。
【０１０２】
図３は、実験によって得られたスピントルク磁化反転の様子を示すヒステリシスを描いたグラフである。以下、本図を参照して説明する。
【０１０３】
本図においては、電流がＮｉ−Ｆｅ合金構造体からＣｕ非磁性層へ流れる場合の方向を正とし、その逆向きを負としており、直流電流源として１００μｓ幅のパルス電流を利用して、パルスの印加後、交流ロックインを用いた非局所測定で、これら２つのＮｉ−Ｆｅ合金構造体の磁化状態の検出を行った。非局所測定法では、２つの強磁性体が平行状態の時に高抵抗、反平行状態の時に低抵抗状態を示す。
【０１０４】
まず、外部磁場を素子に印加し、両Ｎｉ−Ｆｅ合金構造体の磁化を平行状態とし、その後、正方向の電流の大きさを次第に増加させた。すると、約５ｍＡのところでフリー層１５が磁化反転する様子が観測された。
【０１０５】
続いて、直流電流を正方向から負方向へと反対させると、約−３ｍＡのところでフリー層１５が磁化反転する様子が観測された。
【０１０６】
今回の実験では、フリー層１５の熱安定を十二分に維持する目的から膜厚を２０ｎｍとしたために、平行状態から完全な反平行状態へのスピントルク磁化反転は行われていないが、フリー層１５の膜厚をより薄くする等の手法により、平行状態から反平行状態への完全なスピントルク磁化反転も可能である。
【０１０７】
なお、これより短いパルスを利用してもスピントルク磁化反転は可能であることがわかっている。
【実施例２】
【０１０８】
図４は、本発明の第２の実施形態に係る磁気メモリ素子のメモリセルの構造を示す断面図である。以下、本図を参照して説明する。なお、図１に示す実施形態と同様の部分については、適宜説明を省略する。
【０１０９】
メモリセル５１は、非磁性体層１６を有する。非磁性体層１６の表面上には、実施例１と同様に、書き込み用磁化固定端子１および読み出し用磁気抵抗効果素子２が設置されているほか、さらに、書き込み用磁化固定端子３が設置されている。
【０１１０】
書き込み用磁化固定端子３は、書き込み用磁化固定端子１と同様に、反磁性体層２０と強磁性体層２１を積層した２層構造となっており、強磁性体層２１が非磁性体層１６に接している。
【０１１１】
書き込み用磁化固定端子１および書き込み用磁化固定端子３の構成、素材、接合の手法等は、実施例１と同様にすることができる。ここで、両者が有する強磁性体層１２および強磁性体層２１の磁化方向は、同じ向きとする。
【０１１２】
読み出し用磁気抵抗効果素子２の構成、素材、接合の手法等も、実施例１と同様にするのが典型的である。
【０１１３】
メモリセル５１では、２つの書き込み用磁化固定端子１、３により、スピン注入を行う。
【０１１４】
非磁性体層１６から書き込み用磁化固定端子１および書き込み用磁化固定端子３に電流を流すと、強磁性体層１２および強磁性体層２１の多数スピンが非磁性体層１６に注入・蓄積される。強磁性体層１２および強磁性体層２１は、上記のように、同じ磁化の向きを有しているので、両者から注入される多数スピンの方向は共通である。
【０１１５】
このように、１つの読み出し用磁気抵抗効果素子に対する書き込み用磁化固定端子の数は、本実施例のように２個とするほか、さらに数を増やしても良い。このような構成を採用すると、同じ電圧を印加した場合でも、非磁性体層１６中の多数スピン蓄積量を実施例１に比べて、増やすことができるため、フリー層１５の中へ流入するスピン注入量も増加する。
【０１１６】
上記とは逆に、書き込み用磁化固定端子１および書き込み用磁化固定端子３から非磁性体層１６へ電流を流した場合、実施例１と同様に、強磁性体層１２と強磁性体層２１がその磁化の向きに対応するスピンの電子を受け入れるため、フリー層１５からのスピン流出量は、実施例１に比べて増加することになる。
【０１１７】
たとえば、フリー層１５におけるスピントルク磁化反転を引き起こす臨界電流が５ｍＡの場合には、メモリセル５１においては、書き込み用磁化固定端子１に２.５ｍＡ、書き込み用磁化固定端子３に２.５ｍＡを流すことで、書き込み動作が可能となる。
【０１１８】
このように、本実施形態の磁気メモリ素子においては、書き込み用磁化固定端子の数を増やすことで、素子内の配線に流れる電流が低くなり、熱やエレクトロマイグレーションによる素子劣化や破壊の問題を抑制することができ、メモリ素子の信頼性が向上する。
【実施例３】
【０１１９】
図５は、メモリセル３１を利用した磁気メモリ素子の回路構成の一例を説明する説明図である。以下、本図を参照して説明する。
【０１２０】
１つのメモリビットは、メモリセル３１と、ＦＥＴ（Field Effect Transistor）からなるセル選択用トランジスタ３４により構成される。
【０１２１】
メモリセル３１内の書き込み用磁化固定端子１は書き込み接続部３２、読み出し用磁気抵抗効果素子２は読み出し接続部３３に接続されている。
【０１２２】
各メモリビットはマトリックス状に配置され、書き込み接続部３２は第二ビット線３６に接続され、読み出し接続部３３は第一ビット線３５に接続されている。また、セル選択用トランジスタ３４のゲートはワード線３７に接続されている。
【０１２３】
データの書き込みにおいては、まず、指定されたアドレスのメモリビットに接続されている第二ビット線３６に、スピントルク磁化反転を生じるのに十分な電流をメモリセル３１の書き込み用磁化固定端子１に供給できる電圧を印加する。
【０１２４】
次に、指定されたアドレス上のワード線３７に電圧を印加する。
【０１２５】
すると、そのアドレスのメモリセル３１内に電流が流れ、注入されたスピン電子の極性に応じてフリー層１５の磁化反転が行われる。
【０１２６】
データの読み出しにおいては、指定されたアドレスの第一ビット線３５およびワード線３７に電圧を印加する。
【０１２７】
すると、流れる電流からそのアドレスのメモリセル３１の磁気抵抗効果の大きさを取得することができるので、データの読み出しを行うことができる。
【０１２８】
図６は、図５に示す磁気メモリ素子のメモリビットの構成を示す断面図である。以下、本図を参照して説明する。
【０１２９】
セル選択用トランジスタ３４として、Ｓｉ基板上に、ソース４４、ドレイン４３、ゲート４２からなるＦＥＴが形成してある。
【０１３０】
ゲート４２は、ワード線３７に接続されている。ドレイン４３は、接続部４１を介して非磁性体層１６に接続されている。
【０１３１】
非磁性体層１６上に形成された書き込み用磁気固定端子１および読み出し用磁気抵抗効果素子２を、それぞれ、書き込み接続部３２および読み出し接続部３３に接続する。書き込み接続部３２上に第二ビット線３６、読み出し接続部３３上に第一ビット線３５を形成してある。
【０１３２】
このような構成とすることで、複数のメモリセル３１からなる磁気メモリ素子を実現することができる。なお、本実施例では、１つのメモリセル３１に対して１つの書き込み用磁気固定端子１を設置したが、実施例２のように、複数の書き込み用磁気固定端子を設置してそれぞれを第二ビット線３６に接続することとしても良い。
【産業上の利用可能性】
【０１３３】
上記のように、本発明によれば、スピン流を利用した磁化反転機構を利用しつつ、書き込み時の電流による素子の劣化や破壊を抑制し、読み出しを高速化したメモリセル、ならびに、磁気メモリ素子を提供することができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明の第１の実施の形態に係る磁気メモリ素子のメモリセルの構造を示す断面図である。
【図２Ａ】メモリセルにおいて生じるスピン流によるスピントルク磁化反転の動作を示す説明図である。
【図２Ｂ】メモリセルにおいて生じるスピン流によるスピントルク磁化反転の動作を示す説明図である。
【図３】実験によって得られたスピントルク磁化反転の様子を示すヒステリシスを描いたグラフである。
【図４】本発明の第２の実施形態に係る磁気メモリ素子のメモリセルの構造を示す断面図である。
【図５】メモリセルを利用した磁気メモリ素子の回路構成の一例を説明する説明図である。
【図６】磁気メモリ素子のメモリビットの構成を示す断面図である。
【符号の説明】
【０１３５】
１ 書き込み用磁化固定端子
２ 読み出し用磁気抵抗効果素子
３ 書き込み用磁化固定端子
１１ 反強磁性体層
１２ 強磁性体層
１３ ピン層
１４ 非磁性中間層
１５ フリー層
１６ 非磁性体層
１７ 電流計
１８ 直流電源
１９ 直流電流源
２０ 反磁性体層
２１ 強磁性体層
３１ メモリセル
３２ 書き込み接続部
３３ 読み出し接続部
３４ セル選択用トランジスタ
３５ 第一ビット線
３６ 第二ビット線
３７ ワード線
４１ 接続部
４２ ゲート
４３ ドレイン
４４ ソース
５１ メモリセル
【技術分野】
【０００１】
本発明は、スピン流を利用した磁化反転機構を利用するメモリセル、および、磁気メモリ素子に関する。
【背景技術】
【０００２】
情報化社会の進展に伴い、高速かつ大容量通信網へのアクセスが可能となり、携帯電話やコンピューター等の情報端末の高性能化への要求は増している。特に、情報の蓄積に利用されるハードディスクの大容量化、情報の処理に利用されるＣＰＵ等の半導体素子の高速化は日進月歩である。しかしながら、これまでのような素子の高性能化が今後も引き続き可能であるわけではない。近い将来に物理的限界がおとずれることが危惧されている。
【０００３】
そこで、近年、磁性体材料を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ；Magnetoresistive Random Access Memory）が大きな注目を集めている。
【０００４】
ＭＲＡＭは、少なくとも二つの強磁性体層とそれらに挟まれた非磁性層をメモリビットとしている。二つの強磁性体層のスイッチング磁界は異なるように設計されている。
【０００５】
情報書き込み動作により磁化反転させられる強磁性体層をフリー層、他方、大きなスイッチング磁界を持つ強磁性体層をピン層と呼ぶ。
【０００６】
そして、フリー層とピン層の磁界を平行状態にした状態と、反平行状態にした状態と、を、それぞれ、「メモリ状態０」と「メモリ状態１」と、の一方および他方に対応付けて記憶する。平行状態を「０」、反平行状態を「１」に対応付けるのが典型的である。
【０００７】
読み出し動作は、磁気抵抗効果、すなわち、２つの磁性体の相対磁化の違いによる抵抗差を利用することで、行われる。磁界が平行状態の場合と反平行状態の場合とでは、抵抗値が異なるのである。
【０００８】
一方、書き込み動作は、メモリビットの上下に配置された書き込み線（ワード線、ビット線）を流れる電流から発生された磁界によって、フリー層の磁化反転を生じさせて行う技術が提案されている。
【０００９】
しかしながら、電流磁界を用いた書き込み方式では、ＭＲＡＭの大容量化が困難である。その理由は大別して以下の２つである。
【００１０】
第１に、情報書き込み、すなわち、フリー層の磁化反転に必要とされる磁界の大きさは、磁性体のサイズの減少に伴い大きく増加するため、電流密度を高くしなければならない。
【００１１】
第２に、ＭＲＡＭの大容量化のためには、メモリビットと共に配線幅も微細化する必要があり、書き込み動作において必要とされる電流密度は大きく増加する。
【００１２】
そして、電流密度が高くなると、断線やエレクトロマイグレーション等が生じ、メモリ素子の信頼性が著しく劣化してしまう。
【００１３】
この問題を解決しようとする技術は、後に掲げる特許文献１〜特許文献４に提案されている。
【００１４】
ここで、特許文献１には、スピントルクによる磁化反転方法が提案されている。この手法では、フリー層に外部からスピン偏極電子を注入し、注入されたスピンとフリー層の磁化モーメントとの間の角運動量の授受により、フリー層の磁化を反転させる。
【００１５】
ある臨界電流密度以上の電流量を、ピン層からフリー層に流せば、反平行状態にすることができ、フリー層からピン層に流せば、平行状態にすることができるのである。
【００１６】
この手法を用いて素子の微細化を試みようとした場合、メモリビットの微細化をすることで、フリー層に流れる電流密度は増加する。これを全体で見れば、書き込みに必要とされる電流量が減少することになるので、大容量化に向けたスケーリングが成り立ち、大容量ＭＲＡＭの実現に有利な手法と考えられている。
【００１７】
そこで、当該技術をベースに、さまざまな工夫が提案されている。
【００１８】
たとえば、トンネル磁気抵抗（ＴＭＲ；Tunnel Magneto-Resistance）素子は、大きな磁気抵抗効果を有することから、ＭＲＡＭのメモリビットとして利用しようとする試みがある。ＴＭＲ素子は、フリー層、ピン層、および、両者に挟まれた数ｎｍ程度の誘電体層から構成される。
【００１９】
ここで、スピントルクによる磁化反転を引き起こすためには、通常１０7Ａ／ｃｍ2程度のスピン電流密度が必要である。
【００２０】
ところが、このような大電流をＴＭＲ素子に流した場合、極薄誘電体層の絶縁破壊あるいは膜質の劣化が問題となる。劣化および断線により磁気抵抗効果の大きさに素子間のばらつきが生じれば、メモリ素子としての信頼性は大きく失われる。
【００２１】
特許文献２に開示される技術においては、読み出し用の配線と書き込み用の配線が区別されており、ＴＭＲ素子の絶縁破壊の問題を解決しようとしている。
【００２２】
しかしながら、スピン注入においてフリー層の一部にしか電流が流れず、フリー層の磁化に均一なスピントルクが発生されないために、マグノン等の発生から不均一な磁化反転が懸念される。
【００２３】
一方、特許文献３に開示される技術においても、読み出し用の配線と書き込み用の配線が区別されており、ＴＭＲ素子の絶縁破壊の問題を解決しようとしている。
【００２４】
しかしながら、書き込み動作において、反平行な２つの固定強磁性体層間に電流を流していることから、スピントルクによりそれら固定強磁性体層の磁化反転が懸念される。
【００２５】
さらに、特許文献４に開示される技術においては、スピン流を用い、読み出し用の配線と書き込み用の配線を区別することで安定な書き込み動作を実現しようとしている。
【００２６】
しかしながら、読み出し動作においては、フリー層とピン層間に厚い非磁性体層が挟み込まれていることから磁気抵抗効果は大きく減少し、読み出しに必要な十分な信号を得ることはできない。非磁性体層を薄くした場合、書き込みのために大電流を流すために素子破壊が懸念される。
【００２７】
【特許文献１】米国特許第５,６９５,８６４号公報
【特許文献２】特開２００５−１１６８８８号公報
【特許文献３】特開２００６−１５６４７７号公報
【特許文献４】特開２００８−１７１９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明は、上記のような課題を解決しようとするものであり、スピン流を利用した磁化反転機構を利用しつつ、書き込み時の電流による素子の劣化や破壊を抑制し、読み出しを高速化したメモリセル、ならびに、磁気メモリ素子を提供することを目的とする。
【課題を解決するための手段】
【００２９】
本発明の第１の観点に係るメモリセルは、平面状の非磁性体層と、非磁性体層の表面に設置され、磁化の向きが固定された強磁性体からなる強磁性体層と、非磁性体層の表面に設置され、磁化の向きが可変である強磁性体からなるフリー層と、を備える。
【００３０】
ここで、非磁性体層と、強磁性体層と、の間を流れる電流の向きを変化させて、非磁性体層と強磁性体層の間を流れるスピン流のスピン量子化軸を変えることで、フリー層の磁化の向きを変化させ、強磁性体層の磁化の方向と、フリー層の磁化の方向と、が、略平行であるか略反平行であるかにより、情報を記憶する。
【００３１】
また、本発明のメモリセルにおいて、強磁性体層として、磁化の向きが固定された強磁性体を、複数、非磁性体層の表面の異なる位置に設置するように構成することができる。
【００３２】
また、本発明のメモリセルにおいて、フリー層をなす強磁性体は、少なくとも１つの磁性体材料を含む合金もしくは化合物であるように構成することができる。
【００３３】
また、本発明のメモリセルにおいて、フリー層と、非磁性体からなる中間層と、磁化の向きが強磁性体層と平行に固定された強磁性体からなるピン層と、が積層され、フリー層と、ピン層と、の磁化の方向の差異をトンネル磁気抵抗効果により検出して、フリー層に記憶された情報を読み出すように構成することができる。
【００３４】
また、本発明のメモリセルにおいて、非磁性体層と、フリー層と、の接触面積は２.０×１０4ｎｍ2以下であるように構成することができる。
【００３５】
また、本発明のメモリセルにおいて、非磁性体層と、フリー層と、の界面は、オーミック接合されるように構成することができる。
【００３６】
また、本発明のメモリセルにおいて、非磁性体層はＣｕであるように構成することができる。
【００３７】
また、本発明のメモリセルにおいて、非磁性体層はＡｌであるように構成することができる。
【００３８】
また、本発明のメモリセルにおいて、非磁性体層は半導体であるように構成することができる。
【００３９】
また、本発明のメモリセルにおいて、非磁性体層は超伝導体であるように構成することができる。
【００４０】
また、本発明のメモリセルにおいて、フリー層の強磁性体はＣｏ−Ｆｅ合金であるように構成することができる。
【００４１】
また、本発明のメモリセルにおいて、フリー層の強磁性体はＣｏ−Ｆｅ−Ｂであるように構成することができる。
【００４２】
また、本発明のメモリセルにおいて、非磁性体層の厚さは、５０ｎｍ以上であるように構成することができる。
【００４３】
本発明のその他の観点に係る磁気メモリ素子は、上記のメモリセルを、複数、マトリックス状に配置するように構成する。
【発明の効果】
【００４４】
本発明によれば、スピン流を利用した磁化反転機構を利用しつつ、書き込み時の電流による素子の劣化や破壊を抑制し、読み出しを高速化したメモリセル、ならびに、磁気メモリ素子を提供することができる。
【発明を実施するための最良の形態】
【００４５】
以下に、本発明を実施するための最良の形態を説明する。なお、本発明の範囲は、以下の実施例に限定されるものではなく、本発明の原理に基づいて様々な変形が可能であり、これらの態様も本発明の範囲に含まれる。
【実施例１】
【００４６】
図１は、本発明の第１の実施の形態に係る磁気メモリ素子のメモリセルの構造を示す断面図である。以下、本図を参照して説明する。
【００４７】
メモリセル３１は、平面状の非磁性体層１６を有する。非磁性体層１６の片面上には、書き込み用磁化固定端子１と、読み出し用磁気抵抗効果素子２と、が設置されている。
【００４８】
直流電流源１９は、書き込み用磁化固定端子１と非磁性体層１６との間に電流を流すもので、電流の向きによって、読み出し用磁気抵抗効果素子２に記憶される情報を指定する。
【００４９】
直流電源１８および電流計１７は、読み出し用磁気抵抗効果素子２から情報を読み出すもので、読み出し用磁気抵抗効果素子２の磁気抵抗の大小から、記憶された情報のビット値を判別する。なお、電流計１７は、一般には、所定の閾値との比較によりビット値を得る電子素子や電子回路により構成されるが、メモリセル３１の性能、特にヒステリシス特性を調査する場合には、電流の大きさをそのまま測定するものを利用する。
【００５０】
書き込み用磁化固定端子１は、反強磁性体層１１と強磁性体層１２を積層した２層構造となっており、強磁性体層１２が非磁性体層１６に接している。
【００５１】
読み出し用磁気抵抗効果素子２は、ピン層１３、非磁性中間層１４、フリー層１５を積層した３層構造によりＴＭＲ素子を形成しており、フリー層１５が非磁性体層１６に接している。
【００５２】
本図では、強磁性体層１２およびフリー層１５を、非磁性体層１６の表面に直接に設置しているが、間に薄い誘電体層を挿入して、スピン注入効率を向上させることも可能である。
【００５３】
また、フリー層１５と非磁性体層１６間に、接触抵抗が小さいオーミック接合を利用すると、フリー層１５内に効率的にスピン流を吸収させ、スピントルク磁化反転を生じさせることが可能である。
【００５４】
書き込み用磁化固定端子１の磁化方向は、十分に高い熱安定性を有し、一方向に強く固定する必要がある。本例では、反強磁性体層１１と強磁性体層１２を積層させることで、強磁性体層１２の磁化方向を強く固定している。
【００５５】
そのような強磁性体層１２に用いる材料は、Ｎｉ、Ｆｅ、Ｃｏおよびその合金、Ｃｏ−Ｆｅ−Ｂ等のアモルファス材料、Ｃｏ−Ｍｎ−ＳｉやＣｏ−Ｃｒ−Ｆｅ−Ａｌ等のホイスラー材料、ＧａＭｎＡｓ等の強磁性半導体材料等から選ぶことができる。
【００５６】
強磁性体層１２は、これらの中から１つを選んで薄膜とするか、複数を選んで多層膜とすることで構成される。
【００５７】
なお、強磁性体層１２の端部からの漏洩磁界を抑制するには、強磁性体層１２にシンセシックアンチフェロマグネット構造、すなわち、強磁性体層、非磁性体層、強磁性体層を順に重ねた構造を用いることが望ましい。
【００５８】
また、反強磁性体層１１に用いる材料は、Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｏ、Ｃｏ−Ｏ等から選ぶことができる。
【００５９】
なお、強磁性体層１２として、Ｌ１０構造を有したＦｅ−Ｐｄ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｔ等の強い磁気異方性を持つ強磁性体材料を用いた場合には、反強磁性体層１１を省いて書き込み用磁化固定端子１を構成することもできる。
【００６０】
一方、読み出し用磁気抵抗効果素子２としては、異方性磁気抵抗効果素子、巨大磁気抵抗効果素子、ＴＭＲ素子等を用いることができるが、読み出し信号の大きさは、素子の読み出し速度に影響するために、できるだけ大きいことが望ましい。この場合、本図に示すようなＴＭＲ素子が好適である。
【００６１】
本図に示す読み出し用磁気抵抗効果素子２においては、フリー層１５とピン層１３の磁化の相対角度に依存して、磁気抵抗が変化する。したがって、情報の書き込みの際には、磁化の相対角度を設定するビット値を表し、読み出しの際には、磁気抵抗の値によって、ビット値を得ることになる。
【００６２】
ここで、フリー層１５は、メモリ状態を維持するため、十分な熱安定性を有する必要があり、磁化方向を基準方向に対して平行ならびに反平行にする必要があることから、一軸磁気異方性を有したものを用いる必要がある。
【００６３】
このためには、一軸磁気異方性が高い材料を採用するか、素子形状に一軸異方性を付与すればよい。たとえば、素子の長さと幅の比率を表すアスペクト比が大きな長方形や楕円形の形状として、以下に掲げる材料を利用すれば、一軸磁気異方性を得ることができる。
【００６４】
フリー層１５に用いる材料としては、Ｎｉ、Ｆｅ、Ｃｏおよびその合金、Ｃｏ−Ｆｅ−Ｂ等のアモルファス材料、Ｃｏ−Ｍｎ−ＳｉやＣｏ−Ｃｒ−Ｆｅ−Ａｌ等のホイスラー材料、ＧａＭｎＡｓ等の強磁性半導体材料、Ｆｅ−Ｐｄ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｔ等のＬ１0構造合金などが利用できる。
【００６５】
なお、磁気特性や化学特性を制御するために、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｂ、Ａｌ、Ｇａ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｎ、Ｐ、Ｓｂ、Ｏ、Ｓ、Ｍｏ、Ｒｕ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ等の非磁性元素を適宜添加しても良い。
【００６６】
また、フリー層１５は、上記の中から１種を選んで強磁性体薄膜としても良いし、複数を選んで多層薄膜として構成しても良い。
【００６７】
なお、フリー層１５の膜厚は、読み出し時のノイズや磁気特性を考慮すると、２ｎｍ以上が望ましい。
【００６８】
一方、ピン層１３は、基準となる磁化方向を定めるものであるから、フリー層１５よりも高い磁気安定性（保磁力）と高い熱安定を有する必要がある。
【００６９】
たとえば、フリー層１５よりも膜厚を厚くしたり、反強磁性体との積層膜構造を採用して交換相互作用を利用すれば、保磁力や熱安定性を高めることができる。
【００７０】
ピン層１３の材料としては、Ｎｉ、Ｆｅ、Ｃｏおよびその合金、Ｃｏ−Ｆｅ−Ｂ等のアモルファス材料、Ｃｏ−Ｍｎ−ＳｉやＣｏ−Ｃｒ−Ｆｅ−Ａｌ等のホイスラー材料、Ｆｅ−Ｐｄ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｔ等のＬ１0構造合金などを利用することができる。
【００７１】
また、磁気特性や化学特性を制御するために、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｂ、Ａｌ、Ｇａ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｎ、Ｐ、Ｓｂ、Ｏ、Ｓ、Ｍｏ、Ｒｕ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｉｒ、Ｐｔ、Ａｕ等の非磁性元素を適宜添加できる。
【００７２】
また、ピン層１３は、上記の中から１種を選んで強磁性体薄膜としても良いし、複数を選んで多層薄膜として構成しても良い。
【００７３】
本図に示すように、読み出し用磁気抵抗効果素子２としてＴＭＲ素子を採用した場合、非磁性中間層１４として、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＮ、ＡｌＮ、ＢａＦ2、ＭｇＦ2、ＣａＦ2、ＺｎＯ、ＴｉＯ2、Ｓｉ、Ｇｅ、ＧａＡｓ、ＺｎＳ、ＺｎＳｅ等の絶縁体、半導体を用いることができる。
【００７４】
膜厚はトンネル電流が流れる程度に薄くする必要があるため、５ｎｍ以下が望ましい。
【００７５】
非磁性体層１６からフリー層１５の中へ均一にスピン流を吸収させるためには、両者の接触界面は、２.０×１０4ｎｍ2以下であることが望ましい。
【００７６】
書き込み用磁化固定端子１と読み出し用磁気抵抗効果素子２の距離は、非磁性体のスピン緩和長以下にする必要がある。たとえば、室温では、Ｃｕの場合は５００ｎｍ程度、Ａｕの場合は５０ｎｍ程度、Ａｌの場合６００ｎｍ程度である。
【００７７】
書き込み用磁化固定端子１から非磁性体層１６に蓄積されたスピンを、読み出し用磁気抵抗効果素子２内のフリー層１５に効率よく流すためには、非磁性体層１６はスピン緩和長の長い材料が望ましい。たとえば、金属の場合はＡｌ、Ｃｕ、Ａｇである。半導体や超電導体は、金属よりも長いスピン緩和長を有するので、より一層好適である。
【００７８】
また、上記のように、フリー層１５と非磁性体層１６をオーミック接合とした場合、非磁性層に蓄積されたスピンをフリー層内に効率的に吸収するために、非磁性体層１６に接触するフリー層１５はスピン抵抗の小さい材料が望ましい。スピン抵抗ＲSは、以下のように表記できる。
RS = λSF/〔σS(1-P2)〕
【００７９】
ここで、λSFは強磁性体中のスピン拡散長、σは電気伝導率、Ｓは強磁性体層と非磁性層の接触面積、Ｐはスピン編極率である。
【００８０】
たとえば、接触面積を１００×１００ｎｍ2とした場合、スピン抵抗は、Ｎｉ−Ｆｅ合金においてＲS＝０.１５Ω、ＣｏにおいてＲS＝０.４６Ωとなる。
【００８１】
一般的に、合金の方が単体金属よりもスピン抵抗が小さいことから、非磁性体層１６上のフリー層１５の強磁性体はＮｉ−ＦｅやＣｏ−Ｆｅ等の合金やＣｏ−Ｆｅ−Ｂ等の化合物が望ましい。
【００８２】
また、安定なスピントルク磁化反転を実現するために、強磁性体層１２の体積は、非磁性体層１６と接触するフリー層１５を構成する強磁性体の体積よりも大きいことが望ましい。
【００８３】
さらに、非磁性体層１６の厚さは、非磁性体層１６の表面または底面におけるスピン散乱を低減させる目的から、５０ｎｍ以上とすることが望ましい。
【００８４】
図２Ａおよび図２Ｂは、メモリセル３１において生じるスピン流によるスピントルク磁化反転の動作を示す説明図である。以下、本図を参照して説明する。
【００８５】
両図において、強磁性体層１２、ピン層１３、フリー層１５内の矢印は磁化の方向を表している。ここで、強磁性体層１２とピン層１３の磁化の方向は、同じ方向である。
【００８６】
図２Ａでは、非磁性体層１６から書き込み用磁化固定端子１に電流Ｉを流しており、電子は、書き込み用磁化固定端子１から非磁性体層１６へ移動する。
【００８７】
すると、強磁性体層１２の多数スピンが非磁性体層１６に注入・蓄積される。その後、多数スピンはスピン量子化軸を保ちながらフリー層１５内に進入し、一定量以上のスピンがフリー層１５内に流れ込むと、そのトルクによって、フリー層１５の磁化がスピン量子化軸と同じ方向に揃えられる。
【００８８】
一方、図２Ｂでは、図２Ａとは逆に、書き込み用磁化固定端子１から非磁性体層１６に電流Ｉを流しており、電子は、非磁性体層１６から書き込み用磁化固定端子１へ移動する。
【００８９】
すると、強磁性体層１２の多数スピンと同方向の電子が非磁性体層１６から強磁性体層１２へ吸収されるため、非磁性体層１６内には強磁性体層１２と逆向きのスピン量子化軸をもつ電子が蓄積されることになる。
【００９０】
蓄積された電子は、フリー層１５に吸収され、ある一定以上の電子が非磁性体層１６からフリー層１５内に流れ込むことにより、フリー層１５の磁化方向はスピントルク磁化反転によって、強磁性体層１２と反平行状態となる。
【００９１】
このように、本実施形態では、書き込み用磁化固定端子１に流れる電流の極性を変えることで、フリー層１５の磁化の向きを制御することが可能である。
【００９２】
一方、フリー層１５の磁化の向きは、読み出し用磁気抵抗効果素子２内のフリー層１５とピン層１３の磁化の相対向きとして読み出すことができる。このため、上記のように、強磁性体層１２とピン層１３の磁化方向はあらかじめ磁場により同じ向きに揃えておく。
【００９３】
フリー層１５とピン層１３の磁化の方向が、反平行状態の時は高抵抗となり、平行状態の時は低抵抗となる。典型的には、前者を「１」に、後者を「０」に、それぞれ対応付ける。
【００９４】
上記のように、書き込み動作時においては、読み出し用磁気抵抗効果素子２に電荷電子流が流れない。したがって、低抵抗化の必要がない。また、ＴＭＲ素子を採用する場合、高い磁気抵抗比を実現するためには、高抵抗の方が望ましい。この場合、十分な出力電圧を確保することができるようになる、という利点もある。
【００９５】
以下では、上記の原理に基づいて試作したメモリセル３１の詳細について説明する。
【００９６】
電子ビーム描画装置および薄膜製造装置により、幅１７０ｎｍ、膜厚６５ｎｍのＣｕ細線を作製した（非磁性体層１６に相当）。
【００９７】
このＣｕ細線上に、大きさ１７０×７５ｎｍ2、厚さ２０ｎｍのＮｉ−Ｆｅ合金構造体を作成した（書き込み用磁化固定端子１の強磁性体層１２に相当。）
【００９８】
また、このＣｕ細線上に、大きさ１５０×７５ｎｍ2、厚さ２０ｎｍのＮｉ−Ｆｅ合金構造体を作成した（読み出し用磁気抵抗効果素子２のフリー層１５に相当）。
【００９９】
これら２つのＮｉ−Ｆｅ合金構造体の中心間距離は４００ｎｍとした。
【０１００】
そして、非局所測定法を用い、Ｃｕ非磁性層中のスピン蓄積効果を確認した。
【０１０１】
これら２つのＮｉ−Ｆｅ合金構造体の磁化が平行状態の時と反平行状態と時との抵抗差は２ｍΩ程度であり、この抵抗差をスピン信号とすることが可能である。
【０１０２】
図３は、実験によって得られたスピントルク磁化反転の様子を示すヒステリシスを描いたグラフである。以下、本図を参照して説明する。
【０１０３】
本図においては、電流がＮｉ−Ｆｅ合金構造体からＣｕ非磁性層へ流れる場合の方向を正とし、その逆向きを負としており、直流電流源として１００μｓ幅のパルス電流を利用して、パルスの印加後、交流ロックインを用いた非局所測定で、これら２つのＮｉ−Ｆｅ合金構造体の磁化状態の検出を行った。非局所測定法では、２つの強磁性体が平行状態の時に高抵抗、反平行状態の時に低抵抗状態を示す。
【０１０４】
まず、外部磁場を素子に印加し、両Ｎｉ−Ｆｅ合金構造体の磁化を平行状態とし、その後、正方向の電流の大きさを次第に増加させた。すると、約５ｍＡのところでフリー層１５が磁化反転する様子が観測された。
【０１０５】
続いて、直流電流を正方向から負方向へと反対させると、約−３ｍＡのところでフリー層１５が磁化反転する様子が観測された。
【０１０６】
今回の実験では、フリー層１５の熱安定を十二分に維持する目的から膜厚を２０ｎｍとしたために、平行状態から完全な反平行状態へのスピントルク磁化反転は行われていないが、フリー層１５の膜厚をより薄くする等の手法により、平行状態から反平行状態への完全なスピントルク磁化反転も可能である。
【０１０７】
なお、これより短いパルスを利用してもスピントルク磁化反転は可能であることがわかっている。
【実施例２】
【０１０８】
図４は、本発明の第２の実施形態に係る磁気メモリ素子のメモリセルの構造を示す断面図である。以下、本図を参照して説明する。なお、図１に示す実施形態と同様の部分については、適宜説明を省略する。
【０１０９】
メモリセル５１は、非磁性体層１６を有する。非磁性体層１６の表面上には、実施例１と同様に、書き込み用磁化固定端子１および読み出し用磁気抵抗効果素子２が設置されているほか、さらに、書き込み用磁化固定端子３が設置されている。
【０１１０】
書き込み用磁化固定端子３は、書き込み用磁化固定端子１と同様に、反磁性体層２０と強磁性体層２１を積層した２層構造となっており、強磁性体層２１が非磁性体層１６に接している。
【０１１１】
書き込み用磁化固定端子１および書き込み用磁化固定端子３の構成、素材、接合の手法等は、実施例１と同様にすることができる。ここで、両者が有する強磁性体層１２および強磁性体層２１の磁化方向は、同じ向きとする。
【０１１２】
読み出し用磁気抵抗効果素子２の構成、素材、接合の手法等も、実施例１と同様にするのが典型的である。
【０１１３】
メモリセル５１では、２つの書き込み用磁化固定端子１、３により、スピン注入を行う。
【０１１４】
非磁性体層１６から書き込み用磁化固定端子１および書き込み用磁化固定端子３に電流を流すと、強磁性体層１２および強磁性体層２１の多数スピンが非磁性体層１６に注入・蓄積される。強磁性体層１２および強磁性体層２１は、上記のように、同じ磁化の向きを有しているので、両者から注入される多数スピンの方向は共通である。
【０１１５】
このように、１つの読み出し用磁気抵抗効果素子に対する書き込み用磁化固定端子の数は、本実施例のように２個とするほか、さらに数を増やしても良い。このような構成を採用すると、同じ電圧を印加した場合でも、非磁性体層１６中の多数スピン蓄積量を実施例１に比べて、増やすことができるため、フリー層１５の中へ流入するスピン注入量も増加する。
【０１１６】
上記とは逆に、書き込み用磁化固定端子１および書き込み用磁化固定端子３から非磁性体層１６へ電流を流した場合、実施例１と同様に、強磁性体層１２と強磁性体層２１がその磁化の向きに対応するスピンの電子を受け入れるため、フリー層１５からのスピン流出量は、実施例１に比べて増加することになる。
【０１１７】
たとえば、フリー層１５におけるスピントルク磁化反転を引き起こす臨界電流が５ｍＡの場合には、メモリセル５１においては、書き込み用磁化固定端子１に２.５ｍＡ、書き込み用磁化固定端子３に２.５ｍＡを流すことで、書き込み動作が可能となる。
【０１１８】
このように、本実施形態の磁気メモリ素子においては、書き込み用磁化固定端子の数を増やすことで、素子内の配線に流れる電流が低くなり、熱やエレクトロマイグレーションによる素子劣化や破壊の問題を抑制することができ、メモリ素子の信頼性が向上する。
【実施例３】
【０１１９】
図５は、メモリセル３１を利用した磁気メモリ素子の回路構成の一例を説明する説明図である。以下、本図を参照して説明する。
【０１２０】
１つのメモリビットは、メモリセル３１と、ＦＥＴ（Field Effect Transistor）からなるセル選択用トランジスタ３４により構成される。
【０１２１】
メモリセル３１内の書き込み用磁化固定端子１は書き込み接続部３２、読み出し用磁気抵抗効果素子２は読み出し接続部３３に接続されている。
【０１２２】
各メモリビットはマトリックス状に配置され、書き込み接続部３２は第二ビット線３６に接続され、読み出し接続部３３は第一ビット線３５に接続されている。また、セル選択用トランジスタ３４のゲートはワード線３７に接続されている。
【０１２３】
データの書き込みにおいては、まず、指定されたアドレスのメモリビットに接続されている第二ビット線３６に、スピントルク磁化反転を生じるのに十分な電流をメモリセル３１の書き込み用磁化固定端子１に供給できる電圧を印加する。
【０１２４】
次に、指定されたアドレス上のワード線３７に電圧を印加する。
【０１２５】
すると、そのアドレスのメモリセル３１内に電流が流れ、注入されたスピン電子の極性に応じてフリー層１５の磁化反転が行われる。
【０１２６】
データの読み出しにおいては、指定されたアドレスの第一ビット線３５およびワード線３７に電圧を印加する。
【０１２７】
すると、流れる電流からそのアドレスのメモリセル３１の磁気抵抗効果の大きさを取得することができるので、データの読み出しを行うことができる。
【０１２８】
図６は、図５に示す磁気メモリ素子のメモリビットの構成を示す断面図である。以下、本図を参照して説明する。
【０１２９】
セル選択用トランジスタ３４として、Ｓｉ基板上に、ソース４４、ドレイン４３、ゲート４２からなるＦＥＴが形成してある。
【０１３０】
ゲート４２は、ワード線３７に接続されている。ドレイン４３は、接続部４１を介して非磁性体層１６に接続されている。
【０１３１】
非磁性体層１６上に形成された書き込み用磁気固定端子１および読み出し用磁気抵抗効果素子２を、それぞれ、書き込み接続部３２および読み出し接続部３３に接続する。書き込み接続部３２上に第二ビット線３６、読み出し接続部３３上に第一ビット線３５を形成してある。
【０１３２】
このような構成とすることで、複数のメモリセル３１からなる磁気メモリ素子を実現することができる。なお、本実施例では、１つのメモリセル３１に対して１つの書き込み用磁気固定端子１を設置したが、実施例２のように、複数の書き込み用磁気固定端子を設置してそれぞれを第二ビット線３６に接続することとしても良い。
【産業上の利用可能性】
【０１３３】
上記のように、本発明によれば、スピン流を利用した磁化反転機構を利用しつつ、書き込み時の電流による素子の劣化や破壊を抑制し、読み出しを高速化したメモリセル、ならびに、磁気メモリ素子を提供することができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明の第１の実施の形態に係る磁気メモリ素子のメモリセルの構造を示す断面図である。
【図２Ａ】メモリセルにおいて生じるスピン流によるスピントルク磁化反転の動作を示す説明図である。
【図２Ｂ】メモリセルにおいて生じるスピン流によるスピントルク磁化反転の動作を示す説明図である。
【図３】実験によって得られたスピントルク磁化反転の様子を示すヒステリシスを描いたグラフである。
【図４】本発明の第２の実施形態に係る磁気メモリ素子のメモリセルの構造を示す断面図である。
【図５】メモリセルを利用した磁気メモリ素子の回路構成の一例を説明する説明図である。
【図６】磁気メモリ素子のメモリビットの構成を示す断面図である。
【符号の説明】
【０１３５】
１ 書き込み用磁化固定端子
２ 読み出し用磁気抵抗効果素子
３ 書き込み用磁化固定端子
１１ 反強磁性体層
１２ 強磁性体層
１３ ピン層
１４ 非磁性中間層
１５ フリー層
１６ 非磁性体層
１７ 電流計
１８ 直流電源
１９ 直流電流源
２０ 反磁性体層
２１ 強磁性体層
３１ メモリセル
３２ 書き込み接続部
３３ 読み出し接続部
３４ セル選択用トランジスタ
３５ 第一ビット線
３６ 第二ビット線
３７ ワード線
４１ 接続部
４２ ゲート
４３ ドレイン
４４ ソース
５１ メモリセル
【特許請求の範囲】
【請求項１】
平面状の非磁性体層と、
前記非磁性体層の表面に設置され、磁化の向きが固定された強磁性体からなる強磁性体層と、
前記非磁性体層の表面に設置され、磁化の向きが可変である強磁性体からなるフリー層と、
を備え、前記非磁性体層と、前記強磁性体層と、の間を流れる電流の向きを変化させて、前記非磁性体層と前記強磁性体層との間を流れるスピン流のスピン量子化軸を変えることで、前記フリー層の磁化の向きを変化させ、
前記強磁性体層の磁化の方向と、前記フリー層の磁化の方向と、が、略平行であるか略反平行であるかにより、情報を記憶する
ことを特徴とするメモリセル。
【請求項２】
請求項１に記載のメモリセルであって、
前記強磁性体層として、磁化の向きが固定された強磁性体を、複数、前記非磁性体層の表面の異なる位置に設置する
ことを特徴とするメモリセル。
【請求項３】
請求項１または２に記載のメモリセルであって、
前記フリー層をなす強磁性体は、少なくとも１つの磁性体材料を含む合金もしくは化合物である
ことを特徴とするメモリセル。
【請求項４】
請求項１または２に記載のメモリセルであって、
前記非磁性体層と、前記フリー層と、の接触面積は２.０×１０4ｎｍ2以下である
ことを特徴とするメモリセル。
【請求項５】
請求項１から４のいずれか１項に記載のメモリセルであって、
前記非磁性体層と、前記フリー層と、の界面は、オーミック接合される
ことを特徴とするメモリセル。
【請求項６】
請求項１から５のいずれか１項に記載のメモリセルであって、
非磁性体層は半導体または超伝導体である
ことを特徴とするメモリセル。
【請求項７】
請求項１から６のいずれか１項に記載のメモリセルであって、
前記非磁性体層の厚さは、５０ｎｍ以上である
ことを特徴とするメモリセル。
【請求項８】
請求項１から７のいずれか１項に記載のメモリセルを、複数、マトリックス状に配置した
ことを特徴とする磁気メモリ素子。
【請求項１】
平面状の非磁性体層と、
前記非磁性体層の表面に設置され、磁化の向きが固定された強磁性体からなる強磁性体層と、
前記非磁性体層の表面に設置され、磁化の向きが可変である強磁性体からなるフリー層と、
を備え、前記非磁性体層と、前記強磁性体層と、の間を流れる電流の向きを変化させて、前記非磁性体層と前記強磁性体層との間を流れるスピン流のスピン量子化軸を変えることで、前記フリー層の磁化の向きを変化させ、
前記強磁性体層の磁化の方向と、前記フリー層の磁化の方向と、が、略平行であるか略反平行であるかにより、情報を記憶する
ことを特徴とするメモリセル。
【請求項２】
請求項１に記載のメモリセルであって、
前記強磁性体層として、磁化の向きが固定された強磁性体を、複数、前記非磁性体層の表面の異なる位置に設置する
ことを特徴とするメモリセル。
【請求項３】
請求項１または２に記載のメモリセルであって、
前記フリー層をなす強磁性体は、少なくとも１つの磁性体材料を含む合金もしくは化合物である
ことを特徴とするメモリセル。
【請求項４】
請求項１または２に記載のメモリセルであって、
前記非磁性体層と、前記フリー層と、の接触面積は２.０×１０4ｎｍ2以下である
ことを特徴とするメモリセル。
【請求項５】
請求項１から４のいずれか１項に記載のメモリセルであって、
前記非磁性体層と、前記フリー層と、の界面は、オーミック接合される
ことを特徴とするメモリセル。
【請求項６】
請求項１から５のいずれか１項に記載のメモリセルであって、
非磁性体層は半導体または超伝導体である
ことを特徴とするメモリセル。
【請求項７】
請求項１から６のいずれか１項に記載のメモリセルであって、
前記非磁性体層の厚さは、５０ｎｍ以上である
ことを特徴とするメモリセル。
【請求項８】
請求項１から７のいずれか１項に記載のメモリセルを、複数、マトリックス状に配置した
ことを特徴とする磁気メモリ素子。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−９８２５９（Ｐ２０１０−９８２５９Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００８−２７０２２３（Ｐ２００８−２７０２２３）
【出願日】平成２０年１０月２０日（２００８．１０．２０）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ＰＲＯＣＥＥＤＩＧＳ ＯＦ ＳＰＩＥ Ｖｏｌｕｍｅ ７０３６
【出願人】（５０３３５９８２１）独立行政法人理化学研究所 (1,056)
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願日】平成２０年１０月２０日（２００８．１０．２０）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ＰＲＯＣＥＥＤＩＧＳ ＯＦ ＳＰＩＥ Ｖｏｌｕｍｅ ７０３６
【出願人】（５０３３５９８２１）独立行政法人理化学研究所 (1,056)
【Ｆターム（参考）】
[ Back to top ]