低温焼成多層セラミック基板
【課題】基板配線の高密度化と共に製造工程を簡略化できる低温焼成多層セラミック基板を提供する。
【解決手段】複数の層として配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が配設される基板本体１及びこの基板本体１の側端面に凹部１４が低温焼成にて形成され、この凹部１４内に前記配線パターン１１ａ、１２ａ又はビア１１ｂ、１２ｂと接続する電極１６が形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３１されるように実装されてＳｉＰ（System in a Package）として構成されるので、簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【解決手段】複数の層として配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が配設される基板本体１及びこの基板本体１の側端面に凹部１４が低温焼成にて形成され、この凹部１４内に前記配線パターン１１ａ、１２ａ又はビア１１ｂ、１２ｂと接続する電極１６が形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３１されるように実装されてＳｉＰ（System in a Package）として構成されるので、簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低温焼成多層セラミック基板（ＬＴＣＣ；Low Temperature Co-fired Ceramics）を基板本体として用いた低温焼成多層セラミック基板に関し、特に基板本体内に接続コネクタを内蔵した低温焼成多層セラミック基板に関する。
【背景技術】
【０００２】
従来、背景技術に係る低温焼成セラミック多層回路基板は、熱伝導性や耐熱性、化学的耐久性が有機材料基板より優れていることから、有機材料基板に代わるものとしてその利用が拡大してきている。また、電子機器の小型化、多様化に伴い高密度配線、高密度実装が可能な基板として広く使用されるようになってきた。さらに、今後は半導体ベアチップ実装基板としてその需要は高まると予想され、微細な配線が容易で、かつ信頼性が高い、という特徴を有することから、特に低温焼成セラミック多層回路基板の製造方法が必要になってくると考えられる。
【０００３】
また、従来の低温焼成多層セラミック基板以外にある程度の高密度実装を可能とするものとして複合モジュール基板又は複合回路基板がある。これらの高密度実装ができる回路基板では、回路自体が微小化されるのに対してコネクタの微小化が困難である。特に、高密度実装された回路基板では、一つの基板当たりの素子数及び回路数が増大するに伴って、この各素子及び各回路の入出力端子数も増大することとなる。
【０００４】
このような入出力端子数の増大に対応するコネクタ内蔵モジュールとして特開２００５−７９３１８号公報に開示されるものがあり、図９に示す。同図において従来のコネクタ内蔵モジュールは、配線パターン１０４が設けられた電気絶縁層１０１と、１つ以上の能動部品及び受動部品から選ばれる少なくとも一つの電子部品１０３を電気絶縁層１０１に内蔵しているコネクタ内蔵モジュールであって、配線パターン１０４と電気接続し、かつ外部の電極に電気接続するための１つ以上のコネクタ１０２を内蔵し、このコネクタ１０２には、外部配線挿入部１０５が設けられている構成である。
【０００５】
この構成に基づき従来のコネクタ内蔵モジュールは、外部への信号の接続のために、ノイズの発生の少ない高密度実装が可能なコネクタ内蔵モジュールとこれを用いた複合モジュール及び回路基板とすることができることとなる。
【特許文献１】特開２００５−７９３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記各背景技術は以上のように構成されていたことから、入出力端子を内蔵するコネクタ内蔵モジュールをＬＴＣＣで製作しようとすると電気絶縁層１０１とコネクタ１０２とを別途に形成し、各形成された電気絶縁層１０１にコネクタ１０２を組付けてコネクタ内蔵モジュールを構成しなければならず、電気絶縁層１０１をＬＴＣＣとして焼成する工程、コネクタ１０２を作成する工程及びこれらを組付ける工程を各々必要とすることとなり製造工程が複雑化し、製品コストを低減できないという課題を有していた。
【０００７】
特に、前記背景技術における電気絶縁層１０１にコネクタ１０２を組付ける組付け工程は高密度実装を前提とする回路基板の電気絶縁層１０１自体が微小化されており、この微小化された電気絶縁層１０１にさらに微細化されたコネクタ１０２を組付けなければならず、この組付け作業に極めて高い精度が要求されるという課題を有する。また、電気絶縁層１０１がコネクタ１０２とは別途に製作されることから、コネクタ１０２が取付けられる電気絶縁層１０１の側面における基板配線の高密度化ができないという課題を有する。
【０００８】
本発明は前記課題を解消するためになされたもので、基板配線の高密度化と共に製造工程を簡略化できる低温焼成多層セラミック基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る低温焼成多層セラミック基板は、配線パターンが複数の層として形成される基板本体からなる低温焼成多層セラミック基板において、前記基板本体の側端面に凹部又は段差部を形成し、当該凹部又は段差部に前記配線パターン又はビアと接続される電極を配設されるものである。
【００１０】
このように本発明においては、配線パターンが複数の層として形成される基板本体の側端面に凹部又は段差部を形成し、当該凹部内又は段差部に前記配線パターン又はビアと接続される電極を配設されることから、基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【００１１】
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、電極が、基板本体の側端面に形成される凹部の内側面又は段差部の表面に前記配線パターンから延出して形成されるものである。
【００１２】
このように本発明においては、基板本体に複数の層として形成される配線パターンを基板本体の側端面に形成される凹部の内側面又は段差部の表面にまで延出させ、この延出した配線パターンで電極を形成しているので、基板本体の低温焼成と同時にコネクタを微細且つ高密度に形成できると共に、基板配線を高密度化できる。
【００１３】
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、凹部の底面又は段差部の側面に前記配線パターンに到達する深さの細線状の取付穴が形成され、前記電極が細線状の針体として形成され、当該針体を低温焼成された基板本体の取付穴に挿通固定されるものである。
【００１４】
このように本発明においては、基板本体の側端面に形成された凹部の低面又は段差部の側面に形成された取付穴に細線状の針体からなる電極を配線パターンに到達するまで挿通してコネクタ部を形成するようにしているので基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【００１５】
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されるものである。
【００１６】
このように本発明においては、電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されることから、複数の層に各々形成されるいずれの配線パターンもビアホールを介してコネクタに接続できることとなり、基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【００１７】
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、基板本体を相互に、複数連結して単一の基板を構成するものである。
このように本発明においては、基板本体を相互に、複数連結して単一の基板を構成することにより、基板として大きく形成できる。特に、複数の基板本体が各々異なる機能を有する場合には、連結した基板が多機能基板として構成でき、また各基板本体が同一又は異なる機能を有する場合であっても相互に補完的又は相乗的に機能を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
（本発明の第１の実施形態）
以下、本発明の第１の実施形態に係る低温焼成多層セラミック基板を図１ないし図３に基づいて説明する。この図１は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図２は図１に記載する低温焼成多層セラミック基板のＡ−Ａ線断面図、図３は図１に記載する低温焼成多層セラミック基板の製造工程説明図を示す。
【００１９】
前記各図において本実施形態に係る低温焼成多層セラミック基板は、複数の層として配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が配設される基板本体１及びこの基板本体１の側端面に凹部１４が低温焼成にて形成され、この凹部１４内に前記配線パターン１１ａ、１２ａ又はビア１１ｂ、１２ｂと接続する電極１６が形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３１されるように実装されてＳｉＰ（System in a Package）として構成される。
【００２０】
前記基板本体１は、配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が各々配設されるセラミック基板１１、１２（本実施形態において模式的に二層に簡略化して記載する。）を順次積層し、この積層した状態で低温焼成される。前記電極１６は、凹部１４の低面に配線パターン１２ａに到達する深さの細穴状の取付穴１６ａが基板本体１の低温焼成と同時に形成され、この基板本体１が低温焼成された後の取付穴１６ａの細線状の導電針体１６ｂを配線パターン１２ａに接触させた状態で挿通固定して構成される。
【００２１】
前記電極１６に接続される接続プラグ２は、凹部１４の凹溝形状に対応する外形寸法で形成されるプラグ本体２１と、このプラグ本体２１の先端に導電針体１６ｂに嵌合する挿通穴とし、この挿通穴の内側面を導電材で形成される接触部２２と、この接触部２２に導体芯線２３が接続されるケーブル２４とを備える構成である。
【００２２】
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ２との接続動作について説明する。まず、低温焼成多層セラミック基板の形成動作について、下層のセラミック基板１２は端部に凹部１４に対応する切欠き部１４ｂが形成されると共に、表面に配線パターン１２ａ、ビア１２ｂ、さらに受動素子等（図示を省略する。）が形成される（図３（Ａ）を参照）。また、上層のセラミック基板１１は、端部に凹部１４に対応する切欠き部１４ａが形成されると共に、表面に配線パターン１１ａ、ビア１１ｂ及び及び取付穴１６ａ、さらに受動素子等（図示を省略する。）が形成される（図３（Ａ）を参照）。
【００２３】
前記セラミック基板１２上にセラミック基板１１を図３（Ｂ）に示すように積層し、この積層した状態で低温（例えば、９００℃以下）により焼成して一体化する。この低温焼成により各セラミック基板１１、１２に各々形成された配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ、受動素子を銅（Cu）、銀（Ag）等の低融点の金属が用いられたとしても同等に焼成して一体化できる。
【００２４】
このように一体化された基板本体１は、図３（Ｃ）に示すように取付穴１６ａに導電針体１６ｂが挿通されて凹部１４内に電極１６が形成されると共に、上面の配線パターン１１ａの電極端子部分とＩＣチップ３の入出力端子部分に形成されたバンプとをフリップチップボンディング３１により接合する。
このように形成された低温焼成多層セラミック基板の基板本体１は、図３（Ｄ）に示すように、凹部１４に接続プラグ２のプラグ本体２１を挿し込むと共に、導電針体１６ｂを接触部２２の挿通接触させて接続動作を完了する。
【００２５】
（本発明の第２の実施形態）
本発明の第２の実施形態に係る低温焼成多層セラミック基板を図４及び図５に基づいて説明する。この図４は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図５は図４に記載する低温焼成多層セラミック基板のＢ−Ｂ線断面図を示す。
【００２６】
前記各図において本実施形態に係る低温焼成多層セラミック基板は、前記第１の実施形態に係る低温焼成多層セラミック基板と同様に、複数の層として配線パターン１１ａ、１２ａ、１３ａ、ビア１１ｂ、１２ｂ、１３ｂ及び受動素子が配設される基板本体１及びこの基板本体１の側端面に凹部１４が低温焼成にて形成され、この凹部１４内に前記配線パターン１１ａ、１２ａ、１３ａ又はビア１１ｂ、１２ｂ、１３ｂと接続する電極１７が形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３１されるように実装されてＳｉＰとして構成される。また、前記基板本体１は、第１の実施形態の場合と異なりセラミック基板１１、１２、１３の三層に簡略化して構成され、同様にこの積層された状態で低温焼成される。
【００２７】
前記電極１７は、基板本体１の凹部１４における対向する側面に配線パターン１２ａ、１３ａを延出させた露出部分として構成され、また配線パターン１２ａ、１３ａと連結するビア１１ｂ、１２ｂ、１３ｂに接続される胴体部分として構成される。この電極１７に接続される接続プラグ５は、凹部１４の凹溝形状に対応する外形寸法で形成されるプラグ本体５１と、このプラグ本体５１の先端両側面に短冊状の導電材で形成される接触部５２と、この接触部５２に導体芯線５３が接続されるケーブル５４とを備える構成である。
【００２８】
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ５との接続動作について説明する。まず、本実施形態に係る低温焼成多層セラミック基板の形成動作について、最下層のセラミック基板１３は表面に配線パターン１３ａ、ビア１３ｂ及びこの配線パターン１３ａを延出させて短冊状の導電材で露出部分となる電極１７が形成される。また、中層セラミック基板１２は端部をセラミック基板１３の長さより接続プラグ５のプラグ本体５１が嵌合する寸法だけ短く形成されると共に、表面に配線パターン１２ａ、ビア１２ｂ、さらに受動素子等（図示を省略する。）が形成される。また、上層部のセラミック基板１１は、裏面端部にセラミック基板１２のセラミック基板１２の配線パターン１２ａと接触する短冊状の導電材で露出部分となる電極１７が形成されると共に、表面に配線パターン１１ａ、ビア１１ｂ及び取付穴１６ａ、さらに受動素子等（図示を省略する。）が形成される。
【００２９】
前記セラミック基板１３の上にセラミック基板１２を積層し、さらにこのセラミック基板１２の上にセラミック基板１１を積層し、前記第１の実施形態と同様にこの積層された状態で低温（例えば、９００℃以下）により焼成して一体化する。上面の配線パターン１１ａの電極端子部分と、ＩＣチップ３の入出力端子部分に形成されたバンプとをフリップチップボンディング３１により接合する。
【００３０】
このように形成された低温焼成多層セラミック基板の基板本体１は、図５に示すように、凹部１４に接続プラグ５のプラグ本体５１を挿し込むことにより、この凹部１４内に対向する二つの電極１７に接続プラグ５の各接触部５２を接触させて接続動作を完了する。
【００３１】
（本発明の第３の実施形態）
本発明の第３の実施形態に係る低温焼成多層セラミック基板を図６に基づいて説明する。この図６は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図を示す。
同図において本実施形態に係る低温焼成多層セラミック基板は、前記第２の実施形態に係る低温焼成多層セラミック基板の凹部１４とは異なり、短冊状の導電材からなる電極１７を段差状の平面部に露出させる段部１８で構成され、この電極１７が下層のセラミック基板１２に形成される配線パターン１２ａから延出した導電材として形成される。
【００３２】
また、前記電極１７は、上層のセラミック基板１１の配線パターンから段部１８の表面に沿って段差状に引き廻すように段部１８の平面部まで延出させる構成とすることもできる。この場合には、段部１８の段差状の平面部及び起立部の両面で電極１７を構成することができることとなり、より確実に各低温焼成多層セラミック基板相互間の接続が可能となる。
【００３３】
次に、本実施形態に係る低温焼成多層セラミック基板の基板本体１を他の低温焼成多層セラミック基板の基板本体４に接続する場合には、基板本体１の段部１８と基板本体４の両側突出部４１を係合させ、この段部１８の平面部及び起立部に形成される電極１７と突出部４１の下面及び内側面に形成される電極４１ａを接触させる。また、基板本体１と同一形状の他の基板本体を接続する場合も、前記基板本体４の場合と同様に各々重ね合わせて基板本体１の段部１８と他の基板本体の両側突出部（１９に相当する。）を係合させることにより実行される。
【００３４】
（本発明の他の実施形態）
本発明の他の実施形態に係る低温焼成多層セラミック基板を図７及び図８に基づいて説明する。この図７は、本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様断面図、図８は本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様展開図を示す。
【００３５】
前記図７に記載の低温焼成多層セラミック基板は、前記各実施形態における基板本体１と同様に基板本体１０が形成され、この基板本体１０の一側端側に凹部１４が形成されると共に他側端側に凸部１５が形成され、この凹部１４内に形成される電極１７ｂとこの電極１７ｂに対応する位置の前記凸部１５外側に電極１７ａが形成される構成である。前記凹部１４及び凸部１５は、各基板本体１０が相互に連結した場合に嵌合して、電極１７ａと電極１７ｂとが密着状態で接触するように形成される。
【００３６】
このように複数の基板本体１０を一軸方向に連続して連結することにより、小さな基板本体１０により基板として大きく形成できる（図７（Ｂ）を参照）。特に、複数の基板本体１０が各々異なる機能を有する場合には、連結した基板が多機能基板として構成でき、また各基板本体１０が同一又は異なる機能を有する場合であっても相互に補完的又は相乗的に機能を向上させることができる。
【００３７】
前記図８に記載の低温焼成多層セラミック基板は、前記図７記載の低温焼成多層セラミック基板の一軸方向への複数の基板本体１０の連結に加え、この一軸（ｘ軸方向）に直交する他軸方向（ｙ軸方向）へも複数の基板本体１０を連結する構成である。このｘ軸・ｙ軸の交点に位置する基板本体１００は、図８（Ａ）に示すように、方形状基板の相隣る各二つの側端面に凹部１４及び凸部１５を形成し、この凹部１４内に電極１７ｂを形成すると共に凸部１５外側に電極１７ａを形成して構成される。
【００３８】
この基板本体１００を中心としてｘ軸方向及びｙ軸方向へ前記図７に記載の基板本体１０を図８（Ｂ）に示すように順次連結して展開することができる。このようにｘ・ｙ軸の二軸方向に複数の基板本体１０を連結することにより、より大規模な多機能基板を簡易且つ確実に形成することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図２】図１に記載する低温焼成多層セラミック基板のＡ−Ａ線断面図である。
【図３】図１に記載する低温焼成多層セラミック基板の製造工程説明図図である。
【図４】本発明の第２の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図５】図４に記載する低温焼成多層セラミック基板のＢ−Ｂ線断面図である。
【図６】本発明の第３の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図７】本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様断面図である。
【図８】本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様展開図である。
【図９】従来の高密度実装を可能とするコネクタ内蔵モジュールの断面図である。
【符号の説明】
【００４０】
１、４、１０、１００ 基板本体
１１ａ、１２ａ、１３ａ 配線パターン
１１ｂ、１２ｂ、１３ｂ ビア
１４ 凹部
１４ａ、１４ｂ 切欠き部
１５ 凸部
１６、１７、１７ａ、１７ｂ、４１ａ 電極
１６ａ 取付穴
１６ｂ 導電針体
１８ 段部
１９、４１ 突出部
２、５ 接続プラグ
２１、５１ プラグ本体
２２、５２ 接触部
２３、５３ 導体芯線
２４、５４ ケーブル
３ ＩＣチップ
３１ フリップチップボンディング
【技術分野】
【０００１】
本発明は、低温焼成多層セラミック基板（ＬＴＣＣ；Low Temperature Co-fired Ceramics）を基板本体として用いた低温焼成多層セラミック基板に関し、特に基板本体内に接続コネクタを内蔵した低温焼成多層セラミック基板に関する。
【背景技術】
【０００２】
従来、背景技術に係る低温焼成セラミック多層回路基板は、熱伝導性や耐熱性、化学的耐久性が有機材料基板より優れていることから、有機材料基板に代わるものとしてその利用が拡大してきている。また、電子機器の小型化、多様化に伴い高密度配線、高密度実装が可能な基板として広く使用されるようになってきた。さらに、今後は半導体ベアチップ実装基板としてその需要は高まると予想され、微細な配線が容易で、かつ信頼性が高い、という特徴を有することから、特に低温焼成セラミック多層回路基板の製造方法が必要になってくると考えられる。
【０００３】
また、従来の低温焼成多層セラミック基板以外にある程度の高密度実装を可能とするものとして複合モジュール基板又は複合回路基板がある。これらの高密度実装ができる回路基板では、回路自体が微小化されるのに対してコネクタの微小化が困難である。特に、高密度実装された回路基板では、一つの基板当たりの素子数及び回路数が増大するに伴って、この各素子及び各回路の入出力端子数も増大することとなる。
【０００４】
このような入出力端子数の増大に対応するコネクタ内蔵モジュールとして特開２００５−７９３１８号公報に開示されるものがあり、図９に示す。同図において従来のコネクタ内蔵モジュールは、配線パターン１０４が設けられた電気絶縁層１０１と、１つ以上の能動部品及び受動部品から選ばれる少なくとも一つの電子部品１０３を電気絶縁層１０１に内蔵しているコネクタ内蔵モジュールであって、配線パターン１０４と電気接続し、かつ外部の電極に電気接続するための１つ以上のコネクタ１０２を内蔵し、このコネクタ１０２には、外部配線挿入部１０５が設けられている構成である。
【０００５】
この構成に基づき従来のコネクタ内蔵モジュールは、外部への信号の接続のために、ノイズの発生の少ない高密度実装が可能なコネクタ内蔵モジュールとこれを用いた複合モジュール及び回路基板とすることができることとなる。
【特許文献１】特開２００５−７９３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記各背景技術は以上のように構成されていたことから、入出力端子を内蔵するコネクタ内蔵モジュールをＬＴＣＣで製作しようとすると電気絶縁層１０１とコネクタ１０２とを別途に形成し、各形成された電気絶縁層１０１にコネクタ１０２を組付けてコネクタ内蔵モジュールを構成しなければならず、電気絶縁層１０１をＬＴＣＣとして焼成する工程、コネクタ１０２を作成する工程及びこれらを組付ける工程を各々必要とすることとなり製造工程が複雑化し、製品コストを低減できないという課題を有していた。
【０００７】
特に、前記背景技術における電気絶縁層１０１にコネクタ１０２を組付ける組付け工程は高密度実装を前提とする回路基板の電気絶縁層１０１自体が微小化されており、この微小化された電気絶縁層１０１にさらに微細化されたコネクタ１０２を組付けなければならず、この組付け作業に極めて高い精度が要求されるという課題を有する。また、電気絶縁層１０１がコネクタ１０２とは別途に製作されることから、コネクタ１０２が取付けられる電気絶縁層１０１の側面における基板配線の高密度化ができないという課題を有する。
【０００８】
本発明は前記課題を解消するためになされたもので、基板配線の高密度化と共に製造工程を簡略化できる低温焼成多層セラミック基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る低温焼成多層セラミック基板は、配線パターンが複数の層として形成される基板本体からなる低温焼成多層セラミック基板において、前記基板本体の側端面に凹部又は段差部を形成し、当該凹部又は段差部に前記配線パターン又はビアと接続される電極を配設されるものである。
【００１０】
このように本発明においては、配線パターンが複数の層として形成される基板本体の側端面に凹部又は段差部を形成し、当該凹部内又は段差部に前記配線パターン又はビアと接続される電極を配設されることから、基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【００１１】
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、電極が、基板本体の側端面に形成される凹部の内側面又は段差部の表面に前記配線パターンから延出して形成されるものである。
【００１２】
このように本発明においては、基板本体に複数の層として形成される配線パターンを基板本体の側端面に形成される凹部の内側面又は段差部の表面にまで延出させ、この延出した配線パターンで電極を形成しているので、基板本体の低温焼成と同時にコネクタを微細且つ高密度に形成できると共に、基板配線を高密度化できる。
【００１３】
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、凹部の底面又は段差部の側面に前記配線パターンに到達する深さの細線状の取付穴が形成され、前記電極が細線状の針体として形成され、当該針体を低温焼成された基板本体の取付穴に挿通固定されるものである。
【００１４】
このように本発明においては、基板本体の側端面に形成された凹部の低面又は段差部の側面に形成された取付穴に細線状の針体からなる電極を配線パターンに到達するまで挿通してコネクタ部を形成するようにしているので基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【００１５】
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されるものである。
【００１６】
このように本発明においては、電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されることから、複数の層に各々形成されるいずれの配線パターンもビアホールを介してコネクタに接続できることとなり、基板本体と凹部内又は段差部に配設される電極からなるコネクタとを簡易な製造工程で一体形成できると共に、基板配線を高密度化できる。
【００１７】
また、本発明に係る低温焼成多層セラミック基板は必要に応じて、基板本体を相互に、複数連結して単一の基板を構成するものである。
このように本発明においては、基板本体を相互に、複数連結して単一の基板を構成することにより、基板として大きく形成できる。特に、複数の基板本体が各々異なる機能を有する場合には、連結した基板が多機能基板として構成でき、また各基板本体が同一又は異なる機能を有する場合であっても相互に補完的又は相乗的に機能を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
（本発明の第１の実施形態）
以下、本発明の第１の実施形態に係る低温焼成多層セラミック基板を図１ないし図３に基づいて説明する。この図１は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図２は図１に記載する低温焼成多層セラミック基板のＡ−Ａ線断面図、図３は図１に記載する低温焼成多層セラミック基板の製造工程説明図を示す。
【００１９】
前記各図において本実施形態に係る低温焼成多層セラミック基板は、複数の層として配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が配設される基板本体１及びこの基板本体１の側端面に凹部１４が低温焼成にて形成され、この凹部１４内に前記配線パターン１１ａ、１２ａ又はビア１１ｂ、１２ｂと接続する電極１６が形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３１されるように実装されてＳｉＰ（System in a Package）として構成される。
【００２０】
前記基板本体１は、配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ及び受動素子が各々配設されるセラミック基板１１、１２（本実施形態において模式的に二層に簡略化して記載する。）を順次積層し、この積層した状態で低温焼成される。前記電極１６は、凹部１４の低面に配線パターン１２ａに到達する深さの細穴状の取付穴１６ａが基板本体１の低温焼成と同時に形成され、この基板本体１が低温焼成された後の取付穴１６ａの細線状の導電針体１６ｂを配線パターン１２ａに接触させた状態で挿通固定して構成される。
【００２１】
前記電極１６に接続される接続プラグ２は、凹部１４の凹溝形状に対応する外形寸法で形成されるプラグ本体２１と、このプラグ本体２１の先端に導電針体１６ｂに嵌合する挿通穴とし、この挿通穴の内側面を導電材で形成される接触部２２と、この接触部２２に導体芯線２３が接続されるケーブル２４とを備える構成である。
【００２２】
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ２との接続動作について説明する。まず、低温焼成多層セラミック基板の形成動作について、下層のセラミック基板１２は端部に凹部１４に対応する切欠き部１４ｂが形成されると共に、表面に配線パターン１２ａ、ビア１２ｂ、さらに受動素子等（図示を省略する。）が形成される（図３（Ａ）を参照）。また、上層のセラミック基板１１は、端部に凹部１４に対応する切欠き部１４ａが形成されると共に、表面に配線パターン１１ａ、ビア１１ｂ及び及び取付穴１６ａ、さらに受動素子等（図示を省略する。）が形成される（図３（Ａ）を参照）。
【００２３】
前記セラミック基板１２上にセラミック基板１１を図３（Ｂ）に示すように積層し、この積層した状態で低温（例えば、９００℃以下）により焼成して一体化する。この低温焼成により各セラミック基板１１、１２に各々形成された配線パターン１１ａ、１２ａ、ビア１１ｂ、１２ｂ、受動素子を銅（Cu）、銀（Ag）等の低融点の金属が用いられたとしても同等に焼成して一体化できる。
【００２４】
このように一体化された基板本体１は、図３（Ｃ）に示すように取付穴１６ａに導電針体１６ｂが挿通されて凹部１４内に電極１６が形成されると共に、上面の配線パターン１１ａの電極端子部分とＩＣチップ３の入出力端子部分に形成されたバンプとをフリップチップボンディング３１により接合する。
このように形成された低温焼成多層セラミック基板の基板本体１は、図３（Ｄ）に示すように、凹部１４に接続プラグ２のプラグ本体２１を挿し込むと共に、導電針体１６ｂを接触部２２の挿通接触させて接続動作を完了する。
【００２５】
（本発明の第２の実施形態）
本発明の第２の実施形態に係る低温焼成多層セラミック基板を図４及び図５に基づいて説明する。この図４は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図、図５は図４に記載する低温焼成多層セラミック基板のＢ−Ｂ線断面図を示す。
【００２６】
前記各図において本実施形態に係る低温焼成多層セラミック基板は、前記第１の実施形態に係る低温焼成多層セラミック基板と同様に、複数の層として配線パターン１１ａ、１２ａ、１３ａ、ビア１１ｂ、１２ｂ、１３ｂ及び受動素子が配設される基板本体１及びこの基板本体１の側端面に凹部１４が低温焼成にて形成され、この凹部１４内に前記配線パターン１１ａ、１２ａ、１３ａ又はビア１１ｂ、１２ｂ、１３ｂと接続する電極１７が形成され、前記基板本体１の最上層でＩＣチップ３を配線パターン１１ａにフリップチップボンディング３１されるように実装されてＳｉＰとして構成される。また、前記基板本体１は、第１の実施形態の場合と異なりセラミック基板１１、１２、１３の三層に簡略化して構成され、同様にこの積層された状態で低温焼成される。
【００２７】
前記電極１７は、基板本体１の凹部１４における対向する側面に配線パターン１２ａ、１３ａを延出させた露出部分として構成され、また配線パターン１２ａ、１３ａと連結するビア１１ｂ、１２ｂ、１３ｂに接続される胴体部分として構成される。この電極１７に接続される接続プラグ５は、凹部１４の凹溝形状に対応する外形寸法で形成されるプラグ本体５１と、このプラグ本体５１の先端両側面に短冊状の導電材で形成される接触部５２と、この接触部５２に導体芯線５３が接続されるケーブル５４とを備える構成である。
【００２８】
次に、前記構成に基づく本実施形態に係る低温焼成多層セラミック基板の形成動作及び接続プラグ５との接続動作について説明する。まず、本実施形態に係る低温焼成多層セラミック基板の形成動作について、最下層のセラミック基板１３は表面に配線パターン１３ａ、ビア１３ｂ及びこの配線パターン１３ａを延出させて短冊状の導電材で露出部分となる電極１７が形成される。また、中層セラミック基板１２は端部をセラミック基板１３の長さより接続プラグ５のプラグ本体５１が嵌合する寸法だけ短く形成されると共に、表面に配線パターン１２ａ、ビア１２ｂ、さらに受動素子等（図示を省略する。）が形成される。また、上層部のセラミック基板１１は、裏面端部にセラミック基板１２のセラミック基板１２の配線パターン１２ａと接触する短冊状の導電材で露出部分となる電極１７が形成されると共に、表面に配線パターン１１ａ、ビア１１ｂ及び取付穴１６ａ、さらに受動素子等（図示を省略する。）が形成される。
【００２９】
前記セラミック基板１３の上にセラミック基板１２を積層し、さらにこのセラミック基板１２の上にセラミック基板１１を積層し、前記第１の実施形態と同様にこの積層された状態で低温（例えば、９００℃以下）により焼成して一体化する。上面の配線パターン１１ａの電極端子部分と、ＩＣチップ３の入出力端子部分に形成されたバンプとをフリップチップボンディング３１により接合する。
【００３０】
このように形成された低温焼成多層セラミック基板の基板本体１は、図５に示すように、凹部１４に接続プラグ５のプラグ本体５１を挿し込むことにより、この凹部１４内に対向する二つの電極１７に接続プラグ５の各接触部５２を接触させて接続動作を完了する。
【００３１】
（本発明の第３の実施形態）
本発明の第３の実施形態に係る低温焼成多層セラミック基板を図６に基づいて説明する。この図６は本実施形態に係る低温焼成多層セラミック基板の概略構成斜視図を示す。
同図において本実施形態に係る低温焼成多層セラミック基板は、前記第２の実施形態に係る低温焼成多層セラミック基板の凹部１４とは異なり、短冊状の導電材からなる電極１７を段差状の平面部に露出させる段部１８で構成され、この電極１７が下層のセラミック基板１２に形成される配線パターン１２ａから延出した導電材として形成される。
【００３２】
また、前記電極１７は、上層のセラミック基板１１の配線パターンから段部１８の表面に沿って段差状に引き廻すように段部１８の平面部まで延出させる構成とすることもできる。この場合には、段部１８の段差状の平面部及び起立部の両面で電極１７を構成することができることとなり、より確実に各低温焼成多層セラミック基板相互間の接続が可能となる。
【００３３】
次に、本実施形態に係る低温焼成多層セラミック基板の基板本体１を他の低温焼成多層セラミック基板の基板本体４に接続する場合には、基板本体１の段部１８と基板本体４の両側突出部４１を係合させ、この段部１８の平面部及び起立部に形成される電極１７と突出部４１の下面及び内側面に形成される電極４１ａを接触させる。また、基板本体１と同一形状の他の基板本体を接続する場合も、前記基板本体４の場合と同様に各々重ね合わせて基板本体１の段部１８と他の基板本体の両側突出部（１９に相当する。）を係合させることにより実行される。
【００３４】
（本発明の他の実施形態）
本発明の他の実施形態に係る低温焼成多層セラミック基板を図７及び図８に基づいて説明する。この図７は、本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様断面図、図８は本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様展開図を示す。
【００３５】
前記図７に記載の低温焼成多層セラミック基板は、前記各実施形態における基板本体１と同様に基板本体１０が形成され、この基板本体１０の一側端側に凹部１４が形成されると共に他側端側に凸部１５が形成され、この凹部１４内に形成される電極１７ｂとこの電極１７ｂに対応する位置の前記凸部１５外側に電極１７ａが形成される構成である。前記凹部１４及び凸部１５は、各基板本体１０が相互に連結した場合に嵌合して、電極１７ａと電極１７ｂとが密着状態で接触するように形成される。
【００３６】
このように複数の基板本体１０を一軸方向に連続して連結することにより、小さな基板本体１０により基板として大きく形成できる（図７（Ｂ）を参照）。特に、複数の基板本体１０が各々異なる機能を有する場合には、連結した基板が多機能基板として構成でき、また各基板本体１０が同一又は異なる機能を有する場合であっても相互に補完的又は相乗的に機能を向上させることができる。
【００３７】
前記図８に記載の低温焼成多層セラミック基板は、前記図７記載の低温焼成多層セラミック基板の一軸方向への複数の基板本体１０の連結に加え、この一軸（ｘ軸方向）に直交する他軸方向（ｙ軸方向）へも複数の基板本体１０を連結する構成である。このｘ軸・ｙ軸の交点に位置する基板本体１００は、図８（Ａ）に示すように、方形状基板の相隣る各二つの側端面に凹部１４及び凸部１５を形成し、この凹部１４内に電極１７ｂを形成すると共に凸部１５外側に電極１７ａを形成して構成される。
【００３８】
この基板本体１００を中心としてｘ軸方向及びｙ軸方向へ前記図７に記載の基板本体１０を図８（Ｂ）に示すように順次連結して展開することができる。このようにｘ・ｙ軸の二軸方向に複数の基板本体１０を連結することにより、より大規模な多機能基板を簡易且つ確実に形成することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図２】図１に記載する低温焼成多層セラミック基板のＡ−Ａ線断面図である。
【図３】図１に記載する低温焼成多層セラミック基板の製造工程説明図図である。
【図４】本発明の第２の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図５】図４に記載する低温焼成多層セラミック基板のＢ−Ｂ線断面図である。
【図６】本発明の第３の実施形態に係る低温焼成多層セラミック基板の概略構成斜視図である。
【図７】本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様断面図である。
【図８】本発明の他の実施形態に係る低温焼成多層セラミック基板の外観斜視図及び連結態様展開図である。
【図９】従来の高密度実装を可能とするコネクタ内蔵モジュールの断面図である。
【符号の説明】
【００４０】
１、４、１０、１００ 基板本体
１１ａ、１２ａ、１３ａ 配線パターン
１１ｂ、１２ｂ、１３ｂ ビア
１４ 凹部
１４ａ、１４ｂ 切欠き部
１５ 凸部
１６、１７、１７ａ、１７ｂ、４１ａ 電極
１６ａ 取付穴
１６ｂ 導電針体
１８ 段部
１９、４１ 突出部
２、５ 接続プラグ
２１、５１ プラグ本体
２２、５２ 接触部
２３、５３ 導体芯線
２４、５４ ケーブル
３ ＩＣチップ
３１ フリップチップボンディング
【特許請求の範囲】
【請求項１】
配線パターンが複数の層として形成される基板本体からなる低温焼成多層セラミック基板において、
前記基板本体の側端面に凹部又は段差部を形成し、当該凹部又は段差部に前記配線パターン又はビアと接続される電極を配設されることを
特徴とする低温焼成多層セラミック基板。
【請求項２】
前記請求項１に記載の低温焼成多層セラミック基板において、
前記電極が、基板本体の側端面に形成される凹部の内側面又は段差部の表面に前記配線パターンから延出して形成されることを
特徴とする低温焼成多層セラミック基板。
【請求項３】
前記請求項１に記載の低温焼成多層セラミック基板において、
前記凹部の底面又は段差部の側面に前記配線パターンに到達する深さの細線状の取付穴が形成され、
前記電極が細線状の針体として形成され、当該針体を低温焼成された基板本体の取付穴に挿通固定されることを
特徴とする低温焼成多層セラミック基板。
【請求項４】
前記請求項１ないし３のいずれかに記載の低温焼成多層セラミック基板において、
前記電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されることを
特徴とする低温焼成多層セラミック基板。
【請求項５】
前記請求項１ないし４のいずれかに記載の低温焼成多層セラミック基板において、
前記基板本体を相互に、複数連結して単一の基板を構成することを
特徴とする低温焼成多層セラミック基板。
【請求項１】
配線パターンが複数の層として形成される基板本体からなる低温焼成多層セラミック基板において、
前記基板本体の側端面に凹部又は段差部を形成し、当該凹部又は段差部に前記配線パターン又はビアと接続される電極を配設されることを
特徴とする低温焼成多層セラミック基板。
【請求項２】
前記請求項１に記載の低温焼成多層セラミック基板において、
前記電極が、基板本体の側端面に形成される凹部の内側面又は段差部の表面に前記配線パターンから延出して形成されることを
特徴とする低温焼成多層セラミック基板。
【請求項３】
前記請求項１に記載の低温焼成多層セラミック基板において、
前記凹部の底面又は段差部の側面に前記配線パターンに到達する深さの細線状の取付穴が形成され、
前記電極が細線状の針体として形成され、当該針体を低温焼成された基板本体の取付穴に挿通固定されることを
特徴とする低温焼成多層セラミック基板。
【請求項４】
前記請求項１ないし３のいずれかに記載の低温焼成多層セラミック基板において、
前記電極が、複数層の配線パターンのうち対応する中間層の一の配線パターンに接続され、当該一の配線パターン以外の他の配線パターンをビアホールにより一の配線パターンを介して接続されることを
特徴とする低温焼成多層セラミック基板。
【請求項５】
前記請求項１ないし４のいずれかに記載の低温焼成多層セラミック基板において、
前記基板本体を相互に、複数連結して単一の基板を構成することを
特徴とする低温焼成多層セラミック基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−１５７９４９（Ｐ２００７−１５７９４９Ａ）
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願番号】特願２００５−３４９９９４（Ｐ２００５−３４９９９４）
【出願日】平成１７年１２月２日（２００５．１２．２）
【出願人】（３９１０４３３３２）財団法人福岡県産業・科学技術振興財団 (53)
【出願人】（５９６０８３９０６）平井精密工業株式会社 (11)
【Ｆターム（参考）】
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願日】平成１７年１２月２日（２００５．１２．２）
【出願人】（３９１０４３３３２）財団法人福岡県産業・科学技術振興財団 (53)
【出願人】（５９６０８３９０６）平井精密工業株式会社 (11)
【Ｆターム（参考）】
[ Back to top ]