光電変換素子とその製造方法
【課題】光の感度を向上させた光電変換素子及びその製造方法を提供する。
【解決手段】
半導体基板１０１と、半導体基板１０１内に形成されたウェル領域１０２と、ウェル領域１０２内に形成された受光部を有し、受光部は第一の半導体領域１０３と第二の半導体領域１０４を有し、第二の半導体領域１０４は第一の半導体領域１０３よりも半導体基板１０１の表面側に位置し、第二の半導体領域１０４の禁制帯幅は、第一の半導体領域１０３の禁制帯幅よりも広いことを特徴とする光電変換素子。
【解決手段】
半導体基板１０１と、半導体基板１０１内に形成されたウェル領域１０２と、ウェル領域１０２内に形成された受光部を有し、受光部は第一の半導体領域１０３と第二の半導体領域１０４を有し、第二の半導体領域１０４は第一の半導体領域１０３よりも半導体基板１０１の表面側に位置し、第二の半導体領域１０４の禁制帯幅は、第一の半導体領域１０３の禁制帯幅よりも広いことを特徴とする光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋め込み型のフォトダイオードを有する光電変換素子とその製造方法に関する。
【背景技術】
【０００２】
この種の光電変換素子の一例としての固体撮像素子は、デジタルカメラや携帯電話機等に用いられている。同素子の構成の一例を説明する。図７は、特許文献１に記載の、半導体材料にシリコン（Ｓｉ）を用いた固体撮像素子１０の構成を示す部分断面図である。図７に示すように、特許文献１の固体撮像素子１０は、ｐ型半導体基板１と、ｐ型半導体基板１上に形成された絶縁膜２を含んで構成される。
【０００３】
ｐ型半導体基板１内には、当該ｐ型半導体基板１とのｐｎ接合によりフォトダイオードを構成するｎ型不純物層４が形成され、このｎ型不純物層４上に高濃度のｐ型不純物層５が形成されている。一方、ｎ型不純物層４からｐ型半導体基板１の主面方向に離れた領域には、蓄積ダイオードを構成するｎ型不純物層６が形成されている。
【０００４】
ｐ型半導体基板１における、ｎ型不純物層４とｎ型不純物層６に挟まれた領域上には、シリコン酸化膜（ＳｉＯ２膜）を介してゲート電極３が形成され、ｎ型不純物層４に蓄積された電荷は、当該ゲート電極３に電圧が印加されることで、ｎ型不純物層６に転送され、蓄積される。
【０００５】
ｎ型不純物層６上には金属配線７が形成され、金属配線７は、増幅トランジスタのゲート電極（不図示）に接続されている。
ところで、特許文献１の固体撮像素子１０に入射する光は、その波長によって吸収される深さが異なる。具体的には、波長が短い光ほど、ｐ型半導体基板１の表面に近い領域で吸収される。固体撮像素子１０のように、半導体材料にシリコンを用いた固体撮像素子では、入射した赤色光の半分を吸収するために、ｐ型半導体基板１の表面から深さ（厚み）方向に３．０μｍの深さが必要であるのに対し、青色光では、ｐ型半導体基板１の表面から深さ方向に、わずか０．３μｍの深さがあれば十分であることが知られている。したがって、固体撮像素子１０に入射された青色光は、赤色光に比べ、ｐ型半導体基板１の表面付近で、より多くの電子−正孔対を発生させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１２４４３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体基板の表面付近で電子−正孔対が発生したとしても、発生した電子は、不純物層に蓄積される前に、当該基板の表面付近で再結合し易い。半導体基板の表面には、結晶の断絶による未結合手や当該表面に吸着した不純物が存在するためである。そのため、例えば青色光などの短波長が吸収されることにより発生した電子の一部は、光電流として取り出すことができず、その結果、固体撮像素子１０における短波長光の感度が、例えば赤色光などの長波長に比べて低くなっているのが現状である。
【０００８】
以上は、光電変換素子の一例として固体撮像素子について説明したが、固体撮像素子以外に、光ピックアップ装置に用いられるOEIC（Optical Electrical Integrated Circuit）についても同様の課題が生じる。
【０００９】
そこで、本発明は、光の感度を向上させた光電変換素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の一態様である光電変換素子は、半導体基板と、前記半導体基板内に形成されたウェル領域と、前記ウェル領域内に形成された受光部を有し、前記受光部は第一の半導体領域と第二の半導体領域を有し、前記第二の半導体領域は前記第一の半導体領域よりも前記半導体基板の表面側に位置し、前記第二の半導体領域の禁制帯幅は、前記第一の半導体領域の禁制帯幅よりも広いことを特徴とする。
【発明の効果】
【００１１】
本発明の一態様に係る光電変換素子では、前記第一の半導体領域よりも前記半導体基板の表面側の領域に位置する第二の半導体領域の禁制帯幅が、前記第一の半導体領域の禁制帯幅よりも広くなっている。
【００１２】
したがって、第二の半導体領域では、第一の半導体領域よりも光が吸収されにくい。そのため、半導体基板の表面に近い第二の半導体領域における光の吸収が抑制され、当該光が半導体基板内部、すなわち前記第一の半導体領域で吸収され易くなる。その結果、半導体基板の表面付近での電荷の再結合が抑制されるため、光の感度が向上する。
【００１３】
また、第二の半導体領域の禁制帯幅が、前記第一の半導体領域の禁制帯幅よりも広いため、半導体基板表面への電荷の拡散を抑制するとともに、熱励起による電子−正孔対の発生を低減することができる。その結果、低雑音特性が得られる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１の光電変換素子１００の構成を示す部分断面図である。
【図２】青色光が吸収される深さをＳｉ結晶とＳｉＣ混晶で比較した図である。
【図３】光電変換素子１００の製造工程の一部分を示す図である。
【図４】光電変換素子１００の製造工程のうち図３で示す部分に後続する部分を示す図である。
【図５】光電変換素子１００の製造工程のうち図４で示す部分に後続する部分を示す図である。
【図６】光電変換素子１００の製造工程の一部分を示す図である。
【図７】特許文献１の固体撮像素子１０の構成を示す部分断面図である。
【発明を実施するための形態】
【００１５】
以下では、光電変換素子としてＣＣＤ型の固体撮像素子を例に挙げて説明する。
＜実施の形態１＞
１−１．光電変換素子の構成
−概略構成−
図１は、実施の形態１の光電変換素子１００の構成を示す部分断面図である。光電変換素子１００は、図１に示すように、半導体基板としてシリコン基板１０１と、シリコン基板１０１上に形成されたゲート絶縁膜１０９と、ゲート絶縁膜１０９上に選択的に形成された転送電極１１０と、転送電極１１０上に形成された遮光膜１１１と、遮光膜１１１を覆うようにゲート絶縁膜１０９上に形成された、シリコン酸化膜からなる層間絶縁膜１１２を含んで構成される。
【００１６】
ゲート絶縁膜１０９は例えばシリコン酸化膜からなり、転送電極１１０は例えばポリシリコンからなり、遮光膜１１１は例えば金属からなるとしてよい。
シリコン基板１０１は例えばｎ型のシリコン基板である。シリコン基板１０１内には、ウェル領域１０２が形成されている。以下、ウェル領域１０２について説明する。
【００１７】
−ウェル領域１０２−
ウェル領域１０２は例えばｐ型のウェル領域である。ウェル領域１０２内における、上方に遮光膜１１１が形成されていない部分（以下、「受光部１０２ｂ」とも記す。）には、当該ウェル領域１０２とのｐｎ接合によりフォトダイオードを構成する、第一の半導体領域として半導体領域１０３が形成され、この半導体領域１０３上に、第二の半導体領域として半導体領域１０４が形成されている。すなわち、半導体領域１０３は、ウェル領域１０２内における、シリコン基板１０１の表面から離れた内部領域に形成され（所謂、埋め込み型フォトダイオード。）、当該半導体領域１０３よりもシリコン基板１０１の表面側に半導体領域１０４が形成されている。
【００１８】
なお、ここでは、ウェル領域１０２内にｐｎ接合によるフォトダイオードが形成された例を示しているが、ｐｎ接合界面に絶縁体を挿入するｐｉｎ接合によるフォトダイオードが形成された構成であってもよい。
【００１９】
半導体領域１０３は例えばｎ型の半導体領域、半導体領域１０４は例えばｐ型の半導体領域であり、半導体領域１０４は高濃度のｐ型の半導体領域としてもよい。
一方、半導体領域１０３からシリコン基板１０１の主面方向に離れた領域には、半導体領域１０５が形成され、この半導体領域１０５上に半導体領域１０６が形成されている。
【００２０】
半導体領域１０３と半導体領域１０４の界面付近には、半導体領域１０６側に、素子分離領域１０７が、半導体領域１０６側とは反対側に、素子分離領域１０８がそれぞれ形成されている。
【００２１】
半導体領域１０５は例えばｐ型の半導体領域、半導体領域１０６は例えばｎ型の半導体領域である。また、素子分離領域１０７および素子分離領域１０８は例えばｐ型の素子分離領域であり、素子分離領域１０８は高濃度のｐ型の素子分離領域としてもよい。
【００２２】
このような光電変換素子１００において、光電変換により発生した電子は、ｎ型の半導体領域１０３で蓄積され、転送電極１０６に読み出し電圧が印加されることで、ｎ型の半導体領域１０６に読み出され、転送される。
【００２３】
続いて、半導体領域１０４の詳細について説明する。
−半導体領域１０４−
半導体領域１０４は、Ｓｉよりも禁制帯幅が大きい、例えばＳｉと炭素（Ｃ）との混晶（以下、「ＳｉＣ混晶」と記す。）であり、不純物をドープして例えばｐ型としている。同領域１０４のＳｉＣ混晶は、半導体領域１０３と半導体領域１０４の界面（以下、「Ｓｉ−ＳｉＣ界面」とも記す。）から、半導体基板１０１の表面にかけて、Ｓｉに対するＣの割合（ここで、Ｃの割合とは、ＳｉＣ混晶における、Ｓｉ原子に対するＣ原子の組成比である）を変化させてもよい。例えば、半導体基板１０１の表面から浅い位置におけるＳｉに対するＣの割合のほうが、半導体基板１０１の表面から深い位置におけるＳｉに対するＣの割合よりも高くなるよう変化させてもよい。これは、半導体基板１０１の表面付近で広い禁制帯幅を実現しつつ、Ｓｉ−ＳｉＣ界面における、格子定数ミスマッチによる電荷の再結合を抑制するためである。通常、Ｓｉの方がＳｉＣ混晶よりも格子定数は大きいので、半導体領域１０４におけるＣの割合は、具体的には、０〜１０％程度の範囲であることが好ましく、Ｓｉ−ＳｉＣ界面ではほぼ０％、半導体領域１０４とゲート絶縁膜１０９の界面（以下、「Ｓｉ−ＳｉＯ２界面」とも記す。）では１０％程度となるように連続的に変化させることがより好ましい。
【００２４】
なお、Ｓｉ−ＳｉＣ界面におけるＣの濃度は、Ｓｉ−ＳｉＣ界面における電荷の再結合を抑制できるのでれば、格子定数ミスマッチが起こりにくい低Ｃ濃度、例えば５％以下でＳｉ−ＳｉＣ界面を形成してもよい。この場合、Ｓｉ−ＳｉＣ界面では、Ｓｉに対して、格子定数が縮まる方向に力が働くため、Ｓｉの禁制帯幅を広げる効果がある。その結果、シリコン基板１０１の表面における光の吸収が抑制され、感度が向上するとともに、熱励起起因の暗電流による雑音も低減することができる。
【００２５】
また、Ｓｉ結晶の禁制帯幅が１．１ｅＶであるのに対し、ＳｉＣ混晶の禁制帯幅は、例えば、３Ｃ‐ＳｉＣの場合は２．２３ｅＶ、４Ｈ‐ＳｉＣの場合は３．２６ｅＶ、６Ｈ‐ＳｉＣの場合は２．９３ｅＶである。したがって、Ｓｉ結晶とＳｉＣ混晶では、光が吸収される深さが異なる。図２は、青色光である波長４５０ｎｍの光が吸収される深さをＳｉ結晶とＳｉＣ混晶（６Ｈ‐ＳｉＣ）で比較した図である。縦軸は、青色光の光強度Ｉ／Ｉｏを示す。Ｉは、透過光の強度であり、Ｉｏは、表面における光（すなわち入射光）の強度である。ただし、表面における光の反射を無視する。横軸は、基板表面からの深さ（μｍ）を示す。
【００２６】
図２に示すように、青色光である波長４５０ｎｍの光では、Ｓｉ結晶に対しては、基板表面からわずか約０．３μｍで、その光強度が略半分になっている。一方、ＳｉＣ混晶に対しては、基板表面から約３μｍまではほとんど光強度が変化せず、その後、１０μｍまでに若干低下する程度である。つまり、ＳｉＣ混晶よりもＳｉ結晶の方が、はるかに、基板表面で青色光が吸収されやすいことを示している。
【００２７】
そのため、ＳｉＣ混晶からなる半導体領域１０４では、当該領域１０４がＳｉ結晶からなる場合に比べ、電子が励起されにくいと言える。よって、半導体領域１０４での光電変換が抑制され、入射光が当該領域１０４を透過し易くなる。そして、半導体領域１０４を透過した光は、当該半導体領域１０３で主に吸収されることになる。半導体領域１０３の禁制帯幅が１．１ｅＶであるのに対し、波長４５０ｎｍの光のフォトンエネルギーは２．７５ｅＶであり、当該フォトンエネルギーが半導体領域１０３の禁制帯幅より大きいためである。
【００２８】
このように、半導体領域１０３よりもシリコン基板１０１表面に近い半導体領域１０４を、ＳｉＣ混晶から構成することにより、シリコン基板１０１の表面付近での光電変換を抑制することができるので、当該表面付近での電子の再結合を抑制することができる。その結果、入射光は、半導体領域１０３で主に吸収されることになる。赤色光など比較的長波長の光は、青色光など短波長の光に比べて物質への光の進入長が長く、特に短波長ほど表面で吸収されやすいので、本実施例のような構成とすることで、特に短波長の光の感度を向上させることができる。
【００２９】
加えて、半導体領域１０４をＳｉＣ混晶から構成することにより、低雑音特性が得られる。これには、次の二つの理由が挙げられる。まず第１に、ＳｉＣ混晶の禁制帯幅がＳｉ結晶の禁制帯幅より広いために、シリコン基板１０１表面への電荷の拡散が抑制されるためである。第２に、ＳｉＣ混晶の禁制帯幅がＳｉ結晶の禁制帯幅より広いために、シリコン基板１０１の表面付近において、雑音の原因となる、熱励起による電子−正孔対の発生が低減されるためである。
【００３０】
また、半導体領域１０４には、例えばボロンがドーピングされており、そのドーピング濃度は、１×１０１８〜１×１０１９ｃｍ−３とするのが好ましい。空乏層が半導体領域１０４側に拡がるのを抑制するためである。
【００３１】
続いて、半導体領域１０４がＳｉＣ混晶からなることで得られる反射防止機能について説明する。
−反射防止機能−
光電変換素子１００では、Ｓｉ結晶からなる半導体領域１０３上に、ＳｉＣ混晶からなる半導体領域１０４が形成され、当該半導体領域１０４上に、ＳｉＯ２からなるゲート絶縁膜１０９および層間絶縁膜１１２が形成されている。
【００３２】
ここで、ＳｉＯ２、ＳｉＣ、Ｓｉの屈折率をそれぞれ、ｎ１、ｎ２、ｎ３とすると、ｎ１＝１．４５、ｎ２＝２．６５、ｎ３＝３．８５であり、ｎ１＜ｎ２＜ｎ３の関係が成立する。したがって、光が、ＳｉＯ２→ＳｉＣ→Ｓｉと進む場合、ＳｉＯ２表面とＳｉＯ２−ＳｉＣ界面で反射する。そこで、振幅が同一で、かつ、位相が１８０度異なる２つの反射光を、互いに干渉させるよう、ゲート絶縁膜１０９および層間絶縁膜１１２の膜厚を調整することで、反射を防止することができる。
【００３３】
このように、ＳｉＣはＳｉよりも低屈折率であり、かつ、ＳｉＯ２よりも高屈折率であるため、半導体領域１０４を反射防止膜として機能させることができる。
また、ＳｉＣの上に更に反射防止膜として例えばＳｉＮを形成すると、さらに高い反射防止機能を発揮することができる。
【００３４】
なお、Ｓｉよりも広い禁制帯幅を有する半導体材料として、ＳｉＣを例に挙げて説明したが、Ｓｉ上に成長可能で、かつ、Ｓｉよりも広い禁制帯幅を有する半導体材料、例えば、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＧａＮ等であっても、同様の効果を得ることができる。このうち、ＧａＰの格子定数は、５．４５Åであり、Ｓｉの格子定数５．４３Åとほぼ同一である。そのため、Ｓｉ上にＧａＰを形成しても、格子定数ミスマッチが発生しにくく、ＧａＰ−Ｓｉの界面再結合速度を低く抑えることができるため有用である。
１−２．光電変換素子の製造方法
続いて、光電変換素子１００の製造方法について説明する。図３〜６は、光電変換素子１００の製造工程を示す図である。
【００３５】
まず、図３（ａ）に示すように、ｎ型のシリコン基板１０１内に、ｐ型のウェル領域１０２をイオン注入（不純物を、例えばボロンとする。）等により形成した後、図３（ｂ）に示すように、ｐ型のウェル領域１０２内に、ｎ型の半導体領域１０３をイオン注入（不純物を、例えばリンとする。）等により形成する。
【００３６】
次に、図３（ｃ）に示すように、シリコン基板１０１を熱酸化し、シリコン基板１０１表面にＳｉＯ２膜１０１ａを形成する。ＳｉＯ２膜１０１ａの膜厚は、５０ｎｍ以下である。
【００３７】
ＳｉＯ２膜１０１ａの形成後、図３（ｄ）に示すように、ＳｉＯ２膜１０１ａにおける、半導体領域１０３の上方に当たる部分をドライエッチングで取り除く。これにより、半導体領域１０３の上方に当たる部分が露出し、シリコン基板１０１表面には、ＳｉＯ２膜１０１ｂが残存する。そして、図４（ａ）に示すように、ＳｉＯ２膜１０１ａの一部が除去されたことで露出した半導体領域１０３をドライエッチングし、ウェル領域１０２に溝１０２ａを形成する。溝１０２ａの深さは、形成すべき半導体領域１０４の膜厚を考慮して適宜決定する。
【００３８】
次に、溝１０２ａ内に、ＳｉＣ混晶を選択エピタキシャル成長させる。この際、成長温度は、５００°Ｃ程度とし、ＳｉＣ混晶の成長膜厚の増加とともに、ＳｉＣ混晶におけるＣの濃度を０〜１０％の範囲で調整する。具体例を挙げると、ＳｉＣ混晶におけるＣの濃度を０から徐々に増やし、シリコン基板１０１表面で、Ｃの濃度が１０％になるように調整する。
【００３９】
ＳｉＣ混晶の厚さに関しては、当該厚さが薄すぎると、成膜時の膜厚制御が困難となる一方、ＳｉＣ混晶の厚さが厚すぎると、光の吸収抑制効果が低下してしまう。そこで、ＳｉＣ混晶の厚さは、０．１μm〜０．３μmとすることが好ましく、より好ましくは、０．２μｍである。これにより、光の吸収を抑制しつつ、膜厚制御も容易に行うことができる。
【００４０】
また、ＳｉＣ混晶は、母体基板材料のＳｉをベースに作られるため、母体基板材料との間で不具合が生じ難い。加えて、全く異なる材料を一から作るよりも、プロセスがシンプルになり、余計な汚染も少なくすることができるという効果を有する。
【００４１】
続いて、ＳｉＣ混晶のｐ型半導体化のため、エピタキシャル成長中に、例えばボロンを含有させる。ドーピング濃度は、上述のように、１×１０１８〜１×１０１９ｃｍ−３である。この濃度では、ＳｉＣ混晶内に広がる空乏層幅は、０．１μｍより狭くなり、空乏層は基板表面までは到達しない。加えて、ボロンは、ＳｉＣに拡散しにくい性質があるため、光の吸収を抑制するために効果的な薄膜のｐ型のＳｉＣ混晶を形成するのに有利である。
【００４２】
以上により、図４（ｂ）に示すように、溝１０２ａ内に、高濃度のｐ型の半導体領域１０４を形成することができる。すなわち、半導体領域１０３と接するように、半導体基板１０１の表面側に半導体領域１０４を形成することができる。
【００４３】
なお、ここでは、ＳｉＣ混晶を選択エピタキシャル法で成長させたが、シリコン基板１０１全面にＳｉＣ混晶をエピタキシャル成長させた後、ＳｉＯ２膜１０１ａ上のＳｉＣ混晶を取り除く方法も適用可能である。
【００４４】
次に、図４（ｃ）に示すように、ＳｉＯ２膜１０１ｂを除去した後、図４（ｄ）に示すように、ウェル領域１０２内に、ｐ型の半導体領域１０５、ｎ型の半導体領域１０６、ｐ型の素子分離領域１０７、および高濃度のｐ型の素子分離領域１０８を、それぞれイオン注入等により形成する。その後、シリコン基板１０１を再び熱酸化することで、ＳｉＯ２膜からなるゲート絶縁膜１０９を形成し、ゲート絶縁膜１０９上における、ｎ型の半導体領域１０６およびｐ型の素子分離領域１０７、１０８に当たる部分に、例えばポリシリコンからなる転送電極１１０を形成する（図５（ａ））。図５（ｂ）に示すように、転送電極１１０上に遮光膜１１１を形成した後、図５（ｃ）に示すように、当該遮光膜１１１を覆うようにゲート絶縁膜１０９上に層間絶縁膜１１２を形成する。
【００４５】
なお、半導体領域１０３上に、ＳｉＣ混晶からなる半導体領域１０４を形成しているため、ここでは、フォトダイオードの受光面に反射防止膜を形成していないが、別途、反射防止膜を形成してもよいことは言うまでもない。反射防止膜の材料としては、例えば、ＳｉＮが挙げられる。層間絶縁膜１１２後、配線工程、オンチップフィルター形成工程等を経る。
【００４６】
以上のように、本実施の形態における光電変換素子１００の製造方法では、ＳｉＣ混晶からなる半導体領域１０４を半導体領域１０３上に形成しているので、反射防止膜を省略することができ、工程削減によるコスト削減を実現できる。
【００４７】
以上、本発明に係る光電変換素子について、実施の形態に基づいて説明したが、本発明は、上記実施の形態に限られないことは勿論である。
＜変形例１＞
ＳｉＣ混晶の製造方法を替えた一変形例について説明する。
【００４８】
上記製造方法では、ＳｉＣ混晶を選択エピタキシャル成長により形成したが、Ｓｉ結晶に炭素とボロンをイオン注入することにより、高濃度のｐ型の半導体領域１０４を形成してもよい。図６は、製造方法における各工程での光電変換素子１００の構成を示す断面図である。図６（ａ）、（ｂ）は、図３（ａ）、（ｂ）と同様であるので説明を省略する。
【００４９】
ｎ型の半導体領域１０３を形成後、図６（ｃ）に示すように、半導体領域１０３上に、ＳｉＣ混晶１１３をＳｉにＣイオンを注入することにより形成する。その際、ＳｉＣ混晶１１３におけるＣの濃度が０〜１０％程度の範囲となるように調整する。具体例を挙げると、ＳｉＣ混晶１１３におけるＣの濃度を０から徐々に増やし、シリコン基板１０１表面で、Ｃの濃度がほぼ１０％になるように調整する。
【００５０】
ＳｉＣ混晶１１３の厚さに関しては、当該厚さが薄すぎると、成膜時の膜厚制御が困難となる一方、ＳｉＣ混晶１１３の厚さが厚すぎると、光の吸収抑制効果が低下してしまう。そこで、ＳｉＣ混晶１１３の厚さに関しては、アニール後の厚さが、０．１μm〜０．３μmであることが好ましく、より好ましくは、０．２μｍである。これにより、光の吸収を抑制しつつ、膜厚制御も容易に行うことができる。
【００５１】
次に、図６（ｄ）に示すように、ＳｉＣ混晶１１３に、当該ＳｉＣ混晶１１３をｐ型にするための不純物としてボロンをイオン注入により添加する。ドーピング濃度は、例えば１×１０１８〜１×１０１９ｃｍ−３である。これにより、ＳｉＣ混晶からなる高濃度のｐ型の半導体領域１０４が形成される。なお、ＳｉＣ混晶をイオン注入により形成する場合には、イオン注入後にアニールを必要とするため、半導体領域１０６形成前に、半導体領域１０３、１０４を形成しておく必要がある。
【００５２】
図６（ｄ）以降の処理については、図４（ｄ）以降の処理と同様であるので、ここでは説明を省略する。
＜その他の変形例＞
（１）光電変換素子としてＣＣＤ型の固体撮像素子を例に挙げて説明したが、光電変換素子は、これに限らず、例えばＣＭＯＳ型の固体撮像素子であってもよいし、ＣＣＤ型やＭＯＳ型の固体撮像素子の他に、例えば青色光を利用した光ピックアップ装置に用いられるOEICであってもよい。ＣＭＯＳ型の固体撮像素子やOEICであっても、ウェル領域とのｐｎ接合によりフォトダイオードを構成する半導体領域上に、ＳｉＣ混晶、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＧａＮの何れかからなる半導体領域を形成することで、半導体基板の表面付近での光の吸収が抑制され、光の感度が向上する。
【産業上の利用可能性】
【００５３】
本発明は、ＣＣＤ型やＭＯＳ型の固体撮像素子、および光ピックアップ装置に用いられるOEIC等に広く適用可能である。
【符号の説明】
【００５４】
１０１ シリコン基板
１０２ ウェル領域
１０３ 半導体領域
１０４ 混晶の半導体領域
１０５ 半導体領域
１０６ 半導体領域
１０７ 素子分離領域
１０８ 素子分離領域
１０９ ゲート絶縁膜
１１０ 転送電極
１１１ 遮光膜
１１２ 層間絶縁膜
１１３ ＳｉＣ混晶
【技術分野】
【０００１】
本発明は、埋め込み型のフォトダイオードを有する光電変換素子とその製造方法に関する。
【背景技術】
【０００２】
この種の光電変換素子の一例としての固体撮像素子は、デジタルカメラや携帯電話機等に用いられている。同素子の構成の一例を説明する。図７は、特許文献１に記載の、半導体材料にシリコン（Ｓｉ）を用いた固体撮像素子１０の構成を示す部分断面図である。図７に示すように、特許文献１の固体撮像素子１０は、ｐ型半導体基板１と、ｐ型半導体基板１上に形成された絶縁膜２を含んで構成される。
【０００３】
ｐ型半導体基板１内には、当該ｐ型半導体基板１とのｐｎ接合によりフォトダイオードを構成するｎ型不純物層４が形成され、このｎ型不純物層４上に高濃度のｐ型不純物層５が形成されている。一方、ｎ型不純物層４からｐ型半導体基板１の主面方向に離れた領域には、蓄積ダイオードを構成するｎ型不純物層６が形成されている。
【０００４】
ｐ型半導体基板１における、ｎ型不純物層４とｎ型不純物層６に挟まれた領域上には、シリコン酸化膜（ＳｉＯ２膜）を介してゲート電極３が形成され、ｎ型不純物層４に蓄積された電荷は、当該ゲート電極３に電圧が印加されることで、ｎ型不純物層６に転送され、蓄積される。
【０００５】
ｎ型不純物層６上には金属配線７が形成され、金属配線７は、増幅トランジスタのゲート電極（不図示）に接続されている。
ところで、特許文献１の固体撮像素子１０に入射する光は、その波長によって吸収される深さが異なる。具体的には、波長が短い光ほど、ｐ型半導体基板１の表面に近い領域で吸収される。固体撮像素子１０のように、半導体材料にシリコンを用いた固体撮像素子では、入射した赤色光の半分を吸収するために、ｐ型半導体基板１の表面から深さ（厚み）方向に３．０μｍの深さが必要であるのに対し、青色光では、ｐ型半導体基板１の表面から深さ方向に、わずか０．３μｍの深さがあれば十分であることが知られている。したがって、固体撮像素子１０に入射された青色光は、赤色光に比べ、ｐ型半導体基板１の表面付近で、より多くの電子−正孔対を発生させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１２４４３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体基板の表面付近で電子−正孔対が発生したとしても、発生した電子は、不純物層に蓄積される前に、当該基板の表面付近で再結合し易い。半導体基板の表面には、結晶の断絶による未結合手や当該表面に吸着した不純物が存在するためである。そのため、例えば青色光などの短波長が吸収されることにより発生した電子の一部は、光電流として取り出すことができず、その結果、固体撮像素子１０における短波長光の感度が、例えば赤色光などの長波長に比べて低くなっているのが現状である。
【０００８】
以上は、光電変換素子の一例として固体撮像素子について説明したが、固体撮像素子以外に、光ピックアップ装置に用いられるOEIC（Optical Electrical Integrated Circuit）についても同様の課題が生じる。
【０００９】
そこで、本発明は、光の感度を向上させた光電変換素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の一態様である光電変換素子は、半導体基板と、前記半導体基板内に形成されたウェル領域と、前記ウェル領域内に形成された受光部を有し、前記受光部は第一の半導体領域と第二の半導体領域を有し、前記第二の半導体領域は前記第一の半導体領域よりも前記半導体基板の表面側に位置し、前記第二の半導体領域の禁制帯幅は、前記第一の半導体領域の禁制帯幅よりも広いことを特徴とする。
【発明の効果】
【００１１】
本発明の一態様に係る光電変換素子では、前記第一の半導体領域よりも前記半導体基板の表面側の領域に位置する第二の半導体領域の禁制帯幅が、前記第一の半導体領域の禁制帯幅よりも広くなっている。
【００１２】
したがって、第二の半導体領域では、第一の半導体領域よりも光が吸収されにくい。そのため、半導体基板の表面に近い第二の半導体領域における光の吸収が抑制され、当該光が半導体基板内部、すなわち前記第一の半導体領域で吸収され易くなる。その結果、半導体基板の表面付近での電荷の再結合が抑制されるため、光の感度が向上する。
【００１３】
また、第二の半導体領域の禁制帯幅が、前記第一の半導体領域の禁制帯幅よりも広いため、半導体基板表面への電荷の拡散を抑制するとともに、熱励起による電子−正孔対の発生を低減することができる。その結果、低雑音特性が得られる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１の光電変換素子１００の構成を示す部分断面図である。
【図２】青色光が吸収される深さをＳｉ結晶とＳｉＣ混晶で比較した図である。
【図３】光電変換素子１００の製造工程の一部分を示す図である。
【図４】光電変換素子１００の製造工程のうち図３で示す部分に後続する部分を示す図である。
【図５】光電変換素子１００の製造工程のうち図４で示す部分に後続する部分を示す図である。
【図６】光電変換素子１００の製造工程の一部分を示す図である。
【図７】特許文献１の固体撮像素子１０の構成を示す部分断面図である。
【発明を実施するための形態】
【００１５】
以下では、光電変換素子としてＣＣＤ型の固体撮像素子を例に挙げて説明する。
＜実施の形態１＞
１−１．光電変換素子の構成
−概略構成−
図１は、実施の形態１の光電変換素子１００の構成を示す部分断面図である。光電変換素子１００は、図１に示すように、半導体基板としてシリコン基板１０１と、シリコン基板１０１上に形成されたゲート絶縁膜１０９と、ゲート絶縁膜１０９上に選択的に形成された転送電極１１０と、転送電極１１０上に形成された遮光膜１１１と、遮光膜１１１を覆うようにゲート絶縁膜１０９上に形成された、シリコン酸化膜からなる層間絶縁膜１１２を含んで構成される。
【００１６】
ゲート絶縁膜１０９は例えばシリコン酸化膜からなり、転送電極１１０は例えばポリシリコンからなり、遮光膜１１１は例えば金属からなるとしてよい。
シリコン基板１０１は例えばｎ型のシリコン基板である。シリコン基板１０１内には、ウェル領域１０２が形成されている。以下、ウェル領域１０２について説明する。
【００１７】
−ウェル領域１０２−
ウェル領域１０２は例えばｐ型のウェル領域である。ウェル領域１０２内における、上方に遮光膜１１１が形成されていない部分（以下、「受光部１０２ｂ」とも記す。）には、当該ウェル領域１０２とのｐｎ接合によりフォトダイオードを構成する、第一の半導体領域として半導体領域１０３が形成され、この半導体領域１０３上に、第二の半導体領域として半導体領域１０４が形成されている。すなわち、半導体領域１０３は、ウェル領域１０２内における、シリコン基板１０１の表面から離れた内部領域に形成され（所謂、埋め込み型フォトダイオード。）、当該半導体領域１０３よりもシリコン基板１０１の表面側に半導体領域１０４が形成されている。
【００１８】
なお、ここでは、ウェル領域１０２内にｐｎ接合によるフォトダイオードが形成された例を示しているが、ｐｎ接合界面に絶縁体を挿入するｐｉｎ接合によるフォトダイオードが形成された構成であってもよい。
【００１９】
半導体領域１０３は例えばｎ型の半導体領域、半導体領域１０４は例えばｐ型の半導体領域であり、半導体領域１０４は高濃度のｐ型の半導体領域としてもよい。
一方、半導体領域１０３からシリコン基板１０１の主面方向に離れた領域には、半導体領域１０５が形成され、この半導体領域１０５上に半導体領域１０６が形成されている。
【００２０】
半導体領域１０３と半導体領域１０４の界面付近には、半導体領域１０６側に、素子分離領域１０７が、半導体領域１０６側とは反対側に、素子分離領域１０８がそれぞれ形成されている。
【００２１】
半導体領域１０５は例えばｐ型の半導体領域、半導体領域１０６は例えばｎ型の半導体領域である。また、素子分離領域１０７および素子分離領域１０８は例えばｐ型の素子分離領域であり、素子分離領域１０８は高濃度のｐ型の素子分離領域としてもよい。
【００２２】
このような光電変換素子１００において、光電変換により発生した電子は、ｎ型の半導体領域１０３で蓄積され、転送電極１０６に読み出し電圧が印加されることで、ｎ型の半導体領域１０６に読み出され、転送される。
【００２３】
続いて、半導体領域１０４の詳細について説明する。
−半導体領域１０４−
半導体領域１０４は、Ｓｉよりも禁制帯幅が大きい、例えばＳｉと炭素（Ｃ）との混晶（以下、「ＳｉＣ混晶」と記す。）であり、不純物をドープして例えばｐ型としている。同領域１０４のＳｉＣ混晶は、半導体領域１０３と半導体領域１０４の界面（以下、「Ｓｉ−ＳｉＣ界面」とも記す。）から、半導体基板１０１の表面にかけて、Ｓｉに対するＣの割合（ここで、Ｃの割合とは、ＳｉＣ混晶における、Ｓｉ原子に対するＣ原子の組成比である）を変化させてもよい。例えば、半導体基板１０１の表面から浅い位置におけるＳｉに対するＣの割合のほうが、半導体基板１０１の表面から深い位置におけるＳｉに対するＣの割合よりも高くなるよう変化させてもよい。これは、半導体基板１０１の表面付近で広い禁制帯幅を実現しつつ、Ｓｉ−ＳｉＣ界面における、格子定数ミスマッチによる電荷の再結合を抑制するためである。通常、Ｓｉの方がＳｉＣ混晶よりも格子定数は大きいので、半導体領域１０４におけるＣの割合は、具体的には、０〜１０％程度の範囲であることが好ましく、Ｓｉ−ＳｉＣ界面ではほぼ０％、半導体領域１０４とゲート絶縁膜１０９の界面（以下、「Ｓｉ−ＳｉＯ２界面」とも記す。）では１０％程度となるように連続的に変化させることがより好ましい。
【００２４】
なお、Ｓｉ−ＳｉＣ界面におけるＣの濃度は、Ｓｉ−ＳｉＣ界面における電荷の再結合を抑制できるのでれば、格子定数ミスマッチが起こりにくい低Ｃ濃度、例えば５％以下でＳｉ−ＳｉＣ界面を形成してもよい。この場合、Ｓｉ−ＳｉＣ界面では、Ｓｉに対して、格子定数が縮まる方向に力が働くため、Ｓｉの禁制帯幅を広げる効果がある。その結果、シリコン基板１０１の表面における光の吸収が抑制され、感度が向上するとともに、熱励起起因の暗電流による雑音も低減することができる。
【００２５】
また、Ｓｉ結晶の禁制帯幅が１．１ｅＶであるのに対し、ＳｉＣ混晶の禁制帯幅は、例えば、３Ｃ‐ＳｉＣの場合は２．２３ｅＶ、４Ｈ‐ＳｉＣの場合は３．２６ｅＶ、６Ｈ‐ＳｉＣの場合は２．９３ｅＶである。したがって、Ｓｉ結晶とＳｉＣ混晶では、光が吸収される深さが異なる。図２は、青色光である波長４５０ｎｍの光が吸収される深さをＳｉ結晶とＳｉＣ混晶（６Ｈ‐ＳｉＣ）で比較した図である。縦軸は、青色光の光強度Ｉ／Ｉｏを示す。Ｉは、透過光の強度であり、Ｉｏは、表面における光（すなわち入射光）の強度である。ただし、表面における光の反射を無視する。横軸は、基板表面からの深さ（μｍ）を示す。
【００２６】
図２に示すように、青色光である波長４５０ｎｍの光では、Ｓｉ結晶に対しては、基板表面からわずか約０．３μｍで、その光強度が略半分になっている。一方、ＳｉＣ混晶に対しては、基板表面から約３μｍまではほとんど光強度が変化せず、その後、１０μｍまでに若干低下する程度である。つまり、ＳｉＣ混晶よりもＳｉ結晶の方が、はるかに、基板表面で青色光が吸収されやすいことを示している。
【００２７】
そのため、ＳｉＣ混晶からなる半導体領域１０４では、当該領域１０４がＳｉ結晶からなる場合に比べ、電子が励起されにくいと言える。よって、半導体領域１０４での光電変換が抑制され、入射光が当該領域１０４を透過し易くなる。そして、半導体領域１０４を透過した光は、当該半導体領域１０３で主に吸収されることになる。半導体領域１０３の禁制帯幅が１．１ｅＶであるのに対し、波長４５０ｎｍの光のフォトンエネルギーは２．７５ｅＶであり、当該フォトンエネルギーが半導体領域１０３の禁制帯幅より大きいためである。
【００２８】
このように、半導体領域１０３よりもシリコン基板１０１表面に近い半導体領域１０４を、ＳｉＣ混晶から構成することにより、シリコン基板１０１の表面付近での光電変換を抑制することができるので、当該表面付近での電子の再結合を抑制することができる。その結果、入射光は、半導体領域１０３で主に吸収されることになる。赤色光など比較的長波長の光は、青色光など短波長の光に比べて物質への光の進入長が長く、特に短波長ほど表面で吸収されやすいので、本実施例のような構成とすることで、特に短波長の光の感度を向上させることができる。
【００２９】
加えて、半導体領域１０４をＳｉＣ混晶から構成することにより、低雑音特性が得られる。これには、次の二つの理由が挙げられる。まず第１に、ＳｉＣ混晶の禁制帯幅がＳｉ結晶の禁制帯幅より広いために、シリコン基板１０１表面への電荷の拡散が抑制されるためである。第２に、ＳｉＣ混晶の禁制帯幅がＳｉ結晶の禁制帯幅より広いために、シリコン基板１０１の表面付近において、雑音の原因となる、熱励起による電子−正孔対の発生が低減されるためである。
【００３０】
また、半導体領域１０４には、例えばボロンがドーピングされており、そのドーピング濃度は、１×１０１８〜１×１０１９ｃｍ−３とするのが好ましい。空乏層が半導体領域１０４側に拡がるのを抑制するためである。
【００３１】
続いて、半導体領域１０４がＳｉＣ混晶からなることで得られる反射防止機能について説明する。
−反射防止機能−
光電変換素子１００では、Ｓｉ結晶からなる半導体領域１０３上に、ＳｉＣ混晶からなる半導体領域１０４が形成され、当該半導体領域１０４上に、ＳｉＯ２からなるゲート絶縁膜１０９および層間絶縁膜１１２が形成されている。
【００３２】
ここで、ＳｉＯ２、ＳｉＣ、Ｓｉの屈折率をそれぞれ、ｎ１、ｎ２、ｎ３とすると、ｎ１＝１．４５、ｎ２＝２．６５、ｎ３＝３．８５であり、ｎ１＜ｎ２＜ｎ３の関係が成立する。したがって、光が、ＳｉＯ２→ＳｉＣ→Ｓｉと進む場合、ＳｉＯ２表面とＳｉＯ２−ＳｉＣ界面で反射する。そこで、振幅が同一で、かつ、位相が１８０度異なる２つの反射光を、互いに干渉させるよう、ゲート絶縁膜１０９および層間絶縁膜１１２の膜厚を調整することで、反射を防止することができる。
【００３３】
このように、ＳｉＣはＳｉよりも低屈折率であり、かつ、ＳｉＯ２よりも高屈折率であるため、半導体領域１０４を反射防止膜として機能させることができる。
また、ＳｉＣの上に更に反射防止膜として例えばＳｉＮを形成すると、さらに高い反射防止機能を発揮することができる。
【００３４】
なお、Ｓｉよりも広い禁制帯幅を有する半導体材料として、ＳｉＣを例に挙げて説明したが、Ｓｉ上に成長可能で、かつ、Ｓｉよりも広い禁制帯幅を有する半導体材料、例えば、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＧａＮ等であっても、同様の効果を得ることができる。このうち、ＧａＰの格子定数は、５．４５Åであり、Ｓｉの格子定数５．４３Åとほぼ同一である。そのため、Ｓｉ上にＧａＰを形成しても、格子定数ミスマッチが発生しにくく、ＧａＰ−Ｓｉの界面再結合速度を低く抑えることができるため有用である。
１−２．光電変換素子の製造方法
続いて、光電変換素子１００の製造方法について説明する。図３〜６は、光電変換素子１００の製造工程を示す図である。
【００３５】
まず、図３（ａ）に示すように、ｎ型のシリコン基板１０１内に、ｐ型のウェル領域１０２をイオン注入（不純物を、例えばボロンとする。）等により形成した後、図３（ｂ）に示すように、ｐ型のウェル領域１０２内に、ｎ型の半導体領域１０３をイオン注入（不純物を、例えばリンとする。）等により形成する。
【００３６】
次に、図３（ｃ）に示すように、シリコン基板１０１を熱酸化し、シリコン基板１０１表面にＳｉＯ２膜１０１ａを形成する。ＳｉＯ２膜１０１ａの膜厚は、５０ｎｍ以下である。
【００３７】
ＳｉＯ２膜１０１ａの形成後、図３（ｄ）に示すように、ＳｉＯ２膜１０１ａにおける、半導体領域１０３の上方に当たる部分をドライエッチングで取り除く。これにより、半導体領域１０３の上方に当たる部分が露出し、シリコン基板１０１表面には、ＳｉＯ２膜１０１ｂが残存する。そして、図４（ａ）に示すように、ＳｉＯ２膜１０１ａの一部が除去されたことで露出した半導体領域１０３をドライエッチングし、ウェル領域１０２に溝１０２ａを形成する。溝１０２ａの深さは、形成すべき半導体領域１０４の膜厚を考慮して適宜決定する。
【００３８】
次に、溝１０２ａ内に、ＳｉＣ混晶を選択エピタキシャル成長させる。この際、成長温度は、５００°Ｃ程度とし、ＳｉＣ混晶の成長膜厚の増加とともに、ＳｉＣ混晶におけるＣの濃度を０〜１０％の範囲で調整する。具体例を挙げると、ＳｉＣ混晶におけるＣの濃度を０から徐々に増やし、シリコン基板１０１表面で、Ｃの濃度が１０％になるように調整する。
【００３９】
ＳｉＣ混晶の厚さに関しては、当該厚さが薄すぎると、成膜時の膜厚制御が困難となる一方、ＳｉＣ混晶の厚さが厚すぎると、光の吸収抑制効果が低下してしまう。そこで、ＳｉＣ混晶の厚さは、０．１μm〜０．３μmとすることが好ましく、より好ましくは、０．２μｍである。これにより、光の吸収を抑制しつつ、膜厚制御も容易に行うことができる。
【００４０】
また、ＳｉＣ混晶は、母体基板材料のＳｉをベースに作られるため、母体基板材料との間で不具合が生じ難い。加えて、全く異なる材料を一から作るよりも、プロセスがシンプルになり、余計な汚染も少なくすることができるという効果を有する。
【００４１】
続いて、ＳｉＣ混晶のｐ型半導体化のため、エピタキシャル成長中に、例えばボロンを含有させる。ドーピング濃度は、上述のように、１×１０１８〜１×１０１９ｃｍ−３である。この濃度では、ＳｉＣ混晶内に広がる空乏層幅は、０．１μｍより狭くなり、空乏層は基板表面までは到達しない。加えて、ボロンは、ＳｉＣに拡散しにくい性質があるため、光の吸収を抑制するために効果的な薄膜のｐ型のＳｉＣ混晶を形成するのに有利である。
【００４２】
以上により、図４（ｂ）に示すように、溝１０２ａ内に、高濃度のｐ型の半導体領域１０４を形成することができる。すなわち、半導体領域１０３と接するように、半導体基板１０１の表面側に半導体領域１０４を形成することができる。
【００４３】
なお、ここでは、ＳｉＣ混晶を選択エピタキシャル法で成長させたが、シリコン基板１０１全面にＳｉＣ混晶をエピタキシャル成長させた後、ＳｉＯ２膜１０１ａ上のＳｉＣ混晶を取り除く方法も適用可能である。
【００４４】
次に、図４（ｃ）に示すように、ＳｉＯ２膜１０１ｂを除去した後、図４（ｄ）に示すように、ウェル領域１０２内に、ｐ型の半導体領域１０５、ｎ型の半導体領域１０６、ｐ型の素子分離領域１０７、および高濃度のｐ型の素子分離領域１０８を、それぞれイオン注入等により形成する。その後、シリコン基板１０１を再び熱酸化することで、ＳｉＯ２膜からなるゲート絶縁膜１０９を形成し、ゲート絶縁膜１０９上における、ｎ型の半導体領域１０６およびｐ型の素子分離領域１０７、１０８に当たる部分に、例えばポリシリコンからなる転送電極１１０を形成する（図５（ａ））。図５（ｂ）に示すように、転送電極１１０上に遮光膜１１１を形成した後、図５（ｃ）に示すように、当該遮光膜１１１を覆うようにゲート絶縁膜１０９上に層間絶縁膜１１２を形成する。
【００４５】
なお、半導体領域１０３上に、ＳｉＣ混晶からなる半導体領域１０４を形成しているため、ここでは、フォトダイオードの受光面に反射防止膜を形成していないが、別途、反射防止膜を形成してもよいことは言うまでもない。反射防止膜の材料としては、例えば、ＳｉＮが挙げられる。層間絶縁膜１１２後、配線工程、オンチップフィルター形成工程等を経る。
【００４６】
以上のように、本実施の形態における光電変換素子１００の製造方法では、ＳｉＣ混晶からなる半導体領域１０４を半導体領域１０３上に形成しているので、反射防止膜を省略することができ、工程削減によるコスト削減を実現できる。
【００４７】
以上、本発明に係る光電変換素子について、実施の形態に基づいて説明したが、本発明は、上記実施の形態に限られないことは勿論である。
＜変形例１＞
ＳｉＣ混晶の製造方法を替えた一変形例について説明する。
【００４８】
上記製造方法では、ＳｉＣ混晶を選択エピタキシャル成長により形成したが、Ｓｉ結晶に炭素とボロンをイオン注入することにより、高濃度のｐ型の半導体領域１０４を形成してもよい。図６は、製造方法における各工程での光電変換素子１００の構成を示す断面図である。図６（ａ）、（ｂ）は、図３（ａ）、（ｂ）と同様であるので説明を省略する。
【００４９】
ｎ型の半導体領域１０３を形成後、図６（ｃ）に示すように、半導体領域１０３上に、ＳｉＣ混晶１１３をＳｉにＣイオンを注入することにより形成する。その際、ＳｉＣ混晶１１３におけるＣの濃度が０〜１０％程度の範囲となるように調整する。具体例を挙げると、ＳｉＣ混晶１１３におけるＣの濃度を０から徐々に増やし、シリコン基板１０１表面で、Ｃの濃度がほぼ１０％になるように調整する。
【００５０】
ＳｉＣ混晶１１３の厚さに関しては、当該厚さが薄すぎると、成膜時の膜厚制御が困難となる一方、ＳｉＣ混晶１１３の厚さが厚すぎると、光の吸収抑制効果が低下してしまう。そこで、ＳｉＣ混晶１１３の厚さに関しては、アニール後の厚さが、０．１μm〜０．３μmであることが好ましく、より好ましくは、０．２μｍである。これにより、光の吸収を抑制しつつ、膜厚制御も容易に行うことができる。
【００５１】
次に、図６（ｄ）に示すように、ＳｉＣ混晶１１３に、当該ＳｉＣ混晶１１３をｐ型にするための不純物としてボロンをイオン注入により添加する。ドーピング濃度は、例えば１×１０１８〜１×１０１９ｃｍ−３である。これにより、ＳｉＣ混晶からなる高濃度のｐ型の半導体領域１０４が形成される。なお、ＳｉＣ混晶をイオン注入により形成する場合には、イオン注入後にアニールを必要とするため、半導体領域１０６形成前に、半導体領域１０３、１０４を形成しておく必要がある。
【００５２】
図６（ｄ）以降の処理については、図４（ｄ）以降の処理と同様であるので、ここでは説明を省略する。
＜その他の変形例＞
（１）光電変換素子としてＣＣＤ型の固体撮像素子を例に挙げて説明したが、光電変換素子は、これに限らず、例えばＣＭＯＳ型の固体撮像素子であってもよいし、ＣＣＤ型やＭＯＳ型の固体撮像素子の他に、例えば青色光を利用した光ピックアップ装置に用いられるOEICであってもよい。ＣＭＯＳ型の固体撮像素子やOEICであっても、ウェル領域とのｐｎ接合によりフォトダイオードを構成する半導体領域上に、ＳｉＣ混晶、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＧａＮの何れかからなる半導体領域を形成することで、半導体基板の表面付近での光の吸収が抑制され、光の感度が向上する。
【産業上の利用可能性】
【００５３】
本発明は、ＣＣＤ型やＭＯＳ型の固体撮像素子、および光ピックアップ装置に用いられるOEIC等に広く適用可能である。
【符号の説明】
【００５４】
１０１ シリコン基板
１０２ ウェル領域
１０３ 半導体領域
１０４ 混晶の半導体領域
１０５ 半導体領域
１０６ 半導体領域
１０７ 素子分離領域
１０８ 素子分離領域
１０９ ゲート絶縁膜
１１０ 転送電極
１１１ 遮光膜
１１２ 層間絶縁膜
１１３ ＳｉＣ混晶
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板内に形成されたウェル領域と、
前記ウェル領域内に形成された受光部を有し、
前記受光部は第一の半導体領域と第二の半導体領域を有し、
前記第二の半導体領域は前記第一の半導体領域よりも前記半導体基板の表面側に位置し、
前記第二の半導体領域の禁制帯幅は、前記第一の半導体領域の禁制帯幅よりも広い
ことを特徴とする光電変換素子。
【請求項２】
前記半導体基板はＳｉから成り、
前記第二の半導体領域はＳｉＣ混晶から成る
ことを特徴とする請求項１に記載の光電変換素子。
【請求項３】
前記第二の半導体領域に形成されるＳｉＣ混晶は、前記半導体基板の表面から浅い位置におけるＳｉに対するＣの割合のほうが、前記半導体基板の表面から深い位置におけるＳｉに対するＣの割合よりも高い
ことを特徴とする請求項２に記載の光電変換素子。
【請求項４】
前記第二の半導体領域におけるＣの割合は、１０パーセント以下である
ことを特徴とする請求項２に記載の光電変換素子。
【請求項５】
前記半導体基板はＳｉから成り、
前記第二の半導体領域は、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＧａＮのいずれかの混晶から成る
ことを特徴とする請求項１記載の光電変換素子。
【請求項６】
前記第二の半導体領域は０．１μｍ以上の深さを有する
ことを特徴とする請求項１〜５のいずれか１項に記載の光電変換素子。
【請求項７】
前記第一の半導体領域の導電型はｎ型であり、前記第二の半導体領域の導電型はｐ型である
ことを特徴とする請求項１〜６のいずれか１項に記載の光電変換素子。
【請求項８】
半導体基板内に、ウェル領域を形成する第一工程と、
前記ウェル領域内に、受光部である第一の半導体領域を形成する第二工程と、
前記ウェル領域内における前記第一の半導体領域と接するように、前記半導体基板の表面側に前記第一の半導体領域の禁制帯幅よりも禁制帯幅が広い第二の半導体領域を形成する第三工程と
を有することを特徴とする光電変換素子の製造方法。
【請求項９】
前記第三工程は、前記第一の半導体領域よりも禁制帯幅が広い第二の半導体領域を形成する工程と、
前記第二の半導体領域を前記第一の半導体領域の導電型とは異なる導電型にする工程を含む
ことを特徴とする請求項８に記載の光電変換素子の製造方法。
【請求項１０】
前記半導体基板は、Ｓｉからなり、
前記第三工程では、前記第二の半導体領域としてＳｉＣ混晶を形成する
ことを特徴とする請求項８又は９に記載の光電変換素子の製造方法。
【請求項１１】
前記第三工程において、前記半導体基板の表面から浅い位置におけるＳｉに対するＣの割合のほうが、深い位置におけるＳｉに対するＣの割合よりも高くなるように、前記ＳｉＣ混晶を形成する
ことを特徴とする請求項１０に記載の光電変換素子の製造方法。
【請求項１２】
前記第三工程において、Ｃの割合が、１０パーセント以下となるように、前記ＳｉＣ混晶を形成する
ことを特徴とする請求項１０に記載の光電変換素子の製造方法。
【請求項１３】
前記第三工程において、前記ＳｉＣ混晶をエピタキシャル成長によって形成する
ことを特徴とする請求項１０〜１２のうちいずれか１項に記載の光電変換素子の製造方法。
【請求項１４】
前記第三工程において、前記ＳｉＣ混晶をイオン注入によって形成する
ことを特徴とする請求項１０〜１２のうちいずれか１項に記載の光電変換素子の製造方法。
【請求項１５】
前記半導体基板は、Ｓｉからなり、
前記第三工程では、前記第二の半導体領域としてＧａＰ、ＧａＡｓ、ＩｎＰ、ＧａＮのいずれかの混晶を形成する
ことを特徴とする請求項８又は９に記載の光電変換素子の製造方法。
【請求項１６】
前記第二の半導体領域は０．１μｍ以上の深さを有する
ことを特徴とする請求項８〜１５のいずれか１項に記載の光電変換素子の製造方法。
【請求項１７】
前記第一の半導体領域の導電型はｎ型であり、前記第二の半導体領域の導電型はｐ型である
ことを特徴とする請求項８〜１６のいずれか１項に記載の光電変換素子の製造方法。
【請求項１】
半導体基板と、
前記半導体基板内に形成されたウェル領域と、
前記ウェル領域内に形成された受光部を有し、
前記受光部は第一の半導体領域と第二の半導体領域を有し、
前記第二の半導体領域は前記第一の半導体領域よりも前記半導体基板の表面側に位置し、
前記第二の半導体領域の禁制帯幅は、前記第一の半導体領域の禁制帯幅よりも広い
ことを特徴とする光電変換素子。
【請求項２】
前記半導体基板はＳｉから成り、
前記第二の半導体領域はＳｉＣ混晶から成る
ことを特徴とする請求項１に記載の光電変換素子。
【請求項３】
前記第二の半導体領域に形成されるＳｉＣ混晶は、前記半導体基板の表面から浅い位置におけるＳｉに対するＣの割合のほうが、前記半導体基板の表面から深い位置におけるＳｉに対するＣの割合よりも高い
ことを特徴とする請求項２に記載の光電変換素子。
【請求項４】
前記第二の半導体領域におけるＣの割合は、１０パーセント以下である
ことを特徴とする請求項２に記載の光電変換素子。
【請求項５】
前記半導体基板はＳｉから成り、
前記第二の半導体領域は、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＧａＮのいずれかの混晶から成る
ことを特徴とする請求項１記載の光電変換素子。
【請求項６】
前記第二の半導体領域は０．１μｍ以上の深さを有する
ことを特徴とする請求項１〜５のいずれか１項に記載の光電変換素子。
【請求項７】
前記第一の半導体領域の導電型はｎ型であり、前記第二の半導体領域の導電型はｐ型である
ことを特徴とする請求項１〜６のいずれか１項に記載の光電変換素子。
【請求項８】
半導体基板内に、ウェル領域を形成する第一工程と、
前記ウェル領域内に、受光部である第一の半導体領域を形成する第二工程と、
前記ウェル領域内における前記第一の半導体領域と接するように、前記半導体基板の表面側に前記第一の半導体領域の禁制帯幅よりも禁制帯幅が広い第二の半導体領域を形成する第三工程と
を有することを特徴とする光電変換素子の製造方法。
【請求項９】
前記第三工程は、前記第一の半導体領域よりも禁制帯幅が広い第二の半導体領域を形成する工程と、
前記第二の半導体領域を前記第一の半導体領域の導電型とは異なる導電型にする工程を含む
ことを特徴とする請求項８に記載の光電変換素子の製造方法。
【請求項１０】
前記半導体基板は、Ｓｉからなり、
前記第三工程では、前記第二の半導体領域としてＳｉＣ混晶を形成する
ことを特徴とする請求項８又は９に記載の光電変換素子の製造方法。
【請求項１１】
前記第三工程において、前記半導体基板の表面から浅い位置におけるＳｉに対するＣの割合のほうが、深い位置におけるＳｉに対するＣの割合よりも高くなるように、前記ＳｉＣ混晶を形成する
ことを特徴とする請求項１０に記載の光電変換素子の製造方法。
【請求項１２】
前記第三工程において、Ｃの割合が、１０パーセント以下となるように、前記ＳｉＣ混晶を形成する
ことを特徴とする請求項１０に記載の光電変換素子の製造方法。
【請求項１３】
前記第三工程において、前記ＳｉＣ混晶をエピタキシャル成長によって形成する
ことを特徴とする請求項１０〜１２のうちいずれか１項に記載の光電変換素子の製造方法。
【請求項１４】
前記第三工程において、前記ＳｉＣ混晶をイオン注入によって形成する
ことを特徴とする請求項１０〜１２のうちいずれか１項に記載の光電変換素子の製造方法。
【請求項１５】
前記半導体基板は、Ｓｉからなり、
前記第三工程では、前記第二の半導体領域としてＧａＰ、ＧａＡｓ、ＩｎＰ、ＧａＮのいずれかの混晶を形成する
ことを特徴とする請求項８又は９に記載の光電変換素子の製造方法。
【請求項１６】
前記第二の半導体領域は０．１μｍ以上の深さを有する
ことを特徴とする請求項８〜１５のいずれか１項に記載の光電変換素子の製造方法。
【請求項１７】
前記第一の半導体領域の導電型はｎ型であり、前記第二の半導体領域の導電型はｐ型である
ことを特徴とする請求項８〜１６のいずれか１項に記載の光電変換素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１２９２５０（Ｐ２０１２−１２９２５０Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７７２８５（Ｐ２０１０−２７７２８５）
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]