半導体プロセス制御装置及び制御方法
【課題】デバイス構造変動原因を試作を行う前に検知し、安定した半導体プロセスを実現する半導体プロセス制御装置を提供する。
【解決手段】酸化炉１の設置されたＣＲ内の気圧値を測定する気圧値測定部２と、気圧値測定部２で測定された気圧値の変動によるデバイス構造変動を抑制する酸化時間変動値をプロセス条件に応じて与える熱処理時間変動値算出部３と、酸化炉１における熱処理において、酸化炉１内の昇温時間を経た後の熱処理時間に、前記算出された熱処理時間変動値を付加して半導体製造プロセスを制御する制御部４から構成される。熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴはΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２である。
【解決手段】酸化炉１の設置されたＣＲ内の気圧値を測定する気圧値測定部２と、気圧値測定部２で測定された気圧値の変動によるデバイス構造変動を抑制する酸化時間変動値をプロセス条件に応じて与える熱処理時間変動値算出部３と、酸化炉１における熱処理において、酸化炉１内の昇温時間を経た後の熱処理時間に、前記算出された熱処理時間変動値を付加して半導体製造プロセスを制御する制御部４から構成される。熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴはΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセス制御装置及び制御方法に係わり、特に半導体プロセスにおいて安定した半導体デバイス構造を実現するものに関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化が進むに従って、微細半導体デバイスを構成する酸化膜厚やＣＶＤ膜厚等の微小なばらつきが回路の不正な動作を生じさせ、製品の歩留りを低下させている。
【０００３】
従来の半導体製造装置は、環境の気圧の影響を受けることにより熱酸化膜又は常圧ＣＶＤ膜の膜厚のばらつきを生じ、半導体デバイス構造の変動による半導体回路特性の不安定性を招いていた。以下、熱酸化炉の場合を例として従来技術とその問題点を説明する。
【０００４】
熱酸化膜の厚さは、酸化雰囲気中の酸化ガス圧、酸化温度、酸化時間等によって制御されるが、酸化ガス圧は熱酸化炉の置かれた環境の気圧の影響を受ける。即ち、環境の気圧が高い場合には酸化ガス圧も高くなり、酸化剤の密度が高くなるため酸化速度が早くなる。また、逆に環境の気圧が低い場合には酸化ガス圧は低くなり、酸化速度が遅くなる。このため、熱酸化炉において酸化時の工程制御パラメータを一定に保持して酸化を行っても、環境の気圧の変動に起因した酸化速度の変動が起こり、酸化膜厚のばらつきが生じていた。
【０００５】
図６は従来の膜厚制御の工程を説明する図である。膜厚ばらつきを抑制するためには、所定の時間間隔をおいて行われる品質チェック（以下ＱＣと称する）において、まず酸化を行い（６１）モニタ用ウェハを作製する。この酸化後にモニタ用ウェハ上の酸化膜厚を測定する（６２）。そして、この測定した膜厚に基づき、その膜厚変動値を抑制するようにその後の工程レシピ（工程条件表）を補正し、プロセスパラメータ補正値を算出する（６３）。補正された工程レシピは酸化炉のプロセス制御を行う酸化炉制御部に入力され、膜厚のばらつきを抑制するようなプロセス条件の下で再度酸化が行われる（６１）。
【０００６】
しかし、上記従来の膜厚制御では、一旦酸化処理を行った後にその構造変動を観測して補正するため、実際にプロセス変動が生じた後の補正となり、ＱＣ管理の時間間隔に応じて十分に安定したデバイス構造を得ることができなかった。一方、近年半導体デバイスの微細化の進行により、デバイス構造の微小な変動がデバイス特性に与える影響は増大しつつある。
【０００７】
一方、近年、Ｓｉ基板上ヘエピタキシャル成長させたＳｉ層の活用が拡大している。微細Ｓｉデバイスの場合、エピタキシャル層の膜厚の制御は構造制御上重要である。エピタキシャル工程などのＣＶＤ工程においてはＳｉ化合物等の危険なガスを用いるため、ＣＶＤ装置は非開放系として設計される。しかし、常圧ＣＶＤの場合には、開放系の場合のように環境の気圧と直接に接してはいないが、排気側は排ガス無害化装置を介して外界と間接的に接している。このため、常圧ＣＶＤでは環境の気圧が変化すると、この変化の影響を受けてチャンバ内の気圧が変化し、他の条件が同じであっても堆積膜厚変動を生じる。従って、熱酸化膜形成の場合と同様の問題が生じる。
【０００８】
他方、半導体集積回路の開発拠点と、開発された集積回路の生産拠点とは、異なる気象条件の地域に位置することが多く、また近年では、日本国外の各地に生産拠点が位置することも多い。従って、開発拠点において定められた成膜制御条件と同じ条件で膜生成を行っても、環境の気圧値が異なるために、酸化膜形成または常圧ＣＶＤ膜形成による膜厚値が地域によって不均一となっていた。このため、同じデバイス構造を得るために、各地域において異なるプロセス制御パラメータ補正が必要となり、各生産拠点における安定した量産立上げを妨げている。
【０００９】
上記のように大気圧が膜厚ばらつきに影響を与えていることを鑑みると、さらなるプロセスの向上のためには、ＱＣデータによるよりもさらに原因に近いところで膜厚管理をする必要が生じる。
【００１０】
上述したように従来の半導体プロセス制御では、膜厚ばらつきを抑制するために、所定の時間間隔をおいて行われるＱＣ管理において製造処理後に構造変動を知って補正するため、実際にプロセス変動が生じた後の補正となり、ＱＣ管理の時間間隔に応じて十分に安定したデバイス構造を得ることができなかった。一方、近年半導体デバイスの微細化の進行により、デバイス構造の微小な変動がデバイス特性に与える影響は増大しつつある。
【００１１】
他方、半導体集積回路開発拠点と生産拠点とは、異なる気象条件の地域に位置することが多い。このため、開発拠点において定められた成膜制御条件と同じ条件で膜生成を行っても、環境の気圧値が異なるために、酸化膜又は常圧ＣＶＤ膜形成による膜厚値が地域によって不均一となる。
【００１２】
このように、大気圧が膜厚ばらつきに影響を与えていることを鑑みると、ＱＣデータによるよりもさらに原因に近いところで膜厚管理をする必要が生じる。
【００１３】
従来、大気圧の変化を測定し、膜厚を制御する技術が開発されている（例えば特許文献１、特許文献２参照）。しかし、一層の改善が望まれている。
【特許文献１】特開平５−３２５００号公報
【特許文献２】特開平７−７４１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、デバイス構造変動原因をプロセス処理を行う前に検知し、安定した半導体プロセスを実現する半導体プロセス制御装置及び制御方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の半導体プロセス制御装置の態様は、大気圧の影響を受ける雰囲気での熱処理により半導体装置を製造する半導体製造装置内又は該装置の設置環境の気圧値を測定する手段と、前記測定された気圧値の変動によるデバイス構造変動を抑制するための熱処理時間変動値を算出する手段と、前記半導体製造装置に予め設定された熱処理時間に、前記算出された熱処理時間変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して熱処理時間を補正する手段とを具備し、前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする。
【００１６】
本発明の半導体プロセス制御方法の形態は、大気圧の影響を受ける雰囲気で熱処理する機能を備えた半導体製造装置を用いて半導体装置を製造するに際し、前記半導体製造装置内又は該装置の設置環境の気圧値を測定し、測定した気圧値に応じて該半導体製造装置に予め設定された熱処理時間に、熱処理時間の変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して補正し、前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間の変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする。
【００１７】
本発明の半導体プロセス制御システムは、大気圧の影響を受ける雰囲気での熱処理により半導体装置を製造する半導体製造装置と、該装置内又は該装置の設置環境の気圧値を測定する手段と、前記測定された気圧値の変動によるデバイス構造変動を抑制するための熱処理時間変動値を算出する手段と、前記半導体製造装置に予め設定された熱処理時間に、前記算出された熱処理時間変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して熱処理時間を補正する手段とを具備し、前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする。
【００１８】
ΔＴは、熱酸化膜中を酸化剤が拡散することに起因して供給律速に従って膜生成が行われる理想的場合について求められた式である。熱酸化条件が理想的供給律速からはずれてΔＴの式が成り立たない場合には、それぞれの熱酸化条件に対応して求められるΔＴを与える。
【００１９】
熱処理時間変動値を、酸化炉内が初期温度から所定の酸化温度まで昇温し、酸化温度で安定化した直後に付加する。
【００２０】
図５を用いて本発明の作用について説明する。半導体製造装置内において熱処理を行うと、製造装置内又は製造装置の設置環境の気圧値は環境の気圧値の影響を受ける。気圧値測定部５１は、この環境の気圧値の影響を受けた製造装置内又はその設置環境の気圧値を測定し、測定値を熱処理時間変動値算出部５２に出力する。熱処理時間変動値算出部５２は、この入力された製造装置内又はその設置環境の気圧値に基づいてデバイス構造の変動を抑制する熱処理時間変動値を算出して制御部５３に出力する。制御部５３は、半導体製造装置の熱処理で、装置内の昇温時間を経た後の熱処理時間に熱処理時間変動値を付加して半導体プロセスを制御する。
【００２１】
個々の半導体製造装置の気圧値自体を変更する制御は、複雑であり不安定さを伴う。何らかの気圧制御を伴うガス系を用いてウェハ周辺の気圧を制御する場合、プロセス上の副生成物質が配管中に堆積し、この影響により制御を正確に行うことが困難だからである。
【００２２】
そこで、安定した微細な制御が可能な熱処理時間をデバイス構造ばらつきを低減するための補正プロセス制御パラメータとして用いる。補正した時間を付加した熱処理時間により熱処理を行うことにより、気圧値の影響を受けた膜厚変動を、試作を作成することなく抑制することができる。また、時間の設定値の制御ばらつきは極めて小さく、圧力や温度を補正する場合と比較して高精度の補正が可能となる。また、この補正時間を所定の熱処理温度まで昇温した時間後に付加することにより、安定したプロセス時間制御が可能となる。
【発明の効果】
【００２３】
本発明に係る半導体プロセス制御装置及び制御方法によれば、環境の影響を受けた気圧値を測定することでデバイス構造変動原因を、試作を行う前に検知し、この検知した気圧変動値に基づいて熱処理時間変動値を半導体製造装置内の昇温時間経過後に付加して熱処理を行うことで、気圧値の影響を受けた膜厚変動を、試作を作成することなく抑制することができ、時間遅れのない安定したプロセス時間制御が可能となる。
【００２４】
また、高精度で制御可能な熱処理時間を半導体プロセス制御の補正パラメータとして用いるため、パラメータのばらつきに対して感度が低く制御が容易となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２６】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体プロセス制御装置の全体構成を示す図である。図１に示すように、この半導体プロセス制御装置は開放系として設計された酸化炉１をコントローラ５により制御するものであり、気圧値測定部２と、酸化時間変動値算出部３と、制御部４から構成され、これらはクリーンルーム（以下、ＣＲと称する）内に設置される。
【００２７】
気圧値測定部２は環境の気圧値を測定する部分であり、ＣＲ管理機構においてＣＲ内の気圧値を測定する部分で代行される。酸化炉１はＣＲ内にあり、ＣＲ内の気圧は外界との差圧で管理されているためＣＲ内の気圧は大気圧の影響を受けている。従って、気圧値測定部２はＣＲ内検出部６の気圧値を測定することで、環境気圧値の影響を受けたデバイス構造変動の原因を検知する。
【００２８】
酸化時間変動値算出部３は、気圧値測定部２の測定値であるＣＲ内の気圧に基づいて酸化時間変動値を算出する部分であり、気圧値の変動による酸化膜厚変動を抑制するような補正値を酸化条件に応じて与える。例えばＴ分の酸化時間の熱酸化を行う場合、気圧値測定部２で測定された気圧値が予め設定された気圧値のｘ％であった時、酸化時間変動値ΔＴを次の式（１）で与える。
【００２９】
ΔＴ＝Ｔ｛（１−（ｘ／１００）２）｝／（ｘ／１００）２…（１）
式（１）は熱酸化膜中を酸化剤が拡散することに起因して供給律速に従って膜生成が行われる理想的場合について求められる式である。従って、例えばドライ酸化の初期酸化の場合等の供給律速によらない部分を含む場合等、熱酸化条件が理想的供給律速からはずれて式（１）が成り立たない場合には、式（１）に限定されることなく、それぞれの熱酸化条件に対応した変動値ΔＴが与えられる。
【００３０】
制御部４は酸化時間変動値算出部３によって与えられた酸化時間変動値を制御部４に予め設定された酸化時間に付加してコントローラ５を制御するものであり、この制御により、酸化炉１において酸化膜厚変動を抑制するよう変動させた酸化時間で製造処理がなされる。
【００３１】
次に、熱酸化を行う場合の炉内の温度変化の時間制御の一例を図２に示す。図２（ａ）は酸化時間変動値を加えない時間制御の場合を、図２（ｂ）は酸化時間変動値を加えた時間制御の場合を示し、横軸は時間、縦軸は炉内温度である。２１はウェハ挿入し、初期温度において炉内を安定させるための保持時間、２２は初期温度から所定の酸化温度までウェハの温度を昇温させるための時間、２３は所定の酸化温度において酸化剤がウェハに供給される時間、２４は必要に応じて不活性アニール等その他の処理を加える場合の時間、２５は常温周辺まで降温するための時間である。
【００３２】
本実施形態で用いたばらつき低減のための制御では、図２（ｂ）に示すように酸化時間変動値算出部３による式（１）により算出された酸化時間変動値ΔＴを所定の２３の時間への補正として与え、酸化時間を２６とする。
【００３３】
上記実施形態に係る半導体プロセス制御装置の動作を説明する。酸化炉１内において熱酸化を行うと、酸化炉１の設置されたＣＲ内の気圧は環境の気圧値の影響を受ける。酸化炉１はＣＲ内にありＣＲ内の気圧は管理されているが、外界との差圧で管理されているため、ＣＲ内の気圧は環境の気圧値の影響を受ける。また、酸化炉１内の気圧はＣＲ内の気圧だけでなく排気側の減圧値の影響を受けるが、排気側の減圧値はごく弱く、排気圧の変動の影響は環境の気圧値の変動、すなわち大気圧の変動に比較して極めて小さい。このため酸化レートは大気圧の影響を受けて変動する。従って、気圧値測定部２は酸化膜厚変動の原因であるこの環境の気圧値の影響を受けたＣＲ内の気圧を測定し、測定値を酸化時間変動値算出部３に出力する。
【００３４】
酸化時間変動値算出部３は、この入力されたＣＲ内の気圧値に基づいてデバイス構造の変動を抑制する酸化時間変動値を式（１）により算出し、制御部４に出力する。これにより、気圧変動の値によって生じる膜厚変動を抑制する酸化時間変動値を、プロセス処理を経ることなく予測することができる。
【００３５】
制御部４は、酸化炉１での熱酸化において、炉内の昇温時間を経た後の酸化時間に、酸化時間変動値を付加して製造処理を行うべくコントローラ５を制御する。コントローラ５は、制御部４から入力された信号に基づき、時間の遅れなく構造ばらつきを抑制した製造処理工程を酸化炉１において行う。
【００３６】
図２（ａ）に示すように、酸化温度以下の温度で入炉されたウェハは、昇温のステップ２２や一定の温度安定化時間を経て酸化雰囲気にガスが切り替えられ酸化される（２３）。その後場合によってアニール工程２４を経て、降温ステップ２５や出炉が行われ、酸化工程が完了する。このように、入出炉中に形成される自然酸化膜の形成を回避すべく、２１，２２，２５のステップに示すように入出炉温度を下げる。
【００３７】
酸化時間変動値によって補正された酸化時間によるプロセス制御のうち、酸化膜が主に安定に形成される過程に対応するプロセス時間成分を補正する（２６）。昇温及び降温中にも酸化剤を供給する場合、昇降温中の装置内の状態は安定ではなく制御は不安定である。従って、所定の膜厚を得るための時間制御は、図２（ｂ）に示すように主に酸化膜が形成される過程である２３に対応する時間Ｔに酸化時間変動値ΔＴを付加することにより行われ、補正後の酸化時間はＴ＋ΔＴとなる。この２３に示す過程を制御の対象とすることにより、気圧ばらつきによる膜厚変動を抑制する安定したプロセス時間制御が得られる。
【００３８】
また、前述したように熱酸化膜の厚さは、酸化雰囲気中の酸化ガス圧、酸化温度、酸化時間等によって制御することができるが、酸化温度の不均一性は各装置の形態等毎に異なるもので、個々の条件に左右されるものである。従って、酸化温度のばらつきを低減するために装置内温度分布およびウェハ間・ウェハ内温度分布の均一性を高めることは困難である。
【００３９】
これに対して、ガス圧ばらつきは常圧装置の場合大気圧により左右されるものである。ここで、大気圧は個々の装置に依存せず、同じ環境内に設置された各装置に共通の要素であり、各装置における内気圧変動の共通性が高い。従って、本実施形態に示すように気圧値を検出してデバイス構造の変動値を打ち消すよう制御することにより、効率的に製品ばらつきを取り除くことができる。
【００４０】
図３は、気圧の微小な変動が酸化膜厚に与える影響をプロセスパラメータである酸化温度、酸化ガス圧、酸化時間を変動させてシミュレーション比較した図である。９５０℃、ｄｒｙ Ｏ２雰囲気中で酸化膜を形成し、ＦＴＰ（Fast Thermal process) で昇温率１００℃／分、酸化時間９．５分である。下記のパラメータばらつきを与えて感度解析シミュレーションを行ったものであり、縦軸は膜厚を示す。
【００４１】
酸化温度３σ＝１℃、 Ｏ２ガス圧３σ＝２０ｍｂ、酸化時間３σ＝１秒
図３において、３１は予め設定されたプロセスパラメータで形成された基準の酸化膜厚、３２は酸化温度ばらつきを与えた場合の酸化膜厚、３３はガス圧ばらつきを与えた場合の酸化膜厚、３４は酸化時間ばらつきを与えた場合の酸化膜厚を示す。温度ばらつきとともにガス圧ばらつきに対する膜厚の感度が高く、３σで±０．２ｎｍ程度のばらつきがガス圧ばらつきから生じることが分かる。この変動値はＳｉ ＭＯＳＦＥＴの場合、±５０ｍＶ程度のしきい電圧変動を生じ、デバイス製造における歩留り低下の原因となる。これに対して、酸化時間ばらつきを与えた場合の膜厚のばらつきは小さいため、酸化時間をプロセス制御の補正パラメータとして用いることで、高精度の補正が可能となる。
【００４２】
このように、気圧値測定部２によりモニタされる気圧ばらつきを検知した時点でプロセスパラメータを変更するため、膜厚ばらつきを抑制するプロセス制御を時間遅れなく行うことができ、生産時の歩留まりが向上する。また、従来のプロセス制御のようにモニターウェハを用いた微少な補正を行う作業の負荷を軽減させることができる。
【００４３】
また、酸化時間変動値によって補正された酸化時間によるプロセス制御のうち、酸化膜が主に安定に形成される過程に対応するプロセス時間成分を補正することにより、酸化膜厚ばらつきの生じない酸化工程を実現することができる。
【００４４】
さらに、時間制御のばらつきは小さいため酸化膜厚に与える影響は温度ばらつきやガス圧ばらつきに比較して少なく、酸化時間を補正パラメータとして用いることで、安定した微細なプロセス制御が可能である。
【００４５】
（第２実施形態）
図４は、本発明の第２実施形態に係る半導体プロセス制御装置の全体構成を示す図である。図４に示すように、この半導体プロセス制御装置は非開放系として設計された常圧エピタキシャル成長ＣＶＤ装置４１をコントローラ４５により制御するものであり、気圧値測定部４２，堆積時間変動値算出部４３，制御部４４から構成される。この常圧エピタキシャル成長ＣＶＤ装置４１は非開放系であり、外界と装置４１内は直接には接していないが、ＣＶＤの際に導入されたガスの排気用に設けられた排ガス無害化装置４６を介して外界と間接的に接している。
【００４６】
気圧値測定部４２は、デバイス構造変動の原因である環境の気圧の影響を受けたＣＶＤ装置４１の設置環境、すなわちＣＶＤチャンバ内の気圧値を測定する部分である。
【００４７】
堆積時間変動値算出部４３は、気圧値測定部４２で得られた気圧値の変動による堆積膜厚変動を抑制するような堆積時間変動値を工程条件に応じて与える部分である。例えば希釈ガスとして８０％のＮ２を用い、塩化シラン系のガスを用いて常圧エピタキシャル成長を行う場合、Ｔ分のエピタキシャル成長を行う時、気圧値測定部４２で測定された気圧値が予め設定された気圧値のｘ％であった時、堆積時間変動値を次の式（２）で与える。
【００４８】
ΔＴ＝Ｔ｛１−（ｘ／１００）｝／（ｘ／１００）…（２）
式（２）は希釈ＣＶＤにおいて、堆積後膜表面における反応ガス濃度に比例して供給律速に従って膜生成が行われる理想的場合について求められた式である。従って、反応ガスの濃度がより高い場合の反応律速の成膜条件等、ＣＶＤ条件が理想的供給律速からはずれて式（２）が成り立たない場合には式（２）に限定されることなく、それぞれのＣＶＤ条件に対応して求められるΔＴを与える。
【００４９】
制御部４４は、堆積時間変動値算出部４３によって与えられた堆積時間変動値を制御部４４に予め設定された堆積時間に付加してコントローラ４５を制御するものであり、この制御部４４による制御により、常圧ＣＶＤ装置４１において膜厚変動を抑制するよう変動させた堆積時間で製造処理がなされる。
【００５０】
常圧エピタキシャル成長ＣＶＤ装置４１における時間制御は、図２の熱酸化膜形成の場合に応じて説明できる。２１はチャンバ内にウェハを挿入後、チャンバ内の状態を安定化させるための保持時間に、２２は所定の温度まで装置内の温度を高めるための昇温時間、２４は所定の温度で炉内を安定させるための保持時間に、２３は塩化シラン系反応ガスをチャンバ内に導入する反応時間に、２５は常温周辺の温度まで降温する時間にそれぞれ対応する。
【００５１】
本実施形態では、反応ガスをチャンバ内に導入する所定の時間２３に対し、堆積時間変動値算出部４３によって与えられた堆積時間変動値を用いて補正を加え、図２（ｂ）の２６に対応する補正後の反応時間を用いてＣＶＤ処理を行う。
【００５２】
上記実施形態に係る半導体プロセス制御装置の動作を説明する。常圧エピタキシャル成長ＣＶＤ装置４１内においてＣＶＤを行うと、ＣＶＤ装置４１は排ガス無害化装置４６を介して外界と間接的に接しているためＣＶＤ装置４１内の内圧は環境の気圧値の影響を受ける。気圧値測定部４２はＣＶＤ膜厚変動の原因であるこの気圧値の影響を受けた内圧を測定し、測定値を堆積時間変動値算出部４３に出力する。
【００５３】
堆積時間変動値算出部４３は、この入力された気圧値に基づいてデバイス構造の変動を抑制する堆積時間変動値を式（２）により算出し、制御部４４に出力する。これにより、気圧変動の値によって生じるＣＶＤ膜厚変動を抑制する堆積時間変動値を、試作を経ることなく予測することができる。
【００５４】
制御部４４は、常圧エピタキシャル成長ＣＶＤ装置４１のＣＶＤにおいて、チャンバ内の昇温時間を経た後の堆積時間に、堆積時間変動値を付加して製造処理を行うべくコントローラ４５を制御する。コントローラ４５は、制御部４４から入力された信号に基づいて時間の遅れなく構造ばらつきを抑制した製造処理工程をＣＶＤ装置４１において行う。
【００５５】
堆積時間変動値算出部４３によって得られた補正値によって補正された時間によるプロセス制御のうち、ＣＶＤ膜が主に安定に形成される過程に対応するプロセス時間成分を補正することにより実現し、ＣＶＤ膜厚ばらつきの生じないＣＶＤ工程を実現することができる。
【００５６】
このように、気圧値測定部４２を用いることにより、モニターウェハを用いた従来の間接的な制御方法に比べて、直接にばらつき原因の値を求めて制御することができ、より高精度に膜厚ばらつきを抑制できることができる。また、堆積時間変動値算出部４３により原因の変動に連動して即時に堆積時間補正値を得られるため、時間遅れなく堆積時間補正を行えることができる。さらに、制御部４４により、従来のモニターウェハを用いたプロセス条件での微少な補正を行う作業の負荷を軽減させることができる。
【００５７】
また、一般に高精度な膜厚制御が必要な多くの場合には減圧ＣＶＤが行われるが、本実施形態に係る半導体プロセス制御装置により、減圧の場合よりも単純な構成の装置である常圧ＣＶＤ装置を、高精度な膜厚制御を必要とする場合にも用いることができる。これにより、膜形成プロセスを行う際に減圧で行う必要がないため、プロセス時間を短縮でき、安定した構造の集積回路を減圧の場合よりも安価に製作できる。
【００５８】
なお、本実施形態においては常圧エピタキシャル成長ＣＶＤ装置に適用する場合を示したが、大気圧の影響を受ける常圧ＣＶＤ装置であれば何でも良い。
【００５９】
また、上記第１，２実施形態ではそれぞれ製造処理時間変動値を式（１），（２）により与える場合を示したが、成膜過程において反応の性質が変化する場合には、反応の性質に応じて式（１）と式（２）を選択して製造処理時間変動値を得ることも可能である。
【００６０】
また、常圧ＣＶＤ装置や熱酸化炉に限定されず、大気圧の影響を受ける熱処理装置であれば熱処理時間変動値を与える式を経験等に基づいて与えることで、拡散装置等にも適用可能である。
【００６１】
また、気圧値の変動によるデバイス構造変動を抑制する製造処理時間変動値をプロセス条件に依存して数値テーブルによって与えることも可能である。この場合、成膜過程において反応の性質が不明である場合に、気圧値の変動によるデバイス構造変動を実験的に求め、実験結果データを保存して用いる場合に、気圧値の変動による膜厚変動を抑制するプロセス時間補正値を得ることができる。
【００６２】
（第３実施形態）
第３実施形態は、半導体メモリ製造プロセスの開発と製造拠点への製造技術移転に関する。すなわち、半導体メモリをまず開発拠点において製造し、この際に開発された製造プロセスにより製造拠点に技術移転を行い、製造拠点において同様に製造を場合に関するものである。以下、半導体メモリを形成するＭＯＳＦＥＴのゲート酸化膜を形成する場合を例に説明する。
【００６３】
まず、開発拠点において基準となるＣＲ内気圧値を定め、この気圧値に基づいてＭＯＳＦＥＴのゲート酸化膜厚値を定める。ゲート酸化を行う酸化炉に（Ａ）開発拠点のＣＲ内気圧変動値を測定する気圧値測定部と、（Ｂ）この変動値によって生じるゲート酸化膜厚値の変動値を算出する酸化時間変動値算出部と、（Ｃ）（Ｂ）で得られた補正値によって補正された酸化時間を用いて酸化を行う酸化工程制御を酸化炉において実現させる制御部とを設置する。なお、これら（Ａ）〜（Ｃ）は、上記第１実施形態における気圧値測定部２，酸化時間変動値算出部３，制御部４に対応する。
【００６４】
開発拠点において、（Ａ）〜（Ｃ）を用いて半導体メモリ製造プロセスの開発を行い、（Ｂ）で算出された補正値によって補正された酸化時間を用いてゲート酸化を行った場合に、この補正による他のデバイス構造パラメータの変動の大きさが回路特性に不安定性を与えないようプロセスパラメータ設定を行う。
【００６５】
このように半導体プロセスの開発が行われた後、製造拠点への製造技術移転を行う際に、製造拠点において（Ａ’）製造拠点のＣＲ内気圧値を求める部分を新たに設ける。また、開発拠点において用いたものと同じ（Ｂ）及び（Ｃ）を用いて、製造技術立上げを行う。この製造技術立ち上げにおいては、従来のように試行錯誤の下で最適な制御パラメータを求める必要がなく、（Ａ’）により製造拠点のＣＲ内基準値のみ求まれば、開発拠点と同様に早期に製造の立ち上げを行うことができる。
【００６６】
これにより、複数の地域の環境の気圧値の差に基づくデバイス構造の差による集積回路特性のばらつきを抑制して、開発拠点において開発された製造プロセスの製造拠点への移転を早期に実現できる。
【００６７】
なお、ゲート酸化膜形成プロセスのみならずＣＶＤ等の熱処理を行う工程であれば本発明を適用可能である。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１実施形態に係る酸化炉制御装置の全体構成を示す図。
【図２】同実施形態における炉内温度を示す図。
【図３】プロセスパラメータのばらつきが膜厚に与える影響を示す図。
【図４】本発明の第２実施形態に係る常圧エピタキシャル成長ＣＶＤ制御装置の全体構成を示す図。
【図５】本発明の骨子を説明する図。
【図６】従来の膜厚制御の工程を説明する図。
【符号の説明】
【００６９】
１…酸化炉、２，４２…気圧値測定部、３…酸化時間変動値算出部、４，４４…制御部、５，４５…コントローラ、３１…基準の酸化膜厚さ、３２…酸化温度ばらつきによる酸化膜厚さ、３３…ガス圧ばらつきによる酸化膜厚さ、３４…酸化時間ばらつきによる酸化膜厚さ、４１…常圧エピタキシャル成長ＣＶＤ装置、４３…堆積時間変動値算出部、４６…排ガス無害化装置。
【技術分野】
【０００１】
本発明は、半導体プロセス制御装置及び制御方法に係わり、特に半導体プロセスにおいて安定した半導体デバイス構造を実現するものに関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化が進むに従って、微細半導体デバイスを構成する酸化膜厚やＣＶＤ膜厚等の微小なばらつきが回路の不正な動作を生じさせ、製品の歩留りを低下させている。
【０００３】
従来の半導体製造装置は、環境の気圧の影響を受けることにより熱酸化膜又は常圧ＣＶＤ膜の膜厚のばらつきを生じ、半導体デバイス構造の変動による半導体回路特性の不安定性を招いていた。以下、熱酸化炉の場合を例として従来技術とその問題点を説明する。
【０００４】
熱酸化膜の厚さは、酸化雰囲気中の酸化ガス圧、酸化温度、酸化時間等によって制御されるが、酸化ガス圧は熱酸化炉の置かれた環境の気圧の影響を受ける。即ち、環境の気圧が高い場合には酸化ガス圧も高くなり、酸化剤の密度が高くなるため酸化速度が早くなる。また、逆に環境の気圧が低い場合には酸化ガス圧は低くなり、酸化速度が遅くなる。このため、熱酸化炉において酸化時の工程制御パラメータを一定に保持して酸化を行っても、環境の気圧の変動に起因した酸化速度の変動が起こり、酸化膜厚のばらつきが生じていた。
【０００５】
図６は従来の膜厚制御の工程を説明する図である。膜厚ばらつきを抑制するためには、所定の時間間隔をおいて行われる品質チェック（以下ＱＣと称する）において、まず酸化を行い（６１）モニタ用ウェハを作製する。この酸化後にモニタ用ウェハ上の酸化膜厚を測定する（６２）。そして、この測定した膜厚に基づき、その膜厚変動値を抑制するようにその後の工程レシピ（工程条件表）を補正し、プロセスパラメータ補正値を算出する（６３）。補正された工程レシピは酸化炉のプロセス制御を行う酸化炉制御部に入力され、膜厚のばらつきを抑制するようなプロセス条件の下で再度酸化が行われる（６１）。
【０００６】
しかし、上記従来の膜厚制御では、一旦酸化処理を行った後にその構造変動を観測して補正するため、実際にプロセス変動が生じた後の補正となり、ＱＣ管理の時間間隔に応じて十分に安定したデバイス構造を得ることができなかった。一方、近年半導体デバイスの微細化の進行により、デバイス構造の微小な変動がデバイス特性に与える影響は増大しつつある。
【０００７】
一方、近年、Ｓｉ基板上ヘエピタキシャル成長させたＳｉ層の活用が拡大している。微細Ｓｉデバイスの場合、エピタキシャル層の膜厚の制御は構造制御上重要である。エピタキシャル工程などのＣＶＤ工程においてはＳｉ化合物等の危険なガスを用いるため、ＣＶＤ装置は非開放系として設計される。しかし、常圧ＣＶＤの場合には、開放系の場合のように環境の気圧と直接に接してはいないが、排気側は排ガス無害化装置を介して外界と間接的に接している。このため、常圧ＣＶＤでは環境の気圧が変化すると、この変化の影響を受けてチャンバ内の気圧が変化し、他の条件が同じであっても堆積膜厚変動を生じる。従って、熱酸化膜形成の場合と同様の問題が生じる。
【０００８】
他方、半導体集積回路の開発拠点と、開発された集積回路の生産拠点とは、異なる気象条件の地域に位置することが多く、また近年では、日本国外の各地に生産拠点が位置することも多い。従って、開発拠点において定められた成膜制御条件と同じ条件で膜生成を行っても、環境の気圧値が異なるために、酸化膜形成または常圧ＣＶＤ膜形成による膜厚値が地域によって不均一となっていた。このため、同じデバイス構造を得るために、各地域において異なるプロセス制御パラメータ補正が必要となり、各生産拠点における安定した量産立上げを妨げている。
【０００９】
上記のように大気圧が膜厚ばらつきに影響を与えていることを鑑みると、さらなるプロセスの向上のためには、ＱＣデータによるよりもさらに原因に近いところで膜厚管理をする必要が生じる。
【００１０】
上述したように従来の半導体プロセス制御では、膜厚ばらつきを抑制するために、所定の時間間隔をおいて行われるＱＣ管理において製造処理後に構造変動を知って補正するため、実際にプロセス変動が生じた後の補正となり、ＱＣ管理の時間間隔に応じて十分に安定したデバイス構造を得ることができなかった。一方、近年半導体デバイスの微細化の進行により、デバイス構造の微小な変動がデバイス特性に与える影響は増大しつつある。
【００１１】
他方、半導体集積回路開発拠点と生産拠点とは、異なる気象条件の地域に位置することが多い。このため、開発拠点において定められた成膜制御条件と同じ条件で膜生成を行っても、環境の気圧値が異なるために、酸化膜又は常圧ＣＶＤ膜形成による膜厚値が地域によって不均一となる。
【００１２】
このように、大気圧が膜厚ばらつきに影響を与えていることを鑑みると、ＱＣデータによるよりもさらに原因に近いところで膜厚管理をする必要が生じる。
【００１３】
従来、大気圧の変化を測定し、膜厚を制御する技術が開発されている（例えば特許文献１、特許文献２参照）。しかし、一層の改善が望まれている。
【特許文献１】特開平５−３２５００号公報
【特許文献２】特開平７−７４１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、デバイス構造変動原因をプロセス処理を行う前に検知し、安定した半導体プロセスを実現する半導体プロセス制御装置及び制御方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の半導体プロセス制御装置の態様は、大気圧の影響を受ける雰囲気での熱処理により半導体装置を製造する半導体製造装置内又は該装置の設置環境の気圧値を測定する手段と、前記測定された気圧値の変動によるデバイス構造変動を抑制するための熱処理時間変動値を算出する手段と、前記半導体製造装置に予め設定された熱処理時間に、前記算出された熱処理時間変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して熱処理時間を補正する手段とを具備し、前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする。
【００１６】
本発明の半導体プロセス制御方法の形態は、大気圧の影響を受ける雰囲気で熱処理する機能を備えた半導体製造装置を用いて半導体装置を製造するに際し、前記半導体製造装置内又は該装置の設置環境の気圧値を測定し、測定した気圧値に応じて該半導体製造装置に予め設定された熱処理時間に、熱処理時間の変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して補正し、前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間の変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする。
【００１７】
本発明の半導体プロセス制御システムは、大気圧の影響を受ける雰囲気での熱処理により半導体装置を製造する半導体製造装置と、該装置内又は該装置の設置環境の気圧値を測定する手段と、前記測定された気圧値の変動によるデバイス構造変動を抑制するための熱処理時間変動値を算出する手段と、前記半導体製造装置に予め設定された熱処理時間に、前記算出された熱処理時間変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して熱処理時間を補正する手段とを具備し、前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする。
【００１８】
ΔＴは、熱酸化膜中を酸化剤が拡散することに起因して供給律速に従って膜生成が行われる理想的場合について求められた式である。熱酸化条件が理想的供給律速からはずれてΔＴの式が成り立たない場合には、それぞれの熱酸化条件に対応して求められるΔＴを与える。
【００１９】
熱処理時間変動値を、酸化炉内が初期温度から所定の酸化温度まで昇温し、酸化温度で安定化した直後に付加する。
【００２０】
図５を用いて本発明の作用について説明する。半導体製造装置内において熱処理を行うと、製造装置内又は製造装置の設置環境の気圧値は環境の気圧値の影響を受ける。気圧値測定部５１は、この環境の気圧値の影響を受けた製造装置内又はその設置環境の気圧値を測定し、測定値を熱処理時間変動値算出部５２に出力する。熱処理時間変動値算出部５２は、この入力された製造装置内又はその設置環境の気圧値に基づいてデバイス構造の変動を抑制する熱処理時間変動値を算出して制御部５３に出力する。制御部５３は、半導体製造装置の熱処理で、装置内の昇温時間を経た後の熱処理時間に熱処理時間変動値を付加して半導体プロセスを制御する。
【００２１】
個々の半導体製造装置の気圧値自体を変更する制御は、複雑であり不安定さを伴う。何らかの気圧制御を伴うガス系を用いてウェハ周辺の気圧を制御する場合、プロセス上の副生成物質が配管中に堆積し、この影響により制御を正確に行うことが困難だからである。
【００２２】
そこで、安定した微細な制御が可能な熱処理時間をデバイス構造ばらつきを低減するための補正プロセス制御パラメータとして用いる。補正した時間を付加した熱処理時間により熱処理を行うことにより、気圧値の影響を受けた膜厚変動を、試作を作成することなく抑制することができる。また、時間の設定値の制御ばらつきは極めて小さく、圧力や温度を補正する場合と比較して高精度の補正が可能となる。また、この補正時間を所定の熱処理温度まで昇温した時間後に付加することにより、安定したプロセス時間制御が可能となる。
【発明の効果】
【００２３】
本発明に係る半導体プロセス制御装置及び制御方法によれば、環境の影響を受けた気圧値を測定することでデバイス構造変動原因を、試作を行う前に検知し、この検知した気圧変動値に基づいて熱処理時間変動値を半導体製造装置内の昇温時間経過後に付加して熱処理を行うことで、気圧値の影響を受けた膜厚変動を、試作を作成することなく抑制することができ、時間遅れのない安定したプロセス時間制御が可能となる。
【００２４】
また、高精度で制御可能な熱処理時間を半導体プロセス制御の補正パラメータとして用いるため、パラメータのばらつきに対して感度が低く制御が容易となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、図面を参照して説明する。
【００２６】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体プロセス制御装置の全体構成を示す図である。図１に示すように、この半導体プロセス制御装置は開放系として設計された酸化炉１をコントローラ５により制御するものであり、気圧値測定部２と、酸化時間変動値算出部３と、制御部４から構成され、これらはクリーンルーム（以下、ＣＲと称する）内に設置される。
【００２７】
気圧値測定部２は環境の気圧値を測定する部分であり、ＣＲ管理機構においてＣＲ内の気圧値を測定する部分で代行される。酸化炉１はＣＲ内にあり、ＣＲ内の気圧は外界との差圧で管理されているためＣＲ内の気圧は大気圧の影響を受けている。従って、気圧値測定部２はＣＲ内検出部６の気圧値を測定することで、環境気圧値の影響を受けたデバイス構造変動の原因を検知する。
【００２８】
酸化時間変動値算出部３は、気圧値測定部２の測定値であるＣＲ内の気圧に基づいて酸化時間変動値を算出する部分であり、気圧値の変動による酸化膜厚変動を抑制するような補正値を酸化条件に応じて与える。例えばＴ分の酸化時間の熱酸化を行う場合、気圧値測定部２で測定された気圧値が予め設定された気圧値のｘ％であった時、酸化時間変動値ΔＴを次の式（１）で与える。
【００２９】
ΔＴ＝Ｔ｛（１−（ｘ／１００）２）｝／（ｘ／１００）２…（１）
式（１）は熱酸化膜中を酸化剤が拡散することに起因して供給律速に従って膜生成が行われる理想的場合について求められる式である。従って、例えばドライ酸化の初期酸化の場合等の供給律速によらない部分を含む場合等、熱酸化条件が理想的供給律速からはずれて式（１）が成り立たない場合には、式（１）に限定されることなく、それぞれの熱酸化条件に対応した変動値ΔＴが与えられる。
【００３０】
制御部４は酸化時間変動値算出部３によって与えられた酸化時間変動値を制御部４に予め設定された酸化時間に付加してコントローラ５を制御するものであり、この制御により、酸化炉１において酸化膜厚変動を抑制するよう変動させた酸化時間で製造処理がなされる。
【００３１】
次に、熱酸化を行う場合の炉内の温度変化の時間制御の一例を図２に示す。図２（ａ）は酸化時間変動値を加えない時間制御の場合を、図２（ｂ）は酸化時間変動値を加えた時間制御の場合を示し、横軸は時間、縦軸は炉内温度である。２１はウェハ挿入し、初期温度において炉内を安定させるための保持時間、２２は初期温度から所定の酸化温度までウェハの温度を昇温させるための時間、２３は所定の酸化温度において酸化剤がウェハに供給される時間、２４は必要に応じて不活性アニール等その他の処理を加える場合の時間、２５は常温周辺まで降温するための時間である。
【００３２】
本実施形態で用いたばらつき低減のための制御では、図２（ｂ）に示すように酸化時間変動値算出部３による式（１）により算出された酸化時間変動値ΔＴを所定の２３の時間への補正として与え、酸化時間を２６とする。
【００３３】
上記実施形態に係る半導体プロセス制御装置の動作を説明する。酸化炉１内において熱酸化を行うと、酸化炉１の設置されたＣＲ内の気圧は環境の気圧値の影響を受ける。酸化炉１はＣＲ内にありＣＲ内の気圧は管理されているが、外界との差圧で管理されているため、ＣＲ内の気圧は環境の気圧値の影響を受ける。また、酸化炉１内の気圧はＣＲ内の気圧だけでなく排気側の減圧値の影響を受けるが、排気側の減圧値はごく弱く、排気圧の変動の影響は環境の気圧値の変動、すなわち大気圧の変動に比較して極めて小さい。このため酸化レートは大気圧の影響を受けて変動する。従って、気圧値測定部２は酸化膜厚変動の原因であるこの環境の気圧値の影響を受けたＣＲ内の気圧を測定し、測定値を酸化時間変動値算出部３に出力する。
【００３４】
酸化時間変動値算出部３は、この入力されたＣＲ内の気圧値に基づいてデバイス構造の変動を抑制する酸化時間変動値を式（１）により算出し、制御部４に出力する。これにより、気圧変動の値によって生じる膜厚変動を抑制する酸化時間変動値を、プロセス処理を経ることなく予測することができる。
【００３５】
制御部４は、酸化炉１での熱酸化において、炉内の昇温時間を経た後の酸化時間に、酸化時間変動値を付加して製造処理を行うべくコントローラ５を制御する。コントローラ５は、制御部４から入力された信号に基づき、時間の遅れなく構造ばらつきを抑制した製造処理工程を酸化炉１において行う。
【００３６】
図２（ａ）に示すように、酸化温度以下の温度で入炉されたウェハは、昇温のステップ２２や一定の温度安定化時間を経て酸化雰囲気にガスが切り替えられ酸化される（２３）。その後場合によってアニール工程２４を経て、降温ステップ２５や出炉が行われ、酸化工程が完了する。このように、入出炉中に形成される自然酸化膜の形成を回避すべく、２１，２２，２５のステップに示すように入出炉温度を下げる。
【００３７】
酸化時間変動値によって補正された酸化時間によるプロセス制御のうち、酸化膜が主に安定に形成される過程に対応するプロセス時間成分を補正する（２６）。昇温及び降温中にも酸化剤を供給する場合、昇降温中の装置内の状態は安定ではなく制御は不安定である。従って、所定の膜厚を得るための時間制御は、図２（ｂ）に示すように主に酸化膜が形成される過程である２３に対応する時間Ｔに酸化時間変動値ΔＴを付加することにより行われ、補正後の酸化時間はＴ＋ΔＴとなる。この２３に示す過程を制御の対象とすることにより、気圧ばらつきによる膜厚変動を抑制する安定したプロセス時間制御が得られる。
【００３８】
また、前述したように熱酸化膜の厚さは、酸化雰囲気中の酸化ガス圧、酸化温度、酸化時間等によって制御することができるが、酸化温度の不均一性は各装置の形態等毎に異なるもので、個々の条件に左右されるものである。従って、酸化温度のばらつきを低減するために装置内温度分布およびウェハ間・ウェハ内温度分布の均一性を高めることは困難である。
【００３９】
これに対して、ガス圧ばらつきは常圧装置の場合大気圧により左右されるものである。ここで、大気圧は個々の装置に依存せず、同じ環境内に設置された各装置に共通の要素であり、各装置における内気圧変動の共通性が高い。従って、本実施形態に示すように気圧値を検出してデバイス構造の変動値を打ち消すよう制御することにより、効率的に製品ばらつきを取り除くことができる。
【００４０】
図３は、気圧の微小な変動が酸化膜厚に与える影響をプロセスパラメータである酸化温度、酸化ガス圧、酸化時間を変動させてシミュレーション比較した図である。９５０℃、ｄｒｙ Ｏ２雰囲気中で酸化膜を形成し、ＦＴＰ（Fast Thermal process) で昇温率１００℃／分、酸化時間９．５分である。下記のパラメータばらつきを与えて感度解析シミュレーションを行ったものであり、縦軸は膜厚を示す。
【００４１】
酸化温度３σ＝１℃、 Ｏ２ガス圧３σ＝２０ｍｂ、酸化時間３σ＝１秒
図３において、３１は予め設定されたプロセスパラメータで形成された基準の酸化膜厚、３２は酸化温度ばらつきを与えた場合の酸化膜厚、３３はガス圧ばらつきを与えた場合の酸化膜厚、３４は酸化時間ばらつきを与えた場合の酸化膜厚を示す。温度ばらつきとともにガス圧ばらつきに対する膜厚の感度が高く、３σで±０．２ｎｍ程度のばらつきがガス圧ばらつきから生じることが分かる。この変動値はＳｉ ＭＯＳＦＥＴの場合、±５０ｍＶ程度のしきい電圧変動を生じ、デバイス製造における歩留り低下の原因となる。これに対して、酸化時間ばらつきを与えた場合の膜厚のばらつきは小さいため、酸化時間をプロセス制御の補正パラメータとして用いることで、高精度の補正が可能となる。
【００４２】
このように、気圧値測定部２によりモニタされる気圧ばらつきを検知した時点でプロセスパラメータを変更するため、膜厚ばらつきを抑制するプロセス制御を時間遅れなく行うことができ、生産時の歩留まりが向上する。また、従来のプロセス制御のようにモニターウェハを用いた微少な補正を行う作業の負荷を軽減させることができる。
【００４３】
また、酸化時間変動値によって補正された酸化時間によるプロセス制御のうち、酸化膜が主に安定に形成される過程に対応するプロセス時間成分を補正することにより、酸化膜厚ばらつきの生じない酸化工程を実現することができる。
【００４４】
さらに、時間制御のばらつきは小さいため酸化膜厚に与える影響は温度ばらつきやガス圧ばらつきに比較して少なく、酸化時間を補正パラメータとして用いることで、安定した微細なプロセス制御が可能である。
【００４５】
（第２実施形態）
図４は、本発明の第２実施形態に係る半導体プロセス制御装置の全体構成を示す図である。図４に示すように、この半導体プロセス制御装置は非開放系として設計された常圧エピタキシャル成長ＣＶＤ装置４１をコントローラ４５により制御するものであり、気圧値測定部４２，堆積時間変動値算出部４３，制御部４４から構成される。この常圧エピタキシャル成長ＣＶＤ装置４１は非開放系であり、外界と装置４１内は直接には接していないが、ＣＶＤの際に導入されたガスの排気用に設けられた排ガス無害化装置４６を介して外界と間接的に接している。
【００４６】
気圧値測定部４２は、デバイス構造変動の原因である環境の気圧の影響を受けたＣＶＤ装置４１の設置環境、すなわちＣＶＤチャンバ内の気圧値を測定する部分である。
【００４７】
堆積時間変動値算出部４３は、気圧値測定部４２で得られた気圧値の変動による堆積膜厚変動を抑制するような堆積時間変動値を工程条件に応じて与える部分である。例えば希釈ガスとして８０％のＮ２を用い、塩化シラン系のガスを用いて常圧エピタキシャル成長を行う場合、Ｔ分のエピタキシャル成長を行う時、気圧値測定部４２で測定された気圧値が予め設定された気圧値のｘ％であった時、堆積時間変動値を次の式（２）で与える。
【００４８】
ΔＴ＝Ｔ｛１−（ｘ／１００）｝／（ｘ／１００）…（２）
式（２）は希釈ＣＶＤにおいて、堆積後膜表面における反応ガス濃度に比例して供給律速に従って膜生成が行われる理想的場合について求められた式である。従って、反応ガスの濃度がより高い場合の反応律速の成膜条件等、ＣＶＤ条件が理想的供給律速からはずれて式（２）が成り立たない場合には式（２）に限定されることなく、それぞれのＣＶＤ条件に対応して求められるΔＴを与える。
【００４９】
制御部４４は、堆積時間変動値算出部４３によって与えられた堆積時間変動値を制御部４４に予め設定された堆積時間に付加してコントローラ４５を制御するものであり、この制御部４４による制御により、常圧ＣＶＤ装置４１において膜厚変動を抑制するよう変動させた堆積時間で製造処理がなされる。
【００５０】
常圧エピタキシャル成長ＣＶＤ装置４１における時間制御は、図２の熱酸化膜形成の場合に応じて説明できる。２１はチャンバ内にウェハを挿入後、チャンバ内の状態を安定化させるための保持時間に、２２は所定の温度まで装置内の温度を高めるための昇温時間、２４は所定の温度で炉内を安定させるための保持時間に、２３は塩化シラン系反応ガスをチャンバ内に導入する反応時間に、２５は常温周辺の温度まで降温する時間にそれぞれ対応する。
【００５１】
本実施形態では、反応ガスをチャンバ内に導入する所定の時間２３に対し、堆積時間変動値算出部４３によって与えられた堆積時間変動値を用いて補正を加え、図２（ｂ）の２６に対応する補正後の反応時間を用いてＣＶＤ処理を行う。
【００５２】
上記実施形態に係る半導体プロセス制御装置の動作を説明する。常圧エピタキシャル成長ＣＶＤ装置４１内においてＣＶＤを行うと、ＣＶＤ装置４１は排ガス無害化装置４６を介して外界と間接的に接しているためＣＶＤ装置４１内の内圧は環境の気圧値の影響を受ける。気圧値測定部４２はＣＶＤ膜厚変動の原因であるこの気圧値の影響を受けた内圧を測定し、測定値を堆積時間変動値算出部４３に出力する。
【００５３】
堆積時間変動値算出部４３は、この入力された気圧値に基づいてデバイス構造の変動を抑制する堆積時間変動値を式（２）により算出し、制御部４４に出力する。これにより、気圧変動の値によって生じるＣＶＤ膜厚変動を抑制する堆積時間変動値を、試作を経ることなく予測することができる。
【００５４】
制御部４４は、常圧エピタキシャル成長ＣＶＤ装置４１のＣＶＤにおいて、チャンバ内の昇温時間を経た後の堆積時間に、堆積時間変動値を付加して製造処理を行うべくコントローラ４５を制御する。コントローラ４５は、制御部４４から入力された信号に基づいて時間の遅れなく構造ばらつきを抑制した製造処理工程をＣＶＤ装置４１において行う。
【００５５】
堆積時間変動値算出部４３によって得られた補正値によって補正された時間によるプロセス制御のうち、ＣＶＤ膜が主に安定に形成される過程に対応するプロセス時間成分を補正することにより実現し、ＣＶＤ膜厚ばらつきの生じないＣＶＤ工程を実現することができる。
【００５６】
このように、気圧値測定部４２を用いることにより、モニターウェハを用いた従来の間接的な制御方法に比べて、直接にばらつき原因の値を求めて制御することができ、より高精度に膜厚ばらつきを抑制できることができる。また、堆積時間変動値算出部４３により原因の変動に連動して即時に堆積時間補正値を得られるため、時間遅れなく堆積時間補正を行えることができる。さらに、制御部４４により、従来のモニターウェハを用いたプロセス条件での微少な補正を行う作業の負荷を軽減させることができる。
【００５７】
また、一般に高精度な膜厚制御が必要な多くの場合には減圧ＣＶＤが行われるが、本実施形態に係る半導体プロセス制御装置により、減圧の場合よりも単純な構成の装置である常圧ＣＶＤ装置を、高精度な膜厚制御を必要とする場合にも用いることができる。これにより、膜形成プロセスを行う際に減圧で行う必要がないため、プロセス時間を短縮でき、安定した構造の集積回路を減圧の場合よりも安価に製作できる。
【００５８】
なお、本実施形態においては常圧エピタキシャル成長ＣＶＤ装置に適用する場合を示したが、大気圧の影響を受ける常圧ＣＶＤ装置であれば何でも良い。
【００５９】
また、上記第１，２実施形態ではそれぞれ製造処理時間変動値を式（１），（２）により与える場合を示したが、成膜過程において反応の性質が変化する場合には、反応の性質に応じて式（１）と式（２）を選択して製造処理時間変動値を得ることも可能である。
【００６０】
また、常圧ＣＶＤ装置や熱酸化炉に限定されず、大気圧の影響を受ける熱処理装置であれば熱処理時間変動値を与える式を経験等に基づいて与えることで、拡散装置等にも適用可能である。
【００６１】
また、気圧値の変動によるデバイス構造変動を抑制する製造処理時間変動値をプロセス条件に依存して数値テーブルによって与えることも可能である。この場合、成膜過程において反応の性質が不明である場合に、気圧値の変動によるデバイス構造変動を実験的に求め、実験結果データを保存して用いる場合に、気圧値の変動による膜厚変動を抑制するプロセス時間補正値を得ることができる。
【００６２】
（第３実施形態）
第３実施形態は、半導体メモリ製造プロセスの開発と製造拠点への製造技術移転に関する。すなわち、半導体メモリをまず開発拠点において製造し、この際に開発された製造プロセスにより製造拠点に技術移転を行い、製造拠点において同様に製造を場合に関するものである。以下、半導体メモリを形成するＭＯＳＦＥＴのゲート酸化膜を形成する場合を例に説明する。
【００６３】
まず、開発拠点において基準となるＣＲ内気圧値を定め、この気圧値に基づいてＭＯＳＦＥＴのゲート酸化膜厚値を定める。ゲート酸化を行う酸化炉に（Ａ）開発拠点のＣＲ内気圧変動値を測定する気圧値測定部と、（Ｂ）この変動値によって生じるゲート酸化膜厚値の変動値を算出する酸化時間変動値算出部と、（Ｃ）（Ｂ）で得られた補正値によって補正された酸化時間を用いて酸化を行う酸化工程制御を酸化炉において実現させる制御部とを設置する。なお、これら（Ａ）〜（Ｃ）は、上記第１実施形態における気圧値測定部２，酸化時間変動値算出部３，制御部４に対応する。
【００６４】
開発拠点において、（Ａ）〜（Ｃ）を用いて半導体メモリ製造プロセスの開発を行い、（Ｂ）で算出された補正値によって補正された酸化時間を用いてゲート酸化を行った場合に、この補正による他のデバイス構造パラメータの変動の大きさが回路特性に不安定性を与えないようプロセスパラメータ設定を行う。
【００６５】
このように半導体プロセスの開発が行われた後、製造拠点への製造技術移転を行う際に、製造拠点において（Ａ’）製造拠点のＣＲ内気圧値を求める部分を新たに設ける。また、開発拠点において用いたものと同じ（Ｂ）及び（Ｃ）を用いて、製造技術立上げを行う。この製造技術立ち上げにおいては、従来のように試行錯誤の下で最適な制御パラメータを求める必要がなく、（Ａ’）により製造拠点のＣＲ内基準値のみ求まれば、開発拠点と同様に早期に製造の立ち上げを行うことができる。
【００６６】
これにより、複数の地域の環境の気圧値の差に基づくデバイス構造の差による集積回路特性のばらつきを抑制して、開発拠点において開発された製造プロセスの製造拠点への移転を早期に実現できる。
【００６７】
なお、ゲート酸化膜形成プロセスのみならずＣＶＤ等の熱処理を行う工程であれば本発明を適用可能である。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１実施形態に係る酸化炉制御装置の全体構成を示す図。
【図２】同実施形態における炉内温度を示す図。
【図３】プロセスパラメータのばらつきが膜厚に与える影響を示す図。
【図４】本発明の第２実施形態に係る常圧エピタキシャル成長ＣＶＤ制御装置の全体構成を示す図。
【図５】本発明の骨子を説明する図。
【図６】従来の膜厚制御の工程を説明する図。
【符号の説明】
【００６９】
１…酸化炉、２，４２…気圧値測定部、３…酸化時間変動値算出部、４，４４…制御部、５，４５…コントローラ、３１…基準の酸化膜厚さ、３２…酸化温度ばらつきによる酸化膜厚さ、３３…ガス圧ばらつきによる酸化膜厚さ、３４…酸化時間ばらつきによる酸化膜厚さ、４１…常圧エピタキシャル成長ＣＶＤ装置、４３…堆積時間変動値算出部、４６…排ガス無害化装置。
【特許請求の範囲】
【請求項１】
大気圧の影響を受ける雰囲気での熱処理により半導体装置を製造する半導体製造装置内又は該装置の設置環境の気圧値を測定する手段と、
前記測定された気圧値の変動によるデバイス構造変動を抑制するための熱処理時間変動値を算出する手段と、
前記半導体製造装置に予め設定された熱処理時間に、前記算出された熱処理時間変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して熱処理時間を補正する手段とを具備し、
前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする半導体プロセス制御装置。
【請求項２】
大気圧の影響を受ける雰囲気で熱処理する機能を備えた半導体製造装置を用いて半導体装置を製造するに際し、
前記半導体製造装置内又は該装置の設置環境の気圧値を測定し、測定した気圧値に応じて該半導体製造装置に予め設定された熱処理時間に、熱処理時間の変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して補正し、
前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間の変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする半導体プロセス制御方法。
【請求項３】
大気圧の影響を受ける雰囲気での熱処理により半導体装置を製造する半導体製造装置と、
該装置内又は該装置の設置環境の気圧値を測定する手段と、
前記測定された気圧値の変動によるデバイス構造変動を抑制するための熱処理時間変動値を算出する手段と、
前記半導体製造装置に予め設定された熱処理時間に、前記算出された熱処理時間変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して熱処理時間を補正する手段とを具備し、
前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする半導体プロセス制御システム。
【請求項１】
大気圧の影響を受ける雰囲気での熱処理により半導体装置を製造する半導体製造装置内又は該装置の設置環境の気圧値を測定する手段と、
前記測定された気圧値の変動によるデバイス構造変動を抑制するための熱処理時間変動値を算出する手段と、
前記半導体製造装置に予め設定された熱処理時間に、前記算出された熱処理時間変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して熱処理時間を補正する手段とを具備し、
前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする半導体プロセス制御装置。
【請求項２】
大気圧の影響を受ける雰囲気で熱処理する機能を備えた半導体製造装置を用いて半導体装置を製造するに際し、
前記半導体製造装置内又は該装置の設置環境の気圧値を測定し、測定した気圧値に応じて該半導体製造装置に予め設定された熱処理時間に、熱処理時間の変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して補正し、
前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間の変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする半導体プロセス制御方法。
【請求項３】
大気圧の影響を受ける雰囲気での熱処理により半導体装置を製造する半導体製造装置と、
該装置内又は該装置の設置環境の気圧値を測定する手段と、
前記測定された気圧値の変動によるデバイス構造変動を抑制するための熱処理時間変動値を算出する手段と、
前記半導体製造装置に予め設定された熱処理時間に、前記算出された熱処理時間変動値を初期温度から所定の熱処理温度まで前記半導体製造装置内を昇温させる時間の経過後に付加して熱処理時間を補正する手段とを具備し、
前記熱処理は熱酸化であり、Ｔ分の酸化時間の熱酸化を行う場合、測定された前記気圧値が予め設定された気圧値の平均値のｘ％であるとき、前記熱処理時間変動値ΔＴは
ΔＴ＝Ｔ｛１−（ｘ／１００）２｝／（ｘ／１００）２
であることを特徴とする半導体プロセス制御システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−１２１０９９（Ｐ２００６−１２１０９９Ａ）
【公開日】平成１８年５月１１日（２００６．５．１１）
【国際特許分類】
【出願番号】特願２００５−３４２２６７（Ｐ２００５−３４２２６７）
【出願日】平成１７年１１月２８日（２００５．１１．２８）
【分割の表示】特願平９−３５５４２８の分割
【原出願日】平成９年１２月２４日（１９９７．１２．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１８年５月１１日（２００６．５．１１）
【国際特許分類】
【出願日】平成１７年１１月２８日（２００５．１１．２８）
【分割の表示】特願平９−３５５４２８の分割
【原出願日】平成９年１２月２４日（１９９７．１２．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]