半導体素子の実装構造及び電気光学装置
【課題】 配線パターンの引き回しが容易になったり、基板の小型化を図ったりすることができる半導体素子の実装構造等を提供する。
【解決手段】 基板に対して、フェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、基板上の配線パターンと、を電気接続した半導体素子の実装構造等であって、バンプ電極群が、半導体素子の一辺に沿って配列された第1のバンプ電極列と、半導体素子の対向する一辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列とを含み、基板上に、第1のバンプ電極列に対応した第1の配線パターンと、第2のバンプ電極列に対応した第2の配線パターンとがそれぞれ形成してあり、かつ、鉛直方向に眺めた場合に、第1の配線パターンが半導体素子の一辺と交差するように引き出して形成してあるとともに、第2の配線パターンが、半導体素子の一辺以外の複数辺と交差するように引き出して形成してある。
【解決手段】 基板に対して、フェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、基板上の配線パターンと、を電気接続した半導体素子の実装構造等であって、バンプ電極群が、半導体素子の一辺に沿って配列された第1のバンプ電極列と、半導体素子の対向する一辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列とを含み、基板上に、第1のバンプ電極列に対応した第1の配線パターンと、第2のバンプ電極列に対応した第2の配線パターンとがそれぞれ形成してあり、かつ、鉛直方向に眺めた場合に、第1の配線パターンが半導体素子の一辺と交差するように引き出して形成してあるとともに、第2の配線パターンが、半導体素子の一辺以外の複数辺と交差するように引き出して形成してある。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子の実装構造及び電気光学装置に関する。特に、所定配置された第1のバンプ電極列及び第2のバンプ電極列からなるバンプ電極群を備えた半導体素子を用いることにより、基板の小型化を図ったり、配線パターンの引き回しの自由度を向上させたりすることができる半導体素子の実装構造及び電気光学装置に関する。
【背景技術】
【0002】
従来、フェイスダウン方式で半導体素子(半導体素子)を基板上に実装する例としては、例えば、液晶表示装置において、液晶パネルを構成する透明基板に駆動用半導体素子(半導体チップ)を、異方性導電膜などを用いてCOG(Chip on Glass)実装するものがある。この異方性導電膜を用いた実装方法は、ファインピッチへの対応が可能であるとともに、多接点を一括して電気的に接続できるという利点がある。
【0003】
かかる実装方法に適した実装構造として、基板との実装面にフェイスダウンボンディング用のバンプ電極群を備える半導体素子を用いた実装構造が提案されている。このバンプ電極群には、少なくとも、チップ辺のうちの一辺に沿って配列された第1のバンプ電極列と、該第1のバンプ電極列の両端から各々内側に向けて斜めに配列された第2及び第3のバンプ電極列とが含まれている(特許文献1参照)。
より詳細には、図11(b)に示すように、駆動用半導体素子のバンプ電極群には、チップ辺に沿って配列された第1の電極列651と、第1の電極列651に対向する第4の電極列654のほかに、第1の電極列651の両端から、第4の電極列654に向けて斜めに配列された第2及び第3の電極列652、653とが設けられているので、図11(a)に示すように、第2及び第3の電極列のバンプ電極652、653が実装される基板側の電極端子662、663も斜めに配列されている。
従って、これらの電極端子は互いに位置がずれているので、電極端子から引き出された配線パターンを第1の電極列651とは反対側に引き出す際には、側方に向けて真っ直ぐに引き出した後に直角に屈曲させることなく、第1の電極列651とは反対方向に向けて直接、引き出すことができる。すなわち、配線パターンを迂回させる必要がない分、無駄なスペースを削減できる。また、最短経路を辿るように配線パターンを引き出すことができるので、配線パターンの電気的な抵抗を低減することができる。さらに、第1〜第4の配線パターン651〜654をすべて略平行に引き出すことが可能であり、このように配置すると、駆動用半導体素子の実装位置が配線パターンの引き出し方向にずれたとしても、第1ないし第3のバンプ電極列を構成する全てのバンプ電極が電極端子(配線パターン)の上に位置している。
【特許文献1】特開平11−297760号公報 (特許請求の範囲 図4)
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1に開示された実装構造は、半導体素子の横幅を実質的に拡大させることにより、半導体素子の両端付近から引き出される配線パターンを直角に屈曲する場合をなくして、配線パターンの長さを短くしたものであるため、使用される半導体素子が大型化してしまう場合があった。したがって、基板の張出部の面積を小さくして、電気光学装置の小型化を図ることが困難であるという問題が見られた。
また、特許文献1に開示された実装構造は、半導体素子の両端付近から引き出される配線パターンも含めて、すべての配線パターンをできる限り平行に引き出すことができるものの、そのピッチ間隔等については、従来と実質的に変わることなく、引き回しの自由度を向上させることができるものではなかった。
さらに、かかる実装構造に使用される半導体素子におけるバンプ電極群は、実質的に直線状をなしていないために、半導体素子の設計上の制約が多くなり、このような半導体素子の製造が困難な場合があった。
【0005】
そこで、本発明の発明者らは鋭意努力し、所定配置された第1のバンプ電極列及び第2のバンプ電極列からなるバンプ電極群を備えた半導体素子を用いることにより、半導体素子と重なる領域を有効に活用することができ、このような問題を解決できることを見出し、本発明を完成させたものである。
すなわち、本発明は、第1のバンプ電極列と第2のバンプ電極列との距離を近づけて配置したバンプ電極群を備えた半導体素子を用いることにより、配線パターンの引き回しの自由度を向上させたり、基板の張出部の面積を小さくして、電気光学装置の小型化を図ったりすることができる半導体素子の実装構造体及び電気光学装置を効率的に提供することである。
【課題を解決するための手段】
【0006】
本発明によれば、基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、前記基板上の配線パターンと、を電気接続した半導体素子の実装構造であって、バンプ電極群が、半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺と対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、配線パターンが、第1のバンプ電極列に対応した第1の配線パターンと、第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、基板を鉛直方向に眺めた場合に、第1の配線パターンが、半導体素子の一辺と交差するように引き出して形成してあるとともに、第2の配線パターンが、半導体素子の一辺以外の複数辺と交差するように引き出して形成してある半導体素子の実装構造が提供され、上述した問題点を解決することができる。
すなわち、半導体素子における第1のバンプ電極列と第2のバンプ電極列との距離を近づけることにより、第1の配線パターンの端子と第2の配線パターンの端子との距離を近づけることができる。したがって、半導体素子と平面的に重なる領域についても、第2の配線パターンの引回し領域として有効に利用することができる。そのため、第2の基板の外形寸法を当該距離分短くした場合には、基板張出部の面積を小さくして、電気光学装置の小型化を図ることができる。一方で、第2の基板の外形寸法を変えない場合には、配線パターンの引き回し領域を広くすることができ、配線パターンのピッチ間隔を広げたり、配線幅を広げたりすることができる。よって、隣接する配線パターン間でのショートの発生を防止したり、配線パターンの電気抵抗を低下させたりできる電気光学装置を提供することができる。
なお、第2のバンプ電極列を所定の辺から所定距離だけ離してあるとは、第1のバンプ電極列が半導体素子の一辺に沿って配置されているのに対して、第2のバンプ電極列が当該半導体素子の一辺と対向する辺と第1のバンプ電極列との間において、第1のバンプ電極列に近づけるように配置してあることを意味する。
【0007】
また、本発明の半導体素子の実装構造を構成するにあたり、半導体素子は、半導体素子の一辺に対向する辺と、第2のバンプ電極列との間に、導電性材料からなるダミーバンプ及び電気絶縁性材料からなるダミーバンプ、あるいはいずれか一方のダミーバンプを備えることが好ましい。
このように構成することにより、半導体素子の安定性を高めることができ、半導体素子と配線パターンの端子との接続不良や、半導体素子による配線パターンの断線等を効果的に防止することができる。
【0008】
また、本発明の半導体素子の実装構造を構成するにあたり、バンプ電極群が、金属バンプ、又は高分子材料上に金属メッキを施したメッキバンプであることが好ましい。
このように構成することにより、金属バンプを使用した場合には、電気的接続を確実にすることができる。一方、高分子材料上に金属メッキを施したメッキバンプである場合には、配置の自由度を向上させたり、配線パターンの狭ピッチ化に対応しやすくすることができる。
【0009】
また、本発明の半導体素子の実装構造を構成するにあたり、基板を鉛直方向に眺めた場合に、ダミーバンプが導電性材料からなる場合には、第2の配線パターンは当該ダミーバンプを迂回するように形成してあり、ダミーバンプが電気絶縁性材料からなる場合には、当該ダミーバンプと平面的に重なる位置にも第2の配線パターンが形成してあることが好ましい。
このように構成することにより、ダミーバンプによって配線パターン同士のショートを発生させることを有効に防止することができる。
【0010】
また、本発明の別の態様は、基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、基板上の配線パターンと、を電気接続した半導体素子の実装構造を含む電気光学装置であって、半導体素子のバンプ電極群が、半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺と対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、配線パターンが、第1のバンプ電極列に対応した第1の配線パターンと、第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、基板を鉛直方向に眺めた場合に、第1の配線パターンが、半導体素子の一辺と交差するように引き出して形成してあるとともに、第2の配線パターンが、半導体素子の一辺以外の複数辺と交差するように引き出して形成してある電気光学装置である。
すなわち、半導体素子における第1のバンプ電極列と第2のバンプ電極列との距離を近づけることにより、第1の配線パターンの端子と第2の配線パターンの端子との距離を近づけることができる。したがって、第2の基板の外形寸法を当該距離分短くした場合には、基板張出部の面積を小さくして、電気光学装置の小型化を図ることができる。一方、第2の基板の外形寸法を変えずに、配線パターンの引き回し領域を広くした場合には、配線パターンの引回しの自由度を高めることができ、ショートの発生を少なくしたり、電気抵抗を低下させたりすることができる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照して、本発明の半導体素子の実装構造及びそれを含む電気光学装置に関し、半導体素子の実装構造を備えた電気光学装置の実施形態について具体的に説明する。
ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
【0012】
本実施形態は、基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、基板上の配線パターンと、を電気接続した半導体素子の実装構造を含む電気光学装置であって、半導体素子のバンプ電極群が、半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺と対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、配線パターンが、第1のバンプ電極列に対応した第1の配線パターンと、第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、基板を鉛直方向に眺めた場合に、第1の配線パターンが、半導体素子の一辺と交差するように引き出して形成してあるとともに、第2の配線パターンが、半導体素子の一辺以外の複数辺と交差するように引き出して形成してある電気光学装置である。
なお、本実施形態においては、半導体素子の実装構造を備えた電気光学装置として、TFD素子(Thin Film Diode)を備えたアクティブマトリクス型構造の液晶表示装置を例に採って説明する。また、かかる液晶表示装置は、パッシブマトリクス型構造の液晶表示装置、あるいはTFT素子(Thin Film Transistor)を備えたアクティブマトリクス型構造の液晶表示装置のいずれであっても構わない。
【0013】
1.電気光学装置(液晶表示装置)の基本構造
まず、図1〜図3を参照して、本実施形態に係る液晶表示装置の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図1は液晶表示装置20の概略斜視図であり、図2は当該液晶表示装置20の概略断面図である。また、図3(a)は第1の基板30の平面図であり、図3(b)は第2の基板60の平面図であり、図3(c)は第1の基板30及び第2の基板60を重ね合わせた状態の平面図である。
【0014】
図1や図2に示される液晶表示装置20は、透明な第1のガラス基板31を基体とする第1の基板30と、透明な第2のガラス基板61を基体とする第2の基板60とが、対向配置されるとともに、接着剤等のシール材23を介して貼り合わせられている。また、第1の基板30と、第2の基板60とが形成する空間であって、シール材23の内側部分に対して、開口部23aを介して液晶材料21を注入した後、封止材25にて封止されてなるセル構造を備えている。すなわち、第1の基板30と第2の基板60との間に液晶材料21が充填されている。
そして、かかる液晶表示装置20には、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを必要に応じて適宜取付けることもできる。
【0015】
また、図1や図2に示される液晶表示装置20を構成する第1の基板30は、一例として、第1のガラス基板31と、反射層35と、着色層37と、遮光層39と、平坦化層41と、第1の電極33と、から構成されている。また、第1の電極33の上には、ポリイミド樹脂等からなる第1の配向膜45が形成されている。なお、本実施形態の電気光学装置は、TFD素子を備えたアクティブマトリクス型構造の液晶表示装置であり、第1の電極33は走査電極を意味する。
そして、第1のガラス基板31の所定位置に、鮮明な画像表示が認識できるように、位相差板(1/4波長板)47及び偏光板49が配置されている。
【0016】
また、第1の基板30と対向する第2の基板60は、一例として、第2のガラス基板61と、配線パターン65、66、67と、スイッチング素子69と、第2の電極63と、から構成されている。なお、本実施形態に係る電気光学装置は、TFD素子を備えたアクティブマトリクス型構造の液晶表示装置であり、第2電極63は画素電極を、スイッチング素子69はTFD素子を、それぞれ意味する。
また、配線パターン65や第2の電極63等の上には、第1の基板30における第1の配向膜45と同様のポリイミド樹脂等からなる第2の配向膜75が形成されている。さらに、第2のガラス基板61の外面においても、位相差板(1/4波長板)77及び偏光板79が配置されている。
【0017】
そして、それぞれの基板上に形成された第1の電極33と第2の電極63との交差領域がマトリクス状に配列された多数の画素(以下、画素領域と称する場合がある。)を構成し、これら多数の画素の配列が、全体として液晶表示領域Aを構成することになる。
なお、図1中、それぞれの画素領域に対応する第2の電極63やスイッチング素子69については、一部の画素領域にのみ図示してあるが、その他の画素領域についても同様に存在する。また、本実施形態の電気光学装置の例では、着色層37を第1のガラス基板31上に設けてあるが、第2のガラス基板61上に設けることもできる。
【0018】
また、図1や図2に示される第2のガラス基板61は、第1のガラス基板31の外形よりも外側に張り出してなる基板張出部61Tを有し、かかる基板張出部61T上には、配線パターン65、66、67が形成されている。かかる配線パターン65、66、67は、スイッチング素子69を形成する材料であるタンタルやクロムの金属材料や、第2の電極63等を形成する材料であるITO(Indium Tin Oxide:インジウムスズ酸化物)等の透明導電性材料から形成することができる。
また、これらの配線パターンのうち、配線パターン65、67の端部が端子となって、半導体素子(Xドライバ)91の実装領域98aが形成されているとともに、配線パターン66、67の端部が端子となって、半導体素子(Yドライバ)94の実装領域98bが形成されている。このうち、画像表示領域A内に向けて引き出されている配線パターン(データ線と称する場合がある。)65は、スイッチング素子69を介して第2の電極(画素電極)63に対して電気的に接続されている。
また、図2に概略断面を示すように、画像表示領域A側の基板の縁部に向けて引き出されている配線パターン(引回し配線)66は、導電性粒子を含むシール材23を介して第1の基板30上の第1の電極33に対して電気的に接続されている。さらに、画像表示領域Aとは反対側に向けて引き出されている配線パターン67は、フレキシブル基板93や、コネクタと電気的に接続されている。
そして、それぞれの実装領域98a、98bにおいて、それぞれの配線パターン65、66、67に対して電気的に接続されるように、液晶駆動回路等を内蔵した半導体素子(IC)91、94がフェイスダウンボンディングにより、いわゆるCOG(Chip on Glass)実装されることにより、本発明の半導体素子の実装構造100を構成している。
【0019】
2.半導体素子の実装構造
(1)概要
本実施形態の電気光学装置における半導体素子の実装構造100を図4に示す。
かかる図4に示される半導体素子の実装構造100は、所定の半導体素子91、94と、第2の基板60上の配線パターン65、66、67と、を電気接続した半導体素子の実装構造であって、半導体素子91のバンプ電極群120が、所定の第1のバンプ電極列121及び第2のバンプ電極列122を含み、配線パターン65、66、67が、所定の第1の配線パターン67及び第2の配線パターン65、66を含み、かつ、第2の基板60を鉛直方向に眺めた場合に、第1の配線パターン67が、半導体素子91、94の一辺91a、94aと交差するように引き出して形成してあるとともに、第2の配線パターン65、66が、半導体素子91、94の一辺91a、94a以外の複数辺と交差するように引き出して形成してあることを特徴とする。
なお、以下の説明においては、第2の電極63に対して信号電圧を供給するための半導体素子(Xドライバ)91の実装構造についてのみ説明するが、第1の電極33に対して信号電圧を供給するための半導体素子(Yドライバ)94の実装構造についても同様の構成とすることができる。
【0020】
すなわち、本発明の半導体素子の実装構造によれば、半導体素子91における第1のバンプ電極列121と第2のバンプ電極列122との距離を近づけることにより、半導体素子91と平面的に重なる領域を有効活用して第2の配線パターン65を引回すことができる。より具体的には、図5(a)に示すように、第1の配線パターン97の端子と、第2の配線パターン65の端子と、の距離(R)を近づけることができるため、半導体素子91と平面的に重なる領域を第2の配線パターン65の引回し領域として確保できるようになる。したがって、従来であれば、半導体素子91における画像表示領域A側の一辺91bから引き出されていた第2の配線パターン65は、当該辺91bと併せて、直交する二辺91c、91dからも引き出されることとなる。
【0021】
このとき、図5(a)に示すように、半導体素子91の実装位置を、第1の配線パターン67の端子と第2の配線パターン65の端子とを近づけた距離に相当する分、画像表示領域A側にずらして、第2のガラス基板61の長さもその分短くすることが好ましい。この理由は、このように構成した場合には、第2のガラス基板61の基板張出部61Tの面積を小さくして、電気光学装置の小型化を図ることができるためである。
また、図5(b)及び(c)に示すように、第2のガラス基板61の外形寸法を変えずに、半導体素子91の実装位置も従来と同様にすることも好ましい。この理由は、このように構成することにより、第2の配線パターン65の引回し領域を広く確保することができ、第2の配線パターン65の引き回しの自由度を向上させることができる。したがって、図5(b)に示すように、第2の配線パターン65のピッチ間隔(W)を広げてショートの発生を防止したり、図5(c)に示すように、第2の配線パターン65の配線自体の幅を広くして電気抵抗を低下させたりすることができる。
さらに、図5(d)に示すように、第2のガラス基板61の外形寸法を変えずに、半導体素子91の実装位置を、第1の配線パターン67の端子と第2の配線パターン65の端子とを近づけた距離に相当する分、画像表示領域A側にずらすことも好ましい。この理由は、このように構成することにより、第1の配線パターン67の引き回しの自由度を向上させることができるためである。したがって、図5(d)に示すように、第1の配線パターン67と、フレキシブル基板93等との接続位置を、例えば、第2のガラス基板61における端部付近等、所望の位置に選択ができるようになる。
【0022】
(2)半導体素子
(2)−1 概要
図4に示される半導体素子の実装構造100において、半導体素子(Xドライバ)91は、配線パターン65を介して第2の電極(画素電極)63に対して信号電圧を供給するための部材である。また、半導体素子(Yドライバ)94は、配線パターン66を介して、第1の基板30上の第1の電極(走査電極)33に対して信号電圧を供給するための部材である。そして、これらの半導体素子91、94によって、第1の電極33及び第2の電極63によって構成される画素領域における液晶材料21に対して電圧を印加するとともに、それぞれの画素に応じて印加する電圧を変化させて、画像を表示させることができる。
なお、半導体素子は、必ずしも複数の半導体素子を実装する必要はなく、まとめて制御可能な一つの半導体素子のみであっても構わない。
【0023】
また、半導体素子を実装する際には、例えば、ワイヤーボンディングや、半導体のAuバンプをAgペーストにより基板に接続する方法、異方性導電膜を用いる方法、あるいは半田バンプを用いるフリップチップ方法、熱硬化性樹脂を用いる圧接工法等、種々の方法を採用することができる。中でも、薄型化を図ることができるとともに、半導体素子の接続箇所を周囲から絶縁する役割を果たすことができることから、異方性導電膜を用いる方法や熱硬化性樹脂を用いる圧接工法により実装されていることが好ましい。
【0024】
(2)−2 バンプ電極群
次に、図6(a)〜(b)を参照して、バンプ電極群120について説明する。ここで、図6(a)は、半導体素子91を第2の基板60上へ実装する際の実装面92側から見た平面図であり、図6(b)は、図6(a)中のXX断面を矢印方向に見た断面図である。
かかる半導体素子91は、第2の基板60上の第1の配線パターン67、及び第2の配線パターン65と電気的に接続されるバンプ電極群120を備えている。また、かかるバンプ電極群120は、半導体素子91の一辺91aに沿って配列された第1のバンプ電極列121と、当該一辺91aに対向する辺91bから所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列122と、を含んでいる。
このうち、第1のバンプ電極列121のバンプ電極は、他方側の端子が、上述のフレキシブル基板93や、コネクタ等と接続された、第1の配線パターン67の端子と接続され、半導体素子91に対して信号入力するための入力端子である。また、第2のバンプ電極列122のバンプ電極は、第2の配線パターン65の端子と接続され、第2の電極63に信号出力するための出力端子である。
【0025】
ここで、図4に示す半導体素子の実装構造100においては、かかる第1のバンプ電極列121が配列される半導体素子91の一辺91aは、第2の基板60上に実装する際に、液晶表示装置20における画像表示領域Aが存在する側とは反対側に向けて配置される辺91aである。
そして、図6(a)〜(b)に示すように、第1のバンプ電極列121が半導体素子91の一辺91aに沿って配置されているのに対して、第2のバンプ電極列122が当該半導体素子91の一辺91aと対向する辺91bと第1のバンプ電極列121との間において、第1のバンプ電極列121に近づくように配置されていることが好ましい。
この理由は、第2のバンプ電極列122を、第1のバンプ電極列121の存在する半導体素子91の辺91a側に近付けることにより、それぞれ対応する第1の配線パターン67における端子と、第2の配線パターン65における端子との距離(R)を小さくすることができるためである。その結果、上述したとおり、第2のガラス基板61における基板張出部61Tの面積を小さくして、電気光学装置の小型化を図ったり、あるいは、基板張出部61Tの面積は変えずに、第1の配線パターン67の引き回しの自由度を高くして、ショートの発生を防止したり、電気抵抗を低下させたりすることができる。
【0026】
また、第2のバンプ電極列122の配置位置については、第1のバンプ電極列121が配列された半導体素子91の一辺91aと対向する辺91bから所定距離だけ離して、実質的に直線状に配置されていれば、特に制限されるものではない。すなわち、バンプ電極列122が直線状であれば、半導体素子91の設計上の制約を比較的緩くすることができるためである。
したがって、例えば、図7(a)〜(c)のような配置とすることができる。中でも、図7(c)に示すように、第2のバンプ電極列122が、第1のバンプ電極列121が配置された一辺91aと対向する辺91bよりも、当該一辺91a側に近づけて配置してあることが好ましい。この理由は、電気光学装置の小型化や、第2の配線パターン65の引回し領域の確保を、より確実に達成できるとともに、半導体素子91が、基板張出部61Tにおけるフレキシブル基板93等の接続領域に影響を与えることがないためである。
【0027】
より具体的には、図7(a)に示すように、第2のバンプ電極列122が、第1のバンプ電極列121が配置された一辺91aよりも、対向する辺91b側に近寄って配置される場合には、第1のバンプ電極列121と第2のバンプ電極列122との距離(R)を、例えば、500〜2,000μmの範囲内の値とすることが好ましい。一方、図7(c)に示すように、第2のバンプ電極列122が、対向する辺91bよりも、第1のバンプ電極列121が配置された一辺91a側に近寄って配置される場合には、第1のバンプ電極列121と第2のバンプ電極列122との距離(R)を、例えば、50〜400μmの範囲内の値とすることが好ましい。
【0028】
また、バンプ電極群が、金属バンプ、又は高分子材料上に金属メッキを施したメッキバンプであることが好ましい。
この理由は、バンプ電極が金属バンプである場合には、半導体素子と配線パターンとの電気的接続を確実にすることができるためである。
一方、高分子材料上に金属メッキを施したメッキバンプとした場合には、金属バンプの場合に必要とされるアルミニウムパッドが不要となるとともに、比較的小径のバンプ電極を形成することができるためである。したがって、バンプ電極の配置の自由度を高くすることができるとともに、配線パターンの狭ピッチ化に対応しやすくなるためである。また、半導体素子の小型化を図ることもできるようになるためである。さらには、異方性導電膜で使われているような導電粒子を使わずに実装できるため、配線のレイアウトやバンプ電極のピッチに自由度を持たせることができる。
【0029】
(2)−3 ダミーバンプ
また、図8(a)〜(b)に示すように、半導体素子91の一辺91aに対向する辺91bと、第2のバンプ電極列122との間に、導電性材料からなるダミーバンプ及び電気絶縁性材料からなるダミーバンプ、あるいはいずれか一方のダミーバンプ125が設けられている。
すなわち、本発明の半導体素子の実装構造に使用される半導体素子91は、所定の一辺91a側に偏って、第1のバンプ電極列121及び第2のバンプ電極列122が配置されているために、そのままで実装すると、バランスが悪くて、実装することができないためである。したがって、このようなダミーバンプ125を所定位置に設けることにより、実装した際の実装する際のバランスを良好にして、接続時の安定性を高めることができる。
なお、図8(a)はダミーバンプ125を備えた半導体素子91を実装面側からみた平面図であり、図8(b)は図8(a)のXX断面を矢印方向に見た断面図である。
【0030】
また、かかるダミーバンプ125を形成する数は特に制限されるものではないが、例えば、図8(a)〜(b)に示すように、半導体素子91における第1のバンプ電極列121が配置された辺91aと対向する辺91b側のそれぞれの角部に1個ずつ形成することが好ましい。この理由は、半導体素子91の実装状態を安定させることができるとともに、後述するように、導電性材料からなるダミーバンプ125を形成する場合に、第2の配線パターン65を迂回させて形成することが比較的容易になるためである。
【0031】
また、ダミーバンプ125が導電性材料からなる場合には、図9(a)に示すように、第2の配線パターン65は当該ダミーバンプ125を迂回するように形成してあることが好ましい。この理由は、第2の配線パターン65のピッチ間隔にもよるが、ダミーバンプによって隣接する第2の配線パターン65間に、ショートを発生させる場合があるためである。
一方、ダミーバンプが電気絶縁性材料(高分子材料)からなる場合には、図9(b)に示すように、当該ダミーバンプ125´と平面的に重なる位置にも第2の配線パターン65が形成してあることが好ましい。この理由は、電気絶縁性材料からなるダミーバンプ125´であれば、上述したようなショートを発生させるおそれがないために、第2の配線パターン65の形成時に、ダミーバンプ125´の位置を考慮する必要がないためである。そして、このように構成した場合には、ダミーバンプ125を迂回させて形成した場合と比較して、最低限必要な引回し領域を小さくすることができるために、第2の基板60の外形寸法を、より小さくすることができる。
【0032】
3.応用例
図10は、本実施形態の電子光学装置を備えた電子機器の全体構成を示す概略構成図である。この電子機器は、液晶表示装置20の一部を構成する液晶パネル20´と、これを制御するための制御手段200とを有している。また、図10中では、液晶パネル20´を、パネル構造体20Aと、半導体素子(半導体素子)等で構成される駆動回路20Bと、に概念的に分けて描いてある。また、制御手段200は、表示情報出力源201と、表示処理回路202と、電源回路203と、タイミングジェネレータ204とを有することが好ましい。
また、表示情報出力源201は、ROM(Read Only Memory)やRAM(Random Access Memory)等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ204によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路202に供給するように構成されていることが好ましい。
【0033】
また、表示情報処理回路202は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路20Bへ供給することが好ましい。さらに、駆動回路20Bは、第1の電極駆動回路、第2の電極駆動回路及び検査回路を含むことが好ましい。また、電源回路203は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電気光学装置を備えた電子機器であれば、半導体素子における第1のバンプ電極列と第2のバンプ電極列とを近接させてあることにより、基板張出部の面積を小さくして全体として小型化を図ったり、あるいは、基板張出部の面積はそのままで、配線パターンの引き回しの自由度を高めてショートの発生を少なくしたり、電気抵抗を低下させることができる電子機器とすることができる。
【産業上の利用可能性】
【0034】
本発明によれば、特定の半導体素子を用いて実装構造を形成することにより、基板の外形寸法を小さくして、全体として電気光学装置の小型化を図ることができる。また、配線パターンのピッチ間隔を広くして、ショートの発生を防止したり、配線自体の幅を広げて、電気抵抗を低下させたりすることができる。したがって、電気光学物質として液晶分子を用いた電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた電子機器や、電子放出素子を使用した装置(FED:Field Emission DisplayやSCEED:Surface-Conduction Electron-Emitter Display)、プラズマディスプレイ装置、有機及び無機エレクトロルミネッセンス装置などに適用することができる。
【図面の簡単な説明】
【0035】
【図1】本発明に係る液晶表示装置の外観を示す概略斜視図である。
【図2】本発明に係る液晶表示装置を模式的に示す概略断面図である。
【図3】(a)は、第1の基板の平面図であり、(b)は、第2の基板の平面図であり、(c)は、第1の基板と第2の基板を重ね合わせた状態における平面図である。
【図4】本発明に係る半導体装置の実装構造を示す平面図である。
【図5】(a)〜(d)は、それぞれ半導体素子の実装構造体の変形例を説明するために供する図である。
【図6】(a)〜(b)は、それぞれ本発明に係る半導体素子の実装構造に用いられる半導体素子を示す平面図及び断面図である。
【図7】(a)〜(c)は、それぞれ半導体素子における第1のバンプ電極列及び第2のバンプ電極列の配置を説明するために供する図である。
【図8】(a)〜(b)は、それぞれダミーバンプを備えた半導体素子を示す平面図及び断面図である。
【図9】第2の配線パターンの形成方法について説明するために供する図である。
【図10】応用例としての電子機器の概略構成を示すブロック図である。
【図11】従来の半導体素子の実装構造を説明するために供する図である。
【符号の説明】
【0036】
20:電気光学装置(液晶表示装置)、23:シール材、30:第1の基板、60:第2の基板、41:平坦化膜、65・65a・65b:第1の配線パターン、91:半導体素子(Xドライバ)、92:実装面、94:半導体素子(Yドライバ)、100:実装構造、120:バンプ電極群、121:第1のバンプ電極列、122:第2のバンプ電極列、125:ダミーバンプ
【技術分野】
【0001】
本発明は、半導体素子の実装構造及び電気光学装置に関する。特に、所定配置された第1のバンプ電極列及び第2のバンプ電極列からなるバンプ電極群を備えた半導体素子を用いることにより、基板の小型化を図ったり、配線パターンの引き回しの自由度を向上させたりすることができる半導体素子の実装構造及び電気光学装置に関する。
【背景技術】
【0002】
従来、フェイスダウン方式で半導体素子(半導体素子)を基板上に実装する例としては、例えば、液晶表示装置において、液晶パネルを構成する透明基板に駆動用半導体素子(半導体チップ)を、異方性導電膜などを用いてCOG(Chip on Glass)実装するものがある。この異方性導電膜を用いた実装方法は、ファインピッチへの対応が可能であるとともに、多接点を一括して電気的に接続できるという利点がある。
【0003】
かかる実装方法に適した実装構造として、基板との実装面にフェイスダウンボンディング用のバンプ電極群を備える半導体素子を用いた実装構造が提案されている。このバンプ電極群には、少なくとも、チップ辺のうちの一辺に沿って配列された第1のバンプ電極列と、該第1のバンプ電極列の両端から各々内側に向けて斜めに配列された第2及び第3のバンプ電極列とが含まれている(特許文献1参照)。
より詳細には、図11(b)に示すように、駆動用半導体素子のバンプ電極群には、チップ辺に沿って配列された第1の電極列651と、第1の電極列651に対向する第4の電極列654のほかに、第1の電極列651の両端から、第4の電極列654に向けて斜めに配列された第2及び第3の電極列652、653とが設けられているので、図11(a)に示すように、第2及び第3の電極列のバンプ電極652、653が実装される基板側の電極端子662、663も斜めに配列されている。
従って、これらの電極端子は互いに位置がずれているので、電極端子から引き出された配線パターンを第1の電極列651とは反対側に引き出す際には、側方に向けて真っ直ぐに引き出した後に直角に屈曲させることなく、第1の電極列651とは反対方向に向けて直接、引き出すことができる。すなわち、配線パターンを迂回させる必要がない分、無駄なスペースを削減できる。また、最短経路を辿るように配線パターンを引き出すことができるので、配線パターンの電気的な抵抗を低減することができる。さらに、第1〜第4の配線パターン651〜654をすべて略平行に引き出すことが可能であり、このように配置すると、駆動用半導体素子の実装位置が配線パターンの引き出し方向にずれたとしても、第1ないし第3のバンプ電極列を構成する全てのバンプ電極が電極端子(配線パターン)の上に位置している。
【特許文献1】特開平11−297760号公報 (特許請求の範囲 図4)
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1に開示された実装構造は、半導体素子の横幅を実質的に拡大させることにより、半導体素子の両端付近から引き出される配線パターンを直角に屈曲する場合をなくして、配線パターンの長さを短くしたものであるため、使用される半導体素子が大型化してしまう場合があった。したがって、基板の張出部の面積を小さくして、電気光学装置の小型化を図ることが困難であるという問題が見られた。
また、特許文献1に開示された実装構造は、半導体素子の両端付近から引き出される配線パターンも含めて、すべての配線パターンをできる限り平行に引き出すことができるものの、そのピッチ間隔等については、従来と実質的に変わることなく、引き回しの自由度を向上させることができるものではなかった。
さらに、かかる実装構造に使用される半導体素子におけるバンプ電極群は、実質的に直線状をなしていないために、半導体素子の設計上の制約が多くなり、このような半導体素子の製造が困難な場合があった。
【0005】
そこで、本発明の発明者らは鋭意努力し、所定配置された第1のバンプ電極列及び第2のバンプ電極列からなるバンプ電極群を備えた半導体素子を用いることにより、半導体素子と重なる領域を有効に活用することができ、このような問題を解決できることを見出し、本発明を完成させたものである。
すなわち、本発明は、第1のバンプ電極列と第2のバンプ電極列との距離を近づけて配置したバンプ電極群を備えた半導体素子を用いることにより、配線パターンの引き回しの自由度を向上させたり、基板の張出部の面積を小さくして、電気光学装置の小型化を図ったりすることができる半導体素子の実装構造体及び電気光学装置を効率的に提供することである。
【課題を解決するための手段】
【0006】
本発明によれば、基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、前記基板上の配線パターンと、を電気接続した半導体素子の実装構造であって、バンプ電極群が、半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺と対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、配線パターンが、第1のバンプ電極列に対応した第1の配線パターンと、第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、基板を鉛直方向に眺めた場合に、第1の配線パターンが、半導体素子の一辺と交差するように引き出して形成してあるとともに、第2の配線パターンが、半導体素子の一辺以外の複数辺と交差するように引き出して形成してある半導体素子の実装構造が提供され、上述した問題点を解決することができる。
すなわち、半導体素子における第1のバンプ電極列と第2のバンプ電極列との距離を近づけることにより、第1の配線パターンの端子と第2の配線パターンの端子との距離を近づけることができる。したがって、半導体素子と平面的に重なる領域についても、第2の配線パターンの引回し領域として有効に利用することができる。そのため、第2の基板の外形寸法を当該距離分短くした場合には、基板張出部の面積を小さくして、電気光学装置の小型化を図ることができる。一方で、第2の基板の外形寸法を変えない場合には、配線パターンの引き回し領域を広くすることができ、配線パターンのピッチ間隔を広げたり、配線幅を広げたりすることができる。よって、隣接する配線パターン間でのショートの発生を防止したり、配線パターンの電気抵抗を低下させたりできる電気光学装置を提供することができる。
なお、第2のバンプ電極列を所定の辺から所定距離だけ離してあるとは、第1のバンプ電極列が半導体素子の一辺に沿って配置されているのに対して、第2のバンプ電極列が当該半導体素子の一辺と対向する辺と第1のバンプ電極列との間において、第1のバンプ電極列に近づけるように配置してあることを意味する。
【0007】
また、本発明の半導体素子の実装構造を構成するにあたり、半導体素子は、半導体素子の一辺に対向する辺と、第2のバンプ電極列との間に、導電性材料からなるダミーバンプ及び電気絶縁性材料からなるダミーバンプ、あるいはいずれか一方のダミーバンプを備えることが好ましい。
このように構成することにより、半導体素子の安定性を高めることができ、半導体素子と配線パターンの端子との接続不良や、半導体素子による配線パターンの断線等を効果的に防止することができる。
【0008】
また、本発明の半導体素子の実装構造を構成するにあたり、バンプ電極群が、金属バンプ、又は高分子材料上に金属メッキを施したメッキバンプであることが好ましい。
このように構成することにより、金属バンプを使用した場合には、電気的接続を確実にすることができる。一方、高分子材料上に金属メッキを施したメッキバンプである場合には、配置の自由度を向上させたり、配線パターンの狭ピッチ化に対応しやすくすることができる。
【0009】
また、本発明の半導体素子の実装構造を構成するにあたり、基板を鉛直方向に眺めた場合に、ダミーバンプが導電性材料からなる場合には、第2の配線パターンは当該ダミーバンプを迂回するように形成してあり、ダミーバンプが電気絶縁性材料からなる場合には、当該ダミーバンプと平面的に重なる位置にも第2の配線パターンが形成してあることが好ましい。
このように構成することにより、ダミーバンプによって配線パターン同士のショートを発生させることを有効に防止することができる。
【0010】
また、本発明の別の態様は、基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、基板上の配線パターンと、を電気接続した半導体素子の実装構造を含む電気光学装置であって、半導体素子のバンプ電極群が、半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺と対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、配線パターンが、第1のバンプ電極列に対応した第1の配線パターンと、第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、基板を鉛直方向に眺めた場合に、第1の配線パターンが、半導体素子の一辺と交差するように引き出して形成してあるとともに、第2の配線パターンが、半導体素子の一辺以外の複数辺と交差するように引き出して形成してある電気光学装置である。
すなわち、半導体素子における第1のバンプ電極列と第2のバンプ電極列との距離を近づけることにより、第1の配線パターンの端子と第2の配線パターンの端子との距離を近づけることができる。したがって、第2の基板の外形寸法を当該距離分短くした場合には、基板張出部の面積を小さくして、電気光学装置の小型化を図ることができる。一方、第2の基板の外形寸法を変えずに、配線パターンの引き回し領域を広くした場合には、配線パターンの引回しの自由度を高めることができ、ショートの発生を少なくしたり、電気抵抗を低下させたりすることができる。
【発明を実施するための最良の形態】
【0011】
以下、図面を参照して、本発明の半導体素子の実装構造及びそれを含む電気光学装置に関し、半導体素子の実装構造を備えた電気光学装置の実施形態について具体的に説明する。
ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。
【0012】
本実施形態は、基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、基板上の配線パターンと、を電気接続した半導体素子の実装構造を含む電気光学装置であって、半導体素子のバンプ電極群が、半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺と対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、配線パターンが、第1のバンプ電極列に対応した第1の配線パターンと、第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、基板を鉛直方向に眺めた場合に、第1の配線パターンが、半導体素子の一辺と交差するように引き出して形成してあるとともに、第2の配線パターンが、半導体素子の一辺以外の複数辺と交差するように引き出して形成してある電気光学装置である。
なお、本実施形態においては、半導体素子の実装構造を備えた電気光学装置として、TFD素子(Thin Film Diode)を備えたアクティブマトリクス型構造の液晶表示装置を例に採って説明する。また、かかる液晶表示装置は、パッシブマトリクス型構造の液晶表示装置、あるいはTFT素子(Thin Film Transistor)を備えたアクティブマトリクス型構造の液晶表示装置のいずれであっても構わない。
【0013】
1.電気光学装置(液晶表示装置)の基本構造
まず、図1〜図3を参照して、本実施形態に係る液晶表示装置の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図1は液晶表示装置20の概略斜視図であり、図2は当該液晶表示装置20の概略断面図である。また、図3(a)は第1の基板30の平面図であり、図3(b)は第2の基板60の平面図であり、図3(c)は第1の基板30及び第2の基板60を重ね合わせた状態の平面図である。
【0014】
図1や図2に示される液晶表示装置20は、透明な第1のガラス基板31を基体とする第1の基板30と、透明な第2のガラス基板61を基体とする第2の基板60とが、対向配置されるとともに、接着剤等のシール材23を介して貼り合わせられている。また、第1の基板30と、第2の基板60とが形成する空間であって、シール材23の内側部分に対して、開口部23aを介して液晶材料21を注入した後、封止材25にて封止されてなるセル構造を備えている。すなわち、第1の基板30と第2の基板60との間に液晶材料21が充填されている。
そして、かかる液晶表示装置20には、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを必要に応じて適宜取付けることもできる。
【0015】
また、図1や図2に示される液晶表示装置20を構成する第1の基板30は、一例として、第1のガラス基板31と、反射層35と、着色層37と、遮光層39と、平坦化層41と、第1の電極33と、から構成されている。また、第1の電極33の上には、ポリイミド樹脂等からなる第1の配向膜45が形成されている。なお、本実施形態の電気光学装置は、TFD素子を備えたアクティブマトリクス型構造の液晶表示装置であり、第1の電極33は走査電極を意味する。
そして、第1のガラス基板31の所定位置に、鮮明な画像表示が認識できるように、位相差板(1/4波長板)47及び偏光板49が配置されている。
【0016】
また、第1の基板30と対向する第2の基板60は、一例として、第2のガラス基板61と、配線パターン65、66、67と、スイッチング素子69と、第2の電極63と、から構成されている。なお、本実施形態に係る電気光学装置は、TFD素子を備えたアクティブマトリクス型構造の液晶表示装置であり、第2電極63は画素電極を、スイッチング素子69はTFD素子を、それぞれ意味する。
また、配線パターン65や第2の電極63等の上には、第1の基板30における第1の配向膜45と同様のポリイミド樹脂等からなる第2の配向膜75が形成されている。さらに、第2のガラス基板61の外面においても、位相差板(1/4波長板)77及び偏光板79が配置されている。
【0017】
そして、それぞれの基板上に形成された第1の電極33と第2の電極63との交差領域がマトリクス状に配列された多数の画素(以下、画素領域と称する場合がある。)を構成し、これら多数の画素の配列が、全体として液晶表示領域Aを構成することになる。
なお、図1中、それぞれの画素領域に対応する第2の電極63やスイッチング素子69については、一部の画素領域にのみ図示してあるが、その他の画素領域についても同様に存在する。また、本実施形態の電気光学装置の例では、着色層37を第1のガラス基板31上に設けてあるが、第2のガラス基板61上に設けることもできる。
【0018】
また、図1や図2に示される第2のガラス基板61は、第1のガラス基板31の外形よりも外側に張り出してなる基板張出部61Tを有し、かかる基板張出部61T上には、配線パターン65、66、67が形成されている。かかる配線パターン65、66、67は、スイッチング素子69を形成する材料であるタンタルやクロムの金属材料や、第2の電極63等を形成する材料であるITO(Indium Tin Oxide:インジウムスズ酸化物)等の透明導電性材料から形成することができる。
また、これらの配線パターンのうち、配線パターン65、67の端部が端子となって、半導体素子(Xドライバ)91の実装領域98aが形成されているとともに、配線パターン66、67の端部が端子となって、半導体素子(Yドライバ)94の実装領域98bが形成されている。このうち、画像表示領域A内に向けて引き出されている配線パターン(データ線と称する場合がある。)65は、スイッチング素子69を介して第2の電極(画素電極)63に対して電気的に接続されている。
また、図2に概略断面を示すように、画像表示領域A側の基板の縁部に向けて引き出されている配線パターン(引回し配線)66は、導電性粒子を含むシール材23を介して第1の基板30上の第1の電極33に対して電気的に接続されている。さらに、画像表示領域Aとは反対側に向けて引き出されている配線パターン67は、フレキシブル基板93や、コネクタと電気的に接続されている。
そして、それぞれの実装領域98a、98bにおいて、それぞれの配線パターン65、66、67に対して電気的に接続されるように、液晶駆動回路等を内蔵した半導体素子(IC)91、94がフェイスダウンボンディングにより、いわゆるCOG(Chip on Glass)実装されることにより、本発明の半導体素子の実装構造100を構成している。
【0019】
2.半導体素子の実装構造
(1)概要
本実施形態の電気光学装置における半導体素子の実装構造100を図4に示す。
かかる図4に示される半導体素子の実装構造100は、所定の半導体素子91、94と、第2の基板60上の配線パターン65、66、67と、を電気接続した半導体素子の実装構造であって、半導体素子91のバンプ電極群120が、所定の第1のバンプ電極列121及び第2のバンプ電極列122を含み、配線パターン65、66、67が、所定の第1の配線パターン67及び第2の配線パターン65、66を含み、かつ、第2の基板60を鉛直方向に眺めた場合に、第1の配線パターン67が、半導体素子91、94の一辺91a、94aと交差するように引き出して形成してあるとともに、第2の配線パターン65、66が、半導体素子91、94の一辺91a、94a以外の複数辺と交差するように引き出して形成してあることを特徴とする。
なお、以下の説明においては、第2の電極63に対して信号電圧を供給するための半導体素子(Xドライバ)91の実装構造についてのみ説明するが、第1の電極33に対して信号電圧を供給するための半導体素子(Yドライバ)94の実装構造についても同様の構成とすることができる。
【0020】
すなわち、本発明の半導体素子の実装構造によれば、半導体素子91における第1のバンプ電極列121と第2のバンプ電極列122との距離を近づけることにより、半導体素子91と平面的に重なる領域を有効活用して第2の配線パターン65を引回すことができる。より具体的には、図5(a)に示すように、第1の配線パターン97の端子と、第2の配線パターン65の端子と、の距離(R)を近づけることができるため、半導体素子91と平面的に重なる領域を第2の配線パターン65の引回し領域として確保できるようになる。したがって、従来であれば、半導体素子91における画像表示領域A側の一辺91bから引き出されていた第2の配線パターン65は、当該辺91bと併せて、直交する二辺91c、91dからも引き出されることとなる。
【0021】
このとき、図5(a)に示すように、半導体素子91の実装位置を、第1の配線パターン67の端子と第2の配線パターン65の端子とを近づけた距離に相当する分、画像表示領域A側にずらして、第2のガラス基板61の長さもその分短くすることが好ましい。この理由は、このように構成した場合には、第2のガラス基板61の基板張出部61Tの面積を小さくして、電気光学装置の小型化を図ることができるためである。
また、図5(b)及び(c)に示すように、第2のガラス基板61の外形寸法を変えずに、半導体素子91の実装位置も従来と同様にすることも好ましい。この理由は、このように構成することにより、第2の配線パターン65の引回し領域を広く確保することができ、第2の配線パターン65の引き回しの自由度を向上させることができる。したがって、図5(b)に示すように、第2の配線パターン65のピッチ間隔(W)を広げてショートの発生を防止したり、図5(c)に示すように、第2の配線パターン65の配線自体の幅を広くして電気抵抗を低下させたりすることができる。
さらに、図5(d)に示すように、第2のガラス基板61の外形寸法を変えずに、半導体素子91の実装位置を、第1の配線パターン67の端子と第2の配線パターン65の端子とを近づけた距離に相当する分、画像表示領域A側にずらすことも好ましい。この理由は、このように構成することにより、第1の配線パターン67の引き回しの自由度を向上させることができるためである。したがって、図5(d)に示すように、第1の配線パターン67と、フレキシブル基板93等との接続位置を、例えば、第2のガラス基板61における端部付近等、所望の位置に選択ができるようになる。
【0022】
(2)半導体素子
(2)−1 概要
図4に示される半導体素子の実装構造100において、半導体素子(Xドライバ)91は、配線パターン65を介して第2の電極(画素電極)63に対して信号電圧を供給するための部材である。また、半導体素子(Yドライバ)94は、配線パターン66を介して、第1の基板30上の第1の電極(走査電極)33に対して信号電圧を供給するための部材である。そして、これらの半導体素子91、94によって、第1の電極33及び第2の電極63によって構成される画素領域における液晶材料21に対して電圧を印加するとともに、それぞれの画素に応じて印加する電圧を変化させて、画像を表示させることができる。
なお、半導体素子は、必ずしも複数の半導体素子を実装する必要はなく、まとめて制御可能な一つの半導体素子のみであっても構わない。
【0023】
また、半導体素子を実装する際には、例えば、ワイヤーボンディングや、半導体のAuバンプをAgペーストにより基板に接続する方法、異方性導電膜を用いる方法、あるいは半田バンプを用いるフリップチップ方法、熱硬化性樹脂を用いる圧接工法等、種々の方法を採用することができる。中でも、薄型化を図ることができるとともに、半導体素子の接続箇所を周囲から絶縁する役割を果たすことができることから、異方性導電膜を用いる方法や熱硬化性樹脂を用いる圧接工法により実装されていることが好ましい。
【0024】
(2)−2 バンプ電極群
次に、図6(a)〜(b)を参照して、バンプ電極群120について説明する。ここで、図6(a)は、半導体素子91を第2の基板60上へ実装する際の実装面92側から見た平面図であり、図6(b)は、図6(a)中のXX断面を矢印方向に見た断面図である。
かかる半導体素子91は、第2の基板60上の第1の配線パターン67、及び第2の配線パターン65と電気的に接続されるバンプ電極群120を備えている。また、かかるバンプ電極群120は、半導体素子91の一辺91aに沿って配列された第1のバンプ電極列121と、当該一辺91aに対向する辺91bから所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列122と、を含んでいる。
このうち、第1のバンプ電極列121のバンプ電極は、他方側の端子が、上述のフレキシブル基板93や、コネクタ等と接続された、第1の配線パターン67の端子と接続され、半導体素子91に対して信号入力するための入力端子である。また、第2のバンプ電極列122のバンプ電極は、第2の配線パターン65の端子と接続され、第2の電極63に信号出力するための出力端子である。
【0025】
ここで、図4に示す半導体素子の実装構造100においては、かかる第1のバンプ電極列121が配列される半導体素子91の一辺91aは、第2の基板60上に実装する際に、液晶表示装置20における画像表示領域Aが存在する側とは反対側に向けて配置される辺91aである。
そして、図6(a)〜(b)に示すように、第1のバンプ電極列121が半導体素子91の一辺91aに沿って配置されているのに対して、第2のバンプ電極列122が当該半導体素子91の一辺91aと対向する辺91bと第1のバンプ電極列121との間において、第1のバンプ電極列121に近づくように配置されていることが好ましい。
この理由は、第2のバンプ電極列122を、第1のバンプ電極列121の存在する半導体素子91の辺91a側に近付けることにより、それぞれ対応する第1の配線パターン67における端子と、第2の配線パターン65における端子との距離(R)を小さくすることができるためである。その結果、上述したとおり、第2のガラス基板61における基板張出部61Tの面積を小さくして、電気光学装置の小型化を図ったり、あるいは、基板張出部61Tの面積は変えずに、第1の配線パターン67の引き回しの自由度を高くして、ショートの発生を防止したり、電気抵抗を低下させたりすることができる。
【0026】
また、第2のバンプ電極列122の配置位置については、第1のバンプ電極列121が配列された半導体素子91の一辺91aと対向する辺91bから所定距離だけ離して、実質的に直線状に配置されていれば、特に制限されるものではない。すなわち、バンプ電極列122が直線状であれば、半導体素子91の設計上の制約を比較的緩くすることができるためである。
したがって、例えば、図7(a)〜(c)のような配置とすることができる。中でも、図7(c)に示すように、第2のバンプ電極列122が、第1のバンプ電極列121が配置された一辺91aと対向する辺91bよりも、当該一辺91a側に近づけて配置してあることが好ましい。この理由は、電気光学装置の小型化や、第2の配線パターン65の引回し領域の確保を、より確実に達成できるとともに、半導体素子91が、基板張出部61Tにおけるフレキシブル基板93等の接続領域に影響を与えることがないためである。
【0027】
より具体的には、図7(a)に示すように、第2のバンプ電極列122が、第1のバンプ電極列121が配置された一辺91aよりも、対向する辺91b側に近寄って配置される場合には、第1のバンプ電極列121と第2のバンプ電極列122との距離(R)を、例えば、500〜2,000μmの範囲内の値とすることが好ましい。一方、図7(c)に示すように、第2のバンプ電極列122が、対向する辺91bよりも、第1のバンプ電極列121が配置された一辺91a側に近寄って配置される場合には、第1のバンプ電極列121と第2のバンプ電極列122との距離(R)を、例えば、50〜400μmの範囲内の値とすることが好ましい。
【0028】
また、バンプ電極群が、金属バンプ、又は高分子材料上に金属メッキを施したメッキバンプであることが好ましい。
この理由は、バンプ電極が金属バンプである場合には、半導体素子と配線パターンとの電気的接続を確実にすることができるためである。
一方、高分子材料上に金属メッキを施したメッキバンプとした場合には、金属バンプの場合に必要とされるアルミニウムパッドが不要となるとともに、比較的小径のバンプ電極を形成することができるためである。したがって、バンプ電極の配置の自由度を高くすることができるとともに、配線パターンの狭ピッチ化に対応しやすくなるためである。また、半導体素子の小型化を図ることもできるようになるためである。さらには、異方性導電膜で使われているような導電粒子を使わずに実装できるため、配線のレイアウトやバンプ電極のピッチに自由度を持たせることができる。
【0029】
(2)−3 ダミーバンプ
また、図8(a)〜(b)に示すように、半導体素子91の一辺91aに対向する辺91bと、第2のバンプ電極列122との間に、導電性材料からなるダミーバンプ及び電気絶縁性材料からなるダミーバンプ、あるいはいずれか一方のダミーバンプ125が設けられている。
すなわち、本発明の半導体素子の実装構造に使用される半導体素子91は、所定の一辺91a側に偏って、第1のバンプ電極列121及び第2のバンプ電極列122が配置されているために、そのままで実装すると、バランスが悪くて、実装することができないためである。したがって、このようなダミーバンプ125を所定位置に設けることにより、実装した際の実装する際のバランスを良好にして、接続時の安定性を高めることができる。
なお、図8(a)はダミーバンプ125を備えた半導体素子91を実装面側からみた平面図であり、図8(b)は図8(a)のXX断面を矢印方向に見た断面図である。
【0030】
また、かかるダミーバンプ125を形成する数は特に制限されるものではないが、例えば、図8(a)〜(b)に示すように、半導体素子91における第1のバンプ電極列121が配置された辺91aと対向する辺91b側のそれぞれの角部に1個ずつ形成することが好ましい。この理由は、半導体素子91の実装状態を安定させることができるとともに、後述するように、導電性材料からなるダミーバンプ125を形成する場合に、第2の配線パターン65を迂回させて形成することが比較的容易になるためである。
【0031】
また、ダミーバンプ125が導電性材料からなる場合には、図9(a)に示すように、第2の配線パターン65は当該ダミーバンプ125を迂回するように形成してあることが好ましい。この理由は、第2の配線パターン65のピッチ間隔にもよるが、ダミーバンプによって隣接する第2の配線パターン65間に、ショートを発生させる場合があるためである。
一方、ダミーバンプが電気絶縁性材料(高分子材料)からなる場合には、図9(b)に示すように、当該ダミーバンプ125´と平面的に重なる位置にも第2の配線パターン65が形成してあることが好ましい。この理由は、電気絶縁性材料からなるダミーバンプ125´であれば、上述したようなショートを発生させるおそれがないために、第2の配線パターン65の形成時に、ダミーバンプ125´の位置を考慮する必要がないためである。そして、このように構成した場合には、ダミーバンプ125を迂回させて形成した場合と比較して、最低限必要な引回し領域を小さくすることができるために、第2の基板60の外形寸法を、より小さくすることができる。
【0032】
3.応用例
図10は、本実施形態の電子光学装置を備えた電子機器の全体構成を示す概略構成図である。この電子機器は、液晶表示装置20の一部を構成する液晶パネル20´と、これを制御するための制御手段200とを有している。また、図10中では、液晶パネル20´を、パネル構造体20Aと、半導体素子(半導体素子)等で構成される駆動回路20Bと、に概念的に分けて描いてある。また、制御手段200は、表示情報出力源201と、表示処理回路202と、電源回路203と、タイミングジェネレータ204とを有することが好ましい。
また、表示情報出力源201は、ROM(Read Only Memory)やRAM(Random Access Memory)等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ204によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路202に供給するように構成されていることが好ましい。
【0033】
また、表示情報処理回路202は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路20Bへ供給することが好ましい。さらに、駆動回路20Bは、第1の電極駆動回路、第2の電極駆動回路及び検査回路を含むことが好ましい。また、電源回路203は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電気光学装置を備えた電子機器であれば、半導体素子における第1のバンプ電極列と第2のバンプ電極列とを近接させてあることにより、基板張出部の面積を小さくして全体として小型化を図ったり、あるいは、基板張出部の面積はそのままで、配線パターンの引き回しの自由度を高めてショートの発生を少なくしたり、電気抵抗を低下させることができる電子機器とすることができる。
【産業上の利用可能性】
【0034】
本発明によれば、特定の半導体素子を用いて実装構造を形成することにより、基板の外形寸法を小さくして、全体として電気光学装置の小型化を図ることができる。また、配線パターンのピッチ間隔を広くして、ショートの発生を防止したり、配線自体の幅を広げて、電気抵抗を低下させたりすることができる。したがって、電気光学物質として液晶分子を用いた電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた電子機器や、電子放出素子を使用した装置(FED:Field Emission DisplayやSCEED:Surface-Conduction Electron-Emitter Display)、プラズマディスプレイ装置、有機及び無機エレクトロルミネッセンス装置などに適用することができる。
【図面の簡単な説明】
【0035】
【図1】本発明に係る液晶表示装置の外観を示す概略斜視図である。
【図2】本発明に係る液晶表示装置を模式的に示す概略断面図である。
【図3】(a)は、第1の基板の平面図であり、(b)は、第2の基板の平面図であり、(c)は、第1の基板と第2の基板を重ね合わせた状態における平面図である。
【図4】本発明に係る半導体装置の実装構造を示す平面図である。
【図5】(a)〜(d)は、それぞれ半導体素子の実装構造体の変形例を説明するために供する図である。
【図6】(a)〜(b)は、それぞれ本発明に係る半導体素子の実装構造に用いられる半導体素子を示す平面図及び断面図である。
【図7】(a)〜(c)は、それぞれ半導体素子における第1のバンプ電極列及び第2のバンプ電極列の配置を説明するために供する図である。
【図8】(a)〜(b)は、それぞれダミーバンプを備えた半導体素子を示す平面図及び断面図である。
【図9】第2の配線パターンの形成方法について説明するために供する図である。
【図10】応用例としての電子機器の概略構成を示すブロック図である。
【図11】従来の半導体素子の実装構造を説明するために供する図である。
【符号の説明】
【0036】
20:電気光学装置(液晶表示装置)、23:シール材、30:第1の基板、60:第2の基板、41:平坦化膜、65・65a・65b:第1の配線パターン、91:半導体素子(Xドライバ)、92:実装面、94:半導体素子(Yドライバ)、100:実装構造、120:バンプ電極群、121:第1のバンプ電極列、122:第2のバンプ電極列、125:ダミーバンプ
【特許請求の範囲】
【請求項1】
基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、前記基板上の配線パターンと、を電気接続した半導体素子の実装構造であって、
前記バンプ電極群が、前記半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺に対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、
前記配線パターンが、前記第1のバンプ電極列に対応した第1の配線パターンと、前記第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、
前記基板を鉛直方向に眺めた場合に、前記第1の配線パターンが、前記半導体素子の一辺と交差するように引き出して形成してあるとともに、前記第2の配線パターンが、前記半導体素子の一辺以外の複数辺と交差するように引き出して形成してあることを特徴とする半導体素子の実装構造。
【請求項2】
前記半導体素子は、前記半導体素子の一辺に対向する辺と、前記第2のバンプ電極列との間に、導電性材料からなるダミーバンプ及び電気絶縁性材料からなるダミーバンプ、あるいはいずれか一方のダミーバンプを備えることを特徴とする請求項1に記載の半導体素子の実装構造。
【請求項3】
前記バンプ電極群が、金属バンプ、又は高分子材料上に金属メッキを施したメッキバンプであることを特徴とする請求項1又は2に記載の半導体素子の実装構造。
【請求項4】
前記基板を鉛直方向に眺めた場合に、前記ダミーバンプが導電性材料からなる場合には、前記第2の配線パターンは当該ダミーバンプを迂回するように形成してあり、前記ダミーバンプが電気絶縁性材料からなる場合には、当該ダミーバンプと平面的に重なる位置にも前記第2の配線パターンが形成してあることを特徴とする請求項2又は3に記載の半導体素子の実装構造。
【請求項5】
基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、前記基板上の配線パターンと、を電気接続した半導体素子の実装構造を含む電気光学装置であって、
前記半導体素子のバンプ電極群が、前記半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺に対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、
前記配線パターンが、前記第1のバンプ電極列に対応した第1の配線パターンと、前記第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、
前記基板を鉛直方向に眺めた場合に、前記第1の配線パターンが、前記半導体素子の一辺と交差するように引き出して形成してあるとともに、前記第2の配線パターンが、前記半導体素子の一辺以外の複数辺と交差するように引き出して形成してあることを特徴とする電気光学装置。
【請求項1】
基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、前記基板上の配線パターンと、を電気接続した半導体素子の実装構造であって、
前記バンプ電極群が、前記半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺に対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、
前記配線パターンが、前記第1のバンプ電極列に対応した第1の配線パターンと、前記第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、
前記基板を鉛直方向に眺めた場合に、前記第1の配線パターンが、前記半導体素子の一辺と交差するように引き出して形成してあるとともに、前記第2の配線パターンが、前記半導体素子の一辺以外の複数辺と交差するように引き出して形成してあることを特徴とする半導体素子の実装構造。
【請求項2】
前記半導体素子は、前記半導体素子の一辺に対向する辺と、前記第2のバンプ電極列との間に、導電性材料からなるダミーバンプ及び電気絶縁性材料からなるダミーバンプ、あるいはいずれか一方のダミーバンプを備えることを特徴とする請求項1に記載の半導体素子の実装構造。
【請求項3】
前記バンプ電極群が、金属バンプ、又は高分子材料上に金属メッキを施したメッキバンプであることを特徴とする請求項1又は2に記載の半導体素子の実装構造。
【請求項4】
前記基板を鉛直方向に眺めた場合に、前記ダミーバンプが導電性材料からなる場合には、前記第2の配線パターンは当該ダミーバンプを迂回するように形成してあり、前記ダミーバンプが電気絶縁性材料からなる場合には、当該ダミーバンプと平面的に重なる位置にも前記第2の配線パターンが形成してあることを特徴とする請求項2又は3に記載の半導体素子の実装構造。
【請求項5】
基板に対してフェイスダウンボンディングするためのバンプ電極群を備えた半導体素子と、前記基板上の配線パターンと、を電気接続した半導体素子の実装構造を含む電気光学装置であって、
前記半導体素子のバンプ電極群が、前記半導体素子の一辺に沿って配列された第1のバンプ電極列と、当該半導体素子の一辺に対向する辺から所定距離だけ離して、実質的に直線状に面内配置された第2のバンプ電極列と、を含み、
前記配線パターンが、前記第1のバンプ電極列に対応した第1の配線パターンと、前記第2のバンプ電極列に対応した第2の配線パターンと、を含み、かつ、
前記基板を鉛直方向に眺めた場合に、前記第1の配線パターンが、前記半導体素子の一辺と交差するように引き出して形成してあるとともに、前記第2の配線パターンが、前記半導体素子の一辺以外の複数辺と交差するように引き出して形成してあることを特徴とする電気光学装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2006−19370(P2006−19370A)
【公開日】平成18年1月19日(2006.1.19)
【国際特許分類】
【出願番号】特願2004−193508(P2004−193508)
【出願日】平成16年6月30日(2004.6.30)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年1月19日(2006.1.19)
【国際特許分類】
【出願日】平成16年6月30日(2004.6.30)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]