半導体装置、半導体装置の製造方法、電子機器および電子機器の製造方法
【課題】回路特性の向上が可能な、有機トランジスタよりなる論理回路を有する半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ドライバトランジスタ(PTD)とロードトランジスタ(PTL)を有する論理回路を含む半導体装置であって、ドライバトランジスタの能動層は、第1のp型有機半導体層(5D)からなり、ロードトランジスタの能動層は、第2のp型有機半導体層(5L)からなり、ロードトランジスタの閾値電圧(VthL)はドライバトランジスタの閾値電圧(VthD)よりも高い。p型有機半導体(5D,5L)の膜厚を変えることにより、閾値を変化させる。p型有機半導体(5D,5L)の材料を変えることにより、閾値を変化させる。第1のp型有機半導体層(5D)にドナーを含ませる。第2のp型有機半導体層(5L)にアクセプターを含ませる。かかる構成により、論理回路の特性を向上させることができる。
【解決手段】本発明に係る半導体装置は、ドライバトランジスタ(PTD)とロードトランジスタ(PTL)を有する論理回路を含む半導体装置であって、ドライバトランジスタの能動層は、第1のp型有機半導体層(5D)からなり、ロードトランジスタの能動層は、第2のp型有機半導体層(5L)からなり、ロードトランジスタの閾値電圧(VthL)はドライバトランジスタの閾値電圧(VthD)よりも高い。p型有機半導体(5D,5L)の膜厚を変えることにより、閾値を変化させる。p型有機半導体(5D,5L)の材料を変えることにより、閾値を変化させる。第1のp型有機半導体層(5D)にドナーを含ませる。第2のp型有機半導体層(5L)にアクセプターを含ませる。かかる構成により、論理回路の特性を向上させることができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法等に関し、特に、有機トランジスタを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
近年、TFT(thin film transistor、薄膜トランジスタ)などに用いられる半導体材料として、有機半導体材料が注目を集めている。この有機半導体材料は、(1)比較的低温のプロセスで成膜可能であるため、プラスチック基板やフィルムなどの耐熱性の低い材料上にも成膜でき、フレキシブルで軽量、壊れにくい装置を形成することができる。
【0003】
また、(2)無機半導体材料と比較し、分子間の結合エネルギーが小さく、溶液化が容易で、塗布法や印刷法と言った簡単な方法でかつ、短時間での素子形成が可能となる。
【0004】
このような特性から有機トランジスタの研究、実用化が図られ、ディスプレイの画素駆動トランジスタや複数の画素を駆動するための論理回路としての使用も検討されている。
【0005】
例えば、下記特許文献1には、ポリマー系有機半導体材料を用いたp型FETによる集積回路が開示されている。また、下記特許文献2には、インバータ回路の特性向上のため、エンハンスメントタイプ特性を示すボトムゲート有機半導体トランジスタをドライバトランジスタに使用し、空乏タイプ特性を示すトップゲート有機半導体トランジスタを負荷トランジスタに使用し、しきい電圧を位置別に制御する技術が開示されている。また、下記特許文献3には、負荷トランジスタとドライバトランジスタを有するインバータにおいて、デュアルゲート構造および有機チャネルを有するドライバトランジスタを用いることによりインバータ特性を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006− 13108号公報
【特許文献2】特開2008− 91896号公報
【特許文献3】特開2007−318061号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
例えば、上記特許文献2、3にも開示のとおり、有機トランジスタを論理回路として使用する場合には、その特性向上のため種々の工夫が必要である。しかしながら、上記特許文献2および3の技術では、プロセスが複雑化してしまうという問題がある。
【0008】
よって、できるだけ簡単な構成および製造方法で、回路特性の向上を図ることが望まれる。
【0009】
そこで、本発明に係る具体的態様は、回路特性の向上が可能な、有機トランジスタよりなる論理回路を有する半導体装置構成およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明に係る半導体装置は、ドライバトランジスタとロードトランジスタを有する論理回路を含む半導体装置であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高いことを特徴とする。
【0011】
ここで、閾値電圧が高い状態とは、ロードトランジスタの閾値電圧をVthL、ドライバトランジスタの閾値電圧をVthDとした時に、VthD<VthLとなる関係を満たすことを意味する。例えば、VthD=−5V、VthL=+1Vと言った場合には(−5V<+1V)である為、この関係を満たしていると言える。なおVthD、VthLは上記の関係を満たしている限り、それぞれ正負どちらの値を取っても良い。
【0012】
かかる構成によれば、論理回路の特性を向上させることができる。
【0013】
前記第1のp型有機半導体層の膜厚は、前記第2のp型有機半導体層の膜厚と異なる。このように、p型有機半導体においては膜厚を変えることにより、容易に閾値を変化させることができる。
【0014】
例えば、前記第1のp型有機半導体層(ドライバ側)の膜厚は、前記第2のp型有機半導体層(ロード側)の膜厚よりも薄い。
【0015】
例えば、第1および第2p型有機半導体層の材料として以下の材料を用いた場合には、第2のp型有機半導体層(ロード側)の膜厚を第1のp型有機半導体層(ドライバ側)の膜厚より厚くすることで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【0016】
第1および第2p型有機半導体層の材料例として、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン;P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン;PTV)、ポリ(パラ−フェニレンビニレン;PPV)、ポリ(9,9−ジオクチルフルオレン;PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N'−(4−メトキシフェニル)−ビス−N,N'−フェニル−1,4−フェニレンジアミン;PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール;BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン;F8T2)のようなフルオレン−ビチオフェン共重合体、もしくはこれらを混合した材料を用いることができる。
【0017】
前記第1のp型有機半導体層の材料は、前記第2のp型有機半導体層の材料と異なる。このように、p型有機半導体においては材料を変えることにより、容易に閾値を変化させることができる。
【0018】
より好ましくは、前記第2のp型有機半導体層の材料は、前記第1のp型有機半導体層の材料よりもHOMO準位が浅い。第2のp型有機半導体層(ロード側)の材料として、第1のp型有機半導体層(ドライバ側)の材料よりHOMO準位が浅い(イオン化ポテンシャルが小さい)材料を選択することで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【0019】
有機半導体におけるHOMO準位(イオン化ポテンシャル)の値は、例えばX線光電子分光(XPS)、大気中光電子分光(PESA)、酸化還元電位測定法(CV法)、紫外光電子分光法(UPS)、光電子収量分析法(PYS)と言った測定方法で測定することが可能である。
【0020】
前記第1のp型有機半導体層は、ドナーを含む。このように、第1のp型有機半導体層中にドナーを含有させることによりドライバトランジスタの閾値電圧を低くすることができる。即ち、これにより第1のp型有機半導体層中にドナーから電子が供与される(有機半導体中のホールがトラップされる)為、ドナーを含有させない場合よりもドライバトランジスタの閾値電圧が低くなり、これによりロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧よりも相対的に高くする事ができる。
【0021】
前記第2のp型有機半導体層は、アクセプターを含む。このように、第2のp型有機半導体層中にアクセプターを含有させることによりロードトランジスタの閾値電圧を高くすることができる。即ち、これにより第2のp型有機半導体層中からアクセプターに電子が供与される(有機半導体中にホールがドーピングされる)為、アクセプターを含有させない場合よりもロードトランジスタの閾値電圧が高くなり、これによりロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧よりも相対的に高くする事ができる。
【0022】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第1のp型有機半導体層を形成する工程と、前記第1のp型有機半導体層とは異なる膜厚の前記第2のp型有機半導体層を形成する工程と、を有する。
【0023】
かかる方法によれば、第1および第2のp型有機半導体層の膜厚を変えることにより容易に閾値を変化させることができ、特性の良好な論理回路(半導体装置)を製造することができる。
【0024】
例えば、第1および第2のp型有機半導体層の材料として以下の材料を用いた場合には、第2のp型有機半導体層(ロード側)の膜厚を第1のp型有機半導体層(ドライバ側)の膜厚より厚くすることで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【0025】
第1および第2p型有機半導体層の材料例として、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン;P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン;PTV)、ポリ(パラ−フェニレンビニレン;PPV)、ポリ(9,9−ジオクチルフルオレン;PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N'−(4−メトキシフェニル)−ビス−N,N'−フェニル−1,4−フェニレンジアミン;PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール;BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン;F8T2)のようなフルオレン−ビチオフェン共重合体、もしくはこれらを混合した材料を用いることができる。
【0026】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第1のp型有機半導体層を形成する工程と、前記第1のp型有機半導体層とは異なる材料で前記第2のp型有機半導体層を形成する工程と、を有する。
【0027】
かかる方法によれば、第1および第2のp型有機半導体層の材料を変えることにより容易に閾値を変化させることができ、特性の良好な論理回路(半導体装置)を製造することができる。
【0028】
より好ましくは、第2のp型有機半導体層(ロード側)の材料として、第1のp型有機半導体層(ドライバ側)の材料よりHOMO準位が浅い(イオン化ポテンシャルが小さい)材料を選択することで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【0029】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第1のp型有機半導体層を形成する工程であって、ドナーを含有するよう前記第1のp型有機半導体層を形成する工程と、前記第2のp型有機半導体層を形成する工程と、を有する。
【0030】
かかる方法によれば、ドナーを含有するよう第1のp型有機半導体層を形成することによりドライバトランジスタの閾値電圧を低くすることができ、特性の良好な論理回路(半導体装置)を製造することができる。
【0031】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第1のp型有機半導体層を形成する工程と、前記第2のp型有機半導体層を形成する工程であって、アクセプターを含有するよう前記第2のp型有機半導体層を形成する工程と、を有する。
【0032】
かかる方法によれば、アクセプターを含有するよう前記第2のp型有機半導体層を形成することによりロードトランジスタの閾値電圧を高くすることができ、特性の良好な論理回路(半導体装置)を製造することができる。
【0033】
本発明に係る電子機器は、上記半導体装置を有することを特徴とする。かかる構成によれば、製造が容易で高性能の電子機器を提供することができる。
【0034】
本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有することを特徴とする。かかる方法によれば、高性能の電子機器を効率よく製造することができる。
【図面の簡単な説明】
【0035】
【図1】本実施の形態のインバータ回路の構成を示す回路図および断面図である。
【図2】本実施の形態のインバータ回路の製造方法を示す工程断面図である。
【図3】本実施の形態のインバータ回路の製造方法の具体例1を示す工程断面図である。
【図4】本実施の形態のインバータ回路の製造方法の具体例2を示す工程断面図である。
【図5】本実施の形態のインバータ回路の製造方法の具体例3を示す工程断面図である。
【図6】本実施の形態のインバータ回路の製造方法の具体例4を示す工程断面図である。
【図7】ボトムゲート構造のトランジスタ構造を示す断面図である。
【図8】本実施の形態のインバータ回路の他の構成を示す回路図である。
【図9】2入力NAND回路の構成を示す回路図である。
【図10】2入力NOR回路の構成を示す回路図である。
【図11】アクティブマトリクス基板の回路構成を示す図である。
【図12】電子ペーパーを示す斜視図である。
【図13】フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。
【発明を実施するための形態】
【0036】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。ここではインバータ回路を例に挙げて説明するが、その他にも例えば複数入力NAND回路、複数入力NOR回路、シフトレジスタ回路、ラッチ回路、レベルシフタ回路、バッファ回路、カレントミラー回路等のような論理回路にも本発明を用いることが可能である。
【0037】
(インバータ回路の構成)
図1は、本実施の形態のインバータ回路の構成を示す回路図および断面図である。当該インバータ回路は、pチャネル型有機トランジスタ(以下「p型有機トランジスタ」と言う)のみで構成され、図1(A)に示すように、電源電位VDDと接地電位VSSとの間に2つのp型有機トランジスタ(PTD、PTL)が直列に接続されている。具体的には、電源電位VDDと出力端子OUTとの間にドライバ用(駆動用)のp型有機トランジスタPTDが接続され、出力端子OUTと接地電位VSSとの間にロード用(負荷用)のp型有機トランジスタPTLが接続されている。ドライバ用のp型有機トランジスタPTDのゲート電極(ゲート端子)は、入力端子INと接続され、ロード用のp型有機トランジスタPTLのゲート電極は接地電位VSSに接続されている。
【0038】
次いで、インバータ回路の構成について断面図(図1(B))を参照しながら説明する。
ドライバ用のp型有機トランジスタPTDおよびロード用のp型有機トランジスタPTLは、基板S1上に配置された各種部位から構成される。具体的に、ドライバ用のp型有機トランジスタPTDは、基板S1上に一定の距離離間して配置されたソース、ドレイン電極3と、これらの間上に配置されたp型有機半導体膜(p型有機半導体層、能動層)5Dと、その上部にゲート絶縁膜7を介して配置されたゲート電極Gとを有する。また、ロード用のp型有機トランジスタPTLは、基板S1上に一定の距離離間して配置されたソース、ドレイン電極3と、これらの間上に配置されたp型有機半導体膜(p型有機半導体層、能動層)5Lと、その上部にゲート絶縁膜7を介して配置されたゲート電極Gとを有する。
【0039】
ドライバ用のp型有機トランジスタPTDのゲート電極は、入力端子INと接続され、ロード用のp型有機トランジスタPTLのゲート電極はゲート絶縁膜7中に設けられたビアを介してソース、ドレイン電極3と接続されている。このソース、ドレイン電極3は、接地電位VSSに接続される。p型有機半導体膜5Dおよび5L間に位置するソース、ドレイン電極3は、双方のトランジスタに共通の電極であり、出力端子OUTに接続される。残りのソース、ドレイン電極3は、電源電位VDDに接続される。
【0040】
(インバータ回路の製造方法)
図2は、本実施の形態のインバータ回路の製造方法を示す工程断面図である。次いで、上記インバータ回路の製造工程の一例について説明する。
【0041】
[1]ソース、ドレイン電極形成工程
図2(A)に示すように、基板S1として、例えば、ガラス基板を準備する。この基板S1上に導電性膜を形成し、パターニングすることによりソース、ドレイン電極3を形成する。
【0042】
基板S1の材料としては、以降のプロセスに耐え得る材料であれば特に制限はないが、例えば、ガラス基板の他、アルミニウム(Al)やステンレス等の金属基板や、プラスチック基板等を用いることができる。特に、安価で軽量、柔軟性の高いプラスチック基板を用いることが好ましい。
【0043】
このようなプラスチック基板材料としては、熱可塑性樹脂、熱硬化性樹脂いずれを原料に用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち1種、または2種以上を積層した積層体を用いてもよい。
【0044】
また、ソース、ドレイン電極3の材料に制限はないが、例えば、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndや、これらの金属を用いた合金等、また、InO2、SnO2、ITO等の導電性の酸化物や、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、及びこれらの導電性高分子に塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したものや、カーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する材料を用いることができる。
【0045】
上記ソース、ドレイン電極3の形成方法に制限はないが、例えば、上記導電性を有する材料を基板S1上に全面成膜した後、フォトリスグラフィおよびエッチング技術を用いて、ソース、ドレイン電極3をパターニングする。また、ソース、ドレイン電極3の形成領域に対応する箇所に開口部を有するマスク(メタルスルーマスク)を介して、基板S1上に金属膜の蒸着処理を行うことにより形成してもよい。この場合、エッチングを行う必要がなく、ソース、ドレイン電極3を形成することができる。
【0046】
また、上記導電性材料の微粒子が分散された溶液(機能性材料、前駆体、液体材料)を用いてもよい。この溶液をインクジェット法により所望の領域に吐出し、固化(乾燥、焼成など)することにより形成する。スピンコート法などにより基板S1上に全面塗布した後、固化し、フォトリスグラフィおよびエッチング技術を用いてパターニングを行ってもよい。上記溶液を用いることにより、高価な成膜装置の使用を低減でき、より簡易に低コストで電極形成を行うことが可能である。なお、ソース、ドレイン電極3で異なる材料を用いてもよい。
【0047】
[2]有機半導体層形成工程
次いで、図2(B)に示すように、ソース、ドレイン電極3間上に、p型有機半導体膜5D、5Lを形成する。
【0048】
p型有機半導体膜(5D、5L)の材料としては、例えばポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン;P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン;PTV)、ポリ(パラ−フェニレンビニレン;PPV)、ポリ(9,9−ジオクチルフルオレン;PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン;PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール;BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン;F8T2)のようなフルオレン− ビチオフェン共重合体等、もしくはこれらを混合した材料を用いることができる。
【0049】
このようにp型有機半導体材料は、数多く見出されており、特性の良好なものが多く、本実施の形態に用いて好適である。
【0050】
例えば、上記p型有機半導体材料を溶媒に溶解又は分散した溶液(機能性材料、前駆体、液体材料)を、インクジェット法を用いてソース、ドレイン電極3間上に吐出する。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5D、5Lとする。
【0051】
p型有機半導膜5D、5Lの成膜方法としては、上記インクジェット法の他、蒸着法、CVD(化学的気相成長、Chemical Vapor Deposition)法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、シルクスクリーン法等の一般的な成膜方法を用いることができる。中でも、前述のインクジェット法は複数種類の半導体インクを簡単に打ち分けることができる点や、場所ごとの膜厚制御が簡易に行えるという観点からp型有機半導体層の形成に用いて好適である。
【0052】
なお、上記p型有機半導体膜5D、5Lの形成前に、基板S1の表面処理を行ってもよい。例えば、ヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等の表面改質剤を用いた表面処理を行ってもよい。また、アセトンやイソプロピルアルコール等を用いた有機洗浄処理、塩酸や硫酸、酢酸等の酸や水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等のアルカリ処理、UVオゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュアブロジェット膜の形成処理などを行いまた、これらのうち2種以上の処理を併用してもよい。
【0053】
これらの処理は基板S1の全面に均一に行うことも可能であるし、例えばp型有機半導体膜の形成予定領域のみに行ってもよい。また、上記形成予定領域以外の領域に、p型有機半導体膜の形成を阻害するような処理、例えば、撥液性処理などを行ってもよい。
【0054】
[3]ゲート絶縁膜およびゲート電極形成工程
次いで、図2(C)に示すように、p型有機半導体膜5D、5L上にゲート絶縁膜7を形成する。
【0055】
このゲート絶縁膜材料に制限はなく、有機材料、無機材料のいずれも使用可能である。無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、有機材料としてはポリエステル、ポリカーボネート、ポリビニールアルコール、ポリアセタール、ポリパラキシリレン、ポリアリレート、ポリアミド、ポリアミドイミド、ポリオレフィン、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、ウレタン樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、ポリブタジエン、ブチルゴム、ポリスチレンおよびこれらの共重合体が代表として挙げられる。
【0056】
このゲート絶縁膜の形成方法としては、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、シルクスクリーン法と言った溶液プロセスで形成することができる。また、蒸着法やCVD法などを用いて形成してもよい。
【0057】
次いで、後述するゲート電極Gの電気的接続のためのコンタクトホール(ビアホール)Cを形成する。コンタクトホールCの形成方法としては、フォトリスグラフィおよびエッチング技術を用いて形成しても良いし、また、コンタクトホール形成予定領域に開口部を有するマスク(メタルスルーマスク)を用いてエッチングを行ってもよい。このエッチング方法としてはフッ酸、硝酸、塩酸、硫酸等の酸によるウエットエッチング、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等の塩基によるウエットエッチング、芳香族系溶媒、ケトン系溶媒やアルコール系溶媒、有機溶媒によるウエットエッチング、また、酸素プラズマ、アルゴンプラズマ、CF4プラズマを用いたドライエッチング等、各種エッチング手法を用いることができる。
【0058】
また、プレス加工機や、ダイシングソー、ダイアモンドブレード又はダイアモンドニードルを用いた加工によりコンタクトホールCを形成してもよい。もしくはルビーレーザー、ガラスレーザー、YAGレーザー、GaAlAsやInGaAsP等の半導体レーザー、ArF、KrF、XeCl、XeF等のエキシマレーザー、炭酸ガスレーザー、Arイオンレーザーを用いたレーザー加工によってコンタクトホールCを形成してもよい。
【0059】
次いで、ゲート絶縁膜7上にゲート電極Gを形成する。このゲート電極材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料が挙げられる。例えばこれらの導電性材料を、コンタクトホールC内を含むゲート絶縁膜7上に堆積し、フォトリスグラフィおよびエッチング技術を用いてパターニングする。また、ゲート電極Gの形成領域に対応する箇所に開口部を有するマスク(メタルスルーマスク)を介して、基板S1上に金属膜等の蒸着処理を行うことにより形成することもできる。この場合、エッチング工程を省略できる。また、上記導電性を有する材料の微粒子が分散された溶液(機能性材料、前駆体、液体材料)を用いてもよい。この溶液をインクジェット法により所望の領域に吐出し、固化(乾燥、焼成など)することによりゲート電極を形成する。かかる方法によれば、より簡易に低コストでゲート電極Gの形成を行うことが可能である。
【0060】
以上の工程により、ドライバ用のp型有機トランジスタPTDおよびロード用のp型有機トランジスタPTLを形成することができる。
【0061】
(トランジスタの閾値電圧)
ここで、本実施の形態の特徴は、ロード用のp型有機トランジスタPTLの閾値電圧(VthL)は、ドライバ用のp型有機トランジスタPTDの閾値電圧(VthD)より高い(VthD<VthL)ことにある。例えば、VthD=−5Vである場合、VthLは、−5Vより大きければよく(VthL>−5V)、正の値となってもよい。
【0062】
このように、「VthD<VthL」の関係とすることで、論理回路(ここでは、インバータ回路)の消費電力の低減、利得、出力電圧スイング幅の向上等を図ることができ、回路特性を向上させることができる。
【0063】
上記閾値電圧の調整方法について以下の<具体例1>〜<具体例4>を参照しながら詳細に説明する。なお、図1および図2と同じ部位には同じ又は関連する符号を付し、重複した説明を省略する。
【0064】
<具体例1>
図3は、本実施の形態のインバータ回路の製造方法の具体例1を示す工程断面図である。
【0065】
ここでは、ロード用のp型有機トランジスタPTLの膜厚を変更することで、閾値電圧(VthL)を調整する。即ち、有機半導体の膜厚が異なると、半導体の膜質、結晶性、トラップ準位の分布やトラップ総量が変化するため閾値電圧が変化する。よって、p型有機半導体膜5Dとp型有機半導体膜5Lの膜厚を変えることで、異なる閾値電圧を持つ素子を同一基板上に形成することができる。
【0066】
例えば、ポリマー系の有機半導体材料を溶媒に溶解又は分散させた溶液を用いて有機半導体膜を形成する場合、膜厚が厚いほど閾値電圧が高くなる現象が見られる。詳細なメカニズムは解明されていないが、膜厚が厚いほど、より溶媒の乾燥に時間がかかるため、内部の結晶性が向上すると考えられている。
【0067】
このようなポリマー系のp型有機半導体材料としては、例えば、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン;P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン;PTV)、ポリ(パラ−フェニレンビニレン;PPV)、ポリ(9,9−ジオクチルフルオレン;PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン;PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール;BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9, 9−ジオクチルフルオレン−コ−ジチオフェン;F8T2)のようなフルオレン− ビチオフェン共重合体、もしくはこれらを混合した材料などが挙げられる。
【0068】
よって、図3に示すように、上記「[1]ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極3を形成した後、上記「[2]有機半導体層形成工程」において、ソース、ドレイン電極3間上に、p型有機半導体膜5Dおよびこれより厚いp型有機半導体膜5Lを形成する。
【0069】
例えば、上記ポリマー系のp型有機半導体材料の溶液(機能性材料、前駆体、液体材料)5を、インクジェット法を用いてソース、ドレイン電極3間上に吐出する。この際、p型有機半導体膜5Lの形成領域の吐出量をp型有機半導体膜5Dの形成領域の吐出量より多くする(図3(A))。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5D、5Lを形成する(図3(B))。p型有機半導体膜5Lの膜厚はD1であり、p型有機半導体膜5Dの膜厚D2より大きい(D1>D2)。
【0070】
この後、上記「[3]ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜7およびゲート電極Gを形成する(図3(C))。
【0071】
なお、インクジェット法の他、上記「[2]有機半導体層形成工程」で説明した他の成膜方法を用いてもよく、結果としてp型有機半導体膜5Lをp型有機半導体膜5Dより厚く形成できればよい。
【0072】
<具体例2>
図4は、本実施の形態のインバータ回路の製造方法の具体例2を示す工程断面図である。
【0073】
p型有機半導体膜5Dの材料とp型有機半導体膜5Lの材料を変えることで、異なる閾値電圧を持つ素子を同一基板上に形成することができる。それぞれの半導体材料は材料固有のとあるエネルギーのHOMO(Highest Occupied Molecular Orbital)準位(イオン化ポテンシャル)を有するが、一般的にHOMO準位が浅い(イオン化ポテンシャルが小さい)材料ほど閾値電圧が高くなる傾向にある。これは、大気中の酸素等による正孔ドーピングの影響を受けやすいためと考えられている。
【0074】
よって、ロード用のp型有機トランジスタPTLのp型有機半導体膜の材料が、ドライバ用のp型有機トランジスタPTDのp型有機半導体膜の材料よりもイオン化ポテンシャルが小さくなるような材料を選択することにより、「VthD<VthL」の関係とすることができる。
【0075】
図4に示すように、上記「[1]ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極3を形成した後、上記「[2]有機半導体層形成工程」において、ソース、ドレイン電極3間上に、異なるp型有機半導体材料を用いてp型有機半導体膜5Dおよびp型有機半導体膜5Lを形成する。
【0076】
例えば、上記「[2]有機半導体層形成工程」において説明した「p型有機半導体膜(5D、5L)の材料」のうち一の半導体材料5Aおよび前記半導体材料5Aよりイオン化ポテンシャルが小さい他の半導体材料5Bを選択し、それぞれ溶媒に溶解又は分散させ溶液(5Al、5Bl)を調整する。これらをソース、ドレイン電極3間上に吐出する(図4(A))。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5AD、5BLを形成する(図4(B))。
【0077】
この後、上記「[3]ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜7およびゲート電極Gを形成する(図4(C))。
【0078】
なお、インクジェット法の他、上記「[2]有機半導体層形成工程」で説明した他の成膜方法を用いて、p型有機半導体膜5AD、5BLを形成してもよい。
【0079】
<具体例3>
図5は、本実施の形態のインバータ回路の製造方法の具体例3を示す工程断面図である。
【0080】
ロード用のp型有機トランジスタPTLのp型有機半導体膜5Lに電子吸引性材料(アクセプター)aを含有させることにより、閾値電圧(VthL)を高くすることができ、「VthD<VthL」の関係とすることができる。
【0081】
図5に示すように、上記「[1]ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極3を形成した後、上記「[2]有機半導体層形成工程」において、ソース、ドレイン電極3間上に、p型有機半導体膜5Dおよびアクセプターaを含有するp型有機半導体膜5Lを形成する。
【0082】
例えば、上記「[2]有機半導体層形成工程」において説明した「p型有機半導体膜(5D、5L)の材料」の溶液5をインクジェット法を用いてソース、ドレイン電極3間上に吐出する(図5(A))。この際、p型有機半導体膜5Lの形成領域には、アクセプターaを混合した溶液5を吐出する。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5D、5Lを形成する(図5(B))。
【0083】
上記アクセプター材料に制限はないが、例えば、無機アクセプターとしては、例えばCl2、Br2、I2、ICl、ICl3、IBr、IFなどのハロゲン、PF5、AsF5、SbF5、BF3、BCl3、BBr3、SO3などのルイス酸、HF、HC1、HNO3、H2SO4、HClO4、FSO3H、ClSO3H、CF3SO3Hなどのプロトン酸、酢酸、蟻酸、アミノ酸などの有機酸、FeCl3、FeOCl、TiCl4、ZrCl4、HfCl4、NbF5、NbCl5、TaCl5、MoCl5、WF5、WCl6、UF6、LnCl3(Ln=La、Ce、Nd、Pr、などのランタノイドとY)などの遷移金属化合物、Cl-、Br-、I-、ClO4-、PF6-、AsF5-、SbF6-、BF4-、スルホン酸アニオンなどの電解質アニオンなどを挙げることができる。
【0084】
また、有機アクセプターとしては、例えば、BQ:p−ベンゾキノン、R1 R2 R3 R4 BQ(R1 −R4 =H,Me,Cl,Br,I,F,CN)、R1 BQ:2−R1 −BQ(R1 =Me,Cl,Br)、MeBQClBQBrBQR1 R2 BQ:2−R1 −5−R2 −BQ(R1 ,R2 =Me,Cl,Br)、Me2 BQCl2 BQClMeBQBr2 BQBrMeBQ2−R1 −6−R2 −BQ(R1 ,R2 =Me,Cl,Br)、2,6−Cl2 BQ2,6−Br2 BQ2,6−Me2 BQCl3 BQ:2,3,5−トリクロロ−p−ベンゾキノン、CA:クロラニル、BA:ブロマニル、IA:ヨーダニル、FA:フルオラニル、DDQ:2,3−ジシアノ−5,6−ジクロロ−p−ベンゾキノン、Me4 BQ:テトラメチル−p−ベンゾキノン、o−BQ:o−ベンゾキノン、o−CA:o−クロラニル、o−BA:o−ブロマニル、NQ:ナフトキノン、R1 R2 R3 R4 R5 R6 NQ、R1 R2 NQ:2−R1 −3−R2 −NQ(R1 ,R2 =Cl,CN)、Cl2 NQ:2,3−ジクロロナフトキノン(CN)2 NQ:2,3−ジシアノナフトキノンAQ:9,10−アントラキノン、R1 R2 R3 R4 R5 AQ、TCNQ:テトラシアノキノジメタン、R1 R2 R3 R4 TCNQ、R1 TCNQ:2−R1 −TCNQ(R1 =Me,OMe,F,Cl,Br)、MeTCNQ(OMe)TCNQFTCNQClTCNQBrTCNQR1 R2 TCNQ:2−R1 −5−R2 −TCNQ(R1 =Me,Et,Pr,OMe,F,Cl,Br,I)、Me2 TCNQEt2 TCNQPr2 TCNQ(OMe)2 TCNQF2 TCNQCl2 TCNQBr2 TCNQI2 TCNQClMeTCNQBrMeTCNQIMeTCNQF4 TCNQ、TCNNQ:テトラシアノ−1,4−ナフトキノジメタン、R1 R2 R3 R4 R5 R6 TCNNQ、TCNAQ:テトラシアノ−9,10−アントラキノジメタン、R1 R2 R3 R4 R5 TCNAQ、TNAP:テトラシアノ−2,6−ナフトキノジメタン、DCNQI:ジシアノキノンジイミン、R1 DCNQI:2−R1 −ジシアノキノンジイミン(R1 ,R2 =Me,Cl,Br)、MeDCNQI:2−メチルジシアノキノンジイミン、ClDCNQI:2−クロロジシアノキノンジイミンBrDCNQI:2−ブロモジシアノキノンジイミンR1 R2 DCNQI:2−R1 −5−R2 −DCNQI(R1 ,R2 =Me,Cl,Br)、DMeDCNQI:2,5−ジメチルジシアノキノンジイミン、ClMeDCNQI:2−メチル−5−ジメチルジシアノキノンジイミン、DClDCNQI:2,5−ジクロロジシアノキノンジイミン、BrMeDCNQI:2−ブロモ−5−ジメチルジシアノキノンジイミン、Br2 DCNQI:2,5−ジブロモジシアノキノンジイミン、Cl4 DCNQI:2,3,5,6−テトラクロロジシアノキノンジイミン、F4 DCNQI:2,3,5,6−テトラフルオロジシアノキノンジイミン、DCNNQI:ジシアノ−1,4−ナフトキノンジイミン、R1 R2 R3 R4 R5 R6 DCNNQI、DCNAQI:ジシアノ−9,10−アントラキノンジイミン、R1 R2 R3 R4 R5 DCNAQI、TNB:1,3,5−トリニトロベンゼン、TNF:2,4,7−トリニトロ−9−フルオレノン、DTF:2,4,7−トリニトロ−9−フルオレニリデンマロノニトリル、TENF:2,4,5,7−テトラニトロ−9−フルオレノン、DTENF:2,4,5,7−テトラニトロ−9−フルオレニリデンマロノニトリル、TCNE:テトラシアノエチレン、HCBD:ヘキサシアノブタジエン、HCNB:ヘキサシアノベンゼン、TCNB:テトラシアノベンゼン、DCNB:ジシアノベンゼン、PMDA:ピロメリト酸二無水物などを挙げることができる。
【0085】
なお、上記においては、インクジェット法を例に説明したが、上記「[2]有機半導体層形成工程」で説明した他の成膜方法を用いてもよい。例えば、p型有機半導体膜5Lの形成領域に開口部を有するマスク(メタルスルーマスク)用いて、p型有機半導体材料を蒸着法で成膜する際に、アクセプター材料を共蒸着させることにより膜中に取り込んでもよい。
【0086】
この後、上記「[3]ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜7およびゲート電極Gを形成する(図5(C))。
【0087】
<具体例4>
図6は、本実施の形態のインバータ回路の製造方法の具体例4を示す工程断面図である。
【0088】
ドライバ用のp型有機トランジスタPTDのp型有機半導体膜5Dに電子供与性材料(ドナー)dを含有させることにより、閾値電圧VthDを低くすることができ、「VthD<VthL」の関係とすることができる。
【0089】
図6に示すように、上記「[1]ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極3を形成した後、上記「[2]有機半導体層形成工程」において、ソース、ドレイン電極3間上に、ドナーdを含有するp型有機半導体膜5Dおよびp型有機半導体膜5Lを形成する。
【0090】
例えば、上記「[2]有機半導体層形成工程」において説明した「p型有機半導体膜(5D、5L)の材料」の溶液5をインクジェット法を用いてソース、ドレイン電極3間上に吐出する。この際、p型有機半導体膜5Dの形成領域には、ドナーdを混合した溶液5を吐出する(図6(A))。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5D、5Lを形成する(図6(B))。
【0091】
上記ドナー材料に制限はないが、例えば、無機ドナーとしては、Li、Na、K、Rb、Csなどのアルカリ金属、Ca、Sr、Baなどのアルカリ土類金属、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Ybなどの希土類金属、アンモニウムイオン、R4P+、R4As+、R3S+、アセチルコリンなどを挙げることができる。
【0092】
また、有機ドナーとしては、例えば、アニリン、N−メチルアニリン、N,N−ジメチルアニリン、PD:p−フェニレンジアミン、ClPD:2−クロロ−p−フェニレンジアミン、ClMePD:2−クロロ−5−メチル−p−フェニレンジアミン、DClPD:2,5−ジクロロ−p−フェニレンジアミン、DMePD:2,5−ジメチル−p−フェニレンジアミン、DAD:ジアミノジュレン、TMPD:N,N,N',N'−テトラメチル−PD、N,N−DMePD:N,N−ジメチル−PD、1,5−ジメチルナフタレン、1,8−ジメチルナフタレン、ベンジジン、TMB:3,3',5,5'−テトラメチルベンジジン、NNN'N'−TMB:N,N,N',N'−テトラメチル−ベンジジン、DAP:1,6−ジアミノピレン、TMDAP:N,N,N',N'−テトラメチル−DAP、フェナジン、M2 P:5,10−ジメチル−5,10−ジヒドロフェナジン、E2 P:5,10−ジエチル−5,10−ジヒドロフェナジン、Pr2 P:5,10−ジプロピル−5,10−ジヒドロフェナジン、HMP:5−メチル−5,10−ジヒドロフェナジン、M6 P:5,10−ジヒドロ−2,3,5,7,8,10−ヘキサメチルフェナジン、PTZ:フェノチアジン、N−MePTZ:N−メチルフェノチアジン、ClPTZ:2−クロロフェノチアジン、TDAE:テトラキス(ジメチルアミノ)エチレンフェロセン、ジメチルフェロセン、デカメチルフェロセン、ニッケロセンデカメチルニッケロセンコバルトセン、TTF:テトラチアフルバレン、DMTTF:2,6−ジメチルテトラチアフルバレン、TMTTF:テトラメチルテトラチアフルバレン、DPhTTF:2,6−ジフェニルテトラチアフルバレン、DPhDMTTF:2,6−ジフェニル−3,7−ジメチルテトラチアフルバレン、DBTTF:ジベンゾテトラチアフルバレン、OMTTF:オクタメチレンテトラチアフルバレン、HMTTF:ヘキサメチレンテトラチアフルバレン、TSF:テトラセレナフルバレン、TMTSF:テトラメチルテトラセレナフルバレン、HMTSF:ヘキサメチレンテトラセレナフルバレン、HMTTeF:ヘキサメチレンテトラテルラフルバレン、TTT:テトラチアテトラセン、TST:テトラセレナテトラセン、BTP:テトラフェニルビチオピラリデン、ナフタレンアントラセンフェナントレンペンタセンピレンペニレンアズレンアセナフテンカルバゾールアクリジンなどを挙げることができる。
【0093】
なお、上記においては、インクジェット法を例に説明したが、上記「[2]有機半導体層形成工程」で説明した他の成膜方法を用いてもよい。例えば、p型有機半導体膜5Dの形成領域に開口部を有するマスク(メタルスルーマスク)用いて、p型有機半導体材料を蒸着法で成膜する際に、ドナー材料を共蒸着させることにより膜中に取り込んでもよい。
【0094】
この後、上記「[3]ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜7およびゲート電極Gを形成する(図6(C))。
【0095】
以上、<具体例1>〜<具体例4>を参照しながら、閾値電位を「VthD<VthL」の関係となるよう調整する方法を説明したが、これらを個別に適用するだけでなく、2種以上組み合わせて用いてもよい。例えば、p型有機半導体膜5Lをp型有機半導体膜5Dと比較して相対的に厚く形成しつつ膜中にアクセプターaを含有させる、また、p型有機半導体膜5Lの材料としてp型有機半導体膜5Dと比較して相対的にイオン化ポテンシャルが小さい材料を用いつつアクセプターaを含有させるなど種々の組み合わせが可能である。
【0096】
(応用例)
以下に、上記実施の形態の各種応用例について説明する。
【0097】
(例1)
図7は、ボトムゲート構造のトランジスタの構造を示す断面図である。上記実施の形態においては、トップゲート型のトランジスタ構造を例に説明したが、かかる構造に限定されず、ボトムゲート構造のトランジスタにも適用可能である。
【0098】
図7(A)に示すトップコンタクト型ボトムゲート構造のトランジスタにおいては、基板S1上にゲート電極Gが形成され、さらにその上部にゲート絶縁膜7が形成される。このゲート絶縁膜上にp型有機半導体膜(5D又は5L)が形成され、さらにその上部にソース、ドレイン電極3が形成される。これらの材料および形成方法は、上記実施の形態と同様であり、形成工程が異なるに過ぎない。また、図7(B)に示すボトムコンタクト型ボトムゲート構造のトランジスタにおいては、ゲート絶縁膜7上にソース、ドレイン電極3が形成され、さらにその上部にp型有機半導体膜(5D又は5L)が形成される。
【0099】
インバータ回路に上記ボトムゲート構造のトランジスタを用いた場合も、上記<具体例1>〜<具体例4>で説明した閾値の調整方法により、「VthD<VthL」の関係とすることができる。
【0100】
(例2)
図8は、本実施の形態のインバータ回路の他の構成を示す回路図である。上記実施の形態においては、図1(A)を参照しながら詳細に説明したように、ロード用のp型有機トランジスタPTLのゲート電極を接地電位VSSに接続したが、図8(A)に示すように、当該ゲート電極を出力端子OUTと接続してもよい。また、図8(B)に示すように、ロード用のp型有機トランジスタPTLのゲート電極を信号線(Vload)と接続し、個別信号により駆動してもよい。
【0101】
(例3)
また、上記実施の形態においては、インバータ回路を例に説明したが、本発明は各種論理回路に適用できる。その一例を図9および図10に示す。図9は、2入力NAND回路の構成を示す回路図である。図10は、2入力NOR回路の構成を示す回路図である。
【0102】
図9(A)に示す2入力NAND回路においては、電源電位VDDと出力端子OUTとの間にドライバ用のp型有機トランジスタPT1DおよびPT2Dが並列に接続され、出力端子OUTと接地電位VSSとの間にロード用のp型有機トランジスタPTLが接続されている。ドライバ用のp型有機トランジスタPT1Dのゲート電極(ゲート端子)は、第1入力端子IN1と接続され、ドライバ用のp型有機トランジスタPT2Dのゲート電極(ゲート端子)、第2入力端子IN2と接続され、ロード用のp型有機トランジスタPTLのゲート端子は接地電位VSSに接続されている。また、ロード用のp型有機トランジスタPTLのゲート電極を、図9(B)に示すように、出力端子OUTと接続してもよい。また、図9(B)に示すように、ロード用のp型有機トランジスタPTLのゲート電極を信号線と接続し、個別信号により駆動してもよい。
【0103】
図10(A)に示す2入力NOR回路においては、電源電位VDDと出力端子OUTとの間にドライバ用のp型有機トランジスタPT1DおよびPT2Dが直列に接続され、出力端子OUTと接地電位VSSとの間にロード用のp型有機トランジスタPTLが接続されている。ドライバ用のp型有機トランジスタPT1Dのゲート電極(ゲート端子)は、第1入力端子IN1と接続され、ドライバ用のp型有機トランジスタPT2Dのゲート電極は、第2入力端子IN2と接続され、ロード用のp型有機トランジスタPTLのゲート端子は接地電位VSSに接続されている。また、ロード用のp型有機トランジスタPTLのゲート電極を、図10(B)に示すように、出力端子OUTと接続してもよい。また、図10(B)に示すように、ロード用のp型有機トランジスタPTLのゲート電極を信号線と接続し、個別信号により駆動してもよい。
【0104】
上記回路は一例にすぎず、本発明は、ドライバ用のp型有機トランジスタおよびロード用のp型有機トランジスタを有する各種論理回路に広く適用できる。
【0105】
(例4)
また、上記実施の形態においては、p型有機トランジスタを例に説明したが、n型有機トランジスタを用いてもよい。この場合、「VthD>VthL」の関係とすることで、回路特性を向上させることができる。但し、n型有機半導体材料は特性の良好なものが少なく、特性の良好な材料が数多く見出されている上記p型有機半導体材料を用いることが好ましい。
【0106】
以上詳細に説明したように、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【0107】
<電気光学装置および電子機器の説明>
上記実施の形態で説明した論理回路の具体的な適用箇所について制限はないが、上記論理回路は例えば電気光学装置(表示装置)の駆動回路として用いられる。図11は、アクティブマトリクス基板の回路構成を示す図である。例えば、アクティブマトリクス型の装置では、図11に示すように、データ線Yとゲート線Xとの交点にTFTおよび画素電極70が配置され、TFTの一端がデータ線Yと、他端が画素電極70と、そのゲートがゲート線Xと接続されている。また、データ線Yはデータ線駆動回路73と接続され、また、ゲート線Xは、ゲート線駆動回路75と接続されている。このような駆動回路を構成する論理回路として本発明を適用することができる。また、一画素中にメモリや論理回路を組み込む場合があり、かかる場合においては、画素中の駆動回路として本発明を適用することもできる。
【0108】
上記アクティブマトリクス基板と対向基板との間に液晶、電気泳動カプセル、有機EL(Electro-Luminescence)などを配置することにより表示部を構成する。
【0109】
上記表示部は、携帯電話、ビデオカメラ、ロールアップ式テレビジョンの他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示板、宣伝広告用ディスプレイ、電子ペーパーなどの電子機器(電気光学装置)に組み込むことができる。
【0110】
図12は、電子ペーパーを示す斜視図である。図12に示す電子ペーパー1000は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体1001と、表示ユニット1002とを備えている。このような電子ペーパー1000では、表示ユニット1002が、前述したような表示部で構成されている。
【0111】
図13は、フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。上記実施の形態で説明した論理回路は、上記電気光学装置のみならず、図13に示すマイクロコンピュータを構成する各種回路として適用可能である。571は、フレキシブル基板であり、例えば、573はRAM(random access memory)、575はCPU(central processing unit)、577は、入出力回路、579は、太陽電池である。
【符号の説明】
【0112】
3…ソース、ドレイン電極、5D…p型有機半導体膜(ドライバ側)、5L…p型有機半導体膜(ロード側)、5A…半導体材料、5B…半導体材料、5Al…溶液、5Bl…溶液、7…ゲート絶縁膜、70…画素電極、73…データ線駆動回路、75…ゲート線駆動回路、571…フレキシブル基板、573…RAM、575…CPU、577…入出力回路、579…太陽電池、1000…電子ペーパー、1001…本体、1002…表示ユニット、a…アクセプター、C…コンタクトホール、d…ドナー、D1…p型有機半導体膜5Lの膜厚、D2…p型有機半導体膜5Dの膜厚、G…ゲート電極、IN…入力端子、IN1…第1入力端子、IN2…第2入力端子、OUT…出力端子、PTD…p型有機トランジスタ(ドライバ用)、PTL…p型有機トランジスタ(ロード用)、PT1D…p型有機トランジスタ(ドライバ用)、PT2D…p型有機トランジスタ(ドライバ用)、S1…基板、Vload…信号線、VDD…電源電位、VSS…接地電位、VthL…ロード用のp型有機トランジスタPTLの閾値電圧、VthD…ドライバ用のp型有機トランジスタPTDの閾値電圧、X…ゲート線、Y…データ線
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法等に関し、特に、有機トランジスタを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
近年、TFT(thin film transistor、薄膜トランジスタ)などに用いられる半導体材料として、有機半導体材料が注目を集めている。この有機半導体材料は、(1)比較的低温のプロセスで成膜可能であるため、プラスチック基板やフィルムなどの耐熱性の低い材料上にも成膜でき、フレキシブルで軽量、壊れにくい装置を形成することができる。
【0003】
また、(2)無機半導体材料と比較し、分子間の結合エネルギーが小さく、溶液化が容易で、塗布法や印刷法と言った簡単な方法でかつ、短時間での素子形成が可能となる。
【0004】
このような特性から有機トランジスタの研究、実用化が図られ、ディスプレイの画素駆動トランジスタや複数の画素を駆動するための論理回路としての使用も検討されている。
【0005】
例えば、下記特許文献1には、ポリマー系有機半導体材料を用いたp型FETによる集積回路が開示されている。また、下記特許文献2には、インバータ回路の特性向上のため、エンハンスメントタイプ特性を示すボトムゲート有機半導体トランジスタをドライバトランジスタに使用し、空乏タイプ特性を示すトップゲート有機半導体トランジスタを負荷トランジスタに使用し、しきい電圧を位置別に制御する技術が開示されている。また、下記特許文献3には、負荷トランジスタとドライバトランジスタを有するインバータにおいて、デュアルゲート構造および有機チャネルを有するドライバトランジスタを用いることによりインバータ特性を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006− 13108号公報
【特許文献2】特開2008− 91896号公報
【特許文献3】特開2007−318061号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
例えば、上記特許文献2、3にも開示のとおり、有機トランジスタを論理回路として使用する場合には、その特性向上のため種々の工夫が必要である。しかしながら、上記特許文献2および3の技術では、プロセスが複雑化してしまうという問題がある。
【0008】
よって、できるだけ簡単な構成および製造方法で、回路特性の向上を図ることが望まれる。
【0009】
そこで、本発明に係る具体的態様は、回路特性の向上が可能な、有機トランジスタよりなる論理回路を有する半導体装置構成およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明に係る半導体装置は、ドライバトランジスタとロードトランジスタを有する論理回路を含む半導体装置であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高いことを特徴とする。
【0011】
ここで、閾値電圧が高い状態とは、ロードトランジスタの閾値電圧をVthL、ドライバトランジスタの閾値電圧をVthDとした時に、VthD<VthLとなる関係を満たすことを意味する。例えば、VthD=−5V、VthL=+1Vと言った場合には(−5V<+1V)である為、この関係を満たしていると言える。なおVthD、VthLは上記の関係を満たしている限り、それぞれ正負どちらの値を取っても良い。
【0012】
かかる構成によれば、論理回路の特性を向上させることができる。
【0013】
前記第1のp型有機半導体層の膜厚は、前記第2のp型有機半導体層の膜厚と異なる。このように、p型有機半導体においては膜厚を変えることにより、容易に閾値を変化させることができる。
【0014】
例えば、前記第1のp型有機半導体層(ドライバ側)の膜厚は、前記第2のp型有機半導体層(ロード側)の膜厚よりも薄い。
【0015】
例えば、第1および第2p型有機半導体層の材料として以下の材料を用いた場合には、第2のp型有機半導体層(ロード側)の膜厚を第1のp型有機半導体層(ドライバ側)の膜厚より厚くすることで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【0016】
第1および第2p型有機半導体層の材料例として、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン;P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン;PTV)、ポリ(パラ−フェニレンビニレン;PPV)、ポリ(9,9−ジオクチルフルオレン;PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N'−(4−メトキシフェニル)−ビス−N,N'−フェニル−1,4−フェニレンジアミン;PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール;BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン;F8T2)のようなフルオレン−ビチオフェン共重合体、もしくはこれらを混合した材料を用いることができる。
【0017】
前記第1のp型有機半導体層の材料は、前記第2のp型有機半導体層の材料と異なる。このように、p型有機半導体においては材料を変えることにより、容易に閾値を変化させることができる。
【0018】
より好ましくは、前記第2のp型有機半導体層の材料は、前記第1のp型有機半導体層の材料よりもHOMO準位が浅い。第2のp型有機半導体層(ロード側)の材料として、第1のp型有機半導体層(ドライバ側)の材料よりHOMO準位が浅い(イオン化ポテンシャルが小さい)材料を選択することで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【0019】
有機半導体におけるHOMO準位(イオン化ポテンシャル)の値は、例えばX線光電子分光(XPS)、大気中光電子分光(PESA)、酸化還元電位測定法(CV法)、紫外光電子分光法(UPS)、光電子収量分析法(PYS)と言った測定方法で測定することが可能である。
【0020】
前記第1のp型有機半導体層は、ドナーを含む。このように、第1のp型有機半導体層中にドナーを含有させることによりドライバトランジスタの閾値電圧を低くすることができる。即ち、これにより第1のp型有機半導体層中にドナーから電子が供与される(有機半導体中のホールがトラップされる)為、ドナーを含有させない場合よりもドライバトランジスタの閾値電圧が低くなり、これによりロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧よりも相対的に高くする事ができる。
【0021】
前記第2のp型有機半導体層は、アクセプターを含む。このように、第2のp型有機半導体層中にアクセプターを含有させることによりロードトランジスタの閾値電圧を高くすることができる。即ち、これにより第2のp型有機半導体層中からアクセプターに電子が供与される(有機半導体中にホールがドーピングされる)為、アクセプターを含有させない場合よりもロードトランジスタの閾値電圧が高くなり、これによりロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧よりも相対的に高くする事ができる。
【0022】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第1のp型有機半導体層を形成する工程と、前記第1のp型有機半導体層とは異なる膜厚の前記第2のp型有機半導体層を形成する工程と、を有する。
【0023】
かかる方法によれば、第1および第2のp型有機半導体層の膜厚を変えることにより容易に閾値を変化させることができ、特性の良好な論理回路(半導体装置)を製造することができる。
【0024】
例えば、第1および第2のp型有機半導体層の材料として以下の材料を用いた場合には、第2のp型有機半導体層(ロード側)の膜厚を第1のp型有機半導体層(ドライバ側)の膜厚より厚くすることで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【0025】
第1および第2p型有機半導体層の材料例として、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン;P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン;PTV)、ポリ(パラ−フェニレンビニレン;PPV)、ポリ(9,9−ジオクチルフルオレン;PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N'−(4−メトキシフェニル)−ビス−N,N'−フェニル−1,4−フェニレンジアミン;PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール;BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン;F8T2)のようなフルオレン−ビチオフェン共重合体、もしくはこれらを混合した材料を用いることができる。
【0026】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第1のp型有機半導体層を形成する工程と、前記第1のp型有機半導体層とは異なる材料で前記第2のp型有機半導体層を形成する工程と、を有する。
【0027】
かかる方法によれば、第1および第2のp型有機半導体層の材料を変えることにより容易に閾値を変化させることができ、特性の良好な論理回路(半導体装置)を製造することができる。
【0028】
より好ましくは、第2のp型有機半導体層(ロード側)の材料として、第1のp型有機半導体層(ドライバ側)の材料よりHOMO準位が浅い(イオン化ポテンシャルが小さい)材料を選択することで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【0029】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第1のp型有機半導体層を形成する工程であって、ドナーを含有するよう前記第1のp型有機半導体層を形成する工程と、前記第2のp型有機半導体層を形成する工程と、を有する。
【0030】
かかる方法によれば、ドナーを含有するよう第1のp型有機半導体層を形成することによりドライバトランジスタの閾値電圧を低くすることができ、特性の良好な論理回路(半導体装置)を製造することができる。
【0031】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第1のp型有機半導体層を形成する工程と、前記第2のp型有機半導体層を形成する工程であって、アクセプターを含有するよう前記第2のp型有機半導体層を形成する工程と、を有する。
【0032】
かかる方法によれば、アクセプターを含有するよう前記第2のp型有機半導体層を形成することによりロードトランジスタの閾値電圧を高くすることができ、特性の良好な論理回路(半導体装置)を製造することができる。
【0033】
本発明に係る電子機器は、上記半導体装置を有することを特徴とする。かかる構成によれば、製造が容易で高性能の電子機器を提供することができる。
【0034】
本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有することを特徴とする。かかる方法によれば、高性能の電子機器を効率よく製造することができる。
【図面の簡単な説明】
【0035】
【図1】本実施の形態のインバータ回路の構成を示す回路図および断面図である。
【図2】本実施の形態のインバータ回路の製造方法を示す工程断面図である。
【図3】本実施の形態のインバータ回路の製造方法の具体例1を示す工程断面図である。
【図4】本実施の形態のインバータ回路の製造方法の具体例2を示す工程断面図である。
【図5】本実施の形態のインバータ回路の製造方法の具体例3を示す工程断面図である。
【図6】本実施の形態のインバータ回路の製造方法の具体例4を示す工程断面図である。
【図7】ボトムゲート構造のトランジスタ構造を示す断面図である。
【図8】本実施の形態のインバータ回路の他の構成を示す回路図である。
【図9】2入力NAND回路の構成を示す回路図である。
【図10】2入力NOR回路の構成を示す回路図である。
【図11】アクティブマトリクス基板の回路構成を示す図である。
【図12】電子ペーパーを示す斜視図である。
【図13】フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。
【発明を実施するための形態】
【0036】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。ここではインバータ回路を例に挙げて説明するが、その他にも例えば複数入力NAND回路、複数入力NOR回路、シフトレジスタ回路、ラッチ回路、レベルシフタ回路、バッファ回路、カレントミラー回路等のような論理回路にも本発明を用いることが可能である。
【0037】
(インバータ回路の構成)
図1は、本実施の形態のインバータ回路の構成を示す回路図および断面図である。当該インバータ回路は、pチャネル型有機トランジスタ(以下「p型有機トランジスタ」と言う)のみで構成され、図1(A)に示すように、電源電位VDDと接地電位VSSとの間に2つのp型有機トランジスタ(PTD、PTL)が直列に接続されている。具体的には、電源電位VDDと出力端子OUTとの間にドライバ用(駆動用)のp型有機トランジスタPTDが接続され、出力端子OUTと接地電位VSSとの間にロード用(負荷用)のp型有機トランジスタPTLが接続されている。ドライバ用のp型有機トランジスタPTDのゲート電極(ゲート端子)は、入力端子INと接続され、ロード用のp型有機トランジスタPTLのゲート電極は接地電位VSSに接続されている。
【0038】
次いで、インバータ回路の構成について断面図(図1(B))を参照しながら説明する。
ドライバ用のp型有機トランジスタPTDおよびロード用のp型有機トランジスタPTLは、基板S1上に配置された各種部位から構成される。具体的に、ドライバ用のp型有機トランジスタPTDは、基板S1上に一定の距離離間して配置されたソース、ドレイン電極3と、これらの間上に配置されたp型有機半導体膜(p型有機半導体層、能動層)5Dと、その上部にゲート絶縁膜7を介して配置されたゲート電極Gとを有する。また、ロード用のp型有機トランジスタPTLは、基板S1上に一定の距離離間して配置されたソース、ドレイン電極3と、これらの間上に配置されたp型有機半導体膜(p型有機半導体層、能動層)5Lと、その上部にゲート絶縁膜7を介して配置されたゲート電極Gとを有する。
【0039】
ドライバ用のp型有機トランジスタPTDのゲート電極は、入力端子INと接続され、ロード用のp型有機トランジスタPTLのゲート電極はゲート絶縁膜7中に設けられたビアを介してソース、ドレイン電極3と接続されている。このソース、ドレイン電極3は、接地電位VSSに接続される。p型有機半導体膜5Dおよび5L間に位置するソース、ドレイン電極3は、双方のトランジスタに共通の電極であり、出力端子OUTに接続される。残りのソース、ドレイン電極3は、電源電位VDDに接続される。
【0040】
(インバータ回路の製造方法)
図2は、本実施の形態のインバータ回路の製造方法を示す工程断面図である。次いで、上記インバータ回路の製造工程の一例について説明する。
【0041】
[1]ソース、ドレイン電極形成工程
図2(A)に示すように、基板S1として、例えば、ガラス基板を準備する。この基板S1上に導電性膜を形成し、パターニングすることによりソース、ドレイン電極3を形成する。
【0042】
基板S1の材料としては、以降のプロセスに耐え得る材料であれば特に制限はないが、例えば、ガラス基板の他、アルミニウム(Al)やステンレス等の金属基板や、プラスチック基板等を用いることができる。特に、安価で軽量、柔軟性の高いプラスチック基板を用いることが好ましい。
【0043】
このようなプラスチック基板材料としては、熱可塑性樹脂、熱硬化性樹脂いずれを原料に用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち1種、または2種以上を積層した積層体を用いてもよい。
【0044】
また、ソース、ドレイン電極3の材料に制限はないが、例えば、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndや、これらの金属を用いた合金等、また、InO2、SnO2、ITO等の導電性の酸化物や、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、及びこれらの導電性高分子に塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したものや、カーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する材料を用いることができる。
【0045】
上記ソース、ドレイン電極3の形成方法に制限はないが、例えば、上記導電性を有する材料を基板S1上に全面成膜した後、フォトリスグラフィおよびエッチング技術を用いて、ソース、ドレイン電極3をパターニングする。また、ソース、ドレイン電極3の形成領域に対応する箇所に開口部を有するマスク(メタルスルーマスク)を介して、基板S1上に金属膜の蒸着処理を行うことにより形成してもよい。この場合、エッチングを行う必要がなく、ソース、ドレイン電極3を形成することができる。
【0046】
また、上記導電性材料の微粒子が分散された溶液(機能性材料、前駆体、液体材料)を用いてもよい。この溶液をインクジェット法により所望の領域に吐出し、固化(乾燥、焼成など)することにより形成する。スピンコート法などにより基板S1上に全面塗布した後、固化し、フォトリスグラフィおよびエッチング技術を用いてパターニングを行ってもよい。上記溶液を用いることにより、高価な成膜装置の使用を低減でき、より簡易に低コストで電極形成を行うことが可能である。なお、ソース、ドレイン電極3で異なる材料を用いてもよい。
【0047】
[2]有機半導体層形成工程
次いで、図2(B)に示すように、ソース、ドレイン電極3間上に、p型有機半導体膜5D、5Lを形成する。
【0048】
p型有機半導体膜(5D、5L)の材料としては、例えばポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン;P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン;PTV)、ポリ(パラ−フェニレンビニレン;PPV)、ポリ(9,9−ジオクチルフルオレン;PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン;PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール;BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン;F8T2)のようなフルオレン− ビチオフェン共重合体等、もしくはこれらを混合した材料を用いることができる。
【0049】
このようにp型有機半導体材料は、数多く見出されており、特性の良好なものが多く、本実施の形態に用いて好適である。
【0050】
例えば、上記p型有機半導体材料を溶媒に溶解又は分散した溶液(機能性材料、前駆体、液体材料)を、インクジェット法を用いてソース、ドレイン電極3間上に吐出する。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5D、5Lとする。
【0051】
p型有機半導膜5D、5Lの成膜方法としては、上記インクジェット法の他、蒸着法、CVD(化学的気相成長、Chemical Vapor Deposition)法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、シルクスクリーン法等の一般的な成膜方法を用いることができる。中でも、前述のインクジェット法は複数種類の半導体インクを簡単に打ち分けることができる点や、場所ごとの膜厚制御が簡易に行えるという観点からp型有機半導体層の形成に用いて好適である。
【0052】
なお、上記p型有機半導体膜5D、5Lの形成前に、基板S1の表面処理を行ってもよい。例えば、ヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等の表面改質剤を用いた表面処理を行ってもよい。また、アセトンやイソプロピルアルコール等を用いた有機洗浄処理、塩酸や硫酸、酢酸等の酸や水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等のアルカリ処理、UVオゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュアブロジェット膜の形成処理などを行いまた、これらのうち2種以上の処理を併用してもよい。
【0053】
これらの処理は基板S1の全面に均一に行うことも可能であるし、例えばp型有機半導体膜の形成予定領域のみに行ってもよい。また、上記形成予定領域以外の領域に、p型有機半導体膜の形成を阻害するような処理、例えば、撥液性処理などを行ってもよい。
【0054】
[3]ゲート絶縁膜およびゲート電極形成工程
次いで、図2(C)に示すように、p型有機半導体膜5D、5L上にゲート絶縁膜7を形成する。
【0055】
このゲート絶縁膜材料に制限はなく、有機材料、無機材料のいずれも使用可能である。無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、有機材料としてはポリエステル、ポリカーボネート、ポリビニールアルコール、ポリアセタール、ポリパラキシリレン、ポリアリレート、ポリアミド、ポリアミドイミド、ポリオレフィン、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、ウレタン樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、ポリブタジエン、ブチルゴム、ポリスチレンおよびこれらの共重合体が代表として挙げられる。
【0056】
このゲート絶縁膜の形成方法としては、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、シルクスクリーン法と言った溶液プロセスで形成することができる。また、蒸着法やCVD法などを用いて形成してもよい。
【0057】
次いで、後述するゲート電極Gの電気的接続のためのコンタクトホール(ビアホール)Cを形成する。コンタクトホールCの形成方法としては、フォトリスグラフィおよびエッチング技術を用いて形成しても良いし、また、コンタクトホール形成予定領域に開口部を有するマスク(メタルスルーマスク)を用いてエッチングを行ってもよい。このエッチング方法としてはフッ酸、硝酸、塩酸、硫酸等の酸によるウエットエッチング、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等の塩基によるウエットエッチング、芳香族系溶媒、ケトン系溶媒やアルコール系溶媒、有機溶媒によるウエットエッチング、また、酸素プラズマ、アルゴンプラズマ、CF4プラズマを用いたドライエッチング等、各種エッチング手法を用いることができる。
【0058】
また、プレス加工機や、ダイシングソー、ダイアモンドブレード又はダイアモンドニードルを用いた加工によりコンタクトホールCを形成してもよい。もしくはルビーレーザー、ガラスレーザー、YAGレーザー、GaAlAsやInGaAsP等の半導体レーザー、ArF、KrF、XeCl、XeF等のエキシマレーザー、炭酸ガスレーザー、Arイオンレーザーを用いたレーザー加工によってコンタクトホールCを形成してもよい。
【0059】
次いで、ゲート絶縁膜7上にゲート電極Gを形成する。このゲート電極材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料が挙げられる。例えばこれらの導電性材料を、コンタクトホールC内を含むゲート絶縁膜7上に堆積し、フォトリスグラフィおよびエッチング技術を用いてパターニングする。また、ゲート電極Gの形成領域に対応する箇所に開口部を有するマスク(メタルスルーマスク)を介して、基板S1上に金属膜等の蒸着処理を行うことにより形成することもできる。この場合、エッチング工程を省略できる。また、上記導電性を有する材料の微粒子が分散された溶液(機能性材料、前駆体、液体材料)を用いてもよい。この溶液をインクジェット法により所望の領域に吐出し、固化(乾燥、焼成など)することによりゲート電極を形成する。かかる方法によれば、より簡易に低コストでゲート電極Gの形成を行うことが可能である。
【0060】
以上の工程により、ドライバ用のp型有機トランジスタPTDおよびロード用のp型有機トランジスタPTLを形成することができる。
【0061】
(トランジスタの閾値電圧)
ここで、本実施の形態の特徴は、ロード用のp型有機トランジスタPTLの閾値電圧(VthL)は、ドライバ用のp型有機トランジスタPTDの閾値電圧(VthD)より高い(VthD<VthL)ことにある。例えば、VthD=−5Vである場合、VthLは、−5Vより大きければよく(VthL>−5V)、正の値となってもよい。
【0062】
このように、「VthD<VthL」の関係とすることで、論理回路(ここでは、インバータ回路)の消費電力の低減、利得、出力電圧スイング幅の向上等を図ることができ、回路特性を向上させることができる。
【0063】
上記閾値電圧の調整方法について以下の<具体例1>〜<具体例4>を参照しながら詳細に説明する。なお、図1および図2と同じ部位には同じ又は関連する符号を付し、重複した説明を省略する。
【0064】
<具体例1>
図3は、本実施の形態のインバータ回路の製造方法の具体例1を示す工程断面図である。
【0065】
ここでは、ロード用のp型有機トランジスタPTLの膜厚を変更することで、閾値電圧(VthL)を調整する。即ち、有機半導体の膜厚が異なると、半導体の膜質、結晶性、トラップ準位の分布やトラップ総量が変化するため閾値電圧が変化する。よって、p型有機半導体膜5Dとp型有機半導体膜5Lの膜厚を変えることで、異なる閾値電圧を持つ素子を同一基板上に形成することができる。
【0066】
例えば、ポリマー系の有機半導体材料を溶媒に溶解又は分散させた溶液を用いて有機半導体膜を形成する場合、膜厚が厚いほど閾値電圧が高くなる現象が見られる。詳細なメカニズムは解明されていないが、膜厚が厚いほど、より溶媒の乾燥に時間がかかるため、内部の結晶性が向上すると考えられている。
【0067】
このようなポリマー系のp型有機半導体材料としては、例えば、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン;P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン;PTV)、ポリ(パラ−フェニレンビニレン;PPV)、ポリ(9,9−ジオクチルフルオレン;PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン;PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール;BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9, 9−ジオクチルフルオレン−コ−ジチオフェン;F8T2)のようなフルオレン− ビチオフェン共重合体、もしくはこれらを混合した材料などが挙げられる。
【0068】
よって、図3に示すように、上記「[1]ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極3を形成した後、上記「[2]有機半導体層形成工程」において、ソース、ドレイン電極3間上に、p型有機半導体膜5Dおよびこれより厚いp型有機半導体膜5Lを形成する。
【0069】
例えば、上記ポリマー系のp型有機半導体材料の溶液(機能性材料、前駆体、液体材料)5を、インクジェット法を用いてソース、ドレイン電極3間上に吐出する。この際、p型有機半導体膜5Lの形成領域の吐出量をp型有機半導体膜5Dの形成領域の吐出量より多くする(図3(A))。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5D、5Lを形成する(図3(B))。p型有機半導体膜5Lの膜厚はD1であり、p型有機半導体膜5Dの膜厚D2より大きい(D1>D2)。
【0070】
この後、上記「[3]ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜7およびゲート電極Gを形成する(図3(C))。
【0071】
なお、インクジェット法の他、上記「[2]有機半導体層形成工程」で説明した他の成膜方法を用いてもよく、結果としてp型有機半導体膜5Lをp型有機半導体膜5Dより厚く形成できればよい。
【0072】
<具体例2>
図4は、本実施の形態のインバータ回路の製造方法の具体例2を示す工程断面図である。
【0073】
p型有機半導体膜5Dの材料とp型有機半導体膜5Lの材料を変えることで、異なる閾値電圧を持つ素子を同一基板上に形成することができる。それぞれの半導体材料は材料固有のとあるエネルギーのHOMO(Highest Occupied Molecular Orbital)準位(イオン化ポテンシャル)を有するが、一般的にHOMO準位が浅い(イオン化ポテンシャルが小さい)材料ほど閾値電圧が高くなる傾向にある。これは、大気中の酸素等による正孔ドーピングの影響を受けやすいためと考えられている。
【0074】
よって、ロード用のp型有機トランジスタPTLのp型有機半導体膜の材料が、ドライバ用のp型有機トランジスタPTDのp型有機半導体膜の材料よりもイオン化ポテンシャルが小さくなるような材料を選択することにより、「VthD<VthL」の関係とすることができる。
【0075】
図4に示すように、上記「[1]ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極3を形成した後、上記「[2]有機半導体層形成工程」において、ソース、ドレイン電極3間上に、異なるp型有機半導体材料を用いてp型有機半導体膜5Dおよびp型有機半導体膜5Lを形成する。
【0076】
例えば、上記「[2]有機半導体層形成工程」において説明した「p型有機半導体膜(5D、5L)の材料」のうち一の半導体材料5Aおよび前記半導体材料5Aよりイオン化ポテンシャルが小さい他の半導体材料5Bを選択し、それぞれ溶媒に溶解又は分散させ溶液(5Al、5Bl)を調整する。これらをソース、ドレイン電極3間上に吐出する(図4(A))。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5AD、5BLを形成する(図4(B))。
【0077】
この後、上記「[3]ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜7およびゲート電極Gを形成する(図4(C))。
【0078】
なお、インクジェット法の他、上記「[2]有機半導体層形成工程」で説明した他の成膜方法を用いて、p型有機半導体膜5AD、5BLを形成してもよい。
【0079】
<具体例3>
図5は、本実施の形態のインバータ回路の製造方法の具体例3を示す工程断面図である。
【0080】
ロード用のp型有機トランジスタPTLのp型有機半導体膜5Lに電子吸引性材料(アクセプター)aを含有させることにより、閾値電圧(VthL)を高くすることができ、「VthD<VthL」の関係とすることができる。
【0081】
図5に示すように、上記「[1]ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極3を形成した後、上記「[2]有機半導体層形成工程」において、ソース、ドレイン電極3間上に、p型有機半導体膜5Dおよびアクセプターaを含有するp型有機半導体膜5Lを形成する。
【0082】
例えば、上記「[2]有機半導体層形成工程」において説明した「p型有機半導体膜(5D、5L)の材料」の溶液5をインクジェット法を用いてソース、ドレイン電極3間上に吐出する(図5(A))。この際、p型有機半導体膜5Lの形成領域には、アクセプターaを混合した溶液5を吐出する。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5D、5Lを形成する(図5(B))。
【0083】
上記アクセプター材料に制限はないが、例えば、無機アクセプターとしては、例えばCl2、Br2、I2、ICl、ICl3、IBr、IFなどのハロゲン、PF5、AsF5、SbF5、BF3、BCl3、BBr3、SO3などのルイス酸、HF、HC1、HNO3、H2SO4、HClO4、FSO3H、ClSO3H、CF3SO3Hなどのプロトン酸、酢酸、蟻酸、アミノ酸などの有機酸、FeCl3、FeOCl、TiCl4、ZrCl4、HfCl4、NbF5、NbCl5、TaCl5、MoCl5、WF5、WCl6、UF6、LnCl3(Ln=La、Ce、Nd、Pr、などのランタノイドとY)などの遷移金属化合物、Cl-、Br-、I-、ClO4-、PF6-、AsF5-、SbF6-、BF4-、スルホン酸アニオンなどの電解質アニオンなどを挙げることができる。
【0084】
また、有機アクセプターとしては、例えば、BQ:p−ベンゾキノン、R1 R2 R3 R4 BQ(R1 −R4 =H,Me,Cl,Br,I,F,CN)、R1 BQ:2−R1 −BQ(R1 =Me,Cl,Br)、MeBQClBQBrBQR1 R2 BQ:2−R1 −5−R2 −BQ(R1 ,R2 =Me,Cl,Br)、Me2 BQCl2 BQClMeBQBr2 BQBrMeBQ2−R1 −6−R2 −BQ(R1 ,R2 =Me,Cl,Br)、2,6−Cl2 BQ2,6−Br2 BQ2,6−Me2 BQCl3 BQ:2,3,5−トリクロロ−p−ベンゾキノン、CA:クロラニル、BA:ブロマニル、IA:ヨーダニル、FA:フルオラニル、DDQ:2,3−ジシアノ−5,6−ジクロロ−p−ベンゾキノン、Me4 BQ:テトラメチル−p−ベンゾキノン、o−BQ:o−ベンゾキノン、o−CA:o−クロラニル、o−BA:o−ブロマニル、NQ:ナフトキノン、R1 R2 R3 R4 R5 R6 NQ、R1 R2 NQ:2−R1 −3−R2 −NQ(R1 ,R2 =Cl,CN)、Cl2 NQ:2,3−ジクロロナフトキノン(CN)2 NQ:2,3−ジシアノナフトキノンAQ:9,10−アントラキノン、R1 R2 R3 R4 R5 AQ、TCNQ:テトラシアノキノジメタン、R1 R2 R3 R4 TCNQ、R1 TCNQ:2−R1 −TCNQ(R1 =Me,OMe,F,Cl,Br)、MeTCNQ(OMe)TCNQFTCNQClTCNQBrTCNQR1 R2 TCNQ:2−R1 −5−R2 −TCNQ(R1 =Me,Et,Pr,OMe,F,Cl,Br,I)、Me2 TCNQEt2 TCNQPr2 TCNQ(OMe)2 TCNQF2 TCNQCl2 TCNQBr2 TCNQI2 TCNQClMeTCNQBrMeTCNQIMeTCNQF4 TCNQ、TCNNQ:テトラシアノ−1,4−ナフトキノジメタン、R1 R2 R3 R4 R5 R6 TCNNQ、TCNAQ:テトラシアノ−9,10−アントラキノジメタン、R1 R2 R3 R4 R5 TCNAQ、TNAP:テトラシアノ−2,6−ナフトキノジメタン、DCNQI:ジシアノキノンジイミン、R1 DCNQI:2−R1 −ジシアノキノンジイミン(R1 ,R2 =Me,Cl,Br)、MeDCNQI:2−メチルジシアノキノンジイミン、ClDCNQI:2−クロロジシアノキノンジイミンBrDCNQI:2−ブロモジシアノキノンジイミンR1 R2 DCNQI:2−R1 −5−R2 −DCNQI(R1 ,R2 =Me,Cl,Br)、DMeDCNQI:2,5−ジメチルジシアノキノンジイミン、ClMeDCNQI:2−メチル−5−ジメチルジシアノキノンジイミン、DClDCNQI:2,5−ジクロロジシアノキノンジイミン、BrMeDCNQI:2−ブロモ−5−ジメチルジシアノキノンジイミン、Br2 DCNQI:2,5−ジブロモジシアノキノンジイミン、Cl4 DCNQI:2,3,5,6−テトラクロロジシアノキノンジイミン、F4 DCNQI:2,3,5,6−テトラフルオロジシアノキノンジイミン、DCNNQI:ジシアノ−1,4−ナフトキノンジイミン、R1 R2 R3 R4 R5 R6 DCNNQI、DCNAQI:ジシアノ−9,10−アントラキノンジイミン、R1 R2 R3 R4 R5 DCNAQI、TNB:1,3,5−トリニトロベンゼン、TNF:2,4,7−トリニトロ−9−フルオレノン、DTF:2,4,7−トリニトロ−9−フルオレニリデンマロノニトリル、TENF:2,4,5,7−テトラニトロ−9−フルオレノン、DTENF:2,4,5,7−テトラニトロ−9−フルオレニリデンマロノニトリル、TCNE:テトラシアノエチレン、HCBD:ヘキサシアノブタジエン、HCNB:ヘキサシアノベンゼン、TCNB:テトラシアノベンゼン、DCNB:ジシアノベンゼン、PMDA:ピロメリト酸二無水物などを挙げることができる。
【0085】
なお、上記においては、インクジェット法を例に説明したが、上記「[2]有機半導体層形成工程」で説明した他の成膜方法を用いてもよい。例えば、p型有機半導体膜5Lの形成領域に開口部を有するマスク(メタルスルーマスク)用いて、p型有機半導体材料を蒸着法で成膜する際に、アクセプター材料を共蒸着させることにより膜中に取り込んでもよい。
【0086】
この後、上記「[3]ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜7およびゲート電極Gを形成する(図5(C))。
【0087】
<具体例4>
図6は、本実施の形態のインバータ回路の製造方法の具体例4を示す工程断面図である。
【0088】
ドライバ用のp型有機トランジスタPTDのp型有機半導体膜5Dに電子供与性材料(ドナー)dを含有させることにより、閾値電圧VthDを低くすることができ、「VthD<VthL」の関係とすることができる。
【0089】
図6に示すように、上記「[1]ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極3を形成した後、上記「[2]有機半導体層形成工程」において、ソース、ドレイン電極3間上に、ドナーdを含有するp型有機半導体膜5Dおよびp型有機半導体膜5Lを形成する。
【0090】
例えば、上記「[2]有機半導体層形成工程」において説明した「p型有機半導体膜(5D、5L)の材料」の溶液5をインクジェット法を用いてソース、ドレイン電極3間上に吐出する。この際、p型有機半導体膜5Dの形成領域には、ドナーdを混合した溶液5を吐出する(図6(A))。その後、吐出溶液を固化(乾燥、結晶化等)することによりp型有機半導体膜5D、5Lを形成する(図6(B))。
【0091】
上記ドナー材料に制限はないが、例えば、無機ドナーとしては、Li、Na、K、Rb、Csなどのアルカリ金属、Ca、Sr、Baなどのアルカリ土類金属、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Ybなどの希土類金属、アンモニウムイオン、R4P+、R4As+、R3S+、アセチルコリンなどを挙げることができる。
【0092】
また、有機ドナーとしては、例えば、アニリン、N−メチルアニリン、N,N−ジメチルアニリン、PD:p−フェニレンジアミン、ClPD:2−クロロ−p−フェニレンジアミン、ClMePD:2−クロロ−5−メチル−p−フェニレンジアミン、DClPD:2,5−ジクロロ−p−フェニレンジアミン、DMePD:2,5−ジメチル−p−フェニレンジアミン、DAD:ジアミノジュレン、TMPD:N,N,N',N'−テトラメチル−PD、N,N−DMePD:N,N−ジメチル−PD、1,5−ジメチルナフタレン、1,8−ジメチルナフタレン、ベンジジン、TMB:3,3',5,5'−テトラメチルベンジジン、NNN'N'−TMB:N,N,N',N'−テトラメチル−ベンジジン、DAP:1,6−ジアミノピレン、TMDAP:N,N,N',N'−テトラメチル−DAP、フェナジン、M2 P:5,10−ジメチル−5,10−ジヒドロフェナジン、E2 P:5,10−ジエチル−5,10−ジヒドロフェナジン、Pr2 P:5,10−ジプロピル−5,10−ジヒドロフェナジン、HMP:5−メチル−5,10−ジヒドロフェナジン、M6 P:5,10−ジヒドロ−2,3,5,7,8,10−ヘキサメチルフェナジン、PTZ:フェノチアジン、N−MePTZ:N−メチルフェノチアジン、ClPTZ:2−クロロフェノチアジン、TDAE:テトラキス(ジメチルアミノ)エチレンフェロセン、ジメチルフェロセン、デカメチルフェロセン、ニッケロセンデカメチルニッケロセンコバルトセン、TTF:テトラチアフルバレン、DMTTF:2,6−ジメチルテトラチアフルバレン、TMTTF:テトラメチルテトラチアフルバレン、DPhTTF:2,6−ジフェニルテトラチアフルバレン、DPhDMTTF:2,6−ジフェニル−3,7−ジメチルテトラチアフルバレン、DBTTF:ジベンゾテトラチアフルバレン、OMTTF:オクタメチレンテトラチアフルバレン、HMTTF:ヘキサメチレンテトラチアフルバレン、TSF:テトラセレナフルバレン、TMTSF:テトラメチルテトラセレナフルバレン、HMTSF:ヘキサメチレンテトラセレナフルバレン、HMTTeF:ヘキサメチレンテトラテルラフルバレン、TTT:テトラチアテトラセン、TST:テトラセレナテトラセン、BTP:テトラフェニルビチオピラリデン、ナフタレンアントラセンフェナントレンペンタセンピレンペニレンアズレンアセナフテンカルバゾールアクリジンなどを挙げることができる。
【0093】
なお、上記においては、インクジェット法を例に説明したが、上記「[2]有機半導体層形成工程」で説明した他の成膜方法を用いてもよい。例えば、p型有機半導体膜5Dの形成領域に開口部を有するマスク(メタルスルーマスク)用いて、p型有機半導体材料を蒸着法で成膜する際に、ドナー材料を共蒸着させることにより膜中に取り込んでもよい。
【0094】
この後、上記「[3]ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜7およびゲート電極Gを形成する(図6(C))。
【0095】
以上、<具体例1>〜<具体例4>を参照しながら、閾値電位を「VthD<VthL」の関係となるよう調整する方法を説明したが、これらを個別に適用するだけでなく、2種以上組み合わせて用いてもよい。例えば、p型有機半導体膜5Lをp型有機半導体膜5Dと比較して相対的に厚く形成しつつ膜中にアクセプターaを含有させる、また、p型有機半導体膜5Lの材料としてp型有機半導体膜5Dと比較して相対的にイオン化ポテンシャルが小さい材料を用いつつアクセプターaを含有させるなど種々の組み合わせが可能である。
【0096】
(応用例)
以下に、上記実施の形態の各種応用例について説明する。
【0097】
(例1)
図7は、ボトムゲート構造のトランジスタの構造を示す断面図である。上記実施の形態においては、トップゲート型のトランジスタ構造を例に説明したが、かかる構造に限定されず、ボトムゲート構造のトランジスタにも適用可能である。
【0098】
図7(A)に示すトップコンタクト型ボトムゲート構造のトランジスタにおいては、基板S1上にゲート電極Gが形成され、さらにその上部にゲート絶縁膜7が形成される。このゲート絶縁膜上にp型有機半導体膜(5D又は5L)が形成され、さらにその上部にソース、ドレイン電極3が形成される。これらの材料および形成方法は、上記実施の形態と同様であり、形成工程が異なるに過ぎない。また、図7(B)に示すボトムコンタクト型ボトムゲート構造のトランジスタにおいては、ゲート絶縁膜7上にソース、ドレイン電極3が形成され、さらにその上部にp型有機半導体膜(5D又は5L)が形成される。
【0099】
インバータ回路に上記ボトムゲート構造のトランジスタを用いた場合も、上記<具体例1>〜<具体例4>で説明した閾値の調整方法により、「VthD<VthL」の関係とすることができる。
【0100】
(例2)
図8は、本実施の形態のインバータ回路の他の構成を示す回路図である。上記実施の形態においては、図1(A)を参照しながら詳細に説明したように、ロード用のp型有機トランジスタPTLのゲート電極を接地電位VSSに接続したが、図8(A)に示すように、当該ゲート電極を出力端子OUTと接続してもよい。また、図8(B)に示すように、ロード用のp型有機トランジスタPTLのゲート電極を信号線(Vload)と接続し、個別信号により駆動してもよい。
【0101】
(例3)
また、上記実施の形態においては、インバータ回路を例に説明したが、本発明は各種論理回路に適用できる。その一例を図9および図10に示す。図9は、2入力NAND回路の構成を示す回路図である。図10は、2入力NOR回路の構成を示す回路図である。
【0102】
図9(A)に示す2入力NAND回路においては、電源電位VDDと出力端子OUTとの間にドライバ用のp型有機トランジスタPT1DおよびPT2Dが並列に接続され、出力端子OUTと接地電位VSSとの間にロード用のp型有機トランジスタPTLが接続されている。ドライバ用のp型有機トランジスタPT1Dのゲート電極(ゲート端子)は、第1入力端子IN1と接続され、ドライバ用のp型有機トランジスタPT2Dのゲート電極(ゲート端子)、第2入力端子IN2と接続され、ロード用のp型有機トランジスタPTLのゲート端子は接地電位VSSに接続されている。また、ロード用のp型有機トランジスタPTLのゲート電極を、図9(B)に示すように、出力端子OUTと接続してもよい。また、図9(B)に示すように、ロード用のp型有機トランジスタPTLのゲート電極を信号線と接続し、個別信号により駆動してもよい。
【0103】
図10(A)に示す2入力NOR回路においては、電源電位VDDと出力端子OUTとの間にドライバ用のp型有機トランジスタPT1DおよびPT2Dが直列に接続され、出力端子OUTと接地電位VSSとの間にロード用のp型有機トランジスタPTLが接続されている。ドライバ用のp型有機トランジスタPT1Dのゲート電極(ゲート端子)は、第1入力端子IN1と接続され、ドライバ用のp型有機トランジスタPT2Dのゲート電極は、第2入力端子IN2と接続され、ロード用のp型有機トランジスタPTLのゲート端子は接地電位VSSに接続されている。また、ロード用のp型有機トランジスタPTLのゲート電極を、図10(B)に示すように、出力端子OUTと接続してもよい。また、図10(B)に示すように、ロード用のp型有機トランジスタPTLのゲート電極を信号線と接続し、個別信号により駆動してもよい。
【0104】
上記回路は一例にすぎず、本発明は、ドライバ用のp型有機トランジスタおよびロード用のp型有機トランジスタを有する各種論理回路に広く適用できる。
【0105】
(例4)
また、上記実施の形態においては、p型有機トランジスタを例に説明したが、n型有機トランジスタを用いてもよい。この場合、「VthD>VthL」の関係とすることで、回路特性を向上させることができる。但し、n型有機半導体材料は特性の良好なものが少なく、特性の良好な材料が数多く見出されている上記p型有機半導体材料を用いることが好ましい。
【0106】
以上詳細に説明したように、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【0107】
<電気光学装置および電子機器の説明>
上記実施の形態で説明した論理回路の具体的な適用箇所について制限はないが、上記論理回路は例えば電気光学装置(表示装置)の駆動回路として用いられる。図11は、アクティブマトリクス基板の回路構成を示す図である。例えば、アクティブマトリクス型の装置では、図11に示すように、データ線Yとゲート線Xとの交点にTFTおよび画素電極70が配置され、TFTの一端がデータ線Yと、他端が画素電極70と、そのゲートがゲート線Xと接続されている。また、データ線Yはデータ線駆動回路73と接続され、また、ゲート線Xは、ゲート線駆動回路75と接続されている。このような駆動回路を構成する論理回路として本発明を適用することができる。また、一画素中にメモリや論理回路を組み込む場合があり、かかる場合においては、画素中の駆動回路として本発明を適用することもできる。
【0108】
上記アクティブマトリクス基板と対向基板との間に液晶、電気泳動カプセル、有機EL(Electro-Luminescence)などを配置することにより表示部を構成する。
【0109】
上記表示部は、携帯電話、ビデオカメラ、ロールアップ式テレビジョンの他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示板、宣伝広告用ディスプレイ、電子ペーパーなどの電子機器(電気光学装置)に組み込むことができる。
【0110】
図12は、電子ペーパーを示す斜視図である。図12に示す電子ペーパー1000は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体1001と、表示ユニット1002とを備えている。このような電子ペーパー1000では、表示ユニット1002が、前述したような表示部で構成されている。
【0111】
図13は、フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。上記実施の形態で説明した論理回路は、上記電気光学装置のみならず、図13に示すマイクロコンピュータを構成する各種回路として適用可能である。571は、フレキシブル基板であり、例えば、573はRAM(random access memory)、575はCPU(central processing unit)、577は、入出力回路、579は、太陽電池である。
【符号の説明】
【0112】
3…ソース、ドレイン電極、5D…p型有機半導体膜(ドライバ側)、5L…p型有機半導体膜(ロード側)、5A…半導体材料、5B…半導体材料、5Al…溶液、5Bl…溶液、7…ゲート絶縁膜、70…画素電極、73…データ線駆動回路、75…ゲート線駆動回路、571…フレキシブル基板、573…RAM、575…CPU、577…入出力回路、579…太陽電池、1000…電子ペーパー、1001…本体、1002…表示ユニット、a…アクセプター、C…コンタクトホール、d…ドナー、D1…p型有機半導体膜5Lの膜厚、D2…p型有機半導体膜5Dの膜厚、G…ゲート電極、IN…入力端子、IN1…第1入力端子、IN2…第2入力端子、OUT…出力端子、PTD…p型有機トランジスタ(ドライバ用)、PTL…p型有機トランジスタ(ロード用)、PT1D…p型有機トランジスタ(ドライバ用)、PT2D…p型有機トランジスタ(ドライバ用)、S1…基板、Vload…信号線、VDD…電源電位、VSS…接地電位、VthL…ロード用のp型有機トランジスタPTLの閾値電圧、VthD…ドライバ用のp型有機トランジスタPTDの閾値電圧、X…ゲート線、Y…データ線
【特許請求の範囲】
【請求項1】
ドライバトランジスタとロードトランジスタを有する論理回路を含む半導体装置であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高いことを特徴とする半導体装置。
【請求項2】
前記第1のp型有機半導体層の膜厚は、前記第2のp型有機半導体層の膜厚と異なることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記第1のp型有機半導体層の膜厚は、前記第2のp型有機半導体層の膜厚よりも薄いことを特徴とする請求項1記載の半導体装置。
【請求項4】
前記第1のp型有機半導体層の材料は、前記第2のp型有機半導体層の材料と異なることを特徴とする請求項1記載の半導体装置。
【請求項5】
前記第2のp型有機半導体層の材料は、前記第1のp型有機半導体層の材料よりもHOMO準位が浅いことを特徴とする請求項1記載の半導体装置。
【請求項6】
前記第1のp型有機半導体層は、ドナーを含むことを特徴とする請求項1記載の半導体装置。
【請求項7】
前記第2のp型有機半導体層は、アクセプターを含むことを特徴とする請求項1記載の半導体装置。
【請求項8】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第1のp型有機半導体層を形成する工程と、
前記第1のp型有機半導体層とは異なる膜厚の前記第2のp型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項9】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第1のp型有機半導体層を形成する工程と、
前記第1のp型有機半導体層とは異なる材料で前記第2のp型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項10】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第1のp型有機半導体層を形成する工程であって、ドナーを含有するよう前記第1のp型有機半導体層を形成する工程と、
前記第2のp型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項11】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第1のp型有機半導体層を形成する工程と、
前記第2のp型有機半導体層を形成する工程であって、アクセプターを含有するよう前記第2のp型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項12】
請求項1乃至7のいずれか一項記載の半導体装置を有することを特徴とする電子機器。
【請求項13】
請求項8乃至11のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電子機器の製造方法。
【請求項1】
ドライバトランジスタとロードトランジスタを有する論理回路を含む半導体装置であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高いことを特徴とする半導体装置。
【請求項2】
前記第1のp型有機半導体層の膜厚は、前記第2のp型有機半導体層の膜厚と異なることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記第1のp型有機半導体層の膜厚は、前記第2のp型有機半導体層の膜厚よりも薄いことを特徴とする請求項1記載の半導体装置。
【請求項4】
前記第1のp型有機半導体層の材料は、前記第2のp型有機半導体層の材料と異なることを特徴とする請求項1記載の半導体装置。
【請求項5】
前記第2のp型有機半導体層の材料は、前記第1のp型有機半導体層の材料よりもHOMO準位が浅いことを特徴とする請求項1記載の半導体装置。
【請求項6】
前記第1のp型有機半導体層は、ドナーを含むことを特徴とする請求項1記載の半導体装置。
【請求項7】
前記第2のp型有機半導体層は、アクセプターを含むことを特徴とする請求項1記載の半導体装置。
【請求項8】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第1のp型有機半導体層を形成する工程と、
前記第1のp型有機半導体層とは異なる膜厚の前記第2のp型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項9】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第1のp型有機半導体層を形成する工程と、
前記第1のp型有機半導体層とは異なる材料で前記第2のp型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項10】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第1のp型有機半導体層を形成する工程であって、ドナーを含有するよう前記第1のp型有機半導体層を形成する工程と、
前記第2のp型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項11】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第1のp型有機半導体層からなり、
前記ロードトランジスタの能動層は、第2のp型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第1のp型有機半導体層を形成する工程と、
前記第2のp型有機半導体層を形成する工程であって、アクセプターを含有するよう前記第2のp型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項12】
請求項1乃至7のいずれか一項記載の半導体装置を有することを特徴とする電子機器。
【請求項13】
請求項8乃至11のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電子機器の製造方法。
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図1】
【図2】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図1】
【図2】
【公開番号】特開2011−14724(P2011−14724A)
【公開日】平成23年1月20日(2011.1.20)
【国際特許分類】
【出願番号】特願2009−157723(P2009−157723)
【出願日】平成21年7月2日(2009.7.2)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成23年1月20日(2011.1.20)
【国際特許分類】
【出願日】平成21年7月2日(2009.7.2)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]