半導体装置及びそれを用いた電源回路装置
【課題】グリッドアレイ端子構造の半導体装置において、スイッチ回路がつながる端子の発熱を低減して溶解の危険性を少なくすること。
【解決手段】ＢＧＡなどのグリッドアレイ端子構造の半導体装置に内蔵されるスイッチ回路の出力端を、グリッドアレイ端子のうちの複数の端子に接続する。これにより、１つのアレイ端子に流れる電流を許容電流レベル内に低減し、また、ＩＣソケットとの接触抵抗による発熱量を低減する。また、複数の端子の各端子間に１つ以上の他の端子が存在するように配置し、また、複数の端子の全てをグリッドアレイ端子のうちの最外周に配置する。
【解決手段】ＢＧＡなどのグリッドアレイ端子構造の半導体装置に内蔵されるスイッチ回路の出力端を、グリッドアレイ端子のうちの複数の端子に接続する。これにより、１つのアレイ端子に流れる電流を許容電流レベル内に低減し、また、ＩＣソケットとの接触抵抗による発熱量を低減する。また、複数の端子の各端子間に１つ以上の他の端子が存在するように配置し、また、複数の端子の全てをグリッドアレイ端子のうちの最外周に配置する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングトランジスタを内蔵する半導体装置及びその半導体装置を用いた電源回路装置に関する。
【背景技術】
【０００２】
従来から、スイッチング素子（例、トランジスタスイッチ）をその駆動回路と共に半導体集積回路に設けて、出力電圧を制御するようにしたスイッチング型電源回路装置が広く使用されている。
【０００３】
図３は、従来のスイッチング型電源回路装置の構成例を示す図である。半導体集積回路（ＩＣ）１０に、トランジスタスイッチＱｏと、このトランジスタスイッチＱｏを駆動する駆動回路２０が内蔵されている。このトランジスタスイッチＱｏがＩＣ１０のパッドＰｏを介してコイルＬｏに直列に接続されている。その接続点の電圧をダイオードＤｏとキャパシタＣｏによって整流し平滑して出力電圧Ｖｏｕｔを得ている。
【０００４】
トランジスタスイッチＱｏがオンされると、電池などの電源（入力電圧Ｖｉｎ）から、コイルＬｏ、パッドＰｏ、トランジスタスイッチＱｏを通ってスイッチング電流Ｉｏが流れる。この電流Ｉｏは、トランジスタスイッチＱｏがオンした後の、時間の経過につれて大きくなっていく。トランジスタスイッチＱｏがオフされると、コイルＬｏに蓄積されたエネルギーがダイオードＤｏ、キャパシタＣｏで整流・平滑されて、入力電圧Ｖｉｎが変換された出力電圧Ｖｏｕｔが出力される。
【０００５】
出力電圧Ｖｏｕｔは、トランジスタスイッチＱｏのオン時間Ｔｏｎとオフ時間Ｔｏｆｆのデューティ比（Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））によって決まる。通常は、駆動回路２０に、出力電圧Ｖｏｕｔに応じた帰還電圧を帰還して、その帰還電圧が所定の基準電圧に等しくなるようにデューティ比を制御して、出力電圧Ｖｏｕｔを所定レベルに維持するように構成されている。
【０００６】
パッドＰｏやそれに接続するためのボンディングワイヤや接触による抵抗Ｒｐが存在する。抵抗Ｒｐは、図３で括弧内に表記している。この抵抗Ｒｐと電流Ｉｏとによって電圧降下が発生し、また電力損失が発生する。
【０００７】
これら電圧降下等を低減するために、複数本のボンディングワイヤを並列に接続し、抵抗Ｒｐを低減することが行われている（特許文献１，２）。
【特許文献１】特開平７−２０２０９７号公報
【特許文献２】特開２０００−１１４３０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＩＣを小型化するために、ウエハレベルのチップサイズドパッケージ（ＷＬ−ＣＳＰ）型のＩＣが多く採用されるようになってきている。ＷＬ−ＣＳＰ型ＩＣでは、ＢＧＡ（ボールグリッドアレイ）等の格子状（グリッド状）に二次元に配置された多数のボール形状の端子を用いて、ＩＣの外部回路と接続することになる。このボール形状の端子は、高密度実装を実現するために、極めて小さいサイズに形成される。
【０００９】
ＢＧＡのボール端子では、特許文献１、２に示されるように複数本のボンディングワイヤを並列に接続する構成を取ることは困難である。また、ボール端子が格子状に配置されるから特定の端子、即ちトランジスタスイッチにつながる端子、のサイズを他の端子のサイズよりも大きくすることも難しい。
【００１０】
一方、スイッチングに伴う電流Ｉｏは比較的大きな電流レベルであるから、ボール端子の電流耐量（許容電流レベル）を超えることもありえる。また、ボール端子の接触抵抗などの抵抗と電流Ｉｏによる損失等によって発熱する。これらにより、トランジスタスイッチがつながっているボール端子が溶解する危険性を含んでいる。
【００１１】
そこで、本発明は、スイッチ回路とその駆動回路を内蔵する、ＢＧＡなどのグリッドアレイ端子構造の半導体装置において、スイッチ回路がつながる端子の発熱を低減して溶解の危険性を少なくした半導体装置を提供することを目的とする。また、その半導体装置を用いて変換効率を向上した電源回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１の半導体装置は、スイッチ回路と該スイッチ回路をオン・オフ制御する駆動回路を内蔵するグリッドアレイ端子構造の半導体装置において、
前記スイッチ回路の出力端が、前記グリッドアレイ端子のうちの複数の端子に接続されていることを特徴とする。
【００１３】
請求項２の半導体装置は、請求項１に記載の半導体装置において、前記複数の端子は、該複数の端子の各端子間に少なくとも１つの他の端子が存在するように配置されていることを特徴とする。
【００１４】
請求項３の半導体装置は、請求項２に記載の半導体装置において、前記他の端子は、電流が流れない端子、もしくは前記スイッチ回路に流れる電流に比して極めて小さい電流しか流れない端子であることを特徴とする。
【００１５】
請求項４の半導体装置は、請求項１〜３のいずれかに記載の半導体装置において、前記複数の端子の全ては、グリッドアレイ端子のうちの最外周の端子であることを特徴とする。
【００１６】
請求項５の半導体装置は、請求項１〜４のいずれかに記載の半導体装置において、前記スイッチ回路は、並列接続され、同時にオンあるいはオフに制御される複数のトランジスタスイッチにより構成されていることを特徴とする。
【００１７】
請求項６の半導体装置は、請求項１〜５のいずれかに記載の半導体装置において、前記グリッドアレイ端子は、ボールグリッドアレイ端子であることを特徴とする。
【００１８】
請求項７の電源回路装置は、スイッチ回路と該スイッチ回路をオン・オフ制御する駆動回路を内蔵するグリッドアレイ端子構造を有しており、前記スイッチ回路の出力端が前記グリッドアレイ端子のうちの複数の端子に接続されている半導体装置を含み、前記複数の端子が前記半導体装置の外部で相互に接続されるとともに、前記スイッチ回路のオン・オフ制御によって入力電圧を変換した出力電圧を出力することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、ＢＧＡなどのグリッドアレイ端子構造の半導体装置に内蔵されるスイッチ回路の出力端が、前記グリッドアレイ端子のうちの複数の端子に接続されている。これにより、１つのアレイ端子に流れる電流を許容電流レベル内に低減する。また、ＩＣソケットとの接触抵抗による発熱量を低減する。よって、ＢＧＡなどのアレイ端子の溶解などの危険性を抑えることができる。
【００２０】
また、スイッチング電流が複数端子に分流されるから、端子やその近辺における電力損失が低減され、電源回路装置の変換効率の向上に寄与する。
【００２１】
また、複数の端子の各端子間に１つ以上の他の端子が存在するように配置されていること、他の端子の電流は零もしくは極めて小さいから、発熱範囲が分散され放熱しやすくなるので端子の温度上昇を抑制できる。また、複数の端子の全てが、グリッドアレイ端子のうちの最外周の端子であることにより、外部配線を太くして配線抵抗を低減するとともに、放熱効果を増大することが期待できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の半導体装置及びその半導体装置を用いた電源回路装置の実施例について図を参照して説明する。
【００２３】
図１は、本発明の実施例に係るＩＣ１０Ａと、このＩＣ１０Ａを用いた電源回路装置の構成を模式的に示す図である。なお、１１Ａは、ＩＣ１０Ａ内部のＩＣチップである。また、図２は、ＩＣ１０Ａの一面に多数のボール形状の端子が格子状に配置された、ＢＧＡの端子配置を示す図である。
【００２４】
図１において、コイルＬｏ、ダイオードＤｏ、キャパシタＣｏ及び入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔは、図３におけるものと、同様である。
【００２５】
ＩＣ１０Ａは、ＷＬ−ＣＳＰのＩＣであり、そのサイズが小さくされている。そのＩＣ１０Ａの一面（例えば、裏面）には、図２に例示されるように、ｍ行、ｎ列にボール形状の端子Ｂ１−１〜Ｂｎ−ｍが格子状に配置されて、ＢＧＡの端子配置とされている。
【００２６】
図１に戻って、ＩＣ１０Ａの内部に、トランジスタスイッチＱ１〜Ｑ３からなるスイッチ回路と、このトランジスタスイッチＱ１〜Ｑ３を駆動する駆動回路２０が内蔵されている。トランジスタスイッチＱ１〜Ｑ３は、この例ではＮＰＮバイポーラトランジスタであるが、他のトランジスタ、例えばＭＯＳＦＥＴでもよい。これらトランジスタスイッチＱ１〜Ｑ３は、駆動回路２０からのオン駆動信号あるいはオフ駆動信号にしたがって、同時にオンあるいはオフにスイッチングされる。
【００２７】
スイッチ回路は、３つのトランジスタスイッチＱ１〜Ｑ３から構成されることとしているが、１つでもよい。ただ、回路の断線や接触不良の発生などに影響されることを防止するためにも、トランジスタスイッチは２以上の数とすることが望ましく、また、電流容量にも余裕を持たせることがよい。
【００２８】
このトランジスタスイッチＱ１〜Ｑ３のコレクタがそれぞれ、ＩＣチップ１１ＡのパッドＰ２−１、Ｐ４−１、Ｐ６−１及びそのバンプを介して、ＢＧＡ端子Ｂ１−１〜Ｂｎ−ｍのうちの複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１に接続されている。このトランジスタスイッチＱ１〜Ｑ３のコレクタはそれぞれ相互に接続されていることが、望ましい。
【００２９】
また、トランジスタスイッチＱ１〜Ｑ３のコレクタがそれぞれ接続された複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１は、ＩＣ１０Ａの外部でそれぞれ相互に接続されている。この相互に接続された複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１が、コイルＬｏとダイオードＤｏとの接続点に接続される。
【００３０】
コイルＬｏに接続されるボール端子は３つとして示しているが、電流Ｉｏを分流させればよいので、少なくとも２つであればよい。ただ、ボール端子での抵抗（接触抵抗や配線抵抗など）Ｒｂによる発熱量を下げるために、また、回路の断線や接触不良の発生などに影響されることを防止するためにも、コイルＬｏに接続されるボール端子は３つ以上とすることが望ましい。
【００３１】
トランジスタスイッチＱ１〜Ｑ３がオンされると、コイルＬｏを流れる電流Ｉｏが時間の経過につれて大きくなっていく。その電流Ｉｏは、ボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１に分流して、各ボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１には約３分の１ずつの電流Ｉｏ／３が流れる。トランジスタスイッチＱ１〜Ｑ３にも同様に分流した電流Ｉｏ／３が流れる。
【００３２】
トランジスタスイッチＱ１〜Ｑ３がオフされると、コイルＬｏに蓄積されたエネルギーがダイオードＤｏ、キャパシタＣｏで整流・平滑されて、出力電圧Ｖｏｕｔが出力される。出力電圧Ｖｏｕｔの制御は、従来の図３におけると同様である。
【００３３】
この構成によれば、並列に接続された複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１の各ボール端子やバンプに流れる電流を許容電流レベル内に低減するし、また、ＩＣ１０Ａが接続される基板との接触抵抗等による発熱量を低減する。したがって、ＢＧＡのボール端子の溶解などの危険性を抑えることができる。
【００３４】
また、コイルに流れる電流（スイッチング電流）Ｉｏが複数端子に分流（この例では、３つに分流）することにより、合成された接触抵抗を低減（Ｒｂ／３）できるから、各ボール端子やその近辺における電力損失が低減されるとともに発熱を分散できるようになる。これにより、電源回路装置の変換効率が向上する。
【００３５】
また、複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１が並列に接続されることや、スイッチングトランジスタＱ１〜Ｑ３が並列に接続されることによって、回路中に断線や接触不良等が発生した場合にも、その影響を小さくすることができる。
【００３６】
再度、図１，図２を参照すると、複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１は、それら複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１の各端子間に、少なくとも１つの他のボール端子Ｂ３−１、Ｂ５−１が存在するように配置されている。各端子間Ｂ２−１、Ｂ４−１、Ｂ６−１に配置する他のボール端子は、それぞれ２個以上としてもよい。
【００３７】
また、これら他のボール端子は、電流が流れない端子や、複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１に流れる電流Ｉｏ／３に比して極めて小さい電流しか流れない端子とする。
【００３８】
このように、並列接続される複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１の各端子間に他の端子を設けることによって、合成抵抗を小さくして発熱量が低減されることに加えて、発熱領域が分散されるから、各ボール端子の温度上昇を抑制できる。
【００３９】
また、複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１の全てが、ＢＧＡ端子のうちの最外周に配置されている。このように、ＢＧＡ端子のうちの最外周に配置することにより、内周に配置した場合に比して外部配線を太くして配線抵抗を低減することができ、さらに放熱効果が期待できる。
【００４０】
なお、以上の説明では、ＩＣ１０Ａの一面に多数のボール形状の端子が格子状に配置されたＢＧＡの例について示したが、本発明はこれに限ることなく、例えばＰＧＡ（ピングリッドアレイ）などのグリッドアレイ構造のＩＣに適用することができる。
【００４１】
また、本発明は、図１に示される昇圧型直流−直流変換のものに限らず、降圧型直流−直流変換のものや、直流−交流変換のものを含め、スイッチ回路を用いるスイッチング型電源回路装置や、モータなどのドライバ装置に広く適用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施例に係るＩＣと、このＩＣを用いた電源回路装置の構成を示す図
【図２】図１のＩＣの一面へのＢＧＡの端子配置を示す図
【図３】従来のスイッチング型電源回路装置の構成例を示す図
【符号の説明】
【００４３】
Ｌｏ コイル
Ｄｏ ダイオード
Ｃｏ キャパシタ
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
１０Ａ ＩＣ
２０ 駆動回路
Ｂ１−１〜Ｂｎ−ｍ ボール端子
Ｑ１〜Ｑ３ トランジスタスイッチ
【技術分野】
【０００１】
本発明は、スイッチングトランジスタを内蔵する半導体装置及びその半導体装置を用いた電源回路装置に関する。
【背景技術】
【０００２】
従来から、スイッチング素子（例、トランジスタスイッチ）をその駆動回路と共に半導体集積回路に設けて、出力電圧を制御するようにしたスイッチング型電源回路装置が広く使用されている。
【０００３】
図３は、従来のスイッチング型電源回路装置の構成例を示す図である。半導体集積回路（ＩＣ）１０に、トランジスタスイッチＱｏと、このトランジスタスイッチＱｏを駆動する駆動回路２０が内蔵されている。このトランジスタスイッチＱｏがＩＣ１０のパッドＰｏを介してコイルＬｏに直列に接続されている。その接続点の電圧をダイオードＤｏとキャパシタＣｏによって整流し平滑して出力電圧Ｖｏｕｔを得ている。
【０００４】
トランジスタスイッチＱｏがオンされると、電池などの電源（入力電圧Ｖｉｎ）から、コイルＬｏ、パッドＰｏ、トランジスタスイッチＱｏを通ってスイッチング電流Ｉｏが流れる。この電流Ｉｏは、トランジスタスイッチＱｏがオンした後の、時間の経過につれて大きくなっていく。トランジスタスイッチＱｏがオフされると、コイルＬｏに蓄積されたエネルギーがダイオードＤｏ、キャパシタＣｏで整流・平滑されて、入力電圧Ｖｉｎが変換された出力電圧Ｖｏｕｔが出力される。
【０００５】
出力電圧Ｖｏｕｔは、トランジスタスイッチＱｏのオン時間Ｔｏｎとオフ時間Ｔｏｆｆのデューティ比（Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））によって決まる。通常は、駆動回路２０に、出力電圧Ｖｏｕｔに応じた帰還電圧を帰還して、その帰還電圧が所定の基準電圧に等しくなるようにデューティ比を制御して、出力電圧Ｖｏｕｔを所定レベルに維持するように構成されている。
【０００６】
パッドＰｏやそれに接続するためのボンディングワイヤや接触による抵抗Ｒｐが存在する。抵抗Ｒｐは、図３で括弧内に表記している。この抵抗Ｒｐと電流Ｉｏとによって電圧降下が発生し、また電力損失が発生する。
【０００７】
これら電圧降下等を低減するために、複数本のボンディングワイヤを並列に接続し、抵抗Ｒｐを低減することが行われている（特許文献１，２）。
【特許文献１】特開平７−２０２０９７号公報
【特許文献２】特開２０００−１１４３０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＩＣを小型化するために、ウエハレベルのチップサイズドパッケージ（ＷＬ−ＣＳＰ）型のＩＣが多く採用されるようになってきている。ＷＬ−ＣＳＰ型ＩＣでは、ＢＧＡ（ボールグリッドアレイ）等の格子状（グリッド状）に二次元に配置された多数のボール形状の端子を用いて、ＩＣの外部回路と接続することになる。このボール形状の端子は、高密度実装を実現するために、極めて小さいサイズに形成される。
【０００９】
ＢＧＡのボール端子では、特許文献１、２に示されるように複数本のボンディングワイヤを並列に接続する構成を取ることは困難である。また、ボール端子が格子状に配置されるから特定の端子、即ちトランジスタスイッチにつながる端子、のサイズを他の端子のサイズよりも大きくすることも難しい。
【００１０】
一方、スイッチングに伴う電流Ｉｏは比較的大きな電流レベルであるから、ボール端子の電流耐量（許容電流レベル）を超えることもありえる。また、ボール端子の接触抵抗などの抵抗と電流Ｉｏによる損失等によって発熱する。これらにより、トランジスタスイッチがつながっているボール端子が溶解する危険性を含んでいる。
【００１１】
そこで、本発明は、スイッチ回路とその駆動回路を内蔵する、ＢＧＡなどのグリッドアレイ端子構造の半導体装置において、スイッチ回路がつながる端子の発熱を低減して溶解の危険性を少なくした半導体装置を提供することを目的とする。また、その半導体装置を用いて変換効率を向上した電源回路装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１の半導体装置は、スイッチ回路と該スイッチ回路をオン・オフ制御する駆動回路を内蔵するグリッドアレイ端子構造の半導体装置において、
前記スイッチ回路の出力端が、前記グリッドアレイ端子のうちの複数の端子に接続されていることを特徴とする。
【００１３】
請求項２の半導体装置は、請求項１に記載の半導体装置において、前記複数の端子は、該複数の端子の各端子間に少なくとも１つの他の端子が存在するように配置されていることを特徴とする。
【００１４】
請求項３の半導体装置は、請求項２に記載の半導体装置において、前記他の端子は、電流が流れない端子、もしくは前記スイッチ回路に流れる電流に比して極めて小さい電流しか流れない端子であることを特徴とする。
【００１５】
請求項４の半導体装置は、請求項１〜３のいずれかに記載の半導体装置において、前記複数の端子の全ては、グリッドアレイ端子のうちの最外周の端子であることを特徴とする。
【００１６】
請求項５の半導体装置は、請求項１〜４のいずれかに記載の半導体装置において、前記スイッチ回路は、並列接続され、同時にオンあるいはオフに制御される複数のトランジスタスイッチにより構成されていることを特徴とする。
【００１７】
請求項６の半導体装置は、請求項１〜５のいずれかに記載の半導体装置において、前記グリッドアレイ端子は、ボールグリッドアレイ端子であることを特徴とする。
【００１８】
請求項７の電源回路装置は、スイッチ回路と該スイッチ回路をオン・オフ制御する駆動回路を内蔵するグリッドアレイ端子構造を有しており、前記スイッチ回路の出力端が前記グリッドアレイ端子のうちの複数の端子に接続されている半導体装置を含み、前記複数の端子が前記半導体装置の外部で相互に接続されるとともに、前記スイッチ回路のオン・オフ制御によって入力電圧を変換した出力電圧を出力することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、ＢＧＡなどのグリッドアレイ端子構造の半導体装置に内蔵されるスイッチ回路の出力端が、前記グリッドアレイ端子のうちの複数の端子に接続されている。これにより、１つのアレイ端子に流れる電流を許容電流レベル内に低減する。また、ＩＣソケットとの接触抵抗による発熱量を低減する。よって、ＢＧＡなどのアレイ端子の溶解などの危険性を抑えることができる。
【００２０】
また、スイッチング電流が複数端子に分流されるから、端子やその近辺における電力損失が低減され、電源回路装置の変換効率の向上に寄与する。
【００２１】
また、複数の端子の各端子間に１つ以上の他の端子が存在するように配置されていること、他の端子の電流は零もしくは極めて小さいから、発熱範囲が分散され放熱しやすくなるので端子の温度上昇を抑制できる。また、複数の端子の全てが、グリッドアレイ端子のうちの最外周の端子であることにより、外部配線を太くして配線抵抗を低減するとともに、放熱効果を増大することが期待できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の半導体装置及びその半導体装置を用いた電源回路装置の実施例について図を参照して説明する。
【００２３】
図１は、本発明の実施例に係るＩＣ１０Ａと、このＩＣ１０Ａを用いた電源回路装置の構成を模式的に示す図である。なお、１１Ａは、ＩＣ１０Ａ内部のＩＣチップである。また、図２は、ＩＣ１０Ａの一面に多数のボール形状の端子が格子状に配置された、ＢＧＡの端子配置を示す図である。
【００２４】
図１において、コイルＬｏ、ダイオードＤｏ、キャパシタＣｏ及び入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔは、図３におけるものと、同様である。
【００２５】
ＩＣ１０Ａは、ＷＬ−ＣＳＰのＩＣであり、そのサイズが小さくされている。そのＩＣ１０Ａの一面（例えば、裏面）には、図２に例示されるように、ｍ行、ｎ列にボール形状の端子Ｂ１−１〜Ｂｎ−ｍが格子状に配置されて、ＢＧＡの端子配置とされている。
【００２６】
図１に戻って、ＩＣ１０Ａの内部に、トランジスタスイッチＱ１〜Ｑ３からなるスイッチ回路と、このトランジスタスイッチＱ１〜Ｑ３を駆動する駆動回路２０が内蔵されている。トランジスタスイッチＱ１〜Ｑ３は、この例ではＮＰＮバイポーラトランジスタであるが、他のトランジスタ、例えばＭＯＳＦＥＴでもよい。これらトランジスタスイッチＱ１〜Ｑ３は、駆動回路２０からのオン駆動信号あるいはオフ駆動信号にしたがって、同時にオンあるいはオフにスイッチングされる。
【００２７】
スイッチ回路は、３つのトランジスタスイッチＱ１〜Ｑ３から構成されることとしているが、１つでもよい。ただ、回路の断線や接触不良の発生などに影響されることを防止するためにも、トランジスタスイッチは２以上の数とすることが望ましく、また、電流容量にも余裕を持たせることがよい。
【００２８】
このトランジスタスイッチＱ１〜Ｑ３のコレクタがそれぞれ、ＩＣチップ１１ＡのパッドＰ２−１、Ｐ４−１、Ｐ６−１及びそのバンプを介して、ＢＧＡ端子Ｂ１−１〜Ｂｎ−ｍのうちの複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１に接続されている。このトランジスタスイッチＱ１〜Ｑ３のコレクタはそれぞれ相互に接続されていることが、望ましい。
【００２９】
また、トランジスタスイッチＱ１〜Ｑ３のコレクタがそれぞれ接続された複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１は、ＩＣ１０Ａの外部でそれぞれ相互に接続されている。この相互に接続された複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１が、コイルＬｏとダイオードＤｏとの接続点に接続される。
【００３０】
コイルＬｏに接続されるボール端子は３つとして示しているが、電流Ｉｏを分流させればよいので、少なくとも２つであればよい。ただ、ボール端子での抵抗（接触抵抗や配線抵抗など）Ｒｂによる発熱量を下げるために、また、回路の断線や接触不良の発生などに影響されることを防止するためにも、コイルＬｏに接続されるボール端子は３つ以上とすることが望ましい。
【００３１】
トランジスタスイッチＱ１〜Ｑ３がオンされると、コイルＬｏを流れる電流Ｉｏが時間の経過につれて大きくなっていく。その電流Ｉｏは、ボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１に分流して、各ボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１には約３分の１ずつの電流Ｉｏ／３が流れる。トランジスタスイッチＱ１〜Ｑ３にも同様に分流した電流Ｉｏ／３が流れる。
【００３２】
トランジスタスイッチＱ１〜Ｑ３がオフされると、コイルＬｏに蓄積されたエネルギーがダイオードＤｏ、キャパシタＣｏで整流・平滑されて、出力電圧Ｖｏｕｔが出力される。出力電圧Ｖｏｕｔの制御は、従来の図３におけると同様である。
【００３３】
この構成によれば、並列に接続された複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１の各ボール端子やバンプに流れる電流を許容電流レベル内に低減するし、また、ＩＣ１０Ａが接続される基板との接触抵抗等による発熱量を低減する。したがって、ＢＧＡのボール端子の溶解などの危険性を抑えることができる。
【００３４】
また、コイルに流れる電流（スイッチング電流）Ｉｏが複数端子に分流（この例では、３つに分流）することにより、合成された接触抵抗を低減（Ｒｂ／３）できるから、各ボール端子やその近辺における電力損失が低減されるとともに発熱を分散できるようになる。これにより、電源回路装置の変換効率が向上する。
【００３５】
また、複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１が並列に接続されることや、スイッチングトランジスタＱ１〜Ｑ３が並列に接続されることによって、回路中に断線や接触不良等が発生した場合にも、その影響を小さくすることができる。
【００３６】
再度、図１，図２を参照すると、複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１は、それら複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１の各端子間に、少なくとも１つの他のボール端子Ｂ３−１、Ｂ５−１が存在するように配置されている。各端子間Ｂ２−１、Ｂ４−１、Ｂ６−１に配置する他のボール端子は、それぞれ２個以上としてもよい。
【００３７】
また、これら他のボール端子は、電流が流れない端子や、複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１に流れる電流Ｉｏ／３に比して極めて小さい電流しか流れない端子とする。
【００３８】
このように、並列接続される複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１の各端子間に他の端子を設けることによって、合成抵抗を小さくして発熱量が低減されることに加えて、発熱領域が分散されるから、各ボール端子の温度上昇を抑制できる。
【００３９】
また、複数のボール端子Ｂ２−１、Ｂ４−１、Ｂ６−１の全てが、ＢＧＡ端子のうちの最外周に配置されている。このように、ＢＧＡ端子のうちの最外周に配置することにより、内周に配置した場合に比して外部配線を太くして配線抵抗を低減することができ、さらに放熱効果が期待できる。
【００４０】
なお、以上の説明では、ＩＣ１０Ａの一面に多数のボール形状の端子が格子状に配置されたＢＧＡの例について示したが、本発明はこれに限ることなく、例えばＰＧＡ（ピングリッドアレイ）などのグリッドアレイ構造のＩＣに適用することができる。
【００４１】
また、本発明は、図１に示される昇圧型直流−直流変換のものに限らず、降圧型直流−直流変換のものや、直流−交流変換のものを含め、スイッチ回路を用いるスイッチング型電源回路装置や、モータなどのドライバ装置に広く適用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施例に係るＩＣと、このＩＣを用いた電源回路装置の構成を示す図
【図２】図１のＩＣの一面へのＢＧＡの端子配置を示す図
【図３】従来のスイッチング型電源回路装置の構成例を示す図
【符号の説明】
【００４３】
Ｌｏ コイル
Ｄｏ ダイオード
Ｃｏ キャパシタ
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
１０Ａ ＩＣ
２０ 駆動回路
Ｂ１−１〜Ｂｎ−ｍ ボール端子
Ｑ１〜Ｑ３ トランジスタスイッチ
【特許請求の範囲】
【請求項１】
スイッチ回路と該スイッチ回路をオン・オフ制御する駆動回路を内蔵するグリッドアレイ端子構造の半導体装置において、
前記スイッチ回路の出力端が、前記グリッドアレイ端子のうちの複数の端子に接続されていることを特徴とする、半導体装置。
【請求項２】
前記複数の端子は、該複数の端子の各端子間に少なくとも１つの他の端子が存在するように配置されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記他の端子は、電流が流れない端子、もしくは前記スイッチ回路に流れる電流に比して極めて小さい電流しか流れない端子であることを特徴とする、請求項２に記載の半導体装置。
【請求項４】
前記複数の端子の全ては、グリッドアレイ端子のうちの最外周の端子であることを特徴とする、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記スイッチ回路は、並列接続され、同時にオンあるいはオフに制御される複数のトランジスタスイッチにより構成されていることを特徴とする、請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記グリッドアレイ端子は、ボールグリッドアレイ端子であることを特徴とする、請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
スイッチ回路と該スイッチ回路をオン・オフ制御する駆動回路を内蔵するグリッドアレイ端子構造を有しており、前記スイッチ回路の出力端が前記グリッドアレイ端子のうちの複数の端子に接続されている半導体装置を含み、前記複数の端子が前記半導体装置の外部で相互に接続されるとともに、前記スイッチ回路のオン・オフ制御によって入力電圧を変換した出力電圧を出力することを特徴とする、電源回路装置。
【請求項１】
スイッチ回路と該スイッチ回路をオン・オフ制御する駆動回路を内蔵するグリッドアレイ端子構造の半導体装置において、
前記スイッチ回路の出力端が、前記グリッドアレイ端子のうちの複数の端子に接続されていることを特徴とする、半導体装置。
【請求項２】
前記複数の端子は、該複数の端子の各端子間に少なくとも１つの他の端子が存在するように配置されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記他の端子は、電流が流れない端子、もしくは前記スイッチ回路に流れる電流に比して極めて小さい電流しか流れない端子であることを特徴とする、請求項２に記載の半導体装置。
【請求項４】
前記複数の端子の全ては、グリッドアレイ端子のうちの最外周の端子であることを特徴とする、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記スイッチ回路は、並列接続され、同時にオンあるいはオフに制御される複数のトランジスタスイッチにより構成されていることを特徴とする、請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記グリッドアレイ端子は、ボールグリッドアレイ端子であることを特徴とする、請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
スイッチ回路と該スイッチ回路をオン・オフ制御する駆動回路を内蔵するグリッドアレイ端子構造を有しており、前記スイッチ回路の出力端が前記グリッドアレイ端子のうちの複数の端子に接続されている半導体装置を含み、前記複数の端子が前記半導体装置の外部で相互に接続されるとともに、前記スイッチ回路のオン・オフ制御によって入力電圧を変換した出力電圧を出力することを特徴とする、電源回路装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−３２８２７（Ｐ２００６−３２８２７Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００４−２１２７４９（Ｐ２００４−２１２７４９）
【出願日】平成１６年７月２１日（２００４．７．２１）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１６年７月２１日（２００４．７．２１）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]