半導体装置
【課題】窒化物半導体からなるノーマリオフ型の半導体装置であって、電流コラプスを抑制し且つ大電流密度及び高耐圧特性を得られるようにする。
【解決手段】半導体装置は、基板１０１の上に形成されたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３の上に形成され、バンドギャップエネルギーがアンドープＧａＮ層１０３よりも大きいアンドープＡｌＧａＮ層１０４と、アンドープＡｌＧａＮ層１０４の上に形成されたｐ型ＡｌＧａＮ層１０５及び高濃度ｐ型ＧａＮ層１０６と、高濃度ｐ型ＧａＮ層１０６の上に形成されたｎ型ＡｌＧａＮ層１０７とを有している。高濃度ｐ型ＧａＮ層１０６におけるｎ型ＡｌＧａＮ層１０７に形成された開口部１０７ａからの露出領域の上には、高濃度ｐ型ＧａＮ層１０６とオーミック接触するゲート電極１１２が形成されている。
【解決手段】半導体装置は、基板１０１の上に形成されたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３の上に形成され、バンドギャップエネルギーがアンドープＧａＮ層１０３よりも大きいアンドープＡｌＧａＮ層１０４と、アンドープＡｌＧａＮ層１０４の上に形成されたｐ型ＡｌＧａＮ層１０５及び高濃度ｐ型ＧａＮ層１０６と、高濃度ｐ型ＧａＮ層１０６の上に形成されたｎ型ＡｌＧａＮ層１０７とを有している。高濃度ｐ型ＧａＮ層１０６におけるｎ型ＡｌＧａＮ層１０７に形成された開口部１０７ａからの露出領域の上には、高濃度ｐ型ＧａＮ層１０６とオーミック接触するゲート電極１１２が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）に代表されるIII族窒化物半導体は、例えば窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）の禁止帯幅が室温でそれぞれ３．４ｅＶ及び６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく且つ電子飽和速度が砒化ガリウム（ＧａＡｓ）等の化合物半導体やシリコン（Ｓｉ）等と比べて大きいという特徴を有している。そこで、高周波用電子デバイス又は高出力電子デバイスとして、ＧａＮ系の化合物半導体材料を用いた電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）の研究開発が活発に行われている。
【０００３】
ＧａＮ等の窒化物半導体材料は、ＡｌＮ又は窒化インジウム（ＩｎＮ）と種々の混晶を得られるため、従来のＧａＡｓ等の砒素系半導体材料と同様にヘテロ接合を形成することが可能である。窒化物半導体によるヘテロ接合、例えばＡｌＧａＮ／ＧａＮヘテロ構造においては、その界面に自発分極及びピエゾ分極によって生じる高濃度のキャリアが不純物をドーピングしない状態でも発生するという特徴を有する。このため、窒化物半導体によりＦＥＴを作製すると、デプレッション型（ノーマリオン型）になり易く、エンハンスメント型（ノーマリオフ型）にはなりにくい。しかしながら、現在のパワーエレクトロニクス分野で使用されているデバイスのほとんどがノーマリオフ型であり、ＧａＮ系の窒化物半導体デバイスにおいてもノーマリオフ型が強く求められている。
【０００４】
ノーマリオフ型のトランジスタには、ＡｌＧａＮ／ＧａＮ構造におけるＡｌＧａＮ層をゲート電極の下側部分でのみ薄膜化する、いわゆるリセス構造を形成し、２次元電子ガス（２ＤＥＧ）濃度を減少させて、閾値電圧を正の値にシフトさせる構造や、主面の面方位が｛１０−１２｝面であるサファイア基板の主面上に、面方位が｛１１−２０｝面であるＧａＮ層を成長し、サファイア基板の主面に対して垂直な方向には分極電界が生じないようにすることにより、ノーマリオフ型を実現する等の方法が報告されている。ここで、面方位のミラー指数に付した負符号は、該負符号に続く一の指数の反転を便宜的に表している。
【０００５】
ノーマリオフ型のＦＥＴを実現する有望な構造として、ゲート電極形成部にｐ型ＡｌＧａＮ層を形成した接合型電界効果トランジスタ(Junction Field Effect Transistor：ＪＦＥＴ)が提案されている。ＪＦＥＴ構造において、ｐ型ＡｌＧａＮ層をＡｌＧａＮからなるバリア層と接続することにより、ＡｌＧａＮ層のポテンシャルエネルギーが引き上げられる。これにより、ｐ型ＡｌＧａＮ層が形成されたゲート電極形成部の直下に形成される２次元電子ガスの濃度を減少させることができるため、ＪＦＥＴはノーマリオフ動作が可能となる。また、ゲート電極形成部に、金属と半導体との接合であるショットキ接合と比べてビルトインポテンシャルが大きいｐｎ接合を用いるため、ゲートの立ち上がり電圧を大きくすることができる。このため、正のゲート電圧を印加しても、ゲートリーク電流を小さく抑えることが可能となる。
【０００６】
なお、ここで、ＡｌＧａＮはＡｌｘＧａ１−ｘＮ（但し、ｘは、０＜ｘ＜１である。）を表し、ＩｎＧａＮはＩｎｙＧａ１−ｙＮ（ｙは、０＜ｙ＜１である。）を表し、ＩｎＡｌＧａＮはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（ｘ、ｙは、０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１である。）を表す。この表記は以下についても同様である。
【特許文献１】特開２００７−２２０８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の窒化物半導体からなるＪＦＥＴは、ゲート電極形成部を除く領域の半導体層の最表面と２次元電子ガス層との距離が、アンドープのＡｌＧａＮ層（バリア層）の膜厚に相当する約２５ｎｍと小さく、２次元電子ガス層は表面準位にトラップした電子が形成する空乏層の影響を受けやすい。このため、高いドレイン電圧でＦＥＴを動作した場合にドレイン電流が減少する、いわゆる電流コラプスという現象が発生しやすいという問題がある。
【０００８】
図１２に示すように、従来の窒化物半導体からなるＪＦＥＴは、サファイアからなる基板４０１の上に順次形成された、ＡｌＮからなるバッファ層４０２、アンドープのＧａＮからなるチャネル層４０３、アンドープのＡｌＧａＮからなるバリア層４０４及び該バリア層４０４とゲート電極４１１との間にのみ選択的に設けられたｐ型のＡｌＧａＮ層４０５及び高濃度ｐ型ＧａＮ層４０６を有している。
【０００９】
バリア層４０４の上におけるゲート電極４１１の両側方の領域には、ゲート電極４１１とそれぞれ間隔をおいてソース電極４０９及びドレイン電極４１０が形成されている。ここで、ゲート電極４１１は、例えばニッケル（Ｎｉ）からなり、高濃度ｐ型ＧａＮ層４０６とはオーミック接触している。ソース電極４０９及びドレイン電極４１０は、基板側から積層されたチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜からなる。さらに、表面は窒化シリコン（ＳｉＮ）の保護膜で覆われている。
【００１０】
図１３は図１２に示す従来のＪＦＥＴに対して、ゲート電極４１１とドレイン電極４１０とに同一周期のパルス電圧を印加した際のドレイン電流Ｉｄとドレイン電圧Ｖｄｓとの関係を表わしている。ここで、ゲート電極４１１及びドレイン電極４１０に印加されるパルス電圧のパルス幅は０．５μｓとし、パルス間隔は１ｍｓとしている。
【００１１】
図１３において、プロットＡはパルス電圧を印加する前のバイアス条件として、ゲート電圧及びドレイン電圧が共に０Ｖの場合であり、プロットＢはゲート電圧が０Ｖで且つドレイン電圧が６０Ｖの場合を表わしている。図１３に示すように、例えばゲート電圧Ｖｇｓが５ＶのプロットＢで且つドレイン電圧Ｖｄｓが１０Ｖの場合は、ゲート電圧Ｖｇｓが５ＶのプロットＡで且つドレイン電圧Ｖｄｓが１０Ｖの場合と比べて、ドレイン電流Ｉｄが９０ｍＡ／ｍｍ程度減少している。これにより、バイアス電圧を印加するよりも前にドレイン電極４１０に高いドレイン電圧が印加されている場合には、オン抵抗が増大することが分かる。これが電流コラプスと呼ばれる現象であり、電流コラプスが生じるとオン抵抗が大幅に増大するため、高いドレイン電圧が印加されるパワートランジスタにとっては極めて重大な問題となる。
【００１２】
本発明は、前記従来の問題に鑑み、窒化物半導体からなるノーマリオフ型の半導体装置であって、電流コラプスを抑制し且つ大電流密度及び高耐圧特性を得られるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は、半導体装置を構成する半導体積層体におけるゲート電極の形成領域を除く領域にアンドープ又はｎ型半導体層を設ける構成とする。
【００１４】
具体的に、本発明に係る第１の半導体装置は、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、ｐ型不純物が添加された第３の窒化物半導体層と、第３の窒化物半導体層の上に形成され、アンドープ又はｎ型不純物が添加された第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする。
【００１５】
第１の半導体装置によると、ｐ型不純物が添加された第３の窒化物半導体と、該第３の窒化物半導体層の上に形成され、アンドープ又はｎ型不純物が添加された第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域の上に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、アンドープ又はｎ型の第４の窒化物半導体層（電子供給層）を残すことにより、第４の窒化物半導体層の表面と２次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の２次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
【００１６】
本発明に係る第２の半導体装置は、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが第２の窒化物半導体層より小さい第３の窒化物半導体層と、第３の窒化物半導体層の上に形成され、バンドギャップエネルギーが第３の窒化物半導体層より大きい第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする。
【００１７】
第２の半導体装置によると、バンドギャップエネルギーが第２の窒化物半導体層より小さい第３の窒化物半導体と、該第３の窒化物半導体層の上に形成され、バンドギャップエネルギーが第３の窒化物半導体層より大きい第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、第４の窒化物半導体層（電子供給層）を残すことにより、第４の窒化物半導体層の表面と２次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の２次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
【００１８】
本発明に係る第３の半導体装置は、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが第２の窒化物半導体層より小さい第３の窒化物半導体層と、第３の窒化物半導体層の上に形成され、ｎ型不純物が添加された第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接する形で形成されたゲート電極とを備えていることを特徴とする。
【００１９】
第３の半導体装置によると、バンドギャップエネルギーが第２の窒化物半導体層より小さい第３の窒化物半導体と、該第３の窒化物半導体層の上に形成され、ｎ型不純物が添加された第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、第４の窒化物半導体層（電子供給層）を残すことにより、第４の窒化物半導体層の表面と２次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の２次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
【００２０】
第１の半導体装置において、第１の窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ＜１である。）からなり、第２の窒化物半導体層は、ＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）からなり、第３の窒化物半導体層は、ＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１である。）からなり、第４の窒化物半導体層は、ＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）からなることが好ましい。
【００２１】
この好ましい構成によれば、第１の窒化物半導体層と第２の窒化物半導体層との界面に１．０×１０１３ｃｍ−２以上のシートキャリア濃度を有する２次元電子ガス層を形成することが可能となる。
【００２２】
第２又は第３の半導体装置において、第１の窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ＜１である。）からなり、第２の窒化物半導体層は、ＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）からなり、第３の窒化物半導体層は、ＩｎｚＧａ１−ｚＮ（但し、ｚは、０＜ｚ≦１である。）からなり、第４の窒化物半導体層は、ＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）からなることが好ましい。
【００２３】
この好ましい構成によれば、第１の窒化物半導体層と第２の窒化物半導体層との界面に１．０×１０１３ｃｍ−２以上のシートキャリア濃度を有する２次元電子ガス層を形成することが可能となる。
【００２４】
本発明の半導体装置は、第３の窒化物半導体層とゲート電極との間に形成された絶縁膜をさらに備えていることが好ましい。
【００２５】
この好ましい構成によれば、正のゲート電圧を印加してもゲートリーク電流をより一層小さく抑えることが可能となる。
【００２６】
本発明の半導体装置は、ゲート電極を挟む領域で且つ第１の半導体層、第２の半導体層、第３の半導体層及び第４の半導体層のうちの少なくとも２層の半導体層と接するように形成されたソース電極及びドレイン電極をさらに備えていることが好ましい。
【００２７】
この好ましい構成によれば、オーミック電極であるソース電極及びドレイン電極との接触抵抗をより低減することができる。
【発明の効果】
【００２８】
本発明に係る半導体装置によると、ゲート電極形成部を除く領域に、アンドープ又はｎ型不純物が添加された電子供給層（第４の半導体層）を残すことにより、窒化物半導体の表面と２次元電子ガス層との距離を大きくすることが可能となるため、表面準位にトラップされた電子が形成する空乏層の影響を小さくできるので、ノーマリオフ型で且つ電流コラプスが抑制された窒化物半導体からなる半導体装置を実現できる。
【発明を実施するための最良の形態】
【００２９】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３０】
図１は本発明の第１の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図１に示すように、第１の実施形態に係る電界効果トランジスタは、主面の面方位が（０００１）面のサファイアからなる基板１０１の主面上に、膜厚が１００ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層１０２と、膜厚が２μｍのアンドープの窒化ガリウム（ＧａＮ）層１０３と、膜厚が２５ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４と、膜厚が５０ｎｍのｐ型ＡｌＧａＮ層１０５と、膜厚が５ｎｍの高濃度ｐ型ＧａＮ層１０６と、膜厚が２０ｎｍのｎ型ＡｌＧａＮ層１０７とが、順次エピタキシャル成長により形成されている。ここでは、各ＡｌＧａＮ層１０４、１０５及び１０７におけるＡｌ組成は、いずれも２５％としている。但し、アンドープＧａＮ層１０３にはＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ≦１である。）を、アンドープＡｌＧａＮ層１０４にはＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）を、ｐ型ＡｌＧａＮ層１０５及びｐ型高濃度ＧａＮ層１０６にはＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１である。）を、ｎ型ＡｌＧａＮ層１０７にはＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）を用いることができる。
【００３１】
ｎ型ＡｌＧａＮ層１０７には、選択的にエッチングされ、高濃度ｐ型ＧａＮ層１０６を露出するゲート電極形成部である開口部１０７ａが形成されている。該開口部１０７ａには、ニッケル（Ｎｉ）からなるゲート電極１１２が高濃度ｐ型ＧａＮ層１０６とオーミック接触して形成されている。
【００３２】
また、開口部１０７ａの両側には、該開口部１０７ａと間隔をおき且つｎ型ＡｌＧａＮ層１０７、高濃度ｐ型ＧａＮ層１０６及びｐ型ＡｌＧａＮ層１０５を上から掘り込んでアンドープＡｌＧａＮ層１０４が露出され、その露出された領域の上には、アンドープＡｌＧａＮ層１０４と接触するように、それぞれチタン（Ｔｉ）／アルミニウム（Ａｌ）からなるソース電極１１０及びドレイン電極１１１が形成されている。
【００３３】
ソース電極１１０、ドレイン電極１１１及びゲート電極１１２を除くｎ型ＡｌＧａＮ層１０７の上面及び開口部１０７ａの底面及び壁面には、窒化シリコン（ＳｉＮ）からなる保護膜１０９が形成されている。
【００３４】
ソース電極１１０及びドレイン電極１１１におけるゲート電極１１２に対して外側の領域には、例えばアルゴン（Ａｒ）イオン等がアンドープＧａＮ層１０３の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域１０８が形成されている。
【００３５】
ここで、ｐ型ＡｌＧａＮ層１０５への空乏層の広がりを抑制するには、該ｐ型ＡｌＧａＮ層１０５のキャリア濃度は１×１０１８ｃｍ−３以上であることが望ましい。また、ゲート電極１１２におけるオーミックコンタクト抵抗を低減するには、高濃度ｐ型ＧａＮ層１０６のキャリア濃度は２×１０１８ｃｍ−３以上であることが望ましい。また、ソース電極１１０とゲート電極１１２との間及びドレイン電極１１１とゲート電極１１２との間におけるリーク電流を低減するために、ゲート電極形成部を除くｐ型ＡｌＧａＮ層１０５、高濃度ｐ型ＧａＮ層１０６及びｎ型ＡｌＧａＮ層１０７のキャリアはいずれも空乏化していることが望ましい。空乏化することにより、リーク電流を抑制でき、トランジスタの耐圧を向上させることが可能となる。なお、高濃度ｐ型ＧａＮ層１０６は必ずしも設ける必要はない。また、高濃度ｐ型ＧａＮ層１０６をｐ型ＡｌＧａＮ層１０５とＡｌ組成比が同一の高濃度ｐ型ＡｌＧａＮ層としてもよい。このように、ｐ型ＡｌＧａＮ層１０５とＡｌ組成比が同一の高濃度ｐ型ＡｌＧａＮ層とすることにより、アンドープＡｌＧａＮ層１０４とｐ型ＡｌＧａＮ層１０５との界面、又はｐ型ＡｌＧａＮ層１０５と高濃度ｐ型ＡｌＧａＮ層との界面、又は高濃度ｐ型ＡｌＧａＮ層とｎ型ＡｌＧａＮ層１０７との界面にバンドギャップエネルギーの不連続が生じず、電子若しくは正孔が蓄積されないため、リーク電流を抑制することができるので、トランジスタの耐圧を向上させることが可能となる。
【００３６】
図２は本発明の第１の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを表している。図２に示すように、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４のヘテロ界面においては、アンドープの半導体層同士の接合ではあるものの、自発分極とピエゾ分極とによって生じた電荷により、ヘテロ界面の伝導帯Ｅｃに下向きのポテンシャルの溝が形成される。
【００３７】
また、ゲート電極形成部においては、ｐ型ＡｌＧａＮ層１０５及び高濃度ｐ型ＧａＮ層１０６が、アンドープＡｌＧａＮ層１０４と接続されることにより、該アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのポテンシャルエネルギーＥが引き上げられる。これにより、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ界面に形成されたポテンシャルの溝がフェルミエネルギーＥｆよりも上に位置する。その結果、ゲート電極１１２にバイアス電圧が印加されないときは、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ界面の伝導帯Ｅｃに２次元電子ガス層は形成されず、ノーマリオフ状態となる。
【００３８】
図３は本発明の第１の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを表している。図３に示すように、ゲート電極形成部を除く素子領域においては、ｎ型ＡｌＧａＮ層１０７が高濃度ｐ型ＧａＮ層１０６と接続されているため、ｐ型ＡｌＧａＮ層１０５及び高濃度ｐ型ＧａＮ層１０６との接続により引き上げられたアンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのポテンシャルエネルギーＥがｎ型ＡｌＧａＮ層１０７との接続により引き下げられる。これにより、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ界面に形成された伝導帯Ｅｃの溝は、フェルミエネルギーＥｆよりも低い位置になる。このため、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ界面に２次元電子ガス層が形成されて、ノーマリオン状態となる。また、ｎ型ＡｌＧａＮ層１０７との接続により素子領域の表面と２次元電子ガス層との距離が長くなるため、表面準位にトラップされた電子が形成する空乏層が２次元電子ガス層にまで到達しなくなるので、電流コラプスが抑制される。
【００３９】
以上のように形成された電界効果トランジスタの電流電圧（Ｉ−Ｖ）特性を図４（ａ）及び図４（ｂ）に示す。図４（ａ）はドレイン電圧Ｖdsを１０Ｖに設定した場合のゲート電圧Ｖgsとドレイン電流Ｉdsとの関係を表している。図４（ａ）から分かるように、第１の実施形態に係る電界効果トランジスタは、ノーマリオフ型を示していることが分かる。また、図４（ｂ）は図１に示す窒化物半導体装置に対して、ゲート電極１１２とドレイン電極１１１とに同一周期のパルス電圧を印加した際のドレイン電流Ｉｄとドレイン電圧Ｖｄｓとの関係を表している。ここで、ゲート電極１１２及びドレイン電極１１１に印加されるパルス電圧のパルス幅は０．５μｓとし、パルス間隔は１ｍｓとしている。 図４（ｂ）において、プロットＡはパルス電圧を印加する前のバイアス条件として、ゲート電圧及びドレイン電圧が共に０Ｖの場合であり、プロットＢはゲート電圧が０Ｖで且つドレイン電圧が６０Ｖの場合を表わしている。図４（ｂ）のプロットＢに示すように、ゲート電圧Ｖｇｓが１Ｖから５Ｖのいずれであっても、また、ドレイン電圧Ｖｄｓが１０Ｖから６０Ｖのいずれであっても、高いドレイン電圧が印加されないプロットＡの場合の特性とほぼ一致していることから、オン抵抗も変わらず、従って電流コラプスが抑制されていることが分かる。
【００４０】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００４１】
図５は本発明の第２の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図５に示すように、第２の実施形態に係る電界効果トランジスタは、主面の面方位が（０００１）面のサファイアからなる基板２０１の主面上に、膜厚が１００ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層２０２と、膜厚が２μｍのアンドープの窒化ガリウム（ＧａＮ）層２０３と、膜厚が２５ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層２０４と、膜厚が５０ｎｍのｐ型組成傾斜ＡｌＧａＮ層２０５と、膜厚が５ｎｍの高濃度ｐ型ＧａＮ層２０６と、膜厚が２０ｎｍのｎ型組成傾斜ＡｌＧａＮ層２０７とが、順次エピタキシャル成長により形成されている。ここでは、アンドープＡｌＧａＮ層２０４のＡｌ組成は２５％である。また、ｐ型組成傾斜ＡｌＧａＮ層２０５におけるＡｌ組成は、アンドープＡｌＧａＮ層２０４側で２５％であり、高濃度ｐ型ＧａＮ層２０６側で０％であり、その間のＡｌ組成は２５％から０％にまで連続的に又は段階的に減少している。また、ｎ型組成傾斜ＡｌＧａＮ層２０７におけるＡｌ組成は、高濃度ｐ型ＧａＮ層２０６側で０％であり、ｎ型組成傾斜ＡｌＧａＮ層２０７の上面までの間のＡｌ組成は０％から２５％にまで連続的に又は段階的に増大している。
【００４２】
ｎ型組成傾斜ＡｌＧａＮ層２０７には、選択的にエッチングされ、高濃度ｐ型ＧａＮ層２０６を露出するゲート電極形成部である開口部２０７ａが形成されている。該開口部２０７ａには、Ｎｉからなるゲート電極２１２が高濃度ｐ型ＧａＮ層２０６とオーミック接触して形成されている。
【００４３】
また、開口部２０７ａの両側には、該開口部２０７ａと間隔をおき且つｎ型組成傾斜ＡｌＧａＮ層２０７、高濃度ｐ型ＧａＮ層２０６及びｐ型組成傾斜ＡｌＧａＮ層２０５を上から掘り込んでアンドープＡｌＧａＮ層２０４が露出され、その露出された領域の上には、アンドープＡｌＧａＮ層２０４と接触するように、それぞれＴｉ／Ａｌからなるソース電極２１０及びドレイン電極２１１が形成されている。
【００４４】
ソース電極２１０、ドレイン電極２１１及びゲート電極２１２を除くｎ型組成傾斜層２０７の上面及び開口部２０７ａの底面及び壁面には、ＳｉＮからなる保護膜２０９が形成されている。
【００４５】
ソース電極２１０及びドレイン電極２１１におけるゲート電極２１２に対して外側の領域には、例えばＡｒイオン等がアンドープＧａＮ層２０３の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域２０８が形成されている。
【００４６】
図６に本発明の第２の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを示す。図６に示すように、高濃度ｐ型ＧａＮ層２０６とｐ型組成傾斜ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２５）層２０５との界面付近におけるｐ型組成傾斜ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２５）層２０５のＡｌ組成ｘを０とすることにより、ｐ型組成傾斜ＡｌＧａＮ層２０５と高濃度ｐ型ＧａＮ層２０６との界面にバンドギャップエネルギーの不連続が発生しない。
【００４７】
図２に示した第１の実施形態においては、高濃度ｐ型ＧａＮ層１０６とｐ型ＡｌＧａＮ層１０５とのヘテロ界面にバンドギャップエネルギーの不連続が発生して、該ヘテロ界面に蓄積された正孔によるリーク電流が流れるため、オフ耐圧が低下する。
【００４８】
これに対し、第２の実施形態においては、ｐ型組成傾斜ＡｌＧａＮ層２０５と高濃度ｐ型ＧａＮ層２０６との界面に正孔が蓄積されないため、リーク電流を抑制できるので、オフ耐圧が向上する。
【００４９】
図７に本発明の第２の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを示す。図７に示すように、高濃度ｐ型ＧａＮ層２０６とｎ型組成傾斜ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２５）層２０７との界面付近におけるｎ型組成傾斜ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２５）層２０７のＡｌ組成ｘを０とすることにより、ｎ型組成傾斜ＡｌＧａＮ層２０７と高濃度ｐ型ＧａＮ層２０６との界面にバンドギャップエネルギーの不連続が発生しない。
【００５０】
図３に示した第１の実施形態においては、高濃度ｐ型ＧａＮ層１０６とｎ型ＡｌＧａＮ層１０７とのヘテロ界面にバンドギャップエネルギーの不連続が発生して、該ヘテロ界面に蓄積された電子によるリーク電流が流れるため、オフ耐圧が低下する。
【００５１】
これに対し、第２の実施形態においては、高濃度ｐ型ＧａＮ層２０６とｎ型組成傾斜ＡｌＧａＮ層２０７との界面に電子が蓄積されないため、リーク電流を抑制できるので、オフ耐圧が向上する。
【００５２】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００５３】
図８は本発明の第３の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図８に示すように、第３の実施形態に係る電界効果トランジスタは、主面の面方位が（０００１）面のサファイアからなる基板３０１の主面上に、膜厚が１００ｎｍのＡｌＮからなるバッファ層３０２と、膜厚が２μｍのアンドープＧａＮ層３０３と、膜厚が２５ｎｍのアンドープＡｌＧａＮ層３０４と、膜厚が５ｎｍのアンドープの窒化インジウムガリウム（ＩｎＧａＮ）層３０５と、膜厚が２０ｎｍのアンドープＡｌＧａＮ層３０６とが、順次エピタキシャル成長により形成されている。ここでは、各ＡｌＧａＮ層３０４、３０６におけるＡｌ組成はいずれも２５％とし、アンドープＩｎＧａＮ層３０５におけるＩｎ組成は２０％としている。
【００５４】
アンドープＡｌＧａＮ層３０６には、選択的にエッチングされ、アンドープＩｎＧａＮ層３０５を露出するゲート電極形成部である開口部３０６ａが形成されている。該開口部３０６ａには、Ｎｉからなるゲート電極３１２がアンドープＩｎＧａＮ層３０５と接触して形成されている。
【００５５】
また、開口部３０６ａの両側には、該開口部３０６ａと間隔をおき且つアンドープＡｌＧａＮ層３０６及びアンドープＩｎＧａＮ層３０５を上から掘り込んでアンドープＡｌＧａＮ層３０４が露出され、その露出された領域の上には、アンドープＡｌＧａＮ層３０４と接触するように、それぞれＴｉ／Ａｌからなるソース電極３１０及びドレイン電極３１１が形成されている。
【００５６】
ソース電極３１０、ドレイン電極３１１及びゲート電極３１２を除くアンドープＡｌＧａＮ層３０６の上面及び開口部３０６ａの底面及び壁面には、ＳｉＮからなる保護膜３０９が形成されている。
【００５７】
ソース電極３１０及びドレイン電極３１１におけるゲート電極３１２に対して外側の領域には、例えばＡｒイオン等がアンドープＧａＮ層３０３の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域３０８が形成されている。
【００５８】
図９に本発明の第３の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを示す。図９に示すように、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面においては、アンドープ層同士の接合ではあるものの、自発分極とピエゾ分極とによって誘起された電荷が基板３０１から上方に向かう方向の電界をアンドープＡｌＧａＮ層３０４の内部に生じさせる。このため、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに下向きのポテンシャルの溝が形成される。また、アンドープＡｌＧａＮ層３０４とアンドープＩｎＧａＮ層３０５とのヘテロ界面においてはアンドープ同士の接合ではあるが、自発分極とピエゾ分極とによって誘起された電荷が基板３０１に向かう方向の電界をアンドープＩｎＧａＮ層３０５の内部に生じさせる。これらの電界により、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのポテンシャルエネルギーが引き上げられ、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに形成されたポテンシャルの溝がフェルミエネルギーＥｆよりも上に位置する。その結果、ゲート電極３１２にバイアス電圧が印加されないときは、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに２次元電子ガス層は形成されず、ノーマリオフ状態となる。
【００５９】
図１０に本発明の第３の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを示す。図１０に示すように、ゲート電極形成部を除く素子領域においては、アンドープＡｌＧａＮ層３０６がアンドープＩｎＧａＮ層３０５と接続されている。このため、アンドープＩｎＧａＮ層３０５とアンドープＡｌＧａＮ層３０６とのヘテロ界面においてはアンドープ層同士の接合ではあるが、自発分極とピエゾ分極とによって誘起された電荷が基板から上方に向かう方向の電界をアンドープＡｌＧａＮ層３０６の内部に生じさせる。この生じた電界により、アンドープＩｎＧａＮ層３０５との接続により引き上げられたポテンシャルエネルギーＥが引き下げられるので、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに形成されたポテンシャルの溝はフェルミエネルギーＥｆよりも下に位置する。その結果、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに２次元電子ガス層が形成されて、ノーマリオン状態となる。
【００６０】
また、第３の実施形態においては、アンドープＡｌＧａＮ層３０６をアンドープＩｎＧａＮ層３０５の上に設けていることにより、素子領域の表面（ここではアンドープＡｌＧａＮ層３０６の表面）と２次元電子ガス層との距離が長くなるため、素子領域の表面準位にトラップされた電子が形成する空乏層は、２次元電子ガス層にまで到達しないので、電流コラプスが抑制される。
【００６１】
（第３の実施形態の一変形例）
図１１に第３の実施形態の一変形例に係る電界効果トランジスタの断面構成を示す。図１１に示す本変形例に係る電界効果トランジスタは、第３の実施形態に係る電界効果トランジスタとは、ゲート電極３１２が、開口部３０６ａから露出するアンドープＩｎＧａＮ層３０５の上に、ＳｉＮからなる保護膜３０９を介在させて形成されている点のみが異なる。このような構成とすることにより、ゲート電極３１２に正のゲート電圧を印加してもゲートリーク電流をより一層小さく抑えることが可能となる。
【００６２】
なお、本変形例は、第３の実施形態に限られず、第１の実施形態及び第２の実施形態においても適用可能である。
【００６３】
また、第１〜第３の実施形態及びその変形例においては、各ゲート電極のいずれもが、ソース電極との距離よりもドレイン電極との距離が大きくなるように形成されている。但し、ゲート電極は必ずしもドレイン電極との距離をソース電極よりも大きくする必要はないが、パワートランジスタの場合には、ドレイン耐圧を向上させる上で好ましい。
【００６４】
また、第１の実施形態においては、電子走行層にアンドープＧａＮ層１０３を用い、その上に形成される、アンドープＧａＮ層１０３よりもバンドギャップエネルギーが大きいバリア層にアンドープＡｌ０．２５Ｇａ０．７５Ｎ層１０４を用いたが、この組成に限られない。すなわち、ＧａＮ層１０３のＡｌ組成がＡｌＧａＮ層１０４のＡｌ組成よりも小さい限りは、ＧａＮ層１０３をＡｌＧａＮ層とすることができる。これは、他の実施形態においても同様である。
【産業上の利用可能性】
【００６５】
本発明に係る半導体装置は、ノーマリオフ型で且つ電流コラプスが抑制された窒化物半導体からなる半導体装置を実現でき、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた半導体装置等に有用である。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置のゲート電極形成部におけるエネルギーバンド図である。
【図３】本発明の第１の実施形態に係る半導体装置のゲート電極形成部を除く素子領域におけるエネルギーバンド図である。
【図４】（ａ）は本発明の第１の実施形態に係る半導体装置のドレイン電流とゲート電圧の関係を示すグラフである。（ｂ）は本発明の第１の実施形態に係る半導体装置におけるパルス電圧印加時のドレイン電流とドレイン電圧との関係を示すグラフである。
【図５】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図６】本発明の第２の実施形態に係る半導体装置のゲート電極形成部におけるエネルギーバンド図である。
【図７】本発明の第２の実施形態に係る半導体装置のゲート電極形成部を除く素子領域におけるエネルギーバンド図である。
【図８】本発明の第３の実施形態に係る半導体装置を示す断面図である。
【図９】本発明の第３の実施形態に係る半導体装置のゲート電極形成部におけるエネルギーバンド図である。
【図１０】本発明の第３の実施形態に係る半導体装置のゲート電極形成部を除く素子領域におけるエネルギーバンド図である。
【図１１】本発明の第３の実施形態の一変形例に係る半導体装置を示す断面図である。
【図１２】従来例に係る窒化物半導体トランジスタを示す断面図である。
【図１３】従来例に係る窒化物半導体トランジスタにおけるパルス電圧印加時のドレイン電流とドレイン電圧との関係を示すグラフである。
【符号の説明】
【００６７】
１０１ 基板
１０２ バッファ層
１０３ アンドープＧａＮ層
１０４ アンドープＡｌＧａＮ層
１０５ ｐ型ＡｌＧａＮ層
１０６ 高濃度ｐ型ＧａＮ層
１０７ ｎ型ＡｌＧａＮ層
１０７ａ 開口部
１０８ 素子分離領域
１０９ 保護膜
１１０ ソース電極
１１１ ドレイン電極
１１２ ゲート電極
２０１ 基板
２０２ バッファ層
２０３ アンドープＧａＮ層
２０４ アンドープＡｌＧａＮ層
２０５ ｐ型組成傾斜ＡｌＧａＮ層
２０６ 高濃度ｐ型ＧａＮ層
２０７ ｎ型組成傾斜ＡｌＧａＮ層
２０７ａ 開口部
２０８ 素子分離領域
２０９ 保護膜
２１０ ソース電極
２１１ ドレイン電極
２１２ ゲート電極
３０１ 基板
３０２ バッファ層
３０３ アンドープＧａＮ層
３０４ アンドープＡｌＧａＮ層
３０５ アンドープＩｎＧａＮ層
３０６ アンドープＡｌＧａＮ層
３０６ａ 開口部
３０８ 素子分離領域
３０９ 保護膜
３１０ ソース電極
３１１ ドレイン電極
３１２ ゲート電極
【技術分野】
【０００１】
本発明は、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）に代表されるIII族窒化物半導体は、例えば窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）の禁止帯幅が室温でそれぞれ３．４ｅＶ及び６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく且つ電子飽和速度が砒化ガリウム（ＧａＡｓ）等の化合物半導体やシリコン（Ｓｉ）等と比べて大きいという特徴を有している。そこで、高周波用電子デバイス又は高出力電子デバイスとして、ＧａＮ系の化合物半導体材料を用いた電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）の研究開発が活発に行われている。
【０００３】
ＧａＮ等の窒化物半導体材料は、ＡｌＮ又は窒化インジウム（ＩｎＮ）と種々の混晶を得られるため、従来のＧａＡｓ等の砒素系半導体材料と同様にヘテロ接合を形成することが可能である。窒化物半導体によるヘテロ接合、例えばＡｌＧａＮ／ＧａＮヘテロ構造においては、その界面に自発分極及びピエゾ分極によって生じる高濃度のキャリアが不純物をドーピングしない状態でも発生するという特徴を有する。このため、窒化物半導体によりＦＥＴを作製すると、デプレッション型（ノーマリオン型）になり易く、エンハンスメント型（ノーマリオフ型）にはなりにくい。しかしながら、現在のパワーエレクトロニクス分野で使用されているデバイスのほとんどがノーマリオフ型であり、ＧａＮ系の窒化物半導体デバイスにおいてもノーマリオフ型が強く求められている。
【０００４】
ノーマリオフ型のトランジスタには、ＡｌＧａＮ／ＧａＮ構造におけるＡｌＧａＮ層をゲート電極の下側部分でのみ薄膜化する、いわゆるリセス構造を形成し、２次元電子ガス（２ＤＥＧ）濃度を減少させて、閾値電圧を正の値にシフトさせる構造や、主面の面方位が｛１０−１２｝面であるサファイア基板の主面上に、面方位が｛１１−２０｝面であるＧａＮ層を成長し、サファイア基板の主面に対して垂直な方向には分極電界が生じないようにすることにより、ノーマリオフ型を実現する等の方法が報告されている。ここで、面方位のミラー指数に付した負符号は、該負符号に続く一の指数の反転を便宜的に表している。
【０００５】
ノーマリオフ型のＦＥＴを実現する有望な構造として、ゲート電極形成部にｐ型ＡｌＧａＮ層を形成した接合型電界効果トランジスタ(Junction Field Effect Transistor：ＪＦＥＴ)が提案されている。ＪＦＥＴ構造において、ｐ型ＡｌＧａＮ層をＡｌＧａＮからなるバリア層と接続することにより、ＡｌＧａＮ層のポテンシャルエネルギーが引き上げられる。これにより、ｐ型ＡｌＧａＮ層が形成されたゲート電極形成部の直下に形成される２次元電子ガスの濃度を減少させることができるため、ＪＦＥＴはノーマリオフ動作が可能となる。また、ゲート電極形成部に、金属と半導体との接合であるショットキ接合と比べてビルトインポテンシャルが大きいｐｎ接合を用いるため、ゲートの立ち上がり電圧を大きくすることができる。このため、正のゲート電圧を印加しても、ゲートリーク電流を小さく抑えることが可能となる。
【０００６】
なお、ここで、ＡｌＧａＮはＡｌｘＧａ１−ｘＮ（但し、ｘは、０＜ｘ＜１である。）を表し、ＩｎＧａＮはＩｎｙＧａ１−ｙＮ（ｙは、０＜ｙ＜１である。）を表し、ＩｎＡｌＧａＮはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（ｘ、ｙは、０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ＜１である。）を表す。この表記は以下についても同様である。
【特許文献１】特開２００７−２２０８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の窒化物半導体からなるＪＦＥＴは、ゲート電極形成部を除く領域の半導体層の最表面と２次元電子ガス層との距離が、アンドープのＡｌＧａＮ層（バリア層）の膜厚に相当する約２５ｎｍと小さく、２次元電子ガス層は表面準位にトラップした電子が形成する空乏層の影響を受けやすい。このため、高いドレイン電圧でＦＥＴを動作した場合にドレイン電流が減少する、いわゆる電流コラプスという現象が発生しやすいという問題がある。
【０００８】
図１２に示すように、従来の窒化物半導体からなるＪＦＥＴは、サファイアからなる基板４０１の上に順次形成された、ＡｌＮからなるバッファ層４０２、アンドープのＧａＮからなるチャネル層４０３、アンドープのＡｌＧａＮからなるバリア層４０４及び該バリア層４０４とゲート電極４１１との間にのみ選択的に設けられたｐ型のＡｌＧａＮ層４０５及び高濃度ｐ型ＧａＮ層４０６を有している。
【０００９】
バリア層４０４の上におけるゲート電極４１１の両側方の領域には、ゲート電極４１１とそれぞれ間隔をおいてソース電極４０９及びドレイン電極４１０が形成されている。ここで、ゲート電極４１１は、例えばニッケル（Ｎｉ）からなり、高濃度ｐ型ＧａＮ層４０６とはオーミック接触している。ソース電極４０９及びドレイン電極４１０は、基板側から積層されたチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜からなる。さらに、表面は窒化シリコン（ＳｉＮ）の保護膜で覆われている。
【００１０】
図１３は図１２に示す従来のＪＦＥＴに対して、ゲート電極４１１とドレイン電極４１０とに同一周期のパルス電圧を印加した際のドレイン電流Ｉｄとドレイン電圧Ｖｄｓとの関係を表わしている。ここで、ゲート電極４１１及びドレイン電極４１０に印加されるパルス電圧のパルス幅は０．５μｓとし、パルス間隔は１ｍｓとしている。
【００１１】
図１３において、プロットＡはパルス電圧を印加する前のバイアス条件として、ゲート電圧及びドレイン電圧が共に０Ｖの場合であり、プロットＢはゲート電圧が０Ｖで且つドレイン電圧が６０Ｖの場合を表わしている。図１３に示すように、例えばゲート電圧Ｖｇｓが５ＶのプロットＢで且つドレイン電圧Ｖｄｓが１０Ｖの場合は、ゲート電圧Ｖｇｓが５ＶのプロットＡで且つドレイン電圧Ｖｄｓが１０Ｖの場合と比べて、ドレイン電流Ｉｄが９０ｍＡ／ｍｍ程度減少している。これにより、バイアス電圧を印加するよりも前にドレイン電極４１０に高いドレイン電圧が印加されている場合には、オン抵抗が増大することが分かる。これが電流コラプスと呼ばれる現象であり、電流コラプスが生じるとオン抵抗が大幅に増大するため、高いドレイン電圧が印加されるパワートランジスタにとっては極めて重大な問題となる。
【００１２】
本発明は、前記従来の問題に鑑み、窒化物半導体からなるノーマリオフ型の半導体装置であって、電流コラプスを抑制し且つ大電流密度及び高耐圧特性を得られるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は、半導体装置を構成する半導体積層体におけるゲート電極の形成領域を除く領域にアンドープ又はｎ型半導体層を設ける構成とする。
【００１４】
具体的に、本発明に係る第１の半導体装置は、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、ｐ型不純物が添加された第３の窒化物半導体層と、第３の窒化物半導体層の上に形成され、アンドープ又はｎ型不純物が添加された第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする。
【００１５】
第１の半導体装置によると、ｐ型不純物が添加された第３の窒化物半導体と、該第３の窒化物半導体層の上に形成され、アンドープ又はｎ型不純物が添加された第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域の上に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、アンドープ又はｎ型の第４の窒化物半導体層（電子供給層）を残すことにより、第４の窒化物半導体層の表面と２次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の２次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
【００１６】
本発明に係る第２の半導体装置は、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが第２の窒化物半導体層より小さい第３の窒化物半導体層と、第３の窒化物半導体層の上に形成され、バンドギャップエネルギーが第３の窒化物半導体層より大きい第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする。
【００１７】
第２の半導体装置によると、バンドギャップエネルギーが第２の窒化物半導体層より小さい第３の窒化物半導体と、該第３の窒化物半導体層の上に形成され、バンドギャップエネルギーが第３の窒化物半導体層より大きい第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、第４の窒化物半導体層（電子供給層）を残すことにより、第４の窒化物半導体層の表面と２次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の２次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
【００１８】
本発明に係る第３の半導体装置は、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが第２の窒化物半導体層より小さい第３の窒化物半導体層と、第３の窒化物半導体層の上に形成され、ｎ型不純物が添加された第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接する形で形成されたゲート電極とを備えていることを特徴とする。
【００１９】
第３の半導体装置によると、バンドギャップエネルギーが第２の窒化物半導体層より小さい第３の窒化物半導体と、該第３の窒化物半導体層の上に形成され、ｎ型不純物が添加された第４の窒化物半導体層と、第３の窒化物半導体層における第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、第４の窒化物半導体層（電子供給層）を残すことにより、第４の窒化物半導体層の表面と２次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の２次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
【００２０】
第１の半導体装置において、第１の窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ＜１である。）からなり、第２の窒化物半導体層は、ＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）からなり、第３の窒化物半導体層は、ＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１である。）からなり、第４の窒化物半導体層は、ＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）からなることが好ましい。
【００２１】
この好ましい構成によれば、第１の窒化物半導体層と第２の窒化物半導体層との界面に１．０×１０１３ｃｍ−２以上のシートキャリア濃度を有する２次元電子ガス層を形成することが可能となる。
【００２２】
第２又は第３の半導体装置において、第１の窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ＜１である。）からなり、第２の窒化物半導体層は、ＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）からなり、第３の窒化物半導体層は、ＩｎｚＧａ１−ｚＮ（但し、ｚは、０＜ｚ≦１である。）からなり、第４の窒化物半導体層は、ＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）からなることが好ましい。
【００２３】
この好ましい構成によれば、第１の窒化物半導体層と第２の窒化物半導体層との界面に１．０×１０１３ｃｍ−２以上のシートキャリア濃度を有する２次元電子ガス層を形成することが可能となる。
【００２４】
本発明の半導体装置は、第３の窒化物半導体層とゲート電極との間に形成された絶縁膜をさらに備えていることが好ましい。
【００２５】
この好ましい構成によれば、正のゲート電圧を印加してもゲートリーク電流をより一層小さく抑えることが可能となる。
【００２６】
本発明の半導体装置は、ゲート電極を挟む領域で且つ第１の半導体層、第２の半導体層、第３の半導体層及び第４の半導体層のうちの少なくとも２層の半導体層と接するように形成されたソース電極及びドレイン電極をさらに備えていることが好ましい。
【００２７】
この好ましい構成によれば、オーミック電極であるソース電極及びドレイン電極との接触抵抗をより低減することができる。
【発明の効果】
【００２８】
本発明に係る半導体装置によると、ゲート電極形成部を除く領域に、アンドープ又はｎ型不純物が添加された電子供給層（第４の半導体層）を残すことにより、窒化物半導体の表面と２次元電子ガス層との距離を大きくすることが可能となるため、表面準位にトラップされた電子が形成する空乏層の影響を小さくできるので、ノーマリオフ型で且つ電流コラプスが抑制された窒化物半導体からなる半導体装置を実現できる。
【発明を実施するための最良の形態】
【００２９】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３０】
図１は本発明の第１の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図１に示すように、第１の実施形態に係る電界効果トランジスタは、主面の面方位が（０００１）面のサファイアからなる基板１０１の主面上に、膜厚が１００ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層１０２と、膜厚が２μｍのアンドープの窒化ガリウム（ＧａＮ）層１０３と、膜厚が２５ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４と、膜厚が５０ｎｍのｐ型ＡｌＧａＮ層１０５と、膜厚が５ｎｍの高濃度ｐ型ＧａＮ層１０６と、膜厚が２０ｎｍのｎ型ＡｌＧａＮ層１０７とが、順次エピタキシャル成長により形成されている。ここでは、各ＡｌＧａＮ層１０４、１０５及び１０７におけるＡｌ組成は、いずれも２５％としている。但し、アンドープＧａＮ層１０３にはＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ≦１である。）を、アンドープＡｌＧａＮ層１０４にはＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）を、ｐ型ＡｌＧａＮ層１０５及びｐ型高濃度ＧａＮ層１０６にはＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１である。）を、ｎ型ＡｌＧａＮ層１０７にはＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）を用いることができる。
【００３１】
ｎ型ＡｌＧａＮ層１０７には、選択的にエッチングされ、高濃度ｐ型ＧａＮ層１０６を露出するゲート電極形成部である開口部１０７ａが形成されている。該開口部１０７ａには、ニッケル（Ｎｉ）からなるゲート電極１１２が高濃度ｐ型ＧａＮ層１０６とオーミック接触して形成されている。
【００３２】
また、開口部１０７ａの両側には、該開口部１０７ａと間隔をおき且つｎ型ＡｌＧａＮ層１０７、高濃度ｐ型ＧａＮ層１０６及びｐ型ＡｌＧａＮ層１０５を上から掘り込んでアンドープＡｌＧａＮ層１０４が露出され、その露出された領域の上には、アンドープＡｌＧａＮ層１０４と接触するように、それぞれチタン（Ｔｉ）／アルミニウム（Ａｌ）からなるソース電極１１０及びドレイン電極１１１が形成されている。
【００３３】
ソース電極１１０、ドレイン電極１１１及びゲート電極１１２を除くｎ型ＡｌＧａＮ層１０７の上面及び開口部１０７ａの底面及び壁面には、窒化シリコン（ＳｉＮ）からなる保護膜１０９が形成されている。
【００３４】
ソース電極１１０及びドレイン電極１１１におけるゲート電極１１２に対して外側の領域には、例えばアルゴン（Ａｒ）イオン等がアンドープＧａＮ層１０３の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域１０８が形成されている。
【００３５】
ここで、ｐ型ＡｌＧａＮ層１０５への空乏層の広がりを抑制するには、該ｐ型ＡｌＧａＮ層１０５のキャリア濃度は１×１０１８ｃｍ−３以上であることが望ましい。また、ゲート電極１１２におけるオーミックコンタクト抵抗を低減するには、高濃度ｐ型ＧａＮ層１０６のキャリア濃度は２×１０１８ｃｍ−３以上であることが望ましい。また、ソース電極１１０とゲート電極１１２との間及びドレイン電極１１１とゲート電極１１２との間におけるリーク電流を低減するために、ゲート電極形成部を除くｐ型ＡｌＧａＮ層１０５、高濃度ｐ型ＧａＮ層１０６及びｎ型ＡｌＧａＮ層１０７のキャリアはいずれも空乏化していることが望ましい。空乏化することにより、リーク電流を抑制でき、トランジスタの耐圧を向上させることが可能となる。なお、高濃度ｐ型ＧａＮ層１０６は必ずしも設ける必要はない。また、高濃度ｐ型ＧａＮ層１０６をｐ型ＡｌＧａＮ層１０５とＡｌ組成比が同一の高濃度ｐ型ＡｌＧａＮ層としてもよい。このように、ｐ型ＡｌＧａＮ層１０５とＡｌ組成比が同一の高濃度ｐ型ＡｌＧａＮ層とすることにより、アンドープＡｌＧａＮ層１０４とｐ型ＡｌＧａＮ層１０５との界面、又はｐ型ＡｌＧａＮ層１０５と高濃度ｐ型ＡｌＧａＮ層との界面、又は高濃度ｐ型ＡｌＧａＮ層とｎ型ＡｌＧａＮ層１０７との界面にバンドギャップエネルギーの不連続が生じず、電子若しくは正孔が蓄積されないため、リーク電流を抑制することができるので、トランジスタの耐圧を向上させることが可能となる。
【００３６】
図２は本発明の第１の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを表している。図２に示すように、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４のヘテロ界面においては、アンドープの半導体層同士の接合ではあるものの、自発分極とピエゾ分極とによって生じた電荷により、ヘテロ界面の伝導帯Ｅｃに下向きのポテンシャルの溝が形成される。
【００３７】
また、ゲート電極形成部においては、ｐ型ＡｌＧａＮ層１０５及び高濃度ｐ型ＧａＮ層１０６が、アンドープＡｌＧａＮ層１０４と接続されることにより、該アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのポテンシャルエネルギーＥが引き上げられる。これにより、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ界面に形成されたポテンシャルの溝がフェルミエネルギーＥｆよりも上に位置する。その結果、ゲート電極１１２にバイアス電圧が印加されないときは、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ界面の伝導帯Ｅｃに２次元電子ガス層は形成されず、ノーマリオフ状態となる。
【００３８】
図３は本発明の第１の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを表している。図３に示すように、ゲート電極形成部を除く素子領域においては、ｎ型ＡｌＧａＮ層１０７が高濃度ｐ型ＧａＮ層１０６と接続されているため、ｐ型ＡｌＧａＮ層１０５及び高濃度ｐ型ＧａＮ層１０６との接続により引き上げられたアンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのポテンシャルエネルギーＥがｎ型ＡｌＧａＮ層１０７との接続により引き下げられる。これにより、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ界面に形成された伝導帯Ｅｃの溝は、フェルミエネルギーＥｆよりも低い位置になる。このため、アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３とのヘテロ界面に２次元電子ガス層が形成されて、ノーマリオン状態となる。また、ｎ型ＡｌＧａＮ層１０７との接続により素子領域の表面と２次元電子ガス層との距離が長くなるため、表面準位にトラップされた電子が形成する空乏層が２次元電子ガス層にまで到達しなくなるので、電流コラプスが抑制される。
【００３９】
以上のように形成された電界効果トランジスタの電流電圧（Ｉ−Ｖ）特性を図４（ａ）及び図４（ｂ）に示す。図４（ａ）はドレイン電圧Ｖdsを１０Ｖに設定した場合のゲート電圧Ｖgsとドレイン電流Ｉdsとの関係を表している。図４（ａ）から分かるように、第１の実施形態に係る電界効果トランジスタは、ノーマリオフ型を示していることが分かる。また、図４（ｂ）は図１に示す窒化物半導体装置に対して、ゲート電極１１２とドレイン電極１１１とに同一周期のパルス電圧を印加した際のドレイン電流Ｉｄとドレイン電圧Ｖｄｓとの関係を表している。ここで、ゲート電極１１２及びドレイン電極１１１に印加されるパルス電圧のパルス幅は０．５μｓとし、パルス間隔は１ｍｓとしている。 図４（ｂ）において、プロットＡはパルス電圧を印加する前のバイアス条件として、ゲート電圧及びドレイン電圧が共に０Ｖの場合であり、プロットＢはゲート電圧が０Ｖで且つドレイン電圧が６０Ｖの場合を表わしている。図４（ｂ）のプロットＢに示すように、ゲート電圧Ｖｇｓが１Ｖから５Ｖのいずれであっても、また、ドレイン電圧Ｖｄｓが１０Ｖから６０Ｖのいずれであっても、高いドレイン電圧が印加されないプロットＡの場合の特性とほぼ一致していることから、オン抵抗も変わらず、従って電流コラプスが抑制されていることが分かる。
【００４０】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００４１】
図５は本発明の第２の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図５に示すように、第２の実施形態に係る電界効果トランジスタは、主面の面方位が（０００１）面のサファイアからなる基板２０１の主面上に、膜厚が１００ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層２０２と、膜厚が２μｍのアンドープの窒化ガリウム（ＧａＮ）層２０３と、膜厚が２５ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層２０４と、膜厚が５０ｎｍのｐ型組成傾斜ＡｌＧａＮ層２０５と、膜厚が５ｎｍの高濃度ｐ型ＧａＮ層２０６と、膜厚が２０ｎｍのｎ型組成傾斜ＡｌＧａＮ層２０７とが、順次エピタキシャル成長により形成されている。ここでは、アンドープＡｌＧａＮ層２０４のＡｌ組成は２５％である。また、ｐ型組成傾斜ＡｌＧａＮ層２０５におけるＡｌ組成は、アンドープＡｌＧａＮ層２０４側で２５％であり、高濃度ｐ型ＧａＮ層２０６側で０％であり、その間のＡｌ組成は２５％から０％にまで連続的に又は段階的に減少している。また、ｎ型組成傾斜ＡｌＧａＮ層２０７におけるＡｌ組成は、高濃度ｐ型ＧａＮ層２０６側で０％であり、ｎ型組成傾斜ＡｌＧａＮ層２０７の上面までの間のＡｌ組成は０％から２５％にまで連続的に又は段階的に増大している。
【００４２】
ｎ型組成傾斜ＡｌＧａＮ層２０７には、選択的にエッチングされ、高濃度ｐ型ＧａＮ層２０６を露出するゲート電極形成部である開口部２０７ａが形成されている。該開口部２０７ａには、Ｎｉからなるゲート電極２１２が高濃度ｐ型ＧａＮ層２０６とオーミック接触して形成されている。
【００４３】
また、開口部２０７ａの両側には、該開口部２０７ａと間隔をおき且つｎ型組成傾斜ＡｌＧａＮ層２０７、高濃度ｐ型ＧａＮ層２０６及びｐ型組成傾斜ＡｌＧａＮ層２０５を上から掘り込んでアンドープＡｌＧａＮ層２０４が露出され、その露出された領域の上には、アンドープＡｌＧａＮ層２０４と接触するように、それぞれＴｉ／Ａｌからなるソース電極２１０及びドレイン電極２１１が形成されている。
【００４４】
ソース電極２１０、ドレイン電極２１１及びゲート電極２１２を除くｎ型組成傾斜層２０７の上面及び開口部２０７ａの底面及び壁面には、ＳｉＮからなる保護膜２０９が形成されている。
【００４５】
ソース電極２１０及びドレイン電極２１１におけるゲート電極２１２に対して外側の領域には、例えばＡｒイオン等がアンドープＧａＮ層２０３の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域２０８が形成されている。
【００４６】
図６に本発明の第２の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを示す。図６に示すように、高濃度ｐ型ＧａＮ層２０６とｐ型組成傾斜ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２５）層２０５との界面付近におけるｐ型組成傾斜ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２５）層２０５のＡｌ組成ｘを０とすることにより、ｐ型組成傾斜ＡｌＧａＮ層２０５と高濃度ｐ型ＧａＮ層２０６との界面にバンドギャップエネルギーの不連続が発生しない。
【００４７】
図２に示した第１の実施形態においては、高濃度ｐ型ＧａＮ層１０６とｐ型ＡｌＧａＮ層１０５とのヘテロ界面にバンドギャップエネルギーの不連続が発生して、該ヘテロ界面に蓄積された正孔によるリーク電流が流れるため、オフ耐圧が低下する。
【００４８】
これに対し、第２の実施形態においては、ｐ型組成傾斜ＡｌＧａＮ層２０５と高濃度ｐ型ＧａＮ層２０６との界面に正孔が蓄積されないため、リーク電流を抑制できるので、オフ耐圧が向上する。
【００４９】
図７に本発明の第２の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを示す。図７に示すように、高濃度ｐ型ＧａＮ層２０６とｎ型組成傾斜ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２５）層２０７との界面付近におけるｎ型組成傾斜ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．２５）層２０７のＡｌ組成ｘを０とすることにより、ｎ型組成傾斜ＡｌＧａＮ層２０７と高濃度ｐ型ＧａＮ層２０６との界面にバンドギャップエネルギーの不連続が発生しない。
【００５０】
図３に示した第１の実施形態においては、高濃度ｐ型ＧａＮ層１０６とｎ型ＡｌＧａＮ層１０７とのヘテロ界面にバンドギャップエネルギーの不連続が発生して、該ヘテロ界面に蓄積された電子によるリーク電流が流れるため、オフ耐圧が低下する。
【００５１】
これに対し、第２の実施形態においては、高濃度ｐ型ＧａＮ層２０６とｎ型組成傾斜ＡｌＧａＮ層２０７との界面に電子が蓄積されないため、リーク電流を抑制できるので、オフ耐圧が向上する。
【００５２】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００５３】
図８は本発明の第３の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図８に示すように、第３の実施形態に係る電界効果トランジスタは、主面の面方位が（０００１）面のサファイアからなる基板３０１の主面上に、膜厚が１００ｎｍのＡｌＮからなるバッファ層３０２と、膜厚が２μｍのアンドープＧａＮ層３０３と、膜厚が２５ｎｍのアンドープＡｌＧａＮ層３０４と、膜厚が５ｎｍのアンドープの窒化インジウムガリウム（ＩｎＧａＮ）層３０５と、膜厚が２０ｎｍのアンドープＡｌＧａＮ層３０６とが、順次エピタキシャル成長により形成されている。ここでは、各ＡｌＧａＮ層３０４、３０６におけるＡｌ組成はいずれも２５％とし、アンドープＩｎＧａＮ層３０５におけるＩｎ組成は２０％としている。
【００５４】
アンドープＡｌＧａＮ層３０６には、選択的にエッチングされ、アンドープＩｎＧａＮ層３０５を露出するゲート電極形成部である開口部３０６ａが形成されている。該開口部３０６ａには、Ｎｉからなるゲート電極３１２がアンドープＩｎＧａＮ層３０５と接触して形成されている。
【００５５】
また、開口部３０６ａの両側には、該開口部３０６ａと間隔をおき且つアンドープＡｌＧａＮ層３０６及びアンドープＩｎＧａＮ層３０５を上から掘り込んでアンドープＡｌＧａＮ層３０４が露出され、その露出された領域の上には、アンドープＡｌＧａＮ層３０４と接触するように、それぞれＴｉ／Ａｌからなるソース電極３１０及びドレイン電極３１１が形成されている。
【００５６】
ソース電極３１０、ドレイン電極３１１及びゲート電極３１２を除くアンドープＡｌＧａＮ層３０６の上面及び開口部３０６ａの底面及び壁面には、ＳｉＮからなる保護膜３０９が形成されている。
【００５７】
ソース電極３１０及びドレイン電極３１１におけるゲート電極３１２に対して外側の領域には、例えばＡｒイオン等がアンドープＧａＮ層３０３の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域３０８が形成されている。
【００５８】
図９に本発明の第３の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを示す。図９に示すように、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面においては、アンドープ層同士の接合ではあるものの、自発分極とピエゾ分極とによって誘起された電荷が基板３０１から上方に向かう方向の電界をアンドープＡｌＧａＮ層３０４の内部に生じさせる。このため、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに下向きのポテンシャルの溝が形成される。また、アンドープＡｌＧａＮ層３０４とアンドープＩｎＧａＮ層３０５とのヘテロ界面においてはアンドープ同士の接合ではあるが、自発分極とピエゾ分極とによって誘起された電荷が基板３０１に向かう方向の電界をアンドープＩｎＧａＮ層３０５の内部に生じさせる。これらの電界により、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのポテンシャルエネルギーが引き上げられ、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに形成されたポテンシャルの溝がフェルミエネルギーＥｆよりも上に位置する。その結果、ゲート電極３１２にバイアス電圧が印加されないときは、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに２次元電子ガス層は形成されず、ノーマリオフ状態となる。
【００５９】
図１０に本発明の第３の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを示す。図１０に示すように、ゲート電極形成部を除く素子領域においては、アンドープＡｌＧａＮ層３０６がアンドープＩｎＧａＮ層３０５と接続されている。このため、アンドープＩｎＧａＮ層３０５とアンドープＡｌＧａＮ層３０６とのヘテロ界面においてはアンドープ層同士の接合ではあるが、自発分極とピエゾ分極とによって誘起された電荷が基板から上方に向かう方向の電界をアンドープＡｌＧａＮ層３０６の内部に生じさせる。この生じた電界により、アンドープＩｎＧａＮ層３０５との接続により引き上げられたポテンシャルエネルギーＥが引き下げられるので、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに形成されたポテンシャルの溝はフェルミエネルギーＥｆよりも下に位置する。その結果、アンドープＧａＮ層３０３とアンドープＡｌＧａＮ層３０４とのヘテロ界面の伝導帯Ｅｃに２次元電子ガス層が形成されて、ノーマリオン状態となる。
【００６０】
また、第３の実施形態においては、アンドープＡｌＧａＮ層３０６をアンドープＩｎＧａＮ層３０５の上に設けていることにより、素子領域の表面（ここではアンドープＡｌＧａＮ層３０６の表面）と２次元電子ガス層との距離が長くなるため、素子領域の表面準位にトラップされた電子が形成する空乏層は、２次元電子ガス層にまで到達しないので、電流コラプスが抑制される。
【００６１】
（第３の実施形態の一変形例）
図１１に第３の実施形態の一変形例に係る電界効果トランジスタの断面構成を示す。図１１に示す本変形例に係る電界効果トランジスタは、第３の実施形態に係る電界効果トランジスタとは、ゲート電極３１２が、開口部３０６ａから露出するアンドープＩｎＧａＮ層３０５の上に、ＳｉＮからなる保護膜３０９を介在させて形成されている点のみが異なる。このような構成とすることにより、ゲート電極３１２に正のゲート電圧を印加してもゲートリーク電流をより一層小さく抑えることが可能となる。
【００６２】
なお、本変形例は、第３の実施形態に限られず、第１の実施形態及び第２の実施形態においても適用可能である。
【００６３】
また、第１〜第３の実施形態及びその変形例においては、各ゲート電極のいずれもが、ソース電極との距離よりもドレイン電極との距離が大きくなるように形成されている。但し、ゲート電極は必ずしもドレイン電極との距離をソース電極よりも大きくする必要はないが、パワートランジスタの場合には、ドレイン耐圧を向上させる上で好ましい。
【００６４】
また、第１の実施形態においては、電子走行層にアンドープＧａＮ層１０３を用い、その上に形成される、アンドープＧａＮ層１０３よりもバンドギャップエネルギーが大きいバリア層にアンドープＡｌ０．２５Ｇａ０．７５Ｎ層１０４を用いたが、この組成に限られない。すなわち、ＧａＮ層１０３のＡｌ組成がＡｌＧａＮ層１０４のＡｌ組成よりも小さい限りは、ＧａＮ層１０３をＡｌＧａＮ層とすることができる。これは、他の実施形態においても同様である。
【産業上の利用可能性】
【００６５】
本発明に係る半導体装置は、ノーマリオフ型で且つ電流コラプスが抑制された窒化物半導体からなる半導体装置を実現でき、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた半導体装置等に有用である。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置のゲート電極形成部におけるエネルギーバンド図である。
【図３】本発明の第１の実施形態に係る半導体装置のゲート電極形成部を除く素子領域におけるエネルギーバンド図である。
【図４】（ａ）は本発明の第１の実施形態に係る半導体装置のドレイン電流とゲート電圧の関係を示すグラフである。（ｂ）は本発明の第１の実施形態に係る半導体装置におけるパルス電圧印加時のドレイン電流とドレイン電圧との関係を示すグラフである。
【図５】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図６】本発明の第２の実施形態に係る半導体装置のゲート電極形成部におけるエネルギーバンド図である。
【図７】本発明の第２の実施形態に係る半導体装置のゲート電極形成部を除く素子領域におけるエネルギーバンド図である。
【図８】本発明の第３の実施形態に係る半導体装置を示す断面図である。
【図９】本発明の第３の実施形態に係る半導体装置のゲート電極形成部におけるエネルギーバンド図である。
【図１０】本発明の第３の実施形態に係る半導体装置のゲート電極形成部を除く素子領域におけるエネルギーバンド図である。
【図１１】本発明の第３の実施形態の一変形例に係る半導体装置を示す断面図である。
【図１２】従来例に係る窒化物半導体トランジスタを示す断面図である。
【図１３】従来例に係る窒化物半導体トランジスタにおけるパルス電圧印加時のドレイン電流とドレイン電圧との関係を示すグラフである。
【符号の説明】
【００６７】
１０１ 基板
１０２ バッファ層
１０３ アンドープＧａＮ層
１０４ アンドープＡｌＧａＮ層
１０５ ｐ型ＡｌＧａＮ層
１０６ 高濃度ｐ型ＧａＮ層
１０７ ｎ型ＡｌＧａＮ層
１０７ａ 開口部
１０８ 素子分離領域
１０９ 保護膜
１１０ ソース電極
１１１ ドレイン電極
１１２ ゲート電極
２０１ 基板
２０２ バッファ層
２０３ アンドープＧａＮ層
２０４ アンドープＡｌＧａＮ層
２０５ ｐ型組成傾斜ＡｌＧａＮ層
２０６ 高濃度ｐ型ＧａＮ層
２０７ ｎ型組成傾斜ＡｌＧａＮ層
２０７ａ 開口部
２０８ 素子分離領域
２０９ 保護膜
２１０ ソース電極
２１１ ドレイン電極
２１２ ゲート電極
３０１ 基板
３０２ バッファ層
３０３ アンドープＧａＮ層
３０４ アンドープＡｌＧａＮ層
３０５ アンドープＩｎＧａＮ層
３０６ アンドープＡｌＧａＮ層
３０６ａ 開口部
３０８ 素子分離領域
３０９ 保護膜
３１０ ソース電極
３１１ ドレイン電極
３１２ ゲート電極
【特許請求の範囲】
【請求項１】
基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成され、ｐ型不純物が添加された第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に形成され、アンドープ又はｎ型不純物が添加された第４の窒化物半導体層と、
前記第３の窒化物半導体層における前記第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。
【請求項２】
基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第２の窒化物半導体層のバンドギャップエネルギーよりも小さい第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第３の窒化物半導体層のバンドギャップエネルギーよりも大きい第４の窒化物半導体層と、
前記第３の窒化物半導体層における前記第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。
【請求項３】
基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第２の窒化物半導体層のバンドギャップエネルギーよりも小さい第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に形成され、ｎ型不純物が添加された第４の窒化物半導体層と、
前記第３の窒化物半導体層における前記第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。
【請求項４】
前記第１の窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ＜１である。）からなり、
前記第２の窒化物半導体層は、ＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）からなり、
前記第３の窒化物半導体層は、ＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１である。）からなり、
前記第４の窒化物半導体層は、ＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）からなることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１の窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ＜１である。）からなり、
前記第２の窒化物半導体層は、ＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）からなり、
前記第３の窒化物半導体層は、ＩｎｚＧａ１−ｚＮ（但し、ｚは、０＜ｚ≦１である。）からなり、
前記第４の窒化物半導体層は、ＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）からなることを特徴とする請求項２又は３に記載の半導体装置。
【請求項６】
前記第３の窒化物半導体層と前記ゲート電極との間に形成された絶縁膜をさらに備えていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記ゲート電極を挟む領域で且つ前記第１の半導体層、第２の半導体層、第３の半導体層及び第４の半導体層のうちの少なくとも２層の半導体層と接するように形成されたソース電極及びドレイン電極をさらに備えていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項１】
基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成され、ｐ型不純物が添加された第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に形成され、アンドープ又はｎ型不純物が添加された第４の窒化物半導体層と、
前記第３の窒化物半導体層における前記第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。
【請求項２】
基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第２の窒化物半導体層のバンドギャップエネルギーよりも小さい第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第３の窒化物半導体層のバンドギャップエネルギーよりも大きい第４の窒化物半導体層と、
前記第３の窒化物半導体層における前記第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。
【請求項３】
基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第１の窒化物半導体層のバンドギャップエネルギーよりも大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第２の窒化物半導体層のバンドギャップエネルギーよりも小さい第３の窒化物半導体層と、
前記第３の窒化物半導体層の上に形成され、ｎ型不純物が添加された第４の窒化物半導体層と、
前記第３の窒化物半導体層における前記第４の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。
【請求項４】
前記第１の窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ＜１である。）からなり、
前記第２の窒化物半導体層は、ＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）からなり、
前記第３の窒化物半導体層は、ＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１である。）からなり、
前記第４の窒化物半導体層は、ＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）からなることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１の窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ＜１である。）からなり、
前記第２の窒化物半導体層は、ＡｌｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１，ｘ＜ｙである。）からなり、
前記第３の窒化物半導体層は、ＩｎｚＧａ１−ｚＮ（但し、ｚは、０＜ｚ≦１である。）からなり、
前記第４の窒化物半導体層は、ＡｌｗＧａ１−ｗＮ（但し、ｗは、０≦ｗ≦１である。）からなることを特徴とする請求項２又は３に記載の半導体装置。
【請求項６】
前記第３の窒化物半導体層と前記ゲート電極との間に形成された絶縁膜をさらに備えていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記ゲート電極を挟む領域で且つ前記第１の半導体層、第２の半導体層、第３の半導体層及び第４の半導体層のうちの少なくとも２層の半導体層と接するように形成されたソース電極及びドレイン電極をさらに備えていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００９−２３１５０８（Ｐ２００９−２３１５０８Ａ）
【公開日】平成２１年１０月８日（２００９．１０．８）
【国際特許分類】
【出願番号】特願２００８−７４５３９（Ｐ２００８−７４５３９）
【出願日】平成２０年３月２１日（２００８．３．２１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年１０月８日（２００９．１０．８）
【国際特許分類】
【出願日】平成２０年３月２１日（２００８．３．２１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]