半導体装置
【課題】検知セルからのセンス電流を正確に検出することができる半導体装置を提供する。
【解決手段】半導体装置は、第１および第２主表面を有する半導体基板８０と、半導体基板８０に形成された主電流スイッチセル３２および電流検知セル３１と、電流検知セル３１に接続されると共に、ボンディングワイヤが接続される外部配線接続部とを備え、主電流スイッチセル３２は、エミッタ電極１７と、金属コレクタ電極１９と、ゲート電極１６とを含み、電流検知セル３１は、エミッタ電極２７と、金属コレクタ電極１９と、ゲート電極１６とを含み、外部配線接続部４９は、半導体基板上に形成された抵抗部および検知用ボンディングパッドとを含む。
【解決手段】半導体装置は、第１および第２主表面を有する半導体基板８０と、半導体基板８０に形成された主電流スイッチセル３２および電流検知セル３１と、電流検知セル３１に接続されると共に、ボンディングワイヤが接続される外部配線接続部とを備え、主電流スイッチセル３２は、エミッタ電極１７と、金属コレクタ電極１９と、ゲート電極１６とを含み、電流検知セル３１は、エミッタ電極２７と、金属コレクタ電極１９と、ゲート電極１６とを含み、外部配線接続部４９は、半導体基板上に形成された抵抗部および検知用ボンディングパッドとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体スイッチ素子と、この半導体スイッチ素子の主電流に対応する検知電流を出力する検知用半導体素子とを含む半導体装置に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の過電流保護対策について、従来から各種提案されている。
【０００３】
たとえば、特開平７−１６１９９２号公報に記載された過電流制限機能付き絶縁ゲート型バイポーラトランジスタは、半導体基板に形成された複数のＩＧＢＴセルを備え、複数のＩＧＢＴセルの一部を電流検出用のセンスセルとして用いると共に、他のＩＧＢＴセルを主セルとして機能させている。そして、センスセルの領域に主セルのエミッタ電極と分離して、センスセルのエミッタ電極を形成し、このエミッタ電極を外部の過電流保護回路に接続している。
【０００４】
特開平８−４６１９３号公報に記載された電流検出セル内蔵半導体装置においては、ボンディングパッド部に接続された電流検出セルの周辺を主電流ユニットセルで囲んでいる。このように電流検出セルと主電流ユニットセルとを配置することで、電流検出セルの破壊耐量の向上等が図られている。
【０００５】
特開２００８−７８３７５号公報に記載された半導体装置は、メインセルと、センスセルとを含み、メインセルのＩＧＢＴのゲート電極およびセンスセルのＩＧＢＴのゲート電極を分割せずに共通化させている。このように、ゲート電極を共通化させることで、ゲート電極の電圧上昇に伴うゲート絶縁膜の破損の抑制が図られている。
【０００６】
国際公開２００１／０２２５８４号パンフレットに記載された電力半導体素子の過電流制限回路は、過電流制限回路に設けられたＭＯＳＦＥＴのゲート電極とソース電極との間に、ＭＯＳＦＥＴのしきい値電圧以上に設定された順方向電圧を有するダイオードを設けている。このダイオードは、順バイアスされるように設けられており、過電流制限回路内のセンス抵抗で生じる電圧値がダイオードの順方向電圧以上となるとダイオードは通電ようになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−１６１９９２号公報
【特許文献２】特開平８−４６１９３号公報
【特許文献３】特開２００８−７８３７５号公報
【特許文献４】国際公開２００１／０２２５８４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上記従来の電流検出セル内蔵半導体装置等においては、過電流保護回路内に設けられる抵抗部の搭載位置等について明記されていない。そして、当該抵抗部を主電流セルや検知セルが形成された半導体基板上に設けずに外付けしたとすると、外付けされた抵抗部と検知セルとの間を接続する接続配線が長尺なものとなる。接続配線が長くなると、接続配線の抵抗が高くなり、検知セルから検出されるセンス電流を正確にセンシングし難くなる。
【０００９】
本発明は、上記のような課題に鑑みてなされたものであって、その目的は、検知セルからのセンス電流を正確に検出することができる半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置は、第１および第２主表面を有する半導体基板と、半導体基板に形成された主電流セルと、半導体基板に形成された検知セルと、検知セルに接続されると共に、外部配線が接続される外部配線接続部とを備える。そして、上記主電流セルは、第１主表面に形成された第１電極と、第２主表面に形成された第２電極と、第１電極および第２電極の間を流れる主電流を制御する第３電極とを含む。さらに、上記検知セルは、主電流セルから出力される電流量に対応する電流量の検知電流を出力する検知電極を含み、外部配線接続部は、半導体基板に形成されると共に検知電極に接続された抵抗部と、半導体基板上に形成され、抵抗部に接続されたボンディングパッド部とを含む。
【発明の効果】
【００１１】
本発明に係る半導体装置によれば、検知セルから出力されるセンス電流を精度よく検知することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る半導体装置９０の一部を平面視した平面図である。
【図２】図１のＩＩ−ＩＩ線における断面図である。
【図３】図１におけるＩＩＩ−ＩＩＩ線における断面図である
【図４】電流検知セル、主電流スイッチセルおよび抵抗部等によって形成される過電流保護回路を示す回路図である。
【図５】検知用ボンディングパッドおよびその周囲の構造の変形例を示す断面図である。
【図６】図５に示された調整用ボンディングパッドおよび検知用ボンディングパッド等の概略構成を示す平面図である。
【発明を実施するための形態】
【００１３】
図１から図６を用いて、本発明の実施の形態に係る半導体装置について説明する。図１は、本発明の実施の形態に係る半導体装置９０の一部を平面視した平面図である。図２は、図１のＩＩ−ＩＩ線における断面図であり、図３は、図１におけるＩＩＩ−ＩＩＩ線における断面図である。
【００１４】
ここで、図２に示すように、半導体装置９０は、主表面８０Ａおよび主表面８０Ａと反対側に位置する主表面８０Ｂを含む半導体基板８０と、主表面８０Ｂに形成された金属コレクタ電極１９と、主表面８０Ａ上に間隔をあけて形成された複数のゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、ゲート絶縁膜１５を覆うように形成された層間絶縁膜２０と、主表面８０Ａ上に形成されたエミッタ電極１７，２７とを備えている。
【００１５】
そして、半導体基板８０は、主表面８０Ｂに形成され、金属コレクタ電極１９に接続されたＰ型コレクタ領域１１と、Ｐ型コレクタ領域１１上に形成されたｎ- ベース領域１２と、ｎ- ベース領域１２内に間隔を隔てて形成されると共に、主表面８０Ａに達するｐ型ベース領域１３，２３と、ｐ型ベース領域１３内に位置し、主表面８０Ａに形成されたｎ+ エミッタ領域１４と、ｐ型ベース領域２３内に位置し、主表面８０Ａに形成されたｎ+ エミッタ領域２４とを含む。
【００１６】
ｎ+ エミッタ領域１４およびｎ+ エミッタ領域２４は、主表面８０Ａのうち、ゲート電極１６と隣り合う位置に形成されている。そして、ｎ- ベース領域１２は、ｐ型ベース領域１３間と、ｐ型ベース領域２３間と、ｐ型ベース領域１３およびｐ型ベース領域２３間とから主表面８０Ａに達するように延びている。
【００１７】
そして、エミッタ電極１７は、ゲート電極１６を覆うように形成されており、主表面８０Ａから露出するｎ+ エミッタ領域１４およびｐ型ベース領域１３に接続されている。エミッタ電極２７も、ゲート電極１６を覆うように形成されており、主表面８０Ａから露出する２４およびｐ型ベース領域２３に接続されている。
【００１８】
エミッタ電極１７と、エミッタ電極２７とは、間隔をあけて形成されている。エミッタ電極１７は、主電流スイッチ用エミッタ端子Ｅに接続され、エミッタ電極２７は電流検知セル用端子Ｓに接続されている。そして、金属コレクタ電極１９は、コレクタ端子Ｃに接続されている。
【００１９】
各ゲート電極１６を覆うように層間絶縁膜２０が形成されている。このため、各ゲート電極１６と、エミッタ電極１７およびエミッタ電極２７とは、層間絶縁膜２０によって絶縁されている。
【００２０】
このように、半導体基板８０には、複数の主電流スイッチセル３２および電流検知セル３１が形成されている。
【００２１】
主電流スイッチセル３２は、エミッタ電極１７と、このエミッタ電極１７下に位置するゲート電極１６と、このゲート電極１６の両側に位置するｐ型ベース領域１３と、このｐ型ベース領域１３内に形成されたｎ+ エミッタ領域１４と、ｎ- ベース領域１２と、Ｐ型コレクタ領域１１と、金属コレクタ電極１９とによって形成されている。
【００２２】
電流検知セル３１は、エミッタ電極２７と、このエミッタ電極２７下に位置するゲート電極１６と、このゲート電極１６両側に位置するｐ型ベース領域２３と、このｐ型ベース領域２３内に形成されたｎ+ エミッタ領域２４と、ｎ- ベース領域１２と、Ｐ型コレクタ領域１１と、金属コレクタ電極１９とによって形成されている。
【００２３】
このように、本実施の形態においては、電流検知セル３１および主電流スイッチセル３２のいずれも、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が採用されている。
【００２４】
ここで、電流検知セル３１および主電流スイッチセル３２のＯＮ／ＯＦＦ動作について説明する。
【００２５】
電流検知セル３１および主電流スイッチセル３２のターンオン時には、エミッタ電極１７，２７が接地され、金属コレクタ電極１９およびゲート電極１６に正電圧を印加する。ゲート電極１６に正電圧が印加されることで、ｐ型ベース領域１３およびｐ型ベース領域２３内にチャネルが形成される。そして、形成されたチャネルを通して、ｎ- ベース領域１２内にｎ+ エミッタ領域１４，２４から電子が入り込む。これに伴い、Ｐ型コレクタ領域１１からｎ- ベース領域１２内にホールが注入される。
【００２６】
ホールがｎ- ベース領域１２内に入り込むことで、Ｐ型コレクタ領域１１とｎ- ベース領域１２との接合が順バイアスとなり、ｎ- ベース領域１２が伝導度変調する。これにより、エミッタ電極１７，２７および金属コレクタ電極１９間の抵抗が小さくなり、オン抵抗が引き下げられる。
【００２７】
電流検知セル３１および主電流スイッチセル３２のターンオフ時には、エミッタ電極１７，２７は接地され、ゲート電極１６に負電圧を印加する。ゲート電極１６に負電圧が印加されることで、チャネルが消滅し、ｎ+ エミッタ領域１４，２４からｎ- ベース領域１２内への電子の流入が停止する。
【００２８】
なお、ｎ- ベース領域１２内にはホールおよび電子が残存しており、ホールは、ｐ型ベース領域１３，２３を通り、エミッタ電極１７，２７内に流入する。
【００２９】
このように、主電流スイッチセル３２のエミッタ電極１７および金属コレクタ電極１９間を流れる主電流および電流検知セル３１のエミッタ電極２７と金属コレクタ電極１９との間を流れるカレントセンス電流は、各々ゲート電極１６によって制御されている。
【００３０】
ここで、上記図１に示すように、電流検知セル３１は、主電流スイッチセル３２によって取り囲まれるように形成されており、電流検知セル３１の両側には、主電流スイッチセル３２が形成されている。
【００３１】
このように、電流検知セル３１が主電流スイッチセル３２と隣り合い、電流検知セル３１がｎ- ベース領域１２およびＰ型コレクタ領域１１を主電流スイッチセル３２と共有することで、電流検知セル３１のキャリア分布と、主電流スイッチセル３２のキャリア分布と近似させることができる。これにより、各電流検知セル３１から出力されるカレントセンス電流の電流量を各主電流スイッチセル３２から出力される電流量に対応させることができる。
【００３２】
なお、全て主電流スイッチセル３２から出力される出力電流（主電流）の電流量に対する、全ての電流検知セル３１から出力される電流量の比は、電流検知セル３１および主電流スイッチセル３２の数や、各エミッタ電極１７，２７およびｐ型ベース領域１３，２３の接触面積によっても影響を受ける。このため、セル数や上記接触面積を所定値に設定することで、全て主電流スイッチセル３２から出力される出力電流の電流量に対する、全ての電流検知セル３１から出力される電流量の比を調整することができる。
【００３３】
図１において、主電流スイッチセル３２のエミッタ電極１７は、半導体基板８０の主表面の大部分を覆うように形成されている。そして、エミッタ電極１７の外周縁部には、複数の窪み６０，６１，６２が形成されている。
【００３４】
そして、窪み６０内には、エミッタ電極２７が形成され、窪み６０と隣り合う窪み６１には、外部配線接続部４９が形成されている。外部配線接続部４９は、検知用ボンディングパッド４７と抵抗部４３と、配線端部４０とを含む。エミッタ電極２７には、エミッタ電極１７の外周縁部に沿って延びる配線４１が接続され、配線４１の端部に形成された配線端部４０には、抵抗部４３が接続されている。そして、検知用ボンディングパッド４７は、抵抗部４３に接続されている。
【００３５】
そして、窪み６１に対して窪み６０と反対側に位置する窪み６２には、ゲート電極用パッド部５０が形成されており、ゲート電極用パッド部５０には、配線５１が接続されている。図２に示すように、各ゲート電極１６は配線５１に接続されている。配線５１は、配線４１よりも外周側を通って延び、エミッタ電極１７の外周縁部に沿って延びている。
【００３６】
図３に示すように、半導体基板８０の主表面８０Ａ上には、シリコン酸化膜等から形成された絶縁膜４２と、絶縁膜４２の上面上に形成された抵抗部４３と、絶縁膜４２および抵抗部４３を覆うように形成された層間絶縁膜４４とが形成されている。
【００３７】
そして、配線端部４０および検知用ボンディングパッド４７は、互いに間隔を隔てて設けられており、配線端部４０および検知用ボンディングパッド４７は、層間絶縁膜４４の上面の一部を覆うように形成されている。
【００３８】
検知用ボンディングパッド４７と抵抗部４３とは、コンタクト部４６によって接続されており、配線端部４０と抵抗部４３とコンタクト部４５によって接続されている。そして、コンタクト部４５とコンタクト部４６とは、互いに間隔をあけて形成されており、配線端部４０と抵抗部４３と検知用ボンディングパッド４７とは直列に接続されている。
【００３９】
なお、図１に示すように、検知用ボンディングパッド４７および抵抗部４３は、窪み６１内に位置しており、半導体基板８０の大型化が抑制されている。
【００４０】
図４は、電流検知セル３１、主電流スイッチセル３２および抵抗部４３によって形成される過電流保護回路を示す回路図である。
【００４１】
この過電流保護回路は、主電流スイッチセル３２からの主電流Ｉ１と比例する電流検知セル３１から出力されるカレントセンス電流Ｉ２とをモニタリングして、主電流スイッチセル３２に過電流が流れるときには、主電流スイッチセル３２のゲート電圧を下げて、主電流を制限する。
【００４２】
具体的には、カレントセンス電流Ｉ２と抵抗部４３の抵抗値Ｒｓとの積により得られる電圧が、ＭＯＳトランジスタＴ３のしきい値電圧以上となると、ＭＯＳトランジスタＴ３がＯＮとなり、主電流スイッチセル３２および電流検知セル３１のゲート電圧を下げる。これにより、主電流スイッチセル３２および電流検知セル３１がＯＦＦとなり、主電流Ｉ１の増大が抑制される。このように、ＭＯＳトランジスタＴ３のＯＮ／ＯＦＦ動作は、カレントセンス電流Ｉ２の電流量に基づいて行われている。
【００４３】
ここで、本実施の形態に係る半導体装置９０においては、主電流スイッチセル３２および電流検知セル３１が搭載された半導体基板８０上に抵抗部４３が設けられている。このため、抵抗部４３を半導体装置９０外部に配置した場合と比較すると、抵抗部４３とエミッタ電極２７との間の配線抵抗を低減させることができる。さらに、配線４１は配線５１よりも短く、配線４１自体の抵抗の低減も図られている。
【００４４】
このように、エミッタ電極２７から抵抗部４３までの配線抵抗を低減することで、カレントセンス電流Ｉ２を高精度に検出することができ、正確に過電流保護回路を駆動させることができる。
【００４５】
さらに、上述のように、電流検知セル３１と主電流スイッチセル３２とがｎ- ベース領域１２およびＰ型コレクタ領域１１を共有することで、電流検知セル３１のカレントセンス電流Ｉ２が主電流スイッチセル３２の主電流Ｉ１に正確に対応させることができ、主電流スイッチセル３２に過電流が生じた際に、ＭＯＳトランジスタＴ３を精度よく駆動させることができる。
【００４６】
図５は、検知用ボンディングパッド４７およびその周囲の構造の変形例を示す断面図である。この図５に示す例においては、主表面８０Ａ上には絶縁膜４２が形成され、絶縁膜４２の上面上には複数の分割絶縁部６５，６６，６７，６８が間隔をあけて形成されている。なお、各分割絶縁部６５，６６，６７，６８の抵抗値は、配線４１等の抵抗値よりも高くなっている。そして、各分割絶縁部６５，６６，６７，６８を覆うように層間絶縁膜４４が形成されている。
【００４７】
そして、配線端部４０と検知用ボンディングパッド４７との間には、複数の調整用ボンディングパッド８４，８５，８６が間隔をあけて形成されている。各調整用ボンディングパッド８４，８５，８６は、各分割絶縁部６５，６６，６７，６８を直列に接続している。各調整用ボンディングパッド８４，８５，８６は層間絶縁膜４４の上面上に位置しており、外方に開放されている。
【００４８】
そして、配線端部４０は、コンタクト７０によって分割絶縁部６５に接続され、分割絶縁部６５はコンタクト７１によって調整用ボンディングパッド８４に接続されている。調整用ボンディングパッド８４はコンタクト７２によって分割絶縁部６６に接続され、分割絶縁部６５と分割絶縁部６６は調整用ボンディングパッド８４およびコンタクト７１，７２によって直列に接続されている。
【００４９】
同様に、分割絶縁部６６と分割絶縁部６７とは、調整用ボンディングパッド８５およびコンタクト７３，７４によって直列に接続されている。そして、分割絶縁部６７と分割絶縁部６８とは、調整用ボンディングパッド８６およびコンタクト７５，７６によって直列に接続されている。そして、分割絶縁部６８がコンタクト７７によって検知用ボンディングパッド４７に接続され、分割絶縁部６５がコンタクト７０によって配線端部４０に接続されている。
【００５０】
このため、配線端部４０と検知用ボンディングパッド４７との間に、分割絶縁部６５〜６８および調整用ボンディングパッド８４〜８６が電気的に直列に接続されている。
【００５１】
図６は、上記図５に示された調整用ボンディングパッド８４〜８６および検知用ボンディングパッド４７等の概略構成を示す平面図である。
【００５２】
そして、この図６および上記図５に示すように、調整用ボンディングパッド８４〜８６および検知用ボンディングパッド４７は、外方に露出しており、外部からボンディングワイヤー（外部配線）を接続することができる。
【００５３】
そして、調整用ボンディングパッド８４，８５，８６および検知用ボンディングパッド４７のいずれかを選択してボンディングワイヤを半田付けすることで、図４に示す抵抗値Ｒｓを調整することができる。
【００５４】
これにより、半導体装置９０ごとに図４に示す抵抗値Ｒｓを調整することができ、半導体装置９０によってカレントセンス電流Ｉ２にばらつきが生じたとしても、所定以上の主電流Ｉ１が流れるときに、ＭＯＳトランジスタＴ３が駆動するように調整することができる。
【００５５】
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。
【産業上の利用可能性】
【００５６】
本発明は、ＩＧＶＴの過電流保護回路に好適である。
【符号の説明】
【００５７】
１１ Ｐ型コレクタ領域、１２ ベース領域、１３，２３ ｐ型ベース領域、１４，２４ エミッタ領域、１５ ゲート絶縁膜、１６ ゲート電極、１７，２７ エミッタ電極、１９ 金属コレクタ電極、２０，４４ 層間絶縁膜、２７ エミッタ電極、３１ 電流検知セル、３２ 主電流スイッチセル、４０ 配線端部、４１ 配線、４２ 絶縁膜、４３ 抵抗部、４５，４６ コンタクト部、４７ 検知用ボンディングパッド、５０ ゲート電極用パッド部、５１ 配線、６５，６６，６７，６８ 分割絶縁部、７０ コンタクト、８０ 半導体基板、８４，８５，８６ 調整用ボンディングパッド、９０ 半導体装置。
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体スイッチ素子と、この半導体スイッチ素子の主電流に対応する検知電流を出力する検知用半導体素子とを含む半導体装置に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の過電流保護対策について、従来から各種提案されている。
【０００３】
たとえば、特開平７−１６１９９２号公報に記載された過電流制限機能付き絶縁ゲート型バイポーラトランジスタは、半導体基板に形成された複数のＩＧＢＴセルを備え、複数のＩＧＢＴセルの一部を電流検出用のセンスセルとして用いると共に、他のＩＧＢＴセルを主セルとして機能させている。そして、センスセルの領域に主セルのエミッタ電極と分離して、センスセルのエミッタ電極を形成し、このエミッタ電極を外部の過電流保護回路に接続している。
【０００４】
特開平８−４６１９３号公報に記載された電流検出セル内蔵半導体装置においては、ボンディングパッド部に接続された電流検出セルの周辺を主電流ユニットセルで囲んでいる。このように電流検出セルと主電流ユニットセルとを配置することで、電流検出セルの破壊耐量の向上等が図られている。
【０００５】
特開２００８−７８３７５号公報に記載された半導体装置は、メインセルと、センスセルとを含み、メインセルのＩＧＢＴのゲート電極およびセンスセルのＩＧＢＴのゲート電極を分割せずに共通化させている。このように、ゲート電極を共通化させることで、ゲート電極の電圧上昇に伴うゲート絶縁膜の破損の抑制が図られている。
【０００６】
国際公開２００１／０２２５８４号パンフレットに記載された電力半導体素子の過電流制限回路は、過電流制限回路に設けられたＭＯＳＦＥＴのゲート電極とソース電極との間に、ＭＯＳＦＥＴのしきい値電圧以上に設定された順方向電圧を有するダイオードを設けている。このダイオードは、順バイアスされるように設けられており、過電流制限回路内のセンス抵抗で生じる電圧値がダイオードの順方向電圧以上となるとダイオードは通電ようになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−１６１９９２号公報
【特許文献２】特開平８−４６１９３号公報
【特許文献３】特開２００８−７８３７５号公報
【特許文献４】国際公開２００１／０２２５８４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上記従来の電流検出セル内蔵半導体装置等においては、過電流保護回路内に設けられる抵抗部の搭載位置等について明記されていない。そして、当該抵抗部を主電流セルや検知セルが形成された半導体基板上に設けずに外付けしたとすると、外付けされた抵抗部と検知セルとの間を接続する接続配線が長尺なものとなる。接続配線が長くなると、接続配線の抵抗が高くなり、検知セルから検出されるセンス電流を正確にセンシングし難くなる。
【０００９】
本発明は、上記のような課題に鑑みてなされたものであって、その目的は、検知セルからのセンス電流を正確に検出することができる半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置は、第１および第２主表面を有する半導体基板と、半導体基板に形成された主電流セルと、半導体基板に形成された検知セルと、検知セルに接続されると共に、外部配線が接続される外部配線接続部とを備える。そして、上記主電流セルは、第１主表面に形成された第１電極と、第２主表面に形成された第２電極と、第１電極および第２電極の間を流れる主電流を制御する第３電極とを含む。さらに、上記検知セルは、主電流セルから出力される電流量に対応する電流量の検知電流を出力する検知電極を含み、外部配線接続部は、半導体基板に形成されると共に検知電極に接続された抵抗部と、半導体基板上に形成され、抵抗部に接続されたボンディングパッド部とを含む。
【発明の効果】
【００１１】
本発明に係る半導体装置によれば、検知セルから出力されるセンス電流を精度よく検知することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る半導体装置９０の一部を平面視した平面図である。
【図２】図１のＩＩ−ＩＩ線における断面図である。
【図３】図１におけるＩＩＩ−ＩＩＩ線における断面図である
【図４】電流検知セル、主電流スイッチセルおよび抵抗部等によって形成される過電流保護回路を示す回路図である。
【図５】検知用ボンディングパッドおよびその周囲の構造の変形例を示す断面図である。
【図６】図５に示された調整用ボンディングパッドおよび検知用ボンディングパッド等の概略構成を示す平面図である。
【発明を実施するための形態】
【００１３】
図１から図６を用いて、本発明の実施の形態に係る半導体装置について説明する。図１は、本発明の実施の形態に係る半導体装置９０の一部を平面視した平面図である。図２は、図１のＩＩ−ＩＩ線における断面図であり、図３は、図１におけるＩＩＩ−ＩＩＩ線における断面図である。
【００１４】
ここで、図２に示すように、半導体装置９０は、主表面８０Ａおよび主表面８０Ａと反対側に位置する主表面８０Ｂを含む半導体基板８０と、主表面８０Ｂに形成された金属コレクタ電極１９と、主表面８０Ａ上に間隔をあけて形成された複数のゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、ゲート絶縁膜１５を覆うように形成された層間絶縁膜２０と、主表面８０Ａ上に形成されたエミッタ電極１７，２７とを備えている。
【００１５】
そして、半導体基板８０は、主表面８０Ｂに形成され、金属コレクタ電極１９に接続されたＰ型コレクタ領域１１と、Ｐ型コレクタ領域１１上に形成されたｎ- ベース領域１２と、ｎ- ベース領域１２内に間隔を隔てて形成されると共に、主表面８０Ａに達するｐ型ベース領域１３，２３と、ｐ型ベース領域１３内に位置し、主表面８０Ａに形成されたｎ+ エミッタ領域１４と、ｐ型ベース領域２３内に位置し、主表面８０Ａに形成されたｎ+ エミッタ領域２４とを含む。
【００１６】
ｎ+ エミッタ領域１４およびｎ+ エミッタ領域２４は、主表面８０Ａのうち、ゲート電極１６と隣り合う位置に形成されている。そして、ｎ- ベース領域１２は、ｐ型ベース領域１３間と、ｐ型ベース領域２３間と、ｐ型ベース領域１３およびｐ型ベース領域２３間とから主表面８０Ａに達するように延びている。
【００１７】
そして、エミッタ電極１７は、ゲート電極１６を覆うように形成されており、主表面８０Ａから露出するｎ+ エミッタ領域１４およびｐ型ベース領域１３に接続されている。エミッタ電極２７も、ゲート電極１６を覆うように形成されており、主表面８０Ａから露出する２４およびｐ型ベース領域２３に接続されている。
【００１８】
エミッタ電極１７と、エミッタ電極２７とは、間隔をあけて形成されている。エミッタ電極１７は、主電流スイッチ用エミッタ端子Ｅに接続され、エミッタ電極２７は電流検知セル用端子Ｓに接続されている。そして、金属コレクタ電極１９は、コレクタ端子Ｃに接続されている。
【００１９】
各ゲート電極１６を覆うように層間絶縁膜２０が形成されている。このため、各ゲート電極１６と、エミッタ電極１７およびエミッタ電極２７とは、層間絶縁膜２０によって絶縁されている。
【００２０】
このように、半導体基板８０には、複数の主電流スイッチセル３２および電流検知セル３１が形成されている。
【００２１】
主電流スイッチセル３２は、エミッタ電極１７と、このエミッタ電極１７下に位置するゲート電極１６と、このゲート電極１６の両側に位置するｐ型ベース領域１３と、このｐ型ベース領域１３内に形成されたｎ+ エミッタ領域１４と、ｎ- ベース領域１２と、Ｐ型コレクタ領域１１と、金属コレクタ電極１９とによって形成されている。
【００２２】
電流検知セル３１は、エミッタ電極２７と、このエミッタ電極２７下に位置するゲート電極１６と、このゲート電極１６両側に位置するｐ型ベース領域２３と、このｐ型ベース領域２３内に形成されたｎ+ エミッタ領域２４と、ｎ- ベース領域１２と、Ｐ型コレクタ領域１１と、金属コレクタ電極１９とによって形成されている。
【００２３】
このように、本実施の形態においては、電流検知セル３１および主電流スイッチセル３２のいずれも、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が採用されている。
【００２４】
ここで、電流検知セル３１および主電流スイッチセル３２のＯＮ／ＯＦＦ動作について説明する。
【００２５】
電流検知セル３１および主電流スイッチセル３２のターンオン時には、エミッタ電極１７，２７が接地され、金属コレクタ電極１９およびゲート電極１６に正電圧を印加する。ゲート電極１６に正電圧が印加されることで、ｐ型ベース領域１３およびｐ型ベース領域２３内にチャネルが形成される。そして、形成されたチャネルを通して、ｎ- ベース領域１２内にｎ+ エミッタ領域１４，２４から電子が入り込む。これに伴い、Ｐ型コレクタ領域１１からｎ- ベース領域１２内にホールが注入される。
【００２６】
ホールがｎ- ベース領域１２内に入り込むことで、Ｐ型コレクタ領域１１とｎ- ベース領域１２との接合が順バイアスとなり、ｎ- ベース領域１２が伝導度変調する。これにより、エミッタ電極１７，２７および金属コレクタ電極１９間の抵抗が小さくなり、オン抵抗が引き下げられる。
【００２７】
電流検知セル３１および主電流スイッチセル３２のターンオフ時には、エミッタ電極１７，２７は接地され、ゲート電極１６に負電圧を印加する。ゲート電極１６に負電圧が印加されることで、チャネルが消滅し、ｎ+ エミッタ領域１４，２４からｎ- ベース領域１２内への電子の流入が停止する。
【００２８】
なお、ｎ- ベース領域１２内にはホールおよび電子が残存しており、ホールは、ｐ型ベース領域１３，２３を通り、エミッタ電極１７，２７内に流入する。
【００２９】
このように、主電流スイッチセル３２のエミッタ電極１７および金属コレクタ電極１９間を流れる主電流および電流検知セル３１のエミッタ電極２７と金属コレクタ電極１９との間を流れるカレントセンス電流は、各々ゲート電極１６によって制御されている。
【００３０】
ここで、上記図１に示すように、電流検知セル３１は、主電流スイッチセル３２によって取り囲まれるように形成されており、電流検知セル３１の両側には、主電流スイッチセル３２が形成されている。
【００３１】
このように、電流検知セル３１が主電流スイッチセル３２と隣り合い、電流検知セル３１がｎ- ベース領域１２およびＰ型コレクタ領域１１を主電流スイッチセル３２と共有することで、電流検知セル３１のキャリア分布と、主電流スイッチセル３２のキャリア分布と近似させることができる。これにより、各電流検知セル３１から出力されるカレントセンス電流の電流量を各主電流スイッチセル３２から出力される電流量に対応させることができる。
【００３２】
なお、全て主電流スイッチセル３２から出力される出力電流（主電流）の電流量に対する、全ての電流検知セル３１から出力される電流量の比は、電流検知セル３１および主電流スイッチセル３２の数や、各エミッタ電極１７，２７およびｐ型ベース領域１３，２３の接触面積によっても影響を受ける。このため、セル数や上記接触面積を所定値に設定することで、全て主電流スイッチセル３２から出力される出力電流の電流量に対する、全ての電流検知セル３１から出力される電流量の比を調整することができる。
【００３３】
図１において、主電流スイッチセル３２のエミッタ電極１７は、半導体基板８０の主表面の大部分を覆うように形成されている。そして、エミッタ電極１７の外周縁部には、複数の窪み６０，６１，６２が形成されている。
【００３４】
そして、窪み６０内には、エミッタ電極２７が形成され、窪み６０と隣り合う窪み６１には、外部配線接続部４９が形成されている。外部配線接続部４９は、検知用ボンディングパッド４７と抵抗部４３と、配線端部４０とを含む。エミッタ電極２７には、エミッタ電極１７の外周縁部に沿って延びる配線４１が接続され、配線４１の端部に形成された配線端部４０には、抵抗部４３が接続されている。そして、検知用ボンディングパッド４７は、抵抗部４３に接続されている。
【００３５】
そして、窪み６１に対して窪み６０と反対側に位置する窪み６２には、ゲート電極用パッド部５０が形成されており、ゲート電極用パッド部５０には、配線５１が接続されている。図２に示すように、各ゲート電極１６は配線５１に接続されている。配線５１は、配線４１よりも外周側を通って延び、エミッタ電極１７の外周縁部に沿って延びている。
【００３６】
図３に示すように、半導体基板８０の主表面８０Ａ上には、シリコン酸化膜等から形成された絶縁膜４２と、絶縁膜４２の上面上に形成された抵抗部４３と、絶縁膜４２および抵抗部４３を覆うように形成された層間絶縁膜４４とが形成されている。
【００３７】
そして、配線端部４０および検知用ボンディングパッド４７は、互いに間隔を隔てて設けられており、配線端部４０および検知用ボンディングパッド４７は、層間絶縁膜４４の上面の一部を覆うように形成されている。
【００３８】
検知用ボンディングパッド４７と抵抗部４３とは、コンタクト部４６によって接続されており、配線端部４０と抵抗部４３とコンタクト部４５によって接続されている。そして、コンタクト部４５とコンタクト部４６とは、互いに間隔をあけて形成されており、配線端部４０と抵抗部４３と検知用ボンディングパッド４７とは直列に接続されている。
【００３９】
なお、図１に示すように、検知用ボンディングパッド４７および抵抗部４３は、窪み６１内に位置しており、半導体基板８０の大型化が抑制されている。
【００４０】
図４は、電流検知セル３１、主電流スイッチセル３２および抵抗部４３によって形成される過電流保護回路を示す回路図である。
【００４１】
この過電流保護回路は、主電流スイッチセル３２からの主電流Ｉ１と比例する電流検知セル３１から出力されるカレントセンス電流Ｉ２とをモニタリングして、主電流スイッチセル３２に過電流が流れるときには、主電流スイッチセル３２のゲート電圧を下げて、主電流を制限する。
【００４２】
具体的には、カレントセンス電流Ｉ２と抵抗部４３の抵抗値Ｒｓとの積により得られる電圧が、ＭＯＳトランジスタＴ３のしきい値電圧以上となると、ＭＯＳトランジスタＴ３がＯＮとなり、主電流スイッチセル３２および電流検知セル３１のゲート電圧を下げる。これにより、主電流スイッチセル３２および電流検知セル３１がＯＦＦとなり、主電流Ｉ１の増大が抑制される。このように、ＭＯＳトランジスタＴ３のＯＮ／ＯＦＦ動作は、カレントセンス電流Ｉ２の電流量に基づいて行われている。
【００４３】
ここで、本実施の形態に係る半導体装置９０においては、主電流スイッチセル３２および電流検知セル３１が搭載された半導体基板８０上に抵抗部４３が設けられている。このため、抵抗部４３を半導体装置９０外部に配置した場合と比較すると、抵抗部４３とエミッタ電極２７との間の配線抵抗を低減させることができる。さらに、配線４１は配線５１よりも短く、配線４１自体の抵抗の低減も図られている。
【００４４】
このように、エミッタ電極２７から抵抗部４３までの配線抵抗を低減することで、カレントセンス電流Ｉ２を高精度に検出することができ、正確に過電流保護回路を駆動させることができる。
【００４５】
さらに、上述のように、電流検知セル３１と主電流スイッチセル３２とがｎ- ベース領域１２およびＰ型コレクタ領域１１を共有することで、電流検知セル３１のカレントセンス電流Ｉ２が主電流スイッチセル３２の主電流Ｉ１に正確に対応させることができ、主電流スイッチセル３２に過電流が生じた際に、ＭＯＳトランジスタＴ３を精度よく駆動させることができる。
【００４６】
図５は、検知用ボンディングパッド４７およびその周囲の構造の変形例を示す断面図である。この図５に示す例においては、主表面８０Ａ上には絶縁膜４２が形成され、絶縁膜４２の上面上には複数の分割絶縁部６５，６６，６７，６８が間隔をあけて形成されている。なお、各分割絶縁部６５，６６，６７，６８の抵抗値は、配線４１等の抵抗値よりも高くなっている。そして、各分割絶縁部６５，６６，６７，６８を覆うように層間絶縁膜４４が形成されている。
【００４７】
そして、配線端部４０と検知用ボンディングパッド４７との間には、複数の調整用ボンディングパッド８４，８５，８６が間隔をあけて形成されている。各調整用ボンディングパッド８４，８５，８６は、各分割絶縁部６５，６６，６７，６８を直列に接続している。各調整用ボンディングパッド８４，８５，８６は層間絶縁膜４４の上面上に位置しており、外方に開放されている。
【００４８】
そして、配線端部４０は、コンタクト７０によって分割絶縁部６５に接続され、分割絶縁部６５はコンタクト７１によって調整用ボンディングパッド８４に接続されている。調整用ボンディングパッド８４はコンタクト７２によって分割絶縁部６６に接続され、分割絶縁部６５と分割絶縁部６６は調整用ボンディングパッド８４およびコンタクト７１，７２によって直列に接続されている。
【００４９】
同様に、分割絶縁部６６と分割絶縁部６７とは、調整用ボンディングパッド８５およびコンタクト７３，７４によって直列に接続されている。そして、分割絶縁部６７と分割絶縁部６８とは、調整用ボンディングパッド８６およびコンタクト７５，７６によって直列に接続されている。そして、分割絶縁部６８がコンタクト７７によって検知用ボンディングパッド４７に接続され、分割絶縁部６５がコンタクト７０によって配線端部４０に接続されている。
【００５０】
このため、配線端部４０と検知用ボンディングパッド４７との間に、分割絶縁部６５〜６８および調整用ボンディングパッド８４〜８６が電気的に直列に接続されている。
【００５１】
図６は、上記図５に示された調整用ボンディングパッド８４〜８６および検知用ボンディングパッド４７等の概略構成を示す平面図である。
【００５２】
そして、この図６および上記図５に示すように、調整用ボンディングパッド８４〜８６および検知用ボンディングパッド４７は、外方に露出しており、外部からボンディングワイヤー（外部配線）を接続することができる。
【００５３】
そして、調整用ボンディングパッド８４，８５，８６および検知用ボンディングパッド４７のいずれかを選択してボンディングワイヤを半田付けすることで、図４に示す抵抗値Ｒｓを調整することができる。
【００５４】
これにより、半導体装置９０ごとに図４に示す抵抗値Ｒｓを調整することができ、半導体装置９０によってカレントセンス電流Ｉ２にばらつきが生じたとしても、所定以上の主電流Ｉ１が流れるときに、ＭＯＳトランジスタＴ３が駆動するように調整することができる。
【００５５】
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。
【産業上の利用可能性】
【００５６】
本発明は、ＩＧＶＴの過電流保護回路に好適である。
【符号の説明】
【００５７】
１１ Ｐ型コレクタ領域、１２ ベース領域、１３，２３ ｐ型ベース領域、１４，２４ エミッタ領域、１５ ゲート絶縁膜、１６ ゲート電極、１７，２７ エミッタ電極、１９ 金属コレクタ電極、２０，４４ 層間絶縁膜、２７ エミッタ電極、３１ 電流検知セル、３２ 主電流スイッチセル、４０ 配線端部、４１ 配線、４２ 絶縁膜、４３ 抵抗部、４５，４６ コンタクト部、４７ 検知用ボンディングパッド、５０ ゲート電極用パッド部、５１ 配線、６５，６６，６７，６８ 分割絶縁部、７０ コンタクト、８０ 半導体基板、８４，８５，８６ 調整用ボンディングパッド、９０ 半導体装置。
【特許請求の範囲】
【請求項１】
第１および第２主表面を有する半導体基板と、
前記半導体基板に形成された主電流セルと、
前記半導体基板に形成された検知セルと、
前記検知セルに接続されると共に、外部配線が接続される外部配線接続部と、
を備え、
前記主電流セルは、前記第１主表面に形成された第１電極と、前記第２主表面に形成された第２電極と、前記第１電極および前記第２電極の間を流れる主電流を制御する第３電極とを含み、
前記検知セルは、前記主電流セルから出力される電流量に対応する電流量の検知電流を出力する検知電極を含み、
前記外部配線接続部は、前記半導体基板に形成されると共に前記検知電極に接続された抵抗部と、前記半導体基板上に形成され、前記抵抗部に接続されたボンディングパッド部とを含む、半導体装置。
【請求項２】
前記抵抗部は、複数の分割抵抗部を含み、
前記分割抵抗部同士を直列に接続すると共に、前記外部配線を接続可能な分割パッド部をさらに備えた、請求項１に記載の半導体装置。
【請求項３】
前記主電流セルは、複数設けられ、
前記検知セルは、前記主電流セル間に位置する、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第３電極に接続された第３電極用配線と、
前記第３電極用配線によって前記第３電極に接続された第３電極用パッド部と、
前記外部配線接続部および前記検知電極を接続する検知電極用配線とをさらに備え、
前記検知電極用配線の長さは、前記第３電極用配線よりも短い、請求項１から請求項３のいずれかに記載の半導体装置。
【請求項１】
第１および第２主表面を有する半導体基板と、
前記半導体基板に形成された主電流セルと、
前記半導体基板に形成された検知セルと、
前記検知セルに接続されると共に、外部配線が接続される外部配線接続部と、
を備え、
前記主電流セルは、前記第１主表面に形成された第１電極と、前記第２主表面に形成された第２電極と、前記第１電極および前記第２電極の間を流れる主電流を制御する第３電極とを含み、
前記検知セルは、前記主電流セルから出力される電流量に対応する電流量の検知電流を出力する検知電極を含み、
前記外部配線接続部は、前記半導体基板に形成されると共に前記検知電極に接続された抵抗部と、前記半導体基板上に形成され、前記抵抗部に接続されたボンディングパッド部とを含む、半導体装置。
【請求項２】
前記抵抗部は、複数の分割抵抗部を含み、
前記分割抵抗部同士を直列に接続すると共に、前記外部配線を接続可能な分割パッド部をさらに備えた、請求項１に記載の半導体装置。
【請求項３】
前記主電流セルは、複数設けられ、
前記検知セルは、前記主電流セル間に位置する、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第３電極に接続された第３電極用配線と、
前記第３電極用配線によって前記第３電極に接続された第３電極用パッド部と、
前記外部配線接続部および前記検知電極を接続する検知電極用配線とをさらに備え、
前記検知電極用配線の長さは、前記第３電極用配線よりも短い、請求項１から請求項３のいずれかに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１９９１４９（Ｐ２０１０−１９９１４９Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−３９６１０（Ｐ２００９−３９６１０）
【出願日】平成２１年２月２３日（２００９．２．２３）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年２月２３日（２００９．２．２３）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]