半導体装置
【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】半導体基板１上に積層された複数の層間絶縁膜１６、１９、２２と、複数の層間絶縁膜１６、１９、２２の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッド２５と、複数の層間絶縁膜１６、１９、２２の間に形成される複数層の配線１２，１５、１８と、パッド２５のプローブ接触領域の直下の領域に形成され、前記層間絶縁膜２２が充填される非直線状スリットか孔の少なくとも一方を有する導電性パターンを有する応力緩和部４２とを有する。
【解決手段】半導体基板１上に積層された複数の層間絶縁膜１６、１９、２２と、複数の層間絶縁膜１６、１９、２２の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッド２５と、複数の層間絶縁膜１６、１９、２２の間に形成される複数層の配線１２，１５、１８と、パッド２５のプローブ接触領域の直下の領域に形成され、前記層間絶縁膜２２が充填される非直線状スリットか孔の少なくとも一方を有する導電性パターンを有する応力緩和部４２とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器等の高機能化や高性能化が求められており、これに伴って電子機器等に搭載される半導体装置の高集積化や高速化、大容量化が求められている。このため、半導体装置は、外部接続端子の数が増加すると共に、その大きさも縮小する傾向にある。
また、半導体装置の小型化に伴って、外部接続端子の配置間隔が狭くなったり、半導体装置を構成する半導体膜や絶縁膜などの膜厚が薄くなったりしている。さらに、半導体装置に含まれる素子の電気的特性を向上させることを目的として層間絶縁酸化膜に低誘電率膜を採用した場合には、層間絶縁酸化膜の機械的強度が低下することが知られている。
【０００３】
ここで、半導体装置の製造工程で実施される検査工程では、半導体装置の外部接続端子に試験用のプローブを所定の圧力で押し当てて、半導体装置と試験装置を電気的に導通状態にする必要がある。
しかしながら、近年の半導体装置では外部接続端子の配置間隔が狭くなっているので、それぞれの外部接続端子にプローブを適切な接触荷重で接触させることが困難になっている。この場合の適切な荷重とは、電気的な接触を得るために必要とされ、接触不良を生じない荷重以上で、且つ半導体装置が機械的に破壊しない程度の荷重である。
【０００４】
接触荷重が大きくなり過ぎると、外部接続端子の下層の層間絶縁酸化膜にクラックが生じたり、リーク電流が発生したりする原因になる可能性がある。半導体装置の小型化、高集積化に伴って、適切な接触荷重の範囲が狭くなる傾向にあるため、検査工程における接触不良の発生や層間絶縁酸化膜のクラック発生を抑制する必要があった。
【０００５】
そこで、従来の半導体装置では、導電性の外部接続端子の下部に１層の層間絶縁酸化膜及び導体層をダミーとして設け、さらに下層に存在する本来の層間絶縁酸化膜に生じる衝撃負荷を低減させるように構成していた。さらに、外部接続端子の下層の層間絶縁酸化膜への荷重をより低減させることを目的として、外部接続端子の下層の導体層に同じ形状の開口部を等間隔に配置することで、さらに下層の層間絶縁酸化膜への負荷を低減させるように構成していた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−６７６４５号公報
【特許文献２】特開平６−２４４２３５号公報
【特許文献３】特開平１０−６４９４５号公報
【特許文献４】特開２００７−２４２６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、外部接続端子の下層の導体層に開口部を有する導電性パターンを採用した場合には、層間絶縁酸化膜と導電性パターンの境界に応力が集中し、ここからクラックが生じ易かった。特に、導電性パターンをＣｕやＡｌ等で形成し、層間絶縁酸化膜をＳｉＯ２で形成した場合には、両者の縦弾性係数や横弾性係数の差が大きいことから、層間絶縁酸化膜と導電性パターンの境界に歪みが生じ易く、応力が集中によるクラックが発生し易かった。
本発明は、このような事情を鑑みてなされたものであり、信頼性の高い半導体装置を効率良く製造できるようにすることを主な目的とする。
【課題を解決するための手段】
【０００８】
本願の一観点によれば、半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、前記複数の層間絶縁膜の間に形成される複数層の配線と、前記パッドの前記プローブ接触領域の直下の領域に形成され、前記層間絶縁膜が充填される非直線状スリットと孔の少なくともいずれか一方を有する導電性パターンを有する応力緩和部とを有することを特徴とする半導体装置が提供される。
【０００９】
また、本発明の別の観点によれば、半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、前記複数の層間絶縁膜の間に形成される複数層の配線と、前記パッドの前記プローブ接触領域の直下の領域の全体に形成され、前記プローブ接触領域よりも広い導電膜、絶縁膜のいずれか一方からなる応力緩和部と、を有することを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
本発明によれば、パッドのプローブ接触領域の直下の領域に非直線状スリットと孔の少なくとも一方を設けることにより、プローブの応力により発生しやすいクラックの箇所を応力緩和部内に特定するとともに、それ以外の領域へのクラックの広がりを防止することができる。
また、パッドのプローブ接触領域の直下の領域の全体に設けられた応力緩和部により、プローブによる応力が配線等の導電性パターンの縁部に加わることを防止し、導電性パターンと絶縁膜、特に絶縁酸化膜の境界におけるクラックの発生を防止できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の構成を示す断面図である。
【図２】図２は、本発明の図１に示す半導体装置においてパッド部の下層の構造を説明する平面図である。
【図３】図３は、本発明の第１の実施の形態の変形例を示す図である。
【図４】図４は、本発明の第２の実施の形態に係る半導体装置においてパッド部の下層の構造を説明する平面図である。
【図５】図５は、本発明の第３の実施の形態に係る半導体装置の構成を示す断面図である。
【図６】図６は、本発明の図５に示す半導体装置においてパッド部の下層の構造を説明する平面図である。
【図７】図７は、本発明の第４の実施の形態に係る半導体装置の構成を示す断面図である。
【図８】図８は、本発明の図７に示す半導体装置においてパッド部の下層の構造を説明する平面図である。
【図９】図９は、本発明の第４の実施の形態の変形例に係る半導体装置の構成を示す断面図である。
【図１０】図１０は、本発明の図７に示す半導体装置においてパッド部の下層の構造を説明する平面図である。
【図１１】図１１は、本発明の第４の実施の形態の変形例に係る半導体装置においてパッド部の下層の構造を説明する平面図である。
【発明を実施するための最良の形態】
【００１２】
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
【００１３】
（第１実施の形態）
図１に本実施の形態に係る半導体装置の一部分の断面構造を示す。
半導体装置１は、シリコン等からなる半導体基板２の上に、トランジスタ３や図示を省略するその他の機能素子が形成され、その上に層間絶縁酸化膜と導体層を積層させることで多層配線層が形成されている。
【００１４】
より詳細には、半導体基板２の上には、半導体基板２に形成されたトランジスタ３のゲート電極４６と第１の導電性パターン１１とそれらを覆う第１層間絶縁酸化膜１２とを含んで第１層１４が形成されている。なお、第１の導電性パターン１１は、素子分離絶縁膜１ａ上にシリコン膜から形成され、配線となる。
【００１５】
また、第１層１４の上には、第２の導電性パターン１５と第２層間絶縁酸化膜１６を含んで第２層１７が形成されている。以降、第２層１７の上には、第３の導電性パターン１８と第３層間絶縁酸化膜１９を含む第３層２０が、第３層２０の上には、第４の導電性パターン２１と第４層間絶縁酸化膜２２を含む第４層２３が、それぞれ形成されている。そして、最上層には、導体層からなる外部接続端子であるパッド２５と、第４層間絶縁酸化膜２２を保護するカバー膜２６とが形成されている。第２、第３の導電性パターン１５、１８は配線であってもよい。また、第２〜第３の導電性パターン１５、１８、２１と同層には図示しない配線が形成されている。
【００１６】
各層間絶縁酸化膜１２，１６，１９，２２は、例えば、シリコン酸化膜で形成されている。シリコン酸化膜の代わりに、低誘電率絶縁材料や、ＳｉＯＣ、有機絶縁材料等で各層間絶縁酸化膜１２〜２２形成しても良い。各導電性パターン１１，１５，１８，２１は、例えば、ＣｕやＣｕの合金、ＡｌやＡｌの合金を用いて形成されている。カバー膜２６は、例えば、シリコン窒化膜から形成されている。
【００１７】
パッド２５は、例えば一辺の長さが４０μｍの正方形を有し、その表面や内部に開口部やスリットは形成されていない。パッド２５の底面の周縁部には、複数のプラグ３１が下から電気的に接続されている。プラグ３１は、第４層間絶縁酸化膜２２に形成したビアホールにＣｕ、Ｗなどの導電性物質を埋め込むことで形成されている。
【００１８】
図２に示すように、第４の導電性パターン２１は、パッド２５の下方に配置される部分に、導電性パターン４１，４２を有し、その中央には応力緩和部であるランド部４３が形成されている。導電性パターン４１，４２は、例えば、図示を省略する他の導電性パターンと電気的に接続されて回路を形成するために設けられている。
【００１９】
ランド部４３は、導電性パターン４１，４２との間に間隔を持たせて配置されており、電気的には接続されていない。ランド部４３と導電性パターン４１，４２の間には、第４層間絶縁酸化膜２２が埋め込まれている。ランド部４３の平面形状は、例えば直径が１０μｍ〜４０μｍの円形又はこれとほぼ同じ外形を有する楕円形になっている。ランド部４３は、図２の領域Ａで示されるような検査装置のプローブの先端がパッド２５と接触する面の面積より大きくなるように形成されている。
【００２０】
また、第２及び第３の導電性パターン１５，１８は、パッド２５の下方に配置され、同じ層には図示を省略するその他の導電性パターンを有する。パッド２５の下方に配置される導電性パターンは、回路の一部をなす導電性パターンであっても良いし、ダミーのパターンであっても良い。
【００２１】
ここで、第３層２０の第３層間絶縁酸化膜１９には、第３の導電性パターン１８と第４の導電性パターン２１を電気的に接続するプラグ３２が形成されている。同様に、第２層１７の第２層間絶縁酸化膜１６には、第２の導電性パターン１５と第３の導電性パターン１８を電気的に接続するプラグ３３が形成されている。第１層１４の第１層間絶縁酸化膜１２には、第１の導電性パターン１１と第２の導電性パターン１５を電気的に接続するプラグ３４が形成されている。
【００２２】
次に、半導体装置１の製造方法について説明する。
最初に、半導体基板２の表面にトランジスタ３のゲート電極４６を含む第１層１４を形成する。トランジスタ３を形成する工程では、半導体基板２に例えばｐ型不純物としてボロンを導入してｐウェル１３を形成する。さらに、半導体基板２の表面を熱酸化させてゲート絶縁膜４５を形成する。ゲート絶縁膜４５の上に非晶質又は多結晶のシリコン膜を形成し、レジスト膜を用いたドライエッチングによりシリコン膜をパターニングしてゲート電極４６を形成するとともに、第１の導電性パターン１１を形成する。
【００２３】
続いて、ゲート電極４６をマスクにしてイオン注入を行い、ゲート電極４６の両側の半導体基板２の表層にｎ型不純物、例えばリンを導入し、ソース／ドレインエクステンション４７を形成する。
この後、ゲート電極４６を含む半導体基板２の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極４６の両側部分のみを残して絶縁性サイドウィオール４８を形成する。絶縁膜には、例えばＣＶＤ法により形成された酸化シリコン膜が用いられる。
【００２４】
続いて、絶縁性サイドウォール４８とゲート電極４６をマスクにして半導体基板２の表層に砒素等のｎ型不純物を再びイオン注入し、各ゲート電極４６の両側方の半導体基板２に高濃度不純物拡散領域のソース／ドレイン領域４９を形成する。
さらに、ゲート電極４６を含む半導体基板２の上側全面に金属膜をスパッタ法により形成してから加熱することで、金属シリサイド層５０を形成する。
【００２５】
そして、図示を省略するその他の回路を形成すると、第１の導電性パターン１１が完成する。この後、第１の導電性パターン１１と、半導体基板２の露出している部分の全面に第１層間絶縁酸化膜１２を形成する。第１層間絶縁酸化膜１２は、例えば、プラズマ励起型化学気相成長（ＰＥＣＶＤ）法により形成される。
【００２６】
さらに、第１層間絶縁酸化膜１２の所定位置に、ビアホールをドライエッチング法により第１の導電性パターン１１に達するまで形成する。その後、ビアホールにＴａ、ＴｉＮやＴｉ等からなるバリアメタル膜をスパッタリングにより形成する。さらにその上に、導電膜としてＣｕやＷをスパッタリングすると、プラグ３４が形成される。このプラグ３４は、第２層１７が形成されたとき、第２の導電性パターン１５と電気的に接続される。
なお、トランジスタ３は、パッド２５の下方から外れた位置に形成しても良い。また、第１層１４では、トランジスタ３以外の素子を形成しても良い。
【００２７】
次に、第２層１７から第４層２３の形成方法について説明する。
第２層１７から第４層２３の各導電性パターン１５，１８，２１は、シングルダマシン
法、デュアルダマシン法等により形成される。
例えば、第２層１７では、層間絶縁酸化膜１６Ａを例えば、ＰＥＣＶＤ法により所定の厚さに形成する。その後、ドライエッチングを行って層間絶縁酸化膜１６Ａの所定位置に溝を形成し、この溝内に第２の導電性パターン１５を形成する導電性物質、例えばＴａバリア層、Ｃｕ層を順に埋め込む。この後、化学機械研磨（ＣＭＰ）法による研磨で、余分な導電性物質を除去すると、第２の導電性パターン１５が形成される。なお、第２の導電性パターン１５には、回路を形成する配線やパッド、素子などが必要に応じて含まれるものとする。
【００２８】
続いて、層間絶縁酸化膜１６Ａ及び第２の導電性パターン１５の上に、さらに図示しない薄い銅拡散防止膜を下地として有する層間絶縁酸化膜１６Ｂを例えば、ＰＥＣＶＤ法により所定の厚さに形成する。これら層間絶縁酸化膜１６Ａ，１６Ｂ等によって第２層間絶縁酸化膜１６が形成される。銅拡散防止膜としては、例えばシリコン窒化膜を形成する。
そして、第２層間絶縁酸化膜１６の所定位置にもプラグ３３を前記のプラグ３４と同様にして形成する。このプラグ３３は、その上に形成される第３の導電性パターン１８と電気的に接続される。
【００２９】
第３層２０及び第４層２３は、第２層１７と同様な工程で形成される。なお、第３層２０の第３層間絶縁酸化膜１９は、層間絶縁酸化膜１９Ａに第３の導電性パターン１８を埋め込んだ後、その上に図示しない薄い銅拡散防止膜を介して層間絶縁酸化膜１９Ｂを形成することで得られる。第４層２３の第４層間絶縁酸化膜２２は、層間絶縁酸化膜２２Ａに第４の導電性パターン２１を埋め込んだ後、その上に図示しない薄い銅拡散防止膜を介して層間絶縁酸化膜２２Ｂを形成することで得られる。
【００３０】
最上層のパッド２５を形成するときは、第４層間絶縁酸化膜２２上にレジストパターンを形成し、レジストパターンの開口部内に金属膜、例えばＡｌを例えばスパッタ法にて堆積させる。このパッド２５は、その周縁部分においてプラグ３１で電気的に接続される。
【００３１】
パッド２５の形成は、Ａｌを含む多層構造金属膜を形成した後に、レジストパターンをマスクにして多層構造金属膜をエッチングする方法であってもよい。
その後、第４層間絶縁酸化膜２２の上及びパッド２５の上にカバー膜２６を、例えばＰＥＣＶＤにより形成し、ドライエッチングでパッド２５上のカバー膜２６を除去し、パッド２５の上面の中央部分を露出させる。
【００３２】
このようにして製造した半導体装置１の検査を行うときは、検査装置のプローブをパッド２５に所定の圧力で押し当てる。１つの半導体装置１に対してパッド２５は複数形成されているので、複数のプローブでパッド２５に電圧を印加したり、パッド２５の電位を測定したりすることで、半導体装置１の動作を検査する。
【００３３】
この際、プローブは、パッド２５の中央部に押し当てられるように制御される。このため、プローブを押し当てたときに生じる荷重は、主にパッド２５の中央部に作用する。パッド２５の中央部の下方には、ランド部４３が形成されており、しかもランド部４３の面積は、プローブがパッド２５に接触する領域Ａの面積より大きい。したがって、パッド２５の下の第４層２３において、プローブが押し当てられた部分に相当する領域には、第４の導電性パターン２１と層間絶縁酸化膜２２との境界が存在しない。このため、第４層２３に作用する荷重は、主にランド部４３の内側に作用する。その結果、第４層２３において応力が集中することがなくなって、クラックが生じなくなる。
【００３４】
なお、プローブをパッド２５に押し付ける位置は、予め調整されているので、パッド２５の中央から大きくずれることはない。ランド部４３は、プローブの位置ずれも考慮した
大きさに形成されているので、第４層２３における応力集中を効果的に防止できる。
【００３５】
このように、この実施の形態では、パッド２５の下方に応力緩和部４３として導電性パターンからなるランド部４３を設けてプローブとパッド２５の接触部分の直下に第４の導電性パターン２１と層間絶縁酸化膜２２の双方が形成されないようにしたので、導電性パターンの周縁と層間絶縁膜の境界に応力が集中することがなくなってクラックの発生が防止される。
【００３６】
ここで、この実施の形態の変形例について図３を参照して説明する。
この変形例では、パッド２５の下方の第４層２３の第４の導電性パターン２１に、プローブの接触部分の直下の領域に導電性パターンを設けないことで応力緩和部５１を形成している。第４の導電性パターン２１のその他の領域には、導電性パターン４１，４２が形成されている。図３における応力緩和部５１は、第４層間絶縁膜２２から構成され、その周囲の少なくとも一部は導電パターン４１，４２に囲まれている。
【００３７】
検査時には、パッド２５の中央部にプローブが押し当てられる、これにより、パッド２５の中央部に荷重が作用し、パッド２５の下方の第４層２３の第４の導電性パターン２１の中央部分に荷重が作用する。第４の導電性パターン２１の中央部分には、導電性物質を有しない応力緩和部５１が形成されているので、この領域には導電性物質と層間絶縁酸化膜２２との境界は存在しない。このため、第４層２３において応力が集中することがなくなって、クラックが生じなくなる。
【００３８】
なお、図２に示すランド部４３及び図３に示す応力緩和部５１は、第４層２３だけでなく、第３層２０にも設けても良い。また、第４層２３が、パッド２５の下方の領域に導電性物質を有しない構造である場合や、パッド２５の下方の第４の導電性パターン２１に導電性物質と層間絶縁酸化膜２２との境界を有しない構成である場合には、第３層２０のみにランド部４３又は応力緩和部５１を形成しても良い。
【００３９】
（第２の実施の形態）
図４に、本実施の形態の半導体装置の第４層の平面図を示す。なお、この半導体装置の多層配線の構造は、図１と同様である。
第４層２３の第４の導電性パターン２１は、パッド２５の下方に配置されており、導電性パターン４１，４２が形成されている。さらに、導電性パターン４１，４２の一部を、他の部分より細かい、又は複雑な形状の導電性パターン４１Ａ、４２Ａにすることで応力緩和部６１が形成されている。
【００４０】
応力緩和部６１は、２つの導電性パターン４１Ａ，４２Ａの櫛歯状の縁部が層間絶縁酸化膜２２を介して互いに噛み合わされた構成を有する。換言すれば、櫛歯状の縁部の間の平面形状は非直線状、例えば波形状のスリットとなり、そのスリット内に層間絶縁酸化膜２２が充填されている。そのスリットは、配線間の間隔よりも狭く形成されている。
応力緩和部６１を形成する導電性パターン４１Ａ、４２Ａは、同じ電位になるもの、又は導電性パターン４１，４２同士が短絡しても半導体装置１の機能に影響を与えないパターンが用いられる。
【００４１】
ここで、応力緩和部６１は、プローブによって生じる応力を緩和するのに十分な大きさで形成されている。例えば、応力緩和部６１の長さは、外部のプローブがパッド２５に接触する領域Ａのうち一方向の長さに略等しい。
なお、応力緩和部６１は、応力が集中し易いことから、プローブがパッド２５に接触する領域Ａの長さより小さくても良い。また、応力緩和部６１の形成位置は、パッド２５の中央部に相当する位置、つまり第４の導電性パターン２１の中央部であっても良いが、応
力が集中し易いことから第４の導電性パターン２１の中央部からはずれた位置に形成しても良い。なお、第４層２３の下層である第３層２０では、応力緩和部６１の下方に相当する領域に電源配線やグラウンド配線等の導電性パターンは形成されない。
【００４２】
検査時には、パッド２５の中央部にプローブが押し当てられる。これにより、パッド２５の下方の第４層２３の第４の導電性パターン２１の中央部分に荷重がかかる。第４層２３には、縦弾性係数や横弾性係数の差が大きい導電性パターン４１Ａ、４２Ｂと層間絶縁酸化膜２２が形成されているので、同じ荷重がかかったときに両者の変形量が異なり、歪が生じ易くなっている。
【００４３】
特に、第４の導電性パターン２１に形成された応力緩和部６１は、他の領域より微細な導電性パターン４１Ａ、４２Ａの間にスリットが形成されているので、変形量の差に起因して生じる応力が集中し易い。このため、応力緩和部６１以外の領域の導電性パターン４１、４２と層間絶縁酸化膜２２との境界に作用する応力が低減される。
【００４４】
応力が集中する応力緩和部６１は、前記したように、同じ電位になるもの、又は導電性パターン４１Ａ、４２Ａ同士が短絡しても半導体装置１の機能に影響を与えないパターンなので、クラックが発生しても、スリット内でクラックが止まって外部に広がらないので、半導体装置１に故障が生じることはない。
【００４５】
従って、第４層２３の特定箇所で優先的にクラックが生じることで、その下の第３層２０の第３の導電性パターン１８の縁から第３層間絶縁膜１９にクラックが生じることはない。なお、プローブによって生じる応力が小さい場合には、応力緩和部６１にクラックが生じないこともある。
【００４６】
このように、この実施の形態では、応力緩和部６１として、応力が集中し易い領域に導電性パターン４１Ａ，４２Ａを形成したので、検査時に他の領域に応力が集中してクラックが生じることを防止できる。応力緩和部６１は、クラックが生じた場合であっても、半導体装置１の故障を防止できる。
【００４７】
なお、応力緩和部６１を形成するパターンは、導電性パターン４１Ａ、４２Ｂと第４層間絶縁酸化膜２２の境界が他の領域より長く、且つ微細に入り組んでいれば良く、図４の形状に限定されない。例えば、Ｌ字形のパターンや、円弧状のパターンを近接して配置することで応力緩和部６１を形成しても良い。また、回路を形成する導電性パターン４１，４２と電気的に接続されないパターンを用いて応力緩和部６１を形成しても良い。
【００４８】
（第３の実施の形態）
図５に、本実施の形態の半導体装置の多層配線の構造を示し、図６に第４層の平面図を示す。なお、図６では第３層間絶縁膜１９を省略して描いている。
第４層２３の第４の導電性パターン２１には、少なくとも１つのピラー７１が形成されている。ピラー７１は、第４の導電性パターン２１を貫通する貫通孔７２を形成し、ここに層間絶縁酸化膜２２Ｂを埋め込むことで形成されている。
【００４９】
その下の第３層２０の第３の導電性パターン１８には、第３の導電性パターン１８として配線パターン７３，７４，７５が形成されている。これら配線パターン７３〜７５は、平面視でピラー７１の直下に拡張部７３Ａ，７４Ａ，７５Ａが形成され、その面積はピラー７１の面積より大きくなっている。これら拡張部７３Ａ〜７５Ａと、ピラー７１によって応力緩和部７７が形成されている。
【００５０】
検査時には、パッド２５の中央部のパッド接触領域にプローブが押し当てられる、これ
により、パッド２５の中央部にかかった荷重が、パッド２５の直下の第４層２３内の第４の導電性パターン２１に作用する。第４層２３には、ピラー７１が設けられており、ピラー７１の外周によって導電性材料と層間絶縁酸化膜２２との境界が形成されている。そして、この境界の存在によって応力が発生し易くなっている。
【００５１】
ここで、ピラー７１の直下に配置される第３層２０内の第３の導電性パターン１８では、配線パターン７３〜７５にピラー７１の面積より大きい拡張部７３Ａ〜７５Ａが設けられている。つまりピラー７１の直下には、導電性パターンと第３層間絶縁酸化膜１９の境界が配置されていない。
このように、ピラー７１の直下に、変形し難い導電性パターンからなる拡張部７３Ａ〜７５Ａを配置することで、第４層２３における第４の導電性パターン２１と第４層間絶縁酸化膜２２の間の歪みの差が減少させられる。その結果、その直下の第３層２０及び第４層２３におけるクラックの発生が抑制される。
【００５２】
この実施の形態では、第４の導電性パターン２１にピラー７１を設けることで、クラックが生じ易くなった構造において、ピラー７１の直下に導電性パターン１８と第３層間絶縁酸化膜１９の境界が配置されないよう導電性パターンを形成したので、検査時のクラックの発生を防止できる。これにより、半導体装置１の故障が防止される。
【００５３】
（第４の実施の形態）
図７に、本実施の形態の半導体装置の多層配線の構造を示し、図８に第４層の平面図を示す。なお、図８では、第３層間絶縁酸化膜１９を省略して描いている。
第４層２３の第４の導電性パターン２１には貫通孔７２が複数形成され、それぞれの貫通孔７２には第４の層間絶縁酸化膜２２を埋め込んだピラー７１が形成されている。貫通孔７２の上面での対角線の長さ、即ち外径は、第３の実施形態と同様に、配線間隔よりも狭く形成される。
【００５４】
さらに、第４の導電性パターン２１では、ピラー７１が他の領域より集中して配置された所定の領域、つまり隣り合うピラー７１同士の配置間隔が他の領域のピラー７１の配置間隔より狭い領域があり、この領域が第１の応力緩和部８１になっている。第１の応力緩和部８１の直下の領域の第３層２０では、電源やグラウンド等の導電性パターンは形成されず、第１の応力緩和部８１の一部となっている。
【００５５】
一方、第４の導電性パターン２１において、第１の応力緩和部８１以外の領域のピラー７１と、このピラー７１の直下の導電性パターン８２，８３，８４の拡張部８２Ａ，８３Ａ，８４Ａとによって、第２の応力緩和部８５が形成されている。第２の応力緩和部８５を構成する導電性パターン８２〜８４の拡張部８２Ａ〜８４Ａは、ピラー７１の直下に形成され、平面視における面積がピラー７１の面積より大きくなっている。
なお、第４層２３の第４の導電性パターン２１に形成されたピラー７１は、第１の応力緩和部８１又は第２の応力緩和部８５のいずれかを形成しているが、第４の導電性パターン２１はこれら応力緩和部８１，８５を形成しないピラー７１を有しても良い。
【００５６】
検査時には、パッド２５の中央部の領域にプローブが押し当てられる、これにより、パッド２５の中央部にかけられた荷重が、パッド２５の下方の第４層２３の第４の導電性パターン２１に作用する。第４層２３では、第４の導電性パターン２１とピラー７１の境界に応力が生じる。第１の応力緩和部８１では、ピラー７１が密集して配置されており、導電性物質と層間絶縁酸化膜２２Ｂの境界が密集している。このため、第１の応力緩和部８１においてクラックの発生が優先的に誘発される。これにより、他の領域に生じる応力を低減させられる。
また、第２の応力緩和部８５では、応力がその下層の第３層２０の第３の導電性パター
ン１８にも作用する。第３層２０のピラー７１の直下の領域及びその周辺には、導電性物質と層間絶縁酸化膜１９の境界が配置されていないので、クラックが生じることはない。
【００５７】
この実施の形態では、第４の導電性パターン２１にピラー７１を形成した構成において、第１の応力緩和部８１によってクラックの発生を誘発することで他の領域にクラックを生じ難くしたので、検査時の大きなクラックの発生を防止できる。さらに、第２の応力緩和部８５を設けて、ピラー７１の直ぐ下の層に導電性物質と層間絶縁酸化膜１９の境界が配置されないようしたので、検査時のクラックの発生を防止できる。これらにより、半導体装置１のクラックによる故障が防止される。なお、半導体装置１は、第１の応力緩和部８１のみを設けても良い。
【００５８】
ここで、図９及び図１０を参照して本実施の形態の変形例について説明する。
この半導体装置１において、第４層２３の第４の導電性パターン２１には複数のピラー７１，９１が形成されている。第１の応力緩和部９２を形成するピラー９１は、第４の導電性パターン２１における他の領域のピラー７１よりも平面視における面積が小さくなっている。
【００５９】
また、第１の応力緩和部９２におけるピラー９１の配置間隔は、第４の導電性パターン２１における他の領域のピラー７１同士の配置間隔より狭い。さらに、ピラー９１の配置間隔は、図８に示す第１の応力緩和部８１におけるピラー７１の配置間隔より狭い。さらに、他の領域のピラー７１と、その下層の配線パターン８２〜８４の拡張部８２Ａ〜８４Ａとの間には、第２の応力緩和部８５が形成されている。
【００６０】
第１の応力緩和部９２では、導電膜と層間絶縁酸化膜２２との境界が、より細かく配置されているので、クラックの発生を図８に示す構成よりさらに誘発し易い。このため、検査時の大きなクラックの発生をさらに防止できる。
【００６１】
なお、第１の応力緩和部９２の形成位置は、プローブが押し当てられるパッド２５の中央部の直下に形成しても良いし、中央部から外れた位置でも良い。これは、第１の応力緩和部９２は応力を集中させ易いので、必ずしも第４の導電性パターン２１の導電性パターン２１Ａの中央部に配置しなくても良いためである。また、第１の応力緩和部９２がプローブにより生じる応力を十分に緩和できる大きさの場合には、第２の応力緩和部８５を形成しなくても良い。
【００６２】
また、図１１に示すように、第４の導電性パターン２１のうち大きさが異なる２種類のピラー７１，９５を２つの領域に分けて形成し、それぞれの領域においてピラー７１，９５を略等間隔に配置しても良い。この場合には、平面視における面積が小さいピラー９５が配置された領域が第１の応力緩和部９６になる。
【００６３】
図１１の例では、第１の応力緩和部９６を形成するピラー９５の配置間隔は、第２の応力緩和部の領域のピラー７１より小さい。しかしながら、ピラー９５の配置間隔とピラー７１の配置間隔を略同じにしても良い。さらに、第１の応力緩和部９６は、ピラー７１を狭い間隔で配置することで形成しても良い。
【００６４】
なお、上記した各実施形態において、第４の導電パターン２１の上に他の導電パターンが形成されてもよい。また、プローブ接触による亀裂の発生を防止するためには、第４の導電性パターン２１は、パッド２５を含めて上から二層目又は三層目の導電パターンであることが好ましい。
【００６５】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概
念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
【００６６】
以下に、実施の形態の特徴を付記する。
（付記１） 半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、前記複数の層間絶縁膜の間に形成される複数層の配線と、前記パッドの前記プローブ接触領域の直下の領域に形成され、前記層間絶縁膜が充填される非直線状スリットと孔の少なくともいずれか一方を有する導電性パターンを有する応力緩和部とを有することを特徴とする半導体装置。
（付記２） 前記孔の直下には、前記孔よりも大きな導電パターンが形成されていることを特徴とする付記１に記載の半導体装置。
（付記３） 前記導電パターンは、前記配線の一部であることを特徴とする付記２に記載の半導体装置。
（付記４） 前記孔は、前記導電パターンから１層下の前記配線と、該１層下の前記配線と同じ層の他の導電パターンに重ならない領域に集合して複数形成されていることを特徴とする付記１に記載の半導体装置。
（付記５） 前記孔は密度分布が異なる状態に複数形成されていることを特徴とする付記１に記載の半導体装置。
（付記６） 前記スリットの平面形状は、波形状であることを特徴とする付記１に記載の半導体装置。
（付記７） 半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、前記複数の層間絶縁膜の間に形成される複数層の配線と、前記パッドの前記プローブ接触領域の直下の領域の全体に形成され、前記プローブ接触領域よりも広い導電膜、絶縁膜のいずれか一方からなる応力緩和部と、を有することを特徴とする半導体装置。
（付記８） 前記応力緩和部は、外周が絶縁膜に囲まれた導電膜であることを特徴とする付記７に記載の半導体装置。
（付記９） 前記応力緩和部は、外周の少なくとも一部が導電膜に囲まれた絶縁膜であることを特徴とする付記７に記載の半導体装置。
（付記１０） 前記応力緩和部は、上から二層目又は三層目の導電パターンと同層であることを特徴とする付記１乃至付記９のいずれか１つに記載の半導体装置。
【符号の説明】
【００６７】
１ 半導体装置
２ 半導体基板
３ トランジスタ
１１，１５，１８，２１ 導電性パターン
１２ 第１層間絶縁酸化膜
１４ 第１層
１６ 第２層間絶縁酸化膜
１７ 第２層
１９ 第３層間絶縁酸化膜
２０ 第３層
２２ 第４層間絶縁酸化膜
２３ 第４層
２５ パッド
４１，４１Ａ，４２，４２Ａ，７３，７４，７５，８２，８３，８４ 導電性パターン
４３ ランド部（応力緩和部）
５１，６１，７７，９５ 応力緩和部
７１，９１ ピラー
７２ 貫通孔
７３Ａ，７４Ａ，７５Ａ，８２Ａ，８４Ａ 部分
８１，９２，９５ 第１の応力緩和部
８５ 第２の応力緩和部
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器等の高機能化や高性能化が求められており、これに伴って電子機器等に搭載される半導体装置の高集積化や高速化、大容量化が求められている。このため、半導体装置は、外部接続端子の数が増加すると共に、その大きさも縮小する傾向にある。
また、半導体装置の小型化に伴って、外部接続端子の配置間隔が狭くなったり、半導体装置を構成する半導体膜や絶縁膜などの膜厚が薄くなったりしている。さらに、半導体装置に含まれる素子の電気的特性を向上させることを目的として層間絶縁酸化膜に低誘電率膜を採用した場合には、層間絶縁酸化膜の機械的強度が低下することが知られている。
【０００３】
ここで、半導体装置の製造工程で実施される検査工程では、半導体装置の外部接続端子に試験用のプローブを所定の圧力で押し当てて、半導体装置と試験装置を電気的に導通状態にする必要がある。
しかしながら、近年の半導体装置では外部接続端子の配置間隔が狭くなっているので、それぞれの外部接続端子にプローブを適切な接触荷重で接触させることが困難になっている。この場合の適切な荷重とは、電気的な接触を得るために必要とされ、接触不良を生じない荷重以上で、且つ半導体装置が機械的に破壊しない程度の荷重である。
【０００４】
接触荷重が大きくなり過ぎると、外部接続端子の下層の層間絶縁酸化膜にクラックが生じたり、リーク電流が発生したりする原因になる可能性がある。半導体装置の小型化、高集積化に伴って、適切な接触荷重の範囲が狭くなる傾向にあるため、検査工程における接触不良の発生や層間絶縁酸化膜のクラック発生を抑制する必要があった。
【０００５】
そこで、従来の半導体装置では、導電性の外部接続端子の下部に１層の層間絶縁酸化膜及び導体層をダミーとして設け、さらに下層に存在する本来の層間絶縁酸化膜に生じる衝撃負荷を低減させるように構成していた。さらに、外部接続端子の下層の層間絶縁酸化膜への荷重をより低減させることを目的として、外部接続端子の下層の導体層に同じ形状の開口部を等間隔に配置することで、さらに下層の層間絶縁酸化膜への負荷を低減させるように構成していた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−６７６４５号公報
【特許文献２】特開平６−２４４２３５号公報
【特許文献３】特開平１０−６４９４５号公報
【特許文献４】特開２００７−２４２６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、外部接続端子の下層の導体層に開口部を有する導電性パターンを採用した場合には、層間絶縁酸化膜と導電性パターンの境界に応力が集中し、ここからクラックが生じ易かった。特に、導電性パターンをＣｕやＡｌ等で形成し、層間絶縁酸化膜をＳｉＯ２で形成した場合には、両者の縦弾性係数や横弾性係数の差が大きいことから、層間絶縁酸化膜と導電性パターンの境界に歪みが生じ易く、応力が集中によるクラックが発生し易かった。
本発明は、このような事情を鑑みてなされたものであり、信頼性の高い半導体装置を効率良く製造できるようにすることを主な目的とする。
【課題を解決するための手段】
【０００８】
本願の一観点によれば、半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、前記複数の層間絶縁膜の間に形成される複数層の配線と、前記パッドの前記プローブ接触領域の直下の領域に形成され、前記層間絶縁膜が充填される非直線状スリットと孔の少なくともいずれか一方を有する導電性パターンを有する応力緩和部とを有することを特徴とする半導体装置が提供される。
【０００９】
また、本発明の別の観点によれば、半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、前記複数の層間絶縁膜の間に形成される複数層の配線と、前記パッドの前記プローブ接触領域の直下の領域の全体に形成され、前記プローブ接触領域よりも広い導電膜、絶縁膜のいずれか一方からなる応力緩和部と、を有することを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
本発明によれば、パッドのプローブ接触領域の直下の領域に非直線状スリットと孔の少なくとも一方を設けることにより、プローブの応力により発生しやすいクラックの箇所を応力緩和部内に特定するとともに、それ以外の領域へのクラックの広がりを防止することができる。
また、パッドのプローブ接触領域の直下の領域の全体に設けられた応力緩和部により、プローブによる応力が配線等の導電性パターンの縁部に加わることを防止し、導電性パターンと絶縁膜、特に絶縁酸化膜の境界におけるクラックの発生を防止できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の構成を示す断面図である。
【図２】図２は、本発明の図１に示す半導体装置においてパッド部の下層の構造を説明する平面図である。
【図３】図３は、本発明の第１の実施の形態の変形例を示す図である。
【図４】図４は、本発明の第２の実施の形態に係る半導体装置においてパッド部の下層の構造を説明する平面図である。
【図５】図５は、本発明の第３の実施の形態に係る半導体装置の構成を示す断面図である。
【図６】図６は、本発明の図５に示す半導体装置においてパッド部の下層の構造を説明する平面図である。
【図７】図７は、本発明の第４の実施の形態に係る半導体装置の構成を示す断面図である。
【図８】図８は、本発明の図７に示す半導体装置においてパッド部の下層の構造を説明する平面図である。
【図９】図９は、本発明の第４の実施の形態の変形例に係る半導体装置の構成を示す断面図である。
【図１０】図１０は、本発明の図７に示す半導体装置においてパッド部の下層の構造を説明する平面図である。
【図１１】図１１は、本発明の第４の実施の形態の変形例に係る半導体装置においてパッド部の下層の構造を説明する平面図である。
【発明を実施するための最良の形態】
【００１２】
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
【００１３】
（第１実施の形態）
図１に本実施の形態に係る半導体装置の一部分の断面構造を示す。
半導体装置１は、シリコン等からなる半導体基板２の上に、トランジスタ３や図示を省略するその他の機能素子が形成され、その上に層間絶縁酸化膜と導体層を積層させることで多層配線層が形成されている。
【００１４】
より詳細には、半導体基板２の上には、半導体基板２に形成されたトランジスタ３のゲート電極４６と第１の導電性パターン１１とそれらを覆う第１層間絶縁酸化膜１２とを含んで第１層１４が形成されている。なお、第１の導電性パターン１１は、素子分離絶縁膜１ａ上にシリコン膜から形成され、配線となる。
【００１５】
また、第１層１４の上には、第２の導電性パターン１５と第２層間絶縁酸化膜１６を含んで第２層１７が形成されている。以降、第２層１７の上には、第３の導電性パターン１８と第３層間絶縁酸化膜１９を含む第３層２０が、第３層２０の上には、第４の導電性パターン２１と第４層間絶縁酸化膜２２を含む第４層２３が、それぞれ形成されている。そして、最上層には、導体層からなる外部接続端子であるパッド２５と、第４層間絶縁酸化膜２２を保護するカバー膜２６とが形成されている。第２、第３の導電性パターン１５、１８は配線であってもよい。また、第２〜第３の導電性パターン１５、１８、２１と同層には図示しない配線が形成されている。
【００１６】
各層間絶縁酸化膜１２，１６，１９，２２は、例えば、シリコン酸化膜で形成されている。シリコン酸化膜の代わりに、低誘電率絶縁材料や、ＳｉＯＣ、有機絶縁材料等で各層間絶縁酸化膜１２〜２２形成しても良い。各導電性パターン１１，１５，１８，２１は、例えば、ＣｕやＣｕの合金、ＡｌやＡｌの合金を用いて形成されている。カバー膜２６は、例えば、シリコン窒化膜から形成されている。
【００１７】
パッド２５は、例えば一辺の長さが４０μｍの正方形を有し、その表面や内部に開口部やスリットは形成されていない。パッド２５の底面の周縁部には、複数のプラグ３１が下から電気的に接続されている。プラグ３１は、第４層間絶縁酸化膜２２に形成したビアホールにＣｕ、Ｗなどの導電性物質を埋め込むことで形成されている。
【００１８】
図２に示すように、第４の導電性パターン２１は、パッド２５の下方に配置される部分に、導電性パターン４１，４２を有し、その中央には応力緩和部であるランド部４３が形成されている。導電性パターン４１，４２は、例えば、図示を省略する他の導電性パターンと電気的に接続されて回路を形成するために設けられている。
【００１９】
ランド部４３は、導電性パターン４１，４２との間に間隔を持たせて配置されており、電気的には接続されていない。ランド部４３と導電性パターン４１，４２の間には、第４層間絶縁酸化膜２２が埋め込まれている。ランド部４３の平面形状は、例えば直径が１０μｍ〜４０μｍの円形又はこれとほぼ同じ外形を有する楕円形になっている。ランド部４３は、図２の領域Ａで示されるような検査装置のプローブの先端がパッド２５と接触する面の面積より大きくなるように形成されている。
【００２０】
また、第２及び第３の導電性パターン１５，１８は、パッド２５の下方に配置され、同じ層には図示を省略するその他の導電性パターンを有する。パッド２５の下方に配置される導電性パターンは、回路の一部をなす導電性パターンであっても良いし、ダミーのパターンであっても良い。
【００２１】
ここで、第３層２０の第３層間絶縁酸化膜１９には、第３の導電性パターン１８と第４の導電性パターン２１を電気的に接続するプラグ３２が形成されている。同様に、第２層１７の第２層間絶縁酸化膜１６には、第２の導電性パターン１５と第３の導電性パターン１８を電気的に接続するプラグ３３が形成されている。第１層１４の第１層間絶縁酸化膜１２には、第１の導電性パターン１１と第２の導電性パターン１５を電気的に接続するプラグ３４が形成されている。
【００２２】
次に、半導体装置１の製造方法について説明する。
最初に、半導体基板２の表面にトランジスタ３のゲート電極４６を含む第１層１４を形成する。トランジスタ３を形成する工程では、半導体基板２に例えばｐ型不純物としてボロンを導入してｐウェル１３を形成する。さらに、半導体基板２の表面を熱酸化させてゲート絶縁膜４５を形成する。ゲート絶縁膜４５の上に非晶質又は多結晶のシリコン膜を形成し、レジスト膜を用いたドライエッチングによりシリコン膜をパターニングしてゲート電極４６を形成するとともに、第１の導電性パターン１１を形成する。
【００２３】
続いて、ゲート電極４６をマスクにしてイオン注入を行い、ゲート電極４６の両側の半導体基板２の表層にｎ型不純物、例えばリンを導入し、ソース／ドレインエクステンション４７を形成する。
この後、ゲート電極４６を含む半導体基板２の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極４６の両側部分のみを残して絶縁性サイドウィオール４８を形成する。絶縁膜には、例えばＣＶＤ法により形成された酸化シリコン膜が用いられる。
【００２４】
続いて、絶縁性サイドウォール４８とゲート電極４６をマスクにして半導体基板２の表層に砒素等のｎ型不純物を再びイオン注入し、各ゲート電極４６の両側方の半導体基板２に高濃度不純物拡散領域のソース／ドレイン領域４９を形成する。
さらに、ゲート電極４６を含む半導体基板２の上側全面に金属膜をスパッタ法により形成してから加熱することで、金属シリサイド層５０を形成する。
【００２５】
そして、図示を省略するその他の回路を形成すると、第１の導電性パターン１１が完成する。この後、第１の導電性パターン１１と、半導体基板２の露出している部分の全面に第１層間絶縁酸化膜１２を形成する。第１層間絶縁酸化膜１２は、例えば、プラズマ励起型化学気相成長（ＰＥＣＶＤ）法により形成される。
【００２６】
さらに、第１層間絶縁酸化膜１２の所定位置に、ビアホールをドライエッチング法により第１の導電性パターン１１に達するまで形成する。その後、ビアホールにＴａ、ＴｉＮやＴｉ等からなるバリアメタル膜をスパッタリングにより形成する。さらにその上に、導電膜としてＣｕやＷをスパッタリングすると、プラグ３４が形成される。このプラグ３４は、第２層１７が形成されたとき、第２の導電性パターン１５と電気的に接続される。
なお、トランジスタ３は、パッド２５の下方から外れた位置に形成しても良い。また、第１層１４では、トランジスタ３以外の素子を形成しても良い。
【００２７】
次に、第２層１７から第４層２３の形成方法について説明する。
第２層１７から第４層２３の各導電性パターン１５，１８，２１は、シングルダマシン
法、デュアルダマシン法等により形成される。
例えば、第２層１７では、層間絶縁酸化膜１６Ａを例えば、ＰＥＣＶＤ法により所定の厚さに形成する。その後、ドライエッチングを行って層間絶縁酸化膜１６Ａの所定位置に溝を形成し、この溝内に第２の導電性パターン１５を形成する導電性物質、例えばＴａバリア層、Ｃｕ層を順に埋め込む。この後、化学機械研磨（ＣＭＰ）法による研磨で、余分な導電性物質を除去すると、第２の導電性パターン１５が形成される。なお、第２の導電性パターン１５には、回路を形成する配線やパッド、素子などが必要に応じて含まれるものとする。
【００２８】
続いて、層間絶縁酸化膜１６Ａ及び第２の導電性パターン１５の上に、さらに図示しない薄い銅拡散防止膜を下地として有する層間絶縁酸化膜１６Ｂを例えば、ＰＥＣＶＤ法により所定の厚さに形成する。これら層間絶縁酸化膜１６Ａ，１６Ｂ等によって第２層間絶縁酸化膜１６が形成される。銅拡散防止膜としては、例えばシリコン窒化膜を形成する。
そして、第２層間絶縁酸化膜１６の所定位置にもプラグ３３を前記のプラグ３４と同様にして形成する。このプラグ３３は、その上に形成される第３の導電性パターン１８と電気的に接続される。
【００２９】
第３層２０及び第４層２３は、第２層１７と同様な工程で形成される。なお、第３層２０の第３層間絶縁酸化膜１９は、層間絶縁酸化膜１９Ａに第３の導電性パターン１８を埋め込んだ後、その上に図示しない薄い銅拡散防止膜を介して層間絶縁酸化膜１９Ｂを形成することで得られる。第４層２３の第４層間絶縁酸化膜２２は、層間絶縁酸化膜２２Ａに第４の導電性パターン２１を埋め込んだ後、その上に図示しない薄い銅拡散防止膜を介して層間絶縁酸化膜２２Ｂを形成することで得られる。
【００３０】
最上層のパッド２５を形成するときは、第４層間絶縁酸化膜２２上にレジストパターンを形成し、レジストパターンの開口部内に金属膜、例えばＡｌを例えばスパッタ法にて堆積させる。このパッド２５は、その周縁部分においてプラグ３１で電気的に接続される。
【００３１】
パッド２５の形成は、Ａｌを含む多層構造金属膜を形成した後に、レジストパターンをマスクにして多層構造金属膜をエッチングする方法であってもよい。
その後、第４層間絶縁酸化膜２２の上及びパッド２５の上にカバー膜２６を、例えばＰＥＣＶＤにより形成し、ドライエッチングでパッド２５上のカバー膜２６を除去し、パッド２５の上面の中央部分を露出させる。
【００３２】
このようにして製造した半導体装置１の検査を行うときは、検査装置のプローブをパッド２５に所定の圧力で押し当てる。１つの半導体装置１に対してパッド２５は複数形成されているので、複数のプローブでパッド２５に電圧を印加したり、パッド２５の電位を測定したりすることで、半導体装置１の動作を検査する。
【００３３】
この際、プローブは、パッド２５の中央部に押し当てられるように制御される。このため、プローブを押し当てたときに生じる荷重は、主にパッド２５の中央部に作用する。パッド２５の中央部の下方には、ランド部４３が形成されており、しかもランド部４３の面積は、プローブがパッド２５に接触する領域Ａの面積より大きい。したがって、パッド２５の下の第４層２３において、プローブが押し当てられた部分に相当する領域には、第４の導電性パターン２１と層間絶縁酸化膜２２との境界が存在しない。このため、第４層２３に作用する荷重は、主にランド部４３の内側に作用する。その結果、第４層２３において応力が集中することがなくなって、クラックが生じなくなる。
【００３４】
なお、プローブをパッド２５に押し付ける位置は、予め調整されているので、パッド２５の中央から大きくずれることはない。ランド部４３は、プローブの位置ずれも考慮した
大きさに形成されているので、第４層２３における応力集中を効果的に防止できる。
【００３５】
このように、この実施の形態では、パッド２５の下方に応力緩和部４３として導電性パターンからなるランド部４３を設けてプローブとパッド２５の接触部分の直下に第４の導電性パターン２１と層間絶縁酸化膜２２の双方が形成されないようにしたので、導電性パターンの周縁と層間絶縁膜の境界に応力が集中することがなくなってクラックの発生が防止される。
【００３６】
ここで、この実施の形態の変形例について図３を参照して説明する。
この変形例では、パッド２５の下方の第４層２３の第４の導電性パターン２１に、プローブの接触部分の直下の領域に導電性パターンを設けないことで応力緩和部５１を形成している。第４の導電性パターン２１のその他の領域には、導電性パターン４１，４２が形成されている。図３における応力緩和部５１は、第４層間絶縁膜２２から構成され、その周囲の少なくとも一部は導電パターン４１，４２に囲まれている。
【００３７】
検査時には、パッド２５の中央部にプローブが押し当てられる、これにより、パッド２５の中央部に荷重が作用し、パッド２５の下方の第４層２３の第４の導電性パターン２１の中央部分に荷重が作用する。第４の導電性パターン２１の中央部分には、導電性物質を有しない応力緩和部５１が形成されているので、この領域には導電性物質と層間絶縁酸化膜２２との境界は存在しない。このため、第４層２３において応力が集中することがなくなって、クラックが生じなくなる。
【００３８】
なお、図２に示すランド部４３及び図３に示す応力緩和部５１は、第４層２３だけでなく、第３層２０にも設けても良い。また、第４層２３が、パッド２５の下方の領域に導電性物質を有しない構造である場合や、パッド２５の下方の第４の導電性パターン２１に導電性物質と層間絶縁酸化膜２２との境界を有しない構成である場合には、第３層２０のみにランド部４３又は応力緩和部５１を形成しても良い。
【００３９】
（第２の実施の形態）
図４に、本実施の形態の半導体装置の第４層の平面図を示す。なお、この半導体装置の多層配線の構造は、図１と同様である。
第４層２３の第４の導電性パターン２１は、パッド２５の下方に配置されており、導電性パターン４１，４２が形成されている。さらに、導電性パターン４１，４２の一部を、他の部分より細かい、又は複雑な形状の導電性パターン４１Ａ、４２Ａにすることで応力緩和部６１が形成されている。
【００４０】
応力緩和部６１は、２つの導電性パターン４１Ａ，４２Ａの櫛歯状の縁部が層間絶縁酸化膜２２を介して互いに噛み合わされた構成を有する。換言すれば、櫛歯状の縁部の間の平面形状は非直線状、例えば波形状のスリットとなり、そのスリット内に層間絶縁酸化膜２２が充填されている。そのスリットは、配線間の間隔よりも狭く形成されている。
応力緩和部６１を形成する導電性パターン４１Ａ、４２Ａは、同じ電位になるもの、又は導電性パターン４１，４２同士が短絡しても半導体装置１の機能に影響を与えないパターンが用いられる。
【００４１】
ここで、応力緩和部６１は、プローブによって生じる応力を緩和するのに十分な大きさで形成されている。例えば、応力緩和部６１の長さは、外部のプローブがパッド２５に接触する領域Ａのうち一方向の長さに略等しい。
なお、応力緩和部６１は、応力が集中し易いことから、プローブがパッド２５に接触する領域Ａの長さより小さくても良い。また、応力緩和部６１の形成位置は、パッド２５の中央部に相当する位置、つまり第４の導電性パターン２１の中央部であっても良いが、応
力が集中し易いことから第４の導電性パターン２１の中央部からはずれた位置に形成しても良い。なお、第４層２３の下層である第３層２０では、応力緩和部６１の下方に相当する領域に電源配線やグラウンド配線等の導電性パターンは形成されない。
【００４２】
検査時には、パッド２５の中央部にプローブが押し当てられる。これにより、パッド２５の下方の第４層２３の第４の導電性パターン２１の中央部分に荷重がかかる。第４層２３には、縦弾性係数や横弾性係数の差が大きい導電性パターン４１Ａ、４２Ｂと層間絶縁酸化膜２２が形成されているので、同じ荷重がかかったときに両者の変形量が異なり、歪が生じ易くなっている。
【００４３】
特に、第４の導電性パターン２１に形成された応力緩和部６１は、他の領域より微細な導電性パターン４１Ａ、４２Ａの間にスリットが形成されているので、変形量の差に起因して生じる応力が集中し易い。このため、応力緩和部６１以外の領域の導電性パターン４１、４２と層間絶縁酸化膜２２との境界に作用する応力が低減される。
【００４４】
応力が集中する応力緩和部６１は、前記したように、同じ電位になるもの、又は導電性パターン４１Ａ、４２Ａ同士が短絡しても半導体装置１の機能に影響を与えないパターンなので、クラックが発生しても、スリット内でクラックが止まって外部に広がらないので、半導体装置１に故障が生じることはない。
【００４５】
従って、第４層２３の特定箇所で優先的にクラックが生じることで、その下の第３層２０の第３の導電性パターン１８の縁から第３層間絶縁膜１９にクラックが生じることはない。なお、プローブによって生じる応力が小さい場合には、応力緩和部６１にクラックが生じないこともある。
【００４６】
このように、この実施の形態では、応力緩和部６１として、応力が集中し易い領域に導電性パターン４１Ａ，４２Ａを形成したので、検査時に他の領域に応力が集中してクラックが生じることを防止できる。応力緩和部６１は、クラックが生じた場合であっても、半導体装置１の故障を防止できる。
【００４７】
なお、応力緩和部６１を形成するパターンは、導電性パターン４１Ａ、４２Ｂと第４層間絶縁酸化膜２２の境界が他の領域より長く、且つ微細に入り組んでいれば良く、図４の形状に限定されない。例えば、Ｌ字形のパターンや、円弧状のパターンを近接して配置することで応力緩和部６１を形成しても良い。また、回路を形成する導電性パターン４１，４２と電気的に接続されないパターンを用いて応力緩和部６１を形成しても良い。
【００４８】
（第３の実施の形態）
図５に、本実施の形態の半導体装置の多層配線の構造を示し、図６に第４層の平面図を示す。なお、図６では第３層間絶縁膜１９を省略して描いている。
第４層２３の第４の導電性パターン２１には、少なくとも１つのピラー７１が形成されている。ピラー７１は、第４の導電性パターン２１を貫通する貫通孔７２を形成し、ここに層間絶縁酸化膜２２Ｂを埋め込むことで形成されている。
【００４９】
その下の第３層２０の第３の導電性パターン１８には、第３の導電性パターン１８として配線パターン７３，７４，７５が形成されている。これら配線パターン７３〜７５は、平面視でピラー７１の直下に拡張部７３Ａ，７４Ａ，７５Ａが形成され、その面積はピラー７１の面積より大きくなっている。これら拡張部７３Ａ〜７５Ａと、ピラー７１によって応力緩和部７７が形成されている。
【００５０】
検査時には、パッド２５の中央部のパッド接触領域にプローブが押し当てられる、これ
により、パッド２５の中央部にかかった荷重が、パッド２５の直下の第４層２３内の第４の導電性パターン２１に作用する。第４層２３には、ピラー７１が設けられており、ピラー７１の外周によって導電性材料と層間絶縁酸化膜２２との境界が形成されている。そして、この境界の存在によって応力が発生し易くなっている。
【００５１】
ここで、ピラー７１の直下に配置される第３層２０内の第３の導電性パターン１８では、配線パターン７３〜７５にピラー７１の面積より大きい拡張部７３Ａ〜７５Ａが設けられている。つまりピラー７１の直下には、導電性パターンと第３層間絶縁酸化膜１９の境界が配置されていない。
このように、ピラー７１の直下に、変形し難い導電性パターンからなる拡張部７３Ａ〜７５Ａを配置することで、第４層２３における第４の導電性パターン２１と第４層間絶縁酸化膜２２の間の歪みの差が減少させられる。その結果、その直下の第３層２０及び第４層２３におけるクラックの発生が抑制される。
【００５２】
この実施の形態では、第４の導電性パターン２１にピラー７１を設けることで、クラックが生じ易くなった構造において、ピラー７１の直下に導電性パターン１８と第３層間絶縁酸化膜１９の境界が配置されないよう導電性パターンを形成したので、検査時のクラックの発生を防止できる。これにより、半導体装置１の故障が防止される。
【００５３】
（第４の実施の形態）
図７に、本実施の形態の半導体装置の多層配線の構造を示し、図８に第４層の平面図を示す。なお、図８では、第３層間絶縁酸化膜１９を省略して描いている。
第４層２３の第４の導電性パターン２１には貫通孔７２が複数形成され、それぞれの貫通孔７２には第４の層間絶縁酸化膜２２を埋め込んだピラー７１が形成されている。貫通孔７２の上面での対角線の長さ、即ち外径は、第３の実施形態と同様に、配線間隔よりも狭く形成される。
【００５４】
さらに、第４の導電性パターン２１では、ピラー７１が他の領域より集中して配置された所定の領域、つまり隣り合うピラー７１同士の配置間隔が他の領域のピラー７１の配置間隔より狭い領域があり、この領域が第１の応力緩和部８１になっている。第１の応力緩和部８１の直下の領域の第３層２０では、電源やグラウンド等の導電性パターンは形成されず、第１の応力緩和部８１の一部となっている。
【００５５】
一方、第４の導電性パターン２１において、第１の応力緩和部８１以外の領域のピラー７１と、このピラー７１の直下の導電性パターン８２，８３，８４の拡張部８２Ａ，８３Ａ，８４Ａとによって、第２の応力緩和部８５が形成されている。第２の応力緩和部８５を構成する導電性パターン８２〜８４の拡張部８２Ａ〜８４Ａは、ピラー７１の直下に形成され、平面視における面積がピラー７１の面積より大きくなっている。
なお、第４層２３の第４の導電性パターン２１に形成されたピラー７１は、第１の応力緩和部８１又は第２の応力緩和部８５のいずれかを形成しているが、第４の導電性パターン２１はこれら応力緩和部８１，８５を形成しないピラー７１を有しても良い。
【００５６】
検査時には、パッド２５の中央部の領域にプローブが押し当てられる、これにより、パッド２５の中央部にかけられた荷重が、パッド２５の下方の第４層２３の第４の導電性パターン２１に作用する。第４層２３では、第４の導電性パターン２１とピラー７１の境界に応力が生じる。第１の応力緩和部８１では、ピラー７１が密集して配置されており、導電性物質と層間絶縁酸化膜２２Ｂの境界が密集している。このため、第１の応力緩和部８１においてクラックの発生が優先的に誘発される。これにより、他の領域に生じる応力を低減させられる。
また、第２の応力緩和部８５では、応力がその下層の第３層２０の第３の導電性パター
ン１８にも作用する。第３層２０のピラー７１の直下の領域及びその周辺には、導電性物質と層間絶縁酸化膜１９の境界が配置されていないので、クラックが生じることはない。
【００５７】
この実施の形態では、第４の導電性パターン２１にピラー７１を形成した構成において、第１の応力緩和部８１によってクラックの発生を誘発することで他の領域にクラックを生じ難くしたので、検査時の大きなクラックの発生を防止できる。さらに、第２の応力緩和部８５を設けて、ピラー７１の直ぐ下の層に導電性物質と層間絶縁酸化膜１９の境界が配置されないようしたので、検査時のクラックの発生を防止できる。これらにより、半導体装置１のクラックによる故障が防止される。なお、半導体装置１は、第１の応力緩和部８１のみを設けても良い。
【００５８】
ここで、図９及び図１０を参照して本実施の形態の変形例について説明する。
この半導体装置１において、第４層２３の第４の導電性パターン２１には複数のピラー７１，９１が形成されている。第１の応力緩和部９２を形成するピラー９１は、第４の導電性パターン２１における他の領域のピラー７１よりも平面視における面積が小さくなっている。
【００５９】
また、第１の応力緩和部９２におけるピラー９１の配置間隔は、第４の導電性パターン２１における他の領域のピラー７１同士の配置間隔より狭い。さらに、ピラー９１の配置間隔は、図８に示す第１の応力緩和部８１におけるピラー７１の配置間隔より狭い。さらに、他の領域のピラー７１と、その下層の配線パターン８２〜８４の拡張部８２Ａ〜８４Ａとの間には、第２の応力緩和部８５が形成されている。
【００６０】
第１の応力緩和部９２では、導電膜と層間絶縁酸化膜２２との境界が、より細かく配置されているので、クラックの発生を図８に示す構成よりさらに誘発し易い。このため、検査時の大きなクラックの発生をさらに防止できる。
【００６１】
なお、第１の応力緩和部９２の形成位置は、プローブが押し当てられるパッド２５の中央部の直下に形成しても良いし、中央部から外れた位置でも良い。これは、第１の応力緩和部９２は応力を集中させ易いので、必ずしも第４の導電性パターン２１の導電性パターン２１Ａの中央部に配置しなくても良いためである。また、第１の応力緩和部９２がプローブにより生じる応力を十分に緩和できる大きさの場合には、第２の応力緩和部８５を形成しなくても良い。
【００６２】
また、図１１に示すように、第４の導電性パターン２１のうち大きさが異なる２種類のピラー７１，９５を２つの領域に分けて形成し、それぞれの領域においてピラー７１，９５を略等間隔に配置しても良い。この場合には、平面視における面積が小さいピラー９５が配置された領域が第１の応力緩和部９６になる。
【００６３】
図１１の例では、第１の応力緩和部９６を形成するピラー９５の配置間隔は、第２の応力緩和部の領域のピラー７１より小さい。しかしながら、ピラー９５の配置間隔とピラー７１の配置間隔を略同じにしても良い。さらに、第１の応力緩和部９６は、ピラー７１を狭い間隔で配置することで形成しても良い。
【００６４】
なお、上記した各実施形態において、第４の導電パターン２１の上に他の導電パターンが形成されてもよい。また、プローブ接触による亀裂の発生を防止するためには、第４の導電性パターン２１は、パッド２５を含めて上から二層目又は三層目の導電パターンであることが好ましい。
【００６５】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概
念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
【００６６】
以下に、実施の形態の特徴を付記する。
（付記１） 半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、前記複数の層間絶縁膜の間に形成される複数層の配線と、前記パッドの前記プローブ接触領域の直下の領域に形成され、前記層間絶縁膜が充填される非直線状スリットと孔の少なくともいずれか一方を有する導電性パターンを有する応力緩和部とを有することを特徴とする半導体装置。
（付記２） 前記孔の直下には、前記孔よりも大きな導電パターンが形成されていることを特徴とする付記１に記載の半導体装置。
（付記３） 前記導電パターンは、前記配線の一部であることを特徴とする付記２に記載の半導体装置。
（付記４） 前記孔は、前記導電パターンから１層下の前記配線と、該１層下の前記配線と同じ層の他の導電パターンに重ならない領域に集合して複数形成されていることを特徴とする付記１に記載の半導体装置。
（付記５） 前記孔は密度分布が異なる状態に複数形成されていることを特徴とする付記１に記載の半導体装置。
（付記６） 前記スリットの平面形状は、波形状であることを特徴とする付記１に記載の半導体装置。
（付記７） 半導体基板と、前記半導体基板上に積層された複数の層間絶縁膜と、前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、前記複数の層間絶縁膜の間に形成される複数層の配線と、前記パッドの前記プローブ接触領域の直下の領域の全体に形成され、前記プローブ接触領域よりも広い導電膜、絶縁膜のいずれか一方からなる応力緩和部と、を有することを特徴とする半導体装置。
（付記８） 前記応力緩和部は、外周が絶縁膜に囲まれた導電膜であることを特徴とする付記７に記載の半導体装置。
（付記９） 前記応力緩和部は、外周の少なくとも一部が導電膜に囲まれた絶縁膜であることを特徴とする付記７に記載の半導体装置。
（付記１０） 前記応力緩和部は、上から二層目又は三層目の導電パターンと同層であることを特徴とする付記１乃至付記９のいずれか１つに記載の半導体装置。
【符号の説明】
【００６７】
１ 半導体装置
２ 半導体基板
３ トランジスタ
１１，１５，１８，２１ 導電性パターン
１２ 第１層間絶縁酸化膜
１４ 第１層
１６ 第２層間絶縁酸化膜
１７ 第２層
１９ 第３層間絶縁酸化膜
２０ 第３層
２２ 第４層間絶縁酸化膜
２３ 第４層
２５ パッド
４１，４１Ａ，４２，４２Ａ，７３，７４，７５，８２，８３，８４ 導電性パターン
４３ ランド部（応力緩和部）
５１，６１，７７，９５ 応力緩和部
７１，９１ ピラー
７２ 貫通孔
７３Ａ，７４Ａ，７５Ａ，８２Ａ，８４Ａ 部分
８１，９２，９５ 第１の応力緩和部
８５ 第２の応力緩和部
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、
前記複数の層間絶縁膜の間に形成される複数層の配線と、
前記パッドの前記プローブ接触領域の直下の領域に形成され、前記層間絶縁膜が充填される非直線状スリットか孔の少なくとも一方を有する導電性パターンを有する応力緩和部と
を有することを特徴とする半導体装置。
【請求項２】
前記孔の直下には、前記孔よりも大きな導電パターンが形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記孔は、前記導電パターンから１層下の前記配線と、該１層下の前記配線と同じ層の他の導電パターンに重ならない領域に集合して複数形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記スリットの平面形状は、波形状であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
半導体基板と、
前記半導体基板上に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、
前記複数の層間絶縁膜の間に形成される複数層の配線と、
前記パッドの前記プローブ接触領域の直下の領域の全面に形成され、前記プローブ接触領域よりも広い導電膜、絶縁膜のいずれか一方からなる応力緩和部と、
を有することを特徴とする半導体装置。
【請求項１】
半導体基板と、
前記半導体基板上に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、
前記複数の層間絶縁膜の間に形成される複数層の配線と、
前記パッドの前記プローブ接触領域の直下の領域に形成され、前記層間絶縁膜が充填される非直線状スリットか孔の少なくとも一方を有する導電性パターンを有する応力緩和部と
を有することを特徴とする半導体装置。
【請求項２】
前記孔の直下には、前記孔よりも大きな導電パターンが形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記孔は、前記導電パターンから１層下の前記配線と、該１層下の前記配線と同じ層の他の導電パターンに重ならない領域に集合して複数形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記スリットの平面形状は、波形状であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
半導体基板と、
前記半導体基板上に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の最上面の上に形成され、外部からプローブが当てられるプローブ接触領域を有するパッドと、
前記複数の層間絶縁膜の間に形成される複数層の配線と、
前記パッドの前記プローブ接触領域の直下の領域の全面に形成され、前記プローブ接触領域よりも広い導電膜、絶縁膜のいずれか一方からなる応力緩和部と、
を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−９５１５（Ｐ２０１１−９５１５Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１５２２６１（Ｐ２００９−１５２２６１）
【出願日】平成２１年６月２６日（２００９．６．２６）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２６日（２００９．６．２６）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]