半導体集積回路およびＲＦＩＤタグ
【課題】 高周波信号を受けて動作する複数の半導体集積回路のバーンインを同時に実施する。
【解決手段】 内部回路は、通常動作モード中に整流回路により生成される電源電圧を受け、第１および第２端子のいずれかに供給される高周波信号を入力端子で受けて動作する。テスト制御回路は、第１および第２端子に直流電圧が供給されるテストモード中に動作し、内部回路を動作させる信号を生成する。第１および第２スイッチは、テストモード中に、第１端子をテスト制御回路および内部回路の電源端子に接続する。第３スイッチは、テストモード中に、テスト制御回路の出力端子を内部回路の入力端子に接続する。直流電圧を第１および第２端子に供給することで、テスト制御回路が内部回路を動作させる信号を生成するため、高周波信号を受けて動作する複数の半導体集積回路のバーンインを同時に実施できる。
【解決手段】 内部回路は、通常動作モード中に整流回路により生成される電源電圧を受け、第１および第２端子のいずれかに供給される高周波信号を入力端子で受けて動作する。テスト制御回路は、第１および第２端子に直流電圧が供給されるテストモード中に動作し、内部回路を動作させる信号を生成する。第１および第２スイッチは、テストモード中に、第１端子をテスト制御回路および内部回路の電源端子に接続する。第３スイッチは、テストモード中に、テスト制御回路の出力端子を内部回路の入力端子に接続する。直流電圧を第１および第２端子に供給することで、テスト制御回路が内部回路を動作させる信号を生成するため、高周波信号を受けて動作する複数の半導体集積回路のバーンインを同時に実施できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を受けるための端子を有する半導体集積回路およびＲＦＩＤタグに関する。
【背景技術】
【０００２】
高周波信号を受けて動作する半導体集積回路として、例えば、ＲＦＩＤ（Radio Frequency IDentification）タグチップがある。この種の半導体集積回路では、タグチップをテスト装置に直接接続することなく、テスト装置からタグチップにアンテナを介して高周波信号が供給され、テストが実施される（例えば、特許文献１参照）。また、タグチップのダミー端子をテスト装置に接続し、ダミー端子間に電圧を与えることで、端子の接続テストが実施される（例えば、特許文献２参照）。
【０００３】
一方、半導体集積回路は、信頼性を向上するために半導体ウエハの製造後にバーンインが実施されることが多い。バーンインでは、多数の半導体集積回路は、バーンイン装置内に収納され、高温下で所定の時間、入力信号を受けて動作する。バーンインにより信頼性の低い素子は破壊される。そして、バーンイン後の動作テストにより、初期不良品が取り除かれる。
【特許文献１】特開２０００−２４２７４６号公報
【特許文献２】特開２００７−２８７０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
バーンイン装置の駆動回路は、共通の入力信号を多数の半導体集積回路に同時に供給する。駆動回路に接続される負荷は大きい。このため、例えば、タグチップをバーンインする場合、正しい波形の高周波信号を各タグチップに供給することは難しい。一方、タグチップ内の回路は、高周波信号を受けて動作するように設計されているため、低周波信号を受けても動作できない。したがって、この種の半導体集積回路にバーンインを実施することは困難である。
【０００５】
本発明の目的は、高周波信号を受けて動作する複数の半導体集積回路のバーンインを同時に実施することである。特に、高周波信号を受ける端子のみを用いて、複数の半導体集積回路のバーンインを同時に実施することである。
【課題を解決するための手段】
【０００６】
整流回路は、第１ノードと第２ノードの間に第３ノードを介して直列に接続され、交互に充放電される第１キャパシタおよび第２キャパシタを有し、通常動作モード中に第３ノードに電気的に接続された第１端子および第２ノードに電気的に接続された第２端子で高周波信号を受け、第１および第２ノードに電源電圧を生成する。内部回路は、通常動作モード中に電源電圧を受け、第１および第２端子で受ける高周波信号に重畳された変調信号を入力端子で受けて動作する。負荷回路は、第１ノードと第２ノードとの間に接続されている。テスト制御回路は、第１および第２端子に直流電圧が供給されるテストモード中に動作し、内部回路を動作させる信号を出力端子から出力する。第１スイッチは、テストモード中に、第１端子をテスト制御回路の電源端子に接続する。第２スイッチは、テストモード中に、第１端子を内部回路の電源端子に接続する。第３スイッチは、テストモード中に、テスト制御回路の出力端子を内部回路の入力端子に接続する。
【発明の効果】
【０００７】
直流電圧を第１および第２端子に供給することで、テスト制御回路が内部回路を動作させる信号を生成するため、高周波信号を受けて動作する複数の半導体集積回路のバーンインを同時に実施できる。したがって、第１および第２端子のみを用いて、複数の半導体集積回路のバーンインを同時に実施できる。
【発明を実施するための最良の形態】
【０００８】
以下、実施形態を図面を用いて説明する。
【０００９】
図１は、一実施形態における半導体集積回路を示している。例えば、半導体集積回路は、ＲＦＩＤタグチップ（以下、ＲＦＩＤチップと称する）である。ＲＦＩＤチップは、整流回路ＲＥＣＴ、バーンイン制御回路ＢＣＮＴ、内部回路ＩＮＴ、電流源ＣＳ、抵抗Ｒ１、スイッチＳＷ１−ＳＷ３、ダイオードＤ３およびキャパシタＣ３を有している。
【００１０】
整流回路ＲＥＣＴは、キャパシタＣ１、Ｃ２およびダイオードＤ１、Ｄ２を有している。キャパシタＣ１、Ｃ２は、ノードＮＤ１とノードＮＤ２の間に、ノードＮＤ３を介して直列に接続されている。ダイオードＤ１は、外部端子Ｔ２とノードＮＤ１の間に順方向に接続されている。ダイオードＤ２は、ノードＮＤ２と外部端子Ｔ２との間に順方向に接続されている。ノードＮＤ３は、外部端子Ｔ１に接続されている。
【００１１】
端子Ｔ１、Ｔ２（アンテナ端子）は、図４に示すように、ＲＦＩＤタグのアンテナＡＮＴに接続される。整流回路ＲＥＣＴは、通常動作モード中に、端子Ｔ１、Ｔ２に供給される高周波信号から直流電源ＶＤＤ、ＶＳＳを生成する。ここで、通常動作モードは、整流回路ＲＥＣＴによる整流動作が行われ、端子Ｔ１、Ｔ２で受ける高周波信号に重畳される変調信号（コマンド信号や情報信号）を受けて内部回路ＩＮＴが動作するモードである。
【００１２】
電流源ＣＳは、ダイオードＤ１もしくはダイオードＤ２に流れる電流量を適切な倍率でコピーした量の電流を内部回路ＩＮＴに供給する。例えば、電流源ＣＳは、カレントミラー回路により実現される。抵抗Ｒ１は、バーンイン動作モード中に、ノードＮＤ１上の電荷を端子Ｔ２に逃がすための負荷回路として機能する。これにより、ノードＮＤ１は、バーンイン動作モード中に低レベルに保持される。抵抗Ｒ１の抵抗値は、例えば１０メガオームである。抵抗値を高く設計することで、抵抗Ｒ１を流れる電流を最小限にでき、ＲＦＩＤタグの消費電力を削減できる。バーンイン動作モード中の動作は、図５に示す。
【００１３】
バーンイン制御回路ＢＣＮＴは、バーンイン動作モード中に動作し、内部回路ＩＮＴを動作させるためのテスト信号（コマンド信号や情報信号）を出力端子Ｏ１から出力する。バーンイン制御回路ＢＣＮＴの例は、図２に示す。バーンイン動作モードは、ＲＦＩＤチップの初期不良を取り除くためのテスト工程においてエントリされる。このため、バーンイン制御回路ＢＣＮＴは、テスト制御回路として機能する。
【００１４】
スイッチＳＷ１−ＳＷ３は、ｐチャネルＭＯＳＦＥＴを有している。スイッチＳＷ１−ＳＷ３を構成するｐチャネルＭＯＳＦＥＴのゲートは、ノードＮＤ１に接続され、スイッチＳＷ１−ＳＷ３を構成するｐチャネルＭＯＳＦＥＴの基板端子はノードＮＤ３に接続されている。スイッチＳＷ１を構成するｐチャネルＭＯＳＦＥＴは、ゲートで低レベルを受けているときにオンし、ノードＮＤ３をバーンイン制御回路ＢＣＮＴの電源端子ＶＤＤに接続する。スイッチＳＷ２を構成するｐチャネルＭＯＳＦＥＴは、ゲートで低レベルを受けているときにオンし、ノードＮＤ３を内部回路ＩＮＴの電源端子ＶＤＤに接続する。スイッチＳＷ３を構成するｐチャネルＭＯＳＦＥＴは、ゲートで低レベルを受けているときにオンし、バーンイン制御回路ＢＣＮＴの出力端子Ｏ１を内部回路ＩＮＴの入力端子Ｉ１に接続する。
【００１５】
内部回路ＩＮＴは、通常動作モード中に、整流回路ＲＥＣＴからの直流電源ＶＤＤ、ＶＳＳを受け、電流源ＣＳを介して入力端子Ｉ１で受ける変調信号（コマンド信号や情報信号）に応じて動作する。内部回路ＩＮＴは、入力端子Ｉ１に供給される電流の変化を信号として処理する。また、内部回路ＩＮＴは、バーンイン動作モード中に、端子Ｔ１、Ｔ２に供給される直流電源ＶＤＤ、ＶＳＳを受け、バーンイン制御回路ＢＣＮＴから出力され入力端子Ｉ１で受けるテスト信号に応じて動作する。内部回路ＩＮＴの例は、図３に示す。
【００１６】
ダイオードＤ３は、バーンイン動作モード中に、ノードＮＤ３の高レベルがノードＮＤ１に伝達されることを防止する。キャパシタＣ３は、直流電源ＶＤＤ、ＶＳＳを安定化させる平滑容量であり、整流により生じた電荷を蓄積する。
【００１７】
図２には、図１に示したバーンイン制御回路ＢＣＮＴを示している。バーンイン制御回路ＢＣＮＴは、発振回路ＯＳＣ、信号生成回路ＳＧＥＮ、インバータＩＮＶ１およびｐチャネルＭＯＳＦＥＴを有している。発振回路ＯＳＣは、電源電圧ＶＤＤ、ＶＳＳを受けているときに、クロックＣＬＫ１を生成する。信号生成回路ＳＧＥＮは、電源電圧ＶＤＤ、ＶＳＳを受けているときに、図１に示した内部回路ＩＮＴの構成要素の全体が順次動作するための信号Ｓ０を、クロックＣＬＫ１に基づいて生成する。
【００１８】
生成された信号Ｓ０は、インバータＩＮＶ１を介してｐチャネルＭＯＳＦＥＴのゲートに供給される。ｐチャネルＭＯＳＦＥＴのソースおよび基板端子は、電源線ＶＤＤに接続されている。そして、ｐチャネルＭＯＳＦＥＴは、信号Ｓ０に応じてドレイン電流を変化させる。すなわち、信号生成回路ＳＧＥＮにより生成される信号Ｓ１に応じて出力信号Ｏ１が出力される。図１に示したスイッチＳＷ３は、バーンイン動作モード中にオンするため、出力信号Ｏ１（出力電流）は、内部回路ＩＮＴに入力され、信号処理される。
【００１９】
図３は、図１に示した内部回路ＩＮＴの例を示している。例えば、内部回路ＩＮＴは、データ復調回路ＤＤＭ、クロック発生回路ＣＬＫＧ、論理回路ＬＯＧＩＣ、強誘電体メモリＦＭおよびデータ変調回路ＤＭを有している。内部回路ＩＮＴの各回路ＤＤＭ、ＣＬＫＧ、ＬＯＧＩＣ、ＦＭ、ＤＭは、電源電圧ＶＤＤ、ＶＳＳを受けて動作する。
【００２０】
データ復調回路ＤＤＭは、入力端子Ｉ１で受ける信号を復調し、復調した信号Ｏ２を論理回路ＬＯＧＩＣに出力する。クロック発生回路ＣＬＫＧは、内蔵する発振回路によりクロックを発生し、発生したクロックＣＬＫ２を論理回路ＬＯＧＩＣに出力する。なお、クロックＣＬＫ２は、クロック抽出回路により入力端子Ｉ１で受ける信号から抽出してもよい。論理回路ＬＯＧＩＣは、強誘電体メモリＦＭの読み書き動作を制御し、リーダ／ライタとの間でコマンドやデータを入出力する。リーダ／ライタは、図４に示すＲＦＩＤタグＴＡＧと無線通信する装置である。強誘電体メモリＦＭは、リーダ／ライタから出力されるデータや、論理回路ＬＯＧＩＣで生成されたデータを記憶する。データ変調回路ＤＭは、論理回路ＬＯＧＩＣから出力される信号に基づき、アンテナ端子Ｔ１、Ｔ２で受ける高周波信号を変調する。変調された高周波信号は図４に示す端子Ｔ１、Ｔ２およびアンテナＡＮＴを介してリーダ／ライタに返信される。なお、図１では、変調された信号の出力経路は省略している。
【００２１】
図４は、図１に示したＲＦＩＤチップが搭載されるＲＦＩＤタグＴＡＧの例を示している。ＲＦＩＤタグＴＡＧは、ＲＦＩＤチップおよびアンテナＡＮＴが搭載された基板あるいはパッケージを有している。なお、アンテナＡＮＴは、基板上に配線パターンを用いて形成されてもよく、ＲＦＩＤチップ内に形成されてもよい。ＲＦＩＤチップの端子Ｔ１、Ｔ２は、ボンディングワイヤ等によりアンテナＡＮＴの端子に接続される。
【００２２】
図５は、図１に示したＲＦＩＤチップのバーンイン動作モード中の動作を示している。図に示した太い矢印は、電流または信号の流れを示している。バーンイン動作モード（テストモード）は、端子Ｔ１を電源電圧ＶＤＤ（直流電源の正側端子）に接続し、端子Ｔ２を電源端子ＶＳＳ（直流電源の負側端子）に接続することでエントリされる。
【００２３】
バーンイン動作モードにエントリされた直後、端子Ｔ１からノードＮＤ３、キャパシタＣ１、抵抗Ｒ１、ダイオードＤ２、端子Ｔ２の経路でキャパシタＣ１に充電電流が流れる。キャパシタＣ１は、ノードＮＤ３側が正（ＶＤＤ）に、ノードＮＤ１側が負（ＶＳＳ）に充電される。充電が終わると、キャパシタＣ１の充電電流は流れなくなる。ノードＮＤ１は、抵抗Ｒ１を介して端子Ｔ２（ＶＳＳ）に接続されているため、その電圧は接地電圧ＶＳＳ（低レベル）となる。ノードＮＤ２も接地電圧ＶＳＳになる。このため、バーンイン制御回路ＢＣＮＴおよび内部回路ＩＮＴの接地端子ＶＳＳは、接地電圧ＶＳＳを受ける。
【００２４】
スイッチＳＷ１−ＳＷ３を構成するｐチャネルＭＯＳＦＥＴは、ゲートで低レベルを受けてオンする。バーンイン制御回路ＢＣＮＴは、スイッチＳＷ１を介して電源電圧ＶＤＤを受け、動作を開始し、信号Ｓ１を生成する。生成された信号Ｓ１は、スイッチＳＷ３を介して内部回路ＩＮＴに供給される。内部回路ＩＮＴは、スイッチＳＷ２を介して電源電圧ＶＤＤを受け、動作を開始し、信号Ｓ１を処理する。これにより、内部回路ＩＮＴは、バーンイン制御回路ＢＣＮＴにより生成された信号Ｓ１に基づいて、所定のクロック周波数で所定の動作を繰り返す。
【００２５】
なお、電流源ＣＳは、ダイオードＤ１もしくはダイオードＤ２に流れる電流量を適切な倍率でコピーした量の電流を内部回路ＩＮＴに流す。このため、電流源ＣＳからの電流とバーンイン制御回路ＢＣＮＴからの信号電流とが加算された量の電流が、内部回路ＩＮＴの入力端子Ｉ１に供給される。バーンイン動作モード中、ダイオードＤ２に流れる電流は、バーンイン制御回路ＢＣＮＴと内部回路ＩＮＴの動作電流であるが、平滑キャパシタＣ３の働きもあり、ほぼ一定である。このため、バーンイン制御回路ＢＣＮＴからの信号電流に電流源ＣＳからの電流が加算されても、内部回路ＩＮＴはバーンイン制御回路ＢＣＮＴからの信号を正常に処理できる。
【００２６】
図６は、図１に示したＲＦＩＤチップの通常動作モード中の動作を示している。端子Ｔ１、Ｔ２がアンテナＡＮＴに接続されたＲＦＩＤタグＴＡＧは、高周波信号を受信すると、整流回路ＲＥＣＴを用いて電力を生成する。端子Ｔ１が正、端子Ｔ２が負のとき、電流は、実線の矢印で示すように、以下の経路（１）、（２）、（３）を流れる。
経路（１）：端子Ｔ１、キャパシタＣ１、抵抗Ｒ１、ダイオードＤ２、端子Ｔ２
経路（２）：端子Ｔ１、キャパシタＣ１、ダイオードＤ３、内部回路ＩＮＴおよびキャパシタＣ３の並列接続、ダイオードＤ２、端子Ｔ２
経路（３）：端子Ｔ１、キャパシタＣ２、ダイオードＤ２、端子Ｔ２
端子Ｔ１が負、端子Ｔ２が正のとき、電流は、破線の矢印で示すように、以下の経路（４）、（５）、（６）を流れる。
経路（４）：端子Ｔ２、ダイオードＤ１、キャパシタＣ１、端子Ｔ１
経路（５）：端子Ｔ２、ダイオードＤ１、抵抗Ｒ１、キャパシタＣ２、端子Ｔ１
経路（６）：端子Ｔ２、ダイオードＤ１、Ｄ３、内部回路ＩＮＴおよびキャパシタＣ３の並列接続、キャパシタＣ２、端子Ｔ１
端子Ｔ１、Ｔ２に供給される電圧の正負の極性は絶えず変化するので、キャパシタＣ１、Ｃ２を流れる電流が途絶えることはない。これは、バーンイン動作モードで端子Ｔ１、Ｔ２に直流電源が接続されるときと異なる。キャパシタＣ１、Ｃ２には、正負の極性により両方向の電流が流れる。キャパシタＣ１は、経路（４）において最も高い電圧を受ける。キャパシタＣ２は経路（３）において最も高い電圧を受ける。このため、キャパシタＣ１の充電は、経路（４）が支配的であり、キャパシタＣ２の充電は、経路（３）が支配的である。その結果、ノードＮＤ２を基準として、ノードＮＤ１が正の電圧になる。この際、充電されたキャパシタＣ１の電圧と、充電されたキャパシタＣ２の電圧が加算されるため、ノードＮＤ１の電圧は、端子Ｔ１、Ｔ２で受ける高周波信号の電圧の振幅のほぼ２倍になる。すなわち、内部回路ＩＮＴに供給される電源電圧ＶＤＤは、端子Ｔ１、Ｔ２で受ける高周波信号の電圧の振幅のほぼ２倍になる。
【００２７】
スイッチＳＷ１−ＳＷ３を構成するｐチャネルＭＯＳＦＥＴは、ゲートで高レベルを受け、オフする（遮断状態）。これにより、バーンイン制御回路ＢＣＮＴは電源電圧ＶＤＤを受けず、信号Ｓ１を生成しない。抵抗Ｒ１は高抵抗のため流れる電流は非常に小さく、回路に与える影響は無視できる。したがって、ＲＦＩＤチップは、バーンイン制御回路ＢＣＮＴを搭載しているにもかかわらず、端子Ｔ１、Ｔ２で高周波信号を受けるとき、通常のＲＦＩＤタグＴＡＧとして正常に動作する。
【００２８】
図７は、図１に示したＲＦＩＤチップをバーンインするテストシステムＴＳＹＳの例を示している。テストシステムＴＳＹＳは、電源装置ＰＳと、バーンインを実施するための恒温槽ＴＣを含む。例えば、半導体製造工程により製造された半導体ウエハＷＡＦ上のＲＦＩＤチップは、テスト工程において、ウエハＷＡＦから切り出される前にバーンインされる。バーンインは、摂氏１００度から２００度で所定時間ＲＦＩＤチップを動作することで実施される。この実施形態では、バーンインは、恒温槽ＴＣに収納されたウエハＷＡＦ上のＲＦＩＤチップに、電源装置ＰＳから電源電圧ＶＤＤ、ＶＳＳを供給することで自動的に実施される。図では、１つのＲＦＩＤチップが電源装置ＰＳに接続されているが、実際には、複数のＲＦＩＤチップが電源装置ＰＳに同時に接続される。このために、例えば、同時に複数チップの端子Ｔ１、Ｔ２に接触するような多数のプローブ(針)を持つプローブカードを用いる。
【００２９】
このように、各ＲＦＩＤチップの端子Ｔ１、Ｔ２に共通の直流電源ＰＳを接続するだけで、各ＲＦＩＤチップのバーンインを実施できる。すなわち、簡易な電源装置ＰＳにより、複数のＲＦＩＤチップのバーンインを同時に実施できる。図２に示したバーンイン制御回路ＢＣＮＴは、ＲＦＩＤチップ毎に内部回路ＩＮＴを動作させるためのテスト信号Ｏ１を生成する。このため、各ＲＦＩＤチップの端子Ｔ１、Ｔ２を共通の直流電源ＰＳに接続する場合にも、内部回路ＩＮＴに通常動作モードでリーダ／ライタから送られる変調信号（コマンド信号や情報信号）と同等の信号を供給できる。すなわち、内部回路ＩＮＴを確実に動作できる。
【００３０】
バーンイン後、ＬＳＩテスタ等を用いて、各ＲＦＩＤチップの動作テストが実施される。正しく動作しないＲＦＩＤチップは、不良品として扱われる。これにより、信頼度不良が市場で発生することを防止でき、信頼性を向上できる。
【００３１】
図８は、図１に示したＲＦＩＤチップをバーンインするテストシステムＴＳＹＳの別の例を示している。このテストシステムＴＳＹＳでは、恒温槽ＴＣ内に、例えばパッケージングされた複数のＲＦＩＤチップが収納される。例えば、ＲＦＩＤチップは、恒温槽ＴＣ内に配置され電源配線ＶＤＤ、ＶＳＳが配線されたバーンインボードＢＲＤ上のＩＣソケットＳＣＫＴに装着される。バーンインは、ＲＦＩＤチップが図４のＲＦＩＤタグＴＡＧに搭載される前に実施される。
【００３２】
以上、この実施形態では、高周波信号を受けて動作する複数のＲＦＩＤチップのバーンインを同時に実施できる。また、高周波信号を受ける端子Ｔ１、Ｔ２のみを用いて、複数のＲＦＩＤチップのバーンインを同時に実施できる。バーンイン時に内部回路ＩＮＴを動作させる信号を各ＲＦＩＤチップに供給する専用のバーンイン端子は必要ない。このため、ＲＦＩＤチップのチップサイズを小さくでき、製造コストを削減できる。
【００３３】
各ＲＦＩＤチップの端子Ｔ１、Ｔ２に共通の直流電源ＰＳを接続するだけで、各ＲＦＩＤチップのバーンインを実施できる。すなわち、簡易なバーンイン装置により、複数のＲＦＩＤチップのバーンインを同時に実施できる。したがって、ＲＦＩＤチップのバーンインコストを削減でき、テストコストを削減できる。バーンイン動作モードでは、各ＲＦＩＤチップの内部回路ＩＮＴに通常動作モードでリーダ／ライタから送られる変調信号（コマンド信号や情報信号）と同等の信号を供給できる。このため、信頼性が低い素子を有する内部回路ＩＮＴを確実に検出でき、初期不良を起こす可能性があるＲＦＩＤチップを確実に取り除くことができる。
【００３４】
ＲＦＩＤチップは、端子Ｔ１、Ｔ２で高周波信号を受けるとき、バーンイン制御回路ＢＣＮＴの動作を停止する。これにより、通常動作モード中に、ＲＦＩＤチップは、バーンイン制御回路ＢＣＮＴを搭載しているにもかかわらず、通常のＲＦＩＤタグＴＡＧとして正常に動作できる。
【００３５】
図９は、別の実施形態における半導体集積回路の例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。ＲＦＩＤチップは、整流回路ＲＥＣＴが図１と相違している。その他の構成は、図１と同じである。ＲＦＩＤチップは、図４に示したように、ＲＦＩＤタグＴＡＧの基板上に搭載される。また、ＲＦＩＤチップは、図７または図８に示したテストシステムＴＳＹＳによりバーンインされる。
【００３６】
整流回路ＲＥＣＴは、図１に示した整流回路ＲＥＣＴに多段化回路ＭＵＬＴ１、ＭＵＬＴ２およびキャパシタＣ１１を追加している。多段化回路ＭＵＬＴ１−２は、通常動作モード中に端子Ｔ１、Ｔ２で受ける高周波信号の電圧の振幅のほぼｎ倍（ｎは正の整数）の電圧をキャパシタＣ１、Ｃ２に与えるために設けられる。これにより、高周波信号の電圧の振幅が小さいときにも、内部回路ＩＮＴを動作させる電源電圧ＶＤＤを高くできる。キャパシタＣ１１の作用は、図１０で説明する。
【００３７】
図１０は、図９に示した整流回路ＲＥＣＴの具体例を示している。多段化回路ＭＵＬＴ１は、端子Ｔ２とノードＮＤ１との間に、ノードＮＤ４を介して直列に接続されたキャパシタＣ１２およびダイオードＤ１１と、端子Ｔ１とノードＮＤ４との間に、キャパシタＣ１１を介して接続されたダイオードＤ１２とを有している。多段化回路ＭＵＬＴ２は、ノードＮＤ２と端子Ｔ２との間に、ノードＮＤ５を介して直列に接続されたダイオードＤ１３およびキャパシタＣ１３と、ノードＮＤ５と端子Ｔ１との間に接続されたダイオードＤ１４とを有している。
【００３８】
図１０に示したＲＦＩＤチップは、バーンイン動作モード中に次のように動作する。まず、図５と同様に、端子Ｔ１が電源電圧ＶＤＤ（直流電源の正側端子）に接続され、端子Ｔ２が電源端子ＶＳＳ（直流電源の負側の端子）接続される。キャパシタＣ１は、ノードＮＤ３側が正（ＶＤＤ）に、ノードＮＤ１側が負（ＶＳＳ）に充電される。また、端子Ｔ１、キャパシタＣ１１、ダイオードＤ１２、Ｄ１１、抵抗Ｒ１、ダイオードＤ２、端子Ｔ２の経路で、キャパシタＣ１１にも充電電流が流れ、ノードＮＤ３が正に、ノードＮＤ４が負に充電される。
【００３９】
なお、ダイオードＤ２に並列に接続されているダイオードＤ１３とキャパシタＣ１３にも充電電流の一部が流れる。ダイオードＤ２の電圧降下分からＤ１３の電圧降下分を引いた電圧がキャパシタＣ１３に充電される。ただし、ダイオードＤ２とダイオードＤ１３の電圧降下の値はほぼ等しいため、Ｄ１３の電圧は無視できるほど小さく、端子Ｔ２とノードＮＤ２の電位はほぼ等しい。
【００４０】
キャパシタＣ１、Ｃ１１の充電が終わると、この充電電流は流れなくなる。ノードＮＤ１は、接地電圧ＶＳＳになり、図５と同様に、スイッチＳＷ１−ＳＷ３はオンする。その後の動作は、図５と同じである。なお、キャパシタＣ１１がないと、端子Ｔ１の電源電圧ＶＤＤがノードＮＤ１に常時供給され、ノードＮＤ１を接地電圧ＶＳＳに設定できない。換言すれば、キャパシタＣ１１は、バーンイン動作モード中に、端子Ｔ１とノードＮＤ１との直流的な接続を遮断する機能を有する。
【００４１】
一方、通常動作モードでは、整流回路ＲＥＣＴは、端子Ｔ１、Ｔ２で高周波信号を受信し、次のように動作する。端子Ｔ１が正、端子Ｔ２が負のとき、電流は、以下の経路（１）、（２）、（３）を流れる。
・経路（１）：端子Ｔ１、キャパシタＣ１１、ダイオードＤ１２、キャパシタＣ１２、端子Ｔ２
・経路（２）：端子Ｔ１、キャパシタＣ１と、キャパシタＣ１１、ダイオードＤ１２、Ｄ１１との並列接続、負荷（抵抗Ｒ１と、ダイオードＤ３、内部回路ＩＮＴおよびキャパシタＣ３の並列接続）、ダイオードＤ２と、ダイオードＤ１３およびキャパシタＣ１３との並列接続、端子Ｔ２
・経路（３）：端子Ｔ１、キャパシタＣ２、ダイオードＤ２と、ダイオードＤ１３およびキャパシタＣ１３との並列接続、端子Ｔ２
端子Ｔ１が負、端子Ｔ２が正のとき、電流は、以下の経路（４）、（５）、（６）を流れる。
・経路（４）：端子Ｔ２、キャパシタＣ１３、ダイオードＤ１４、端子Ｔ１
・経路（５）：端子Ｔ２、ダイオードＤ１と、キャパシタＣ１２およびダイオードＤ１１との並列接続、負荷（抵抗Ｒ１と、ダイオードＤ３、内部回路ＩＮＴおよびキャパシタＣ３の並列接続）、キャパシタＣ２、端子Ｔ１
・経路（６）：端子Ｔ２、ダイオードＤ１と、キャパシタＣ１２およびダイオードＤ１１との並列接続、キャパシタＣ１、端子Ｔ１
なお、キャパシタＣ１１の容量値は、キャパシタＣ１２の容量値より十分大きく設定されている。そのため、経路（１）において２つのキャパシタＣ１１、Ｃ１２に充電されるときに、ほとんどの電圧がキャパシタＣ１２に加わる。したがって、端子Ｔ１と端子Ｔ２に印加される電圧をＶとすると、経路（１）でキャパシタＣ１２にほぼＶの電圧が充電される。
【００４２】
正負の極性の電圧の入力が、端子Ｔ１と端子Ｔ２の間に繰り返し入力されると、経路（１）でほぼＶの電圧がキャパシタＣ１２に充電された後、経路（６）でほぼＶの２倍の電圧がキャパシタＣ１に充電される。同様に、経路（４）でほぼＶの電圧がキャパシタＣ１３に充電され、経路（３）でほぼＶの２倍の電圧がキャパシタＣ２に充電される。したがって、ノードＮＤ１とノードＮＤ２の間にはＶの約４倍の電圧が生成される。
【００４３】
スイッチＳＷ１−ＳＷ３のゲートは、図６と同様に正にバイアスされ、スイッチＳＷ１−ＳＷ３はオフする。抵抗Ｒ１は高抵抗のため、抵抗Ｒ１に流れる電流は非常に小さく、回路に与える影響は無視できる。したがって、高周波信号が端子Ｔ１、Ｔ２に供給される場合、図１０に示したＲＦＩＤチップは、図６と同様に、通常のＲＦＩＤタグＴＡＧとして正常に動作する。
【００４４】
図１１は、図９に示した整流回路ＲＥＣＴの別の具体例を示している。この例では、多段化回路ＭＵＬＴ１は、図１０に示した多段化回路ＭＵＬＴ１にキャパシタＣ１４およびダイオードＤ１５を追加している。キャパシタＣ１４は、端子Ｔ１とノードＮＤ６との間に接続されている。キャパシタＣ１４は、図９と図１０に示したキャパシタＣ１１の役割も兼ねているため、キャパシタＣ１１は図１１では省略されている。ノードＮＤ６は、キャパシタＣ１４とダイオードＤ１２の接続ノードである。ダイオードＤ１５は、端子Ｔ２とノードＮＤ６との間に順方向に接続されている。
【００４５】
多段化回路ＭＵＬＴ２は、図１０に示した多段化回路ＭＵＬＴ２にキャパシタＣ１５およびダイオードＤ１６を追加している。キャパシタＣ１５は、端子Ｔ１とノードＮＤ７との間に接続されている。ノードＮＤ７は、ダイオードＤ１４とキャパシタＣ１５との接続ノードである。ダイオードＤ１６は、ノードＮＤ７と端子Ｔ２との間に順方向に接続されている。その他の構成は、キャパシタＣ１１が削除されていることを除き、図１０と同じである。動作の説明は省略するが、図１１に示した多段化回路ＭＵＬＴ１−２は３段構成である。このため、端子Ｔ１と端子Ｔ２に印加される電圧をＶとすると、ノードＮＤ１とノードＮＤ２の間にはＶの約６倍の電圧が供給される。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
【００４６】
なお、上述した実施形態は、ノードＮＤ１、ＮＤ２の間に抵抗Ｒ１を配置する例について述べた。しかし、例えば、ノードＮＤ１、ＮＤ２に電源端子ＶＤＤ、ＶＳＳがそれぞれ接続された別の内部回路があるとき、この内部回路は負荷回路として機能する。このとき、抵抗Ｒ１は省略可能である。
【００４７】
上述した実施形態では、高周波信号を内部回路ＩＮＴに供給するための電流源ＣＳを端子Ｔ２と内部回路ＩＮＴの間に配置する例について述べた。しかし、例えば、電流源ＣＳを端子Ｔ１と内部回路ＩＮＴの間に配置してもよい。
【００４８】
上述した実施形態では、バーンイン動作モード中に、内部回路ＩＮＴの構成要素の全体を順次動作するための信号Ｓ０をバーンイン制御回路ＢＣＮＴにより生成する例について述べた。しかし、例えば、内部回路ＩＮＴの構成要素の全体をテストするためのテスト信号をバーンイン制御回路ＢＣＮＴにより生成してもよい。このとき、バーンイン制御回路ＢＣＮＴは、テスト制御回路として動作し、内部回路ＩＮＴから出力される信号を期待値と比較し、内部回路ＩＮＴが正常に動作するか否かを判定する。例えば、判定結果は、専用のテスト結果端子から出力される。あるいは、判定結果は、強誘電体メモリセル等の不揮発性の回路に記憶され、バーンイン動作モード（テストモード）から通常動作モードに移行した後に、ＲＦＩＤチップ毎に読み出される。
【００４９】
以上の実施形態に関して、さらに以下の付記を開示する。
（付記１）
第１ノードと第２ノードの間に第３ノードを介して直列に接続され、交互に充放電される第１キャパシタおよび第２キャパシタを有し、通常動作モード中に前記第３ノードに電気的に接続された第１端子および第２ノードに電気的に接続された第２端子で高周波信号を受け、前記第１および第２ノードに電源電圧を生成する整流回路と、
通常動作モード中に前記電源電圧を受け、前記第１および第２端子で受ける高周波信号に重畳された変調信号を入力端子で受けて動作する内部回路と、
前記第１ノードと前記第２ノードとの間に接続された負荷回路と、
前記第１および第２端子に直流電圧が供給されるテストモード中に動作し、前記内部回路を動作させる信号を出力端子から出力するテスト制御回路と、
前記テストモード中に、前記第１端子を前記テスト制御回路の電源端子に接続する第１スイッチと、
前記テストモード中に、前記第１端子を前記内部回路の電源端子に接続する第２スイッチと、
前記テストモード中に、前記テスト制御回路の前記出力端子を前記内部回路の入力端子に接続する第３スイッチとを備えていることを特徴とする半導体集積回路。
（付記２）
付記１記載の半導体集積回路において、
前記テスト制御回路は、
クロックを生成する発振回路と、
前記クロックを受けて動作し、前記内部回路を動作させるための信号を生成する論理回路と、
前記論理回路からの信号をゲートで受け、ドレインが前記出力端子に接続されたトランジスタを備えていることを特徴とする半導体集積回路。
（付記３）
付記１または付記２記載の半導体集積回路において、
前記第１ノードと前記内部回路の電源端子の間に、前記内部回路の電源端子から前記第１ノードに電流が流れることを防止する逆電流防止回路を備えていることを特徴とする半導体集積回路。
（付記４）
付記１ないし付記３のいずれか１項記載の半導体集積回路において、
前記第１、第２および第３スイッチは、前記第１ノードにゲートが接続されたトランジスタを備えていることを特徴とする半導体集積回路。
（付記５）
付記１ないし付記４のいずれか１項記載の半導体集積回路において、
前記第２端子と前記第１ノードの間に順方向接続された第１ダイオードと、
前記第２ノードと前記第２端子との間に順方向接続された第２ダイオードとを備えていることを特徴とする半導体集積回路。
（付記６）
付記１ないし付記５のいずれか１項記載の半導体集積回路と、
前記第１および第２端子に接続されたアンテナとを備えていることを特徴とするＲＦＩＤタグ。
（付記７）
付記６記載のＲＦＩＤタグにおいて、
前記テスト制御回路は、
クロックを生成する発振回路と、
前記クロックを受けて動作し、前記内部回路を動作させるための信号を生成する論理回路と、
前記論理回路のからの信号をゲートで受け、ドレインが前記出力端子に接続されたトランジスタを備えていることを特徴とするＲＦＩＤタグ。
（付記８）
付記６または付記７記載のＲＦＩＤタグにおいて、
前記半導体集積回路は、前記第１ノードと前記内部回路の電源端子の間に、前記内部回路の電源端子から前記第１ノードに電流が流れることを防止する逆電流防止回路を備えていることを特徴とするＲＦＩＤタグ。
（付記９）
付記６ないし付記８のいずれか１項記載のＲＦＩＤタグにおいて、
前記第１、第２および第３スイッチは、前記第１ノードにゲートが接続されたトランジスタを備えていることを特徴とするＲＦＩＤタグ。
（付記１０）
付記６ないし付記９のいずれか１項記載のＲＦＩＤタグにおいて、
前記半導体集積回路は、
前記第２端子と前記第１ノードの間に順方向接続された第１ダイオードと、
前記第２ノードと前記第２端子との間に順方向接続された第２ダイオードとを備えていることを特徴とするＲＦＩＤタグ。
【００５０】
以上の詳細な説明により、実施形態の特徴点及び利点は明らかになるであろう。これは、特許請求の範囲がその精神及び権利範囲を逸脱しない範囲で前述のような実施形態の特徴点及び利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良及び変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物及び均等物に拠ることも可能である。
【図面の簡単な説明】
【００５１】
【図１】一実施形態における半導体集積回路の例を示している。
【図２】図１に示したバーンイン制御回路を示している。
【図３】図１に示した内部回路の例を示している。
【図４】図１に示したＲＦＩＤチップが搭載されるＲＦＩＤタグの例を示している。
【図５】図１に示したＲＦＩＤチップのバーンイン動作モード中の動作を示している。
【図６】図１に示したＲＦＩＤチップの通常動作モード中の動作を示している。
【図７】図１に示したＲＦＩＤチップをバーンインするテストシステムの例を示している。
【図８】図１に示したＲＦＩＤチップをバーンインするテストシステムの別の例を示している。
【図９】別の実施形態における半導体集積回路の例を示している。
【図１０】図９に示した整流回路の具体例を示している。
【図１１】図９に示した整流回路の別の具体例を示している。
【符号の説明】
【００５２】
ＡＮＴ‥アンテナ；ＢＣＮＴ‥バーンイン制御回路；ＣＬＫＧ‥クロック発生回路；ＣＳ‥電流源；ＤＤＭ‥データ復調回路；ＤＭ‥データ変調回路；ＦＭ‥強誘電体メモリ；ＩＮＴ‥内部回路；ＩＮＶ１‥インバータ；ＬＯＧＩＣ‥論理回路；ＯＳＣ‥発振回路；ＰＳ‥電源装置；Ｒ１‥抵抗；ＲＥＣＴ‥整流回路；ＳＧＥＮ‥信号生成回路；ＳＷ１−ＳＷ３‥スイッチ；Ｔ１、Ｔ２‥端子；ＴＡＧ‥ＲＦＩＤタグ；ＴＣ‥恒温槽；ＷＡＦ‥ウエハ
【技術分野】
【０００１】
本発明は、高周波信号を受けるための端子を有する半導体集積回路およびＲＦＩＤタグに関する。
【背景技術】
【０００２】
高周波信号を受けて動作する半導体集積回路として、例えば、ＲＦＩＤ（Radio Frequency IDentification）タグチップがある。この種の半導体集積回路では、タグチップをテスト装置に直接接続することなく、テスト装置からタグチップにアンテナを介して高周波信号が供給され、テストが実施される（例えば、特許文献１参照）。また、タグチップのダミー端子をテスト装置に接続し、ダミー端子間に電圧を与えることで、端子の接続テストが実施される（例えば、特許文献２参照）。
【０００３】
一方、半導体集積回路は、信頼性を向上するために半導体ウエハの製造後にバーンインが実施されることが多い。バーンインでは、多数の半導体集積回路は、バーンイン装置内に収納され、高温下で所定の時間、入力信号を受けて動作する。バーンインにより信頼性の低い素子は破壊される。そして、バーンイン後の動作テストにより、初期不良品が取り除かれる。
【特許文献１】特開２０００−２４２７４６号公報
【特許文献２】特開２００７−２８７０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
バーンイン装置の駆動回路は、共通の入力信号を多数の半導体集積回路に同時に供給する。駆動回路に接続される負荷は大きい。このため、例えば、タグチップをバーンインする場合、正しい波形の高周波信号を各タグチップに供給することは難しい。一方、タグチップ内の回路は、高周波信号を受けて動作するように設計されているため、低周波信号を受けても動作できない。したがって、この種の半導体集積回路にバーンインを実施することは困難である。
【０００５】
本発明の目的は、高周波信号を受けて動作する複数の半導体集積回路のバーンインを同時に実施することである。特に、高周波信号を受ける端子のみを用いて、複数の半導体集積回路のバーンインを同時に実施することである。
【課題を解決するための手段】
【０００６】
整流回路は、第１ノードと第２ノードの間に第３ノードを介して直列に接続され、交互に充放電される第１キャパシタおよび第２キャパシタを有し、通常動作モード中に第３ノードに電気的に接続された第１端子および第２ノードに電気的に接続された第２端子で高周波信号を受け、第１および第２ノードに電源電圧を生成する。内部回路は、通常動作モード中に電源電圧を受け、第１および第２端子で受ける高周波信号に重畳された変調信号を入力端子で受けて動作する。負荷回路は、第１ノードと第２ノードとの間に接続されている。テスト制御回路は、第１および第２端子に直流電圧が供給されるテストモード中に動作し、内部回路を動作させる信号を出力端子から出力する。第１スイッチは、テストモード中に、第１端子をテスト制御回路の電源端子に接続する。第２スイッチは、テストモード中に、第１端子を内部回路の電源端子に接続する。第３スイッチは、テストモード中に、テスト制御回路の出力端子を内部回路の入力端子に接続する。
【発明の効果】
【０００７】
直流電圧を第１および第２端子に供給することで、テスト制御回路が内部回路を動作させる信号を生成するため、高周波信号を受けて動作する複数の半導体集積回路のバーンインを同時に実施できる。したがって、第１および第２端子のみを用いて、複数の半導体集積回路のバーンインを同時に実施できる。
【発明を実施するための最良の形態】
【０００８】
以下、実施形態を図面を用いて説明する。
【０００９】
図１は、一実施形態における半導体集積回路を示している。例えば、半導体集積回路は、ＲＦＩＤタグチップ（以下、ＲＦＩＤチップと称する）である。ＲＦＩＤチップは、整流回路ＲＥＣＴ、バーンイン制御回路ＢＣＮＴ、内部回路ＩＮＴ、電流源ＣＳ、抵抗Ｒ１、スイッチＳＷ１−ＳＷ３、ダイオードＤ３およびキャパシタＣ３を有している。
【００１０】
整流回路ＲＥＣＴは、キャパシタＣ１、Ｃ２およびダイオードＤ１、Ｄ２を有している。キャパシタＣ１、Ｃ２は、ノードＮＤ１とノードＮＤ２の間に、ノードＮＤ３を介して直列に接続されている。ダイオードＤ１は、外部端子Ｔ２とノードＮＤ１の間に順方向に接続されている。ダイオードＤ２は、ノードＮＤ２と外部端子Ｔ２との間に順方向に接続されている。ノードＮＤ３は、外部端子Ｔ１に接続されている。
【００１１】
端子Ｔ１、Ｔ２（アンテナ端子）は、図４に示すように、ＲＦＩＤタグのアンテナＡＮＴに接続される。整流回路ＲＥＣＴは、通常動作モード中に、端子Ｔ１、Ｔ２に供給される高周波信号から直流電源ＶＤＤ、ＶＳＳを生成する。ここで、通常動作モードは、整流回路ＲＥＣＴによる整流動作が行われ、端子Ｔ１、Ｔ２で受ける高周波信号に重畳される変調信号（コマンド信号や情報信号）を受けて内部回路ＩＮＴが動作するモードである。
【００１２】
電流源ＣＳは、ダイオードＤ１もしくはダイオードＤ２に流れる電流量を適切な倍率でコピーした量の電流を内部回路ＩＮＴに供給する。例えば、電流源ＣＳは、カレントミラー回路により実現される。抵抗Ｒ１は、バーンイン動作モード中に、ノードＮＤ１上の電荷を端子Ｔ２に逃がすための負荷回路として機能する。これにより、ノードＮＤ１は、バーンイン動作モード中に低レベルに保持される。抵抗Ｒ１の抵抗値は、例えば１０メガオームである。抵抗値を高く設計することで、抵抗Ｒ１を流れる電流を最小限にでき、ＲＦＩＤタグの消費電力を削減できる。バーンイン動作モード中の動作は、図５に示す。
【００１３】
バーンイン制御回路ＢＣＮＴは、バーンイン動作モード中に動作し、内部回路ＩＮＴを動作させるためのテスト信号（コマンド信号や情報信号）を出力端子Ｏ１から出力する。バーンイン制御回路ＢＣＮＴの例は、図２に示す。バーンイン動作モードは、ＲＦＩＤチップの初期不良を取り除くためのテスト工程においてエントリされる。このため、バーンイン制御回路ＢＣＮＴは、テスト制御回路として機能する。
【００１４】
スイッチＳＷ１−ＳＷ３は、ｐチャネルＭＯＳＦＥＴを有している。スイッチＳＷ１−ＳＷ３を構成するｐチャネルＭＯＳＦＥＴのゲートは、ノードＮＤ１に接続され、スイッチＳＷ１−ＳＷ３を構成するｐチャネルＭＯＳＦＥＴの基板端子はノードＮＤ３に接続されている。スイッチＳＷ１を構成するｐチャネルＭＯＳＦＥＴは、ゲートで低レベルを受けているときにオンし、ノードＮＤ３をバーンイン制御回路ＢＣＮＴの電源端子ＶＤＤに接続する。スイッチＳＷ２を構成するｐチャネルＭＯＳＦＥＴは、ゲートで低レベルを受けているときにオンし、ノードＮＤ３を内部回路ＩＮＴの電源端子ＶＤＤに接続する。スイッチＳＷ３を構成するｐチャネルＭＯＳＦＥＴは、ゲートで低レベルを受けているときにオンし、バーンイン制御回路ＢＣＮＴの出力端子Ｏ１を内部回路ＩＮＴの入力端子Ｉ１に接続する。
【００１５】
内部回路ＩＮＴは、通常動作モード中に、整流回路ＲＥＣＴからの直流電源ＶＤＤ、ＶＳＳを受け、電流源ＣＳを介して入力端子Ｉ１で受ける変調信号（コマンド信号や情報信号）に応じて動作する。内部回路ＩＮＴは、入力端子Ｉ１に供給される電流の変化を信号として処理する。また、内部回路ＩＮＴは、バーンイン動作モード中に、端子Ｔ１、Ｔ２に供給される直流電源ＶＤＤ、ＶＳＳを受け、バーンイン制御回路ＢＣＮＴから出力され入力端子Ｉ１で受けるテスト信号に応じて動作する。内部回路ＩＮＴの例は、図３に示す。
【００１６】
ダイオードＤ３は、バーンイン動作モード中に、ノードＮＤ３の高レベルがノードＮＤ１に伝達されることを防止する。キャパシタＣ３は、直流電源ＶＤＤ、ＶＳＳを安定化させる平滑容量であり、整流により生じた電荷を蓄積する。
【００１７】
図２には、図１に示したバーンイン制御回路ＢＣＮＴを示している。バーンイン制御回路ＢＣＮＴは、発振回路ＯＳＣ、信号生成回路ＳＧＥＮ、インバータＩＮＶ１およびｐチャネルＭＯＳＦＥＴを有している。発振回路ＯＳＣは、電源電圧ＶＤＤ、ＶＳＳを受けているときに、クロックＣＬＫ１を生成する。信号生成回路ＳＧＥＮは、電源電圧ＶＤＤ、ＶＳＳを受けているときに、図１に示した内部回路ＩＮＴの構成要素の全体が順次動作するための信号Ｓ０を、クロックＣＬＫ１に基づいて生成する。
【００１８】
生成された信号Ｓ０は、インバータＩＮＶ１を介してｐチャネルＭＯＳＦＥＴのゲートに供給される。ｐチャネルＭＯＳＦＥＴのソースおよび基板端子は、電源線ＶＤＤに接続されている。そして、ｐチャネルＭＯＳＦＥＴは、信号Ｓ０に応じてドレイン電流を変化させる。すなわち、信号生成回路ＳＧＥＮにより生成される信号Ｓ１に応じて出力信号Ｏ１が出力される。図１に示したスイッチＳＷ３は、バーンイン動作モード中にオンするため、出力信号Ｏ１（出力電流）は、内部回路ＩＮＴに入力され、信号処理される。
【００１９】
図３は、図１に示した内部回路ＩＮＴの例を示している。例えば、内部回路ＩＮＴは、データ復調回路ＤＤＭ、クロック発生回路ＣＬＫＧ、論理回路ＬＯＧＩＣ、強誘電体メモリＦＭおよびデータ変調回路ＤＭを有している。内部回路ＩＮＴの各回路ＤＤＭ、ＣＬＫＧ、ＬＯＧＩＣ、ＦＭ、ＤＭは、電源電圧ＶＤＤ、ＶＳＳを受けて動作する。
【００２０】
データ復調回路ＤＤＭは、入力端子Ｉ１で受ける信号を復調し、復調した信号Ｏ２を論理回路ＬＯＧＩＣに出力する。クロック発生回路ＣＬＫＧは、内蔵する発振回路によりクロックを発生し、発生したクロックＣＬＫ２を論理回路ＬＯＧＩＣに出力する。なお、クロックＣＬＫ２は、クロック抽出回路により入力端子Ｉ１で受ける信号から抽出してもよい。論理回路ＬＯＧＩＣは、強誘電体メモリＦＭの読み書き動作を制御し、リーダ／ライタとの間でコマンドやデータを入出力する。リーダ／ライタは、図４に示すＲＦＩＤタグＴＡＧと無線通信する装置である。強誘電体メモリＦＭは、リーダ／ライタから出力されるデータや、論理回路ＬＯＧＩＣで生成されたデータを記憶する。データ変調回路ＤＭは、論理回路ＬＯＧＩＣから出力される信号に基づき、アンテナ端子Ｔ１、Ｔ２で受ける高周波信号を変調する。変調された高周波信号は図４に示す端子Ｔ１、Ｔ２およびアンテナＡＮＴを介してリーダ／ライタに返信される。なお、図１では、変調された信号の出力経路は省略している。
【００２１】
図４は、図１に示したＲＦＩＤチップが搭載されるＲＦＩＤタグＴＡＧの例を示している。ＲＦＩＤタグＴＡＧは、ＲＦＩＤチップおよびアンテナＡＮＴが搭載された基板あるいはパッケージを有している。なお、アンテナＡＮＴは、基板上に配線パターンを用いて形成されてもよく、ＲＦＩＤチップ内に形成されてもよい。ＲＦＩＤチップの端子Ｔ１、Ｔ２は、ボンディングワイヤ等によりアンテナＡＮＴの端子に接続される。
【００２２】
図５は、図１に示したＲＦＩＤチップのバーンイン動作モード中の動作を示している。図に示した太い矢印は、電流または信号の流れを示している。バーンイン動作モード（テストモード）は、端子Ｔ１を電源電圧ＶＤＤ（直流電源の正側端子）に接続し、端子Ｔ２を電源端子ＶＳＳ（直流電源の負側端子）に接続することでエントリされる。
【００２３】
バーンイン動作モードにエントリされた直後、端子Ｔ１からノードＮＤ３、キャパシタＣ１、抵抗Ｒ１、ダイオードＤ２、端子Ｔ２の経路でキャパシタＣ１に充電電流が流れる。キャパシタＣ１は、ノードＮＤ３側が正（ＶＤＤ）に、ノードＮＤ１側が負（ＶＳＳ）に充電される。充電が終わると、キャパシタＣ１の充電電流は流れなくなる。ノードＮＤ１は、抵抗Ｒ１を介して端子Ｔ２（ＶＳＳ）に接続されているため、その電圧は接地電圧ＶＳＳ（低レベル）となる。ノードＮＤ２も接地電圧ＶＳＳになる。このため、バーンイン制御回路ＢＣＮＴおよび内部回路ＩＮＴの接地端子ＶＳＳは、接地電圧ＶＳＳを受ける。
【００２４】
スイッチＳＷ１−ＳＷ３を構成するｐチャネルＭＯＳＦＥＴは、ゲートで低レベルを受けてオンする。バーンイン制御回路ＢＣＮＴは、スイッチＳＷ１を介して電源電圧ＶＤＤを受け、動作を開始し、信号Ｓ１を生成する。生成された信号Ｓ１は、スイッチＳＷ３を介して内部回路ＩＮＴに供給される。内部回路ＩＮＴは、スイッチＳＷ２を介して電源電圧ＶＤＤを受け、動作を開始し、信号Ｓ１を処理する。これにより、内部回路ＩＮＴは、バーンイン制御回路ＢＣＮＴにより生成された信号Ｓ１に基づいて、所定のクロック周波数で所定の動作を繰り返す。
【００２５】
なお、電流源ＣＳは、ダイオードＤ１もしくはダイオードＤ２に流れる電流量を適切な倍率でコピーした量の電流を内部回路ＩＮＴに流す。このため、電流源ＣＳからの電流とバーンイン制御回路ＢＣＮＴからの信号電流とが加算された量の電流が、内部回路ＩＮＴの入力端子Ｉ１に供給される。バーンイン動作モード中、ダイオードＤ２に流れる電流は、バーンイン制御回路ＢＣＮＴと内部回路ＩＮＴの動作電流であるが、平滑キャパシタＣ３の働きもあり、ほぼ一定である。このため、バーンイン制御回路ＢＣＮＴからの信号電流に電流源ＣＳからの電流が加算されても、内部回路ＩＮＴはバーンイン制御回路ＢＣＮＴからの信号を正常に処理できる。
【００２６】
図６は、図１に示したＲＦＩＤチップの通常動作モード中の動作を示している。端子Ｔ１、Ｔ２がアンテナＡＮＴに接続されたＲＦＩＤタグＴＡＧは、高周波信号を受信すると、整流回路ＲＥＣＴを用いて電力を生成する。端子Ｔ１が正、端子Ｔ２が負のとき、電流は、実線の矢印で示すように、以下の経路（１）、（２）、（３）を流れる。
経路（１）：端子Ｔ１、キャパシタＣ１、抵抗Ｒ１、ダイオードＤ２、端子Ｔ２
経路（２）：端子Ｔ１、キャパシタＣ１、ダイオードＤ３、内部回路ＩＮＴおよびキャパシタＣ３の並列接続、ダイオードＤ２、端子Ｔ２
経路（３）：端子Ｔ１、キャパシタＣ２、ダイオードＤ２、端子Ｔ２
端子Ｔ１が負、端子Ｔ２が正のとき、電流は、破線の矢印で示すように、以下の経路（４）、（５）、（６）を流れる。
経路（４）：端子Ｔ２、ダイオードＤ１、キャパシタＣ１、端子Ｔ１
経路（５）：端子Ｔ２、ダイオードＤ１、抵抗Ｒ１、キャパシタＣ２、端子Ｔ１
経路（６）：端子Ｔ２、ダイオードＤ１、Ｄ３、内部回路ＩＮＴおよびキャパシタＣ３の並列接続、キャパシタＣ２、端子Ｔ１
端子Ｔ１、Ｔ２に供給される電圧の正負の極性は絶えず変化するので、キャパシタＣ１、Ｃ２を流れる電流が途絶えることはない。これは、バーンイン動作モードで端子Ｔ１、Ｔ２に直流電源が接続されるときと異なる。キャパシタＣ１、Ｃ２には、正負の極性により両方向の電流が流れる。キャパシタＣ１は、経路（４）において最も高い電圧を受ける。キャパシタＣ２は経路（３）において最も高い電圧を受ける。このため、キャパシタＣ１の充電は、経路（４）が支配的であり、キャパシタＣ２の充電は、経路（３）が支配的である。その結果、ノードＮＤ２を基準として、ノードＮＤ１が正の電圧になる。この際、充電されたキャパシタＣ１の電圧と、充電されたキャパシタＣ２の電圧が加算されるため、ノードＮＤ１の電圧は、端子Ｔ１、Ｔ２で受ける高周波信号の電圧の振幅のほぼ２倍になる。すなわち、内部回路ＩＮＴに供給される電源電圧ＶＤＤは、端子Ｔ１、Ｔ２で受ける高周波信号の電圧の振幅のほぼ２倍になる。
【００２７】
スイッチＳＷ１−ＳＷ３を構成するｐチャネルＭＯＳＦＥＴは、ゲートで高レベルを受け、オフする（遮断状態）。これにより、バーンイン制御回路ＢＣＮＴは電源電圧ＶＤＤを受けず、信号Ｓ１を生成しない。抵抗Ｒ１は高抵抗のため流れる電流は非常に小さく、回路に与える影響は無視できる。したがって、ＲＦＩＤチップは、バーンイン制御回路ＢＣＮＴを搭載しているにもかかわらず、端子Ｔ１、Ｔ２で高周波信号を受けるとき、通常のＲＦＩＤタグＴＡＧとして正常に動作する。
【００２８】
図７は、図１に示したＲＦＩＤチップをバーンインするテストシステムＴＳＹＳの例を示している。テストシステムＴＳＹＳは、電源装置ＰＳと、バーンインを実施するための恒温槽ＴＣを含む。例えば、半導体製造工程により製造された半導体ウエハＷＡＦ上のＲＦＩＤチップは、テスト工程において、ウエハＷＡＦから切り出される前にバーンインされる。バーンインは、摂氏１００度から２００度で所定時間ＲＦＩＤチップを動作することで実施される。この実施形態では、バーンインは、恒温槽ＴＣに収納されたウエハＷＡＦ上のＲＦＩＤチップに、電源装置ＰＳから電源電圧ＶＤＤ、ＶＳＳを供給することで自動的に実施される。図では、１つのＲＦＩＤチップが電源装置ＰＳに接続されているが、実際には、複数のＲＦＩＤチップが電源装置ＰＳに同時に接続される。このために、例えば、同時に複数チップの端子Ｔ１、Ｔ２に接触するような多数のプローブ(針)を持つプローブカードを用いる。
【００２９】
このように、各ＲＦＩＤチップの端子Ｔ１、Ｔ２に共通の直流電源ＰＳを接続するだけで、各ＲＦＩＤチップのバーンインを実施できる。すなわち、簡易な電源装置ＰＳにより、複数のＲＦＩＤチップのバーンインを同時に実施できる。図２に示したバーンイン制御回路ＢＣＮＴは、ＲＦＩＤチップ毎に内部回路ＩＮＴを動作させるためのテスト信号Ｏ１を生成する。このため、各ＲＦＩＤチップの端子Ｔ１、Ｔ２を共通の直流電源ＰＳに接続する場合にも、内部回路ＩＮＴに通常動作モードでリーダ／ライタから送られる変調信号（コマンド信号や情報信号）と同等の信号を供給できる。すなわち、内部回路ＩＮＴを確実に動作できる。
【００３０】
バーンイン後、ＬＳＩテスタ等を用いて、各ＲＦＩＤチップの動作テストが実施される。正しく動作しないＲＦＩＤチップは、不良品として扱われる。これにより、信頼度不良が市場で発生することを防止でき、信頼性を向上できる。
【００３１】
図８は、図１に示したＲＦＩＤチップをバーンインするテストシステムＴＳＹＳの別の例を示している。このテストシステムＴＳＹＳでは、恒温槽ＴＣ内に、例えばパッケージングされた複数のＲＦＩＤチップが収納される。例えば、ＲＦＩＤチップは、恒温槽ＴＣ内に配置され電源配線ＶＤＤ、ＶＳＳが配線されたバーンインボードＢＲＤ上のＩＣソケットＳＣＫＴに装着される。バーンインは、ＲＦＩＤチップが図４のＲＦＩＤタグＴＡＧに搭載される前に実施される。
【００３２】
以上、この実施形態では、高周波信号を受けて動作する複数のＲＦＩＤチップのバーンインを同時に実施できる。また、高周波信号を受ける端子Ｔ１、Ｔ２のみを用いて、複数のＲＦＩＤチップのバーンインを同時に実施できる。バーンイン時に内部回路ＩＮＴを動作させる信号を各ＲＦＩＤチップに供給する専用のバーンイン端子は必要ない。このため、ＲＦＩＤチップのチップサイズを小さくでき、製造コストを削減できる。
【００３３】
各ＲＦＩＤチップの端子Ｔ１、Ｔ２に共通の直流電源ＰＳを接続するだけで、各ＲＦＩＤチップのバーンインを実施できる。すなわち、簡易なバーンイン装置により、複数のＲＦＩＤチップのバーンインを同時に実施できる。したがって、ＲＦＩＤチップのバーンインコストを削減でき、テストコストを削減できる。バーンイン動作モードでは、各ＲＦＩＤチップの内部回路ＩＮＴに通常動作モードでリーダ／ライタから送られる変調信号（コマンド信号や情報信号）と同等の信号を供給できる。このため、信頼性が低い素子を有する内部回路ＩＮＴを確実に検出でき、初期不良を起こす可能性があるＲＦＩＤチップを確実に取り除くことができる。
【００３４】
ＲＦＩＤチップは、端子Ｔ１、Ｔ２で高周波信号を受けるとき、バーンイン制御回路ＢＣＮＴの動作を停止する。これにより、通常動作モード中に、ＲＦＩＤチップは、バーンイン制御回路ＢＣＮＴを搭載しているにもかかわらず、通常のＲＦＩＤタグＴＡＧとして正常に動作できる。
【００３５】
図９は、別の実施形態における半導体集積回路の例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。ＲＦＩＤチップは、整流回路ＲＥＣＴが図１と相違している。その他の構成は、図１と同じである。ＲＦＩＤチップは、図４に示したように、ＲＦＩＤタグＴＡＧの基板上に搭載される。また、ＲＦＩＤチップは、図７または図８に示したテストシステムＴＳＹＳによりバーンインされる。
【００３６】
整流回路ＲＥＣＴは、図１に示した整流回路ＲＥＣＴに多段化回路ＭＵＬＴ１、ＭＵＬＴ２およびキャパシタＣ１１を追加している。多段化回路ＭＵＬＴ１−２は、通常動作モード中に端子Ｔ１、Ｔ２で受ける高周波信号の電圧の振幅のほぼｎ倍（ｎは正の整数）の電圧をキャパシタＣ１、Ｃ２に与えるために設けられる。これにより、高周波信号の電圧の振幅が小さいときにも、内部回路ＩＮＴを動作させる電源電圧ＶＤＤを高くできる。キャパシタＣ１１の作用は、図１０で説明する。
【００３７】
図１０は、図９に示した整流回路ＲＥＣＴの具体例を示している。多段化回路ＭＵＬＴ１は、端子Ｔ２とノードＮＤ１との間に、ノードＮＤ４を介して直列に接続されたキャパシタＣ１２およびダイオードＤ１１と、端子Ｔ１とノードＮＤ４との間に、キャパシタＣ１１を介して接続されたダイオードＤ１２とを有している。多段化回路ＭＵＬＴ２は、ノードＮＤ２と端子Ｔ２との間に、ノードＮＤ５を介して直列に接続されたダイオードＤ１３およびキャパシタＣ１３と、ノードＮＤ５と端子Ｔ１との間に接続されたダイオードＤ１４とを有している。
【００３８】
図１０に示したＲＦＩＤチップは、バーンイン動作モード中に次のように動作する。まず、図５と同様に、端子Ｔ１が電源電圧ＶＤＤ（直流電源の正側端子）に接続され、端子Ｔ２が電源端子ＶＳＳ（直流電源の負側の端子）接続される。キャパシタＣ１は、ノードＮＤ３側が正（ＶＤＤ）に、ノードＮＤ１側が負（ＶＳＳ）に充電される。また、端子Ｔ１、キャパシタＣ１１、ダイオードＤ１２、Ｄ１１、抵抗Ｒ１、ダイオードＤ２、端子Ｔ２の経路で、キャパシタＣ１１にも充電電流が流れ、ノードＮＤ３が正に、ノードＮＤ４が負に充電される。
【００３９】
なお、ダイオードＤ２に並列に接続されているダイオードＤ１３とキャパシタＣ１３にも充電電流の一部が流れる。ダイオードＤ２の電圧降下分からＤ１３の電圧降下分を引いた電圧がキャパシタＣ１３に充電される。ただし、ダイオードＤ２とダイオードＤ１３の電圧降下の値はほぼ等しいため、Ｄ１３の電圧は無視できるほど小さく、端子Ｔ２とノードＮＤ２の電位はほぼ等しい。
【００４０】
キャパシタＣ１、Ｃ１１の充電が終わると、この充電電流は流れなくなる。ノードＮＤ１は、接地電圧ＶＳＳになり、図５と同様に、スイッチＳＷ１−ＳＷ３はオンする。その後の動作は、図５と同じである。なお、キャパシタＣ１１がないと、端子Ｔ１の電源電圧ＶＤＤがノードＮＤ１に常時供給され、ノードＮＤ１を接地電圧ＶＳＳに設定できない。換言すれば、キャパシタＣ１１は、バーンイン動作モード中に、端子Ｔ１とノードＮＤ１との直流的な接続を遮断する機能を有する。
【００４１】
一方、通常動作モードでは、整流回路ＲＥＣＴは、端子Ｔ１、Ｔ２で高周波信号を受信し、次のように動作する。端子Ｔ１が正、端子Ｔ２が負のとき、電流は、以下の経路（１）、（２）、（３）を流れる。
・経路（１）：端子Ｔ１、キャパシタＣ１１、ダイオードＤ１２、キャパシタＣ１２、端子Ｔ２
・経路（２）：端子Ｔ１、キャパシタＣ１と、キャパシタＣ１１、ダイオードＤ１２、Ｄ１１との並列接続、負荷（抵抗Ｒ１と、ダイオードＤ３、内部回路ＩＮＴおよびキャパシタＣ３の並列接続）、ダイオードＤ２と、ダイオードＤ１３およびキャパシタＣ１３との並列接続、端子Ｔ２
・経路（３）：端子Ｔ１、キャパシタＣ２、ダイオードＤ２と、ダイオードＤ１３およびキャパシタＣ１３との並列接続、端子Ｔ２
端子Ｔ１が負、端子Ｔ２が正のとき、電流は、以下の経路（４）、（５）、（６）を流れる。
・経路（４）：端子Ｔ２、キャパシタＣ１３、ダイオードＤ１４、端子Ｔ１
・経路（５）：端子Ｔ２、ダイオードＤ１と、キャパシタＣ１２およびダイオードＤ１１との並列接続、負荷（抵抗Ｒ１と、ダイオードＤ３、内部回路ＩＮＴおよびキャパシタＣ３の並列接続）、キャパシタＣ２、端子Ｔ１
・経路（６）：端子Ｔ２、ダイオードＤ１と、キャパシタＣ１２およびダイオードＤ１１との並列接続、キャパシタＣ１、端子Ｔ１
なお、キャパシタＣ１１の容量値は、キャパシタＣ１２の容量値より十分大きく設定されている。そのため、経路（１）において２つのキャパシタＣ１１、Ｃ１２に充電されるときに、ほとんどの電圧がキャパシタＣ１２に加わる。したがって、端子Ｔ１と端子Ｔ２に印加される電圧をＶとすると、経路（１）でキャパシタＣ１２にほぼＶの電圧が充電される。
【００４２】
正負の極性の電圧の入力が、端子Ｔ１と端子Ｔ２の間に繰り返し入力されると、経路（１）でほぼＶの電圧がキャパシタＣ１２に充電された後、経路（６）でほぼＶの２倍の電圧がキャパシタＣ１に充電される。同様に、経路（４）でほぼＶの電圧がキャパシタＣ１３に充電され、経路（３）でほぼＶの２倍の電圧がキャパシタＣ２に充電される。したがって、ノードＮＤ１とノードＮＤ２の間にはＶの約４倍の電圧が生成される。
【００４３】
スイッチＳＷ１−ＳＷ３のゲートは、図６と同様に正にバイアスされ、スイッチＳＷ１−ＳＷ３はオフする。抵抗Ｒ１は高抵抗のため、抵抗Ｒ１に流れる電流は非常に小さく、回路に与える影響は無視できる。したがって、高周波信号が端子Ｔ１、Ｔ２に供給される場合、図１０に示したＲＦＩＤチップは、図６と同様に、通常のＲＦＩＤタグＴＡＧとして正常に動作する。
【００４４】
図１１は、図９に示した整流回路ＲＥＣＴの別の具体例を示している。この例では、多段化回路ＭＵＬＴ１は、図１０に示した多段化回路ＭＵＬＴ１にキャパシタＣ１４およびダイオードＤ１５を追加している。キャパシタＣ１４は、端子Ｔ１とノードＮＤ６との間に接続されている。キャパシタＣ１４は、図９と図１０に示したキャパシタＣ１１の役割も兼ねているため、キャパシタＣ１１は図１１では省略されている。ノードＮＤ６は、キャパシタＣ１４とダイオードＤ１２の接続ノードである。ダイオードＤ１５は、端子Ｔ２とノードＮＤ６との間に順方向に接続されている。
【００４５】
多段化回路ＭＵＬＴ２は、図１０に示した多段化回路ＭＵＬＴ２にキャパシタＣ１５およびダイオードＤ１６を追加している。キャパシタＣ１５は、端子Ｔ１とノードＮＤ７との間に接続されている。ノードＮＤ７は、ダイオードＤ１４とキャパシタＣ１５との接続ノードである。ダイオードＤ１６は、ノードＮＤ７と端子Ｔ２との間に順方向に接続されている。その他の構成は、キャパシタＣ１１が削除されていることを除き、図１０と同じである。動作の説明は省略するが、図１１に示した多段化回路ＭＵＬＴ１−２は３段構成である。このため、端子Ｔ１と端子Ｔ２に印加される電圧をＶとすると、ノードＮＤ１とノードＮＤ２の間にはＶの約６倍の電圧が供給される。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
【００４６】
なお、上述した実施形態は、ノードＮＤ１、ＮＤ２の間に抵抗Ｒ１を配置する例について述べた。しかし、例えば、ノードＮＤ１、ＮＤ２に電源端子ＶＤＤ、ＶＳＳがそれぞれ接続された別の内部回路があるとき、この内部回路は負荷回路として機能する。このとき、抵抗Ｒ１は省略可能である。
【００４７】
上述した実施形態では、高周波信号を内部回路ＩＮＴに供給するための電流源ＣＳを端子Ｔ２と内部回路ＩＮＴの間に配置する例について述べた。しかし、例えば、電流源ＣＳを端子Ｔ１と内部回路ＩＮＴの間に配置してもよい。
【００４８】
上述した実施形態では、バーンイン動作モード中に、内部回路ＩＮＴの構成要素の全体を順次動作するための信号Ｓ０をバーンイン制御回路ＢＣＮＴにより生成する例について述べた。しかし、例えば、内部回路ＩＮＴの構成要素の全体をテストするためのテスト信号をバーンイン制御回路ＢＣＮＴにより生成してもよい。このとき、バーンイン制御回路ＢＣＮＴは、テスト制御回路として動作し、内部回路ＩＮＴから出力される信号を期待値と比較し、内部回路ＩＮＴが正常に動作するか否かを判定する。例えば、判定結果は、専用のテスト結果端子から出力される。あるいは、判定結果は、強誘電体メモリセル等の不揮発性の回路に記憶され、バーンイン動作モード（テストモード）から通常動作モードに移行した後に、ＲＦＩＤチップ毎に読み出される。
【００４９】
以上の実施形態に関して、さらに以下の付記を開示する。
（付記１）
第１ノードと第２ノードの間に第３ノードを介して直列に接続され、交互に充放電される第１キャパシタおよび第２キャパシタを有し、通常動作モード中に前記第３ノードに電気的に接続された第１端子および第２ノードに電気的に接続された第２端子で高周波信号を受け、前記第１および第２ノードに電源電圧を生成する整流回路と、
通常動作モード中に前記電源電圧を受け、前記第１および第２端子で受ける高周波信号に重畳された変調信号を入力端子で受けて動作する内部回路と、
前記第１ノードと前記第２ノードとの間に接続された負荷回路と、
前記第１および第２端子に直流電圧が供給されるテストモード中に動作し、前記内部回路を動作させる信号を出力端子から出力するテスト制御回路と、
前記テストモード中に、前記第１端子を前記テスト制御回路の電源端子に接続する第１スイッチと、
前記テストモード中に、前記第１端子を前記内部回路の電源端子に接続する第２スイッチと、
前記テストモード中に、前記テスト制御回路の前記出力端子を前記内部回路の入力端子に接続する第３スイッチとを備えていることを特徴とする半導体集積回路。
（付記２）
付記１記載の半導体集積回路において、
前記テスト制御回路は、
クロックを生成する発振回路と、
前記クロックを受けて動作し、前記内部回路を動作させるための信号を生成する論理回路と、
前記論理回路からの信号をゲートで受け、ドレインが前記出力端子に接続されたトランジスタを備えていることを特徴とする半導体集積回路。
（付記３）
付記１または付記２記載の半導体集積回路において、
前記第１ノードと前記内部回路の電源端子の間に、前記内部回路の電源端子から前記第１ノードに電流が流れることを防止する逆電流防止回路を備えていることを特徴とする半導体集積回路。
（付記４）
付記１ないし付記３のいずれか１項記載の半導体集積回路において、
前記第１、第２および第３スイッチは、前記第１ノードにゲートが接続されたトランジスタを備えていることを特徴とする半導体集積回路。
（付記５）
付記１ないし付記４のいずれか１項記載の半導体集積回路において、
前記第２端子と前記第１ノードの間に順方向接続された第１ダイオードと、
前記第２ノードと前記第２端子との間に順方向接続された第２ダイオードとを備えていることを特徴とする半導体集積回路。
（付記６）
付記１ないし付記５のいずれか１項記載の半導体集積回路と、
前記第１および第２端子に接続されたアンテナとを備えていることを特徴とするＲＦＩＤタグ。
（付記７）
付記６記載のＲＦＩＤタグにおいて、
前記テスト制御回路は、
クロックを生成する発振回路と、
前記クロックを受けて動作し、前記内部回路を動作させるための信号を生成する論理回路と、
前記論理回路のからの信号をゲートで受け、ドレインが前記出力端子に接続されたトランジスタを備えていることを特徴とするＲＦＩＤタグ。
（付記８）
付記６または付記７記載のＲＦＩＤタグにおいて、
前記半導体集積回路は、前記第１ノードと前記内部回路の電源端子の間に、前記内部回路の電源端子から前記第１ノードに電流が流れることを防止する逆電流防止回路を備えていることを特徴とするＲＦＩＤタグ。
（付記９）
付記６ないし付記８のいずれか１項記載のＲＦＩＤタグにおいて、
前記第１、第２および第３スイッチは、前記第１ノードにゲートが接続されたトランジスタを備えていることを特徴とするＲＦＩＤタグ。
（付記１０）
付記６ないし付記９のいずれか１項記載のＲＦＩＤタグにおいて、
前記半導体集積回路は、
前記第２端子と前記第１ノードの間に順方向接続された第１ダイオードと、
前記第２ノードと前記第２端子との間に順方向接続された第２ダイオードとを備えていることを特徴とするＲＦＩＤタグ。
【００５０】
以上の詳細な説明により、実施形態の特徴点及び利点は明らかになるであろう。これは、特許請求の範囲がその精神及び権利範囲を逸脱しない範囲で前述のような実施形態の特徴点及び利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良及び変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物及び均等物に拠ることも可能である。
【図面の簡単な説明】
【００５１】
【図１】一実施形態における半導体集積回路の例を示している。
【図２】図１に示したバーンイン制御回路を示している。
【図３】図１に示した内部回路の例を示している。
【図４】図１に示したＲＦＩＤチップが搭載されるＲＦＩＤタグの例を示している。
【図５】図１に示したＲＦＩＤチップのバーンイン動作モード中の動作を示している。
【図６】図１に示したＲＦＩＤチップの通常動作モード中の動作を示している。
【図７】図１に示したＲＦＩＤチップをバーンインするテストシステムの例を示している。
【図８】図１に示したＲＦＩＤチップをバーンインするテストシステムの別の例を示している。
【図９】別の実施形態における半導体集積回路の例を示している。
【図１０】図９に示した整流回路の具体例を示している。
【図１１】図９に示した整流回路の別の具体例を示している。
【符号の説明】
【００５２】
ＡＮＴ‥アンテナ；ＢＣＮＴ‥バーンイン制御回路；ＣＬＫＧ‥クロック発生回路；ＣＳ‥電流源；ＤＤＭ‥データ復調回路；ＤＭ‥データ変調回路；ＦＭ‥強誘電体メモリ；ＩＮＴ‥内部回路；ＩＮＶ１‥インバータ；ＬＯＧＩＣ‥論理回路；ＯＳＣ‥発振回路；ＰＳ‥電源装置；Ｒ１‥抵抗；ＲＥＣＴ‥整流回路；ＳＧＥＮ‥信号生成回路；ＳＷ１−ＳＷ３‥スイッチ；Ｔ１、Ｔ２‥端子；ＴＡＧ‥ＲＦＩＤタグ；ＴＣ‥恒温槽；ＷＡＦ‥ウエハ
【特許請求の範囲】
【請求項１】
第１ノードと第２ノードの間に第３ノードを介して直列に接続され、交互に充放電される第１キャパシタおよび第２キャパシタを有し、通常動作モード中に前記第３ノードに電気的に接続された第１端子および第２ノードに電気的に接続された第２端子で高周波信号を受け、前記第１および第２ノードに電源電圧を生成する整流回路と、
通常動作モード中に前記電源電圧を受け、前記第１および第２端子で受ける高周波信号に重畳された変調信号を入力端子で受けて動作する内部回路と、
前記第１ノードと前記第２ノードとの間に接続された負荷回路と、
前記第１および第２端子に直流電圧が供給されるテストモード中に動作し、前記内部回路を動作させる信号を出力端子から出力するテスト制御回路と、
前記テストモード中に、前記第１端子を前記テスト制御回路の電源端子に接続する第１スイッチと、
前記テストモード中に、前記第１端子を前記内部回路の電源端子に接続する第２スイッチと、
前記テストモード中に、前記テスト制御回路の前記出力端子を前記内部回路の入力端子に接続する第３スイッチとを備えていることを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記テスト制御回路は、
クロックを生成する発振回路と、
前記クロックを受けて動作し、前記内部回路を動作させるための信号を生成する論理回路と、
前記論理回路からの信号をゲートで受け、ドレインが前記出力端子に接続されたトランジスタを備えていることを特徴とする半導体集積回路。
【請求項３】
請求項１または請求項２記載の半導体集積回路において、
前記第１ノードと前記内部回路の電源端子の間に、前記内部回路の電源端子から前記第１ノードに電流が流れることを防止する逆電流防止回路を備えていることを特徴とする半導体集積回路。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の半導体集積回路において、
前記第１、第２および第３スイッチは、前記第１ノードにゲートが接続されたトランジスタを備えていることを特徴とする半導体集積回路。
【請求項５】
請求項１ないし請求項４のいずれか１項記載の半導体集積回路において、
前記第２端子と前記第１ノードの間に順方向接続された第１ダイオードと、
前記第２ノードと前記第２端子との間に順方向接続された第２ダイオードとを備えていることを特徴とする半導体集積回路。
【請求項６】
請求項１ないし請求項５のいずれか１項記載の半導体集積回路と、
前記第１および第２端子に接続されたアンテナとを備えていることを特徴とするＲＦＩＤタグ。
【請求項１】
第１ノードと第２ノードの間に第３ノードを介して直列に接続され、交互に充放電される第１キャパシタおよび第２キャパシタを有し、通常動作モード中に前記第３ノードに電気的に接続された第１端子および第２ノードに電気的に接続された第２端子で高周波信号を受け、前記第１および第２ノードに電源電圧を生成する整流回路と、
通常動作モード中に前記電源電圧を受け、前記第１および第２端子で受ける高周波信号に重畳された変調信号を入力端子で受けて動作する内部回路と、
前記第１ノードと前記第２ノードとの間に接続された負荷回路と、
前記第１および第２端子に直流電圧が供給されるテストモード中に動作し、前記内部回路を動作させる信号を出力端子から出力するテスト制御回路と、
前記テストモード中に、前記第１端子を前記テスト制御回路の電源端子に接続する第１スイッチと、
前記テストモード中に、前記第１端子を前記内部回路の電源端子に接続する第２スイッチと、
前記テストモード中に、前記テスト制御回路の前記出力端子を前記内部回路の入力端子に接続する第３スイッチとを備えていることを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記テスト制御回路は、
クロックを生成する発振回路と、
前記クロックを受けて動作し、前記内部回路を動作させるための信号を生成する論理回路と、
前記論理回路からの信号をゲートで受け、ドレインが前記出力端子に接続されたトランジスタを備えていることを特徴とする半導体集積回路。
【請求項３】
請求項１または請求項２記載の半導体集積回路において、
前記第１ノードと前記内部回路の電源端子の間に、前記内部回路の電源端子から前記第１ノードに電流が流れることを防止する逆電流防止回路を備えていることを特徴とする半導体集積回路。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の半導体集積回路において、
前記第１、第２および第３スイッチは、前記第１ノードにゲートが接続されたトランジスタを備えていることを特徴とする半導体集積回路。
【請求項５】
請求項１ないし請求項４のいずれか１項記載の半導体集積回路において、
前記第２端子と前記第１ノードの間に順方向接続された第１ダイオードと、
前記第２ノードと前記第２端子との間に順方向接続された第２ダイオードとを備えていることを特徴とする半導体集積回路。
【請求項６】
請求項１ないし請求項５のいずれか１項記載の半導体集積回路と、
前記第１および第２端子に接続されたアンテナとを備えていることを特徴とするＲＦＩＤタグ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−３８６４４（Ｐ２０１０−３８６４４Ａ）
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願番号】特願２００８−１９９９５３（Ｐ２００８−１９９９５３）
【出願日】平成２０年８月１日（２００８．８．１）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願日】平成２０年８月１日（２００８．８．１）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]