液晶表示装置及びその駆動方法

【課題】フィールドシーケンシャル方式によって表示を行う液晶表示装置などにおいて、設計の観点から画質の向上を図ること。
【解決手段】多結晶半導体又は単結晶半導体をチャネル形成領域に含むトランジスタによって画像信号の入力が制御される画素がマトリクス状に配設された液晶表示装置の画素部において、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給する。これにより、当該液晶表示装置の画質を向上させることが可能になる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行う液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定色を呈する波長の光のみを透過するカラーフィルター（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、それぞれが異なる色を呈する光を発光する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））が設けられる。そして、当該複数の光源が順次発光し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定色を呈する光毎に一画素の面積を分割することで所望の色を形成する方式であり、後者は、特定色を呈する光毎に表示期間を時間分割することで所望の色を形成する方式である。
【０００３】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。
【０００４】
特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の書き込みと、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一態様は、液晶表示装置の画質を向上させることを課題の一とする。
【課題を解決するための手段】
【０００７】
上述した課題は、液晶表示装置の画素部において、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することによって解決することができる。
【０００８】
すなわち、本発明の一態様は、第１の信号線及び第２の信号線と、第１の走査線、第２の走査線、第３の走査線、及び第４の走査線と、第１の画素及び第２の画素と、第１の走査線及び第３の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、並びに第２の走査線及び第４の走査線に選択信号を供給する機能を有する第２のシフトレジスタと、を有し、第１の画素は、ゲートが第１の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第２のトランジスタと、一方の電極が第１のトランジスタのソース及びドレインの他方並びに第２のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、第２の画素は、ゲートが第３の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第３のトランジスタと、ゲートが第４の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第４のトランジスタと、一方の電極が第３のトランジスタのソース及びドレインの他方並びに第４のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有し、第１のトランジスタ乃至第４のトランジスタのチャネル形成領域に多結晶半導体又は単結晶半導体が含まれる液晶表示装置である。さらに、第１の信号線には、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給されている。また、第２の信号線には、第１のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給されている。さらに、第１のサンプリング期間に含まれる水平走査期間において、第１の走査線及び第４の走査線に選択信号が供給され、第２の走査線及び第３の走査線に非選択信号が供給されている。また、第２のサンプリング期間に含まれる水平走査期間において、第２の走査線及び第３の走査線に選択信号が供給され、第１の走査線及び第４の走査線に非選択信号が供給されている。
【０００９】
また、本発明の一態様は、第１の信号線、第２の信号線、及び第３の信号線と、第１の走査線、第２の走査線、第３の走査線、第４の走査線、第５の走査線、第６の走査線、第７の走査線、第８の走査線、及び第９の走査線と、第１の画素、第２の画素、及び第３の画素と、第１の走査線、第４の走査線、及び第７の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、第２の走査線、第５の走査線、及び第８の走査線に選択信号を供給する機能を有する第２のシフトレジスタ、並びに、第３の走査線、第６の走査線、及び第９の走査線に選択信号を供給する機能を有する第３のシフトレジスタと、を有し、第１の画素は、ゲートが第１の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第２のトランジスタと、ゲートが第３の走査線に電気的に接続され、ソース及びドレインの一方が第３の信号線に電気的に接続された第３のトランジスタと、一方の電極が第１のトランジスタのソース及びドレインの他方、第２のトランジスタのソース及びドレインの他方、並びに第３のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、第２の画素は、ゲートが第４の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第４のトランジスタと、ゲートが第５の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第５のトランジスタと、ゲートが第６の走査線に電気的に接続され、ソース及びドレインの一方が第３の信号線に電気的に接続された第６のトランジスタと、一方の電極が第４のトランジスタのソース及びドレインの他方、第５のトランジスタのソース及びドレインの他方、並びに第６のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有し、第３の画素は、ゲートが第７の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第７のトランジスタと、ゲートが第８の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第８のトランジスタと、ゲートが第９の走査線に電気的に接続され、ソース及びドレインの一方が第３の信号線に電気的に接続された第９のトランジスタと、一方の電極が第７のトランジスタのソース及びドレインの他方、第８のトランジスタのソース及びドレインの他方、並びに第９のトランジスタのソース及びドレインの他方に電気的に接続された第３の液晶素子と、を有し、第１のトランジスタ乃至第９のトランジスタのチャネル形成領域に多結晶半導体又は単結晶半導体が含まれる液晶表示装置である。さらに、第１の信号線には、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給され、第３のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給されている。また、第２の信号線には、第１のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第５の画像信号が供給され、第３のサンプリング期間に含まれる水平走査期間において第６の画像信号が供給されている。また、第３の信号線には、第１のサンプリング期間に含まれる水平走査期間において第７の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第８の画像信号が供給され、第３のサンプリング期間に含まれる水平走査期間において第９の画像信号が供給されている。さらに、第１のサンプリング期間に含まれる水平走査期間において、第１の走査線、第５の走査線、及び第９の走査線に選択信号が供給され、第２の走査線、第３の走査線、第４の走査線、第６の走査線、第７の走査線、及び第８の走査線に非選択信号が供給されている。また、第２のサンプリング期間に含まれる水平走査期間において、第３の走査線、第４の走査線、及び第８の走査線に選択信号が供給され、第１の走査線、第２の走査線、第５の走査線、第６の走査線、第７の走査線、及び第９の走査線に非選択信号が供給されている。また、第３のサンプリング期間に含まれる水平走査期間において、第２の走査線、第６の走査線、及び第７の走査線に選択信号が供給され、第１の走査線、第３の走査線、第４の走査線、第５の走査線、第８の走査線、及び第９の走査線に非選択信号が供給されている。
【００１０】
また、本発明の一態様は、第１の信号線及び第２の信号線と、第１の走査線及び第２の走査線と、第１の画素及び第２の画素と、第１の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、及び第２の走査線に選択信号を供給する機能を有する第２のシフトレジスタと、を有し、第１の画素は、ゲートが第１の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第１のトランジスタと、一方の電極が第１のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、第２の画素は、ゲートが第２の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第２のトランジスタと、一方の電極が第２のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有し、第１のトランジスタ及び第２のトランジスタのチャネル形成領域に多結晶半導体又は単結晶半導体が含まれる液晶表示装置である。さらに、第１の信号線には、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給されている。また、第２の信号線には、第１のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給されている。さらに、第１のサンプリング期間に含まれる水平走査期間において、第１の走査線及び第２の走査線に選択信号が供給されている。また、第２のサンプリング期間に含まれる水平走査期間において、第１の走査線及び第２の走査線に選択信号が供給されている。
【００１１】
また、本発明の一態様に係る液晶表示装置では、シリコンまたはゲルマニウムなどの多結晶半導体をチャネル形成領域に含むトランジスタを用いることができる。多結晶半導体をチャネル形成領域に含むトランジスタは、非晶質半導体をチャネル形成領域に含むトランジスタに比べて移動度が２桁以上高く、液晶表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。
【００１２】
具体的に、本発明の一態様に係る液晶表示装置は、多結晶半導体をチャネル形成領域に含むトランジスタを用いて、画素部と共に駆動回路の一部または全てを、一の基板に形成することができる。
【００１３】
また、本発明の一態様に係る液晶表示装置では、シリコンまたはゲルマニウムなどの単結晶半導体をチャネル形成領域に含むトランジスタを用いることができる。具体的には、バルクの半導体基板から分離された単結晶半導体膜を基板に貼り合わせることで得られるＳＯＩ基板を用いて、液晶表示装置を作製することができる。ＳＯＩ基板を用いることで、単結晶半導体をチャネル形成領域に含むトランジスタを形成することができるので、液晶表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できる。
【００１４】
駆動回路の一部または全てを画素部と同じ基板上に形成することで、外部に設ける駆動回路等の部品の数が減るので、液晶表示装置の小型化のみならず、組立工程や検査工程の削減によるコストダウンを図ることができる。また、駆動回路と画素部の間を接続する端子数を減らすことができるので、駆動回路と画素部の接続不良に起因する歩留まり低下を防ぎ、接続箇所における機械的強度の低さにより信頼性が低下するのを防ぐことができる。
【発明の効果】
【００１５】
本発明の一態様の液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を増加させることが可能になる。その結果、当該液晶表示装置の画質を向上させることが可能である。
【図面の簡単な説明】
【００１６】
【図１】（Ａ）液晶表示装置の構成例を示す図、（Ｂ）画素の構成例を示す図。
【図２】走査線駆動回路の構成例を示す図。
【図３】シフトレジスタの出力信号を示す図。
【図４】（Ａ）信号線駆動回路の構成例を示す図、（Ｂ）バックライトの構成例を示す図。
【図５】液晶表示装置の動作例を説明する図。
【図６】（Ａ）液晶表示装置の構成例を示す図、（Ｂ）〜（Ｄ）画素の構成例を示す図。
【図７】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）シフトレジスタの出力信号を示す図。
【図８】信号線駆動回路の構成例を示す図。
【図９】画素の具体例を示す断面図。
【図１０】（Ａ）〜（Ｃ）端子間の接続の具体例を示す図。
【図１１】（Ａ）〜（Ｄ）液晶表示装置の具体例を示す斜視図。
【図１２】液晶表示装置の具体例を示す（Ａ）上面図、及び（Ｂ）断面図。
【図１３】液晶表示装置の具体例を示す斜視図。
【図１４】（Ａ）、（Ｂ）タッチパネルの具体例を示す図。
【図１５】（Ａ）、（Ｂ）タッチパネルの具体例を示す図。
【図１６】（Ａ）フォトセンサを有する画素部の具体例を示す図、（Ｂ）フォトセンサの具体例を示す図。
【図１７】（Ａ）〜（Ｄ）トランジスタの作製方法の具体例を示す断面図。
【図１８】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【図１９】液晶表示装置の具体例を示す（Ａ）上面図、及び（Ｂ）断面図。
【図２０】（Ａ）〜（Ｄ）ＳＯＩ基板を用いたトランジスタの具体例の作製方法を示す断面図。
【図２１】（Ａ）〜（Ｄ）ＳＯＩ基板を用いたトランジスタの具体例の作製方法を示す断面図。
【図２２】（Ａ）〜（Ｃ）ＳＯＩ基板を用いたトランジスタの具体例の作製方法を示す断面図。
【発明を実施するための形態】
【００１７】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
（実施の形態１）
本実施の形態では、フィールドシーケンシャル方式によって表示を行う液晶表示装置の一例について図１〜図５を参照して説明する。
【００１９】
＜液晶表示装置の構成例＞
図１（Ａ）は、液晶表示装置の構成例を示す図である。図１（Ａ）に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御される、３ｎ本（ｎは、２以上の自然数）の走査線１３１、３ｎ本の走査線１３２、及び３ｎ本の走査線１３３と、各々が平行又は略平行に配設され、且つ信号線駆動回路１２によって電位が制御される、ｍ本（ｍは、２以上の自然数）の信号線１４１、ｍ本の信号線１４２、及びｍ本の信号線１４３と、を有する。
【００２０】
さらに、画素部１０は、マトリクス状（３ｎ行ｍ列）に配設された複数の画素１５を有する。なお、各走査線１３１、１３２、１３３は、マトリクス状（３ｎ行ｍ列）に配設された複数の画素１５のうち、いずれかの行に配設されたｍ個の画素１５に電気的に接続される。また、各信号線１４１、１４２、１４３は、マトリクス状（３ｎ行ｍ列）に配設された複数の画素１５のうち、いずれかの列に配設された３ｎ個の画素１５に電気的に接続される。
【００２１】
なお、走査線駆動回路１１には、外部から走査線駆動回路用スタート信号（ＧＳＰ１〜ＧＳＰ３）、走査線駆動回路用クロック信号（ＧＣＫ）、及び高電源電位（ＶＤＤ）、低電源電位（ＶＳＳ）などの駆動用電源が入力される。また、信号線駆動回路１２には、外部から信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、画像信号（ＤＡＴＡ１〜ＤＡＴＡ３）などの信号、及び高電源電位、低電源電位などの駆動用電源が入力される。
【００２２】
図１（Ｂ）は、画素１５の回路構成例を示す図である。図１（Ｂ）に示す画素１５は、ゲートが走査線１３１に電気的に接続され、ソース及びドレインの一方が信号線１４１に電気的に接続されたトランジスタ１５１と、ゲートが走査線１３２に電気的に接続され、ソース及びドレインの一方が信号線１４２に電気的に接続されたトランジスタ１５２と、ゲートが走査線１３３に電気的に接続され、ソース及びドレインの一方が信号線１４３に電気的に接続されたトランジスタ１５３と、一方の電極がトランジスタ１５１〜１５３のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線に電気的に接続された容量素子１５４と、一方の電極がトランジスタ１５１〜１５３のソース及びドレインの他方並びに容量素子１５４の一方の電極に電気的に接続され、他方の電極が対向電位を供給する配線に電気的に接続された液晶素子１５５と、を有する。
【００２３】
＜走査線駆動回路１１の構成例＞
図２は、図１（Ａ）に示す液晶表示装置が有する走査線駆動回路１１の構成例を示す図である。図２に示す走査線駆動回路１１は、３ｎ個の出力端子を有する３つのシフトレジスタ１１１〜１１３を有する。なお、シフトレジスタ１１１が有する出力端子のそれぞれは、画素部１０に配設された３ｎ本の走査線１３１のいずれかに電気的に接続され、シフトレジスタ１１２が有する出力端子のそれぞれは、画素部１０に配設された３ｎ本の走査線１３２のいずれかに電気的に接続され、シフトレジスタ１１３が有する出力端子のそれぞれは、画素部１０に配設された３ｎ本の走査線１３３のいずれかに電気的に接続される。すなわち、シフトレジスタ１１１は、走査線１３１を駆動するシフトレジスタであり、シフトレジスタ１１２は、走査線１３２を駆動するシフトレジスタであり、シフトレジスタ１１３は、走査線１３３を駆動するシフトレジスタである。具体的には、シフトレジスタ１１１は、外部から入力される第１の走査線駆動回路用スタート信号（ＧＳＰ１）をきっかけとして、１行目に配設された走査線１３１を起点として順次選択信号をシフト（走査線１３１を走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に順次選択）する機能を有し、シフトレジスタ１１２は、外部から入力される第２の走査線駆動回路用スタート信号（ＧＳＰ２）をきっかけとして、１行目に配設された走査線１３２を起点として順次選択信号をシフトする機能を有し、シフトレジスタ１１３は、外部から入力される第３の走査線駆動回路用スタート信号（ＧＳＰ３）をきっかけとして、１行目に配設された走査線１３３を起点として順次選択信号をシフトする機能を有する。
【００２４】
＜走査線駆動回路１１の動作例＞
上述した走査線駆動回路１１の動作例について図３を参照して説明する。なお、図３には、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ１１１が有する３ｎ個の出力端子から出力される信号（ＳＲ１１１ｏｕｔ）、シフトレジスタ１１２が有する３ｎ個の出力端子から出力される信号（ＳＲ１１２ｏｕｔ）、及びシフトレジスタ１１３が有する３ｎ個の出力端子から出力される信号（ＳＲ１１３ｏｕｔ）を示している。ここで、サンプリング期間とは、全ての行（１行目乃至３ｎ行目）に配設された全ての画素に対して何らかの画像信号が入力されるのに要する期間である。
【００２５】
サンプリング期間（ｔ１）において、シフトレジスタ１１１では、１行目に配設された走査線１３１を起点としてｎ行目に配設された走査線１３１までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトし、シフトレジスタ１１２では、（ｎ＋１）行目に配設された走査線１３２を起点として２ｎ行目に配設された走査線１３２までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトし、シフトレジスタ１１３では、（２ｎ＋１）行目に配設された走査線１３３を起点として３ｎ行目に配設された走査線１３３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトする。そのため、走査線駆動回路１１は、走査線１３１を介して１行目に配設されたｍ個の画素１５からｎ行目に配設されたｍ個の画素１５を順次選択するとともに、走査線１３２を介して（ｎ＋１）行目に配設されたｍ個の画素１５から２ｎ行目に配設されたｍ個の画素１５を順次選択し、走査線１３３を介して（２ｎ＋１）行目に配設されたｍ個の画素１５から３ｎ行目に配設されたｍ個の画素１５を順次選択することになる。すなわち、走査線駆動回路１１は、水平走査期間毎に異なる３行に配設された３ｍ個の画素１５に対して選択信号を供給することが可能である。
【００２６】
サンプリング期間（ｔ２）において、シフトレジスタ１１１〜１１３のそれぞれの出力信号はサンプリング期間（ｔ１）と異なるが、シフトレジスタ１１１〜１１３のいずれか一（サンプリング期間（ｔ２）においては、シフトレジスタ１１３）が１行目に配設されたｍ個の画素１５からｎ行目に配設されたｍ個の画素１５を順次選択し、前述のシフトレジスタ１１１〜１１３のいずれか一と異なるシフトレジスタ１１１〜１１３のいずれか一（サンプリング期間（ｔ２）においては、シフトレジスタ１１１）が（ｎ＋１）行目に配設されたｍ個の画素１５から２ｎ行目に配設されたｍ個の画素１５を順次選択し、シフトレジスタ１１１〜１１３のうち前述の２つと異なる一（サンプリング期間（ｔ２）においては、シフトレジスタ１１２）が（２ｎ＋１）行目に配設されたｍ個の画素１５から３ｎ行目に配設されたｍ個の画素１５を順次選択する点は、同じである。すなわち、走査線駆動回路１１は、サンプリング期間（ｔ１）と同様に、水平走査期間毎に特定の３行に配設された３ｍ個の画素１５に対して選択信号を供給することが可能である。
【００２７】
＜信号線駆動回路１２の構成例＞
図４（Ａ）は、図１（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図４（Ａ）に示す信号線駆動回路１２は、ｍ個の出力端子を有するシフトレジスタ１２０と、ｍ個のトランジスタ１２１と、ｍ個のトランジスタ１２２と、ｍ個のトランジスタ１２３と、を有する。なお、トランジスタ１２１のゲートは、シフトレジスタ１２０が有するｊ番目（ｊは、１以上ｍ以下の自然数）の出力端子に電気的に接続され、ソース及びドレインの一方が第１の画像信号（ＤＡＴＡ１）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｊ列目に配設された信号線１４１に電気的に接続される。また、トランジスタ１２２のゲートは、シフトレジスタ１２０が有するｊ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第２の画像信号（ＤＡＴＡ２）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｊ列目に配設された信号線１４２に電気的に接続される。また、トランジスタ１２３のゲートは、シフトレジスタ１２０が有するｊ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第３の画像信号（ＤＡＴＡ３）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｊ列目に配設された信号線１４３に電気的に接続される。
【００２８】
なお、ここでは、第１の画像信号（ＤＡＴＡ１）として、赤（Ｒ）の画像信号（（赤（Ｒ）を呈する光の透過を制御するための画像信号）を信号線１４１に供給し、第２の画像信号（ＤＡＴＡ２）として、青（Ｂ）の画像信号（青（Ｂ）を呈する光の透過を制御するための画像信号）を信号線１４２に供給し、第３の画像信号（ＤＡＴＡ３）として、緑（Ｇ）の画像信号（緑（Ｇ）を呈する光の透過を制御するための画像信号）を信号線１４３に供給することとする。
【００２９】
＜バックライトの構成例＞
図４（Ｂ）は、図１（Ａ）に示す液晶表示装置の画素部１０の後方に設けられるバックライトの構成例を示す図である。図４（Ｂ）に示すバックライトは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を呈する光源を備えたバックライトユニット１６を複数有する。なお、複数のバックライトユニット１６は、マトリクス状に配設されており、且つ特定の領域毎に点灯を制御することが可能である。ここでは、３ｎ行ｍ列に配設された複数の画素１５に対するバックライトとして、少なくともｋ行ｍ列毎（ここでは、ｋは、ｎ／４とする）にバックライトユニット群が設けられ、それらのバックライトユニット群の点滅を独立に制御できることとする。すなわち、当該バックライトが、少なくとも１行目乃至ｋ行目用バックライトユニット群〜（３ｎ−ｋ＋１）行目乃至３ｎ行目用バックライトユニット群を有し、それぞれのバックライトユニット群の点滅を独立に制御できることとする。
【００３０】
＜液晶表示装置の動作例＞
図５は、上述した液晶表示装置において、バックライトが有する１行目乃至ｋ行目用バックライトユニット群〜（３ｎ−ｋ＋１）行目乃至３ｎ行目用バックライトユニット群において点灯される光のタイミング、及び画素部１０において１行目に配設されたｍ個の画素乃至３ｎ行目に配設されたｍ個の画素に対する画像信号の供給が行われるタイミングを示す図である。具体的には、図５において、１乃至３ｎは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表している。当該液晶表示装置は、サンプリング期間（ｔ１）において、１行目に配設されたｍ個の画素１５からｎ行目に配設されたｍ個の画素１５を順次選択し、且つ（ｎ＋１）行目に配設されたｍ個の画素１５から２ｎ行目に配設されたｍ個の画素１５を順次選択し、且つ（２ｎ＋１）行目に配設されたｍ個の画素１５から３ｎ行目に配設されたｍ個の画素１５を順次選択することで、各画素に画像信号を入力することが可能である。具体的に述べると、当該液晶表示装置は、サンプリング期間（ｔ１）において、走査線１３１を介して１行目に配設されたｍ個の画素１５が有するトランジスタ１５１からｎ行目に配設されたｍ個の画素１５が有するトランジスタ１５１を順次オン状態とすることで、信号線１４１を介して赤（Ｒ）の画像信号を各画素に順次入力することが可能であり、走査線１３２を介して（ｎ＋１）行目に配設されたｍ個の画素１５が有するトランジスタ１５２から２ｎ行目に配設されたｍ個の画素１５が有するトランジスタ１５２を順次オン状態とすることで、信号線１４２を介して青（Ｂ）の画像信号を各画素に順次入力することが可能であり、走査線１３３を介して（２ｎ＋１）行目に配設されたｍ個の画素１５が有するトランジスタ１５３から３ｎ行目に配設されたｍ個の画素１５が有するトランジスタ１５３を順次オン状態とすることで、信号線１４３を介して緑（Ｇ）の画像信号を各画素に順次入力することが可能である。
【００３１】
さらに、当該液晶表示装置では、サンプリング期間（ｔ１）内において、１行目に配設されたｍ個の画素１５からｋ行目に配設されたｍ個の画素１５に対して赤（Ｒ）の画像信号の入力が終了した後に１行目乃至ｋ行目用バックライトユニット群において赤（Ｒ）を点灯させ、且つ（ｎ＋１）行目に配設されたｍ個の画素１５から（ｎ＋ｋ）行目に配設されたｍ個の画素１５に対して青（Ｂ）の画像信号の入力が終了した後に（ｎ＋１）行目乃至（ｎ＋ｋ）行目用バックライトユニット群において青（Ｂ）を点灯させ、且つ（２ｎ＋１）行目に配設されたｍ個の画素１５から（２ｎ＋ｋ）行目に配設されたｍ個の画素１５に対して緑（Ｇ）の画像信号の入力が終了した後に（２ｎ＋１）行目乃至（２ｎ＋ｋ）行目用バックライトユニット群において緑（Ｇ）を点灯させることが可能である。すなわち、当該液晶表示装置では、領域（１行目乃至ｎ行目、（ｎ＋１）行目乃至２ｎ行目、及び（２ｎ＋１）行目乃至３ｎ行目）毎に、選択信号の供給と、特定色を呈する光の供給とを並行して行うことが可能である。
【００３２】
＜本明細書で開示される液晶表示装置について＞
本明細書で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することが可能である。これにより、当該液晶表示装置が有するトランジスタなどの応答速度を変化させることなく、各画素に対する画像信号の入力頻度を増加させることが可能になる。具体的に述べると、上述した液晶表示装置では、走査線駆動回路のクロック周波数などを変化させることなく、各画素に対する画像信号の入力頻度を３倍にすることが可能である。すなわち、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置、又は倍速駆動を行う液晶表示装置として好適である。
【００３３】
さらに、フィールドシーケンシャル方式によって表示を行う液晶表示装置として本明細書で開示される液晶表示装置を適用することは、以下の点で好ましい。上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では特定色を呈する光毎に表示期間が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）すること（カラーブレイク、色割れともいう）がある。ここで、カラーブレイクの抑制には、フレーム周波数を高くすることが効果的である。これに対し、本明細書で開示される液晶表示装置は、各画素に対する画像信号の入力頻度を増加させることが可能である。そのため、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクの抑制を容易に行うことが可能である。
【００３４】
加えて、フィールドシーケンシャル方式によって表示を行う場合、図５に示すように領域毎に異なる色を呈する光を供給することは、以下の点で好ましい。全画面共通で同一の光を供給する場合、特定の瞬間において画素部には特定の色に関する色情報のみが存在することになる。そのため、利用者の瞬きなどによる特定の期間の表示情報の欠落が特定の色情報の欠落とイコールになる。これに対し、領域毎に異なる色を呈する光を供給する場合、特定の瞬間において画素部にはそれぞれの色に関する色情報が存在することになる。そのため、利用者の瞬きなどによる特定の期間の表示情報の欠落が特定の色情報の欠落とイコールにはならない。つまり、領域毎に異なる色を呈する光を供給することで、カラーブレイクを軽減することが可能である。さらに、図５に示すようにバックライトユニット群を点灯する場合、隣接するバックライトユニット群が異なる色を呈することがない。具体的には、サンプリング期間（ｔ１）内において、（ｎ＋１）行目に配設されたｍ個の画素１５から（ｎ＋ｋ）行目に配設されたｍ個の画素１５に対して青（Ｂ）の画像信号の入力が終了した後に（ｎ＋１）行目乃至（ｎ＋ｋ）行目用バックライトユニット群において青（Ｂ）を点灯させる際に、（３ｋ＋１）行目乃至ｎ行目用バックライトユニット群及び（ｎ＋ｋ＋１）行目乃至（ｎ＋２ｋ）行目用バックライトユニット群においては、青（Ｂ）が点灯される又は点灯自体が行われない（赤（Ｒ）、緑（Ｇ）が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。
【００３５】
＜変形例＞
上述した構成を有する液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【００３６】
例えば、上述した液晶表示装置においては、画素部１０の特定の３行に配設された３ｍ個の画素に対して同期間内に並行して画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部１０の特定の複数行に配設された複数の画素に対して同期間内に並行して画像信号を供給する構成とすることが可能である。なお、自明ではあるが、当該行数を変化させる場合、当該行数と同数のシフトレジスタなどを設ける必要があることを付記する。
【００３７】
また、上述した液晶表示装置においては、等間隔に配設された特定の３行に配設された画素に対して同期間内に並行して画像信号を供給する構成（画像信号が供給される行の間隔が、画素ｎ行分）について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置は、非等間隔に配設された特定の３行に配設された画素に対して同期間内に並行して画像信号を供給する構成とすることが可能である。具体的には、１行目に配設されたｍ個の画素、（ａ＋１）行目（ａは、自然数）に配設されたｍ個の画素、及び（ａ＋ｂ＋１）行目（ｂは、ａと異なる自然数）に配設されたｍ個の画素に同期間内に並行して画像信号を供給する構成とすることが可能である。
【００３８】
また、上述した液晶表示装置においては、走査線駆動回路がシフトレジスタを用いて構成される液晶表示装置について示したが、当該シフトレジスタを同等の機能を有する回路に置換することが可能である。例えば、当該シフトレジスタをデコーダに置換することが可能である。
【００３９】
また、上述した液晶表示装置においては、複数の光源として赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を用いる構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光を発光する光源を組み合わせて用いることが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の４種の光源を組み合わせて用いること、又はシアン、マゼンタ、イエローの３種の光源を組み合わせて用いることなどが可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６種の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン、マゼンタ、イエローの６種の光源を組み合わせて用いることなども可能である。このように、より多種の色を呈する光を発光する光源を組み合わせることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【００４０】
また、上述した液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図１（Ｂ）参照）について示したが、当該容量素子を設けない構成とすることも可能である。
【００４１】
また、上述した液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を呈する光源を横に直線的に並べる構成（図４（Ｂ）参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該３色を呈する光源を３角配置しても良いし、当該３色を呈する光源を縦に直線的に並べてもよいし、赤（Ｒ）を呈する光の光源、緑（Ｇ）を呈する光の光源、及び青（Ｂ）を呈する光の光源を別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図４（Ｂ）参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。
【００４２】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構成を有する、フィールドシーケンシャル方式によって表示を行う液晶表示装置の一例について図６〜図８を参照して説明する。
【００４３】
＜液晶表示装置の構成例＞
図６（Ａ）は、液晶表示装置の構成例を示す図である。図６（Ａ）に示す液晶表示装置は、画素部３０と、走査線駆動回路３１と、信号線駆動回路３２と、各々が平行又は略平行に配設され、且つ走査線駆動回路３１によって電位が制御される３ｎ本（ｎは、２以上の自然数）の走査線３３と、各々が平行又は略平行に配設され、且つ信号線駆動回路３２によって電位が制御される、ｍ本（ｍは、２以上の自然数）の信号線３４１、ｍ本の信号線３４２、及びｍ本の信号線３４３と、を有する。
【００４４】
さらに、画素部３０は、３つの領域（領域３０１〜領域３０３）に分割され、領域毎にマトリクス状（ｎ行ｍ列）に配設された複数の画素を有する。なお、各走査線３３は、画素部３０においてマトリクス状（３ｎ行ｍ列）に配設された複数の画素のうち、いずれかの行に配設されたｍ個の画素に電気的に接続される。また、各信号線３４１は、領域３０１においてマトリクス状（ｎ行ｍ列）に配設された複数の画素のうち、いずれかの列に配設されたｎ個の画素に電気的に接続される。また、各信号線３４２は、領域３０２においてマトリクス状（ｎ行ｍ列）に配設された複数の画素のうち、いずれかの列に配設されたｎ個の画素に電気的に接続される。また、各信号線３４３は、領域３０３においてマトリクス状（ｎ行ｍ列）に配設された複数の画素のうち、いずれかの列に配設されたｎ個の画素に電気的に接続される。
【００４５】
なお、走査線駆動回路３１には、外部から走査線駆動回路用スタート信号（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、及び高電源電位、低電源電位などの駆動用電源が入力される。また、信号線駆動回路３２には、外部から信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、画像信号（ｄａｔａ１〜ｄａｔａ３）などの信号、及び高電源電位、低電源電位などの駆動用電源が入力される。
【００４６】
図６（Ｂ）〜（Ｄ）は、画素の回路構成例を示す図である。具体的には、図６（Ｂ）は、領域３０１に配設された画素３５１の回路構成例を示す図であり、図６（Ｃ）は、領域３０２に配設された画素３５２の回路構成例を示す図であり、図６（Ｄ）は、領域３０３に配設された画素３５３の回路構成例を示す図である。図６（Ｂ）に示す画素３５１は、ゲートが走査線３３に電気的に接続され、ソース及びドレインの一方が信号線３４１に電気的に接続されたトランジスタ３５１１と、一方の電極がトランジスタ３５１１のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線に電気的に接続された容量素子３５１２と、一方の電極がトランジスタ３５１１のソース及びドレインの他方並びに容量素子３５１２の一方の電極に電気的に接続され、他方の電極が対向電位を供給する配線に電気的に接続された液晶素子３５１４と、を有する。
【００４７】
図６（Ｃ）に示す画素３５２及び図６（Ｄ）に示す画素３５３も回路構成自体は、図６（Ｂ）に示す画素３５１と同一である。ただし、図６（Ｃ）に示す画素３５２では、トランジスタ３５２１のソース及びドレインの一方が信号線３４１ではなく信号線３４２に電気的に接続される点が図６（Ｂ）に示す画素３５１と異なり、図６（Ｄ）に示す画素３５３では、トランジスタ３５３１のソース及びドレインの一方が信号線３４１ではなく信号線３４３に電気的に接続される点が図６（Ｂ）に示す画素３５１と異なる。
【００４８】
＜走査線駆動回路３１の構成例＞
図７（Ａ）は、図６（Ａ）に示す液晶表示装置が有する走査線駆動回路３１の構成例を示す図である。図７（Ａ）に示す走査線駆動回路３１は、ｎ個の出力端子を有するシフトレジスタ３１１〜３１３を有する。なお、シフトレジスタ３１１が有する出力端子のそれぞれは、領域３０１に配設されたｎ本の走査線３３のいずれかに電気的に接続され、シフトレジスタ３１２が有する出力端子のそれぞれは、領域３０２に配設されたｎ本の走査線３３のいずれかに電気的に接続され、シフトレジスタ３１３が有する出力端子のそれぞれは、領域３０３に配設されたｎ本の走査線３３のいずれかに電気的に接続される。すなわち、シフトレジスタ３１１は、領域３０１において選択信号を供給するシフトレジスタであり、シフトレジスタ３１２は、領域３０２において選択信号を供給するシフトレジスタであり、シフトレジスタ３１３は、領域３０３において選択信号を供給するシフトレジスタである。具体的には、シフトレジスタ３１１は、外部から入力される走査線駆動回路用スタート信号（ＧＳＰ）をきっかけとして、１行目に配設された走査線３３を起点として順次選択信号をシフト（走査線３３を走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に順次選択）する機能を有し、シフトレジスタ３１２は、外部から入力される走査線駆動回路用スタート信号（ＧＳＰ）をきっかけとして、（ｎ＋１）行目に配設された走査線３３を起点として順次選択信号をシフトする機能を有し、シフトレジスタ３１３は、外部から入力される走査線駆動回路用スタート信号（ＧＳＰ）をきっかけとして、（２ｎ＋１）行目に配設された走査線３３を起点として順次選択信号をシフトする機能を有する。
【００４９】
＜走査線駆動回路３１の動作例＞
上述した走査線駆動回路３１の動作例について図７（Ｂ）を参照して説明する。なお、図７（Ｂ）には、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ３１１が有するｎ個の出力端子から出力される信号（ＳＲ３１１ｏｕｔ）、シフトレジスタ３１２が有するｎ個の出力端子から出力される信号（ＳＲ３１２ｏｕｔ）、及びシフトレジスタ３１３が有するｎ個の出力端子から出力される信号（ＳＲ３１３ｏｕｔ）を示している。
【００５０】
サンプリング期間（Ｔ１）において、シフトレジスタ３１１では、１行目に配設された走査線３３を起点としてｎ行目に配設された走査線３３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトし、シフトレジスタ３１２では、（ｎ＋１）行目に配設された走査線３３を起点として２ｎ行目に配設された走査線３３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトし、シフトレジスタ３１３では、（２ｎ＋１）行目に配設された走査線３３を起点として３ｎ行目に配設された走査線３３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトする。そのため、走査線駆動回路３１は、走査線３３を介して、１行目に配設されたｍ個の画素３５１からｎ行目に配設されたｍ個の画素３５１を順次選択するとともに、（ｎ＋１）行目に配設されたｍ個の画素３５２から２ｎ行目に配設されたｍ個の画素３５２を順次選択し、（２ｎ＋１）行目に配設されたｍ個の画素３５３から３ｎ行目に配設されたｍ個の画素３５３を順次選択することになる。すなわち、走査線駆動回路３１は、水平走査期間毎に異なる３行に配設された３ｍ個の画素に対して選択信号を供給することが可能である。
【００５１】
サンプリング期間（Ｔ２）及びサンプリング期間（Ｔ３）において、シフトレジスタ３１１〜３１３の動作は、サンプリング期間（Ｔ１）と同じである。すなわち、走査線駆動回路３１は、サンプリング期間（Ｔ１）と同様に、水平走査期間毎に特定の３行に配設された３ｍ個の画素に対して選択信号を供給することが可能である。
【００５２】
＜信号線駆動回路３２の構成例＞
図８は、図６（Ａ）に示す液晶表示装置が有する信号線駆動回路３２の構成例を示す図である。図８に示す信号線駆動回路３２は、ｍ個の出力端子を有するシフトレジスタ３２０と、ｍ個のトランジスタ３２１と、ｍ個のトランジスタ３２２と、ｍ個のトランジスタ３２３と、を有する。なお、トランジスタ３２１のゲートは、シフトレジスタ３２０が有するｊ番目（ｊは、１以上ｍ以下の自然数）の出力端子に電気的に接続され、ソース及びドレインの一方が第１の画像信号（ｄａｔａ１）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部３０においてｊ列目に配設された信号線３４１に電気的に接続される。また、トランジスタ３２２のゲートは、シフトレジスタ３２０が有するｊ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第２の画像信号（ｄａｔａ２）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部３０においてｊ列目に配設された信号線３４２に電気的に接続される。また、トランジスタ３２３のゲートは、シフトレジスタ３２０が有するｊ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第３の画像信号（ｄａｔａ３）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部３０においてｊ列目に配設された信号線３４３に電気的に接続される。
【００５３】
なお、ここでは、第１の画像信号（ｄａｔａ１）として、サンプリング期間（Ｔ１）において、赤（Ｒ）の画像信号（赤（Ｒ）を呈する光の透過を制御するための画像信号）を信号線３４１に供給し、サンプリング期間（Ｔ２）において、緑（Ｇ）の画像信号（緑（Ｇ）を呈する光の透過を制御するための画像信号）を信号線３４１に供給し、サンプリング期間（Ｔ３）において、青（Ｂ）の画像信号（青（Ｂ）を呈する光の透過を制御するための画像信号）を信号線３４１に供給することとする。また、第２の画像信号（ｄａｔａ２）として、サンプリング期間（Ｔ１）において、青（Ｂ）の画像信号を信号線３４２に供給し、サンプリング期間（Ｔ２）において、赤（Ｒ）の画像信号を信号線３４２に供給し、サンプリング期間（Ｔ３）において、緑（Ｇ）の画像信号を信号線３４２に供給することとする。また、第３の画像信号（ｄａｔａ３）として、サンプリング期間（Ｔ１）において、緑（Ｇ）の画像信号を信号線３４３に供給し、サンプリング期間（Ｔ２）において、青（Ｂ）の画像信号を信号線３４３に供給し、サンプリング期間（Ｔ３）において、赤（Ｒ）の画像信号を信号線３４３に供給することとする。
【００５４】
＜バックライトの構成例＞
本実施の形態の液晶表示装置のバックライトとして、実施の形態１に示したバックライトを適用することが可能である。そのため、ここでは前述の説明を援用することとする。
【００５５】
＜液晶表示装置の動作例＞
本実施の形態の液晶表示装置は、実施の形態１に示した液晶表示装置と同様の動作（図５参照）を行うことが可能である。すなわち、本実施の形態の液晶表示装置は、サンプリング期間（Ｔ１）において、１行目に配設されたｍ個の画素３５１からｎ行目に配設されたｍ個の画素３５１を順次選択し、且つ（ｎ＋１）行目に配設されたｍ個の画素３５２から２ｎ行目に配設されたｍ個の画素３５２を順次選択し、且つ（２ｎ＋１）行目に配設されたｍ個の画素３５３から３ｎ行目に配設されたｍ個の画素３５３を順次選択することで、各画素に画像信号を入力することが可能である。
【００５６】
また、本実施の形態の液晶表示装置では、実施の形態１に示した液晶表示装置と同様に、領域（１行目乃至ｎ行目、（ｎ＋１）行目乃至２ｎ行目、及び（２ｎ＋１）行目乃至３ｎ行目）毎に、選択信号の供給と、特定色を呈する光の供給とを並行して行うことが可能である。
【００５７】
＜本実施の形態の液晶表示装置について＞
本実施の形態の液晶表示装置は、実施の形態１に示した液晶表示装置と同様の作用を有する液晶表示装置である。さらに、本実施の形態の液晶表示装置は、実施の形態１に示した液晶表示装置と比較して、画素部に配設される走査線の本数及び各画素に設けられるトランジスタの数を低減することができ、開口率をさらに向上させることが可能である。また、画素部に配設される走査線の本数が低減されることで信号線と走査線とが重畳することによって生じる寄生容量を低減することができるため、信号線を高速駆動することが可能である。また、走査線駆動回路の回路面積を縮小すること、及び走査線駆動回路の動作に必要とされる信号を低減すること（複数のシフトレジスタに別々の走査線駆動回路用スタート信号を入力する必要がない）が可能である。
【００５８】
＜変形例＞
本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、本実施の形態の液晶表示装置の構成を、実施の形態１の変形例に示した構成に変更することが可能である。具体的には、本実施の形態の液晶表示装置が有するシフトレジスタを同等の機能を有する回路（デコーダなど）に置換することなどが可能である。
【００５９】
また、本実施の形態の液晶表示装置においては、画素部３０を３つの領域に分割する構成について示したが、本実施の形態の液晶表示装置は、当該構成に限定されない。すなわち、本実施の形態の液晶表示装置では、画素部３０を任意の複数領域に分割する構成とすることが可能である。なお、自明ではあるが、当該領域数を変化させる場合、当該領域数と同数のシフトレジスタなどを設ける必要があることを付記する。
【００６０】
また、本実施の形態の液晶表示装置においては、３つの領域に含まれる画素数が同一である構成（全ての領域においてｎ行ｍ列の画素が含まれる構成）について示したが、本実施の形態の液晶表示装置では、領域毎に含まれる画素数を変化させることが可能である。具体的には、第１の領域にはｃ行ｍ列（ｃは、自然数）の画素が含まれ、第２の領域にはｄ行ｍ列（ｄは、ｃと異なる自然数）の画素が含まれる構成とすることが可能である。
【００６１】
（実施の形態３）
本実施の形態では、実施の形態１又は２に示した液晶表示装置の具体的な構成について、説明する。
【００６２】
＜画素の断面の具体例＞
図９に、本発明の一態様に係る液晶表示装置の、画素の断面図を一例として示す。図９に示すトランジスタ１４０１は、多結晶半導体又は単結晶半導体を用いた半導体層１４０２と、半導体層１４０２上のゲート絶縁層１４０３と、ゲート絶縁層１４０３を間に挟んで半導体層１４０２と重なるゲート層１４０４とを少なくとも有する。半導体層１４０２には、ソースまたはドレインとして機能する一対の不純物領域１４０５が形成されている。
【００６３】
また、トランジスタ１４０１は絶縁層１４０８で覆われている。そして、ゲート絶縁層１４０３及び絶縁層１４０８に設けられた開口部において一対の不純物領域１４０５とそれぞれ接する導電膜１４０６と導電膜１４０７が、絶縁層１４０８上に形成されている。また、絶縁層１４０８上には、導電膜１４０７に接するように画素電極１４０９が形成されている。
【００６４】
また、絶縁層１４０８上には、液晶素子のセルギャップを制御するためのスペーサ１４１７が形成されている。スペーサ１４１７は絶縁層を所望の形状にエッチングすることで形成することが可能であるが、フィラーを絶縁層１４０８上に分散させることでセルギャップを制御するようにしても良い。
【００６５】
そして、画素電極１４０９上には、配向膜１４１１が形成されている。また、対向基板１４２０には、画素電極１４０９と対峙する対向電極１４１３が設けられており、対向電極１４１３の画素電極１４０９に近い側には配向膜１４１４が形成されている。配向膜１４１１、配向膜１４１４は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、液晶分子を一定方向に配列させるためのラビングなどの配向処理が施されている。ラビングは、配向膜に接して、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく蒸着法で配向特性を有する配向膜１４１１、配向膜１４１４を直接形成することも可能である。
【００６６】
そして、画素電極１４０９と、対向電極１４１３の間においてシール材１４１６に囲まれた領域には、液晶１４１５が設けられている。液晶１４１５の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。なお、シール材１４１６にはフィラーが混入されていても良い。
【００６７】
また、画素間における液晶１４１５の配向の乱れに起因するディスクリネーションが視認されるのを防ぐために、画素間に、光を遮蔽することができる遮蔽膜を形成しても良い。遮蔽膜には、カーボンブラック、低原子価酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。
【００６８】
画素電極１４０９と対向電極１４１３は、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることができる。
【００６９】
なお、ここでは、液晶表示装置として、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）型を示したが、ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）型、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−ＰｌａｎｅＳｗｉｔｃｈｉｎｇ）型、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）型等の、その他の液晶表示装置であっても良い。
【００７０】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。具体的には、５重量％以上のカイラル剤を混合させた液晶組成物を液晶１４１５に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答時間が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため、これを用いた液晶表示装置では配向膜が不要であり、視野角依存性が小さい。このような特性を有する液晶は、上述した液晶表示装置（画像を形成するために複数回の画像信号を各画素に入力することが必要な液晶表示装置）が有する液晶として特に好ましい。
【００７１】
なお、図９では、画素電極１４０９と対向電極１４１３の間に液晶１４１５が挟まれている構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を示す液晶を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。
【００７２】
＜画素部と駆動回路間の接続の具体例＞
次いで、画素部の形成された基板に、駆動回路が形成された基板を直接実装する場合の、端子間の接続の仕方について説明する。
【００７３】
図１０（Ａ）に、ワイヤボンディング法を用いた場合の、駆動回路が形成された基板９００と、画素部が形成された基板９０１の接続部分の断面図を示す。基板９００は基板９０１上に、接着剤９０３により貼り付けられている。基板９００には、駆動回路を構成するトランジスタ９０６が設けられている。そして、トランジスタ９０６は、基板９００において表面に露出するように形成された、端子として機能するパッド９０７と電気的に接続されている。そして、図１０（Ａ）に示す基板９０１上には端子９０４が形成されており、ワイヤ９０５によってパッド９０７と端子９０４とが接続されている。
【００７４】
次に、図１０（Ｂ）に、フリップチップ法を用いた場合の、画素部の形成された基板９１１と、駆動回路が形成された基板９１０の、接続部分の断面図を示す。図１０（Ｂ）では、基板９１０において表面に露出するよう形成されたパッド９１２に、ソルダーボール９１３が接続されている。よって、基板９１０に形成された駆動回路を構成するトランジスタ９１４は、パッド９１２を介してソルダーボール９１３と電気的に接続されている。そして、ソルダーボール９１３は、基板９１１上に形成された端子９１６と接続されている。
【００７５】
なお、ソルダーボール９１３と、端子９１６との接続は、熱圧着や、超音波による振動を加えた熱圧着等様々な方法を用いることができる。なお、基板９１０と基板９１１との間にアンダーフィルを設け、圧着後のソルダーボール間の隙間を埋めるようにし、接続部分の機械的強度や、基板９１１において発生した熱の拡散などの効率を高めるようにしても良い。アンダーフィルは必ずしも用いる必要はないが、基板９１０と基板９１１の熱膨張係数のミスマッチから生ずる応力により、接続不良が起こるのを防ぐことができる。超音波を加えて圧着する場合、単に熱圧着する場合に比べて接続不良を抑えることができる。
【００７６】
フリップチップ法の場合、接続するべきパッドの数が増加しても、ワイヤボンディング法に比べて、比較的パッド間のピッチを広く確保することができるので、端子数の多い場合の接続に向いている。
【００７７】
なお、ソルダーボールの形成に、金属のナノ粒子が分散された分散液を吐出する液滴吐出法を用いていても良い。
【００７８】
次に、図１０（Ｃ）に、異方性の導電性樹脂を用いた場合の、画素部の形成された基板９２１と、駆動回路が形成された基板９２０の、接続部分の断面図を示す。図１０（Ｃ）では、基板９２０において表面に露出するよう形成されたパッド９２２が、基板９２０に形成された駆動回路を構成するトランジスタ９２４と電気的に接続されている。そして、パッド９２２は、基板９２１上に形成された端子９２６と、異方性の導電性樹脂９２７を介して接続されている。
【００７９】
なお、接続方法は図１０に示した方法に限定されない。ワイヤボンディング法とフリップチップ法を組み合わせて、接続を行うようにしても良い。
【００８０】
＜パネルの具体例＞
次いで、画素部と駆動回路の一形態について説明する。なお、ここでは、画素部と駆動回路の一部又は全部を構成するトランジスタとして多結晶半導体をチャネル形成領域に有するトランジスタを用いることとする。この場合、画素部と共に駆動回路の一部または全てを、一の基板に作り込むことができる。
【００８１】
図１１（Ａ）に示す液晶表示装置は、基板６３０１に、画素部６３０２と、走査線駆動回路６３０３と、信号線駆動回路６３０４とが形成されている。対向基板６３０６は、画素部６３０２、走査線駆動回路６３０３、信号線駆動回路６３０４を覆うように、基板６３０１と重なっている。また、画素部６３０２と、走査線駆動回路６３０３と、信号線駆動回路６３０４とには、それぞれ電源電位、各種信号等が、ＦＰＣ６３０５を介して供給される。
【００８２】
図１１（Ｂ）に示す液晶表示装置は、基板６００１に、画素部６００２と、走査線駆動回路６００３とが形成されている。対向基板６００６は、画素部６００２と走査線駆動回路６００３を覆うように、基板６００１と重なっている。そして、信号線駆動回路が形成されている基板６００４が、基板６００１に直接実装されている。具体的には、基板６００４に形成された信号線駆動回路が、基板６００１に貼り合わされ、画素部６００２と電気的に接続されている。また、画素部６００２と、走査線駆動回路６００３と、基板６００４に形成された信号線駆動回路とには、それぞれ電源電位、各種信号等が、ＦＰＣ６００５を介して供給される。
【００８３】
図１１（Ｃ）に示す液晶表示装置は、基板６１０１に、画素部６１０２と、走査線駆動回路６１０３とが形成されている。対向基板６１０６は、画素部６１０２と走査線駆動回路６１０３を覆うように、基板６１０１と重なっている。そして、信号線駆動回路が形成された基板６１０４は、基板６１０１に接続されたＦＰＣ６１０５に実装されている。また、画素部６１０２と、走査線駆動回路６１０３と、基板６１０４に形成された信号線駆動回路とに、それぞれ電源電位、各種信号等が、ＦＰＣ６１０５を介して供給される。
【００８４】
図１１（Ｄ）に示す液晶表示装置は、基板６２０１に、画素部６２０２と、走査線駆動回路６２０３と、信号線駆動回路の一部６２０７が形成されている。対向基板６２０６は、画素部６２０２、走査線駆動回路６２０３、及び信号線駆動回路の一部６２０７を覆うように、基板６２０１と重なっている。そして、信号線駆動回路の別の一部が形成された基板６２０４は、基板６２０１に直接実装されている。具体的には、基板６２０４に形成された信号線駆動回路の別の一部が、基板６２０１に貼り合わされ、信号線駆動回路の一部６２０７と電気的に接続されている。また、画素部６２０２と、走査線駆動回路６２０３と、信号線駆動回路の一部６２０７と、基板６２０４に形成された信号線駆動回路の別の一部とに、それぞれ電源電位、各種信号等が、ＦＰＣ６２０５を介して供給される。
【００８５】
基板の実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また、ＩＣチップを実装する位置は、電気的な接続が可能であるならば、図１１に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等をＩＣチップで形成し、画素部の形成された基板に実装するようにしても良い。
【００８６】
＜液晶表示装置の具体例＞
次いで、本発明の一態様に係る液晶表示装置のパネルの外観について、図１２を用いて説明する。図１２（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネルの上面図であり、図１２（Ｂ）は、図１２（Ａ）の破線Ａ−Ａ’における断面図に相当する。
【００８７】
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４００７と共に封止されている。
【００８８】
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図１２（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。
【００８９】
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トランジスタを複数有している。図１２（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０、トランジスタ４０２２を例示している。トランジスタ４０１０、トランジスタ４０２２は、多結晶半導体をチャネル形成領域に含んでいる。
【００９０】
また、液晶素子４０１１が有する画素電極４０３０は、トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４００６に形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なっている部分が、液晶素子４０１１に相当する。
【００９１】
また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図１２（Ｂ）では、スペーサ４０３５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。
【００９２】
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【００９３】
なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。
【００９４】
但し、液晶素子４０１１を透過した光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【００９５】
図１９は、図１２に示した液晶表示装置とは異なるパネルの外観を示す図である。なお、図１９（Ａ）は、基板５００１と対向基板５００６とをシール材５００５によって接着させたパネルの上面図であり、図１９（Ｂ）は、図１９（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。図１９に示す液晶表示装置は、基板５００１上に画素部５００２及び走査線駆動回路５００４のみならず信号線駆動回路５００３が形成されている点が図１２に示す液晶表示装置と異なる。
【００９６】
図１９に示す液晶表示装置においては、基板５００１上に設けられた画素部５００２と、信号線駆動回路５００３と、走査線駆動回路５００４とを囲むように、シール材５００５が設けられている。また、画素部５００２、信号線駆動回路５００３、走査線駆動回路５００４の上に対向基板５００６が設けられている。よって、画素部５００２、信号線駆動回路５００３、走査線駆動回路５００４は、基板５００１とシール材５００５と対向基板５００６とによって、液晶５００７と共に封止されている。
【００９７】
また、基板５００１上に設けられた画素部５００２、信号線駆動回路５００３、走査線駆動回路５００４は、トランジスタを複数有している。図１９（Ｂ）では、画素部５００２に含まれるトランジスタ５０１０と、信号線駆動回路５００３に含まれるトランジスタ５００９とを例示している。なお、トランジスタ５００９とトランジスタ５０１０は、単結晶半導体をチャネル形成領域に有する。そのため、画素部５００２と共に、信号線駆動回路５００３、走査線駆動回路５００４などの駆動回路の全てを、一の基板５００１に作り込むことができる。
【００９８】
また、液晶素子５０１１が有する画素電極５０３０は、トランジスタ５０１０と電気的に接続されている。そして、液晶素子５０１１の対向電極５０３１は、対向基板５００６に形成されている。画素電極５０３０と対向電極５０３１と液晶５００７とが重なっている部分が、液晶素子５０１１に相当する。
【００９９】
また、スペーサ５０３５が、画素電極５０３０と対向電極５０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図１９（Ｂ）では、スペーサ５０３５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。
【０１００】
また、信号線駆動回路５００３、走査線駆動回路５００４、画素部５００２に与えられる各種信号及び電位は、引き回し配線５０１４及び５０１５を介して、接続端子５０１６から供給されている。接続端子５０１６は、ＦＰＣ５０１８が有する端子と、異方性導電膜５０１９を介して電気的に接続されている。
【０１０１】
なお、基板５００１、対向基板５００６には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。
【０１０２】
但し、液晶素子５０１１を透過した光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１０３】
図１３は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図１３に示す液晶表示装置は、画素部を有するパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７と、回路基板１６０８と、信号線駆動回路の形成された基板１６１１とを有している。
【０１０４】
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７とは、順に積層されている。バックライトパネル１６０７は、複数のバックライトユニットで構成されたバックライト１６１２を有している。導光板１６０５内部に拡散されたバックライト１６１２からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、パネル１６０１に照射される。
【０１０５】
なお、ここでは、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０１０６】
また、プリズムシート１６０３は、図１３に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
【０１０７】
回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図１３では、回路基板１６０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号線駆動回路の形成された基板１６１１が、ＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）法を用いてＣＯＦテープ１６０９に接続されている。
【０１０８】
図１３では、バックライト１６１２の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路とバックライトパネル１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１とバックライトパネル１６０７とがＦＰＣなどにより接続されるようにする。
【０１０９】
＜タッチパネルを用いた液晶表示装置の具体例＞
本発明の一態様に係る液晶表示装置は、タッチパネルと呼ばれる位置入力装置を有していても良い。図１４（Ａ）に、タッチパネル１６２０と、パネル１６２１とを重ね合わせている様子を示す。
【０１１０】
タッチパネル１６２０は、透光性を有する位置検出部１６２２において、指またはスタイラスなどが触れた位置を検出し、その位置情報を含む信号を生成することができる。よって、位置検出部１６２２がパネル１６２１の画素部１６２３に重なるようにタッチパネル１６２０を設けることで、液晶表示装置のユーザーが画素部１６２３のどの位置を指し示したかを情報として得ることができる。
【０１１１】
位置検出部１６２２における位置の検出は、抵抗膜方式、静電容量方式など、様々な方式を用いて行うことができる。図１４（Ｂ）に、抵抗膜方式を用いた位置検出部１６２２の斜視図を示す。抵抗膜方式の位置検出部１６２２は、複数の第１電極１６３０と複数の第２電極１６３１とが、間隔をおいて対峙するように設けられている。指などで複数の第１電極１６３０のいずれかに押圧が加えられると、当該第１電極１６３０が複数の第２電極１６３１のいずれかに接触する。そして、複数の各第１電極１６３０の両端の電圧の値と、複数の各第２電極１６３１の両端の電圧の値とをモニターすると、いずれの第１電極１６３０と第２電極１６３１が接触したのかを特定することができるので、指が触れた位置を検出することができる。
【０１１２】
第１電極１６３０と第２電極１６３１は、透光性を有する導電材料、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などで、形成することができる。
【０１１３】
また、図１５（Ａ）に、静電容量方式のうち、投影静電容量方式を用いた位置検出部１６２２の斜視図を示す。投影静電容量方式の位置検出部１６２２は、複数の第１電極１６４０と複数の第２電極１６４１とが重なるように設けられている。各第１電極１６４０は、矩形状の導電膜１６４２が複数接続された構成を有しており、各第２電極１６４１は、矩形状の導電膜１６４３が複数接続された構成を有している。なお、第１電極１６４０と第２電極１６４１の形状はこの構成に限定されない。
【０１１４】
また、図１５（Ａ）では、複数の第１電極１６４０と複数の第２電極１６４１の上に、誘電体として機能する絶縁層１６４４が重なっている。図１５（Ｂ）に、図１５（Ａ）に示した複数の第１電極１６４０と、複数の第２電極１６４１と、絶縁層１６４４とが重なり合っている様子を示す。図１５（Ｂ）に示すように、複数の第１電極１６４０と複数の第２電極１６４１は、矩形状の導電膜１６４２と矩形状の導電膜１６４３の位置が互いにずれるように、重なり合っている。
【０１１５】
絶縁層１６４４に指などが接触すると、複数の第１電極１６４０のいずれかと、指との間に容量が形成される。また、複数の第２電極１６４１のいずれかと、指との間にも容量が形成される。よって、静電容量の変化をモニターすることで、いずれの第１電極１６４０と第２電極１６４１に指が最も近づいたのかを特定することができるので、指が触れた位置を検出することができる。
【０１１６】
＜フォトセンサを有する液晶表示装置の具体例＞
本発明の一態様に係る液晶表示装置は、フォトセンサを画素部に有していても良い。図１６（Ａ）に、フォトセンサを有する画素部の構造の一例を、模式的に示す。
【０１１７】
図１６（Ａ）に示す画素部１６５０は、画素１６５１と、該画素１６５１に対応したフォトセンサ１６５２とを有する。フォトセンサ１６５２は、フォトダイオードなど、受光することで電気信号を発する機能を有する受光素子と、トランジスタとを有する。なお、フォトセンサ１６５２が受光する光は、バックライトからの光が被検出物に照射された際の反射光を利用することができる。
【０１１８】
図１６（Ｂ）に、フォトセンサ１６５２の構成を一例として示す。図１６（Ｂ）に示すフォトセンサ１６５２は、フォトダイオード１６５３、トランジスタ１６５４及びトランジスタ１６５５を有する。フォトダイオード１６５３は、一方の電極がリセット信号線１６５６に、他方の電極がトランジスタ１６５４のゲートに接続されている。トランジスタ１６５４は、ソース及びドレインの一方が、基準信号線１６５７に、他方がトランジスタ１６５５のソース及びドレインの一方に接続されている。トランジスタ１６５５は、ゲートがゲート信号線１６５８に、ソース及びドレインの他方が出力信号線１６５９に接続されている。
【０１１９】
＜トランジスタの作製方法の一例１＞
次に、チャネル形成領域が多結晶半導体を含むトランジスタの作製方法の一例について述べる。
【０１２０】
まず、図１７（Ａ）に示すように、透光性を有する基板５００上に、絶縁層５０１、半導体層５０２を順に形成する。絶縁層５０１及び半導体層５０２は、大気に触れることなく連続して形成することが可能である。
【０１２１】
基板５００として、使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、フュージョン法やフロート法で作製されるガラス基板を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、一般に、酸化ホウ素（Ｂ_２Ｏ_３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板を用いることが好ましい。ここでは、基板５００として、厚さ０．５ｍｍの、無アルカリガラスであるアルミノ珪酸塩ガラス基板（旭硝子社製商品名ＡＮ１００）を用いる。
【０１２２】
絶縁層５０１は基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体層５０２中に拡散し、トランジスタなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体層５０２への拡散を抑えることができるバリア性の高い絶縁材料を用いて、絶縁層５０１を形成するのが望ましい。なお、ガラス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から基板５００と半導体層５０２との間に絶縁層５０１を設けることは有効である。しかし、石英基板など不純物の拡散がさして問題とならない基板５００を用いる場合は、必ずしも設ける必要はない。
【０１２３】
絶縁層５０１は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム等の絶縁性を有する材料を用いて形成する。
【０１２４】
なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多い膜であって、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれることを示す膜をいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多い膜であって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれることを示す膜をいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
【０１２５】
絶縁層５０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。ここでは、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１４０ｎｍの酸化窒化珪素膜を順に積層して絶縁層５０１を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。
【０１２６】
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の組み合わせの混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０１２７】
半導体層５０２は、絶縁層５０１を形成した後、大気に曝さずに形成することが望ましい。半導体層５０２の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお、半導体層５０２には、シリコンまたはゲルマニウムを用いた多結晶半導体を用いる。
【０１２８】
多結晶半導体を用いた半導体層５０２は、非晶質半導体層または微結晶半導体層を、レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する触媒元素を用いた熱結晶化法等を単独で、或いは複数組み合わせて実施することで、形成することができる。また、多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などを用いて、直接形成しても良い。結晶化を助長する触媒元素を導入せずにレーザ結晶化を行う場合は、レーザ光の照射により非晶半導体層が飛散する現象（アブレーション）が生じるのを防ぐために、非晶半導体層にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱し、非晶半導体層が含有する水素濃度を１×１０^２０ａｔｏｍｓ／ｃｍ^３以下とすると良い。
【０１２９】
例えば、レーザ結晶化を用いて多結晶半導体層を形成する場合、レーザ結晶化の前に、レーザに対する半導体層５０２の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体層５０２に対して行う。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ_４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体層５０２に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１３０】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることができる。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、フォルステライト（Ｍｇ_２ＳｉＯ_４）レーザ、ＧｄＶＯ_４レーザ、Ｙ_２Ｏ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることができる。
【０１３１】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体層５０２に照射してから半導体層５０２が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって、上記周波数を用いることで、半導体層５０２がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体層５０２中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体層５０２が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体層５０２の形成が可能となる。
【０１３２】
また、パルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ_２レーザ、ＹＡＧレーザ、Ｙ_２Ｏ_３レーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１３３】
なお、レーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１３４】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【０１３５】
結晶化を助長する触媒元素を用いた熱結晶化法を用いる場合、非晶質半導体層への触媒元素の導入の仕方としては、当該触媒元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、触媒元素の濃度調整が容易である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、非晶質半導体層の表面に酸化膜を形成することが望ましい。
【０１３６】
そして、非晶質半導体層へ触媒元素を導入した後、加熱処理（５５０℃〜７５０℃で３分〜２４時間）を行うことにより、多結晶半導体層を形成することができる。結晶化を助長（促進）する触媒元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１３７】
上記結晶化を行った後、多結晶半導体層から結晶化を助長する触媒元素を除去し、当該触媒元素の濃度を低減させるため、不純物元素を含む半導体層を多結晶半導体層に接するように形成する。上記不純物元素を含む半導体層は、ゲッタリングシンクとして機能する。不純物元素として、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。そして、希ガス元素を含む半導体層を、結晶化を助長する触媒元素を含む多結晶半導体層に接するように形成し、加熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。上記加熱処理により、多結晶半導体層中に含まれる結晶化を助長する触媒元素は、希ガス元素を含む半導体層中に移動し、多結晶半導体層中の結晶化を助長する触媒元素の濃度は低減する。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【０１３８】
ここでは、触媒元素を用いた結晶化方法と、レーザ結晶化法とを組み合わせて、多結晶珪素を用いた半導体層５０２を形成する。以下、具体的な半導体層５０２の作製方法について説明する。
【０１３９】
ここでは、まず、膜厚５０ｎｍの非晶質珪素膜を絶縁層５０１上に形成した後、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液を、非晶質珪素膜にスピナーで塗布する。なお、溶液を用いて触媒元素を添加する方法に代えて、スパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次に、加熱処理（５００℃、１時間）の後、結晶化のための加熱処理（５５０℃、４時間）を行って、非晶質珪素膜を結晶化させることで、多結晶珪素を有する半導体層５０２を形成する。
【０１４０】
次に、多結晶珪素を有する半導体層５０２の表面に形成された酸化膜を、希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
【０１４１】
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ^２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、パワー密度４７０ｍＪ／ｃｍ^２でレーザ光の照射を大気中で行なう。
【０１４２】
なお、上記レーザ光の照射は、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、ここではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体層の結晶化に際し、大粒径の結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。
【０１４３】
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ_４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ_４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体層を移動させて照射すればよい。
【０１４４】
次に、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で、レーザ結晶化後の多結晶半導体層の表面を１２０秒処理して、合計１〜５ｎｍの酸化膜からなるバリア層を多結晶半導体層の表面に形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を多結晶半導体層中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体層の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体層の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
【０１４５】
次に、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ_４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ^２とし、成膜温度を３５０℃とする。
【０１４６】
その後、６５０℃に加熱された炉に入れて３分の加熱処理を行い、触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体層５０２中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
【０１４７】
次に、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１４８】
なお、触媒元素を用いないで半導体層の結晶化を行う場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための加熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
【０１４９】
上述したように半導体層５０２を形成した後、半導体層５０２に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素を低濃度に添加するチャネルドープを行う。チャネルドープは半導体層５０２全体に対して行っても良いし、半導体層５０２の一部に対して選択的に行っても良い。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが１×１０^１６〜５×１０^１７／ｃｍ^３の濃度で含まれるよう添加する。
【０１５０】
次に、半導体層５０２をエッチングにより所望の形状に加工（パターニング）することで、図１７（Ｂ）に示すように、島状に分離された半導体層５０３、半導体層５０４を形成する。なお、上述したチャネルドープは、半導体層５０２に対して行うのではなく、パターニング後の半導体層５０３、半導体層５０４に対して行うようにしても良い。
【０１５１】
次に、図１７（Ｃ）に示すように、半導体層５０３、半導体層５０４を用いて、トランジスタ５０５、トランジスタ５０６を形成する。具体的には、半導体層５０３、半導体層５０４を覆うようにゲート絶縁層５０７を形成する。そして、ゲート絶縁層５０７上に、所望の形状に加工（パターニング）された導電膜５０８及び導電膜５０９を形成する。導電膜５０８と、導電膜５０９とは、順にゲート絶縁層５０７上に積層されている。半導体層５０３と重なる導電膜５０８及び導電膜５０９が、トランジスタ５０５のゲート層５１０として機能する。半導体層５０４と重なる導電膜５０８及び導電膜５０９が、トランジスタ５０６のゲート層５１１として機能する。
【０１５２】
そして、導電膜５０８、導電膜５０９、あるいはレジストを成膜しパターニングしたものをマスクとして用い、半導体層５０３、半導体層５０４にｎ型またはｐ型を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはＬＤＤ領域として機能する不純物領域等を形成する。なお図１７（Ｃ）では、トランジスタ５０５がｎ型、トランジスタ５０６がｐ型の場合を例示しているが、トランジスタ５０５がｐ型、トランジスタ５０６がｎ型、又は双方がｎ型若しくはｐ型であっても良い。
【０１５３】
なお、ゲート絶縁層５０７として、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜等を単層で、または積層させて用いることができる。積層する場合には、例えば、基板５００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。またゲート絶縁層５０７は、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ法などを用いて形成することができる。例えば、酸化珪素を用いたゲート絶縁層５０７をプラズマＣＶＤ法で形成する場合、ＴＥＯＳ（ＴｅｔｒａｅｔｈｙｌＯｒｔｈｏｓｉｌｉｃａｔｅ）とＯ_２を混合したガスを用い、反応圧力４０Ｐａ、基板温度３００〜４００℃、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ^２とし、形成する。
【０１５４】
ゲート絶縁層５０７は、高密度プラズマ処理を行うことにより半導体層５０３、半導体層５０４の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層５０３、半導体層５０４の表面を酸化または窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体層５０３、半導体層５０４に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁層５０７として用いても良い。
【０１５５】
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体層の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることができる。また半導体層が結晶性を有する場合、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１５６】
また、窒化アルミニウムをゲート絶縁層５０７として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁層５０７として用いても良い。
【０１５７】
ここでは、亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を、１０〜３０Ｐａの圧力にて用い、マイクロ波（２．４５ＧＨｚ）電力を３〜５ｋＷとして、気相成長法により、酸化窒化珪素を有する膜厚３０ｎｍのゲート絶縁層５０７を形成する。固相反応と気相成長法による反応を組み合わせることにより、界面準位密度が低く絶縁耐圧の優れたゲート絶縁層５０７を形成することができる。
【０１５８】
また、ゲート絶縁層５０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層５０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１５９】
また、ここでは積層された２つの導電膜５０８、導電膜５０９を用いて、ゲート層５１０、ゲート層５１１を形成しているが、本発明はこの構成に限定されない。導電膜５０８、導電膜５０９の代わりに、単層の導電膜を用いてゲート層５１０及びゲート層５１１を形成しても良いし、積層した３つ以上の導電膜を用いてゲート層５１０及びゲート層５１１を形成しても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１６０】
ゲート層５１０、ゲート層５１１を形成するための導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体層に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１６１】
また、ゲート層５１０、ゲート層５１１を形成するための導電膜として、可視光に対して透光性を有する導電材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛等を用いることができる。また、ゲート層５１０、ゲート層５１１を形成するための導電膜として、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ））、ガリウム（Ｇａ）をドープしたＺｎＯ、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。
【０１６２】
ここでは、１層目の導電膜５０８として窒化タンタルまたはタンタル（Ｔａ）を、２層目の導電膜５０９としてタングステン（Ｗ）を用いる。２つの導電膜の組み合わせとして、ここに示した例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることができる。
【０１６３】
導電膜５０８、導電膜５０９の形成にはＣＶＤ法、スパッタリング法等を用いることができる。上述した２層の導電膜でゲート層５１０、ゲート層５１１を形成する場合、１層目の導電膜５０８を２０〜１００ｎｍの厚さで形成し、２層目の導電膜５０９を１００〜４００ｎｍの厚さで形成する。ここでは、窒化タンタルまたはタンタル（Ｔａ）を有する１層目の導電膜５０８を３０ｎｍの膜厚とし、タングステン（Ｗ）を有する２層目の導電膜５０９を１７０ｎｍの膜厚とした。
【０１６４】
なお、ゲート層５１０、ゲート層５１１を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の形状を有するゲート層５１０、ゲート層５１１を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的にゲート層５１０、ゲート層５１１を形成しても良い。なお、液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１６５】
なお、ゲート層５１０、ゲート層５１１を形成する際に、用いる導電膜の材料によって、最適なエッチングの方法、エッチャントの種類を適宜選択すれば良い。以下、１層目の導電膜５０８として窒化タンタルを、２層目の導電膜５０９としてタングステンを用いる場合のエッチングの方法の一例について、具体的に説明する。
【０１６６】
まず、窒化タンタル膜を形成した後、窒化タンタル膜上にタングステン膜を形成する。そして、タングステン膜上にマスクを形成し、第１のエッチングを行う。第１のエッチングでは、まず第１のエッチング条件を用いた後に、第２のエッチング条件を用いる。第１のエッチング条件では、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ_４とＣｌ_２とＯ_２とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。そして、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件を用いることにより、タングステン膜を、その端部がテーパー形状になるようにエッチングすることができる。
【０１６７】
次に、第２のエッチング条件を用いてエッチングを行う。第２のエッチング条件は、エッチング用ガスにＣＦ_４とＣｌ_２とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ_４とＣｌ_２を混合した第２のエッチング条件ではタングステン膜及び窒化タンタル膜とも同程度にエッチングされる。
【０１６８】
上記第１のエッチングでは、マスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により窒化タンタル膜及びタングステン膜の端部が、角度１５〜４５°程度のテーパー形状となる。なお、ゲート絶縁層５０７のうち、第１のエッチングにより露出した部分は、エッチングの条件にもよるが、その他の窒化タンタル膜及びタングステン膜で覆われている部分よりも、多少エッチングされて薄くなる。
【０１６９】
次いで、マスクを除去せずに第２のエッチングを行う。第２のエッチングでは、エッチングガスにＣＦ_４とＣｌ_２とＯ_２とを用い、タングステン膜を選択的にエッチングする。この時、第２のエッチングにより、タングステン膜が優先的にエッチングされるが、窒化タンタル膜はほとんどエッチングされない。
【０１７０】
上述した第１のエッチング及び第２のエッチングにより、窒化タンタルを用いた導電膜５０８と、導電膜５０８よりも幅の狭い、タングステンを用いた導電膜５０９とを、形成することができる。
【０１７１】
次に、半導体層５０３、半導体層５０４への一導電型を付与する不純物の導入を行い、トランジスタ５０５、トランジスタ５０６の不純物領域を形成する。ここではトランジスタ５０５がｎチャネル型、トランジスタ５０６がｐチャネル型である。よって、ｎ型を付与する不純物、例えばリン（Ｐ）、砒素（Ａｓ）などを半導体層５０３に導入する。また、ｐ型を付与する不純物、例えばボロン（Ｂ）を半導体層５０４に導入する。
【０１７２】
上述した第１のエッチング及び第２のエッチングにより形成される導電膜５０８及び導電膜５０９をマスクとして用いることで、マスクを新たに形成せずとも、ソース領域、ドレイン領域、ＬＤＤ領域として機能する不純物領域を半導体層５０３、半導体層５０４内に作り分けることができる。
【０１７３】
上記一連の工程によって、トランジスタ５０５と、トランジスタ５０６とを形成することができる。なお、トランジスタの作製方法は、上述した工程に限定されない。
【０１７４】
なお、ここでは、シングルゲート構造のトランジスタについて例示しているが、ダブルゲート構造などのマルチゲート構造でもよい。
【０１７５】
また、インクジェットや印刷法を用いて形成したトランジスタなどを用いることができる。これらにより、室温で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングするという製法よりも、材料が無駄にならず、低コストにできる。
【０１７６】
次に、図１７（Ｄ）に示すように、トランジスタ５０５、トランジスタ５０６を覆うように、絶縁膜５１２を形成する。絶縁膜５１２は必ずしも設ける必要はないが、絶縁膜５１２を形成することで、アルカリ金属やアルカリ土類金属などの不純物が、トランジスタ５０５、トランジスタ５０６へ侵入するのを防ぐことができる。具体的に絶縁膜５１２として、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。ここでは、ＣＶＤ法により膜厚３０ｎｍ程度の酸化窒化珪素膜形成し、絶縁膜５１２として用いる。
【０１７７】
絶縁膜５１２を形成した後、不純物領域の加熱処理による活性化を行っても良い。例えば、加熱処理は、４８０℃、１時間、窒素雰囲気中においてを行えばよい。加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサーマルアニール法（ＲＴＡ法）などを用いることができる。
【０１７８】
次に、絶縁膜５１２上に、絶縁膜５１３を形成する。絶縁膜５１３は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、水素の他、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜５１３を形成しても良い。
【０１７９】
絶縁膜５１３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いることができる。
【０１８０】
ここでは、ＣＶＤ法で形成した膜厚１００ｎｍの、水素を含む窒化酸化珪素膜と、ＣＶＤ法で形成した、膜厚９００ｎｍの酸化窒化珪素膜とを積層させ、絶縁膜５１３として用いる。
【０１８１】
なお、ここでは、絶縁膜５１２、絶縁膜５１３が層間絶縁膜として機能しているが、単層の絶縁膜を層間絶縁膜として用いても良いし、積層させた２層の絶縁膜、或いは積層させた４層以上の絶縁膜を、層間絶縁膜として用いても良い。
【０１８２】
次に、加熱処理を３００〜５５０℃で、１〜１２時間行うと良い。ここでは、窒素雰囲気中において、４１０℃、１時間の加熱処理を行う。上記加熱処理を行うことで、絶縁膜５１３に含まれる水素により、半導体層５０３、半導体層５０４のダングリングボンドを終端させることができる。上記加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサーマルアニール法（ＲＴＡ法）などを用いることができる。加熱処理により、水素化のみならず、半導体層５０３、半導体層５０４に添加された不純物元素の活性化も行うことができる。また、ダングリングボンドを終端させる水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１８３】
次に、半導体層５０３、半導体層５０４がそれぞれ一部露出するように、ゲート絶縁層５０７、絶縁膜５１２、絶縁膜５１３にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層５０３に接する導電膜５１４及び導電膜５１５と、該コンタクトホールを介して半導体層５０４に接する導電膜５１６及び導電膜５１７とを形成する。
【０１８４】
導電膜５１４〜導電膜５１７は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜５１４〜導電膜５１７として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜５１４〜導電膜５１７は、上記金属を有する単数の膜を、または上記金属を有する積層された複数の膜を、用いることができる。
【０１８５】
＜トランジスタの作製方法の一例２＞
次に、チャネル形成領域が単結晶半導体を含むトランジスタの作製方法の一例について述べる。なお、ここでは、ＳＯＩ基板を用いて作製されるトランジスタの一例について述べる。
【０１８６】
ＳＯＩ基板は、例えば、スマートカット（登録商標）に代表されるＵＮＩＢＯＮＤ（登録商標）、ＥＬＴＲＡＮ（ＥｐｉｔａｘｉａｌＬａｙｅｒＴｒａｎｓｆｅｒ）（登録商標）、誘電体分離法、ＰＡＣＥ（ＰｌａｓｍａＡｓｓｉｓｔｅｄＣｈｅｍｉｃａｌＥｔｃｈｉｎｇ）法などを用いて作製することができる。ＳＯＩ基板を用いたトランジスタはバルクのトランジスタと比較すると、半導体膜が絶縁層上に形成されているので、寄生容量が低減され、基板に流れる漏れ電流の発生を抑えることができるため、回路の高速化、低消費電力化がより期待できる。そして活性層として用いる半導体膜を薄くできるので、短チャネル効果を抑制し、よって素子の微細化、延いては回路の高集積化を実現することができる。また、ガラス基板を用いたＳＯＩ基板は、半導体基板を用いたＳＯＩ基板よりも安価であり、なおかつ液晶表示装置の大面積化を実現しやすいというメリットを有している。
【０１８７】
まず、図２０（Ａ）に示すように、ボンド基板６００を洗浄した後、ボンド基板６００上に絶縁層６０１を形成する。
【０１８８】
ボンド基板６００として、シリコン、ゲルマニウムなどの単結晶半導体基板を用いることができる。また、ボンド基板６００として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。
【０１８９】
なお、ボンド基板６００に用いられる単結晶半導体基板は、結晶軸の方向が基板内において揃っていることが望ましいが、点欠陥、線欠陥、面欠陥などの格子欠陥が完璧に排除された完全結晶である必要はない。
【０１９０】
また、ボンド基板６００の形状は円形に限定されず、円形以外の形状に加工されていても良い。例えば、後に貼り合わせるベース基板６０３の形状が一般的に矩形状であること、及び縮小投影型露光装置などの露光装置の露光領域が矩形であること等を考慮し、ボンド基板６００が矩形となるように、その形状を加工しても良い。ボンド基板６００の形状の加工は、市販の円形状の単結晶半導体基板を切断することで、行うことができる。
【０１９１】
絶縁層６０１は、単数の絶縁層を用いたものであっても、複数の絶縁層を積層して用いたものであっても良い。絶縁層６０１の厚さは、後に不純物が含まれる領域が除去されることを考慮して、１５ｎｍ以上５００ｎｍ以下とすると良い。
【０１９２】
絶縁層６０１を構成する膜には、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などの珪素またはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム膜、酸化タンタル膜、酸化ハフニウム膜などの金属の酸化物でなる絶縁膜、窒化アルミニウム膜などの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
【０１９３】
例えば、ここでは、ボンド基板６００を熱酸化することによって形成された酸化珪素を、絶縁層６０１として用いる例を示す。なお、図２０（Ａ）では、絶縁層６０１がボンド基板６００の全面を覆うように形成されているが、絶縁層６０１は、ボンド基板６００の少なくとも一面に形成されていればよい。
【０１９４】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。
【０１９５】
また、ボンド基板６００の表面を熱酸化することにより絶縁層６０１を形成する場合、熱酸化は、含有水分量が低い酸素を用いるドライ酸化、酸素雰囲気中に塩化水素などのハロゲンを含むガスを添加する熱酸化、などを用いることができる。また、水素を酸素で燃焼させて水を作るパイロジェニック酸化、高純度純水を１００度以上に加熱した水蒸気を用いて酸化を行う水蒸気酸化などのウェット酸化を、絶縁層６０１の形成に用いても良い。
【０１９６】
ベース基板６０３にアルカリ金属若しくはアルカリ土類金属などの液晶表示装置の信頼性を低下させる不純物を含むような基板を用いる場合、ベース基板６０３から分離後に形成される半導体膜への上記不純物の拡散を防止できるようなバリア層が、少なくとも１層以上、絶縁層６０１に含まれることが好ましい。バリア層として用いることができる絶縁層には、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア層として用いる絶縁層は、例えば厚さ１５ｎｍ〜３００ｎｍの膜厚で形成することが好ましい。これらのバリア層は、不純物の拡散を防止する効果が高いが、内部応力が高い。そのため、ボンド基板６００と接する下層の絶縁層には、上層の絶縁層の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁層の応力を緩和する効果のある絶縁層として、ボンド基板６００を熱酸化して形成した熱酸化膜などの酸化珪素膜がある。下層の絶縁層の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。
【０１９７】
酸化珪素を絶縁層６０１として用いる場合、当該酸化珪素の形成方法は熱酸化に限定されない。例えば、当該酸化珪素はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁層６０１の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁層６０１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁層６０１として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
【０１９８】
また、有機シランガスを用いて化学気相成長法により作製される酸化珪素を、絶縁層６０１として用いても良い。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。
【０１９９】
ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化珪素膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が２００℃以上５００℃以下で形成されるＬＴＯ（低温酸化物、ｌｏｗｔｅｍｐｅｒａｔｕｒｅｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ_２Ｏ）などを用いることができる。
【０２００】
例えば、ソースガスにＴＥＯＳとＯ_２を用いて、酸化珪素膜でなる絶縁層６０１を形成する場合、ＴＥＯＳの流量１５ｓｃｃｍ、Ｏ_２の流量７５０ｓｃｃｍ、成膜圧力１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚとすれば良い。
【０２０１】
なお、有機シランを用いて形成された酸化珪素膜、または低温で成膜した窒化酸化珪素膜などの、比較的低温で成膜された絶縁層は、表面にＯＨ基を多く有する。すなわち、シラノール基を有する。このＯＨ基はベース基板表面上の水酸基と水素結合を形成することで、ベース基板と絶縁層とが低温で接合される。そして、最終的には共有結合であるシロキサン結合が、ベース基板と絶縁層との間に形成される。よって、上記の有機シランを用いて形成された酸化珪素膜、または比較的低温で成膜されたＬＴＯなどの絶縁層は、ＳｍａｒｔＣｕｔなどで用いられているＯＨ基が存在しない或いは飛躍的に少ない熱酸化膜よりも、低温での接合に向いていると言える。
【０２０２】
絶縁層６０１は、平滑で親水性の接合面をボンド基板６００の表面に形成するための膜である。そのため、絶縁層６０１の平均粗さＲａが０．７ｎｍ以下、より好ましくは、０．４ｎｍ以下が好ましい。また、絶縁層６０１の厚さは５ｎｍ以上５００ｎｍ以下とすることができる。好ましい厚さは１０ｎｍ以上２００ｎｍ以下である。
【０２０３】
次に、図２０（Ｂ）に示すように、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁層６０１を介してボンド基板６００に注入し、ボンド基板６００の表面から一定の深さの領域に、微小ボイドを有する脆化層６０２を形成する。例えば、脆化層は、結晶構造が乱されることで局所的に脆弱化された層を意味し、その状態は脆化層を形成する手段によって異なる。なお、ボンド基板の一表面から脆化層までの領域も多少脆弱化される場合があるが、脆化層は後に分断される領域及びその付近の層を指す。
【０２０４】
脆化層６０２が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。加速エネルギーは加速電圧などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に脆化層６０２が形成される。イオンを注入する深さで、ボンド基板６００から後に分離される半導体層６０４の厚さが決定される。脆化層６０２が形成される深さは例えば５０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は５０ｎｍ以上２００ｎｍ以下とすると良い。
【０２０５】
イオンをボンド基板６００に注入するには、質量分離を伴わないイオンドーピング法で行うことがタクトタイムを短縮するという点で望ましいが、質量分離を伴うイオン注入法を用いていても良い。
【０２０６】
ソースガスに水素（Ｈ_２）を用いる場合、水素ガスを励起してＨ^＋、Ｈ_２^＋、Ｈ_３^＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法でイオン注入を行う場合、イオンビームに、Ｈ^＋、Ｈ_２^＋、Ｈ_３^＋の総量に対してＨ_３^＋が５０％以上、より好ましくは８０％以上含まれていることが好ましい。Ｈ_３^＋の割合を８０％以上とすることで、イオンビームに含まれるＨ_２^＋イオンの割合が相対的に小さくなるため、イオンビームに含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの注入効率が向上し、タクトタイムを短縮することができる。
【０２０７】
また、Ｈ_３^＋はＨ^＋、Ｈ_２^＋に比べて質量が大きい。そのため、イオンビームにおいて、Ｈ_３^＋の割合が多い場合と、Ｈ^＋、Ｈ_２^＋の割合が多い場合とでは、ドーピングの際の加速電圧が同じであっても、前者の場合の方が、ボンド基板６００の浅い領域に水素を注入することができる。また前者の場合、ボンド基板６００に注入される水素の、厚さ方向における濃度分布が急峻となるため、脆化層６０２の厚さ自体も薄くすることができる。
【０２０８】
水素ガスを用いて、イオンドーピング法でイオン注入を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることで、イオンビームに含まれるイオン種及びその割合、絶縁層６０１の膜厚にもよるが、脆化層６０２をボンド基板６００の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。
【０２０９】
例えば、ボンド基板６００が単結晶シリコン基板であり、絶縁層６０１が厚さ１００ｎｍの熱酸化膜で形成されている場合、ソースガスである１００％水素ガスの流量が５０ｓｃｃｍ、ビーム電流密度５μＡ／ｃｍ^２、加速電圧５０ｋＶ、ドーズ量２．０×１０^１６ａｔｏｍｓ／ｃｍ^２の条件では、ボンド基板６００から厚さ１４６ｎｍの半導体膜を分離することができる。なお、水素をボンド基板６００に添加する際の条件が同じであっても、絶縁層６０１の膜厚をより大きくすることで、半導体膜の膜厚をより小さくすることができる。
【０２１０】
イオンビームのソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種はＨｅ^＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ^＋を主たるイオンとしてボンド基板６００に注入することができる。よって、イオンドーピング法で、効率良く、微小な空孔を脆化層６０２に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン注入を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０^１６ｉｏｎｓ／ｃｍ^２以上６×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることができる。
【０２１１】
ソースガスに塩素ガス（Ｃｌ_２ガス）、フッ素ガス（Ｆ_２ガス）などのハロゲンガスを用いることもできる。
【０２１２】
なお、イオンドーピング法でボンド基板６００にイオン注入を行う場合、イオンドーピング装置内に存在する不純物がイオンと共に注入されるため、絶縁層６０１の表面近傍にＳ、Ｃａ、Ｆｅ、Ｍｏ等の不純物が存在する可能性がある。よって、絶縁層６０１の表面近傍の最も不純物が多いと考えられる領域を、エッチングや、研磨などにより除去しておいても良い。ドライエッチングだと、反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）エッチング法、ＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法などを用いることができる。例えば、窒化酸化珪素膜の表面近傍をＩＣＰエッチング法で除去する場合、エッチングガスであるＣＨＦ_３の流量を７．５ｓｃｃｍ、Ｈｅの流量を１００ｓｃｃｍ、反応圧力５．５Ｐａ、下部電極の温度７０℃、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力４７５Ｗ、下部電極（バイアス側）に投入する電力３００Ｗ、エッチング時間１０ｓｅｃ程度とすることで、表面から５０ｎｍ程度の深さまでの領域を除去することができる。
【０２１３】
エッチングガスとして、フッ素系ガスであるＣＨＦ_３の他に、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４、ＣＣｌ_４などの塩素系ガス、ＣＦ_４、ＳＦ_６、ＮＦ_３などのフッ素系ガス、Ｏ_２を適宜用いることができる。また用いるエッチングガスにＨｅ以外の不活性気体を添加しても良い。例えば、添加する不活性元素として、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。また窒化酸化珪素膜の表面近傍をウェットエッチングで除去する場合、フッ化水素アンモニウム、フッ化アンモニウム等を含むフッ酸系の溶液を、エッチャントとして用いれば良い。また研磨は、化学的機械的研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。
【０２１４】
脆化層６０２の形成後に、絶縁層６０１の表面近傍における汚染の著しい領域を、エッチングまたは研磨などにより除去することで、ベース基板６０３上に形成される半導体層６０４に混入する不純物の量を抑えることができる。また、最終的に形成される液晶表示装置では、不純物の影響により、しきい値電圧の変動、リーク電流の増加などのトランジスタの電気的特性の低下及び信頼性の低下が生じるのを防ぐことができる。
【０２１５】
次に、図２０（Ｃ）、（Ｄ）に示すように、絶縁層６０１を間に挟むように、ボンド基板６００とベース基板６０３を貼り合わせる。
【０２１６】
なお、ベース基板６０３とボンド基板６００との貼り合わせを行う前に、貼り合わせに係る表面、すなわちここでは、ボンド基板６００上に形成された絶縁層６０１とベース基板６０３の表面に、絶縁層６０１とベース基板６０３の接合強度を向上させるための表面処理を施すことが好ましい。
【０２１７】
表面処理としては、ウェット処理、ドライ処理、またはウェット処理およびドライ処理の組み合わせが挙げられる。異なるウェット処理、または異なるドライ処理を組み合わせて行っても良い。ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄などの超音波洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）、塩酸と過酸化水素水を用いた洗浄などが挙げられる。ドライ処理としては、不活性ガス中性原子ビーム処理、不活性ガスイオンビーム処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。上記のような表面処理を行うことで、貼り合わせに係る表面の親水性および清浄度を高め、その結果、接合強度を向上させることができる。
【０２１８】
貼り合わせは、ベース基板６０３と、ボンド基板６００上の絶縁層６０１とを密着させた後、重ね合わせたベース基板６０３とボンド基板６００の一部に、１Ｎ／ｃｍ^２以上５００Ｎ／ｃｍ^２以下、好ましくは１１Ｎ／ｃｍ^２以上２０Ｎ／ｃｍ^２以下程度の圧力を加える。圧力を加えると、その部分からベース基板６０３と絶縁層６０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。
【０２１９】
接合はファンデルワールス力や水素結合を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板６０３は様々なものを用いることが可能である。例えばベース基板６０３としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板の他、石英基板、セラミック基板、サファイア基板などの基板を用いることができる。なお、ベース基板６０３として用いるガラス基板は、熱膨張係数が２５×１０^−７／℃以上５０×１０^−７／℃以下（好ましくは、３０×１０^−７／℃以上４０×１０^−７／℃以下）であり、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。また、ガラス基板として無アルカリガラス基板を用いると、不純物による液晶表示装置の汚染を抑えることができる。
【０２２０】
ガラス基板としては、液晶パネルの製造用に開発されたマザーガラス基板を用いることができる。マザーガラスとしては、例えば、第３世代（例えば、５５０ｍｍ×６５０ｍｍ）、第３．５世代（例えば、６００ｍｍ×７２０ｍｍ）、第４世代（例えば、６８０ｍｍ×８８０ｍｍまたは、７３０ｍｍ×９２０ｍｍ）、第５世代（例えば、１１００ｍｍ×１３００ｍｍ）、第６世代（例えば、１５００ｍｍ×１８００ｍｍ）、第７世代（例えば、１９００ｍｍ×２２００ｍｍ）、第８世代（例えば、２１６０ｍｍ×２４６０ｍｍ）などのサイズの基板が知られている。大面積のマザーガラス基板をベース基板６０３として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現できる。マザーガラス基板のような大型の基板をベース基板６０３として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、大型の液晶表示装置を製造することができる。
【０２２１】
ＥＡＧＬＥ２０００（コーニング社製）等のように、加熱処理を加えることで大きくシュリンクするようなガラス基板をベース基板６０３として用いる場合、接合工程後に貼り合わせの不良が生じる場合がある。よって、シュリンクに起因する貼り合わせの不良を回避するために、接合を行う前に、ベース基板６０３に予め加熱処理を施しておいても良い。
【０２２２】
また、ベース基板６０３上に絶縁層を形成しておいても良い。ベース基板６０３は、その表面に絶縁層が必ずしも形成されていなくとも良いが、ベース基板６０３の表面に絶縁層を形成しておくことで、ベース基板６０３からボンド基板６００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。またベース基板６０３の表面に絶縁層を形成しておく場合、ベース基板６０３上の絶縁層が絶縁層６０１と接合するので、ベース基板６０３として用いることができる基板の種類がさらに広がる。プラスチック等の可撓性を有する合成樹脂からなる基板は耐熱温度が一般的に低い傾向にあるが、後の半導体素子の作製工程における処理温度に耐え得るのであれば、ベース基板６０３上に絶縁層を形成する場合において、ベース基板６０３として用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリアリレート（ＰＡＲ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。ベース基板６０３上に絶縁層を形成する場合、絶縁層６０１と同様に、該絶縁層の表面に表面処理を行ってから貼り合わせを行うと良い。
【０２２３】
ベース基板６０３にボンド基板６００を貼り合わせた後、ベース基板６０３と絶縁層６０１との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、脆化層６０２に亀裂を発生させない温度とし、２００℃以上４００℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、ベース基板６０３にボンド基板６００を貼り合わせることで、ベース基板６０３と絶縁層６０１と間における接合の結合力を強固にすることができる。
【０２２４】
なお、ボンド基板６００とベース基板６０３とを貼り合わせるときに、接合面がゴミなどにより汚染されてしまうと、汚染部分は接合されなくなる。接合面の汚染を防ぐために、ボンド基板６００とベース基板６０３との貼り合わせは、気密な処理室内で行うことが好ましい。また、ボンド基板６００とベース基板６０３との貼り合わせるとき、処理室内を５．０×１０^−３Ｐａ程度の減圧状態とし、接合処理の雰囲気を清浄にするようにしても良い。
【０２２５】
次いで、加熱処理を行うことで、微小ボイドの体積が増大し、脆化層６０２において隣接する微小ボイド同士が結合する。その結果、図２１（Ａ）に示すように、脆化層６０２においてボンド基板６００の一部である半導体層６０４が、ボンド基板６００から分離する。絶縁層６０１はベース基板６０３に接合しているので、ベース基板６０３上にはボンド基板６００から分離された半導体層６０４が固定される。半導体層６０４をボンド基板６００から分離するための加熱処理の温度は、ベース基板６０３の歪み点を越えない温度とする。
【０２２６】
この加熱処理には、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置を用いることができる。ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。
【０２２７】
また、上記加熱処理は、マイクロ波などの高周波による誘電加熱を用いて行っても良い。誘電加熱による加熱処理は、高周波発生装置において生成された周波数３００ＭＨｚ乃至３ＴＨｚの高周波をボンド基板６００に照射することで行うことができる。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、１４分間照射することで、脆化層内の隣接する微小ボイドどうしを結合させ、最終的にボンド基板６００を脆化層において分断させることができる。
【０２２８】
抵抗加熱を有する縦型炉を用いた加熱処理の具体的な処理方法を説明する。ボンド基板６００が貼り付けられたベース基板６０３を、縦型炉のボートに載置し、該ボートを縦型炉のチャンバーに搬入する。ボンド基板６００の酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０^−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、加熱温度を２００℃に上昇させる。
【０２２９】
チャンバー内を大気圧の窒素雰囲気にした後、温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態が安定したら、６００℃で２時間加熱処理する。その後、１時間かけて、加熱温度４００℃まで下げ、１０分〜３０分後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上に並べられたボンド基板６００、及び半導体層６０４が貼り付けられたベース基板６０３を冷却する。
【０２３０】
上記の抵抗加熱炉を用いた加熱処理は、絶縁層６０１とベース基板６０３との結合力を強化するための加熱処理と、脆化層６０２を分割させる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされたベース基板６０３とボンド基板６００を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分から数時間以内程度の加熱処理を行い、ボンド基板６００を脆化層６０２で分断させる。
【０２３１】
なお、ボンド基板６００の周辺部は、ベース基板６０３と接合していないことがある。これは、ボンド基板６００の周辺部が面取りされている、或いは周辺部が曲率を有しているため、ベース基板６０３と絶縁層６０１とが密着しない、または、ボンド基板６００の周辺部では脆化層６０２が分割しにくいなどの理由によるものと考えられる。また、その他の理由として、ボンド基板６００を作製する際に行われるＣＭＰなどの研磨が、ボンド基板６００の周辺部で不十分であり、中央部に比べて周辺部では表面が荒れていることが挙げられる。また、ボンド基板６００を移送する際に、キャリア等でボンド基板６００の周辺部に傷が入ってしまった場合、該傷も、周辺部がベース基板６０３に接合しにくい理由になると考えられる。そのため、ベース基板６０３には、ボンド基板６００よりもサイズの小さい半導体層６０４が貼り付けられる。
【０２３２】
なお、ボンド基板６００を分離させる前に、ボンド基板６００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【０２３３】
なお、ベース基板６０３と複数のボンド基板６００とを貼り合わせる場合、該複数のボンド基板６００が異なる結晶面方位を有していても良い。半導体中における多数キャリアの移動度は、結晶面方位によって異なる。よって、形成する半導体素子に適した結晶面方位を有するボンド基板６００を、適宜選択して半導体層６０４を形成すればよい。例えば半導体層６０４を用いてｎ型の半導体素子を形成するならば、｛１００｝面を有する半導体層６０４を形成することで、該半導体素子における多数キャリアの移動度を高めることができる。また、例えば半導体層６０４を用いてｐ型の半導体素子を形成するならば、｛１１０｝面を有する半導体層６０４を形成することで、該半導体素子における多数キャリアの移動度を高めることができる。そして、半導体素子としてトランジスタを形成するならば、チャネルの向きと結晶面方位とを考慮し、半導体層６０４の貼り合わせの方向を定めるようにする。
【０２３４】
次に、半導体層６０４の表面を研磨により平坦化しても良い。平坦化は必ずしも必須ではないが、平坦化を行うことで、後に形成される半導体層６１１及び半導体層６１２とゲート絶縁層の界面の特性を向上させることができる。具体的に研磨は、化学的機械的研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。半導体層６０４の厚さは、上記平坦化により薄膜化される。上記平坦化は、エッチングする前の半導体層６０４に施しても良いが、後にエッチングにより形成される半導体層６１１及び半導体層６１２に施しても良い。
【０２３５】
また、研磨ではなく、半導体層６０４の表面をエッチングすることでも、半導体層６０４の表面を平坦化することができる。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）エッチング法、ＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いれば良い。
【０２３６】
例えばＩＣＰエッチング法を用いる場合、エッチングガスである塩素の流量４０ｓｃｃｍ〜１００ｓｃｃｍ、コイル型の電極に投入する電力１００Ｗ〜２００Ｗ、下部電極（バイアス側）に投入する電力４０Ｗ〜１００Ｗ、反応圧力０．５Ｐａ〜１．０Ｐａとすれば良い。例えば、エッチングガスである塩素の流量１００ｓｃｃｍ、反応圧力１．０Ｐａ、下部電極の温度７０℃、コイル型の電極に投入するＲＦ（１３．５６ＭＨｚ）電力１５０Ｗ、下部電極（バイアス側）に投入する電力４０Ｗ、エッチング時間２５ｓｅｃ〜２７ｓｅｃとすることで、半導体層６０４を５０ｎｍ乃至６０ｎｍ程度にまで薄膜化することができる。エッチングガスには、塩素、塩化硼素、塩化珪素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、酸素などを適宜用いることができる。
【０２３７】
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体層６０４を薄膜化できるのみならず、半導体層６０４の表面を平坦化することができる。
【０２３８】
なお、ベース基板６０３に密着された半導体層６０４は、脆化層６０２の形成、脆化層６０２における分断によって、結晶欠陥が形成されている、または、その表面の平坦性が損なわれている。そこで、結晶欠陥を低減、および平坦性を向上するために、半導体層６０４の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行った後、半導体層６０４にレーザ光の照射を行うようにしても良い。
【０２３９】
なお、酸化膜の除去は、例えばフッ化水素の濃度が０．５ｗｔ％のＤＨＦに半導体層６０４を１１０秒間さらすと良い。
【０２４０】
また、具体的に、レーザ光の照射は、半導体層６０４の膜厚が１４６ｎｍの場合、次のように行うことができる。レーザ光のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２０ｎ秒、繰り返し周波数３０Ｈｚ）を用いる。光学系により、レーザ光の断面を０．４ｍｍ×１２０ｍｍの線状に整形する。レーザ光の走査速度を０．５ｍｍ／秒とし、スキャンピッチを１６．７μｍ、ビームショット数を約２４ショットで、レーザ光を半導体層６０４に照射する。レーザ光の照射により、図２１（Ｂ）に示すように、結晶欠陥が修復された半導体層６１０が形成される。
【０２４１】
希ガスまたは窒素雰囲気のような不活性雰囲気、または減圧雰囲気にて、レーザ光を照射するには、気密性のあるチャンバー内でレーザ光を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザ光の被照射面に窒素ガスなど不活性ガスを吹き付けることで不活性雰囲気でのレーザ光の照射を実現することができる。不活性雰囲気または減圧雰囲気においてレーザ光の照射を行うことで、大気雰囲気で行う場合よりも、自然酸化膜の発生をより抑え、レーザ光照射後に形成される半導体層６１０にひび割れが生じる、またはピッチ縞が発生するのを抑え、半導体層６１０の平坦性を向上させることができ、レーザ光の使用可能なエネルギー範囲を広くすることができる。
【０２４２】
レーザ光を照射する前に、ドライエッチングにより半導体層６０４の表面を平坦化している場合、ドライエッチングにより半導体層６０４の表面付近で結晶欠陥などの損傷が生じていることがある。しかし上記レーザ光の照射により、ドライエッチングにより生じる損傷をも補修することが可能である。
【０２４３】
なお、レーザ光の照射後に半導体層６１０の表面をエッチングすることで、後に形成される半導体素子にとって最適となる膜厚となるまで半導体層６１０を薄膜化すると同時に、半導体層６１０の表面を平坦化しても良い。
【０２４４】
レーザ光を照射した後、半導体層６１０に５００℃以上６５０℃以下の加熱処理を行うことが好ましい。この加熱処理によって、レーザ光の照射で回復されなかった、半導体層６１０の欠陥の消滅、半導体層６１０の歪みの緩和をすることができる。この加熱処理には、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、５００℃の温度で１時間加熱した後、５５０℃で４時間加熱するとよい。
【０２４５】
次に、図２１（Ｃ）に示すように、半導体層６１０を部分的にエッチングすることで、半導体層６１０から島状の半導体層６１１と半導体層６１２を形成する。半導体層６１０をさらにエッチングすることで、半導体層６１０の端部において接合の強度が不十分である領域を、除去することができる。
【０２４６】
なお、ここでは、一つの半導体層６１０をエッチングすることで半導体層６１１と半導体層６１２を形成しているが、形成される半導体膜の数はこれに限定されない。
【０２４７】
半導体層６１１と半導体層６１２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加しても良い。閾値電圧を制御するための不純物の添加は、パターニングする前の半導体層６１０に対して行っても良いし、パターニング後に形成された半導体層６１１と半導体層６１２に対して行っても良い。また、閾値電圧を制御するための不純物の添加を、ボンド基板に対して行っても良い。若しくは、不純物の添加を、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整するために、パターニング前の半導体層に対して、またはパターニングにより形成された半導体層６１１及び半導体層６１２に対しても行っても良い。
【０２４８】
次に、図２１（Ｄ）に示すように、半導体層６１１と半導体層６１２を覆うように、ゲート絶縁層６１３を形成する。ゲート絶縁層６１３は、高密度プラズマ処理を行うことにより半導体層６１１と半導体層６１２の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体層に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁層６１３として用いる。例えば、亜酸化窒素（Ｎ_２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層６１１と半導体層６１２の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化珪素膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０２４９】
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応で進むため、ゲート絶縁層６１３と半導体層６１１及び半導体層６１２との界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体層６１１及び半導体層６１２を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることができる。また、高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁層の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０２５０】
或いは、半導体層６１１と半導体層６１２を熱酸化させることで、ゲート絶縁層６１３を形成するようにしても良い。また、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜を、単層で、または積層させることで、ゲート絶縁層６１３を形成しても良い。
【０２５１】
次に、ゲート絶縁層６１３上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体層６１１と半導体層６１２の上方に、それぞれゲート層６１４を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体層に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０２５２】
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタルを、２層目にタングステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされた珪素とタングステンシリサイド等も用いることができる。
【０２５３】
また、ここではゲート層６１４を単層の導電膜で形成しているが、ゲート層６１４はこの構成に限定されない。ゲート層６１４は積層された複数の導電膜で形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０２５４】
なお、ゲート層６１４を形成する際に、マスクを用いずに、液滴吐出法を用いて選択的にゲート層６１４を形成しても良い。
【０２５５】
なお、液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０２５６】
また、ゲート層６１４は、導電膜を形成後、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素を適宜用いることができる。
【０２５７】
次に、図２２（Ａ）に示すように、ゲート層６１４をマスクとして一導電型を付与する不純物元素を半導体層６１１、半導体層６１２に添加する。ここでは、半導体層６１１にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層６１２にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｐ型を付与する不純物元素を半導体層６１２に添加する際、ｎ型の不純物が添加される半導体層６１１はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。逆にｎ型を付与する不純物元素を半導体層６１１に添加する際、ｐ型の不純物が添加される半導体層６１２はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。或いは、先に半導体層６１１及び半導体層６１２にｐ型もしくはｎ型のいずれか一方を付与する不純物元素を添加した後、一方の半導体層のみに選択的により高い濃度でｐ型もしくはｎ型のうちの他方を付与する不純物元素を添加するようにしても良い。上記不純物の添加により、半導体層６１１に不純物領域６１５、半導体層６１２に不純物領域６１６が形成される。
【０２５８】
次に、図２２（Ｂ）に示すように、ゲート層６１４の側面にサイドウォール６１７を形成する。サイドウォール６１７は、例えば、ゲート絶縁層６１３及びゲート層６１４を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで、形成することができる。上記異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、ゲート層６１４の側面にサイドウォール６１７が形成される。なお、上記異方性エッチングにより、ゲート絶縁層６１３も部分的にエッチングしても良い。サイドウォール６１７を形成するための絶縁膜は、ＬＰＣＶＤ法、プラズマＣＶＤ法、スパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜、及び窒化酸化珪素膜を、単層または積層して形成することができる。また、有機樹脂などの有機材料を含む膜をサイドウォール６１７の絶縁膜として用いても良い。ここでは、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。またエッチングガスとしては、ＣＨＦ_３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１７を形成する工程は、これらに限定されるものではない。
【０２５９】
次に、ゲート層６１４及びサイドウォール６１７をマスクとして、半導体層６１１、半導体層６１２に一導電型を付与する不純物元素を添加する。なお、半導体層６１１、半導体層６１２には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｐ型を付与する不純物元素を半導体層６１２に添加する際、ｎ型の不純物が添加される半導体層６１１はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。逆にｎ型を付与する不純物元素を半導体層６１１に添加する際、ｐ型の不純物が添加される半導体層６１２はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。
【０２６０】
上記不純物元素の添加により、半導体層６１１に、一対の高濃度不純物領域６１８と、一対の低濃度不純物領域６１９と、チャネル形成領域６２０とが形成される。また、上記不純物元素の添加により、半導体層６１２に、一対の高濃度不純物領域６２１と、一対の低濃度不純物領域６２２と、チャネル形成領域６２３とが形成される。高濃度不純物領域６１８、高濃度不純物領域６２１はソース領域又はドレイン領域として機能し、低濃度不純物領域６１９、低濃度不純物領域６２２はＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域として機能する。なお、ＬＤＤ領域は必ずしも設ける必要はなく、ソース領域又はドレイン領域として機能する不純物領域だけ形成しても良い。或いは、ソース領域とドレイン領域のいずれか一方の側にのみ、ＬＤＤ領域を形成しても良い。
【０２６１】
なお、シリコンを用いたトランジスタの場合、ソース領域とドレイン領域が、それぞれソース層、ドレイン層として機能する。
【０２６２】
次に、ソース領域及びドレイン領域をさらに低抵抗化するために、半導体層６１１、半導体層６１２をシリサイド化することで、シリサイド層を形成しても良い。シリサイド化は、半導体層に金属を接触させ、ＧＲＴＡ法、ＬＲＴＡ法等の加熱処理により、半導体層中の珪素と金属とを反応させて行う。シリサイドとしては、コバルトシリサイド若しくはニッケルシリサイドなどが挙げられる。半導体層６１１、半導体層６１２の厚さが薄い場合には、この領域の半導体層６１１、半導体層６１２の底部までシリサイド反応を進めても良い。シリサイド化に用いる金属の材料として、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。また、レーザ照射やランプなどの光照射によってシリサイド化を行っても良い。
【０２６３】
上述した一連の工程により、ｎチャネル型トランジスタ６２４と、ｐチャネル型トランジスタ６２５が形成される。
【０２６４】
次いで、図２２（Ｃ）に示すように、トランジスタ６２４、トランジスタ６２５を覆うように絶縁膜６２６を形成する。絶縁膜６２６を設けることで、加熱処理の際にゲート層６１４の表面が酸化されるのを防ぐことができる。具体的に絶縁膜６２６として、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。ここでは、膜厚５０ｎｍ程度の酸化窒化珪素膜を、絶縁膜６２６として用いる。
【０２６５】
次に、トランジスタ６２４、トランジスタ６２５を覆うように、絶縁膜６２６上に絶縁膜６２７を形成する。絶縁膜６２７は、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜６２７を形成しても良い。絶縁膜６２７は、その表面をＣＭＰ法などにより平坦化させても良い。
【０２６６】
なお、シロキサン系樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【０２６７】
絶縁膜６２７の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等の方法を用いることができる。
【０２６８】
次に、半導体層６１１と半導体層６１２がそれぞれ一部露出するように、絶縁膜６２６及び絶縁膜６２７にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層６１１と半導体層６１２に接する導電膜６２８、導電膜６２９を形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ_３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０２６９】
導電膜６２８、導電膜６２９は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜６２８、導電膜６２９として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜６２８、導電膜６２９は、上記金属が用いられた膜を単層または複数積層させて形成することができる。
【０２７０】
アルミニウムを主成分とする合金の例として、ニッケルを含むアルミニウムが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることができる。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜６２８、導電膜６２９を形成する材料として最適である。特にアルミニウムシリコン膜は、導電膜６２８、導電膜６２９をパターニングで形成するとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度の濃度で銅（Ｃｕ）を混入させても良い。
【０２７１】
導電膜６２８、導電膜６２９は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層６１１と半導体層６１２上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜６２８、導電膜６２９と、半導体層６１１及び半導体層６１２とがそれぞれ良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。
【０２７２】
なお、導電膜６２８はｎチャネル型トランジスタ６２４の高濃度不純物領域６１８に接続されている。導電膜６２９はｐチャネル型トランジスタ６２５の高濃度不純物領域６２１に接続されている。
【０２７３】
なお、ここでは、ｎチャネル型トランジスタ６２４とｐチャネル型トランジスタ６２５が、それぞれゲート層６１４を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。トランジスタは、ゲート層を複数有し、なおかつ該複数のゲート層が電気的に接続されているマルチゲート構造を有していても良い。
【０２７４】
＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図１８を参照して説明する。
【０２７５】
図１８（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【０２７６】
図１８（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【０２７７】
図１８（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【０２７８】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１８（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図１８（Ｃ）では表示部２２２７）に画像を表示することができる。
【０２７９】
また、図１８（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源ボタン２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２８０】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２８１】
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。
【０２８２】
図１８（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【０２８３】
表示パネル２２４２はタッチパネル機能を備えており、図１８（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０２８４】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図１８（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２８５】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２８６】
図１８（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、第１の表示部２２６７、接眼部２２６３、操作スイッチ２２６４、第２の表示部２２６５、バッテリー２２６６などによって構成されている。
【０２８７】
図１８（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【０２８８】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【０２８９】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【０２９０】
１０画素部
１１走査線駆動回路
１２信号線駆動回路
１５画素
１６バックライトユニット
３０画素部
３１走査線駆動回路
３２信号線駆動回路
３３走査線
１１１シフトレジスタ
１１２シフトレジスタ
１１３シフトレジスタ
１２０シフトレジスタ
１２１トランジスタ
１２２トランジスタ
１２３トランジスタ
１３１走査線
１３２走査線
１３３走査線
１４１信号線
１４２信号線
１４３信号線
１５１トランジスタ
１５２トランジスタ
１５３トランジスタ
１５４容量素子
１５５液晶素子
３０１領域
３０２領域
３０３領域
３１１シフトレジスタ
３１２シフトレジスタ
３１３シフトレジスタ
３２０シフトレジスタ
３２１トランジスタ
３２２トランジスタ
３２３トランジスタ
３４１信号線
３４２信号線
３４３信号線
３５１画素
３５２画素
３５３画素
５００基板
５０１絶縁層
５０２半導体層
５０３半導体層
５０４半導体層
５０５トランジスタ
５０６トランジスタ
５０７ゲート絶縁層
５０８導電膜
５０９導電膜
５１０ゲート層
５１１ゲート層
５１２絶縁膜
５１３絶縁膜
５１４導電膜
５１５導電膜
５１６導電膜
５１７導電膜
６００ボンド基板
６０１絶縁層
６０２脆化層
６０３ベース基板
６０４半導体層
６１０半導体層
６１１半導体層
６１２半導体層
６１３ゲート絶縁層
６１４ゲート層
６１５不純物領域
６１６不純物領域
６１７サイドウォール
６１８高濃度不純物領域
６１９低濃度不純物領域
６２０チャネル形成領域
６２１高濃度不純物領域
６２２低濃度不純物領域
６２３チャネル形成領域
６２４トランジスタ
６２５トランジスタ
６２６絶縁膜
６２７絶縁膜
６２８導電膜
６２９導電膜
９００基板
９０１基板
９０３接着剤
９０４端子
９０５ワイヤ
９０６トランジスタ
９０７パッド
９１０基板
９１１基板
９１２パッド
９１３ソルダーボール
９１４トランジスタ
９１６端子
９２０基板
９２１基板
９２２パッド
９２４トランジスタ
９２６端子
９２７導電性樹脂
１４０１トランジスタ
１４０２半導体層
１４０３ゲート絶縁層
１４０４ゲート層
１４０５不純物領域
１４０６導電膜
１４０７導電膜
１４０８絶縁層
１４０９画素電極
１４１１配向膜
１４１３対向電極
１４１４配向膜
１４１５液晶
１４１６シール材
１４１７スペーサ
１４２０対向基板
１６０１パネル
１６０２拡散板
１６０３プリズムシート
１６０４拡散板
１６０５導光板
１６０７バックライトパネル
１６０８回路基板
１６０９ＣＯＦテープ
１６１０ＦＰＣ
１６１１基板
１６１２バックライト
１６２０タッチパネル
１６２１パネル
１６２２位置検出部
１６２３画素部
１６３０第１電極
１６３１第２電極
１６４０第１電極
１６４１第２電極
１６４２導電膜
１６４３導電膜
１６４４絶縁層
１６５０画素部
１６５１画素
１６５２フォトセンサ
１６５３フォトダイオード
１６５４トランジスタ
１６５５トランジスタ
１６５６リセット信号線
１６５７基準信号線
１６５８ゲート信号線
１６５９出力信号線
２２０１本体
２２０２筐体
２２０３表示部
２２０４キーボード
２２１１本体
２２１２スタイラス
２２１３表示部
２２１４操作ボタン
２２１５外部インターフェイス
２２２０電子書籍
２２２１筐体
２２２３筐体
２２２５表示部
２２２７表示部
２２３１電源ボタン
２２３３操作キー
２２３５スピーカー
２２３７軸部
２２４０筐体
２２４１筐体
２２４２表示パネル
２２４３スピーカー
２２４４マイクロフォン
２２４５操作キー
２２４６ポインティングデバイス
２２４７カメラ用レンズ
２２４８外部接続端子
２２４９太陽電池セル
２２５０外部メモリスロット
２２６１本体
２２６３接眼部
２２６４操作スイッチ
２２６５表示部
２２６６バッテリー
２２６７表示部
２２７０テレビジョン装置
２２７１筐体
２２７３表示部
２２７５スタンド
２２７７表示部
２２７９操作キー
２２８０リモコン操作機
３５１１トランジスタ
３５１２容量素子
３５１４液晶素子
３５２１トランジスタ
３５３１トランジスタ
４００１基板
４００２画素部
４００３信号線駆動回路
４００４走査線駆動回路
４００５シール材
４００６対向基板
４００７液晶
４００９トランジスタ
４０１０トランジスタ
４０１１液晶素子
４０１４引き回し配線
４０１５引き回し配線
４０１６接続端子
４０１８ＦＰＣ
４０１９異方性導電膜
４０２１基板
４０２２トランジスタ
４０３０画素電極
４０３１対向電極
４０３５スペーサ
５００１基板
５００２画素部
５００３信号線駆動回路
５００４走査線駆動回路
５００５シール材
５００６対向基板
５００７液晶
５００９トランジスタ
５０１０トランジスタ
５０１１液晶素子
５０１４引き回し配線
５０１５引き回し配線
５０１６接続端子
５０１８ＦＰＣ
５０１９異方性導電膜
５０２１基板
５０２２トランジスタ
５０３０画素電極
５０３１対向電極
５０３５スペーサ
６００１基板
６００２画素部
６００３走査線駆動回路
６００４基板
６００５ＦＰＣ
６００６対向基板
６１０１基板
６１０２画素部
６１０３走査線駆動回路
６１０４基板
６１０５ＦＰＣ
６１０６対向基板
６２０１基板
６２０２画素部
６２０３走査線駆動回路
６２０４基板
６２０５ＦＰＣ
６２０６対向基板
６２０７信号線駆動回路の一部
６３０１基板
６３０２画素部
６３０３走査線駆動回路
６３０４信号線駆動回路
６３０５ＦＰＣ
６３０６対向基板

【特許請求の範囲】
【請求項１】
第１の信号線及び第２の信号線と、
第１の走査線、第２の走査線、第３の走査線、及び第４の走査線と、
第１の画素及び第２の画素と、
前記第１の走査線及び前記第３の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、並びに前記第２の走査線及び前記第４の走査線に選択信号を供給する機能を有する第２のシフトレジスタと、を有し、
前記第１の画素は、ゲートが前記第１の走査線に電気的に接続され、ソース及びドレインの一方が前記第１の信号線に電気的に接続された第１のトランジスタと、ゲートが前記第２の走査線に電気的に接続され、ソース及びドレインの一方が前記第２の信号線に電気的に接続された第２のトランジスタと、一方の電極が前記第１のトランジスタのソース及びドレインの他方並びに前記第２のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、
前記第２の画素は、ゲートが前記第３の走査線に電気的に接続され、ソース及びドレインの一方が前記第１の信号線に電気的に接続された第３のトランジスタと、ゲートが前記第４の走査線に電気的に接続され、ソース及びドレインの一方が前記第２の信号線に電気的に接続された第４のトランジスタと、一方の電極が前記第３のトランジスタのソース及びドレインの他方並びに前記第４のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有し、
前記第１のトランジスタ乃至前記第４のトランジスタのチャネル形成領域に多結晶半導体又は単結晶半導体が含まれ、
前記第１の信号線は、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、且つ第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給され、
第２の信号線は、前記第１のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給され、且つ前記第２のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給され、
前記第１のサンプリング期間に含まれる水平走査期間において、前記第１の走査線と前記第４の走査線に選択信号が供給され、且つ前記第２の走査線と前記第３の走査線に非選択信号が供給され、
前記第２のサンプリング期間に含まれる水平走査期間において、前記第２の走査線と前記第３の走査線に選択信号が供給され、且つ前記第１の走査線と前記第４の走査線に非選択信号が供給される液晶表示装置。
【請求項２】
第１の信号線、第２の信号線、及び第３の信号線と、
第１の走査線、第２の走査線、第３の走査線、第４の走査線、第５の走査線、第６の走査線、第７の走査線、第８の走査線、及び第９の走査線と、
第１の画素、第２の画素、及び第３の画素と、
前記第１の走査線、前記第４の走査線、及び前記第７の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、前記第２の走査線、前記第５の走査線、及び前記第８の走査線に選択信号を供給する機能を有する第２のシフトレジスタ、並びに、前記第３の走査線、前記第６の走査線、及び前記第９の走査線に選択信号を供給する機能を有する第３のシフトレジスタと、を有し、
前記第１の画素は、ゲートが前記第１の走査線に電気的に接続され、ソース及びドレインの一方が前記第１の信号線に電気的に接続された第１のトランジスタと、ゲートが前記第２の走査線に電気的に接続され、ソース及びドレインの一方が前記第２の信号線に電気的に接続された第２のトランジスタと、ゲートが前記第３の走査線に電気的に接続され、ソース及びドレインの一方が前記第３の信号線に電気的に接続された第３のトランジスタと、一方の電極が前記第１のトランジスタのソース及びドレインの他方、前記第２のトランジスタのソース及びドレインの他方並びに前記第３のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、
前記第２の画素は、ゲートが前記第４の走査線に電気的に接続され、ソース及びドレインの一方が前記第１の信号線に電気的に接続された第４のトランジスタと、ゲートが前記第５の走査線に電気的に接続され、ソース及びドレインの一方が前記第２の信号線に電気的に接続された第５のトランジスタと、ゲートが前記第６の走査線に電気的に接続され、ソース及びドレインの一方が前記第３の信号線に電気的に接続された第６のトランジスタと、一方の電極が前記第４のトランジスタのソース及びドレインの他方、前記第５のトランジスタのソース及びドレインの他方並びに前記第６のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有し、
前記第３の画素は、ゲートが前記第７の走査線に電気的に接続され、ソース及びドレインの一方が前記第１の信号線に電気的に接続された第７のトランジスタと、ゲートが前記第８の走査線に電気的に接続され、ソース及びドレインの一方が前記第２の信号線に電気的に接続された第８のトランジスタと、ゲートが前記第９の走査線に電気的に接続され、ソース及びドレインの一方が前記第３の信号線に電気的に接続された第９のトランジスタと、一方の電極が前記第７のトランジスタのソース及びドレインの他方、前記第８のトランジスタのソース及びドレインの他方並びに前記第９のトランジスタのソース及びドレインの他方に電気的に接続された第３の液晶素子と、を有し、
前記第１のトランジスタ乃至前記第９のトランジスタのチャネル形成領域に多結晶半導体又は単結晶半導体が含まれ、
前記第１の信号線は、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、且つ第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給され、且つ第３のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給され、
前記第２の信号線は、前記第１のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給され、且つ前記第２のサンプリング期間に含まれる水平走査期間において第５の画像信号が供給され、且つ前記第３のサンプリング期間に含まれる水平走査期間において第６の画像信号が供給され、
第３の信号線は、前記第１のサンプリング期間に含まれる水平走査期間において第７の画像信号が供給され、且つ前記第２のサンプリング期間に含まれる水平走査期間において第８の画像信号が供給され、且つ前記第３のサンプリング期間に含まれる水平走査期間において第９の画像信号が供給され、
前記第１のサンプリング期間に含まれる水平走査期間において、前記第１の走査線、前記第５の走査線、及び前記第９の走査線に選択信号が供給され、且つ前記第２の走査線、前記第３の走査線、前記第４の走査線、前記第６の走査線、前記第７の走査線、及び前記第８の走査線に非選択信号が供給され、
前記第２のサンプリング期間に含まれる水平走査期間において、前記第３の走査線、前記第４の走査線、及び前記第８の走査線に選択信号が供給され、且つ前記第１の走査線、前記第２の走査線、前記第５の走査線、前記第６の走査線、前記第７の走査線、及び前記第９の走査線に非選択信号が供給され、
前記第３のサンプリング期間に含まれる水平走査期間において、前記第２の走査線、前記第６の走査線、及び前記第７の走査線に選択信号が供給され、且つ前記第１の走査線、前記第３の走査線、前記第４の走査線、前記第５の走査線、前記第８の走査線、及び前記第９の走査線に非選択信号が供給される液晶表示装置。
【請求項３】
第１の信号線及び第２の信号線と、
第１の走査線及び第２の走査線と、
第１の画素及び第２の画素と、
前記第１の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、及び前記第２の走査線に選択信号を供給する機能を有する第２のシフトレジスタと、を有し、
前記第１の画素は、ゲートが前記第１の走査線に電気的に接続され、ソース及びドレインの一方が前記第１の信号線に電気的に接続された第１のトランジスタと、一方の電極が前記第１のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、
前記第２の画素は、ゲートが前記第２の走査線に電気的に接続され、ソース及びドレインの一方が前記第２の信号線に電気的に接続された第２のトランジスタと、一方の電極が前記第２のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有し、
前記第１のトランジスタ及び前記第２のトランジスタのチャネル形成領域に多結晶半導体又は単結晶半導体が含まれ、
前記第１の信号線は、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、且つ第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給され、
前記第２の信号線は、前記第１のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給され、且つ前記第２のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給され、
前記第１のサンプリング期間に含まれる水平走査期間及び前記第２のサンプリング期間に含まれる水平走査期間において、前記第１の走査線及び前記第２の走査線に選択信号が供給される液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１のシフトレジスタ及び前記第２のシフトレジスタが、チャネル形成領域が多結晶半導体又は単結晶半導体を含むトランジスタを用いて構成される液晶表示装置。
【請求項５】
チャネル形成領域に多結晶半導体又は単結晶半導体が含まれる第１のトランジスタ及び第２のトランジスタを有する画素がマトリクス状に配設された画素部に対して、異なる色を呈する光を発光する複数の光源が順次発光し、且つ前記画素毎にそれぞれの色を呈する光の透過を制御することで前記画素部に画像を形成する液晶表示装置の駆動方法であって、
第１の走査線を起点として第ｎの走査線（ｎは、３以上の自然数）までに対して順次選択信号をシフトすることで１行目乃至ｎ行目に配設された複数の画素の各々に設けられた第１のトランジスタを介して前記１行目乃至ｎ行目に配設された複数の画素の各々に画像信号を入力し且つ第（ｎ＋１）の走査線を起点として第２ｎの走査線までに対して順次選択信号をシフトすることで（ｎ＋１）行目乃至２ｎ行目に配設された複数の画素の各々に設けられた第２のトランジスタを介して前記（ｎ＋１）行目乃至２ｎ行目に配設された複数の画素に画像信号を入力するサンプリング期間内において、前記第１の走査線乃至第ｋの走査線（ｋは、２以上ｎ未満の自然数）及び前記第（ｎ＋１）の走査線乃至第（ｎ＋ｋ）の走査線に対する選択信号のシフトが終了した後に１行目乃至ｋ行目用光源及び（ｎ＋１）行目乃至（ｎ＋ｋ）行目用光源を発光させ、１行目乃至ｋ行目に配設された複数の画素のそれぞれにおいて前記１行目乃至ｋ行目用光源から発光される光の透過を制御し且つ（ｎ＋１）行目乃至（ｎ＋ｋ）行目に配設された複数の画素のそれぞれにおいて前記（ｎ＋１）行目乃至（ｎ＋ｋ）行目用光源から発光される光の透過を制御する液晶表示装置の駆動方法。
【請求項６】
前記サンプリング期間内において、前記１行目乃至ｋ行目用光源が呈する光の色と、前記（ｎ＋１）行目乃至（ｎ＋ｋ）行目用光源が呈する光の色とが異なる請求項５に記載の液晶表示装置の駆動方法。

【図１】