膜厚測定方法および膜厚測定装置、半導体集積回路の製造方法、制御プログラム、可読記憶媒体
【課題】電子部品の電極の導電性積層膜の膜厚を安価な装置で高速に測定する。
【解決手段】絶縁膜１上に上下に積層された導電層２，３（積層膜、例えばＮｉ層およびその上のＡｕ層）からなる半導体基板の電極に対して、段差を触針で測る場合やレーザ光を用いる場合など公知の方法で導電層２，３の厚さ（電極高さ）を測定するステップと、４端針法により電極の表面抵抗を測定するステップとを有し、二つのステップから得られた積層膜の膜厚（電極高さ）と表面抵抗値から、上下に積層した導電層２，３からなる電極の上部皮膜である導電層３の膜厚を計算式から算出する。
【解決手段】絶縁膜１上に上下に積層された導電層２，３（積層膜、例えばＮｉ層およびその上のＡｕ層）からなる半導体基板の電極に対して、段差を触針で測る場合やレーザ光を用いる場合など公知の方法で導電層２，３の厚さ（電極高さ）を測定するステップと、４端針法により電極の表面抵抗を測定するステップとを有し、二つのステップから得られた積層膜の膜厚（電極高さ）と表面抵抗値から、上下に積層した導電層２，３からなる電極の上部皮膜である導電層３の膜厚を計算式から算出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造工程などにおいて電極に無電解金メッキなどを積層した導電性積層皮膜の膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の電極などに積層した導電性積層皮膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体に関する。
【背景技術】
【０００２】
従来、半導体装置など電子部品の電極は、様々な方法で導電膜を形成するが、その導電性、耐食性、耐摩耗性および接合特性など、使用目的により様々な特性が求められ、工業製品では更に製造原価低減が必要である。これらの実現のために、電子部品の電極は複数の導電膜を積層することが少なくない。例えば、母材となる金属に薄い金メッキを施すことにより、電極の特性を著しく改善することができる。異なる導電膜が積層された電極を有する電子部品の製造工程では、高品質を実現するために、積層した膜厚を測定して管理することが重要である。
【０００３】
導電性皮膜の膜厚測定には様々な方法があり、光、電子線、Ｘ線を用いる方法が実現されている。例えば、特許文献１では、蛍光Ｘ線の強度から膜厚を換算する方法が開示されている。また、特許文献２には、被測定物に電子線を照射して得られる特性Ｘ線に強度を膜厚に換算する方法が開示されている。
【０００４】
特許文献１では、一次Ｘ線ビームを細いサンプルを横切るようにスキャンしながら、このサンプルの素材からの蛍光Ｘ線積算強度を、その積算強度の計算値と比較して、Ｘ線ビームがサンプルに達した位置の決定を迅速に行う。これによって、 一次Ｘ線ビームの移動スピードを従来に比較して高速にしても、Ｘ線ビームがサンプルを横切ったかどうかは確実に判定することができる。したがって、測定開始位置に影響されることなく、サンプルの測定位置探索を高速かつ確実に行うことができる。
【０００５】
特許文献２では、膜厚測定方法において、基板上に被着された被膜上を電子ビームプローブで走査し、被膜を透過して基板に到達した電子により基板を構成する物質から発生する特性Ｘ線強度を測定し、予め求められた薄膜の膜厚と特性Ｘ線強度の関係から薄膜の膜厚を求めている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−１０２０３２号公報
【特許文献２】特開平２−２６６２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１、２に開示されている従来の膜厚測定方法では、Ｘ線または電子線の発生源が必要であって、人体に影響がないように隔離する必要があり、測定器自体が大掛かりなものになって高価なものになり、Ｘ線の積算時間により１回の測定に５分程度の時間を要し、大量生産の製造工程の品質管理には採用し難く、安価でかつ高速測定が可能な膜厚測定方法であることが望ましい。
【０００８】
本発明は、上記従来の問題を解決するもので、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の半導体基板上の電極などの薄膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の膜厚測定方法は、異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定工程を有するものであり、そのことにより上記目的が達成される。
【００１０】
また、好ましくは、本発明の膜厚測定方法における膜厚測定工程は、測定制御手段が、測定部を制御して前記第１の導電層および前記第２の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御工程と、演算手段が、該積層膜の膜厚および該表面抵抗値に基づいて所定の計算式により該第２の導電層の膜厚を求める演算工程とを有する。
【００１１】
さらに、好ましくは、本発明の膜厚測定方法における測定制御工程は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも１０倍でかつ膜厚が少なくとも１０倍である積層膜を測定する。
【００１２】
さらに、好ましくは、本発明の膜厚測定方法において、判定手段が、該第２の導電層の膜厚が所定範囲内かどうかを判定して、該第２の導電層の膜厚が所定範囲内の場合は良品と判断し、該第２の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定工程を更に有する。
【００１３】
さらに、好ましくは、本発明の膜厚測定方法における積層膜表面の表面抵抗値の測定が、４端針法を用いる。
【００１４】
さらに、好ましくは、本発明の膜厚測定方法における積層膜の膜厚の測定精度が、該積層膜の膜厚の多くとも１０分の１である。
【００１５】
さらに、好ましくは、本発明の膜厚測定方法における第１の導電層がＮｉ層で前記第２の導電層がＡｕ層、該第１の導電層がＮｉ層で該第２の導電層がＡｇ層または、該第１の導電層がチタン層で該第２の導電層がＣｕ層である。
【００１６】
さらに、好ましくは、本発明の膜厚測定方法において、前記第１の導電層および前記第２の導電層の積層膜の膜厚は半導体基板上の電極高さである。
【００１７】
さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値としてシート抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数４である。
【００１８】
さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数６である。
【００１９】
さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値として導体抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数９である。
【００２０】
さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１１である。
【００２１】
本発明の膜厚測定装置は、異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した該積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定手段を有するものであり、そのことにより上記目的が達成される。
【００２２】
また、好ましくは、本発明の膜厚測定装置における膜厚測定手段は、測定部を制御して前記第１の導電層および前記第２の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御手段と、該積層膜の膜厚と該表面抵抗値に基づいて所定の計算式により該第２の導電層の膜厚を求める演算手段とを有する。
【００２３】
さらに、好ましくは、本発明の膜厚測定装置における測定制御手段は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも１０倍でかつ膜厚が少なくとも１０倍である積層膜を測定する。
【００２４】
さらに、好ましくは、本発明の膜厚測定装置における第２の導電層の膜厚が所定範囲内かどうかを判定して、該第２の導電層の膜厚が所定範囲内の場合は良品と判断し、該第２の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定手段を更に有する。
【００２５】
さらに、好ましくは、本発明の膜厚測定装置における積層膜表面の表面抵抗値の測定が、４端針法を用いる。
【００２６】
さらに、好ましくは、本発明の膜厚測定装置における積層膜の膜厚の測定精度が、該積層膜の膜厚の多くても１０分の１である。
【００２７】
さらに、好ましくは、本発明の膜厚測定装置における第１の導電層がＮｉ層で前記第２の導電層がＡｕ層、該第１の導電層がＮｉ層で該第２の導電層がＡｇ層または、該第１の導電層がチタン層で該第２の導電層がＣｕ層である。
【００２８】
さらに、好ましくは、本発明の膜厚測定装置において、前記第１の導電層および前記第２の導電層の積層膜の膜厚は半導体基板上の電極高さである。
【００２９】
さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値としてシート抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数４である。
【００３０】
さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数６である。
【００３１】
さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値として導体抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数９である。
【００３２】
さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１１である。
【００３３】
本発明の半導体集積回路の製造方法は、本発明の上記膜厚測定装置を用いて、半導体集積回路が形成された半導体基板の金属パッド層にメッキ処理が施された前記第２の導電層の膜厚を測定して良品管理が為されて該半導体基板上に半導体集積回路を製造するものであり、そのことにより上記目的が達成される。
【００３４】
本発明の制御プログラムは、本発明の上記膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述されたものであり、そのことにより上記目的が達成される。
【００３５】
本発明の可読記憶媒体は、本発明の上記制御プログラムが格納されたコンピュータ読み取り可能なものであり、そのことにより上記目的が達成される。
【００３６】
上記構成により、以下、本発明の作用を説明する。
【００３７】
本発明においては、異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定工程を有する。
【００３８】
これによって、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求めることにより、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することが可能となる。
【発明の効果】
【００３９】
以上により、本発明によれば、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求めるため、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態１における膜厚測定方法を説明するために絶縁膜上に形成した積層導電層の概略構成を示す斜視図である。
【図２】図１の積層された第１の導電層／第２の導電層の積層膜における第２の導電層の膜厚測定の概略を示す縦断面図である。
【図３】下地導電層がある場合の積層された第１の導電層／第２の導電層の積層膜における第２の導電層の膜厚測定法の概略を示す縦断面図である。
【図４】具体的な積層導電層の膜厚測定方法の概略構成を示す縦断面図である。
【図５】抵抗値の積層膜の厚さ依存性を実測値と理論値でそれぞれ示す図である。
【図６】抵抗値のＡｕ膜厚依存性を実測値と理論値でそれぞれ示す図である。
【図７】本発明の実施形態１に係る膜厚測定装置の概略構成例を示すブロック図である。
【図８】図７の厚測定装置の動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００４１】
以下に、本発明の膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の電極などに積層した導電性積層皮膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の実施形態１について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
【００４２】
（実施形態１）
図１は、本発明の実施形態１における膜厚測定方法を説明するために絶縁膜上に形成した積層導電層の概略構成を示す斜視図である。
【００４３】
図１において、本実施形態１の膜厚測定方法は、絶縁膜１上に上下に積層された導電層２，３（積層膜、例えばＮｉ層およびその上のＡｕ層）からなる半導体基板の電極に対して、段差を触針で測る場合やレーザ光を用いる場合など公知の方法で導電層２，３の厚さ（電極高さ）を測定するステップと、４端針法により電極の表面抵抗を測定するステップとを有し、二つのステップから得られた積層膜の膜厚（電極高さ）と表面抵抗値から、上下に積層した導電層２，３からなる電極の上部皮膜である導電層３の膜厚を計算により算出する。積層された２つの導電層２，３の関係は、抵抗率の大きい層（導電層２）が、抵抗率の小さい層（導電層３）に対し、抵抗率が１０倍以上でかつ層厚が１０倍以上であることにより、計算による測定精度を確保することができる。
【００４４】
図２は、図１の積層された第１の導電層２／第２の導電層３の積層膜における第２の導電層３の膜厚測定の概略を示す縦断面図である。
【００４５】
図２に示すように、絶縁膜１上に２つの導電層２，３を形成し、その積層膜（導電層２，３）の膜厚および４端針法を用いて、流れる定電流から所定位置間の電圧を測定することにより表面抵抗を測定した場合、次の方法で抵抗率の小さい導電層３の膜厚を計算により求めることができる。
【００４６】
連続した面の場合には表面抵抗値としてシート抵抗値を用い、有限の大きさで断面積が分かっている場合には表面抵抗値として導体抵抗値を用いる。これらのシート抵抗値と導体抵抗値とで、抵抗率の小さい導電層３の膜厚を計算する方法が異なる。
【００４７】
まず、表面抵抗値としてシート抵抗値を用いる場合には、積層する導電層２，３の抵抗率および膜厚は次の通りとする。
【００４８】
第１の導電層２・・・ 抵抗率（体積抵抗率）：ρ１ 膜厚：ｔ１
第２の導電層３・・・ 抵抗率（体積抵抗率）：ρ２ 膜厚：ｔ２
上下に績奏された第１の導電層２とその上の第２の導電層３には次の（数１）の関係があるものとする。第１の導電層２としては例えばＮｉ層で、その上の第２の導電層３は例えばＡｕ層である。
【００４９】
【数１】
また、第１の導電層２および第２の導電層３の積層膜の膜厚をＴ、表面抵抗値をρｓとすると、表面抵抗値ρｓと各積層膜（導電層２、３）の関係は次式（数２）で表される。
【００５０】
【数２】
したがって、求める値である導電率の小さい積層膜（導電層３）の膜厚ｔ２は、次式（数３）で与えられる。
【００５１】
【数３】
導電層２、３の積層膜の膜厚（電極高さ）をＴとし、
から、
とすると、導電層３の膜厚ｔ２は、次の式（数４）
【００５２】
【数４】
から求めることができる。
【００５３】
即ち、表面抵抗値としてシート抵抗値を用いる場合に、積層する導電層２，３の抵抗率ρ１、ρ２および膜厚Ｔとして上記計算式として（数４）を用いて導電層３の膜厚を計算により求めることができる。
【００５４】
図３は、下地導電層がある場合の積層された第１の導電層２／第２の導電層３の積層膜における第２の導電層３の膜厚測定方法の概略を示す縦断面図である。
【００５５】
図３に示すように、絶縁膜１上に下地導電層４を形成し、下地導電層４上に上下に導電層２，３を同様に積層した場合は、
下地導電層４・・・ 抵抗率：ρ０ 膜厚：ｔ０
とすると、同様に、次の式（数５）が成立する。
【００５６】
【数５】
したがって、第２の導電層３の層厚ｔ２は次式（数６）で近似できる。
【００５７】
【数６】
なお、下地導電層４の表面抵抗を表すρ０／ｔ０は予め測定しておくことができ、図１の場合と同様の方法で第２の導電層３の層厚ｔ２を計算で求めることができる。
【００５８】
即ち、表面抵抗値としてシート抵抗値を用いる場合に、下地導電層４の抵抗率ρ０および膜厚ｔ０とし、下地導電層４上に積層する導電層２，３の抵抗率ρ１、ρ２および膜厚Ｔとして上記計算式として（数６）を用いて導電層３の膜厚を計算により求めることができる。
【００５９】
次に、表面抵抗値として導体抵抗値を用いる場合には、積層する導電層２，３の抵抗率および膜厚は次のとおりとする。
【００６０】
第１の導電層２・・・ 抵抗率：ρ１ 膜厚：ｔ１
第２の導電層３・・・ 抵抗率：ρ２ 膜厚：ｔ２
導電層の長さＬ、導電層の幅をＷとする。
【００６１】
第１の導電層２と第２の導電層３には次の（数７）の関係があるものとする。
【００６２】
【数７】
また、積層膜（導電層２、３）の膜厚（電極高さ）をＴ、積層膜（導電層２、３）の抵抗値をＲとすると、Ｒと各積層膜（導電層２、３）の関係は次式（数８）で表される。
【００６３】
【数８】
したがって、同様に、第２の導電層３の層厚ｔ２は次式（数９）で表される。
【００６４】
【数９】
即ち、表面抵抗値として導体抵抗値を用いる場合に、積層する導電層２，３の抵抗率ρ１、ρ２および膜厚Ｔとして上記計算式として（数９）を用いて導電層３の膜厚を計算により求めることができる。
【００６５】
さらに、絶縁膜１上に下地導電層４を形成し、下地導電層４上に上下に導電層２，３を同様に積層した場合は、
下地導電層４・・・ 抵抗率：ρ０ 膜厚：ｔ０
とすると、同様に、次の式（数１０）が成立する。
【００６６】
【数１０】
したがって、第２の導電層３の層厚ｔ２は次式（数１１）で近似できる。
【００６７】
【数１１】
となる。
【００６８】
即ち、表面抵抗値として導体抵抗値を用いる場合に、下地導電層４の抵抗率ρ０および膜厚ｔ０とし、下地導電層４上に積層する導電層２，３の抵抗率ρ１、ρ２および膜厚Ｔとして上記計算式として（数１１）を用いて導電層３の膜厚を計算により求めることができる。
【００６９】
図４は、具体的な積層導電層の膜厚測定方法の概略構成を示す縦断面図である。図４は、積層された第１の導電層２／第２の導電層３の積層膜における第２の導電層３の層厚測定方法の概略を示している。
【００７０】
図４に示すように、まず、平滑な絶縁基板１１上に厚さ１．５μｍ、体積抵抗率２．７５×１０−８Ωｍのアルミ皮膜１２をスパッタ法により成膜する。さらに、フォトリソ技術およびメタルエッチング技術を用いて、アルミ電極１２（下地導電層４）を幅０．８ｍｍ×長さ２．２ｍｍの島状パターンとして形成する。
【００７１】
次に、公知のダブルジンケート法により無電解ニッケルメッキを行い、体積抵抗率５０×１０−８ΩｍのＮｉ−Ｐ皮膜１３（第１の導電層２）として厚さ５μｍ、１０μｍおよび１５μｍの３種類のサンプルを作製する。次いで、この一つのサンプル上にそれぞれ置換金メッキを行い、厚さ０．３μｍ、体積抵抗率２．２×１０−８ΩｍのＡｕ皮膜１４（第２の導電層３）を成膜する。
【００７２】
厚さ１０μｍのＮｉ−Ｐ皮膜１３のサンプルには、その上にＡｕ皮膜１４のＡｕ膜厚を０．１μｍ、０．５μｍのＡｕ皮膜１４を積層する。
【００７３】
レーザ発生装置１５からのレーザ光ＬをＡｕ皮膜１４の表面に対して照射し、Ａｕ皮膜１４の表面からの反射光のレーザ光Ｌをレーザ変位計１６で受光して、Ｎｉ−Ｐ皮膜１３／Ａｕ皮膜１４の膜厚（電極高さ）を測定し、次いで、４端針法により表面抵抗を測定する。
【００７４】
図５に抵抗値の積層膜の厚さ依存性、図６に抵抗値のＡｕ膜厚依存性を実測値と理論値をそれぞれ示している。実測値は理論値とよく一致しており、積層膜の厚さと抵抗値からＡｕ膜の膜厚が得られる。
【００７５】
例えばＮｉ−Ｐ皮膜１３の厚さ１０μｍ、置換金メッキのＡｕ皮膜１４の膜厚０．３μｍの場合、実際に測定した抵抗値は０．０３１Ωであった。このときの理論値は、前記した式（数１０）を用いて次式（数１２）のようになる。
【００７６】
【数１２】
また、体積抵抗率が１０：１となる金属の組み合わせの一例としては、チタン４２．７×１０−８Ωｍと銅１．６８×１０−８Ωｍが挙げられる。
【００７７】
ここで、本実施形態１の膜厚測定方法を用いた膜厚測定装置２０について詳細に説明する。
【００７８】
図７は、本発明の実施形態１に係る膜厚測定装置２０の概略構成例を示すブロック図である。
【００７９】
図７において、本実施形態１の膜厚測定装置２０は、コンピュータシステムで構成されており、各種入力指令を可能とするキーボードやマウス、画面入力装置などの操作部２１と、各種入力指令に応じて表示画面上に、初期画面、選択誘導画面および処理結果画面などの各種画像を表示可能とする表示部２２と、全体的な制御を行う制御手段としてのＣＰＵ２３（中央演算処理装置）と、ＣＰＵ２３の起動時にワークメモリとして働く一時記憶手段としてのＲＡＭ２４と、ＣＰＵ２３を動作させるための動作合成プログラムおよびこれに用いる各種データなどが記録されたコンピュータ読み取り可能な可読記録媒体（記憶手段）としてのＲＯＭ２５と、レーザ変位計などの表面抵抗測定器を用いてＮｉ−Ｐ皮膜１２／Ａｕ積層膜１３の電極高さＴ１を測定し、さらに、４端針により表面抵抗値を測定する測定部２６とを有している。
【００８０】
ＣＰＵ４は、操作部２１からの入力指令の他、ＲＯＭ２５内からＲＡＭ２４内に読み出された制御プログラムおよびこれに用いる各種データに基づいて、測定制御手段２３１と、演算手段２３２と、判定手段２３３とを有する。
【００８１】
即ち、ＣＰＵ４は、異なる二つの抵抗率の第１の導電層２およびその上の第２の導電層３を積層した積層膜において、その積層膜の膜厚と積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層３の膜厚を計算により求める膜厚測定手段を有している。
【００８２】
この膜厚測定手段は、測定部２６を制御して第１の導電層２および第２の導電層３の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御手段２３１と、その積層膜の膜厚と表面抵抗値に基づいて所定の計算式により第２の導電層３の膜厚を求める演算手段２３２と、第２の導電層３の膜厚が所定範囲内かどうかを判定して、第２の導電層３の膜厚が所定範囲内の場合は良品と判断し、第２の導電層３の膜厚が所定範囲内ではない場合は不良品と判断する判定手段２３３とを有している。
【００８３】
ＲＯＭ２５は、ハードディスク、光ディスク、磁気ディスクおよびＩＣメモリなどの可読記録媒体（記憶手段）で構成されている。この制御プログラムおよびこれに用いる各種データは、携帯自在な光ディスク、磁気ディスクおよびＩＣメモリなどからＲＯＭ２５にダウンロードされてもよいし、コンピュータのハードディスクからＲＯＭ２５にダウンロードされてもよいし、無線または有線、インターネットなどを介してＲＯＭ２５にダウンロードされてもよい。後述する図８の膜厚測定方法をコンピュータに実行させるための処理手順が記述された動作合成プログラムをコンピュータ読み取り可能な可読記憶媒体に格納して、コンピュータ（ＣＰＵ２３）により膜厚測定するものである。
【００８４】
図８は、図７の厚測定装置２０の動作を説明するためのフローチャートである。
【００８５】
図８に示すように、まず、ステップＳ１で測定制御手段２３１が、測定部２６のレーザ変位計を制御してＮｉ−Ｐ皮膜１２／Ａｕ積層膜１３の電極高さＴ１を測定し、測定部２６を制御して、４端針により表面抵抗値を測定する。
【００８６】
次に、ステップＳ２で演算手段２３２が、電極高さＴ１と表面抵抗に基づいて、上記式（数１１）からＡｕ積層膜１３の膜厚ｔ２を、前述した（数１２）のように計算により求めることができる。
【００８７】
続いて、ステップＳ３で、ステップＳ２で求めたＡｕ積層膜１３の膜厚ｔ２が所定範囲内かどうかを判定手段２３３が検出する。ステップＳ２で求めたＡｕ積層膜１３の膜厚ｔ２がステップＳ３で所定範囲内の場合（ＹＥＳ）にはステップＳ４で良品と判定し、ステップＳ２で求めたＡｕ積層膜１３の膜厚ｔ２がステップＳ３で所定範囲内ではない場合（ＮＯ）にはステップＳ５で不良品と判定する。その後、処理を終了する。
【００８８】
以上により、本実施形態１によれば、異なる二つの抵抗率の第１の導電層２およびその上の第２の導電層３を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層３の膜厚を計算により求める膜厚測定工程を有している。この膜厚測定工程は、測定制御手段２３１が、測定部２６を制御して第１の導電層２および第２の導電層３の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御工程と、演算手段２３２が、積層膜の膜厚および表面抵抗値に基づいて所定の計算式により第２の導電層３の膜厚を求める演算工程と、判定手段２３３が、第２の導電層３の膜厚が所定範囲内かどうかを判定して、第２の導電層３の膜厚が所定範囲内の場合は良品と判断し、第２の導電層３の膜厚が所定範囲内ではない場合は不良品と判断する判定工程とを有している。
【００８９】
これによって、積層された２つの導電性皮膜（第１の導電層２および第２の導電層３）を、第１の導電層２およびその上の第２の導電層３の積層膜の膜厚および４端針法によるその表面抵抗値から、抵抗率および膜厚が小さい膜（第２の導電層３）の厚さを容易に算出することができる。特に、積層された無電解ニッケルメッキおよび置換金メッキの積層膜の金膜厚の測定に好適である。
【００９０】
このように、半導体集積回路が形成された半導体ウエハ基板の金属パッド層にＮｉメッキ処理を施して半導体ウエハ基板上に半導体集積回路を製造することができる。膜厚測定装置２０を用いて、半導体集積回路が形成された半導体ウエハ基板の金属パッド層にメッキ処理（例えば置換金メッキ）が施された第２の導電層３の膜厚を測定して良品管理が為される。このようにして、半導体ウエハ基板上に品質の良い半導体集積回路を製造管理することができる。
【００９１】
なお、本実施形態１では、特に説明しなかったが、測定部２６を制御して第１の導電層２および第２の導電層３の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御手段２３１と、その積層膜の膜厚と表面抵抗値に基づいて所定の計算式により第２の導電層３の膜厚を求める演算手段２３２と、第２の導電層３の膜厚が所定範囲内かどうかを判定して、第２の導電層３の膜厚が所定範囲内の場合は良品と判断し、第２の導電層３の膜厚が所定範囲内ではない場合は不良品と判断する判定手段２３３とを有する場合にも、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる本発明の目的を達成することができる。
【００９２】
なお、本実施形態１では、特に、第１の導電層２がＮｉ層で第２の導電層３がＡｕ層の場合について説明したが、これに限らず、第１の導電層２がＮｉ層で第２の導電層３がＡｇ層であってもよく、第１の導電層２がチタン層で第２の導電層３がＣｕ層であってもよいのは言うまでもないことである。もちろんそれ以外の組み合わせもあり得る。
【００９３】
以上のように、本発明の好ましい実施形態１を用いて本発明を例示してきたが、本発明は、この実施形態１に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００９４】
本発明は、電子デバイスの製造工程などにおいて導電性積層皮膜の膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の電極などの薄膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の分野において、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求めるため、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる。
【符号の説明】
【００９５】
１ 絶縁膜
２，３ 導電層
４ 下地導電層
１１ 絶縁基板
１２ アルミ電極
１３ Ｎｉ−Ｐ皮膜
１４ Ａｕ皮膜
１５ レーザ発生装置
１６ レーザ変位計
２０ 膜厚測定装置
２１ 操作部
２２ 表示部
２３ ＣＰＵ（制御手段）
２３１ 測定制御手段
２３２ 演算手段
２３３ 判定手段
２４ ＲＡＭ
２５ ＲＯＭ
２６ 測定部
【技術分野】
【０００１】
本発明は、電子デバイスの製造工程などにおいて電極に無電解金メッキなどを積層した導電性積層皮膜の膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の電極などに積層した導電性積層皮膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体に関する。
【背景技術】
【０００２】
従来、半導体装置など電子部品の電極は、様々な方法で導電膜を形成するが、その導電性、耐食性、耐摩耗性および接合特性など、使用目的により様々な特性が求められ、工業製品では更に製造原価低減が必要である。これらの実現のために、電子部品の電極は複数の導電膜を積層することが少なくない。例えば、母材となる金属に薄い金メッキを施すことにより、電極の特性を著しく改善することができる。異なる導電膜が積層された電極を有する電子部品の製造工程では、高品質を実現するために、積層した膜厚を測定して管理することが重要である。
【０００３】
導電性皮膜の膜厚測定には様々な方法があり、光、電子線、Ｘ線を用いる方法が実現されている。例えば、特許文献１では、蛍光Ｘ線の強度から膜厚を換算する方法が開示されている。また、特許文献２には、被測定物に電子線を照射して得られる特性Ｘ線に強度を膜厚に換算する方法が開示されている。
【０００４】
特許文献１では、一次Ｘ線ビームを細いサンプルを横切るようにスキャンしながら、このサンプルの素材からの蛍光Ｘ線積算強度を、その積算強度の計算値と比較して、Ｘ線ビームがサンプルに達した位置の決定を迅速に行う。これによって、 一次Ｘ線ビームの移動スピードを従来に比較して高速にしても、Ｘ線ビームがサンプルを横切ったかどうかは確実に判定することができる。したがって、測定開始位置に影響されることなく、サンプルの測定位置探索を高速かつ確実に行うことができる。
【０００５】
特許文献２では、膜厚測定方法において、基板上に被着された被膜上を電子ビームプローブで走査し、被膜を透過して基板に到達した電子により基板を構成する物質から発生する特性Ｘ線強度を測定し、予め求められた薄膜の膜厚と特性Ｘ線強度の関係から薄膜の膜厚を求めている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−１０２０３２号公報
【特許文献２】特開平２−２６６２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１、２に開示されている従来の膜厚測定方法では、Ｘ線または電子線の発生源が必要であって、人体に影響がないように隔離する必要があり、測定器自体が大掛かりなものになって高価なものになり、Ｘ線の積算時間により１回の測定に５分程度の時間を要し、大量生産の製造工程の品質管理には採用し難く、安価でかつ高速測定が可能な膜厚測定方法であることが望ましい。
【０００８】
本発明は、上記従来の問題を解決するもので、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の半導体基板上の電極などの薄膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の膜厚測定方法は、異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定工程を有するものであり、そのことにより上記目的が達成される。
【００１０】
また、好ましくは、本発明の膜厚測定方法における膜厚測定工程は、測定制御手段が、測定部を制御して前記第１の導電層および前記第２の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御工程と、演算手段が、該積層膜の膜厚および該表面抵抗値に基づいて所定の計算式により該第２の導電層の膜厚を求める演算工程とを有する。
【００１１】
さらに、好ましくは、本発明の膜厚測定方法における測定制御工程は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも１０倍でかつ膜厚が少なくとも１０倍である積層膜を測定する。
【００１２】
さらに、好ましくは、本発明の膜厚測定方法において、判定手段が、該第２の導電層の膜厚が所定範囲内かどうかを判定して、該第２の導電層の膜厚が所定範囲内の場合は良品と判断し、該第２の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定工程を更に有する。
【００１３】
さらに、好ましくは、本発明の膜厚測定方法における積層膜表面の表面抵抗値の測定が、４端針法を用いる。
【００１４】
さらに、好ましくは、本発明の膜厚測定方法における積層膜の膜厚の測定精度が、該積層膜の膜厚の多くとも１０分の１である。
【００１５】
さらに、好ましくは、本発明の膜厚測定方法における第１の導電層がＮｉ層で前記第２の導電層がＡｕ層、該第１の導電層がＮｉ層で該第２の導電層がＡｇ層または、該第１の導電層がチタン層で該第２の導電層がＣｕ層である。
【００１６】
さらに、好ましくは、本発明の膜厚測定方法において、前記第１の導電層および前記第２の導電層の積層膜の膜厚は半導体基板上の電極高さである。
【００１７】
さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値としてシート抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数４である。
【００１８】
さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数６である。
【００１９】
さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値として導体抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数９である。
【００２０】
さらに、好ましくは、本発明の膜厚測定方法における表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１１である。
【００２１】
本発明の膜厚測定装置は、異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した該積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定手段を有するものであり、そのことにより上記目的が達成される。
【００２２】
また、好ましくは、本発明の膜厚測定装置における膜厚測定手段は、測定部を制御して前記第１の導電層および前記第２の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御手段と、該積層膜の膜厚と該表面抵抗値に基づいて所定の計算式により該第２の導電層の膜厚を求める演算手段とを有する。
【００２３】
さらに、好ましくは、本発明の膜厚測定装置における測定制御手段は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも１０倍でかつ膜厚が少なくとも１０倍である積層膜を測定する。
【００２４】
さらに、好ましくは、本発明の膜厚測定装置における第２の導電層の膜厚が所定範囲内かどうかを判定して、該第２の導電層の膜厚が所定範囲内の場合は良品と判断し、該第２の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定手段を更に有する。
【００２５】
さらに、好ましくは、本発明の膜厚測定装置における積層膜表面の表面抵抗値の測定が、４端針法を用いる。
【００２６】
さらに、好ましくは、本発明の膜厚測定装置における積層膜の膜厚の測定精度が、該積層膜の膜厚の多くても１０分の１である。
【００２７】
さらに、好ましくは、本発明の膜厚測定装置における第１の導電層がＮｉ層で前記第２の導電層がＡｕ層、該第１の導電層がＮｉ層で該第２の導電層がＡｇ層または、該第１の導電層がチタン層で該第２の導電層がＣｕ層である。
【００２８】
さらに、好ましくは、本発明の膜厚測定装置において、前記第１の導電層および前記第２の導電層の積層膜の膜厚は半導体基板上の電極高さである。
【００２９】
さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値としてシート抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数４である。
【００３０】
さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数６である。
【００３１】
さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値として導体抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数９である。
【００３２】
さらに、好ましくは、本発明の膜厚測定装置における表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１１である。
【００３３】
本発明の半導体集積回路の製造方法は、本発明の上記膜厚測定装置を用いて、半導体集積回路が形成された半導体基板の金属パッド層にメッキ処理が施された前記第２の導電層の膜厚を測定して良品管理が為されて該半導体基板上に半導体集積回路を製造するものであり、そのことにより上記目的が達成される。
【００３４】
本発明の制御プログラムは、本発明の上記膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述されたものであり、そのことにより上記目的が達成される。
【００３５】
本発明の可読記憶媒体は、本発明の上記制御プログラムが格納されたコンピュータ読み取り可能なものであり、そのことにより上記目的が達成される。
【００３６】
上記構成により、以下、本発明の作用を説明する。
【００３７】
本発明においては、異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定工程を有する。
【００３８】
これによって、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求めることにより、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することが可能となる。
【発明の効果】
【００３９】
以上により、本発明によれば、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求めるため、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態１における膜厚測定方法を説明するために絶縁膜上に形成した積層導電層の概略構成を示す斜視図である。
【図２】図１の積層された第１の導電層／第２の導電層の積層膜における第２の導電層の膜厚測定の概略を示す縦断面図である。
【図３】下地導電層がある場合の積層された第１の導電層／第２の導電層の積層膜における第２の導電層の膜厚測定法の概略を示す縦断面図である。
【図４】具体的な積層導電層の膜厚測定方法の概略構成を示す縦断面図である。
【図５】抵抗値の積層膜の厚さ依存性を実測値と理論値でそれぞれ示す図である。
【図６】抵抗値のＡｕ膜厚依存性を実測値と理論値でそれぞれ示す図である。
【図７】本発明の実施形態１に係る膜厚測定装置の概略構成例を示すブロック図である。
【図８】図７の厚測定装置の動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００４１】
以下に、本発明の膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の電極などに積層した導電性積層皮膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の実施形態１について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
【００４２】
（実施形態１）
図１は、本発明の実施形態１における膜厚測定方法を説明するために絶縁膜上に形成した積層導電層の概略構成を示す斜視図である。
【００４３】
図１において、本実施形態１の膜厚測定方法は、絶縁膜１上に上下に積層された導電層２，３（積層膜、例えばＮｉ層およびその上のＡｕ層）からなる半導体基板の電極に対して、段差を触針で測る場合やレーザ光を用いる場合など公知の方法で導電層２，３の厚さ（電極高さ）を測定するステップと、４端針法により電極の表面抵抗を測定するステップとを有し、二つのステップから得られた積層膜の膜厚（電極高さ）と表面抵抗値から、上下に積層した導電層２，３からなる電極の上部皮膜である導電層３の膜厚を計算により算出する。積層された２つの導電層２，３の関係は、抵抗率の大きい層（導電層２）が、抵抗率の小さい層（導電層３）に対し、抵抗率が１０倍以上でかつ層厚が１０倍以上であることにより、計算による測定精度を確保することができる。
【００４４】
図２は、図１の積層された第１の導電層２／第２の導電層３の積層膜における第２の導電層３の膜厚測定の概略を示す縦断面図である。
【００４５】
図２に示すように、絶縁膜１上に２つの導電層２，３を形成し、その積層膜（導電層２，３）の膜厚および４端針法を用いて、流れる定電流から所定位置間の電圧を測定することにより表面抵抗を測定した場合、次の方法で抵抗率の小さい導電層３の膜厚を計算により求めることができる。
【００４６】
連続した面の場合には表面抵抗値としてシート抵抗値を用い、有限の大きさで断面積が分かっている場合には表面抵抗値として導体抵抗値を用いる。これらのシート抵抗値と導体抵抗値とで、抵抗率の小さい導電層３の膜厚を計算する方法が異なる。
【００４７】
まず、表面抵抗値としてシート抵抗値を用いる場合には、積層する導電層２，３の抵抗率および膜厚は次の通りとする。
【００４８】
第１の導電層２・・・ 抵抗率（体積抵抗率）：ρ１ 膜厚：ｔ１
第２の導電層３・・・ 抵抗率（体積抵抗率）：ρ２ 膜厚：ｔ２
上下に績奏された第１の導電層２とその上の第２の導電層３には次の（数１）の関係があるものとする。第１の導電層２としては例えばＮｉ層で、その上の第２の導電層３は例えばＡｕ層である。
【００４９】
【数１】
また、第１の導電層２および第２の導電層３の積層膜の膜厚をＴ、表面抵抗値をρｓとすると、表面抵抗値ρｓと各積層膜（導電層２、３）の関係は次式（数２）で表される。
【００５０】
【数２】
したがって、求める値である導電率の小さい積層膜（導電層３）の膜厚ｔ２は、次式（数３）で与えられる。
【００５１】
【数３】
導電層２、３の積層膜の膜厚（電極高さ）をＴとし、
から、
とすると、導電層３の膜厚ｔ２は、次の式（数４）
【００５２】
【数４】
から求めることができる。
【００５３】
即ち、表面抵抗値としてシート抵抗値を用いる場合に、積層する導電層２，３の抵抗率ρ１、ρ２および膜厚Ｔとして上記計算式として（数４）を用いて導電層３の膜厚を計算により求めることができる。
【００５４】
図３は、下地導電層がある場合の積層された第１の導電層２／第２の導電層３の積層膜における第２の導電層３の膜厚測定方法の概略を示す縦断面図である。
【００５５】
図３に示すように、絶縁膜１上に下地導電層４を形成し、下地導電層４上に上下に導電層２，３を同様に積層した場合は、
下地導電層４・・・ 抵抗率：ρ０ 膜厚：ｔ０
とすると、同様に、次の式（数５）が成立する。
【００５６】
【数５】
したがって、第２の導電層３の層厚ｔ２は次式（数６）で近似できる。
【００５７】
【数６】
なお、下地導電層４の表面抵抗を表すρ０／ｔ０は予め測定しておくことができ、図１の場合と同様の方法で第２の導電層３の層厚ｔ２を計算で求めることができる。
【００５８】
即ち、表面抵抗値としてシート抵抗値を用いる場合に、下地導電層４の抵抗率ρ０および膜厚ｔ０とし、下地導電層４上に積層する導電層２，３の抵抗率ρ１、ρ２および膜厚Ｔとして上記計算式として（数６）を用いて導電層３の膜厚を計算により求めることができる。
【００５９】
次に、表面抵抗値として導体抵抗値を用いる場合には、積層する導電層２，３の抵抗率および膜厚は次のとおりとする。
【００６０】
第１の導電層２・・・ 抵抗率：ρ１ 膜厚：ｔ１
第２の導電層３・・・ 抵抗率：ρ２ 膜厚：ｔ２
導電層の長さＬ、導電層の幅をＷとする。
【００６１】
第１の導電層２と第２の導電層３には次の（数７）の関係があるものとする。
【００６２】
【数７】
また、積層膜（導電層２、３）の膜厚（電極高さ）をＴ、積層膜（導電層２、３）の抵抗値をＲとすると、Ｒと各積層膜（導電層２、３）の関係は次式（数８）で表される。
【００６３】
【数８】
したがって、同様に、第２の導電層３の層厚ｔ２は次式（数９）で表される。
【００６４】
【数９】
即ち、表面抵抗値として導体抵抗値を用いる場合に、積層する導電層２，３の抵抗率ρ１、ρ２および膜厚Ｔとして上記計算式として（数９）を用いて導電層３の膜厚を計算により求めることができる。
【００６５】
さらに、絶縁膜１上に下地導電層４を形成し、下地導電層４上に上下に導電層２，３を同様に積層した場合は、
下地導電層４・・・ 抵抗率：ρ０ 膜厚：ｔ０
とすると、同様に、次の式（数１０）が成立する。
【００６６】
【数１０】
したがって、第２の導電層３の層厚ｔ２は次式（数１１）で近似できる。
【００６７】
【数１１】
となる。
【００６８】
即ち、表面抵抗値として導体抵抗値を用いる場合に、下地導電層４の抵抗率ρ０および膜厚ｔ０とし、下地導電層４上に積層する導電層２，３の抵抗率ρ１、ρ２および膜厚Ｔとして上記計算式として（数１１）を用いて導電層３の膜厚を計算により求めることができる。
【００６９】
図４は、具体的な積層導電層の膜厚測定方法の概略構成を示す縦断面図である。図４は、積層された第１の導電層２／第２の導電層３の積層膜における第２の導電層３の層厚測定方法の概略を示している。
【００７０】
図４に示すように、まず、平滑な絶縁基板１１上に厚さ１．５μｍ、体積抵抗率２．７５×１０−８Ωｍのアルミ皮膜１２をスパッタ法により成膜する。さらに、フォトリソ技術およびメタルエッチング技術を用いて、アルミ電極１２（下地導電層４）を幅０．８ｍｍ×長さ２．２ｍｍの島状パターンとして形成する。
【００７１】
次に、公知のダブルジンケート法により無電解ニッケルメッキを行い、体積抵抗率５０×１０−８ΩｍのＮｉ−Ｐ皮膜１３（第１の導電層２）として厚さ５μｍ、１０μｍおよび１５μｍの３種類のサンプルを作製する。次いで、この一つのサンプル上にそれぞれ置換金メッキを行い、厚さ０．３μｍ、体積抵抗率２．２×１０−８ΩｍのＡｕ皮膜１４（第２の導電層３）を成膜する。
【００７２】
厚さ１０μｍのＮｉ−Ｐ皮膜１３のサンプルには、その上にＡｕ皮膜１４のＡｕ膜厚を０．１μｍ、０．５μｍのＡｕ皮膜１４を積層する。
【００７３】
レーザ発生装置１５からのレーザ光ＬをＡｕ皮膜１４の表面に対して照射し、Ａｕ皮膜１４の表面からの反射光のレーザ光Ｌをレーザ変位計１６で受光して、Ｎｉ−Ｐ皮膜１３／Ａｕ皮膜１４の膜厚（電極高さ）を測定し、次いで、４端針法により表面抵抗を測定する。
【００７４】
図５に抵抗値の積層膜の厚さ依存性、図６に抵抗値のＡｕ膜厚依存性を実測値と理論値をそれぞれ示している。実測値は理論値とよく一致しており、積層膜の厚さと抵抗値からＡｕ膜の膜厚が得られる。
【００７５】
例えばＮｉ−Ｐ皮膜１３の厚さ１０μｍ、置換金メッキのＡｕ皮膜１４の膜厚０．３μｍの場合、実際に測定した抵抗値は０．０３１Ωであった。このときの理論値は、前記した式（数１０）を用いて次式（数１２）のようになる。
【００７６】
【数１２】
また、体積抵抗率が１０：１となる金属の組み合わせの一例としては、チタン４２．７×１０−８Ωｍと銅１．６８×１０−８Ωｍが挙げられる。
【００７７】
ここで、本実施形態１の膜厚測定方法を用いた膜厚測定装置２０について詳細に説明する。
【００７８】
図７は、本発明の実施形態１に係る膜厚測定装置２０の概略構成例を示すブロック図である。
【００７９】
図７において、本実施形態１の膜厚測定装置２０は、コンピュータシステムで構成されており、各種入力指令を可能とするキーボードやマウス、画面入力装置などの操作部２１と、各種入力指令に応じて表示画面上に、初期画面、選択誘導画面および処理結果画面などの各種画像を表示可能とする表示部２２と、全体的な制御を行う制御手段としてのＣＰＵ２３（中央演算処理装置）と、ＣＰＵ２３の起動時にワークメモリとして働く一時記憶手段としてのＲＡＭ２４と、ＣＰＵ２３を動作させるための動作合成プログラムおよびこれに用いる各種データなどが記録されたコンピュータ読み取り可能な可読記録媒体（記憶手段）としてのＲＯＭ２５と、レーザ変位計などの表面抵抗測定器を用いてＮｉ−Ｐ皮膜１２／Ａｕ積層膜１３の電極高さＴ１を測定し、さらに、４端針により表面抵抗値を測定する測定部２６とを有している。
【００８０】
ＣＰＵ４は、操作部２１からの入力指令の他、ＲＯＭ２５内からＲＡＭ２４内に読み出された制御プログラムおよびこれに用いる各種データに基づいて、測定制御手段２３１と、演算手段２３２と、判定手段２３３とを有する。
【００８１】
即ち、ＣＰＵ４は、異なる二つの抵抗率の第１の導電層２およびその上の第２の導電層３を積層した積層膜において、その積層膜の膜厚と積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層３の膜厚を計算により求める膜厚測定手段を有している。
【００８２】
この膜厚測定手段は、測定部２６を制御して第１の導電層２および第２の導電層３の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御手段２３１と、その積層膜の膜厚と表面抵抗値に基づいて所定の計算式により第２の導電層３の膜厚を求める演算手段２３２と、第２の導電層３の膜厚が所定範囲内かどうかを判定して、第２の導電層３の膜厚が所定範囲内の場合は良品と判断し、第２の導電層３の膜厚が所定範囲内ではない場合は不良品と判断する判定手段２３３とを有している。
【００８３】
ＲＯＭ２５は、ハードディスク、光ディスク、磁気ディスクおよびＩＣメモリなどの可読記録媒体（記憶手段）で構成されている。この制御プログラムおよびこれに用いる各種データは、携帯自在な光ディスク、磁気ディスクおよびＩＣメモリなどからＲＯＭ２５にダウンロードされてもよいし、コンピュータのハードディスクからＲＯＭ２５にダウンロードされてもよいし、無線または有線、インターネットなどを介してＲＯＭ２５にダウンロードされてもよい。後述する図８の膜厚測定方法をコンピュータに実行させるための処理手順が記述された動作合成プログラムをコンピュータ読み取り可能な可読記憶媒体に格納して、コンピュータ（ＣＰＵ２３）により膜厚測定するものである。
【００８４】
図８は、図７の厚測定装置２０の動作を説明するためのフローチャートである。
【００８５】
図８に示すように、まず、ステップＳ１で測定制御手段２３１が、測定部２６のレーザ変位計を制御してＮｉ−Ｐ皮膜１２／Ａｕ積層膜１３の電極高さＴ１を測定し、測定部２６を制御して、４端針により表面抵抗値を測定する。
【００８６】
次に、ステップＳ２で演算手段２３２が、電極高さＴ１と表面抵抗に基づいて、上記式（数１１）からＡｕ積層膜１３の膜厚ｔ２を、前述した（数１２）のように計算により求めることができる。
【００８７】
続いて、ステップＳ３で、ステップＳ２で求めたＡｕ積層膜１３の膜厚ｔ２が所定範囲内かどうかを判定手段２３３が検出する。ステップＳ２で求めたＡｕ積層膜１３の膜厚ｔ２がステップＳ３で所定範囲内の場合（ＹＥＳ）にはステップＳ４で良品と判定し、ステップＳ２で求めたＡｕ積層膜１３の膜厚ｔ２がステップＳ３で所定範囲内ではない場合（ＮＯ）にはステップＳ５で不良品と判定する。その後、処理を終了する。
【００８８】
以上により、本実施形態１によれば、異なる二つの抵抗率の第１の導電層２およびその上の第２の導電層３を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層３の膜厚を計算により求める膜厚測定工程を有している。この膜厚測定工程は、測定制御手段２３１が、測定部２６を制御して第１の導電層２および第２の導電層３の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御工程と、演算手段２３２が、積層膜の膜厚および表面抵抗値に基づいて所定の計算式により第２の導電層３の膜厚を求める演算工程と、判定手段２３３が、第２の導電層３の膜厚が所定範囲内かどうかを判定して、第２の導電層３の膜厚が所定範囲内の場合は良品と判断し、第２の導電層３の膜厚が所定範囲内ではない場合は不良品と判断する判定工程とを有している。
【００８９】
これによって、積層された２つの導電性皮膜（第１の導電層２および第２の導電層３）を、第１の導電層２およびその上の第２の導電層３の積層膜の膜厚および４端針法によるその表面抵抗値から、抵抗率および膜厚が小さい膜（第２の導電層３）の厚さを容易に算出することができる。特に、積層された無電解ニッケルメッキおよび置換金メッキの積層膜の金膜厚の測定に好適である。
【００９０】
このように、半導体集積回路が形成された半導体ウエハ基板の金属パッド層にＮｉメッキ処理を施して半導体ウエハ基板上に半導体集積回路を製造することができる。膜厚測定装置２０を用いて、半導体集積回路が形成された半導体ウエハ基板の金属パッド層にメッキ処理（例えば置換金メッキ）が施された第２の導電層３の膜厚を測定して良品管理が為される。このようにして、半導体ウエハ基板上に品質の良い半導体集積回路を製造管理することができる。
【００９１】
なお、本実施形態１では、特に説明しなかったが、測定部２６を制御して第１の導電層２および第２の導電層３の積層膜の膜厚を測定すると共に表面抵抗値を測定する測定制御手段２３１と、その積層膜の膜厚と表面抵抗値に基づいて所定の計算式により第２の導電層３の膜厚を求める演算手段２３２と、第２の導電層３の膜厚が所定範囲内かどうかを判定して、第２の導電層３の膜厚が所定範囲内の場合は良品と判断し、第２の導電層３の膜厚が所定範囲内ではない場合は不良品と判断する判定手段２３３とを有する場合にも、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる本発明の目的を達成することができる。
【００９２】
なお、本実施形態１では、特に、第１の導電層２がＮｉ層で第２の導電層３がＡｕ層の場合について説明したが、これに限らず、第１の導電層２がＮｉ層で第２の導電層３がＡｇ層であってもよく、第１の導電層２がチタン層で第２の導電層３がＣｕ層であってもよいのは言うまでもないことである。もちろんそれ以外の組み合わせもあり得る。
【００９３】
以上のように、本発明の好ましい実施形態１を用いて本発明を例示してきたが、本発明は、この実施形態１に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００９４】
本発明は、電子デバイスの製造工程などにおいて導電性積層皮膜の膜厚測定方法および膜厚測定装置、この膜厚測定装置を用いて電子部品の電極などの薄膜の膜厚を測定して良品管理された半導体集積回路を製造する半導体集積回路の製造方法、この膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の分野において、測定した積層膜の膜厚および表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求めるため、電子部品の電極などの導電性積層膜の膜厚を簡便かつ安価な装置で高速に測定することができる。
【符号の説明】
【００９５】
１ 絶縁膜
２，３ 導電層
４ 下地導電層
１１ 絶縁基板
１２ アルミ電極
１３ Ｎｉ−Ｐ皮膜
１４ Ａｕ皮膜
１５ レーザ発生装置
１６ レーザ変位計
２０ 膜厚測定装置
２１ 操作部
２２ 表示部
２３ ＣＰＵ（制御手段）
２３１ 測定制御手段
２３２ 演算手段
２３３ 判定手段
２４ ＲＡＭ
２５ ＲＯＭ
２６ 測定部
【特許請求の範囲】
【請求項１】
異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定工程を有する膜厚測定方法。
【請求項２】
前記膜厚測定工程は、
測定制御手段が、測定部を制御して前記第１の導電層および前記第２の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御工程と、
演算手段が、該積層膜の膜厚および該表面抵抗値に基づいて所定の計算式により該第２の導電層の膜厚を求める演算工程とを有する請求項１に記載の膜厚測定方法。
【請求項３】
前記測定制御工程は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも１０倍でかつ膜厚が少なくとも１０倍である積層膜を測定する請求項２に記載の膜厚測定方法。
【請求項４】
判定手段が、該第２の導電層の膜厚が所定範囲内かどうかを判定して、該第２の導電層の膜厚が所定範囲内の場合は良品と判断し、該第２の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定工程を更に有する請求項２に記載の膜厚測定方法。
【請求項５】
前記積層膜表面の表面抵抗値の測定が、４端針法を用いる請求項１に記載の膜厚測定方法。
【請求項６】
前記積層膜の膜厚の測定精度が、該積層膜の膜厚の多くとも１０分の１である請求項１に記載の膜厚測定方法。
【請求項７】
前記第１の導電層がＮｉ層で前記第２の導電層がＡｕ層、該第１の導電層がＮｉ層で該第２の導電層がＡｇ層または、該第１の導電層がチタン層で該第２の導電層がＣｕ層である請求項１に記載の膜厚測定方法。
【請求項８】
前記第１の導電層および前記第２の導電層の積層膜の膜厚は半導体基板上の電極高さである請求項１に記載の膜厚測定方法。
【請求項９】
前記表面抵抗値としてシート抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１３である請求項２に記載の膜厚測定方法。
【数１３】
【請求項１０】
前記表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１４である請求項２に記載の膜厚測定方法。
【数１４】
【請求項１１】
前記表面抵抗値として導体抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１５である請求項２に記載の膜厚測定方法。
【数１５】
【請求項１２】
前記表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１６である請求項２に記載の膜厚測定方法。
【数１６】
【請求項１３】
異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した該積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定手段を有する膜厚測定装置。
【請求項１４】
前記膜厚測定手段は、
測定部を制御して前記第１の導電層および前記第２の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御手段と、
該積層膜の膜厚と該表面抵抗値に基づいて所定の計算式により該第２の導電層の膜厚を求める演算手段とを有する請求項１３に記載の膜厚測定装置。
【請求項１５】
前記測定制御手段は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも１０倍でかつ膜厚が少なくとも１０倍である積層膜を測定する請求項１４に記載の膜厚測定装置。
【請求項１６】
該第２の導電層の膜厚が所定範囲内かどうかを判定して、該第２の導電層の膜厚が所定範囲内の場合は良品と判断し、該第２の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定手段を更に有する請求項１４に記載の膜厚測定装置。
【請求項１７】
前記積層膜表面の表面抵抗値の測定が、４端針法を用いる請求項１３に記載の膜厚測定装置。
【請求項１８】
前記積層膜の膜厚の測定精度が、該積層膜の膜厚の多くても１０分の１である請求項１３に記載の膜厚測定装置。
【請求項１９】
前記第１の導電層がＮｉ層で前記第２の導電層がＡｕ層、該第１の導電層がＮｉ層で該第２の導電層がＡｇ層または、該第１の導電層がチタン層で該第２の導電層がＣｕ層である請求項１３に記載の膜厚測定装置。
【請求項２０】
前記第１の導電層および前記第２の導電層の積層膜の膜厚は半導体基板上の電極高さである請求項１３に記載の膜厚測定装置。
【請求項２１】
前記表面抵抗値としてシート抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１３である請求項１４に記載の膜厚測定装置。
【請求項２２】
前記表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１４である請求項１４に記載の膜厚測定装置。
【請求項２３】
前記表面抵抗値として導体抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１５である請求項１４に記載の膜厚測定装置。
【請求項２４】
前記表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１６である請求項１４に記載の膜厚測定装置。
【請求項２５】
請求項１３から２４のいずれかに記載の膜厚測定装置を用いて、半導体集積回路が形成された半導体基板の金属パッド層にメッキ処理が施された前記第２の導電層の膜厚を測定して良品管理が為されて該半導体基板上に半導体集積回路を製造する半導体集積回路の製造方法。
【請求項２６】
請求項１から１２のいずれかに記載の膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム。
【請求項２７】
請求項２６に記載の制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体。
【請求項１】
異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、膜厚測定手段が、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定工程を有する膜厚測定方法。
【請求項２】
前記膜厚測定工程は、
測定制御手段が、測定部を制御して前記第１の導電層および前記第２の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御工程と、
演算手段が、該積層膜の膜厚および該表面抵抗値に基づいて所定の計算式により該第２の導電層の膜厚を求める演算工程とを有する請求項１に記載の膜厚測定方法。
【請求項３】
前記測定制御工程は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも１０倍でかつ膜厚が少なくとも１０倍である積層膜を測定する請求項２に記載の膜厚測定方法。
【請求項４】
判定手段が、該第２の導電層の膜厚が所定範囲内かどうかを判定して、該第２の導電層の膜厚が所定範囲内の場合は良品と判断し、該第２の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定工程を更に有する請求項２に記載の膜厚測定方法。
【請求項５】
前記積層膜表面の表面抵抗値の測定が、４端針法を用いる請求項１に記載の膜厚測定方法。
【請求項６】
前記積層膜の膜厚の測定精度が、該積層膜の膜厚の多くとも１０分の１である請求項１に記載の膜厚測定方法。
【請求項７】
前記第１の導電層がＮｉ層で前記第２の導電層がＡｕ層、該第１の導電層がＮｉ層で該第２の導電層がＡｇ層または、該第１の導電層がチタン層で該第２の導電層がＣｕ層である請求項１に記載の膜厚測定方法。
【請求項８】
前記第１の導電層および前記第２の導電層の積層膜の膜厚は半導体基板上の電極高さである請求項１に記載の膜厚測定方法。
【請求項９】
前記表面抵抗値としてシート抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１３である請求項２に記載の膜厚測定方法。
【数１３】
【請求項１０】
前記表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１４である請求項２に記載の膜厚測定方法。
【数１４】
【請求項１１】
前記表面抵抗値として導体抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１５である請求項２に記載の膜厚測定方法。
【数１５】
【請求項１２】
前記表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は数１６である請求項２に記載の膜厚測定方法。
【数１６】
【請求項１３】
異なる二つの抵抗率の第１の導電層およびその上の第２の導電層を積層した積層膜において、該積層膜の膜厚と該積層膜表面の表面抵抗値とを測定し、測定した該積層膜の膜厚および該表面抵抗値から抵抗率の小さい第２の導電層の膜厚を計算により求める膜厚測定手段を有する膜厚測定装置。
【請求項１４】
前記膜厚測定手段は、
測定部を制御して前記第１の導電層および前記第２の導電層の積層膜の膜厚を測定すると共に前記表面抵抗値を測定する測定制御手段と、
該積層膜の膜厚と該表面抵抗値に基づいて所定の計算式により該第２の導電層の膜厚を求める演算手段とを有する請求項１３に記載の膜厚測定装置。
【請求項１５】
前記測定制御手段は、前記抵抗率の大きい層が該抵抗率の小さい層に対して、該抵抗率が少なくとも１０倍でかつ膜厚が少なくとも１０倍である積層膜を測定する請求項１４に記載の膜厚測定装置。
【請求項１６】
該第２の導電層の膜厚が所定範囲内かどうかを判定して、該第２の導電層の膜厚が所定範囲内の場合は良品と判断し、該第２の導電層の膜厚が所定範囲内ではない場合は不良品と判断する判定手段を更に有する請求項１４に記載の膜厚測定装置。
【請求項１７】
前記積層膜表面の表面抵抗値の測定が、４端針法を用いる請求項１３に記載の膜厚測定装置。
【請求項１８】
前記積層膜の膜厚の測定精度が、該積層膜の膜厚の多くても１０分の１である請求項１３に記載の膜厚測定装置。
【請求項１９】
前記第１の導電層がＮｉ層で前記第２の導電層がＡｕ層、該第１の導電層がＮｉ層で該第２の導電層がＡｇ層または、該第１の導電層がチタン層で該第２の導電層がＣｕ層である請求項１３に記載の膜厚測定装置。
【請求項２０】
前記第１の導電層および前記第２の導電層の積層膜の膜厚は半導体基板上の電極高さである請求項１３に記載の膜厚測定装置。
【請求項２１】
前記表面抵抗値としてシート抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１３である請求項１４に記載の膜厚測定装置。
【請求項２２】
前記表面抵抗値としてシート抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１４である請求項１４に記載の膜厚測定装置。
【請求項２３】
前記表面抵抗値として導体抵抗値を用いる場合、前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１５である請求項１４に記載の膜厚測定装置。
【請求項２４】
前記表面抵抗値として導体抵抗値を用いる場合、下地導電層の抵抗率ρ０および膜厚ｔ０とし、該下地導電層上に積層する前記第１の導電層および前記第２の導電層の抵抗率ρ１、ρ２および前記積層膜の膜厚Ｔとして、前記所定の計算式は前記数１６である請求項１４に記載の膜厚測定装置。
【請求項２５】
請求項１３から２４のいずれかに記載の膜厚測定装置を用いて、半導体集積回路が形成された半導体基板の金属パッド層にメッキ処理が施された前記第２の導電層の膜厚を測定して良品管理が為されて該半導体基板上に半導体集積回路を製造する半導体集積回路の製造方法。
【請求項２６】
請求項１から１２のいずれかに記載の膜厚測定方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム。
【請求項２７】
請求項２６に記載の制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−１０８９０９（Ｐ２０１３−１０８９０９Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５５５４８（Ｐ２０１１−２５５５４８）
【出願日】平成２３年１１月２２日（２０１１．１１．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２２日（２０１１．１１．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]