薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
【課題】基板やゲート絶縁膜の露出表面と、ソース電極およびドレイン電極の露出表面とに、良好で均一な膜質の半導体薄膜を設けることが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１ａは、有機材料または酸化物材料またはシリコン系材料からなるゲート絶縁膜（絶縁層）１５上に、導電性酸化物材料からなる酸化物材料層１７-aとこの上部の金属材料層１７-bとからなるソース電極およびドレイン電極が設けられたものである。そしてゲート絶縁膜（絶縁層）１５とソース電極１７ｓおよびドレイン電極１７ｄとにおける酸化物材料層１７-aとの露出面が、自己組織化膜１９で覆われており、この自己組織化膜１９で覆われた上部のソース電極１７ｓ−ドレイン電極１７ｄ間にわたって半導体薄膜２１が設けられている。
【解決手段】薄膜トランジスタ１ａは、有機材料または酸化物材料またはシリコン系材料からなるゲート絶縁膜（絶縁層）１５上に、導電性酸化物材料からなる酸化物材料層１７-aとこの上部の金属材料層１７-bとからなるソース電極およびドレイン電極が設けられたものである。そしてゲート絶縁膜（絶縁層）１５とソース電極１７ｓおよびドレイン電極１７ｄとにおける酸化物材料層１７-aとの露出面が、自己組織化膜１９で覆われており、この自己組織化膜１９で覆われた上部のソース電極１７ｓ−ドレイン電極１７ｄ間にわたって半導体薄膜２１が設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器に関し、特にはソース電極とドレイン電極との上層に半導体薄膜を設けてなるボトムコンタクト型の薄膜トランジスタとその製造方法、さらにはこの薄膜トランジスタを備えた電子機器に関する。
【背景技術】
【０００２】
近年、活性層として有機半導体薄膜を用いた薄膜トランジスタ（thin film transistor：ＴＦＴ）、いわゆる有機薄膜トランジスタ（以下、有機ＴＦＴと記す）が注目されている。有機ＴＦＴは、活性層となる有機半導薄膜を塗布成膜によって低温で形成することが可能であるため、低コスト化に有利である。また、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、薄型表示装置の駆動素子としても注目されている。
【０００３】
このような有機ＴＦＴにおいては、活性層となる有機半導体薄膜の膜質が、下地表面の性質に大きく依存することが知られている。そのため、有機ＴＦＴの製造においては、デバイス特性の向上を図るために、下地自体の材質を工夫したり、有機半導体薄膜の形成前に下地表面を改質することにより良質な有機半導体薄膜を形成する試みが行われている。
【０００４】
例えば、有機半導体薄膜の下地となる基板やゲート絶縁膜は、無機化合物から有機高分子化合物に至るまでの幅広い材料の中から適する材料を選択して用いることにより、これらの上部においての有機半導体薄膜の成長を良好にしている。これに対して、ソース電極およびドレイン電極は、導電性などの観点から材料選択が限られている。このため、例えばチオール分子などによりソース電極およびドレイン電極を表面処理することで、これらの電極上においての有機半導体薄膜の成長を良好にしている。
【０００５】
またこの他にも、酸化シリコン（ＳｉＯ2）からなるゲート絶縁膜上に、金（Ａｕ）からなるソース電極およびドレイン電極を形成した後、オクタデシルトリクロロシラン（Octadecyltrichlorosilane：ＯＴＳ）のエタノール溶液を用いた処理を行う。これにより、ＳｉＯ2上にＯＴＳの単分子膜を自己組織化的に形成し、有機半導体薄膜の下地となるゲート絶縁膜表面を改質することが開示されている（下記非特許文献1参照）。
【０００６】
さらに、有機半導体薄膜の下地となるゲート絶縁膜の表面に、有機半導体薄膜の下地改質のための自己組織化単分子層を設ける際、この自己組織化単分子層を、ゲート絶縁膜と自己組織化単分子層の前駆体との反応性生物として形成する方法が開示されている（例えば下記特許文献１参照）。
【０００７】
【非特許文献１】「IEEE ELECTRON DEVICE LETTERS」、1997年、VOL.18、NO.12、p.606-608
【特許文献１】特表２００５−５０３０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、ボトムコンタクト型の有機ＴＦＴの製造においては、基板とソース電極およびドレイン電極とが混在する表面上、またはゲート絶縁膜とソース電極およびドレイン電極とが混在する表面上に有機半導体薄膜を形成する必要がある。
【０００９】
しかしながら、上述したように基板やゲート絶縁膜の材料を適宜選択し、この上部に形成したソース電極およびドレイン電極をチオール分子で表面処理する方法では、表面処理プロセスにおいて基板やゲート絶縁膜にダメージが加わる。これにより、材料選択された基板やゲート絶縁膜上においての良好な有機半導体薄膜の成長が阻害され、デバイス特性の劣化を招く要因となる。
【００１０】
またゲート絶縁膜の表面にＯＴＳ等の自己組織化層を形成する方法では、例えば金（Ａｕ）のような導電性の良好な材料からなるソース電極およびドレイン電極の表面には、自己組織化層が形成され難い。このため、ソース電極およびドレイン電極の表面状態と、基板やゲート絶縁膜の表面状態とを完全に同じにすることはできず、ソース電極およびドレイン電極上において、基板やゲート絶縁膜上と同様の有機半導体薄膜の成長を行うことは困難であった。これは、有機ＴＦＴにおけるコンタクト抵抗の増加によるデバイス特性の劣化を招く要因となる。
【００１１】
そこで本発明は、基板やゲート絶縁膜の露出表面と、ソース電極およびドレイン電極の露出表面とに、良好で均一な膜質の半導体薄膜を設けることが可能で、これによりソース電極およびドレイン電極との間のコンタクト抵抗の低減などの特性の向上が図られた薄膜トランジスタを提供すること、さらにはこのような薄膜トランジスタの製造方法およびこの薄膜トランジスタを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような目的を達成するための本発明の薄膜トランジスタは、有機材料または酸化物材料またはシリコン系材料からなる絶縁層上に、導電性酸化物材料を用いて構成されたソース電極およびドレイン電極が設けられたものである。そして特に、これらの絶縁層とソース電極およびドレイン電極との露出面が自己組織化膜で覆われており、この自己組織化膜で覆われた絶縁層上にソース電極−ドレイン電極間にわたって半導体薄膜が設けられている。
【００１３】
また本発明の薄膜トランジスタの製造方法は、次の工程を順次行なう。先ず第１工程では、有機材料または酸化物材料またはシリコン系材料からなる絶縁層上に導電性酸化物材料を用いてソース電極およびドレイン電極を形成する。次に第２工程では、絶縁層とソース電極およびドレイン電極との露出表面に、表面処理によって自己組織化膜を形成する。その後第３工程では、自己組織化膜が設けられた絶縁層上に、ソース電極−ドレイン電極間にわたって半導体薄膜を形成する。
【００１４】
また本発明の電子機器は、以上のような構成の薄膜トランジスタを有する電子機器である。
【００１５】
以上の構成では、有機材料または酸化物材料またはシリコン系材料からなる絶縁層の露出表面と、ソース電極およびドレイン電極を構成する導電性酸化物材料の露出表面とに、同一の自己組織化膜を形成することができる。これにより、ソース電極−ドレイン電極間にわたって設けられる半導体薄膜の下地が、同一の自己組織化膜によって均質に改質される。
【発明の効果】
【００１６】
以上説明したように本発明によれば、ソース電極−ドレイン電極間にわたって設けられる半導体薄膜の下地を、同一の自己組織化膜によって均質に改質することが可能になる。これにより、基板やゲート絶縁膜の露出表面と、ソース電極およびドレイン電極の露出表面とに、良好で均一な膜質の半導体薄膜を設けることが可能になり、半導体薄膜を用いた薄膜トランジスタにおいてのソース電極およびドレイン電極との間のコンタクト抵抗の低減や特性の向上を図ることが可能になる。またこれと共に、このような薄膜トランジスタを用いて構成された電子機器においての特性の向上を図ることが可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を適用した各実施の形態を、図面に基づいて説明する。尚、各実施形態においては、薄膜トランジスタの構成、薄膜トランジスタの製造方法の順に説明し、その後、この薄膜トランジスタを用いた電子機器としての表示装置の実施形態を説明する。
【００１８】
≪第１実施形態の薄膜トランジスタの構成≫
図１は第１実施形態の薄膜トランジスタの断面図である。この図に示す薄膜トランジスタ１ａは、ボトムゲート・ボトムコンタクト型の薄膜トランジスタとして構成されており、基板１１側から順に、ゲート電極１３、ゲート絶縁膜１５、ソース電極１７ｓおよびレイン電極１７ｄ、自己組織化膜１９、および半導体薄膜２１を備えている。
【００１９】
このうち特にソース電極１７ｓおよびドレイン電極１７ｄが、導電性酸化物材料を用いて構成されている点、およびゲート絶縁膜１５とソース電極１７ｓおよびドレイン電極１７ｄとの露出面を覆う状態で自己組織化膜１９が設けられている点が特徴的である。以下、薄膜トランジスタ１ａの構成を、基板１１側から順に説明する。
【００２０】
基板１１は、少なくとも表面側が絶縁性材料で構成されていれば良く、例えばガラス基板からなる。基板１１の材料は、この他にもポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、液晶ポリマーなどのプラスチックシートが用いられる。さらに基板１１には、ステンレス、アルミニウム、銅などの金属シートの表面を絶縁処理して用いても良い。
【００２１】
この基板１１上に設けられたゲート電極１３は、例えばアルミニウム（Ａｌ）からなる。またこのゲート電極１３は、この他にもタングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、金（Ａｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等のスパッタリング法、蒸着法、あるいはめっき法によって成膜された金属材料膜をパターニングしてなるもであって良い。またゲート電極１３は、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成されたものであっても良い。
【００２２】
ゲート絶縁膜１５は、次に説明する自己組織化膜の下地となる絶縁層として構成され、有機材料または酸化物材料またはシリコン系材料からなる。このゲート絶縁膜１５は、例えばポリビニルフェノールのような塗布性膜が可能な材料からなることが好ましい。
【００２３】
このようなゲート絶縁膜（絶縁層）１５は、ポリビニルフェノールの他、ポリイミド、ポリメタクリル酸メチル、ポリビニールアルコール、ポリパラキシリレン、ポリエステル、ポリエチレン、ポリカーボネート、ポリアミド, ポリアミドイミド、ポリエーテルイミド、ポリシロキサン、ポリメタクリルアミド、ポリウレタン、ポリブタジエン、ポリスチレン、ポリ塩化ビニル、ニトリルゴム、アクリルゴム、ブチルゴム、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ノボラック樹脂などの有機材料が用いられる。また有機材料は、サイトップ（登録商標）のようなフッ素樹脂であっても良い。
【００２４】
またゲート絶縁膜（絶縁層）１５は、上述した有機材料以外にも、窒化ケイ素、酸化ケイ素、炭化ケイ素などのシリコン系材料、さらには酸化アルミニウム、酸化タンタル、酸化ハフニウム、のような酸化物材料で構成されていても良い。
【００２５】
そしてゲート絶縁膜（絶縁層）１５上に設けられるソース電極１７ｓおよびドレイン電極１７ｄは、導電性酸化物材料を用いて構成されている。ここでは特に、導電性酸化物材料からなる酸化物材料層１７-aと、この上部の金属材料層１７-bとの積層構造としてソース電極１７ｓおよびドレイン電極１７ｄが構成されているところが特徴的である。
【００２６】
ここで導電性酸化物材料からなる酸化物材料層１７-aは、例えば酸化モリブデン、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、酸化チタン、酸化スズ、酸化亜鉛、酸化ニオブ、酸化インジウム、酸化ジルコニウム、酸化ランタン、チタン酸ストロンチウム、チタン酸バリウムなどが用いられる。
【００２７】
また、金属材料層１７-bは、例えば金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、ルビジウム（Ｒｂ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、インジウム（Ｉｎ）、錫（Ｓｎ）やそれらの合金が用いられる。
【００２８】
自己組織化膜１９は、ゲート絶縁膜１５の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄを構成する酸化物材料層１７-aの露出表面とを覆う状態で設けられている。ここで、ソース電極１７ｓおよびドレイン電極１７ｄの酸化物材料層１７-aは、ゲート絶縁膜１５の直上に設けられている。このため、ゲート絶縁膜１５の露出表面と酸化物材料層１７ａの露出表面とを覆う自己組織化膜１９は、連続的に設けられた同一の膜となる。
【００２９】
ここで自己組織化膜１９は、以降の製造方法で説明するように、表面処理を行うことにより特定材料の表面上に自己組織的に分子が配列して配列形成された膜である。特に、ここでは、ソース電極１７ｓおよびドレイン電極１７ｄを構成する酸化物材料層１７-aの露出表面と、有機材料または酸化物材料またはシリコン系材料からなるゲート絶縁膜１５の露出表面とに、同一の表面処理によって連続した自己組織化膜１９が形成される。このような自己組織化膜１９は、例えばシラン化合物からなるシランカップリング剤かなる。
【００３０】
シランカップリング剤の具体例としては、オクタデシルトリクロロシランが例示されるが、この他にも分子の一端に加水分解でシラノール基（Ｓｉ-ＯＨ）を与えるエトキシ（又はメトキシ）基を有する化合物をシランカップリング剤として用いることができる。
【００３１】
そして半導体薄膜２１は、ソース電極１７ｓおよびドレイン電極１７ｄ間にわたって設けられる。この半導体薄膜２１は、対向配置されたソース電極１７ｓ、ドレイン電極１７ｄ、およびこれらの電極１７ｓ−１７ｄ間のゲート絶縁膜１５に対して自己組織化膜１９を介して密着成膜されている。尚、ソース電極１７ｓおよびドレイン電極１７ｄの金属材料層１７-bの露出表面に対しては、半導体薄膜２１が直接成膜されていて良い。
【００３２】
このような半導体薄膜２１は、例えばペンタセン、ナフタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、ルブレン、ポリチオフェン、ポリアセン、ポリフェニレンビニレン、ポリピロール、ポルフィリン、カーボンナノチューブ、フラーレン、金属フタロシアニンやそれらの誘導体といった有機半導体材料からなる。
【００３３】
また半導体薄膜２１は、やＩｎＧａＺｎＯ４，ＺｎＯといった酸化物半導体を用いてもよい。
【００３４】
≪第１実施形態の薄膜トランジスタの製造方法≫
図２は、以上のような構成の薄膜トランジスタの製造手順の一例を示す断面工程図である。次にこれらの断面工程図に基づいて第１実施形態の薄膜トランジスタ１ａの製造方法を説明する。
【００３５】
先ず、図２（１）に示すように、基板１１上にゲート電極１３をパターン形成する。ここでは、ガラス基板１１上に例えばアルミニウム膜を成膜した後、レジストパターンをマスクにしたウェットエッチングによりアルミニウム膜をパターニングすることにより、アルミニウムからなるゲート電極１３をパターン形成する。
【００３６】
次に、図２（２）に示すように、ゲート電極１３が形成された基板１１上に、ゲート絶縁膜１５を成膜する。ここでは例えば、ゲート電極１３が形成された基板１１上に、ポリビニルフェノール溶液をスピンコートし加熱乾燥させることにより、ゲート電極１３を覆う状態で有機材料からなるゲート絶縁膜（絶縁層）１５を形成する。尚、ゲート絶縁膜１３の成膜は、ゲート絶縁膜として用いる材質によって適宜選択された成膜方法によって行うこととする。
【００３７】
その後、図２（３）に示すように、ゲート絶縁膜１５上に、酸化物材料層１７-aと金属材料層１７-bとの積層構造からなるソース電極１７ｓとドレイン電極１７ｄとを形成する。ここでは例えば、リフトオフ法を適用したソース電極１７ｓおよびドレイン電極１７ｄの形成を行う。この際先ず、ゲート絶縁膜１５上にレジストパターンを形成し、その上部から酸化モリブデン膜およびＡｕ膜をこの順に成膜し、次いでレジストパターンを除去する。これにより、レジストパターン上の酸化モリブデン膜およびＡｕ膜をリフトオフ除去し、ゲート絶縁膜１５上に残った酸化モリブデン膜からなる酸化物材料層１７-aおよびＡｕ膜からなる金属材料層１７-bとの積層部を、ソース電極１７ｓとドレイン電極１７ｄとして形成する。
【００３８】
次いで、図２（４）に示すように、ゲート絶縁膜１５と、ソース電極１７ｓおよびドレイン電極１７ｄにおける酸化物材料層１７-aとの露出表面に、自己組織化膜１９を成膜する。ここでは、ソース電極１７ｓおよびドレイン電極１７ｄが形成された基板１１を、例えばシランカップリング剤であるオクタデシルトリクロロシラン溶液に浸漬させる表面処理を行う。これにより、有機材料からなるゲート絶縁膜(絶縁層）１５の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄにおける酸化物材料層１７-aの露出表面とに、シランカップリング剤からなる自己組織化膜１９が連続的に形成される。
【００３９】
この状態で、図２（５）に示すように、ソース電極１７ｓ−ドレイン電極１７ｄ間に渡って半導体薄膜２１を形成する。ここでは、例えば抵抗加熱法によってペンタセンからなる半導体薄膜２１を蒸着成膜する。尚、半導体薄膜２１の成膜方法は、用いる材料によって塗布法や印刷法等の適する成膜方法が選択される。
【００４０】
以上により、図１を用いて説明した構成のボトムゲート・ボトムコンタクト型の薄膜トランジスタ１ａが得られる。
【００４１】
以上の第１実施形態では、有機材料または酸化物材料またはシリコン系材料からなるゲート絶縁膜１５上に、下層部分を導電性酸化物材料からなる酸化物材料層１７-aとしたソース電極１７ｓおよびドレイン電極１７ｄを設けた。このため、ゲート絶縁膜１５の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄにおける下層部分の側壁露出面とに、同一の自己組織化膜１９を設けることが可能である。これにより、ソース電極１７ｓ−ドレイン電極１７ｄ間にわたって設けられる半導体薄膜２１の下地を同一の自己組織化膜１９によって均質に改質することができ、この上部に形成される半導体薄膜２１を良好で均一な膜質とすることが可能になる。
【００４２】
この結果、半導体薄膜２１を用いた薄膜トランジスタ１ａにおいて、半導体薄膜２１と、ソース電極１７ｓおよびドレイン電極１７ｄとの間のコンタクト抵抗の低減が図られるなど、トランジスタ特性の特性の向上を図ることが可能になる。
【００４３】
また、ソース電極１７ｓおよびドレイン電極１７ｄは、上述した酸化物材料層１７-aの上部に金属材料層１７-bを設けた積層構造である。このため、導電性も十分に確保された構成となっている。尚、図２（４）を用いて説明した表面処理による自己組織化膜１９の形成においては、この金属材料層１７-bの露出表面には自己組織化膜１９は形成され難い。しかしながら、自己組織化膜１９は、ゲート絶縁膜１５とこの直上の酸化物材料層１７-aの側壁に形成されていれば、ゲート絶縁膜１５と接する側には自己組織化膜１９を介して良質な半導体薄膜２１を成長させることが可能なのである。
【００４４】
≪第２実施形態の薄膜トランジスタの構成≫
図３は第２実施形態の薄膜トランジスタの断面図である。以下、図１を用いて説明した第１実施形態の薄膜トランジスタと同一の構成要素には同一の符号を付して、第２実施形態の薄膜トランジスタ１ｂの構成を説明する。
【００４５】
この図に示す薄膜トランジスタ１ｂは、トップゲート・ボトムコンタクト型の薄膜トランジスタとして構成されており、基板１１’側から順に、ソース電極１７ｓおよびレイン電極１７ｄ、自己組織化膜１９、半導体薄膜２１、ゲート絶縁膜１５’、およびゲート電極１３を備えている。
【００４６】
このうち特にソース電極１７ｓおよびドレイン電極１７ｄが、導電性酸化物材料を用いて構成されている点、および基板１１’とソース電極１７ｓおよびドレイン電極１７ｄとの露出面を覆う状態で自己組織化膜１９が設けられている点が特徴的である。以下、薄膜トランジスタ１ｂの構成を、基板１１’側から順に説明する。
【００４７】
基板１１’は、次に説明する自己組織化膜の下地となる絶縁層として構成され、少なくとも表面側が、有機材料または酸化物材料またはシリコン系材料からなる。
【００４８】
このような基板（絶縁層）１１’は、ガラス基板、石英基板、さらにはポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、液晶ポリマーなどのプラスチックシートからなる単一構造であっても良い。また、基板１１’は、ステンレス、アルミニウム、銅などの金属シートの表面を絶縁処理することにより、有機材料または酸化物材料またはシリコン系材料からなる絶縁層として用いても良い。
【００４９】
そして絶縁層として基板１１’上に設けられるソース電極１７ｓおよびドレイン電極１７ｄは、導電性酸化物材料を用いて構成されている。ここでは特に、第１実施形態とは逆に、金属材料層１７-bと、この上部の電性酸化物材料からなる酸化物材料層１７-aとの積層構造としてソース電極１７ｓおよびドレイン電極１７ｄが構成されているところが特徴的である。
【００５０】
ここで酸化物材料層１７-aは、第１実施形態と同様であって、例えば酸化モリブデン、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、酸化チタン、酸化スズ、酸化亜鉛、酸化ニオブ、酸化インジウム、酸化ジルコニウム、酸化ランタン、チタン酸ストロンチウム、チタン酸バリウムなどが用いられる。
【００５１】
また、金属材料層１７-bは、第１実施形態と同様であって、例えば金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、ルビジウム（Ｒｂ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、インジウム（Ｉｎ）、錫（Ｓｎ）やそれらの合金が用いられる。
【００５２】
自己組織化膜１９は、基板１１’の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄを構成する酸化物材料層１７-aの露出表面とを覆う状態で設けられている。ここで、ソース電極１７ｓおよびドレイン電極１７ｄの酸化物材料層１７-aは、基板１１’上に金属材料層１７-bを介して設けられている。このため、基板１１’の露出表面と酸化物材料層１７-aの露出表面とを覆う自己組織化膜１９は、同一材料からなるが金属材料層１７-bの側壁部分で分断された状態となる。またソース電極１７ｓおよびドレイン電極１７ｄの上部が酸化物材料層１７-aで構成されるため、ソース電極１７ｓおよびドレイン電極１７ｄの上面も自己組織化膜１９で覆われた状態となる。
【００５３】
ここで自己組織化膜１９は、第１実施形態と同様であり、表面処理を行うことにより特定材料の表面上に自己組織的に分子が配列して配列形成された膜である。特にここでは、ソース電極１７ｓおよびドレイン電極１７ｄを構成する酸化物材料層１７-aの露出表面と、有機材料または酸化物材料またはシリコン系材料からなる基板１１’の露出表面とには、同一の表面処理によって同一の自己組織化膜１９が形成される。このような自己組織化膜１９は、例えばシラン化合物からなるシランカップリング剤かなる。
【００５４】
シランカップリング剤の具体例としては、第１実施形態と同様に、オクタデシルトリクロロシランが例示されるが、この他にも分子の一端に加水分解でシラノール基（Ｓｉ-ＯＨ）を与えるエトキシ（又はメトキシ）基を有する化合物をシランカップリング剤として用いることができる。
【００５５】
そして半導体薄膜２１は、ソース電極１７ｓおよびドレイン電極１７ｄ間にわたって設けられる。この半導体薄膜２１は、対向配置されたソース電極１７ｓ、ドレイン電極１７ｄ、およびこれらの電極１７ｓ−１７ｄ間の基板１１’に対して自己組織化膜１９を介して密着成膜されている。尚、ソース電極１７ｓおよびドレイン電極１７ｄの金属材料層１７-bの露出表面に対しては、半導体薄膜２１が直接成膜されていて良い。
【００５６】
このような半導体薄膜２１は、第１実施形態と同様であって、例えばペンタセン、ナフタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、ルブレン、ポリチオフェン、ポリアセン、ポリフェニレンビニレン、ポリピロール、ポルフィリン、カーボンナノチューブ、フラーレン、金属フタロシアニンやそれらの誘導体といった有機半導体材料からなる。また半導体薄膜は、やＩｎＧａＺｎＯ４，ＺｎＯといった酸化物半導体を用いてもよい。
【００５７】
ゲート絶縁膜１５’は、ゲート絶縁膜として適する材料を選択して用いれば良く、例えばポリパラキシリレンなどが用いられる。このようなゲート絶縁膜１５’は、ポリパラキシレンの他、ポリイミド、ポリメタクリル酸メチル、ポリビニールアルコール、ポリビニルフェノール、ポリエステル、ポリエチレン、ポリカーボネート、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリシロキサン、ポリメタクリルアミド、ポリウレタン、ポリブタジエン、ポリスチレン、ポリ塩化ビニル、ニトリルゴム、アクリルゴム、ブチルゴム、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ノボラック樹脂、窒化ケイ素、酸化ケイ素、炭化ケイ素、酸化アルミニウム、酸化タンタル、酸化ハフニウム、サイトップ（登録商法）などを用いても良い。
【００５８】
このゲート絶縁膜１５’上に設けられたゲート電極１３は、例えば金（Ａｕ）からなる。尚このゲート電極１３は、第１実施形態と同様の材料が用いられ、金（Ａｕ）の他にも、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等のスパッタリング法、蒸着法、あるいはめっき法によって成膜された金属材料膜をパターニングしてなるもであって良い。またゲート電極１３は、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成されたものであっても良い。
【００５９】
≪第２実施形態の薄膜トランジスタの製造方法≫
図４は、以上のような構成の薄膜トランジスタの製造手順の一例を示す断面工程図である。次にこれらの断面工程図に基づいて第２実施形態の薄膜トランジスタ１ｂの製造方法を説明する。
【００６０】
先ず、図４（１）に示すように、基板１１’上に、金属材料層１７-bと酸化物材料層１７-aとの積層構造からなるソース電極１７ｓとドレイン電極１７ｄとを形成する。ここでは例えば、リフトオフ法を適用してソース電極１７ｓおよびドレイン電極１７ｄの形成を行う。この際先ず、ガラス基板１１’上にレジストパターンを形成し、その上部からＡｕ膜および酸化モリブデン膜をこの順に成膜し、次いでレジストパターンを除去する。これにより、レジストパターン上のＡｕ膜および酸化モリブデン膜をリフトオフ除去し、ゲート絶縁膜１５上に残ったＡｕ膜からなる金属材料層１７-bおよび酸化モリブデン膜からなる酸化物材料層１７-aとの積層部を、ソース電極１７ｓとドレイン電極１７ｄとして形成する。
【００６１】
次に、図４（２）に示すように、基板１１’と、ソース電極１７ｓおよびドレイン電極１７ｄにおける酸化物材料層１７-aとの露出表面に、自己組織化膜１９を成膜する。ここでは、ソース電極１７ｓおよびドレイン電極１７ｄが形成された基板１１’を、シランカップリング剤であるオクタデシルトリクロロシラン溶液に浸漬させる表面処理を行う。これにより、シリコンを含有するガラス材料からなる基板１１’の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄにおける酸化物材料層１７-aの露出表面とに、シランカップリング剤からなる自己組織化膜１９が形成される。
【００６２】
尚、自己組織化膜１９を形成するための表面処理には、オクタデシルトリクロロシランの他に、分子の一端に加水分解でシラノール基（Ｓｉ-ＯＨ）を与えるエトキシ（又はメトキシ）基を有する化合物（いわゆるシランカップリング剤）を用いることができる。
【００６３】
先ず、図４（３）に示すように、ソース電極１７ｓ−ドレイン電極１７ｄ間に渡って半導体薄膜２１を形成する。ここでは、例えば抵抗加熱法によってペンタセンからなる半導体薄膜２１を蒸着成膜する。尚、半導体薄膜２１の成膜方法は、用いる材料によって塗布法や印刷法等の適する成膜方法が選択される。
【００６４】
先ず、図４（４）に示すように、半導体薄膜２１上に、ゲート絶縁膜１５’を成膜する。ここでは例えば、半導体薄膜２１上に、ポリパラキシリレンからなるゲート絶縁膜１５’をＣＶＤで成膜する。
【００６５】
先ず、図４（５）に示すように、ゲート絶縁膜１５’上にゲート電極１３をパターン形成する。ここでは、ポリパラキシリレンからなるゲート絶縁膜１５’上に、例えば金（Ａｕ）膜を成膜した後、レジストパターンをマスクにしたウェットエッチングにより金（Ａｕ)膜をパターニングすることにより、金（Ａｕ）からなるゲート電極１３をパターン形成する。
【００６６】
以上により、図３を用いて説明した構成のトップゲート・ボトムコンタクト型の薄膜トランジスタ１ｂが得られる。
【００６７】
以上の第２実施形態では、有機材料または酸化物材料またはシリコン系材料からなる基板１１’上に、上層部分を導電性酸化物材料からなる酸化物材料層１７-aとしたソース電極１７ｓおよびドレイン電極１７ｄを設けた。このため、基板１１’の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄにおける上面と上層部分の側壁露出面とに、同一の自己組織化膜１９を設けることができる。これにより、ソース電極１７ｓ−ドレイン電極１７ｄ間にわたって設けられる半導体薄膜２１の下地を同一の自己組織化膜１９によって均質に改質することができ、この上部に形成される半導体薄膜２１を良好で均一な膜質とすることが可能になる。
【００６８】
この結果、半導体薄膜２１を用いた薄膜トランジスタ１ｂにおいて、半導体薄膜２１と、ソース電極１７ｓおよびドレイン電極１７ｄとの間のコンタクト抵抗の低減が図られるなど、トランジスタ特性の特性の向上を図ることが可能になる。
【００６９】
また、ソース電極１７ｓおよびドレイン電極１７ｄは、上述した酸化物材料層１７-aの下部に金属材料層１７-b上を設けた積層構造である。このため、導電性も十分に確保された構成となっている。尚、図４（２）を用いて説明した表面処理による自己組織化膜１９の形成においては、この金属材料層１７-bの露出表面に自己組織化膜１９は形成され難い。しかしながら、自己組織化膜１９は、ゲート絶縁膜１５’に対向する位置に形成されていれば、ゲート絶縁膜１５’と接する側には自己組織化膜１９を介して良質な半導体薄膜２１を成長させることが可能なのでありゲート絶縁膜１５’との境界部分における半導体薄膜２１の膜質を良好に成長させることが可能である。
【００７０】
≪電子機器≫
図５には、図1で示した第１実施形態のボトムゲート・ボトムコンタクト構造の薄膜トランジスタ１ａを備えた本発明の電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置の１画素分の断面図を示す。
【００７１】
この図に示す表示装置５は、有機電界発光素子ＥＬを設けた表示装置であり、次のように構成されている。
【００７２】
すなわち、薄膜トランジスタ１ａは、例えばここでの図示を省略した保護膜を介して層間絶縁膜５１で覆われる。この層間絶縁膜５１は、平坦化膜として構成されることが好ましい。またこの層間絶縁膜５１には、薄膜トランジスタ１ａのドレイン電極１７ｄに達する接続孔５１ａが設けられている。
【００７３】
そして、層間絶縁膜５１上の各画素に、接続孔５１ａを介して薄膜トランジスタ１ａに接続された有機電界発光素子ＥＬが設けられている。この有機電界発光素子ＥＬは、層間絶縁膜５１上に設けられた絶縁性パターン５３で素子分離されている。
【００７４】
この有機電界発光素子ＥＬは、層間絶縁膜５１上に設けられた画素電極５５を備えている。この画素電極５５は、各画素毎に導電性パターンとして形成され、層間絶縁膜５１に設けられた接続孔５１ａを介して薄膜トランジスタ１ａのドレイン電極１７ｄにおける金属材料層１７-bに接続されている。このような画素電極５５は、例えば陽極として用いられるものであり、光反射性を有して構成されていることとする。
【００７５】
そして、この画素電極５５の周縁が、有機電界発光素子ＥＬを素子分離するための絶縁性パターン５３で覆われている。この絶縁性パターン５３は、画素電極５５を広く露出させる開口窓５３ａを備えており、この開口窓５３ａが有機電界発光素子ＥＬの画素開口となる。このような絶縁性パターン５３は、例えば感光性樹脂を用いて構成され、リソグラフィー法を適用してパターニングされたものであることとする。
【００７６】
そして、このような絶縁性パターン５３から露出する画素電極５５上を覆う状態で、有機層５７が設けられている。この有機層５７は、少なくとも有機発光層を備えた積層構造からなり、必要に応じて陽極（ここでは画素電極５５）側から順に、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、さらには他の層を積層してなる。また有機層５７は、例えば各有機電界発光素子ＥＬで発生させる発光光の波長毎に、少なくとも有機発光層を含む層が画素毎に異なる構成でパターン形成されていることとする。また、各波長の画素で共通の層を有していても良い。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、各有機電界発光素子ＥＬから取り出す波長に合わせて有機層５７の膜厚が調整されていることとする。
【００７７】
以上のような有機層５７を覆い、画素電極５５との間に有機層５７を狭持する状態で、共通電極５９が設けられている。この共通電極５９は、有機電界発光素子ＥＬの有機発光層で発生させた光ｈを取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素電極５５が陽極として機能するものであるため、この共通電極５９は、少なくとも有機層５７に接する側が陰極として機能する材料を用いて構成されていることとする。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、この共通電極５９は、半透過半反射性を有する構成であることとする。
【００７８】
そして、以上のような画素電極５５と共通電極５９との間に有機層５７が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
【００７９】
またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で表示装置５が構成されている。
【００８０】
ここで、この表示装置５は、基板１１表面側の各画素に、上述した構成の薄膜トランジスタ１ａとこれに接続された有機電界発光素子ＥＬとが配列されたものであり、全体の回路構成は、例えば図６の回路構成図に示すように構成されている。
【００８１】
この図に示すように、表示装置５の基板１１上には、表示領域１１ａとその周辺領域１１ｂとが設定されている。表示領域１１ａには、複数の走査線６１と複数の信号線６３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１１ｂには、走査線６１を走査駆動する走査線駆動回路６５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線６３に供給する信号線駆動回路６７とが配置されている。
【００８２】
走査線６１と信号線６３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。このうち、薄膜トランジスタＴｒ１，Ｔｒ２として、第１実施形態で説明した構成の薄膜トランジス１ａが適用される。
【００８３】
そして、走査線駆動回路６５による駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線６３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２と保持容量Ｃｓとは、共通の電源供給線（Ｖｃｃ）６９に接続されている。
【００８４】
先に説明した図５の断面図は、以上のような画素回路において、薄膜トランジスタＴｒ２と有機電界発光素子ＥＬとが積層された部分の断面を示している。そして、画素回路に示した薄膜トランジスタＴｒ１は、薄膜トランジスタＴｒ２と同一層を用いて構成されている。また画素回路に示した容量素子Ｃｓは、薄膜トランジスタＴｒ２のゲート電極−ゲート絶縁膜−ドレイン電極の層部分を積層して構成されている。さらに、画素回路に示した走査線６１はゲート電極１３を延設して構成され、画素回路に示した信号線６３および電源供給線６９は、断面図のソース電極１７ｓおよびドレイン電極１７ｄと同一層を用いて同一の層構造で構成される。
【００８５】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【００８６】
以上のような構成の表示装置５によれば、第１実施形態で説明したようにトランジスタ特性の良好な薄膜トランジスタ１ａを用いて画素回路を構成しているため、表示特性の向上を図ることが可能になる。また、信号線６３および電源供給線６９は、金属材料層１７ｂを用いたソース電極１７ｓおよびドレイン電極１７ｄと同一層を用いて同一の層構造で構成されるため、導電性も良好である。
【００８７】
尚、上述した実施形態においては、図１を用いて説明した第１実施形態のボトムゲート・ボトムコンタクト構造の薄膜トランジスタ１ａを用いた表示装置を説明した。しかしながら、上述した表示装置には、図３を用いて説明した第２実施形態のトップゲート・ボトムコンタクト構造の薄膜トランジスタ１ｂを適用しても良く、同様の効果を得ることができる。さらに上述した実施形態においては、薄膜トランジスタを備えた電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を例示した。しかしながら本発明の電子機器は、薄膜トランジスタを搭載した電子機器に広く適用可能である。例えば、表示装置であれば、液晶表示装置のようなフレキシブルディスプレイに適用できる。また表示装置以外にも、ＩＤタグ、センサー等の電子機器への適用が可能であり、同様の効果を得ることができる。
【図面の簡単な説明】
【００８８】
【図１】第１実施形態の薄膜トランジスタの断面図および平面図である。
【図２】第１実施形態の薄膜トランジスタの製造方法を示す断面工程図である。
【図３】第２実施形態の薄膜トランジスタの断面図および平面図である。
【図４】第２実施形態の薄膜トランジスタの製造方法を示す断面工程図である。
【図５】実施形態の電子機器として表示装置の一例を示す断面図である。
【図６】図５の表示装置の回路構成図である。
【符号の説明】
【００８９】
１ａ，１ｂ…薄膜トランジスタ、１１…基板、１１’…基板（絶縁層）、１３…ゲート電極、１５…ゲート絶縁膜、１５’…ゲート絶縁膜（絶縁層）、１７-a…酸化物材料層、１７-b…金属材料層、１７ｓ…ソース電極、１７ｄ…ドレイン電極、１９…自己組織化膜、２１…半導体薄膜
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器に関し、特にはソース電極とドレイン電極との上層に半導体薄膜を設けてなるボトムコンタクト型の薄膜トランジスタとその製造方法、さらにはこの薄膜トランジスタを備えた電子機器に関する。
【背景技術】
【０００２】
近年、活性層として有機半導体薄膜を用いた薄膜トランジスタ（thin film transistor：ＴＦＴ）、いわゆる有機薄膜トランジスタ（以下、有機ＴＦＴと記す）が注目されている。有機ＴＦＴは、活性層となる有機半導薄膜を塗布成膜によって低温で形成することが可能であるため、低コスト化に有利である。また、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、薄型表示装置の駆動素子としても注目されている。
【０００３】
このような有機ＴＦＴにおいては、活性層となる有機半導体薄膜の膜質が、下地表面の性質に大きく依存することが知られている。そのため、有機ＴＦＴの製造においては、デバイス特性の向上を図るために、下地自体の材質を工夫したり、有機半導体薄膜の形成前に下地表面を改質することにより良質な有機半導体薄膜を形成する試みが行われている。
【０００４】
例えば、有機半導体薄膜の下地となる基板やゲート絶縁膜は、無機化合物から有機高分子化合物に至るまでの幅広い材料の中から適する材料を選択して用いることにより、これらの上部においての有機半導体薄膜の成長を良好にしている。これに対して、ソース電極およびドレイン電極は、導電性などの観点から材料選択が限られている。このため、例えばチオール分子などによりソース電極およびドレイン電極を表面処理することで、これらの電極上においての有機半導体薄膜の成長を良好にしている。
【０００５】
またこの他にも、酸化シリコン（ＳｉＯ2）からなるゲート絶縁膜上に、金（Ａｕ）からなるソース電極およびドレイン電極を形成した後、オクタデシルトリクロロシラン（Octadecyltrichlorosilane：ＯＴＳ）のエタノール溶液を用いた処理を行う。これにより、ＳｉＯ2上にＯＴＳの単分子膜を自己組織化的に形成し、有機半導体薄膜の下地となるゲート絶縁膜表面を改質することが開示されている（下記非特許文献1参照）。
【０００６】
さらに、有機半導体薄膜の下地となるゲート絶縁膜の表面に、有機半導体薄膜の下地改質のための自己組織化単分子層を設ける際、この自己組織化単分子層を、ゲート絶縁膜と自己組織化単分子層の前駆体との反応性生物として形成する方法が開示されている（例えば下記特許文献１参照）。
【０００７】
【非特許文献１】「IEEE ELECTRON DEVICE LETTERS」、1997年、VOL.18、NO.12、p.606-608
【特許文献１】特表２００５−５０３０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、ボトムコンタクト型の有機ＴＦＴの製造においては、基板とソース電極およびドレイン電極とが混在する表面上、またはゲート絶縁膜とソース電極およびドレイン電極とが混在する表面上に有機半導体薄膜を形成する必要がある。
【０００９】
しかしながら、上述したように基板やゲート絶縁膜の材料を適宜選択し、この上部に形成したソース電極およびドレイン電極をチオール分子で表面処理する方法では、表面処理プロセスにおいて基板やゲート絶縁膜にダメージが加わる。これにより、材料選択された基板やゲート絶縁膜上においての良好な有機半導体薄膜の成長が阻害され、デバイス特性の劣化を招く要因となる。
【００１０】
またゲート絶縁膜の表面にＯＴＳ等の自己組織化層を形成する方法では、例えば金（Ａｕ）のような導電性の良好な材料からなるソース電極およびドレイン電極の表面には、自己組織化層が形成され難い。このため、ソース電極およびドレイン電極の表面状態と、基板やゲート絶縁膜の表面状態とを完全に同じにすることはできず、ソース電極およびドレイン電極上において、基板やゲート絶縁膜上と同様の有機半導体薄膜の成長を行うことは困難であった。これは、有機ＴＦＴにおけるコンタクト抵抗の増加によるデバイス特性の劣化を招く要因となる。
【００１１】
そこで本発明は、基板やゲート絶縁膜の露出表面と、ソース電極およびドレイン電極の露出表面とに、良好で均一な膜質の半導体薄膜を設けることが可能で、これによりソース電極およびドレイン電極との間のコンタクト抵抗の低減などの特性の向上が図られた薄膜トランジスタを提供すること、さらにはこのような薄膜トランジスタの製造方法およびこの薄膜トランジスタを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような目的を達成するための本発明の薄膜トランジスタは、有機材料または酸化物材料またはシリコン系材料からなる絶縁層上に、導電性酸化物材料を用いて構成されたソース電極およびドレイン電極が設けられたものである。そして特に、これらの絶縁層とソース電極およびドレイン電極との露出面が自己組織化膜で覆われており、この自己組織化膜で覆われた絶縁層上にソース電極−ドレイン電極間にわたって半導体薄膜が設けられている。
【００１３】
また本発明の薄膜トランジスタの製造方法は、次の工程を順次行なう。先ず第１工程では、有機材料または酸化物材料またはシリコン系材料からなる絶縁層上に導電性酸化物材料を用いてソース電極およびドレイン電極を形成する。次に第２工程では、絶縁層とソース電極およびドレイン電極との露出表面に、表面処理によって自己組織化膜を形成する。その後第３工程では、自己組織化膜が設けられた絶縁層上に、ソース電極−ドレイン電極間にわたって半導体薄膜を形成する。
【００１４】
また本発明の電子機器は、以上のような構成の薄膜トランジスタを有する電子機器である。
【００１５】
以上の構成では、有機材料または酸化物材料またはシリコン系材料からなる絶縁層の露出表面と、ソース電極およびドレイン電極を構成する導電性酸化物材料の露出表面とに、同一の自己組織化膜を形成することができる。これにより、ソース電極−ドレイン電極間にわたって設けられる半導体薄膜の下地が、同一の自己組織化膜によって均質に改質される。
【発明の効果】
【００１６】
以上説明したように本発明によれば、ソース電極−ドレイン電極間にわたって設けられる半導体薄膜の下地を、同一の自己組織化膜によって均質に改質することが可能になる。これにより、基板やゲート絶縁膜の露出表面と、ソース電極およびドレイン電極の露出表面とに、良好で均一な膜質の半導体薄膜を設けることが可能になり、半導体薄膜を用いた薄膜トランジスタにおいてのソース電極およびドレイン電極との間のコンタクト抵抗の低減や特性の向上を図ることが可能になる。またこれと共に、このような薄膜トランジスタを用いて構成された電子機器においての特性の向上を図ることが可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を適用した各実施の形態を、図面に基づいて説明する。尚、各実施形態においては、薄膜トランジスタの構成、薄膜トランジスタの製造方法の順に説明し、その後、この薄膜トランジスタを用いた電子機器としての表示装置の実施形態を説明する。
【００１８】
≪第１実施形態の薄膜トランジスタの構成≫
図１は第１実施形態の薄膜トランジスタの断面図である。この図に示す薄膜トランジスタ１ａは、ボトムゲート・ボトムコンタクト型の薄膜トランジスタとして構成されており、基板１１側から順に、ゲート電極１３、ゲート絶縁膜１５、ソース電極１７ｓおよびレイン電極１７ｄ、自己組織化膜１９、および半導体薄膜２１を備えている。
【００１９】
このうち特にソース電極１７ｓおよびドレイン電極１７ｄが、導電性酸化物材料を用いて構成されている点、およびゲート絶縁膜１５とソース電極１７ｓおよびドレイン電極１７ｄとの露出面を覆う状態で自己組織化膜１９が設けられている点が特徴的である。以下、薄膜トランジスタ１ａの構成を、基板１１側から順に説明する。
【００２０】
基板１１は、少なくとも表面側が絶縁性材料で構成されていれば良く、例えばガラス基板からなる。基板１１の材料は、この他にもポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、液晶ポリマーなどのプラスチックシートが用いられる。さらに基板１１には、ステンレス、アルミニウム、銅などの金属シートの表面を絶縁処理して用いても良い。
【００２１】
この基板１１上に設けられたゲート電極１３は、例えばアルミニウム（Ａｌ）からなる。またこのゲート電極１３は、この他にもタングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、金（Ａｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等のスパッタリング法、蒸着法、あるいはめっき法によって成膜された金属材料膜をパターニングしてなるもであって良い。またゲート電極１３は、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成されたものであっても良い。
【００２２】
ゲート絶縁膜１５は、次に説明する自己組織化膜の下地となる絶縁層として構成され、有機材料または酸化物材料またはシリコン系材料からなる。このゲート絶縁膜１５は、例えばポリビニルフェノールのような塗布性膜が可能な材料からなることが好ましい。
【００２３】
このようなゲート絶縁膜（絶縁層）１５は、ポリビニルフェノールの他、ポリイミド、ポリメタクリル酸メチル、ポリビニールアルコール、ポリパラキシリレン、ポリエステル、ポリエチレン、ポリカーボネート、ポリアミド, ポリアミドイミド、ポリエーテルイミド、ポリシロキサン、ポリメタクリルアミド、ポリウレタン、ポリブタジエン、ポリスチレン、ポリ塩化ビニル、ニトリルゴム、アクリルゴム、ブチルゴム、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ノボラック樹脂などの有機材料が用いられる。また有機材料は、サイトップ（登録商標）のようなフッ素樹脂であっても良い。
【００２４】
またゲート絶縁膜（絶縁層）１５は、上述した有機材料以外にも、窒化ケイ素、酸化ケイ素、炭化ケイ素などのシリコン系材料、さらには酸化アルミニウム、酸化タンタル、酸化ハフニウム、のような酸化物材料で構成されていても良い。
【００２５】
そしてゲート絶縁膜（絶縁層）１５上に設けられるソース電極１７ｓおよびドレイン電極１７ｄは、導電性酸化物材料を用いて構成されている。ここでは特に、導電性酸化物材料からなる酸化物材料層１７-aと、この上部の金属材料層１７-bとの積層構造としてソース電極１７ｓおよびドレイン電極１７ｄが構成されているところが特徴的である。
【００２６】
ここで導電性酸化物材料からなる酸化物材料層１７-aは、例えば酸化モリブデン、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、酸化チタン、酸化スズ、酸化亜鉛、酸化ニオブ、酸化インジウム、酸化ジルコニウム、酸化ランタン、チタン酸ストロンチウム、チタン酸バリウムなどが用いられる。
【００２７】
また、金属材料層１７-bは、例えば金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、ルビジウム（Ｒｂ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、インジウム（Ｉｎ）、錫（Ｓｎ）やそれらの合金が用いられる。
【００２８】
自己組織化膜１９は、ゲート絶縁膜１５の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄを構成する酸化物材料層１７-aの露出表面とを覆う状態で設けられている。ここで、ソース電極１７ｓおよびドレイン電極１７ｄの酸化物材料層１７-aは、ゲート絶縁膜１５の直上に設けられている。このため、ゲート絶縁膜１５の露出表面と酸化物材料層１７ａの露出表面とを覆う自己組織化膜１９は、連続的に設けられた同一の膜となる。
【００２９】
ここで自己組織化膜１９は、以降の製造方法で説明するように、表面処理を行うことにより特定材料の表面上に自己組織的に分子が配列して配列形成された膜である。特に、ここでは、ソース電極１７ｓおよびドレイン電極１７ｄを構成する酸化物材料層１７-aの露出表面と、有機材料または酸化物材料またはシリコン系材料からなるゲート絶縁膜１５の露出表面とに、同一の表面処理によって連続した自己組織化膜１９が形成される。このような自己組織化膜１９は、例えばシラン化合物からなるシランカップリング剤かなる。
【００３０】
シランカップリング剤の具体例としては、オクタデシルトリクロロシランが例示されるが、この他にも分子の一端に加水分解でシラノール基（Ｓｉ-ＯＨ）を与えるエトキシ（又はメトキシ）基を有する化合物をシランカップリング剤として用いることができる。
【００３１】
そして半導体薄膜２１は、ソース電極１７ｓおよびドレイン電極１７ｄ間にわたって設けられる。この半導体薄膜２１は、対向配置されたソース電極１７ｓ、ドレイン電極１７ｄ、およびこれらの電極１７ｓ−１７ｄ間のゲート絶縁膜１５に対して自己組織化膜１９を介して密着成膜されている。尚、ソース電極１７ｓおよびドレイン電極１７ｄの金属材料層１７-bの露出表面に対しては、半導体薄膜２１が直接成膜されていて良い。
【００３２】
このような半導体薄膜２１は、例えばペンタセン、ナフタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、ルブレン、ポリチオフェン、ポリアセン、ポリフェニレンビニレン、ポリピロール、ポルフィリン、カーボンナノチューブ、フラーレン、金属フタロシアニンやそれらの誘導体といった有機半導体材料からなる。
【００３３】
また半導体薄膜２１は、やＩｎＧａＺｎＯ４，ＺｎＯといった酸化物半導体を用いてもよい。
【００３４】
≪第１実施形態の薄膜トランジスタの製造方法≫
図２は、以上のような構成の薄膜トランジスタの製造手順の一例を示す断面工程図である。次にこれらの断面工程図に基づいて第１実施形態の薄膜トランジスタ１ａの製造方法を説明する。
【００３５】
先ず、図２（１）に示すように、基板１１上にゲート電極１３をパターン形成する。ここでは、ガラス基板１１上に例えばアルミニウム膜を成膜した後、レジストパターンをマスクにしたウェットエッチングによりアルミニウム膜をパターニングすることにより、アルミニウムからなるゲート電極１３をパターン形成する。
【００３６】
次に、図２（２）に示すように、ゲート電極１３が形成された基板１１上に、ゲート絶縁膜１５を成膜する。ここでは例えば、ゲート電極１３が形成された基板１１上に、ポリビニルフェノール溶液をスピンコートし加熱乾燥させることにより、ゲート電極１３を覆う状態で有機材料からなるゲート絶縁膜（絶縁層）１５を形成する。尚、ゲート絶縁膜１３の成膜は、ゲート絶縁膜として用いる材質によって適宜選択された成膜方法によって行うこととする。
【００３７】
その後、図２（３）に示すように、ゲート絶縁膜１５上に、酸化物材料層１７-aと金属材料層１７-bとの積層構造からなるソース電極１７ｓとドレイン電極１７ｄとを形成する。ここでは例えば、リフトオフ法を適用したソース電極１７ｓおよびドレイン電極１７ｄの形成を行う。この際先ず、ゲート絶縁膜１５上にレジストパターンを形成し、その上部から酸化モリブデン膜およびＡｕ膜をこの順に成膜し、次いでレジストパターンを除去する。これにより、レジストパターン上の酸化モリブデン膜およびＡｕ膜をリフトオフ除去し、ゲート絶縁膜１５上に残った酸化モリブデン膜からなる酸化物材料層１７-aおよびＡｕ膜からなる金属材料層１７-bとの積層部を、ソース電極１７ｓとドレイン電極１７ｄとして形成する。
【００３８】
次いで、図２（４）に示すように、ゲート絶縁膜１５と、ソース電極１７ｓおよびドレイン電極１７ｄにおける酸化物材料層１７-aとの露出表面に、自己組織化膜１９を成膜する。ここでは、ソース電極１７ｓおよびドレイン電極１７ｄが形成された基板１１を、例えばシランカップリング剤であるオクタデシルトリクロロシラン溶液に浸漬させる表面処理を行う。これにより、有機材料からなるゲート絶縁膜(絶縁層）１５の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄにおける酸化物材料層１７-aの露出表面とに、シランカップリング剤からなる自己組織化膜１９が連続的に形成される。
【００３９】
この状態で、図２（５）に示すように、ソース電極１７ｓ−ドレイン電極１７ｄ間に渡って半導体薄膜２１を形成する。ここでは、例えば抵抗加熱法によってペンタセンからなる半導体薄膜２１を蒸着成膜する。尚、半導体薄膜２１の成膜方法は、用いる材料によって塗布法や印刷法等の適する成膜方法が選択される。
【００４０】
以上により、図１を用いて説明した構成のボトムゲート・ボトムコンタクト型の薄膜トランジスタ１ａが得られる。
【００４１】
以上の第１実施形態では、有機材料または酸化物材料またはシリコン系材料からなるゲート絶縁膜１５上に、下層部分を導電性酸化物材料からなる酸化物材料層１７-aとしたソース電極１７ｓおよびドレイン電極１７ｄを設けた。このため、ゲート絶縁膜１５の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄにおける下層部分の側壁露出面とに、同一の自己組織化膜１９を設けることが可能である。これにより、ソース電極１７ｓ−ドレイン電極１７ｄ間にわたって設けられる半導体薄膜２１の下地を同一の自己組織化膜１９によって均質に改質することができ、この上部に形成される半導体薄膜２１を良好で均一な膜質とすることが可能になる。
【００４２】
この結果、半導体薄膜２１を用いた薄膜トランジスタ１ａにおいて、半導体薄膜２１と、ソース電極１７ｓおよびドレイン電極１７ｄとの間のコンタクト抵抗の低減が図られるなど、トランジスタ特性の特性の向上を図ることが可能になる。
【００４３】
また、ソース電極１７ｓおよびドレイン電極１７ｄは、上述した酸化物材料層１７-aの上部に金属材料層１７-bを設けた積層構造である。このため、導電性も十分に確保された構成となっている。尚、図２（４）を用いて説明した表面処理による自己組織化膜１９の形成においては、この金属材料層１７-bの露出表面には自己組織化膜１９は形成され難い。しかしながら、自己組織化膜１９は、ゲート絶縁膜１５とこの直上の酸化物材料層１７-aの側壁に形成されていれば、ゲート絶縁膜１５と接する側には自己組織化膜１９を介して良質な半導体薄膜２１を成長させることが可能なのである。
【００４４】
≪第２実施形態の薄膜トランジスタの構成≫
図３は第２実施形態の薄膜トランジスタの断面図である。以下、図１を用いて説明した第１実施形態の薄膜トランジスタと同一の構成要素には同一の符号を付して、第２実施形態の薄膜トランジスタ１ｂの構成を説明する。
【００４５】
この図に示す薄膜トランジスタ１ｂは、トップゲート・ボトムコンタクト型の薄膜トランジスタとして構成されており、基板１１’側から順に、ソース電極１７ｓおよびレイン電極１７ｄ、自己組織化膜１９、半導体薄膜２１、ゲート絶縁膜１５’、およびゲート電極１３を備えている。
【００４６】
このうち特にソース電極１７ｓおよびドレイン電極１７ｄが、導電性酸化物材料を用いて構成されている点、および基板１１’とソース電極１７ｓおよびドレイン電極１７ｄとの露出面を覆う状態で自己組織化膜１９が設けられている点が特徴的である。以下、薄膜トランジスタ１ｂの構成を、基板１１’側から順に説明する。
【００４７】
基板１１’は、次に説明する自己組織化膜の下地となる絶縁層として構成され、少なくとも表面側が、有機材料または酸化物材料またはシリコン系材料からなる。
【００４８】
このような基板（絶縁層）１１’は、ガラス基板、石英基板、さらにはポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、液晶ポリマーなどのプラスチックシートからなる単一構造であっても良い。また、基板１１’は、ステンレス、アルミニウム、銅などの金属シートの表面を絶縁処理することにより、有機材料または酸化物材料またはシリコン系材料からなる絶縁層として用いても良い。
【００４９】
そして絶縁層として基板１１’上に設けられるソース電極１７ｓおよびドレイン電極１７ｄは、導電性酸化物材料を用いて構成されている。ここでは特に、第１実施形態とは逆に、金属材料層１７-bと、この上部の電性酸化物材料からなる酸化物材料層１７-aとの積層構造としてソース電極１７ｓおよびドレイン電極１７ｄが構成されているところが特徴的である。
【００５０】
ここで酸化物材料層１７-aは、第１実施形態と同様であって、例えば酸化モリブデン、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）、酸化チタン、酸化スズ、酸化亜鉛、酸化ニオブ、酸化インジウム、酸化ジルコニウム、酸化ランタン、チタン酸ストロンチウム、チタン酸バリウムなどが用いられる。
【００５１】
また、金属材料層１７-bは、第１実施形態と同様であって、例えば金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、ルビジウム（Ｒｂ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、インジウム（Ｉｎ）、錫（Ｓｎ）やそれらの合金が用いられる。
【００５２】
自己組織化膜１９は、基板１１’の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄを構成する酸化物材料層１７-aの露出表面とを覆う状態で設けられている。ここで、ソース電極１７ｓおよびドレイン電極１７ｄの酸化物材料層１７-aは、基板１１’上に金属材料層１７-bを介して設けられている。このため、基板１１’の露出表面と酸化物材料層１７-aの露出表面とを覆う自己組織化膜１９は、同一材料からなるが金属材料層１７-bの側壁部分で分断された状態となる。またソース電極１７ｓおよびドレイン電極１７ｄの上部が酸化物材料層１７-aで構成されるため、ソース電極１７ｓおよびドレイン電極１７ｄの上面も自己組織化膜１９で覆われた状態となる。
【００５３】
ここで自己組織化膜１９は、第１実施形態と同様であり、表面処理を行うことにより特定材料の表面上に自己組織的に分子が配列して配列形成された膜である。特にここでは、ソース電極１７ｓおよびドレイン電極１７ｄを構成する酸化物材料層１７-aの露出表面と、有機材料または酸化物材料またはシリコン系材料からなる基板１１’の露出表面とには、同一の表面処理によって同一の自己組織化膜１９が形成される。このような自己組織化膜１９は、例えばシラン化合物からなるシランカップリング剤かなる。
【００５４】
シランカップリング剤の具体例としては、第１実施形態と同様に、オクタデシルトリクロロシランが例示されるが、この他にも分子の一端に加水分解でシラノール基（Ｓｉ-ＯＨ）を与えるエトキシ（又はメトキシ）基を有する化合物をシランカップリング剤として用いることができる。
【００５５】
そして半導体薄膜２１は、ソース電極１７ｓおよびドレイン電極１７ｄ間にわたって設けられる。この半導体薄膜２１は、対向配置されたソース電極１７ｓ、ドレイン電極１７ｄ、およびこれらの電極１７ｓ−１７ｄ間の基板１１’に対して自己組織化膜１９を介して密着成膜されている。尚、ソース電極１７ｓおよびドレイン電極１７ｄの金属材料層１７-bの露出表面に対しては、半導体薄膜２１が直接成膜されていて良い。
【００５６】
このような半導体薄膜２１は、第１実施形態と同様であって、例えばペンタセン、ナフタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、コロネン、ルブレン、ポリチオフェン、ポリアセン、ポリフェニレンビニレン、ポリピロール、ポルフィリン、カーボンナノチューブ、フラーレン、金属フタロシアニンやそれらの誘導体といった有機半導体材料からなる。また半導体薄膜は、やＩｎＧａＺｎＯ４，ＺｎＯといった酸化物半導体を用いてもよい。
【００５７】
ゲート絶縁膜１５’は、ゲート絶縁膜として適する材料を選択して用いれば良く、例えばポリパラキシリレンなどが用いられる。このようなゲート絶縁膜１５’は、ポリパラキシレンの他、ポリイミド、ポリメタクリル酸メチル、ポリビニールアルコール、ポリビニルフェノール、ポリエステル、ポリエチレン、ポリカーボネート、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリシロキサン、ポリメタクリルアミド、ポリウレタン、ポリブタジエン、ポリスチレン、ポリ塩化ビニル、ニトリルゴム、アクリルゴム、ブチルゴム、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ノボラック樹脂、窒化ケイ素、酸化ケイ素、炭化ケイ素、酸化アルミニウム、酸化タンタル、酸化ハフニウム、サイトップ（登録商法）などを用いても良い。
【００５８】
このゲート絶縁膜１５’上に設けられたゲート電極１３は、例えば金（Ａｕ）からなる。尚このゲート電極１３は、第１実施形態と同様の材料が用いられ、金（Ａｕ）の他にも、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等のスパッタリング法、蒸着法、あるいはめっき法によって成膜された金属材料膜をパターニングしてなるもであって良い。またゲート電極１３は、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成されたものであっても良い。
【００５９】
≪第２実施形態の薄膜トランジスタの製造方法≫
図４は、以上のような構成の薄膜トランジスタの製造手順の一例を示す断面工程図である。次にこれらの断面工程図に基づいて第２実施形態の薄膜トランジスタ１ｂの製造方法を説明する。
【００６０】
先ず、図４（１）に示すように、基板１１’上に、金属材料層１７-bと酸化物材料層１７-aとの積層構造からなるソース電極１７ｓとドレイン電極１７ｄとを形成する。ここでは例えば、リフトオフ法を適用してソース電極１７ｓおよびドレイン電極１７ｄの形成を行う。この際先ず、ガラス基板１１’上にレジストパターンを形成し、その上部からＡｕ膜および酸化モリブデン膜をこの順に成膜し、次いでレジストパターンを除去する。これにより、レジストパターン上のＡｕ膜および酸化モリブデン膜をリフトオフ除去し、ゲート絶縁膜１５上に残ったＡｕ膜からなる金属材料層１７-bおよび酸化モリブデン膜からなる酸化物材料層１７-aとの積層部を、ソース電極１７ｓとドレイン電極１７ｄとして形成する。
【００６１】
次に、図４（２）に示すように、基板１１’と、ソース電極１７ｓおよびドレイン電極１７ｄにおける酸化物材料層１７-aとの露出表面に、自己組織化膜１９を成膜する。ここでは、ソース電極１７ｓおよびドレイン電極１７ｄが形成された基板１１’を、シランカップリング剤であるオクタデシルトリクロロシラン溶液に浸漬させる表面処理を行う。これにより、シリコンを含有するガラス材料からなる基板１１’の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄにおける酸化物材料層１７-aの露出表面とに、シランカップリング剤からなる自己組織化膜１９が形成される。
【００６２】
尚、自己組織化膜１９を形成するための表面処理には、オクタデシルトリクロロシランの他に、分子の一端に加水分解でシラノール基（Ｓｉ-ＯＨ）を与えるエトキシ（又はメトキシ）基を有する化合物（いわゆるシランカップリング剤）を用いることができる。
【００６３】
先ず、図４（３）に示すように、ソース電極１７ｓ−ドレイン電極１７ｄ間に渡って半導体薄膜２１を形成する。ここでは、例えば抵抗加熱法によってペンタセンからなる半導体薄膜２１を蒸着成膜する。尚、半導体薄膜２１の成膜方法は、用いる材料によって塗布法や印刷法等の適する成膜方法が選択される。
【００６４】
先ず、図４（４）に示すように、半導体薄膜２１上に、ゲート絶縁膜１５’を成膜する。ここでは例えば、半導体薄膜２１上に、ポリパラキシリレンからなるゲート絶縁膜１５’をＣＶＤで成膜する。
【００６５】
先ず、図４（５）に示すように、ゲート絶縁膜１５’上にゲート電極１３をパターン形成する。ここでは、ポリパラキシリレンからなるゲート絶縁膜１５’上に、例えば金（Ａｕ）膜を成膜した後、レジストパターンをマスクにしたウェットエッチングにより金（Ａｕ)膜をパターニングすることにより、金（Ａｕ）からなるゲート電極１３をパターン形成する。
【００６６】
以上により、図３を用いて説明した構成のトップゲート・ボトムコンタクト型の薄膜トランジスタ１ｂが得られる。
【００６７】
以上の第２実施形態では、有機材料または酸化物材料またはシリコン系材料からなる基板１１’上に、上層部分を導電性酸化物材料からなる酸化物材料層１７-aとしたソース電極１７ｓおよびドレイン電極１７ｄを設けた。このため、基板１１’の露出表面と、ソース電極１７ｓおよびドレイン電極１７ｄにおける上面と上層部分の側壁露出面とに、同一の自己組織化膜１９を設けることができる。これにより、ソース電極１７ｓ−ドレイン電極１７ｄ間にわたって設けられる半導体薄膜２１の下地を同一の自己組織化膜１９によって均質に改質することができ、この上部に形成される半導体薄膜２１を良好で均一な膜質とすることが可能になる。
【００６８】
この結果、半導体薄膜２１を用いた薄膜トランジスタ１ｂにおいて、半導体薄膜２１と、ソース電極１７ｓおよびドレイン電極１７ｄとの間のコンタクト抵抗の低減が図られるなど、トランジスタ特性の特性の向上を図ることが可能になる。
【００６９】
また、ソース電極１７ｓおよびドレイン電極１７ｄは、上述した酸化物材料層１７-aの下部に金属材料層１７-b上を設けた積層構造である。このため、導電性も十分に確保された構成となっている。尚、図４（２）を用いて説明した表面処理による自己組織化膜１９の形成においては、この金属材料層１７-bの露出表面に自己組織化膜１９は形成され難い。しかしながら、自己組織化膜１９は、ゲート絶縁膜１５’に対向する位置に形成されていれば、ゲート絶縁膜１５’と接する側には自己組織化膜１９を介して良質な半導体薄膜２１を成長させることが可能なのでありゲート絶縁膜１５’との境界部分における半導体薄膜２１の膜質を良好に成長させることが可能である。
【００７０】
≪電子機器≫
図５には、図1で示した第１実施形態のボトムゲート・ボトムコンタクト構造の薄膜トランジスタ１ａを備えた本発明の電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置の１画素分の断面図を示す。
【００７１】
この図に示す表示装置５は、有機電界発光素子ＥＬを設けた表示装置であり、次のように構成されている。
【００７２】
すなわち、薄膜トランジスタ１ａは、例えばここでの図示を省略した保護膜を介して層間絶縁膜５１で覆われる。この層間絶縁膜５１は、平坦化膜として構成されることが好ましい。またこの層間絶縁膜５１には、薄膜トランジスタ１ａのドレイン電極１７ｄに達する接続孔５１ａが設けられている。
【００７３】
そして、層間絶縁膜５１上の各画素に、接続孔５１ａを介して薄膜トランジスタ１ａに接続された有機電界発光素子ＥＬが設けられている。この有機電界発光素子ＥＬは、層間絶縁膜５１上に設けられた絶縁性パターン５３で素子分離されている。
【００７４】
この有機電界発光素子ＥＬは、層間絶縁膜５１上に設けられた画素電極５５を備えている。この画素電極５５は、各画素毎に導電性パターンとして形成され、層間絶縁膜５１に設けられた接続孔５１ａを介して薄膜トランジスタ１ａのドレイン電極１７ｄにおける金属材料層１７-bに接続されている。このような画素電極５５は、例えば陽極として用いられるものであり、光反射性を有して構成されていることとする。
【００７５】
そして、この画素電極５５の周縁が、有機電界発光素子ＥＬを素子分離するための絶縁性パターン５３で覆われている。この絶縁性パターン５３は、画素電極５５を広く露出させる開口窓５３ａを備えており、この開口窓５３ａが有機電界発光素子ＥＬの画素開口となる。このような絶縁性パターン５３は、例えば感光性樹脂を用いて構成され、リソグラフィー法を適用してパターニングされたものであることとする。
【００７６】
そして、このような絶縁性パターン５３から露出する画素電極５５上を覆う状態で、有機層５７が設けられている。この有機層５７は、少なくとも有機発光層を備えた積層構造からなり、必要に応じて陽極（ここでは画素電極５５）側から順に、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、さらには他の層を積層してなる。また有機層５７は、例えば各有機電界発光素子ＥＬで発生させる発光光の波長毎に、少なくとも有機発光層を含む層が画素毎に異なる構成でパターン形成されていることとする。また、各波長の画素で共通の層を有していても良い。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、各有機電界発光素子ＥＬから取り出す波長に合わせて有機層５７の膜厚が調整されていることとする。
【００７７】
以上のような有機層５７を覆い、画素電極５５との間に有機層５７を狭持する状態で、共通電極５９が設けられている。この共通電極５９は、有機電界発光素子ＥＬの有機発光層で発生させた光ｈを取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素電極５５が陽極として機能するものであるため、この共通電極５９は、少なくとも有機層５７に接する側が陰極として機能する材料を用いて構成されていることとする。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、この共通電極５９は、半透過半反射性を有する構成であることとする。
【００７８】
そして、以上のような画素電極５５と共通電極５９との間に有機層５７が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
【００７９】
またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で表示装置５が構成されている。
【００８０】
ここで、この表示装置５は、基板１１表面側の各画素に、上述した構成の薄膜トランジスタ１ａとこれに接続された有機電界発光素子ＥＬとが配列されたものであり、全体の回路構成は、例えば図６の回路構成図に示すように構成されている。
【００８１】
この図に示すように、表示装置５の基板１１上には、表示領域１１ａとその周辺領域１１ｂとが設定されている。表示領域１１ａには、複数の走査線６１と複数の信号線６３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１１ｂには、走査線６１を走査駆動する走査線駆動回路６５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線６３に供給する信号線駆動回路６７とが配置されている。
【００８２】
走査線６１と信号線６３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。このうち、薄膜トランジスタＴｒ１，Ｔｒ２として、第１実施形態で説明した構成の薄膜トランジス１ａが適用される。
【００８３】
そして、走査線駆動回路６５による駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線６３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２と保持容量Ｃｓとは、共通の電源供給線（Ｖｃｃ）６９に接続されている。
【００８４】
先に説明した図５の断面図は、以上のような画素回路において、薄膜トランジスタＴｒ２と有機電界発光素子ＥＬとが積層された部分の断面を示している。そして、画素回路に示した薄膜トランジスタＴｒ１は、薄膜トランジスタＴｒ２と同一層を用いて構成されている。また画素回路に示した容量素子Ｃｓは、薄膜トランジスタＴｒ２のゲート電極−ゲート絶縁膜−ドレイン電極の層部分を積層して構成されている。さらに、画素回路に示した走査線６１はゲート電極１３を延設して構成され、画素回路に示した信号線６３および電源供給線６９は、断面図のソース電極１７ｓおよびドレイン電極１７ｄと同一層を用いて同一の層構造で構成される。
【００８５】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【００８６】
以上のような構成の表示装置５によれば、第１実施形態で説明したようにトランジスタ特性の良好な薄膜トランジスタ１ａを用いて画素回路を構成しているため、表示特性の向上を図ることが可能になる。また、信号線６３および電源供給線６９は、金属材料層１７ｂを用いたソース電極１７ｓおよびドレイン電極１７ｄと同一層を用いて同一の層構造で構成されるため、導電性も良好である。
【００８７】
尚、上述した実施形態においては、図１を用いて説明した第１実施形態のボトムゲート・ボトムコンタクト構造の薄膜トランジスタ１ａを用いた表示装置を説明した。しかしながら、上述した表示装置には、図３を用いて説明した第２実施形態のトップゲート・ボトムコンタクト構造の薄膜トランジスタ１ｂを適用しても良く、同様の効果を得ることができる。さらに上述した実施形態においては、薄膜トランジスタを備えた電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を例示した。しかしながら本発明の電子機器は、薄膜トランジスタを搭載した電子機器に広く適用可能である。例えば、表示装置であれば、液晶表示装置のようなフレキシブルディスプレイに適用できる。また表示装置以外にも、ＩＤタグ、センサー等の電子機器への適用が可能であり、同様の効果を得ることができる。
【図面の簡単な説明】
【００８８】
【図１】第１実施形態の薄膜トランジスタの断面図および平面図である。
【図２】第１実施形態の薄膜トランジスタの製造方法を示す断面工程図である。
【図３】第２実施形態の薄膜トランジスタの断面図および平面図である。
【図４】第２実施形態の薄膜トランジスタの製造方法を示す断面工程図である。
【図５】実施形態の電子機器として表示装置の一例を示す断面図である。
【図６】図５の表示装置の回路構成図である。
【符号の説明】
【００８９】
１ａ，１ｂ…薄膜トランジスタ、１１…基板、１１’…基板（絶縁層）、１３…ゲート電極、１５…ゲート絶縁膜、１５’…ゲート絶縁膜（絶縁層）、１７-a…酸化物材料層、１７-b…金属材料層、１７ｓ…ソース電極、１７ｄ…ドレイン電極、１９…自己組織化膜、２１…半導体薄膜
【特許請求の範囲】
【請求項１】
有機材料または酸化物材料またはシリコン系材料からなる絶縁層と、
導電性酸化物材料を用いて前記絶縁層上に形成されたソース電極およびドレイン電極と、
前記絶縁層と前記ソース電極およびドレイン電極との露出面を覆う自己組織化膜と、
前記自己組織化膜が設けられた前記絶縁層上に前記ソース電極−ドレイン電極間にわたって形成された半導体薄膜と
を備えた薄膜トランジスタ。
【請求項２】
前記ソース電極およびドレイン電極は、前記導電性酸化物材料からなる酸化物材料層上に金属材料層を積層してなり、
前記絶縁層は、ゲート絶縁膜を構成するものであり、
前記自己組織化膜は、前記ゲート絶縁膜の露出表面と前記ソース電極およびドレイン電極を構成する前記酸化物材料層の露出表面とを連続的に覆う状態で設けられていると共に、
前記ゲート絶縁膜下にはゲート電極が設けられている
請求項１記載の薄膜トランジスタ。
【請求項３】
前記ソース電極およびドレイン電極は、金属材料層上に前記導電性酸化物材料からなる酸化物材料層を積層してなり、
前記自己組織化膜は、前記絶縁層の露出表面と前記ソース電極およびドレイン電極を構成する前記酸化物材料層の露出表面とを覆う状態で設けられていると共に、
前記半導体薄膜上には、ゲート絶縁膜を介してゲート電極が設けられている
請求項1記載の薄膜トランジスタ。
【請求項４】
前記自己組織化膜は、シランカップリング剤で構成されている
請求項１〜３のうちの１項に記載の薄膜トランジスタ。
【請求項５】
前記半導体薄膜は、有機半導体薄膜である
請求項１〜４のうちの１項に記載の薄膜トランジスタ。
【請求項６】
有機材料または酸化物材料またはシリコン系材料からなる絶縁層上に、導電性酸化物材料を用いてソース電極およびドレイン電極を形成する第１工程と、
前記絶縁層と前記ソース電極およびドレイン電極との露出表面に、表面処理によって自己組織化膜を形成する第２工程と、
前記自己組織化膜が設けられた前記絶縁層上に前記ソース電極−ドレイン電極間にわたって半導体薄膜を形成する第３工程とを行う
薄膜トランジスタの製造方法。
【請求項７】
前記第1工程の前に、ゲート電極を覆う状態で前記絶縁層をゲート絶縁膜として形成する工程を行い、
前記第１工程では、前記導電性酸化物材料からなる酸化物材料層上に金属材料層を積層してなる前記ソース電極およびドレイン電極を形成し、
前記第２程では、前記ゲート絶縁膜の露出表面と前記ソース電極およびドレイン電極を構成する前記酸化物材料層の露出表面とを連続的に覆う状態で前記自己組織化膜を形成する
請求項６記載の薄膜トランジスタの製造方法。
【請求項８】
前記第1工程では、金属材料層上に前記導電性酸化物材料からなる酸化物層を積層してなる前記ソース電極およびドレイン電極を形成し、
前記第２工程では、前記絶縁層の露出表面と前記ソース電極およびドレイン電極を構成する前記酸化物層の露出表面とに前記自己組織化膜を形成し、
前記第３工程の後に、半導体薄膜上にゲート絶縁膜を介してゲート電極を形成する工程を行う
請求項６記載の薄膜トランジスタの製造方法。
【請求項９】
前記自己組織化膜を形成する工程では、シランカップリング剤を用いた表面処理を行う
請求項６〜８のうちの１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記第３工程では、前記半導体薄膜として有機半導体薄膜を形成する
請求項６〜９のうちの１項に記載の薄膜トランジスタの製造方法。
【請求項１１】
有機材料または酸化物材料またはシリコン系材料からなる絶縁層と、
導電性酸化物材料を用いて前記絶縁層上に形成されたソース電極およびドレイン電極と、
前記絶縁層と前記ソース電極およびドレイン電極との露出面を覆う自己組織化膜と、
前記自己組織化膜が設けられた前記絶縁層上に前記ソース電極−ドレイン電極間にわたって形成された半導体薄膜とを備えた薄膜トランジスタを有する
電子機器。
【請求項１】
有機材料または酸化物材料またはシリコン系材料からなる絶縁層と、
導電性酸化物材料を用いて前記絶縁層上に形成されたソース電極およびドレイン電極と、
前記絶縁層と前記ソース電極およびドレイン電極との露出面を覆う自己組織化膜と、
前記自己組織化膜が設けられた前記絶縁層上に前記ソース電極−ドレイン電極間にわたって形成された半導体薄膜と
を備えた薄膜トランジスタ。
【請求項２】
前記ソース電極およびドレイン電極は、前記導電性酸化物材料からなる酸化物材料層上に金属材料層を積層してなり、
前記絶縁層は、ゲート絶縁膜を構成するものであり、
前記自己組織化膜は、前記ゲート絶縁膜の露出表面と前記ソース電極およびドレイン電極を構成する前記酸化物材料層の露出表面とを連続的に覆う状態で設けられていると共に、
前記ゲート絶縁膜下にはゲート電極が設けられている
請求項１記載の薄膜トランジスタ。
【請求項３】
前記ソース電極およびドレイン電極は、金属材料層上に前記導電性酸化物材料からなる酸化物材料層を積層してなり、
前記自己組織化膜は、前記絶縁層の露出表面と前記ソース電極およびドレイン電極を構成する前記酸化物材料層の露出表面とを覆う状態で設けられていると共に、
前記半導体薄膜上には、ゲート絶縁膜を介してゲート電極が設けられている
請求項1記載の薄膜トランジスタ。
【請求項４】
前記自己組織化膜は、シランカップリング剤で構成されている
請求項１〜３のうちの１項に記載の薄膜トランジスタ。
【請求項５】
前記半導体薄膜は、有機半導体薄膜である
請求項１〜４のうちの１項に記載の薄膜トランジスタ。
【請求項６】
有機材料または酸化物材料またはシリコン系材料からなる絶縁層上に、導電性酸化物材料を用いてソース電極およびドレイン電極を形成する第１工程と、
前記絶縁層と前記ソース電極およびドレイン電極との露出表面に、表面処理によって自己組織化膜を形成する第２工程と、
前記自己組織化膜が設けられた前記絶縁層上に前記ソース電極−ドレイン電極間にわたって半導体薄膜を形成する第３工程とを行う
薄膜トランジスタの製造方法。
【請求項７】
前記第1工程の前に、ゲート電極を覆う状態で前記絶縁層をゲート絶縁膜として形成する工程を行い、
前記第１工程では、前記導電性酸化物材料からなる酸化物材料層上に金属材料層を積層してなる前記ソース電極およびドレイン電極を形成し、
前記第２程では、前記ゲート絶縁膜の露出表面と前記ソース電極およびドレイン電極を構成する前記酸化物材料層の露出表面とを連続的に覆う状態で前記自己組織化膜を形成する
請求項６記載の薄膜トランジスタの製造方法。
【請求項８】
前記第1工程では、金属材料層上に前記導電性酸化物材料からなる酸化物層を積層してなる前記ソース電極およびドレイン電極を形成し、
前記第２工程では、前記絶縁層の露出表面と前記ソース電極およびドレイン電極を構成する前記酸化物層の露出表面とに前記自己組織化膜を形成し、
前記第３工程の後に、半導体薄膜上にゲート絶縁膜を介してゲート電極を形成する工程を行う
請求項６記載の薄膜トランジスタの製造方法。
【請求項９】
前記自己組織化膜を形成する工程では、シランカップリング剤を用いた表面処理を行う
請求項６〜８のうちの１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記第３工程では、前記半導体薄膜として有機半導体薄膜を形成する
請求項６〜９のうちの１項に記載の薄膜トランジスタの製造方法。
【請求項１１】
有機材料または酸化物材料またはシリコン系材料からなる絶縁層と、
導電性酸化物材料を用いて前記絶縁層上に形成されたソース電極およびドレイン電極と、
前記絶縁層と前記ソース電極およびドレイン電極との露出面を覆う自己組織化膜と、
前記自己組織化膜が設けられた前記絶縁層上に前記ソース電極−ドレイン電極間にわたって形成された半導体薄膜とを備えた薄膜トランジスタを有する
電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−８７４４０（Ｐ２０１０−８７４４０Ａ）
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願番号】特願２００８−２５８０４４（Ｐ２００８−２５８０４４）
【出願日】平成２０年１０月３日（２００８．１０．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願日】平成２０年１０月３日（２００８．１０．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]